TWI473222B - 具有仿金凸塊之晶片結構 - Google Patents

具有仿金凸塊之晶片結構 Download PDF

Info

Publication number
TWI473222B
TWI473222B TW98134686A TW98134686A TWI473222B TW I473222 B TWI473222 B TW I473222B TW 98134686 A TW98134686 A TW 98134686A TW 98134686 A TW98134686 A TW 98134686A TW I473222 B TWI473222 B TW I473222B
Authority
TW
Taiwan
Prior art keywords
layer
gold
bump
bumps
wafer structure
Prior art date
Application number
TW98134686A
Other languages
English (en)
Other versions
TW201113995A (en
Inventor
Chih Wen Ho
Sun Hua Ko
Ming Kuo Wei
Po Chien Lee
Original Assignee
Chipbond Technology Corp
Gold Jet Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp, Gold Jet Technology Inc filed Critical Chipbond Technology Corp
Priority to TW98134686A priority Critical patent/TWI473222B/zh
Publication of TW201113995A publication Critical patent/TW201113995A/zh
Application granted granted Critical
Publication of TWI473222B publication Critical patent/TWI473222B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

具有仿金凸塊之晶片結構
本發明係有關於半導體裝置,特別係有關於一種具有仿金凸塊之晶片結構
覆晶接合技術(flip-chip bonding technology)與內引腳接合技術(Inner Lead Bonding,ILB)是將晶片之主動面的銲墊上設置複數個導電凸塊(或稱為突出狀電極),藉由晶片翻轉或壓合內引腳方式以使凸塊能與一基板接合以完成電性連接。相較於使用打線連接(wire bond)之電性連接方式,提供了晶片至基板之較短電性連接路徑與適用於高密度輸出/入接點數量之產品製造,具有良好的高頻訊號的傳輸品質。
目前較為常見的覆晶接合或內引腳接合技術是使用金凸塊(Au bump)的接合技術,金凸塊以熱壓合或是異方性導電膠電性連接至基板。雖然其可靠性較佳且不會有回焊成球狀的橋接短路問題,但由於材料成本過高,仍亟需發展同等級品質的替代凸塊。
近來,有人提出一種低成本的銅凸塊來取代金塊,然而銅凸塊因其質地較硬相對使得延展性較差,故施加於銅凸塊的應力會直接傳遞到銅凸塊與晶片金屬墊的接合界面,導致銅凸塊的底部斷裂或是造成晶片受損。特別在多個凸塊無法控制相當準確的等高或是基板與晶片之間的覆晶間隙為非一致(例如基板翹曲變形時)的狀況時,銅凸塊的底部斷裂問題會變得更嚴重。此外,銅凸塊容易產生氧化問題,在製程中必須保持在還原氣氛,並在凸塊製成之後須另作防氧化的保護,製程限制頗多而無法有效降低凸塊的製造成本。
為了解決上述之問題,本發明之主要目的係在於提供一種具有仿金凸塊之晶片結構,可避免在探測時因為抗潛變層被刺穿,導致凸塊外露引起的氧化問題,亦能避免壓合內引腳時直接壓觸而造成凸塊損壞。
本發明之次一目的係在於提供一種具有仿金凸塊之晶片結構,形成可取代金凸塊的仿金凸塊,更優於習知的銅凸塊,不會有銅凸塊的底部斷裂問題,能符合無鉛化、高可靠度與低成本之凸塊要求。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種具有仿金凸塊之晶片結構,主要包括一晶片、一凸塊下金屬層、複數個複合式金屬凸塊以及一抗潛變層。該晶片係具有複數個銲墊與一保護層,該保護層係覆蓋於該晶片之一表面上並形成有複數個開孔,以顯露該些銲墊。該凸塊下金屬層係設置於該些銲墊上,並覆蓋該保護層之該些開孔之周邊。該些複合式金屬凸塊每一複合式金屬凸塊係由一本體與一接合部相疊所構成而呈柱狀,該本體係對準該些銲墊並設置於該凸塊下金屬層上,該接合部係設置於該本體上,其中該本體係包含不小於99wt%的銀(Ag)含量,該接合部之材質係選自於金(Au),並且該接合部之厚度係小於該本體之厚度。該抗潛變層係形成於該接合部之一上表面與一第一外側邊以及該本體之一第二外側邊,以完全覆蓋該些複合式金屬凸塊。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述之具有仿金凸塊之晶片結構中,該接合部之該第一外側邊與該本體之該第二外側邊係可相互切齊,以構成一柱側壁。
在前述之具有仿金凸塊之晶片結構中,該凸塊下金屬層係可具有不被該本體覆蓋之側緣,並且上述側緣係相對凹入於該第二外側邊。
在前述之具有仿金凸塊之晶片結構中,該本體與該接合部之間係可形成有一接合面,該接合面係為非平坦。
在前述之具有仿金凸塊之晶片結構中,該凸塊下金屬層係可具有一黏著層與一導電層,該黏著層係貼附於該銲墊,該導電層係貼附於該黏著層上。
在前述之具有仿金凸塊之晶片結構中,該抗潛變層係可覆蓋至該導電層之側緣而顯露該黏著層之側緣。
在前述之具有仿金凸塊之晶片結構中,該抗潛變層之材質係可選自於金(Au)、鈀(Pd)、銅(Cu)與鎳(Ni)之其中一種。
在前述之具有仿金凸塊之晶片結構中,該抗潛變層係可選自於置換金與還原金之其中之一,使其具有抗氧化與高導電之特性。
在前述之具有仿金凸塊之晶片結構中,該接合部之該上表面與該第一外側邊之間係可為有角度彎曲。
在前述之具有仿金凸塊之晶片結構中,該本體之厚度係可介於6μm到20μm,該接合部之厚度係介於2μm到6μm,該抗潛變層之厚度係不超過1μm。
在前述之具有仿金凸塊之晶片結構中,該接合部之厚度係可大於該抗潛變層之厚度。
在前述之具有仿金凸塊之晶片結構中,該些複合式金屬凸塊之外形係可選自圓柱體、立方體以及長方體之其中之一。
由以上技術方案可以看出,本發明之具有仿金凸塊之晶片結構,有以下優點與功效:
一、可藉由本體、接合部與抗潛變層之特定組合關係作為其中一技術手段,由於每一複合式金屬凸塊係由本體與接合部相疊所構成,接合部係設置於本體上且接合部之厚度遠大於抗潛變層之厚度,可避免在探測時因為抗潛變層過薄而被探針刺穿,導致複合式金屬凸塊外露引起的氧化問題,亦能避免在內引腳壓合時直接壓觸至本體而造成複合式金屬凸塊損壞之情況。
二、可藉由複合式金屬凸塊與抗潛變層之特定組合關係作為其中一技術手段,由於複合式金屬凸塊之本體包含不小於99wt%的銀含量,複合式金屬凸塊之接合部之材質係選自於金,形成可取代金凸塊的仿金凸塊,更優於習知的銅凸塊,不會有銅凸塊的底部斷裂問題,能符合無鉛化、高可靠度與低成本之凸塊要求。此外,利用包覆在複合式金屬凸塊表面的抗潛變層,亦能避免複合式金屬凸塊在應力作用下產生潛變的緩慢變形現象。
三、可藉由複合式金屬凸塊與抗潛變層之特定組合關係作為其中一技術手段,由於抗潛變層係為置換金(或還原金)並完全覆蓋複合式金屬凸塊,故抗潛變的處理時間短、形成厚度可控制在1μm以內,能避免複合式金屬凸塊之潛變發生,不會使複合式金屬凸塊的尺寸橫向變大,故在高溫下不會產生覆晶間隙變化,具有成本更低、厚度更薄之功效。
四、可藉由複合式金屬凸塊內本體與接合部之間的非平坦接合面以及抗潛變層的完全覆蓋,以避免複合式金屬凸塊內接合部的分離或變形。
以下將配合所附圖示詳細說明本發明之實施例,然應注意的是,該些圖示均為簡化之示意圖,僅以示意方法來說明本發明之基本架構或實施方法,故僅顯示與本案有關之元件與組合關係,圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製,某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理,以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計,詳細之元件佈局可能更為複雜。
依據本發明之第一具體實施例,一種具有仿金凸塊之晶片結構100舉例說明於第1圖之局部截面示意圖與第2A至2G圖之製程中元件截面示意圖。本發明的具有仿金凸塊之晶片結構100係主要包括一晶片110、一凸塊下金屬層120、複數個複合式金屬凸塊130以及一抗潛變層140。該晶片110係具有複數個銲墊111與一保護層112,該保護層112係覆蓋於該晶片110之一表面113上並形成有複數個開孔114,以顯露該些銲墊111。該晶片110係為半導體材質,例如矽或是III-V族半導體,而前述的該表面113係可為該晶片110之主動面,可形成有積體電路元件,例如選自於微控制器、微處理器、記憶體、邏輯電路、特殊應用積體電路(例如顯示器驅動電路)等或上述的任意組合。該些銲墊111係由金屬製成,例如鋁、銅以及其合金等,可作為該晶片110訊號輸出入之端子。該保護層112係為電絕緣性的表面層,或稱其為鈍化層(passivation layer),材質可為聚亞醯胺、苯環丁烯(BCB)、磷矽玻璃(phosphosilicate glass)、氧化矽(silicon oxide)、氮化矽(silicon nitride)或氮化物(nitride),可藉由化學氣相沉積(CVD)技術所形成,能提供保護該表面113上之積體電路元件並使該表面113更為平坦。在本實施例中,該保護層112之該些開孔114係可局部覆蓋該些銲墊111之周緣,即該些開孔114之尺寸略小於該些銲墊111之尺寸。
請參閱第1圖所示,該凸塊下金屬層120係設置於該些銲墊111上,並覆蓋該保護層112之該些開孔114之周邊。該凸塊下金屬層120係為墊片狀,以供設置該些複合式金屬凸塊130,而該些銲墊111係與位置對應的該凸塊下金屬層120電性連接。具體而言,該凸塊下金屬層120係可具有一黏著層121與一導電層122,用以增進該些複合式金屬凸塊130與該些銲墊111之間的連結。更進一步地,該黏著層121係貼附於該銲墊111,可以提供該些銲墊111與該保護層112良好的黏著性並具有阻障作用,以防止金屬擴散。該黏著層121之材質可為鈦(Ti)或鎢化鈦(TiW)。該導電層122係貼附於該黏著層121上,該導電層122的導電性應高於該黏著層121並厚度可更薄,可作為形成該些複合式金屬凸塊130之電鍍種子層(容後詳述),並且該導電層122可提供對該些複合式金屬凸塊130之良好的沾附性,該導電層122之材質可為金(Au)。在本實施例中,該黏著層121與該導電層122係可以電鍍、濺鍍或化學氣相沉積方式形成。通常該凸塊下金屬層120係可略大於該保護層112之該些開孔114,以延伸至該保護層112之對應之開孔114的周緣。
請再參閱第1圖所示,每一複合式金屬凸塊130係由一本體131與一接合部132相疊所構成而呈柱狀,該本體131係對準該些銲墊111並設置於該凸塊下金屬層120上,該接合部132係設置於該本體131上,其中該本體131係包含不小於99wt%的銀(Ag)含量,該接合部132之材質係選自於金(Au),並且該接合部132之厚度係小於該本體131之厚度。在本實施例中,該接合部132之一第一外側邊134與該本體131之一第二外側邊135係可相互切齊,以構成一柱壁外側面,並且該接合部132之一上表面133與該第一外側邊134之間係可為有角度彎曲,例如約90度,用以界定該上表面133之面積進而有效控制凸塊接合區域,有利於非迴焊之導電接合。關於該些複合式金屬凸塊130的柱狀型態,該些複合式金屬凸塊130的高度可大於該些複合式金屬凸塊130的底部面積之一直徑或一寬度。其中,每一複合式金屬凸塊130之該本體131之厚度係可介於6μm到20μm,該接合部132之厚度係介於2μm到6μm。此外,由於該些複合式金屬凸塊130之本體131係包含不小於99wt%的銀含量,故具有極高的純度,適合以電鍍方式大量形成,並具有在電鍍製程中達到均質化之功效,不會有因成份散布不均的缺陷導致凸塊硬度的差異變化,又接合部132係具有金(Au)的特性與接合作用。因此,該些複合式金屬凸塊130係可猶如習知的金凸塊一般,具有與習知金凸塊相同但低於銅凸塊的硬度,並且導電性與金屬延伸性良好。並且,該些複合式金屬凸塊130之成本卻較低於習知的金凸塊之成本,並符合無鉛化之要求,能在不會影響凸塊的性能與品質下形成仿金凸塊,以取代習知的金凸塊,更優於習知的銅凸塊,不會有習知銅凸塊的底部斷裂問題。
請參閱第1圖所示,該抗潛變層140係形成於該接合部132之該上表面133與該第一外側邊134以及該本體131之該第二外側邊135,以完全覆蓋該些複合式金屬凸塊130。該抗潛變層140之主要作用在於避免該些複合式金屬凸塊130之本體131由該第二外側邊135產生銀的潛變現象。該抗潛變層140之厚度係不超過1μm,可約為0.03至0.3μm。如第4圖所示,由於該接合部132之厚度係可遠大於該抗潛變層140之厚度,故可以避免在探測(probing)時因為該抗潛變層140過薄而被探針30刺穿,導致該些複合式金屬凸塊130的銀成份外露所引起的氧化問題。在本實施例中,該抗潛變層140之材質係可選自於金(Au)、鈀(Pd)、銅(Cu)與鎳(Ni)之其中一種,可為純金屬或是合金,較佳地,該抗潛變層140係可選自於置換金(displacement Au)與還原金(reduced Au)之其中之一,使其具有抗氧化與高導電之特性,故抗潛變的處理時間短、形成厚度可控制在1μm(微米)以內(約數十到數百埃),便能避免該些複合式金屬凸塊130之潛變發生,並且不會使該些複合式金屬凸塊130的尺寸橫向變大,故在高溫下不會產生覆晶間隙變化,具有成本更低、厚度更薄之功效。特別是,該抗潛變層140之硬度係可不高於或接近該些複合式金屬凸塊130之硬度,而不需要有凸塊結構補強之作用,故該抗潛變層140的厚度增加與減少皆不會影響與改變整體凸塊的結構強度。因此,如第5圖所示,在內引腳接合製程中,壓合一內引腳40至該些複合式金屬凸塊130上時,由於該接合部132係具有一定厚度,在承受該內引腳40擠壓之後,該接合部132會稍微向左右兩側外擴,但不致使該內引腳40直接碰觸至該本體131,除了能免除該些複合式金屬凸塊130外露所引起的氧化問題,甚至發生該內引腳40過度擠壓而使得該抗潛變層140產生破損處時,由於該接合部132之材質係可選自於金,與該抗潛變層140具有相近之材質,亦可主動彌補該抗潛變層140之破損處,而不會影響整體的電性連接品質。
一般而言,金屬材料在常溫下,受到彈性限度以下之應力長時間作用時,並不容易發生變化。但在高溫環境下,受到較低於彈性限度之應力作用時,金屬材料會隨著時間漸漸地產生變形,此一現象稱之為潛變(creep)。由於複合式金屬凸塊130的潛變現象會高於金凸塊與銅凸塊,故本發明必須利用在該些複合式金屬凸塊130表面之該抗潛變層140的薄膜包覆效果,特別是包覆該些複合式金屬凸塊130之本體131,避免該些複合式金屬凸塊130在長期應力作用下發生潛變而產生緩慢變形之現象,防止該些複合式金屬凸塊130往側向變胖的變形,以維持覆晶間隙並達到有效接合。
請參閱第2A至2G圖所示,本發明進一步說明該具有仿金凸塊之晶片結構100之製造方法,以彰顯本案的功效。
首先,如第2A圖所示,提供一晶片110,多個晶片110在該步驟中可構成於一晶圓,該晶片110係具有複數個銲墊111與一保護層112,該保護層112係覆蓋於該晶片110之一表面113上並具有複數個開孔114,以顯露該些銲墊111。
接著,如第2B圖所示,包含上述之凸塊下金屬層120的金屬層係整面覆蓋於該晶片110之該保護層112上與該些銲墊111。該凸塊下金屬層120係可包含上述之黏著層121與導電層122,且可藉由已知半導體製程之沉積技術形成,例如濺鍍(sputtering)方式。在此步驟中,尚未界定面積尺寸之該凸塊下金屬層120係覆蓋整面的保護層112以及暴露出的銲墊111。
之後,如第2C圖所示,形成一圖案化遮罩,例如一光阻層10形成於該金屬層之外表面。一般而言,該光阻層10可選自液態光阻或乾膜光阻,接著進行一曝光顯影製程,形成複數個開孔11,以相對應地曝露出各銲墊111上方預定形成該凸塊下金屬層120之位置。該些開孔11係提供作為複合式金屬凸塊130與凸塊下金屬層120之形成區域。在本實施例中,該些開孔11係大於對應位置之該些銲墊111。或者,不受限地,該些開孔11亦可形成於該些銲墊111之外,並配合RDL(重配置線路層)製程中因接點配置設計上的需要而需變更接點的位置。
接著,如第2D圖所示,在該些開孔114內以電鍍(electroplating)方式形成上述之複數個本體131,該些本體131係接合於該凸塊下金屬層120上。接著,如第2E圖所示,可沿用同一光阻層10再形成複數個接合部132於該些本體131上,以構成複數個複合式金屬凸塊130,不會額外增加圖案化遮罩的設置成本。
接著,如第2F圖所示,移除該光阻層10,以使得該金屬層中不包含該凸塊下金屬層120的部位為外露。接著,如第2G圖所示,可以蝕刻方式移除部分之該黏著層121與該導電層122,以形成該凸塊下金屬層120,其尺寸係可由該些複合式金屬凸塊130的底部覆蓋面積所界定。其中,每一複合式金屬凸塊130係形成該接合部132之一第一外側邊134與該本體131之一第二外側邊135,並且該第一外側邊134與該第二外側邊135係相互切齊。
最後,再如第1圖所示,形成一抗潛變層140於該接合部132之一上表面133與該第一外側邊134以及該本體131之第二外側邊135。該抗潛變層140可藉由置換金、電鍍或化學鍍方法形成。利用該抗潛變層140包覆該些複合式金屬凸塊130,能避免該些複合式金屬凸塊130之本體131產生潛變現象。
具體而言,該些複合式金屬凸塊之外形係可選自圓柱體、立方體以及長方體之其中之一,但不受限制地,亦可為各種形狀之多角柱體。在本實施例中,如第3A圖所示,該些複合式金屬凸塊130之外形係為立方體,以使該上表面133為正方形,而每一複合式金屬凸塊130有四個柱體外側面,每一柱體外側面包含該接合部132之第一外側邊134與對應切齊之該本體131之第二外側邊135,並亦為正方形,可應用於矩陣排列或微間距排列之覆晶接合。在另一形狀變化例中,如第3B圖所示,複合式金屬凸塊130’之外形係為圓柱體,以使該上表面133’為圓形,而每一複合式金屬凸塊130’有一個圓弧狀柱體外側面,其係包含該接合部132’之外側邊與對應切齊之該本體131’之外側邊,可應用於矩陣排列或微間距排列之覆晶接合,並有助於底部填充膠之填充以防止填膠空隙的形成。在另一形狀變化例中,如第3C圖所示,該些複合式金屬凸塊130”之外形係為長方體,以使該上表面133”為矩形,而每一複合式金屬凸塊130”有四個柱體外側面,每一柱體外側面包含該接合部132”之外側邊與對應切齊之該本體131”之外側邊,並為兩兩對應的矩形或正方形,可應用於內引腳接合。
依據本發明之第二具體實施例,另一種仿金凸塊之晶片結構200舉例說明於第6圖之截面示意圖。該仿金凸塊之晶片結構200主要包括一晶片110、一凸塊下金屬層120、複數個複合式金屬凸塊130以及一抗潛變層140。其中與第一實施例相同的主要元件將以相同符號標示,並不再詳予贅述。
在本實施例中,該凸塊下金屬層120係可具有不被該本體131覆蓋之側緣123,並且上述側緣123係相對凹入於該第二外側邊135,而該抗潛變層140係局部覆蓋至該凸塊下金屬層120。詳細而言,該抗潛變層140係可覆蓋至該導電層122之側緣,但顯露該黏著層121之側緣。因此,不會使得該抗潛變層140接觸至該晶片110之該保護層112,以達成凸塊高密度排列,並能增加晶片與基板間的結合力,進而提升高頻訊號的傳輸品質。更進一步地,由於該抗潛變層140未接觸至該晶片110之該保護層112,故能產生一緩衝空間,以控制該抗潛變層140完整覆蓋該複合式金屬凸塊130之表面卻不會延伸到該保護層112,以減少凸塊間短路的問題,並可以預防該複合式金屬凸塊130因變形擠壓至該晶片110而從該複合式金屬凸塊130底部斷開,影響了整體電性連接效果。此外,再如第6圖所示,由於每一複合式金屬凸塊130是以電鍍(electroplating)方式形成,該本體131與該接合部132之間係形成有一接合面250,該接合面250係為非平坦。因此,可藉由該非平坦接合面251以及該抗潛變層140的完全覆蓋,以避免該些複合式金屬凸塊130內接合部132的分離或變形。詳細而言,該本體131隨著該凸塊下金屬層120之凹陷處而形成非平坦之該接合面250,並且該接合面250之凹陷深度係略為該凸塊下金屬層120之凹陷深度的二分之一。
總而言之,本發明之具有仿金凸塊之晶片結構利用抗潛變層包覆複合式金屬凸塊,能避免複合式金屬凸塊之潛變發生,故在高溫下不會產生覆晶間隙變化的問題,可符合無鉛化、高可靠度與低成本之凸塊要求。因此,複合式金屬凸塊可具體應用於半導體晶片上的柱狀凸塊。更由於抗潛變層不會接觸至保護層,可達成凸塊高密度排列,以增加晶片與基板間的結合力,進而提升高頻訊號的傳輸品質。
以上所述,僅是本發明的較佳實施例而已,並非對本發明作任何形式上的限制,雖然本發明已以較佳實施例揭露如上,然而並非用以限定本發明,任何熟悉本項技術者,在不脫離本發明之技術範圍內,所作的任何簡單修改、等效性變化與修飾,均仍屬於本發明的技術範圍內。
10...光阻層
11...開孔
20...基板
21...表面
22...連接墊
30...探針
40...內引腳
100...具有仿金凸塊之晶片結構
110...晶片
111...銲墊
112...保護層
113...表面
114...開孔
120...凸塊下金屬層
121...黏著層
122...導電層
123...側緣
130...複合式金屬凸塊
131...本體
132...接合部
133...上表面
134...第一外側邊
135...第二外側邊
130’...複合式金屬凸塊
131’...本體
132’...接合部
133’...上表面
130”...複合式金屬凸塊
131”...本體
132”...接合部
133”...上表面
140...抗潛變層
200...具有仿金凸塊之晶片結構
250...接合面
第1圖:依據本發明之第一具體實施例的一種具有仿金凸塊之晶片結構之局部截面示意圖。
第2A至2G圖:依據本發明之第一具體實施例的具有仿金凸塊之晶片結構在製程中元件的截面示意圖。
第3A至3C圖:依據本發明之第一具體實施例的具有仿金凸塊之晶片結構中不同形狀複合式金屬凸塊的變化例之立體示意圖。
第4圖:依據本發明之第一具體實施例的具有仿金凸塊之晶片結構繪示其在探測時被探針刺穿之截面示意圖。
第5圖:依據本發明之第一具體實施例的具有仿金凸塊之晶片結構繪示其在接合引腳時之截面示意圖。
第6圖:依據本發明之第二具體實施例的另一種具有仿金凸塊之晶片結構之局部截面示意圖。
100...具有仿金凸塊之晶片結構
110...晶片
111...銲墊
112...保護層
113...表面
114...開孔
120...凸塊下金屬層
121...黏著層
122...導電層
123...側緣
130...複合式金屬凸塊
151...本體
132...接合部
133...上表面
134...第一外側邊
135...第二外側邊
140...抗潛變層

Claims (12)

  1. 一種具有仿金凸塊之晶片結構,包括:一晶片,係具有複數個銲墊與一保護層,該保護層係覆蓋於該晶片之一表面上並形成有複數個開孔,以顯露該些銲墊;一凸塊下金屬層,係設置於該些銲墊上,並覆蓋該保護層之該些開孔之周邊;複數個複合式金屬凸塊,每一複合式金屬凸塊係由一本體與一接合部相疊所構成而呈柱狀,該本體係對準該些銲墊並設置於該凸塊下金屬層上,該接合部係設置於該本體上,其中該本體係包含不小於99wt%的銀(Ag)含量,該接合部之材質係選自於金(Au),並且該接合部之厚度係小於該本體之厚度;以及一抗潛變層,係形成於該接合部之一上表面與一第一外側邊以及該本體之一第二外側邊,以完全覆蓋該些複合式金屬凸塊,其中該些複合式金屬凸塊的本體之潛變(creep)高於該抗潛變層的潛變。
  2. 根據申請專利範圍第1項之具有仿金凸塊之晶片結構,其中該接合部之該第一外側邊與該本體之該第二外側邊係相互切齊,以構成一柱側壁。
  3. 根據申請專利範圍第2項之具有仿金凸塊之晶片結構,其中該凸塊下金屬層係具有不被該本體覆蓋之側緣,並且上述側緣係相對凹入於該第二外側邊。
  4. 根據申請專利範圍第3項之具有仿金凸塊之晶片結構,其中該本體與該接合部之間係形成有一接合面,該接合面係為非平坦。
  5. 根據申請專利範圍第3項之具有仿金凸塊之晶片結構,其中該凸塊下金屬層係具有一黏著層與一導電層,該黏著層係貼附於該銲墊,該導電層係貼附於該黏著層上。
  6. 根據申請專利範圍第5項之具有仿金凸塊之晶片結構,其中該抗潛變層係覆蓋至該導電層之側緣而顯露該黏著層之側緣。
  7. 根據申請專利範圍第1項之具有仿金凸塊之晶片結構,其中該抗潛變層之材質係選自於金(Au)、鈀(Pd)、銅(Cu)與鎳(Ni)之其中一種。
  8. 根據申請專利範圍第1項之具有仿金凸塊之晶片結構,其中該抗潛變層係選自於置換金與還原金之其中之一,使其具有抗氧化與高導電之特性。
  9. 根據申請專利範圍第1項之具有仿金凸塊之晶片結構,其中該接合部之該上表面與該第一外側邊之間係為有角度彎曲。
  10. 根據申請專利範圍第1項之具有仿金凸塊之晶片結構,其中該本體之厚度係介於6μm到20μm,該接合部之厚度係介於2μm到6μm,該抗潛變層之厚度係不超過1μm。
  11. 根據申請專利範圍第1項之具有仿金凸塊之晶片結 構,其中該接合部之厚度係大於該抗潛變層之厚度。
  12. 根據申請專利範圍第1項之具有仿金凸塊之晶片結構,其中該些複合式金屬凸塊之外形係選自圓柱體、立方體以及長方體之其中之一。
TW98134686A 2009-10-13 2009-10-13 具有仿金凸塊之晶片結構 TWI473222B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98134686A TWI473222B (zh) 2009-10-13 2009-10-13 具有仿金凸塊之晶片結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98134686A TWI473222B (zh) 2009-10-13 2009-10-13 具有仿金凸塊之晶片結構

Publications (2)

Publication Number Publication Date
TW201113995A TW201113995A (en) 2011-04-16
TWI473222B true TWI473222B (zh) 2015-02-11

Family

ID=44909875

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98134686A TWI473222B (zh) 2009-10-13 2009-10-13 具有仿金凸塊之晶片結構

Country Status (1)

Country Link
TW (1) TWI473222B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW468246B (en) * 2000-11-21 2001-12-11 Wha Yu Ind Co Ltd Metal bump structure on I/O contact of substrate or chip and its fabrication method
US20040166661A1 (en) * 2003-02-21 2004-08-26 Aptos Corporation Method for forming copper bump antioxidation surface
TWM352128U (en) * 2008-10-08 2009-03-01 Int Semiconductor Tech Ltd Semiconductor structure having silver bump

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW468246B (en) * 2000-11-21 2001-12-11 Wha Yu Ind Co Ltd Metal bump structure on I/O contact of substrate or chip and its fabrication method
US20040166661A1 (en) * 2003-02-21 2004-08-26 Aptos Corporation Method for forming copper bump antioxidation surface
TWM352128U (en) * 2008-10-08 2009-03-01 Int Semiconductor Tech Ltd Semiconductor structure having silver bump

Also Published As

Publication number Publication date
TW201113995A (en) 2011-04-16

Similar Documents

Publication Publication Date Title
US8729700B2 (en) Multi-direction design for bump pad structures
TWI710085B (zh) 半導體結構及其製造方法
US20110291268A1 (en) Semiconductor wafer structure and multi-chip stack structure
US20100109159A1 (en) Bumped chip with displacement of gold bumps
TW201041108A (en) Bump pad structure and method for creating the same
US9269688B2 (en) Bump-on-trace design for enlarge bump-to-trace distance
CN105336578A (zh) 具有通孔的堆叠结构上的缓冲层
US8624391B2 (en) Chip design with robust corner bumps
US10756040B2 (en) Semiconductor package with rigid under bump metallurgy (UBM) stack
TW200428626A (en) Chip structure
US20110084389A1 (en) Semiconductor Device
US10050000B2 (en) Bump-on-trace structures with high assembly yield
TWI469288B (zh) 凸塊化晶片結構及其應用之半導體覆晶裝置
CN105097746A (zh) 基于纳米孪晶铜的凸点下金属层及制备方法
TW200837918A (en) Surface structure of package substrate and method for manufacturing the same
KR101416596B1 (ko) 반도체 패키지 및 그 제조방법
TWI294151B (en) Wafer structure and method for fabricating the same
JP2006100828A (ja) フリップ・チップ・バンピング・プロセスの実行に先立って半導体ウェハを試験するための方法および構造
TWI579937B (zh) 基板結構及其製法暨導電結構
TWI473222B (zh) 具有仿金凸塊之晶片結構
TW201044527A (en) Chip architecture having film-faced metal bumps and semiconductor flip-chip device applied from the same
US7767576B2 (en) Wafer level package having floated metal line and method thereof
KR101418440B1 (ko) 반도체 패키지 및 그 제조방법
TWM629323U (zh) 覆晶封裝結構
TWI305403B (en) Lead-free conductive jointing bump