KR102198133B1

KR102198133B1 - Optoelectronic device

Info

Publication number: KR102198133B1
Application number: KR1020190155521A
Authority: KR
Inventors: 차오-싱 첸; 지아-근 왕; 치엔-후 센; 준-덩 거
Original assignee: 에피스타 코포레이션
Priority date: 2019-11-28
Filing date: 2019-11-28
Publication date: 2021-01-05
Also published as: KR20190137038A

Abstract

본 발명의 광전소자는 제1측 및 제1측에 대응하는 제2측, 및 제1 외부 경계를 구비한 기판; 제1측에 형성된 발광다이오드 유닛; 발광다이오드 유닛에 전기적으로 연결된 제1 전극; 발광다이오드 유닛에 전기적으로 연결된 제2 전극; 및 제1전극과 제2 전극 사이에 형성되고, 상기 발광다이오드 유닛과 전기적으로 절연되는 방열패드를 포함한다.The photoelectric device of the present invention includes: a substrate having a first side and a second side corresponding to the first side, and a first outer boundary; A light emitting diode unit formed on the first side; A first electrode electrically connected to the light emitting diode unit; A second electrode electrically connected to the light emitting diode unit; And a heat dissipation pad formed between the first electrode and the second electrode and electrically insulated from the light emitting diode unit.

Description

Optoelectronic device {OPTOELECTRONIC DEVICE}

본 발명은 광전소자에 관한 것으로, 특히 방열패드를 구비한 광전소자에 관한 것이다.The present invention relates to an optoelectronic device, and more particularly, to an optoelectronic device having a heat dissipation pad.

발광다이오드(light-emitting diode, LED)의 발광원리는 전자가 n형 반도체와 p형 반도체 사이에 이동하는 에너지 차이를 이용하여 빛의 형태로 에너지를 방출하는 것이다. 이러한 발광원리는 발열에 의한 백열등의 발광원리와 다르므로, 발광다이오드는 냉광원이라 불린다. 그밖에, 발광다이오드는 내구성이 높고, 수명이 길며, 가볍고, 전기 소모량이 낮은 장점을 가지므로, 오늘날 조명시장에서 발광다이오드는 큰 기대를 모으고 있으며, 차세대의 조명수단으로서 종래의 광원을 점차적으로 대체하여 교통신호, 백라이드 모듈, 가로등조명, 의료설비 등 각종 분야에서 응용되고 있다.The light-emitting principle of a light-emitting diode (LED) is to emit energy in the form of light by using the energy difference that electrons move between an n-type semiconductor and a p-type semiconductor. Since this light-emitting principle is different from the light-emitting principle of an incandescent lamp by heat, a light-emitting diode is called a cold light source. In addition, since light-emitting diodes have high durability, long lifespan, light weight, and low electricity consumption, light-emitting diodes are gaining great expectations in the lighting market today, and are gradually replacing conventional light sources as a next-generation lighting means. It is applied in various fields such as traffic signals, backlight modules, streetlight lighting, and medical facilities.

도 1은 종래의 발광다이오드 구조 개략도이다. 도 1에 도시한 바와 같이, 종래의 발광소자(100)는 투명기판(10), 투명기판(10) 상에 위치하는 반도체적층(12) 및 상기 반도체적층(12) 상에 위치하는 적어도 하나 이상의 전극(14)을 포함하며, 상기 반도체적층(12)은 위에서부터 아래로 제1 도전형 반도체층(120), 활성층(122) 및 제2 도전형 반도체층(124)을 포함한다.1 is a schematic diagram of a structure of a conventional light emitting diode. As shown in FIG. 1, a conventional light emitting device 100 includes a transparent substrate 10, a semiconductor stacked layer 12 positioned on the transparent substrate 10, and at least one or more semiconductor stacked layers positioned on the semiconductor stacked layer 12. An electrode 14 is included, and the semiconductor stacked layer 12 includes a first conductivity type semiconductor layer 120, an active layer 122, and a second conductivity type semiconductor layer 124 from top to bottom.

또한, 상기 발광소자(100)는 추가적으로 기타 소자와 결합하여 발광장치(light-emitting apparatus)를 형성할 수도 있다. 도 2는 종래의 발광장치 구조 개략도이다. 도 2에서 도시한 바와 같이, 발광장치(200)는 하나 이상의 회로(202)의 서브마운트(20); 상기 서브마운트(20) 상에 위치하고, 상기 발광소자(100)를 서브마운트(20) 상에 본딩 고정하며, 발광소자(100)의 기판으로 하여금 서브마운트(20) 상의 회로(202)와 전기적으로 연결하도록 하는 하나 이상의 솔더(22); 및, 발광소자(100)의 전극(14)과 서브마운트(20) 상의 회로(202)를 전기적으로 연결하는 전기 연결구조(24)를 구비하고, 상기 서브마운트(20)는 발광장치(200)의 회로 배치를 간편하게 하고 방열 효과를 향상시키는 리드 프레임(lead frame) 또는 큰 사이즈의 마운팅 기판(mounting substrate)일 수 있다.In addition, the light-emitting device 100 may additionally be combined with other devices to form a light-emitting apparatus. 2 is a schematic diagram of a structure of a conventional light emitting device. As shown in Fig. 2, the light emitting device 200 includes a submount 20 of one or more circuits 202; Located on the submount 20, the light emitting device 100 is bonded and fixed on the submount 20, and the substrate of the light emitting device 100 is electrically connected to the circuit 202 on the submount 20. One or more solders 22 to be connected; And an electrical connection structure 24 electrically connecting the electrode 14 of the light emitting device 100 and the circuit 202 on the submount 20, wherein the submount 20 comprises a light emitting device 200 It may be a lead frame or a large-sized mounting substrate that simplifies the arrangement of the circuit and improves the heat dissipation effect.

본 발명은 방열패드를 구비하는 광전소자를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a photoelectric device having a heat dissipation pad.

본 발명의 광전소자는 제1측, 제1측에 대응하는 제2측, 및 제1 외부 경계를 구비한 기판; 제1측에 형성된 발광다이오드 유닛; 발광다이오드 유닛에 전기적으로 연결된 제1 전극; 발광다이오드 유닛에 전기적으로 연결된 제2 전극; 및 제1 전극과 제2 전극 사이에 형성되고, 상기 발광다이오드 유닛과 전기적으로 절연되는 방열패드를 포함한다.The photoelectric device of the present invention includes: a substrate having a first side, a second side corresponding to the first side, and a first outer boundary; A light emitting diode unit formed on the first side; A first electrode electrically connected to the light emitting diode unit; A second electrode electrically connected to the light emitting diode unit; And a heat dissipation pad formed between the first electrode and the second electrode and electrically insulated from the light emitting diode unit.

도 1은 종래의 광전소자의 측면 구조도이다.
도 2는 종래의 발광장치 구조 개략도이다.
도 3a는 본 발명의 일 실시예에 따른 광전소자 유닛의 평면 구조도이다.
도 3b~도 3c는 본 발명의 일 실시예에 따른 광전소자 유닛의 측면 구조도이다.
도 4a~도 4e는 본 발명의 다른 실시예에 따른 광전소자 유닛의 평면 구조도이다.
도 5a는 본 발명의 다른 실시예에 따른 광전소자 유닛의 평면 구조도이다.
도 5b는 본 발명의 일 실시예에 따른 광전소자 유닛의 측면 구조도이다.
도 5c~도 5d는 본 발명의 일 실시예에 따른 광전소자 유닛의 평면 구조도이다.
도 5e~도 5f는 본 발명의 일 실시예에 따른 광전소자 유닛의 측면 구조도이다.
도 6a는 본 발명의 일 실시예에 따른 광전소자 유닛의 평면 구조도이다.
도 6b는 본 발명의 일 실시예에 따른 광전소자 유닛의 측면 구조도이다.
도 6c는 본 발명의 일 실시예에 따른 광전소자의 평면 구조도이다.
도 6d는 본 발명의 일 실시예에 따른 광전소자 유닛의 측면 구조도이다.
도 6e는 본 발명의 일 실시예에 따른 광전소자 유닛의 평면 구조도이다.
도 6f는 본 발명의 일 실시예에 따른 광전소자 유닛의 측면 구조도이다.
도 7a~도 7d는 본 발명의 다른 일 실시예에 따른 광전소자 유닛의 평면 구조도이다.
도 8a~도 8c는 발광모듈을 나타낸 개략도이다.
도 9a~도 9b는 광원 발생 장치를 나타낸 개략도이다.
도 10은 전구를 나타낸 개략도이다.1 is a side structural diagram of a conventional photoelectric device.
2 is a schematic diagram of a structure of a conventional light emitting device.
3A is a schematic structural diagram of an optoelectronic device unit according to an embodiment of the present invention.
3B to 3C are side structural diagrams of an optoelectronic device unit according to an embodiment of the present invention.
4A to 4E are plan structural diagrams of an optoelectronic device unit according to another embodiment of the present invention.
5A is a schematic structural diagram of an optoelectronic device unit according to another embodiment of the present invention.
5B is a side structural diagram of an optoelectronic device unit according to an embodiment of the present invention.
5C to 5D are plan views of an optoelectronic device unit according to an embodiment of the present invention.
5E to 5F are side structural diagrams of an optoelectronic device unit according to an embodiment of the present invention.
6A is a plan view of an optoelectronic device unit according to an embodiment of the present invention.
6B is a side structural diagram of an optoelectronic device unit according to an embodiment of the present invention.
6C is a plan view of an optoelectronic device according to an embodiment of the present invention.
6D is a side structural diagram of an optoelectronic device unit according to an embodiment of the present invention.
6E is a schematic structural diagram of an optoelectronic device unit according to an embodiment of the present invention.
6F is a side structural diagram of an optoelectronic device unit according to an embodiment of the present invention.
7A to 7D are schematic structural diagrams of an optoelectronic device unit according to another embodiment of the present invention.
8A to 8C are schematic diagrams showing a light emitting module.
9A to 9B are schematic diagrams showing a light source generator.
10 is a schematic diagram showing a light bulb.

본 발명은 발광소자 및 그 제조방법을 개시하였으며, 본 발명을 더욱 자세하고 완전하게 이해하기 위해서는, 도 3a~도 10을 결합하여 다음의 설명을 참고하길 바란다.The present invention discloses a light emitting device and a method of manufacturing the same, and in order to understand the present invention in more detail and completeness, please refer to the following description in conjunction with FIGS. 3A to 10.

도 3a와 도 3b는 본 발명의 제1 실시예에 따른 광전소자(300)의 측면도와 평면도이다. 광전소자(300)는 하나의 기판(30)을 구비한다. 기판(30)은 단일 재료에 한정되지 않으며, 복수의 서로 다른 재료로 구성된 복합식 기판일 수도 있다. 예를 들면, 기판(30)은 2개의 서로 접합된 제1 기판과 제2 기판을 포함할 수 있다(미도시). 3A and 3B are a side view and a plan view of the photoelectric device 300 according to the first embodiment of the present invention. The photoelectric device 300 includes one substrate 30. The substrate 30 is not limited to a single material, and may be a composite substrate composed of a plurality of different materials. For example, the substrate 30 may include two first and second substrates bonded to each other (not shown).

기판(30)에 복수의 연신 배열된 어레이식 광전소자 유닛(U), 하나의 제1 접촉 광전소자 유닛(U1) 및 하나의 제2 접촉 광전소자 유닛(U2)이 형성된다. 어레이식 광전소자 유닛(U), 제1 접촉 광전소자 유닛(U1) 및 제2 접촉 광전소자 유닛(U2)의 제조방식은 다음과 같다.On the substrate 30, a plurality of stretch-arranged array-type photoelectric device units U, one first contact photoelectric device unit U1, and one second contact photoelectric device unit U2 are formed. The manufacturing method of the array-type photoelectric device unit U, the first contact photoelectric device unit U1, and the second contact photoelectric device unit U2 is as follows.

먼저, 종래의 에피택시 성장 공정을 통해 기판(30) 상에, 제1 반도체층(321), 활성층(322) 및 제2 반도체층(323)을 포함하는 에피택셜적층을 형성한다.First, an epitaxial stacked layer including a first semiconductor layer 321, an active layer 322, and a second semiconductor layer 323 is formed on the substrate 30 through a conventional epitaxy growth process.

이어서, 도 3b에 도시한 바와 같이, 포토리소그래피 기술을 이용하여 일부 에피택셜적층을 선택적으로 제거하여 성장기판 상에 이격 배열된 복수의 광전소자 유닛(U), 하나의 제1 접촉 광전소자 유닛(U1) 및 하나의 제2 접촉 광전소자 유닛(U2)을 형성하고 적어도 하나의 트렌치(S)를 형성한다. 일 실시예에서, 상기 트렌치(S)는 후속 도전 배선 구조 형성 플랫폼으로 하기 위해 포토리소그래피 기술을 이용하여 각 광전소자 유닛(U), 제1 접촉 광전소자 유닛(U1) 및 제2 접촉 광전소자 유닛(U2)의 제1 반도체층(321)을 식각하여 형성한 노출영역을 포함할 수 있다.Subsequently, as shown in FIG. 3B, a plurality of photoelectric device units (U) and one first contact photoelectric device unit (U) spaced apart from each other on the growth substrate by selectively removing some epitaxial layers using a photolithography technique ( U1) and one second contact photoelectric device unit U2 are formed, and at least one trench S is formed. In one embodiment, the trench (S) is a photolithography technology to form a platform for forming a subsequent conductive wiring structure, each photoelectric device unit (U), a first contact photoelectric device unit (U1), and a second contact photoelectric device unit. An exposed region formed by etching the first semiconductor layer 321 of (U2) may be included.

다른 일 실시예에서, 소자의 전체적인 발광효율을 높이기 위하여, 에피택셜적층 전이 또는 기판 접합 기술을 통해, 광전소자 유닛(U), 제1 접촉 광전소자 유닛(U1) 및 제2 접촉 광전소자 유닛(U2)의 애피텍셜적층을 기판(30) 상에 형성할 수도 있다. 광전소자 유닛(U), 제1 접촉 광전소자 유닛(U1) 및 제2 접촉 광전소자 유닛(U2)의 에피택셜적층은 가열 또는 가압 방식으로 기판(30)에 직접 접합되거나 또는 투명 접착층(미도시)을 통해 광전소자 유닛(U), 제1 접촉 광전소자 유닛(U1) 및 제2 접촉 광전소자 유닛(U2)의 에피택셜적층을 기판(30)에 접합시킬 수 있다. 투명 접착층은 예를 들면 폴리이미드(polyimide), 벤조시클로부탄(benzocyclobutane, BCB), 플루오로시클로부탄(prefluorocyyclobutane, PFCB), 에폭시계 수지(Epoxy), 아크릴계 수지(Acrylic Resin), 폴리에스테르계 수지(PET), 폴리카보네이트계 수지(PC) 등 재료 또는 이들의 조합과 같은 유기 폴리머 투명 접착재거나, 또는 산화인듐주석(ITO), 산화인듐(InO), 산화주석(SnO₂), 산화아연(ZnO), 불소산화주석(FTO), 안티모니주석산화물(ATO), 카드뮴주석산화물(CTO), 산화알루미늄아연(AZO), 갈륨산화아연(GZO) 등 재료 또는 이들의 조합과 같은 투명 도전 산화금속층이거나, 또는 산화알루미늄(Al₂O₃), 질화규소(SiN_x), 산화규소(SiO₂), 질화알루미늄(AlN), 이산화티타늄(TiO₂), 탄탈륨 펜트옥사이드(Tantalum pentoxide, Ta₂O₅) 등 재료 또는 이들의 조합과 같은 무기 절연층일 수 있다. 일 실시예에서, 상기 기판(30)은 파장변환재료를 가질 수 있다.In another embodiment, in order to increase the overall luminous efficiency of the device, the photoelectric device unit U, the first contact photoelectric device unit U1, and the second contact photoelectric device unit ( The epitaxial stack of U2) may be formed on the substrate 30. The epitaxial lamination of the photoelectric device unit U, the first contact photoelectric device unit U1 and the second contact photoelectric device unit U2 is directly bonded to the substrate 30 by heating or pressing, or a transparent adhesive layer (not shown). ), the epitaxial laminate of the photoelectric device unit U, the first contact photoelectric device unit U1, and the second contact photoelectric device unit U2 may be bonded to the substrate 30. The transparent adhesive layer is, for example, polyimide, benzocyclobutane (BCB), fluorocyclobutane (prefluorocyclobutane, PFCB), epoxy resin, acrylic resin, polyester resin ( PET), polycarbonate resin (PC), etc. or organic polymer transparent adhesive such as a combination thereof, or indium tin oxide (ITO), indium oxide (InO), tin oxide (SnO ₂ ), zinc oxide (ZnO) , Tin fluoride oxide (FTO), antimony tin oxide (ATO), cadmium tin oxide (CTO), aluminum zinc oxide (AZO), gallium zinc oxide (GZO), or a transparent conductive metal oxide layer such as a combination thereof, Or materials such as aluminum oxide (Al ₂ O ₃ ), silicon nitride (SiN _x ), silicon oxide (SiO ₂ ), aluminum nitride (AlN), titanium dioxide (TiO ₂ ), and tantalum pentoxide (Ta ₂ O ₅ ). Or it may be an inorganic insulating layer such as a combination thereof. In one embodiment, the substrate 30 may have a wavelength conversion material.

실제로, 광전소자 유닛(U), 제1 접촉 광전소자 유닛(U1) 및 제2 접촉 광전소자 유닛(U2)의 에피택셜적층을 기판(30) 상에 설치하는 방법은 이에 한정되지 않음을 통상의 기술자라면 이해할 것이다. 그밖에, 일 실시예에서, 기판(30)의 전이 횟수가 다름에 따라, 제2 반도체층(323)과 기판(30)이 인접하고, 제1 반도체층(321)이 제2 반도체층(323) 상에 있으며, 중간에 활성층(322)이 개재된 구조를 형성할 수 있다. Actually, the method of installing the epitaxial laminate of the photoelectric device unit U, the first contact photoelectric device unit U1, and the second contact photoelectric device unit U2 on the substrate 30 is not limited thereto. Any engineer will understand. In addition, in one embodiment, the second semiconductor layer 323 and the substrate 30 are adjacent to each other, and the first semiconductor layer 321 is the second semiconductor layer 323 as the number of transitions of the substrate 30 is different. It is on, and an active layer 322 interposed therebetween may be formed.

그리고, 제1 접촉 광전소자 유닛(U1) 및 제2 접촉 광전소자 유닛(U2)의 에피택셜적층의 일부 표면 및 서로 인접한 광전소자 유닛(U)의 에피택셜적층 사이에 화학기상증착 방식(CVD), 물리기상증착 방식(PVD), 스퍼터링(sputtering) 등 기술을 통해 제1 절연층(361)을 증착 형성하여, 에피택시적층을 보호하고 서로 인접한 광전소자 유닛(U) 사이를 전기적 절연시킨다. 그 후, 증착 또는 스터퍼링 방식을 이용하여 서로 인접한 2개의 광전소자 유닛(U)의 제1 반도체층(321) 표면 및 제2 반도체층(323) 표면에 서로 완전히 분리된 복수의 도전 배선 구조(362)를 각각 형성한다. 이렇게 서로 완전히 분리된 복수의 도전 배선 구조(362)는 일단이 단일 방향으로 분포하는 방식으로 제1 반도체층(321) 상에 배치되며, 제1 반도체층(321)을 통해 도전 배선 구조(362)가 서로 전기적으로 연결되게 한다. 이러한 공간적으로 서로 분리된 도전 배선 구조(362)는 인접한 다른 광전소자 유닛(U)의 제2 반도체층(323)까지 계속 연신되며, 타단이 광전소자 유닛(U)의 제2 반도체층(323)과 전기적으로 연결됨으로써, 2개의 서로 인접한 광전소자 유닛(U)이 전기적 직렬 연결을 형성하게 한다.In addition, a chemical vapor deposition method (CVD) between a partial surface of the epitaxial stack of the first contact photoelectric device unit U1 and the second contact photoelectric device unit U2 and the epitaxial stack of the photoelectric device units U adjacent to each other. , Physical vapor deposition (PVD), sputtering (sputtering) by depositing and forming the first insulating layer 361 through a technique, to protect the epitaxy layer and electrically insulate between adjacent photoelectric device units (U). Thereafter, a plurality of conductive wiring structures completely separated from each other on the surfaces of the first semiconductor layer 321 and the second semiconductor layer 323 of the two optoelectronic device units U adjacent to each other using a deposition or sputtering method ( 362) respectively. The plurality of conductive wiring structures 362 completely separated from each other are disposed on the first semiconductor layer 321 in such a manner that one end is distributed in a single direction, and the conductive wiring structure 362 is formed through the first semiconductor layer 321. Are electrically connected to each other. The conductive wiring structures 362 that are spatially separated from each other continue to extend to the second semiconductor layer 323 of another adjacent optoelectronic device unit U, and the other end is the second semiconductor layer 323 of the optoelectronic device unit U. By being electrically connected to, two adjacent photoelectric device units U form an electrical series connection.

서로 인접한 광전소자 유닛(U)을 전기적으로 연결하는 방법은 이에 한정되지 않으며, 통상의 기술자라면 도전 배선 구조 양단을 서로 다른 광전소자 유닛의 서로 같거나 다른 도전극성의 반도체층 상에 각각 배치함으로써 광전소자 유닛 사이에 병렬 연결 또는 직렬 연결의 전기적 연결 구조가 형성되게 할 수 있음을 이해할 수 있다. The method of electrically connecting adjacent optoelectronic device units (U) is not limited to this, and a person of ordinary skill in the art may photoelectricity by disposing both ends of the conductive wiring structure on the same or different conductive semiconductor layers of different photoelectric device units. It will be appreciated that electrical connection structures of parallel connection or series connection can be formed between element units.

도 3a~도 3b를 보면, 광전소자(300)는 회로설계 상에서 직렬 연결 어레이로 배열된다. 광전소자 유닛(U), 제1 접촉 광전소자 유닛(U1) 및 제2 접촉 광전소자 유닛(U2)의 제1 반도체층(321) 상에 제1 전극(341)을 형성하고, 제2 반도체층(323) 상에 제2 전극(342)을 형성한다. 그 중, 제1 전극(341) 및 제2 전극(342)을 형성하는 공정은 도전 배선 구조(362)를 형성하는 공정과 함께 진행될 수 있으며, 복수의 공정에 의해서 완성될 수도 있다. 제1 전극(341) 및 제2 전극(342)을 형성하는 재질은 각각 도선 배선 구조(362)를 형성하는 재질과 서로 같거나 다를 수 있다. 일 실시예에서, 제2 전극(342)은 다층구조일 수 있고, 및/또는 금속반사층(미도시)을 포함하며, 반사율은 80%보다 크다. 일 실시예에서, 도선 배선 구조(362)는 금속반사층일 수 있으며, 또한 반사율은 80%보다 크다.3A to 3B, the photoelectric devices 300 are arranged in a series connection array in circuit design. A first electrode 341 is formed on the first semiconductor layer 321 of the photoelectric device unit U, the first contact photoelectric device unit U1 and the second contact photoelectric device unit U2, and a second semiconductor layer A second electrode 342 is formed on the 323. Among them, the process of forming the first electrode 341 and the second electrode 342 may be performed together with the process of forming the conductive wiring structure 362, and may be completed through a plurality of processes. The material forming the first electrode 341 and the second electrode 342 may be the same as or different from the material forming the conductive line structure 362, respectively. In one embodiment, the second electrode 342 may have a multilayer structure and/or include a metal reflective layer (not shown), and the reflectance is greater than 80%. In one embodiment, the conductor wiring structure 362 may be a metal reflective layer, and the reflectance is greater than 80%.

그 다음, 도 3b에 도시한 바와 같이, 제2 절연층(363)을 상기 복수의 도전 배선 구조(362), 일부 제1 절연층(361) 및 일부 에피택셜적층의 측벽 상에 형성할 수 있다. 일 실시예에서, 상기 제1 절연층(361), 제2 절연층(363)은 투명 절연층일 수 있다. 또한 상기 제1 절연층(361), 제2 절연층(363)의 재질은 산화물, 질화물 또는 폴리머(polymer)일 수 있으며, 산화물은 산화알루미늄(Al₂O₃), 산화규소(SiO₂), 이산화티타늄(TiO₂), 탄탈륨 펜트옥사이드(Tantalum pentoxide, Ta₂O₅), 또는 산화알루미늄(AlO_X)를 포함할 수 있고, 질화물은 질화알루미늄(AlN), 질화규소(SiN_x)를 포함할 수 있고, 폴리머는 폴리이미드(polyimide) 또는 벤조시클로부탄(BCB) 등 재료 또는 이들의 조합을 포함할 수 있다. 일 실시예에서, 제2 절연층(363)은 분산 브래그 반사경(Distributed Bragg Reflector) 구조일 수 있다. 일 실시예에서, 제2 절연층(363)의 두께는 제1 절연층(361)의 두께보다 두껍다.Next, as shown in FIG. 3B, a second insulating layer 363 may be formed on the sidewalls of the plurality of conductive wiring structures 362, some first insulating layers 361, and some epitaxial laminated layers. . In one embodiment, the first insulating layer 361 and the second insulating layer 363 may be transparent insulating layers. In addition, the material of the first insulating layer 361 and the second insulating layer 363 may be an oxide, nitride, or polymer, and the oxide may be aluminum oxide (Al ₂ O ₃ ), silicon oxide (SiO ₂ ), Titanium dioxide (TiO ₂ ), tantalum pentoxide (Tantalum pentoxide, Ta ₂ O ₅ ), or aluminum oxide (AlO _X ) may be included, and the nitride may include aluminum nitride (AlN), silicon nitride (SiN _x ). In addition, the polymer may include a material such as polyimide or benzocyclobutane (BCB), or a combination thereof. In one embodiment, the second insulating layer 363 may have a Distributed Bragg Reflector structure. In one embodiment, the thickness of the second insulating layer 363 is thicker than the thickness of the first insulating layer 361.

마지막으로, 제3 전극(381)을 상기 제1 전극(341) 상에 형성하고, 제4 전극(382)을 상기 제2 전극(342) 상에 형성한다. 또한, 적어도 하나의 제1 방열패드(383)를 광전소자 유닛(U)의 제2 반도체층(323) 상에 형성할 수 있다. 그 중 상기 제1 방열패드(383)는 제2 절연층(363)을 통해 광전소자 유닛(U)의 제2 반도체층(323)과 전기적으로 절연된다. 일 실시예에서, 제1 방열패드(383)의 기판(30) 표면에 수직인 투영은 제1 절연층(361) 상에 형성되지 않는다. 일 실시예에서, 제1 방열패드(383)는 평탄한 표면 상에 형성된다. 도 3a에 도시한 바와 같이, 일 실시예에서, 광전소자(300) 중의 각 광전소자 유닛(U)의 제2 반도체층(323)은 모두 제1 방열패드(383)을 구비하며, 또한 제1 방열패드(383)는 제2 절연층(363)을 통해 광전소자 유닛(U)의 제2 반도체층(323)과 전기적으로 절연된다.Finally, a third electrode 381 is formed on the first electrode 341, and a fourth electrode 382 is formed on the second electrode 342. In addition, at least one first heat dissipation pad 383 may be formed on the second semiconductor layer 323 of the photoelectric device unit U. Among them, the first heat dissipation pad 383 is electrically insulated from the second semiconductor layer 323 of the photoelectric device unit U through the second insulating layer 363. In one embodiment, the projection of the first heat dissipation pad 383 perpendicular to the surface of the substrate 30 is not formed on the first insulating layer 361. In one embodiment, the first heat dissipation pad 383 is formed on a flat surface. As shown in FIG. 3A, in one embodiment, the second semiconductor layers 323 of each photoelectric device unit U in the photoelectric device 300 all have a first heat dissipation pad 383, and The heat dissipation pad 383 is electrically insulated from the second semiconductor layer 323 of the photoelectric device unit U through the second insulating layer 363.

일 실시예에서, 상기 제3 전극(381), 제4 전극(382) 및 제1 방열패드(383)는 동일한 공정에서 함께 형성되거나 또는 서로 다른 공정에서 나뉘어 형성될 수 있다. 일 실시예에서, 상기 제3 전극(381), 제4 전극(382) 및 제1 방열패드(383)는 서로 동일한 적층 구조를 가질 수 있다. 일정한 전도성에 도달하기 위하여, 제1 전극(341), 제2 전극(342), 도전 배선 구조(362), 제3 전극(381), 제4 전극(382) 및 제1 방열패드(383)의 재료는 금속일 수 있으며, 예를 들면 금(Au), 은(Ag), 구리(Cu), 크롬(Cr), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 주석(Sn) 등이거나, 또는 이들의 합금 또는 이들의 적층 조합이다.In one embodiment, the third electrode 381, the fourth electrode 382, and the first heat dissipation pad 383 may be formed together in the same process or may be formed separately in different processes. In an embodiment, the third electrode 381, the fourth electrode 382, and the first heat dissipation pad 383 may have the same stack structure. In order to achieve a constant conductivity, the first electrode 341, the second electrode 342, the conductive wiring structure 362, the third electrode 381, the fourth electrode 382, and the first heat dissipation pad 383 The material may be metal, for example, gold (Au), silver (Ag), copper (Cu), chromium (Cr), aluminum (Al), platinum (Pt), nickel (Ni), titanium (Ti), Tin (Sn) or the like, or an alloy thereof or a laminated combination thereof.

일 실시예에서, 제2 반도체층(323)은 상표면 및 제1 표면적을 가지며, 제1 방열패드(383)는 제2 표면적을 가지고, 또한 제2 면적과 제1 면적의 비는 80% ~ 100%이다. 일 실시예에서, 임의의 2개의 제1 방열패드(383)의 경계는 최단거리(D)를 가지며, 및/또는 D는 100㎛보다 크다.In one embodiment, the second semiconductor layer 323 has a trademark surface and a first surface area, the first heat dissipation pad 383 has a second surface area, and the ratio of the second area and the first area is 80% ~ It is 100%. In one embodiment, the boundary of any two first heat dissipation pads 383 has a shortest distance D, and/or D is greater than 100 μm.

일 실시예에서, 도 3c에 도시한 바와 같이, 캐리어 플레이트 또는 회로소자(P)를 제공하여, 본딩 또는 솔더링 등의 방식을 통해 캐리어 플레이트 또는 회로소자(P) 상에 제1 캐리어 플레이트 전극(E1) 및 제2 캐리어 플레이트 전극(E2)을 형성할 수 있다. 제1 캐리어 플레이트 전극(E1) 및 제2 캐리어 플레이트 전극(E2)은 광전소자(300)의 제3 전극(381) 및 제4 전극(382)과 플립칩 타입 구조를 형성할 수 있다.In one embodiment, as shown in FIG. 3C, a carrier plate or circuit element P is provided, and the first carrier plate electrode E1 is provided on the carrier plate or circuit element P through bonding or soldering. ) And a second carrier plate electrode E2 may be formed. The first carrier plate electrode E1 and the second carrier plate electrode E2 may form a flip chip type structure with the third electrode 381 and the fourth electrode 382 of the photoelectric device 300.

일 실시예에서, 제1 캐리어 플레이트 전극(E1)은 광전소자(300)의 제3 전극(381) 및 제1 방열패드(383)와 전기적으로 연결되며, 제2 캐리어 플레이트 전극(E2)은 제4 전극(382) 및 다른 제1 방열패드(383)와 전기적으로 연결되어 플립칩 타입 구조를 형성할 수 있다. 이 실시예에서, 상기 제1 방열패드(383)는 제1 캐리어 플레이트 전극(E1) 및 제2 캐리어 플레이트 전극(E2)과 전기적으로 연결되므로 방열을 도울 수 있다. 이 실시예에서, 직렬 연결 어레이로 배열된 광전소자(300) 중의 각 광전소자 유닛(U)은 작동 시 전압 차이를 가지므로, 제1 방열패드(383)와 광전소자 유닛(U)의 전기적 절연을 통해 작동 시 상기 전압 차이로 인한 개별 광전소자 유닛(U) 사이의 파괴 또는 누전을 방지할 수 있다. 그밖에, 제1 방열패드(383)의 기판(30) 표면에 수직인 투영이 제1 절연층(361) 상에 형성되지 않는 것에 의해서도 제조 공정에서 트렌치(S)의 높이 차이로 인한 단선을 방지하거나 또는 제1 절연층(361)의 불완전 절연으로 인해 발생되는 누전 또는 단락을 방지할 수 있다.In one embodiment, the first carrier plate electrode E1 is electrically connected to the third electrode 381 and the first heat dissipation pad 383 of the photoelectric device 300, and the second carrier plate electrode E2 is The 4 electrode 382 and the other first heat dissipation pad 383 may be electrically connected to form a flip chip type structure. In this embodiment, since the first heat dissipation pad 383 is electrically connected to the first carrier plate electrode E1 and the second carrier plate electrode E2, it may help heat dissipation. In this embodiment, since each photoelectric device unit U of the photoelectric devices 300 arranged in a series connection array has a voltage difference during operation, electrical insulation between the first heat dissipation pad 383 and the photoelectric device unit U Through this, it is possible to prevent breakdown or short circuit between individual photoelectric device units U due to the voltage difference during operation. In addition, even if the projection perpendicular to the surface of the substrate 30 of the first heat dissipation pad 383 is not formed on the first insulating layer 361, disconnection due to the height difference of the trench S in the manufacturing process is prevented or Alternatively, short circuit or short circuit caused by incomplete insulation of the first insulating layer 361 may be prevented.

도 4a~도 4e는 본 발명의 다른 실시예에 따른 광전소자 유닛의 평면 구조도이다. 도 4a~도 4e는 본 발명의 제1 실시예에 따른 광전소자의 가능한 변화예이며, 그 제조방법, 사용재료 및 부호 등은 상기 제1 실시예와 동일하므로, 더 이상 설명하지 않는다.4A to 4E are plan structural diagrams of an optoelectronic device unit according to another embodiment of the present invention. 4A to 4E are examples of possible variations of the photoelectric device according to the first embodiment of the present invention, and the manufacturing method, materials used, and symbols are the same as those of the first embodiment, and thus will not be described any further.

도 4a에 도시한 바와 같이, 각 광전소자 유닛(U), 제1 접촉 광전소자 유닛(U1), 및 제2 접촉 광전소자 유닛(U2)은 직선으로 배열된다. 이 실시예에서, 각 광전소자 유닛(U), 제1 접촉 광전소자 유닛(U1), 제2 접촉 광전소자 유닛(U2)의 제1 전극(341) 또는 제2 전극(342)은 각 광전소자 유닛(U), 제1 접촉 광전소자 유닛(U1), 제2 접촉 광전소자 유닛(U2)의 전류 확산을 증가시키기 위해 연신 전극(3421)을 가질 수 있으며, 통상의 기술자라면 연장 전극의 형상은 현 도면의 형상에 한정되지 않고 제품의 설계요구에 따라 조절할 수 있음을 이해할 것이다. 그밖에, 광전소자 유닛(U)에 형성된 제1 방열패드(383) 또한 상기 도전 배선 구조(362), 제1 전극(341) 또는 제2 전극(342)과 직접 접촉하지 않고 전기적으로 절연되도록, 연장 전극의 형상에 따라 조절할 수 있다.As shown in FIG. 4A, each photoelectric device unit U, the first contact photoelectric device unit U1, and the second contact photoelectric device unit U2 are arranged in a straight line. In this embodiment, the first electrode 341 or the second electrode 342 of each photoelectric device unit U, the first contact photoelectric device unit U1, and the second contact photoelectric device unit U2 is each photoelectric device. In order to increase the current diffusion of the unit U, the first contact photoelectric device unit U1, and the second contact photoelectric device unit U2, an extension electrode 3421 may be provided. It will be understood that it is not limited to the shape of the current drawing and can be adjusted according to the design requirements of the product. In addition, the first heat dissipation pad 383 formed on the photoelectric device unit U is also extended so that it is electrically insulated without direct contact with the conductive wiring structure 362, the first electrode 341 or the second electrode 342 It can be adjusted according to the shape of the electrode.

도 4b는 본 발명의 다른 가능한 변화예이며, 이 실시예에서 각 광전소자 유닛(U), 제1 접촉 광전소자 유닛(U1), 제2 접촉 광전소자 유닛(U2)들은 상술한 실시예와 같이 직선으로 배열되는 것이 아니라, 고리형으로 연결된다. 그 중 제1 접촉 광전소자 유닛(U1)의 적어도 한 측벽은 제2 접촉 광전소자 유닛(U2)의 측벽과 서로 연결된다. 그밖에, 광전소자 유닛(U)에 형성된 제1 방열패드(383) 또한 상기 도전 배선 구조(362), 제1 전극(341) 또는 제2 전극(342)과 직접 접촉하지 않고 전기적으로 절연되도록, 연장 전극의 형태에 따라 조절할 수 있다.Figure 4b is another possible variation of the present invention, in this embodiment, each photoelectric device unit (U), the first contact photoelectric device unit (U1), the second contact photoelectric device unit (U2) are as in the above-described embodiment. They are not arranged in a straight line, but are connected in a ring shape. Among them, at least one sidewall of the first contact photoelectric device unit U1 is connected to the sidewall of the second contact photoelectric device unit U2. In addition, the first heat dissipation pad 383 formed on the photoelectric device unit U is also extended so that it is electrically insulated without direct contact with the conductive wiring structure 362, the first electrode 341 or the second electrode 342 It can be adjusted according to the shape of the electrode.

도 4c는 본 발명의 다른 가능한 변화예이며, 이 실시예에서 각 광전소자 유닛(U), 제1 접촉 광전소자 유닛(U1), 제2 접촉 광전소자 유닛(U2)들은 고리형으로 연결될 수 있다. 제1 접촉 광전소자 유닛(U1)을 제외하고, 각 광전소자 유닛(U) 및 제2 접촉 광전소자 유닛(U2)의 제1 전극(341)의 폭은 도전 배선 구조(362)보다 좁고 각 유닛 내부로 더 연신됨으써 전류 확산을 증가시킨다. 그밖에, 광전소자 유닛(U)에 형성된 제1 방열패드(383) 또한 상기 도전 배선 구조(362), 제1 전극(341) 또는 제2 전극(342)과 직접 접촉하지 않고 전기적으로 절연되도록, 연장 전극의 형상에 따라 조절할 수 있다.Figure 4c is another possible variation of the present invention, in this embodiment, each photoelectric device unit (U), the first contact photoelectric device unit (U1), the second contact photoelectric device unit (U2) may be connected in a ring shape. . Except for the first contact photoelectric device unit U1, the width of the first electrode 341 of each photoelectric device unit U and the second contact photoelectric device unit U2 is narrower than that of the conductive wiring structure 362 and each unit It is further stretched inward to increase the current spread. In addition, the first heat dissipation pad 383 formed on the photoelectric device unit U is also extended so that it is electrically insulated without direct contact with the conductive wiring structure 362, the first electrode 341 or the second electrode 342 It can be adjusted according to the shape of the electrode.

도 4d는 본 발명의 다른 가능한 변화예이며, 이 실시예에서 각 광전소자 유닛(U), 제1 접촉 광전소자 유닛(U1), 제2 접촉 광전소자 유닛(U2)들은 고리형으로 연결될 수 있으며, 각 광전소자 유닛(U), 제1 접촉 광전소자 유닛(U1), 제2 접촉 광전소자 유닛(U2)의 형상은 완전히 같은 것이 아니라, 설계 필요에 따라 변할 수 있다. 이 실시예에서, 3개의 형상이 서로 다른 광전소자 유닛(U)을 포함하며, 통상의 기술자라면 광전소자 유닛(U)의 수량, 형상, 크기 또는 배열 방식은 제품이 요구하는 구동 전압 수치에 맞게 조절하여 설계할 수 있음을 이해할 것이다. 그밖에, 광전소자 유닛(U)에 형성된 제1 방열패드(383) 또한 상기 도전 배선 구조(362), 제1 전극(341) 또는 제2 전극(342)과 직접 접촉하지 않고 전기적으로 절연되도록, 도전 배선 구조(362), 제1 전극(341) 또는 제2 전극(342)의 형상에 따라 조절할 수 있다.Figure 4d is another possible variation of the present invention, in this embodiment each photoelectric device unit (U), the first contact photoelectric device unit (U1), the second contact photoelectric device unit (U2) may be connected in a ring shape. , The shapes of each photoelectric device unit U, the first contact photoelectric device unit U1, and the second contact photoelectric device unit U2 are not exactly the same, but may be changed according to design needs. In this embodiment, three shapes include different photoelectric device units (U), and if a person of ordinary skill in the art, the quantity, shape, size, or arrangement method of the photoelectric device units (U) is appropriate to the driving voltage value required by the product. You will understand that you can control and design. In addition, the first heat dissipation pad 383 formed on the photoelectric device unit U is also electrically insulated without direct contact with the conductive wiring structure 362, the first electrode 341, or the second electrode 342. It can be adjusted according to the shape of the wiring structure 362, the first electrode 341 or the second electrode 342.

도 4e는 본 발명의 다른 가능한 변화예이며, 이 실시예에서 각 광전소자 유닛(U), 제1 접촉 광전소자 유닛(U1), 제2 접촉 광전소자 유닛(U2)들은 W형으로 연결될 수 있다. 즉, 서로 인접한 2행의 광전소자 유닛(U)의 연결 방향은 상이하며, 4행 4열을 가진 매트릭스 배열을 형성한다. 통상의 기술자라면 광전소자 유닛(U)의 수량 또는 배열 방식은 제품이 요구하는 구동 전압 수치에 맞게 조절하여 설계할 수 있음을 이해할 것이다. 본 실시예에서, 상기 나선형 배열을 통해, 제1 접촉 광전소자 유닛(U1) 및 제2 접촉 광전소자 유닛(U2)은 동일한 열에 형성될 수 있으며, 제1 접촉 광전소자 유닛(U1) 및 제2 접촉 광전소자 유닛(U2)의 위치는 후속 연결되는 외부 회로와 맞출 필요가 있으므로, 다른 실시예에서는 광전소자 유닛(U)의 배열 방식을 조절하는 것을 통해 제1 접촉 광전소자 유닛(U1) 및 제2 접촉 광전소자 유닛(U2)를 매트릭스의 대각선 양단에 위치시킬 수도 있다. 그밖에, 광전소자 유닛(U)에 형성된 제1 방열패드(383) 또한 상기 도선 배선 구조(362), 제1 전극(341) 또는 제2 전극(342)과 직접 접촉하지 않고 전기적으로 절연되도록, 도전 배선 구조(362), 제1 전극(341) 또는 제2 전극(342)의 형상에 따라 조절할 수 있다.Figure 4e is another possible variation of the present invention, in this embodiment, each photoelectric device unit (U), the first contact photoelectric device unit (U1), the second contact photoelectric device unit (U2) may be connected in a W type. . That is, the connection directions of the photoelectric device units U of two adjacent rows are different, and a matrix arrangement having four rows and four columns is formed. Those of ordinary skill in the art will understand that the quantity or arrangement method of the photoelectric device unit U can be designed by adjusting it according to the driving voltage value required by the product. In this embodiment, through the spiral arrangement, the first contact photoelectric device unit U1 and the second contact photoelectric device unit U2 may be formed in the same row, and the first contact photoelectric device unit U1 and the second contact photoelectric device unit U1 Since the position of the contact photoelectric device unit U2 needs to be aligned with the external circuit to be connected subsequently, in another embodiment, the first contact photoelectric device unit U1 and the first contact photoelectric device unit U1 and the first contact photoelectric device unit U1 and the The two-contact photoelectric device unit U2 may be located at both diagonal ends of the matrix. In addition, the first heat dissipation pad 383 formed on the photoelectric device unit U is also electrically insulated without direct contact with the conductive wire structure 362, the first electrode 341, or the second electrode 342. It can be adjusted according to the shape of the wiring structure 362, the first electrode 341 or the second electrode 342.

도 5a~도 5e는 본 발명의 제2 실시예에 따른 광전소자의 제조 공정 흐름을 나타낸 측면도와 평면도이다. 광전소자(300')는 상기 제1 실시예의 변화예이다. 그 중 도 5a~도 5b는 상기 도 3a~도 3b에 이어서 제작된 것이며, 제작방법, 사용재료 및 부호 등은 상기 제1 실시예와 동일하므로, 더 이상 설명하지 않는다. 이 실시예의 평면도에서는 상기 제1 실시예와의 차이점을 명확히 나타내기 위하여, 일부 소자를 생략해 도면의 간결성을 유지하였으나, 통상의 기술자라면 상술한 실시예와 대조하여 본 실시예의 설명을 충분히 이해할 수 있다.5A to 5E are side views and plan views illustrating a manufacturing process flow of an optoelectronic device according to a second embodiment of the present invention. The photoelectric device 300 ′ is a variation of the first embodiment. Among them, FIGS. 5A to 5B are manufactured following FIGS. 3A to 3B, and the manufacturing method, materials used, and symbols are the same as those of the first embodiment, and thus will not be described any more. In the plan view of this embodiment, in order to clearly show the difference from the first embodiment, some elements are omitted to maintain the conciseness of the drawing. However, a person skilled in the art can fully understand the description of this embodiment in contrast to the above-described embodiment. have.

도 5a~도 5b에 도시한 바와 같이, 지지소자(44)를 기판(30) 상에 형성하여 기판(30)의 측벽을 덮을 수 있다. 일 실시예에서, 지지소자(44)는 투명한 것일 수 있으며, 재료는 실리콘 수지, 에폭시 수지 또는 기타 재료일 수 있다. 일 실시예에서, 상기 지지소자(44) 상에 도광소자(미도시)를 더 형성할 수 있으며, 일 실시예에서 이 도광소자의 재료는 유리일 수 있다.As shown in FIGS. 5A to 5B, a support element 44 may be formed on the substrate 30 to cover the sidewall of the substrate 30. In one embodiment, the support element 44 may be transparent, and the material may be a silicone resin, an epoxy resin, or other material. In one embodiment, a light guide element (not shown) may be further formed on the support element 44, and in one embodiment, the material of the light guide element may be glass.

이어서, 광학층(46)을 상기 광전소자의 제2 절연층(363) 상에 형성하여 각 광전소자 유닛(U), 제1 접촉 광전소자 유닛(U1) 및 제2 접촉 광전소자 유닛(U2)을 덮을 수 있다. 광학층(46)의 재료는 기질(基質) 및 반사율이 높은 물질의 혼합물을 포함할 수 있으며, 그 중 기질은 실리콘 수지, 에폭시 수지 또는 기타 재료일 수 있으며, 반사율이 높은 물질은 TiO₂일 수 있다.Subsequently, an optical layer 46 is formed on the second insulating layer 363 of the photoelectric device to form each photoelectric device unit (U), a first contact photoelectric device unit (U1), and a second contact photoelectric device unit (U2). Can cover. The material of the optical layer 46 may include a mixture of a substrate and a material having a high reflectance, among which the substrate may be a silicone resin, an epoxy resin, or other material, and a material having a high reflectance may be TiO _2. have.

계속하여, 도 5c에 도시한 바와 같이, 광학층(46) 상에 복수의 개구(461)를 형성하고, 복수의 개구는 제1 접촉 광전소자 유닛(U1) 및 제2 접촉 광전소자 유닛(U2)의 제3 전극(381) 및 제4 전극(382)의 위치와 서로 대응하고, 제3 전극(381) 및 제4 전극(382)의 일부를 노출시킨다. 일 실시예에서, 상기 개구(461)는 각 광전소자 유닛(U)의 제1 방열패드(383)의 위치와도 대응하며, 제1 방열패드(383)의 일부를 노출시킨다.Subsequently, as shown in FIG. 5C, a plurality of openings 461 are formed on the optical layer 46, and the plurality of openings are the first contact photoelectric device unit U1 and the second contact photoelectric device unit U2. ) Correspond to the positions of the third electrode 381 and the fourth electrode 382 and expose portions of the third electrode 381 and the fourth electrode 382. In one embodiment, the opening 461 also corresponds to the position of the first heat dissipation pad 383 of each photoelectric device unit U, and exposes a part of the first heat dissipation pad 383.

이어서, 도 5d~도 5e에 도시한 바와 같이, 제5 전극(40) 및 제6 전극(42)을 형성하여 각각 제3 전극(381) 및 제4 전극(382)과 전기적으로 연결한다. 일 실시예에서, 상기 제5 전극(40) 및 제6 전극(42) 또한 후속 방열에 도움이 되도록 선택적으로 적어도 하나의 제1 방열패드(383)와 전기적으로 연결될 수 있다. 일 실시예에서, 제5 전극(40) 또는 제6 전극(42)은 금속 반사층을 포함한다. 일 실시예에서, 광학층(46)은 제1 전극(341)과 제5 전극(40) 사이 및 제2 전극(342)과 제6 전극(42) 사이에 위치한다. 일 실시예에서, 광학층(46)의 외부 경계는 기판(30)의 외부 경계보다 크다.Subsequently, as shown in FIGS. 5D to 5E, the fifth electrode 40 and the sixth electrode 42 are formed to be electrically connected to the third electrode 381 and the fourth electrode 382, respectively. In one embodiment, the fifth electrode 40 and the sixth electrode 42 may also be electrically connected to at least one first heat dissipation pad 383 selectively to aid in subsequent heat dissipation. In one embodiment, the fifth electrode 40 or the sixth electrode 42 includes a metal reflective layer. In one embodiment, the optical layer 46 is positioned between the first electrode 341 and the fifth electrode 40 and between the second electrode 342 and the sixth electrode 42. In one embodiment, the outer boundary of the optical layer 46 is greater than the outer boundary of the substrate 30.

마지막으로, 도 5f에 도시한 바와 같이, 캐리어 플레이트 또는 회로소자(P)를 제공하여, 본딩 또는 솔더링 등 방식으로 캐리어 플레이트 또는 회로소자(P) 상에 제1 캐리어 플레이트 전극(E1) 및 제2 캐리어 플레이트 전극(E2)을 형성할 수 있다. 제1 캐리어 플레이트 전극(E1), 및 제2 캐리어 플레이트 전극(E2)은 광전소자(300')의 제5 전극(40) 및 제6 전극(42)과 플립칩 타입 구조를 형성할 수 있다. 일 실시예에서, 상기 제5 전극(40) 및 제6 전극(42)은 기판(30)의 외부 경계를 벗어난다. 일 실시예에서, 제5 전극(40) 및 제6 전극(42)의 기판(30) 표면에 수직인 투영 면적은 기판(30) 면적보다 크다. 이 실시예에서, 제5 전극(40) 및 제6 전극(42)의 면적을 증가시키는 것을 통해, 후속의 캐리어 플레이트 또는 회로소자(P)와의 연결을 더욱 편리하게 하여, 위치를 맞추는 어려움을 줄일 수 있다.Finally, as shown in FIG. 5F, by providing a carrier plate or circuit element P, the first carrier plate electrode E1 and the second carrier plate electrode E1 and the second circuit element P are provided on the carrier plate or circuit element P by bonding or soldering. A carrier plate electrode E2 may be formed. The first carrier plate electrode E1 and the second carrier plate electrode E2 may form a flip chip type structure with the fifth electrode 40 and sixth electrode 42 of the photoelectric device 300 ′. In one embodiment, the fifth electrode 40 and the sixth electrode 42 deviate from the outer boundary of the substrate 30. In one embodiment, the projected area of the fifth electrode 40 and the sixth electrode 42 perpendicular to the surface of the substrate 30 is larger than the area of the substrate 30. In this embodiment, by increasing the area of the fifth electrode 40 and the sixth electrode 42, it is more convenient to connect with the subsequent carrier plate or circuit element P, thereby reducing the difficulty of positioning. I can.

도 6a~도 6f는 본 발명의 제3 실시예에 따른 광전소자의 제조 공정 흐름을 나타낸 측면도와 평면도이다. 광전소자(400)는 상기 제2 실시예의 변화예이다. 그 중 도 6a~도 6b는 상기 도 5a~도 5b에 이어서 제작된 것이며, 제조방법, 사용재료 및 부호 등은 상기 제1 실시예와 동일하므로, 더 이상 설명하지 않는다. 이 실시예의 평면도에서는 상기 실시예와의 차이점을 명확하게 나타내기 위하여, 일부 소자를 생략해 도면의 간결성을 유지하였으나, 통상의 기술자라면 상술한 실시예와 대조하여 본 실시예의 설명을 충분히 이해할 수 있다.6A to 6F are a side view and a plan view illustrating a manufacturing process flow of an optoelectronic device according to a third embodiment of the present invention. The photoelectric device 400 is a variation of the second embodiment. Among them, FIGS. 6A to 6B are manufactured following FIGS. 5A to 5B, and the manufacturing method, materials used, and symbols are the same as those of the first embodiment, and thus will not be described any more. In the plan view of this embodiment, in order to clearly show the difference from the above embodiment, some elements are omitted to maintain the conciseness of the drawing, but a person skilled in the art can fully understand the description of this embodiment in contrast to the above-described embodiment. .

도 6a~도 6b에 도시한 바와 같이, 본 실시예는 상기 광전소자의 기판(30) 상에 형성되어, 기판(30)의 측벽을 덮는 지지소자(44)를 포함한다. 상기 광전소자 및 지지소자(44) 상에 제2 방열패드(48)가 형성된다. 일 실시예에서, 제2 방열패드(48)는 제1 방열패드(383)와 동일한 제조 공정에서 함께 형성되거나 또는 다른 공정에서 나뉘어 형성될 수 있다. 일 실시예에서, 제2 방열패드(48)는 제1 방열패드(383)와 동일한 재료를 가질 수 있다. 일 실시예에서, 제2 방열패드(48)의 재료는 열전도계수>50W/mk인 재료 또는 절연재료일 수 있으며, 예를 들면 금속 또는 다이아몬드상 카본(diamond-like carbon) 등이다. As shown in FIGS. 6A to 6B, the present embodiment includes a support element 44 formed on the substrate 30 of the optoelectronic device and covering the sidewall of the substrate 30. A second heat dissipation pad 48 is formed on the photoelectric device and the support device 44. In one embodiment, the second heat dissipation pad 48 may be formed together in the same manufacturing process as the first heat dissipation pad 383 or may be formed separately in another process. In one embodiment, the second heat dissipation pad 48 may have the same material as the first heat dissipation pad 383. In one embodiment, the material of the second heat dissipation pad 48 may be a material having a thermal conductivity of >50 W/mk or an insulating material, for example, metal or diamond-like carbon.

본 실시예에서, 제2 방열패드(48)는 지지소자(44) 상에 형성된 2개의 제1 부분 및 상기 광전소자 상에 형성된 제2 부분(481)을 포함하고, 제2 부분(482)의 양단에 상기 2개의 제1 부분(481)이 연결되어 아령 형상을 형성한다. 일 실시예에서, 상기 제1 부분(482)의 폭은 제2 부분(481)의 폭보다 크다.In this embodiment, the second heat dissipation pad 48 includes two first portions formed on the support element 44 and a second portion 481 formed on the photoelectric element, and the second portion 482 The two first portions 481 are connected to both ends to form a dumbbell shape. In one embodiment, the width of the first portion 482 is greater than the width of the second portion 481.

일 실시예에서, 제2 방열패드(48)는 2개의 광전소자 유닛(U) 사이에 형성되고, 상기 제1 방열패드(383)와 직접 접촉되지 않고 제1 방열패드(383)와 전기적으로 연결되지 않는다. 일 실시예에서, 상기 제2 방열패드(48)는 2개의 광전소자 유닛(U) 사이의 제2 절연층(363) 상에 형성된다.In one embodiment, the second heat dissipation pad 48 is formed between two photoelectric device units (U) and is electrically connected to the first heat dissipation pad 383 without being in direct contact with the first heat dissipation pad 383 It doesn't work. In one embodiment, the second heat dissipation pad 48 is formed on the second insulating layer 363 between the two photoelectric device units U.

이어서, 도 6c~도 6d에 도시한 바와 같이, 광학층(46)을 상기 광전소자의 제2 절연층(363) 상에 형성하여, 각 광전소자 유닛(U), 제1 접촉 광전소자 유닛(U1), 제2 접촉 광전소자 유닛(U2) 및 상기 제2 방열패드(48)를 덮을 수 있다. 광학층(46)의 재료는 기질 및 반사율이 높은 물질의 혼합물을 포함할 수 있으며, 그 중 기질은 실리콘 수지, 에폭시 수지 또는 기타 재료일 수 있으며, 반사율이 높은 물질은 TiO₂일 수 있다.Subsequently, as shown in FIGS. 6C to 6D, an optical layer 46 is formed on the second insulating layer 363 of the photoelectric device, and each photoelectric device unit U and the first contact photoelectric device unit ( U1), the second contact photoelectric device unit U2, and the second heat dissipation pad 48 may be covered. The material of the optical layer 46 may include a mixture of a substrate and a material having a high reflectivity, among which the substrate may be a silicone resin, an epoxy resin, or other material, and a material having a high reflectance may be TiO ₂ .

계속하여, 광학층(46) 상에 복수의 개구(461)를 형성하고, 복수의 개구는 제1 접촉 광전소자 유닛(U1) 및 제2 접촉 광전소자 유닛(U2)의 제3 전극(381) 및 제4 전극(381)의 위치와 서로 대응하고, 제3 전극(381) 및 제4 전극(382)의 일부를 노출시킨다. 일 실시예에서, 상기 개구(461)는 광전소자 유닛(U)의 제1 방열패드(383)의 위치와도 대응하며, 제1 방열패드(383)의 일부를 노출시킨다.Subsequently, a plurality of openings 461 are formed on the optical layer 46, and the plurality of openings are the third electrode 381 of the first contact photoelectric device unit U1 and the second contact photoelectric device unit U2. And positions of the fourth electrode 381 and correspond to each other, and a portion of the third electrode 381 and the fourth electrode 382 is exposed. In one embodiment, the opening 461 also corresponds to the position of the first heat dissipation pad 383 of the photoelectric device unit U, and exposes a part of the first heat dissipation pad 383.

이어서, 도 6e~도 6f에 도시한 바와 같이, 제5 전극(40) 및 제6 전극(42)을 형성하여 각각 제3 전극(381) 및 제4 전극(382)과 전기적으로 연결한다. 일 실시예에서, 상기 제5 전극(40) 및 제6 전극(42) 또한 후속 방열에 도움이 되도록 선택적으로 적어도 하나의 제1 방열패드(383) 및 제2 방열패드(48)와 전기적으로 연결됨으로써, 본 실시예의 광전소자(40)의 제작이 완료된다. 일 실시예에서, 제5 전극(40) 또는 제6 전극(42)은 금속 반사층을 포함한다. 일 실시예에서, 광학층(46)은 제1 전극(341)과 제5 전극(40) 사이 및 제2 전극(342)과 제6 전극(42) 사이에 위치한다. 일 실시예에서, 광학층(46)의 외부 경계는 기판(30)의 외부 경계보다 크다.Subsequently, as shown in FIGS. 6E to 6F, the fifth electrode 40 and the sixth electrode 42 are formed to be electrically connected to the third electrode 381 and the fourth electrode 382, respectively. In one embodiment, the fifth electrode 40 and the sixth electrode 42 are also selectively electrically connected to at least one first heat dissipation pad 383 and the second heat dissipation pad 48 to aid in subsequent heat dissipation. Thus, the fabrication of the photoelectric device 40 of this embodiment is completed. In one embodiment, the fifth electrode 40 or the sixth electrode 42 includes a metal reflective layer. In one embodiment, the optical layer 46 is positioned between the first electrode 341 and the fifth electrode 40 and between the second electrode 342 and the sixth electrode 42. In one embodiment, the outer boundary of the optical layer 46 is greater than the outer boundary of the substrate 30.

일 실시예에서, 캐리어 플레이트 또는 회로소자(미도시)를 제공하여, 본딩 또는 솔더링 등 방식을 통해 캐리어 플레이트 또는 회로소자 상에 제1 캐리어 플레이트 전극(미도시) 및 제2 캐리어 플레이트 전극(미도시)을 형성할 수 있다. 제1 캐리어 플레이트 전극 및 제2 캐리어 플레이트 전극은 광전소자(400)의 제5 전극(40) 및 제6 전극(42)과 플립칩 타입 구조를 형성할 수 있다. 일 실시예에서, 상기 제5 전극(40) 및 제6 전극(42)은 기판(30)의 외부 경계를 벗어난다. 일 실시예에서, 제5 전극(40) 및 제6 전극(42)의 기판(30) 표면에 수직인 투영 면적은 기판(30) 면적보다 크다. 이 실시예에서, 제5 전극(40) 및 제6 전극(42)의 면적을 증가시키는 것을 통해, 후속의 캐리어 플레이트 또는 회로소자와의 연결을 더욱 편리하게 하여, 위치를 맞추는 어려움을 줄일 수 있다.In one embodiment, a carrier plate or circuit device (not shown) is provided, and a first carrier plate electrode (not shown) and a second carrier plate electrode (not shown) are provided on the carrier plate or circuit device through bonding or soldering. ) Can be formed. The first carrier plate electrode and the second carrier plate electrode may form a flip chip type structure with the fifth electrode 40 and sixth electrode 42 of the photoelectric device 400. In one embodiment, the fifth electrode 40 and the sixth electrode 42 deviate from the outer boundary of the substrate 30. In one embodiment, the projected area of the fifth electrode 40 and the sixth electrode 42 perpendicular to the surface of the substrate 30 is larger than the area of the substrate 30. In this embodiment, by increasing the area of the fifth electrode 40 and the sixth electrode 42, it is more convenient to connect with the subsequent carrier plate or circuit element, thereby reducing the difficulty of aligning the position. .

도 7a~도 7d는 본 발명의 제4 실시예에 따른 광전소자의 제조 공정 흐름도이다. 도 7a에 도시한 바와 같이, 본 실시예는 기판(미도시)을 포함한다. 기판은 단일 재료에 한정되지 않으며, 복수의 서로 다른 재료로 구성된 복합식 기판일 수도 있다. 예를 들면, 기판은 2개의 서로 접합된 제1 기판과 제2 기판(미도시)을 포함할 수 있다. 7A to 7D are flowcharts illustrating a manufacturing process of an optoelectronic device according to a fourth embodiment of the present invention. As shown in Fig. 7A, this embodiment includes a substrate (not shown). The substrate is not limited to a single material, and may be a composite substrate composed of a plurality of different materials. For example, the substrate may include a first substrate and a second substrate (not shown) bonded to each other.

기판 상에 종래의 에피택시 성장 공정을 통해 제1 반도체층(321), 활성층(미도시) 및 제2 반도체층(323)을 포함하는 에피택셜적층을 형성한다. 그 다음, 트렌치(S)를 형성하여 제1 반도체층(321)의 일부를 노출시키고, 상기 트렌치의 측벽에 제1 절연층(361)을 형성하여, 활성층 및 제2 반도체층(323)과 전기적으로 절연되게 한다. 일 실시예에서, 트렌치(S)에 금속층을 형성함으로써 제1 연장 전극(미도시)을 형성할 수 있다. 상기 제1 연장 전극 상에 제1 전극(341)을 형성하고 제2 반도체층(323) 상에 제2 전극(342)을 형성한다. 일 실시예에서, 제1 전극(341) 또는 제2 전극(342)은 다층구조일 수 있고, 및/또는 금속반사층(미도시)을 포함하며, 반사율은 80%보다 크다.An epitaxial stacked layer including a first semiconductor layer 321, an active layer (not shown), and a second semiconductor layer 323 is formed on a substrate through a conventional epitaxy growth process. Then, a trench (S) is formed to expose a part of the first semiconductor layer 321, and a first insulating layer 361 is formed on the sidewall of the trench, so that the active layer and the second semiconductor layer 323 are electrically To be insulated. In an embodiment, a first extension electrode (not shown) may be formed by forming a metal layer in the trench S. A first electrode 341 is formed on the first extended electrode, and a second electrode 342 is formed on the second semiconductor layer 323. In one embodiment, the first electrode 341 or the second electrode 342 may have a multilayer structure and/or include a metal reflective layer (not shown), and a reflectance is greater than 80%.

도 7b에 도시한 바와 같이, 기판 상에 지지소자(44)를 형성하여 기판의 측벽을 덮을 수 있다. 일 실시예에서, 지지소자(44)는 투명한 것일 수 있으며, 재료는 실리콘 수지, 에폭시 수지 또는 기타 재료일 수 있다. 일 실시예에서, 상기 지지소자(44) 상에 도광소자(미도시)를 더 형성할 수 있으며, 일 실시예에서, 이 도광소자의 재료는 유리일 수 있다. 이어서, 제2 방열패드(48)를 상기 광전소자 및 지지소자(44) 상에 형성한다. 일 실시예에서, 제2 방열패드(48)의 재료는 열전도계수>50W/mk인 재료일 수 있으며, 예를 들면 금속이다. 제2 방열패드(48)의 재료는 다이아몬드상 카본(diamond-like carbon), 다이아몬드(diamond) 등과 같은 절연재료일 수도 있다. As shown in FIG. 7B, a support element 44 may be formed on the substrate to cover the sidewall of the substrate. In one embodiment, the support element 44 may be transparent, and the material may be a silicone resin, an epoxy resin, or other material. In one embodiment, a light guide element (not shown) may be further formed on the support element 44, and in one embodiment, the material of the light guide element may be glass. Subsequently, a second heat dissipation pad 48 is formed on the photoelectric device and the support device 44. In one embodiment, the material of the second heat dissipation pad 48 may be a material having a thermal conductivity of >50 W/mk, for example a metal. The material of the second heat dissipation pad 48 may be an insulating material such as diamond-like carbon or diamond.

일 실시예에서, 제2 방열패드(48)는 제1 전극(341) 및 제2 전극(342) 사이에 형성되고, 또한 상기 제1 전극(341) 또는 제2 전극(342)과 직접 접촉하지 않고, 상기 제1 전극(341) 또는 제2 전극(342)과 전기적으로 연결되지 않는다.In one embodiment, the second heat dissipation pad 48 is formed between the first electrode 341 and the second electrode 342, and does not directly contact the first electrode 341 or the second electrode 342. And, it is not electrically connected to the first electrode 341 or the second electrode 342.

이어서, 광학층(46)을 상기 광전소자 상에 형성하여, 상기 제2 방열패드(48), 제1 전극(341) 및 제2 전극(342)을 덮을 수 있다. 광학층(46)의 재료는 기질 및 반사율이 높은 물질의 혼합물을 포함할 수 있으며, 그 중 기질은 실리콘 수지, 에폭시수지 또는 기타 재료일 수 있으며, 반사율이 높은 물질은 TiO₂일 수 있다.Subsequently, an optical layer 46 may be formed on the photoelectric device to cover the second heat dissipation pad 48, the first electrode 341 and the second electrode 342. The material of the optical layer 46 may include a mixture of a substrate and a material having a high reflectance, among which the substrate may be a silicone resin, an epoxy resin, or other material, and a material having a high reflectance may be TiO ₂ .

계속하여, 광학층(46) 상에 복수의 개구(461)를 형성하고, 복수의 개구는 제1 전극(341) 및 제2 전극(342)의 위치와 서로 대응하고, 제1 전극(341) 및 제2 전극(342)의 일부를 노출시킨다.Subsequently, a plurality of openings 461 are formed on the optical layer 46, and the plurality of openings correspond to the positions of the first electrode 341 and the second electrode 342, and the first electrode 341 And a part of the second electrode 342 is exposed.

이어서, 도 7d에 도시한 바와 같이, 제5 전극(40) 및 제6 전극(42)을 형성하여 각각 제1 전극(341) 및 제2 전극(342)과 전기적으로 연결함으로써, 본 실시예 광전소자(500)의 제작을 완료한다. 일 실시예에서, 상기 제5 전극(40) 및 제6 전극(42)은 또한 후속 방열에 도움이 되도록 선택적으로 제2 방열패드(48)와 연결될 수 있다. 일 실시예에서, 제5 전극(40) 또는 제6 전극(42)은 금속 반사층을 포함한다. 일 실시예에서, 광학층(46)은 제1 전극(341)과 제5 전극(40) 사이 및 제2 전극(342)과 제6 전극(42) 사이에 위치한다. 일 실시예에서, 광학층(46)의 외부 경계는 기판의 외부 경계보다 크다.Subsequently, as shown in FIG. 7D, the fifth electrode 40 and the sixth electrode 42 are formed and electrically connected to the first electrode 341 and the second electrode 342, respectively, thereby Fabrication of the device 500 is completed. In one embodiment, the fifth electrode 40 and the sixth electrode 42 may also be selectively connected to the second heat dissipation pad 48 to help with subsequent heat dissipation. In one embodiment, the fifth electrode 40 or the sixth electrode 42 includes a metal reflective layer. In one embodiment, the optical layer 46 is positioned between the first electrode 341 and the fifth electrode 40 and between the second electrode 342 and the sixth electrode 42. In one embodiment, the outer boundary of the optical layer 46 is greater than the outer boundary of the substrate.

일 실시예에서, 기판 또는 회로유닛(미도시)을 제공할 수 있으며, 본딩 또는 솔더링 방식을 통해 캐리어 플레이트 또는 회로소자(미도시)를 제공하여, 본딩 또는 솔더링 등 방식을 통해 캐리어 플레이트 또는 회로소자 상에 제1 캐리어 플레이트 전극(미도시) 및 제2 캐리어 플레이트 전극(미도시)을 형성할 수 있다. 제1 캐리어 플레이트 전극 및 제2 캐리어 플레이트 전극은 광전소자(500)의 제5 전극(40) 및 제6 전극(42)과 플립칩 타입 구조를 형성할 수 있다. 일 실시예에서, 상기 제5 전극(40) 및 제6 전극(42)은 기판의 외부 경계를 벗어난다. 일 실시예에서, 제5 전극(40) 및 제6 전극(42)의 기판 표면에 수직인 투영 면적은 기판 면적보다 크다. 이 실시예에서, 제5 전극(40) 및 제6 전극(42)의 면적을 증가시키는 것을 통해, 후속의 캐리어 플레이트 또는 회로소자와의 연결을 더욱 편리하게 하여, 위치를 맞추는 어려움을 줄일 수 있다.In one embodiment, a substrate or a circuit unit (not shown) may be provided, and a carrier plate or circuit device (not shown) may be provided through a bonding or soldering method, and a carrier plate or a circuit device may be provided through a bonding or soldering method. A first carrier plate electrode (not shown) and a second carrier plate electrode (not shown) may be formed thereon. The first carrier plate electrode and the second carrier plate electrode may form a flip chip type structure with the fifth electrode 40 and sixth electrode 42 of the photoelectric device 500. In one embodiment, the fifth electrode 40 and the sixth electrode 42 deviate from the outer boundary of the substrate. In one embodiment, the projection area perpendicular to the substrate surface of the fifth electrode 40 and the sixth electrode 42 is larger than the substrate area. In this embodiment, by increasing the area of the fifth electrode 40 and the sixth electrode 42, it is more convenient to connect with the subsequent carrier plate or circuit element, thereby reducing the difficulty of aligning the position. .

도 8a~도 8c는 발광모듈을 나타낸 개략도이며, 도 8a는 발광모듈의 외부 투시도이며, 발광모듈(600)은 마운트(502), 광전소자(미도시), 복수의 렌즈(504, 506, 508, 510) 및 2개의 전원 공급 단말(512, 514)을 포함할 수 있다. 발광모듈(600)은 후술하는 상기 발광유닛(540)에 연결될 수 있다.8A to 8C are schematic diagrams showing a light emitting module, FIG. 8A is an external perspective view of the light emitting module, and the light emitting module 600 includes a mount 502, an optoelectronic device (not shown), and a plurality of lenses 504, 506, 508 , 510) and two power supply terminals 512 and 514. The light emitting module 600 may be connected to the light emitting unit 540 to be described later.

도 8b~도 8c는 발광모듈(600)을 나타내는 단면도이다. 도 8c는 도 8b의 E영역의 확대도이다. 마운트(502)는 상부 마운트(503) 및 하부 마운트(501)를 포함할 수 있으며, 하부 마운트(501)의 표면은 상부 마운트(503)와 접촉된다. 렌즈(504, 508)는 상부 마운트(503) 상에 형성된다. 상부 마운트(503)는 하나 이상의 통홀(515)을 형성할 수 있으며, 본 발명의 실시예에 따라 형성된 광전소자(300) 또는 기타 실시예의 광전소자(미도시)는 상기 통홀(501)에 형성될 수 있고, 하부 마운트(501)와 접촉하며, 접착재(521)에 의해 뒤덮인다. 접착재(521) 상에 렌즈(508)가 있고, 접착재(521)의 재료는 실리콘수지, 에폭시 수지 또는 기타 재료일 수 있다. 일 실시예에서, 통홀(515)의 양 측벽 상에 반사층(519)을 형성하여 발광 효율을 증가시킬 수 있다. 하부 마운트(501)의 하부 표면에 금속층(517)을 형성하여 방열 효율을 향상시킬 수 있다. 8B to 8C are cross-sectional views illustrating the light emitting module 600. 8C is an enlarged view of area E of FIG. 8B. The mount 502 may include an upper mount 503 and a lower mount 501, and a surface of the lower mount 501 is in contact with the upper mount 503. Lenses 504 and 508 are formed on the upper mount 503. The upper mount 503 may form one or more tongholes 515, and the photoelectric device 300 formed according to an embodiment of the present invention or an photoelectric device (not shown) of other embodiments may be formed in the tonghole 501. It may be in contact with the lower mount 501, and is covered by an adhesive material 521. The lens 508 is on the adhesive material 521, and the material of the adhesive material 521 may be a silicone resin, an epoxy resin, or other material. In an embodiment, reflective layers 519 may be formed on both sidewalls of the tong hole 515 to increase luminous efficiency. A metal layer 517 may be formed on the lower surface of the lower mount 501 to improve heat dissipation efficiency.

도 9a~도 9b는 광원 발생 장치(700)를 나타내는 개략도이며, 광원 발생 장치(700)는 발광모듈(600), 발광유닛(540), 발광모듈(600)에 전류를 공급하는 전기 공급 시스템(미도시) 및 전기 공급 시스템(미도시)을 제어하는 제어소자(미도시)를 포함할 수 있다. 광원 발생 장치(700)는 가로등, 차등 또는 실내 조명광원과 같은 조명장치일 수 있으며, 또한 교통신호 또는 평면 디스플레이 백라이트 모듈의 백라이트 광원일 수 있다. 9A to 9B are schematic diagrams showing the light source generating device 700, and the light source generating device 700 is an electricity supply system for supplying current to the light emitting module 600, the light emitting unit 540, and the light emitting module 600 ( It may include a control element (not shown) for controlling the (not shown) and the electricity supply system (not shown). The light source generating device 700 may be a lighting device such as a street light, a differential light, or an indoor lighting source, and may also be a traffic signal or a backlight light source of a flat display backlight module.

도 10은 전구를 나타낸 개략도이다. 전구(800)는 하우징(921), 렌즈(922), 조명모듈(924), 프레임(925), 라디에이터(926), 연결부(927) 및 전기 접속부(928)를 포함한다. 그 중 조명모듈(924)은 마운트(923)를 포함하고, 마운트(923) 상에 상기 실시예 중 적어도 하나의 광전소자(300) 또는 기타 실시예의 광전소자(미도시)를 포함한다.10 is a schematic diagram showing a light bulb. The light bulb 800 includes a housing 921, a lens 922, an illumination module 924, a frame 925, a radiator 926, a connection portion 927, and an electrical connection portion 928. Among them, the lighting module 924 includes a mount 923 and includes at least one photoelectric device 300 of the above embodiments or an photoelectric device (not shown) of other embodiments on the mount 923.

구체적으로 말하자면, 기판(30)은 성장 및/또는 담지(擔持) 기초이다. 후보 재료로는 도전 기판 또는 비도전 기판, 투명 기판 또는 불투명 기판, 투광 기판 또는 불투광 기판을 포함한다. 그 중 도전 기판 재료는 게르마늄(Ge), 비화갈륨(GaAs), 인화인듐(InP), 탄화규소(SiC), 규소(Si), 산화리튬알루미늄(LiAlO₂), 산화아연(ZnO), 질화갈륨(GaN), 질화알루미늄(AlN), 금속일 수 있다. 투광 기판 재료는 사파이어(Sapphire), 산화리튬알루미늄(LiAlO₂), 산화아연(ZnO), 질화갈륨(GaN), 유리, 다이아몬드, CVD다이아몬드, 다이아몬드상 카본(Diamond Like Carbon, DLC), 첨정석(spinel, MgAl₂O₄), 산화알루미늄(Al₂O₃), 산화규소(SiO_X) 및 산화리튬갈륨(LiGaO₂)일 수 있다.Specifically, the substrate 30 is a growth and/or support basis. Candidate materials include a conductive or non-conductive substrate, a transparent or opaque substrate, a light-transmitting or opaque substrate. Among them, the conductive substrate materials are germanium (Ge), gallium arsenide (GaAs), indium phosphide (InP), silicon carbide (SiC), silicon (Si), lithium aluminum oxide (LiAlO ₂ ), zinc oxide (ZnO), gallium nitride. It may be (GaN), aluminum nitride (AlN), or a metal. Translucent substrate materials include sapphire, lithium aluminum oxide (LiAlO ₂ ), zinc oxide (ZnO), gallium nitride (GaN), glass, diamond, CVD diamond, diamond like carbon (DLC), spinel ( spinel, MgAl ₂ O ₄ ), aluminum oxide (Al ₂ O ₃ ), silicon oxide (SiO _X ), and lithium gallium oxide (LiGaO ₂ ).

에피택셜적층(미도시)은 제1 반도체층(321), 활성층(322) 및 제2 반도체층(323)을 포함한다. 제1 반도체층(321) 및 제2 반도체층(323)은 예를 들면 클래딩층(cladding layer) 또는 구속층(confinement layer)이고, 단일 또는 다층 구조이다. 상기 제1 반도체층(321)과 제2 반도체층(323)은 전기적 특성, 극성 또는 도핑물이 상이하며, 그 전기적 특성은 p형, n형 및 i형 중 적어도 임의의 2개의 조합에서 선택할 수 있으며, 각각 전자, 전공(electron hole)을 제공하여, 전자, 전공으로 하여금 활성층(322)에서 결합되어 발광하게 한다. 제1 반도체층(321), 활성층(322) 및 제2 반도체층(323)의 재료는 III-Ⅴ족 반도체재료를 포함할 수 있으며, 예를 들면, Al_xIn_yGa_(1-x-y)N 또는 Al_xIn_yGa_(1-x-y)P이며, 그 중 0≤x, y≤1；(x+y)≤1이다. 활성층(322)의 재료에 따르면, 에피택셜적층은 파장이 610nm 및 650nm 사이에 있는 적색광, 파장이 530nm 및 570nm 사이에 있는 녹색광, 파장이 450nm 및 490nm 사이에 있는 청색광 또는 파장이 400nm보다 작은 적외광을 방출할 수 있다. The epitaxial stacked layer (not shown) includes a first semiconductor layer 321, an active layer 322, and a second semiconductor layer 323. The first semiconductor layer 321 and the second semiconductor layer 323 are, for example, a cladding layer or a confinement layer, and have a single or multilayer structure. The first semiconductor layer 321 and the second semiconductor layer 323 have different electrical characteristics, polarities, or doped materials, and the electrical characteristics can be selected from at least any two combinations of p-type, n-type and i-type. In addition, electrons and electrons are provided, respectively, so that electrons and majors are combined in the active layer 322 to emit light. Materials of the first semiconductor layer 321, the active layer 322, and the second semiconductor layer 323 may include a III-V group semiconductor material, for example, Al _x In _y Ga _(1-xy) N Or Al _x In _y Ga _(1-xy) P, of which 0≦x, y≦1; (x+y)≦1. According to the material of the active layer 322, the epitaxial layer is red light with a wavelength between 610 nm and 650 nm, green light with a wavelength between 530 nm and 570 nm, blue light with a wavelength between 450 nm and 490 nm, or infrared light with a wavelength less than 400 nm. Can emit

본 발명의 다른 실시예에서, 광전소자(300, 300', 400, 500)는 에피택셜 소자 또는 발광다이오드이며, 그 발광 주파수 스펙트럼은 단일 또는 다중 반도체층의 물리적 또는 화학적 요소를 변화시켜 조절할 수 있다. 단일 또는 다중의 반도체층 재료는 재료는 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P), 질소(N), 아연(Zn), 및 산소(O)로 이루어진 군에서 선택될 수 있다. 활성층(322)의 구조는 예를 들면 싱글 헤테로구조（single heterostructure；SH）, 더블 헤테로구조(double heterostructure；DH), 더블사이드 헤테로구조（double-side double heterostructure；DDH） 또는 다중 양자우물구조（multi-quantum well；MQW）등이다. 그리고, 활성층(322)의 양자우물의 로그(log)를 조절하여 발광 파장을 변화시킬 수 있다. In another embodiment of the present invention, the optoelectronic devices 300, 300', 400, 500 are epitaxial devices or light-emitting diodes, and the emission frequency spectrum can be adjusted by changing physical or chemical elements of single or multiple semiconductor layers. . Materials for single or multiple semiconductor layers are selected from the group consisting of aluminum (Al), gallium (Ga), indium (In), phosphorus (P), nitrogen (N), zinc (Zn), and oxygen (O). Can be. The structure of the active layer 322 is, for example, a single heterostructure (SH), a double heterostructure (DH), a double-side double heterostructure (DDH), or a multiple quantum well structure (multi -quantum well; MQW). In addition, the emission wavelength may be changed by adjusting the log of the quantum well of the active layer 322.

발명의 일 실시예에서, 제1 반도체층(321)과 기판(30) 사이에 버퍼층(buffer layer, 미도시)을 선택적으로 더 포함할 수 있다. 이 버퍼층은 2가지 재료 시스템의 사이에 개재되어, 기판(30)의 재료 시스템을 제1 반도체층(321)으로 “전이”시키는 재료 시스템이다. 발광다이오드 구조에 있어서, 버퍼층은 두 재료 사이의 격자 부정합을 감소시키는 재료층이다. 다른 한편으로 버퍼층은 2가지 재료 또는 2개로 분리된 구조를 결합시키기 위한 단일 또는 다중 구조로서 버퍼층의 재료는 유기재료, 무기재료, 금속 및 반도체 등에서 선택될 수 있으며, 그 구조는 반사층, 열전도층, 도전층, 저항 접촉(ohmic contact)층, 변형 저항층, 응력 완화(stress realease)층, 응력 조절(stress adjustment)층, 본딩(bonding)층, 파장 변환층 및 기계적 고정 구조 등에서 선택될 수 있다. 일 실시예에서, 버퍼층의 재료는 질화알루미늄 또는 질화갈륨에서 선택할 수 있으며, 또는 버퍼층은 스퍼터링 또는 원자층 증착(Atomic Layer Deposition, ALD)의 방식으로 형성될 수 있다.In an embodiment of the present invention, a buffer layer (not shown) may be optionally further included between the first semiconductor layer 321 and the substrate 30. This buffer layer is a material system that is interposed between the two material systems and “transfers” the material system of the substrate 30 to the first semiconductor layer 321. In the light emitting diode structure, the buffer layer is a material layer that reduces lattice mismatch between the two materials. On the other hand, the buffer layer is a single or multiple structure for combining two materials or a structure separated into two, and the material of the buffer layer may be selected from organic materials, inorganic materials, metals, semiconductors, etc., the structure of which is a reflective layer, a heat conductive layer, It may be selected from a conductive layer, an ohmic contact layer, a strain resistance layer, a stress realease layer, a stress adjustment layer, a bonding layer, a wavelength conversion layer, and a mechanical fixing structure. In one embodiment, the material of the buffer layer may be selected from aluminum nitride or gallium nitride, or the buffer layer may be formed by sputtering or atomic layer deposition (ALD).

제2 반도체층(323)은 선택적으로 접촉층(미도시)을 더 형성할 수 있다. 접촉층은 제2 반도체층(323)의 활성층(322)에서 멀리 떨어진 일측에 형성된다. 구체적으로, 접촉층은 광학층, 전기층 또는 이들의 조합일 수 있다. 광학층은 활성층으로부터 방출되거나 활성층으로 진입하는 전자파 방사선 또는 광선을 변화시킬 수 있다. 여기서 "변화"는 전자파 방사선 또는 광선의 적어도 어느 하나의 광학적 특성을 변화시키는 것을 말하며, 상기 특성은 주파수, 파장, 강도, 플럭스량, 효율, 색온, 연색 지수(rendering index), 라이트 필드(light filed) 및 가시각도(angle of view)를 포함하나, 이에 한정되지 않는다. 전기층은 접촉층의 임의의 대향측 사이의 전압, 저항, 전류, 전기용량 중 적어도 하나의 수치, 밀도, 분포에 변화가 발생하거나 변화가 발생할 추세를 갖게 할 수 있다. 접촉층의 구성 재료는 산화물, 도전 산화물, 투명 산화물, 50% 또는 그 이상의 투과율을 가진 산화물, 금속, 상대적으로 투광하는 금속, 50% 또는 그 이상의 투과율을 가진 금속, 유기질, 무기질, 형광체, 인광체, 세라믹스, 반도체, 도핑 반도체 및 무도핑 반도체 중 적어도 하나를 포함한다. 일부 응용에서, 접촉층의 재료는 산화인듐주석, 산화카드뮴주석, 산화안티몬주석, 산화인듐아연, 산화아연알루미늄 및 산화아연주석 중 적어도 하나이다. 상대적으로 투광하는 금속일 경우, 그 두께는 대략 0.005㎛~0.6㎛이다. The second semiconductor layer 323 may optionally further form a contact layer (not shown). The contact layer is formed on one side of the second semiconductor layer 323 far from the active layer 322. Specifically, the contact layer may be an optical layer, an electric layer, or a combination thereof. The optical layer may change electromagnetic radiation or light rays emitted from or entering the active layer. Here, "change" refers to changing at least one optical property of electromagnetic radiation or light rays, and the properties include frequency, wavelength, intensity, amount of flux, efficiency, color temperature, rendering index, and light filed ) And the angle of view, but are not limited thereto. The electric layer may have a change or a trend in which a change occurs in at least one value, density, and distribution of voltage, resistance, current, and capacitance between any opposite sides of the contact layer. The material of the contact layer is an oxide, a conductive oxide, a transparent oxide, an oxide having a transmittance of 50% or more, a metal, a relatively light-transmitting metal, a metal having a transmittance of 50% or more, an organic material, an inorganic material, a phosphor, a phosphor, It includes at least one of ceramics, semiconductors, doped semiconductors, and non-doped semiconductors. In some applications, the material of the contact layer is at least one of indium tin oxide, cadmium tin oxide, antimony tin oxide, indium zinc oxide, zinc aluminum oxide, and zinc tin oxide. In the case of a relatively light-transmitting metal, its thickness is approximately 0.005 μm to 0.6 μm.

이상의 각 도면과 설명은 각각 특정 실시예에 대응되나, 각 실시예에서 설명했거나 또는 개시된 소자, 실시방식, 설계원칙 및 기술 원리는 서로 명백하게 충돌, 모순 또는 공동으로 실시하기 어려운 것을 제외하고는 필요에 따라 임의로 참고, 교체, 조합, 조율 또는 병합할 수 있다. 본 발명은 위에서 설명한 바와 같으나, 본 발명의 범위, 실시 순서 또는 사용되는 재료와 제조 공정은 이에 한정되지 않는다. 본 발명에 대한 각종 수정과 변경은 본 발명의 정신과 범위를 벗어나지 않는다. Each of the above drawings and descriptions respectively correspond to specific embodiments, but the devices, implementation methods, design principles, and technical principles described or disclosed in each embodiment are necessary, except for clearly conflicting, contradictory or difficult to implement jointly. It can be referenced, replaced, combined, coordinated, or merged at will. The present invention is as described above, but the scope, order of implementation, or materials and manufacturing processes used are not limited thereto. Various modifications and changes to the present invention do not depart from the spirit and scope of the present invention.

100, 200, 300, 300', 400, 500: 광전소자
10: 투명기판
12: 반도체적층
14, E1, E2: 전극
30: 기판
U: 광전소자 유닛
U1: 제1 접촉 광전소자 유닛
U2: 제2 접촉 광전소자 유닛
321: 제1 반도체층
322: 활성층
323: 제2 반도체층
S: 트렌치
361: 제1 절연층
362: 도전 배선 구조
363: 제2 절연층
341: 제1 전극
342: 제2 전극
381: 제3 전극
382: 제4 전극
383: 제1 방열패드
P: 캐리어 플레이트 또는 회로소자
40: 제5 전극
42: 제6 전극
44: 지지소자
46: 광학층
461: 개구
48: 제2 방열패드
481: 제2 방열패드 제1 부분
481: 제2 방열패드 제2 부분
600: 발광모듈
501: 하부 마운트
502: 마운트
503: 상부 마운트
504, 506, 508, 501: 렌즈
512, 514: 전원 공급 단말
515: 통홀
519: 반사층
521: 접착재
540: 하우징
700: 광원 발생 장치
800: 전구
921: 하우징
922: 렌즈
924: 조명모듈
925: 프레임
926: 라디에이터
927: 연결부
928: 전기 접속부100, 200, 300, 300', 400, 500: photoelectric device
10: transparent substrate
12: semiconductor lamination
14, E1, E2: electrode
30: substrate
U: photoelectric device unit
U1: first contact photoelectric device unit
U2: second contact photoelectric device unit
321: first semiconductor layer
322: active layer
323: second semiconductor layer
S: trench
361: first insulating layer
362: conductive wiring structure
363: second insulating layer
341: first electrode
342: second electrode
381: third electrode
382: fourth electrode
383: first heat dissipation pad
P: carrier plate or circuit element
40: fifth electrode
42: sixth electrode
44: support element
46: optical layer
461: opening
48: second heat dissipation pad
481: second heat dissipation pad first portion
481: second heat dissipation pad second portion
600: light-emitting module
501: lower mount
502: mount
503: upper mount
504, 506, 508, 501: lens
512, 514: power supply terminal
515: tonghole
519: reflective layer
521: adhesive
540: housing
700: light source generator
800: light bulb
921: housing
922: lens
924: lighting module
925: frame
926: radiator
927: connection
928: electrical connection

Claims

Board;
A first optoelectronic device unit positioned on the substrate;
A second optoelectronic device unit positioned on the substrate;
A third photoelectric device unit positioned on the substrate and electrically connected to the first photoelectric device unit and the second photoelectric device net;
A trench positioned between the two adjacent photoelectric device units, the second photoelectric device unit, and the third photoelectric device unit;
A plurality of conductive wiring structures completely separated from each other, electrically connected to the first photoelectric device unit and the second photoelectric device unit, and electrically connected to the second photoelectric device unit and the third photoelectric device unit;
A plurality of first electrodes respectively formed on the first semiconductor layer of the first optoelectronic device unit, on the first semiconductor layer of the second optoelectronic device unit, and on the first semiconductor layer of the third optoelectronic device unit ;
A plurality of second electrodes respectively formed on the second semiconductor layer of the first optoelectronic device unit, on the second semiconductor layer of the second optoelectronic device unit, and on the second semiconductor layer of the third optoelectronic device unit ;
A second insulating layer positioned on the plurality of first electrodes and the plurality of second electrodes and directly in contact with the plurality of first electrodes and the plurality of second electrodes;
A first heat dissipation pad formed on the second electrode of the third optoelectronic device unit, directly in contact with the second insulating layer, and electrically insulated from the third optoelectronic device unit by the second insulating layer;
A third electrode covering the first semiconductor layer and the second semiconductor layer of the first optoelectronic device unit, directly contacting the second insulating layer, and electrically connected to the first optoelectronic device unit; And
A fourth electrode covering the first semiconductor layer and the second semiconductor layer of the second optoelectronic device unit, directly contacting the second insulating layer, and electrically connected to the second optoelectronic device unit
Including,
The first optoelectronic device unit, the second optoelectronic device unit, and the third optoelectronic device unit each include the first semiconductor layer, the second semiconductor layer and the first semiconductor layer stacked under the first semiconductor layer, An active layer positioned between the second semiconductor layer, the first semiconductor layer being closer to the substrate than the second semiconductor layer,
The first heat dissipation pad is not located on the first photoelectric device unit or the second photoelectric device unit,
Photoelectric device.

The method of claim 1,
The first photoelectric device unit, the second photoelectric device unit, and a first insulating layer positioned on the third photoelectric device unit further comprises, wherein the first insulating layer and the second insulating layer are the plurality of Located on both sides of the conductive wiring structure, the first insulating layer is closer to the substrate than the second insulating layer, and the thickness of the second insulating layer is greater than the thickness of the first insulating layer, Photoelectric device.

The method of claim 1,
The second insulating layer comprises a Distributed Bragg Reflector (Distributed Bragg Reflector) structure, photoelectric device.

The method of claim 1,
A fourth optoelectronic device unit positioned on the substrate; And
The photoelectric device further comprises a second heat dissipation pad formed on the second electrode of the fourth photoelectric device unit and electrically insulated from the fourth photoelectric device unit.

The method of claim 4,
The first photoelectric device unit, the second photoelectric device unit, the third photoelectric device unit, and the fourth photoelectric device unit are a matrix arrangement or a linear arrangement, of which the matrix arrangement includes an annular connection or a W-type connection, Photoelectric device.

The method of claim 5,
The first photoelectric device unit and the second photoelectric device unit are located at both diagonal ends of the matrix or on the same side of the matrix.

The method of claim 4,
A fifth electrode covering two of the first photoelectric device unit, the second photoelectric device unit, the third photoelectric device unit, and the fourth photoelectric device unit; And
A photoelectric device comprising a sixth electrode covering the other two of the first photoelectric device unit, the second photoelectric device unit, the third photoelectric device unit, and the fourth photoelectric device unit.

The method of claim 7,
The fifth electrode covers the first heat dissipation pad, and the sixth electrode covers the second heat dissipation pad.

The method of claim 4,
The first photoelectric device unit, the second photoelectric device unit, the third photoelectric device unit, and the fourth photoelectric device unit have different shapes.

delete