KR20190125847A - Photomultiplier and manufacturing method thereof - Google Patents

Photomultiplier and manufacturing method thereof Download PDF

Info

Publication number
KR20190125847A
KR20190125847A KR1020180050168A KR20180050168A KR20190125847A KR 20190125847 A KR20190125847 A KR 20190125847A KR 1020180050168 A KR1020180050168 A KR 1020180050168A KR 20180050168 A KR20180050168 A KR 20180050168A KR 20190125847 A KR20190125847 A KR 20190125847A
Authority
KR
South Korea
Prior art keywords
insulating film
region
active layer
top surface
trench
Prior art date
Application number
KR1020180050168A
Other languages
Korean (ko)
Other versions
KR102473706B1 (en
Inventor
류진화
윤용선
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020180050168A priority Critical patent/KR102473706B1/en
Publication of KR20190125847A publication Critical patent/KR20190125847A/en
Application granted granted Critical
Publication of KR102473706B1 publication Critical patent/KR102473706B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • G01T1/248—Silicon photomultipliers [SiPM], e.g. an avalanche photodiode [APD] array on a common Si substrate
    • H01L27/14—
    • H01L31/107—

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

The present invention comprises: a substrate; a buried layer provided on the substrate and including a first region and a second region planarly surrounding the first region; an active layer on the first region; a trench insulator provided on the second region and isolating the active layer; and an extinction resistance including a first part on the active layer and a second part on the trench insulator. The first part is in contact with an upper surface of the active layer. Therefore, an objective of the present invention is to provide the photomultiplier having excellent performance of extinction resistance.

Description

포토멀티플라이어 및 그 제조방법 {Photomultiplier and manufacturing method thereof}Photomultiplier and manufacturing method thereof

본 발명은 포토멀티플라이어 및 그 제조방법에 대한 것이다. 더욱 상세하게는, 본 발명은 소멸 저항의 균일도가 높은 포토멀티플라이어 및 그 제조방법에 대한 것이다.The present invention relates to a photomultiplier and a method of manufacturing the same. More specifically, the present invention relates to a photomultiplier having high uniformity of extinction resistance and a method of manufacturing the same.

SIPM(Silicon Photomultiplier)은 제한된 가이거 모드에서 동작하는 반도체 광센서로 광전증배관 정도의 신호증폭율로 단일광자의 검출에 이용될 수 있으면서도 크기가 작고 자기장의 영향을 받지 않는 등 장점이 많다. 이런 SIPM은 500개 이상의 마이크로픽셀로 이루어져 있으며, 한 마이크로픽셀은 약 20㎛ 정도의 크기를 갖는다. 각각의 마이크로픽셀은 독립적으로 광자를 검출하고 증폭한다. 각각의 마이크로픽셀에 광자가 들어가 전자와 홀 쌍이 생성되면, SIPM 내부의 전기장에 의하여 증폭이 일어나고 일정 크기의 신호를 생성하여 출력하는데, 이때의 SIPM의 출력 신호는 모든 마이크로픽셀의 신호가 합해진 신호이다.SIPM (Silicon Photomultiplier) is a semiconductor optical sensor that operates in a limited Geiger mode. It can be used for the detection of single photons with a signal amplification factor of about photomultiplier, but it is small in size and not affected by magnetic field. This SIPM consists of more than 500 micropixels, and one micropixel is about 20 μm in size. Each micropixel independently detects and amplifies photons. When a photon enters each micropixel to generate an electron and hole pair, the amplification is caused by an electric field inside the SIPM, and a signal of a certain size is output. The output signal of the SIPM is the sum of all the micropixel signals. .

본 발명은 소멸 저항의 성능이 우수한 포토멀티플라이어를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a photomultiplier with excellent performance of extinction resistance.

본 발명은 기판; 상기 기판 상에 제공되고, 제1 영역 및 상기 제1 영역을 평면적으로 둘러싸는 제2 영역을 포함하는 매몰층; 상기 제1 영역 상의 활성층; 상기 제2 영역 상에 제공되고, 상기 활성층을 격리하는 트렌치 절연체; 및 상기 활성층 상의 제1 부분 및 상기 트렌치 절연체 상의 제2 부분을 포함하는 소멸 저항을 포함하고, 상기 제1 부분은 상기 활성층의 상면과 접촉하는 포토멀티플라이어를 제공한다.The present invention is a substrate; An investment layer provided on said substrate, said buried layer comprising a first region and a second region planarly surrounding said first region; An active layer on the first region; A trench insulator provided on said second region and insulating said active layer; And a dissipation resistor comprising a first portion on the active layer and a second portion on the trench insulator, wherein the first portion provides a photomultiplier in contact with the top surface of the active layer.

상기 제1 부분의 상면 및 상기 제2 부분의 상면의 레벨 차이는 상기 제1 부분의 두께보다 작을 수 있다.The level difference between the top surface of the first portion and the top surface of the second portion may be smaller than the thickness of the first portion.

상기 제1 영역 및 상기 제1 부분 사이에 개재되는 제1 절연막 및 제2 절연막을 더 포함할 수 있다.The display device may further include a first insulating film and a second insulating film interposed between the first region and the first portion.

상기 제1 부분은 상기 제1 절연막 및 상기 제2 절연막을 관통할 수 있다.The first portion may penetrate the first insulating layer and the second insulating layer.

상기 제1 절연막은 실리콘 산화물을 포함하고, 상기 제2 절연막은 실리콘 질화물을 포함할 수 있다.The first insulating layer may include silicon oxide, and the second insulating layer may include silicon nitride.

상기 제1 부분의 상면 및 상기 제2 부분의 상면의 레벨 차이는 상기 제2 절연막의 두께보다 작을 수 있다.The level difference between the top surface of the first portion and the top surface of the second portion may be smaller than the thickness of the second insulating layer.

상기 트렌치 절연체는 그의 상면의 가장자리에서 수직하게 돌출된 제1 돌출부를 포함할 수 있다.The trench insulator may include a first protrusion that projects vertically at the edge of the top surface thereof.

상기 소멸 저항은 그의 상면에서 수직하게 돌출된 제2 돌출부를 더 포함하고, 상기 제2 돌출부는 상기 제1 부분과 상기 제2 부분 사이에 개재될 수 있다. The dissipation resistance may further include a second protrusion protruding vertically from an upper surface thereof, and the second protrusion may be interposed between the first portion and the second portion.

상기 소멸 저항을 덮는 제3 절연막 및 상기 제3 절연막을 관통하여 상기 소멸 저항의 상면과 접촉하는 금속 배선을 더 포함할 수 있다.The display device may further include a third insulating film covering the dissipation resistor and a metal wire penetrating the third insulating film to contact the upper surface of the dissipation resistor.

본 발명은 기판 상에 제1 영역 및 상기 제1 영역을 평면적으로 둘러싸는 제2 영역을 포함하는 매몰층을 형성하는 것; 상기 제1 영역 상에 활성층을 형성하는 것; 상기 제2 영역의 일부를 식각하여 상기 활성층을 격리하는 트렌치를 형성하는 것; 상기 트렌치와 인접하는 상기 제2 영역을 산화시켜 상기 제2 영역 상에 트렌치 절연체를 형성하는 것; 및 상기 활성층 상의 제1 부분 및 상기 트렌치 절연체 상의 제2 부분을 포함하는 소멸 저항을 형성하는 것을 포함하고, 상기 제1 부분은 상기 활성층의 상면과 접촉하는 포토멀티플라이어 제조방법을 제공한다.The present invention provides a method of forming a buried layer including a first region on a substrate and a second region planarly surrounding the first region; Forming an active layer on the first region; Etching a portion of the second region to form a trench to isolate the active layer; Oxidizing the second region adjacent to the trench to form a trench insulator on the second region; And forming a dissipation resistance comprising a first portion on the active layer and a second portion on the trench insulator, wherein the first portion is in contact with the top surface of the active layer.

상기 매몰층 상에 제1 절연막을 형성하는 것, 및 상기 제1 절연막 상에 제2 절연막을 형성하는 것을 더 포함할 수 있다.The method may further include forming a first insulating film on the buried layer and forming a second insulating film on the first insulating film.

상기 활성층 상의 상기 제1 절연막 및 상기 제2 절연막을 선택적으로 제거하여 제1 개구를 형성하는 것을 더 포함하되, 상기 소멸 저항은 상기 제1 개구를 채울 수 있다.The method may further include forming a first opening by selectively removing the first insulating film and the second insulating film on the active layer, wherein the dissipation resistance may fill the first opening.

상기 트렌치를 형성하는 것은, 상기 트렌치 상의 상기 제1 절연막 및 상기 제2 절연막을 패터닝하는 것, 및 패터닝된 상기 제1 절연막 및 상기 제2 절연막을 마스크로 상기 제2 영역의 일부를 식각하는 것을 포함할 수 있다.Forming the trench includes patterning the first insulating film and the second insulating film on the trench, and etching a portion of the second region using the patterned first insulating film and the second insulating film as a mask. can do.

상기 소멸 저항을 덮는 제3 절연막을 형성하는 것, 및 상기 제3 절연막 상에 금속 배선을 형성하는 것을 더 포함할 수 있다.The method may further include forming a third insulating film covering the dissipation resistor, and forming a metal wiring on the third insulating film.

상기 소멸 저항 상의 상기 제3 절연막을 선택적으로 제거하여 제2 개구를 형성하는 것을 더 포함하되, 상기 금속 배선은 상기 제2 개구를 채울 수 있다.And selectively removing the third insulating film on the dissipation resistor to form a second opening, wherein the metal wire may fill the second opening.

상기 소멸 저항을 형성하는 것은, 상기 소멸 저항의 상면에서 수직하게 돌출된 돌출부를 형성하는 것을 포함할 수 있다.Forming the dissipation resistor may include forming a protrusion vertically protruding from the upper surface of the dissipation resistor.

본 발명에 따른 포토멀티플라이어는 소멸 저항의 균일도가 높아 소멸 저항의 성능이 우수할 수 있다.The photomultiplier according to the present invention may have high uniformity of the extinction resistance and may have excellent performance of the extinction resistance.

도 1a는 본 발명에 따른 포토멀티플라이어의 평면도이다.
도 1b는 도 1a의 A-A'선에 따른 단면도이다.
도 1c는 도 1a의 B-B'선에 따른 단면도이다.
도 2a, 도 3a, 도 4a 및 도 5a는 본 발명에 따른 포토멀티플라이어의 제조방법을 설명하기 위한 평면도들이다.
도 2b, 도 3b, 도 4b 및 도 5b는 각각 도 2a, 도 3a, 도 4a 및 도 5a의 A-A'선에 따른 단면도들이다.
도 5c는 도 5a의 B-B'선에 따른 단면도이다.
도 6은 본 발명의 비교예에 따른 포토멀티플라이어의 단면도이다.1A is a plan view of a photomultiplier according to the present invention.
FIG. 1B is a cross-sectional view taken along line AA ′ of FIG. 1A.
FIG. 1C is a cross-sectional view taken along line BB ′ of FIG. 1A.
2A, 3A, 4A and 5A are plan views illustrating a method of manufacturing a photomultiplier according to the present invention.
2B, 3B, 4B, and 5B are cross-sectional views taken along line AA ′ of FIGS. 2A, 3A, 4A, and 5A, respectively.
5C is a cross-sectional view taken along line BB ′ of FIG. 5A.
6 is a cross-sectional view of a photomultiplier according to a comparative example of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, and methods for achieving them will be apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention, and the general knowledge in the art to which the present invention pertains. It is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout the specification.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 장치는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 장치의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In this specification, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, 'comprises' and / or 'comprising' refers to the presence of one or more other components, steps, operations and / or devices. Or does not exclude additions.

이하에서 본 발명의 실시예를 상세하게 설명한다.Hereinafter, embodiments of the present invention will be described in detail.

도 1a는 본 발명에 따른 포토멀티플라이어의 평면도이고, 도 1b는 도 1a의 A-A'선에 따른 단면도이고, 도 1c는 도 1a의 B-B'선에 따른 단면도이다.1A is a plan view of a photomultiplier according to the present invention, FIG. 1B is a cross-sectional view taken along the line AA ′ of FIG. 1A, and FIG. 1C is a cross-sectional view taken along the line B-B ′ of FIG. 1A.

도 1a 내지 도 1c를 참조하면, 본 발명에 따른 포토멀티플라이어는 기판(110), 매몰층(120), 활성층들(130), 트렌치 절연체(140), 제1 절연막(150), 제2 절연막(160), 소멸 저항들(170), 제3 절연막(180) 및 금속 배선들(190)을 포함할 수 있다.1A to 1C, a photomultiplier according to the present invention may include a substrate 110, an investment layer 120, active layers 130, trench insulators 140, a first insulating layer 150, and a second insulating layer. And a dissipation resistor 170, a third insulating layer 180, and metal wires 190.

기판(110) 상에 매몰층(120) 및 활성층들(130)이 제공될 수 있다. 매몰층(120)은 제1 영역들(RG1) 및 제2 영역(RG2)을 포함할 수 있다. 제1 영역들(RG1)은 2차원적으로 배열될 수 있다. 제1 영역들(RG1)은 제2 영역(RG2)에 의해 서로 이격될 수 있다. 다시 말하면, 제2 영역(RG2)은 제1 영역들(RG1)을 평면적으로 둘러쌀 수 있다. 매몰층(120)의 각각의 제1 영역들(RG1) 상에 각각의 활성층들(130)이 제공될 수 있다.The buried layer 120 and the active layers 130 may be provided on the substrate 110. The buried layer 120 may include first regions RG1 and second regions RG2. The first regions RG1 may be two-dimensionally arranged. The first regions RG1 may be spaced apart from each other by the second region RG2. In other words, the second region RG2 may flatly surround the first regions RG1. Each of the active layers 130 may be provided on each of the first regions RG1 of the buried layer 120.

일 예로, 기판(110), 매몰층(120) 및 활성층(130)은 실리콘을 포함할 수 있다. 활성층(130)에 광이 입력되면 전류가 생성될 수 있다. 일 예로, 활성층(130), 매몰층(120) 및 기판(110)은 순서대로 N+, P, P+의 도핑 구조를 가질 수 있다. 다른 예로, 활성층(130), 매몰층(120) 및 기판(110)은 순서대로 P+, N, N+의 도핑 구조를 가질 수 있다.For example, the substrate 110, the buried layer 120, and the active layer 130 may include silicon. When light is input to the active layer 130, a current may be generated. For example, the active layer 130, the buried layer 120 and the substrate 110 may have a doping structure of N +, P, P + in order. As another example, the active layer 130, the buried layer 120 and the substrate 110 may have a doping structure of P +, N, N + in order.

트렌치 절연체(140)는 매몰층(120)의 제2 영역(RG2) 상에 제공될 수 있다. 트렌치 절연체(140)는 매몰층(120)의 제1 영역들(RG1) 사이에 제공될 수 있다. 트렌치 절연체(140)에 의해 활성층(130)이 격리될 수 있다. 다시 말하면, 트렌치 절연체(140)는 활성층(130) 내에서 생성된 전류가 누화되는 것을 방지할 수 있다. 트렌치 절연체(140)의 하면의 레벨은 활성층(130)의 하면의 레벨보다 낮을 수 있다. 트렌치 절연체(140)의 하면의 레벨은 매몰층(120)의 하면의 레벨보다 높을 수 있다. 트렌치 절연체(140)의 상면(140t)의 레벨은 매몰층(120) 및 활성층(130) 각각의 상면의 레벨보다 높을 수 있다. 트렌치 절연체(140)는 전기적 및 광학적 차폐 기능을 가지는 물질을 포함할 수 있다. 일 예로, 트렌치 절연체(140)는 실리콘 산화물을 포함할 수 있다. The trench insulator 140 may be provided on the second region RG2 of the buried layer 120. The trench insulator 140 may be provided between the first regions RG1 of the buried layer 120. The active layer 130 may be isolated by the trench insulator 140. In other words, the trench insulator 140 may prevent the current generated in the active layer 130 from crosstalk. The level of the bottom surface of the trench insulator 140 may be lower than the level of the bottom surface of the active layer 130. The level of the bottom surface of the trench insulator 140 may be higher than the level of the bottom surface of the buried layer 120. The level of the upper surface 140t of the trench insulator 140 may be higher than the level of the upper surface of each of the buried layer 120 and the active layer 130. The trench insulator 140 may include a material having electrical and optical shielding functions. For example, the trench insulator 140 may include silicon oxide.

트렌치 절연체(140)는 제1 돌출부들(141)을 포함할 수 있다. 제1 돌출부들(141)은 트렌치 절연체(140)의 양 측에 각각 위치할 수 있다. 각각의 제1 돌출부들(141)은 매몰층(120)의 제1 영역(RG1)에 인접할 수 있다. 각각의 제1 돌출부들(141)은 트렌치 절연체(140)의 상면(140t)의 가장자리에서 수직하게 돌출될 수 있다. 제1 돌출부들(141)은 트렌치 절연체(140)와 동일한 물질(예를 들어, 실리콘 산화물)을 포함할 수 있다.The trench insulator 140 may include first protrusions 141. The first protrusions 141 may be located at both sides of the trench insulator 140, respectively. Each of the first protrusions 141 may be adjacent to the first region RG1 of the buried layer 120. Each of the first protrusions 141 may protrude perpendicularly from an edge of the top surface 140t of the trench insulator 140. The first protrusions 141 may include the same material (eg, silicon oxide) as the trench insulator 140.

매몰층(120)의 제1 영역들(RG1) 상에 제1 절연막(150) 및 제2 절연막(160)이 순차적으로 제공될 수 있다. 일 예로, 제1 절연막(150)은 트렌치 절연체(140)와 동일한 물질(예를 들어, 실리콘 산화물)을 포함할 수 있다. 일 예로, 제2 절연막(160)은 실리콘 질화물(예를 들어, Si3N4)을 포함할 수 있다. 트렌치 절연체(140)의 상면(140t)의 적어도 일부의 레벨은 제2 절연막(160)의 상면(160t)의 적어도 일부의 레벨과 실질적으로 동일할 수 있다. The first insulating layer 150 and the second insulating layer 160 may be sequentially provided on the first regions RG1 of the buried layer 120. For example, the first insulating layer 150 may include the same material (eg, silicon oxide) as the trench insulator 140. For example, the second insulating layer 160 may include silicon nitride (eg, Si 3 N 4 ). The level of at least a portion of the upper surface 140t of the trench insulator 140 may be substantially the same as the level of at least a portion of the upper surface 160t of the second insulating layer 160.

각각의 활성층들(130)에 소멸 저항(Quenching resistor, 170)이 연결될 수 있다. 소멸 저항(170)은 제1 부분들(171) 및 제2 부분(172)을 포함할 수 있다. 제1 부분들(171)은 소멸 저항(170)의 양 단부에 각각 위치할 수 있고, 제2 부분(172)은 제1 부분들(171)을 연결할 수 있다. 제1 부분들(171)은 매몰층(120)의 제1 영역(RG1) 상에 제공될 수 있고, 제2 부분(172)은 매몰층(120)의 제2 영역(RG2) 상에 제공될 수 있다. 일 예로, 제1 부분(171)의 상면(171t)의 적어도 일부의 레벨은 제2 부분(172)의 상면(172t)의 적어도 일부의 레벨과 실질적으로 동일할 수 있다. 다른 예로, 제1 부분(171)의 상면(171t)과 제2 부분(172)의 상면(172t)의 레벨 차이는 소멸 저항(170)의 제1 부분(171)의 두께보다 작을 수 있다. 제1 부분(171)의 상면(171t)과 제2 부분(172)의 상면(172t)의 레벨 차이는 제2 절연막(160)의 두께보다 작을 수 있다. 예를 들어, 제1 부분(171)의 상면(171t)과 제2 부분(172)의 상면(172t)의 레벨 차이는 10nm 내지 100nm일 수 있다.A quenching resistor 170 may be connected to each of the active layers 130. The dissipation resistor 170 may include first portions 171 and a second portion 172. The first portions 171 may be located at both ends of the extinction resistor 170, and the second portion 172 may connect the first portions 171. The first portions 171 may be provided on the first region RG1 of the buried layer 120, and the second portion 172 may be provided on the second region RG2 of the buried layer 120. Can be. For example, the level of at least a portion of the upper surface 171t of the first portion 171 may be substantially the same as the level of at least a portion of the upper surface 172t of the second portion 172. As another example, the level difference between the top surface 171t of the first portion 171 and the top surface 172t of the second portion 172 may be smaller than the thickness of the first portion 171 of the dissipation resistor 170. The level difference between the top surface 171t of the first portion 171 and the top surface 172t of the second portion 172 may be smaller than the thickness of the second insulating layer 160. For example, the level difference between the top surface 171t of the first portion 171 and the top surface 172t of the second portion 172 may be 10 nm to 100 nm.

소멸 저항(170)의 제1 부분들(171) 중 하나는 제1 절연막(150) 및 제2 절연막(160)을 관통하여 활성층(130)의 상면과 접촉할 수 있다. 소멸 저항(170)의 제1 부분들(171) 중 상기 하나는 제1 개구들(OP1)을 통해 활성층(130)과 접촉할 수 있다. 소멸 저항(170)의 제1 부분들(171) 중 하나는 제1 개구들(OP1)을 채울 수 있다. 소멸 저항(170)은 고저항 물질을 포함할 수 있다. 일 예로, 소멸 저항(170)은 폴리실리콘을 포함할 수 있다. 소멸 저항(170)은 그를 흐르는 전류의 전압 강하를 유발할 수 있다.One of the first portions 171 of the dissipation resistor 170 may contact the upper surface of the active layer 130 through the first insulating layer 150 and the second insulating layer 160. The one of the first portions 171 of the decay resistor 170 may contact the active layer 130 through the first openings OP1. One of the first portions 171 of the dissipation resistor 170 may fill the first openings OP1. The extinction resistor 170 may include a high resistance material. As an example, the dissipation resistor 170 may include polysilicon. The dissipation resistor 170 may cause a voltage drop of the current flowing therethrough.

소멸 저항(170)은 그의 상면에서 수직하게 돌출된 제2 돌출부들(173)을 더 포함할 수 있다. 제2 돌출부(173)는 제1 부분(171)과 제2 부분(172) 사이에 개재될 수 있다. 제2 돌출부(173)는 트렌치 절연체(140)의 제1 돌출부(141)에 대응되는 위치에 제공될 수 있다. 다시 말하면, 제2 돌출부(173)는 트렌치 절연체(140)의 제1 돌출부(141)와 수직적으로 중첩될 수 있다.The dissipation resistor 170 may further include second protrusions 173 protruding vertically from an upper surface thereof. The second protrusion 173 may be interposed between the first portion 171 and the second portion 172. The second protrusion 173 may be provided at a position corresponding to the first protrusion 141 of the trench insulator 140. In other words, the second protrusion 173 may vertically overlap the first protrusion 141 of the trench insulator 140.

제3 절연막(180)은 소멸 저항들(170) 및 제2 절연막(160)을 컨포멀하게 덮을 수 있다. 일 예로, 제3 절연막(180)은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.The third insulating layer 180 may conformally cover the dissipation resistors 170 and the second insulating layer 160. For example, the third insulating layer 180 may include silicon oxide or silicon nitride.

제3 절연막(180) 상에 금속 배선들(190)이 제공될 수 있다. 각각의 금속 배선들(190)은 제3 절연막(180)을 관통하여 소멸 저항들(170)의 상면들과 접촉할 수 있다. 금속 배선(190)은 제2 개구들(OP2)을 통해 소멸 저항들(170)과 접촉할 수 있다. 금속 배선(190)은 제2 개구들(OP2)을 채울 수 있다. 금속 배선(190)은 외부 회로와 연결되어 소멸 저항들(170)을 외부 회로에 연결할 수 있다. 활성층(130)에서 생성된 전류는 소멸 저항(170) 및 금속 배선(190)을 통해 외부 회로로 흐를 수 있다.Metal wires 190 may be provided on the third insulating layer 180. Each of the metal wires 190 may penetrate the third insulating layer 180 to contact the top surfaces of the dissipation resistors 170. The metal wire 190 may contact the extinction resistors 170 through the second openings OP2. The metal wire 190 may fill the second openings OP2. The metal wire 190 may be connected to an external circuit to connect the decay resistors 170 to the external circuit. The current generated in the active layer 130 may flow to the external circuit through the decay resistor 170 and the metal wire 190.

도 2a, 도 3a, 도 4a 및 도 5a는 본 발명에 따른 포토멀티플라이어의 제조방법을 설명하기 위한 평면도들이고, 도 2b, 도 3b, 도 4b 및 도 5b는 각각 도 2a, 도 3a, 도 4a 및 도 5a의 A-A'선에 따른 단면도들이고, 도 5c는 도 5a의 B-B'선에 따른 단면도이다.2A, 3A, 4A, and 5A are plan views illustrating a method of manufacturing a photomultiplier according to the present invention, and FIGS. 2B, 3B, 4B, and 5B are FIGS. 2A, 3A, and 4A, respectively. And FIG. 5A is a cross-sectional view taken along the line AA ′ of FIG. 5A, and FIG. 5C is a cross-sectional view taken along the line BB ′ of FIG. 5A.

도 2a 및 도 2b를 참조하면, 기판(110) 상에 매몰층(120)이 형성될 수 있다. 매몰층(120)은 제1 영역들(RG1) 및 제2 영역(RG2)을 포함할 수 있다. 매몰층(120)의 각각의 제1 영역들(RG1) 상에 각각의 활성층들(130)이 형성될 수 있다. 활성층(130)에 광이 입력되면 전류가 생성될 수 있다. 일 예로, 활성층(130), 매몰층(120) 및 기판(110)은 순서대로 N+, P, P+의 도핑 구조를 가질 수 있다. 다른 예로, 활성층(130), 매몰층(120) 및 기판(110)은 순서대로 P+, N, N+의 도핑 구조를 가질 수 있다. 활성층(130), 매몰층(120) 및 기판(110)은 본 발명의 기술 분야의 통상의 지식을 가진 자에게 잘 알려져 있는 공지의 방법으로 형성될 수 있다.2A and 2B, an buried layer 120 may be formed on the substrate 110. The buried layer 120 may include first regions RG1 and second regions RG2. Each of the active layers 130 may be formed on each of the first regions RG1 of the buried layer 120. When light is input to the active layer 130, a current may be generated. For example, the active layer 130, the buried layer 120 and the substrate 110 may have a doping structure of N +, P, P + in order. As another example, the active layer 130, the buried layer 120 and the substrate 110 may have a doping structure of P +, N, N + in order. The active layer 130, the buried layer 120, and the substrate 110 may be formed by a known method well known to those skilled in the art.

활성층(130) 및 매몰층(120) 상에 제1 절연막(150) 및 제2 절연막(160)이 순차적으로 형성될 수 있다. 일 예로, 제1 절연막(150)은 CVD(Chemical vapor deposition)를 이용하여 형성될 수 있다. 일 예로, 제1 절연막(150)은 실리콘 산화물을 포함할 수 있다. 일 예로, 제2 절연막(160)은 CVD를 이용하여 형성될 수 있다. 일 예로, 제2 절연막(160)은 실리콘 질화물(예를 들어, Si3N4)을 포함할 수 있다.The first insulating layer 150 and the second insulating layer 160 may be sequentially formed on the active layer 130 and the buried layer 120. For example, the first insulating layer 150 may be formed using chemical vapor deposition (CVD). For example, the first insulating layer 150 may include silicon oxide. For example, the second insulating layer 160 may be formed using CVD. For example, the second insulating layer 160 may include silicon nitride (eg, Si 3 N 4 ).

도 3a 및 도 3b를 참조하면, 매몰층(120)의 제2 영역(RG2)에 트렌치(TR)를 형성할 수 있다. 트렌치(TR)를 형성하는 것은, 포토리소그래피를 이용하여 제1 절연막(150) 및 제2 절연막(160)을 패터닝하는 것, 및 패터닝된 제1 절연막(150) 및 제2 절연막(160)을 마스크로 매몰층(120)의 제2 영역(RG2)의 일부를 식각하는 것을 포함할 수 있다. 트렌치(TR)의 하면의 레벨은 활성층(130)의 하면의 레벨보다 낮을 수 있다. Referring to FIGS. 3A and 3B, the trench TR may be formed in the second region RG2 of the buried layer 120. Forming the trench TR includes patterning the first insulating film 150 and the second insulating film 160 using photolithography, and masking the patterned first insulating film 150 and the second insulating film 160. The etching may include etching a part of the second region RG2 of the buried layer 120. The level of the bottom surface of the trench TR may be lower than the level of the bottom surface of the active layer 130.

도 4a 및 도 4b를 참조하면, 매몰층(120)의 제2 영역(RG2) 상에 트렌치 절연체(140)를 형성할 수 있다. 트렌치 절연체(140)는 트렌치(TG)와 인접하는 매몰층(120)의 제2 영역(RG2)이 산화되어 형성될 수 있다. 일 예로, 매몰층(120)은 열산화(Thermal oxidation) 될 수 있다. 일 예로, 트렌치 절연체(140)는 실리콘 산화물을 포함할 수 있다. 트렌치 절연체(140)의 하면의 레벨은 활성층들(130)의 하면의 레벨보다 낮을 수 있다. 트렌치 절연체(140)의 하면의 레벨은 매몰층(120)의 하면의 레벨보다 높을 수 있다. 트렌치 절연체(140)의 상면(140t)의 적어도 일부의 레벨은 제2 절연막(160)의 상면(160t)의 적어도 일부의 레벨과 실질적으로 동일할 수 있다.4A and 4B, the trench insulator 140 may be formed on the second region RG2 of the buried layer 120. The trench insulator 140 may be formed by oxidizing the second region RG2 of the buried layer 120 adjacent to the trench TG. For example, the buried layer 120 may be thermal oxidation. For example, the trench insulator 140 may include silicon oxide. The level of the bottom surface of the trench insulator 140 may be lower than the level of the bottom surface of the active layers 130. The level of the bottom surface of the trench insulator 140 may be higher than the level of the bottom surface of the buried layer 120. The level of at least a portion of the upper surface 140t of the trench insulator 140 may be substantially the same as the level of at least a portion of the upper surface 160t of the second insulating layer 160.

상기 열산화 과정에서, 트렌치 절연체(140)에 제1 돌출부들(141)이 형성될 수 있다. 일 예로, 트렌치(TR) 양 측에 인접하는 매몰층(120)의 제2 영역(RG2)이 산화되면서, 수직하게 돌출된 형태의 제1 돌출부들(141)이 형성될 수 있다. 다시 말하면, 각각의 제1 돌출부들(141)은 트렌치 절연체(140)의 상면(140t)의 가장자리에서 수직하게 돌출될 수 있다.In the thermal oxidation process, first protrusions 141 may be formed in the trench insulator 140. For example, as the second region RG2 of the buried layer 120 adjacent to both sides of the trench TR is oxidized, first protrusions 141 having a vertically protruding shape may be formed. In other words, each of the first protrusions 141 may protrude perpendicularly from the edge of the top surface 140t of the trench insulator 140.

트렌치 절연체(140)가 제1 절연막(150)과 동일한 물질을 포함하는 경우, 트렌치 절연체(140) 및 제1 절연막(150)은 그들 사이의 경계 없이 일체로 결합될 수 있다.When the trench insulator 140 includes the same material as the first insulating layer 150, the trench insulator 140 and the first insulating layer 150 may be integrally coupled without a boundary therebetween.

도 5a 내지 도 5c를 참조하면, 소멸 저항들(170)을 형성할 수 있다. 소멸 저항들(170)을 형성하는 것은, 폴리실리콘막을 기판(110)의 전면 상에 증착하는 것, 및 포토리소그래피를 이용하여 폴리실리콘막을 패터닝하는 것을 포함할 수 있다. 소멸 저항(170)의 제1 부분들(171)은 매몰층(120)의 제1 영역(RG1) 상에 형성될 수 있다. 소멸 저항(170)의 제2 부분(172)은 매몰층(120)의 제2 영역(RG2) 상에 형성될 수 있다. 일 예로, 제1 부분(171)의 상면(171t)의 적어도 일부의 레벨은 제2 부분(172)의 상면(172t)의 적어도 일부의 레벨과 실질적으로 동일할 수 있다. 다른 예로, 제1 부분(171)의 상면(171t)과 제2 부분(172)의 상면(172t)의 레벨 차이는 소멸 저항(170)의 제1 부분(171)의 두께보다 작을 수 있다. 제1 부분(171)의 상면(171t)과 제2 부분(172)의 상면(172t)의 레벨 차이는 제2 절연막(160)의 두께보다 작을 수 있다.5A through 5C, the disappearance resistors 170 may be formed. Forming the extinction resistors 170 may include depositing a polysilicon film on the entire surface of the substrate 110 and patterning the polysilicon film using photolithography. First portions 171 of the dissipation resistor 170 may be formed on the first region RG1 of the buried layer 120. The second portion 172 of the dissipation resistor 170 may be formed on the second region RG2 of the buried layer 120. For example, the level of at least a portion of the upper surface 171t of the first portion 171 may be substantially the same as the level of at least a portion of the upper surface 172t of the second portion 172. As another example, the level difference between the top surface 171t of the first portion 171 and the top surface 172t of the second portion 172 may be smaller than the thickness of the first portion 171 of the dissipation resistor 170. The level difference between the top surface 171t of the first portion 171 and the top surface 172t of the second portion 172 may be smaller than the thickness of the second insulating layer 160.

폴리실리콘막을 기판(110)의 전면 상에 증착하기 전에, 활성층들(130) 상의 제1 절연막(150) 및 제2 절연막(160)을 선택적으로 제거하여 제1 개구들(OP1)을 형성할 수 있다. 소멸 저항(170)은 제1 개구들(OP1)을 채울 수 있다. 제1 개구들(OP1)을 통해, 소멸 저항(170)의 제1 부분들(171) 중 하나가 제1 절연막(150) 및 제2 절연막(160)을 관통하여 활성층(130)의 상면과 접촉할 수 있다. Prior to depositing the polysilicon film on the entire surface of the substrate 110, the first openings OP1 may be formed by selectively removing the first insulating film 150 and the second insulating film 160 on the active layers 130. have. The extinction resistor 170 may fill the first openings OP1. One of the first portions 171 of the extinction resistor 170 passes through the first insulating layer 150 and the second insulating layer 160 to contact the top surface of the active layer 130 through the first openings OP1. can do.

소멸 저항(170)의 제2 돌출부(173)는 트렌치 절연체(140)의 제1 돌출부(141)와 수직적으로 중첩되는 위치에 형성될 수 있다. 제2 돌출부(173)는 제1 부분(171) 및 제2 부분(172) 사이에 개재될 수 있다.The second protrusion 173 of the dissipation resistor 170 may be formed at a position vertically overlapping the first protrusion 141 of the trench insulator 140. The second protrusion 173 may be interposed between the first portion 171 and the second portion 172.

다시 도 1a 내지 도 1c를 참조하면, 기판(110)의 전면 상에 제3 절연막(180)이 형성될 수 있다. 일 예로, 제3 절연막(180)은 CVD를 이용하여 형성될 수 있다. 일 예로, 제3 절연막(180)은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.Referring back to FIGS. 1A through 1C, a third insulating layer 180 may be formed on the entire surface of the substrate 110. For example, the third insulating layer 180 may be formed using CVD. For example, the third insulating layer 180 may include silicon oxide or silicon nitride.

제3 절연막(180) 상에 금속 배선들(190)이 형성될 수 있다. 금속 배선들(190)이 형성되기 전에, 소멸 저항들(170) 상의 제3 절연막(180)을 선택적으로 제거하여 제2 개구들(OP2)을 형성할 수 있다. 금속 배선(190)은 제2 개구들(OP2)을 채울 수 있다. 제2 개구들(OP2)을 통해, 금속 배선(190)이 제3 절연막(180)을 관통하여 소멸 저항들(170)의 상면들과 접촉할 수 있다.Metal wires 190 may be formed on the third insulating layer 180. Before the metal wires 190 are formed, the second openings OP2 may be formed by selectively removing the third insulating layer 180 on the dissipation resistors 170. The metal wire 190 may fill the second openings OP2. Through the second openings OP2, the metal wire 190 may pass through the third insulating layer 180 to contact the top surfaces of the dissipation resistors 170.

도 6은 본 발명의 비교예에 따른 포토멀티플라이어의 단면도이다.6 is a cross-sectional view of a photomultiplier according to a comparative example of the present invention.

설명의 간결함을 위해, 도 1a 내지 도 1c를 참조하여 설명된 동일한 구성요소에 대해서는 동일한 도면 부호를 사용하며, 중복되는 설명은 생략하기로 한다.For brevity of description, the same reference numerals are used for the same elements described with reference to FIGS. 1A to 1C, and redundant descriptions will be omitted.

도 6을 참조하면, 본 발명의 비교예에 따른 포토멀티플라이어는 기판(110), 매몰층(120), 활성층(130), 절연체(40), 제1 절연막(150), 제2 절연막(160), 소멸 저항(170), 제3 절연막(180) 및 금속 배선(190)을 포함할 수 있다.Referring to FIG. 6, the photomultiplier according to the comparative example of the present invention may include the substrate 110, the buried layer 120, the active layer 130, the insulator 40, the first insulating layer 150, and the second insulating layer 160. ), A dissipation resistor 170, a third insulating layer 180, and a metal wire 190.

절연체(40)는 활성층(130)을 격리할 수 있다. 다시 말하면, 절연체(40)는 활성층(130) 내에서 생성된 전류가 누화되는 것을 방지할 수 있다. 절연체(40)의 하면(41)의 레벨은 활성층(130)의 하면의 레벨보다 낮을 수 있다. 절연체(40)의 하면(41)은 매몰층(120) 내에 위치할 수 있다. 절연체(40)의 상면(42)의 레벨은 제2 절연막(160)의 상면(160t)의 레벨보다 높을 수 있다. 절연체(40)는 전기적 및 광학적 차폐 기능을 가지는 물질을 포함할 수 있다. 일 예로, 절연체(40)는 실리콘 산화물을 포함할 수 있다. The insulator 40 may isolate the active layer 130. In other words, the insulator 40 may prevent the current generated in the active layer 130 from crosstalk. The level of the bottom surface 41 of the insulator 40 may be lower than the level of the bottom surface of the active layer 130. The lower surface 41 of the insulator 40 may be located in the buried layer 120. The level of the upper surface 42 of the insulator 40 may be higher than the level of the upper surface 160t of the second insulating layer 160. Insulator 40 may include a material having electrical and optical shielding capabilities. For example, the insulator 40 may include silicon oxide.

소멸 저항(170)은 제2 절연막(160) 상의 제1 부분(171) 및 절연체(40)의 상면(42) 상의 제2 부분(172)을 포함할 수 있다. 절연체(40)의 상면(42)의 레벨이 제2 절연막(160)의 상면(160t)의 레벨보다 높기 때문에, 소멸 저항(170)의 제1 부분(171)의 상면(171t)의 레벨은 제2 부분(172)의 상면(172t)의 레벨보다 낮을 수 있다. 다시 말하면, 소멸 저항(170)의 제1 부분(171)의 상면(171t)과 제2 부분(172)의 상면(172t)의 레벨 차이는 소멸 저항(170)의 제1 부분(171)의 두께보다 클 수 있다. 소멸 저항(170)의 제1 부분(171)의 상면(171t)과 제2 부분(172)의 상면(172t)의 레벨 차이는 소멸 저항(170)의 제2 절연막(160)의 두께보다 클 수 있다. 이에 따라, 소멸 저항(170)의 저항의 균일도(Uniformity)가 상대적으로 낮을 수 있고, 소멸 저항(170)의 성능이 상대적으로 열등할 수 있다.The quenching resistor 170 may include a first portion 171 on the second insulating layer 160 and a second portion 172 on the top surface 42 of the insulator 40. Since the level of the upper surface 42 of the insulator 40 is higher than the level of the upper surface 160t of the second insulating film 160, the level of the upper surface 171t of the first portion 171 of the dissipation resistor 170 is set to the first level. It may be lower than the level of the upper surface 172t of the two portions 172. In other words, the level difference between the top surface 171t of the first portion 171 of the quenching resistor 170 and the top surface 172t of the second portion 172 is the thickness of the first portion 171 of the quenching resistor 170. Can be greater than The level difference between the top surface 171t of the first portion 171 of the dissipation resistor 170 and the top surface 172t of the second portion 172 may be greater than the thickness of the second insulating layer 160 of the dissipation resistor 170. have. Accordingly, the uniformity of the resistance of the decay resistor 170 may be relatively low, and the performance of the decay resistor 170 may be relatively inferior.

다시 도 1a 내지 도 1c를 참조하면, 본 발명에 따른 포토멀티플라이어는 소멸 저항(170)의 제1 부분(171)의 상면(171t)과 제2 부분(172)의 상면(172t)의 레벨 차이가 소멸 저항(170)의 제1 부분(171) 또는 제2 절연막(160)의 두께보다 작을 수 있다. 이에 따라, 소멸 저항(170)의 저항의 균일도(Uniformity)가 상대적으로 높을 수 있고, 소멸 저항(170)의 성능이 상대적으로 우수할 수 있다.Referring back to FIGS. 1A to 1C, the photomultiplier according to the present invention has a level difference between an upper surface 171t of the first portion 171 of the dissipation resistor 170 and an upper surface 172t of the second portion 172. It may be smaller than the thickness of the first portion 171 or the second insulating layer 160 of the quenching resistor 170. Accordingly, the uniformity of the resistance of the decay resistor 170 may be relatively high, and the performance of the decay resistor 170 may be relatively excellent.

이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention belongs may be embodied in other specific forms without changing the technical spirit or essential features of the present invention. You will understand that. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.

110: 기판
120: 매몰층
130: 활성층
140: 트렌치 절연체
170: 소멸 저항110: substrate
120: investment layer
130: active layer
140: trench insulator
170: decay resistance

Claims (18)

기판;
상기 기판 상에 제공되고, 제1 영역 및 상기 제1 영역을 평면적으로 둘러싸는 제2 영역을 포함하는 매몰층;
상기 제1 영역 상의 활성층;
상기 제2 영역 상에 제공되고, 상기 활성층을 격리하는 트렌치 절연체; 및
상기 활성층 상의 제1 부분 및 상기 트렌치 절연체 상의 제2 부분을 포함하는 소멸 저항을 포함하고,
상기 제1 부분은 상기 활성층의 상면과 접촉하는 포토멀티플라이어.
Board;
An investment layer provided on said substrate, said buried layer comprising a first region and a second region planarly surrounding said first region;
An active layer on the first region;
A trench insulator provided on said second region and insulating said active layer; And
A decay resistor comprising a first portion on said active layer and a second portion on said trench insulator,
And the first portion is in contact with the top surface of the active layer.
제1 항에 있어서,
상기 제1 부분의 상면 및 상기 제2 부분의 상면의 레벨 차이는 상기 제1 부분의 두께보다 작은 포토멀티플라이어.
According to claim 1,
The level difference between the top surface of the first portion and the top surface of the second portion is smaller than the thickness of the first portion.
제1 항에 있어서,
상기 제1 영역 및 상기 제1 부분 사이에 개재되는 제1 절연막 및 제2 절연막을 더 포함하는 포토멀티플라이어.
According to claim 1,
And a first insulating film and a second insulating film interposed between the first region and the first portion.
제 3 항에 있어서,
상기 제1 부분은 상기 제1 절연막 및 상기 제2 절연막을 관통하는 포토멀티플라이어.
The method of claim 3, wherein
The first portion may pass through the first insulating film and the second insulating film.
제 3 항에 있어서,
상기 제1 절연막은 실리콘 산화물을 포함하고,
상기 제2 절연막은 실리콘 질화물을 포함하는 포토멀티플라이어.
The method of claim 3, wherein
The first insulating film includes silicon oxide,
The second insulating layer is a photo multiplier containing silicon nitride.
제 3 항에 있어서,
상기 제1 부분의 상면 및 상기 제2 부분의 상면의 레벨 차이는 상기 제2 절연막의 두께보다 작은 포토멀티플라이어.
The method of claim 3, wherein
The level difference between the upper surface of the first portion and the upper surface of the second portion is less than the thickness of the second insulating film.
제 1 항에 있어서,
상기 트렌치 절연체는 그의 상면의 가장자리에서 수직하게 돌출된 제1 돌출부를 포함하는 포토멀티플라이어.
The method of claim 1,
The trench insulator includes a first protrusion protruding perpendicularly from an edge of an upper surface thereof.
제 1 항에 있어서,
상기 소멸 저항은 그의 상면에서 수직하게 돌출된 제2 돌출부를 더 포함하고,
상기 제2 돌출부는 상기 제1 부분과 상기 제2 부분 사이에 개재되는 포토멀티플라이어.
The method of claim 1,
The dissipation resistance further includes a second protrusion protruding vertically from an upper surface thereof;
And the second protrusion is interposed between the first portion and the second portion.
제 1 항에 있어서,
상기 소멸 저항을 덮는 제3 절연막 및 상기 제3 절연막을 관통하여 상기 소멸 저항의 상면과 접촉하는 금속 배선을 더 포함하는 포토멀티플라이어.
The method of claim 1,
The photo multiplier further comprises a third insulating film covering the dissipation resistor and a metal wire penetrating the third insulating film to contact the top surface of the dissipation resistor.
기판 상에 제1 영역 및 상기 제1 영역을 평면적으로 둘러싸는 제2 영역을 포함하는 매몰층을 형성하는 것;
상기 제1 영역 상에 활성층을 형성하는 것;
상기 제2 영역의 일부를 식각하여 상기 활성층을 격리하는 트렌치를 형성하는 것;
상기 트렌치와 인접하는 상기 제2 영역을 산화시켜 상기 제2 영역 상에 트렌치 절연체를 형성하는 것; 및
상기 활성층 상의 제1 부분 및 상기 트렌치 절연체 상의 제2 부분을 포함하는 소멸 저항을 형성하는 것을 포함하고,
상기 제1 부분은 상기 활성층의 상면과 접촉하는 포토멀티플라이어 제조방법.
Forming a buried layer comprising a first region on the substrate and a second region planarly surrounding the first region;
Forming an active layer on the first region;
Etching a portion of the second region to form a trench to isolate the active layer;
Oxidizing the second region adjacent to the trench to form a trench insulator on the second region; And
Forming an extinction resistance comprising a first portion on the active layer and a second portion on the trench insulator,
And the first portion is in contact with the top surface of the active layer.
제 10 항에 있어서,
상기 제1 부분의 상면 및 상기 제2 부분의 상면의 레벨 차이는 상기 제1 부분의 두께보다 작은 포토멀티플라이어 제조방법.
The method of claim 10,
The level difference between the top surface of the first portion and the top surface of the second portion is smaller than the thickness of the first portion.
제 10 항에 있어서,
상기 매몰층 상에 제1 절연막을 형성하는 것, 및 상기 제1 절연막 상에 제2 절연막을 형성하는 것을 더 포함하는 포토멀티플라이어 제조방법.
The method of claim 10,
And forming a first insulating film on the buried layer, and forming a second insulating film on the first insulating film.
제 12 항에 있어서,
상기 제1 부분의 상면 및 상기 제2 부분의 상면의 레벨 차이는 상기 제2 절연막의 두께보다 작은 포토멀티플라이어 제조방법.
The method of claim 12,
The level difference between the top surface of the first portion and the top surface of the second portion is smaller than the thickness of the second insulating film.
제 12 항에 있어서,
상기 활성층 상의 상기 제1 절연막 및 상기 제2 절연막을 선택적으로 제거하여 제1 개구를 형성하는 것을 더 포함하되,
상기 소멸 저항은 상기 제1 개구를 채우는 포토멀티플라이어 제조방법.
The method of claim 12,
Selectively removing the first insulating film and the second insulating film on the active layer to form a first opening,
The dissipation resistance is a photomultiplier manufacturing method for filling the first opening.
제 12 항에 있어서,
상기 트렌치를 형성하는 것은,
상기 트렌치 상의 상기 제1 절연막 및 상기 제2 절연막을 패터닝하는 것, 및 패터닝된 상기 제1 절연막 및 상기 제2 절연막을 마스크로 상기 제2 영역의 일부를 식각하는 것을 포함하는 포토멀티플라이어 제조방법.
The method of claim 12,
Forming the trench,
Patterning the first insulating film and the second insulating film on the trench, and etching a portion of the second region using the patterned first insulating film and the second insulating film as a mask.
제 10 항에 있어서,
상기 소멸 저항을 덮는 제3 절연막을 형성하는 것, 및 상기 제3 절연막 상에 금속 배선을 형성하는 것을 더 포함하는 포토멀티플라이어 제조방법.
The method of claim 10,
And forming a third insulating film covering the dissipation resistance, and forming a metal wiring on the third insulating film.
제 16 항에 있어서,
상기 소멸 저항 상의 상기 제3 절연막을 선택적으로 제거하여 제2 개구를 형성하는 것을 더 포함하되,
상기 금속 배선은 상기 제2 개구를 채우는 포토멀티플라이어 제조방법.
The method of claim 16,
Selectively removing the third insulating film on the dissipation resistor to form a second opening;
And the metal wiring fills the second opening.
제 10 항에 있어서,
상기 소멸 저항을 형성하는 것은,
상기 소멸 저항의 상면에서 수직하게 돌출된 돌출부를 형성하는 것을 포함하는 포토멀티플라이어 제조방법.The method of claim 10,
Forming the extinction resistance,
The photomultiplier manufacturing method comprising forming a protrusion vertically protruding from the upper surface of the dissipation resistance.
KR1020180050168A 2018-04-30 2018-04-30 Photomultiplier and manufacturing method thereof KR102473706B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180050168A KR102473706B1 (en) 2018-04-30 2018-04-30 Photomultiplier and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180050168A KR102473706B1 (en) 2018-04-30 2018-04-30 Photomultiplier and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20190125847A true KR20190125847A (en) 2019-11-07
KR102473706B1 KR102473706B1 (en) 2022-12-05

Family

ID=68579085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180050168A KR102473706B1 (en) 2018-04-30 2018-04-30 Photomultiplier and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR102473706B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110088627A (en) * 2010-01-29 2011-08-04 이화여자대학교 산학협력단 A silicon photomultiplier reducing power consumption and dark current
KR20130025797A (en) * 2011-09-02 2013-03-12 한국전자통신연구원 Photo multiplier and manufacturing method for the same
US20130277564A1 (en) * 2010-12-21 2013-10-24 Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften E.V. Silicon photoelectric multiplier with optical cross-talk suppression due to properties of a substrate
KR101749240B1 (en) * 2010-12-17 2017-06-21 한국전자통신연구원 Optical Structure on Semiconductor Photomultiplier and Fabrication Method Thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110088627A (en) * 2010-01-29 2011-08-04 이화여자대학교 산학협력단 A silicon photomultiplier reducing power consumption and dark current
KR101749240B1 (en) * 2010-12-17 2017-06-21 한국전자통신연구원 Optical Structure on Semiconductor Photomultiplier and Fabrication Method Thereof
US20130277564A1 (en) * 2010-12-21 2013-10-24 Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften E.V. Silicon photoelectric multiplier with optical cross-talk suppression due to properties of a substrate
KR20130025797A (en) * 2011-09-02 2013-03-12 한국전자통신연구원 Photo multiplier and manufacturing method for the same

Also Published As

Publication number Publication date
KR102473706B1 (en) 2022-12-05

Similar Documents

Publication Publication Date Title
WO2006068184A1 (en) Photodiode array
US10497823B2 (en) Light receiving device and method of manufacturing light receiving device
CN103985722B (en) Semiconductor device and its manufacturing method and the system for being equipped with semiconductor device
JP2833610B2 (en) Insulated gate bipolar transistor
US5859464A (en) Optoelectronic diode and component containing same
KR20190125847A (en) Photomultiplier and manufacturing method thereof
JP4615229B2 (en) Semiconductor device
JP6123516B2 (en) Semiconductor device
US4060827A (en) Semiconductor device and a method of making the same
JP2500630B2 (en) Semiconductor device
US4942446A (en) Semiconductor device for switching, and the manufacturing method therefor
US3874915A (en) Silicon nitride on silicon oxide coatings for semiconductor devices
JP2014204009A (en) Semiconductor device and manufacturing method of the same
JPH09102604A (en) Semiconductor device
JP4284748B2 (en) Semiconductor device and manufacturing method thereof
JP2881907B2 (en) Power semiconductor device
JP4162412B2 (en) Optical semiconductor integrated circuit device
JP3417482B2 (en) Method for manufacturing semiconductor device
JPH0366157A (en) Semiconductor integrated circuit device
JPH07147319A (en) Semiconductor device
JPS6113383B2 (en)
JPH1056197A (en) Hgcdte semiconductor device and its manufacture
KR20190109219A (en) Silicon photomultiplier
JPS59161864A (en) Semiconductor device
JPH05218309A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant