KR100733815B1 - Method for manufacturing probe structure - Google Patents

Method for manufacturing probe structure Download PDF

Info

Publication number
KR100733815B1
KR100733815B1 KR1020060069707A KR20060069707A KR100733815B1 KR 100733815 B1 KR100733815 B1 KR 100733815B1 KR 1020060069707 A KR1020060069707 A KR 1020060069707A KR 20060069707 A KR20060069707 A KR 20060069707A KR 100733815 B1 KR100733815 B1 KR 100733815B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
probe
forming
region
etching
Prior art date
Application number
KR1020060069707A
Other languages
Korean (ko)
Inventor
박범진
김종복
김봉환
이치우
Original Assignee
주식회사 유니테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유니테스트 filed Critical 주식회사 유니테스트
Priority to KR1020060069707A priority Critical patent/KR100733815B1/en
Application granted granted Critical
Publication of KR100733815B1 publication Critical patent/KR100733815B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

A method of manufacturing a probe structure is provided to simplify a manufacturing process, to economize fabrication costs and to form stably a probe tip in position by performing one-time plating process using two semiconductor substrates boned to each other. A probe beam region is formed by etching selectively a first surface of a first semiconductor substrate(100). A probe tip region for penetrating the first semiconductor substrate is formed by etching selectively a second surface of the first semiconductor substrate corresponding to the probe beam region. A second semiconductor substrate(200) is bonded to the second surface of the first semiconductor substrate. The second semiconductor substrate is selectively etched through the probe tip region. A conductive pattern(190) for filling the probe beam region, the probe tip region and the etched portion of the second semiconductor substrate is formed thereon.

Description

프로브 구조물 제조 방법{METHOD FOR MANUFACTURING PROBE STRUCTURE}Method for manufacturing probe structure {METHOD FOR MANUFACTURING PROBE STRUCTURE}

도 1a 내지 도 1q는 본 발명에 따른 프로브 구조물 제조 방법을 도시한 단면도들.1A to 1Q are cross-sectional views illustrating a method of manufacturing a probe structure according to the present invention.

본 발명은 프로브 구조물 제조 방법에 관한 것으로, 특히 2개의 반도체 기판을 접합하여 프로브 구조물을 제조함으로써 한번의 도금 공정만으로 일체형의 프로브 구조물을 형성할 수 있는 프로브 구조물 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a probe structure, and more particularly, to a method for manufacturing a probe structure that can form an integrated probe structure by only one plating process by bonding two semiconductor substrates to produce a probe structure.

웨이퍼 상에는 각종 공정을 거쳐 복수개의 반도체 소자가 형성된다. 형성된 반도체 소자가 결함이 있는지 여부를 판단하기 위하여 프로브 카드를 이용한 웨이퍼 레벨 테스트가 수행된다.A plurality of semiconductor elements are formed on the wafer through various processes. A wafer level test using a probe card is performed to determine whether the formed semiconductor device is defective.

프로브 카드 상에는 일정하게 배열된 복수개의 프로브 구조물이 형성되고. 상기 프로브 구조물의 팁이 상기 반도체 소자의 패드에 접촉되어 각종 테스트를 수행하게 된다.A plurality of probe structures that are constantly arranged on the probe card are formed. The tip of the probe structure contacts the pad of the semiconductor device to perform various tests.

반도체 소자의 집적도가 높아지고 웨이퍼 당 제조되는 반도체 소자의 수가 증가하고 있으므로 상기 복수개의 프로브 구조물을 더욱 정밀하게 형성하고 그 밀 도를 증가시켜야 하는 요구가 대두되고 있다.As the degree of integration of semiconductor devices increases and the number of semiconductor devices manufactured per wafer increases, there is a demand for forming the plurality of probe structures more precisely and increasing their density.

그러나 다양한 프로브 구조물 제조 기술이 제안되고 있으나, 그 정밀도나 밀도가 반도체 소자의 발전 속도를 따라가지 못하고 있는 실정이다.However, various probe structure fabrication techniques have been proposed, but the precision or density thereof does not keep up with the speed of development of semiconductor devices.

본 발명은 2개의 반도체 기판을 접합하여 프로브 구조물을 제조함으로써 한번의 도금 공정만으로 일체형의 프로브 구조물을 형성할 수 있는 프로브 구조물 제조 방법을 제공하는 것을 그 목적으로 한다.It is an object of the present invention to provide a method for manufacturing a probe structure that can form a probe structure by only one plating process by bonding two semiconductor substrates to produce a probe structure.

본 발명에 따른 프로브 구조물 제조 방법은 (a) 제1 반도체 기판의 제1 면을 선택적으로 식각하여 프로브 빔 영역을 형성하는 단계; (b) 상기 프로브 빔 영역에 대응되는 상기 제1 반도체 기판의 제2 면을 선택적으로 식각하여 상기 제1 반도체 기판을 관통하는 프로브 팁 영역을 형성하는 단계; (c) 상기 제1 반도체 기판의 제2 면과 제2 반도체 기판을 접합하는 단계; (d) 상기 프로브 팁 영역에 의해 노출된 제2 반도체 기판을 식각하는 단계; 및 (e) 상기 프로브 빔 영역, 상기 프로브 팁 영역 및 상기 제2 반도체 기판의 식각된 부분을 매립하는 도전층 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.A method of manufacturing a probe structure according to the present invention may include: (a) selectively etching a first surface of a first semiconductor substrate to form a probe beam region; (b) selectively etching a second surface of the first semiconductor substrate corresponding to the probe beam region to form a probe tip region penetrating the first semiconductor substrate; (c) bonding a second surface of the first semiconductor substrate to a second semiconductor substrate; (d) etching the second semiconductor substrate exposed by the probe tip region; And (e) forming a conductive layer pattern filling the probe beam region, the probe tip region, and the etched portion of the second semiconductor substrate.

상기 (a) 단계는 (a-1) 상기 제1 반도체 기판의 제1 면 상부에 제1 산화막을 형성하는 단계; (a-2) 상기 제1 산화막 상부에 상기 프로브 빔 영역을 정의하는 제1 감광막 패턴을 형성하는 단계; (a-3) 상기 제1 감광막을 식각 마스크로 상기 제1 산화막을 식각하여 제1 산화막 패턴을 형성하는 단계; (a-4) 상기 제1 감광막 패턴 을 제거하는 단계; (a-5) 상기 제1 산화막 패턴을 식각 마스크로 상기 제1 기판의 제1 면을 소정 깊이 식각하는 단계; 및 (a-6) 상기 제1 산화막 패턴을 제거하는 단계를 포함할 수 있다.Step (a) may include: (a-1) forming a first oxide film on the first surface of the first semiconductor substrate; (a-2) forming a first photoresist layer pattern defining the probe beam region on the first oxide layer; (a-3) forming the first oxide layer pattern by etching the first oxide layer using the first photoresist layer as an etching mask; (a-4) removing the first photoresist pattern; (a-5) etching the first surface of the first substrate by a predetermined depth using the first oxide layer pattern as an etching mask; And (a-6) removing the first oxide film pattern.

또한, 본 발명에 따른 프로브 구조물 제조 방법은 상기 (a) 단계를 수행한 후에 상기 프로브 빔 영역을 포함하는 상기 제1 반도체 기판의 제1 면에 금속층을 형성하는 단계를 더 포함할 수 있으며, 이 경우 상기 (b) 단계를 수행한 후에 상기 금속층을 제거하는 단계를 더 포함할 수 있다.In addition, the method of manufacturing a probe structure according to the present invention may further include forming a metal layer on a first surface of the first semiconductor substrate including the probe beam region after the step (a). In this case, the method may further include removing the metal layer after performing step (b).

상기 (b) 단계는 (b-1) 상기 제1 반도체 기판의 제2 면 상부에 제2 산화막을 형성하는 단계; (b-2) 상기 제2 산화막 상부에 상기 프로브 팁 영역을 정의하는 제2 감광막 패턴을 형성하는 단계; (b-3) 상기 제2 감광막을 식각 마스크로 상기 제2 산화막을 식각하여 제2 산화막 패턴을 형성하는 단계; (b-4) 상기 제2 감광막 패턴을 제거하는 단계; (b-5) 상기 제2 산화막 패턴을 식각 마스크로 상기 제1 기판의 제2 면을 식각하여 상기 제1 반도체 기판을 관통하는 상기 프로브 팁 영역을 형성하는 단계; 및 (a-6) 상기 제2 산화막 패턴을 제거하는 단계를 포함하는 것이 바람직하다.The step (b) may include (b-1) forming a second oxide layer on the second surface of the first semiconductor substrate; (b-2) forming a second photoresist layer pattern defining the probe tip region on the second oxide layer; (b-3) forming a second oxide film pattern by etching the second oxide film using the second photoresist film as an etching mask; (b-4) removing the second photoresist pattern; (b-5) etching the second surface of the first substrate using the second oxide layer pattern as an etch mask to form the probe tip region penetrating the first semiconductor substrate; And (a-6) removing the second oxide film pattern.

또한, 본 발명에 따른 프로브 구조물 제조 방법은 상기 (b) 단계를 수행한 후에 상기 프로브 빔 영역 및 프로브 팁 영역을 포함하는 상기 제1 반도체 기판의 제1 면 및 제2 면에 제3 산화막을 형성하는 단계를 더 포함할 수 있으며, 이 경우 상기 (d) 단계를 수행한 후에 노출된 상기 제3 산화막을 제거하는 단계를 더 포함할 수 있다.In addition, in the method of manufacturing a probe structure according to the present invention, after performing step (b), a third oxide film is formed on the first and second surfaces of the first semiconductor substrate including the probe beam region and the probe tip region. The method may further include a step of removing the third oxide film exposed after the step (d).

본 발명에 따른 프로브 구조물 제조 방법은 상기 (b) 단계를 수행한 후에 상기 제2 반도체 기판의 표면에 제4 산화막을 형성하는 단계를 더 포함할 수 있다.The method of manufacturing a probe structure according to the present invention may further include forming a fourth oxide film on the surface of the second semiconductor substrate after performing step (b).

상기 (e) 단계는 상기 프로브 빔 영역, 상기 프로브 팁 영역 및 상기 제2 반도체 기판의 식각된 부분을 적어도 매립하는 도전층을 형성하는 단계; 및 상기 제1 반도체 기판의 제1 면이 노출될 때까지 상기 도전층을 평탄화 식각하는 단계를 포함하는 것이 바람직하다.The step (e) may include forming a conductive layer at least filling the probe beam region, the probe tip region, and the etched portion of the second semiconductor substrate; And planarizing etching the conductive layer until the first surface of the first semiconductor substrate is exposed.

본 발명에 따른 프로브 구조물 제조 방법은 상기 (e) 단계를 수행하기 전에 상기 프로브 빔 영역, 상기 프로브 팁 영역 및 상기 제2 반도체 기판의 식각된 부분의 표면에 씨드층을 형성하는 단계를 더 포함할 수 있으며, 이 경우 상기 (e) 단계는 도금 공정을 포함할 수 있다.The method of manufacturing a probe structure according to the present invention may further include forming a seed layer on surfaces of the probe beam region, the probe tip region, and the etched portion of the second semiconductor substrate before performing step (e). In this case, the step (e) may include a plating process.

본 발명에 따른 프로브 구조물 제조 방법은 상기 (e) 단계를 수행한 후에 상기 도전층 패턴을 스페이스 트랜스포머에 부착하는 단계; 및 상기 제2 반도체 기판 및 제1 반도체 기판을 제거하는 단계를 더 포함할 수 있다.According to the present invention, a method of manufacturing a probe structure includes: attaching the conductive layer pattern to a space transformer after performing step (e); And removing the second semiconductor substrate and the first semiconductor substrate.

이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1a 내지 도 1q는 발명에 따른 프로브 구조물 제조 방법을 도시한 단면도들이다.1A to 1Q are cross-sectional views illustrating a method of manufacturing a probe structure according to the present invention.

도 1a를 참조하면, 제1 반도체 기판(100)의 제1 면에 제1 산화막(110)을 형성한다.Referring to FIG. 1A, a first oxide film 110 is formed on the first surface of the first semiconductor substrate 100.

도 1b를 참조하면, 제1 산화막(110) 상부에 프로브 빔(probe beam) 영역(130)을 정의하는 제1 감광막 패턴(120)을 형성한다.Referring to FIG. 1B, a first photoresist layer pattern 120 defining a probe beam region 130 is formed on the first oxide layer 110.

도 1c를 참조하면, 제1 감광막 패턴(120)을 마스크로 제1 산화막(110)을 식각하여 제1 산화막 패턴(110a) 및 제1 감광막 패턴(120)의 적층 구조(125)를 형성한다.Referring to FIG. 1C, the first oxide film 110 is etched using the first photoresist film pattern 120 as a mask to form a stacked structure 125 of the first oxide film pattern 110a and the first photoresist film pattern 120.

도 1d를 참조하면, 제1 감광막 패턴(120)을 제거한 후 제1 산화막 패턴(110a)을 식각 마스크로 제1 반도체 기판(100)의 제1 면을 선택적으로 소정 깊이 식각하여 프로브 빔 영역(130)을 형성한다.Referring to FIG. 1D, after removing the first photoresist layer pattern 120, the first surface of the first semiconductor substrate 100 is selectively etched to a predetermined depth by using the first oxide layer pattern 110a as an etching mask to form a probe beam region 130. ).

도 1e를 참조하면, 남아 있는 제1 산화막 패턴(110a)을 제거한다.Referring to FIG. 1E, the remaining first oxide film pattern 110a is removed.

도 1f를 참조하면, 프로브 빔 영역(130)을 포함하는 제1 반도체 기판(100)의 제1 면에 금속층(140)을 형성한다.Referring to FIG. 1F, the metal layer 140 is formed on the first surface of the first semiconductor substrate 100 including the probe beam region 130.

도 1g를 참조하면, 제1 반도체 기판(100)의 제2 면에 제2 산화막(150)을 형성한 후 제2 산화막(150) 상부에 프로브 빔 영역(130)에 대응되는 프로브 팁(probe tip) 영역(170)을 정의하는 제2 감광막 패턴(160)을 형성한다.Referring to FIG. 1G, after forming the second oxide film 150 on the second surface of the first semiconductor substrate 100, a probe tip corresponding to the probe beam region 130 on the second oxide film 150 is formed. The second photoresist pattern 160 defining the region 170 is formed.

도 1h를 참조하면, 제2 감광막 패턴(160)을 마스크로 제2 산화막(150)을 식각하여 제2 산화막 패턴(150a) 및 제2 감광막 패턴(160)의 적층 구조(155)를 형성한다.Referring to FIG. 1H, the second oxide film 150 is etched using the second photosensitive film pattern 160 as a mask to form a stacked structure 155 of the second oxide film pattern 150a and the second photosensitive film pattern 160.

도 1i를 참조하면, 제2 감광막 패턴(160)을 제거한 후 제2 산화막 패턴(150a)을 식각 마스크로 제1 반도체 기판(100)의 제2 면을 선택적으로 식각하여 제1 반도체 기판(100)을 관통하는 프로브 팁 영역(170)을 형성한다.Referring to FIG. 1I, after the second photoresist layer pattern 160 is removed, the second surface of the first semiconductor substrate 100 is selectively etched using the second oxide layer pattern 150a as an etch mask to form the first semiconductor substrate 100. Probe tip region 170 penetrates through.

도 1j를 참조하면, 제2 산화막 패턴(150a)을 제거한다.Referring to FIG. 1J, the second oxide film pattern 150a is removed.

도 1k를 참조하면, 금속층(140)을 제거한다.Referring to FIG. 1K, the metal layer 140 is removed.

도 1l을 참조하면, 프로브 빔 영역(130) 및 프로브 팁 영역(170)을 포함하는 제1 반도체 기판(100)의 제1 면 및 제2 면에 제3 산화막(180)을 형성한다.Referring to FIG. 1L, a third oxide layer 180 is formed on the first and second surfaces of the first semiconductor substrate 100 including the probe beam region 130 and the probe tip region 170.

도 1m을 참조하면, 제2 반도체 기판(200)의 표면에 제4 산화막(210)을 형성한다.Referring to FIG. 1M, a fourth oxide film 210 is formed on the surface of the second semiconductor substrate 200.

도 1n을 참조하면, 제1 반도체 기판(100)의 제2 면과 제2 반도체 기판(200)을 접합한다.Referring to FIG. 1N, the second surface of the first semiconductor substrate 100 and the second semiconductor substrate 200 are bonded to each other.

도 1o를 참조하면, 프로브 팁 영역(170) 하부의 제4 산화막(210) 및 제2 반도체 기판(200)을 순차적으로 식각하여 리세스 영역을 형성한다.Referring to FIG. 1O, a recess region is formed by sequentially etching the fourth oxide film 210 and the second semiconductor substrate 200 under the probe tip region 170.

도 1p를 참조하면, 제3 산화막(180)을 제거한다.Referring to FIG. 1P, the third oxide film 180 is removed.

도 1q를 참조하면, 프로브 빔 영역(130), 프로브 팁 영역(170) 및 제2 반도체 기판(200)의 리세스 영역을 매립하는 도전층 패턴(190)을 형성한다.Referring to FIG. 1Q, a conductive layer pattern 190 filling the probe beam region 130, the probe tip region 170, and the recess region of the second semiconductor substrate 200 is formed.

도전층 패턴(190) 형성 방법의 일례를 설명하면 다음과 같다.An example of a method of forming the conductive layer pattern 190 will be described below.

먼저, 프로브 빔 영역(130), 프로브 팁 영역(170) 및 제2 반도체 기판(200)의 리세스 영역을 적어도 매립하는 도전층(미도시)을 형성한다. 다음에는, 제1 반도체 기판(100)의 제1 면이 노출될 때까지 상기 도전층을 CMP(Chemical Mechanical Polishing) 등의 공정을 이용하여 평탄화 식각한다. 여기서, 상기 도전층은 프로브 빔 영역(130), 프로브 팁 영역(170) 및 제2 반도체 기판(200)의 레세스 영역의 표면에 씨드층을 형성한 후 도금 공정을 수행하여 형성할 수 있다.First, a conductive layer (not shown) filling at least the probe beam region 130, the probe tip region 170, and the recess region of the second semiconductor substrate 200 is formed. Next, the conductive layer is planarized etched using a process such as chemical mechanical polishing (CMP) until the first surface of the first semiconductor substrate 100 is exposed. The conductive layer may be formed by forming a seed layer on surfaces of the probe beam region 130, the probe tip region 170, and the recess region of the second semiconductor substrate 200, and then performing a plating process.

상기 도 1a 내지 도 q에 도시된 공정에 의해 프로브 카드에 사용되는 프로브 구조물을 형성할 수 있다.Probe structures used in the probe card may be formed by the process illustrated in FIGS. 1A to Q.

후속 공정으로서, 도전층 패턴(190)을 스페이스 트랜스포머에 부착한 후 제2 반도체 기판(200) 및 제1 반도체 기판(100)을 제거하여 프로브 카드를 제조할 수 있다.As a subsequent step, the probe card may be manufactured by attaching the conductive layer pattern 190 to the space transformer and then removing the second semiconductor substrate 200 and the first semiconductor substrate 100.

본 발명에 따른 프로브 구조물 제조 방법은 한쪽 웨이퍼에 프로브 팁과 프로브 빔을 모두 가지고 있어서 종래 기술에 따른 프로브 구조물보다도 더 큰 오버드라이브(overdrive)를 줄 수 있다는 장점이 있다. 또한, 접합 후에 제2 웨이퍼에 프로브 팁을 형성할 수 있으므로 프로브 빔과 프로브 팁을 각각 만들어서 금속 접합을 하는 방법에 비하여 한번의 도금 공정만으로 일체형의 프로브 구조물을 형성할 수 있다는 장점이 있다.The method of manufacturing a probe structure according to the present invention has an advantage that a probe tip and a probe beam are both provided on one wafer, thereby giving a larger overdrive than a probe structure according to the prior art. In addition, since the probe tip may be formed on the second wafer after the bonding, there is an advantage in that the integrated probe structure may be formed by only one plating process as compared to the method of forming the probe beam and the probe tip, respectively.

본 발명에 따른 프로브 구조물 제조 방법은 프로브 팁을 자기정렬(self-align) 방법으로 형성하므로 공정이 용이하고, 추가적인 마스크 비용을 필요로 하지 않아 제조 비용을 절감할 수 있으며, 정확한 위치에 프로브 팁 형성이 가능하다는 장점이 있다.The method for manufacturing a probe structure according to the present invention forms a probe tip by a self-aligning method, thereby facilitating a process and reducing manufacturing cost by not requiring an additional mask cost, and forming a probe tip in an accurate position. This has the advantage of being possible.

Claims (12)

(a) 제1 반도체 기판의 제1 면을 선택적으로 식각하여 프로브 빔 영역을 형성하는 단계;(a) selectively etching the first surface of the first semiconductor substrate to form a probe beam region; (b) 상기 프로브 빔 영역에 대응되는 상기 제1 반도체 기판의 제2 면을 선택적으로 식각하여 상기 제1 반도체 기판을 관통하는 프로브 팁 영역을 형성하는 단계;(b) selectively etching a second surface of the first semiconductor substrate corresponding to the probe beam region to form a probe tip region penetrating the first semiconductor substrate; (c) 상기 제1 반도체 기판의 제2 면과 제2 반도체 기판을 접합하는 단계;(c) bonding a second surface of the first semiconductor substrate to a second semiconductor substrate; (d) 상기 프로브 팁 영역에 의해 노출된 제2 반도체 기판을 식각하는 단계; 및(d) etching the second semiconductor substrate exposed by the probe tip region; And (e) 상기 프로브 빔 영역, 상기 프로브 팁 영역 및 상기 제2 반도체 기판의 식각된 부분을 매립하는 도전층 패턴을 형성하는 단계(e) forming a conductive layer pattern filling the probe beam region, the probe tip region, and an etched portion of the second semiconductor substrate 를 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.Probe structure manufacturing method comprising a. 제1항에 있어서,The method of claim 1, 상기 (a) 단계는Step (a) is (a-1) 상기 제1 반도체 기판의 제1 면 상부에 제1 산화막을 형성하는 단계;(a-1) forming a first oxide film on the first surface of the first semiconductor substrate; (a-2) 상기 제1 산화막 상부에 상기 프로브 빔 영역을 정의하는 제1 감광막 패턴을 형성하는 단계;(a-2) forming a first photoresist layer pattern defining the probe beam region on the first oxide layer; (a-3) 상기 제1 감광막을 식각 마스크로 상기 제1 산화막을 식각하여 제1 산 화막 패턴을 형성하는 단계;(a-3) forming the first oxide layer pattern by etching the first oxide layer using the first photoresist layer as an etching mask; (a-4) 상기 제1 감광막 패턴을 제거하는 단계;(a-4) removing the first photoresist pattern; (a-5) 상기 제1 산화막 패턴을 식각 마스크로 상기 제1 기판의 제1 면을 소정 깊이 식각하는 단계; 및(a-5) etching the first surface of the first substrate by a predetermined depth using the first oxide layer pattern as an etching mask; And (a-6) 상기 제1 산화막 패턴을 제거하는 단계(a-6) removing the first oxide film pattern 를 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.Probe structure manufacturing method comprising a. 제1항에 있어서,The method of claim 1, 상기 (a) 단계를 수행한 후에 상기 프로브 빔 영역을 포함하는 상기 제1 반도체 기판의 제1 면에 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.And after forming step (a), forming a metal layer on the first surface of the first semiconductor substrate including the probe beam region. 제3항에 있어서,The method of claim 3, 상기 (b) 단계를 수행한 후에 상기 금속층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.And removing the metal layer after performing step (b). 제1항에 있어서,The method of claim 1, 상기 (b) 단계는 Step (b) is (b-1) 상기 제1 반도체 기판의 제2 면 상부에 제2 산화막을 형성하는 단계;(b-1) forming a second oxide film on the second surface of the first semiconductor substrate; (b-2) 상기 제2 산화막 상부에 상기 프로브 팁 영역을 정의하는 제2 감광막 패턴을 형성하는 단계;(b-2) forming a second photoresist layer pattern defining the probe tip region on the second oxide layer; (b-3) 상기 제2 감광막을 식각 마스크로 상기 제2 산화막을 식각하여 제2 산화막 패턴을 형성하는 단계;(b-3) forming a second oxide film pattern by etching the second oxide film using the second photoresist film as an etching mask; (b-4) 상기 제2 감광막 패턴을 제거하는 단계;(b-4) removing the second photoresist pattern; (b-5) 상기 제2 산화막 패턴을 식각 마스크로 상기 제1 기판의 제2 면을 식각하여 상기 제1 반도체 기판을 관통하는 상기 프로브 팁 영역을 형성하는 단계; 및(b-5) etching the second surface of the first substrate using the second oxide layer pattern as an etch mask to form the probe tip region penetrating the first semiconductor substrate; And (a-6) 상기 제2 산화막 패턴을 제거하는 단계(a-6) removing the second oxide film pattern 를 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.Probe structure manufacturing method comprising a. 제1항에 있어서,The method of claim 1, 상기 (b) 단계를 수행한 후에 상기 프로브 빔 영역 및 프로브 팁 영역을 포함하는 상기 제1 반도체 기판의 제1 면 및 제2 면에 제3 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.And after the step (b), forming a third oxide film on the first and second surfaces of the first semiconductor substrate including the probe beam region and the probe tip region. Method of manufacturing the structure. 제6항에 있어서,The method of claim 6, 상기 (d) 단계를 수행한 후에 노출된 상기 제3 산화막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.And removing the exposed third oxide film after performing step (d). 제6항에 있어서,The method of claim 6, 상기 (b) 단계를 수행한 후에 상기 제2 반도체 기판의 표면에 제4 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.And performing a step (b) to form a fourth oxide film on the surface of the second semiconductor substrate. 제1항에 있어서,The method of claim 1, 상기 (e) 단계는Step (e) is 상기 프로브 빔 영역, 상기 프로브 팁 영역 및 상기 제2 반도체 기판의 식각된 부분을 적어도 매립하는 도전층을 형성하는 단계; 및Forming a conductive layer at least filling the probe beam region, the probe tip region, and the etched portion of the second semiconductor substrate; And 상기 제1 반도체 기판의 제1 면이 노출될 때까지 상기 도전층을 평탄화 식각하는 단계를 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.And planarizing etching the conductive layer until the first surface of the first semiconductor substrate is exposed. 제1항에 있어서,The method of claim 1, 상기 (e) 단계를 수행하기 전에 상기 프로브 빔 영역, 상기 프로브 팁 영역 및 상기 제2 반도체 기판의 식각된 부분의 표면에 씨드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.And forming a seed layer on surfaces of the probe beam region, the probe tip region, and the etched portion of the second semiconductor substrate before performing step (e). 제10항에 있어서,The method of claim 10, 상기 (e) 단계는 도금 공정을 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.Step (e) is a probe structure manufacturing method characterized in that it comprises a plating process. 제1항에 있어서,The method of claim 1, 상기 (e) 단계를 수행한 후에After performing step (e) 상기 도전층 패턴을 스페이스 트랜스포머에 부착하는 단계; 및Attaching the conductive layer pattern to a space transformer; And 상기 제2 반도체 기판 및 제1 반도체 기판을 제거하는 단계를 더 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.And removing the second semiconductor substrate and the first semiconductor substrate.
KR1020060069707A 2006-07-25 2006-07-25 Method for manufacturing probe structure KR100733815B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060069707A KR100733815B1 (en) 2006-07-25 2006-07-25 Method for manufacturing probe structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060069707A KR100733815B1 (en) 2006-07-25 2006-07-25 Method for manufacturing probe structure

Publications (1)

Publication Number Publication Date
KR100733815B1 true KR100733815B1 (en) 2007-07-02

Family

ID=38502776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060069707A KR100733815B1 (en) 2006-07-25 2006-07-25 Method for manufacturing probe structure

Country Status (1)

Country Link
KR (1) KR100733815B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100879795B1 (en) 2007-07-23 2009-01-22 (주)미코엠에스티 Method for fabricating needle tip of probe card
KR100929649B1 (en) 2009-06-01 2009-12-03 주식회사 코디에스 Menufacturing method of probe assembly
KR100952138B1 (en) 2009-06-01 2010-04-09 주식회사 코디에스 Menufacturing method of probe assembly

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06102006A (en) * 1992-09-18 1994-04-12 Nikon Corp Fabrication of probe for scanning probe microscope
KR20040105035A (en) * 2003-06-04 2004-12-14 주식회사 파이컴 Electrical contactor for testing electro device
KR20060058153A (en) * 2004-11-24 2006-05-29 주식회사 유니테스트 Probe card with deeply recessed trench and method manufacturing thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06102006A (en) * 1992-09-18 1994-04-12 Nikon Corp Fabrication of probe for scanning probe microscope
KR20040105035A (en) * 2003-06-04 2004-12-14 주식회사 파이컴 Electrical contactor for testing electro device
KR20060058153A (en) * 2004-11-24 2006-05-29 주식회사 유니테스트 Probe card with deeply recessed trench and method manufacturing thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100879795B1 (en) 2007-07-23 2009-01-22 (주)미코엠에스티 Method for fabricating needle tip of probe card
KR100929649B1 (en) 2009-06-01 2009-12-03 주식회사 코디에스 Menufacturing method of probe assembly
KR100952138B1 (en) 2009-06-01 2010-04-09 주식회사 코디에스 Menufacturing method of probe assembly

Similar Documents

Publication Publication Date Title
US7791174B2 (en) Wafer translator having a silicon core isolated from signal paths by a ground plane
JP4359576B2 (en) Method for disposing chip of first substrate on second substrate
US7616015B2 (en) Wafer type probe card, method for fabricating the same, and semiconductor test apparatus having the same
US20060157839A1 (en) Re-assembly process for MEMS structures
JP7299952B2 (en) Semiconductor unit test method
JP2020536382A (en) Chip intermediates, their manufacturing systems, how to make semiconductor chips, and how to test them
US7119557B2 (en) Hollow microprobe using a MEMS technique and a method of manufacturing the same
TWI739003B (en) Method for producing a multi-layer of a probe card for a testing apparatus of electronic devices
KR100733815B1 (en) Method for manufacturing probe structure
KR100745373B1 (en) Method for manufacture probe card
JP2010080769A (en) Method of manufacturing semiconductor device
KR100850274B1 (en) probe card for semiconductor chip test and semiconductor chip test method thereof
US20090224410A1 (en) Wafer translator having a silicon core fabricated with printed circuit board manufacturing techniques
KR100736678B1 (en) Method for manufacturing probe structure
US20080297183A1 (en) Probe card having columnar base portion and method of producing the same
KR100796204B1 (en) Method for forming cantilever structure of probe card
KR100796207B1 (en) Method for forming probe structure of probe card
US20080003819A1 (en) Laser isolation of metal over alumina underlayer and structures formed thereby
KR100464681B1 (en) Method for manufacturing tip of electric contactor for testing electro device
US7685704B2 (en) Method for manufacturing bump of probe card
KR20090121511A (en) Method of making probe and probe card
KR20040105035A (en) Electrical contactor for testing electro device
JP2008518228A (en) Vertical electrical contact and method for manufacturing the same
KR100498780B1 (en) Method for manufactuting MEMS structure object having the high step edge
KR101010671B1 (en) Probe and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee