KR100358697B1 - Method of Driving Plasma Display Panel - Google Patents
Method of Driving Plasma Display Panel Download PDFInfo
- Publication number
- KR100358697B1 KR100358697B1 KR1019990036732A KR19990036732A KR100358697B1 KR 100358697 B1 KR100358697 B1 KR 100358697B1 KR 1019990036732 A KR1019990036732 A KR 1019990036732A KR 19990036732 A KR19990036732 A KR 19990036732A KR 100358697 B1 KR100358697 B1 KR 100358697B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- address
- discharge
- scan
- voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2925—Details of priming
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0228—Increasing the driving margin in plasma displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 리셋기간에서의 발광량을 줄임과 아울러 어드레스 구동전압을 낮출 수 있게 하는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.The present invention relates to a method of driving a plasma display panel that can reduce the amount of light emitted during a reset period and lower the address driving voltage.
이 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서 전화면을 초기화하기 위한 리셋기간은 방전공간을 사이에 두고 수직으로 대향하는 어드레스 전극과 주사/유지 전극 각각에 상반된 극성의 프라이밍 전압을 인가함으로써 어드레스 전극과 주사/유지 전극 사이에 수직으로 프라이밍 방전을 일으키는 제1 단계와; 프라이밍 전압과 다른 전압을 어드레스 전극과 주사/유지 전극 중 적어도 어느 하나의 전극에 인가하여 어드레스 전극과 주사/유지 전극 사이에 방전을 일으킴으로써 어드레스기간에 어드레스 전극과 주사/유지전극에 공급되는 전압과 동일한 극성의 벽전하를 어드레스전극과 주사/유지 전극 상에 형성시키는 제2 단계를 포함한다.In the driving method of the plasma display panel according to the present invention, the reset period for initializing the full screen is performed by applying a priming voltage of opposite polarity to each of the address electrodes and the scan / sustain electrodes that face each other vertically with the discharge space therebetween. A first step of causing a priming discharge vertically between the electrode and the scan / hold electrode; A voltage different from the priming voltage is applied to at least one of the address electrode and the scan / hold electrode to generate a discharge between the address electrode and the scan / hold electrode, thereby providing a voltage supplied to the address electrode and the scan / hold electrode during the address period. And forming a wall charge of the same polarity on the address electrode and the scan / hold electrode.
본 발명에 의하면, 리셋기간에서의 프라이밍 방전이 수직방향에서 발생하기 때문에 발광량이 종래의 수평방향에서 발생된 경우보다 적으므로 콘트라스트를 향상시킬 수 있게 된다.According to the present invention, since the priming discharge in the reset period occurs in the vertical direction, the light emission amount is smaller than that in the conventional horizontal direction, so that the contrast can be improved.
Description
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel;이하, PDP라 한다)의 구동방법에 관한 것으로, 특히 리셋기간에서의 발광량을 줄임과 아울러 어드레스 구동전압을 낮출 수 있게 하는 PDP 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving a plasma display panel (hereinafter referred to as a PDP), and more particularly, to a PDP driving method capable of reducing the amount of light emitted during a reset period and lowering an address driving voltage.
최근, 박형·경량의 표시장치로서 PDP가 주목받고 있다. 이 PDP로 비디오신호를 표시하는 경우 일반적으로 발광회수를 비디오신호에 비례시키는 변조법이 이용되고 있다. 구체적으로는 비디오신호가 디지털화 되고 각 프레임 기간은 디지털화된 비디오 데이터의 비트수에 해당하는 서브필드기간들로 분할되게 된다. 각 서브필드기간에는 디지털 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지고 있다.In recent years, PDP has attracted attention as a thin and lightweight display device. In the case of displaying a video signal with this PDP, a modulation method in which the number of emission is proportional to the video signal is generally used. Specifically, the video signal is digitized and each frame period is divided into subfield periods corresponding to the number of bits of the digitized video data. In each subfield period, gradation display is performed by emitting light a number of times proportional to the weight of digital video data.
실례로, 8비트의 비디오 데이터를 이용하여 256 계조로 화상이 표시되는 경우 각 화소에서의 1 프레임 표시 기간(약 16.67msec)을 8개의 서브 필드 기간으로 분할하게 된다. 각 서브 필드 기간은 다시 리셋 기간, 어드레스 기간 및 방전유지 기간으로 분할하게 된다. 구체적으로, 한 서브필드 기간은 도 1에 도시된 바와 같은 구동파형에 의해 표시되게 된다. 도 1은 한 서브필드 기간동안 3전극 교류형 PDP에 구비되는 주사/유지 전극 및 유지전극과 어드레스전극 각각에 공급되는 구동파형(YS, ZS, XS)을 나타낸 것이다. 도 1에서 리셋기간은 셀들의 안정적인 동작을 위하여 PDP 전체의 셀 내부에 벽전하를 약간 잔류시키기 위한 구간이다. 이를 위하여, 리셋기간의 전화면쓰기 기간에서 주사/유지 전극과 유지전극 간에 비교적 높은 라이팅전압 펄스를 인가하여 방전을 일으켜 벽전하가 형성되게 한다. 이어서, 리셋기간의 유지기간 및 소거기간에 주사/유지 전극에 유지전압 및 소거전압 펄스 등을 인가하여 여러번의 방전을 일으킴으로써 셀들의 내부에 균일한 벽전하가 잔류하도록 한다. 어드레스 기간은 점등할 셀에 대해 다음의 유지방전이 가능할 정도의 벽전하를 축적시키기 위한 기간이다. 이를 위하여, 주사/유지 전극에 주사전압 펄스를 인가함과 아울러 어드레스 전극에 비디오데이터에 따른 데이터전압 펄스를 인가하여 어드레스 방전을 발생시킴으로써 점등할 셀의 내부에 벽전하가 형성되게 한다. 유지기간은 상기 벽전하에 유지전압을 부가하여 어드레스 방전이 일어난 셀에 대해서만 방전을 유지시키기 위한 기간이다. 이를 위하여, 주사/유지 전극과 유지전극 간에 유지전압 펄스를 교번적으로 인가하여 방전이 연속적으로 발생되게 함으로써 방전이 유지되게 한다. 리셋 기간과 어드레스 기간은 각 서브 필드 기간에 동일하게 할당되는 반면에 각 서브필드의 방전유지 기간은 밝기를 좌우하는 것으로 1:2:4:8:…:128의 비율로 가중치를 부여하게 된다. 이에 따라, 한 화소에 대한 계조는 화소데이터 각 비트의 논리값에 따른 서브필드들의 방전유지기간의 조합으로 한 화소에 대한 계조가 표현되게 된다.For example, when an image is displayed in 256 gray scales using 8-bit video data, one frame display period (about 16.67 msec) in each pixel is divided into eight subfield periods. Each subfield period is further divided into a reset period, an address period, and a discharge sustain period. Specifically, one subfield period is represented by a drive waveform as shown in FIG. FIG. 1 shows the driving waveforms YS, ZS and XS supplied to the scan / sustain electrode and sustain electrode and the address electrode provided in the three-electrode alternating current PDP during one subfield period. In FIG. 1, the reset period is a period for slightly remaining wall charges inside the cell of the entire PDP for stable operation of the cells. To this end, a relatively high writing voltage pulse is applied between the scan / sustain electrode and the sustain electrode in the full screen write period of the reset period to cause discharge to cause wall charge. Subsequently, the sustain voltage and the erase voltage pulse are applied to the scan / hold electrode during the sustain period and the erase period of the reset period to generate a plurality of discharges so that uniform wall charges remain in the cells. The address period is a period for accumulating wall charges such that the next sustain discharge is possible for the cells to be lit. To this end, a scan voltage pulse is applied to the scan / sustain electrode and a data voltage pulse according to video data is applied to the address electrode to generate an address discharge, so that wall charges are formed inside the cell to be lit. The sustain period is a period for maintaining the discharge only for the cells in which the address discharge has occurred by adding the sustain voltage to the wall charge. To this end, a sustain voltage pulse is alternately applied between the scan / sustain electrode and the sustain electrode so that the discharge is continuously generated to maintain the discharge. The reset period and the address period are equally allocated to each subfield period, while the discharge sustain period of each subfield determines the brightness, which is 1: 2: 4: 8:... The weight is given at the ratio of 128. Accordingly, the gradation of one pixel is expressed by the combination of the discharge holdings of the subfields according to the logic value of each bit of the pixel data.
도 2를 참조하면, 상부기판(10) 상에 적층된 주사/유지 전극(Y) 및 유지전극(Z)과 상부 유전체층(12)을 구성으로 하는 상판과, 상부기판(10)과 격벽(도시하지 않음)이격되어 대향하게 배치된 하부기판(14) 상에 적층된 어드레스전극(X)과 형광체층(16)을 구성으로 하는 하판을 구비하는 PDP 셀에 대한 단면구조가 도시되어 있다. 도 2에서 프라이밍 방전은 리셋기간에 발생되는 것으로서 셀들의 안정적인 동작을 위하여 셀들의 초기 조건들을 동일하게 하는 역할과 셀들의 내부에 균일한 벽전하를 잔류시켜 어드레스 구동전압을 낮추게 하는 역할을 한다. 일반적으로, 어드레스기간에서 어드레스 구동전압이 어드레스전극(X)에 인가된 후 어드레스 방전이 개시하여 벽전하가 형성되기 까지는 방전 지연 시간, 방전 형성 시간 등의 시간을 필요로 하게 된다. 이러한 시간들이 충분히 확보되지 않는 경우 어드레스방전시, 즉 셀의 선택시 에러가 발생하여 오방전이 발생하게 된다. 이에 따라, 어드레스방전의 고속구동과 셀의 안정성은 상반된 관계를 가지고 있다. 어드레스 방전의 정확성과 안정성에는 리셋기간에서의 프라이밍 방전이 매우 중요한 역할을 하게 된다. 프라이밍 방전이 어드레스 구동펄스에 시간적으로 근접한 경우 그 프라이밍 방전에 의해 발생된 준안정 여기원자가 셀의 방전공간에 다량 존재하기 때문에 그 직후에는 방전 지연 시간과 방전 형성 시간이 작게 되고 어드레스 구동전압을 낮출 수 있음과 아울러 구동마진을 크게 하는 것이 가능하게 된다. 다시 말하여, PDP는 셀의 특성상 방전을 안정화시키기 위하여 리셋기간에서의 프라이밍 방전을 이용하여 셀을 활성화 상태로 만들 필요가 있게 된다. 이를 위하여, 프라이밍 방전에는 전면쓰기(Writing) 방전, 유지방전, 소거방전과 같은 3회 내지 4회 정도의 방전이 포함되고 있다. 그런데, 이러한 리셋기간의 프라이밍(Priming) 방전들이 표시와는 관계없이 발광함에도 불구하고 방전유지기간에서의 유지방전과 동일하게 주사/유지 전극(Y)과 유지전극(Z) 사이에서 수평방향으로 강한 방전을 발생시키므로 콘트라스트(Contrast)를 저해시키고 있다. 또한, 이 프라이밍 방전을 위해 어드레스 구동 직전에 공급되는 구동파형을 살펴보면 주사/유지 전극(Y)과 유지전극(Z)에 음의 전압 펄스가 인가되고 어드레스전극(X)에는 양의 전압 혹은 '0'의 전압을 인가되기 때문에 어드레스전극(X) 쪽에는 음의 전하가 축적되고 주사/유지 전극(Y) 쪽에는 양의 전하가 축적되어 벽전하가 형성되게 된다. 이 경우, 어드레스 기간에서 주사/유지 전극(Y)의 음의 주사전압 펄스가 인가되고 어드레스전극(Z)에는 양의 데이터전압 펄스가 인가되므로 상기 벽전하와 극성이 상반되어 구동전압을 상쇄시키므로 구동전압을 낮출 수 없게 되고 오방전 및 셀들의 방전 불균일 현상이 발생하고 구동마진이 좁아지게 된다.Referring to FIG. 2, an upper plate including a scan / hold electrode Y, a sustain electrode Z, and an upper dielectric layer 12 stacked on the upper substrate 10, an upper substrate 10, and a partition wall (not shown). A cross-sectional structure of a PDP cell having a lower plate composed of an address electrode X and a phosphor layer 16 stacked on the lower substrate 14 spaced apart from each other is shown. In FIG. 2, the priming discharge is generated during the reset period, and serves to equalize the initial conditions of the cells for stable operation of the cells, and to lower the address driving voltage by maintaining uniform wall charges in the cells. In general, after the address driving voltage is applied to the address electrode X in the address period, the time such as the discharge delay time, the discharge formation time, etc. is required until the address discharge starts and the wall charge is formed. If these times are not sufficiently secured, an error occurs at the time of address discharge, that is, at the time of selection of a cell, resulting in erroneous discharge. As a result, the high-speed driving of the address discharge and the cell stability have an opposite relationship. The priming discharge during the reset period plays a very important role in the accuracy and stability of the address discharge. When the priming discharge is close to the address driving pulse in time, since the metastable excitation atoms generated by the priming discharge are present in the cell's discharge space, the discharge delay time and the discharge formation time are shortened immediately, and the address driving voltage can be lowered. In addition, it is possible to increase the driving margin. In other words, the PDP needs to make the cell active by using the priming discharge in the reset period to stabilize the discharge due to the characteristics of the cell. To this end, the priming discharge includes three to four discharges, such as a writing discharge, a sustain discharge, and an erase discharge. By the way, although the priming discharges during the reset period emit light irrespective of the display, they are strong in the horizontal direction between the scan / hold electrode Y and the sustain electrode Z in the same manner as the sustain discharge in the discharge sustain period. Since discharge is generated, contrast is inhibited. In addition, when the driving waveform supplied immediately before the address driving for the priming discharge is applied, a negative voltage pulse is applied to the scan / sustain electrode Y and the sustain electrode Z, and a positive voltage or '0' is applied to the address electrode X. Since a negative voltage is applied, negative charges accumulate on the address electrode X side and positive charges accumulate on the scan / hold electrode Y side, thereby forming wall charges. In this case, since a negative scan voltage pulse of the scan / sustain electrode Y is applied in the address period and a positive data voltage pulse is applied to the address electrode Z, the polarity is opposite to the wall charge to cancel the driving voltage. The voltage cannot be lowered, mis-discharge and discharge unevenness of cells occur, and the driving margin is narrowed.
따라서, 본 발명의 목적은 리셋기간에서의 발광량을 줄임과 아울러 어드레스 구동전압을 낮출 수 있게 하는 PDP 구동 방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a PDP driving method capable of reducing the amount of light emitted in the reset period and lowering the address driving voltage.
도 1은 종래의 PDP 구동방법에서 한 서브필드 기간동안 3전극 교류 면방전 PDP에 공급되는 구동파형도.1 is a driving waveform diagram supplied to a three-electrode AC surface discharge PDP during one subfield period in a conventional PDP driving method.
도 2는 종래의 PDP 구동방법에 따른 셀의 방전형태를 나타내는 도면.2 is a view showing a discharge pattern of a cell according to a conventional PDP driving method.
도 3은 본 발명의 PDP 구동방법에 따른 셀의 방전형태를 나타내는 도면.3 is a view showing a discharge form of a cell according to the PDP driving method of the present invention.
도 4a 및 도 4b는 종래와 본 발명에서의 프라이밍 방전에 의한 발광형태를 나타내는 도면.4A and 4B are diagrams illustrating a light emission form by priming discharge in the prior art and the present invention;
도 5는 본 발명의 실시예에 따른 PDP 구동방법에서 한 서브필드 기간동안 3전극 교류 면방전 PDP에 공급되는 구동파형도.5 is a driving waveform diagram supplied to a three-electrode AC surface discharge PDP during one subfield period in the PDP driving method according to the embodiment of the present invention.
도 6은 도 5에 도시된 구동파형에 따른 한 셀에서의 방전 메카니즘을 단계적으로 나타내는 도면.FIG. 6 is a diagram illustrating the discharge mechanism in one cell according to the driving waveform shown in FIG.
<도면의 주요부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>
10 : 상부기판 12 : 유전체층10: upper substrate 12: dielectric layer
14 : 하부기판 16 : 형광체14: lower substrate 16: phosphor
X : 어드레스전극 Y : 주사/유지 전극X: address electrode Y: scan / hold electrode
Z : 유지전극Z: sustain electrode
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 PDP 구동방법에 있어서 전화면을 초기화하기 위한 리셋기간은 방전공간을 사이에 두고 수직으로 대향하는 어드레스 전극과 주사/유지 전극 각각에 상반된 극성의 프라이밍 전압을 인가함으로써 어드레스 전극과 주사/유지 전극 사이에 수직으로 프라이밍 방전을 일으키는 제1 단계와; 프라이밍 전압과 다른 전압을 어드레스 전극과 주사/유지 전극 중 적어도 어느 하나의 전극에 인가하여 어드레스 전극과 주사/유지 전극 사이에 방전을 일으킴으로써 어드레스기간에 어드레스 전극과 주사/유지전극에 공급되는 전압과 동일한 극성의 벽전하를 어드레스전극과 주사/유지 전극 상에 형성시키는 제2 단계를 포함한다.In order to achieve the above object, in the PDP driving method according to the embodiment of the present invention, the reset period for initializing the full screen has a polarity opposite to each of the vertically opposite address electrodes and the scan / sustain electrodes with a discharge space therebetween. A first step of generating a priming discharge vertically between the address electrode and the scan / hold electrode by applying a priming voltage; A voltage different from the priming voltage is applied to at least one of the address electrode and the scan / hold electrode to generate a discharge between the address electrode and the scan / hold electrode, thereby providing a voltage supplied to the address electrode and the scan / hold electrode during the address period. And forming a wall charge of the same polarity on the address electrode and the scan / hold electrode.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.
이하, 본 발명의 바람직한 실시예를 도 3 내지 도 9를 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 3 to 9.
도 3은 본 발명의 실시예에 따른 PDP 구동방법에서의 방전 메카니즘을 나타낸 것이다. 도 3에서 리셋기간에서의 프라이밍 방전과 어드레스기간에서의 어드레스방전이 주사/유지 전극(Y)과 어드레스전극(X) 사이에서 발생하고, 방전유지기간에서의 유지방전은 주사/유지 전극(Y)과 유지전극(Z) 사이에서 발생됨을 알 수 있다. 이에 따라, 리셋기간에서의 프라이밍 방전이 도 4a에 도시된 바와 같이 수직방향에서 발생하게 된다. 이 경우, 종래의 리셋기간에서는 도 4b에 도시된 바와 같이 주사/유지 전극(Y)과 유지전극(Z) 사이에서 수평방향으로 강한 프라이밍 방전이 발생하기 때문에 발광량이 큰 반면에 본 발명에서는 수직방향으로 미약한 프라이밍 방전이 발생하므로 발광량이 작아지게 된다. 더불어, 수직방향의 미약한 프라이밍 방전에 의해 셀 내부의 방전공간에는 많은 양의 하전입자들, 특히 중성상태의 원자들이 생성되게 됨과 아울러 어드레스전극(X)에 어드레스 기간에서의 구동전압과 극성이 같은 양의 전하가 축적되게 되므로 어드레스 구동전압을 줄임과 아울러 구동마진을 확보할 수 있게 된다. 구체적으로, 프라이밍 방전에 의해 생성되는 공간전하와 준안정 원자들이 방전공간에 존재하여 어드레스 구동전압을 저감시키게 된다. 어드레스 구동전압의 저감은 벽전하에 의한 것보다 프라이밍 효과, 즉 공간전하 및 준안정 원자들에 의한 요소가 훨씬 크다. 어드레스전극(X)과 주사/유지 전극(Y)간의 프라이밍 방전은 어드레스전극(X) 쪽에 양의 전하를 발생시키고 방전공간에는 많은 양의 공간전하와 준안정 원자들을 생성하게 된다. 소정의 시간후에 방전공간내의 전자나 이온은 빨리 표류(Drift), 확산(Diffusion)해서 소멸하지만 중성원자들은 일정기간이 지나도 방전공간에 남아있게 된다. 이 중성원자들에 의해 어드레스 구동전압을 저감할 수 있게 된다. 그런데, 종래의 프라이밍 방전은 주사/유지 전극(Y)과 유지전극(Z) 사이에서 발광상태가 넓은 면방전이므로 방전 발광량은 증대하는 반면에 방전입자들의 표류, 확산이 빠르게 진행되어 셀간의 공간전하 커플링(Coupling) 현상이 강하게 일어나 방전공간내에서 중성상태의 원자들이나 하전입자들이 소멸되거나 손실되게 된다. 이로 인하여, 실제 어드레스 방전시 방전공간내에 벽전하나 하전입자들의 부족으로 오방전이 발생하거나 셀들간의 동작이 불균일해지는 문제점이 있었다. 반면에, 본 발명의 프라이밍 방전은 주사/유지 전극(Y)과 어드레스전극(X) 사이에서의 발광상태가 좁고 미약한 대향방전이므로 방전량은 적은 대신 하전입자들의 확산이 빠르게 진행되지 않아 방전공간내에 하전입자들이 비교적 긴시간 지속되어 공간전하 및 벽전하와 중성상태의 원자들이 대량으로 존재하게 되므로 어드레스 구동전압을 저감함과 아울러 구동마진을 확보할 수 있게 된다.3 shows a discharge mechanism in the PDP driving method according to an embodiment of the present invention. In Fig. 3, the priming discharge in the reset period and the address discharge in the address period are generated between the scan / hold electrode Y and the address electrode X, and the sustain discharge in the discharge sustain period is performed by the scan / hold electrode Y. It can be seen that the generated between the and the sustain electrode (Z). Accordingly, the priming discharge in the reset period is generated in the vertical direction as shown in Fig. 4A. In this case, since a strong priming discharge occurs in the horizontal direction between the scan / hold electrode Y and the sustain electrode Z in the conventional reset period, as shown in FIG. As a result of the weak priming discharge, the light emission amount is reduced. In addition, due to the weak priming discharge in the vertical direction, a large amount of charged particles, particularly atoms in a neutral state, are generated in the discharge space inside the cell, and the same polarity as the driving voltage in the address period in the address electrode X is obtained. Since positive charges are accumulated, it is possible to reduce the address driving voltage and to secure the driving margin. Specifically, the space charge and metastable atoms generated by the priming discharge exist in the discharge space to reduce the address driving voltage. The reduction of the address driving voltage is much larger in priming effect than the wall charge, i.e., the space charge and metastable atoms. The priming discharge between the address electrode X and the scan / hold electrode Y generates a positive charge on the address electrode X side, and generates a large amount of space charge and metastable atoms in the discharge space. After a predetermined time, electrons or ions in the discharge space quickly drift and diffuse, and disappear, but the neutral atoms remain in the discharge space even after a certain period of time. This neutral atom makes it possible to reduce the address driving voltage. However, since the conventional priming discharge is a surface discharge having a wide light emission state between the scan / hold electrode Y and the sustain electrode Z, the amount of discharge light emission increases, while the drift and diffusion of the discharge particles proceed rapidly, thereby causing space charge between cells. Coupling occurs strongly, causing neutral atoms or charged particles to disappear or be lost in the discharge space. For this reason, there is a problem in that incorrect discharge occurs due to a lack of wall charges or charged particles in the discharge space during actual address discharge, or uneven operation between cells. On the other hand, since the priming discharge of the present invention has a narrow and weak opposite discharge state between the scan / hold electrode Y and the address electrode X, the discharge amount is small and the diffusion of the charged particles does not proceed quickly, so that the discharge space is small. Since charged particles last for a relatively long time, a large amount of space charges, wall charges, and neutral atoms exist, thereby reducing address driving voltage and securing driving margins.
도 5를 참조하면, 본 발명의 실시 예에 따른 PDP 구동방법에서 한 서브필드 기간동안 어드레스전극(X)과 주사/유지 전극(Y) 및 유지전극(Z)에 공급되는 구동파형(XS, YS, ZS)을 나타낸 것이다. 도 6a 내지 도 6k는 도 5에 도시된 구동파형에 따른 한 셀에서의 방전 메카니즘을 단계적으로 나타낸 것이다.Referring to FIG. 5, in the PDP driving method according to an exemplary embodiment of the present invention, driving waveforms XS and YS supplied to the address electrode X, the scan / hold electrode Y, and the sustain electrode Z during one subfield period. , ZS). 6A through 6K illustrate the discharge mechanism in one cell according to the driving waveform shown in FIG. 5 in stages.
우선, 리셋기간에서 어드레스전극(X)에 양의 전압 펄스를 인가하고 주사/유지 전극(Y)에 음의 전압 펄스를 인가하여 도 6a에 도시된 바와 같이 수직방향으로 프라이밍 방전이 발생되게 한다. 이 프라이밍 방전에 의해 방전공간에는 다수의 하전입자들이 발생되고, 그 하전입자들은 어드레스전극(X)과 주사/유지 전극(Y)의 극성에 따라 두 전극 사이에 형성된 방전경로를 이동함으로써 도 6b에 도시된 바와 같이 어드레스전극(X) 상에는 음극성의 벽전하가 형성되고 주사/유지 전극(Y) 상에는 양극성의 벽전하가 형성되게 된다. 또한, 방전공간에는 많은 양의 공간전하와 준안정 원자들이 존재하게 된다. 그 다음, 리셋기간에서 주사/유지 전극(Y)과 유지전극(Z)에 양극성의 전압 펄스를 인가하여 도 6c에 도시된 바와 같이 어드레스전극(X) 상에 양의 벽전하를 형성하기 위한 미약한 방전이 발생되게 한다. 이 방전에 의해 도 6d에 도시된 바와 같이 어드레스전극(X) 상에는 양극성의 벽전하가 형성되고, 주사/유지 전극(Y) 및 유지전극(Z) 상에는 음극성의 벽전하가 형성되게 된다. 이 경우, 어드레스전극(X)과 주사/유지 전극(Y) 상에 형성된 벽전하의 극성은 이후 어드레스기간에서 공급될 어드레스 구동전압 극성과 동일하므로 어드레스 구동전압을 낮출 수 있게 된다. 또한, 프라이밍 방전에 의한 공간전하와 준안정 원자들이 셀내에 존재함에 따라 어드레스 구동전압을 낮출 수 있게 된다. 어드레스기간에서 도 6e에 도시된 바와 같이 주사/유지 전극(Y)에 음의 주사전압 펄스를 인가함과 아울러 어드레스전극(X)에 양의 데이터전압 펄스를 인가하여 도 6f에 도시된 바와 같이 어드레스방전이 발생되게 한다. 이 경우, 상기 리셋기간에 의해 어드레스전극(X) 상에는 다량의 양의 벽전하가 형성되어 있으므로 어드레스기간에서 어드레스전극(X)에 비교적 낮은 데이터전압을 인가하는 경우에도 확실한 어드레스방전이 발생하게 된다. 이 어드레스방전에 의해 도 6g에 도시된 바와 같이 어드레스전극(X) 및 주사/유지 전극(Y) 상에 충분히 큰 벽전하가 형성됨과 아울러 방전공간 내에 다량의 중성상태의 원자들이 생성되어 유지방전이 개시되기 직전까지 유지되게 된다. 다른 셀들에 대한 어드레스를 종료한 후 방전유지기간에서 주사/유지 전극(Y) 및 유지전극(Z)에 양의 유지전압 펄스를 교번적으로 인가함으로써 도 6h 내지 도 6k에 도시된 바와 같이 상기 어드레스기간에서 벽전하가 형성된 셀에서만 유지방전이 계속 발생되게 한다. 이 유지방전에 의해 도 6i 및 도 6j에 도시된 바와 같이 주사/유지 전극(Y)과 유지전극(Z) 상에는 벽전하가 형성되므로 방전유지 기간동안 유지방전이 지속되게 된다.First, during the reset period, a positive voltage pulse is applied to the address electrode X and a negative voltage pulse is applied to the scan / hold electrode Y to generate a priming discharge in the vertical direction as shown in FIG. 6A. Due to this priming discharge, a plurality of charged particles are generated in the discharge space, and the charged particles are moved to a discharge path formed between the two electrodes in accordance with the polarity of the address electrode X and the scan / hold electrode Y. As shown, negative wall charges are formed on the address electrode X and bipolar wall charges are formed on the scan / hold electrode Y. As shown in FIG. In addition, a large amount of space charge and metastable atoms exist in the discharge space. Then, during the reset period, a weak voltage for forming positive wall charges on the address electrode X is applied by applying a bipolar voltage pulse to the scan / hold electrode Y and the sustain electrode Z as shown in FIG. 6C. Allow one discharge to occur. As a result of this discharge, as shown in Fig. 6D, positive wall charges are formed on the address electrode X, and negative wall charges are formed on the scan / hold electrode Y and the sustain electrode Z. In this case, since the polarities of the wall charges formed on the address electrode X and the scan / hold electrode Y are the same as the polarity of the address driving voltage to be supplied in the address period later, the address driving voltage can be lowered. In addition, the space charge due to the priming discharge and the metastable atoms are present in the cell, thereby lowering the address driving voltage. In the address period, as shown in FIG. 6E, a negative scan voltage pulse is applied to the scan / hold electrode Y and a positive data voltage pulse is applied to the address electrode X, so as to be shown in FIG. 6F. Allow discharge to occur. In this case, since a large amount of wall charges are formed on the address electrode X during the reset period, even when a relatively low data voltage is applied to the address electrode X in the address period, a sure address discharge occurs. This address discharge forms a sufficiently large wall charge on the address electrode X and the scan / sustain electrode Y as shown in Fig. 6G, and a large amount of neutral atoms are generated in the discharge space to generate a sustain discharge. It is maintained until just before starting. After the address for the other cells is terminated, the positive sustain voltage pulses are alternately applied to the scan / sustain electrode Y and the sustain electrode Z in the discharge sustain period, as shown in FIGS. 6H to 6K. In the period of time, sustain discharge continues to occur only in cells in which wall charges are formed. As a result of the sustain discharge, wall charges are formed on the scan / sustain electrode Y and the sustain electrode Z as shown in Figs. 6I and 6J, so that the sustain discharge is continued during the discharge sustain period.
상술한 바와 같이, 본 발명에 따른 PDP 구동 방법에 의하면 리셋기간에서의 프라이밍 방전이 수직방향에서 발생하기 때문에 발광량이 종래의 수평방향에서 발생된 경우보다 적으므로 콘트라스트를 향상시킬 수 있게 된다. 또한, 본 발명에 따른 PDP 구동 방법에 의하면 리셋기간에서의 프라이밍 방전에 의해 어드레스 구동전압과 같은 극성의 벽전하가 셀 내부에 형성되게 함과 아울러 중성상태의 원자들이 존재하게 되므로 어드레스 구동전압을 저감함과 아울러 구동마진을 확보할 수 있게 된다.As described above, according to the PDP driving method according to the present invention, since the priming discharge in the reset period occurs in the vertical direction, the light emission amount is smaller than that in the conventional horizontal direction, so that the contrast can be improved. In addition, according to the PDP driving method according to the present invention, the wall charges having the same polarity as the address driving voltage are formed inside the cell by the priming discharge during the reset period, and since the atoms in the neutral state are present, the address driving voltage is reduced. In addition, driving margins can be secured.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990036732A KR100358697B1 (en) | 1999-08-31 | 1999-08-31 | Method of Driving Plasma Display Panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990036732A KR100358697B1 (en) | 1999-08-31 | 1999-08-31 | Method of Driving Plasma Display Panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010020047A KR20010020047A (en) | 2001-03-15 |
| KR100358697B1 true KR100358697B1 (en) | 2002-10-30 |
Family
ID=19609554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990036732A KR100358697B1 (en) | 1999-08-31 | 1999-08-31 | Method of Driving Plasma Display Panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100358697B1 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389021B1 (en) * | 2000-12-28 | 2003-06-25 | 엘지전자 주식회사 | Driving Method of Plasma Display Panel Using Radio Frequency |
| JP4656742B2 (en) * | 2001-02-27 | 2011-03-23 | パナソニック株式会社 | Driving method of plasma display panel |
| KR100473493B1 (en) * | 2001-11-02 | 2005-03-08 | 이석현 | Method and apparatus for improving contrast ratio using address electrode in ac plasma display panel |
| KR20040083162A (en) * | 2003-03-21 | 2004-10-01 | 엘지전자 주식회사 | Method of Driving Plasma Display Panel |
| JP4577681B2 (en) * | 2004-07-30 | 2010-11-10 | 株式会社日立プラズマパテントライセンシング | Driving method of plasma display panel |
-
1999
- 1999-08-31 KR KR1019990036732A patent/KR100358697B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010020047A (en) | 2001-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100493615B1 (en) | Method Of Driving Plasma Display Panel | |
| KR100452688B1 (en) | Driving method for plasma display panel | |
| US7907103B2 (en) | Plasma display apparatus and driving method thereof | |
| JP3318497B2 (en) | Driving method of AC PDP | |
| US7312792B2 (en) | Method and apparatus for driving a plasma display panel | |
| US7659870B2 (en) | Method of driving plasma display panel | |
| KR100338519B1 (en) | Method of Address Plasma Display Panel | |
| JP2005326612A (en) | Method for driving plasma display panel | |
| KR100358697B1 (en) | Method of Driving Plasma Display Panel | |
| KR100751931B1 (en) | Plasma Display Panel and Driving Method thereof | |
| JP2000206926A (en) | Plasma display panel drive device | |
| US20070024530A1 (en) | Plasma display apparatus and driving method of the same | |
| KR100484113B1 (en) | Method of driving a plasma display panel | |
| KR100525736B1 (en) | Method and apparatus for plasma display panel | |
| KR20010035882A (en) | Method of Driving Plasma Display Panel | |
| KR100774943B1 (en) | Plasma Display Apparatus and Driving Method thereof | |
| KR100298556B1 (en) | Plasma display panel using high frequency and its driving method | |
| JP4639579B2 (en) | Driving method of plasma display panel | |
| JP2000067758A (en) | Plasma display panel | |
| KR100295109B1 (en) | High frequency plasma display panel and its driving device and method | |
| KR100793292B1 (en) | Plasma Display Apparatus and Driving Method Thereof | |
| KR100351463B1 (en) | Method Of Driving High Frequency Plasma Display Panel | |
| KR100274796B1 (en) | Plasma Display Panel Using High Frequency | |
| KR100515339B1 (en) | A plasma display panel and a driving method thereof | |
| KR100727296B1 (en) | Plasma display apparatus and driving method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080926 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |