JPH10229197A - 薄膜トランジスタ、薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタ、薄膜トランジスタの製造方法

Info

Publication number
JPH10229197A
JPH10229197A JP9031917A JP3191797A JPH10229197A JP H10229197 A JPH10229197 A JP H10229197A JP 9031917 A JP9031917 A JP 9031917A JP 3191797 A JP3191797 A JP 3191797A JP H10229197 A JPH10229197 A JP H10229197A
Authority
JP
Japan
Prior art keywords
film
gate electrode
gate
electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9031917A
Other languages
English (en)
Inventor
Satoshi Ishida
聡 石田
Yasuo Nakahara
康雄 中原
Hiroyuki Kuriyama
博之 栗山
Tsutomu Yamada
努 山田
Kiyoshi Yoneda
清 米田
Yasushi Shimogaichi
康 下垣内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Sony Corp
Original Assignee
Sanyo Electric Co Ltd
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sony Corp filed Critical Sanyo Electric Co Ltd
Priority to JP9031917A priority Critical patent/JPH10229197A/ja
Priority to KR1019980003269A priority patent/KR100631458B1/ko
Priority to US09/024,855 priority patent/US6215154B1/en
Priority to US09/114,813 priority patent/US6133074A/en
Publication of JPH10229197A publication Critical patent/JPH10229197A/ja
Priority to US09/730,875 priority patent/US20010000620A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L29/786—
    • H01L27/12—
    • H01L29/42384—
    • H01L29/66765—
    • H01L29/78636—
    • H01L29/78678—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】歩留りの低下や表示不良の発生を防止すること
が可能なアクティブマトリックス方式の表示装置を提供
する。 【解決手段】ＴＦＴ１０６のゲート電極１１および補助
容量SCの補助容量電極１２の断面形状は矩形状を成して
いる。ゲート電極１１および補助容量電極１２の両側壁
部には、ＳＯＧ膜から成るサイドウォールスペーサ１３
が設けられている。従って、ゲート電極１１の断面形状
を、中央部が平坦で両端部が傾斜したテーパ形状とする
必要がないことから、テーパ形状に起因する素子特性の
バラツキを回避することができる。また、サイドウォー
ルスペーサ１３が設けられているため、ゲート電極１１
の両端のカド部分上に位置するゲート絶縁膜８０の段差
被覆性が良好になり、その部分のゲート絶縁膜８０の膜
厚が薄くなるのを防止することが可能になるため、ゲー
ト電極１１と多結晶シリコン膜８１との間の絶縁耐圧を
十分に確保することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ、
薄膜トランジスタの製造方法に関するものである。
【０００２】
【従来の技術】近年、薄膜トランジスタ（ＴＦＴ；Thin
Film Transistor）を用いたアクティブマトリックス方
式の液晶ディスプレイ（ＬＣＤ；Liquid Crystal Displ
ay）が高画質な表示装置として注目されている。
【０００３】アクティブマトリックス方式は、マトリッ
クスに配置された各画素に画素駆動素子（アクティブエ
レメント）と信号蓄積素子（画素容量）とを集積し、各
画素に一種の記憶動作を行わせて液晶を準スタティック
に駆動する方式である。すなわち、画素駆動素子は、走
査信号によってオン・オフ状態が切り換わるスイッチと
して機能する。そして、オン状態にある画素駆動素子を
介してデータ信号（表示信号）が表示電極に伝達され、
液晶の駆動が行われる。その後、画素駆動素子がオフ状
態になると、表示電極に印加されたデータ信号は電荷の
状態で信号蓄積素子に蓄えられ、次に画素駆動素子がオ
ン状態になるまで引き続き液晶の駆動が行われる。その
ため、走査線数が増大して１つの画素に割り当てられる
駆動時間が少なくなっても、液晶の駆動が影響を受ける
ことはなく、コントラストが低下することもない。
【０００４】画素駆動素子としては、一般にＴＦＴが用
いられる。ＴＦＴでは、絶縁基板上に形成された半導体
薄膜が能動層として使われる。能動層として一般的なの
は非晶質シリコン膜および多結晶シリコン膜である。能
動層として非晶質シリコン膜を用いたＴＦＴは非晶質シ
リコンＴＦＴと呼ばれ、多結晶シリコン膜を用いたＴＦ
Ｔは多結晶シリコンＴＦＴと呼ばれる。多結晶シリコン
ＴＦＴは非晶質シリコンＴＦＴに比べ、移動度が大きく
駆動能力が高いという利点がある。そのため、多結晶シ
リコンＴＦＴは、画素駆動素子としてだけでなく論理回
路を構成する素子としても使用することができる。従っ
て、多結晶シリコンＴＦＴを用いれば、画素部だけでな
く、その周辺に配置されている周辺駆動回路部までを同
一基板上に一体化して形成することができる。すなわ
ち、画素部に配置された画素駆動素子としての多結晶シ
リコンＴＦＴと、周辺駆動回路部を構成する多結晶シリ
コンＴＦＴとを同一工程で形成するわけである。
【０００５】図６に、一般的なアクティブマトリックス
方式ＬＣＤのブロック構成を示す。画素部（液晶パネ
ル）１０１には各走査線（ゲート配線）Ｇ1 …Ｇn,Ｇn+
1 …Ｇm と各データ線（ドレイン配線）Ｄ1 …Ｄn,Ｄn+
1 …Ｄm とが配置されている。各ゲート配線Ｇ1 〜Ｇm
と各ドレイン配線Ｄ1 〜Ｄm とはそれぞれ直交し、その
直交部分に画素１０２が設けられている。そして、各ゲ
ート配線Ｇ1 〜Ｇm はゲートドライバ１０３に接続さ
れ、ゲート信号（走査信号）が印加されるようになって
いる。また、各ドレイン配線Ｄ1 〜Ｄm はドレインドラ
イバ（データドライバ）１０４に接続され、データ信号
（ビデオ信号）が印加されるようになっている。これら
のドライバ１０３，１０４によって周辺駆動回路部１０
５が構成されている。そして、各ドライバ１０３，１０
４のうち少なくともいずれか一方を画素部１０１と同一
基板上に形成したＬＣＤは、一般にドライバ一体型（ド
ライバ内蔵型）ＬＣＤと呼ばれる。尚、ゲートドライバ
１０３が、画素部１０１の両側に設けられている場合も
ある。また、ドレインドライバ１０４が、画素部１０１
の両側に設けられている場合もある。
【０００６】図７に、ゲート配線Ｇn とドレイン配線Ｄ
n との直交部分に設けられている画素１０２の等価回路
を示す。画素１０２は、画素駆動素子としてのＴＦＴ１
０６、液晶セルLC、補助容量（蓄積容量または付加容
量）SCから構成されている。ゲート配線Ｇn にはＴＦＴ
１０６のゲートが接続され、ドレイン配線Ｄn にはＴＦ
Ｔ１０６のドレインが接続されている。そして、ＴＦＴ
１０６のソースには、液晶セルLCの表示電極（画素電
極）と補助容量SCとが接続されている。この液晶セルLC
と補助容量SCとにより、前記信号蓄積素子が構成され
る。液晶セルLCの共通電極（表示電極の反対側の電極）
には電圧Ｖcom が印加されている。一方、補助容量SCに
おいて、ＴＦＴのソースと接続される側の電極（以下、
蓄積電極という）の反対側の電極（以下、補助容量電極
という）には定電圧ＶR が印加されている。この液晶セ
ルLCの共通電極は、文字どおり全ての画素１０２に対し
て共通した電極となっている。そして、液晶セルLCの表
示電極と共通電極との間には静電容量が形成されてい
る。尚、補助容量SCの補助容量電極は、隣のゲート配線
Ｇn+1 と接続されている場合もある。
【０００７】このように構成された画素１０２におい
て、ゲート配線Ｇn を正電圧にしてＴＦＴ１０６のゲー
トに正電圧を印加すると、ＴＦＴ１０６がオンとなる。
すると、ドレイン配線Ｄn に印加されたデータ信号で、
液晶セルLCの静電容量と補助容量SCとが充電される。反
対に、ゲート配線Ｇn を負電圧にしてＴＦＴ１０６のゲ
ートに負電圧を印加すると、ＴＦＴ１０６がオフとな
り、その時点でドレイン配線Ｄn に印加されていた電圧
が、液晶セルLCの静電容量と補助容量SCとによって保持
される。このように、画素１０２へ書き込みたいデータ
信号をドレイン配線Ｄ1 〜Ｄm に与えてゲート配線Ｇ1
〜Ｇm の電圧を制御することにより、画素１０２に任意
のデータ信号を保持させておくことができる。その画素
１０２の保持しているデータ信号に応じて液晶セルLCの
透過率が変化し、画像が表示される。
【０００８】ここで、画素１０２の特性として重要なも
のに、書き込み特性と保持特性とがある。書き込み特性
に対して要求されるのは、画素部１０１の仕様から定め
られた単位時間内に、信号蓄積素子（液晶セルLCおよび
補助容量SC）に対して所望のビデオ信号電圧を十分に書
き込むことができるかどうかという点である。また、保
持特性に対して要求されるのは、信号蓄積素子に一旦書
き込んだビデオ信号電圧を必要な時間だけ保持すること
ができるかどうかという点である。
【０００９】補助容量SCが設けられているのは、信号蓄
積素子の静電容量を増大させて保持特性を向上させるた
めである。すなわち、液晶セルLCはその構造上、静電容
量の増大には限界がある。そこで、補助容量SCによって
液晶セルLCの静電容量の不足分を補うわけである。
【００１０】図８に、ボトムゲート構造の多結晶シリコ
ンＴＦＴをＴＦＴ１０６として用いた透過型構成をとる
従来のＬＣＤにおける画素１０２（画素部１０１）の概
略断面を示す。
【００１１】相対向する各透明絶縁基板７１，７２の間
には液晶が充填された液晶層７３が形成されている。透
明絶縁基板７１側には液晶セルLCの表示電極７４が設け
られ、透明絶縁基板７２側には液晶セルLCの共通電極７
５が設けられており、各電極７４，７５は液晶層７３を
挟んで対向している。
【００１２】透明絶縁基板７１における液晶層７３側の
表面には、ゲート配線Ｇn を構成するＴＦＴ１０６のゲ
ート電極７６が形成されている。ゲート電極７６および
透明絶縁基板７１の上には、下層のシリコン窒化膜７８
と上層のシリコン酸化膜７９との２層構造から成るゲー
ト絶縁膜８０が形成されている。ゲート絶縁膜８０上に
は、ＴＦＴ１０６の能動層となる多結晶シリコン膜８１
が形成されている。多結晶シリコン膜８１には、ＴＦＴ
１０６のドレイン領域８２およびソース領域８３が形成
されている。尚、ＴＦＴ１０６はＬＤＤ（Lightly Dope
d Drain ）構造をとり、ドレイン領域８２およびソース
領域８３はそれぞれ、低濃度領域８２ａ，８３ａおよび
高濃度領域８２ｂ，８３ｂから構成される。多結晶シリ
コン膜８１におけるドレイン領域８２およびソース領域
８３の間には、チャネル領域９３が形成されている。
【００１３】透明絶縁基板７１においてＴＦＴ１０６と
隣接する部分には、ＴＦＴ１０６の作成と同時に同一工
程にて補助容量SCが形成されている。透明絶縁基板７１
における液晶層７３側の表面には、補助容量SCの補助容
量電極７７が形成されている。補助容量電極７７上には
誘電体膜８４が形成され、誘電体膜８４上には補助容量
SCの蓄積電極８５が形成されている。尚、補助容量電極
７７はゲート電極７６と同一構成で同一工程にて形成さ
れる。また、誘電体膜８４はゲート絶縁膜８０の延長上
にあり、ゲート絶縁膜８０と同一構成で同一工程にて形
成される。そして、蓄積電極８５は多結晶シリコン膜８
１に形成され、ＴＦＴ１０６のソース領域８３と接続さ
れている。
【００１４】多結晶シリコン膜８１におけるチャネル領
域９３および蓄積電極８５の上にはそれぞれ、シリコン
酸化膜から成るストッパ層９４が形成されている。スト
ッパ層９４を含むＴＦＴ１０６および補助容量SCの上に
は、下層のシリコン酸化膜８６と上層のシリコン窒化膜
８７との２層構造から成る層間絶縁膜８８が形成されて
いる。ドレイン領域８２を構成する高濃度領域８２ｂ
は、層間絶縁膜８８に形成されたコンタクトホール８９
を介して、ドレイン配線Ｄn を構成するドレイン電極９
０と接続されている。ドレイン電極９０および層間絶縁
膜８８の上には、平坦化絶縁膜９１が形成されている。
平坦化絶縁膜９１上には表示電極７４が形成されてい
る。表示電極７４は、平坦化絶縁膜９１および層間絶縁
膜８８に形成されたコンタクトホール９２を介して、ソ
ース領域８３を構成する高濃度領域８３ｂと接続されて
いる。尚、ドレイン電極９０は下層のモリブデン層９０
ａと上層のアルミ合金層９０ｂとの２層構造から成る。
また、表示電極４の材質としてはＩＴＯ（Indium Tin O
xide）が用いられる。
【００１５】透明絶縁基板７２における液晶層７３側の
表面には、光の三原色である赤，緑，青（ＲＧＢ；Red
Green Blue）の各色のカラーフィルタ９５が設けられて
いる。各色のカラーフィルタ９５の間には、遮光膜であ
るブラックマトリックス９６が設けられている。表示電
極７４の上部には、ＲＧＢのいずれか１色のカラーフィ
ルタ９５が配置されている。ＴＦＴ１０６の上部には、
ブラックマトリックス９６が配置されている。
【００１６】次に、上記のように構成された従来のＬＣ
Ｄにおける画素１０２（画素部１０１）の製造方法を順
次説明する。 工程１（図９（ａ）参照）；スパッタ法を用い、透明絶
縁基板７１上にクロム膜６１を形成する。
【００１７】工程２（図９（ｂ）参照）；クロム膜６１
上にゲート電極７６および補助容量電極７７を形成する
ためのレジストパターン６２を形成する。 工程３（図９（ｃ）参照）；レジストパターン６２をエ
ッチング用マスクとするウェットエッチング法を用い、
クロム膜６１をエッチングすることにより、クロム膜６
１から成るゲート電極７６および補助容量電極７７を形
成する。
【００１８】このとき、レジストパターン６２の両端部
とクロム膜６１との界面にエッチング液が侵入するた
め、レジストパターン６２の両端部に位置するクロム膜
６１にはアンダーカット６１ａが生じる。そのクロム膜
６１に生じたアンダーカット６１ａにより、ゲート電極
７６および補助容量電極７７の断面形状は、中央部が平
坦で両端部が傾斜したテーパ形状となる。以下の説明で
は、ゲート電極７６の中央の平坦な部分を平坦部７６ａ
と呼び、傾斜した両端部をテーパ部７６ｂと呼ぶ。
【００１９】工程４（図９（ｄ）参照）；プラズマＣＶ
Ｄ（Chemical Vapor Deposition ）法を用い、各電極７
６，７７および透明絶縁基板７１の上にシリコン窒化膜
７８、シリコン酸化膜７９、非晶質シリコン膜６３を連
続的に形成する。その結果、各膜７８，７９から成るゲ
ート絶縁膜８０が形成され、その上に非晶質シリコン膜
６３が形成されたデバイス構造が得られる。
【００２０】次に、アニール（処理温度；４００℃程
度）を行い、非晶質シリコン膜６３中に取り込まれた水
素を除去する脱水素処理を行う。続いて、非晶質シリコ
ン膜６３の表面にエキシマレーザ光を照射することによ
り、非晶質シリコン膜６３を加熱して結晶化させ、多結
晶シリコン膜８１を形成する。このように、エキシマレ
ーザ光を用いたレーザアニール法はＥＬＡ（Excimer La
ser Anneal）法と呼ばれている。
【００２１】その後、多結晶シリコン膜８１にドレイン
領域８２およびソース領域８３を形成し、図８に示す各
部材を形成することにより、各画素１０２から成る画素
部１０１が完成する。
【００２２】ところで、ゲート電極７６にテーパ部７６
ｂを設けるのは、ゲート絶縁膜８０および誘電体膜８４
の絶縁耐圧を確保するためである。すなわち、ゲート電
極７６にテーパ部７６ｂがない場合には、ゲート電極７
６の端部に電解集中が生じやすくなる。また、ゲート電
極７６にテーパ部７６ｂがない場合には、ゲート電極７
６の両端のカド部分上に位置するゲート絶縁膜８０の段
差被覆性が悪くなり、その部分のゲート絶縁膜８０の膜
厚が薄くなる。その結果、ゲート電極７６の端部におけ
るゲート絶縁膜８０の絶縁耐圧が低下する恐れがある。
ゲート電極７６にテーパ部７６ｂを設ければ、ゲート電
極７６の端部の電解集中が緩和される上に、ゲート電極
７６の端部のゲート絶縁膜８０の段差被覆性が良くな
り、その部分におけるゲート絶縁膜８０の膜厚が薄くな
るのを防止することができる。
【００２３】
【発明が解決しようとする課題】ゲート電極７６は、熱
伝導率の高いクロム膜６１から形成されている。そのた
め、ＥＬＡ法を行う際にゲート電極７６からの熱の逃げ
から、ゲート電極７６上に形成された非晶質シリコン膜
６３のアニール到達温度は、透明絶縁基板７１上に形成
された非晶質シリコン膜６３の温度に比べて低くなる。
また、ゲート電極７６の断面形状はテーパ形状を成し、
中央の平坦部７６ａと両端の傾斜したテーパ部７６ｂと
を備えている。ゲート電極７６のテーパ部７６ｂからの
熱の伝達度は平坦部７６ａに比べて減少するため、テー
パ部７６ｂ上に形成された非晶質シリコン膜６３のアニ
ール到達温度は、平坦部７６ａ上に比べて高くなる。
【００２４】つまり、ゲート電極７６上に形成された非
晶質シリコン膜６３には、透明絶縁基板７１上に形成さ
れた非晶質シリコン膜６３に比べて、高いレーザ結晶化
エネルギーが必要となる。そして、ゲート電極７６上に
おいて、平坦部７６ａ上に形成された非晶質シリコン膜
６３には、テーパ部７６ｂ上に形成された非晶質シリコ
ン膜６３に比べて、さらに高いレーザ結晶化エネルギー
が必要となる。すなわち、非晶質シリコン膜６３に必要
となるレーザ結晶化エネルギーは、透明絶縁基板７１上
→テーパ部７６ｂ上→平坦部７６ａ上の順で小さくな
る。
【００２５】ＥＬＡ時のレーザ照射エネルギーが高いほ
ど、多結晶シリコン膜８１のグレインサイズ（結晶粒
径）は大きくなる。そのため、ゲート電極７６上に形成
された多結晶シリコン膜８１は、透明絶縁基板７１上に
形成された多結晶シリコン膜８１に比べて、そのグレイ
ンサイズが小さくなる。そして、ゲート電極７６上にお
いて、平坦部７６ａ上に形成された多結晶シリコン膜８
１は、テーパ部７６ｂ上に形成された多結晶シリコン膜
８１に比べて、そのグレインサイズが小さくなる。すな
わち、多結晶シリコン膜８１のグレインサイズは、透明
絶縁基板７１上→テーパ部７６ｂ上→平坦部７６ａ上の
順で小さくなる。
【００２６】ここで、ゲート電極７６の平坦部７６ａ上
に形成された多結晶シリコン膜８１は、チャネル領域９
３に対応する。また、ゲート電極７６のテーパ部７６ｂ
上に形成された多結晶シリコン膜８１は、ドレイン領域
８２またはソース領域８３の低濃度領域８２ａ，８３ａ
に対応する。そして、透明絶縁基板７１上に形成された
多結晶シリコン膜８１は、ドレイン領域８２またはソー
ス領域８３の高濃度領域８２ｂ，８３ｂに対応する。そ
のため、多結晶シリコン膜８１のグレインサイズは、高
濃度領域８２ｂ，８３ｂ→低濃度領域８２ａ，８３ａ→
チャネル領域９３の順で小さくなる。
【００２７】前記工程３で説明したように、ゲート電極
７６のテーパ部７６ｂはウェットエッチング法を用いて
形成される。そのため、透明絶縁基板７１の面積が大き
くなると、透明絶縁基板７１の中央部と端部とではエッ
チング液の温度が異なったものになり易く、透明絶縁基
板７１の各部分におけるエッチング条件を一定にするの
が難しくなる。その結果、クロム膜６１に生じるアンダ
ーカット６１ａの状態は、透明絶縁基板７１の各部分毎
に異なったものになる。すると、透明絶縁基板７１の各
部分において、ゲート電極７６のテーパ部７６ｂの外壁
と透明絶縁基板７１との成す角度（以下、テーパ角度と
呼ぶ）θにバラツキが生じることになる。
【００２８】ゲート電極７６のテーパ角度θが異なる場
合には、ＥＬＡ法を行う際に、ゲート電極７６のテーパ
部７６ｂを伝わって逃げる熱も異なったものになる。そ
のため、透明絶縁基板７１の各部分において、テーパ部
７６ｂ上に形成された非晶質シリコン膜６３のアニール
到達温度にバラツキが生じる。
【００２９】このように、透明絶縁基板７１上に配置さ
れた各ＴＦＴ１０６において、テーパ角度θにバラツキ
が生じると、テーパ部７６ｂに対応する多結晶シリコン
膜８１のグレインサイズにもバラツキが生じる。その結
果、各ＴＦＴ１０６の素子特性が不均一になり、画素部
１０１に表示ムラが発生する。つまり、ゲート電極７６
のテーパ角度θのバラツキは、画素部１０１の表示不良
を発生させる原因となる。
【００３０】尚、ゲート電極７６のテーパ角度θのバラ
ツキによる多結晶シリコン膜８１のグレインサイズのバ
ラツキの原因としては、上記したテーパ部７６ｂの熱伝
導率の局所的な差異以外にも、(1) テーパ部７６ｂの外
壁の傾斜によるＥＬＡエネルギー密度の減衰、(2) 非晶
質シリコン膜６３（多結晶シリコン膜８１）とゲート絶
縁膜８０との界面状態の局所的な変化などが考えられ
る。
【００３１】本発明は上記問題点を解決するためになさ
れたものであり、以下の目的を有するものである。１〕
素子特性の均一化を図ることが可能な薄膜トランジスタ
を提供する。
【００３２】２〕素子特性の均一化を図ることが可能な
薄膜トランジスタの製造方法を提供する。３〕表示不良
の発生を防止することが可能なアクティブマトリックス
方式の表示装置を提供する。
【００３３】
【課題を解決するための手段】請求項１に記載の発明
は、絶縁基板上に形成されたゲート電極と、ゲート電極
の両側壁部に形成されたサイドウォールスペーサと、絶
縁基板とゲート電極およびサイドウォールスペーサの上
に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成さ
れた能動層としての多結晶シリコン膜とを備えたボトム
ゲート構造をとることをその要旨とする。
【００３４】請求項２に記載の発明は、絶縁基板上に形
成されたゲート電極と、ゲート電極の両側壁部に形成さ
れた平坦化絶縁膜と、絶縁基板とゲート電極および平坦
化絶縁膜の上に形成されたゲート絶縁膜と、ゲート絶縁
膜上に形成された能動層としての多結晶シリコン膜とを
備えたボトムゲート構造をとり、ゲート電極および平坦
化絶縁膜の表面が滑らかに連なったことをその要旨とす
る。
【００３５】請求項３に記載の発明は、絶縁基板上に形
成されたゲート電極と、絶縁基板およびゲート電極の上
に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成さ
れた能動層としての多結晶シリコン膜とを備えたボトム
ゲート構造をとり、ゲート電極の断面形状は、中央部が
平坦で両端部が傾斜したテーパ形状を成し、そのゲート
電極の傾斜したテーパ部と絶縁基板との成す角度が５〜
４０°の範囲内にあることをその要旨とする。
【００３６】請求項４に記載の発明は、絶縁基板上にゲ
ート電極を形成する工程と、ゲート電極の両側壁部にサ
イドウォールスペーサを形成する工程と、絶縁基板とゲ
ート電極およびサイドウォールスペーサの上にゲート絶
縁膜を形成する工程と、ゲート絶縁膜上に非晶質シリコ
ン膜を形成する工程と、非晶質シリコン膜の表面にレー
ザ光を照射することにより、非晶質シリコン膜を加熱し
て結晶化させることで、能動層となる多結晶シリコン膜
を形成する工程とを備えたことをその要旨とする。
【００３７】請求項５に記載の発明は、絶縁基板上にゲ
ート電極を形成する工程と、ゲート電極の両側壁部に平
坦化絶縁膜を形成し、ゲート電極と平坦化絶縁膜の連続
した表面を平坦化する工程と、絶縁基板とゲート電極お
よび平坦化絶縁膜の上にゲート絶縁膜を形成する工程
と、ゲート絶縁膜上に非晶質シリコン膜を形成する工程
と、非晶質シリコン膜の表面にレーザ光を照射すること
により、非晶質シリコン膜を加熱して結晶化させること
で、能動層となる多結晶シリコン膜を形成する工程とを
備えたことをその要旨とする。
【００３８】
【発明の実施の形態】以下、本発明を具体化した各実施
形態を図面に従って説明する。尚、各実施形態におい
て、図６〜図９に示した従来の形態と同じ構成部材につ
いては符号を等しくしてその詳細な説明を省略する。
【００３９】（第１実施形態）図１に、ボトムゲート構
造の多結晶シリコンＴＦＴをＴＦＴ１０６として用いた
透過型構成をとる第１実施形態のＬＣＤにおける画素１
０２（画素部１０１）の概略断面を示す。
【００４０】本実施形態において、図８に示した従来の
形態と異なるのは、以下の点である。 〔１〕ＴＦＴ１０６のゲート電極１１および補助容量SC
の補助容量電極１２の断面形状は矩形状を成しており、
従来の形態のようなテーパ部は設けられていない。
【００４１】〔２〕ゲート電極１１および補助容量電極
１２の両側壁部には、ＳＯＧ（SpinOn Glass ）膜から
成るサイドウォールスペーサ１３が設けられている。
尚、ＳＯＧとは、シリコン化合物を有機溶剤に溶解した
溶液、および、その溶液から形成される二酸化シリコン
を主成分とする膜の総称である。
【００４２】次に、本実施形態の製造方法を順次説明す
る。 工程１（図２（ａ）参照）；スパッタ法を用い、透明絶
縁基板７１上にクロム膜６１を形成する。
【００４３】工程２（図２（ｂ）参照）；クロム膜６１
上にゲート電極１１および補助容量電極１２を形成する
ためのレジストパターン１４を形成する。 工程３（図２（ｃ）参照）；レジストパターン１４をエ
ッチング用マスクとする異方性エッチング法を用い、ク
ロム膜６１をエッチングすることにより、クロム膜６１
から成るゲート電極１１および補助容量電極１２を形成
する。
【００４４】工程４（図２（ｄ）参照）；ゲート電極１
１および補助容量電極１２の両側壁部に、ＳＯＧ膜から
成るサイドウォールスペーサ１３を形成する。すなわ
ち、シリコン化合物を有機溶剤に溶解した溶液を透明絶
縁基板７１上に滴下し、透明絶縁基板７１を回転させ
る。このとき、滴下する溶液の量と透明絶縁基板７１の
回転速度とを最適化すれば、ゲート電極１１および補助
容量電極１２の両側壁部だけに、当該溶液の被膜から成
るサイドウォールスペーサ１３を形成することができ
る。また、各電極１１，１２毎におけるサイドウォール
スペーサ１３の幅Ｗを均一にすることができる。続い
て、アニールを行い、有機溶剤を蒸発させると共にシリ
コン化合物の重合反応を進行させることにより、硬質な
サイドウォールスペーサ１３を形成する。
【００４５】工程５（図２（ｅ）参照）；プラズマＣＶ
Ｄ法を用い、各電極１１，１２とサイドウォールスペー
サ１３および透明絶縁基板７１の上にシリコン窒化膜７
８、シリコン酸化膜７９、非晶質シリコン膜６３を連続
的に形成する。その結果、各膜７８，７９から成るゲー
ト絶縁膜８０が形成され、その上に非晶質シリコン膜６
３が形成される。
【００４６】次に、アニール（処理温度；４００℃程
度）を行い、非晶質シリコン膜６３中に取り込まれた水
素を除去する脱水素処理を行う。続いて、ＥＬＡ法を用
い、非晶質シリコン膜６３の表面にエキシマレーザ光を
照射することにより、非晶質シリコン膜６３を加熱して
結晶化させ、多結晶シリコン膜８１を形成する。このと
き、ビーム状のエキシマレーザ光をパルス照射し、その
レーザビームの照射面積は１５０×０．３mm程度にす
る。そして、レーザビームの位置をずらしながら、透明
絶縁基板７１上の非晶質シリコン膜６３の全面に照射す
る。
【００４７】その後、多結晶シリコン膜８１にドレイン
領域８２およびソース領域８３を形成し、図１に示す各
部材を形成することにより、各画素１０２から成る画素
部１０１が完成する。
【００４８】このように本実施形態によれば、以下の作
用および効果を得ることができる。 （１）ゲート電極１１の断面形状は矩形状を成してお
り、従来の形態のゲート電極７６のようなテーパ部７６
ｂは設けられていない。従って、前記したテーパ部７６
ｂに起因する問題（テーパ角度θにバラツキが生じる
と、ＥＬＡ時に付与温度のバラツキを招き、テーパ部７
６ｂ上に対応する多結晶シリコン膜８１のグレインサイ
ズにもバラツキが生じる）を回避することができる。
【００４９】（２）上記（１）より、透明絶縁基板７１
上に配置された各ＴＦＴ１０６において、各ＴＦＴ１０
６の素子特性の均一化を図ることが可能になり、画素部
１０１の表示不良の発生を防止することができる。
【００５０】（３）ゲート電極１１の両側壁部にサイド
ウォールスペーサ１３が設けられている。そのため、ゲ
ート電極１１の両端のカド部分上に位置するゲート絶縁
膜８０の段差被覆性が良好になり、その部分のゲート絶
縁膜８０の膜厚が薄くなるのを防止することができる。
従って、従来の形態のゲート電極７６のようなテーパ部
７６ｂを設けなくとも、ゲート電極１１と多結晶シリコ
ン膜８１との間の絶縁耐圧を十分に確保することができ
る。
【００５１】（４）ＳＯＧ膜には、一般式(1) で表され
るように、シリコン化合物中に有機成分を含まない無機
ＳＯＧ膜と、一般式(2) で表されるように、シリコン化
合物中に有機成分を含む有機ＳＯＧ膜とがある。
【００５２】〔ＳｉＯ2 〕n ……(1) 〔ＲX ＳｉＯY 〕n ……(2) （ｎ，Ｘ，Ｙ；整数、Ｒ；アルキル基またはアリール
基） 無機ＳＯＧ膜は、水分および水酸基を多量に含んでいる
上に吸湿性が高く、ＣＶＤ法によって形成されたシリコ
ン酸化膜に比べて脆弱であり、膜厚を0.5 μm以上にす
ると熱処理時にクラックが発生し易いという欠点があ
る。
【００５３】一方、有機ＳＯＧ膜は、分子構造上、アル
キル基またはアリール基で結合が閉じている部分がある
ため、熱処理時におけるクラックの発生が抑制され、膜
厚を0.5 〜１μm 程度にすることができる。従って、有
機ＳＯＧ膜を用いれば、ゲート電極１１および補助容量
電極１２の高さ（すなわち、クロム膜６１の膜厚）が大
きい場合でも、各電極１１，１２の高さに見合ったサイ
ドウォールスペーサ１３を形成することができる。
【００５４】（第２実施形態）図３に、ボトムゲート構
造の多結晶シリコンＴＦＴをＴＦＴ１０６として用いた
透過型構成をとる第２実施形態のＬＣＤにおける画素１
０２（画素部１０１）の概略断面を示す。
【００５５】本実施形態において、図８に示した従来の
形態と異なるのは、以下の点である。 〔１〕ＴＦＴ１０６のゲート電極２１および補助容量SC
の補助容量電極２２の断面形状は矩形状を成しており、
従来の形態のようなテーパ部は設けられていない。
【００５６】〔２〕ゲート電極２１および補助容量電極
２２の間には、全域に平坦化絶縁膜２３が形成されてい
る。つまり、平坦化絶縁膜２３はゲート電極２１の両側
壁部に形成され、各電極２１，２２および平坦化絶縁膜
２３の表面は滑らかに連なっている。
【００５７】〔３〕多結晶シリコン膜８１の膜厚は均一
になっており、上記〔２〕のように、多結晶シリコン膜
８１の下側（各電極２１，２２および平坦化絶縁膜２
３）が平坦化されているため、多結晶シリコン膜８１の
表面も平坦化されている。
【００５８】次に、本実施形態の製造方法を順次説明す
る。 工程１（図４（ａ）参照）；ＣＶＤ法を用い、透明絶縁
基板７１上に平坦化絶縁膜２３を形成する。尚、平坦化
絶縁膜２３としてはシリコン酸化膜やシリコン窒化膜な
どがある。
【００５９】工程２（図４（ｂ）参照）；平坦化絶縁膜
２３上にゲート電極２１および補助容量電極２２を形成
するためのレジストパターン２４を形成する。 工程３（図４（ｃ）参照）；レジストパターン２４をエ
ッチング用マスクとする異方性エッチング法を用い、平
坦化絶縁膜２３をエッチングすることにより、平坦化絶
縁膜２３に凹部２３ａを形成して、その凹部２３ａから
透明絶縁基板７１を露出させる。
【００６０】次に、スパッタ法を用い、平坦化絶縁膜２
３および凹部２３ａから露出した透明絶縁基板７１の上
にクロム膜６１を形成し、平坦化絶縁膜２３の凹部２３
ａをクロム膜６１によって埋め込む。
【００６１】工程４（図４（ｄ）参照）；全面エッチバ
ック法を用い、平坦化絶縁膜２３上に形成されたクロム
膜６１を除去することにより、平坦化絶縁膜２３および
クロム膜６１から成るデバイス表面を平坦化する。その
結果、平坦化絶縁膜２３の凹部２３ａに埋め込まれたク
ロム膜６１から成るゲート電極２１および補助容量電極
２２が形成される。
【００６２】工程５（図４（ｅ）参照）；プラズマＣＶ
Ｄ法を用い、各電極２１，２２および平坦化絶縁膜２３
の上にシリコン窒化膜７８、シリコン酸化膜７９、非晶
質シリコン膜６３を連続的に形成する。その結果、各膜
７８，７９から成るゲート絶縁膜８０が形成され、その
上に非晶質シリコン膜６３が形成されたデバイス構造が
得られる。ここで、各電極２１，２２と平坦化絶縁膜２
３の連続した表面が平坦化されているため、その上に均
一な膜厚で形成された各膜７８，７９，６３の表面も全
て平坦化される。
【００６３】次に、アニール（処理温度；４００℃程
度）を行い、非晶質シリコン膜６３中に取り込まれた水
素を除去する脱水素処理を行う。続いて、ＥＬＡ法を用
い、非晶質シリコン膜６３の表面にエキシマレーザ光を
照射することにより、非晶質シリコン膜６３を加熱して
結晶化させ、多結晶シリコン膜８１を形成する。
【００６４】その後、多結晶シリコン膜８１にドレイン
領域８２およびソース領域８３を形成し、図３に示す各
部材を形成することにより、各画素１０２から成る画素
部１０１が完成する。
【００６５】このように本実施形態によれば、以下の作
用および効果を得ることができる。 ｛１｝ゲート電極２１の断面形状は矩形状を成してお
り、従来の形態のゲート電極７６のようなテーパ部７６
ｂは設けられていない。従って、前記したテーパ部７６
ｂに起因する問題を回避することが可能になり、第１実
施形態の前記（２）と同じ作用および効果を得ることが
できる。
【００６６】｛２｝非晶質シリコン膜６３の表面が平坦
化されているため、非晶質シリコン膜６３の全面に対し
てエキシマレーザ光を均一に照射するのが容易になる。
従って、非晶質シリコン膜６３の各部分に与えられるＥ
ＬＡエネルギーを均一化し易くなり、上記｛１｝の作用
および効果をさらに高めることができる。
【００６７】｛３｝各電極２１，２２と平坦化絶縁膜２
３の連続した表面は平坦化されているため、ゲート絶縁
膜８０の表面も平坦化され、その膜厚は均一化されて部
分的に薄くなることはない。従って、従来の形態のゲー
ト電極７６のようなテーパ部７６ｂを設けなくとも、ゲ
ート電極２１と多結晶シリコン膜８１との間の絶縁耐圧
を十分に確保することができる。
【００６８】（第３実施形態）図５に、ボトムゲート構
造の多結晶シリコンＴＦＴをＴＦＴ１０６として用いた
透過型構成をとる第２実施形態のＬＣＤにおける画素１
０２（画素部１０１）の概略断面を示す。
【００６９】本実施形態において、図８に示した従来の
形態と異なるのは、ゲート電極７６のテーパ角度θを５
〜４０°の範囲に設定した点である。この範囲内でゲー
ト電極７６のテーパ角度θにバラツキが生じても、テー
パ部７６ｂに対応する多結晶シリコン膜８１のグレイン
サイズは均一でバラツキが生じないことが実験によって
確かめられた。従って、本実施形態によれば、第１実施
形態の前記（２）と同じ作用および効果を得ることがで
きる。
【００７０】ここで、ゲート電極７６のテーパ角度θ
は、５〜４０°の範囲内において、望ましくは１０〜３
０の範囲に設定すればよい。この範囲より大きくなる
と、ゲート段差被覆性が悪化してゲート絶縁耐圧が低下
するという傾向がある。反対に小さくなると、ゲート絶
縁耐圧は十分に確保されるものの、テーパ部７６ｂの面
積が増え、これに伴う多結晶シリコン膜８１の膜質のバ
ラツキによるデバイス特性の不均一化が増大するという
傾向がある。
【００７１】尚、上記各実施形態は以下のように変更し
てもよく、その場合でも同様の作用および効果を得るこ
とができる。 〔１〕第１実施形態の工程４において、ＳＯＧ膜を用い
るのではなく、ＣＶＤ法を用いて各電極１１，１２およ
び透明絶縁基板７１の上にシリコン酸化膜を形成し、次
に、全面エッチバック法を用いて当該シリコン酸化膜か
ら成るサイドウォールスペーサを形成する。この場合、
シリコン酸化膜をシリコン窒化膜などの適宜な膜に置き
代えてもよい。
【００７２】〔２〕第１実施形態の工程４において、Ｓ
ＯＧ膜を用いるのではなく、ＰＶＤPhisical Vapor Dep
osition ）法を用いて各電極１１，１２および透明絶縁
基板７１の上に適宜な膜（高融点金属を含む各種金属
膜、シリコン酸化膜、シリコン窒化膜など）を形成し、
次に、全面エッチバック法を用いて当該膜から成るサイ
ドウォールスペーサを形成する。
【００７３】〔３〕第１実施形態の工程４において、Ｓ
ＯＧ膜をその他の塗布膜（ポリイミド系樹脂膜、アクリ
ル系樹脂膜、エポキシ系樹脂膜など）に置き代える。
尚、第１実施形態および上記〔１〕〜〔３〕において、
前記膜または塗布膜の導電性や熱伝導性について特に考
慮する必要はない。
【００７４】〔４〕第２実施形態の工程１において、Ｃ
ＶＤ法を用いるのではなく、ＰＶＤ法を用いて平坦化絶
縁膜２３（シリコン酸化膜、シリコン窒化膜など）を形
成する。
【００７５】〔５〕第２実施形態において、まず、各電
極２１，２２を形成し、次に、ＣＶＤ法またはＰＶＤ法
を用いて、各電極２１，２２および透明絶縁基板７１の
上に平坦化絶縁膜２３を形成する。続いて、全面エッチ
バック法を用いて、各電極２１，２２上に形成された平
坦化絶縁膜２３を除去することにより、デバイス表面を
平坦化する。
【００７６】〔６〕第２実施形態において、まず、各電
極２１，２２を形成し、次に、スピンコート法を用い
て、各電極２１，２２および透明絶縁基板７１の上に塗
布膜（ＳＯＧ膜、ポリイミド系樹脂膜、アクリル系樹脂
膜、エポキシ系樹脂膜など）を塗布し、各電極２１，２
２間を塗布膜で埋め込むことにより、これらの表面を平
坦化する。
【００７７】尚、第２実施形態および上記〔４〕〜
〔６〕において、平坦化絶縁膜２３はクロム膜６１から
成るゲート電極１１および補助容量電極１２に比べて熱
伝導が十分に低いため、平坦化絶縁膜２３の熱伝導性に
ついて特に考慮する必要はない。
【００７８】〔７〕ゲート電極１１，２１，７６および
補助容量電極１２，２２，７７を、クロム膜６１以外の
高融点金属（モリブデン、タングステン、タンタル、ハ
フニウム、ジルコニウム、ニオブ、チタン、バナジウ
ム、レニウム、イリジウム、オスミウム、ロジウムな
ど）単体の膜や高融点金属合金膜、または複数層の高融
点金属膜によって形成する。
【００７９】〔８〕ＴＦＴ１０６を、ＬＤＤ構造ではな
くＳＤ（Single Drain）構造とする。また、ＴＦＴ１０
６を、シングルゲート構造ではなくダブルゲート構造と
する。
【００８０】
〔９〕補助容量SCを省く。 〔１０〕透明絶縁基板７１をセラミック基板やシリコン
酸化膜などの絶縁層に置き代え、ＬＣＤではなく密着型
イメージセンサや三次元ＩＣなどに適用する。
【００８１】〔１１〕ＴＦＴ１０６を、エレクトロルミ
ネッセンス素子を画素に用いたアクティブマトリックス
方式の表示装置における画素駆動素子に適用する。以
上、各実施形態について説明したが、各実施形態から把
握できる請求項以外の技術的思想について、以下にそれ
らの効果と共に記載する。
【００８２】◎請求項４または請求項５に記載の薄膜ト
ランジスタの製造方法において、前記レーザ光はエキシ
マレーザ光である表示装置の製造方法。このようにすれ
ば、効率的な結晶化を行うことができる。
【００８３】
【発明の効果】請求項１〜３のいずれか１項に記載の発
明によれば、素子特性の均一化を図ることが可能な薄膜
トランジスタを提供することができる。請求項１に記載
の発明によれば、ゲート電極の両側壁部にサイドウォー
ルスペーサが設けられているため、ゲート電極の両端の
カド部分上に位置するゲート絶縁膜の段差被覆性が良好
になり、その部分のゲート絶縁膜の膜厚が薄くなるのを
防止することができる。従って、ゲート電極と多結晶シ
リコン膜との間の絶縁耐圧を十分に確保することができ
る。また、絶縁耐圧を十分に確保するために、ゲート電
極の断面形状を、中央部が平坦で両端部が傾斜したテー
パ形状とする必要がないことから、テーパ形状に起因す
る素子特性のバラツキを回避することができる。
【００８４】請求項２に記載の発明によれば、ゲート電
極および平坦化絶縁膜の表面は滑らかに連なっているた
め、ゲート絶縁膜の表面も平坦化され、その膜厚は均一
化されて部分的に薄くなることはない。従って、請求項
１に記載の発明と同様の作用および効果を得ることがで
きる。
【００８５】請求項３に記載の発明によれば、ゲート電
極の傾斜したテーパ部と絶縁基板との成す角度が５〜４
０°の範囲内にあることから、テーパ形状に起因する素
子特性のバラツキを回避することができる。
【００８６】請求項４または請求項５に記載の発明によ
れば、素子特性の均一化を図ることが可能な薄膜トラン
ジスタの製造方法を提供することができる。請求項４に
記載の発明によれば、請求項１に記載の発明と同様の作
用および効果を得ることができる。
【００８７】請求項５に記載の発明によれば、請求項２
に記載の発明と同様の作用および効果を得ることができ
る。
【図面の簡単な説明】
【図１】第１実施形態の画素の概略断面図。
【図２】第１実施形態の製造工程を説明するための概略
断面図。
【図３】第２実施形態の画素の概略断面図。
【図４】第２実施形態の製造工程を説明するための概略
断面図。
【図５】第３実施形態の画素の概略断面図。
【図６】アクティブマトリックス方式ＬＣＤのブロック
構成図。
【図７】画素の等価回路図。
【図８】従来の形態の画素の概略断面図。
【図９】従来の形態の製造工程を説明するための概略断
面図。
【符号の説明】
７６，１１，２１…ゲート電極 １３…サイドウォールスペーサ ２３…平坦化絶縁膜 ６３…非晶質シリコン膜 ７１…透明絶縁基板 ８０…ゲート絶縁膜 ８１…多結晶シリコン膜 ８２…ドレイン領域 ８３…ソース領域 ９３…チャネル領域 １０１…画素部 １０６…ＴＦＴ
フロントページの続き (72)発明者 栗山 博之 大阪府守口市京阪本通２丁目５番５号 三 洋電機 株式会社内 (72)発明者 山田 努 大阪府守口市京阪本通２丁目５番５号 三 洋電機 株式会社内 (72)発明者 米田 清 大阪府守口市京阪本通２丁目５番５号 三 洋電機 株式会社内 (72)発明者 下垣内 康 東京都品川区北品川６丁目７番35号 ソニ ー 株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基板上に形成されたゲート電極と、 ゲート電極の両側壁部に形成されたサイドウォールスペ
    ーサと、 絶縁基板とゲート電極およびサイドウォールスペーサの
    上に形成されたゲート絶縁膜と、 ゲート絶縁膜上に形成された能動層としての多結晶シリ
    コン膜とを備えたボトムゲート構造をとる薄膜トランジ
    スタ。
  2. 【請求項２】 絶縁基板上に形成されたゲート電極と、 ゲート電極の両側壁部に形成された平坦化絶縁膜と、 絶縁基板とゲート電極および平坦化絶縁膜の上に形成さ
    れたゲート絶縁膜と、 ゲート絶縁膜上に形成された能動層としての多結晶シリ
    コン膜とを備えたボトムゲート構造をとり、ゲート電極
    および平坦化絶縁膜の表面が滑らかに連なった薄膜トラ
    ンジスタ。
  3. 【請求項３】 絶縁基板上に形成されたゲート電極と、 絶縁基板およびゲート電極の上に形成されたゲート絶縁
    膜と、 ゲート絶縁膜上に形成された能動層としての多結晶シリ
    コン膜とを備えたボトムゲート構造をとり、 ゲート電極の断面形状は、中央部が平坦で両端部が傾斜
    したテーパ形状を成し、そのゲート電極の傾斜したテー
    パ部と絶縁基板との成す角度が５〜４０°の範囲内にあ
    る薄膜トランジスタ。
  4. 【請求項４】 絶縁基板上にゲート電極を形成する工程
    と、 ゲート電極の両側壁部にサイドウォールスペーサを形成
    する工程と、 絶縁基板とゲート電極およびサイドウォールスペーサの
    上にゲート絶縁膜を形成する工程と、 ゲート絶縁膜上に非晶質シリコン膜を形成する工程と、 非晶質シリコン膜の表面にレーザ光を照射することによ
    り、非晶質シリコン膜を加熱して結晶化させることで、
    能動層となる多結晶シリコン膜を形成する工程とを備え
    た薄膜トランジスタの製造方法。
  5. 【請求項５】 絶縁基板上にゲート電極を形成する工程
    と、 ゲート電極の両側壁部に平坦化絶縁膜を形成し、ゲート
    電極と平坦化絶縁膜の連続した表面を平坦化する工程
    と、 絶縁基板とゲート電極および平坦化絶縁膜の上にゲート
    絶縁膜を形成する工程と、 ゲート絶縁膜上に非晶質シリコン膜を形成する工程と、 非晶質シリコン膜の表面にレーザ光を照射することによ
    り、非晶質シリコン膜を加熱して結晶化させることで、
    能動層となる多結晶シリコン膜を形成する工程とを備え
    た薄膜トランジスタの製造方法。
JP9031917A 1997-02-17 1997-02-17 薄膜トランジスタ、薄膜トランジスタの製造方法 Pending JPH10229197A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP9031917A JPH10229197A (ja) 1997-02-17 1997-02-17 薄膜トランジスタ、薄膜トランジスタの製造方法
KR1019980003269A KR100631458B1 (ko) 1997-02-17 1998-02-05 박막 트랜지스터, 박막 트랜지스터의 제조 방법
US09/024,855 US6215154B1 (en) 1997-02-17 1998-02-13 Thin film transistor and method of fabricating the same
US09/114,813 US6133074A (en) 1997-02-17 1998-07-13 Thin film transistor and method of fabricating the same
US09/730,875 US20010000620A1 (en) 1997-02-17 2000-12-05 Thin film transistor and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9031917A JPH10229197A (ja) 1997-02-17 1997-02-17 薄膜トランジスタ、薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH10229197A true JPH10229197A (ja) 1998-08-25

Family

ID=12344338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9031917A Pending JPH10229197A (ja) 1997-02-17 1997-02-17 薄膜トランジスタ、薄膜トランジスタの製造方法

Country Status (3)

Country Link
US (3) US6215154B1 (ja)
JP (1) JPH10229197A (ja)
KR (1) KR100631458B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049398A (ja) * 2007-07-26 2009-03-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
EP2128740A1 (en) * 1998-08-31 2009-12-02 Semiconductor Energy Laboratory Co, Ltd. Display device
JP2011077532A (ja) * 2010-11-10 2011-04-14 Semiconductor Energy Lab Co Ltd 配線の作製方法
JP2011209539A (ja) * 2010-03-30 2011-10-20 Dainippon Printing Co Ltd アクティブマトリクス型駆動基板、その製造方法及び表示装置
JP2012019237A (ja) * 2011-10-06 2012-01-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US9045831B2 (en) 1999-07-22 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Wiring and manufacturing method thereof, semiconductor device comprising said wiring, and dry etching method
WO2016092960A1 (ja) * 2014-12-08 2016-06-16 富士電機株式会社 炭化ケイ素半導体装置及びその製造方法
JP2016219802A (ja) * 2015-05-14 2016-12-22 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ及びそれを含む表示装置のバックプレーン基板

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111994A (ja) * 1997-10-03 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
JP3683463B2 (ja) * 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6541294B1 (en) * 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6653657B2 (en) * 1999-12-10 2003-11-25 Semoconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US6448594B1 (en) * 2000-03-30 2002-09-10 Advanced Micro Devices, Inc. Method and system for processing a semiconductor device
US7078321B2 (en) 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100383920B1 (ko) * 2000-09-01 2003-05-14 엘지.필립스 엘시디 주식회사 박막트랜지스터형 광센서
SG103846A1 (en) 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device
JP2002299632A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
TW594336B (en) * 2002-01-30 2004-06-21 Sanyo Electric Co Semiconductor display device, method for making the same, and active matrix type display device
TWI244571B (en) * 2002-01-30 2005-12-01 Sanyo Electric Co Semiconductor display device
US7317208B2 (en) * 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7411215B2 (en) 2002-04-15 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
JP4464078B2 (ja) * 2003-06-20 2010-05-19 株式会社 日立ディスプレイズ 画像表示装置
CN1595477A (zh) * 2003-09-08 2005-03-16 三洋电机株式会社 显示装置
JP4321486B2 (ja) * 2004-07-12 2009-08-26 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
KR100647775B1 (ko) * 2004-12-01 2006-11-23 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판 및 제조 방법
JP4964442B2 (ja) 2005-08-10 2012-06-27 三菱電機株式会社 薄膜トランジスタおよびその製造方法
EP2008264B1 (en) * 2006-04-19 2016-11-16 Ignis Innovation Inc. Stable driving scheme for active matrix displays
TWI336945B (en) * 2006-06-15 2011-02-01 Au Optronics Corp Dual-gate transistor and pixel structure using the same
CN102484471B (zh) 2009-10-30 2015-04-01 株式会社半导体能源研究所 驱动器电路、包括该驱动器电路的显示设备和包括该显示设备的电子设备
US8354333B2 (en) 2010-02-03 2013-01-15 International Business Machines Corporation Patterned doping of semiconductor substrates using photosensitive monolayers
TWI431574B (zh) * 2010-08-06 2014-03-21 E Ink Holdings Inc 電子紙顯示裝置及其製造方法
JP5933897B2 (ja) 2011-03-18 2016-06-15 株式会社半導体エネルギー研究所 半導体装置
KR20120109856A (ko) * 2011-03-28 2012-10-09 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10324050B2 (en) * 2015-01-14 2019-06-18 Kla-Tencor Corporation Measurement system optimization for X-ray based metrology
KR102535145B1 (ko) * 2016-06-13 2023-05-22 삼성디스플레이 주식회사 표시 장치
KR20210107204A (ko) * 2020-02-21 2021-09-01 삼성디스플레이 주식회사 표시 장치 및 그 제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654121A (en) 1986-02-27 1987-03-31 Ncr Corporation Fabrication process for aligned and stacked CMOS devices
JPH0816756B2 (ja) * 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
JP3093314B2 (ja) * 1991-04-26 2000-10-03 株式会社東芝 薄膜トランジスタ及びその製造方法
US5576556A (en) * 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
US5493130A (en) * 1993-06-10 1996-02-20 Micron Technology, Inc. Integrated circuitry having an electrically conductive sidewall link positioned over and electrically interconnecting respective outer sidewalls of two conductive layers
KR100305877B1 (ko) 1993-08-19 2001-12-15 김영환 반도체박막트랜지스터(tft)제조방법
JPH07106323A (ja) * 1993-10-06 1995-04-21 Nec Corp 半導体装置とその製造方法
JPH07335904A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
JPH0823102A (ja) * 1994-07-08 1996-01-23 Matsushita Electric Ind Co Ltd 電子部品及びその製造方法
TW321731B (ja) * 1994-07-27 1997-12-01 Hitachi Ltd
US5510278A (en) 1994-09-06 1996-04-23 Motorola Inc. Method for forming a thin film transistor
KR0151195B1 (ko) * 1994-09-13 1998-10-01 문정환 박막 트랜지스터의 구조 및 제조방법
JPH08330599A (ja) * 1994-11-29 1996-12-13 Sanyo Electric Co Ltd 薄膜トランジスタ、その製造方法及び表示装置
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2128740A1 (en) * 1998-08-31 2009-12-02 Semiconductor Energy Laboratory Co, Ltd. Display device
US9045831B2 (en) 1999-07-22 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Wiring and manufacturing method thereof, semiconductor device comprising said wiring, and dry etching method
JP2009049398A (ja) * 2007-07-26 2009-03-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011209539A (ja) * 2010-03-30 2011-10-20 Dainippon Printing Co Ltd アクティブマトリクス型駆動基板、その製造方法及び表示装置
JP2011077532A (ja) * 2010-11-10 2011-04-14 Semiconductor Energy Lab Co Ltd 配線の作製方法
JP2012019237A (ja) * 2011-10-06 2012-01-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2016092960A1 (ja) * 2014-12-08 2016-06-16 富士電機株式会社 炭化ケイ素半導体装置及びその製造方法
US10366893B2 (en) 2014-12-08 2019-07-30 Fuji Electric Co., Ltd. Process for making silicon carbide semiconductor device
JP2016219802A (ja) * 2015-05-14 2016-12-22 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ及びそれを含む表示装置のバックプレーン基板
US10636888B2 (en) 2015-05-14 2020-04-28 Lg Display Co., Ltd. Thin film transistor and backplane substrate of a display device including the same

Also Published As

Publication number Publication date
US20010000620A1 (en) 2001-05-03
US6133074A (en) 2000-10-17
US6215154B1 (en) 2001-04-10
KR100631458B1 (ko) 2007-03-02
KR19980071105A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
JPH10229197A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法
JP3424891B2 (ja) 薄膜トランジスタの製造方法および表示装置
US6356318B1 (en) Active-matrix liquid crystal display having storage capacitors of area smaller than that of pixel electrodes
JP4285551B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP4967631B2 (ja) 表示装置
JPH10274789A (ja) アクティブマトリクス型液晶表示装置
JPH1031235A (ja) 液晶表示装置
JP3774352B2 (ja) 液晶表示装置
JPH10153793A (ja) 液晶表示装置
JP5475250B2 (ja) 半導体装置の製造方法及び半導体装置
JPH10142636A (ja) アクティブマトリクス型表示回路
JP4187027B2 (ja) 表示装置
JPH10133233A (ja) アクティブマトリクス型表示回路およびその作製方法
JP2000206566A (ja) 薄膜半導体装置
JPH10206893A (ja) アクティブマトリクス型液晶表示装置
JP3833327B2 (ja) 薄膜トランジスタの製造方法、表示装置、密着型イメージセンサ、三次元ｉｃ
JPH11284188A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び表示装置
JPH07248508A (ja) 液晶表示装置
JP4978012B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JPH07270821A (ja) アクティブマトリックス方式ｔｆｔ−ｌｃｄおよびその製造方法
JP2008218626A (ja) Ｔｆｔアレイ基板及びその製造方法
JP2008028363A (ja) 電気光学装置の製造方法
JPH0922024A (ja) 液晶表示装置
JP4062825B2 (ja) 電気光学装置の製造方法
JP2004165289A (ja) アクティブマトリクス基板、その製造方法および表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060530