JP6725226B2 - Display panel - Google Patents

Display panel Download PDF

Info

Publication number
JP6725226B2
JP6725226B2 JP2015167716A JP2015167716A JP6725226B2 JP 6725226 B2 JP6725226 B2 JP 6725226B2 JP 2015167716 A JP2015167716 A JP 2015167716A JP 2015167716 A JP2015167716 A JP 2015167716A JP 6725226 B2 JP6725226 B2 JP 6725226B2
Authority
JP
Japan
Prior art keywords
film
transistor
insulating film
oxide semiconductor
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015167716A
Other languages
Japanese (ja)
Other versions
JP2017044893A (en
Inventor
安弘 神保
安弘 神保
浩平 横山
浩平 横山
大介 久保田
大介 久保田
立 小松
立 小松
平形 吉晴
吉晴 平形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015167716A priority Critical patent/JP6725226B2/en
Publication of JP2017044893A publication Critical patent/JP2017044893A/en
Application granted granted Critical
Publication of JP6725226B2 publication Critical patent/JP6725226B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明の一態様は、表示パネルに関する。 One embodiment of the present invention relates to a display panel.

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。 Note that one embodiment of the present invention is not limited to the above technical field. The technical field of one embodiment of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method. Alternatively, one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter). Therefore, as a technical field of one embodiment of the present invention disclosed more specifically in this specification, a semiconductor device, a display device, a light-emitting device, a power storage device, a memory device, a driving method thereof, or a manufacturing method thereof, Can be mentioned as an example.

基板の同一面側に集光手段と画素電極を設け、集光手段の光軸上に画素電極の可視光を透過する領域を重ねて設ける構成を有する液晶表示装置や、集光方向Xと非集光方向Yを有する異方性の集光手段を用い、非集光方向Yと画素電極の可視光を透過する領域の長軸方向を一致して設ける構成を有する液晶表示装置が、知られている(特許文献1)。 A liquid crystal display device having a configuration in which a condensing unit and a pixel electrode are provided on the same surface side of a substrate, and a region for transmitting visible light of the pixel electrode is overlapped on the optical axis of the condensing unit, There is known a liquid crystal display device having a configuration in which an anisotropic light converging means having a light converging direction Y is used and the non-light converging direction Y and the major axis direction of a region of a pixel electrode that transmits visible light are aligned. (Patent Document 1).

特開2011−191750号公報JP, 2011-191750, A

本発明の一態様は、信頼性に優れた表示パネルを提供することを課題の一とする。または、本発明の一態様は、新規な表示パネルを提供することを課題の一とする。 An object of one embodiment of the present invention is to provide a highly reliable display panel. Alternatively, it is an object of one embodiment of the present invention to provide a novel display panel.

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。 Note that the description of these problems does not prevent the existence of other problems. Note that one embodiment of the present invention does not need to solve all of these problems. It should be noted that problems other than these are obvious from the description of the specification, drawings, claims, etc., and problems other than these can be extracted from the description of the specification, drawings, claims, etc. Is.

(1)本発明の一態様は、信号線と、画素と、を有する表示パネルである。 (1) One embodiment of the present invention is a display panel including a signal line and a pixel.

画素は信号線と電気的に接続され、画素は第1の表示素子と、第1の導電膜と、第2の導電膜と、第1の絶縁膜と、第2の絶縁膜と、画素回路と、第2の表示素子と、を有する。 The pixel is electrically connected to the signal line, and the pixel has a first display element, a first conductive film, a second conductive film, a first insulating film, a second insulating film, and a pixel circuit. And a second display element.

第1の表示素子は、少なくとも液晶材料を含む層を備える。 The first display element includes at least a layer containing a liquid crystal material.

第1の導電膜は第1の表示素子と電気的に接続され、第2の導電膜は第1の導電膜と重なる領域を備え、第2の絶縁膜は第2の導電膜と第1の導電膜の間に挟まれる領域を備え、画素回路は第2の導電膜と電気的に接続され、第2の表示素子は画素回路と電気的に接続される。 The first conductive film is electrically connected to the first display element, the second conductive film has a region overlapping with the first conductive film, and the second insulating film is the second conductive film and the first conductive film. The pixel circuit is electrically connected to the second conductive film, and the second display element is electrically connected to the pixel circuit.

第1の絶縁膜は、第1の導電膜と液晶材料を含む層の間に挟まれる領域を備え、第1の絶縁膜は、前記液晶材料を含む層と重畳しない領域に開口部を備え、第2の絶縁膜は開口部を備え、第2の導電膜は開口部において第1の導電膜と電気的に接続され、画素回路は信号線と電気的に接続される。 The first insulating film has a region sandwiched between the first conductive film and a layer containing a liquid crystal material, and the first insulating film has an opening in a region which does not overlap with the layer containing a liquid crystal material. The second insulating film has an opening, the second conductive film is electrically connected to the first conductive film in the opening, and the pixel circuit is electrically connected to the signal line.

(2)また、本発明の一態様は、上記画素回路がスイッチを備える上記の表示パネルである。スイッチはトランジスタを含み、トランジスタは、酸化物半導体を含む。 (2) One embodiment of the present invention is the above display panel, in which the pixel circuit includes a switch. The switch includes a transistor, and the transistor includes an oxide semiconductor.

(3)また、本発明の一態様は、上記第2の表示素子が第1の表示素子が表示をする方向と同一の方向に表示をする機能を備える、上記の表示パネルである。 (3) Further, one embodiment of the present invention is the above-described display panel, in which the second display element has a function of displaying in the same direction as the display direction of the first display element.

(4)また、本発明の一態様は、上記第2の表示素子が第1の表示素子が表示をする領域に囲まれた領域に表示をする機能を備える、上記の表示パネルである。 (4) One embodiment of the present invention is the above display panel, wherein the second display element has a function of displaying in a region surrounded by a region in which the first display element displays.

(5)また、本発明の一態様は、上記第1の表示素子が反射膜と、反射する光の強さを制御する機能と、を有する上記の表示パネルである。 (5) One embodiment of the present invention is the above display panel, in which the first display element has a reflective film and a function of controlling the intensity of reflected light.

反射膜は入射する光を反射する機能を備え、反射膜は開口部を備える。第2の表示素子は、開口部に向けて光を射出する機能を有する。 The reflective film has a function of reflecting incident light, and the reflective film has an opening. The second display element has a function of emitting light toward the opening.

(6)また、本発明の一態様は、上記画素と、一群の複数の画素と、他の一群の複数の画素と、走査線と、を有する上記の表示パネルである。 (6) Further, one embodiment of the present invention is the above display panel including the above pixel, a group of a plurality of pixels, another group of a plurality of pixels, and a scan line.

一群の複数の画素は上記画素を含み、行方向に配設される。他の一群の複数の画素は上記画素を含み、行方向と交差する列方向に配設される。 A group of a plurality of pixels includes the above pixels and is arranged in the row direction. Another group of a plurality of pixels includes the above pixels and is arranged in a column direction intersecting the row direction.

走査線は行方向に配設される複数の画素と電気的に接続される。 The scan line is electrically connected to a plurality of pixels arranged in the row direction.

列方向に配設される他の一群の複数の画素は、信号線と電気的に接続される。 Another group of a plurality of pixels arranged in the column direction is electrically connected to the signal line.

一の画素の行方向または列方向に隣接する他の画素は、一の画素に対する開口部の配置と異なるように他の画素に配置された開口部を備える。 Another pixel adjacent to the one pixel in the row direction or the column direction has an opening portion arranged in the other pixel differently from the arrangement of the opening portion with respect to the one pixel.

なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。 Note that in the drawings attached to this specification, the constituent elements are classified by function and the block diagram is shown as a block independent from each other, but it is difficult to completely separate actual constituent elements by function. It is possible that a component is involved in more than one function.

本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、nチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、pチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。 In this specification, the names of source and drain of a transistor are switched depending on the polarity of the transistor and the level of potential applied to each terminal. Generally, in an n-channel transistor, a terminal to which a low potential is applied is called a source and a terminal to which a high potential is applied is called a drain. In addition, in a p-channel transistor, a terminal to which a low potential is applied is called a drain and a terminal to which a high potential is applied is called a source. In this specification, for convenience, the connection relationship of the transistors may be described assuming that the source and the drain are fixed, but in reality, the names of the source and the drain are interchanged in accordance with the above potential relationship. ..

本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。 In this specification, the source of a transistor means a source region which is part of a semiconductor film functioning as an active layer or a source electrode connected to the semiconductor film. Similarly, the drain of a transistor means a drain region which is a part of the semiconductor film or a drain electrode connected to the semiconductor film. The gate means a gate electrode.

本明細書においてトランジスタが直列に接続されている状態とは、例えば、第1のトランジスタのソースまたはドレインの一方のみが、第2のトランジスタのソースまたはドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第1のトランジスタのソースまたはドレインの一方が第2のトランジスタのソースまたはドレインの一方に接続され、第1のトランジスタのソースまたはドレインの他方が第2のトランジスタのソースまたはドレインの他方に接続されている状態を意味する。 In this specification, a state in which transistors are connected in series means a state in which only one of a source and a drain of a first transistor is connected to only one of a source and a drain of a second transistor, for example. To do. In addition, the state in which the transistors are connected in parallel means that one of the source and the drain of the first transistor is connected to one of the source and the drain of the second transistor and the other of the source and the drain of the first transistor is It means a state of being connected to the other of the source and the drain of the second transistor.

本明細書において接続とは、電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。 In this specification, a connection means an electrical connection and corresponds to a state in which current, voltage, or potential can be supplied or transmitted. Therefore, the state of being connected does not necessarily mean a state of being directly connected, and a wiring, a resistor, a diode, a transistor, or the like may be supplied so that current, voltage, or potential can be supplied or transmitted. The state of being indirectly connected via a circuit element is also included in the category.

本明細書において回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。 In this specification, even when components that are independent on the circuit diagram are connected to each other, in reality, for example, when one portion of a wiring functions as an electrode, It may also have the functions of the components of. In this specification, the term “connection” is included in the category even when one conductive film has functions of a plurality of components.

また、本明細書中において、トランジスタの第1の電極または第2の電極の一方がソース電極を、他方がドレイン電極を指す。 In addition, in this specification, one of a first electrode and a second electrode of a transistor is a source electrode and the other is a drain electrode.

本発明の一態様によれば、利便性または信頼性に優れた新規な表示パネルを提供できる。 According to one embodiment of the present invention, a novel display panel which is highly convenient or reliable can be provided.

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。 Note that the description of these effects does not disturb the existence of other effects. Note that one embodiment of the present invention does not necessarily have to have all of these effects. It should be noted that the effects other than these are apparent from the description of the specification, drawings, claims, etc., and it is possible to extract other effects from the description of the specification, drawings, claims, etc. Is.

実施の形態に係る表示パネルの構成を説明する図。6A and 6B are diagrams illustrating a structure of a display panel according to an embodiment. 実施の形態に係る表示パネルの構成を説明する図。6A and 6B are diagrams illustrating a structure of a display panel according to an embodiment. 実施の形態に係る画素回路を説明する回路図。FIG. 3 is a circuit diagram illustrating a pixel circuit according to an embodiment. 実施の形態に係る表示パネルの構成を説明する図。6A and 6B are diagrams illustrating a structure of a display panel according to an embodiment. 実施の形態に係る表示パネルの構成を説明する図。6A and 6B are diagrams illustrating a structure of a display panel according to an embodiment. 実施の形態に係る表示パネルの構成を説明する図。6A and 6B are diagrams illustrating a structure of a display panel according to an embodiment. 実施の形態に係る表示パネルの構成を説明する図。6A and 6B are diagrams illustrating a structure of a display panel according to an embodiment. 実施の形態に係る表示パネルの構成を説明する図。6A and 6B are diagrams illustrating a structure of a display panel according to an embodiment. 実施の形態に係る表示パネルの構成を説明する図。6A and 6B are diagrams illustrating a structure of a display panel according to an embodiment. 実施の形態に係る表示パネルの作製方法を説明するフロー図。6 is a flow diagram illustrating a method for manufacturing a display panel according to an embodiment. 実施の形態に係る表示パネルの作製方法を説明する図。6A to 6C are diagrams illustrating a method for manufacturing a display panel according to an embodiment. 実施の形態に係る表示パネルの作製方法を説明する図。6A to 6C are diagrams illustrating a method for manufacturing a display panel according to an embodiment. 実施の形態に係る表示パネルの作製方法を説明する図。6A to 6C are diagrams illustrating a method for manufacturing a display panel according to an embodiment. 実施の形態に係る表示パネルの作製方法を説明する図。6A to 6C are diagrams illustrating a method for manufacturing a display panel according to an embodiment. 実施の形態に係る表示パネルの作製方法を説明する図。6A to 6C are diagrams illustrating a method for manufacturing a display panel according to an embodiment. 実施の形態に係る表示パネルの作製方法を説明する図。6A to 6C are diagrams illustrating a method for manufacturing a display panel according to an embodiment. 実施の形態に係る表示パネルの作製方法を説明する図。6A to 6C are diagrams illustrating a method for manufacturing a display panel according to an embodiment. 実施の形態に係る表示パネルの作製方法を説明するフロー図。6 is a flow diagram illustrating a method for manufacturing a display panel according to an embodiment. 実施の形態に係る表示パネルの作製方法を説明する図。6A to 6C are diagrams illustrating a method for manufacturing a display panel according to an embodiment. 実施の形態に係る表示パネルの作製方法を説明する図。6A to 6C are diagrams illustrating a method for manufacturing a display panel according to an embodiment. 実施の形態に係る表示パネルの作製方法を説明する図。6A to 6C are diagrams illustrating a method for manufacturing a display panel according to an embodiment. 実施の形態に係る表示パネルの作製方法を説明する図。6A to 6C are diagrams illustrating a method for manufacturing a display panel according to an embodiment. 実施の形態に係る表示パネルの作製方法を説明する図。6A to 6C are diagrams illustrating a method for manufacturing a display panel according to an embodiment. 実施の形態に係るトランジスタの構成を説明する図。6A and 6B each illustrate a structure of a transistor of an embodiment. 実施の形態に係るトランジスタの構成を説明する図。6A and 6B each illustrate a structure of a transistor of an embodiment. 実施の形態に係る入出力装置の構成を説明する図。FIG. 3 illustrates a structure of an input/output device according to an embodiment. 実施の形態に係る情報処理装置の構成を説明するブロック図および斜視図。3A and 3B are a block diagram and a perspective view illustrating a structure of an information processing device according to an embodiment. 実施の形態に係る表示部の構成を説明するブロック図および回路図。3A and 3B are a block diagram and a circuit diagram illustrating a structure of a display portion according to an embodiment. 実施の形態に係るプログラムを説明するフローチャート。6 is a flowchart illustrating a program according to the embodiment. 実施の形態に係る画像情報を説明する模式図。FIG. 4 is a schematic diagram illustrating image information according to the embodiment. 実施の形態に係る半導体装置の構成を説明する断面図および回路図。3A and 3B are a cross-sectional view and a circuit diagram illustrating a structure of a semiconductor device according to an embodiment. 実施の形態に係るCPUの構成を説明するブロック図。FIG. 3 is a block diagram illustrating a structure of a CPU according to an embodiment. 実施の形態に係る記憶素子の構成を説明する回路図。FIG. 6 is a circuit diagram illustrating a structure of a memory element according to an embodiment. 実施の形態に係る電子機器の構成を説明する図。6A to 6C each illustrate a structure of an electronic device according to an embodiment.

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。 Embodiments will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously modified without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that, in the structure of the invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and repeated description thereof is omitted.

(実施の形態1)
本実施の形態では、本発明の一態様の表示パネルの構成について、図1乃至図4を参照しながら説明する。
(Embodiment 1)
In this embodiment, the structure of the display panel of one embodiment of the present invention will be described with reference to FIGS.

図1は本発明の一態様の表示パネル700の構成を説明する図である。図1(A)は本発明の一態様の表示パネル700の下面図である。図1(B−1)は図1(A)の一部を説明する下面図であり、図1(B−2)は図1(B−1)に図示する一部の構成を省略して説明する下面図である。 FIG. 1 is a diagram illustrating a structure of a display panel 700 of one embodiment of the present invention. FIG. 1A is a bottom view of the display panel 700 of one embodiment of the present invention. 1B-1 is a bottom view illustrating part of FIG. 1A, and FIG. 1B-2 omits part of the structure illustrated in FIG. 1B-1. It is a bottom view explaining.

図2は本発明の一態様の表示パネル700の構成を説明する図である。図2(A)は図1(A)の切断線X1−X2、X3−X4、X5−X6、X7−X8、X9−X10、X11−X12における断面図である。図2(B)は表示パネルの一部の構成を説明する断面図であり、図2(C)は表示パネルの他の一部の構成を説明する断面図である。 2A and 2B are diagrams illustrating a structure of the display panel 700 of one embodiment of the present invention. 2A is a cross-sectional view taken along the line X1-X2, X3-X4, X5-X6, X7-X8, X9-X10, X11-X12 in FIG. 1A. 2B is a cross-sectional view illustrating part of the structure of the display panel, and FIG. 2C is a cross-sectional view illustrating part of the structure of the display panel.

図3は本発明の一態様の表示パネル700の構成を説明する図である。図3は本発明の一態様の表示パネル700が備える画素回路に用いることができる画素回路530(i,j)および画素回路530(i,j+1)の回路図である。 FIG. 3 illustrates a structure of the display panel 700 of one embodiment of the present invention. FIG. 3 is a circuit diagram of the pixel circuit 530(i,j) and the pixel circuit 530(i,j+1) that can be used for the pixel circuit included in the display panel 700 of one embodiment of the present invention.

図4は本発明の一態様の表示パネル700の構成を説明する図である。図4(A)は本発明の一態様の表示パネル700に用いることができる画素および配線等の配置を説明するブロック図である。図4(B−1)および図4(B−2)は本発明の一態様の表示パネル700に用いることができる開口部751Hの配置を説明する模式図である。 4A and 4B are diagrams illustrating a structure of the display panel 700 of one embodiment of the present invention. FIG. 4A is a block diagram illustrating an arrangement of pixels, wirings, and the like that can be used in the display panel 700 of one embodiment of the present invention. 4B-1 and 4B-2 are schematic diagrams illustrating the arrangement of the openings 751H that can be used in the display panel 700 of one embodiment of the present invention.

<表示パネルの構成例1.>
本実施の形態で説明する表示パネル700は、信号線S1(j)と、画素702(i,j)と、を有する(図1(B−1)および図1(B−2)参照)。
<Configuration example of display panel 1. >
The display panel 700 described in this embodiment includes the signal line S1(j) and the pixel 702(i,j) (see FIGS. 1B-1 and 1B-2).

画素702(i,j)は、信号線S1(j)と電気的に接続される。 The pixel 702(i,j) is electrically connected to the signal line S1(j).

画素702(i,j)は、第1の表示素子750(i,j)と、第1の導電膜と、第2の導電膜と、第1の絶縁膜501Aと、第2の絶縁膜501Cと、画素回路530(i,j)と、第2の表示素子550(i,j)と、を有する(図2(A)および図3参照)。 The pixel 702(i,j) includes a first display element 750(i,j), a first conductive film, a second conductive film, a first insulating film 501A, and a second insulating film 501C. And a pixel circuit 530 (i, j) and a second display element 550 (i, j) (see FIGS. 2A and 3).

第1の表示素子750(i,j)は、少なくとも液晶材料を含む層753を備える。 The first display element 750(i,j) includes a layer 753 containing at least a liquid crystal material.

第1の導電膜は、第1の表示素子750(i,j)と電気的に接続される(図2(A)参照)。例えば、第1の導電膜を、第1の表示素子750(i,j)の第1の電極751(i,j)に用いることができる。 The first conductive film is electrically connected to the first display element 750(i,j) (see FIG. 2A). For example, the first conductive film can be used for the first electrode 751(i,j) of the first display element 750(i,j).

第2の導電膜は、第1の導電膜と重なる領域を備える。例えば、第2の導電膜を、スイッチSW1に用いることができるトランジスタのソース電極またはドレイン電極として機能する導電膜512Bに用いることができる。 The second conductive film has a region overlapping with the first conductive film. For example, the second conductive film can be used for the conductive film 512B which functions as a source electrode or a drain electrode of a transistor which can be used for the switch SW1.

第1の絶縁膜501Aは、第1の導電膜と液晶材料を含む層753の間に挟まれる領域を備える(図2(A)参照)。また、第1の絶縁膜501Aは液晶材料を含む層753と重畳しない領域に開口部を有する。具体的には、第1の絶縁膜501Aは開口部594B、開口部594Cを有する。換言すると、第1の絶縁膜501Aは画素702(i,j)と重畳する領域に開口部を有さない。 The first insulating film 501A includes a region sandwiched between the first conductive film and the layer 753 containing a liquid crystal material (see FIG. 2A). Further, the first insulating film 501A has an opening in a region which does not overlap with the layer 753 containing a liquid crystal material. Specifically, the first insulating film 501A has an opening 594B and an opening 594C. In other words, the first insulating film 501A does not have an opening in a region overlapping with the pixel 702(i,j).

第2の絶縁膜501Cは、第2の導電膜と第1の導電膜の間に挟まれる領域を備える。 The second insulating film 501C includes a region sandwiched between the second conductive film and the first conductive film.

画素回路530(i,j)は、第2の導電膜と電気的に接続される。例えば、第2の導電膜をソース電極またはドレイン電極として機能する導電膜512Bに用いたトランジスタを、画素回路530(i,j)のスイッチSW1に用いることができる(図2(A)および図3参照)。 The pixel circuit 530(i,j) is electrically connected to the second conductive film. For example, a transistor including the second conductive film for the conductive film 512B which functions as a source electrode or a drain electrode can be used for the switch SW1 of the pixel circuit 530(i,j) (FIGS. 2A and 3). reference).

第2の表示素子550(i,j)は、画素回路530(i,j)と電気的に接続される。 The second display element 550(i,j) is electrically connected to the pixel circuit 530(i,j).

第2の絶縁膜501Cには、第1の接続部591Aが設けられている(図2(A)参照)。 A first connection portion 591A is provided in the second insulating film 501C (see FIG. 2A).

第2の導電膜は、第1の接続部591Aにおいて第1の導電膜と電気的に接続される。例えば、導電膜512Bは、第1の導電膜を兼ねる第1の電極751(i,j)と電気的に接続される。 The second conductive film is electrically connected to the first conductive film at the first connection portion 591A. For example, the conductive film 512B is electrically connected to the first electrode 751(i,j) which also serves as the first conductive film.

画素回路530(i,j)は、信号線S1(j)と電気的に接続される(図3参照)。なお、導電膜512Aは、信号線S1(j)と電気的に接続される(図2(A)および図3参照)。 The pixel circuit 530(i,j) is electrically connected to the signal line S1(j) (see FIG. 3). Note that the conductive film 512A is electrically connected to the signal line S1(j) (see FIGS. 2A and 3).

第1の電極751(i,j)は、第2の絶縁膜501Cに埋め込まれた側端部を備える。 The first electrode 751(i,j) has a side end portion embedded in the second insulating film 501C.

また、本実施の形態で説明する表示パネルの画素回路530(i,j)は、スイッチSW1を備える。スイッチSW1はトランジスタを含み、トランジスタは、酸化物半導体を含む。 The pixel circuit 530(i,j) of the display panel described in this embodiment includes the switch SW1. The switch SW1 includes a transistor, and the transistor includes an oxide semiconductor.

また、本実施の形態で説明する表示パネルの第2の表示素子550(i,j)は、第1の表示素子750(i,j)が表示をする方向と同一の方向に表示をする機能を備える。例えば、外光を反射する強度を制御して第1の表示素子750(i,j)が表示をする方向を、破線の矢印で図中に示す。また、第2の表示素子550(i,j)が表示をする方向を、実線の矢印で図中に示す(図2(A)参照)。 The second display element 550(i,j) of the display panel described in this embodiment has a function of displaying in the same direction as the display direction of the first display element 750(i,j). Equipped with. For example, the direction in which the first display element 750(i,j) displays by controlling the intensity of external light is shown by a dashed arrow in the figure. The direction in which the second display element 550(i,j) displays is indicated by a solid arrow in the figure (see FIG. 2A).

また、本実施の形態で説明する表示パネルの第2の表示素子550(i,j)は、第1の表示素子750(i,j)が表示をする領域に囲まれた領域に表示をする機能を備える(図4(B−1)または図4(B−2)参照)。なお、第1の表示素子750(i,j)は、第1の電極751(i,j)と重なる領域に表示をし、第2の表示素子550(i,j)は、開口部751Hと重なる領域に表示をする。 In addition, the second display element 550(i,j) of the display panel described in this embodiment displays in a region surrounded by a region where the first display element 750(i,j) displays. It has a function (see FIG. 4B-1 or FIG. 4B-2). Note that the first display element 750(i,j) displays in a region overlapping with the first electrode 751(i,j), and the second display element 550(i,j) has an opening 751H. Display in the overlapping area.

また、本実施の形態で説明する表示パネルの第1の表示素子750(i,j)は、入射する光を反射する機能を備える反射膜と、反射する光の強さを制御する機能と、を有する。そして、反射膜は、開口部751Hを備える。なお、例えば、第1の表示素子750(i,j)の反射膜に、第1の導電膜または第1の電極751(i,j)等を用いることができる。 Further, the first display element 750(i,j) of the display panel described in this embodiment has a reflective film having a function of reflecting incident light, a function of controlling the intensity of reflected light, and Have. The reflective film has an opening 751H. Note that, for example, the first conductive film, the first electrode 751(i,j), or the like can be used for the reflective film of the first display element 750(i,j).

また、第2の表示素子550(i,j)は、開口部751Hに向けて光を射出する機能を有する。 Further, the second display element 550(i,j) has a function of emitting light toward the opening 751H.

また、本実施の形態で説明する表示パネルは、画素702(i,j)と、一群の画素702(i,1)乃至画素702(i,n)と、他の一群の画素702(1,j)乃至画素702(m,j)と、走査線G1(i)と、を有する(図4(A)参照)。なお、iは1以上m以下の整数であり、jは1以上n以下の整数であり、mおよびnは1以上の整数である。 The display panel described in this embodiment includes a pixel 702(i,j), a group of pixels 702(i,1) to 702(i,n), and another group of pixels 702(1, j) to the pixel 702(m, j) and the scan line G1(i) (see FIG. 4A). In addition, i is an integer of 1 or more and m or less, j is an integer of 1 or more and n or less, and m and n are integers of 1 or more.

また、本実施の形態で説明する表示パネルは、走査線G2(i)と、配線CSCOMと、配線ANOと、を有する。 The display panel described in this embodiment includes the scan line G2(i), the wiring CSCOM, and the wiring ANO.

一群の画素702(i,1)乃至画素702(i,n)は、画素702(i,j)を含み、行方向(図中に矢印Rで示す方向)に配設される。 The group of pixels 702(i,1) to 702(i,n) includes the pixel 702(i,j) and is arranged in the row direction (direction shown by arrow R in the figure).

また、他の一群の画素702(1,j)乃至画素702(m,j)は、画素702(i,j)を含み、行方向と交差する列方向(図中に矢印Cで示す方向)に配設される。 Further, another group of pixels 702(1,j) to 702(m,j) includes the pixel 702(i,j), and extends in the column direction intersecting the row direction (direction indicated by arrow C in the figure). It is installed in.

走査線G1(i)は、行方向に配設される一群の画素702(i,1)乃至画素702(i,n)と電気的に接続される。 The scan line G1(i) is electrically connected to the group of pixels 702(i, 1) to 702(i, n) arranged in the row direction.

列方向に配設される他の一群の画素702(1,j)乃至画素702(m,j)は、信号線S1(j)と電気的に接続される。 Another group of pixels 702(1,j) to 702(m,j) arranged in the column direction are electrically connected to the signal line S1(j).

例えば、画素702(i,j)の行方向に隣接する画素702(i,j+1)は、画素702(i,j)に対する開口部751Hの配置と異なるように画素702(i,j+1)に配置される開口部を備える(図4(B−1)参照)。 For example, the pixel 702(i,j+1) adjacent to the pixel 702(i,j) in the row direction is arranged in the pixel 702(i,j+1) differently from the arrangement of the opening 751H with respect to the pixel 702(i,j). (See FIG. 4(B-1)).

例えば、画素702(i,j)の列方向に隣接する画素702(i+1,j)は、画素702(i,j)に対する開口部751Hの配置と異なるように画素702(i+1,j)に配置される開口部を備える(図4(B−2)参照)。なお、例えば、第1の電極751(i,j)を反射膜に用いることができる。 For example, the pixel 702(i+1, j) adjacent to the pixel 702(i, j) in the column direction is arranged in the pixel 702(i+1, j) differently from the arrangement of the opening 751H for the pixel 702(i, j). (See FIG. 4B-2). Note that, for example, the first electrode 751(i,j) can be used for the reflective film.

上記本発明の一態様の表示パネルは、第1の表示素子と、第1の表示素子と電気的に接続される第1の導電膜と、第1の導電膜と重なる領域を備える第2の導電膜と、第2の導電膜と第1の導電膜の間に挟まれる領域を備える絶縁膜と、第2の導電膜と電気的に接続される画素回路と、画素回路と電気的に接続される第2の表示素子と、を含み、第2の絶縁膜は開口部を備え、第2の導電膜は第1の導電膜と開口部で電気的に接続される。 The display panel of one embodiment of the present invention includes a first display element, a first conductive film which is electrically connected to the first display element, and a second overlapping area which overlaps with the first conductive film. A conductive film, an insulating film having a region sandwiched between the second conductive film and the first conductive film, a pixel circuit electrically connected to the second conductive film, and a pixel circuit electrically connected The second insulating film is provided with an opening, and the second conductive film is electrically connected to the first conductive film through the opening.

これにより、例えば同一の工程を用いて形成することができる画素回路を用いて、第1の表示素子と、第1の表示素子とは異なる方法を用いて表示をする第2の表示素子と、を駆動することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。 Accordingly, for example, by using the pixel circuit that can be formed by using the same process, the first display element, and the second display element that performs display using a method different from that of the first display element, Can be driven. As a result, it is possible to provide a novel display panel that is highly convenient or reliable.

また、本発明の一態様の表示パネルは、第1の表示素子と第2の表示素子をそれぞれ独立して駆動させることができる。例えば、屋外昼光下等の非常に明るい環境では第1の表示素子のみを駆動させることで、表示パネルの消費電力を抑えることができる。また、屋外曇天下や室内蛍光灯下等の明るい環境では、第1の表示素子および第2の表示素子を駆動させることで、表示品位の高い表示を行うことができる。また、夜間の屋外や照明のない室内等の暗い環境では、表示パネルの表示において高輝度であることが要求されないため、第2の表示素子のみを駆動させることで消費電力を抑えつつ表示品位の高い表示を行うことができる。 In the display panel of one embodiment of the present invention, the first display element and the second display element can be driven independently. For example, the power consumption of the display panel can be suppressed by driving only the first display element in a very bright environment such as outdoor daylight. Further, in a bright environment such as under cloudy weather outdoors or under an indoor fluorescent lamp, by driving the first display element and the second display element, display with high display quality can be performed. In a dark environment such as outdoors at night or in a room without lighting, it is not required that the display on the display panel have high brightness. Therefore, by driving only the second display element, power consumption is suppressed and display quality is reduced. A high display can be performed.

また、本実施の形態で説明する表示パネルは、端子519Bと、導電膜511Bと、を有する(図2(A)参照)。 The display panel described in this embodiment includes the terminal 519B and the conductive film 511B (see FIG. 2A).

第2の絶縁膜501Cは、端子519Bおよび導電膜511Bの間に挟まれる領域を備える。また、第2の絶縁膜501Cは、第3の接続部591Bが設けられている。 The second insulating film 501C includes a region sandwiched between the terminal 519B and the conductive film 511B. In addition, the second insulating film 501C is provided with a third connection portion 591B.

端子519Bは、第3の接続部591Bにおいて導電膜511Bと電気的に接続される。また、導電膜511Bは、画素回路530(i,j)と電気的に接続される。なお、例えば、第1の電極751(i,j)または第1の導電膜を反射膜に用いる場合、端子519Bの接点として機能する面は、第1の電極751(i,j)の、第1の表示素子750(i,j)に入射する光に向いている面と同じ方向を向いている。 The terminal 519B is electrically connected to the conductive film 511B at the third connection portion 591B. The conductive film 511B is electrically connected to the pixel circuit 530(i,j). Note that, for example, when the first electrode 751(i,j) or the first conductive film is used for the reflective film, the surface functioning as a contact of the terminal 519B is the first electrode 751(i,j) The first display element 750(i,j) faces the same direction as the surface facing the light entering.

これにより、端子を介して電力または信号を、画素回路に供給することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。 Accordingly, power or a signal can be supplied to the pixel circuit through the terminal. As a result, it is possible to provide a novel display panel that is highly convenient or reliable.

また、本実施の形態で説明する表示パネルは、第1の絶縁膜501Aが画素702(i,j)と重畳する領域に開口部を有さないことで、液晶材料を含む層753側から第2の表示素子550(i,j)へ水分等の不純物が侵入することを抑制できる。その結果、信頼性に優れた表示パネルを提供することができる。 In the display panel described in this embodiment, the first insulating film 501A does not have an opening in a region where the first insulating film 501A overlaps with the pixel 702(i,j); It is possible to prevent impurities such as water from entering the second display element 550(i,j). As a result, a highly reliable display panel can be provided.

また、端子519Bには、開口部594Bに設けられた異方性導電接続層ACF1を介してフレキシブルプリント基板FPC1が電気的に接続される。 The flexible printed circuit board FPC1 is electrically connected to the terminal 519B through the anisotropic conductive connection layer ACF1 provided in the opening 594B.

また、本実施の形態で説明する表示パネルの第1の表示素子750(i,j)は、液晶材料を含む層753と、第1の電極751(i,j)および第2の電極752と、を備える。なお、第2の電極752は、第1の電極751(i,j)との間に液晶材料の配向を制御する電界が形成されるように配置される。 The first display element 750(i,j) of the display panel described in this embodiment includes a layer 753 containing a liquid crystal material, a first electrode 751(i,j), and a second electrode 752. , Is provided. Note that the second electrode 752 is arranged so that an electric field for controlling alignment of the liquid crystal material is formed between the second electrode 752 and the first electrode 751(i,j).

また、本実施の形態で説明する表示パネルは、配向膜AF1および配向膜AF2を備える。配向膜AF2は、配向膜AF1との間に液晶材料を含む層753を挟むように配設される。 The display panel described in this embodiment includes an alignment film AF1 and an alignment film AF2. The alignment film AF2 is provided so that the layer 753 containing a liquid crystal material is sandwiched between the alignment film AF2 and the alignment film AF1.

また、本実施の形態で説明する表示パネルの第2の表示素子550(i,j)は、第3の電極551(i,j)と、第4の電極552と、発光性の有機化合物を含む層553(j)と、を備える。 In addition, the second display element 550(i,j) of the display panel described in this embodiment includes the third electrode 551(i,j), the fourth electrode 552, and a light-emitting organic compound. And a containing layer 553(j).

第4の電極552は、第3の電極551(i,j)と重なる領域を備える。発光性の有機化合物を含む層553(j)は、第3の電極551(i,j)および第4の電極552の間に配設される。そして、第3の電極551(i,j)は、第2の接続部592において、画素回路530(i,j)と電気的に接続される。 The fourth electrode 552 has a region overlapping with the third electrode 551(i,j). The layer 553(j) containing a light-emitting organic compound is provided between the third electrode 551(i,j) and the fourth electrode 552. Then, the third electrode 551(i,j) is electrically connected to the pixel circuit 530(i,j) at the second connection portion 592.

また、本実施の形態で説明する表示パネルの画素702(i,j)は、着色膜CF1と、遮光膜BMと、絶縁膜771と、機能膜770Pと、を有する。 The pixel 702(i,j) of the display panel described in this embodiment includes the coloring film CF1, the light-blocking film BM, the insulating film 771, and the functional film 770P.

着色膜CF1は、第1の表示素子750(i,j)と重なる領域を備える。遮光膜BMは、第1の表示素子750(i,j)と重なる領域に開口部を備える。 The coloring film CF1 includes a region overlapping with the first display element 750(i,j). The light-blocking film BM has an opening in a region overlapping with the first display element 750(i,j).

絶縁膜771は、着色膜CF1と液晶材料を含む層753の間または遮光膜BMと液晶材料を含む層753の間に配設される。これにより、着色膜CF1の厚さに基づく凹凸を平坦にすることができる。または、遮光膜BMまたは着色膜CF1等から液晶材料を含む層753への不純物の拡散を、抑制することができる。 The insulating film 771 is provided between the colored film CF1 and the layer 753 containing a liquid crystal material or between the light-blocking film BM and the layer 753 containing a liquid crystal material. Thereby, the unevenness based on the thickness of the colored film CF1 can be flattened. Alternatively, diffusion of impurities from the light-blocking film BM, the coloring film CF1, or the like into the layer 753 containing a liquid crystal material can be suppressed.

機能膜770Pは、第1の表示素子750(i,j)と重なる領域を備える。機能膜770Pは、第1の表示素子750(i,j)との間に基板770を挟むように配設される。 The functional film 770P includes a region overlapping with the first display element 750(i,j). The functional film 770P is provided so as to sandwich the substrate 770 between the functional film 770P and the first display element 750(i,j).

また、本実施の形態で説明する表示パネルは、基板570と、基板770と、機能層520と、を有する。 The display panel described in this embodiment includes a substrate 570, a substrate 770, and a functional layer 520.

基板770は、基板570と重なる領域を備える。機能層520は、基板570および基板770の間に配設される。 The substrate 770 has a region overlapping with the substrate 570. The functional layer 520 is disposed between the substrate 570 and the substrate 770.

機能層520は、スイッチSW1を含む画素回路530(i,j)と、第2の表示素子550(i,j)と、絶縁膜521と、絶縁膜528と、を含む。また、機能層520は、絶縁膜518および絶縁膜516を含む。 The functional layer 520 includes a pixel circuit 530(i,j) including the switch SW1, a second display element 550(i,j), an insulating film 521, and an insulating film 528. Further, the functional layer 520 includes an insulating film 518 and an insulating film 516.

絶縁膜521は、画素回路530(i,j)および第2の表示素子550(i,j)の間に配設される。 The insulating film 521 is provided between the pixel circuit 530(i,j) and the second display element 550(i,j).

絶縁膜528は、絶縁膜521および基板570の間に配設され、第2の表示素子550(i,j)と重なる領域に開口部を備える。第3の電極551(i,j)の周縁に沿って形成される絶縁膜528は、第3の電極551(i,j)および第4の電極552の短絡を防止することができる。 The insulating film 528 is provided between the insulating film 521 and the substrate 570 and has an opening in a region overlapping with the second display element 550(i,j). The insulating film 528 formed along the periphery of the third electrode 551(i,j) can prevent a short circuit between the third electrode 551(i,j) and the fourth electrode 552.

絶縁膜518は、絶縁膜521および画素回路530(i,j)の間に配設される領域を備え、絶縁膜516は、絶縁膜518および画素回路530(i,j)の間に配設される領域を備える。 The insulating film 518 includes a region provided between the insulating film 521 and the pixel circuit 530(i,j), and the insulating film 516 is provided between the insulating film 518 and the pixel circuit 530(i,j). Area.

また、本実施の形態で説明する表示パネルは、接合層505と、封止材705と、構造体KB1と、を有する。 The display panel described in this embodiment includes the bonding layer 505, the sealing material 705, and the structure KB1.

接合層505は、機能層520および基板570の間に配設され、機能層520および基板570を貼り合せる機能を備える。 The bonding layer 505 is provided between the functional layer 520 and the substrate 570 and has a function of bonding the functional layer 520 and the substrate 570 together.

封止材705は、機能層520および基板770の間に配設され、機能層520および基板770を貼り合わせる機能を備える。 The sealing material 705 is provided between the functional layer 520 and the substrate 770 and has a function of bonding the functional layer 520 and the substrate 770 together.

構造体KB1は、機能層520および基板770の間に所定の間隙を設ける機能を備える。 The structure KB1 has a function of providing a predetermined gap between the functional layer 520 and the substrate 770.

また、本実施の形態で説明する表示パネルは、端子519Cと、導電膜511Cと、導電体CPと、を有する。 The display panel described in this embodiment includes the terminal 519C, the conductive film 511C, and the conductor CP.

第2の絶縁膜501Cは、端子519Cおよび導電膜511Cの間に挟まれる領域を備える。また、第2の絶縁膜501Cには、第3の接続部591Cが設けられている。 The second insulating film 501C includes a region sandwiched between the terminal 519C and the conductive film 511C. Further, the second insulating film 501C is provided with a third connection portion 591C.

端子519Cは、第3の接続部591Cにおいて導電膜511Cと電気的に接続される。また、導電膜511Cは、画素回路530(i,j)と電気的に接続される。 The terminal 519C is electrically connected to the conductive film 511C at the third connection portion 591C. The conductive film 511C is electrically connected to the pixel circuit 530(i,j).

導電体CPは、端子519Cと第2の電極752の間に挟まれ、端子519Cと第2の電極752を電気的に接続する。例えば、導電性の粒子を導電体CPに用いることができる。 The conductor CP is sandwiched between the terminal 519C and the second electrode 752 and electrically connects the terminal 519C and the second electrode 752. For example, conductive particles can be used for the conductor CP.

また、本実施の形態で説明する表示パネルは、駆動回路GDと、駆動回路SDと、を有する(図1(A)および図4(A)参照)。 In addition, the display panel described in this embodiment includes a driver circuit GD and a driver circuit SD (see FIGS. 1A and 4A).

駆動回路GDは、走査線G1(i)と電気的に接続される。駆動回路GDは、例えばトランジスタMDを備える。具体的には、画素回路530(i,j)に含まれるトランジスタと同じ工程で形成することができる半導体膜を含むトランジスタをトランジスタMDに用いることができる(図2(A)および図2(C)参照)。 The driver circuit GD is electrically connected to the scan line G1(i). The drive circuit GD includes, for example, a transistor MD. Specifically, a transistor including a semiconductor film which can be formed in the same step as the transistor included in the pixel circuit 530(i,j) can be used for the transistor MD (FIGS. 2A and 2C). )reference).

駆動回路SDは、信号線S1(j)と電気的に接続される。駆動回路SDは、例えば端子519Bまたは端子519Cと同一の工程で形成することができる端子に導電材料を用いて電気的に接続される。 The drive circuit SD is electrically connected to the signal line S1(j). The driver circuit SD is electrically connected to a terminal which can be formed in the same step as the terminal 519B or the terminal 519C by using a conductive material, for example.

以下に、表示パネルを構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。 The individual elements constituting the display panel will be described below. Note that these configurations cannot be clearly separated, and one configuration may double as another configuration or may include part of another configuration.

例えば第1の導電膜を、第1の電極751(i,j)に用いることができる。また、第1の導電膜を、反射膜に用いることができる。 For example, the first conductive film can be used for the first electrode 751(i,j). Further, the first conductive film can be used as the reflective film.

また、第2の導電膜を、トランジスタのソース電極またはドレイン電極の機能を備える導電膜512Bに用いることができる。 Further, the second conductive film can be used as the conductive film 512B having a function of a source electrode or a drain electrode of a transistor.

《構成例1.》
本発明の一態様の表示パネルは、基板570、基板770、構造体KB1封止材705または接合層505、を有する。
<<Configuration Example 1. 》
The display panel of one embodiment of the present invention includes the substrate 570, the substrate 770, the structure KB1 sealing material 705, or the bonding layer 505.

また、本発明の一態様の表示パネルは、機能層520、絶縁膜521、絶縁膜528、を有する。 In addition, the display panel of one embodiment of the present invention includes the functional layer 520, the insulating film 521, and the insulating film 528.

また、本発明の一態様の表示パネルは、信号線S1(j)、信号線S2(j)、走査線G1(i)、走査線G2(i)、配線CSCOM、配線ANOを有する。 Further, the display panel of one embodiment of the present invention includes the signal line S1(j), the signal line S2(j), the scan line G1(i), the scan line G2(i), the wiring CSCOM, and the wiring ANO.

また、本発明の一態様の表示パネルは、第1の導電膜または第2の導電膜を有する。 In addition, the display panel of one embodiment of the present invention includes the first conductive film or the second conductive film.

また、本発明の一態様の表示パネルは、端子519B、端子519C、導電膜511Bまたは導電膜511Cを有する。 Further, the display panel of one embodiment of the present invention includes the terminal 519B, the terminal 519C, the conductive film 511B, or the conductive film 511C.

また、本発明の一態様の表示パネルは、画素回路530(i,j)、スイッチSW1、を有する。 The display panel of one embodiment of the present invention includes the pixel circuit 530(i,j) and the switch SW1.

また、本発明の一態様の表示パネルは、第1の表示素子750(i,j)、第1の電極751(i,j)、反射膜、開口部751H、液晶材料を含む層753、第2の電極752、を有する。 In addition, a display panel of one embodiment of the present invention includes a first display element 750(i,j), a first electrode 751(i,j), a reflective film, an opening 751H, a layer 753 containing a liquid crystal material, Two electrodes 752.

また、本発明の一態様の表示パネルは、配向膜AF1、配向膜AF2、着色膜CF1、遮光膜BM、絶縁膜771、機能膜770Pを有する。 In addition, the display panel of one embodiment of the present invention includes an alignment film AF1, an alignment film AF2, a coloring film CF1, a light-blocking film BM, an insulating film 771, and a functional film 770P.

また、本発明の一態様の表示パネルは、第2の表示素子550(i,j)、3の電極551(i,j)、第4の電極552または発光性の有機化合物を含む層553(j)を有する。 In the display panel of one embodiment of the present invention, the second display element 550(i,j), the third electrode 551(i,j), the fourth electrode 552, or the layer 553 containing a light-emitting organic compound ( j).

また、本発明の一態様の表示パネルは、第2の絶縁膜501Cを有する。 In addition, the display panel of one embodiment of the present invention includes the second insulating film 501C.

また、本発明の一態様の表示パネルは、駆動回路GDまたは駆動回路SDを有する。 In addition, the display panel of one embodiment of the present invention includes the driver circuit GD or the driver circuit SD.

《基板570》
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板570等に用いることができる。具体的には厚さ0.7mmの無アルカリガラスを用いることができる。
<Substrate 570>
A material having heat resistance high enough to withstand heat treatment in a manufacturing process can be used for the substrate 570 or the like. Specifically, a non-alkali glass having a thickness of 0.7 mm can be used.

例えば、第6世代(1500mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800mm)、第10世代(2950mm×3400mm)等の面積が大きなガラス基板を基板570等に用いることができる。これにより、大型の表示装置を作製することができる。 For example, the areas of the sixth generation (1500 mm×1850 mm), the seventh generation (1870 mm×2200 mm), the eighth generation (2200 mm×2400 mm), the ninth generation (2400 mm×2800 mm), the tenth generation (2950 mm×3400 mm), etc. A large glass substrate can be used as the substrate 570 or the like. Thereby, a large-sized display device can be manufactured.

有機材料、無機材料または有機材料と無機材料等の複合材料等を基板570等に用いることができる。例えば、ガラス、セラミックス、金属等の無機材料を基板570等に用いることができる。 An organic material, an inorganic material, a composite material of an organic material and an inorganic material, or the like can be used for the substrate 570 or the like. For example, an inorganic material such as glass, ceramics, or metal can be used for the substrate 570 or the like.

具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、石英またはサファイア等を、基板570等に用いることができる。具体的には、無機酸化物膜、無機窒化物膜または無機酸窒化物膜等を、基板570等に用いることができる。例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、アルミナ膜等を、基板570等に用いることができる。SUSまたはアルミニウム等を、基板570等に用いることができる。 Specifically, non-alkali glass, soda-lime glass, potash glass, crystal glass, quartz, sapphire, or the like can be used for the substrate 570 or the like. Specifically, an inorganic oxide film, an inorganic nitride film, an inorganic oxynitride film, or the like can be used for the substrate 570 or the like. For example, silicon oxide, silicon nitride, silicon oxynitride, an alumina film, or the like can be used for the substrate 570 or the like. SUS, aluminum, or the like can be used for the substrate 570 or the like.

例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板等を基板570等に用いることができる。これにより、半導体素子を基板570等に形成することができる。 For example, a single crystal semiconductor substrate formed of silicon or silicon carbide, a polycrystalline semiconductor substrate, a compound semiconductor substrate such as silicon germanium, an SOI substrate, or the like can be used for the substrate 570 or the like. Accordingly, the semiconductor element can be formed on the substrate 570 or the like.

例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板570等に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板570等に用いることができる。 For example, an organic material such as resin, resin film, or plastic can be used for the substrate 570 or the like. Specifically, a resin film or a resin plate of polyester, polyolefin, polyamide, polyimide, polycarbonate, acrylic resin, or the like can be used for the substrate 570 or the like.

例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を基板570等に用いることができる。例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板570等に用いることができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を、基板570等に用いることができる。 For example, a metal plate, a thin glass plate, or a composite material in which a film of an inorganic material or the like is attached to a resin film or the like can be used for the substrate 570 or the like. For example, a composite material in which a fibrous or particulate metal, glass, an inorganic material, or the like is dispersed in a resin film can be used for the substrate 570 or the like. For example, a composite material in which a fibrous or particulate resin, an organic material, or the like is dispersed in an inorganic material can be used for the substrate 570 or the like.

また、単層の材料または複数の層が積層された材料を、基板570等に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基板570等に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複数の膜が積層された材料を、基板570等に用いることができる。または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された材料を、基板570等に用いることができる。 Further, a single-layer material or a material in which a plurality of layers is stacked can be used for the substrate 570 or the like. For example, a material in which a base material and an insulating film or the like which prevents diffusion of impurities contained in the base material are stacked can be used for the substrate 570 and the like. Specifically, a material in which one or a plurality of films selected from a silicon oxide layer, a silicon nitride layer, a silicon oxynitride layer, or the like for preventing diffusion of glass and impurities contained in glass is stacked is used for the substrate 570 or the like. be able to. Alternatively, a material in which a resin and a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like which prevent diffusion of impurities passing through the resin are stacked can be used for the substrate 570 or the like.

具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層体等を基板570等に用いることができる。 Specifically, a resin film such as polyester, polyolefin, polyamide, polyimide, polycarbonate, or acrylic resin, a resin plate, or a laminate can be used for the substrate 570 or the like.

具体的には、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミド等)、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシリコーンなどのシロキサン結合を有する樹脂を含む材料を基板570等に用いることができる。 Specifically, a material containing a resin having a siloxane bond such as polyester, polyolefin, polyamide (nylon, aramid, or the like), polyimide, polycarbonate, polyurethane, acrylic resin, epoxy resin, or silicone can be used for the substrate 570 or the like.

具体的には、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)またはアクリル等を基板570等に用いることができる。 Specifically, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyether sulfone (PES), acrylic, or the like can be used for the substrate 570 or the like.

また、紙または木材などを基板570等に用いることができる。 Further, paper, wood, or the like can be used for the substrate 570 or the like.

例えば、可撓性を有する基板を基板570等に用いることができる。 For example, a flexible substrate can be used as the substrate 570 or the like.

なお、トランジスタまたは容量素子等を基板に直接形成する方法を用いることができる。また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは容量素子等を形成し、形成されたトランジスタまたは容量素子等を基板570等に転置する方法を用いることができる。これにより、例えば可撓性を有する基板にトランジスタまたは容量素子等を形成できる。 Note that a method of forming a transistor, a capacitor, or the like directly on the substrate can be used. Further, for example, a method can be used in which a transistor, a capacitor, or the like is formed over a substrate for a process that has heat resistance to heat applied during a manufacturing process, and the formed transistor, the capacitor, or the like is transferred to the substrate 570 or the like. Accordingly, for example, a transistor, a capacitor, or the like can be formed over a flexible substrate.

《基板770》
例えば、透光性を備える材料を基板770に用いることができる。具体的には、基板570に用いることができる材料から選択された材料を基板770に用いることができる。具体的には厚さ0.7mmまたは厚さ0.1mm程度まで研磨した無アルカリガラスを用いることができる。
<Substrate 770>
For example, a material having a light-transmitting property can be used for the substrate 770. Specifically, a material selected from the materials that can be used for the substrate 570 can be used for the substrate 770. Specifically, non-alkali glass polished to a thickness of 0.7 mm or a thickness of about 0.1 mm can be used.

《構造体KB1》
例えば、有機材料、無機材料または有機材料と無機材料の複合材料を構造体KB1等に用いることができる。これにより、構造体KB1等を挟む構成の間に所定の間隔を設けることができる。
<<Structure KB1>>
For example, an organic material, an inorganic material, or a composite material of an organic material and an inorganic material can be used for the structure KB1 and the like. Thereby, a predetermined space can be provided between the structures sandwiching the structure KB1 and the like.

具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の複合材料などを構造体KB1等に用いることができる。また、感光性を有する材料を用いて形成してもよい。 Specifically, polyester, polyolefin, polyamide, polyimide, polycarbonate, polysiloxane, acrylic resin, or the like, or a composite material of a plurality of resins selected from these, or the like can be used for the structure KB1 or the like. Alternatively, a photosensitive material may be used.

《封止材705》
無機材料、有機材料または無機材料と有機材料の複合材料等を封止材705等に用いることができる。
<<Sealing material 705>>
An inorganic material, an organic material, a composite material of an inorganic material and an organic material, or the like can be used for the sealing material 705 or the like.

例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、封止材705等に用いることができる。 For example, an organic material such as a heat-meltable resin or a curable resin can be used for the sealing material 705 and the like.

例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または/および嫌気型接着剤等の有機材料を封止材705等に用いることができる。 For example, an organic material such as a reaction curable adhesive, a photocurable adhesive, a thermosetting adhesive, and/or an anaerobic adhesive can be used for the sealing material 705 and the like.

具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、PVC(ポリビニルクロライド)樹脂、PVB(ポリビニルブチラル)樹脂、EVA(エチレンビニルアセテート)樹脂等を含む接着剤を封止材705等に用いることができる。 Specifically, an adhesive containing an epoxy resin, an acrylic resin, a silicone resin, a phenol resin, a polyimide resin, an imide resin, a PVC (polyvinyl chloride) resin, a PVB (polyvinyl butyral) resin, an EVA (ethylene vinyl acetate) resin, or the like. Can be used for the sealing material 705 and the like.

《接合層505》
例えば、封止材705に用いることができる材料を接合層505に用いることができる。
<<Joining layer 505>>
For example, a material that can be used for the sealing material 705 can be used for the bonding layer 505.

《絶縁膜521》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を、絶縁膜521等に用いることができる。
<<Insulation film 521>>
For example, an insulating inorganic material, an insulating organic material, or an insulating composite material containing an inorganic material and an organic material can be used for the insulating film 521 and the like.

具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜等またはこれらから選ばれた複数を積層した積層材料を、絶縁膜521等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれらから選ばれた複数を積層した積層材料を含む膜を、絶縁膜521等に用いることができる。 Specifically, an inorganic oxide film, an inorganic nitride film, an inorganic oxynitride film, or the like, or a stacked material in which a plurality of these are stacked can be used for the insulating film 521 and the like. For example, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, an aluminum oxide film, or the like, or a film containing a stacked material in which a plurality of these films are stacked can be used for the insulating film 521 and the like.

具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積層材料もしくは複合材料などを絶縁膜521等に用いることができる。また、感光性を有する材料を用いて形成してもよい。 Specifically, polyester, polyolefin, polyamide, polyimide, polycarbonate, polysiloxane, acrylic resin, or the like, or a laminated material or a composite material of a plurality of resins selected from these can be used for the insulating film 521 or the like. Alternatively, a photosensitive material may be used.

これにより、例えば絶縁膜521と重なるさまざまな構造に由来する段差を平坦化することができる。 This makes it possible to flatten the steps caused by various structures overlapping the insulating film 521, for example.

《絶縁膜528》
例えば、絶縁膜521に用いることができる材料を絶縁膜528等に用いることができる。具体的には、厚さ1μmのポリイミドを含む膜を絶縁膜528に用いることができる。
<<Insulation film 528>>
For example, a material that can be used for the insulating film 521 can be used for the insulating film 528 and the like. Specifically, a film containing polyimide having a thickness of 1 μm can be used for the insulating film 528.

《第1の絶縁膜501A》
例えば、絶縁膜521に用いることができる材料を第1の絶縁膜501Aに用いることができる。具体的には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれらから選ばれた複数を積層した積層材料を含む膜を第1の絶縁膜501Aに用いることができる。特に、第1の絶縁膜501Aが窒化シリコン膜を含むことが好ましい。このような構成とすることで、液晶材料を含む層753側から第2の表示素子550(i,j)へ水分等の不純物が侵入することを効果的に抑制できるため、本発明の一態様の表示パネルを信頼性に優れたものとすることができる。
<<First Insulating Film 501A>>
For example, a material that can be used for the insulating film 521 can be used for the first insulating film 501A. Specifically, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, an aluminum oxide film, or the like, or a film including a stacked material in which a plurality of these films are stacked can be used for the first insulating film 501A. In particular, it is preferable that the first insulating film 501A include a silicon nitride film. With such a structure, an impurity such as moisture can be effectively prevented from entering the second display element 550(i, j) from the layer 753 containing a liquid crystal material side; therefore, one embodiment of the present invention The display panel can be made highly reliable.

なお、第1の絶縁膜501Aの膜厚が厚すぎると、第1の表示素子750(i,j)における液晶の応答性が低くなる場合がある。また、第1の絶縁膜501Aの膜厚が薄すぎると上記の不純物侵入を抑制する効果が落ちる場合がある。以上のことから、第1の絶縁膜501Aの膜厚は、第2の表示素子550(i,j)に要求される信頼性を満たしたうえで可能な限り薄くすることが好ましい。 Note that if the thickness of the first insulating film 501A is too thick, the response of the liquid crystal in the first display element 750(i,j) might be low. Further, if the thickness of the first insulating film 501A is too thin, the effect of suppressing the intrusion of impurities may be reduced. From the above, it is preferable that the thickness of the first insulating film 501A be as thin as possible while satisfying the reliability required for the second display element 550(i,j).

《第2の絶縁膜501C》
例えば、絶縁膜521に用いることができる材料を第2の絶縁膜501Cに用いることができる。具体的には、シリコンおよび酸素を含む材料を第2の絶縁膜501Cに用いることができる。これにより、画素回路または第2の表示素子等への不純物の拡散を抑制することができる。
<<Second insulating film 501C>>
For example, a material that can be used for the insulating film 521 can be used for the second insulating film 501C. Specifically, a material containing silicon and oxygen can be used for the second insulating film 501C. This can suppress diffusion of impurities into the pixel circuit, the second display element, or the like.

例えば、シリコン、酸素および窒素を含む厚さ200nmの膜を第2の絶縁膜501Cに用いることができる。 For example, a 200-nm-thick film containing silicon, oxygen, and nitrogen can be used as the second insulating film 501C.

なお、第2の絶縁膜501Cには、第1の接続部591A、第3の接続部591Bおよび第3の接続部591Cが設けられている。 Note that the second insulating film 501C is provided with a first connecting portion 591A, a third connecting portion 591B, and a third connecting portion 591C.

《配線、端子、導電膜》
導電性を備える材料を配線等に用いることができる。具体的には、導電性を備ええる材料を、信号線S1(j)、信号線S2(j)、走査線G1(i)、走査線G2(i)、配線CSCOM、配線ANO、端子519B、端子519C、導電膜511Bまたは導電膜511C等に用いることができる。
<< Wiring, terminal, conductive film >>
A material having conductivity can be used for the wiring and the like. Specifically, a material having conductivity can be used as the signal line S1(j), the signal line S2(j), the scan line G1(i), the scan line G2(i), the wiring CSCOM, the wiring ANO, the terminal 519B, and the like. It can be used for the terminal 519C, the conductive film 511B, the conductive film 511C, or the like.

例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを配線等に用いることができる。 For example, an inorganic conductive material, an organic conductive material, a metal, a conductive ceramics, or the like can be used for the wiring or the like.

具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素などを、配線等に用いることができる。または、上述した金属元素を含む合金などを、配線等に用いることができる。特に、銅とマンガンの合金がウェットエッチング法を用いた微細加工に好適である。 Specifically, a metal element selected from aluminum, gold, platinum, silver, copper, chromium, tantalum, titanium, molybdenum, tungsten, nickel, iron, cobalt, palladium, or manganese can be used for the wiring and the like. .. Alternatively, an alloy containing the above metal element or the like can be used for the wiring or the like. In particular, an alloy of copper and manganese is suitable for fine processing using a wet etching method.

具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を配線等に用いることができる。 Specifically, a two-layer structure in which a titanium film is stacked over an aluminum film, a two-layer structure in which a titanium film is stacked over a titanium nitride film, a two-layer structure in which a tungsten film is stacked over a titanium nitride film, a tantalum nitride film, or A two-layer structure in which a tungsten film is stacked on a tungsten nitride film, a three-layer structure in which a titanium film and an aluminum film are stacked on the titanium film, and a titanium film is further formed thereover can be used for wiring or the like. ..

具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を、配線等に用いることができる。 Specifically, a conductive oxide such as indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, or zinc oxide to which gallium is added can be used for the wiring or the like.

具体的には、グラフェンまたはグラファイトを含む膜を配線等に用いることができる。 Specifically, a film containing graphene or graphite can be used for a wiring or the like.

例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。 For example, by forming a film containing graphene oxide and reducing the film containing graphene oxide, a film containing graphene can be formed. Examples of the reducing method include a method of applying heat and a method of using a reducing agent.

具体的には、導電性高分子を配線等に用いることができる。 Specifically, a conductive polymer can be used for wiring or the like.

《第1の導電膜、第2の導電膜》
例えば、配線等に用いることができる材料を第1の導電膜または第2の導電膜に用いることができる。
<<First Conductive Film, Second Conductive Film>>
For example, a material that can be used for a wiring or the like can be used for the first conductive film or the second conductive film.

また、第1の電極571(i,j)または配線等を第1の導電膜に用いることができる。 Further, the first electrode 571(i,j), the wiring, or the like can be used for the first conductive film.

また、スイッチSW1に用いることができるトランジスタの導電膜512Bまたは配線等を第2の導電膜に用いることができる。 Further, the conductive film 512B of the transistor which can be used for the switch SW1, a wiring, or the like can be used as the second conductive film.

《画素回路530(i,j)》
画素回路530(i,j)は、信号線S1(j)、信号線S2(j)、走査線G1(i)、走査線G2(i)、配線CSCOMおよび配線ANOと電気的に接続される(図3参照)。
<<Pixel Circuit 530(i,j)>>
The pixel circuit 530(i,j) is electrically connected to the signal line S1(j), the signal line S2(j), the scan line G1(i), the scan line G2(i), the wiring CSCOM, and the wiring ANO. (See Figure 3).

画素回路530(i,j+1)は、信号線S1(j+1)、信号線S2(j+1)、走査線G1(i)、走査線G2(i)、配線CSCOMおよび配線ANOと電気的に接続される。 The pixel circuit 530(i,j+1) is electrically connected to the signal line S1(j+1), the signal line S2(j+1), the scan line G1(i), the scan line G2(i), the wiring CSCOM, and the wiring ANO. ..

なお、信号線S2(j)に供給する信号に用いる電圧が、信号線S1(j+1)に供給する信号に用いる電圧と異なる場合、信号線S1(j+1)を信号線S2(j)から離して配置する。具体的には、信号線S2(j+1)を信号線S2(j)に隣接するように配置する。 Note that when the voltage used for the signal supplied to the signal line S2(j) is different from the voltage used for the signal supplied to the signal line S1(j+1), the signal line S1(j+1) is separated from the signal line S2(j). Deploy. Specifically, the signal line S2(j+1) is arranged so as to be adjacent to the signal line S2(j).

画素回路530(i,j)は、スイッチSW1、容量素子C1、スイッチSW2、トランジスタMおよび容量素子C2を含む。 The pixel circuit 530(i,j) includes a switch SW1, a capacitor C1, a switch SW2, a transistor M, and a capacitor C2.

例えば、走査線G1(i)と電気的に接続されるゲート電極と、信号線S1(j)と電気的に接続される第1の電極と、を有するトランジスタを、スイッチSW1に用いることができる。 For example, a transistor including a gate electrode electrically connected to the scan line G1(i) and a first electrode electrically connected to the signal line S1(j) can be used for the switch SW1. ..

容量素子C1は、スイッチSW1に用いるトランジスタの第2の電極に電気的に接続される第1の電極と、配線CSCOMに電気的に接続される第2の電極と、を有する。 The capacitor C1 includes a first electrode electrically connected to the second electrode of the transistor used for the switch SW1 and a second electrode electrically connected to the wiring CSCOM.

例えば、走査線G2(i)と電気的に接続されるゲート電極と、信号線S2(j)と電気的に接続される第1の電極と、を有するトランジスタを、スイッチSW2に用いることができる。 For example, a transistor including a gate electrode electrically connected to the scan line G2(i) and a first electrode electrically connected to the signal line S2(j) can be used for the switch SW2. ..

トランジスタMは、スイッチSW2に用いるトランジスタの第2の電極に電気的に接続されるゲート電極と、配線ANOと電気的に接続される第1の電極と、を有する。 The transistor M has a gate electrode electrically connected to the second electrode of the transistor used for the switch SW2 and a first electrode electrically connected to the wiring ANO.

なお、半導体膜をゲート電極との間に挟むように設けられた導電膜を備えるトランジスタを、トランジスタMに用いることができる。例えば、トランジスタMの第1の電極と同じ電位を供給することができる配線と電気的に接続された導電膜を用いることができる。 Note that a transistor including a conductive film provided so as to sandwich the semiconductor film with the gate electrode can be used as the transistor M. For example, a conductive film which is electrically connected to a wiring which can supply the same potential as the first electrode of the transistor M can be used.

容量素子C2は、スイッチSW2に用いるトランジスタの第2の電極に電気的に接続される第1の電極と、トランジスタMの第1の電極に電気的に接続される第2の電極と、を有する。 The capacitor C2 has a first electrode electrically connected to the second electrode of the transistor used for the switch SW2 and a second electrode electrically connected to the first electrode of the transistor M. ..

なお、第1の表示素子750の第1の電極をスイッチSW1に用いるトランジスタの第2の電極と電気的に接続し、第1の表示素子750の第2の電極を配線VCOM1と電気的に接続する。これにより、第1の表示素子750を駆動することができる。 Note that the first electrode of the first display element 750 is electrically connected to the second electrode of the transistor used for the switch SW1, and the second electrode of the first display element 750 is electrically connected to the wiring VCOM1. To do. Accordingly, the first display element 750 can be driven.

また、第2の表示素子550の第1の電極をトランジスタMの第2の電極と電気的に接続し、第2の表示素子550の第2の電極を配線VCOM2と電気的に接続する。これにより、第2の表示素子550を駆動することができる。 In addition, the first electrode of the second display element 550 is electrically connected to the second electrode of the transistor M, and the second electrode of the second display element 550 is electrically connected to the wiring VCOM2. As a result, the second display element 550 can be driven.

《スイッチSW1、スイッチSW2、トランジスタM、トランジスタMD》
例えば、ボトムゲート型またはトップゲート型等のトランジスタをスイッチSW1、スイッチSW2、トランジスタM、トランジスタMD等に用いることができる。
<<Switch SW1, Switch SW2, Transistor M, Transistor MD>>
For example, a bottom-gate transistor or a top-gate transistor can be used for the switch SW1, the switch SW2, the transistor M, the transistor MD, and the like.

例えば、14族の元素を含む半導体を半導体膜に用いるトランジスタを利用することができる。具体的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜に用いたトランジスタを用いることができる。 For example, a transistor in which a semiconductor containing a Group 14 element is used for a semiconductor film can be used. Specifically, a semiconductor containing silicon can be used for the semiconductor film. For example, a transistor in which single crystal silicon, polysilicon, microcrystalline silicon, amorphous silicon, or the like is used for a semiconductor film can be used.

例えば、酸化物半導体を半導体膜に用いるトランジスタを利用することができる。具体的には、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導体膜に用いることができる。 For example, a transistor including an oxide semiconductor for a semiconductor film can be used. Specifically, an oxide semiconductor containing indium or an oxide semiconductor containing indium, gallium, and zinc can be used for the semiconductor film.

一例を挙げれば、アモルファスシリコンを半導体膜に用いたトランジスタと比較して、オフ状態におけるリーク電流が小さいトランジスタをスイッチSW1、スイッチSW2、トランジスタM、トランジスタMD等に用いることができる。具体的には、酸化物半導体を半導体膜508に用いたトランジスタをスイッチSW1、スイッチSW2、トランジスタM、トランジスタMD等に用いることができる。 As an example, as compared with a transistor using amorphous silicon for a semiconductor film, a transistor having a smaller leak current in an off state can be used for the switch SW1, the switch SW2, the transistor M, the transistor MD, and the like. Specifically, a transistor including an oxide semiconductor for the semiconductor film 508 can be used for the switch SW1, the switch SW2, the transistor M, the transistor MD, and the like.

これにより、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路と比較して、画素回路が画像信号を保持することができる時間を長くすることができる。具体的には、フリッカーの発生を抑制しながら、選択信号を30Hz未満、好ましくは1Hz未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、表示パネルの使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を低減することができる。 Accordingly, it is possible to extend the time during which the pixel circuit can hold an image signal, as compared with a pixel circuit that uses a transistor in which amorphous silicon is used for a semiconductor film. Specifically, the selection signal can be supplied at a frequency of less than 30 Hz, preferably less than 1 Hz, more preferably less than once per minute while suppressing the occurrence of flicker. As a result, fatigue accumulated in the user of the display panel can be reduced. In addition, power consumption associated with driving can be reduced.

スイッチSW1に用いることができるトランジスタは、半導体膜508および半導体膜508と重なる領域を備える導電膜504を備える(図2(B)参照)。また、スイッチSW1に用いることができるトランジスタは、導電膜512Aおよび導電膜512Bを備える。 A transistor that can be used for the switch SW1 includes the semiconductor film 508 and the conductive film 504 including a region overlapping with the semiconductor film 508 (see FIG. 2B). A transistor that can be used for the switch SW1 includes a conductive film 512A and a conductive film 512B.

なお、導電膜504はゲート電極の機能を備え、絶縁膜506はゲート絶縁膜の機能を備える。また、導電膜512Aはソース電極の機能またはドレイン電極の機能の一方を備え、導電膜512Bはソース電極の機能またはドレイン電極の機能の他方を備える。 Note that the conductive film 504 has a function of a gate electrode and the insulating film 506 has a function of a gate insulating film. The conductive film 512A has one of a source electrode function and a drain electrode function, and the conductive film 512B has another function of a source electrode and a drain electrode.

また、導電膜504との間に半導体膜508を挟むように設けられた導電膜524を備えるトランジスタを、トランジスタMに用いることができる(図2(C)参照)。 A transistor including the conductive film 524 which is provided so as to sandwich the semiconductor film 508 with the conductive film 504 can be used for the transistor M (see FIG. 2C).

タンタルおよび窒素を含む厚さ10nmの膜と、銅を含む厚さ300nmの膜と、をこの順で積層した導電膜を導電膜504に用いることができる。 A conductive film in which a 10-nm-thick film containing tantalum and nitrogen and a 300-nm-thick film containing copper are stacked in this order can be used as the conductive film 504.

シリコンおよび窒素を含む厚さ400nmの膜と、シリコン、酸素および窒素を含む厚さ200nmの膜と、を積層した材料を絶縁膜506に用いることができる。 A material in which a 400-nm-thick film containing silicon and nitrogen and a 200-nm-thick film containing silicon, oxygen, and nitrogen are stacked can be used for the insulating film 506.

インジウム、ガリウムおよび亜鉛を含む厚さ25nmの膜を、半導体膜508に用いることができる。 A 25-nm-thick film containing indium, gallium, and zinc can be used for the semiconductor film 508.

タングステンを含む厚さ50nmの膜と、アルミニウムを含む厚さ400nmの膜と、チタンを含む厚さ100nmの膜と、をこの順で積層した導電膜を、導電膜512Aまたは導電膜512Bに用いることができる。 A conductive film in which a 50-nm-thick film containing tungsten, a 400-nm-thick film containing aluminum, and a 100-nm-thick film containing titanium are stacked in this order is used as the conductive film 512A or the conductive film 512B. You can

《第1の表示素子750(i,j)》
例えば、光の反射または透過を制御する機能を備える表示素子を、第1の表示素子750(i,j)に用いることができる。例えば、液晶素子と偏光板を組み合わせた構成またはシャッター方式のMEMS表示素子等を用いることができる。反射型の表示素子を用いることにより、表示パネルの消費電力を抑制することができる。具体的には、反射型の液晶表示素子を第1の表示素子750に用いることができる。
<<First Display Element 750(i,j)>>
For example, a display element having a function of controlling reflection or transmission of light can be used for the first display element 750(i,j). For example, a structure in which a liquid crystal element and a polarizing plate are combined or a shutter-type MEMS display element or the like can be used. By using the reflective display element, the power consumption of the display panel can be suppressed. Specifically, a reflective liquid crystal display element can be used for the first display element 750.

IPS(In−Plane−Switching)モード、TN(Twisted Nematic)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。 IPS (In-Plane-Switching) mode, TN (Twisted Nematic) mode, FFS (Fringe Field Switching) mode, ASM (Axially Symmetric aligned Micro-cell) mode, OCB (Optically Compensated Birefringence) mode, FLC (Ferroelectric Liquid Crystal) A liquid crystal element which can be driven by a driving method such as a mode or an AFLC (Antiferroelectric Liquid Crystal) mode can be used.

また、例えば垂直配向(VA)モード、具体的には、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ECB(Electrically Controlled Birefringence)モード、CPA(Continuous Pinwheel Alignment)モード、ASV(Advanced Super−View)モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。 In addition, for example, a vertical alignment (VA) mode, specifically, a MVA (Multi-Domain Vertical Alignment) mode, a PVA (Patterned Vertical Alignment) mode, an ECB (Electrically Aligned Coined-Vinyl-Saturated-Pin) mode, and an ECB (Electrically Aligned Coined-Vinyl) PA mode. A liquid crystal element that can be driven by a driving method such as an (Advanced Super-View) mode can be used.

液晶材料を含む層753に用いる液晶材料としては、例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。または、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることができる。 As the liquid crystal material used for the layer 753 containing a liquid crystal material, for example, thermotropic liquid crystal, low-molecular liquid crystal, polymer liquid crystal, polymer dispersed liquid crystal, ferroelectric liquid crystal, antiferroelectric liquid crystal, or the like can be used. Alternatively, a liquid crystal material which exhibits a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase, or the like can be used. Alternatively, a liquid crystal material exhibiting a blue phase can be used.

《第1の電極751(i,j)》
例えば、配線等に用いる材料を第1の電極751(i,j)に用いることができる。具体的には、反射膜を第1の電極751(i,j)に用いることができる。
<<First Electrode 751(i,j)>>
For example, a material used for wiring or the like can be used for the first electrode 751(i,j). Specifically, a reflective film can be used for the first electrode 751(i,j).

《反射膜》
例えば、可視光を反射する材料を反射膜に用いることができる。具体的には、銀を含む材料を反射膜に用いることができる。例えば、銀およびパラジウム等を含む材料または銀および銅等を含む材料を反射膜に用いることができる。
《Reflective film》
For example, a material that reflects visible light can be used for the reflective film. Specifically, a material containing silver can be used for the reflective film. For example, a material containing silver and palladium or a material containing silver and copper can be used for the reflective film.

反射膜は、例えば、液晶材料を含む層753を透過してくる光を反射する。これにより、第1の表示素子750を反射型の液晶素子にすることができる。また、例えば、表面に凹凸を備える材料を、反射膜に用いることができる。これにより、入射する光をさまざまな方向に反射して、白色の表示をすることができる。 The reflective film reflects light transmitted through the layer 753 containing a liquid crystal material, for example. Accordingly, the first display element 750 can be a reflective liquid crystal element. Further, for example, a material having unevenness on the surface can be used for the reflective film. This makes it possible to reflect incident light in various directions and display white.

なお、第1の電極751(i,j)を反射膜に用いる構成に限られない。例えば、液晶材料を含む層753と第1の電極751(i,j)の間に反射膜を配設する構成を用いることができる。または、反射膜と液晶材料を含む層753の間に透光性を有する第1の電極751(i,j)を配置する構成を用いることができる。 Note that the structure is not limited to using the first electrode 751(i,j) for the reflective film. For example, a structure in which a reflective film is provided between the layer 753 containing a liquid crystal material and the first electrode 751(i,j) can be used. Alternatively, a structure in which the first electrode 751(i,j) having a light-transmitting property is provided between the reflective film and the layer 753 containing a liquid crystal material can be used.

《開口部751H》
非開口部の総面積に対する開口部751Hの総面積の比の値が大きすぎると、第1の表示素子750(i,j)を用いた表示が暗くなってしまう。また、非開口部の総面積に対する開口部751Hの総面積の比の値が小さすぎると、第2の表示素子550(i,j)を用いた表示が暗くなってしまう。
<Opening 751H>
If the value of the ratio of the total area of the openings 751H to the total area of the non-openings is too large, the display using the first display element 750(i,j) becomes dark. If the ratio of the total area of the openings 751H to the total area of the non-openings is too small, the display using the second display element 550(i,j) will be dark.

また、反射膜に設ける開口部751Hの面積が小さすぎると、第2の表示素子550が射出する光から取り出せる光の効率が低下してしまう。 If the area of the opening 751H provided in the reflective film is too small, the efficiency of light that can be extracted from the light emitted from the second display element 550 is reduced.

多角形、四角形、楕円形、円形または十字等の形状を開口部751Hの形状に用いることができる。また、細長い筋状、スリット状、市松模様状の形状を開口部751Hの形状に用いることができる。また、開口部751Hを隣接する画素に寄せて配置してもよい。好ましくは、開口部751Hを同じ色を表示する機能を備える他の画素に寄せて配置する。これにより、第2の表示素子550が射出する光が隣接する画素に配置された着色膜に入射してしまう現象(クロストークともいう)を抑制できる。 A shape such as a polygon, a quadrangle, an ellipse, a circle, or a cross can be used as the shape of the opening 751H. In addition, an elongated strip shape, a slit shape, or a checkered shape can be used for the shape of the opening 751H. Further, the opening 751H may be arranged close to an adjacent pixel. Preferably, the opening 751H is arranged close to another pixel having a function of displaying the same color. Accordingly, a phenomenon (also referred to as crosstalk) in which light emitted from the second display element 550 enters a coloring film provided in an adjacent pixel can be suppressed.

《第2の電極752》
例えば、可視光について透光性を有し且つ導電性を備える材料を、第2の電極752に用いることができる。
<<second electrode 752>>
For example, a material having a property of transmitting visible light and having conductivity can be used for the second electrode 752.

例えば、導電性酸化物、光が透過する程度に薄い金属膜または金属ナノワイヤーを第2の電極752に用いることができる。 For example, a conductive oxide, a metal film which is thin enough to transmit light, or metal nanowires can be used for the second electrode 752.

具体的には、インジウムを含む導電性酸化物を第2の電極752に用いることができる。または、厚さ1nm以上10nm以下の金属薄膜を第2の電極752に用いることができる。または、銀を含む金属ナノワイヤーを第2の電極752に用いることができる。 Specifically, a conductive oxide containing indium can be used for the second electrode 752. Alternatively, a metal thin film having a thickness of 1 nm to 10 nm can be used for the second electrode 752. Alternatively, a metal nanowire containing silver can be used for the second electrode 752.

具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛、アルミニウムを添加した酸化亜鉛などを、第2の電極752に用いることができる。 Specifically, indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, zinc oxide to which gallium is added, zinc oxide to which aluminum is added, or the like can be used for the second electrode 752.

《配向膜AF1、配向膜AF2》
例えば、ポリイミド等を含む材料を配向膜AF1または配向膜AF2に用いることができる。具体的には、所定の方向に配向するようにラビンング処理または光配向技術を用いて形成された材料を用いることができる。
<<Alignment film AF1, alignment film AF2>>
For example, a material containing polyimide or the like can be used for the alignment film AF1 or the alignment film AF2. Specifically, a material formed by using a rabining treatment or a photo-alignment technique so as to be oriented in a predetermined direction can be used.

例えば、可溶性のポリイミドを含む膜を配向膜AF1または配向膜AF2に用いることができる。 For example, a film containing soluble polyimide can be used for the alignment film AF1 or the alignment film AF2.

《着色膜CF1》
所定の色の光を透過する材料を着色膜CF1に用いることができる。これにより、着色膜CF1を例えばカラーフィルターに用いることができる。
<<Coloring film CF1>>
A material that transmits light of a predetermined color can be used for the colored film CF1. Thereby, the colored film CF1 can be used for a color filter, for example.

例えば、青色の光を透過する材料、緑色の光を透過する材料、赤色の光を透過する材料、黄色の光を透過する材料または白色の光を透過する材料などを着色膜CF1に用いることができる。 For example, a material that transmits blue light, a material that transmits green light, a material that transmits red light, a material that transmits yellow light, a material that transmits white light, or the like is used for the coloring film CF1. it can.

《遮光膜BM》
光の透過を妨げる材料を遮光膜BMに用いることができる。これにより、遮光膜BMを例えばブラックマトリクスに用いることができる。
<<Shading film BM>>
A material that blocks light transmission can be used for the light shielding film BM. As a result, the light shielding film BM can be used as a black matrix, for example.

《絶縁膜771》
例えば、ポリイミド、エポキシ樹脂、アクリル樹脂等を絶縁膜771に用いることができる。
<<Insulation film 771>>
For example, polyimide, epoxy resin, acrylic resin, or the like can be used for the insulating film 771.

《機能膜770P》
例えば、偏光板、位相差板、拡散フィルム、反射防止膜または集光フィルム等を機能膜770Pに用いることができる。または、2色性色素を含む偏光板を機能膜770Pに用いることができる。
<Functional film 770P>
For example, a polarizing plate, a retardation film, a diffusion film, an antireflection film, a light collecting film, or the like can be used for the functional film 770P. Alternatively, a polarizing plate containing a dichroic dye can be used for the functional film 770P.

また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜などを、機能膜770Pに用いることができる。 Further, an antistatic film that suppresses adhesion of dust, a water-repellent film that prevents dirt from adhering, a hard coat film that suppresses the occurrence of scratches due to use, or the like can be used as the functional film 770P.

《第2の表示素子550(i,j)》
例えば、発光素子を第2の表示素子550(i,j)に用いることができる。具体的には、有機エレクトロルミネッセンス素子、無機エレクトロルミネッセンス素子または発光ダイオードなどを、第2の表示素子550(i,j)に用いることができる。
<<Second Display Element 550(i,j)>>
For example, a light emitting element can be used for the second display element 550(i,j). Specifically, an organic electroluminescent element, an inorganic electroluminescent element, a light emitting diode, or the like can be used for the second display element 550(i,j).

例えば、青色の光を射出するように積層された積層体、緑色の光を射出するように積層された積層体または赤色の光を射出するように積層された積層体等を、発光性の有機化合物を含む層553(j)に用いることができる。 For example, a stacked body that emits blue light, a stacked body that emits green light, or a stacked body that emits red light is used as a light-emitting organic material. It can be used for the layer 553(j) containing a compound.

例えば、信号線S1(j)に沿って列方向に長い帯状の積層体を、発光性の有機化合物を含む層553(j)に用いることができる。また、発光性の有機化合物を含む層553(j)とは異なる色の光を射出する信号線S1(j+1)に沿って列方向に長い帯状の積層体を、発光性の有機化合物を含む層553(j+1)に用いることができる。 For example, a strip-shaped stacked body which is long in the column direction along the signal line S1(j) can be used for the layer 553(j) containing a light-emitting organic compound. In addition, a strip-shaped stacked body that is long in the column direction along the signal line S1(j+1) that emits light of a color different from that of the layer 553(j) containing a light-emitting organic compound is a layer containing a light-emitting organic compound. 553(j+1).

また、例えば、白色の光を射出するように積層された積層体を、発光性の有機化合物を含む層553(j)および発光性の有機化合物を含む層553(j+1)に用いることができる。具体的には、青色の光を射出する蛍光材料を含む発光性の有機化合物を含む層と、緑色および赤色の光を射出する蛍光材料以外の材料を含む層または黄色の光を射出する蛍光材料以外の材料を含む層と、を積層した積層体を、発光性の有機化合物を含む層553(j)および発光性の有機化合物を含む層553(j+1)に用いることができる。 Alternatively, for example, a stacked body which is stacked so as to emit white light can be used for the layer 553(j) containing a light-emitting organic compound and the layer 553(j+1) containing a light-emitting organic compound. Specifically, a layer containing a light-emitting organic compound containing a fluorescent material that emits blue light, a layer containing a material other than the fluorescent material that emits green and red light, or a fluorescent material that emits yellow light. A stack including a layer containing a material other than the above can be used for the layer 553(j) containing a light-emitting organic compound and the layer 553(j+1) containing a light-emitting organic compound.

例えば、配線等に用いることができる材料を第3の電極551(i,j)または第4の電極552に用いることができる。 For example, a material that can be used for a wiring or the like can be used for the third electrode 551(i,j) or the fourth electrode 552.

例えば、配線等に用いることができる材料から選択された、可視光について透光性を有する材料を、第3の電極551(i,j)に用いることができる。 For example, a material having a property of transmitting visible light, which is selected from materials that can be used for wiring or the like, can be used for the third electrode 551(i,j).

具体的には、導電性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを、第3の電極551(i,j)に用いることができる。または、光が透過する程度に薄い金属膜を第3の電極551(i,j)に用いることができる。 Specifically, a conductive oxide or a conductive oxide containing indium, indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, zinc oxide added with gallium, or the like is used as the third electrode 551(i). , J). Alternatively, a metal film which is thin enough to transmit light can be used for the third electrode 551(i,j).

例えば、配線等に用いることができる材料から選択された可視光について反射性を有する材料を、第4の電極552に用いることができる。 For example, a material having reflectivity with respect to visible light selected from materials that can be used for wiring or the like can be used for the fourth electrode 552.

《駆動回路GD》
シフトレジスタ等のさまざまな順序回路等を駆動回路GDに用いることができる。例えば、トランジスタMD、容量素子等を駆動回路GDに用いることができる。具体的には、トランジスタMと同一の工程で形成することができる半導体膜を備えるトランジスタを用いることができる。
<Drive circuit GD>
Various sequential circuits such as a shift register can be used for the driving circuit GD. For example, the transistor MD, the capacitor, or the like can be used for the driver circuit GD. Specifically, a transistor including a semiconductor film which can be formed in the same step as the transistor M can be used.

または、スイッチSW1に用いることができるトランジスタと異なる構成をトランジスタMDに用いることができる。具体的には、導電膜524を有するトランジスタをトランジスタMDに用いることができる(図2(C)参照)。 Alternatively, a structure different from that of the transistor that can be used for the switch SW1 can be used for the transistor MD. Specifically, a transistor including the conductive film 524 can be used for the transistor MD (see FIG. 2C).

導電膜504との間に半導体膜508を挟むように、導電膜524を配設し、導電膜524および半導体膜508の間に絶縁膜516を配設し、半導体膜508および導電膜504の間に絶縁膜506を配設する。例えば、導電膜504と同じ電位を供給する配線に導電膜524を電気的に接続する。 A conductive film 524 is provided so as to sandwich the semiconductor film 508 with the conductive film 504, an insulating film 516 is provided between the conductive film 524 and the semiconductor film 508, and a space between the semiconductor film 508 and the conductive film 504 is provided. An insulating film 506 is provided on the substrate. For example, the conductive film 524 is electrically connected to a wiring which supplies the same potential as the conductive film 504.

なお、トランジスタMと同一の構成を、トランジスタMDに用いることができる。 Note that the same structure as the transistor M can be used for the transistor MD.

《駆動回路SD》
例えば、集積回路を駆動回路SDに用いることができる。具体的には、シリコン基板上に形成された集積回路を駆動回路SDに用いることができる。
<Drive circuit SD>
For example, an integrated circuit can be used as the drive circuit SD. Specifically, an integrated circuit formed on a silicon substrate can be used for the drive circuit SD.

例えば、COG(Chip on glass)法を用いて、画素回路530(i,j)と電気的に接続されるパッドに駆動回路SDを実装することができる。具体的には、異方性導電膜を用いて、パッドに集積回路を実装できる。 For example, the driver circuit SD can be mounted on a pad electrically connected to the pixel circuit 530(i,j) by using a COG (Chip on glass) method. Specifically, an integrated circuit can be mounted on the pad by using an anisotropic conductive film.

なお、パッドは、端子519Bまたは端子519Cと同一の工程で形成することができる。 Note that the pad can be formed in the same step as the terminal 519B or the terminal 519C.

<表示パネルの構成例2.>
図5は本発明の一態様の表示パネル700Aの構成を説明する図である。図5(A)は図1(A)の切断線X1−X2、X3−X4、X5−X6、X7−X8、X9−X10、X11−X12における断面図である。図5(B)は表示パネルの一部の構成を説明する断面図である。
<Configuration example of display panel 2. >
FIG. 5 illustrates a structure of a display panel 700A of one embodiment of the present invention. FIG. 5A is a cross-sectional view taken along the section line X1-X2, X3-X4, X5-X6, X7-X8, X9-X10, X11-X12 in FIG. FIG. 5B is a cross-sectional view illustrating part of the structure of the display panel.

なお、表示パネル700Aは、ボトムゲート型のトランジスタに換えてトップゲート型のトランジスタを有する点が、図2を参照しながら説明する表示パネル700とは異なる。ここでは、上記の説明と同様の構成を用いることができる部分について上記の説明を援用し、異なる部分について詳細に説明する。 Note that the display panel 700A is different from the display panel 700 described with reference to FIG. 2 in that it has a top-gate transistor instead of a bottom-gate transistor. Here, the above description will be referred to for the portions that can use the same configuration as the above description, and different portions will be described in detail.

《スイッチSW1A、トランジスタMA、トランジスタMDA》
スイッチSW1Aに用いることができるトランジスタ、トランジスタMAおよびトランジスタMDAは、絶縁膜501Cと重なる領域を備える導電膜504と、絶縁膜501Cおよび導電膜504の間に配設される領域を備える半導体膜508と、を備える。なお、導電膜504はゲート電極の機能を備える(図5(B)参照)。
<<Switch SW1A, transistor MA, transistor MDA>>
A transistor, a transistor MA, and a transistor MDA which can be used for the switch SW1A include a conductive film 504 including a region overlapping with the insulating film 501C, and a semiconductor film 508 including a region provided between the insulating film 501C and the conductive film 504. , Is provided. Note that the conductive film 504 has a function of a gate electrode (see FIG. 5B).

半導体膜508は、導電膜504と重ならない第1の領域508Aおよび第2の領域508Bと、第1の領域508Aおよび第2の領域508Bの間に導電膜504と重なる第3の領域508Cと、を備える。 The semiconductor film 508 includes a first region 508A and a second region 508B which do not overlap with the conductive film 504, and a third region 508C which overlaps with the conductive film 504 between the first region 508A and the second region 508B. Equipped with.

トランジスタMDBは絶縁膜506を、第3の領域508Cおよび導電膜504の間に備える。なお、絶縁膜506はゲート絶縁膜の機能を備える。 The transistor MDB includes an insulating film 506 between the third region 508C and the conductive film 504. Note that the insulating film 506 has a function of a gate insulating film.

第1の領域508Aおよび第2の領域508Bは、第3の領域508Cに比べて抵抗率が低く、ソース領域の機能またはドレイン領域の機能を備える。 The first region 508A and the second region 508B have lower resistivity than the third region 508C and have a function of a source region or a function of a drain region.

導電膜504をマスクに用いることができる。これにより、第3の領域508Cを、導電膜504をマスクとして自己整合的に形成することができる。 The conductive film 504 can be used as a mask. Accordingly, the third region 508C can be formed in a self-aligned manner using the conductive film 504 as a mask.

トランジスタMDBは、第1の領域508Aと接する導電膜512Aと、第2の領域508Bと接する導電膜512Bと、を備える。導電膜512Aおよび導電膜512Bは、ソース電極またはドレイン電極の機能を備える。なお、図5(A)、(B)では半導体膜508上に導電膜512Aおよび導電膜512Bに位置する構成としているが、導電膜512Aおよび導電膜512B上に半導体膜508があってもよい。 The transistor MDB includes a conductive film 512A in contact with the first region 508A and a conductive film 512B in contact with the second region 508B. The conductive films 512A and 512B have a function of a source electrode or a drain electrode. Although the conductive films 512A and 512B are located over the semiconductor film 508 in FIGS. 5A and 5B, the semiconductor film 508 may be provided over the conductive films 512A and 512B.

トランジスタMDBと同一の工程で形成することができるトランジスタをトランジスタMBに用いることができる。 A transistor that can be formed in the same process as the transistor MDB can be used as the transistor MB.

<表示パネルの構成例3.>
図6は本発明の一態様の表示パネル700Bの構成を説明する図である。図6(A)は図1(A)の切断線X1−X2、X3−X4、X5−X6、X7−X8、X9−X10、X11−X12における断面図である。図6(B)は表示パネルの一部の構成を説明する断面図である。
<Configuration example of display panel 3. >
6A and 6B are diagrams illustrating a structure of the display panel 700B of one embodiment of the present invention. FIG. 6A is a cross-sectional view taken along the section line X1-X2, X3-X4, X5-X6, X7-X8, X9-X10, X11-X12 in FIG. FIG. 6B is a cross-sectional view illustrating part of the structure of the display panel.

なお、表示パネル700Bは、ボトムゲート型のトランジスタに換えてトップゲート型のトランジスタを有する点が、図2を参照しながら説明する表示パネル700とは異なる。ここでは、上記の説明と同様の構成を用いることができる部分について上記の説明を援用し、異なる部分について詳細に説明する。 Note that the display panel 700B is different from the display panel 700 described with reference to FIG. 2 in that it has a top-gate transistor instead of a bottom-gate transistor. Here, the above description will be referred to for the portions that can use the same configuration as the above description, and different portions will be described in detail.

《スイッチSW1B、トランジスタMB、トランジスタMDB》
スイッチSW1Bに用いることができるトランジスタ、トランジスタMBおよびトランジスタMDBは、絶縁膜501Cと重なる領域を備える導電膜504と、絶縁膜501Cおよび導電膜504の間に配設される領域を備える半導体膜508と、を備える。なお、導電膜504はゲート電極の機能を備える(図6(B)参照)。
<<Switch SW1B, Transistor MB, Transistor MDB>>
A transistor, a transistor MB, and a transistor MDB which can be used for the switch SW1B include a conductive film 504 including a region overlapping with the insulating film 501C, and a semiconductor film 508 including a region provided between the insulating film 501C and the conductive film 504. , Is provided. Note that the conductive film 504 has a function of a gate electrode (see FIG. 6B).

半導体膜508は、導電膜504と重ならない第1の領域508Aおよび第2の領域508Bと、第1の領域508Aおよび第2の領域508Bの間に導電膜504と重なる第3の領域508Cと、を備える。 The semiconductor film 508 includes a first region 508A and a second region 508B which do not overlap with the conductive film 504, and a third region 508C which overlaps with the conductive film 504 between the first region 508A and the second region 508B. Equipped with.

トランジスタMDBは絶縁膜506を、第3の領域508Cおよび導電膜504の間に備える。なお、絶縁膜506はゲート絶縁膜の機能を備える。 The transistor MDB includes an insulating film 506 between the third region 508C and the conductive film 504. Note that the insulating film 506 has a function of a gate insulating film.

第1の領域508Aおよび第2の領域508Bは、第3の領域508Cに比べて抵抗率が低く、ソース領域の機能またはドレイン領域の機能を備える。 The first region 508A and the second region 508B have lower resistivity than the third region 508C and have a function of a source region or a function of a drain region.

なお、例えば本実施の形態の最後において詳細に説明する酸化物半導体の抵抗率を制御する方法を用いて、第1の領域508Aおよび第2の領域508Bを半導体膜508に形成することができる。具体的には、希ガスを含むガスを用いるプラズマ処理を適用することができる。 Note that the first region 508A and the second region 508B can be formed in the semiconductor film 508 by using the method for controlling the resistivity of the oxide semiconductor, which is described in detail at the end of this embodiment, for example. Specifically, plasma treatment using a gas containing a rare gas can be applied.

また、例えば、導電膜504をマスクに用いることができる。これにより、第3の領域508Cを、導電膜504をマスクとして自己整合的に形成することができる。 Further, for example, the conductive film 504 can be used as a mask. Accordingly, the third region 508C can be formed in a self-aligned manner using the conductive film 504 as a mask.

トランジスタMDBは、第1の領域508Aと接する導電膜512Aと、第2の領域508Bと接する導電膜512Bと、を備える。導電膜512Aおよび導電膜512Bは、ソース電極またはドレイン電極の機能を備える。 The transistor MDB includes a conductive film 512A in contact with the first region 508A and a conductive film 512B in contact with the second region 508B. The conductive films 512A and 512B have a function of a source electrode or a drain electrode.

トランジスタMDBと同一の工程で形成することができるトランジスタをトランジスタMBに用いることができる。 A transistor that can be formed in the same process as the transistor MDB can be used as the transistor MB.

<表示パネルの構成例4.>
図7は本発明の一態様の表示パネル700Cの構成を説明する図である。図7(A)は図1(A)の切断線X1−X2、X3−X4、X5−X6、X7−X8、X9−X10、X11−X12における断面図である。図7(B)は表示パネルの一部の構成を説明する断面図である。
<Configuration example of display panel 4. >
7A and 7B are diagrams illustrating a structure of a display panel 700C of one embodiment of the present invention. FIG. 7A is a cross-sectional view taken along the line X1-X2, X3-X4, X5-X6, X7-X8, X9-X10, and X11-X12 of FIG. 1A. FIG. 7B is a cross-sectional view illustrating part of the structure of the display panel.

なお、表示パネル700Cは、チャネルエッチ型のトランジスタに換えてチャネル保護型のトランジスタを有する点が、図2を参照しながら説明する表示パネル700とは異なる。ここでは、上記の説明と同様の構成を用いることができる部分について上記の説明を援用し、異なる部分について詳細に説明する。 The display panel 700C is different from the display panel 700 described with reference to FIG. 2 in that a channel protection type transistor is provided instead of the channel etching type transistor. Here, the above description will be referred to for the portions that can use the same configuration as the above description, and different portions will be described in detail.

《スイッチSW1C、トランジスタMC、トランジスタMDC》
スイッチSW1Cに用いることができるトランジスタ、トランジスタMCおよびトランジスタMDCは、半導体膜508と導電膜512A、導電膜512Bの間に絶縁膜509を備える。導電膜512Aと半導体膜508とは、絶縁膜509が有する開口部を介して電気的に接続される。また導電膜512Bと半導体膜508とは、絶縁膜509が有する開口部を介して電気的に接続される(図7(B)、(C)参照)。
<<Switch SW1C, Transistor MC, Transistor MDC>>
The transistor which can be used for the switch SW1C, the transistor MC, and the transistor MDC each include an insulating film 509 between the semiconductor film 508 and the conductive films 512A and 512B. The conductive film 512A and the semiconductor film 508 are electrically connected to each other through the opening portion of the insulating film 509. In addition, the conductive film 512B and the semiconductor film 508 are electrically connected to each other through the opening portion of the insulating film 509 (see FIGS. 7B and 7C).

絶縁膜509は半導体膜508に対する保護膜として機能する。このような構成とすることで、導電膜512Aおよび導電膜512Bを加工する際のエッチングによって半導体膜508が薄膜化することを抑制できる。 The insulating film 509 functions as a protective film for the semiconductor film 508. With such a structure, thinning of the semiconductor film 508 due to etching at the time of processing the conductive films 512A and 512B can be suppressed.

絶縁膜509としては、例えば絶縁膜506と同様の材料を用いることができる。 As the insulating film 509, for example, a material similar to that of the insulating film 506 can be used.

<表示パネルの構成例5.>
図8は、本発明の一態様の表示パネルの構成を説明する図である。図8は図1(A)に示す切断線X1−X2、X3−X4、X5−X6、X7−X8、X9−X10、X11−X12における本発明の一態様の表示パネル700Dの断面図である。
<Configuration example of display panel 5. >
FIG. 8 illustrates a structure of a display panel of one embodiment of the present invention. FIG. 8 is a cross-sectional view of the display panel 700D of one embodiment of the present invention, which is taken along cutting line X1-X2, X3-X4, X5-X6, X7-X8, X9-X10, or X11-X12 illustrated in FIG. ..

なお、図8に示す表示パネル700Dは、第1の表示素子750(i,j)の構成、端子519B上の開口部の構成、および第2の電極752と端子519Cの接続の構成が、図2(A)を参照しながら説明する表示パネル700とは異なる。 Note that the display panel 700D illustrated in FIG. 8 has a structure in which the structure of the first display element 750(i,j), the structure of the opening over the terminal 519B, and the structure of connection between the second electrode 752 and the terminal 519C are different from each other. The display panel 700 is different from the display panel 700 described with reference to FIG.

絶縁膜529は、第1の絶縁膜501Aおよび第1の電極751(i,j)に挟まれる領域を備える。第2の電極752は第1の絶縁膜501Aと接し、絶縁膜529によって第1の電極751(i,j)と離間されるように設けられる。また第2の電極752は、絶縁膜529に設けられた開口部595を介して端子519Cと電気的に接続される。 The insulating film 529 includes a region sandwiched between the first insulating film 501A and the first electrode 751(i,j). The second electrode 752 is provided so as to be in contact with the first insulating film 501A and be separated from the first electrode 751(i,j) by the insulating film 529. The second electrode 752 is electrically connected to the terminal 519C through the opening 595 provided in the insulating film 529.

また、開口部596Bは第1の絶縁膜501Aおよび絶縁膜529に設けられる。 Further, the opening 596B is provided in the first insulating film 501A and the insulating film 529.

表示パネル700Dは第1の表示素子750(i,j)として、例えばFFSモードで動作することができる液晶表示素子を備える。 The display panel 700D includes a liquid crystal display element that can operate in the FFS mode, for example, as the first display element 750(i,j).

なお、表示素子750(i,j)をFFSモードで動作させる場合、機能膜770Pとして円偏光板を用い、液晶材料を含む層753に用いる液晶材料としてポジ型の液晶を用いる。ここでポジ型の液晶とは、正の誘電率異方性を有する液晶をいう。また、表示素子750(i,j)に電圧を印加していない状態において液晶材料を含む層753に含まれる液晶が基板770に対してほぼ垂直方向に配向するように、配向膜AF1および配向膜AF2を構成することが好ましい。 Note that when the display element 750(i,j) is operated in the FFS mode, a circularly polarizing plate is used as the functional film 770P and a positive liquid crystal is used as a liquid crystal material used for the layer 753 containing a liquid crystal material. Here, the positive type liquid crystal refers to a liquid crystal having a positive dielectric anisotropy. Further, the alignment film AF1 and the alignment film AF1 are aligned so that the liquid crystal included in the layer 753 containing a liquid crystal material is aligned in a substantially vertical direction with respect to the substrate 770 in a state where voltage is not applied to the display element 750(i,j). It is preferable to configure AF2.

<表示パネルの構成例6.>
図9は、本発明の一態様の表示パネルの構成を説明する図である。図9は図1(A)に示す切断線X1−X2、X3−X4、X5−X6、X7−X8、X9−X10、X11−X12における本発明の一態様の表示パネル700Eの断面図である。
<Configuration example of display panel 6. >
9A and 9B are diagrams illustrating a structure of a display panel of one embodiment of the present invention. FIG. 9 is a cross-sectional view of the display panel 700E of one embodiment of the present invention, which is taken along the cutting line X1-X2, X3-X4, X5-X6, X7-X8, X9-X10, or X11-X12 illustrated in FIG. ..

なお、図9に示す表示パネル700Eは、開口部596Bの構成が、図8(A)を参照しながら説明する表示パネル700Dとは異なる。 Note that the display panel 700E illustrated in FIG. 9 is different from the display panel 700D described with reference to FIG. 8A in the structure of the opening 596B.

開口部596Bは、その端部の一部が封止材705と一致するように設けられる。換言すると、第1の絶縁膜501Aおよび絶縁膜529の端部は封止材705の端部と一致する。なお、開口部596Bは、封止材705または基板770をマスクとしてエッチングを行うことで形成できる。 The opening 596B is provided so that part of its end portion is aligned with the sealing material 705. In other words, the ends of the first insulating film 501A and the insulating film 529 coincide with the ends of the sealing material 705. Note that the opening 596B can be formed by etching using the sealing material 705 or the substrate 770 as a mask.

<酸化物半導体の抵抗率の制御方法>
酸化物半導体膜の抵抗率を制御する方法について説明する。
<Method for controlling resistivity of oxide semiconductor>
A method for controlling the resistivity of the oxide semiconductor film will be described.

所定の抵抗率を備える酸化物半導体膜を、半導体膜508または導電膜524等に用いることができる。 An oxide semiconductor film having a predetermined resistivity can be used for the semiconductor film 508, the conductive film 524, or the like.

例えば、酸化物半導体膜に含まれる水素、水等の不純物の濃度及び/又は膜中の酸素欠損を制御する方法を、酸化物半導体の抵抗率を制御する方法に用いることができる。 For example, a method of controlling the concentration of impurities such as hydrogen and water contained in the oxide semiconductor film and/or oxygen vacancies in the film can be used as a method of controlling the resistivity of the oxide semiconductor.

具体的には、プラズマ処理を水素、水等の不純物濃度及び/又は膜中の酸素欠損を増加または低減する方法に用いることができる。 Specifically, plasma treatment can be used as a method for increasing or reducing the concentration of impurities such as hydrogen and water and/or oxygen vacancies in the film.

具体的には、希ガス(He、Ne、Ar、Kr、Xe)、水素、ボロン、リン及び窒素の中から選ばれた一種以上を含むガスを用いて行うプラズマ処理を適用できる。例えば、Ar雰囲気下でのプラズマ処理、Arと水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Arとアンモニアの混合ガス雰囲気下でのプラズマ処理、または窒素雰囲気下でのプラズマ処理などを適用できる。これにより、キャリア密度が高く、抵抗率が低い酸化物半導体膜にすることができる。 Specifically, plasma treatment performed using a rare gas (He, Ne, Ar, Kr, Xe), a gas containing one or more selected from hydrogen, boron, phosphorus, and nitrogen can be applied. For example, plasma treatment under Ar atmosphere, plasma treatment under mixed gas atmosphere of Ar and hydrogen, plasma treatment under ammonia atmosphere, plasma treatment under mixed gas atmosphere of Ar and ammonia, or under nitrogen atmosphere Plasma treatment or the like can be applied. Accordingly, an oxide semiconductor film having high carrier density and low resistivity can be obtained.

または、イオン注入法、イオンドーピング法またはプラズマイマージョンイオンインプランテーション法などを用いて、水素、ボロン、リンまたは窒素を酸化物半導体膜に注入して、抵抗率が低い酸化物半導体膜にすることができる。 Alternatively, by using an ion implantation method, an ion doping method, a plasma immersion ion implantation method, or the like, hydrogen, boron, phosphorus, or nitrogen may be injected into the oxide semiconductor film to form an oxide semiconductor film having low resistivity. it can.

または、水素を含む絶縁膜を酸化物半導体膜に接して形成し、絶縁膜から酸化物半導体膜に水素を拡散させる方法を用いることができる。これにより、酸化物半導体膜のキャリア密度を高め、抵抗率を低くすることができる。 Alternatively, a method in which an insulating film containing hydrogen is formed in contact with the oxide semiconductor film and hydrogen is diffused from the insulating film into the oxide semiconductor film can be used. Accordingly, the carrier density of the oxide semiconductor film can be increased and the resistivity can be reduced.

例えば、膜中の水素濃度が1×1022atoms/cm以上の絶縁膜を酸化物半導体膜に接して形成することで、効果的に水素を酸化物半導体膜に含有させることができる。具体的には、窒化シリコン膜を酸化物半導体膜に接して形成する絶縁膜に用いることができる。 For example, hydrogen can be effectively contained in the oxide semiconductor film by forming an insulating film in which the hydrogen concentration in the film is 1×10 22 atoms/cm 3 or more in contact with the oxide semiconductor film. Specifically, the silicon nitride film can be used as an insulating film formed in contact with the oxide semiconductor film.

酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。これにより、キャリア密度が高く、抵抗率が低い酸化物半導体膜にすることができる。 Hydrogen contained in the oxide semiconductor film reacts with oxygen bonded to a metal atom to be water, and also forms oxygen vacancies in a lattice from which oxygen is released (or a portion from which oxygen is released). When hydrogen enters the oxygen vacancies, electrons which are carriers may be generated. In addition, a part of hydrogen may be combined with oxygen which is combined with a metal atom to generate an electron which is a carrier. Accordingly, an oxide semiconductor film having high carrier density and low resistivity can be obtained.

具体的には、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる水素濃度が、8×1019atoms/cm以上、好ましくは1×1020atoms/cm以上、より好ましくは5×1020atoms/cm以上である酸化物半導体を導電膜524に好適に用いることができる。 Specifically, the hydrogen concentration obtained by secondary ion mass spectrometry (SIMS: Secondary Ion Mass Spectrometry) is 8×10 19 atoms/cm 3 or more, preferably 1×10 20 atoms/cm 3 or more, and more preferably The oxide semiconductor having a density of 5×10 20 atoms/cm 3 or more can be favorably used for the conductive film 524.

一方、抵抗率の高い酸化物半導体をトランジスタのチャネルが形成される半導体膜に用いることができる。具体的には半導体膜508に好適に用いることができる。 On the other hand, an oxide semiconductor having high resistivity can be used for a semiconductor film in which a channel of a transistor is formed. Specifically, it can be preferably used for the semiconductor film 508.

例えば、酸素を含む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を酸化物半導体に接して形成し、絶縁膜から酸化物半導体膜に酸素を供給させて、膜中または界面の酸素欠損を補填することができる。これにより、抵抗率が高い酸化物半導体膜にすることができる。 For example, an insulating film containing oxygen, in other words, an insulating film capable of releasing oxygen is formed in contact with an oxide semiconductor, and oxygen is supplied from the insulating film to the oxide semiconductor film so that the oxide film in the film or the interface The oxygen deficiency can be compensated. Thus, an oxide semiconductor film having high resistivity can be obtained.

例えば、酸化シリコン膜または酸化窒化シリコン膜を、酸素を放出することが可能な絶縁膜に用いることができる。 For example, a silicon oxide film or a silicon oxynitride film can be used as the insulating film which can release oxygen.

酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、又は実質的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半導体膜のキャリア密度が、8×1011個/cm未満、好ましくは1×1011/cm未満、さらに好ましくは1×1010個/cm未満であることを指す。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。 The oxide semiconductor film in which oxygen vacancies are filled and the hydrogen concentration is reduced can be said to be a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film. Here, “substantially intrinsic” means that the oxide semiconductor film has a carrier density of less than 8×10 11 /cm 3 , preferably less than 1×10 11 /cm 3 , and more preferably 1×10 10 /cm 3. It is less than 3 . A highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has few carrier generation sources and thus can have a low carrier density. In addition, since a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has a low density of defect states, the density of trap states can be reduced.

また、高純度真性または実質的に高純度真性である酸化物半導体膜を備えるトランジスタは、オフ電流が著しく小さく、チャネル幅が1×10μmでチャネル長Lが10μmの素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下という特性を備えることができる。 A transistor including a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has an extremely small off-state current, a channel width of 1×10 6 μm, and a channel length L of 10 μm. When the voltage between the source electrode and the drain electrode (drain voltage) is in the range of 1 V to 10 V, the off-current can have the characteristic of being less than the measurement limit of the semiconductor parameter analyzer, that is, 1×10 −13 A or less.

上述した高純度真性または実質的に高純度真性である酸化物半導体膜をチャネル領域に用いるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。 The transistor including the above-described highly-purified intrinsic or substantially highly-purified intrinsic oxide semiconductor film for a channel region has high variation in electrical characteristics and high reliability.

具体的には、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる水素濃度が、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、5×1018atoms/cm未満、好ましくは1×1018atoms/cm以下、より好ましくは5×1017atoms/cm以下、さらに好ましくは1×1016atoms/cm以下である酸化物半導体を、トランジスタのチャネルが形成される半導体に好適に用いることができる。 Specifically, the hydrogen concentration obtained by secondary ion mass spectrometry (SIMS: Secondary Ion Mass Spectrometry) is 2×10 20 atoms/cm 3 or less, preferably 5×10 19 atoms/cm 3 or less, and more preferably Is 1×10 19 atoms/cm 3 or less, less than 5×10 18 atoms/cm 3 , preferably 1×10 18 atoms/cm 3 or less, more preferably 5×10 17 atoms/cm 3 or less, further preferably 1 An oxide semiconductor having a density of ×10 16 atoms/cm 3 or less can be favorably used as a semiconductor in which a channel of a transistor is formed.

なお、半導体膜508よりも水素濃度及び/又は酸素欠損量が多く、抵抗率が低い酸化物半導体膜を、導電膜524に用いる。 Note that an oxide semiconductor film having a higher hydrogen concentration and/or an amount of oxygen vacancies and a lower resistivity than the semiconductor film 508 is used for the conductive film 524.

また、半導体膜508に含まれる水素濃度の2倍以上、好ましくは10倍以上の濃度の水素を含む膜を、導電膜524に用いることができる。 Further, a film containing hydrogen at a concentration which is twice or more, preferably 10 times or more the concentration of hydrogen contained in the semiconductor film 508 can be used as the conductive film 524.

また、半導体膜508の抵抗率の1×10−8倍以上1×10−1倍未満の抵抗率を備える膜を、導電膜524に用いることができる。 A film having a resistivity of 1×10 −8 times or more and less than 1×10 −1 times the resistivity of the semiconductor film 508 can be used for the conductive film 524.

具体的には、1×10−3Ωcm以上1×10Ωcm未満、好ましくは、1×10−3Ωcm以上1×10−1Ωcm未満である膜を、導電膜524に用いることができる。 Specifically, 1 × 10 -3 1 × 10 4 less [Omega] cm or more [Omega] cm, preferably, a 1 × 10 -3 Ωcm or more 1 × 10 -1 Ωcm less than a is film, can be used for the conductive film 524.

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments in this specification as appropriate.

(実施の形態2)
本実施の形態では、本発明の一態様の表示パネルの作製方法について、図10乃至図22を参照しながら説明する。
(Embodiment 2)
In this embodiment, a method for manufacturing a display panel of one embodiment of the present invention will be described with reference to FIGS.

図10は本発明の一態様の表示パネル700の作製方法を説明するフロー図である。図11乃至図17は、図2(A)に示す切断線X1−X2、X3−X4、X5−X6、X7−X8、X9−X10、X11−X12における作製工程中の表示パネル700の断面図である。 FIG. 10 is a flowchart illustrating a method for manufacturing the display panel 700 of one embodiment of the present invention. 11 to 17 are cross-sectional views of the display panel 700 in the manufacturing process along cutting lines X1-X2, X3-X4, X5-X6, X7-X8, X9-X10, and X11-X12 illustrated in FIG. Is.

図18は本発明の一態様の表示パネル700Eの作製方法を説明するフロー図である。図19乃至図22は、図2(A)に示す切断線X1−X2、X3−X4、X5−X6、X7−X8、X9−X10、X11−X12における作製工程中の表示パネル700Eの断面図である。 FIG. 18 is a flowchart illustrating a method for manufacturing the display panel 700E of one embodiment of the present invention. 19 to 22 are cross-sectional views of the display panel 700E in the manufacturing process along cutting lines X1-X2, X3-X4, X5-X6, X7-X8, X9-X10, and X11-X12 illustrated in FIG. Is.

<表示パネルの作製方法1>
本実施の形態で説明する表示パネル700の作製方法は、以下の12のステップを有する。
<Display panel manufacturing method 1>
The method for manufacturing the display panel 700 described in this embodiment has the following 12 steps.

《第1のステップ》
第1のステップにおいて、第1の絶縁膜501Aを工程用の基板に形成する(図10(U1)参照)。例えば、第1の絶縁膜501Aを、基板510との間に剥離膜510Wを挟むように形成する。
<< the first step >>
In the first step, the first insulating film 501A is formed over the substrate for the process (see FIG. 10U1). For example, the first insulating film 501A is formed so that the separation film 510W is sandwiched between the first insulating film 501A and the substrate 510.

例えば、基板510と、基板510と重なる領域を備える剥離膜510Wと、を有する基板を工程用の基板に用いることができる。 For example, a substrate including the substrate 510 and a peeling film 510W including a region overlapping with the substrate 510 can be used as a substrate for a process.

作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板510に用いることができる。 A material having heat resistance high enough to withstand heat treatment in a manufacturing process can be used for the substrate 510.

有機材料、無機材料または有機材料と無機材料等の複合材料等を基板510に用いることができる。例えば、ガラス、セラミックス、金属等の無機材料を基板510に用いることができる。 An organic material, an inorganic material, a composite material of an organic material and an inorganic material, or the like can be used for the substrate 510. For example, an inorganic material such as glass, ceramics, or metal can be used for the substrate 510.

具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、石英またはサファイア等を、基板510に用いることができる。具体的には、無機酸化物膜、無機窒化物膜または無機酸窒化物膜等を、基板510に用いることができる。例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、アルミナ膜等を、基板510に用いることができる。SUSまたはアルミニウム等を、基板510に用いることができる。 Specifically, non-alkali glass, soda-lime glass, potash glass, crystal glass, quartz, sapphire, or the like can be used for the substrate 510. Specifically, an inorganic oxide film, an inorganic nitride film, an inorganic oxynitride film, or the like can be used for the substrate 510. For example, silicon oxide, silicon nitride, silicon oxynitride, an alumina film, or the like can be used for the substrate 510. SUS, aluminum, or the like can be used for the substrate 510.

例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板510に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板510に用いることができる。 For example, an organic material such as resin, resin film, or plastic can be used for the substrate 510. Specifically, a resin film or a resin plate of polyester, polyolefin, polyamide, polyimide, polycarbonate, acrylic resin, or the like can be used for the substrate 510.

例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を基板510に用いることができる。例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板510に用いることができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を、基板510に用いることができる。 For example, a metal plate, a thin glass plate, or a composite material in which a film of an inorganic material or the like is attached to a resin film or the like can be used for the substrate 510. For example, a composite material in which a fibrous or particulate metal, glass, an inorganic material, or the like is dispersed in a resin film can be used for the substrate 510. For example, a composite material in which a fibrous or particulate resin, an organic material, or the like is dispersed in an inorganic material can be used for the substrate 510.

また、単層の材料または複数の層が積層された材料を、基板510に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基板510に用いることができる。 Further, a single layer material or a material in which a plurality of layers is stacked can be used for the substrate 510. For example, a material in which a base material and an insulating film or the like which prevents diffusion of impurities contained in the base material are stacked can be used for the substrate 510.

例えば、第9のステップにおいて、第1の絶縁膜501Aを基板510から分離することができる機能を備える材料を、剥離膜510Wに用いることができる。 For example, in the ninth step, a material having a function of separating the first insulating film 501A from the substrate 510 can be used for the peeling film 510W.

なお、基板510側に剥離膜510Wを残して、第1の絶縁膜501Aを基板510から分離することができる。または、第1の絶縁膜501Aと共に剥離膜510Wを基板510から分離することができる。 Note that the first insulating film 501A can be separated from the substrate 510 by leaving the peeling film 510W on the substrate 510 side. Alternatively, the separation film 510W can be separated from the substrate 510 together with the first insulating film 501A.

具体的には、無アルカリガラス基板を基板510に用い、タングステン等を含む膜を剥離膜510Wに用い、無機酸化物または無機酸化窒化物を含む膜を第1の絶縁膜501Aに用いる場合、基板510側に剥離膜510Wを残して、第1の絶縁膜501Aを基板510から分離することができる。 Specifically, when a non-alkali glass substrate is used as the substrate 510, a film containing tungsten or the like is used as the peeling film 510W, and a film containing an inorganic oxide or an inorganic oxynitride is used as the first insulating film 501A, The first insulating film 501A can be separated from the substrate 510 by leaving the peeling film 510W on the 510 side.

また、無アルカリガラス基板を基板510に用い、ポリイミドを含む膜を剥離膜510Wに用い、さまざまな材料を含む膜を第1の絶縁膜501Aに用いる場合、第1の絶縁膜501Aと共に剥離膜510Wを基板510から分離することができる。 When a non-alkali glass substrate is used for the substrate 510, a film containing polyimide is used for the peeling film 510W, and a film containing various materials is used for the first insulating film 501A, the peeling film 510W is used together with the first insulating film 501A. Can be separated from the substrate 510.

例えば、剥離膜510Wに接するように第1の絶縁膜501Aを形成する。具体的には、化学気相成長法、スパッタリング法またはコーティング法等を用いることができる。次いで、リソグラフィー法等を用いて不要な部分を除去して、第1の絶縁膜501Aを形成する。 For example, the first insulating film 501A is formed so as to be in contact with the peeling film 510W. Specifically, a chemical vapor deposition method, a sputtering method, a coating method, or the like can be used. Then, an unnecessary portion is removed by a lithography method or the like to form a first insulating film 501A.

なお、第1の絶縁膜501Aの外周部において第1の絶縁膜501Aが基板510と接するように、剥離膜510Wより大きな形状に第1の絶縁膜501Aの形状をするとよい。これにより、第1の絶縁膜501Aが意図せず工程用の基板から分離してしまう不具合の発生を抑制することができる。 Note that the shape of the first insulating film 501A may be larger than that of the peeling film 510W so that the first insulating film 501A is in contact with the substrate 510 at the outer peripheral portion of the first insulating film 501A. Accordingly, it is possible to suppress the occurrence of the problem that the first insulating film 501A is unintentionally separated from the substrate for the process.

具体的には、厚さ0.7mmのガラス板を基板510に用い、基板510上に設けられた厚さ30nmのタングステン膜を剥離膜510Wに用いる。そして、剥離膜510W側から順に厚さ200nmの酸化窒化シリコン膜および厚さ200nmの窒化シリコンが積層された積層材料を含む膜を第1の絶縁膜501Aに用いることができる。なお、酸化窒化シリコン膜は、酸素の組成が窒素の組成より多く、窒化酸化シリコン膜は窒素の組成が酸素の組成より多い。 Specifically, a 0.7 mm-thick glass plate is used for the substrate 510, and a 30-nm-thick tungsten film provided over the substrate 510 is used for the peeling film 510W. Then, a film including a stacked material in which a 200-nm-thick silicon oxynitride film and a 200-nm-thick silicon nitride are stacked in this order from the separation film 510W side can be used for the first insulating film 501A. Note that the silicon oxynitride film has a composition of oxygen higher than that of nitrogen, and the silicon nitride oxide film has a composition of nitrogen higher than that of oxygen.

《第2のステップ》
第2のステップにおいて、第1の導電膜および端子を形成する(図10(U2)参照)。なお、本作製方法では、第1の導電膜は透明導電膜および反射膜の積層とし、透明導電膜に第1の電極751(i,j)を用い、反射膜に電極751A(i,j)を用いる例を説明する。
<Second step>
In the second step, the first conductive film and the terminal are formed (see FIG. 10U2). Note that in this manufacturing method, the first conductive film is a stack of a transparent conductive film and a reflective film, the first electrode 751(i,j) is used for the transparent conductive film, and the electrode 751A(i,j) is used for the reflective film. An example using will be described.

例えば、反射膜は開口部751Hを備え、端子は端子519Bおよび端子519Cを含む。 For example, the reflective film includes the opening 751H and the terminals include the terminals 519B and 519C.

例えば、導電性の材料を含む膜を絶縁膜501Aに接して成膜する。具体的には、化学気相成長法、スパッタリング法またはコーティング法等を用いることができる。次いで、リソグラフィー法、エッチング法を用いて不要な部分を除去して、第1の電極751(i,j)、電極751A(i、j)、端子519Bおよび端子519Cを形成する。 For example, a film containing a conductive material is formed in contact with the insulating film 501A. Specifically, a chemical vapor deposition method, a sputtering method, a coating method, or the like can be used. Then, an unnecessary portion is removed by a lithography method or an etching method to form the first electrode 751(i,j), the electrode 751A(i,j), the terminal 519B, and the terminal 519C.

《第3のステップ》
第3のステップにおいて、導電膜および端子を覆う第2の絶縁膜501Cを形成する(図10(U3)参照)。なお、第2の絶縁膜501Cに続けて、第2の絶縁膜501Cと重なる領域を備える第3の絶縁膜を形成してもよい。
<<3rd step>>
In the third step, a second insulating film 501C which covers the conductive film and the terminal is formed (see FIG. 10U3). Note that a third insulating film having a region overlapping with the second insulating film 501C may be formed subsequent to the second insulating film 501C.

第2の絶縁膜501Cは開口部を備える。 The second insulating film 501C has an opening.

例えば、不純物の拡散を抑制する機能を有する膜を反射膜および端子を覆うように成膜する。具体的には、化学気相成長法、スパッタリング法またはコーティング法等を用いることができる。 For example, a film having a function of suppressing diffusion of impurities is formed so as to cover the reflective film and the terminal. Specifically, a chemical vapor deposition method, a sputtering method, a coating method, or the like can be used.

次いで、リソグラフィー法等を用いて電極751Aに到達する開口部および端子519B、519Cに到達する開口部を形成して、第2の絶縁膜501Cを形成する。 Next, an opening reaching the electrode 751A and an opening reaching the terminals 519B and 519C are formed by a lithography method or the like, so that the second insulating film 501C is formed.

《第4のステップ》
第4のステップにおいて、反射膜と電気的に接続される第1の接続部591Aおよび端子519B、519Cと電気的に接続される第3の接続部591B、591Cを形成する(図10(U4)および図11参照)。なお、第1の接続部591Aおよび端子519B、端子519Cと共に、トランジスタM、トランジスタMDまたはスイッチSW1として用いることができるトランジスタのゲート電極として機能する導電膜504を形成してもよい。
<<4th step>>
In the fourth step, the first connection portion 591A electrically connected to the reflective film and the third connection portions 591B and 591C electrically connected to the terminals 519B and 519C are formed (FIG. 10 (U4)). And FIG. 11). Note that the conductive film 504 that functions as a gate electrode of the transistor M, the transistor MD, or the transistor that can be used as the switch SW1 may be formed with the first connection portion 591A and the terminals 519B and 519C.

例えば、導電性の材料を含む膜を第2の絶縁膜501C、電極751Aに到達する開口部および端子519B、端子519Cに到達する開口部に接して成膜する。具体的には、化学気相成長法、スパッタリング法またはコーティング法等を用いることができる。 For example, a film containing a conductive material is formed in contact with the second insulating film 501C, the opening reaching the electrode 751A, the terminal 519B, and the opening reaching the terminal 519C. Specifically, a chemical vapor deposition method, a sputtering method, a coating method, or the like can be used.

次いで、リソグラフィー法、エッチング法を用いて不要な部分を除去して、第1の接続部591A、第3の接続部593B、593Cおよび導電膜504を形成する。 Then, unnecessary portions are removed by a lithography method and an etching method, so that the first connecting portion 591A, the third connecting portions 593B and 593C, and the conductive film 504 are formed.

《第5のステップ》
第5のステップにおいて、第1の接続部591および第3の接続部593と電気的に接続される画素回路を形成する(図10(U5)参照)。
<<5th step>>
In the fifth step, a pixel circuit electrically connected to the first connecting portion 591 and the third connecting portion 593 is formed (see FIG. 10 (U5)).

例えば、導電性の材料を含む膜、絶縁性の材料を含む膜、半導体材料を含む膜等を、化学気相成長法またはスパッタリング法等を用いて成膜する。また、膜の不要な部分を、リソグラフィー法、エッチング法を用いて除去する。すなわち、成膜法、リソグラフィー法およびエッチング法を組み合わせて、トランジスタM、トランジスタMDおよびスイッチSW1として機能するトランジスタ等を含む画素回路を形成する。 For example, a film containing a conductive material, a film containing an insulating material, a film containing a semiconductor material, or the like is formed by a chemical vapor deposition method, a sputtering method, or the like. Further, unnecessary portions of the film are removed by using a lithography method and an etching method. That is, a pixel circuit including the transistor M, the transistor MD, the transistor functioning as the switch SW1, and the like is formed by combining the film formation method, the lithography method, and the etching method.

次いで、画素回路に含まれるトランジスタ等の素子を保護する絶縁膜516または絶縁膜518等を形成する。また、絶縁膜516および絶縁膜518の間に第2のゲート電極として機能する導電膜524を形成する。 Next, an insulating film 516, an insulating film 518, or the like which protects an element such as a transistor included in the pixel circuit is formed. In addition, a conductive film 524 which functions as a second gate electrode is formed between the insulating films 516 and 518.

次いで、絶縁膜521を成膜し、画素回路に到達する開口部を絶縁膜516、絶縁膜518および絶縁膜521に形成する。 Next, an insulating film 521 is formed and openings for reaching the pixel circuit are formed in the insulating film 516, the insulating film 518, and the insulating film 521.

《第6のステップ》
第6のステップにおいて、画素回路と接続する第2の接続部592を形成する(図10(U6)および図12参照)。なお、第2の接続部592と共に配線を形成してもよい。
<<6th step>>
In the sixth step, the second connection portion 592 which is connected to the pixel circuit is formed (see FIG. 10 (U6) and FIG. 12). Note that wiring may be formed with the second connection portion 592.

例えば、導電性の材料を含む膜を成膜する。具体的には、化学気相成長法、スパッタリング法またはコーティング法等を用いることができる。 For example, a film containing a conductive material is formed. Specifically, a chemical vapor deposition method, a sputtering method, a coating method, or the like can be used.

次いで、リソグラフィー法、エッチング法を用いて不要な部分を除去して、第2の接続部592を形成する。 Then, an unnecessary portion is removed by a lithography method and an etching method to form the second connection portion 592.

《第7のステップ》
第7のステップにおいて、第2の接続部592と電気的に接続される第2の表示素子550を形成する(図10(U7)および図13参照)。
<< 7th step >>
In the seventh step, the second display element 550 which is electrically connected to the second connecting portion 592 is formed (see FIGS. 10U7 and 13).

第3の電極551(i,j)を第2の接続部592と電気的に接続されるように形成する。例えば、導電性の材料を含む膜を成膜する。具体的には、化学気相成長法またはスパッタリング法等を用いることができる。次いで、リソグラフィー法、エッチング法を用いて不要な部分を除去して、第3の電極551(i,j)を形成する。 The third electrode 551(i,j) is formed so as to be electrically connected to the second connection portion 592. For example, a film containing a conductive material is formed. Specifically, a chemical vapor deposition method, a sputtering method, or the like can be used. Then, an unnecessary portion is removed by a lithography method and an etching method, so that the third electrode 551(i,j) is formed.

次いで、第3の電極551(i,j)と重なる領域に開口部を備える絶縁膜528を形成する。なお、第3の電極551(i,j)の端部を絶縁膜528で覆うようにする。例えば、感光性の樹脂を成膜する。具体的には、コーティング法等を用いることができる。次いで、リソグラフィー法等を用いて不要な部分を除去して、絶縁膜528を形成する。 Next, the insulating film 528 having an opening is formed in a region overlapping with the third electrode 551(i,j). Note that the end portion of the third electrode 551(i,j) is covered with the insulating film 528. For example, a photosensitive resin is deposited. Specifically, a coating method or the like can be used. Then, an unnecessary portion is removed by a lithography method or the like to form an insulating film 528.

次いで、絶縁膜528の開口部に露出する第3の電極551(i,j)を覆うように発光性の有機化合物を含む層553(j)を形成する。具体的にはシャドーマスク法を用いた蒸着法、印刷法またはインクジェット法等を用いることができる。 Next, a layer 553(j) containing a light-emitting organic compound is formed so as to cover the third electrode 551(i,j) exposed in the opening of the insulating film 528. Specifically, a vapor deposition method using a shadow mask method, a printing method, an inkjet method, or the like can be used.

次いで、発光性の有機化合物を含む層553(j)を、第3の電極551(i,j)との間に挟むように第4の電極552を成膜する。具体的には、シャドーマスク法を用いた蒸着法、スパッタリング法等を用いることができる。 Next, a fourth electrode 552 is formed so that the layer 553(j) containing a light-emitting organic compound is sandwiched between the layer 553(j) and the third electrode 551(i,j). Specifically, a vapor deposition method using a shadow mask method, a sputtering method, or the like can be used.

《第8のステップ》
第8のステップにおいて、基板570を積層する(図10(U8)および図14参照)。
<<8th step>>
In the eighth step, the substrate 570 is stacked (see FIG. 10 (U8) and FIG. 14).

例えば、流動性を備える樹脂等を塗布して接合層505を形成する。具体的には、コーティング法、印刷法、インクジェット法等を用いることができる。または、あらかじめシート状に形成された流動性を備える樹脂等を貼付して接合層505を形成する。 For example, a resin having fluidity or the like is applied to form the bonding layer 505. Specifically, a coating method, a printing method, an inkjet method, or the like can be used. Alternatively, a bonding resin 505 is formed by attaching a fluid resin or the like which is formed in a sheet shape in advance.

次いで、接合層505を用いて機能層520および基板570を貼り合わせる。 Next, the functional layer 520 and the substrate 570 are attached to each other using the bonding layer 505.

《第9のステップ》
第9のステップにおいて、工程用の基板510を分離する(図10(U9)および図15参照)。
<< 9th step >>
In the ninth step, the process substrate 510 is separated (see FIG. 10 (U9) and FIG. 15).

例えば、鋭利な先端を用いて工程用の基板510の側から剥離層510Wを刺突する方法またはレーザ等を用いる方法(例えばレーザアブレーション法)等を用いて、剥離膜510Wの一部を第1の絶縁膜501Aから分離する。これにより、剥離の起点を形成することができる。 For example, a part of the peeling film 510W may be partially removed by a method of piercing the peeling layer 510W from the substrate 510 side for processing with a sharp tip, a method of using a laser or the like (for example, a laser ablation method), or the like. From the insulating film 501A. Thereby, the starting point of peeling can be formed.

次いで、工程用の基板510を剥離の起点から徐々に分離する。 Next, the process substrate 510 is gradually separated from the starting point of peeling.

なお、剥離膜510Wと第1の絶縁膜501Aの界面近傍にイオンを照射して、静電気を取り除きながら剥離してもよい。具体的には、イオナイザーを用いて生成されたイオンを照射してもよい。また、剥離膜510Wと第1の絶縁膜501Aの界面に、液体を浸透またはノズルから噴出させた液体を吹き付けてもよい。例えば、水、極性溶媒等または剥離膜510Wを溶かす液体を、浸透させる液体または吹き付ける液体に用いることができる。液体を浸透させることにより、剥離に伴って発生する静電気等の影響を抑制することができる。 Note that the vicinity of the interface between the peeling film 510W and the first insulating film 501A may be irradiated with ions to peel off while removing static electricity. Specifically, the ions generated by using an ionizer may be irradiated. In addition, the liquid that permeates the liquid or is ejected from the nozzle may be sprayed on the interface between the peeling film 510W and the first insulating film 501A. For example, water, a polar solvent, or a liquid that dissolves the peeling film 510W can be used as a liquid to be permeated or a liquid to be sprayed. By allowing the liquid to permeate, it is possible to suppress the influence of static electricity or the like generated due to peeling.

特に、酸化タングステンを含む膜を剥離層510Wに用いる場合、水を含む液体を浸透させながらまたは吹き付けながら、基板510を分離する。これにより、剥離に伴う応力を低減することができる。 In particular, when a film containing tungsten oxide is used for the peeling layer 510W, the substrate 510 is separated while infiltrating or spraying a liquid containing water. As a result, the stress associated with peeling can be reduced.

《第10のステップ》
第10のステップにおいて、第1の絶縁膜501Aの一部を除去して端子を露出させる(図10(U10)および図16参照)。
<< 10th step >>
In the tenth step, a part of the first insulating film 501A is removed to expose the terminal (see FIG. 10 (U10) and FIG. 16).

例えば、リソグラフィー法等を用いて第1の絶縁膜501Aの一部を除去することができる。具体的には、リソグラフィー法等を用いて開口部594Bおよび開口部594Cを形成し、端子519Bおよび端子519Cを露出させる。 For example, part of the first insulating film 501A can be removed by a lithography method or the like. Specifically, the opening 594B and the opening 594C are formed by a lithography method or the like to expose the terminal 519B and the terminal 519C.

《第11のステップ》
第11のステップにおいて、第1の表示素子を形成する(図10(U11)および図17参照)。
<<Eleventh Step>>
In the eleventh step, the first display element is formed (see FIG. 10 (U11) and FIG. 17).

例えば、対向基板を準備する。具体的には、遮光膜BM、着色膜CF1、絶縁膜771、第2の電極752、構造体KB1および配向膜AF2が基板770に形成された対向基板を準備する。 For example, a counter substrate is prepared. Specifically, a counter substrate in which the light-shielding film BM, the coloring film CF1, the insulating film 771, the second electrode 752, the structure KB1 and the alignment film AF2 are formed over the substrate 770 is prepared.

次いで、第2の絶縁膜501Cおよび第1の電極751(i,j)と重なる領域を備える配向膜AF1を形成する。具体的には印刷法等およびラビング法等を用いて形成する。 Then, an alignment film AF1 including a region overlapping with the second insulating film 501C and the first electrode 751(i,j) is formed. Specifically, it is formed by using a printing method or a rubbing method.

次いで、封止材705を形成する。具体的には、ディスペンサまたは印刷法等を用いて枠状に流動性を備える樹脂を塗布する。なお、端子519Cと重なる領域には、導電部材CPを含む材料を塗布する。 Then, the sealing material 705 is formed. Specifically, a resin having fluidity is applied in a frame shape using a dispenser or a printing method. A material containing the conductive member CP is applied to a region overlapping with the terminal 519C.

次いで、枠状の封止材705が囲む領域に液晶材料を滴下する。具体的にはディスペンサ等を用いる。 Next, a liquid crystal material is dropped in a region surrounded by the frame-shaped sealing material 705. Specifically, a dispenser or the like is used.

次いで、封止材705を用いて第2の絶縁膜501Cに基板770を貼り合わせる。なお、第2の絶縁膜501Cとの間に構造体KB1を挟み、開口部594Cに設けられる導電部材CPを用いて端子519Cと第2の電極752を電気的に接続する。 Next, the substrate 770 is attached to the second insulating film 501C with the use of the sealing material 705. Note that the structure KB1 is sandwiched between the second insulating film 501C and the terminal 519C and the second electrode 752 are electrically connected using the conductive member CP provided in the opening 594C.

《第12のステップ》
第12のステップにおいて、開口部594Bを介して端子519Bに、異方性導電接続層ACF1およびフレキシブルプリント基板FPC1を接続する(図10(U12)および図2(A)参照)。
<<Twelfth Step>>
In the twelfth step, the anisotropic conductive connection layer ACF1 and the flexible printed circuit board FPC1 are connected to the terminal 519B through the opening 594B (see FIG. 10 (U12) and FIG. 2(A)).

本実施の形態で説明する表示パネル700の作製方法は、工程用の基板510を分離するステップと、第1の絶縁膜501Aを除去して反射膜および端子を露出させるステップと、を含んで構成される。これにより、反射膜の端部に生じる段差を小さくし、段差に基づく配向欠陥等を生じ難くすることができる。また、端子の接点として機能する面を露出させることができる。その結果、利便性または信頼性に優れた新規な表示パネルの作製方法を提供することができる。 The method for manufacturing the display panel 700 described in this embodiment includes a step of separating the substrate 510 for steps and a step of removing the first insulating film 501A to expose the reflective film and the terminal. To be done. As a result, it is possible to reduce the step generated at the end of the reflective film and make it difficult for alignment defects and the like to occur due to the step. Further, the surface functioning as a contact of the terminal can be exposed. As a result, it is possible to provide a method for manufacturing a novel display panel which is highly convenient or reliable.

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments in this specification as appropriate.

<表示パネルの作製方法2>
本実施の形態で説明する表示パネル700Eの作製方法は、図18のフロー図に示す12のステップを有する。なお、図18に示す11のステップのうち、図10と同じステップについては上記の表示パネル700の作製方法を援用できる。以下では図10と異なるステップについてのみ詳細に説明する。
<Display panel manufacturing method 2>
The manufacturing method of the display panel 700E described in this embodiment has 12 steps shown in the flowchart of FIG. Note that among the 11 steps shown in FIG. 18, the same steps as those in FIG. 10 can apply the above manufacturing method of the display panel 700. Only steps different from those in FIG. 10 will be described below in detail.

《第1のステップ》
第1のステップにおいて、第1の絶縁膜501Aを工程用の基板に形成する(図18(U1)参照)。
<< the first step >>
In the first step, the first insulating film 501A is formed over the substrate for the process (see FIG. 18U1).

《第2のステップ》
第2のステップにおいて、第2の電極、絶縁膜、第1の導電膜および端子を形成する(図18(U2)および図19参照)。
<Second step>
In the second step, a second electrode, an insulating film, a first conductive film, and a terminal are formed (see FIG. 18 (U2) and FIG. 19).

例えば、導電性の材料を含む膜を絶縁膜501Aに接して成膜する。具体的には、化学気相成長法、スパッタリング法またはコーティング法等を用いることができる。次いで、リソグラフィー法、エッチング法を用いて不要な部分を除去して、第2の電極752を形成する。 For example, a film containing a conductive material is formed in contact with the insulating film 501A. Specifically, a chemical vapor deposition method, a sputtering method, a coating method, or the like can be used. Then, an unnecessary portion is removed by a lithography method or an etching method, so that the second electrode 752 is formed.

続いて、第2の電極752および絶縁膜501Aに接するように絶縁膜529を形成する。具体的には、化学気相成長法、スパッタリング法またはコーティング法等を用いることができる。 Then, an insulating film 529 is formed so as to be in contact with the second electrode 752 and the insulating film 501A. Specifically, a chemical vapor deposition method, a sputtering method, a coating method, or the like can be used.

例えば、不純物の拡散を抑制する機能を有する膜を反射膜および端子を覆うように成膜する。具体的には、化学気相成長法、スパッタリング法またはコーティング法等を用いることができる。 For example, a film having a function of suppressing diffusion of impurities is formed so as to cover the reflective film and the terminal. Specifically, a chemical vapor deposition method, a sputtering method, a coating method, or the like can be used.

次いで、リソグラフィー法等を用いて第2の電極752に到達する開口部595を形成して、絶縁膜529を形成する。 Then, an opening 595 reaching the second electrode 752 is formed by a lithography method or the like, so that an insulating film 529 is formed.

そして、絶縁膜529および第2の電極752上に第1の導電膜および端子を形成する。第1の導電膜および端子の形成方法については、上記の表示パネル700の作製方法の第2のステップを参照できる。 Then, a first conductive film and a terminal are formed over the insulating film 529 and the second electrode 752. For the method of forming the first conductive film and the terminal, the second step of the method for manufacturing the display panel 700 can be referred to.

《第3のステップ》
第3のステップにおいて、導電膜および端子を覆う第2の絶縁膜501Cを形成する(図18(U3)参照)。
<<3rd step>>
In the third step, a second insulating film 501C which covers the conductive film and the terminal is formed (see FIG. 18U3).

《第4のステップ》
第4のステップにおいて、反射膜と電気的に接続される第1の接続部591Aおよび端子519B、519Cと電気的に接続される第3の接続部591B、591Cを形成する(図18(U4))。
<<4th step>>
In the fourth step, the first connection portion 591A electrically connected to the reflective film and the third connection portions 591B and 591C electrically connected to the terminals 519B and 519C are formed (FIG. 18 (U4)). ).

《第5のステップ》
第5のステップにおいて、第1の接続部591および第3の接続部593と電気的に接続される画素回路を形成する(図18(U5)参照)。
<<5th step>>
In the fifth step, a pixel circuit which is electrically connected to the first connecting portion 591 and the third connecting portion 593 is formed (see FIG. 18 (U5)).

《第6のステップ》
第6のステップにおいて、画素回路と接続する第2の接続部592を形成する(図18(U6)参照)。
<<6th step>>
In the sixth step, the second connection portion 592 which is connected to the pixel circuit is formed (see FIG. 18 (U6)).

《第7のステップ》
第7のステップにおいて、第2の接続部592と電気的に接続される第2の表示素子550を形成する(図18(U7)参照)。
<< 7th step >>
In the seventh step, the second display element 550 which is electrically connected to the second connection portion 592 is formed (see FIG. 18 (U7)).

《第8のステップ》
第8のステップにおいて、基板570を積層する(図18(U8)参照)。
<<8th step>>
In the eighth step, the substrate 570 is stacked (see FIG. 18 (U8)).

《第9のステップ》
第9のステップにおいて、工程用の基板510を分離する(図18(U9)および図20参照)。
<< 9th step >>
In the ninth step, the process substrate 510 is separated (see FIG. 18 (U9) and FIG. 20).

《第10のステップ》
第10のステップにおいて、第1の表示素子を形成する(図18(U10)および図21参照)。なお、第1の表示素子750(i,j)の形成方法については、上記の表示パネル700の作製方法の第11のステップを参照できる。
<< 10th step >>
In the tenth step, the first display element is formed (see FIG. 18 (U10) and FIG. 21). For the method for forming the first display element 750(i,j), the eleventh step of the method for manufacturing the display panel 700 can be referred to.

《第11のステップ》
第11のステップにおいて、第1の絶縁膜501Aおよび絶縁膜529の一部を除去して端子を露出させる(図18(U11)および図22参照)。
<<Eleventh Step>>
In the eleventh step, parts of the first insulating film 501A and the insulating film 529 are removed to expose the terminals (see FIGS. 18U11 and 22).

例えば、エッチング法を用いて第1の絶縁膜501Aおよび絶縁膜529の一部を除去することができる。このとき、封止材705または基板770をマスクに用いることができるため、レジストマスク等を形成せずに除去を行うことができる。具体的には、ウェットエッチング法によって、封止材705をマスクに用いて該除去を行うことができる。または、ドライエッチング法によって、基板770をマスクに用いて該除去を行ってもよい(図23参照)。 For example, part of the first insulating film 501A and the insulating film 529 can be removed by an etching method. At this time, since the sealing material 705 or the substrate 770 can be used as a mask, the removal can be performed without forming a resist mask or the like. Specifically, the removal can be performed by a wet etching method using the sealing material 705 as a mask. Alternatively, the substrate 770 may be removed by a dry etching method using the substrate 770 as a mask (see FIG. 23).

第1の絶縁膜501Aおよび絶縁膜529の一部を除去して開口部596Bを形成することで、端子519Bを露出させる。 The terminal 519B is exposed by removing a part of the first insulating film 501A and the insulating film 529 to form an opening 596B.

《第12のステップ》
第12のステップにおいて、開口部596Bを介して端子519Bに、異方性導電接続層ACF1およびフレキシブルプリント基板FPC1を接続する(図18(U12)および図9参照)。
<<Twelfth Step>>
In the twelfth step, the anisotropic conductive connection layer ACF1 and the flexible printed circuit board FPC1 are connected to the terminal 519B through the opening 596B (see FIG. 18 (U12) and FIG. 9).

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments in this specification as appropriate.

(実施の形態3)
本実施の形態では、本発明の一態様の表示パネルに用いることができるトランジスタの構成について、図24を参照しながら説明する。
(Embodiment 3)
In this embodiment, a structure of a transistor that can be used in the display panel of one embodiment of the present invention will be described with reference to FIGS.

<半導体装置の構成例>
図24(A)は、トランジスタ100の上面図であり、図24(C)は、図24(A)に示す切断線X1−X2間における切断面の断面図に相当し、図24(D)は、図24(A)に示す切断線Y1−Y2間における切断面の断面図に相当する。なお、図24(A)において、煩雑になることを避けるため、トランジスタ100の構成要素の一部(ゲート絶縁膜として機能する絶縁膜等)を省略して図示している。また、切断線X1−X2方向をチャネル長方向、切断線Y1−Y2方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図24(A)と同様に、構成要素の一部を省略して図示する場合がある。
<Example of configuration of semiconductor device>
24A is a top view of the transistor 100, and FIG. 24C is a cross-sectional view taken along a cutting line X1-X2 in FIG. 24A, and FIG. 24A corresponds to a cross-sectional view of a cutting plane taken along the cutting line Y1-Y2 shown in FIG. Note that in FIG. 24A, some components of the transistor 100 (such as an insulating film functioning as a gate insulating film) are omitted for simplicity. The cutting line X1-X2 direction may be referred to as a channel length direction, and the cutting line Y1-Y2 direction may be referred to as a channel width direction. Note that in the top view of the transistor, some of the components are omitted in the following drawings, as in FIG. 24A, in some cases.

なお、トランジスタ100を実施の形態1で説明する表示パネルに用いることができる。 Note that the transistor 100 can be used for the display panel described in Embodiment 1.

例えば、トランジスタ100をトランジスタMに用いる場合は、基板102を第3の絶縁膜501Cに、導電膜104を導電膜504に、絶縁膜106および絶縁膜107が積層された積層膜を絶縁膜506に、酸化物半導体膜108を半導体膜508に、導電膜112aを導電膜512Aに、導電膜112bを導電膜512Bに、絶縁膜114および絶縁膜116が積層された積層膜を絶縁膜516に、絶縁膜118を絶縁膜518に、それぞれ読み替えることができる。 For example, when the transistor 100 is used as the transistor M, the substrate 102 is the third insulating film 501C, the conductive film 104 is the conductive film 504, and the stacked film in which the insulating film 106 and the insulating film 107 are stacked is the insulating film 506. Insulating the oxide semiconductor film 108 as the semiconductor film 508, the conductive film 112a as the conductive film 512A, the conductive film 112b as the conductive film 512B, and the insulating film 114 and the insulating film 116 as the insulating film 516 The film 118 can be replaced with the insulating film 518.

トランジスタ100は、基板102上のゲート電極として機能する導電膜104と、基板102及び導電膜104上の絶縁膜106と、絶縁膜106上の絶縁膜107と、絶縁膜107上の酸化物半導体膜108と、酸化物半導体膜108に電気的に接続されるソース電極として機能する導電膜112aと、酸化物半導体膜108に電気的に接続されるドレイン電極として機能する導電膜112bと、を有する。また、トランジスタ100上、より詳しくは、導電膜112a、112b及び酸化物半導体膜108上には絶縁膜114、116、及び絶縁膜118が設けられる。絶縁膜114、116、118は、トランジスタ100の保護絶縁膜としての機能を有する。 The transistor 100 includes a conductive film 104 which functions as a gate electrode over a substrate 102, an insulating film 106 over the substrate 102 and the conductive film 104, an insulating film 107 over the insulating film 106, and an oxide semiconductor film over the insulating film 107. 108, a conductive film 112a which functions as a source electrode electrically connected to the oxide semiconductor film 108, and a conductive film 112b which functions as a drain electrode electrically connected to the oxide semiconductor film 108. In addition, insulating films 114 and 116 and an insulating film 118 are provided over the transistor 100, more specifically, the conductive films 112a and 112b and the oxide semiconductor film 108. The insulating films 114, 116, and 118 have a function as protective insulating films of the transistor 100.

また、酸化物半導体膜108は、ゲート電極として機能する導電膜104側の第1の酸化物半導体膜108aと、第1の酸化物半導体膜108a上の第2の酸化物半導体膜108bと、を有する。また、絶縁膜106及び絶縁膜107は、トランジスタ100のゲート絶縁膜としての機能を有する。 The oxide semiconductor film 108 includes a first oxide semiconductor film 108a on the conductive film 104 side which functions as a gate electrode and a second oxide semiconductor film 108b over the first oxide semiconductor film 108a. Have. The insulating films 106 and 107 have a function as a gate insulating film of the transistor 100.

酸化物半導体膜108としては、In−M(Mは、Ti、Ga、Sn、Y、Zr、La、Ce、Nd、またはHfを表す)酸化物、In−M−Zn酸化物を用いることができる。とくに、酸化物半導体膜108としては、In−M−Zn酸化物を用いると好ましい。 As the oxide semiconductor film 108, an In-M (M represents Ti, Ga, Sn, Y, Zr, La, Ce, Nd, or Hf) oxide or an In-M-Zn oxide is used. it can. In particular, it is preferable to use an In-M-Zn oxide for the oxide semiconductor film 108.

また、第1の酸化物半導体膜108aは、Inの原子数比がMの原子数比より多い第1の領域を有する。また、第2の酸化物半導体膜108bは、第1の酸化物半導体膜108aよりもInの原子数比が少ない第2の領域を有する。また、第2の領域は、第1の領域よりも薄い部分を有する。 In addition, the first oxide semiconductor film 108a has a first region in which the atomic ratio of In is higher than that of M. In addition, the second oxide semiconductor film 108b has a second region in which the atomic ratio of In is smaller than that of the first oxide semiconductor film 108a. In addition, the second region has a portion thinner than the first region.

第1の酸化物半導体膜108aにInの原子数比がMの原子数比より多い第1の領域を有することで、トランジスタ100の電界効果移動度(単に移動度、またはμFEという場合がある)を高くすることができる。具体的には、トランジスタ100の電界効果移動度が10cm/Vsを超えることが可能となる。 When the first oxide semiconductor film 108a includes the first region in which the atomic ratio of In is higher than that of M, the field-effect mobility of the transistor 100 (may be simply referred to as mobility or μFE). Can be higher. Specifically, the field-effect mobility of the transistor 100 can exceed 10 cm 2 /Vs.

例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバ(とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ)に用いることで、額縁幅の狭い(狭額縁ともいう)半導体装置または表示装置を提供することができる。 For example, when the above-described transistor having high field-effect mobility is used for a gate driver that generates a gate signal (in particular, a demultiplexer connected to the output terminal of a shift register included in the gate driver), the frame width is narrow (narrow). A semiconductor device or a display device can be provided.

一方で、Inの原子数比がMの原子数比より多い第1の領域を有する第1の酸化物半導体膜108aとすることで、光照射時にトランジスタ100の電気特性が変動しやすくなる。しかしながら、本発明の一態様の半導体装置においては、第1の酸化物半導体膜108a上に第2の酸化物半導体膜108bが形成されている。また、第2の酸化物半導体膜108bのチャネル領域の膜厚が第1の酸化物半導体膜108aの膜厚よりも小さい。 On the other hand, when the first oxide semiconductor film 108a has the first region in which the atomic ratio of In is higher than the atomic ratio of M, the electrical characteristics of the transistor 100 are likely to change during light irradiation. However, in the semiconductor device of one embodiment of the present invention, the second oxide semiconductor film 108b is formed over the first oxide semiconductor film 108a. In addition, the thickness of the channel region of the second oxide semiconductor film 108b is smaller than that of the first oxide semiconductor film 108a.

また、第2の酸化物半導体膜108bは、第1の酸化物半導体膜108aよりもInの原子数比が少ない第2の領域を有するため、第1の酸化物半導体膜108aよりもEgが大きくなる。したがって、第1の酸化物半導体膜108aと、第2の酸化物半導体膜108bとの積層構造である酸化物半導体膜108は、光負バイアスストレス試験による耐性が高くなる。 Further, since the second oxide semiconductor film 108b has the second region in which the atomic ratio of In is smaller than that of the first oxide semiconductor film 108a, Eg is larger than that of the first oxide semiconductor film 108a. Become. Therefore, the oxide semiconductor film 108, which has a stacked-layer structure of the first oxide semiconductor film 108a and the second oxide semiconductor film 108b, has high resistance to the negative optical bias stress test.

上記構成の酸化物半導体膜とすることで、光照射時における酸化物半導体膜108の光吸収量を低減させることができる。したがって、光照射時におけるトランジスタ100の電気特性の変動を抑制することができる。また、本発明の一態様の半導体装置においては、絶縁膜114または絶縁膜116中に過剰の酸素を含有する構成のため、光照射におけるトランジスタ100の電気特性の変動をさらに、抑制することができる。 With the oxide semiconductor film having the above structure, the amount of light absorbed by the oxide semiconductor film 108 at the time of light irradiation can be reduced. Therefore, variation in electric characteristics of the transistor 100 at the time of light irradiation can be suppressed. In addition, in the semiconductor device of one embodiment of the present invention, the insulating film 114 or the insulating film 116 contains excess oxygen; thus, fluctuations in electrical characteristics of the transistor 100 due to light irradiation can be further suppressed. ..

ここで、酸化物半導体膜108について、図24(B)を用いて詳細に説明する。 Here, the oxide semiconductor film 108 is described in detail with reference to FIG.

図24(B)は、図24(C)を用いて示すトランジスタ100の断面の、酸化物半導体膜108の近傍を拡大した断面図である。 24B is an enlarged cross-sectional view of the vicinity of the oxide semiconductor film 108 in the cross section of the transistor 100 illustrated in FIG.

図24(B)において、第1の酸化物半導体膜108aの膜厚をt1として、第2の酸化物半導体膜108bの膜厚をt2−1、及びt2−2として、それぞれ示している。第1の酸化物半導体膜108a上には、第2の酸化物半導体膜108bが設けられているため、導電膜112a、112bの形成時において、第1の酸化物半導体膜108aがエッチングガスまたはエッチング溶液等に曝されることがない。したがって、第1の酸化物半導体膜108aにおいては、膜減りがない、または極めて少ない。一方で、第2の酸化物半導体膜108bにおいては、導電膜112a、112bの形成時において、第2の酸化物半導体膜108bの導電膜112a、112bと重ならない部分がエッチングされ、凹部が形成される。すなわち、第2の酸化物半導体膜108bの導電膜112a、112bと重なる領域の膜厚がt2−1となり、第2の酸化物半導体膜108bの導電膜112a、112bと重ならない領域の膜厚がt2−2となる。 In FIG. 24B, the thickness of the first oxide semiconductor film 108a is shown as t1, and the thickness of the second oxide semiconductor film 108b is shown as t2-1 and t2-2. Since the second oxide semiconductor film 108b is provided over the first oxide semiconductor film 108a, the first oxide semiconductor film 108a is etched by an etching gas or an etching gas when the conductive films 112a and 112b are formed. Not exposed to solution etc. Therefore, in the first oxide semiconductor film 108a, there is no or very little film loss. On the other hand, in the second oxide semiconductor film 108b, when the conductive films 112a and 112b are formed, a portion of the second oxide semiconductor film 108b which does not overlap with the conductive films 112a and 112b is etched to form a depressed portion. It That is, the thickness of a region of the second oxide semiconductor film 108b which overlaps with the conductive films 112a and 112b is t2-1, and the thickness of a region of the second oxide semiconductor film 108b which does not overlap with the conductive films 112a and 112b is equal to t2-1. It becomes t2-2.

第1の酸化物半導体膜108aと第2の酸化物半導体膜108bの膜厚の関係は、t2−1>t1>t2−2となると好ましい。このような膜厚の関係とすることによって、高い電界効果移動度を有し、且つ光照射時における、しきい値電圧の変動量が少ないトランジスタとすることが可能となる。 The thickness relationship between the first oxide semiconductor film 108a and the second oxide semiconductor film 108b is preferably t2-1>t1>t2-2. With such a film thickness relationship, a transistor having high field-effect mobility and a small amount of change in threshold voltage during light irradiation can be obtained.

また、トランジスタ100が有する酸化物半導体膜108は、酸素欠損が形成されるとキャリアである電子が生じ、ノーマリーオン特性になりやすい。したがって、酸化物半導体膜108中の酸素欠損、とくに第1の酸化物半導体膜108a中の酸素欠損を減らすことが、安定したトランジスタ特性を得る上でも重要となる。そこで、本発明の一態様のトランジスタの構成においては、酸化物半導体膜108上の絶縁膜、ここでは、酸化物半導体膜108上の絶縁膜114及び/又は絶縁膜116に過剰な酸素を導入することで、絶縁膜114及び/又は絶縁膜116から酸化物半導体膜108中に酸素を移動させ、酸化物半導体膜108中、とくに第1の酸化物半導体膜108a中の酸素欠損を補填することを特徴とする。 Further, in the oxide semiconductor film 108 included in the transistor 100, when oxygen vacancies are formed, electrons that are carriers are generated, so that the oxide semiconductor film 108 tends to have normally-on characteristics. Therefore, it is important to reduce oxygen vacancies in the oxide semiconductor film 108, particularly oxygen vacancies in the first oxide semiconductor film 108a in order to obtain stable transistor characteristics. Therefore, in the structure of the transistor of one embodiment of the present invention, excess oxygen is introduced into the insulating film over the oxide semiconductor film 108, here, the insulating film 114 and/or the insulating film 116 over the oxide semiconductor film 108. Accordingly, oxygen is moved from the insulating film 114 and/or the insulating film 116 into the oxide semiconductor film 108, so that oxygen vacancies in the oxide semiconductor film 108, particularly in the first oxide semiconductor film 108a, are filled. Characterize.

なお、絶縁膜114、116としては、化学量論的組成よりも過剰に酸素を含有する領域(酸素過剰領域)を有することがより好ましい。別言すると、絶縁膜114、116は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜114、116に酸素過剰領域を設けるには、例えば、成膜後の絶縁膜114、116に酸素を導入して、酸素過剰領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。 It is more preferable that the insulating films 114 and 116 have a region containing oxygen in excess of the stoichiometric composition (oxygen excess region). In other words, the insulating films 114 and 116 are insulating films capable of releasing oxygen. Note that in order to provide the oxygen-excessive regions in the insulating films 114 and 116, oxygen is introduced into the insulating films 114 and 116 after film formation to form the oxygen-excessive regions, for example. As a method for introducing oxygen, an ion implantation method, an ion doping method, a plasma immersion ion implantation method, plasma treatment, or the like can be used.

また、第1の酸化物半導体膜108a中の酸素欠損を補填するためには、第2の酸化物半導体膜108bのチャネル領域近傍の膜厚を薄くした方が好適である。したがって、t2−2<t1の関係を満たせばよい。例えば、第2の酸化物半導体膜108bのチャネル領域近傍の膜厚としては、好ましくは1nm以上20nm以下、さらに好ましくは、3nm以上10nm以下である。 In addition, in order to fill oxygen vacancies in the first oxide semiconductor film 108a, it is preferable to reduce the thickness of the second oxide semiconductor film 108b in the vicinity of the channel region. Therefore, the relationship of t2-2<t1 should be satisfied. For example, the thickness of the second oxide semiconductor film 108b in the vicinity of the channel region is preferably 1 nm to 20 nm, more preferably 3 nm to 10 nm.

以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明する。 Hereinafter, other components included in the semiconductor device of this embodiment will be described in detail.

《基板》
基板102の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板102として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板102として用いてもよい。
"substrate"
There is no particular limitation on the material of the substrate 102, but it is necessary that the substrate 102 have at least heat resistance high enough to withstand heat treatment performed later. For example, a glass substrate, a ceramic substrate, a quartz substrate, a sapphire substrate, or the like may be used as the substrate 102. Alternatively, a single crystal semiconductor substrate formed using silicon or silicon carbide, a polycrystalline semiconductor substrate, a compound semiconductor substrate such as silicon germanium, an SOI substrate, or the like can be used, and a semiconductor element is provided over these substrates. Alternatively, the substrate may be used as the substrate 102.

また、基板102として、可撓性基板を用い、可撓性基板上に直接、トランジスタ100を形成してもよい。または、基板102とトランジスタ100の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板102より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ100は耐熱性の劣る基板や可撓性の基板にも転載できる。 Alternatively, a flexible substrate may be used as the substrate 102, and the transistor 100 may be formed directly on the flexible substrate. Alternatively, a separation layer may be provided between the substrate 102 and the transistor 100. The peeling layer can be used for separating a semiconductor device over the peeling layer, separating it from the substrate 102, and transferring it to another substrate. At that time, the transistor 100 can be transferred to a substrate having low heat resistance or a flexible substrate.

《ゲート電極、ソース電極、及びドレイン電極として機能する導電膜》
ゲート電極として機能する導電膜104、及びソース電極として機能する導電膜112a、及びドレイン電極として機能する導電膜112bとしては、クロム(Cr)、銅(Cu)、アルミニウム(Al)、金(Au)、銀(Ag)、亜鉛(Zn)、モリブデン(Mo)、タンタル(Ta)、チタン(Ti)、タングステン(W)、マンガン(Mn)、ニッケル(Ni)、鉄(Fe)、コバルト(Co)から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
<<Conductive film that functions as gate electrode, source electrode, and drain electrode>>
As the conductive film 104 which functions as a gate electrode, the conductive film 112a which functions as a source electrode, and the conductive film 112b which functions as a drain electrode, chromium (Cr), copper (Cu), aluminum (Al), and gold (Au) are used. , Silver (Ag), zinc (Zn), molybdenum (Mo), tantalum (Ta), titanium (Ti), tungsten (W), manganese (Mn), nickel (Ni), iron (Fe), cobalt (Co). It can be formed by using a metal element selected from the above, an alloy containing the above metal element as a component, an alloy in which the above metal elements are combined, or the like.

また、導電膜104、112a、112bは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。 The conductive films 104, 112a, and 112b may have a single-layer structure or a stacked structure including two or more layers. For example, a single-layer structure of an aluminum film containing silicon, a two-layer structure in which a titanium film is stacked over an aluminum film, a two-layer structure in which a titanium film is stacked over a titanium nitride film, and a tungsten film is stacked over a titanium nitride film. There are a layer structure, a two-layer structure in which a tungsten film is stacked on a tantalum nitride film or a tungsten nitride film, a titanium film, and a three-layer structure in which an aluminum film is stacked on the titanium film and a titanium film is further formed thereon. is there. Alternatively, an alloy film or a nitride film in which aluminum is combined with one or more selected from titanium, tantalum, tungsten, molybdenum, chromium, neodymium, and scandium may be used.

また、導電膜104、112a、112bには、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。 The conductive films 104, 112a, and 112b have indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, and indium tin oxide containing titanium oxide. Alternatively, a light-transmitting conductive material such as indium zinc oxide, indium tin oxide to which silicon oxide is added, or the like can be used.

また、導電膜104、112a、112bには、Cu−X合金膜(Xは、Mn、Ni、Cr、Fe、Co、Mo、Ta、またはTi)を適用してもよい。Cu−X合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。 A Cu—X alloy film (X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti) may be applied to the conductive films 104, 112a, and 112b. By using the Cu-X alloy film, it is possible to process by a wet etching process, so that the manufacturing cost can be suppressed.

《ゲート絶縁膜として機能する絶縁膜》
トランジスタ100のゲート絶縁膜として機能する絶縁膜106、107としては、プラズマ化学気相堆積(PECVD:(Plasma Enhanced Chemical Vapor Deposition))法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、それぞれ用いることができる。なお、絶縁膜106、107の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または3層以上の絶縁膜を用いてもよい。
<<Insulating film that functions as a gate insulating film>>
As the insulating films 106 and 107 which function as gate insulating films of the transistor 100, a silicon oxide film, a silicon oxynitride film, a nitride nitride film is formed by a plasma chemical vapor deposition (PECVD) method, a sputtering method, or the like. One or more of silicon oxide film, silicon nitride film, aluminum oxide film, hafnium oxide film, yttrium oxide film, zirconium oxide film, gallium oxide film, tantalum oxide film, magnesium oxide film, lanthanum oxide film, cerium oxide film and neodymium oxide film. The insulating film containing can be used, respectively. Note that a single-layer insulating film selected from the above materials or an insulating film having three or more layers may be used instead of the stacked structure of the insulating films 106 and 107.

また、絶縁膜106は、酸素の透過を抑制するブロッキング膜としての機能を有する。例えば、絶縁膜107、114、116及び/または酸化物半導体膜108中に過剰の酸素を供給する場合において、絶縁膜106は酸素の透過を抑制することができる。 The insulating film 106 also has a function as a blocking film that suppresses oxygen permeation. For example, in the case where excess oxygen is supplied to the insulating films 107, 114, 116, and/or the oxide semiconductor film 108, the insulating film 106 can suppress permeation of oxygen.

なお、トランジスタ100のチャネル領域として機能する酸化物半導体膜108と接する絶縁膜107は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域(酸素過剰領域)を有することがより好ましい。別言すると、絶縁膜107は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜107に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜107を形成すればよい。または、成膜後の絶縁膜107に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。 Note that the insulating film 107 which is in contact with the oxide semiconductor film 108 which functions as a channel region of the transistor 100 is preferably an oxide insulating film and is a region containing oxygen in excess of the stoichiometric composition (oxygen excess region). ) Is more preferable. In other words, the insulating film 107 is an insulating film capable of releasing oxygen. Note that the oxygen excess region may be provided in the insulating film 107, for example, by forming the insulating film 107 in an oxygen atmosphere. Alternatively, oxygen may be introduced into the formed insulating film 107 to form an oxygen excess region. As a method for introducing oxygen, an ion implantation method, an ion doping method, a plasma immersion ion implantation method, plasma treatment, or the like can be used.

また、絶縁膜107として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、膜厚を酸化シリコンを用いる場合に比べて大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。 When hafnium oxide is used as the insulating film 107, the following effects are obtained. Hafnium oxide has a higher relative dielectric constant than silicon oxide or silicon oxynitride. Therefore, the film thickness can be increased as compared with the case where silicon oxide is used, so that the leakage current due to the tunnel current can be reduced. That is, a transistor with a small off-state current can be realized. Further, hafnium oxide having a crystalline structure has a higher relative dielectric constant than hafnium oxide having an amorphous structure. Therefore, it is preferable to use hafnium oxide having a crystal structure in order to obtain a transistor with a low off-state current. Examples of the crystal structure include monoclinic system and cubic system. However, one embodiment of the present invention is not limited to these.

なお、本実施の形態では、絶縁膜106として窒化シリコン膜を形成し、絶縁膜107として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ150のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ100の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ100の静電破壊を抑制することができる。 Note that in this embodiment mode, a silicon nitride film is formed as the insulating film 106 and a silicon oxide film is formed as the insulating film 107. Since the silicon nitride film has a higher relative permittivity than a silicon oxide film and a large film thickness necessary to obtain a capacitance equivalent to that of the silicon oxide film, a silicon nitride film is used as a gate insulating film of the transistor 150. By including, the insulating film can be physically thickened. Therefore, a decrease in withstand voltage of the transistor 100 can be suppressed, and further, the withstand voltage can be improved and electrostatic breakdown of the transistor 100 can be suppressed.

《酸化物半導体膜》
酸化物半導体膜108としては、先に示す材料を用いることができる。
<<Oxide semiconductor film>>
The oxide semiconductor film 108 can be formed using any of the above materials.

酸化物半導体膜108がIn−M−Zn酸化物の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1が好ましい。 In the case where the oxide semiconductor film 108 is an In-M-Zn oxide, the atomic ratio of metal elements of a sputtering target used for forming the In-M-Zn oxide satisfies In?M and Zn?M. It is preferable. As the atomic ratio of the metal elements of such a sputtering target, In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=2:1:. 3, In:M:Zn=3:1:2, and In:M:Zn=4:2:4.1 are preferable.

また、酸化物半導体膜108がIn−M−Zn酸化物の場合、スパッタリングターゲットとしては、多結晶のIn−M−Zn酸化物を含むターゲットを用いると好ましい。多結晶のIn−M−Zn酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜108を形成しやすくなる。なお、成膜される酸化物半導体膜108の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。例えば、スパッタリングターゲットとして、原子数比がIn:Ga:Zn=4:2:4.1を用いる場合、成膜される酸化物半導体膜108の原子数比は、In:Ga:Zn=4:2:3近傍となる場合がある。 In the case where the oxide semiconductor film 108 is an In-M-Zn oxide, it is preferable to use a target including a polycrystalline In-M-Zn oxide as a sputtering target. By using a target including a polycrystalline In-M-Zn oxide, the oxide semiconductor film 108 having crystallinity can be easily formed. Note that the atomic ratio of the formed oxide semiconductor film 108 includes a variation of ±40% in the atomic ratio of the metal element contained in the sputtering target as an error. For example, when the atomic ratio of In:Ga:Zn=4:2:4.1 is used as the sputtering target, the atomic ratio of the oxide semiconductor film 108 to be formed is In:Ga:Zn=4:. It may be around 2:3.

例えば、第1の酸化物半導体膜108aとしては、上述のIn:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1等のスパッタリングターゲットを用いて形成すればよい。また、第2の酸化物半導体膜108bとしては、上述のIn:M:Zn=1:1:1、In:M:Zn=1:1:1.2等を用いて形成すればよい。なお、第2の酸化物半導体膜108bに用いるスパッタリングターゲットの金属元素の原子数比としては、In≧M、Zn≧Mを満たす必要はなく、In≧M、Zn<Mを満たす組成でもよい。具体的には、In:M:Zn=1:3:2等が挙げられる。 For example, as the first oxide semiconductor film 108a, In:M:Zn=2:1:3, In:M:Zn=3:1:2, and In:M:Zn=4:2:4 described above. It may be formed using a sputtering target of No. 1 or the like. Further, the second oxide semiconductor film 108b may be formed using the above In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, or the like. Note that the atomic ratio of the metal elements of the sputtering target used for the second oxide semiconductor film 108b does not need to satisfy In≧M and Zn≧M, and may be a composition that satisfies In≧M and Zn<M. Specifically, In:M:Zn=1:3:2 and the like can be mentioned.

また、酸化物半導体膜108は、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ100のオフ電流を低減することができる。とくに、第1の酸化物半導体膜108aには、エネルギーギャップが2eV以上、好ましくは2eV以上3.0eV以下の酸化物半導体膜を用い、第2の酸化物半導体膜108bには、エネルギーギャップが2.5eV以上3.5eV以下の酸化物半導体膜を用いると、好適である。また、第1の酸化物半導体膜108aよりも第2の酸化物半導体膜108bのエネルギーギャップが大きい方が好ましい。 The oxide semiconductor film 108 has an energy gap of 2 eV or more, preferably 2.5 eV or more, more preferably 3 eV or more. Thus, the off-state current of the transistor 100 can be reduced by using an oxide semiconductor with a wide energy gap. In particular, an oxide semiconductor film having an energy gap of 2 eV or more, preferably 2 eV or more and 3.0 eV or less is used for the first oxide semiconductor film 108 a, and an energy gap of 2 eV or more is used for the second oxide semiconductor film 108 b. It is preferable to use an oxide semiconductor film of 0.5 eV or more and 3.5 eV or less. In addition, it is preferable that the energy gap of the second oxide semiconductor film 108b be larger than that of the first oxide semiconductor film 108a.

また、第1の酸化物半導体膜108a、及び第2の酸化物半導体膜108bの厚さは、それぞれ3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。なお、先に記載の膜厚の関係を満たすと好ましい。 The thickness of each of the first oxide semiconductor film 108a and the second oxide semiconductor film 108b is 3 nm or more and 200 nm or less, preferably 3 nm or more and 100 nm or less, more preferably 3 nm or more and 50 nm or less. Note that it is preferable that the above-described relationship of film thickness be satisfied.

また、第2の酸化物半導体膜108bとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、第2の酸化物半導体膜108bは、キャリア密度が1×1017個/cm以下、好ましくは1×1015個/cm以下、さらに好ましくは1×1013個/cm以下、より好ましくは1×1011個/cm以下とする。 An oxide semiconductor film having a low carrier density is used as the second oxide semiconductor film 108b. For example, the second oxide semiconductor film 108b has a carrier density of 1×10 17 pieces/cm 3 or lower, preferably 1×10 15 pieces/cm 3 or lower, more preferably 1×10 13 pieces/cm 3 or lower, More preferably, it is 1×10 11 pieces/cm 3 or less.

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、第1の酸化物半導体膜108a、及び第2の酸化物半導体膜108bのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。 Note that the composition is not limited to these, and a material having an appropriate composition may be used depending on required semiconductor characteristics and electrical characteristics of a transistor (such as field-effect mobility and threshold voltage). In addition, in order to obtain required semiconductor characteristics of the transistor, carrier density, impurity concentration, defect density of the first oxide semiconductor film 108a and the second oxide semiconductor film 108b, atomic ratio of metal element to oxygen, and the like. It is preferable that the interatomic distance, the density and the like are appropriate.

なお、第1の酸化物半導体膜108a、及び第2の酸化物半導体膜108bとしては、それぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い(酸素欠損の少ない)ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が1×10μmでチャネル長Lが10μmの素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下という特性を得ることができる。 Note that as the first oxide semiconductor film 108a and the second oxide semiconductor film 108b, an oxide semiconductor film having a low impurity concentration and a low density of defect states is used, so that further excellent electrical characteristics can be obtained. A transistor having the above can be manufactured, which is preferable. Here, a low impurity concentration and a low density of defect states (a small number of oxygen vacancies) is referred to as high-purity intrinsic or substantially high-purity intrinsic. A highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has few carrier generation sources and thus can have a low carrier density. Thus, a transistor in which a channel region is formed in the oxide semiconductor film rarely has negative threshold voltage (is rarely normally on). Further, a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has a low density of defect states and thus has a low density of trap states in some cases. Further, a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has a significantly small off-state current, has a channel width of 1×10 6 μm, and has a channel length L of 10 μm. When the voltage between the drain electrodes (drain voltage) is in the range of 1 V to 10 V, it is possible to obtain a characteristic that the off current is less than the measurement limit of the semiconductor parameter analyzer, that is, 1×10 −13 A or less.

したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。 Therefore, a transistor in which a channel region is formed in the high-purity intrinsic or substantially high-purity intrinsic oxide semiconductor film can be a highly reliable transistor with less variation in electric characteristics. Note that the charge trapped in the trap level of the oxide semiconductor film takes a long time to disappear and may behave like fixed charge. Therefore, electric characteristics of a transistor in which a channel region is formed in an oxide semiconductor film with high trap level density might be unstable. Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, and the like.

酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜108は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜108において、SIMS分析により得られる水素濃度を、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、5×1018atoms/cm以下、好ましくは1×1018atoms/cm以下、より好ましくは5×1017atoms/cm以下、さらに好ましくは1×1016atoms/cm以下とする。 Hydrogen contained in the oxide semiconductor film reacts with oxygen bonded to a metal atom to be water, and also forms oxygen vacancies in a lattice from which oxygen is released (or a portion from which oxygen is released). When hydrogen enters the oxygen vacancies, electrons which are carriers may be generated. Further, part of hydrogen may be bonded to oxygen which is bonded to a metal atom to generate an electron which is a carrier. Therefore, a transistor including an oxide semiconductor film containing hydrogen is likely to have normally-on characteristics. Therefore, it is preferable that hydrogen in the oxide semiconductor film 108 be reduced as much as possible. Specifically, in the oxide semiconductor film 108, the hydrogen concentration obtained by SIMS analysis is 2×10 20 atoms/cm 3 or lower, preferably 5×10 19 atoms/cm 3 or lower, more preferably 1×10 19 or lower. atoms/cm 3 or less, 5×10 18 atoms/cm 3 or less, preferably 1×10 18 atoms/cm 3 or less, more preferably 5×10 17 atoms/cm 3 or less, further preferably 1×10 16 atoms/cm 3 or less. and cm 3 or less.

また、第1の酸化物半導体膜108aは、第2の酸化物半導体膜108bよりも水素濃度が少ない部分を有すると好ましい。第1の酸化物半導体膜108aの方が、第2の酸化物半導体膜108bよりも水素濃度が少ない部分を有すことにより、信頼性の高い半導体装置とすることができる。 In addition, the first oxide semiconductor film 108a preferably has a portion where the hydrogen concentration is lower than that of the second oxide semiconductor film 108b. The first oxide semiconductor film 108a has a portion where the hydrogen concentration is lower than that of the second oxide semiconductor film 108b, whereby a highly reliable semiconductor device can be obtained.

また、第1酸化物半導体膜108aにおいて、第14族元素の一つであるシリコンや炭素が含まれると、第1の酸化物半導体膜108aにおいて酸素欠損が増加し、n型化してしまう。このため、第1の酸化物半導体膜108aにおけるシリコンや炭素の濃度と、第1の酸化物半導体膜108aとの界面近傍のシリコンや炭素の濃度(SIMS分析により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とする。 In addition, when the first oxide semiconductor film 108a contains silicon or carbon which is one of Group 14 elements, oxygen vacancies in the first oxide semiconductor film 108a increase and the oxide becomes n-type. Therefore, the concentration of silicon or carbon in the first oxide semiconductor film 108a and the concentration of silicon or carbon near the interface with the first oxide semiconductor film 108a (concentration obtained by SIMS analysis) are 2×10. It is 18 atoms/cm 3 or less, preferably 2×10 17 atoms/cm 3 or less.

また、第1の酸化物半導体膜108aにおいて、SIMS分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、第1の酸化物半導体膜108aのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。 In the first oxide semiconductor film 108a, the concentration of alkali metal or alkaline earth metal obtained by SIMS analysis is 1×10 18 atoms/cm 3 or less, preferably 2×10 16 atoms/cm 3 or less. To do. Alkali metal and alkaline earth metal may generate carriers when combined with an oxide semiconductor, which might increase off-state current of the transistor. Therefore, it is preferable to reduce the concentration of the alkali metal or the alkaline earth metal in the first oxide semiconductor film 108a.

また、第1の酸化物半導体膜108aに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、SIMS分析により得られる窒素濃度は、5×1018atoms/cm以下にすることが好ましい。 Further, when nitrogen is contained in the first oxide semiconductor film 108a, electrons that are carriers are generated, carrier density is increased, and n-type is easily generated. As a result, a transistor including an oxide semiconductor film containing nitrogen is likely to have normally-on characteristics. Therefore, in the oxide semiconductor film, nitrogen is preferably reduced as much as possible. For example, the nitrogen concentration obtained by SIMS analysis is preferably 5×10 18 atoms/cm 3 or less.

また、第1の酸化物半導体膜108a、及び第2の酸化物半導体膜108bは、それぞれ非単結晶構造でもよい。非単結晶構造は、例えば、後述するCAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC−OSは最も欠陥準位密度が低い。 Further, each of the first oxide semiconductor film 108a and the second oxide semiconductor film 108b may have a non-single-crystal structure. The non-single-crystal structure includes, for example, a CAAC-OS (C Axis Aligned Crystalline Oxide Semiconductor), a polycrystalline structure, a microcrystalline structure, or an amorphous structure, which will be described later. In the non-single-crystal structure, the amorphous structure has the highest defect level density and the CAAC-OS has the lowest defect level density.

《トランジスタの保護絶縁膜として機能する絶縁膜》
絶縁膜114、116は、酸化物半導体膜108に酸素を供給する機能を有する。また、絶縁膜118は、トランジスタ100の保護絶縁膜としての機能を有する。また、絶縁膜114、116は、酸素を有する。また、絶縁膜114は、酸素を透過することのできる絶縁膜である。なお、絶縁膜114は、後に形成する絶縁膜116を形成する際の、酸化物半導体膜108へのダメージ緩和膜としても機能する。
<<Insulating film that functions as a protective insulating film for transistors>>
The insulating films 114 and 116 have a function of supplying oxygen to the oxide semiconductor film 108. The insulating film 118 has a function as a protective insulating film of the transistor 100. The insulating films 114 and 116 contain oxygen. The insulating film 114 is an insulating film that can transmit oxygen. Note that the insulating film 114 also functions as a damage mitigating film for the oxide semiconductor film 108 when the insulating film 116 to be formed later is formed.

絶縁膜114としては、厚さが5nm以上150nm以下、好ましくは5nm以上50nm以下の酸化シリコン、酸化窒化シリコン等を用いることができる。 As the insulating film 114, silicon oxide, silicon oxynitride, or the like having a thickness of 5 nm to 150 nm inclusive, preferably 5 nm to 50 nm inclusive can be used.

また、絶縁膜114は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が3×1017spins/cm以下であることが好ましい。これは、絶縁膜114に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜114における酸素の透過量が減少してしまう。 Further, the insulating film 114 preferably has a small amount of defects, and typically, by ESR measurement, a spin density of a signal which appears at g=2.001 which is derived from a dangling bond of silicon is 3×10 17 spins/. It is preferably cm 3 or less. This is because if the density of defects in the insulating film 114 is high, oxygen is bonded to the defects and the amount of oxygen that permeates the insulating film 114 is reduced.

なお、絶縁膜114においては、外部から絶縁膜114に入った酸素が全て絶縁膜114の外部に移動せず、絶縁膜114にとどまる酸素もある。また、絶縁膜114に酸素が入ると共に、絶縁膜114に含まれる酸素が絶縁膜114の外部へ移動することで、絶縁膜114において酸素の移動が生じる場合もある。絶縁膜114として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜114上に設けられる、絶縁膜116から脱離する酸素を、絶縁膜114を介して酸化物半導体膜108に移動させることができる。 Note that in the insulating film 114, some oxygen which enters the insulating film 114 from the outside does not move to the outside of the insulating film 114 and remains in the insulating film 114 in some cases. In addition, when oxygen enters the insulating film 114 and oxygen contained in the insulating film 114 moves to the outside of the insulating film 114, oxygen may move in the insulating film 114. When an oxide insulating film which can transmit oxygen is formed as the insulating film 114, oxygen released from the insulating film 116, which is provided over the insulating film 114, moves to the oxide semiconductor film 108 through the insulating film 114. Can be made.

また、絶縁膜114は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電子帯の上端のエネルギー(Ev_os)と酸化物半導体膜の伝導帯の下端のエネルギー(Ec_os)の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。 The insulating film 114 can be formed using an oxide insulating film having a low level density due to nitrogen oxide. Note that the level density due to the nitrogen oxide can be formed between energy (Ev_os) at the upper end of the valence band of the oxide semiconductor film and energy (Ec_os) at the lower end of the conduction band of the oxide semiconductor film. There are cases. As the oxide insulating film, a silicon oxynitride film that releases a small amount of nitrogen oxide, an aluminum oxynitride film that releases a small amount of nitrogen oxide, or the like can be used.

なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が1×1018個/cm以上5×1019個/cm以下である。なお、アンモニアの放出量は、膜の表面温度が50℃以上650℃以下、好ましくは50℃以上550℃以下の加熱処理による放出量とする。 Note that a silicon oxynitride film that releases a small amount of nitrogen oxide is a film that releases more ammonia than the amount of released nitrogen oxide in a thermal desorption gas analysis method. Is 1×10 18 pieces/cm 3 or more and 5×10 19 pieces/cm 3 or less. Note that the amount of released ammonia is an amount released by heat treatment at a surface temperature of the film of 50° C. to 650° C., preferably 50° C. to 550° C.

窒素酸化物(NO、xは0以上2以下、好ましくは1以上2以下)、代表的にはNOまたはNOは、絶縁膜114などに準位を形成する。当該準位は、酸化物半導体膜108のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜114及び酸化物半導体膜108の界面に拡散すると、当該準位が絶縁膜114側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜114及び酸化物半導体膜108界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。 Nitrogen oxide (NO x , x is 0 or more and 2 or less, preferably 1 or more and 2 or less), typically NO 2 or NO forms a level in the insulating film 114 or the like. The level is located in the energy gap of the oxide semiconductor film 108. Therefore, when nitrogen oxide diffuses to the interface between the insulating film 114 and the oxide semiconductor film 108, the level may trap electrons on the insulating film 114 side. As a result, the trapped electrons remain in the vicinity of the interface between the insulating film 114 and the oxide semiconductor film 108, so that the threshold voltage of the transistor is shifted in the positive direction.

また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜114に含まれる窒素酸化物は、加熱処理において、絶縁膜116に含まれるアンモニアと反応するため、絶縁膜114に含まれる窒素酸化物が低減される。このため、絶縁膜114及び酸化物半導体膜108の界面において、電子がトラップされにくい。 In addition, nitrogen oxides react with ammonia and oxygen in heat treatment. The nitrogen oxide contained in the insulating film 114 reacts with ammonia contained in the insulating film 116 in the heat treatment, so that the nitrogen oxide contained in the insulating film 114 is reduced. Therefore, electrons are less likely to be trapped at the interface between the insulating film 114 and the oxide semiconductor film 108.

絶縁膜114として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。 By using the above oxide insulating film as the insulating film 114, shift of the threshold voltage of the transistor can be reduced and variation in electric characteristics of the transistor can be reduced.

なお、トランジスタの作製工程の加熱処理、代表的には300℃以上350℃未満の加熱処理により、絶縁膜114は、100K以下のESRで測定して得られたスペクトルにおいてg値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下の第3のシグナルが観測される。なお、第1のシグナル及び第2のシグナルのスプリット幅、並びに第2のシグナル及び第3のシグナルのスプリット幅は、XバンドのESR測定において約5mTである。また、g値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下である第3のシグナルのスピンの密度の合計が1×1018spins/cm未満であり、代表的には1×1017spins/cm以上1×1018spins/cm未満である。 Note that the insulating film 114 has a g-value of 2.037 or more in a spectrum obtained by measurement with an ESR of 100 K or less by heat treatment in a manufacturing process of a transistor, typically 300° C. or higher and lower than 350° C. A first signal of 2.039 or less, a second signal of g value of 2.001 or more and 2.003 or less, and a third signal of g value of 1.964 or more and 1.966 or less are observed. The split width of the first signal and the second signal and the split width of the second signal and the third signal are about 5 mT in the ESR measurement of the X band. Further, a first signal having a g value of 2.037 to 2.039, a second signal having a g value of 2.001 to 2.003, and a g value of 1.964 to 1.966. The total spin density of the third signal is less than 1×10 18 spins/cm 3 , typically 1×10 17 spins/cm 3 or more and less than 1×10 18 spins/cm 3 .

なお、100K以下のESRスペクトルにおいてg値が2.037以上2.039以下の第1シグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下の第3のシグナルは、窒素酸化物(NO、xは0以上2以下、好ましくは1以上2以下)起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、g値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下である第3のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。 In the ESR spectrum of 100 K or less, a first signal having a g value of 2.037 or more and 2.039 or less, a second signal having a g value of 2.001 or more and 2.003 or less, and a g value of 1.964 or more 1 The third signal of 0.966 or less corresponds to a signal caused by nitrogen oxide (NO x , x is 0 or more and 2 or less, preferably 1 or more and 2 or less). Typical examples of nitrogen oxides include nitric oxide and nitrogen dioxide. That is, the first signal having a g value of 2.037 or more and 2.039 or less, the second signal having a g value of 2.001 or more and 2.003 or less, and the g value of 1.964 or more and 1.966 or less. It can be said that the smaller the total sum of spin densities of the third signal, the smaller the content of nitrogen oxide contained in the oxide insulating film.

また、上記酸化物絶縁膜は、SIMSで測定される窒素濃度が6×1020atoms/cm以下である。 Further, the oxide insulating film has a nitrogen concentration measured by SIMS of 6×10 20 atoms/cm 3 or less.

膜の表面温度が220℃以上350℃以下であり、シラン及び一酸化二窒素を用いたPECVD法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。 The surface temperature of the film is 220° C. or higher and 350° C. or lower, and the oxide insulating film is formed by a PECVD method using silane and dinitrogen monoxide to form a dense and high hardness film. Can be formed.

絶縁膜116は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、TDS分析にて、酸素原子に換算しての酸素の脱離量が1.0×1019atoms/cm以上、好ましくは3.0×1020atoms/cm以上である酸化物絶縁膜である。なお、上記TDSにおける膜の表面温度としては100℃以上700℃以下、または100℃以上500℃以下の範囲が好ましい。 The insulating film 116 is formed using an oxide insulating film which contains more oxygen than oxygen which satisfies the stoichiometric composition. In the oxide insulating film containing oxygen in excess of the stoichiometric composition, part of oxygen is released by heating. An oxide insulating film containing more oxygen than the stoichiometric composition has a desorption amount of oxygen of 1.0×10 19 atoms/cm 3 or more in terms of oxygen atoms in TDS analysis. , And preferably an oxide insulating film having a density of 3.0×10 20 atoms/cm 3 or more. The surface temperature of the film in the TDS is preferably 100° C. or higher and 700° C. or lower, or 100° C. or higher and 500° C. or lower.

絶縁膜116としては、厚さが30nm以上500nm以下、好ましくは50nm以上400nm以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。 As the insulating film 116, silicon oxide, silicon oxynitride, or the like having a thickness of 30 nm to 500 nm, preferably 50 nm to 400 nm can be used.

また、絶縁膜116は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が1.5×1018spins/cm未満、さらには1×1018spins/cm以下であることが好ましい。なお、絶縁膜116は、絶縁膜114と比較して酸化物半導体膜108から離れているため、絶縁膜114より、欠陥密度が多くともよい。 Further, the insulating film 116 preferably has a small amount of defects, and typically, the spin density of a signal appearing at g=2.001 derived from a dangling bond of silicon is 1.5×10 18 by ESR measurement. It is preferably less than spins/cm 3 , and more preferably 1×10 18 spins/cm 3 or less. Note that the insulating film 116 is farther from the oxide semiconductor film 108 than the insulating film 114, and thus may have higher defect density than the insulating film 114.

また、絶縁膜114、116は、同種の材料の絶縁膜を用いることができるため、絶縁膜114と絶縁膜116の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜114と絶縁膜116の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜114と絶縁膜116の2層構造について説明したが、これに限定されず、例えば、絶縁膜114の単層構造としてもよい。 Further, since the insulating films 114 and 116 can be formed of the same kind of material, the interface between the insulating films 114 and 116 may not be clearly confirmed. Therefore, in this embodiment, the interface between the insulating film 114 and the insulating film 116 is illustrated by a broken line. Although a two-layer structure of the insulating film 114 and the insulating film 116 has been described in this embodiment, the present invention is not limited to this and may have a single-layer structure of the insulating film 114, for example.

絶縁膜118は、窒素を有する。また、絶縁膜118は、窒素及びシリコンを有する。また、絶縁膜118は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜118を設けることで、酸化物半導体膜108からの酸素の外部への拡散と、絶縁膜114、116に含まれる酸素の外部への拡散と、外部から酸化物半導体膜108への水素、水等の入り込みを防ぐことができる。絶縁膜118としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。 The insulating film 118 contains nitrogen. The insulating film 118 contains nitrogen and silicon. The insulating film 118 has a function of blocking oxygen, hydrogen, water, alkali metal, alkaline earth metal, and the like. By providing the insulating film 118, diffusion of oxygen from the oxide semiconductor film 108 to the outside, diffusion of oxygen contained in the insulating films 114 and 116 to the outside, hydrogen from the outside to the oxide semiconductor film 108, It is possible to prevent water from entering. As the insulating film 118, for example, a nitride insulating film can be used. Examples of the nitride insulating film include silicon nitride, silicon nitride oxide, aluminum nitride, aluminum nitride oxide, and the like. Note that an oxide insulating film having a blocking effect against oxygen, hydrogen, water, or the like may be provided instead of the nitride insulating film having a blocking effect against oxygen, hydrogen, water, an alkali metal, an alkaline earth metal, or the like. Examples of the oxide insulating film having a blocking effect against oxygen, hydrogen, water, and the like include aluminum oxide, aluminum oxynitride, gallium oxide, gallium oxynitride, yttrium oxide, yttrium oxynitride, hafnium oxide, hafnium oxynitride, and the like.

なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリング法やPECVD法により形成することができるが、他の方法、例えば、熱CVD(Chemical Vapor Deposition)法により形成してもよい。熱CVD法の例としてMOCVD(Metal Organic Chemical Vapor Deposition)法やALD(Atomic Layer Deposition)法を用いても良い。 Although various films such as a conductive film, an insulating film, and an oxide semiconductor film described above can be formed by a sputtering method or a PECVD method, another method such as a thermal CVD (Chemical Vapor Deposition) method can be used. You may form by. As an example of the thermal CVD method, a MOCVD (Metal Organic Chemical Vapor Deposition) method or an ALD (Atomic Layer Deposition) method may be used.

熱CVD法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。 Since the thermal CVD method is a film forming method that does not use plasma, it has an advantage that defects are not generated due to plasma damage.

熱CVD法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。 In the thermal CVD method, a raw material gas and an oxidant may be simultaneously sent into a chamber, the inside of the chamber may be at atmospheric pressure or reduced pressure, and the film may be deposited by reacting in the vicinity of the substrate or on the substrate and depositing on the substrate. ..

また、ALD法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ(高速バルブとも呼ぶ)を切り替えて2種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原料ガスと同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第2の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の層を成膜し、後から導入される第2の原料ガスと反応して、第2の層が第1の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なFETを作製する場合に適している。 Further, in the ALD method, the inside of the chamber may be under atmospheric pressure or reduced pressure, raw material gases for the reaction may be sequentially introduced into the chamber, and the order of gas introduction may be repeated to form a film. For example, by switching respective switching valves (also called high-speed valves), two or more kinds of raw material gases are sequentially supplied to the chamber, and the first raw material gas is mixed with the first raw material gas or at the same time after that so that plural kinds of raw material gases are not mixed. An active gas (argon, nitrogen, etc.) is introduced, and a second source gas is introduced. When the inert gas is introduced at the same time, the inert gas becomes a carrier gas, and the inert gas may be introduced at the same time when the second source gas is introduced. Further, instead of introducing the inert gas, the second raw material gas may be introduced after exhausting the first raw material gas by vacuum evacuation. The first source gas is adsorbed on the surface of the substrate to form the first layer, and reacts with the second source gas introduced later, so that the second layer is laminated on the first layer. A thin film is formed. By repeating the gas introduction sequence a plurality of times until the desired thickness is achieved, a thin film having excellent step coverage can be formed. Since the thickness of the thin film can be adjusted by the number of times the gas introduction sequence is repeated, it is possible to precisely adjust the film thickness, which is suitable for producing a fine FET.

MOCVD法やALD法などの熱CVD法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、In−Ga−ZnO膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、In(CHである。また、トリメチルガリウムの化学式は、Ga(CHである。また、ジメチル亜鉛の化学式は、Zn(CHである。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム(化学式Ga(C)を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛(化学式Zn(C)を用いることもできる。 The thermal CVD method such as the MOCVD method and the ALD method can form various films such as the conductive film, the insulating film, the oxide semiconductor film, and the metal oxide film of the above-described embodiment. For example, an In-Ga-ZnO film. When forming a film, trimethylindium, trimethylgallium, and dimethylzinc are used. The chemical formula of trimethylindium is In(CH 3 ) 3 . The chemical formula of trimethylgallium is Ga(CH 3 ) 3 . The chemical formula of dimethylzinc is Zn(CH 3 ) 2 . Further, without being limited to these combinations, triethylgallium (chemical formula Ga(C 2 H 5 ) 3 ) can be used instead of trimethylgallium, and diethyl zinc (chemical formula Zn(C 2 H 5 )) can be used instead of dimethylzinc. 2 ) can also be used.

例えば、ALDを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体(ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム(TDMAH)などのハフニウムアミド)を気化させた原料ガスと、酸化剤としてオゾン(O)の2種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はHf[N(CHである。また、他の材料液としては、テトラキス(エチルメチルアミド)ハフニウムなどがある。 For example, when a hafnium oxide film is formed by a film forming apparatus utilizing ALD, a liquid containing a solvent and a hafnium precursor compound (hafnium alkoxide or hafnium amide such as tetrakisdimethylamide hafnium (TDMAH)) is vaporized. Two kinds of gases are used, a raw material gas and ozone (O 3 ) as an oxidant. The chemical formula of tetrakisdimethylamido hafnium is Hf[N(CH 3 ) 2 ] 4 . Further, as another material liquid, there is tetrakis(ethylmethylamido)hafnium or the like.

例えば、ALDを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体(トリメチルアルミニウム(TMA)など)を気化させた原料ガスと、酸化剤としてHOの2種類のガスを用いる。なお、トリメチルアルミニウムの化学式はAl(CHである。また、他の材料液としては、トリス(ジメチルアミド)アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス(2,2,6,6−テトラメチル−3,5−ヘプタンジオナート)などがある。 For example, when an aluminum oxide film is formed by a film forming apparatus using ALD, a raw material gas obtained by vaporizing a liquid containing a solvent and an aluminum precursor compound (trimethylaluminum (TMA), etc.) and H 2 as an oxidant. Two kinds of gas of O are used. The chemical formula of trimethylaluminum is Al(CH 3 ) 3 . Other material liquids include tris(dimethylamide)aluminum, triisobutylaluminum, aluminum tris(2,2,6,6-tetramethyl-3,5-heptanedionate), and the like.

例えば、ALDを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス(O、一酸化二窒素)のラジカルを供給して吸着物と反応させる。 For example, when a silicon oxide film is formed by a film forming apparatus using ALD, hexachlorodisilane is adsorbed on the film formation surface, chlorine contained in the adsorbed material is removed, and an oxidizing gas (O 2 , monoxide is used). Dinitrogen) radicals are supplied to react with the adsorbate.

例えば、ALDを利用する成膜装置によりタングステン膜を成膜する場合には、WFガスとBガスを順次繰り返し導入して初期タングステン膜を形成し、その後、WFガスとHガスを用いてタングステン膜を形成する。なお、Bガスに代えてSiHガスを用いてもよい。 For example, when forming a tungsten film by a film forming apparatus using ALD, WF 6 gas and B 2 H 6 gas are sequentially and repeatedly introduced to form an initial tungsten film, and then WF 6 gas and H 2 gas are added. A tungsten film is formed using gas. Note that SiH 4 gas may be used instead of B 2 H 6 gas.

例えば、ALDを利用する成膜装置により酸化物半導体膜、例えばIn−Ga−ZnO膜を成膜する場合には、In(CHガスとOガスを順次繰り返し導入してIn−O層を形成し、その後、Ga(CHガスとOガスを用いてGaO層を形成し、更にその後Zn(CHガスとOガスを用いてZnO層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてIn−Ga−O層やIn−Zn−O層、Ga−Zn−O層などの混合化合物層を形成しても良い。なお、Oガスに代えてAr等の不活性ガスでバブリングして得られたHOガスを用いても良いが、Hを含まないOガスを用いる方が好ましい。また、In(CHガスにかえて、In(Cガスを用いても良い。また、Ga(CHガスに代えて、Ga(Cガスを用いても良い。また、Zn(CHガスを用いても良い。 For example, in the case of forming an oxide semiconductor film, for example, an In—Ga—ZnO film by a film formation apparatus utilizing ALD, In(CH 3 ) 3 gas and O 3 gas are sequentially and repeatedly introduced to introduce In—O. A layer is formed, then a GaO layer is formed using Ga(CH 3 ) 3 gas and O 3 gas, and then a ZnO layer is formed using Zn(CH 3 ) 2 gas and O 3 gas. The order of these layers is not limited to this example. Further, a mixed compound layer such as an In—Ga—O layer, an In—Zn—O layer, or a Ga—Zn—O layer may be formed by mixing these gases. Incidentally, the O 3 gas may be used the H 2 O gas obtained by bubbling with an inert gas such as Ar in place of, but better to use an O 3 gas containing no H are preferred. Further, In(C 2 H 5 ) 3 gas may be used instead of In(CH 3 ) 3 gas. Further, Ga(C 2 H 5 ) 3 gas may be used instead of Ga(CH 3 ) 3 gas. Alternatively, Zn(CH 3 ) 2 gas may be used.

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments in this specification as appropriate.

(実施の形態4)
本実施の形態では、本発明の一態様の表示パネルに用いることができるトランジスタの構成について、図25を参照しながら説明する。
(Embodiment 4)
In this embodiment, a structure of a transistor that can be used in the display panel of one embodiment of the present invention will be described with reference to FIGS.

<半導体装置の構成例>
図25(A)は、トランジスタ100の上面図であり、図25(B)は、図25(A)に示す切断線X1−X2間における切断面の断面図に相当し、図25(C)は、図25(A)に示す切断線Y1−Y2間における切断面の断面図に相当する。なお、図25(A)において、煩雑になることを避けるため、トランジスタ100の構成要素の一部(ゲート絶縁膜として機能する絶縁膜等)を省略して図示している。また、切断線X1−X2方向をチャネル長方向、切断線Y1−Y2方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図25(A)と同様に、構成要素の一部を省略して図示する場合がある。
<Example of configuration of semiconductor device>
25A is a top view of the transistor 100, and FIG. 25B corresponds to a cross-sectional view taken along a cutting line X1-X2 in FIG. 25A, and FIG. 25A corresponds to a cross-sectional view of the cross section taken along the line Y1-Y2 shown in FIG. Note that in FIG. 25A, some components of the transistor 100 (such as an insulating film functioning as a gate insulating film) are omitted in order to avoid complexity. The cutting line X1-X2 direction may be referred to as a channel length direction, and the cutting line Y1-Y2 direction may be referred to as a channel width direction. Note that in the top view of the transistor, some of the components are omitted in the following drawings, as in FIG. 25A, in some cases.

なお、トランジスタ100を実施の形態1で説明する表示パネルに用いることができる。 Note that the transistor 100 can be used for the display panel described in Embodiment 1.

例えば、トランジスタ100をトランジスタMDに用いる場合は、基板102を第3の絶縁膜501Cに、導電膜104を導電膜504に、絶縁膜106および絶縁膜107が積層された積層膜を絶縁膜506に、酸化物半導体膜108を半導体膜508に、導電膜112aを導電膜512Aに、導電膜112bを導電膜512Bに、絶縁膜114および絶縁膜116が積層された積層膜を絶縁膜516に、絶縁膜118を絶縁膜518に、導電膜120bを導電膜524に、それぞれ読み替えることができる。 For example, when the transistor 100 is used for the transistor MD, the substrate 102 is used as the third insulating film 501C, the conductive film 104 is used as the conductive film 504, and the stacked film in which the insulating film 106 and the insulating film 107 are stacked is used as the insulating film 506. Insulating the oxide semiconductor film 108 as the semiconductor film 508, the conductive film 112a as the conductive film 512A, the conductive film 112b as the conductive film 512B, and the insulating film 114 and the insulating film 116 as the insulating film 516 The film 118 can be replaced with the insulating film 518, and the conductive film 120b can be replaced with the conductive film 524.

トランジスタ100は、基板102上の第1のゲート電極として機能する導電膜104と、基板102及び導電膜104上の絶縁膜106と、絶縁膜106上の絶縁膜107と、絶縁膜107上の酸化物半導体膜108と、酸化物半導体膜108に電気的に接続されるソース電極として機能する導電膜112aと、酸化物半導体膜108に電気的に接続されるドレイン電極として機能する導電膜112bと、酸化物半導体膜108、導電膜112a、及び112b上の絶縁膜114、116と、絶縁膜116上に設けられ、且つ導電膜112bと電気的に接続される導電膜120aと、絶縁膜116上の導電膜120bと、絶縁膜116及び導電膜120a、120b上の絶縁膜118と、を有する。 The transistor 100 includes a conductive film 104 which functions as a first gate electrode over a substrate 102, an insulating film 106 over the substrate 102 and the conductive film 104, an insulating film 107 over the insulating film 106, and an oxide over the insulating film 107. Object semiconductor film 108, a conductive film 112a which functions as a source electrode electrically connected to the oxide semiconductor film 108, and a conductive film 112b which functions as a drain electrode electrically connected to the oxide semiconductor film 108, The insulating films 114 and 116 over the oxide semiconductor film 108, the conductive films 112a, and 112b, the conductive film 120a which is provided over the insulating film 116, and is electrically connected to the conductive film 112b, and over the insulating film 116. The conductive film 120b and the insulating film 116 and the insulating film 118 over the conductive films 120a and 120b are included.

また、トランジスタ100において、絶縁膜106、107は、トランジスタ100の第1のゲート絶縁膜としての機能を有し、絶縁膜114、116は、トランジスタ100の第2のゲート絶縁膜としての機能を有し、絶縁膜118は、トランジスタ100の保護絶縁膜としての機能を有する。なお、本明細書等において、絶縁膜106、107を第1の絶縁膜と、絶縁膜114、116を第2の絶縁膜と、絶縁膜118を第3の絶縁膜と、それぞれ呼称する場合がある。 In addition, in the transistor 100, the insulating films 106 and 107 function as a first gate insulating film of the transistor 100, and the insulating films 114 and 116 function as a second gate insulating film of the transistor 100. However, the insulating film 118 has a function as a protective insulating film of the transistor 100. Note that in this specification and the like, the insulating films 106 and 107 are referred to as a first insulating film, the insulating films 114 and 116 are referred to as a second insulating film, and the insulating film 118 is referred to as a third insulating film. is there.

なお、導電膜120bをトランジスタ100の第2のゲート電極に用いることができる。 Note that the conductive film 120b can be used for the second gate electrode of the transistor 100.

また、トランジスタ100を表示パネルの画素部に用いる場合は、導電膜120aを表示素子の電極等に用いることができる。 When the transistor 100 is used for a pixel portion of a display panel, the conductive film 120a can be used for an electrode of a display element or the like.

また、酸化物半導体膜108は、第1のゲート電極として機能する導電膜104側の酸化物半導体膜108bと、酸化物半導体膜108b上の酸化物半導体膜108cと、を有する。また、酸化物半導体膜108b及び酸化物半導体膜108cは、Inと、M(MはAl、Ga、Y、またはSn)と、Znと、を有する。 The oxide semiconductor film 108 includes the oxide semiconductor film 108b on the conductive film 104 side which functions as a first gate electrode and the oxide semiconductor film 108c over the oxide semiconductor film 108b. In addition, the oxide semiconductor film 108b and the oxide semiconductor film 108c include In, M (M is Al, Ga, Y, or Sn), and Zn.

例えば、酸化物半導体膜108bとしては、Inの原子数比がMの原子数比より多い領域を有すると好ましい。また、酸化物半導体膜108cとしては、酸化物半導体膜108bよりもInの原子数が少ない領域を有すると好ましい。 For example, the oxide semiconductor film 108b preferably includes a region where the atomic ratio of In is higher than that of M. Further, the oxide semiconductor film 108c preferably has a region in which the number of In atoms is smaller than that of the oxide semiconductor film 108b.

酸化物半導体膜108bが、Inの原子数比がMの原子数比より多い領域を有することで、トランジスタ100の電界効果移動度(単に移動度、またはμFEという場合がある)を高くすることができる。具体的には、トランジスタ100の電界効果移動度が10cm/Vsを超える、さらに好ましくはトランジスタ100の電界効果移動度が30cm/Vsを超えることが可能となる。 When the oxide semiconductor film 108b has a region where the atomic ratio of In is higher than the atomic ratio of M, the field-effect mobility of the transistor 100 (may be simply referred to as mobility or μFE) can be increased. it can. Specifically, the field-effect mobility of the transistor 100 can exceed 10 cm 2 /Vs, and more preferably the field-effect mobility of the transistor 100 can exceed 30 cm 2 /Vs.

例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバ(とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ)に用いることで、額縁幅の狭い(狭額縁ともいう)半導体装置または表示装置を提供することができる。 For example, when the above-described transistor having high field-effect mobility is used for a gate driver that generates a gate signal (in particular, a demultiplexer connected to the output terminal of a shift register included in the gate driver), the frame width is narrow (narrow). A semiconductor device or a display device can be provided.

一方で、酸化物半導体膜108bが、Inの原子数比がMの原子数比より多い領域を有する場合、光照射時にトランジスタ100の電気特性が変動しやすくなる。しかしながら、本発明の一態様の半導体装置においては、酸化物半導体膜108b上に酸化物半導体膜108cが形成されている。また、酸化物半導体膜108cは、酸化物半導体膜108bよりもInの原子数比が少ない領域を有するため、酸化物半導体膜108bよりもEgが大きくなる。したがって、酸化物半導体膜108bと、酸化物半導体膜108cとの積層構造である酸化物半導体膜108は、光負バイアスストレス試験による耐性を高めることが可能となる。 On the other hand, in the case where the oxide semiconductor film 108b has a region where the atomic ratio of In is higher than the atomic ratio of M, the electrical characteristics of the transistor 100 are likely to change during light irradiation. However, in the semiconductor device of one embodiment of the present invention, the oxide semiconductor film 108c is formed over the oxide semiconductor film 108b. Further, since the oxide semiconductor film 108c has a region where the atomic ratio of In is smaller than that of the oxide semiconductor film 108b, Eg is higher than that of the oxide semiconductor film 108b. Therefore, the oxide semiconductor film 108, which has a stacked-layer structure of the oxide semiconductor film 108b and the oxide semiconductor film 108c, can have higher resistance in the negative optical bias stress test.

また、酸化物半導体膜108中、特に酸化物半導体膜108bのチャネル領域に混入する水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。したがって、酸化物半導体膜108b中のチャネル領域においては、水素または水分などの不純物が少ないほど好ましい。また、酸化物半導体膜108b中のチャネル領域に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導体膜108bのチャネル領域中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となる。酸化物半導体膜108bのチャネル領域中にキャリア供給源が生成されると、酸化物半導体膜108bを有するトランジスタ100の電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって、酸化物半導体膜108bのチャネル領域においては、酸素欠損が少ないほど好ましい。 In addition, impurities such as hydrogen or moisture mixed in the oxide semiconductor film 108, particularly in the channel region of the oxide semiconductor film 108b affect the transistor characteristics, which causes a problem. Therefore, it is preferable that the channel region in the oxide semiconductor film 108b contain less impurities such as hydrogen or moisture. In addition, oxygen vacancies formed in the channel region in the oxide semiconductor film 108b affect transistor characteristics, which causes a problem. For example, when oxygen vacancies are formed in the channel region of the oxide semiconductor film 108b, hydrogen is bonded to the oxygen vacancies and serves as a carrier supply source. When a carrier supply source is generated in the channel region of the oxide semiconductor film 108b, electric characteristics of the transistor 100 including the oxide semiconductor film 108b is changed, typically, a threshold voltage is shifted. Therefore, it is preferable that the oxygen vacancy in the channel region of the oxide semiconductor film 108b be as small as possible.

そこで、本発明の一態様においては、酸化物半導体膜108に接する絶縁膜、具体的には、酸化物半導体膜108の下方に形成される絶縁膜107、及び酸化物半導体膜108の上方に形成される絶縁膜114、116が過剰酸素を含有する構成である。絶縁膜107、及び絶縁膜114、116から酸化物半導体膜108へ酸素または過剰酸素を移動させることで、酸化物半導体膜中の酸素欠損を低減することが可能となる。よって、トランジスタ100の電気特性、特に光照射におけるトランジスタ100の変動を抑制することが可能となる。 Therefore, in one embodiment of the present invention, an insulating film which is in contact with the oxide semiconductor film 108, specifically, an insulating film 107 which is formed below the oxide semiconductor film 108 and an insulating film which is formed above the oxide semiconductor film 108 are formed. The insulating films 114 and 116 thus formed contain excess oxygen. By moving oxygen or excess oxygen from the insulating film 107 and the insulating films 114 and 116 to the oxide semiconductor film 108, oxygen vacancies in the oxide semiconductor film can be reduced. Therefore, it is possible to suppress electrical characteristics of the transistor 100, in particular, fluctuation of the transistor 100 due to light irradiation.

また、本発明の一態様においては、絶縁膜107、及び絶縁膜114、116に過剰酸素を含有させるために、作製工程の増加がない、または作製工程の増加が極めて少ない作製方法を用いる。よって、トランジスタ100の歩留まりを高くすることが可能である。 In addition, in one embodiment of the present invention, since the insulating film 107 and the insulating films 114 and 116 contain excess oxygen, a manufacturing method in which the number of manufacturing steps is not increased or the number of manufacturing steps is extremely small is used. Therefore, the yield of the transistor 100 can be increased.

具体的には、酸化物半導体膜108bを形成する工程において、スパッタリング法を用い、酸素ガスを含む雰囲気にて酸化物半導体膜108bを形成することで、酸化物半導体膜108bの被形成面となる、絶縁膜107に酸素または過剰酸素を添加する。 Specifically, in the step of forming the oxide semiconductor film 108b, the oxide semiconductor film 108b is formed in an atmosphere containing oxygen gas by a sputtering method, so that the surface where the oxide semiconductor film 108b is formed is formed. Then, oxygen or excess oxygen is added to the insulating film 107.

また、導電膜120a、120bを形成する工程において、スパッタリング法を用い、酸素ガスを含む雰囲気にて導電膜120a、120bを形成することで、導電膜120a、120bの被形成面となる、絶縁膜116に酸素または過剰酸素を添加する。なお、絶縁膜116に酸素または過剰酸素を添加する際に、絶縁膜116の下方に位置する絶縁膜114、及び酸化物半導体膜108にも酸素または過剰酸素が添加される場合がある。 In addition, in the step of forming the conductive films 120a and 120b, the conductive films 120a and 120b are formed in an atmosphere containing oxygen gas by a sputtering method, so that the conductive films 120a and 120b are formed surfaces. Oxygen or excess oxygen is added to 116. Note that when oxygen or excess oxygen is added to the insulating film 116, oxygen or excess oxygen may be added to the insulating film 114 located below the insulating film 116 and the oxide semiconductor film 108.

<酸化物導電体>
次に、酸化物導電体について説明する。導電膜120a、120bを形成する工程において、導電膜120a、120bは、絶縁膜114、116から酸素の放出を抑制する保護膜として機能する。また、導電膜120a、120bは、絶縁膜118を形成する工程の前においては、半導体としての機能を有し、絶縁膜118を形成する工程の後においては、導電膜120a、120bは、導電体としての機能を有する。
<Oxide conductor>
Next, the oxide conductor will be described. In the step of forming the conductive films 120a and 120b, the conductive films 120a and 120b function as protective films which suppress release of oxygen from the insulating films 114 and 116. The conductive films 120a and 120b each have a function as a semiconductor before the step of forming the insulating film 118, and the conductive films 120a and 120b are made of a conductor after the step of forming the insulating film 118. Has the function of.

導電膜120a、120bを導電体として機能させるためには、導電膜120a、120bに酸素欠損を形成し、該酸素欠損に絶縁膜118から水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、導電膜120a、120bは、導電性が高くなり導電体化する。導電体化された導電膜120a、120bを、それぞれ酸化物導電体ということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。 In order for the conductive films 120a and 120b to function as conductors, oxygen vacancies are formed in the conductive films 120a and 120b, and hydrogen is added to the oxygen vacancies from the insulating film 118, so that donor levels are formed in the vicinity of the conduction band. It As a result, the conductive films 120a and 120b have high conductivity and become conductors. The conductive films 120a and 120b that have been made conductive can be referred to as oxide conductors. In general, an oxide semiconductor has a large energy gap and thus has a property of transmitting visible light. On the other hand, the oxide conductor is an oxide semiconductor having a donor level near the conduction band. Therefore, the oxide conductor is less affected by absorption by the donor level and has a light-transmitting property similar to that of an oxide semiconductor with respect to visible light.

<半導体装置の構成要素>
以下に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
<Components of semiconductor device>
The components included in the semiconductor device of this embodiment will be described in detail below.

なお、以下の材料については、実施の形態3で説明する材料と同様の材料を用いることができる。 Note that as the following materials, the same materials as those described in Embodiment 3 can be used.

実施の形態3で説明する基板102に用いることができる材料を基板102に用いることができる。また、実施の形態3で説明する絶縁膜106、107に用いることができる材料を絶縁膜106、107に用いることができる。 The material that can be used for the substrate 102 described in Embodiment 3 can be used for the substrate 102. In addition, a material that can be used for the insulating films 106 and 107 described in Embodiment 3 can be used for the insulating films 106 and 107.

また、実施の形態3で説明するゲート電極、ソース電極、及びドレイン電極として機能する導電膜に用いることができる材料を、第1のゲート電極、ソース電極、及びドレイン電極として機能する導電膜に用いることができる。 Further, a material which can be used for the conductive film functioning as the gate electrode, the source electrode, and the drain electrode described in Embodiment 3 is used for the conductive film functioning as the first gate electrode, the source electrode, and the drain electrode. be able to.

《酸化物半導体膜》
酸化物半導体膜108としては、先に示す材料を用いることができる。
<<Oxide semiconductor film>>
The oxide semiconductor film 108 can be formed using any of the above materials.

酸化物半導体膜108bがIn−M−Zn酸化物の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In>Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1等が挙げられる。 In the case where the oxide semiconductor film 108b is an In-M-Zn oxide, the atomic ratio of the metal elements in the sputtering target used for forming the In-M-Zn oxide preferably satisfies In>M. As the atomic ratio of the metal elements of such a sputtering target, In:M:Zn=2:1:3, In:M:Zn=3:1:2, In:M:Zn=4:2:4. 1 etc. are mentioned.

また、酸化物半導体膜108cがIn−M−Zn酸化物の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≦Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=1:3:2、In:M:Zn=1:3:4、In:M:Zn=1:3:6、In:M:Zn=1:4:5、等が挙げられる。 In the case where the oxide semiconductor film 108c is an In-M-Zn oxide, the atomic ratio of metal elements in the sputtering target used for forming the In-M-Zn oxide may satisfy In?M. preferable. As the atomic ratio of the metal elements of such a sputtering target, In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=1:3:. 2, In:M:Zn=1:3:4, In:M:Zn=1:3:6, In:M:Zn=1:4:5, and the like.

また、酸化物半導体膜108b及び酸化物半導体膜108cがIn−M−Zn酸化物の場合、スパッタリングターゲットとしては、多結晶のIn−M−Zn酸化物を含むターゲットを用いると好ましい。多結晶のIn−M−Zn酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜108b及び酸化物半導体膜108cを形成しやすくなる。なお、成膜される酸化物半導体膜108b及び酸化物半導体膜108cの原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。例えば、酸化物半導体膜108bのスパッタリングターゲットとして、原子数比がIn:Ga:Zn=4:2:4.1を用いる場合、成膜される酸化物半導体膜108bの原子数比は、In:Ga:Zn=4:2:3近傍となる場合がある。 In the case where the oxide semiconductor film 108b and the oxide semiconductor film 108c are In-M-Zn oxides, a target including a polycrystalline In-M-Zn oxide is preferably used as a sputtering target. By using a target including a polycrystalline In-M-Zn oxide, the oxide semiconductor film 108b and the oxide semiconductor film 108c having crystallinity can be easily formed. Note that the atomic ratios of the oxide semiconductor film 108b and the oxide semiconductor film 108c which are formed each include a variation of ±40% in the atomic ratio of the metal elements contained in the above sputtering target as an error. For example, when the atomic ratio of In:Ga:Zn=4:2:4.1 is used as the sputtering target of the oxide semiconductor film 108b, the atomic ratio of the oxide semiconductor film 108b to be formed is In:Ga:Zn=4:2:4.1. Ga:Zn may be in the vicinity of 4:2:3.

また、酸化物半導体膜108は、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ100のオフ電流を低減することができる。とくに、酸化物半導体膜108bには、エネルギーギャップが2eV以上、好ましくは2eV以上3.0eV以下の酸化物半導体膜を用い、酸化物半導体膜108cには、エネルギーギャップが2.5eV以上3.5eV以下の酸化物半導体膜を用いると、好適である。また、酸化物半導体膜108bよりも酸化物半導体膜108cのエネルギーギャップが大きい方が好ましい。 The oxide semiconductor film 108 has an energy gap of 2 eV or more, preferably 2.5 eV or more, more preferably 3 eV or more. Thus, the off-state current of the transistor 100 can be reduced by using an oxide semiconductor with a wide energy gap. In particular, an oxide semiconductor film having an energy gap of 2 eV or more, preferably 2 eV or more and 3.0 eV or less is used for the oxide semiconductor film 108 b, and an energy gap of 2.5 eV or more and 3.5 eV is used for the oxide semiconductor film 108 c. It is preferable to use the following oxide semiconductor films. In addition, it is preferable that the oxide semiconductor film 108c have a larger energy gap than the oxide semiconductor film 108b.

また、酸化物半導体膜108b、及び酸化物半導体膜108cの厚さは、それぞれ3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。 The thicknesses of the oxide semiconductor film 108b and the oxide semiconductor film 108c are each 3 nm to 200 nm, preferably 3 nm to 100 nm, further preferably 3 nm to 50 nm.

また、酸化物半導体膜108cとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、第2の酸化物半導体膜108cは、キャリア密度が1×1017個/cm以下、好ましくは1×1015個/cm以下、さらに好ましくは1×1013個/cm以下、より好ましくは1×1011個/cm以下とする。 Further, as the oxide semiconductor film 108c, an oxide semiconductor film having a low carrier density is used. For example, the second oxide semiconductor film 108c has a carrier density of 1×10 17 pieces/cm 3 or lower, preferably 1×10 15 pieces/cm 3 or lower, more preferably 1×10 13 pieces/cm 3 or lower, More preferably, it is 1×10 11 pieces/cm 3 or less.

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜108b、及び酸化物半導体膜108cのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。 Note that the composition is not limited to these, and a material having an appropriate composition may be used depending on required semiconductor characteristics and electrical characteristics of a transistor (such as field-effect mobility and threshold voltage). Further, in order to obtain required semiconductor characteristics of the transistor, carrier density and impurity concentration of the oxide semiconductor film 108b and the oxide semiconductor film 108c, defect density, atomic ratio of metal element and oxygen, interatomic distance, density It is preferable that the above are suitable.

なお、酸化物半導体膜108b、及び酸化物半導体膜108cとしては、それぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。 Note that as the oxide semiconductor film 108b and the oxide semiconductor film 108c, an oxide semiconductor film having low impurity concentration and low density of defect states is used, so that a transistor having further excellent electrical characteristics can be manufactured. Is preferred and is preferable.

また、酸化物半導体膜108は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜108において、SIMS分析により得られる水素濃度を、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、5×1018atoms/cm以下、好ましくは1×1018atoms/cm以下、より好ましくは5×1017atoms/cm以下、さらに好ましくは1×1016atoms/cm以下とする。 In addition, it is preferable that hydrogen in the oxide semiconductor film 108 be reduced as much as possible. Specifically, in the oxide semiconductor film 108, the hydrogen concentration obtained by SIMS analysis is 2×10 20 atoms/cm 3 or lower, preferably 5×10 19 atoms/cm 3 or lower, more preferably 1×10 19 or lower. atoms/cm 3 or less, 5×10 18 atoms/cm 3 or less, preferably 1×10 18 atoms/cm 3 or less, more preferably 5×10 17 atoms/cm 3 or less, further preferably 1×10 16 atoms/cm 3 or less. and cm 3 or less.

また、酸化物半導体膜108bは、酸化物半導体膜108cよりも水素濃度が少ない領域を有すると好ましい。酸化物半導体膜108bの方が、酸化物半導体膜108cよりも水素濃度が少ない領域を有すことにより、信頼性の高い半導体装置とすることができる。 Further, the oxide semiconductor film 108b preferably has a region with lower hydrogen concentration than the oxide semiconductor film 108c. The oxide semiconductor film 108b has a region with lower hydrogen concentration than the oxide semiconductor film 108c, so that a highly reliable semiconductor device can be obtained.

また、酸化物半導体膜108bにおいて、第14族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜108bにおいて酸素欠損が増加し、n型化してしまう。このため、酸化物半導体膜108bにおけるシリコンや炭素の濃度と、酸化物半導体膜108bとの界面近傍のシリコンや炭素の濃度(SIMS分析により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とする。 Further, when the oxide semiconductor film 108b contains silicon or carbon which is one of Group 14 elements, oxygen vacancies in the oxide semiconductor film 108b increase and the oxide semiconductor film 108b becomes n-type. Therefore, the concentration of silicon or carbon in the oxide semiconductor film 108b and the concentration of silicon or carbon near the interface with the oxide semiconductor film 108b (the concentration obtained by SIMS analysis) are 2×10 18 atoms/cm 3 or less. , Preferably 2×10 17 atoms/cm 3 or less.

また、酸化物半導体膜108bにおいて、SIMS分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜108bのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。 In the oxide semiconductor film 108b, the concentration of alkali metal or alkaline earth metal obtained by SIMS analysis is set at 1×10 18 atoms/cm 3 or lower, preferably 2×10 16 atoms/cm 3 or lower. Alkali metal and alkaline earth metal may generate carriers when combined with an oxide semiconductor, which might increase off-state current of the transistor. Therefore, it is preferable to reduce the concentration of the alkali metal or the alkaline earth metal in the oxide semiconductor film 108b.

また、酸化物半導体膜108bに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、SIMS分析により得られる窒素濃度は、5×1018atoms/cm以下にすることが好ましい。 When the oxide semiconductor film 108b contains nitrogen, electrons which are carriers are generated, carrier density is increased, and n-type is easily generated. As a result, a transistor including an oxide semiconductor film containing nitrogen is likely to have normally-on characteristics. Therefore, in the oxide semiconductor film, nitrogen is preferably reduced as much as possible. For example, the nitrogen concentration obtained by SIMS analysis is preferably 5×10 18 atoms/cm 3 or less.

また、酸化物半導体膜108b、及び酸化物半導体膜108cは、それぞれ非単結晶構造でもよい。非単結晶構造は、例えば、後述するCAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC−OSは最も欠陥準位密度が低い。 The oxide semiconductor film 108b and the oxide semiconductor film 108c may each have a non-single-crystal structure. The non-single-crystal structure includes, for example, a CAAC-OS (C Axis Aligned Crystalline Oxide Semiconductor), a polycrystalline structure, a microcrystalline structure, or an amorphous structure, which will be described later. In the non-single-crystal structure, the amorphous structure has the highest defect level density and the CAAC-OS has the lowest defect level density.

《第2のゲート絶縁膜として機能する絶縁膜》
絶縁膜114、116は、トランジスタ100の第2のゲート絶縁膜として機能する。また、絶縁膜114、116は、酸化物半導体膜108に酸素を供給する機能を有する。すなわち、絶縁膜114、116は、酸素を有する。また、絶縁膜114は、酸素を透過することのできる絶縁膜である。なお、絶縁膜114は、後に形成する絶縁膜116を形成する際の、酸化物半導体膜108へのダメージ緩和膜としても機能する。
<<Insulating film that functions as a second gate insulating film>>
The insulating films 114 and 116 function as a second gate insulating film of the transistor 100. The insulating films 114 and 116 have a function of supplying oxygen to the oxide semiconductor film 108. That is, the insulating films 114 and 116 contain oxygen. The insulating film 114 is an insulating film that can transmit oxygen. Note that the insulating film 114 also functions as a damage mitigating film for the oxide semiconductor film 108 when the insulating film 116 to be formed later is formed.

例えば、実施の形態3で説明する絶縁膜114、116を絶縁膜114、116に用いることができる。 For example, the insulating films 114 and 116 described in Embodiment 3 can be used for the insulating films 114 and 116.

《導電膜として機能する酸化物半導体膜、及び第2のゲート電極として機能する酸化物半導体膜》
先に記載の酸化物半導体膜108と同様の材料を、導電膜として機能する導電膜120a、及び第2のゲート電極として機能する導電膜120bに用いることができる。
<<Oxide Semiconductor Film Functioning as Conductive Film and Oxide Semiconductor Film Functioning as Second Gate Electrode>>
The same material as the above-described oxide semiconductor film 108 can be used for the conductive film 120a functioning as a conductive film and the conductive film 120b functioning as a second gate electrode.

すなわち、導電膜として機能する導電膜120a、及び第2のゲート電極として機能する導電膜120bは、酸化物半導体膜108(酸化物半導体膜108b及び酸化物半導体膜108c)に含まれる金属元素を有する。例えば、第2のゲート電極として機能する導電膜120bと、酸化物半導体膜108(酸化物半導体膜108b及び酸化物半導体膜108c)と、が同一の金属元素を有する構成とすることで、製造コストを抑制することが可能となる。 That is, the conductive film 120a which functions as a conductive film and the conductive film 120b which functions as a second gate electrode include a metal element contained in the oxide semiconductor film 108 (the oxide semiconductor film 108b and the oxide semiconductor film 108c). .. For example, when the conductive film 120b functioning as the second gate electrode and the oxide semiconductor film 108 (the oxide semiconductor film 108b and the oxide semiconductor film 108c) have the same metal element, the manufacturing cost can be reduced. Can be suppressed.

例えば、導電膜として機能する導電膜120a、及び第2のゲート電極として機能する導電膜120bとしては、In−M−Zn酸化物の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1等が挙げられる。 For example, in the case of an In-M-Zn oxide, the conductive film 120a functioning as a conductive film and the conductive film 120b functioning as a second gate electrode are used for forming an In-M-Zn oxide. The atomic ratio of the metal elements of the sputtering target preferably satisfies In≧M. As the atomic ratio of the metal elements of such a sputtering target, In:M:Zn=2:1:3, In:M:Zn=3:1:2, In:M:Zn=4:2:4. 1 etc. are mentioned.

また、導電膜として機能する導電膜120a、及び第2のゲート電極として機能する導電膜120bの構造としては、単層構造または2層以上の積層構造とすることができる。なお、導電膜120a、120bが積層構造の場合においては、上記のスパッタリングターゲットの組成に限定されない。 The structure of the conductive film 120a which functions as a conductive film and the conductive film 120b which functions as a second gate electrode can be a single-layer structure or a stacked structure of two or more layers. Note that when the conductive films 120a and 120b have a stacked structure, the composition of the sputtering target is not limited to the above.

《トランジスタの保護絶縁膜として機能する絶縁膜》
絶縁膜118は、トランジスタ100の保護絶縁膜として機能する。
<<Insulating film that functions as a protective insulating film for transistors>>
The insulating film 118 functions as a protective insulating film of the transistor 100.

絶縁膜118は、水素及び窒素のいずれか一方または双方を有する。または、絶縁膜118は、窒素及びシリコンを有する。また、絶縁膜118は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜118を設けることで、酸化物半導体膜108からの酸素の外部への拡散と、絶縁膜114、116に含まれる酸素の外部への拡散と、外部から酸化物半導体膜108への水素、水等の入り込みを防ぐことができる。 The insulating film 118 has one or both of hydrogen and nitrogen. Alternatively, the insulating film 118 includes nitrogen and silicon. The insulating film 118 has a function of blocking oxygen, hydrogen, water, alkali metal, alkaline earth metal, and the like. By providing the insulating film 118, diffusion of oxygen from the oxide semiconductor film 108 to the outside, diffusion of oxygen contained in the insulating films 114 and 116 to the outside, hydrogen from the outside to the oxide semiconductor film 108, It is possible to prevent water from entering.

また、絶縁膜118は、導電膜として機能する導電膜120a、及び第2のゲート電極として機能する導電膜120bに、水素及び窒素のいずれか一方または双方を供給する機能を有する。特に絶縁膜118としては、水素を含み、当該水素を導電膜120a、120bに供給する機能を有すると好ましい。絶縁膜118から導電膜120a、120bに水素が供給されることで、導電膜120a、120bは、導電体としての機能を有する。 The insulating film 118 has a function of supplying one or both of hydrogen and nitrogen to the conductive film 120a which functions as a conductive film and the conductive film 120b which functions as a second gate electrode. In particular, the insulating film 118 preferably contains hydrogen and has a function of supplying the hydrogen to the conductive films 120a and 120b. By supplying hydrogen from the insulating film 118 to the conductive films 120a and 120b, the conductive films 120a and 120b function as conductors.

絶縁膜118としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。 As the insulating film 118, for example, a nitride insulating film can be used. Examples of the nitride insulating film include silicon nitride, silicon nitride oxide, aluminum nitride, aluminum nitride oxide, and the like.

なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリング法やPECVD法により形成することができるが、他の方法、例えば、熱CVD(Chemical Vapor Deposition)法により形成してもよい。熱CVD法の例としてMOCVD(Metal Organic Chemical Vapor Deposition)法やALD(Atomic Layer Deposition)法を用いても良い。 Although various films such as a conductive film, an insulating film, and an oxide semiconductor film described above can be formed by a sputtering method or a PECVD method, another method such as a thermal CVD (Chemical Vapor Deposition) method can be used. You may form by. As an example of the thermal CVD method, a MOCVD (Metal Organic Chemical Vapor Deposition) method or an ALD (Atomic Layer Deposition) method may be used.

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments in this specification as appropriate.

(実施の形態5)
本実施の形態では、本発明の一態様の入出力装置の構成について、図26を参照しながら説明する。
(Embodiment 5)
In this embodiment, the structure of the input/output device of one embodiment of the present invention will be described with reference to FIG.

図26は、入出力装置800の構成を説明する分解図である。 FIG. 26 is an exploded view illustrating the configuration of the input/output device 800.

入出力装置800は、表示パネル806および表示パネル806と重なる領域を備えるタッチセンサ804を有する。なお、入出力装置800は、タッチパネルということができる。 The input/output device 800 includes a display panel 806 and a touch sensor 804 including a region overlapping with the display panel 806. The input/output device 800 can be referred to as a touch panel.

入出力装置800は、タッチセンサ804および表示パネル806を駆動する駆動回路810と、駆動回路810に電力を供給するバッテリ811と、タッチセンサ804、表示パネル806、駆動回路810およびバッテリ811を収納する筐体部を有する。 The input/output device 800 accommodates the drive circuit 810 that drives the touch sensor 804 and the display panel 806, the battery 811 that supplies power to the drive circuit 810, the touch sensor 804, the display panel 806, the drive circuit 810, and the battery 811. It has a housing part.

《タッチセンサ804》
タッチセンサ804は、表示パネル806と重なる領域を備える。なお、FPC803はタッチセンサ804に電気的に接続される。
<Touch sensor 804>
The touch sensor 804 has a region overlapping with the display panel 806. The FPC 803 is electrically connected to the touch sensor 804.

例えば、抵抗膜方式、静電容量方式または光電変換素子を用いる方式等をタッチセンサ804に用いることができる。 For example, a resistance film method, an electrostatic capacity method, a method using a photoelectric conversion element, or the like can be used for the touch sensor 804.

なお、タッチセンサ804を表示パネル806の一部に用いてもよい。 Note that the touch sensor 804 may be used as part of the display panel 806.

《表示パネル806》
例えば、実施の形態1で説明する表示パネルを表示パネル806に用いることができる。なお、FPC805は、表示パネル806に電気的に接続される。
<Display panel 806>
For example, the display panel described in Embodiment 1 can be used as the display panel 806. Note that the FPC 805 is electrically connected to the display panel 806.

《駆動回路810》
例えば、電源回路または信号処理回路等を駆動回路810に用いることができる。なお、バッテリまたは外部の商用電源が供給する電力を利用してもよい。
<Drive circuit 810>
For example, a power supply circuit, a signal processing circuit, or the like can be used for the driver circuit 810. In addition, you may utilize the electric power which a battery or an external commercial power supply supplies.

信号処理回路は、ビデオ信号及びクロック信号等を出力する機能を備える。 The signal processing circuit has a function of outputting a video signal, a clock signal, and the like.

電源回路は、所定の電力を供給する機能を備える。 The power supply circuit has a function of supplying predetermined power.

《筐体部》
例えば、上部カバー801と、上部カバー801と嵌めあわせられる下部カバー802と、上部カバー801および下部カバー802で囲まれる領域に収納されるフレーム809と、を筐体部に用いることができる。
<<Case>>
For example, the upper cover 801, the lower cover 802 fitted to the upper cover 801, and the frame 809 accommodated in the area surrounded by the upper cover 801 and the lower cover 802 can be used for the housing portion.

フレーム809は、表示パネル806を保護する機能、駆動回路810の動作に伴い発生する電磁波を遮断する機能または放熱板としての機能を有する。 The frame 809 has a function of protecting the display panel 806, a function of blocking an electromagnetic wave generated by the operation of the driving circuit 810, or a function of a heat sink.

金属、樹脂またはエラストマー等を、上部カバー801、下部カバー802またはフレーム809に用いることができる。 Metal, resin, elastomer, or the like can be used for the upper cover 801, the lower cover 802, or the frame 809.

《バッテリ811》
バッテリ811は、電力を供給する機能を備える。
<Battery 811>
The battery 811 has a function of supplying electric power.

なお、偏光板、位相差板、プリズムシートなどの部材を入出力装置800に用いることができる。 Note that a member such as a polarizing plate, a retardation plate, or a prism sheet can be used for the input/output device 800.

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments in this specification as appropriate.

(実施の形態6)
本実施の形態では、本発明の一態様の情報処理装置の構成について、図27乃至図30を参照しながら説明する。
(Embodiment 6)
In this embodiment, a structure of an information processing device of one embodiment of the present invention will be described with reference to FIGS.

図27(A)は、情報処理装置200の構成を説明するブロック図である。図27(B)および図27(C)は、情報処理装置200の外観の一例を説明する投影図である。 FIG. 27A is a block diagram illustrating the configuration of the information processing device 200. 27B and 27C are projection diagrams illustrating an example of the outer appearance of the information processing device 200.

図28(A)は、表示部230の構成を説明するブロック図である。図28(B)は、表示部230Bの構成を説明するブロック図である。図28(C)は、画素232(i,j)の構成を説明する回路図である。 FIG. 28A is a block diagram illustrating the structure of the display portion 230. FIG. 28B is a block diagram illustrating the structure of the display portion 230B. FIG. 28C is a circuit diagram illustrating the structure of the pixel 232(i,j).

<情報処理装置の構成例>
本実施の形態で説明する情報処理装置200は、演算装置210と入出力装置220と、を有する(図27(A)参照)。
<Example of configuration of information processing device>
The information processing device 200 described in this embodiment includes a calculation device 210 and an input/output device 220 (see FIG. 27A).

そして、演算装置210は、位置情報P1を供給され、画像情報Vおよび制御情報を供給する機能を備える。 The arithmetic device 210 is supplied with the position information P1 and has a function of supplying the image information V and the control information.

入出力装置220は、位置情報P1を供給する機能を備え、画像情報Vおよび制御情報を供給される。 The input/output device 220 has a function of supplying the position information P1 and is supplied with the image information V and the control information.

入出力装置220は、画像情報Vを表示する表示部230および位置情報P1を供給する入力部240を備える。 The input/output device 220 includes a display unit 230 that displays the image information V and an input unit 240 that supplies the position information P1.

また、表示部230は、第1の表示素子および第1の表示素子と重なる第2の表示素子を備える。また、第1の表示素子を駆動する第1の画素回路および第2の表示素子を駆動する第2の画素回路を備える。 The display unit 230 also includes a first display element and a second display element that overlaps the first display element. In addition, a first pixel circuit which drives the first display element and a second pixel circuit which drives the second display element are provided.

入力部240は、ポインタの位置を検知して、位置に基づいて決定された位置情報P1を供給する機能を備える。 The input unit 240 has a function of detecting the position of the pointer and supplying the position information P1 determined based on the position.

演算装置210は、位置情報P1に基づいてポインタの移動速度を決定する機能を備える。 The arithmetic device 210 has a function of determining the moving speed of the pointer based on the position information P1.

演算装置210は、画像情報Vのコントラストまたは明るさを移動速度に基づいて決定する機能を備える。 The arithmetic device 210 has a function of determining the contrast or the brightness of the image information V based on the moving speed.

本実施の形態で説明する情報処理装置200は、位置情報P1を供給し、画像情報を供給される入出力装置220と、位置情報P1を供給され画像情報Vを供給する演算装置210と、を含んで構成され、演算装置210は、位置情報P1の移動速度に基づいて画像情報Vのコントラストまたは明るさを決定する機能を備える。 The information processing device 200 described in the present embodiment includes an input/output device 220 which is supplied with position information P1 and is supplied with image information, and an arithmetic device 210 which is supplied with position information P1 and is supplied with image information V. The calculation device 210 has a function of determining the contrast or the brightness of the image information V based on the moving speed of the position information P1.

これにより、画像情報の表示位置を移動する際に、使用者の目に与える負担を軽減することができ、使用者の目にやさしい表示をすることができる。また、消費電力を低減し、直射日光等の明るい場所においても優れた視認性を提供できる。その結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。 As a result, when moving the display position of the image information, it is possible to reduce the burden on the eyes of the user, and it is possible to provide a display that is easy on the eyes of the user. Further, it is possible to reduce power consumption and provide excellent visibility even in a bright place such as direct sunlight. As a result, it is possible to provide a new information processing device that is highly convenient or reliable.

<構成>
本発明の一態様は、演算装置210または入出力装置220を備える。
<Structure>
One embodiment of the present invention includes the arithmetic device 210 or the input/output device 220.

《演算装置210》
演算装置210は、演算部211および記憶部212を備える。また、伝送路214および入出力インターフェース215を備える(図27(A)参照)。
<<Computing device 210>>
The arithmetic device 210 includes an arithmetic unit 211 and a storage unit 212. Further, the transmission path 214 and the input/output interface 215 are provided (see FIG. 27A).

《演算部211》
演算部211は、例えばプログラムを実行する機能を備える。例えば、実施の形態7で説明するCPUを用いることができる。これにより、消費電力を十分に低減することができる。
<<Calculator 211>>
The arithmetic unit 211 has a function of executing a program, for example. For example, the CPU described in Embodiment 7 can be used. Thereby, the power consumption can be sufficiently reduced.

《記憶部212》
記憶部212は、例えば演算部211が実行するプログラム、初期情報、設定情報または画像等を記憶する機能を有する。
<<Memory unit 212>>
The storage unit 212 has a function of storing, for example, a program executed by the calculation unit 211, initial information, setting information, an image, or the like.

具体的には、ハードディスク、フラッシュメモリまたは酸化物半導体を含むトランジスタを用いたメモリ等を用いることができる。 Specifically, a hard disk, a flash memory, a memory including a transistor including an oxide semiconductor, or the like can be used.

《入出力インターフェース215、伝送路214》
入出力インターフェース215は端子または配線を備え、情報を供給し、情報を供給される機能を備える。例えば、伝送路214と電気的に接続することができる。また、入出力装置220と電気的に接続することができる。
<<I/O interface 215, transmission path 214>>
The input/output interface 215 includes a terminal or wiring, supplies information, and has a function of receiving information. For example, it can be electrically connected to the transmission path 214. Further, it can be electrically connected to the input/output device 220.

伝送路214は配線を備え、情報を供給し、情報を供給される機能を備える。例えば、入出力インターフェース215と電気的に接続することができる。また、演算部211、記憶部212または入出力インターフェース215と電気的に接続することができる。 The transmission path 214 includes wiring, supplies information, and has a function of receiving information. For example, it can be electrically connected to the input/output interface 215. Further, it can be electrically connected to the arithmetic unit 211, the storage unit 212 or the input/output interface 215.

《入出力装置220》
入出力装置220は、表示部230、入力部240、検知部250または通信部290を備える。
<<I/O device 220>>
The input/output device 220 includes a display unit 230, an input unit 240, a detection unit 250, or a communication unit 290.

《表示部230》
表示部230は、表示領域231と、駆動回路GDと、駆動回路SDと、を有する(図28(A)参照)。例えば、実施の形態1で説明する表示パネルを用いることができる。これにより、消費電力を低減することができる。
<<Display 230>>
The display portion 230 has a display area 231, a drive circuit GD, and a drive circuit SD (see FIG. 28A). For example, the display panel described in Embodiment 1 can be used. Thereby, power consumption can be reduced.

表示領域231は、単数または複数の画素232(i,j)と、行方向に配設される画素232(i,j)と電気的に接続される走査線G1(i)および走査線G2(i)と、行方向と交差する列方向に配設される画素232(i,j)と電気的に接続される信号線S1(j)および信号線S2(j)と、を備える。なお、iは1以上m以下の整数であり、jは1以上n以下の整数であり、mおよびnは1以上の整数である。 The display region 231 includes one or a plurality of pixels 232(i,j) and the scanning lines G1(i) and G2( electrically connected to the pixels 232(i,j) arranged in the row direction. i) and the signal line S1(j) and the signal line S2(j) electrically connected to the pixel 232(i,j) arranged in the column direction intersecting the row direction. In addition, i is an integer of 1 or more and m or less, j is an integer of 1 or more and n or less, and m and n are integers of 1 or more.

なお、画素232(i,j)は、走査線G1(i)、走査線G2(i)、信号線S1(j)信号線S2(j)、配線ANO、配線CSCOM、配線VCOM1および配線VCOM2と電気的に接続される(図28(C)参照)。 Note that the pixel 232(i,j) includes a scan line G1(i), a scan line G2(i), a signal line S1(j), a signal line S2(j), a wiring ANO, a wiring CSCOM, a wiring VCOM1, and a wiring VCOM2. It is electrically connected (see FIG. 28C).

また、表示部は、複数の駆動回路を有することができる。例えば、表示部230Bは、駆動回路GDAおよび駆動回路GDBを有することができる(図28(B)参照)。 In addition, the display portion can include a plurality of driver circuits. For example, the display portion 230B can include a driver circuit GDA and a driver circuit GDB (see FIG. 28B).

《駆動回路GD》
駆動回路GDは、制御情報に基づいて選択信号を供給する機能を有する。
<Drive circuit GD>
The drive circuit GD has a function of supplying a selection signal based on control information.

一例を挙げれば、制御情報に基づいて、30Hz以上、好ましくは60Hz以上の頻度で一の走査線に選択信号を供給する機能を備える。これにより、動画像をなめらかに表示することができる。 For example, it has a function of supplying a selection signal to one scanning line at a frequency of 30 Hz or higher, preferably 60 Hz or higher based on the control information. As a result, the moving image can be displayed smoothly.

例えば、制御情報に基づいて、30Hz未満、好ましくは1Hz未満より好ましくは一分に一回未満の頻度で一の走査線に選択信号を供給する機能を備える。これにより、フリッカーが抑制された状態で静止画像を表示することができる。 For example, it has a function of supplying a selection signal to one scanning line at a frequency of less than 30 Hz, preferably less than 1 Hz, more preferably less than once per minute, based on the control information. As a result, a still image can be displayed with flicker suppressed.

また、例えば、複数の駆動回路を備える場合、駆動回路GDAが選択信号を供給する頻度と、駆動回路GDBが選択信号を供給する頻度を、異ならせることができる。具体的には、動画像を滑らかに表示する領域に、静止画像をフリッカーが抑制された状態で表示する領域より高い頻度で選択信号を供給することができる。 Further, for example, when a plurality of drive circuits are provided, the frequency with which the drive circuit GDA supplies the selection signal and the frequency with which the drive circuit GDB supplies the selection signal can be made different. Specifically, the selection signal can be supplied to the region where the moving image is smoothly displayed, more frequently than the region where the still image is displayed in a state where flicker is suppressed.

《駆動回路SD》
駆動回路SDは、画像情報Vに基づいて画像信号を供給する機能を有する。
<Drive circuit SD>
The drive circuit SD has a function of supplying an image signal based on the image information V.

《画素232(i,j)》
画素232(i,j)は、第1の表示素子235LCおよび第1の表示素子235LCと重なる第2の表示素子235ELを備える。また、第1の表示素子235LCおよび第2の表示素子235ELを駆動する画素回路を備える(図28(C)参照)。
<<Pixel 232(i,j)>>
The pixel 232(i,j) includes the first display element 235LC and the second display element 235EL overlapping with the first display element 235LC. In addition, a pixel circuit which drives the first display element 235LC and the second display element 235EL is provided (see FIG. 28C).

《第1の表示素子235LC》
例えば、光の反射または透過を制御する機能を備える表示素子を、表示素子235LCに用いることができる。例えば、液晶素子と偏光板を組み合わせた構成またはシャッター方式のMEMS表示素子等を用いることができる。反射型の表示素子を用いることにより、表示パネルの消費電力を抑制することができる。具体的には、反射型の液晶表示素子を表示素子235LCに用いることができる。
<<First Display Element 235LC>>
For example, a display element having a function of controlling reflection or transmission of light can be used for the display element 235LC. For example, a structure in which a liquid crystal element and a polarizing plate are combined or a shutter-type MEMS display element or the like can be used. By using the reflective display element, the power consumption of the display panel can be suppressed. Specifically, a reflective liquid crystal display element can be used for the display element 235LC.

第1の表示素子235LCは、第1電極と、第2電極と、液晶層と、を有する。液晶層は、第1電極および第2電極の間の電圧を用いて配向を制御することができる液晶材料を含む。例えば、液晶層の厚さ方向(縦方向ともいう)、横方向または斜め方向の電界を、液晶材料の配向を制御する電界に用いることができる。 The first display element 235LC has a first electrode, a second electrode, and a liquid crystal layer. The liquid crystal layer includes a liquid crystal material whose orientation can be controlled using a voltage between the first electrode and the second electrode. For example, an electric field in a thickness direction of a liquid crystal layer (also referred to as a vertical direction), a horizontal direction, or an oblique direction can be used as an electric field for controlling alignment of a liquid crystal material.

《第2の表示素子235EL》
例えば、光を射出する機能を備える表示素子を第2の表示素子235ELに用いることができる。具体的には、有機EL素子を用いることができる。
<<Second display element 235EL>>
For example, a display element having a function of emitting light can be used for the second display element 235EL. Specifically, an organic EL element can be used.

具体的には、白色の光を射出する機能を備える有機EL素子を第2の表示素子235ELに用いることができる。または、青色の光、緑色の光または赤色の光を射出する有機EL素子を第2の表示素子235ELに用いることができる。 Specifically, an organic EL element having a function of emitting white light can be used for the second display element 235EL. Alternatively, an organic EL element which emits blue light, green light, or red light can be used for the second display element 235EL.

《画素回路》
第1の表示素子または第2の表示素子を駆動する機能を備える回路を画素回路に用いることができる。
<<Pixel circuit>>
A circuit having a function of driving the first display element or the second display element can be used for the pixel circuit.

スイッチ、トランジスタ、ダイオード、抵抗素子、インダクタまたは容量素子等を画素回路に用いることができる。 A switch, a transistor, a diode, a resistance element, an inductor, a capacitance element, or the like can be used for the pixel circuit.

例えば、単数または複数のトランジスタをスイッチに用いることができる。または、並列に接続された複数のトランジスタ、直列に接続された複数のトランジスタ、直列と並列が組み合わされて接続された複数のトランジスタを、一のスイッチに用いることができる。 For example, one or more transistors can be used in the switch. Alternatively, a plurality of transistors connected in parallel, a plurality of transistors connected in series, and a plurality of transistors connected in combination of series and parallel can be used for one switch.

《トランジスタ》
例えば、同一の工程で形成することができる半導体膜を駆動回路および画素回路のトランジスタに用いることができる。
<<Transistor>>
For example, a semiconductor film which can be formed in the same step can be used for a driver circuit and a transistor of a pixel circuit.

例えば、ボトムゲート型のトランジスタまたはトップゲート型のトランジスタなどを用いることができる。 For example, a bottom-gate transistor or a top-gate transistor can be used.

ところで、例えば、アモルファスシリコンを半導体に用いるボトムゲート型のトランジスタの製造ラインは、酸化物半導体を半導体に用いるボトムゲート型のトランジスタの製造ラインに容易に改造できる。また、例えばポリシリコンを半導体に用いるトップゲート型の製造ラインは、酸化物半導体を半導体に用いるトップゲート型のトランジスタの製造ラインに容易に改造できる。 By the way, for example, a bottom gate type transistor manufacturing line using amorphous silicon as a semiconductor can be easily modified into a bottom gate type transistor manufacturing line using an oxide semiconductor as a semiconductor. Further, for example, a top gate type manufacturing line using polysilicon as a semiconductor can be easily modified into a top gate type transistor manufacturing line using an oxide semiconductor as a semiconductor.

例えば、14族の元素を含む半導体を用いるトランジスタを利用することができる。具体的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜に用いたトランジスタを用いることができる。 For example, a transistor including a semiconductor containing a Group 14 element can be used. Specifically, a semiconductor containing silicon can be used for the semiconductor film. For example, a transistor in which single crystal silicon, polysilicon, microcrystalline silicon, amorphous silicon, or the like is used for a semiconductor film can be used.

なお、半導体にポリシリコンを用いるトランジスタの作製に要する温度は、半導体に単結晶シリコンを用いるトランジスタに比べて低い。 Note that the temperature required for manufacturing a transistor including polysilicon as a semiconductor is lower than that of a transistor including single crystal silicon as a semiconductor.

また、ポリシリコンを半導体に用いるトランジスタの電界効果移動度は、アモルファスシリコンを半導体に用いるトランジスタに比べて高い。これにより、画素の開口率を向上することができる。また、極めて高い精細度で設けられた画素と、ゲート駆動回路およびソース駆動回路を同一の基板上に形成することができる。その結果、電子機器を構成する部品数を低減することができる。 Further, the field effect mobility of a transistor using polysilicon as a semiconductor is higher than that of a transistor using amorphous silicon as a semiconductor. Thereby, the aperture ratio of the pixel can be improved. Further, a pixel provided with extremely high definition, a gate driver circuit, and a source driver circuit can be formed over the same substrate. As a result, the number of components that make up the electronic device can be reduced.

また、ポリシリコンを半導体に用いるトランジスタの信頼性は、アモルファスシリコンを半導体に用いるトランジスタに比べて優れる。 Further, the reliability of a transistor using polysilicon as a semiconductor is higher than that of a transistor using amorphous silicon as a semiconductor.

例えば、酸化物半導体を用いるトランジスタを利用することができる。具体的には、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導体膜に用いることができる。 For example, a transistor including an oxide semiconductor can be used. Specifically, an oxide semiconductor containing indium or an oxide semiconductor containing indium, gallium, and zinc can be used for the semiconductor film.

一例を挙げれば、オフ状態におけるリーク電流が、半導体膜にアモルファスシリコンを用いたトランジスタより小さいトランジスタを用いることができる。具体的には、半導体膜に酸化物半導体を用いたトランジスタを用いることができる。 As an example, a transistor whose leak current in the off state is smaller than that of a transistor using amorphous silicon for a semiconductor film can be used. Specifically, a transistor including an oxide semiconductor for a semiconductor film can be used.

これにより、画素回路が画像信号を保持することができる時間を、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路が保持することができる時間より長くすることができる。具体的には、フリッカーの発生を抑制しながら、選択信号を30Hz未満、好ましくは1Hz未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、情報処理装置の使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を低減することができる。 Accordingly, the time for which the pixel circuit can hold the image signal can be made longer than the time for which the pixel circuit which uses the transistor using amorphous silicon for the semiconductor film can hold. Specifically, the selection signal can be supplied at a frequency of less than 30 Hz, preferably less than 1 Hz, more preferably less than once per minute while suppressing the occurrence of flicker. As a result, fatigue accumulated in the user of the information processing device can be reduced. In addition, power consumption associated with driving can be reduced.

また、例えば、化合物半導体を用いるトランジスタを利用することができる。具体的には、ガリウムヒ素を含む半導体を半導体膜に用いることができる。 In addition, for example, a transistor including a compound semiconductor can be used. Specifically, a semiconductor containing gallium arsenide can be used for the semiconductor film.

例えば、有機半導体を用いるトランジスタを利用することができる。具体的には、ポリアセン類またはグラフェンを含む有機半導体を半導体膜に用いることができる。 For example, a transistor including an organic semiconductor can be used. Specifically, an organic semiconductor containing polyacene or graphene can be used for the semiconductor film.

《入力部240》
さまざまなヒューマンインターフェイス等を入力部240に用いることができる(図27(A)参照)。
<Input section 240>
Various human interfaces and the like can be used for the input unit 240 (see FIG. 27A).

例えば、キーボード、マウス、タッチセンサ、マイクまたはカメラ等を入力部240に用いることができる。なお、表示部230に重なる領域を備えるタッチセンサを用いることができる。表示部230と表示部230に重なる領域を備えるタッチセンサを備える入出力装置を、タッチパネルということができる。 For example, a keyboard, a mouse, a touch sensor, a microphone, a camera, or the like can be used as the input unit 240. Note that a touch sensor including a region overlapping with the display portion 230 can be used. An input/output device including a display unit 230 and a touch sensor including a region overlapping the display unit 230 can be referred to as a touch panel.

例えば、使用者は、タッチパネルに触れた指をポインタに用いて様々なジェスチャー(タップ、ドラッグ、スワイプまたはピンチイン等)をすることができる。 For example, the user can use the finger touching the touch panel as a pointer to make various gestures (tap, drag, swipe, pinch-in, etc.).

例えば、演算装置210は、タッチパネルに接触する指の位置または軌跡等の情報を解析し、解析結果が所定の条件を満たすとき、特定のジェスチャーが供給されたとすることができる。これにより、使用者は、所定のジェスチャーにあらかじめ関連付けられた所定の操作命令を、当該ジェスチャーを用いて供給できる。 For example, the arithmetic device 210 may analyze information such as the position or trajectory of the finger touching the touch panel, and determine that a specific gesture has been supplied when the analysis result satisfies a predetermined condition. Accordingly, the user can supply a predetermined operation command that is associated with a predetermined gesture in advance by using the gesture.

一例を挙げれば、使用者は、画像情報の表示位置を変更する「スクロール命令」を、タッチパネルに沿ってタッチパネルに接触する指を移動するジェスチャーを用いて供給できる。 For example, the user can supply the “scroll command” for changing the display position of the image information by using a gesture of moving a finger touching the touch panel along the touch panel.

《検知部250》
検知部250は、周囲の状態を検知して情報P2を取得する機能を備える。
<<Detection unit 250>>
The detection unit 250 has a function of detecting the surrounding state and acquiring the information P2.

例えば、カメラ、加速度センサ、方位センサ、圧力センサ、温度センサ。湿度センサ、照度センサまたはGPS(Global positioning System)信号受信回路等を、検知部250に用いることができる。 For example, cameras, acceleration sensors, orientation sensors, pressure sensors, temperature sensors. A humidity sensor, an illuminance sensor, a GPS (Global Positioning System) signal receiving circuit, or the like can be used for the detection unit 250.

例えば、検知部250の照度センサが検知した周囲の明るさを、演算装置210が、所定の照度と比較して十分に明るいと判断した場合、画像情報を第1の表示素子235LCを使用して表示する。または、薄暗いと判断した場合、画像情報を第1の表示素子235LCおよび第2の表示素子235ELを使用して表示する。または、暗いと判断した場合、画像情報を第2の表示素子235ELを使用して表示する。 For example, when the arithmetic device 210 determines that the ambient brightness detected by the illuminance sensor of the detection unit 250 is sufficiently bright as compared with the predetermined illuminance, the image information is displayed using the first display element 235LC. indicate. Alternatively, when it is determined that the image is dim, the image information is displayed using the first display element 235LC and the second display element 235EL. Alternatively, when it is determined that the image is dark, the image information is displayed using the second display element 235EL.

具体的には、反射型の液晶素子または/および有機EL素子を用いて、周囲の明るさに基づいて画像を表示する。 Specifically, a reflective liquid crystal element or/and an organic EL element is used to display an image based on the ambient brightness.

これにより、例えば、外光の強い環境において反射型の表示素子を用い、薄暗い環境において自発光型の表示素子を用いて画像情報を表示することができる。その結果、消費電力が低減された、利便性または信頼性に優れた新規な情報処理装置を提供することができる。 Thereby, for example, it is possible to display image information using a reflective display element in an environment with strong external light and a self-luminous display element in a dim environment. As a result, it is possible to provide a novel information processing apparatus with reduced power consumption and excellent convenience or reliability.

例えば、環境光の色度を検出する機能を備えるセンサを検知部250に用いることができる。具体的には、CCDカメラ等を用いることができる。これにより、例えば、検知部250が検出した環境光の色度に基づいて、ホワイトバランスの偏りを補うことができる。 For example, a sensor having a function of detecting the chromaticity of ambient light can be used as the detection unit 250. Specifically, a CCD camera or the like can be used. Thereby, for example, the bias of the white balance can be compensated based on the chromaticity of the ambient light detected by the detection unit 250.

具体的には、第1のステップにおいて、環境光のホワイトバランスの偏りを検知する。 Specifically, in the first step, the deviation of the white balance of ambient light is detected.

第2のステップにおいて、第1の表示素子を用いて環境光を反射して表示する画像に不足する色の光の強さを予測する。 In the second step, the intensity of light of a color that is insufficient in the image to be displayed by reflecting ambient light using the first display element is predicted.

第3のステップにおいて、第1の表示素子を用いて環境光を反射し、第2の表示素子を用いて不足する色の光を補うように光を射出して、画像を表示する。 In the third step, the first display element is used to reflect ambient light, and the second display element is used to emit light so as to compensate for the insufficient color of light to display an image.

これにより、ホワイトバランスが偏った環境光を第1の表示素子が反射する光と、第2の表示素子が射出する光を用いて、ホワイトバランスの偏りが補正された表示をすることができる。その結果、消費電力が低減された、またはホワイトバランスが整えられた画像を表示することができる、利便性または信頼性に優れた新規な情報処理装置を提供することができる。 Accordingly, by using the light reflected by the first display element and the light emitted by the second display element, the ambient light whose white balance is biased can be displayed with the bias of the white balance being corrected. As a result, it is possible to provide a novel information processing device which is capable of displaying an image with reduced power consumption or white balance and which is excellent in convenience or reliability.

《通信部290》
通信部290は、ネットワークに情報を供給し、ネットワークから情報を取得する機能を備える。
<<Communication unit 290>>
The communication unit 290 has a function of supplying information to the network and acquiring the information from the network.

《プログラム》
図29および図30を参照しながら、本発明の一態様を、本発明の一態様のプログラムを用いて説明する。
"program"
One embodiment of the present invention will be described with reference to FIGS. 29 and 30 using a program of one embodiment of the present invention.

図29(A)は、本発明の一態様のプログラムの主の処理を説明するフローチャートであり、図29(B)は、割り込み処理を説明するフローチャートである。 29A is a flowchart illustrating main processing of a program of one embodiment of the present invention, and FIG. 29B is a flowchart illustrating interrupt processing.

図30は、表示部230に画像情報を表示する方法を説明する模式図である。 FIG. 30 is a schematic diagram illustrating a method of displaying image information on the display unit 230.

本発明の一態様のプログラムは、下記のステップを有するプログラムである(図29(A)参照)。 A program of one embodiment of the present invention is a program including the following steps (see FIG. 29A).

第1のステップにおいて、設定を初期化する(図29(A)(S1)参照)。 In the first step, settings are initialized (see FIG. 29A (S1)).

一例を挙げれば、所定の画像情報と第2のモードを初期設定に用いることができる。 As an example, the predetermined image information and the second mode can be used for the initial setting.

例えば、静止画像を所定の画像情報に用いることができる。または、選択信号を30Hz未満、好ましくは1Hz未満より好ましくは一分に一回未満の頻度で供給するモードを第2のモードに用いることができる。 For example, a still image can be used as the predetermined image information. Alternatively, a mode in which the selection signal is supplied at a frequency of less than 30 Hz, preferably less than 1 Hz, more preferably less than once per minute can be used as the second mode.

第2のステップにおいて、割り込み処理を許可する(図29(A)(S2)参照)。なお、割り込み処理が許可された演算装置は、主の処理と並行して割り込み処理を行うことができる。割り込み処理から主の処理に復帰した演算装置は、割り込み処理をして得た結果を主の処理に反映することができる。 In the second step, interrupt processing is permitted (see FIG. 29A (S2)). It should be noted that the arithmetic unit to which the interrupt process is permitted can perform the interrupt process in parallel with the main process. The arithmetic unit that has returned from the interrupt processing to the main processing can reflect the result obtained by performing the interrupt processing in the main processing.

なお、カウンタの値が初期値であるとき、演算装置に割り込み処理をさせ、割り込み処理から復帰する際に、カウンタを初期値以外の値としてもよい。これにより、プログラムを起動した後に常に割り込み処理をさせることができる。 When the value of the counter is the initial value, the arithmetic unit may be caused to perform interrupt processing, and the counter may be set to a value other than the initial value when returning from the interrupt processing. As a result, it is possible to always perform interrupt processing after starting the program.

第3のステップにおいて、第1のステップまたは割り込み処理において選択された、所定のモードで画像情報を表示する(図29(A)(S3)参照)。 In the third step, the image information is displayed in the predetermined mode selected in the first step or the interruption process (see FIGS. 29A and 29S).

一例を挙げれば、初期設定に基づいて、第2のモードで所定の画像情報を表示する。 As an example, the predetermined image information is displayed in the second mode based on the initial setting.

具体的には、30Hz未満、好ましくは1Hz未満より好ましくは一分に一回未満の頻度で一の走査線に選択信号を供給するモードを用いて、所定の画像情報を表示する。 Specifically, predetermined image information is displayed using a mode in which a selection signal is supplied to one scan line at a frequency of less than 30 Hz, preferably less than 1 Hz, more preferably less than once per minute.

例えば、時刻T1に選択信号を供給し、表示部230に第1の画像情報PIC1を表示する(図30参照)。また、例えば1秒後の時刻T2に選択信号を供給し所定の画像情報を表示する。 For example, a selection signal is supplied at time T1 and the first image information PIC1 is displayed on the display unit 230 (see FIG. 30). Further, for example, a selection signal is supplied at time T2 after one second to display predetermined image information.

または、割り込み処理において所定のイベントが供給されない場合において、第2のモードで一の画像情報を表示する。 Alternatively, one image information is displayed in the second mode when a predetermined event is not supplied in the interrupt process.

例えば、時刻T5に選択信号を供給し、表示部230に第4の画像情報PIC4を表示する。また、例えば1秒後の時刻T6に選択信号を供給し同一の画像情報を表示する。なお、時刻T5から時刻T6までの期間は、時刻T1から時刻T2までの期間と同じにすることができる。 For example, a selection signal is supplied at time T5, and the fourth image information PIC4 is displayed on the display unit 230. Further, for example, at time T6, which is one second later, a selection signal is supplied to display the same image information. The period from time T5 to time T6 can be the same as the period from time T1 to time T2.

一例を挙げれば、割り込み処理において、所定のイベントが供給された場合、第1のモードで所定の画像情報を表示する。 As an example, in the interrupt process, when a predetermined event is supplied, the predetermined image information is displayed in the first mode.

具体的には、割り込み処理において、「ページめくり命令」と関連付けられたイベントが供給された場合、30Hz以上、好ましくは60Hz以上の頻度で一の走査線に選択信号を供給するモードを用いて、表示されている一の画像情報から他の画像情報に表示を切り替える。 Specifically, in the interrupt process, when an event associated with a "page turning instruction" is supplied, a mode in which a selection signal is supplied to one scanning line at a frequency of 30 Hz or higher, preferably 60 Hz or higher is used. The display is switched from one image information displayed to another image information.

または、割り込み処理において、「スクロール命令」と関連付けられたイベントが供給された場合、30Hz以上、好ましくは60Hz以上の頻度で一の走査線に選択信号を供給するモードを用いて、表示されていた第1の画像情報PIC1の一部およびそれに連続する部分を含む第2の画像情報PIC2を表示する。 Alternatively, in the interrupt process, when an event associated with a “scroll command” is supplied, it is displayed using a mode in which a selection signal is supplied to one scanning line at a frequency of 30 Hz or higher, preferably 60 Hz or higher. The second image information PIC2 including a part of the first image information PIC1 and a part continuous thereto is displayed.

これにより、例えば「ページめくり命令」に伴って画像が徐々に切り替わる動画像を滑らかに表示することができる。または、「スクロール命令」に伴って画像が徐々に移動する動画像を滑らかに表示することができる。 As a result, for example, a moving image in which the images are gradually switched according to the “page turning instruction” can be displayed smoothly. Alternatively, it is possible to smoothly display a moving image in which the image gradually moves according to the “scroll command”.

具体的には、「スクロール命令」と関連付けられたイベントが供給された後の時刻T3に選択信号を供給し、表示位置等が変更された第2の画像情報PIC2を表示する(図30参照)。また、時刻T4に選択信号を供給し、さらに表示位置等が変更された第3の画像情報PIC3を表示する。なお、時刻T2から時刻T3までの期間、時刻T3から時刻T4までの期間および時刻T4から時刻T5までの期間は、時刻T1から時刻T2までの期間より短い。 Specifically, the selection signal is supplied at time T3 after the event associated with the "scroll command" is supplied, and the second image information PIC2 in which the display position and the like are changed is displayed (see FIG. 30). .. Further, the selection signal is supplied at time T4, and the third image information PIC3 whose display position and the like are changed is displayed. The period from time T2 to time T3, the period from time T3 to time T4, and the period from time T4 to time T5 are shorter than the period from time T1 to time T2.

第4のステップにおいて、終了命令が供給された場合は第5のステップに進み、終了命令が供給されなかった場合は第3のステップに進むように選択する(図29(A)(S4)参照)。 In the fourth step, if the end command is supplied, the process proceeds to the fifth step, and if the end command is not supplied, the process proceeds to the third step (see FIG. 29(A) (S4). ).

なお、例えば、割り込み処理において、終了命令を供給することができる。 It should be noted that, for example, in the interrupt processing, a termination instruction can be supplied.

第5のステップにおいて、終了する(図29(A)(S5)参照)。 The fifth step ends (see FIG. 29A (S5)).

割り込み処理は以下の第6のステップ乃至第9のステップを備える(図29(B)参照)。 The interrupt processing includes the following sixth to ninth steps (see FIG. 29B).

第6のステップにおいて、所定の期間の間に所定のイベントが供給された場合は、第7のステップに進み、所定のイベントが供給されなかった場合は、第8のステップに進む(図29(B)(S6)参照)。 In the sixth step, if the predetermined event is supplied during the predetermined period, the process proceeds to the seventh step, and if the predetermined event is not supplied, the process proceeds to the eighth step (FIG. 29 ( B) (see S6)).

例えば、0.5秒未満好ましくは0.1秒未満を所定の期間とすることができる。 For example, the predetermined period can be less than 0.5 seconds, and preferably less than 0.1 seconds.

また、例えば終了命令を関連付けたイベントを所定のイベントに含めることができる。 Further, for example, an event associated with the end command can be included in the predetermined event.

第7のステップにおいて、第1のモードを選択する(図29(B)(S7)参照)。 In the seventh step, the first mode is selected (see FIG. 29B (S7)).

第8のステップにおいて、第2のモードを選択する(図29(B)(S8)参照)。 In the eighth step, the second mode is selected (see FIG. 29B (S8)).

第9のステップにおいて、割り込み処理から復帰する(図29(B)(S9)参照)。 In the ninth step, the interrupt processing is restored (see FIG. 29B (S9)).

《所定のイベント》
様々な命令に様々なイベントを関連付けることができる。
《Predetermined event》
Different events can be associated with different instructions.

例えば、表示されている一の画像情報から他の画像情報に表示を切り替える「ページめくり命令」、一の画像情報の表示されている一部分の表示位置を移動して、一部分に連続する他の部分を表示する「スクロール命令」などがある。 For example, a “page-turning instruction” that switches the display from one image information displayed to another image information, a display position of a part where one image information is displayed is moved, and another part continuous to a part is displayed. There is a "scroll instruction" for displaying.

例えば、マウス等のポインティング装置を用いて供給する、「クリック」や「ドラッグ」等のイベント、指等をポインタに用いてタッチパネルに供給する、「タップ」、「ドラッグ」または「スワイプ」等のイベントを用いることができる。 For example, an event such as "click" or "drag" supplied using a pointing device such as a mouse, an event such as "tap", "drag" or "swipe" supplied to a touch panel using a finger or the like as a pointer. Can be used.

例えば、ポインタを用いて指し示すスライドバーの位置、スワイプの速度、ドラッグの速度等を用いて、さまざまな命令に引数を与えることができる。 For example, the position of the slide bar pointed by using the pointer, the swipe speed, the drag speed, and the like can be used to give arguments to various commands.

具体的には、「ページめくり命令」を実行する際に用いるページをめくる速度などを決定する引数や、「スクロール命令」を実行する際に用いる表示位置を移動する速度などを決定する引数を与えることができる。 Specifically, give an argument that determines the speed of turning the page used when executing the "page turning instruction" and an argument that determines the speed of moving the display position used when executing the "scroll instruction". be able to.

また、例えば、ページをめくる速度または/およびスクロール速度に応じて、表示の明るさ、コントラストまたは色味を変化してもよい。 Further, for example, the display brightness, contrast, or tint may be changed according to the page turning speed and/or the scrolling speed.

具体的には、ページをめくる速度または/およびスクロール速度が所定の速度より速い場合に、速度と同期して表示の明るさが暗くなるように表示してもよい。 Specifically, when the page turning speed and/or the scrolling speed is faster than a predetermined speed, the display may be displayed such that the brightness of the display becomes darker in synchronization with the speed.

または、ページをめくる速度または/およびスクロール速度が所定の速度より速い場合に、速度と同期してコントラストが低下するように表示してもよい。 Alternatively, when the page turning speed and/or the scrolling speed is faster than a predetermined speed, the display may be displayed such that the contrast decreases in synchronization with the speed.

例えば、表示されている画像を目で追いかけ難い速度を、所定の速度に用いることができる。 For example, a speed at which it is difficult to follow the displayed image with eyes can be used as the predetermined speed.

また、画像情報に含まれる明るい階調の領域を暗い階調に近づけてコントラストを低下する方法を用いることができる。 Further, it is possible to use a method of reducing the contrast by bringing a bright gradation region included in image information closer to a dark gradation.

また、画像情報に含まれる暗い階調の領域を明るい階調に近づけてコントラストを低下する方法を用いることができる。 Further, it is possible to use a method of bringing a dark gradation region included in image information closer to a bright gradation to reduce the contrast.

具体的には、ページをめくる速度または/およびスクロール速度が所定の速度より速い場合に、速度と同期して黄色味が強くなるように表示してもよい。または、青みが弱くなるように表示してもよい。 Specifically, when the page turning speed and/or the scrolling speed is faster than a predetermined speed, it may be displayed so that the yellowish color becomes stronger in synchronization with the speed. Alternatively, it may be displayed such that the bluish color is weakened.

ところで、検知部250を用いて情報処理装置の使用環境を検知して、検知された情報に基づいて、画像情報を生成してもよい。例えば、環境の明るさ等を検知して、画像情報の背景に使用者の嗜好に合わせた色を用いることができる(図27(B)参照)。 By the way, you may detect the use environment of an information processing apparatus using the detection part 250, and generate image information based on the detected information. For example, it is possible to detect the brightness of the environment or the like and use a color matching the user's taste as the background of the image information (see FIG. 27B).

ところで、通信部290を用いて特定の空間に配信された情報を受信して、受信した情報に基づいて、画像情報を生成してもよい。例えば、学校または大学等の教室で配信される教材を受信して表示して、教科書に用いることができる。または、企業等の会議室で配信される資料を受信して表示することができる(図27(C)参照)。 By the way, you may receive the information delivered to the specific space using the communication part 290, and generate image information based on the received information. For example, it is possible to receive and display a teaching material distributed in a classroom such as a school or a university, and use it as a textbook. Alternatively, a material distributed in a conference room of a company or the like can be received and displayed (see FIG. 27C).

これにより、情報処理装置200を使用する使用者に好適な環境を提供することができる。 This makes it possible to provide a suitable environment for the user who uses the information processing apparatus 200.

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments in this specification as appropriate.

(実施の形態7)
本実施の形態では、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置(記憶装置)、およびそれを含むCPUについて説明する。本実施の形態で説明するCPUは、例えば、実施の形態6で説明する情報処理装置に用いる事が出来る。
(Embodiment 7)
In this embodiment mode, a semiconductor device (memory device) which can retain stored contents even when power is not supplied and has no limitation on the number of times of writing, and a CPU including the semiconductor device will be described. The CPU described in this embodiment can be used in, for example, the information processing device described in Embodiment 6.

<記憶装置>
電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置(記憶装置)の一例を図31に示す。なお、図31(B)は図31(A)を回路図で表したものである。
<Memory device>
FIG. 31 shows an example of a semiconductor device (memory device) which can retain stored contents even when power is not supplied and has no limitation on the number of times of writing. Note that FIG. 31B is a circuit diagram of FIG. 31A.

図31(A)及び(B)に示す半導体装置は、第1の半導体材料を用いたトランジスタ3200と第2の半導体材料を用いたトランジスタ3300、および容量素子3400を有している。 The semiconductor device illustrated in FIGS. 31A and 31B includes a transistor 3200 including a first semiconductor material, a transistor 3300 including a second semiconductor material, and a capacitor 3400.

第1の半導体材料と第2の半導体材料は異なるエネルギーギャップを持つ材料とすることが好ましい。例えば、第1の半導体材料を酸化物半導体以外の半導体材料(シリコン(歪シリコン含む)、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など)とし、第2の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、オフ電流が低い。 The first semiconductor material and the second semiconductor material are preferably materials having different energy gaps. For example, the first semiconductor material is a semiconductor material other than an oxide semiconductor (silicon (including strained silicon), germanium, silicon germanium, silicon carbide, gallium arsenide, aluminum gallium arsenide, indium phosphide, gallium nitride, organic semiconductor, etc.), The second semiconductor material can be an oxide semiconductor. A transistor including single crystal silicon or the like as a material other than an oxide semiconductor can easily operate at high speed. On the other hand, a transistor including an oxide semiconductor has low off-state current.

トランジスタ3300は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ3300は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。 The transistor 3300 is a transistor in which a channel is formed in a semiconductor layer including an oxide semiconductor. Since the off-state current of the transistor 3300 is small, the memory content can be held for a long time by using the off-state current. In other words, a semiconductor memory device that does not require a refresh operation or has a very low refresh operation frequency can be provided, so that power consumption can be sufficiently reduced.

図31(B)において、第1の配線3001はトランジスタ3200のソース電極と電気的に接続され、第2の配線3002はトランジスタ3200のドレイン電極と電気的に接続されている。また、第3の配線3003はトランジスタ3300のソース電極またはドレイン電極の一方と電気的に接続され、第4の配線3004はトランジスタ3300のゲート電極と電気的に接続されている。そして、トランジスタ3200のゲート電極、およびトランジスタ3300のソース電極またはドレイン電極の他方は、容量素子3400の電極の一方と電気的に接続され、第5の配線3005は容量素子3400の電極の他方と電気的に接続されている。 In FIG. 31B, the first wiring 3001 is electrically connected to the source electrode of the transistor 3200, and the second wiring 3002 is electrically connected to the drain electrode of the transistor 3200. In addition, the third wiring 3003 is electrically connected to one of a source electrode and a drain electrode of the transistor 3300, and the fourth wiring 3004 is electrically connected to a gate electrode of the transistor 3300. The other of the gate electrode of the transistor 3200 and the source or drain electrode of the transistor 3300 is electrically connected to one of the electrodes of the capacitor 3400, and the fifth wiring 3005 is electrically connected to the other of the electrodes of the capacitor 3400. Connected to each other.

図31(A)に示す半導体装置では、トランジスタ3200のゲート電極の電位が保持可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。 In the semiconductor device illustrated in FIG. 31A, writing, holding, and reading data can be performed as follows by taking advantage of the fact that the potential of the gate electrode of the transistor 3200 can be held.

情報の書き込みおよび保持について説明する。まず、第4の配線3004の電位を、トランジスタ3300がオン状態となる電位にして、トランジスタ3300をオン状態とする。これにより、第3の配線3003の電位が、トランジスタ3200のゲート電極、および容量素子3400に与えられる。すなわち、トランジスタ3200のゲートには、所定の電荷が与えられる(書き込み)。ここでは、異なる二つの電位レベルを与える電荷(以下Lowレベル電荷、Highレベル電荷という)のいずれかが与えられるものとする。その後、第4の配線3004の電位を、トランジスタ3300がオフ状態となる電位にして、トランジスタ3300をオフ状態とすることにより、トランジスタ3200のゲートに与えられた電荷が保持される(保持)。 Writing and holding of information will be described. First, the potential of the fourth wiring 3004 is set to a potential at which the transistor 3300 is turned on, so that the transistor 3300 is turned on. Accordingly, the potential of the third wiring 3003 is applied to the gate electrode of the transistor 3200 and the capacitor 3400. That is, predetermined charge is given to the gate of the transistor 3200 (writing). Here, it is assumed that either one of the charges that gives two different potential levels (hereinafter referred to as Low level charge and High level charge) is given. After that, the potential of the fourth wiring 3004 is set to a potential at which the transistor 3300 is turned off and the transistor 3300 is turned off, so that the charge given to the gate of the transistor 3200 is held (holding).

トランジスタ3300のオフ電流は極めて小さいため、トランジスタ3200のゲートの電荷は長時間にわたって保持される。 Since the off-state current of the transistor 3300 is extremely small, the charge of the gate of the transistor 3200 is held for a long time.

次に情報の読み出しについて説明する。第1の配線3001に所定の電位(定電位)を与えた状態で、第5の配線3005に適切な電位(読み出し電位)を与えると、トランジスタ3200のゲートに保持された電荷量に応じて、第2の配線3002は異なる電位をとる。一般に、トランジスタ3200をnチャネル型とすると、トランジスタ3200のゲート電極にHighレベル電荷が与えられている場合の見かけのしきい値Vth_Hは、トランジスタ3200のゲート電極にLowレベル電荷が与えられている場合の見かけのしきい値Vth_Lより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ3200を「オン状態」とするために必要な第5の配線3005の電位をいうものとする。したがって、第5の配線3005の電位をVth_HとVth_Lの間の電位V0とすることにより、トランジスタ3200のゲートに与えられた電荷を判別できる。例えば、書き込みにおいて、Highレベル電荷が与えられていた場合には、第5の配線3005の電位がV0(>Vth_H)となれば、トランジスタ3200は「オン状態」となる。Lowレベル電荷が与えられていた場合には、第5の配線3005の電位がV0(<Vth_L)となっても、トランジスタ3200は「オフ状態」のままである。このため、第2の配線3002の電位を判別することで、保持されている情報を読み出すことができる。 Next, reading of information will be described. When an appropriate potential (reading potential) is applied to the fifth wiring 3005 in the state where a predetermined potential (constant potential) is applied to the first wiring 3001, the charge amount held in the gate of the transistor 3200 is changed according to the amount of charge held in the gate of the transistor 3200. The second wiring 3002 has different potentials. In general, when the transistor 3200 is an n-channel type, the apparent threshold value Vth_H in the case where the gate electrode of the transistor 3200 is supplied with High level charge is This is because it becomes lower than the apparent threshold value Vth_L. Here, the apparent threshold voltage refers to a potential of the fifth wiring 3005 which is necessary to turn on the transistor 3200. Therefore, by setting the potential of the fifth wiring 3005 to the potential V0 between Vth_H and Vth_L, the charge given to the gate of the transistor 3200 can be determined. For example, in writing, when high-level charge is applied, if the potential of the fifth wiring 3005 becomes V0 (>Vth_H), the transistor 3200 is turned on. When the low-level charge is applied, the transistor 3200 remains in the “off state” even when the potential of the fifth wiring 3005 becomes V0 (<Vth_L). Therefore, the held information can be read by determining the potential of the second wiring 3002.

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲートの状態にかかわらずトランジスタ3200が「オフ状態」となるような電位、つまり、Vth_Hより小さい電位を第5の配線3005に与えればよい。または、ゲートの状態にかかわらずトランジスタ3200が「オン状態」となるような電位、つまり、Vth_Lより大きい電位を第5の配線3005に与えればよい。 When the memory cells are arranged in an array and used, it is necessary to read only the information of the desired memory cell. In the case where data is not read in this manner, a potential such that the transistor 3200 is in an “off state” regardless of the gate state, that is, a potential lower than Vth_H may be applied to the fifth wiring 3005. Alternatively, a potential such that the transistor 3200 is turned on regardless of the gate state, that is, a potential higher than Vth_L may be applied to the fifth wiring 3005.

図31(C)に示す半導体装置は、トランジスタ3200を設けていない点で図31(A)と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作が可能である。 The semiconductor device in FIG. 31C is different from that in FIG. 31A in that the transistor 3200 is not provided. In this case also, information writing and holding operations can be performed by the same operation as described above.

次に、図31(C)に示す半導体装置の情報の読み出しについて説明する。トランジスタ3300がオン状態となると、浮遊状態である第3の配線3003と容量素子3400とが導通し、第3の配線3003と容量素子3400の間で電荷が再分配される。その結果、第3の配線3003の電位が変化する。第3の配線3003の電位の変化量は、容量素子3400の電極の一方の電位(または容量素子3400に蓄積された電荷)によって、異なる値をとる。 Next, reading of data from the semiconductor device in FIG. 31C is described. When the transistor 3300 is turned on, the third wiring 3003 which is in a floating state and the capacitor 3400 are brought into conduction, and electric charge is redistributed between the third wiring 3003 and the capacitor 3400. As a result, the potential of the third wiring 3003 changes. The amount of change in the potential of the third wiring 3003 has a different value depending on the potential of one of the electrodes of the capacitor 3400 (or the charge accumulated in the capacitor 3400).

例えば、容量素子3400の電極の一方の電位をV、容量素子3400の容量をC、第3の配線3003が有する容量成分をCB、電荷が再分配される前の第3の配線3003の電位をVB0とすると、電荷が再分配された後の第3の配線3003の電位は、(CB×VB0+C×V)/(CB+C)となる。従って、メモリセルの状態として、容量素子3400の電極の一方の電位がV1とV0(V1>V0)の2状態をとるとすると、電位V1を保持している場合のビット線BLの電位(=(CB×VB0+C×V1)/(CB+C))は、電位V0を保持している場合のビット線BLの電位(=(CB×VB0+C×V0)/(CB+C))よりも高くなることがわかる。 For example, one of the potentials of the electrodes of the capacitor 3400 is V, the capacitance of the capacitor 3400 is C, the capacitance component of the third wiring 3003 is CB, and the potential of the third wiring 3003 before charge is redistributed. When VB0 is set, the potential of the third wiring 3003 after the charge is redistributed is (CB×VB0+C×V)/(CB+C). Therefore, assuming that one of the electrodes of the capacitor 3400 has two states of V1 and V0 (V1>V0) as the state of the memory cell, the potential of the bit line BL (= It can be seen that (CB×VB0+C×V1)/(CB+C)) is higher than the potential (=(CB×VB0+C×V0)/(CB+C)) of the bit line BL when the potential V0 is held.

そして、第3の配線3003の電位を所定の電位と比較することで、情報を読み出すことができる。 Information can be read by comparing the potential of the third wiring 3003 with a predetermined potential.

この場合、メモリセルを駆動させるための駆動回路に上記第1の半導体材料が適用されたトランジスタを用い、トランジスタ3300として第2の半導体材料が適用されたトランジスタを駆動回路上に積層して設ける構成とすればよい。 In this case, a transistor to which the first semiconductor material is applied is used for a driver circuit for driving the memory cell, and a transistor to which the second semiconductor material is applied is stacked as the transistor 3300 on the driver circuit. And it is sufficient.

本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合(ただし、電位は固定されていることが望ましい)であっても、長期にわたって記憶内容を保持することが可能である。 In the semiconductor device described in this embodiment, by using a transistor including an oxide semiconductor and having a very low off-state current in a channel formation region, stored data can be held for an extremely long time. That is, the refresh operation becomes unnecessary or the frequency of the refresh operation can be extremely reduced, so that power consumption can be sufficiently reduced. Further, even when power is not supplied (however, it is desirable that the potential is fixed), the stored content can be held for a long time.

また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が生じない。すなわち、本実施の形態に示す半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。 In addition, in the semiconductor device described in this embodiment, high voltage is not required for writing data and there is no problem of element deterioration. For example, unlike the conventional non-volatile memory, it is not necessary to inject electrons into the floating gate or extract electrons from the floating gate, so that the problem of deterioration of the gate insulating film does not occur. That is, in the semiconductor device described in this embodiment, there is no limitation on the number of rewritable times, which is a problem in the conventional nonvolatile memory, and reliability is dramatically improved. Further, since data is written depending on whether the transistor is on or off, high-speed operation can be easily realized.

なお、上記の記憶装置は、例えば、CPU(Central Processing Unit)の他に、DSP(Digital Signal Processor)、カスタムLSI、PLD(Programmable Logic Device)等のLSI、RF(Radio Frequency)デバイスにも応用可能である。 The above-described storage device can be applied to, for example, a DSP (Digital Signal Processor), a custom LSI, an LSI such as a PLD (Programmable Logic Device), and an RF (Radio Frequency) device, in addition to a CPU (Central Processing Unit). Is.

<CPU>
以下で、上記の記憶装置を含むCPUについて説明する。
<CPU>
The CPU including the above storage device will be described below.

図32は、上記の記憶装置を含むCPUの一例の構成を示すブロック図である。 FIG. 32 is a block diagram showing the configuration of an example of a CPU including the above storage device.

図32に示すCPUは、基板1190上に、ALU1191(ALU:Arithmetic logic unit、演算回路)、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、タイミングコントローラ1195、レジスタ1196、レジスタコントローラ1197、バスインターフェース1198(Bus I/F)、書き換え可能なROM1199、及びROMインターフェース1189(ROM I/F)を有している。基板1190は、半導体基板、SOI基板、ガラス基板などを用いる。ROM1199及びROMインターフェース1189は、別チップに設けてもよい。もちろん、図32に示すCPUは、その構成を簡略化して示した一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。例えば、図32に示すCPUまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、CPUが内部演算回路やデータバスで扱えるビット数は、例えば8ビット、16ビット、32ビット、64ビットなどとすることができる。 The CPU shown in FIG. 32 includes an ALU 1191 (ALU: Arithmetic logic unit, arithmetic circuit), an ALU controller 1192, an instruction decoder 1193, an interrupt controller 1194, a timing controller 1195, a register 1196, a register controller 1197, and a bus interface 1198 on a substrate 1190. It has a (Bus I/F), a rewritable ROM 1199, and a ROM interface 1189 (ROM I/F). As the substrate 1190, a semiconductor substrate, an SOI substrate, a glass substrate, or the like is used. The ROM 1199 and the ROM interface 1189 may be provided in another chip. Of course, the CPU shown in FIG. 32 is only an example in which the configuration is simplified and shown, and an actual CPU has various configurations depending on its application. For example, the configuration including the CPU or the arithmetic circuit illustrated in FIG. 32 may be one core, a plurality of the cores may be included, and each core may operate in parallel. The number of bits that the CPU can handle in the internal arithmetic circuit or the data bus can be set to 8 bits, 16 bits, 32 bits, 64 bits, or the like.

バスインターフェース1198を介してCPUに入力された命令は、インストラクションデコーダ1193に入力され、デコードされた後、ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195に入力される。 The instruction input to the CPU via the bus interface 1198 is input to the instruction decoder 1193, decoded, and then input to the ALU controller 1192, the interrupt controller 1194, the register controller 1197, and the timing controller 1195.

ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195は、デコードされた命令に基づき、各種制御を行なう。具体的にALUコントローラ1192は、ALU1191の動作を制御するための信号を生成する。また、インタラプトコントローラ1194は、CPUのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ1197は、レジスタ1196のアドレスを生成し、CPUの状態に応じてレジスタ1196の読み出しや書き込みを行なう。 The ALU controller 1192, the interrupt controller 1194, the register controller 1197, and the timing controller 1195 perform various controls based on the decoded instruction. Specifically, the ALU controller 1192 generates a signal for controlling the operation of the ALU 1191. Further, the interrupt controller 1194 determines and processes an interrupt request from an external input/output device or a peripheral circuit based on its priority or mask state during execution of a program of the CPU. The register controller 1197 generates the address of the register 1196 and reads or writes the register 1196 according to the state of the CPU.

また、タイミングコントローラ1195は、ALU1191、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、及びレジスタコントローラ1197の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ1195は、基準クロック信号を元に、内部クロック信号を生成する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。 The timing controller 1195 also generates signals for controlling the operation timings of the ALU 1191, the ALU controller 1192, the instruction decoder 1193, the interrupt controller 1194, and the register controller 1197. For example, the timing controller 1195 includes an internal clock generation unit that generates an internal clock signal based on the reference clock signal, and supplies the internal clock signal to the various circuits.

図32に示すCPUでは、レジスタ1196に、メモリセルが設けられている。 In the CPU shown in FIG. 32, the register 1196 is provided with a memory cell.

図32に示すCPUにおいて、レジスタコントローラ1197は、ALU1191からの指示に従い、レジスタ1196における保持動作の選択を行う。すなわち、レジスタ1196が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ1196内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ1196内のメモリセルへの電源電圧の供給を停止することができる。 In the CPU shown in FIG. 32, the register controller 1197 selects a holding operation in the register 1196 according to an instruction from the ALU 1191. That is, in the memory cell included in the register 1196, it is selected whether the data is held by the flip-flop or the capacitor. When data holding by the flip-flop is selected, the power supply voltage is supplied to the memory cell in the register 1196. When data retention is selected in the capacitor, data is rewritten in the capacitor and supply of power supply voltage to the memory cell in the register 1196 can be stopped.

図33は、レジスタ1196として用いることのできる記憶素子の回路図の一例である。記憶素子1200は、電源遮断で記憶データが揮発する回路1201と、電源遮断で記憶データが揮発しない回路1202と、スイッチ1203と、スイッチ1204と、論理素子1206と、容量素子1207と、選択機能を有する回路1220と、を有する。回路1202は、容量素子1208と、トランジスタ1209と、トランジスタ1210と、を有する。なお、記憶素子1200は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していても良い。 FIG. 33 is an example of a circuit diagram of a memory element that can be used as the register 1196. The storage element 1200 has a circuit 1201 in which stored data is volatilized by power cutoff, a circuit 1202 in which stored data is not volatilized by power cutoff, a switch 1203, a switch 1204, a logic element 1206, a capacitor element 1207, and a selection function. And a circuit 1220 having the same. The circuit 1202 includes a capacitor 1208, a transistor 1209, and a transistor 1210. Note that the memory element 1200 may further include another element such as a diode, a resistance element, or an inductor as needed.

ここで、回路1202には、上述した記憶装置を用いることができる。記憶素子1200への電源電圧の供給が停止した際、回路1202のトランジスタ1209のゲートには接地電位(0V)、またはトランジスタ1209がオフする電位が入力され続ける構成とする。例えば、トランジスタ1209のゲートが抵抗等の負荷を介して接地される構成とする。 Here, the above memory device can be used for the circuit 1202. When the supply of the power supply voltage to the memory element 1200 is stopped, the ground potential (0 V) or the potential at which the transistor 1209 is turned off is continuously input to the gate of the transistor 1209 in the circuit 1202. For example, the gate of the transistor 1209 is grounded via a load such as a resistor.

スイッチ1203は、一導電型(例えば、nチャネル型)のトランジスタ1213を用いて構成され、スイッチ1204は、一導電型とは逆の導電型(例えば、pチャネル型)のトランジスタ1214を用いて構成した例を示す。ここで、スイッチ1203の第1の端子はトランジスタ1213のソースとドレインの一方に対応し、スイッチ1203の第2の端子はトランジスタ1213のソースとドレインの他方に対応し、スイッチ1203はトランジスタ1213のゲートに入力される制御信号RDによって、第1の端子と第2の端子の間の導通または非導通(つまり、トランジスタ1213のオン状態またはオフ状態)が選択される。スイッチ1204の第1の端子はトランジスタ1214のソースとドレインの一方に対応し、スイッチ1204の第2の端子はトランジスタ1214のソースとドレインの他方に対応し、スイッチ1204はトランジスタ1214のゲートに入力される制御信号RDによって、第1の端子と第2の端子の間の導通または非導通(つまり、トランジスタ1214のオン状態またはオフ状態)が選択される。 The switch 1203 is formed using a transistor 1213 of one conductivity type (for example, n-channel type), and the switch 1204 is formed using a transistor 1214 of a conductivity type (for example, p-channel type) opposite to the one conductivity type. Here is an example. Here, the first terminal of the switch 1203 corresponds to one of the source and the drain of the transistor 1213, the second terminal of the switch 1203 corresponds to the other of the source and the drain of the transistor 1213, and the switch 1203 is the gate of the transistor 1213. The control signal RD input to the terminal selects conduction or non-conduction between the first terminal and the second terminal (that is, the on or off state of the transistor 1213). The first terminal of the switch 1204 corresponds to one of the source and the drain of the transistor 1214, the second terminal of the switch 1204 corresponds to the other of the source and the drain of the transistor 1214, and the switch 1204 is input to the gate of the transistor 1214. Depending on the control signal RD, the conduction or non-conduction between the first terminal and the second terminal (that is, the on or off state of the transistor 1214) is selected.

トランジスタ1209のソースとドレインの一方は、容量素子1208の一対の電極のうちの一方、及びトランジスタ1210のゲートと電気的に接続される。ここで、接続部分をノードN2とする。トランジスタ1210のソースとドレインの一方は、低電源電位を供給することのできる配線(例えばGND線)に電気的に接続され、他方は、スイッチ1203の第1の端子(トランジスタ1213のソースとドレインの一方)と電気的に接続される。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)はスイッチ1204の第1の端子(トランジスタ1214のソースとドレインの一方)と電気的に接続される。スイッチ1204の第2の端子(トランジスタ1214のソースとドレインの他方)は電源電位VDDを供給することのできる配線と電気的に接続される。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)と、スイッチ1204の第1の端子(トランジスタ1214のソースとドレインの一方)と、論理素子1206の入力端子と、容量素子1207の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードN1とする。容量素子1207の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位(GND等)または高電源電位(VDD等)が入力される構成とすることができる。容量素子1207の一対の電極のうちの他方は、低電源電位を供給することのできる配線(例えばGND線)と電気的に接続される。容量素子1208の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位(GND等)または高電源電位(VDD等)が入力される構成とすることができる。容量素子1208の一対の電極のうちの他方は、低電源電位を供給することのできる配線(例えばGND線)と電気的に接続される。 One of a source and a drain of the transistor 1209 is electrically connected to one of a pair of electrodes of the capacitor 1208 and a gate of the transistor 1210. Here, the connection portion is the node N2. One of a source and a drain of the transistor 1210 is electrically connected to a wiring that can supply a low power supply potential (eg, a GND line), and the other is a first terminal of the switch 1203 (a source and a drain of the transistor 1213). On the other hand). A second terminal of the switch 1203 (the other of the source and the drain of the transistor 1213) is electrically connected to a first terminal of the switch 1204 (one of the source and the drain of the transistor 1214). The second terminal of the switch 1204 (the other of the source and the drain of the transistor 1214) is electrically connected to a wiring which can supply the power supply potential VDD. The second terminal of the switch 1203 (the other of the source and the drain of the transistor 1213), the first terminal of the switch 1204 (one of the source and the drain of the transistor 1214), the input terminal of the logic element 1206, and the capacitor 1207. One of the pair of electrodes is electrically connected. Here, the connection portion is the node N1. The other of the pair of electrodes of the capacitor 1207 can have a structure in which a constant potential is input. For example, a low power supply potential (GND or the like) or a high power supply potential (VDD or the like) can be input. The other of the pair of electrodes of the capacitor 1207 is electrically connected to a wiring capable of supplying a low power supply potential (eg, a GND line). The other of the pair of electrodes of the capacitor 1208 can have a structure in which a constant potential is input. For example, a low power supply potential (GND or the like) or a high power supply potential (VDD or the like) can be input. The other of the pair of electrodes of the capacitor 1208 is electrically connected to a wiring that can supply a low power supply potential (eg, a GND line).

なお、容量素子1207及び容量素子1208は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。 Note that the capacitor 1207 and the capacitor 1208 can be omitted by positively utilizing parasitic capacitance of a transistor or a wiring.

トランジスタ1209の第1ゲート(第1のゲート電極)には、制御信号WEが入力される。スイッチ1203及びスイッチ1204は、制御信号WEとは異なる制御信号RDによって第1の端子と第2の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第1の端子と第2の端子の間が導通状態のとき他方のスイッチの第1の端子と第2の端子の間は非導通状態となる。 The control signal WE is input to the first gate (first gate electrode) of the transistor 1209. The switch 1203 and the switch 1204 are selected between a conductive state and a non-conductive state between the first terminal and the second terminal by a control signal RD different from the control signal WE, and the first terminal and the second terminal of one switch are selected. When the terminals of the other switch are in the conductive state, the first switch and the second terminal of the other switch are in the non-conductive state.

トランジスタ1209のソースとドレインの他方には、回路1201に保持されたデータに対応する信号が入力される。図33では、回路1201から出力された信号が、トランジスタ1209のソースとドレインの他方に入力される例を示した。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号は、論理素子1206によってその論理値が反転された反転信号となり、回路1220を介して回路1201に入力される。 A signal corresponding to the data held in the circuit 1201 is input to the other of the source and the drain of the transistor 1209. In the example shown in FIG. 33, the signal output from the circuit 1201 is input to the other of the source and the drain of the transistor 1209. The signal output from the second terminal (the other of the source and the drain of the transistor 1213) of the switch 1203 is an inverted signal whose logical value is inverted by the logic element 1206 and is input to the circuit 1201 through the circuit 1220. ..

なお、図33では、スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号は、論理素子1206及び回路1220を介して回路1201に入力する例を示したがこれに限定されない。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号が、論理値を反転させられることなく、回路1201に入力されてもよい。例えば、回路1201内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号を当該ノードに入力することができる。 Note that FIG. 33 illustrates an example in which the signal output from the second terminal of the switch 1203 (the other of the source and the drain of the transistor 1213) is input to the circuit 1201 through the logic element 1206 and the circuit 1220. Not limited to. A signal output from the second terminal of the switch 1203 (the other of the source and the drain of the transistor 1213) may be input to the circuit 1201 without being inverted in logical value. For example, in the case where a node in which a signal in which the logic value of a signal input from an input terminal is inverted is held in the circuit 1201 is output from the second terminal of the switch 1203 (the other of the source and the drain of the transistor 1213). The output signal can be input to the node.

また、図33において、記憶素子1200に用いられるトランジスタのうち、トランジスタ1209以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板1190にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子1200に用いられるトランジスタ全てを、チャネルが酸化物半導体膜で形成されるトランジスタとすることもできる。または、記憶素子1200は、トランジスタ1209以外にも、チャネルが酸化物半導体膜で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板1190にチャネルが形成されるトランジスタとすることもできる。 In FIG. 33, among the transistors used for the memory element 1200, the transistors other than the transistor 1209 can be transistors in which a channel is formed in a layer formed using a semiconductor other than an oxide semiconductor or the substrate 1190. For example, it can be a transistor in which a channel is formed in a silicon layer or a silicon substrate. Further, all the transistors used in the memory element 1200 can be transistors whose channels are formed using an oxide semiconductor film. Alternatively, the memory element 1200 may include a transistor whose channel is formed using an oxide semiconductor film in addition to the transistor 1209, and the remaining transistor has a channel formed in a layer formed of a semiconductor other than an oxide semiconductor or the substrate 1190. It can also be a formed transistor.

図33における回路1201には、例えばフリップフロップ回路を用いることができる。また、論理素子1206としては、例えばインバータやクロックドインバータ等を用いることができる。 A flip-flop circuit can be used for the circuit 1201 in FIG. Further, as the logic element 1206, for example, an inverter or a clocked inverter can be used.

本実施の形態に示す半導体装置では、記憶素子1200に電源電圧が供給されない間は、回路1201に記憶されていたデータを、回路1202に設けられた容量素子1208によって保持することができる。 In the semiconductor device described in this embodiment, the data stored in the circuit 1201 can be held by the capacitor 1208 provided in the circuit 1202 while the power supply voltage is not supplied to the memory element 1200.

また、酸化物半導体膜にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体膜にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、酸化物半導体膜にチャネルが形成されるトランジスタをトランジスタ1209として用いることによって、記憶素子1200に電源電圧が供給されない間も容量素子1208に保持された信号は長期間にわたり保たれる。こうして、記憶素子1200は電源電圧の供給が停止した間も記憶内容(データ)を保持することが可能である。 The off-state current of a transistor in which a channel is formed in an oxide semiconductor film is extremely low. For example, the off-state current of a transistor whose channel is formed in an oxide semiconductor film is significantly lower than the off-state current of a transistor whose channel is formed in crystalline silicon. Therefore, by using a transistor in which a channel is formed in the oxide semiconductor film as the transistor 1209, the signal held in the capacitor 1208 can be kept for a long period even when the power supply voltage is not supplied to the memory element 1200. In this way, the memory element 1200 can retain the memory content (data) even while the supply of the power supply voltage is stopped.

また、スイッチ1203及びスイッチ1204を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路1201が元のデータを保持しなおすまでの時間を短くすることができる。 In addition, since the memory element is characterized in that a precharge operation is performed by providing the switch 1203 and the switch 1204, the time until the circuit 1201 holds the original data again after the supply of power supply voltage is restarted is shortened. be able to.

また、回路1202において、容量素子1208によって保持された信号はトランジスタ1210のゲートに入力される。そのため、記憶素子1200への電源電圧の供給が再開された後、容量素子1208によって保持された信号を、トランジスタ1210の状態(オン状態、またはオフ状態)に変換して、回路1202から読み出すことができる。それ故、容量素子1208に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。 In the circuit 1202, the signal held by the capacitor 1208 is input to the gate of the transistor 1210. Therefore, after the supply of the power supply voltage to the memory element 1200 is restarted, the signal held by the capacitor 1208 can be converted into the state of the transistor 1210 (on state or off state) and read from the circuit 1202. it can. Therefore, the original signal can be accurately read even when the potential corresponding to the signal held in the capacitor 1208 slightly changes.

このような記憶素子1200を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。 By using such a memory element 1200 for a memory device such as a register or a cache memory included in a processor, data loss in the memory device due to supply of power supply voltage can be prevented. Moreover, after the supply of the power supply voltage is restarted, the state before the power supply is stopped can be restored in a short time. Therefore, power supply can be stopped for a short time in the entire processor or one or a plurality of logic circuits included in the processor, so that power consumption can be suppressed.

なお、本実施の形態では、記憶素子1200をCPUに用いる例として説明したが、記憶素子1200は、DSP、カスタムLSI、PLD等のLSI、RFデバイスにも応用可能である。 In this embodiment, the storage element 1200 is used as an example of the CPU. However, the storage element 1200 can be applied to a DSP, a custom LSI, an LSI such as a PLD, or an RF device.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 At least part of this embodiment can be implemented in appropriate combination with any of the other embodiments described in this specification.

(実施の形態8)
本実施の形態では、本発明の一態様の表示パネルを有する表示モジュール及び電子機器について、図34を用いて説明を行う。
(Embodiment 8)
In this embodiment, a display module and an electronic device each including the display panel of one embodiment of the present invention will be described with reference to FIGS.

図34(A)乃至図34(G)は、電子機器を示す図である。これらの電子機器は、筐体5000、表示部5001、スピーカ5003、LEDランプ5004、操作キー5005(電源スイッチ、又は操作スイッチを含む)、接続端子5006、センサ5007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン5008、等を有することができる。 34A to 34G are diagrams illustrating electronic devices. These electronic devices include a housing 5000, a display portion 5001, a speaker 5003, an LED lamp 5004, operation keys 5005 (including a power switch or an operation switch), a connection terminal 5006, a sensor 5007 (force, displacement, position, speed, Acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared (Including a function), a microphone 5008, and the like.

図34(A)はモバイルコンピュータであり、上述したものの他に、スイッチ5009、赤外線ポート5010、等を有することができる。図34(B)は記録媒体を備えた携帯型の画像再生装置(たとえば、DVD再生装置)であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図34(C)はゴーグル型ディスプレイであり、上述したものの他に、第2表示部5002、支持部5012、イヤホン5013、等を有することができる。図34(D)は携帯型遊技機であり、上述したものの他に、記録媒体読込部5011、等を有することができる。図34(E)はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ5014、シャッターボタン5015、受像部5016、等を有することができる。図34(F)は携帯型遊技機であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図34(G)は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器5017、等を有することができる。 FIG. 34A illustrates a mobile computer, which can include a switch 5009, an infrared port 5010, and the like in addition to the above components. FIG. 34B shows a portable image reproducing device (for example, a DVD reproducing device) provided with a recording medium, which may include a second display portion 5002, a recording medium reading portion 5011, and the like in addition to the above components. it can. FIG. 34C illustrates a goggle type display, which can include a second display portion 5002, a supporting portion 5012, earphones 5013, and the like in addition to the above components. FIG. 34D illustrates a portable game machine which can include a recording medium reading portion 5011 and the like in addition to the above objects. FIG. 34E illustrates a digital camera with a television image receiving function, which can include an antenna 5014, a shutter button 5015, an image receiving portion 5016, and the like in addition to the above objects. FIG. 34F illustrates a portable game machine, which can include the second display portion 5002, the recording medium reading portion 5011, and the like in addition to the above objects. FIG. 34G illustrates a portable television receiver, which can include a charger 5017 and the like capable of transmitting and receiving signals in addition to the above components.

図34(A)乃至図34(G)に示す電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体(外部又はカメラに内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図34(A)乃至図34(G)に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。 The electronic devices illustrated in FIGS. 34A to 34G can have various functions. For example, a function of displaying various information (still image, moving image, text image, etc.) on the display unit, a touch panel function, a function of displaying a calendar, date or time, a function of controlling processing by various software (programs), Wireless communication function, function of connecting to various computer networks using the wireless communication function, function of transmitting or receiving various data using the wireless communication function, reading and displaying a program or data recorded in a recording medium It can have a function of displaying on a part, and the like. Further, in an electronic device having a plurality of display units, one display unit mainly displays image information and another one display mainly character information, or a parallax is considered in the plurality of display units. It is possible to have a function of displaying a stereoscopic image by displaying the displayed image. Further, in an electronic device having an image receiving unit, a function of capturing a still image, a function of capturing a moving image, a function of automatically or manually correcting a captured image, a captured image as a recording medium (external or built in a camera) It can have a function of saving, a function of displaying a captured image on a display portion, and the like. Note that the functions that the electronic devices in FIGS. 34A to 34G can have are not limited to these and can have various functions.

図34(H)は、スマートウオッチであり、筐体7302、表示パネル7304、操作ボタン7311、7312、接続端子7313、バンド7321、留め金7322、等を有する。 FIG. 34H illustrates a smart watch, which includes a housing 7302, a display panel 7304, operation buttons 7311 and 7312, a connection terminal 7313, a band 7321, a clasp 7322, and the like.

ベゼル部分を兼ねる筐体7302に搭載された表示パネル7304は、非矩形状の表示領域を有している。なお、表示パネル7304としては、矩形状の表示領域としてもよい。表示パネル7304は、時刻を表すアイコン7305、その他のアイコン7306等を表示することができる。 The display panel 7304 mounted on the housing 7302 which also serves as a bezel portion has a non-rectangular display region. Note that the display panel 7304 may be a rectangular display area. The display panel 7304 can display an icon 7305 indicating time, other icons 7306, and the like.

なお、図34(H)に示すスマートウオッチは、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。 Note that the smart watch illustrated in FIG. 34H can have various functions. For example, a function of displaying various information (still image, moving image, text image, etc.) on the display unit, a touch panel function, a function of displaying a calendar, date or time, a function of controlling processing by various software (programs), Wireless communication function, function of connecting to various computer networks using the wireless communication function, function of transmitting or receiving various data using the wireless communication function, reading and displaying a program or data recorded in a recording medium It can have a function of displaying on a part, and the like.

また、筐体7302の内部に、スピーカ、センサ(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン等を有することができる。なお、スマートウオッチは、発光素子をその表示パネル7304に用いることにより作製することができる。 In addition, a speaker, a sensor (force, displacement, position, velocity, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, voice, time, hardness, electric field, electric current is provided inside the housing 7302. , A function of measuring voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared ray), a microphone, and the like. Note that the smart watch can be manufactured by using a light-emitting element for the display panel 7304.

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments in this specification as appropriate.

例えば、本明細書等において、XとYとが接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。 For example, in this specification and the like, when it is explicitly described that X and Y are connected, the case where X and Y are electrically connected and the case where X and Y function The case where they are connected to each other and the case where X and Y are directly connected are disclosed in this specification and the like. Therefore, it is not limited to a predetermined connection relation, for example, the connection relation shown in the drawing or the text, and other than the connection relation shown in the drawing or the text is also described in the drawing or the text.

ここで、X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。 Here, X and Y are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).

XとYとが直接的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)が、XとYとの間に接続されていない場合であり、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)を介さずに、XとYとが、接続されている場合である。 As an example of the case where X and Y are directly connected, an element (for example, a switch, a transistor, a capacitance element, an inductor, a resistance element, a diode, a display, etc.) that enables electrical connection between X and Y is given. Elements, light-emitting elements, loads, etc.) are not connected between X and Y, and elements that enable electrical connection between X and Y (for example, switches, transistors, capacitive elements, inductors) , Resistor element, diode, display element, light emitting element, load, etc.) and X and Y are connected.

XとYとが電気的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)が、XとYとの間に1個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、XとYとが電気的に接続されている場合は、XとYとが直接的に接続されている場合を含むものとする。 As an example of the case where X and Y are electrically connected, an element (for example, a switch, a transistor, a capacitance element, an inductor, a resistance element, a diode, a display, etc.) that enables the X and Y to be electrically connected. Element, light emitting element, load, etc.) may be connected between X and Y. The switch has a function of controlling on/off. That is, the switch is in a conducting state (on state) or a non-conducting state (off state), and has a function of controlling whether or not to pass a current. Alternatively, the switch has a function of selecting and switching a path through which current flows. Note that the case where X and Y are electrically connected includes the case where X and Y are directly connected.

XとYとが機能的に接続されている場合の一例としては、XとYとの機能的な接続を可能とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変換回路(DA変換回路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)、電圧源、電流源、切り替え回路、増幅回路(信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成回路、記憶回路、制御回路など)が、XとYとの間に1個以上接続されることが可能である。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号がYへ伝達される場合は、XとYとは機能的に接続されているものとする。なお、XとYとが機能的に接続されている場合は、XとYとが直接的に接続されている場合と、XとYとが電気的に接続されている場合とを含むものとする。 Examples of the case where X and Y are functionally connected include a circuit (for example, a logic circuit (inverter, NAND circuit, NOR circuit, etc.)) that enables functional connection between X and Y, and signal conversion. Circuits (DA conversion circuit, AD conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (power supply circuit (step-up circuit, step-down circuit, etc.), level shifter circuit for changing signal potential level, etc.), voltage source, current source, switching Circuits, amplifier circuits (circuits that can increase signal amplitude or current amount, operational amplifiers, differential amplifier circuits, source follower circuits, buffer circuits, etc.), signal generation circuits, memory circuits, control circuits, etc. It is possible to connect more than one in between. As an example, even if another circuit is sandwiched between X and Y, if the signal output from X is transmitted to Y, it is assumed that X and Y are functionally connected. To do. In addition, when X and Y are functionally connected, the case where X and Y are directly connected and the case where X and Y are electrically connected are included.

なお、XとYとが電気的に接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟んで接続されている場合)と、XとYとが機能的に接続されている場合(つまり、XとYとの間に別の回路を挟んで機能的に接続されている場合)と、XとYとが直接接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟まずに接続されている場合)とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。 In addition, when it is explicitly described that X and Y are electrically connected, when X and Y are electrically connected (that is, when X and Y are separately connected, Element or another circuit is sandwiched between them and X and Y are functionally connected (that is, another circuit is sandwiched between X and Y and functionally connected). And the case where X and Y are directly connected (that is, the case where another element or another circuit is connected between X and Y is not sandwiched). It is assumed to be disclosed in a written document. That is, when explicitly described as being electrically connected, the same content as the case where only explicitly described as being connected is disclosed in this specification and the like. It has been done.

なお、例えば、トランジスタのソース(又は第1の端子など)が、Z1を介して(又は介さず)、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2を介して(又は介さず)、Yと電気的に接続されている場合や、トランジスタのソース(又は第1の端子など)が、Z1の一部と直接的に接続され、Z1の別の一部がXと直接的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2の一部と直接的に接続され、Z2の別の一部がYと直接的に接続されている場合では、以下のように表現することが出来る。 Note that, for example, the source (or the first terminal or the like) of the transistor is electrically connected to X through (or not) Z1, and the drain of the transistor (or the second terminal or the like) is connected to Z2. Via (or without) electrically connected to Y, or the source of the transistor (or the first terminal, etc.) is directly connected to part of Z1 and another part of Z1 Is directly connected to X, the drain (or the second terminal, etc.) of the transistor is directly connected to part of Z2, and another part of Z2 is directly connected to Y. Then, it can be expressed as follows.

例えば、「XとYとトランジスタのソース(又は第1の端子など)とドレイン(又は第2の端子など)とは、互いに電気的に接続されており、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース(又は第1の端子など)は、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)はYと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yは、この順序で電気的に接続されている」と表現することができる。または、「Xは、トランジスタのソース(又は第1の端子など)とドレイン(又は第2の端子など)とを介して、Yと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定することができる。 For example, “X and Y, the source (or the first terminal or the like) of the transistor, and the drain (or the second terminal or the like) are electrically connected to each other, and X, the source of the transistor (or the first terminal, or the like). Terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are electrically connected in this order.” Alternatively, “the source of the transistor (or the first terminal or the like) is electrically connected to X, the drain of the transistor (or the second terminal or the like) is electrically connected to Y, and X, the source of the transistor (or the like). Alternatively, the first terminal or the like), the drain of the transistor (or the second terminal, or the like), and Y are electrically connected in this order”. Alternatively, “X is electrically connected to Y through a source (or a first terminal or the like) and a drain (or a second terminal or the like) of the transistor, and X, a source (or a first terminal) of the transistor, or the like. Terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are provided in this connection order”. The source (or the first terminal or the like) of the transistor and the drain (or the second terminal or the like) are separated from each other by defining the order of connection in the circuit structure using the expression method similar to these examples. Apart from this, the technical scope can be determined.

または、別の表現方法として、例えば、「トランジスタのソース(又は第1の端子など)は、少なくとも第1の接続経路を介して、Xと電気的に接続され、前記第1の接続経路は、第2の接続経路を有しておらず、前記第2の接続経路は、トランジスタを介した、トランジスタのソース(又は第1の端子など)とトランジスタのドレイン(又は第2の端子など)との間の経路であり、前記第1の接続経路は、Z1を介した経路であり、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3の接続経路を介して、Yと電気的に接続され、前記第3の接続経路は、前記第2の接続経路を有しておらず、前記第3の接続経路は、Z2を介した経路である。」と表現することができる。または、「トランジスタのソース(又は第1の端子など)は、少なくとも第1の接続経路によって、Z1を介して、Xと電気的に接続され、前記第1の接続経路は、第2の接続経路を有しておらず、前記第2の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3の接続経路によって、Z2を介して、Yと電気的に接続され、前記第3の接続経路は、前記第2の接続経路を有していない。」と表現することができる。または、「トランジスタのソース(又は第1の端子など)は、少なくとも第1の電気的パスによって、Z1を介して、Xと電気的に接続され、前記第1の電気的パスは、第2の電気的パスを有しておらず、前記第2の電気的パスは、トランジスタのソース(又は第1の端子など)からトランジスタのドレイン(又は第2の端子など)への電気的パスであり、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3の電気的パスによって、Z2を介して、Yと電気的に接続され、前記第3の電気的パスは、第4の電気的パスを有しておらず、前記第4の電気的パスは、トランジスタのドレイン(又は第2の端子など)からトランジスタのソース(又は第1の端子など)への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定することができる。 Alternatively, as another expression method, for example, “the source of the transistor (or the first terminal or the like) is electrically connected to X via at least the first connection path, and the first connection path is The second connection path does not have a second connection path, and the second connection path is provided between the source (or the first terminal or the like) of the transistor and the drain (or the second terminal or the like) of the transistor through the transistor. The first connection path is a path via Z1, and the drain (or the second terminal or the like) of the transistor is electrically connected to Y via at least the third connection path. Connected, the third connection path does not have the second connection path, and the third connection path is a path via Z2.” Alternatively, "the source (or the first terminal or the like) of the transistor is electrically connected to X through at least the first connection path via Z1, and the first connection path is the second connection path. And the second connection path has a connection path through a transistor, and the drain (or the second terminal or the like) of the transistor has at least a third connection path through Z2. , Y, and the third connection path does not have the second connection path.” Or “the source of the transistor (or the first terminal or the like) is electrically connected to X via at least a first electrical path via Z1, and the first electrical path is a second electrical path; The second electrical path is an electrical path from a source (or a first terminal or the like) of the transistor to a drain (or a second terminal or the like) of the transistor, which has no electrical path; A drain (or a second terminal or the like) of the transistor is electrically connected to Y through at least a third electrical path via Z2, and the third electrical path is a fourth electrical path. And the fourth electrical path is an electrical path from the drain of the transistor (or the second terminal or the like) to the source of the transistor (or the first terminal or the like).” can do. By defining the connection path in the circuit configuration using the expression method similar to these examples, the source (or the first terminal or the like) of the transistor and the drain (or the second terminal or the like) can be distinguished. , The technical scope can be determined.

なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、X、Y、Z1、Z2は、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。 Note that these expression methods are examples and are not limited to these expression methods. Here, X, Y, Z1, and Z2 are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).

なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。 In addition, even when independent components are illustrated as electrically connected to each other in the circuit diagram, when one component also has the functions of a plurality of components. There is also. For example, in the case where part of the wiring also functions as an electrode, one conductive film has both functions of a wiring and a function of an electrode. Therefore, the term “electrically connected” in this specification includes in its category such a case where one conductive film also has functions of a plurality of components.

ACF1 異方性導電接続層
AF1 配向膜
AF2 配向膜
ANO 配線
C1 容量素子
C2 容量素子
CF1 着色膜
CSCOM 配線
FPC1 フレキシブルプリント基板
G1 走査線
G2 走査線
GD 駆動回路
GDA 駆動回路
GDB 駆動回路
KB1 構造体
M トランジスタ
MA トランジスタ
MB トランジスタ
MC トランジスタ
MD トランジスタ
MDA トランジスタ
MDB トランジスタ
MDC トランジスタ
N1 ノード
N2 ノード
P1 位置情報
P2 情報
PIC1 画像情報
PIC2 画像情報
PIC3 画像情報
PIC4 画像情報
S1 信号線
S2 信号線
SD 駆動回路
SW1 スイッチ
SW1A スイッチ
SW1B スイッチ
SW1C スイッチ
SW2 スイッチ
T1 時刻
T2 時刻
T3 時刻
T4 時刻
T5 時刻
T6 時刻
V0 電位
V1 電位
VCOM1 配線
VCOM2 配線
VDD 電源電位
100 トランジスタ
102 基板
104 導電膜
106 絶縁膜
107 絶縁膜
108 酸化物半導体膜
108a 酸化物半導体膜
108b 酸化物半導体膜
108c 酸化物半導体膜
112a 導電膜
112b 導電膜
114 絶縁膜
116 絶縁膜
118 絶縁膜
120a 導電膜
120b 導電膜
150 トランジスタ
200 情報処理装置
210 演算装置
211 演算部
212 記憶部
214 伝送路
215 入出力インターフェース
220 入出力装置
230 表示部
230B 表示部
231 表示領域
232 画素
235EL 表示素子
235LC 表示素子
240 入力部
250 検知部
290 通信部
501A 絶縁膜
501C 絶縁膜
504 導電膜
505 接合層
506 絶縁膜
508 半導体膜
508A 領域
508B 領域
508C 領域
509 絶縁膜
510 基板
511B 導電膜
511C 導電膜
512A 導電膜
512B 導電膜
516 絶縁膜
518 絶縁膜
519B 端子
519C 端子
520 機能層
521 絶縁膜
524 導電膜
528 絶縁膜
529 絶縁膜
530 画素回路
550 表示素子
551 電極
552 電極
553 発光性の有機化合物を含む層
570 基板
571 電極
591 接続部
591A 接続部
591B 接続部
591C 接続部
592 接続部
593 接続部
593B 接続部
593C 接続部
594B 開口部
594C 開口部
595 開口部
596B 開口部
700 表示パネル
700A 表示パネル
700B 表示パネル
700C 表示パネル
700D 表示パネル
700E 表示パネル
702 画素
705 封止材
750 表示素子
751 電極
751A 電極
751H 開口部
752 電極
753 液晶材料を含む層
770 基板
770P 機能膜
771 絶縁膜
800 入出力装置
801 上部カバー
802 下部カバー
803 FPC
804 タッチセンサ
805 FPC
806 表示パネル
809 フレーム
810 駆動回路
811 バッテリ
1189 ROMインターフェース
1190 基板
1191 ALU
1192 ALUコントローラ
1193 インストラクションデコーダ
1194 インタラプトコントローラ
1195 タイミングコントローラ
1196 レジスタ
1197 レジスタコントローラ
1198 バスインターフェース
1199 ROM
1200 記憶素子
1201 回路
1202 回路
1203 スイッチ
1204 スイッチ
1206 論理素子
1207 容量素子
1208 容量素子
1209 トランジスタ
1210 トランジスタ
1213 トランジスタ
1214 トランジスタ
1220 回路
3001 配線
3002 配線
3003 配線
3004 配線
3005 配線
3200 トランジスタ
3300 トランジスタ
3400 容量素子
5000 筐体
5001 表示部
5002 表示部
5003 スピーカ
5004 LEDランプ
5005 操作キー
5006 接続端子
5007 センサ
5008 マイクロフォン
5009 スイッチ
5010 赤外線ポート
5011 記録媒体読込部
5012 支持部
5013 イヤホン
5014 アンテナ
5015 シャッターボタン
5016 受像部
5017 充電器
7302 筐体
7304 表示パネル
7305 アイコン
7306 アイコン
7311 操作ボタン
7312 操作ボタン
7313 接続端子
7321 バンド
7322 留め金
ACF1 anisotropic conductive connection layer AF1 alignment film AF2 alignment film ANO wiring C1 capacitance element C2 capacitance element CF1 colored film CSCOM wiring FPC1 flexible printed board G1 scan line G2 scan line GD drive circuit GDA drive circuit GDB drive circuit KB1 structure M transistor MA transistor MB transistor MC transistor MD transistor MDA transistor MDB transistor MDC transistor N1 node N2 node P1 position information P2 information PIC1 image information PIC2 image information PIC3 image information PIC4 image information S1 signal line S2 signal line SD drive circuit SW1 switch SW1A switch SW1B switch SW1C switch SW2 switch T1 time T2 time T3 time T4 time T5 time T6 time V0 potential V1 potential VCOM1 wiring VCOM2 wiring VDD power supply potential 100 transistor 102 substrate 104 conductive film 106 insulating film 107 insulating film 108 oxide semiconductor film 108a oxide semiconductor film 108b oxide semiconductor film 108c oxide semiconductor film 112a conductive film 112b conductive film 114 insulating film 116 insulating film 118 insulating film 120a conductive film 120b conductive film 150 transistor 200 information processing device 210 arithmetic device 211 arithmetic unit 212 memory unit 214 transmission line 215 Input/output interface 220 Input/output device 230 Display section 230B Display section 231 Display area 232 Pixel 235EL Display element 235LC Display element 240 Input section 250 Detection section 290 Communication section 501A Insulating film 501C Insulating film 504 Conductive film 505 Bonding layer 506 Insulating film 508 Semiconductor Film 508A region 508B region 508C region 509 insulating film 510 substrate 511B conductive film 511C conductive film 512A conductive film 512B conductive film 516 insulating film 518 insulating film 519B terminal 519C terminal 520 functional layer 521 insulating film 524 conductive film 528 insulating film 529 insulating film 530 Pixel circuit 550 Display element 551 Electrode 552 Electrode 553 Layer containing a light-emitting organic compound 570 Substrate 571 Electrode 591 Connection part 591A Connection part 591B Connection part 591C Connection part 592 Connection part 593 Connection part 593B Connection part 593C Connection part 594B Opening part 594C Opening 595 Opening 596B Opening 700 Display panel 700A Display Panel 700B Display panel 700C Display panel 700D Display panel 700E Display panel 702 Pixel 705 Sealing material 750 Display element 751 Electrode 751A Electrode 751H Opening 752 Electrode 753 Layer containing liquid crystal material 770 Substrate 770P Functional film 771 Insulation film 800 Input/output device 801 Upper cover 802 Lower cover 803 FPC
804 Touch sensor 805 FPC
806 Display panel 809 Frame 810 Drive circuit 811 Battery 1189 ROM interface 1190 Substrate 1191 ALU
1192 ALU Controller 1193 Instruction Decoder 1194 Interrupt Controller 1195 Timing Controller 1196 Register 1197 Register Controller 1198 Bus Interface 1199 ROM
1200 memory element 1201 circuit 1202 circuit 1203 switch 1204 switch 1206 logic element 1207 capacitance element 1208 capacitance element 1209 transistor 1210 transistor 1213 transistor 1214 transistor 1220 circuit 3001 wiring 3002 wiring 3003 wiring 3004 wiring 3005 wiring 3200 transistor 3300 transistor 3400 capacitance element 5000 housing 5001 display portion 5002 display portion 5003 speaker 5004 LED lamp 5005 operation key 5006 connection terminal 5007 sensor 5008 microphone 5009 switch 5010 infrared port 5011 recording medium reading portion 5012 support portion 5013 earphone 5014 antenna 5015 shutter button 5016 image receiving portion 5017 charger 7302 housing 7304 display panel 7305 icon 7306 icon 7311 operation button 7312 operation button 7313 connection terminal 7321 band 7322 clasp

Claims (5)

走査線と、信号線と、前記走査線と電気的に接続され、行方向に配設された一群の複数の画素と、前記信号線と電気的に接続され、前記行方向と交差する列方向に配設された他の一群の複数の画素と、を有し、
前記走査線と前記信号線の交差する領域に配設され、前記走査線及び前記信号線と電気的に接続された画素は、第1の表示素子と、第1の導電膜と、第2の導電膜と、第1の絶縁膜と、第2の絶縁膜と、画素回路と、第2の表示素子と、を有し、
前記第1の表示素子は、少なくとも、第1の開口部を有する反射膜と、液晶材料を含む層とを有し、
前記第1の導電膜は、前記第1の表示素子と電気的に接続され、
前記第2の導電膜は、前記第1の導電膜と重なる領域を有し、
前記第1の絶縁膜は、前記第1の導電膜と前記液晶材料を含む層の間に挟まれる領域を有し、
前記第1の絶縁膜は、前記液晶材料を含む層と重畳しない領域に第2の開口部を備え、
前記第2の絶縁膜は、前記第2の導電膜と前記第1の導電膜の間に挟まれる領域を有し
前記第2の絶縁膜は、第3の開口部を有し、
前記第2の導電膜は、前記第3の開口部において前記第1の導電膜と電気的に接続され、
前記画素回路は、前記第2の導電膜と電気的に接続され、
前記画素回路は、前記信号線と電気的に接続され、
前記第2の表示素子は、前記画素回路と電気的に接続され、
前記第2の表示素子から射出された光は、前記第1の開口部から取り出され、
前記画素の前記行方向に隣接する他の画素は、前記他の画素が有する第3の表示素子から射出された光が取り出される第4の開口部を有し、
前記他の画素は、前記画素における前記第1の開口部の位置と異なるように、前記第4の開口部を備える、表示パネル。
A scanning line, a signal line, a group of a plurality of pixels electrically connected to the scanning line and arranged in a row direction, and a column direction electrically connected to the signal line and intersecting the row direction. And a group of a plurality of pixels arranged in
Pixels that are arranged in regions where the scanning lines and the signal lines intersect and that are electrically connected to the scanning lines and the signal lines include a first display element, a first conductive film, and a second display element. A conductive film, a first insulating film, a second insulating film, a pixel circuit, and a second display element,
The first display element has at least a reflective film having a first opening and a layer containing a liquid crystal material,
The first conductive film is electrically connected to the first display element,
The second conductive film has a region overlapping with the first conductive film,
The first insulating film has a region sandwiched between the first conductive film and a layer containing the liquid crystal material,
The first insulating film has a second opening in a region that does not overlap with the layer containing the liquid crystal material,
The second insulating film has a region sandwiched between the second conductive film and the first conductive film, and the second insulating film has a third opening.
The second conductive film is electrically connected to the first conductive film in the third opening,
The pixel circuit is electrically connected to the second conductive film,
The pixel circuit is electrically connected to the signal line,
The second display element is electrically connected to the pixel circuit,
The light emitted from the second display element is extracted from the first opening,
Another pixel adjacent to the pixel in the row direction has a fourth opening from which light emitted from the third display element included in the other pixel is extracted.
The display panel, wherein the other pixel includes the fourth opening so as to be different from the position of the first opening in the pixel .
走査線と、信号線と、前記走査線と電気的に接続され、行方向に配設された一群の複数の画素と、前記信号線と電気的に接続され、前記行方向と交差する列方向に配設された他の一群の複数の画素と、を有し、A scanning line, a signal line, a group of a plurality of pixels electrically connected to the scanning line and arranged in a row direction, and a column direction electrically connected to the signal line and intersecting the row direction. And a group of a plurality of pixels arranged in
前記走査線と前記信号線の交差する領域に配設され、前記走査線及び前記信号線と電気的に接続された画素は、第1の表示素子と、第1の導電膜と、第2の導電膜と、第1の絶縁膜と、第2の絶縁膜と、画素回路と、第2の表示素子と、を有し、The pixel, which is disposed in a region where the scanning line and the signal line intersect and is electrically connected to the scanning line and the signal line, includes a first display element, a first conductive film, and a second display element. A conductive film, a first insulating film, a second insulating film, a pixel circuit, and a second display element,
前記第1の表示素子は、少なくとも、第1の開口部を有する反射膜と、液晶材料を含む層とを有し、The first display element has at least a reflective film having a first opening and a layer containing a liquid crystal material,
前記第1の導電膜は、前記第1の表示素子と電気的に接続され、The first conductive film is electrically connected to the first display element,
前記第2の導電膜は、前記第1の導電膜と重なる領域を有し、The second conductive film has a region overlapping with the first conductive film,
前記第1の絶縁膜は、前記第1の導電膜と前記液晶材料を含む層の間に挟まれる領域を有し、The first insulating film has a region sandwiched between the first conductive film and a layer containing the liquid crystal material,
前記第1の絶縁膜は、前記液晶材料を含む層と重畳しない領域に第2の開口部を備え、The first insulating film has a second opening in a region that does not overlap with the layer containing the liquid crystal material,
前記第2の絶縁膜は、前記第2の導電膜と前記第1の導電膜の間に挟まれる領域を有しThe second insulating film has a region sandwiched between the second conductive film and the first conductive film.
前記第2の絶縁膜は、第3の開口部を有し、The second insulating film has a third opening,
前記第2の導電膜は、前記第3の開口部において前記第1の導電膜と電気的に接続され、The second conductive film is electrically connected to the first conductive film in the third opening,
前記画素回路は、前記第2の導電膜と電気的に接続され、The pixel circuit is electrically connected to the second conductive film,
前記画素回路は、前記信号線と電気的に接続され、The pixel circuit is electrically connected to the signal line,
前記第2の表示素子は、前記画素回路と電気的に接続され、The second display element is electrically connected to the pixel circuit,
前記第2の表示素子から射出された光は、前記第1の開口部から取り出され、The light emitted from the second display element is extracted from the first opening,
前記画素の前記列方向に隣接する他の画素は、前記他の画素が有する第3の表示素子から射出された光が取り出される第4の開口部を有し、Another pixel adjacent to the pixel in the column direction has a fourth opening from which light emitted from the third display element included in the other pixel is extracted.
前記他の画素は、前記画素における前記第1の開口部の位置と異なるように、前記第4の開口部を備える、表示パネル。The display panel, wherein the other pixel includes the fourth opening so as to be different from the position of the first opening in the pixel.
請求項1又は2において、
前記画素回路は、スイッチを備え、
前記スイッチはトランジスタを含み、
前記トランジスタは、酸化物半導体を含む、表示パネル。
In claim 1 or 2 ,
The pixel circuit includes a switch,
The switch includes a transistor,
The display panel, wherein the transistor includes an oxide semiconductor.
請求項1乃至3のいずれか一において、
前記第2の表示素子は、前記第1の表示素子が表示をする方向と同一の方向に表示をする機能を備える、表示パネル。
In any one of Claim 1 thru|or 3 ,
The second display element is a display panel having a function of displaying in the same direction as the display direction of the first display element.
請求項1乃至のいずれか一において、
前記第2の表示素子は、前記第1の表示素子が表示をする領域に囲まれた領域に表示をする機能を備える、表示パネル。
In any one of Claim 1 thru|or 4 ,
The said 2nd display element is a display panel provided with the function to display in the area|region surrounded by the area|region where the said 1st display element displays.
JP2015167716A 2015-08-27 2015-08-27 Display panel Expired - Fee Related JP6725226B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015167716A JP6725226B2 (en) 2015-08-27 2015-08-27 Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015167716A JP6725226B2 (en) 2015-08-27 2015-08-27 Display panel

Publications (2)

Publication Number Publication Date
JP2017044893A JP2017044893A (en) 2017-03-02
JP6725226B2 true JP6725226B2 (en) 2020-07-15

Family

ID=58210125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015167716A Expired - Fee Related JP6725226B2 (en) 2015-08-27 2015-08-27 Display panel

Country Status (1)

Country Link
JP (1) JP6725226B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110114460A (en) 2016-10-28 2019-08-09 Nrl制药股份有限公司 Lactoferrin/albumin fusion protein matter and preparation method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3898012B2 (en) * 2001-09-06 2007-03-28 シャープ株式会社 Display device
US20110292095A1 (en) * 2009-02-04 2011-12-01 Sharp Kabushiki Kaisha Display device
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2013213899A (en) * 2012-04-02 2013-10-17 Seiko Epson Corp Electro-optic device and electronic equipment
CN102967979B (en) * 2012-11-29 2015-05-27 昆山工研院新型平板显示技术中心有限公司 Active matrix display device
JP6146120B2 (en) * 2013-05-14 2017-06-14 セイコーエプソン株式会社 Liquid crystal device and electronic device
JP5770236B2 (en) * 2013-09-18 2015-08-26 株式会社ジャパンディスプレイ Display device

Also Published As

Publication number Publication date
JP2017044893A (en) 2017-03-02

Similar Documents

Publication Publication Date Title
JP7003185B2 (en) Display device
JP6700079B2 (en) Display panel
JP7331213B2 (en) display panel
JP6739274B2 (en) Display device
JP2017227859A (en) Information processing device
JP2017227855A (en) Display panel, information processing device, and method for manufacturing display panel
JP2017059239A (en) Input/output device and data processor
JP2017083829A (en) Display panel, input/output device, and information processing device
JP6869039B2 (en) Information processing device
JP2017076125A (en) Display panel, input/output device, data processor, and method for manufacturing display panel
JP2017182804A (en) Display panel, input/output device, and information processor
JP2017097342A (en) Display device, input/output device, and information processing device
JP6725226B2 (en) Display panel
WO2017025841A1 (en) Display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200625

R150 Certificate of patent or registration of utility model

Ref document number: 6725226

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees