

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第6725226号  
(P6725226)

(45) 発行日 令和2年7月15日(2020.7.15)

(24) 登録日 令和2年6月29日(2020.6.29)

(51) Int. Cl.	F 1	
<b>G09F 9/46 (2006.01)</b>	G09F 9/46	Z
<b>G02F 1/1368 (2006.01)</b>	G02F 1/1368	
<b>G02F 1/1333 (2006.01)</b>	G02F 1/1333	
<b>G02F 1/1335 (2006.01)</b>	G02F 1/1335	520
<b>G09F 9/302 (2006.01)</b>	G09F 9/302	
請求項の数 5 (全 82 頁) 最終頁に続く		

(21) 出願番号	特願2015-167716 (P2015-167716)	(73) 特許権者	000153878
(22) 出願日	平成27年8月27日 (2015.8.27)		株式会社半導体エネルギー研究所
(65) 公開番号	特開2017-44893 (P2017-44893A)		神奈川県厚木市長谷398番地
(43) 公開日	平成29年3月2日 (2017.3.2)	(72) 発明者	神保 安弘
審査請求日	平成30年8月24日 (2018.8.24)		神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内
		(72) 発明者	横山 浩平
			神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内
		(72) 発明者	久保田 大介
			神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内
		(72) 発明者	小松 立
			神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内
			最終頁に続く

(54) 【発明の名称】 表示パネル

(57) 【特許請求の範囲】

【請求項1】

走査線と、信号線と、前記走査線と電氣的に接続され、行方向に配設された一群の複数の画素と、前記信号線と電氣的に接続され、前記行方向と交差する列方向に配設された他の一群の複数の画素と、を有し、

前記走査線と前記信号線の交差する領域に配設され、前記走査線及び前記信号線と電氣的に接続された画素は、第1の表示素子と、第1の導電膜と、第2の導電膜と、第1の絶縁膜と、第2の絶縁膜と、画素回路と、第2の表示素子と、を有し、

前記第1の表示素子は、少なくとも、第1の開口部を有する反射膜と、液晶材料を含む層とを有し、

前記第1の導電膜は、前記第1の表示素子と電氣的に接続され、

前記第2の導電膜は、前記第1の導電膜と重なる領域を有し、

前記第1の絶縁膜は、前記第1の導電膜と前記液晶材料を含む層の間に挟まれる領域を有し、

前記第1の絶縁膜は、前記液晶材料を含む層と重畳しない領域に第2の開口部を備え、

前記第2の絶縁膜は、前記第2の導電膜と前記第1の導電膜の間に挟まれる領域を有し

前記第2の絶縁膜は、第3の開口部を有し、

前記第2の導電膜は、前記第3の開口部において前記第1の導電膜と電氣的に接続され、

前記画素回路は、前記第2の導電膜と電氣的に接続され、

前記画素回路は、前記信号線と電氣的に接続され、  
 前記第2の表示素子は、前記画素回路と電氣的に接続され、  
 前記第2の表示素子から射出された光は、前記第1の開口部から取り出され、  
 前記画素の前記行方向に隣接する他の画素は、前記他の画素が有する第3の表示素子から射出された光が取り出される第4の開口部を有し、  
 前記他の画素は、前記画素における前記第1の開口部の位置と異なるように、前記第4の開口部を備える、表示パネル。

【請求項2】

走査線と、信号線と、前記走査線と電氣的に接続され、行方向に配設された一群の複数の画素と、前記信号線と電氣的に接続され、前記行方向と交差する列方向に配設された他の一群の複数の画素と、を有し、

10

前記走査線と前記信号線の交差する領域に配設され、前記走査線及び前記信号線と電氣的に接続された画素は、第1の表示素子と、第1の導電膜と、第2の導電膜と、第1の絶縁膜と、第2の絶縁膜と、画素回路と、第2の表示素子と、を有し、

前記第1の表示素子は、少なくとも、第1の開口部を有する反射膜と、液晶材料を含む層とを有し、

前記第1の導電膜は、前記第1の表示素子と電氣的に接続され、

前記第2の導電膜は、前記第1の導電膜と重なる領域を有し、

前記第1の絶縁膜は、前記第1の導電膜と前記液晶材料を含む層の間に挟まれる領域を有し、

20

前記第1の絶縁膜は、前記液晶材料を含む層と重畳しない領域に第2の開口部を備え、

前記第2の絶縁膜は、前記第2の導電膜と前記第1の導電膜の間に挟まれる領域を有し

前記第2の絶縁膜は、第3の開口部を有し、

前記第2の導電膜は、前記第3の開口部において前記第1の導電膜と電氣的に接続され

、  
 前記画素回路は、前記第2の導電膜と電氣的に接続され、

前記画素回路は、前記信号線と電氣的に接続され、

前記第2の表示素子は、前記画素回路と電氣的に接続され、

前記第2の表示素子から射出された光は、前記第1の開口部から取り出され、

前記画素の前記列方向に隣接する他の画素は、前記他の画素が有する第3の表示素子から射出された光が取り出される第4の開口部を有し、

30

前記他の画素は、前記画素における前記第1の開口部の位置と異なるように、前記第4の開口部を備える、表示パネル。

【請求項3】

請求項1又は2において、

前記画素回路は、スイッチを備え、

前記スイッチはトランジスタを含み、

前記トランジスタは、酸化物半導体を含む、表示パネル。

【請求項4】

請求項1乃至3のいずれか一において、

40

前記第2の表示素子は、前記第1の表示素子が表示をする方向と同一の方向に表示をする機能を備える、表示パネル。

【請求項5】

請求項1乃至4のいずれか一において、

前記第2の表示素子は、前記第1の表示素子が表示をする領域に囲まれた領域に表示をする機能を備える、表示パネル。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の一態様は、表示パネルに関する。

50

## 【 0 0 0 2 】

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げるができる。

## 【背景技術】

## 【 0 0 0 3 】

基板の同一面側に集光手段と画素電極を設け、集光手段の光軸上に画素電極の可視光を透過する領域を重ねて設ける構成を有する液晶表示装置や、集光方向 X と非集光方向 Y を有する異方性の集光手段を用い、非集光方向 Y と画素電極の可視光を透過する領域の長軸方向を一致して設ける構成を有する液晶表示装置が、知られている（特許文献 1）。

10

## 【先行技術文献】

## 【特許文献】

## 【 0 0 0 4 】

【特許文献 1】特開 2 0 1 1 - 1 9 1 7 5 0 号公報

## 【発明の概要】

## 【発明が解決しようとする課題】

## 【 0 0 0 5 】

本発明の一態様は、信頼性に優れた表示パネルを提供することを課題の一とする。または、本発明の一態様は、新規な表示パネルを提供することを課題の一とする。

20

## 【 0 0 0 6 】

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

## 【課題を解決するための手段】

## 【 0 0 0 7 】

( 1 ) 本発明の一態様は、信号線と、画素と、を有する表示パネルである。

30

## 【 0 0 0 8 】

画素は信号線と電氣的に接続され、画素は第 1 の表示素子と、第 1 の導電膜と、第 2 の導電膜と、第 1 の絶縁膜と、第 2 の絶縁膜と、画素回路と、第 2 の表示素子と、を有する。

## 【 0 0 0 9 】

第 1 の表示素子は、少なくとも液晶材料を含む層を備える。

## 【 0 0 1 0 】

第 1 の導電膜は第 1 の表示素子と電氣的に接続され、第 2 の導電膜は第 1 の導電膜と重なる領域を備え、第 2 の絶縁膜は第 2 の導電膜と第 1 の導電膜の間に挟まれる領域を備え、画素回路は第 2 の導電膜と電氣的に接続され、第 2 の表示素子は画素回路と電氣的に接続される。

40

## 【 0 0 1 1 】

第 1 の絶縁膜は、第 1 の導電膜と液晶材料を含む層の間に挟まれる領域を備え、第 1 の絶縁膜は、前記液晶材料を含む層と重畳しない領域に開口部を備え、第 2 の絶縁膜は開口部を備え、第 2 の導電膜は開口部において第 1 の導電膜と電氣的に接続され、画素回路は信号線と電氣的に接続される。

## 【 0 0 1 2 】

( 2 ) また、本発明の一態様は、上記画素回路がスイッチを備える上記の表示パネルである。スイッチはトランジスタを含み、トランジスタは、酸化物半導体を含む。

## 【 0 0 1 3 】

50

(3) また、本発明の一態様は、上記第2の表示素子が第1の表示素子が表示をする方向と同一の方向に表示をする機能を備える、上記の表示パネルである。

【0014】

(4) また、本発明の一態様は、上記第2の表示素子が第1の表示素子が表示をする領域に囲まれた領域に表示をする機能を備える、上記の表示パネルである。

【0015】

(5) また、本発明の一態様は、上記第1の表示素子が反射膜と、反射する光の強さを制御する機能と、を有する上記の表示パネルである。

【0016】

反射膜は入射する光を反射する機能を備え、反射膜は開口部を備える。第2の表示素子は、開口部に向けて光を射出する機能を有する。

【0017】

(6) また、本発明の一態様は、上記画素と、一群の複数の画素と、他の一群の複数の画素と、走査線と、を有する上記の表示パネルである。

【0018】

一群の複数の画素は上記画素を含み、行方向に配設される。他の一群の複数の画素は上記画素を含み、行方向と交差する列方向に配設される。

【0019】

走査線は行方向に配設される複数の画素と電気的に接続される。

【0020】

列方向に配設される他の一群の複数の画素は、信号線と電気的に接続される。

【0021】

一の画素の行方向または列方向に隣接する他の画素は、一の画素に対する開口部の配置と異なるように他の画素に配置された開口部を備える。

【0022】

なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。

【0023】

本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、nチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、pチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。

【0024】

本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。

【0025】

本明細書においてトランジスタが直列に接続されている状態とは、例えば、第1のトランジスタのソースまたはドレインの一方のみが、第2のトランジスタのソースまたはドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第1のトランジスタのソースまたはドレインの一方が第2のトランジスタのソースまたはドレインの一方に接続され、第1のトランジスタのソースまたはドレインの他方が第2のトランジスタのソースまたはドレインの他方に接続されている状態を意味する。

10

20

30

40

50

## 【 0 0 2 6 】

本明細書において接続とは、電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。

## 【 0 0 2 7 】

本明細書において回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

10

## 【 0 0 2 8 】

また、本明細書中において、トランジスタの第1の電極または第2の電極の一方がソース電極を、他方がドレイン電極を指す。

## 【 発明の効果 】

## 【 0 0 2 9 】

本発明の一態様によれば、利便性または信頼性に優れた新規な表示パネルを提供できる。

## 【 0 0 3 0 】

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

20

## 【 図面の簡単な説明 】

## 【 0 0 3 1 】

【 図 1 】 実施の形態に係る表示パネルの構成を説明する図。

【 図 2 】 実施の形態に係る表示パネルの構成を説明する図。

【 図 3 】 実施の形態に係る画素回路を説明する回路図。

【 図 4 】 実施の形態に係る表示パネルの構成を説明する図。

【 図 5 】 実施の形態に係る表示パネルの構成を説明する図。

30

【 図 6 】 実施の形態に係る表示パネルの構成を説明する図。

【 図 7 】 実施の形態に係る表示パネルの構成を説明する図。

【 図 8 】 実施の形態に係る表示パネルの構成を説明する図。

【 図 9 】 実施の形態に係る表示パネルの構成を説明する図。

【 図 1 0 】 実施の形態に係る表示パネルの作製方法を説明するフロー図。

【 図 1 1 】 実施の形態に係る表示パネルの作製方法を説明する図。

【 図 1 2 】 実施の形態に係る表示パネルの作製方法を説明する図。

【 図 1 3 】 実施の形態に係る表示パネルの作製方法を説明する図。

【 図 1 4 】 実施の形態に係る表示パネルの作製方法を説明する図。

【 図 1 5 】 実施の形態に係る表示パネルの作製方法を説明する図。

40

【 図 1 6 】 実施の形態に係る表示パネルの作製方法を説明する図。

【 図 1 7 】 実施の形態に係る表示パネルの作製方法を説明する図。

【 図 1 8 】 実施の形態に係る表示パネルの作製方法を説明するフロー図。

【 図 1 9 】 実施の形態に係る表示パネルの作製方法を説明する図。

【 図 2 0 】 実施の形態に係る表示パネルの作製方法を説明する図。

【 図 2 1 】 実施の形態に係る表示パネルの作製方法を説明する図。

【 図 2 2 】 実施の形態に係る表示パネルの作製方法を説明する図。

【 図 2 3 】 実施の形態に係る表示パネルの作製方法を説明する図。

【 図 2 4 】 実施の形態に係るトランジスタの構成を説明する図。

【 図 2 5 】 実施の形態に係るトランジスタの構成を説明する図。

50

【図26】実施の形態に係る入出力装置の構成を説明する図。

【図27】実施の形態に係る情報処理装置の構成を説明するブロック図および斜視図。

【図28】実施の形態に係る表示部の構成を説明するブロック図および回路図。

【図29】実施の形態に係るプログラムを説明するフローチャート。

【図30】実施の形態に係る画像情報を説明する模式図。

【図31】実施の形態に係る半導体装置の構成を説明する断面図および回路図。

【図32】実施の形態に係るCPUの構成を説明するブロック図。

【図33】実施の形態に係る記憶素子の構成を説明する回路図。

【図34】実施の形態に係る電子機器の構成を説明する図。

【発明を実施するための形態】

10

【0032】

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

【0033】

(実施の形態1)

本実施の形態では、本発明の一態様の表示パネルの構成について、図1乃至図4を参照しながら説明する。

20

【0034】

図1は本発明の一態様の表示パネル700の構成を説明する図である。図1(A)は本発明の一態様の表示パネル700の下面図である。図1(B-1)は図1(A)の一部を説明する下面図であり、図1(B-2)は図1(B-1)に図示する一部の構成を省略して説明する下面図である。

【0035】

図2は本発明の一態様の表示パネル700の構成を説明する図である。図2(A)は図1(A)の切断線X1-X2、X3-X4、X5-X6、X7-X8、X9-X10、X11-X12における断面図である。図2(B)は表示パネルの一部の構成を説明する断面図であり、図2(C)は表示パネルの他の一部の構成を説明する断面図である。

30

【0036】

図3は本発明の一態様の表示パネル700の構成を説明する図である。図3は本発明の一態様の表示パネル700が備える画素回路に用いることができる画素回路530(i, j)および画素回路530(i, j+1)の回路図である。

【0037】

図4は本発明の一態様の表示パネル700の構成を説明する図である。図4(A)は本発明の一態様の表示パネル700に用いることができる画素および配線等の配置を説明するブロック図である。図4(B-1)および図4(B-2)は本発明の一態様の表示パネル700に用いることができる開口部751Hの配置を説明する模式図である。

40

【0038】

<表示パネルの構成例1.>

本実施の形態で説明する表示パネル700は、信号線S1(j)と、画素702(i, j)と、を有する(図1(B-1)および図1(B-2)参照)。

【0039】

画素702(i, j)は、信号線S1(j)と電氣的に接続される。

【0040】

画素702(i, j)は、第1の表示素子750(i, j)と、第1の導電膜と、第2の導電膜と、第1の絶縁膜501Aと、第2の絶縁膜501Cと、画素回路530(i, j)と、第2の表示素子550(i, j)と、を有する(図2(A)および図3参照)。

50

## 【 0 0 4 1 】

第1の表示素子750(i, j)は、少なくとも液晶材料を含む層753を備える。

## 【 0 0 4 2 】

第1の導電膜は、第1の表示素子750(i, j)と電氣的に接続される(図2(A)参照)。例えば、第1の導電膜を、第1の表示素子750(i, j)の第1の電極751(i, j)に用いることができる。

## 【 0 0 4 3 】

第2の導電膜は、第1の導電膜と重なる領域を備える。例えば、第2の導電膜を、スイッチSW1に用いることができるトランジスタのソース電極またはドレイン電極として機能する導電膜512Bに用いることができる。

10

## 【 0 0 4 4 】

第1の絶縁膜501Aは、第1の導電膜と液晶材料を含む層753の間に挟まれる領域を備える(図2(A)参照)。また、第1の絶縁膜501Aは液晶材料を含む層753と重畳しない領域に開口部を有する。具体的には、第1の絶縁膜501Aは開口部594B、開口部594Cを有する。換言すると、第1の絶縁膜501Aは画素702(i, j)と重畳する領域に開口部を有さない。

## 【 0 0 4 5 】

第2の絶縁膜501Cは、第2の導電膜と第1の導電膜の間に挟まれる領域を備える。

## 【 0 0 4 6 】

画素回路530(i, j)は、第2の導電膜と電氣的に接続される。例えば、第2の導電膜をソース電極またはドレイン電極として機能する導電膜512Bに用いたトランジスタを、画素回路530(i, j)のスイッチSW1に用いることができる(図2(A)および図3参照)。

20

## 【 0 0 4 7 】

第2の表示素子550(i, j)は、画素回路530(i, j)と電氣的に接続される。

## 【 0 0 4 8 】

第2の絶縁膜501Cには、第1の接続部591Aが設けられている(図2(A)参照)。

## 【 0 0 4 9 】

第2の導電膜は、第1の接続部591Aにおいて第1の導電膜と電氣的に接続される。例えば、導電膜512Bは、第1の導電膜を兼ねる第1の電極751(i, j)と電氣的に接続される。

30

## 【 0 0 5 0 】

画素回路530(i, j)は、信号線S1(j)と電氣的に接続される(図3参照)。なお、導電膜512Aは、信号線S1(j)と電氣的に接続される(図2(A)および図3参照)。

## 【 0 0 5 1 】

第1の電極751(i, j)は、第2の絶縁膜501Cに埋め込まれた側端部を備える。

40

## 【 0 0 5 2 】

また、本実施の形態で説明する表示パネルの画素回路530(i, j)は、スイッチSW1を備える。スイッチSW1はトランジスタを含み、トランジスタは、酸化物半導体を含む。

## 【 0 0 5 3 】

また、本実施の形態で説明する表示パネルの第2の表示素子550(i, j)は、第1の表示素子750(i, j)が表示をする方向と同一の方向に表示をする機能を備える。例えば、外光を反射する強度を制御して第1の表示素子750(i, j)が表示をする方向を、破線の矢印で図中に示す。また、第2の表示素子550(i, j)が表示をする方向を、実線の矢印で図中に示す(図2(A)参照)。

50

## 【0054】

また、本実施の形態で説明する表示パネルの第2の表示素子550(i, j)は、第1の表示素子750(i, j)が表示をする領域に囲まれた領域に表示をする機能を備える(図4(B-1)または図4(B-2)参照)。なお、第1の表示素子750(i, j)は、第1の電極751(i, j)と重なる領域に表示をし、第2の表示素子550(i, j)は、開口部751Hと重なる領域に表示をする。

## 【0055】

また、本実施の形態で説明する表示パネルの第1の表示素子750(i, j)は、入射する光を反射する機能を備える反射膜と、反射する光の強さを制御する機能と、を有する。そして、反射膜は、開口部751Hを備える。なお、例えば、第1の表示素子750(i, j)の反射膜に、第1の導電膜または第1の電極751(i, j)等を用いることができる。

10

## 【0056】

また、第2の表示素子550(i, j)は、開口部751Hに向けて光を射出する機能を有する。

## 【0057】

また、本実施の形態で説明する表示パネルは、画素702(i, j)と、一群の画素702(i, 1)乃至画素702(i, n)と、他の一群の画素702(1, j)乃至画素702(m, j)と、走査線G1(i)と、を有する(図4(A)参照)。なお、iは1以上m以下の整数であり、jは1以上n以下の整数であり、mおよびnは1以上の整数である。

20

## 【0058】

また、本実施の形態で説明する表示パネルは、走査線G2(i)と、配線CSCOMと、配線ANOと、を有する。

## 【0059】

一群の画素702(i, 1)乃至画素702(i, n)は、画素702(i, j)を含み、行方向(図中に矢印Rで示す方向)に配設される。

## 【0060】

また、他の一群の画素702(1, j)乃至画素702(m, j)は、画素702(i, j)を含み、行方向と交差する列方向(図中に矢印Cで示す方向)に配設される。

30

## 【0061】

走査線G1(i)は、行方向に配設される一群の画素702(i, 1)乃至画素702(i, n)と電氣的に接続される。

## 【0062】

列方向に配設される他の一群の画素702(1, j)乃至画素702(m, j)は、信号線S1(j)と電氣的に接続される。

## 【0063】

例えば、画素702(i, j)の行方向に隣接する画素702(i, j+1)は、画素702(i, j)に対する開口部751Hの配置と異なるように画素702(i, j+1)に配置される開口部を備える(図4(B-1)参照)。

40

## 【0064】

例えば、画素702(i, j)の列方向に隣接する画素702(i+1, j)は、画素702(i, j)に対する開口部751Hの配置と異なるように画素702(i+1, j)に配置される開口部を備える(図4(B-2)参照)。なお、例えば、第1の電極751(i, j)を反射膜に用いることができる。

## 【0065】

上記本発明の一態様の表示パネルは、第1の表示素子と、第1の表示素子と電氣的に接続される第1の導電膜と、第1の導電膜と重なる領域を備える第2の導電膜と、第2の導電膜と第1の導電膜の間に挟まれる領域を備える絶縁膜と、第2の導電膜と電氣的に接続される画素回路と、画素回路と電氣的に接続される第2の表示素子と、を含み、第2の絶

50

縁膜は開口部を備え、第2の導電膜は第1の導電膜と開口部で電氣的に接続される。

【0066】

これにより、例えば同一の工程を用いて形成することができる画素回路を用いて、第1の表示素子と、第1の表示素子とは異なる方法を用いて表示をする第2の表示素子と、を駆動することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

【0067】

また、本発明の一態様の表示パネルは、第1の表示素子と第2の表示素子をそれぞれ独立して駆動させることができる。例えば、屋外昼光下等の非常に明るい環境では第1の表示素子のみを駆動させることで、表示パネルの消費電力を抑えることができる。また、屋外曇天下や室内蛍光灯下等の明るい環境では、第1の表示素子および第2の表示素子を駆動させることで、表示品位の高い表示を行うことができる。また、夜間の屋外や照明のない室内等の暗い環境では、表示パネルの表示において高輝度であることが要求されないため、第2の表示素子のみを駆動させることで消費電力を抑えつつ表示品位の高い表示を行うことができる。

10

【0068】

また、本実施の形態で説明する表示パネルは、端子519Bと、導電膜511Bと、を有する(図2(A)参照)。

【0069】

第2の絶縁膜501Cは、端子519Bおよび導電膜511Bの間に挟まれる領域を備える。また、第2の絶縁膜501Cは、第3の接続部591Bが設けられている。

20

【0070】

端子519Bは、第3の接続部591Bにおいて導電膜511Bと電氣的に接続される。また、導電膜511Bは、画素回路530(i, j)と電氣的に接続される。なお、例えば、第1の電極751(i, j)または第1の導電膜を反射膜に用いる場合、端子519Bの接点として機能する面は、第1の電極751(i, j)の、第1の表示素子750(i, j)に入射する光に向いている面と同じ方向を向いている。

【0071】

これにより、端子を介して電力または信号を、画素回路に供給することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

30

【0072】

また、本実施の形態で説明する表示パネルは、第1の絶縁膜501Aが画素702(i, j)と重畳する領域に開口部を有さないことで、液晶材料を含む層753側から第2の表示素子550(i, j)へ水分等の不純物が侵入することを抑制できる。その結果、信頼性に優れた表示パネルを提供することができる。

【0073】

また、端子519Bには、開口部594Bに設けられた異方性導電接続層ACF1を介してフレキシブルプリント基板FPC1が電氣的に接続される。

【0074】

また、本実施の形態で説明する表示パネルの第1の表示素子750(i, j)は、液晶材料を含む層753と、第1の電極751(i, j)および第2の電極752と、を備える。なお、第2の電極752は、第1の電極751(i, j)との間に液晶材料の配向を制御する電界が形成されるように配置される。

40

【0075】

また、本実施の形態で説明する表示パネルは、配向膜AF1および配向膜AF2を備える。配向膜AF2は、配向膜AF1との間に液晶材料を含む層753を挟むように配設される。

【0076】

また、本実施の形態で説明する表示パネルの第2の表示素子550(i, j)は、第3の電極551(i, j)と、第4の電極552と、発光性の有機化合物を含む層553(

50

j)と、を備える。

【0077】

第4の電極552は、第3の電極551(i, j)と重なる領域を備える。発光性の有機化合物を含む層553(j)は、第3の電極551(i, j)および第4の電極552の間に配設される。そして、第3の電極551(i, j)は、第2の接続部592において、画素回路530(i, j)と電氣的に接続される。

【0078】

また、本実施の形態で説明する表示パネルの画素702(i, j)は、着色膜CF1と、遮光膜BMと、絶縁膜771と、機能膜770Pと、を有する。

【0079】

着色膜CF1は、第1の表示素子750(i, j)と重なる領域を備える。遮光膜BMは、第1の表示素子750(i, j)と重なる領域に開口部を備える。

【0080】

絶縁膜771は、着色膜CF1と液晶材料を含む層753の間または遮光膜BMと液晶材料を含む層753の間に配設される。これにより、着色膜CF1の厚さに基づく凹凸を平坦にすることができる。または、遮光膜BMまたは着色膜CF1等から液晶材料を含む層753への不純物の拡散を、抑制することができる。

【0081】

機能膜770Pは、第1の表示素子750(i, j)と重なる領域を備える。機能膜770Pは、第1の表示素子750(i, j)との間に基板770を挟むように配設される。

【0082】

また、本実施の形態で説明する表示パネルは、基板570と、基板770と、機能層520と、を有する。

【0083】

基板770は、基板570と重なる領域を備える。機能層520は、基板570および基板770の間に配設される。

【0084】

機能層520は、スイッチSW1を含む画素回路530(i, j)と、第2の表示素子550(i, j)と、絶縁膜521と、絶縁膜528と、を含む。また、機能層520は、絶縁膜518および絶縁膜516を含む。

【0085】

絶縁膜521は、画素回路530(i, j)および第2の表示素子550(i, j)の間に配設される。

【0086】

絶縁膜528は、絶縁膜521および基板570の間に配設され、第2の表示素子550(i, j)と重なる領域に開口部を備える。第3の電極551(i, j)の周縁に沿って形成される絶縁膜528は、第3の電極551(i, j)および第4の電極552の短絡を防止することができる。

【0087】

絶縁膜518は、絶縁膜521および画素回路530(i, j)の間に配設される領域を備え、絶縁膜516は、絶縁膜518および画素回路530(i, j)の間に配設される領域を備える。

【0088】

また、本実施の形態で説明する表示パネルは、接合層505と、封止材705と、構造体KB1と、を有する。

【0089】

接合層505は、機能層520および基板570の間に配設され、機能層520および基板570を貼り合わせる機能を備える。

【0090】

10

20

30

40

50

封止材 705 は、機能層 520 および基板 770 の間に配設され、機能層 520 および基板 770 を貼り合わせる機能を備える。

【0091】

構造体 KB1 は、機能層 520 および基板 770 の間に所定の間隙を設ける機能を備える。

【0092】

また、本実施の形態で説明する表示パネルは、端子 519C と、導電膜 511C と、導電体 CP と、を有する。

【0093】

第2の絶縁膜 501C は、端子 519C および導電膜 511C の間に挟まれる領域を備える。また、第2の絶縁膜 501C には、第3の接続部 591C が設けられている。

10

【0094】

端子 519C は、第3の接続部 591C において導電膜 511C と電氣的に接続される。また、導電膜 511C は、画素回路 530 (i, j) と電氣的に接続される。

【0095】

導電体 CP は、端子 519C と第2の電極 752 の間に挟まれ、端子 519C と第2の電極 752 を電氣的に接続する。例えば、導電性の粒子を導電体 CP に用いることができる。

【0096】

また、本実施の形態で説明する表示パネルは、駆動回路 GD と、駆動回路 SD と、を有する (図1(A) および図4(A) 参照)。

20

【0097】

駆動回路 GD は、走査線 G1 (i) と電氣的に接続される。駆動回路 GD は、例えばトランジスタ MD を備える。具体的には、画素回路 530 (i, j) に含まれるトランジスタと同じ工程で形成することができる半導体膜を含むトランジスタをトランジスタ MD に用いることができる (図2(A) および図2(C) 参照)。

【0098】

駆動回路 SD は、信号線 S1 (j) と電氣的に接続される。駆動回路 SD は、例えば端子 519B または端子 519C と同一の工程で形成することができる端子に導電材料を用いて電氣的に接続される。

30

【0099】

以下に、表示パネルを構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。

【0100】

例えば第1の導電膜を、第1の電極 751 (i, j) に用いることができる。また、第1の導電膜を、反射膜に用いることができる。

【0101】

また、第2の導電膜を、トランジスタのソース電極またはドレイン電極の機能を備える導電膜 512B に用いることができる。

40

【0102】

《構成例1.》

本発明の一態様の表示パネルは、基板 570、基板 770、構造体 KB1 封止材 705 または接合層 505、を有する。

【0103】

また、本発明の一態様の表示パネルは、機能層 520、絶縁膜 521、絶縁膜 528、を有する。

【0104】

また、本発明の一態様の表示パネルは、信号線 S1 (j)、信号線 S2 (j)、走査線 G1 (i)、走査線 G2 (i)、配線 CSCOM、配線 ANO を有する。

50

## 【 0 1 0 5 】

また、本発明の一態様の表示パネルは、第 1 の導電膜または第 2 の導電膜を有する。

## 【 0 1 0 6 】

また、本発明の一態様の表示パネルは、端子 5 1 9 B、端子 5 1 9 C、導電膜 5 1 1 B または導電膜 5 1 1 C を有する。

## 【 0 1 0 7 】

また、本発明の一態様の表示パネルは、画素回路 5 3 0 ( i , j )、スイッチ S W 1、を有する。

## 【 0 1 0 8 】

また、本発明の一態様の表示パネルは、第 1 の表示素子 7 5 0 ( i , j )、第 1 の電極 7 5 1 ( i , j )、反射膜、開口部 7 5 1 H、液晶材料を含む層 7 5 3、第 2 の電極 7 5 2、を有する。

10

## 【 0 1 0 9 】

また、本発明の一態様の表示パネルは、配向膜 A F 1、配向膜 A F 2、着色膜 C F 1、遮光膜 B M、絶縁膜 7 7 1、機能膜 7 7 0 P を有する。

## 【 0 1 1 0 】

また、本発明の一態様の表示パネルは、第 2 の表示素子 5 5 0 ( i , j )、3 の電極 5 5 1 ( i , j )、第 4 の電極 5 5 2 または発光性の有機化合物を含む層 5 5 3 ( j ) を有する。

## 【 0 1 1 1 】

また、本発明の一態様の表示パネルは、第 2 の絶縁膜 5 0 1 C を有する。

20

## 【 0 1 1 2 】

また、本発明の一態様の表示パネルは、駆動回路 G D または駆動回路 S D を有する。

## 【 0 1 1 3 】

## 《 基板 5 7 0 》

作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板 5 7 0 等に用いることができる。具体的には厚さ 0 . 7 mm の無アルカリガラスを用いることができる。

## 【 0 1 1 4 】

例えば、第 6 世代 ( 1 5 0 0 mm × 1 8 5 0 mm )、第 7 世代 ( 1 8 7 0 mm × 2 2 0 0 mm )、第 8 世代 ( 2 2 0 0 mm × 2 4 0 0 mm )、第 9 世代 ( 2 4 0 0 mm × 2 8 0 0 mm )、第 1 0 世代 ( 2 9 5 0 mm × 3 4 0 0 mm ) 等の面積が大きなガラス基板を基板 5 7 0 等に用いることができる。これにより、大型の表示装置を作製することができる。

30

## 【 0 1 1 5 】

有機材料、無機材料または有機材料と無機材料等の複合材料等を基板 5 7 0 等に用いることができる。例えば、ガラス、セラミックス、金属等の無機材料を基板 5 7 0 等に用いることができる。

## 【 0 1 1 6 】

具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、石英またはサファイア等を、基板 5 7 0 等に用いることができる。具体的には、無機酸化物膜、無機窒化物膜または無機酸窒化物膜等を、基板 5 7 0 等に用いることができる。例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、アルミナ膜等を、基板 5 7 0 等に用いることができる。S U S またはアルミニウム等を、基板 5 7 0 等に用いることができる。

40

## 【 0 1 1 7 】

例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、S O I 基板等を基板 5 7 0 等に用いることができる。これにより、半導体素子を基板 5 7 0 等に形成することができる。

## 【 0 1 1 8 】

例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板 5 7 0 等に用いる

50

ことができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板 570 等に用いることができる。

【0119】

例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を基板 570 等に用いることができる。例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板 570 等に用いることができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を、基板 570 等に用いることができる。

【0120】

また、単層の材料または複数の層が積層された材料を、基板 570 等に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基板 570 等に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複数の膜が積層された材料を、基板 570 等に用いることができる。または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された材料を、基板 570 等に用いることができる。

【0121】

具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層体等を基板 570 等に用いることができる。

【0122】

具体的には、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシリコーンなどのシロキサン結合を有する樹脂を含む材料を基板 570 等に用いることができる。

【0123】

具体的には、ポリエチレンテレフタレート（PET）、ポリエチレンナフタレート（PEN）、ポリエーテルサルフォン（PES）またはアクリル等を基板 570 等に用いることができる。

【0124】

また、紙または木材などを基板 570 等に用いることができる。

【0125】

例えば、可撓性を有する基板を基板 570 等に用いることができる。

【0126】

なお、トランジスタまたは容量素子等を基板に直接形成する方法を用いることができる。また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは容量素子等を形成し、形成されたトランジスタまたは容量素子等を基板 570 等に転置する方法を用いることができる。これにより、例えば可撓性を有する基板にトランジスタまたは容量素子等を形成できる。

【0127】

《基板 770》

例えば、透光性を備える材料を基板 770 に用いることができる。具体的には、基板 570 に用いることができる材料から選択された材料を基板 770 に用いることができる。具体的には厚さ 0.7 mm または厚さ 0.1 mm 程度まで研磨した無アルカリガラスを用いることができる。

【0128】

《構造体 KB1》

例えば、有機材料、無機材料または有機材料と無機材料の複合材料を構造体 KB1 等に用いることができる。これにより、構造体 KB1 等を挟む構成の間に所定の間隔を設ける

10

20

30

40

50

ことができる。

【0129】

具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の複合材料などを構造体K B 1等に用いることができる。また、感光性を有する材料を用いて形成してもよい。

【0130】

《封止材705》

無機材料、有機材料または無機材料と有機材料の複合材料等を封止材705等に用いることができる。

10

【0131】

例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、封止材705等に用いることができる。

【0132】

例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤またはノおよび嫌気型接着剤等の有機材料を封止材705等に用いることができる。

【0133】

具体的には、エポキシ樹脂、アクリル樹脂、シリコン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、PVC（ポリビニルクロライド）樹脂、PVB（ポリビニルブチラル）樹脂、EVA（エチレンビニルアセテート）樹脂等を含む接着剤を封止材705等に用いることができる。

20

【0134】

《接合層505》

例えば、封止材705に用いることができる材料を接合層505に用いることができる。

【0135】

《絶縁膜521》

例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を、絶縁膜521等に用いることができる。

【0136】

具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜等またはこれらから選ばれた複数の積層した積層材料を、絶縁膜521等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれらから選ばれた複数の積層した積層材料を含む膜を、絶縁膜521等に用いることができる。

30

【0137】

具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積層材料もしくは複合材料などを絶縁膜521等に用いることができる。また、感光性を有する材料を用いて形成してもよい。

40

【0138】

これにより、例えば絶縁膜521と重なるさまざまな構造に由来する段差を平坦化することができる。

【0139】

《絶縁膜528》

例えば、絶縁膜521に用いることができる材料を絶縁膜528等に用いることができる。具体的には、厚さ1 $\mu$ mのポリイミドを含む膜を絶縁膜528に用いることができる。

【0140】

《第1の絶縁膜501A》

50

例えば、絶縁膜521に用いることができる材料を第1の絶縁膜501Aに用いることができる。具体的には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれらから選ばれた複数を積層した積層材料を含む膜を第1の絶縁膜501Aに用いることができる。特に、第1の絶縁膜501Aが窒化シリコン膜を含むことが好ましい。このような構成とすることで、液晶材料を含む層753側から第2の表示素子550(i, j)へ水分等の不純物が侵入することを効果的に抑制できるため、本発明の一態様の表示パネルを信頼性に優れたものとするすることができる。

#### 【0141】

なお、第1の絶縁膜501Aの膜厚が厚すぎると、第1の表示素子750(i, j)における液晶の応答性が低くなる場合がある。また、第1の絶縁膜501Aの膜厚が薄すぎると上記の不純物侵入を抑制する効果が落ちる場合がある。以上のことから、第1の絶縁膜501Aの膜厚は、第2の表示素子550(i, j)に要求される信頼性を満たしたうえで可能な限り薄くすることが好ましい。

#### 【0142】

##### 《第2の絶縁膜501C》

例えば、絶縁膜521に用いることができる材料を第2の絶縁膜501Cに用いることができる。具体的には、シリコンおよび酸素を含む材料を第2の絶縁膜501Cに用いることができる。これにより、画素回路または第2の表示素子等への不純物の拡散を抑制することができる。

#### 【0143】

例えば、シリコン、酸素および窒素を含む厚さ200nmの膜を第2の絶縁膜501Cに用いることができる。

#### 【0144】

なお、第2の絶縁膜501Cには、第1の接続部591A、第3の接続部591Bおよび第3の接続部591Cが設けられている。

#### 【0145】

##### 《配線、端子、導電膜》

導電性を備える材料を配線等に用いることができる。具体的には、導電性を備える材料を、信号線S1(j)、信号線S2(j)、走査線G1(i)、走査線G2(i)、配線CSCOM、配線ANO、端子519B、端子519C、導電膜511Bまたは導電膜511C等に用いることができる。

#### 【0146】

例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを配線等に用いることができる。

#### 【0147】

具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素などを、配線等に用いることができる。または、上述した金属元素を含む合金などを、配線等に用いることができる。特に、銅とマンガンの合金がウェットエッチング法を用いた微細加工に好適である。

#### 【0148】

具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を配線等に用いることができる。

#### 【0149】

具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を、配線等に用いることができる。

#### 【0150】

10

20

30

40

50

具体的には、グラフェンまたはグラファイトを含む膜を配線等に用いることができる。

【0151】

例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。

【0152】

具体的には、導電性高分子を配線等に用いることができる。

【0153】

《第1の導電膜、第2の導電膜》

例えば、配線等に用いることができる材料を第1の導電膜または第2の導電膜に用いることができる。

10

【0154】

また、第1の電極571(i, j)または配線等を第1の導電膜に用いることができる。

【0155】

また、スイッチSW1に用いることができるトランジスタの導電膜512Bまたは配線等を第2の導電膜に用いることができる。

【0156】

《画素回路530(i, j)》

画素回路530(i, j)は、信号線S1(j)、信号線S2(j)、走査線G1(i)、走査線G2(i)、配線CSCOMおよび配線ANOと電氣的に接続される(図3参照)。

20

【0157】

画素回路530(i, j+1)は、信号線S1(j+1)、信号線S2(j+1)、走査線G1(i)、走査線G2(i)、配線CSCOMおよび配線ANOと電氣的に接続される。

【0158】

なお、信号線S2(j)に供給する信号に用いる電圧が、信号線S1(j+1)に供給する信号に用いる電圧と異なる場合、信号線S1(j+1)を信号線S2(j)から離して配置する。具体的には、信号線S2(j+1)を信号線S2(j)に隣接するように配置する。

30

【0159】

画素回路530(i, j)は、スイッチSW1、容量素子C1、スイッチSW2、トランジスタMおよび容量素子C2を含む。

【0160】

例えば、走査線G1(i)と電氣的に接続されるゲート電極と、信号線S1(j)と電氣的に接続される第1の電極と、を有するトランジスタを、スイッチSW1に用いることができる。

【0161】

容量素子C1は、スイッチSW1に用いるトランジスタの第2の電極に電氣的に接続される第1の電極と、配線CSCOMに電氣的に接続される第2の電極と、を有する。

40

【0162】

例えば、走査線G2(i)と電氣的に接続されるゲート電極と、信号線S2(j)と電氣的に接続される第1の電極と、を有するトランジスタを、スイッチSW2に用いることができる。

【0163】

トランジスタMは、スイッチSW2に用いるトランジスタの第2の電極に電氣的に接続されるゲート電極と、配線ANOと電氣的に接続される第1の電極と、を有する。

【0164】

なお、半導体膜をゲート電極との間に挟むように設けられた導電膜を備えるトランジスタ

50

タを、トランジスタMに用いることができる。例えば、トランジスタMの第1の電極と同じ電位を供給することができる配線と電氣的に接続された導電膜を用いることができる。

【0165】

容量素子C2は、スイッチSW2に用いるトランジスタの第2の電極に電氣的に接続される第1の電極と、トランジスタMの第1の電極に電氣的に接続される第2の電極と、を有する。

【0166】

なお、第1の表示素子750の第1の電極をスイッチSW1に用いるトランジスタの第2の電極と電氣的に接続し、第1の表示素子750の第2の電極を配線VCOM1と電氣的に接続する。これにより、第1の表示素子750を駆動することができる。

10

【0167】

また、第2の表示素子550の第1の電極をトランジスタMの第2の電極と電氣的に接続し、第2の表示素子550の第2の電極を配線VCOM2と電氣的に接続する。これにより、第2の表示素子550を駆動することができる。

【0168】

《スイッチSW1、スイッチSW2、トランジスタM、トランジスタMD》

例えば、ボトムゲート型またはトップゲート型等のトランジスタをスイッチSW1、スイッチSW2、トランジスタM、トランジスタMD等に用いることができる。

【0169】

例えば、14族の元素を含む半導体を半導体膜に用いるトランジスタを利用することができる。具体的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜に用いたトランジスタを用いることができる。

20

【0170】

例えば、酸化物半導体を半導体膜に用いるトランジスタを利用することができる。具体的には、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導体膜に用いることができる。

【0171】

一例を挙げれば、アモルファスシリコンを半導体膜に用いたトランジスタと比較して、オフ状態におけるリーク電流が小さいトランジスタをスイッチSW1、スイッチSW2、トランジスタM、トランジスタMD等に用いることができる。具体的には、酸化物半導体を半導体膜508に用いたトランジスタをスイッチSW1、スイッチSW2、トランジスタM、トランジスタMD等に用いることができる。

30

【0172】

これにより、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路と比較して、画素回路が画像信号を保持することができる時間を長くすることができる。具体的には、フリッカーの発生を抑制しながら、選択信号を30Hz未満、好ましくは1Hz未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、表示パネルの使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を低減することができる。

40

【0173】

スイッチSW1に用いることができるトランジスタは、半導体膜508および半導体膜508と重なる領域を備える導電膜504を備える(図2(B)参照)。また、スイッチSW1に用いることができるトランジスタは、導電膜512Aおよび導電膜512Bを備える。

【0174】

なお、導電膜504はゲート電極の機能を備え、絶縁膜506はゲート絶縁膜の機能を備える。また、導電膜512Aはソース電極の機能またはドレイン電極の機能の一方を備え、導電膜512Bはソース電極の機能またはドレイン電極の機能の他方を備える。

【0175】

50

また、導電膜504との間に半導体膜508を挟むように設けられた導電膜524を備えるトランジスタを、トランジスタMに用いることができる(図2(C)参照)。

【0176】

タンタルおよび窒素を含む厚さ10nmの膜と、銅を含む厚さ300nmの膜と、をこの順で積層した導電膜を導電膜504に用いることができる。

【0177】

シリコンおよび窒素を含む厚さ400nmの膜と、シリコン、酸素および窒素を含む厚さ200nmの膜と、を積層した材料を絶縁膜506に用いることができる。

【0178】

インジウム、ガリウムおよび亜鉛を含む厚さ25nmの膜を、半導体膜508に用いることができる。

10

【0179】

タンゲステンを含む厚さ50nmの膜と、アルミニウムを含む厚さ400nmの膜と、チタンを含む厚さ100nmの膜と、をこの順で積層した導電膜を、導電膜512Aまたは導電膜512Bに用いることができる。

【0180】

《第1の表示素子750(i, j)》

例えば、光の反射または透過を制御する機能を備える表示素子を、第1の表示素子750(i, j)に用いることができる。例えば、液晶素子と偏光板を組み合わせた構成またはシャッター方式のMEMS表示素子等を用いることができる。反射型の表示素子を用いることにより、表示パネルの消費電力を抑制することができる。具体的には、反射型の液晶表示素子を第1の表示素子750に用いることができる。

20

【0181】

IPS(In-Plane-Switching)モード、TN(Twisted Nematic)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro-cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。

30

【0182】

また、例えば垂直配向(VA)モード、具体的には、MVA(Multi-Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ECB(Electrically Controlled Birefringence)モード、CPA(Continuous Pinwheel Alignment)モード、ASV(Advanced Super-View)モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。

【0183】

液晶材料を含む層753に用いる液晶材料としては、例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。または、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることができる。

40

【0184】

《第1の電極751(i, j)》

例えば、配線等に用いる材料を第1の電極751(i, j)に用いることができる。具体的には、反射膜を第1の電極751(i, j)に用いることができる。

【0185】

50

## 《反射膜》

例えば、可視光を反射する材料を反射膜に用いることができる。具体的には、銀を含む材料を反射膜に用いることができる。例えば、銀およびパラジウム等を含む材料または銀および銅等を含む材料を反射膜に用いることができる。

## 【0186】

反射膜は、例えば、液晶材料を含む層753を透過してくる光を反射する。これにより、第1の表示素子750を反射型の液晶素子にすることができる。また、例えば、表面に凹凸を備える材料を、反射膜に用いることができる。これにより、入射する光をさまざまな方向に反射して、白色の表示をすることができる。

## 【0187】

なお、第1の電極751(i, j)を反射膜に用いる構成に限られない。例えば、液晶材料を含む層753と第1の電極751(i, j)の間に反射膜を配設する構成を用いることができる。または、反射膜と液晶材料を含む層753の間に透光性を有する第1の電極751(i, j)を配置する構成を用いることができる。

## 【0188】

## 《開口部751H》

非開口部の総面積に対する開口部751Hの総面積の比の値が大きすぎると、第1の表示素子750(i, j)を用いた表示が暗くなってしまう。また、非開口部の総面積に対する開口部751Hの総面積の比の値が小さすぎると、第2の表示素子550(i, j)を用いた表示が暗くなってしまう。

## 【0189】

また、反射膜に設ける開口部751Hの面積が小さすぎると、第2の表示素子550が射出する光から取り出せる光の効率が低下してしまう。

## 【0190】

多角形、四角形、楕円形、円形または十字等の形状を開口部751Hの形状に用いることができる。また、細長い筋状、スリット状、市松模様状の形状を開口部751Hの形状に用いることができる。また、開口部751Hを隣接する画素に寄せて配置してもよい。好ましくは、開口部751Hを同じ色を表示する機能を備える他の画素に寄せて配置する。これにより、第2の表示素子550が射出する光が隣接する画素に配置された着色膜に入射してしまう現象(クロストークともいう)を抑制できる。

## 【0191】

## 《第2の電極752》

例えば、可視光について透光性を有し且つ導電性を備える材料を、第2の電極752に用いることができる。

## 【0192】

例えば、導電性酸化物、光が透過する程度に薄い金属膜または金属ナノワイヤーを第2の電極752に用いることができる。

## 【0193】

具体的には、インジウムを含む導電性酸化物を第2の電極752に用いることができる。または、厚さ1nm以上10nm以下の金属薄膜を第2の電極752に用いることができる。または、銀を含む金属ナノワイヤーを第2の電極752に用いることができる。

## 【0194】

具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛、アルミニウムを添加した酸化亜鉛などを、第2の電極752に用いることができる。

## 【0195】

## 《配向膜AF1、配向膜AF2》

例えば、ポリイミド等を含む材料を配向膜AF1または配向膜AF2に用いることができる。具体的には、所定の方向に配向するようにラビング処理または光配向技術を用いて形成された材料を用いることができる。

10

20

30

40

50

## 【 0 1 9 6 】

例えば、可溶性のポリイミドを含む膜を配向膜 A F 1 または配向膜 A F 2 に用いることができる。

## 【 0 1 9 7 】

## 《 着色膜 C F 1 》

所定の色の光を透過する材料を着色膜 C F 1 に用いることができる。これにより、着色膜 C F 1 を例えばカラーフィルターに用いることができる。

## 【 0 1 9 8 】

例えば、青色の光を透過する材料、緑色の光を透過する材料、赤色の光を透過する材料、黄色の光を透過する材料または白色の光を透過する材料などを着色膜 C F 1 に用いることができる。

10

## 【 0 1 9 9 】

## 《 遮光膜 B M 》

光の透過を妨げる材料を遮光膜 B M に用いることができる。これにより、遮光膜 B M を例えばブラックマトリクスに用いることができる。

## 【 0 2 0 0 】

## 《 絶縁膜 7 7 1 》

例えば、ポリイミド、エポキシ樹脂、アクリル樹脂等を絶縁膜 7 7 1 に用いることができる。

## 【 0 2 0 1 】

## 《 機能膜 7 7 0 P 》

例えば、偏光板、位相差板、拡散フィルム、反射防止膜または集光フィルム等を機能膜 7 7 0 P に用いることができる。または、2色性色素を含む偏光板を機能膜 7 7 0 P に用いることができる。

20

## 【 0 2 0 2 】

また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜などを、機能膜 7 7 0 P に用いることができる。

## 【 0 2 0 3 】

## 《 第 2 の表示素子 5 5 0 ( i , j ) 》

例えば、発光素子を第 2 の表示素子 5 5 0 ( i , j ) に用いることができる。具体的には、有機エレクトロルミネッセンス素子、無機エレクトロルミネッセンス素子または発光ダイオードなどを、第 2 の表示素子 5 5 0 ( i , j ) に用いることができる。

30

## 【 0 2 0 4 】

例えば、青色の光を射出するように積層された積層体、緑色の光を射出するように積層された積層体または赤色の光を射出するように積層された積層体等を、発光性の有機化合物を含む層 5 5 3 ( j ) に用いることができる。

## 【 0 2 0 5 】

例えば、信号線 S 1 ( j ) に沿って列方向に長い帯状の積層体を、発光性の有機化合物を含む層 5 5 3 ( j ) に用いることができる。また、発光性の有機化合物を含む層 5 5 3 ( j ) とは異なる色の光を射出する信号線 S 1 ( j + 1 ) に沿って列方向に長い帯状の積層体を、発光性の有機化合物を含む層 5 5 3 ( j + 1 ) に用いることができる。

40

## 【 0 2 0 6 】

また、例えば、白色の光を射出するように積層された積層体を、発光性の有機化合物を含む層 5 5 3 ( j ) および発光性の有機化合物を含む層 5 5 3 ( j + 1 ) に用いることができる。具体的には、青色の光を射出する蛍光材料を含む発光性の有機化合物を含む層と、緑色および赤色の光を射出する蛍光材料以外の材料を含む層または黄色の光を射出する蛍光材料以外の材料を含む層と、を積層した積層体を、発光性の有機化合物を含む層 5 5 3 ( j ) および発光性の有機化合物を含む層 5 5 3 ( j + 1 ) に用いることができる。

## 【 0 2 0 7 】

例えば、配線等に用いることができる材料を第 3 の電極 5 5 1 ( i , j ) または第 4 の

50

電極 5 5 2 に用いることができる。

【 0 2 0 8 】

例えば、配線等に用いることができる材料から選択された、可視光について透光性を有する材料を、第 3 の電極 5 5 1 ( i , j ) に用いることができる。

【 0 2 0 9 】

具体的には、導電性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを、第 3 の電極 5 5 1 ( i , j ) に用いることができる。または、光が透過する程度に薄い金属膜を第 3 の電極 5 5 1 ( i , j ) に用いることができる。

【 0 2 1 0 】

例えば、配線等に用いることができる材料から選択された可視光について反射性を有する材料を、第 4 の電極 5 5 2 に用いることができる。

【 0 2 1 1 】

《 駆動回路 G D 》

シフトレジスタ等のさまざまな順序回路等を駆動回路 G D に用いることができる。例えば、トランジスタ M D 、容量素子等を駆動回路 G D に用いることができる。具体的には、トランジスタ M と同一の工程で形成することができる半導体膜を備えるトランジスタを用いることができる。

【 0 2 1 2 】

または、スイッチ S W 1 に用いることができるトランジスタと異なる構成をトランジスタ M D に用いることができる。具体的には、導電膜 5 2 4 を有するトランジスタをトランジスタ M D に用いることができる ( 図 2 ( C ) 参照 ) 。

【 0 2 1 3 】

導電膜 5 0 4 との間に半導体膜 5 0 8 を挟むように、導電膜 5 2 4 を配設し、導電膜 5 2 4 および半導体膜 5 0 8 の間に絶縁膜 5 1 6 を配設し、半導体膜 5 0 8 および導電膜 5 0 4 の間に絶縁膜 5 0 6 を配設する。例えば、導電膜 5 0 4 と同じ電位を供給する配線に導電膜 5 2 4 を電氣的に接続する。

【 0 2 1 4 】

なお、トランジスタ M と同一の構成を、トランジスタ M D に用いることができる。

【 0 2 1 5 】

《 駆動回路 S D 》

例えば、集積回路を駆動回路 S D に用いることができる。具体的には、シリコン基板上に形成された集積回路を駆動回路 S D に用いることができる。

【 0 2 1 6 】

例えば、COG ( Chip on glass ) 法を用いて、画素回路 5 3 0 ( i , j ) と電氣的に接続されるパッドに駆動回路 S D を実装することができる。具体的には、異方性導電膜を用いて、パッドに集積回路を実装できる。

【 0 2 1 7 】

なお、パッドは、端子 5 1 9 B または端子 5 1 9 C と同一の工程で形成することができる。

【 0 2 1 8 】

< 表示パネルの構成例 2 . >

図 5 は本発明の一態様の表示パネル 7 0 0 A の構成を説明する図である。図 5 ( A ) は図 1 ( A ) の切断線 X 1 - X 2 、 X 3 - X 4 、 X 5 - X 6 、 X 7 - X 8 、 X 9 - X 1 0 、 X 1 1 - X 1 2 における断面図である。図 5 ( B ) は表示パネルの一部の構成を説明する断面図である。

【 0 2 1 9 】

なお、表示パネル 7 0 0 A は、ボトムゲート型のトランジスタに換えてトップゲート型のトランジスタを有する点が、図 2 を参照しながら説明する表示パネル 7 0 0 とは異なる。ここでは、上記の説明と同様の構成を用いることができる部分について上記の説明を援

10

20

30

40

50

用し、異なる部分について詳細に説明する。

【0220】

《スイッチSW1A、トランジスタMA、トランジスタMDA》

スイッチSW1Aに用いることができるトランジスタ、トランジスタMAおよびトランジスタMDAは、絶縁膜501Cと重なる領域を備える導電膜504と、絶縁膜501Cおよび導電膜504の間に配設される領域を備える半導体膜508と、を備える。なお、導電膜504はゲート電極の機能を備える（図5（B）参照）。

【0221】

半導体膜508は、導電膜504と重ならない第1の領域508Aおよび第2の領域508Bと、第1の領域508Aおよび第2の領域508Bの間に導電膜504と重なる第3の領域508Cと、を備える。

10

【0222】

トランジスタMDBは絶縁膜506を、第3の領域508Cおよび導電膜504の間に備える。なお、絶縁膜506はゲート絶縁膜の機能を備える。

【0223】

第1の領域508Aおよび第2の領域508Bは、第3の領域508Cに比べて抵抗率が低く、ソース領域の機能またはドレイン領域の機能を備える。

【0224】

導電膜504をマスクに用いることができる。これにより、第3の領域508Cを、導電膜504をマスクとして自己整合的に形成することができる。

20

【0225】

トランジスタMDBは、第1の領域508Aと接する導電膜512Aと、第2の領域508Bと接する導電膜512Bと、を備える。導電膜512Aおよび導電膜512Bは、ソース電極またはドレイン電極の機能を備える。なお、図5（A）、（B）では半導体膜508上に導電膜512Aおよび導電膜512Bに位置する構成としているが、導電膜512Aおよび導電膜512B上に半導体膜508があってもよい。

【0226】

トランジスタMDBと同一の工程で形成することができるトランジスタをトランジスタMBに用いることができる。

【0227】

<表示パネルの構成例3.>

図6は本発明の一態様の表示パネル700Bの構成を説明する図である。図6（A）は図1（A）の切断線X1-X2、X3-X4、X5-X6、X7-X8、X9-X10、X11-X12における断面図である。図6（B）は表示パネルの一部の構成を説明する断面図である。

30

【0228】

なお、表示パネル700Bは、ボトムゲート型のトランジスタに換えてトップゲート型のトランジスタを有する点が、図2を参照しながら説明する表示パネル700とは異なる。ここでは、上記の説明と同様の構成を用いることができる部分について上記の説明を援用し、異なる部分について詳細に説明する。

40

【0229】

《スイッチSW1B、トランジスタMB、トランジスタMDB》

スイッチSW1Bに用いることができるトランジスタ、トランジスタMBおよびトランジスタMDBは、絶縁膜501Cと重なる領域を備える導電膜504と、絶縁膜501Cおよび導電膜504の間に配設される領域を備える半導体膜508と、を備える。なお、導電膜504はゲート電極の機能を備える（図6（B）参照）。

【0230】

半導体膜508は、導電膜504と重ならない第1の領域508Aおよび第2の領域508Bと、第1の領域508Aおよび第2の領域508Bの間に導電膜504と重なる第3の領域508Cと、を備える。

50

## 【0231】

トランジスタMDBは絶縁膜506を、第3の領域508Cおよび導電膜504の間に備える。なお、絶縁膜506はゲート絶縁膜の機能を備える。

## 【0232】

第1の領域508Aおよび第2の領域508Bは、第3の領域508Cに比べて抵抗率が低く、ソース領域の機能またはドレイン領域の機能を備える。

## 【0233】

なお、例えば本実施の形態の最後において詳細に説明する酸化物半導体の抵抗率を制御する方法を用いて、第1の領域508Aおよび第2の領域508Bを半導体膜508に形成することができる。具体的には、希ガスを含むガスを用いるプラズマ処理を適用することができる。

10

## 【0234】

また、例えば、導電膜504をマスクに用いることができる。これにより、第3の領域508Cを、導電膜504をマスクとして自己整合的に形成することができる。

## 【0235】

トランジスタMDBは、第1の領域508Aと接する導電膜512Aと、第2の領域508Bと接する導電膜512Bと、を備える。導電膜512Aおよび導電膜512Bは、ソース電極またはドレイン電極の機能を備える。

## 【0236】

トランジスタMDBと同一の工程で形成することができるトランジスタをトランジスタMBに用いることができる。

20

## 【0237】

<表示パネルの構成例4.>

図7は本発明の一態様の表示パネル700Cの構成を説明する図である。図7(A)は図1(A)の切断線X1-X2、X3-X4、X5-X6、X7-X8、X9-X10、X11-X12における断面図である。図7(B)は表示パネルの一部の構成を説明する断面図である。

## 【0238】

なお、表示パネル700Cは、チャンネルエッチ型のトランジスタに換えてチャンネル保護型のトランジスタを有する点が、図2を参照しながら説明する表示パネル700とは異なる。ここでは、上記の説明と同様の構成を用いることができる部分について上記の説明を援用し、異なる部分について詳細に説明する。

30

## 【0239】

《スイッチSW1C、トランジスタMC、トランジスタMDC》

スイッチSW1Cに用いることができるトランジスタ、トランジスタMCおよびトランジスタMDCは、半導体膜508と導電膜512A、導電膜512Bの間に絶縁膜509を備える。導電膜512Aと半導体膜508とは、絶縁膜509が有する開口部を介して電氣的に接続される。また導電膜512Bと半導体膜508とは、絶縁膜509が有する開口部を介して電氣的に接続される(図7(B)、(C)参照)。

## 【0240】

絶縁膜509は半導体膜508に対する保護膜として機能する。このような構成とすることで、導電膜512Aおよび導電膜512Bを加工する際のエッチングによって半導体膜508が薄膜化することを抑制できる。

40

## 【0241】

絶縁膜509としては、例えば絶縁膜506と同様の材料を用いることができる。

## 【0242】

<表示パネルの構成例5.>

図8は、本発明の一態様の表示パネルの構成を説明する図である。図8は図1(A)に示す切断線X1-X2、X3-X4、X5-X6、X7-X8、X9-X10、X11-X12における本発明の一態様の表示パネル700Dの断面図である。

50

## 【0243】

なお、図8に示す表示パネル700Dは、第1の表示素子750(i, j)の構成、端子519B上の開口部の構成、および第2の電極752と端子519Cの接続の構成が、図2(A)を参照しながら説明する表示パネル700とは異なる。

## 【0244】

絶縁膜529は、第1の絶縁膜501Aおよび第1の電極751(i, j)に挟まれる領域を備える。第2の電極752は第1の絶縁膜501Aと接し、絶縁膜529によって第1の電極751(i, j)と離間されるように設けられる。また第2の電極752は、絶縁膜529に設けられた開口部595を介して端子519Cと電気的に接続される。

## 【0245】

また、開口部596Bは第1の絶縁膜501Aおよび絶縁膜529に設けられる。

## 【0246】

表示パネル700Dは第1の表示素子750(i, j)として、例えばFFSモードで動作することができる液晶表示素子を備える。

## 【0247】

なお、表示素子750(i, j)をFFSモードで動作させる場合、機能膜770Pとして円偏光板を用い、液晶材料を含む層753に用いる液晶材料としてポジ型の液晶を用いる。ここでポジ型の液晶とは、正の誘電率異方性を有する液晶をいう。また、表示素子750(i, j)に電圧を印加していない状態において液晶材料を含む層753に含まれる液晶が基板770に対してほぼ垂直方向に配向するように、配向膜AF1および配向膜AF2を構成することが好ましい。

## 【0248】

<表示パネルの構成例6.>

図9は、本発明の一態様の表示パネルの構成を説明する図である。図9は図1(A)に示す切断線X1-X2、X3-X4、X5-X6、X7-X8、X9-X10、X11-X12における本発明の一態様の表示パネル700Eの断面図である。

## 【0249】

なお、図9に示す表示パネル700Eは、開口部596Bの構成が、図8(A)を参照しながら説明する表示パネル700Dとは異なる。

## 【0250】

開口部596Bは、その端部の一部が封止材705と一致するように設けられる。換言すると、第1の絶縁膜501Aおよび絶縁膜529の端部は封止材705の端部と一致する。なお、開口部596Bは、封止材705または基板770をマスクとしてエッチングを行うことで形成できる。

## 【0251】

<酸化物半導体の抵抗率の制御方法>

酸化物半導体膜の抵抗率を制御する方法について説明する。

## 【0252】

所定の抵抗率を備える酸化物半導体膜を、半導体膜508または導電膜524等に用いることができる。

## 【0253】

例えば、酸化物半導体膜に含まれる水素、水等の不純物の濃度及び/又は膜中の酸素欠損を制御する方法を、酸化物半導体の抵抗率を制御する方法に用いることができる。

## 【0254】

具体的には、プラズマ処理を水素、水等の不純物濃度及び/又は膜中の酸素欠損を増加または低減する方法に用いることができる。

## 【0255】

具体的には、希ガス(He、Ne、Ar、Kr、Xe)、水素、ボロン、リン及び窒素の中から選ばれた一種以上を含むガスを用いて行うプラズマ処理を適用できる。例えば、Ar雰囲気下でのプラズマ処理、Arと水素の混合ガス雰囲気下でのプラズマ処理、アン

10

20

30

40

50

モニア雰囲気下でのプラズマ処理、Arとアンモニアの混合ガス雰囲気下でのプラズマ処理、または窒素雰囲気下でのプラズマ処理などを適用できる。これにより、キャリア密度が高く、抵抗率が低い酸化物半導体膜にすることができる。

【0256】

または、イオン注入法、イオンドーピング法またはプラズマイメージョンイオンインプランテーション法などを用いて、水素、ボロン、リンまたは窒素を酸化物半導体膜に注入して、抵抗率が低い酸化物半導体膜にすることができる。

【0257】

または、水素を含む絶縁膜を酸化物半導体膜に接して形成し、絶縁膜から酸化物半導体膜に水素を拡散させる方法を用いることができる。これにより、酸化物半導体膜のキャリア密度を高め、抵抗率を低くすることができる。

10

【0258】

例えば、膜中の水素濃度が $1 \times 10^{22}$  atoms/cm<sup>3</sup>以上の絶縁膜を酸化物半導体膜に接して形成することで、効果的に水素を酸化物半導体膜に含有させることができる。具体的には、窒化シリコン膜を酸化物半導体膜に接して形成する絶縁膜に用いることができる。

【0259】

酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。これにより、キャリア密度が高く、抵抗率が低い酸化物半導体膜にすることができる。

20

【0260】

具体的には、二次イオン質量分析法(SIMS: Secondary Ion Mass Spectrometry)により得られる水素濃度が、 $8 \times 10^{19}$  atoms/cm<sup>3</sup>以上、好ましくは $1 \times 10^{20}$  atoms/cm<sup>3</sup>以上、より好ましくは $5 \times 10^{20}$  atoms/cm<sup>3</sup>以上である酸化物半導体を導電膜524に好適に用いることができる。

【0261】

一方、抵抗率の高い酸化物半導体をトランジスタのチャンネルが形成される半導体膜に用いることができる。具体的には半導体膜508に好適に用いることができる。

30

【0262】

例えば、酸素を含む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を酸化物半導体に接して形成し、絶縁膜から酸化物半導体膜に酸素を供給させて、膜中または界面の酸素欠損を補填することができる。これにより、抵抗率が高い酸化物半導体膜にすることができる。

【0263】

例えば、酸化シリコン膜または酸化窒化シリコン膜を、酸素を放出することが可能な絶縁膜に用いることができる。

【0264】

40

酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、又は実質的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半導体膜のキャリア密度が、 $8 \times 10^{11}$  個/cm<sup>3</sup>未満、好ましくは $1 \times 10^{11}$  /cm<sup>3</sup>未満、さらに好ましくは $1 \times 10^{10}$  個/cm<sup>3</sup>未満であることを指す。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。

【0265】

また、高純度真性または実質的に高純度真性である酸化物半導体膜を備えるトランジスタは、オフ電流が著しく小さく、チャンネル幅が $1 \times 10^6$  μmでチャンネル長Lが10 μm

50

の素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が1 Vから10 Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち  $1 \times 10^{-13}$  A以下という特性を備えることができる。

【0266】

上述した高純度真性または実質的に高純度真性である酸化物半導体膜をチャネル領域に用いるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。

【0267】

具体的には、二次イオン質量分析法（SIMS：Secondary Ion Mass Spectrometry）により得られる水素濃度が、 $2 \times 10^{20}$  atoms/cm<sup>3</sup>以下、好ましくは $5 \times 10^{19}$  atoms/cm<sup>3</sup>以下、より好ましくは $1 \times 10^{19}$  atoms/cm<sup>3</sup>以下、 $5 \times 10^{18}$  atoms/cm<sup>3</sup>未満、好ましくは $1 \times 10^{18}$  atoms/cm<sup>3</sup>以下、より好ましくは $5 \times 10^{17}$  atoms/cm<sup>3</sup>以下、さらに好ましくは $1 \times 10^{16}$  atoms/cm<sup>3</sup>以下である酸化物半導体を、トランジスタのチャネルが形成される半導体に好適に用いることができる。

10

【0268】

なお、半導体膜508よりも水素濃度及び/又は酸素欠損量が多く、抵抗率が低い酸化物半導体膜を、導電膜524に用いる。

【0269】

また、半導体膜508に含まれる水素濃度の2倍以上、好ましくは10倍以上の濃度の水素を含む膜を、導電膜524に用いることができる。

20

【0270】

また、半導体膜508の抵抗率の $1 \times 10^{-8}$ 倍以上 $1 \times 10^{-1}$ 倍未満の抵抗率を備える膜を、導電膜524に用いることができる。

【0271】

具体的には、 $1 \times 10^{-3}$  cm以上 $1 \times 10^4$  cm未満、好ましくは、 $1 \times 10^{-3}$  cm以上 $1 \times 10^{-1}$  cm未満である膜を、導電膜524に用いることができる。

【0272】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【0273】

30

（実施の形態2）

本実施の形態では、本発明の一態様の表示パネルの作製方法について、図10乃至図22を参照しながら説明する。

【0274】

図10は本発明の一態様の表示パネル700の作製方法を説明するフロー図である。図11乃至図17は、図2(A)に示す切断線X1-X2、X3-X4、X5-X6、X7-X8、X9-X10、X11-X12における作製工程中の表示パネル700の断面図である。

【0275】

図18は本発明の一態様の表示パネル700Eの作製方法を説明するフロー図である。図19乃至図22は、図2(A)に示す切断線X1-X2、X3-X4、X5-X6、X7-X8、X9-X10、X11-X12における作製工程中の表示パネル700Eの断面図である。

40

【0276】

<表示パネルの作製方法1>

本実施の形態で説明する表示パネル700の作製方法は、以下の12のステップを有する。

【0277】

《第1のステップ》

第1のステップにおいて、第1の絶縁膜501Aを工程用の基板に形成する（図10（

50

U1)参照)。例えば、第1の絶縁膜501Aを、基板510との間に剥離膜510Wを挟むように形成する。

【0278】

例えば、基板510と、基板510と重なる領域を備える剥離膜510Wと、を有する基板を工程用の基板に用いることができる。

【0279】

作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板510に用いることができる。

【0280】

有機材料、無機材料または有機材料と無機材料等の複合材料等を基板510に用いることができる。例えば、ガラス、セラミックス、金属等の無機材料を基板510に用いることができる。

10

【0281】

具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、石英またはサファイア等を、基板510に用いることができる。具体的には、無機酸化物膜、無機窒化物膜または無機酸窒化物膜等を、基板510に用いることができる。例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、アルミナ膜等を、基板510に用いることができる。SUSまたはアルミニウム等を、基板510に用いることができる。

【0282】

例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板510に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板510に用いることができる。

20

【0283】

例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を基板510に用いることができる。例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板510に用いることができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を、基板510に用いることができる。

【0284】

また、単層の材料または複数の層が積層された材料を、基板510に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基板510に用いることができる。

30

【0285】

例えば、第9のステップにおいて、第1の絶縁膜501Aを基板510から分離することができる機能を備える材料を、剥離膜510Wに用いることができる。

【0286】

なお、基板510側に剥離膜510Wを残して、第1の絶縁膜501Aを基板510から分離することができる。または、第1の絶縁膜501Aと共に剥離膜510Wを基板510から分離することができる。

40

【0287】

具体的には、無アルカリガラス基板を基板510に用い、タンゲステン等を含む膜を剥離膜510Wに用い、無機酸化物または無機酸窒化物を含む膜を第1の絶縁膜501Aに用いる場合、基板510側に剥離膜510Wを残して、第1の絶縁膜501Aを基板510から分離することができる。

【0288】

また、無アルカリガラス基板を基板510に用い、ポリイミドを含む膜を剥離膜510Wに用い、さまざまな材料を含む膜を第1の絶縁膜501Aに用いる場合、第1の絶縁膜501Aと共に剥離膜510Wを基板510から分離することができる。

【0289】

50

例えば、剥離膜 5 1 0 W に接するように第 1 の絶縁膜 5 0 1 A を形成する。具体的には、化学気相成長法、スパッタリング法またはコーティング法等を用いることができる。次いで、リソグラフィー法等を用いて不要な部分を除去して、第 1 の絶縁膜 5 0 1 A を形成する。

【 0 2 9 0 】

なお、第 1 の絶縁膜 5 0 1 A の外周部において第 1 の絶縁膜 5 0 1 A が基板 5 1 0 と接するように、剥離膜 5 1 0 W より大きな形状に第 1 の絶縁膜 5 0 1 A の形状をするとよい。これにより、第 1 の絶縁膜 5 0 1 A が意図せず工程用の基板から分離してしまう不具合の発生を抑制することができる。

【 0 2 9 1 】

具体的には、厚さ 0 . 7 mm のガラス板を基板 5 1 0 に用い、基板 5 1 0 上に設けられた厚さ 3 0 nm のタングステン膜を剥離膜 5 1 0 W に用いる。そして、剥離膜 5 1 0 W 側から順に厚さ 2 0 0 nm の酸化窒化シリコン膜および厚さ 2 0 0 nm の窒化シリコンが積層された積層材料を含む膜を第 1 の絶縁膜 5 0 1 A に用いることができる。なお、酸化窒化シリコン膜は、酸素の組成が窒素の組成より多く、窒化酸化シリコン膜は窒素の組成が酸素の組成より多い。

【 0 2 9 2 】

《第 2 のステップ》

第 2 のステップにおいて、第 1 の導電膜および端子を形成する（図 1 0 ( U 2 ) 参照）。なお、本作製方法では、第 1 の導電膜は透明導電膜および反射膜の積層とし、透明導電膜に第 1 の電極 7 5 1 ( i , j ) を用い、反射膜に電極 7 5 1 A ( i , j ) を用いる例を説明する。

【 0 2 9 3 】

例えば、反射膜は開口部 7 5 1 H を備え、端子は端子 5 1 9 B および端子 5 1 9 C を含む。

【 0 2 9 4 】

例えば、導電性の材料を含む膜を絶縁膜 5 0 1 A に接して成膜する。具体的には、化学気相成長法、スパッタリング法またはコーティング法等を用いることができる。次いで、リソグラフィー法、エッチング法を用いて不要な部分を除去して、第 1 の電極 7 5 1 ( i , j )、電極 7 5 1 A ( i , j )、端子 5 1 9 B および端子 5 1 9 C を形成する。

【 0 2 9 5 】

《第 3 のステップ》

第 3 のステップにおいて、導電膜および端子を覆う第 2 の絶縁膜 5 0 1 C を形成する（図 1 0 ( U 3 ) 参照）。なお、第 2 の絶縁膜 5 0 1 C に続けて、第 2 の絶縁膜 5 0 1 C と重なる領域を備える第 3 の絶縁膜を形成してもよい。

【 0 2 9 6 】

第 2 の絶縁膜 5 0 1 C は開口部を備える。

【 0 2 9 7 】

例えば、不純物の拡散を抑制する機能を有する膜を反射膜および端子を覆うように成膜する。具体的には、化学気相成長法、スパッタリング法またはコーティング法等を用いることができる。

【 0 2 9 8 】

次いで、リソグラフィー法等を用いて電極 7 5 1 A に到達する開口部および端子 5 1 9 B、5 1 9 C に到達する開口部を形成して、第 2 の絶縁膜 5 0 1 C を形成する。

【 0 2 9 9 】

《第 4 のステップ》

第 4 のステップにおいて、反射膜と電氣的に接続される第 1 の接続部 5 9 1 A および端子 5 1 9 B、5 1 9 C と電氣的に接続される第 3 の接続部 5 9 1 B、5 9 1 C を形成する（図 1 0 ( U 4 ) および図 1 1 参照）。なお、第 1 の接続部 5 9 1 A および端子 5 1 9 B、端子 5 1 9 C と共に、トランジスタ M、トランジスタ M D またはスイッチ S W 1 として

10

20

30

40

50

用いることができるトランジスタのゲート電極として機能する導電膜504を形成してもよい。

【0300】

例えば、導電性の材料を含む膜を第2の絶縁膜501C、電極751Aに到達する開口部および端子519B、端子519Cに到達する開口部に接して成膜する。具体的には、化学気相成長法、スパッタリング法またはコーティング法等を用いることができる。

【0301】

次いで、リソグラフィー法、エッチング法を用いて不要な部分を除去して、第1の接続部591A、第3の接続部593B、593Cおよび導電膜504を形成する。

【0302】

《第5のステップ》

第5のステップにおいて、第1の接続部591および第3の接続部593と電氣的に接続される画素回路を形成する(図10(U5)参照)。

【0303】

例えば、導電性の材料を含む膜、絶縁性の材料を含む膜、半導体材料を含む膜等を、化学気相成長法またはスパッタリング法等を用いて成膜する。また、膜の不要な部分を、リソグラフィー法、エッチング法を用いて除去する。すなわち、成膜法、リソグラフィー法およびエッチング法を組み合わせ、トランジスタM、トランジスタMDおよびスイッチSW1として機能するトランジスタ等を含む画素回路を形成する。

【0304】

次いで、画素回路に含まれるトランジスタ等の素子を保護する絶縁膜516または絶縁膜518等を形成する。また、絶縁膜516および絶縁膜518の間に第2のゲート電極として機能する導電膜524を形成する。

【0305】

次いで、絶縁膜521を成膜し、画素回路に到達する開口部を絶縁膜516、絶縁膜518および絶縁膜521に形成する。

【0306】

《第6のステップ》

第6のステップにおいて、画素回路と接続する第2の接続部592を形成する(図10(U6)および図12参照)。なお、第2の接続部592と共に配線を形成してもよい。

【0307】

例えば、導電性の材料を含む膜を成膜する。具体的には、化学気相成長法、スパッタリング法またはコーティング法等を用いることができる。

【0308】

次いで、リソグラフィー法、エッチング法を用いて不要な部分を除去して、第2の接続部592を形成する。

【0309】

《第7のステップ》

第7のステップにおいて、第2の接続部592と電氣的に接続される第2の表示素子550を形成する(図10(U7)および図13参照)。

【0310】

第3の電極551(i, j)を第2の接続部592と電氣的に接続されるように形成する。例えば、導電性の材料を含む膜を成膜する。具体的には、化学気相成長法またはスパッタリング法等を用いることができる。次いで、リソグラフィー法、エッチング法を用いて不要な部分を除去して、第3の電極551(i, j)を形成する。

【0311】

次いで、第3の電極551(i, j)と重なる領域に開口部を備える絶縁膜528を形成する。なお、第3の電極551(i, j)の端部を絶縁膜528で覆うようにする。例えば、感光性の樹脂を成膜する。具体的には、コーティング法等を用いることができる。次いで、リソグラフィー法等を用いて不要な部分を除去して、絶縁膜528を形成する。

10

20

30

40

50

## 【0312】

次いで、絶縁膜528の開口部に露出する第3の電極551(i, j)を覆うように発光性の有機化合物を含む層553(j)を形成する。具体的にはシャドーマスク法を用いた蒸着法、印刷法またはインクジェット法等を用いることができる。

## 【0313】

次いで、発光性の有機化合物を含む層553(j)を、第3の電極551(i, j)との間に挟むように第4の電極552を成膜する。具体的には、シャドーマスク法を用いた蒸着法、スパッタリング法等を用いることができる。

## 【0314】

## 《第8のステップ》

第8のステップにおいて、基板570を積層する(図10(U8)および図14参照)。

10

## 【0315】

例えば、流動性を備える樹脂等を塗布して接合層505を形成する。具体的には、コーティング法、印刷法、インクジェット法等を用いることができる。または、あらかじめシート状に形成された流動性を備える樹脂等を貼付して接合層505を形成する。

## 【0316】

次いで、接合層505を用いて機能層520および基板570を貼り合わせる。

## 【0317】

## 《第9のステップ》

第9のステップにおいて、工程用の基板510を分離する(図10(U9)および図15参照)。

20

## 【0318】

例えば、鋭利な先端を用いて工程用の基板510の側から剥離層510Wを刺突する方法またはレーザー等を用いる方法(例えばレーザーアブレーション法)等を用いて、剥離膜510Wの一部を第1の絶縁膜501Aから分離する。これにより、剥離の起点を形成することができる。

## 【0319】

次いで、工程用の基板510を剥離の起点から徐々に分離する。

## 【0320】

なお、剥離膜510Wと第1の絶縁膜501Aの界面近傍にイオンを照射して、静電気を取り除きながら剥離してもよい。具体的には、イオナイザーを用いて生成されたイオンを照射してもよい。また、剥離膜510Wと第1の絶縁膜501Aの界面に、液体を浸透またはノズルから噴出させた液体を吹き付けてもよい。例えば、水、極性溶媒等または剥離膜510Wを溶かす液体を、浸透させる液体または吹き付ける液体に用いることができる。液体を浸透させることにより、剥離に伴って発生する静電気等の影響を抑制することができる。

30

## 【0321】

特に、酸化タングステンを含む膜を剥離層510Wに用いる場合、水を含む液体を浸透させながらまたは吹き付けながら、基板510を分離する。これにより、剥離に伴う応力を低減することができる。

40

## 【0322】

## 《第10のステップ》

第10のステップにおいて、第1の絶縁膜501Aの一部を除去して端子を露出させる(図10(U10)および図16参照)。

## 【0323】

例えば、リソグラフィー法等を用いて第1の絶縁膜501Aの一部を除去することができる。具体的には、リソグラフィー法等を用いて開口部594Bおよび開口部594Cを形成し、端子519Bおよび端子519Cを露出させる。

## 【0324】

50

## 《第11のステップ》

第11のステップにおいて、第1の表示素子を形成する（図10（U11）および図17参照）。

## 【0325】

例えば、対向基板を準備する。具体的には、遮光膜BM、着色膜CF1、絶縁膜771、第2の電極752、構造体KB1および配向膜AF2が基板770に形成された対向基板を準備する。

## 【0326】

次いで、第2の絶縁膜501Cおよび第1の電極751（i, j）と重なる領域を備える配向膜AF1を形成する。具体的には印刷法等およびラビング法等を用いて形成する。

10

## 【0327】

次いで、封止材705を形成する。具体的には、ディスペンサまたは印刷法等を用いて棒状に流動性を備える樹脂を塗布する。なお、端子519Cと重なる領域には、導電部材CPを含む材料を塗布する。

## 【0328】

次いで、棒状の封止材705が囲む領域に液晶材料を滴下する。具体的にはディスペンサ等を用いる。

## 【0329】

次いで、封止材705を用いて第2の絶縁膜501Cに基板770を貼り合わせる。なお、第2の絶縁膜501Cとの間に構造体KB1を挟み、開口部594Cに設けられる導電部材CPを用いて端子519Cと第2の電極752を電氣的に接続する。

20

## 【0330】

## 《第12のステップ》

第12のステップにおいて、開口部594Bを介して端子519Bに、異方性導電接続層ACF1およびフレキシブルプリント基板FPC1を接続する（図10（U12）および図2（A）参照）。

## 【0331】

本実施の形態で説明する表示パネル700の作製方法は、工程用の基板510を分離するステップと、第1の絶縁膜501Aを除去して反射膜および端子を露出させるステップと、を含んで構成される。これにより、反射膜の端部に生じる段差を小さくし、段差に基づく配向欠陥等を生じ難くすることができる。また、端子の接点として機能する面を露出させることができる。その結果、利便性または信頼性に優れた新規な表示パネルの作製方法を提供することができる。

30

## 【0332】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

## 【0333】

## &lt;表示パネルの作製方法2&gt;

本実施の形態で説明する表示パネル700Eの作製方法は、図18のフロー図に示す12のステップを有する。なお、図18に示す11のステップのうち、図10と同じステップについては上記の表示パネル700の作製方法を援用できる。以下では図10と異なるステップについてのみ詳細に説明する。

40

## 【0334】

## 《第1のステップ》

第1のステップにおいて、第1の絶縁膜501Aを工程用の基板に形成する（図18（U1）参照）。

## 【0335】

## 《第2のステップ》

第2のステップにおいて、第2の電極、絶縁膜、第1の導電膜および端子を形成する（図18（U2）および図19参照）。

50

## 【0336】

例えば、導電性の材料を含む膜を絶縁膜501Aに接して成膜する。具体的には、化学気相成長法、スパッタリング法またはコーティング法等を用いることができる。次いで、リソグラフィ法、エッチング法を用いて不要な部分を除去して、第2の電極752を形成する。

## 【0337】

続いて、第2の電極752および絶縁膜501Aに接するように絶縁膜529を形成する。具体的には、化学気相成長法、スパッタリング法またはコーティング法等を用いることができる。

## 【0338】

例えば、不純物の拡散を抑制する機能を有する膜を反射膜および端子を覆うように成膜する。具体的には、化学気相成長法、スパッタリング法またはコーティング法等を用いることができる。

## 【0339】

次いで、リソグラフィ法等を用いて第2の電極752に到達する開口部595を形成して、絶縁膜529を形成する。

## 【0340】

そして、絶縁膜529および第2の電極752上に第1の導電膜および端子を形成する。第1の導電膜および端子の形成方法については、上記の表示パネル700の作製方法の第2のステップを参照できる。

## 【0341】

## 《第3のステップ》

第3のステップにおいて、導電膜および端子を覆う第2の絶縁膜501Cを形成する（図18（U3）参照）。

## 【0342】

## 《第4のステップ》

第4のステップにおいて、反射膜と電氣的に接続される第1の接続部591Aおよび端子519B、519Cと電氣的に接続される第3の接続部591B、591Cを形成する（図18（U4））。

## 【0343】

## 《第5のステップ》

第5のステップにおいて、第1の接続部591および第3の接続部593と電氣的に接続される画素回路を形成する（図18（U5）参照）。

## 【0344】

## 《第6のステップ》

第6のステップにおいて、画素回路と接続する第2の接続部592を形成する（図18（U6）参照）。

## 【0345】

## 《第7のステップ》

第7のステップにおいて、第2の接続部592と電氣的に接続される第2の表示素子550を形成する（図18（U7）参照）。

## 【0346】

## 《第8のステップ》

第8のステップにおいて、基板570を積層する（図18（U8）参照）。

## 【0347】

## 《第9のステップ》

第9のステップにおいて、工程用の基板510を分離する（図18（U9）および図20参照）。

## 【0348】

## 《第10のステップ》

10

20

30

40

50

第10のステップにおいて、第1の表示素子を形成する(図18(U10)および図21参照)。なお、第1の表示素子750(i, j)の形成方法については、上記の表示パネル700の作製方法の第11のステップを参照できる。

【0349】

《第11のステップ》

第11のステップにおいて、第1の絶縁膜501Aおよび絶縁膜529の一部を除去して端子を露出させる(図18(U11)および図22参照)。

【0350】

例えば、エッチング法を用いて第1の絶縁膜501Aおよび絶縁膜529の一部を除去することができる。このとき、封止材705または基板770をマスクに用いることができるため、レジストマスク等を形成せずに除去を行うことができる。具体的には、ウェットエッチング法によって、封止材705をマスクに用いて該除去を行うことができる。または、ドライエッチング法によって、基板770をマスクに用いて該除去を行ってもよい(図23参照)。

10

【0351】

第1の絶縁膜501Aおよび絶縁膜529の一部を除去して開口部596Bを形成することで、端子519Bを露出させる。

【0352】

《第12のステップ》

第12のステップにおいて、開口部596Bを介して端子519Bに、異方性導電接続層ACF1およびフレキシブルプリント基板FPC1を接続する(図18(U12)および図9参照)。

20

【0353】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【0354】

(実施の形態3)

本実施の形態では、本発明の一態様の表示パネルに用いることができるトランジスタの構成について、図24を参照しながら説明する。

【0355】

<半導体装置の構成例>

図24(A)は、トランジスタ100の上面図であり、図24(C)は、図24(A)に示す切断線X1-X2間における切断面の断面図に相当し、図24(D)は、図24(A)に示す切断線Y1-Y2間における切断面の断面図に相当する。なお、図24(A)において、煩雑になることを避けるため、トランジスタ100の構成要素の一部(ゲート絶縁膜として機能する絶縁膜等)を省略して図示している。また、切断線X1-X2方向をチャンネル長方向、切断線Y1-Y2方向をチャンネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図24(A)と同様に、構成要素の一部を省略して図示する場合がある。

30

【0356】

なお、トランジスタ100を実施の形態1で説明する表示パネルに用いることができる。

40

【0357】

例えば、トランジスタ100をトランジスタMに用いる場合は、基板102を第3の絶縁膜501Cに、導電膜104を導電膜504に、絶縁膜106および絶縁膜107が積層された積層膜を絶縁膜506に、酸化物半導体膜108を半導体膜508に、導電膜112aを導電膜512Aに、導電膜112bを導電膜512Bに、絶縁膜114および絶縁膜116が積層された積層膜を絶縁膜516に、絶縁膜118を絶縁膜518に、それぞれ読み替えることができる。

【0358】

50

トランジスタ100は、基板102上のゲート電極として機能する導電膜104と、基板102及び導電膜104上の絶縁膜106と、絶縁膜106上の絶縁膜107と、絶縁膜107上の酸化半導体膜108と、酸化半導体膜108に電氣的に接続されるソース電極として機能する導電膜112aと、酸化半導体膜108に電氣的に接続されるドレイン電極として機能する導電膜112bと、を有する。また、トランジスタ100上、より詳しくは、導電膜112a、112b及び酸化半導体膜108上には絶縁膜114、116、及び絶縁膜118が設けられる。絶縁膜114、116、118は、トランジスタ100の保護絶縁膜としての機能を有する。

【0359】

また、酸化半導体膜108は、ゲート電極として機能する導電膜104側の第1の酸化半導体膜108aと、第1の酸化半導体膜108a上の第2の酸化半導体膜108bと、を有する。また、絶縁膜106及び絶縁膜107は、トランジスタ100のゲート絶縁膜としての機能を有する。

10

【0360】

酸化半導体膜108としては、In-M(Mは、Ti、Ga、Sn、Y、Zr、La、Ce、Nd、またはHfを表す)酸化物、In-M-Zn酸化物を用いることができる。とくに、酸化半導体膜108としては、In-M-Zn酸化物を用いると好ましい。

【0361】

また、第1の酸化半導体膜108aは、Inの原子数比がMの原子数比より多い第1の領域を有する。また、第2の酸化半導体膜108bは、第1の酸化半導体膜108aよりもInの原子数比が少ない第2の領域を有する。また、第2の領域は、第1の領域よりも薄い部分を有する。

20

【0362】

第1の酸化半導体膜108aにInの原子数比がMの原子数比より多い第1の領域を有することで、トランジスタ100の電界効果移動度(単に移動度、または $\mu_{FE}$ という場合がある)を高くすることができる。具体的には、トランジスタ100の電界効果移動度が $10\text{ cm}^2/\text{Vs}$ を超えることが可能となる。

【0363】

例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバ(とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ)に用いることで、額縁幅の狭い(狭額縁ともいう)半導体装置または表示装置を提供することができる。

30

【0364】

一方で、Inの原子数比がMの原子数比より多い第1の領域を有する第1の酸化半導体膜108aとすることで、光照射時にトランジスタ100の電気特性が変動しやすくなる。しかしながら、本発明の一態様の半導体装置においては、第1の酸化半導体膜108a上に第2の酸化半導体膜108bが形成されている。また、第2の酸化半導体膜108bのチャンネル領域の膜厚が第1の酸化半導体膜108aの膜厚よりも小さい。

【0365】

また、第2の酸化半導体膜108bは、第1の酸化半導体膜108aよりもInの原子数比が少ない第2の領域を有するため、第1の酸化半導体膜108aよりも $E_g$ が大きくなる。したがって、第1の酸化半導体膜108aと、第2の酸化半導体膜108bとの積層構造である酸化半導体膜108は、光負バイアスストレス試験による耐性が高くなる。

40

【0366】

上記構成の酸化半導体膜とすることで、光照射時における酸化半導体膜108の光吸収量を低減させることができる。したがって、光照射時におけるトランジスタ100の電気特性の変動を抑制することができる。また、本発明の一態様の半導体装置においては、絶縁膜114または絶縁膜116中に過剰の酸素を含有する構成のため、光照射におけるトランジスタ100の電気特性の変動をさらに、抑制することができる。

50

## 【0367】

ここで、酸化物半導体膜108について、図24(B)を用いて詳細に説明する。

## 【0368】

図24(B)は、図24(C)を用いて示すトランジスタ100の断面の、酸化物半導体膜108の近傍を拡大した断面図である。

## 【0369】

図24(B)において、第1の酸化物半導体膜108aの膜厚を $t_1$ として、第2の酸化物半導体膜108bの膜厚を $t_{2-1}$ 、及び $t_{2-2}$ として、それぞれ示している。第1の酸化物半導体膜108a上には、第2の酸化物半導体膜108bが設けられているため、導電膜112a、112bの形成時において、第1の酸化物半導体膜108aがエッチングガスまたはエッチング溶液等に曝されることがない。したがって、第1の酸化物半導体膜108aにおいては、膜減りがない、または極めて少ない。一方で、第2の酸化物半導体膜108bにおいては、導電膜112a、112bの形成時において、第2の酸化物半導体膜108bの導電膜112a、112bと重ならない部分がエッチングされ、凹部が形成される。すなわち、第2の酸化物半導体膜108bの導電膜112a、112bと重なる領域の膜厚が $t_{2-1}$ となり、第2の酸化物半導体膜108bの導電膜112a、112bと重ならない領域の膜厚が $t_{2-2}$ となる。

10

## 【0370】

第1の酸化物半導体膜108aと第2の酸化物半導体膜108bの膜厚の関係は、 $t_{2-1} > t_1 > t_{2-2}$ となると好ましい。このような膜厚の関係とすることによって、高い電界効果移動度を有し、且つ光照射時における、しきい値電圧の変動量が少ないトランジスタとすることが可能となる。

20

## 【0371】

また、トランジスタ100が有する酸化物半導体膜108は、酸素欠損が形成されるとキャリアである電子が生じ、ノーマリーオン特性になりやすい。したがって、酸化物半導体膜108中の酸素欠損、とくに第1の酸化物半導体膜108a中の酸素欠損を減らすことが、安定したトランジスタ特性を得る上でも重要となる。そこで、本発明の一態様のトランジスタの構成においては、酸化物半導体膜108上の絶縁膜、ここでは、酸化物半導体膜108上の絶縁膜114及び/又は絶縁膜116に過剰な酸素を導入することで、絶縁膜114及び/又は絶縁膜116から酸化物半導体膜108中に酸素を移動させ、酸化物半導体膜108中、とくに第1の酸化物半導体膜108a中の酸素欠損を補填することを特徴とする。

30

## 【0372】

なお、絶縁膜114、116としては、化学量論的組成よりも過剰に酸素を含有する領域(酸素過剰領域)を有することがより好ましい。別言すると、絶縁膜114、116は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜114、116に酸素過剰領域を設けるには、例えば、成膜後の絶縁膜114、116に酸素を導入して、酸素過剰領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイメージョンイオン注入法、プラズマ処理等を用いることができる。

40

## 【0373】

また、第1の酸化物半導体膜108a中の酸素欠損を補填するためには、第2の酸化物半導体膜108bのチャネル領域近傍の膜厚を薄くした方が好適である。したがって、 $t_{2-2} < t_1$ の関係を満たせばよい。例えば、第2の酸化物半導体膜108bのチャネル領域近傍の膜厚としては、好ましくは1nm以上20nm以下、さらに好ましくは、3nm以上10nm以下である。

## 【0374】

以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明する。

## 【0375】

《基板》

50

基板102の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板102として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板102として用いてもよい。

【0376】

また、基板102として、可撓性基板を用い、可撓性基板上に直接、トランジスタ100を形成してもよい。または、基板102とトランジスタ100の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板102より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ100は耐熱性の劣る基板や可撓性の基板にも転載できる。

10

【0377】

《ゲート電極、ソース電極、及びドレイン電極として機能する導電膜》

ゲート電極として機能する導電膜104、及びソース電極として機能する導電膜112a、及びドレイン電極として機能する導電膜112bとしては、クロム(Cr)、銅(Cu)、アルミニウム(Al)、金(Au)、銀(Ag)、亜鉛(Zn)、モリブデン(Mo)、タンタル(Ta)、チタン(Ti)、タングステン(W)、マンガン(Mn)、ニッケル(Ni)、鉄(Fe)、コバルト(Co)から選ばれた金属元素、または上述した金属元素を成分とする合金が、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。

20

【0378】

また、導電膜104、112a、112bは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジウム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。

30

【0379】

また、導電膜104、112a、112bには、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。

【0380】

また、導電膜104、112a、112bには、Cu-X合金膜(Xは、Mn、Ni、Cr、Fe、Co、Mo、Ta、またはTi)を適用してもよい。Cu-X合金膜を用いることで、ウェットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。

40

【0381】

《ゲート絶縁膜として機能する絶縁膜》

トランジスタ100のゲート絶縁膜として機能する絶縁膜106、107としては、プラズマ化学気相堆積(PECVD:(Plasma Enhanced Chemical Vapor Deposition))法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジウム膜を一種以上含む絶縁膜を、それぞれ用いることができる。なお、絶縁膜106、107

50

の積層構造とせず、上述の材料から選択された単層の絶縁膜、または3層以上の絶縁膜を用いてもよい。

【0382】

また、絶縁膜106は、酸素の透過を抑制するブロッキング膜としての機能を有する。例えば、絶縁膜107、114、116及び/または酸化物半導体膜108中に過剰の酸素を供給する場合において、絶縁膜106は酸素の透過を抑制することができる。

【0383】

なお、トランジスタ100のチャネル領域として機能する酸化物半導体膜108と接する絶縁膜107は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域(酸素過剰領域)を有することがより好ましい。別言すると、絶縁膜107は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜107に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜107を形成すればよい。または、成膜後の絶縁膜107に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。

【0384】

また、絶縁膜107として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、膜厚を酸化シリコンを用いる場合に比べて大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。

【0385】

なお、本実施の形態では、絶縁膜106として窒化シリコン膜を形成し、絶縁膜107として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいいため、トランジスタ150のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ100の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ100の静電破壊を抑制することができる。

【0386】

《酸化物半導体膜》

酸化物半導体膜108としては、先に示す材料を用いることができる。

【0387】

酸化物半導体膜108がIn-M-Zn酸化物の場合、In-M-Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In M、Zn Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1が好ましい。

【0388】

また、酸化物半導体膜108がIn-M-Zn酸化物の場合、スパッタリングターゲットとしては、多結晶のIn-M-Zn酸化物を含むターゲットを用いると好ましい。多結晶のIn-M-Zn酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜108を形成しやすくなる。なお、成膜される酸化物半導体膜108の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。例えば、スパッタリングターゲットとして、原子数比がIn:Ga:Zn=4:2:4.1を用いる場合、成膜される酸化物半導体膜108の

原子数比は、 $In : Ga : Zn = 4 : 2 : 3$  近傍となる場合がある。

【0389】

例えば、第1の酸化半導体膜108aとしては、上述の $In : M : Zn = 2 : 1 : 3$ 、 $In : M : Zn = 3 : 1 : 2$ 、 $In : M : Zn = 4 : 2 : 4$ 、1等のスパッタリングターゲットを用いて形成すればよい。また、第2の酸化半導体膜108bとしては、上述の $In : M : Zn = 1 : 1 : 1$ 、 $In : M : Zn = 1 : 1 : 1$ 、2等を用いて形成すればよい。なお、第2の酸化半導体膜108bに用いるスパッタリングターゲットの金属元素の原子数比としては、 $In < M$ 、 $Zn < M$ を満たす必要はなく、 $In < M$ 、 $Zn < M$ を満たす組成でもよい。具体的には、 $In : M : Zn = 1 : 3 : 2$ 等が挙げられる。

【0390】

また、酸化半導体膜108は、エネルギーギャップが2 eV以上、好ましくは2.5 eV以上、より好ましくは3 eV以上である。このように、エネルギーギャップの広い酸化半導体を用いることで、トランジスタ100のオフ電流を低減することができる。とくに、第1の酸化半導体膜108aには、エネルギーギャップが2 eV以上、好ましくは2 eV以上3.0 eV以下の酸化半導体膜を用い、第2の酸化半導体膜108bには、エネルギーギャップが2.5 eV以上3.5 eV以下の酸化半導体膜を用いると、好適である。また、第1の酸化半導体膜108aよりも第2の酸化半導体膜108bのエネルギーギャップが大きい方が好ましい。

【0391】

また、第1の酸化半導体膜108a、及び第2の酸化半導体膜108bの厚さは、それぞれ3 nm以上200 nm以下、好ましくは3 nm以上100 nm以下、さらに好ましくは3 nm以上50 nm以下とする。なお、先に記載の膜厚の関係を満たすと好ましい。

【0392】

また、第2の酸化半導体膜108bとしては、キャリア密度の低い酸化半導体膜を用いる。例えば、第2の酸化半導体膜108bは、キャリア密度が $1 \times 10^{17}$ 個/cm<sup>3</sup>以下、好ましくは $1 \times 10^{15}$ 個/cm<sup>3</sup>以下、さらに好ましくは $1 \times 10^{13}$ 個/cm<sup>3</sup>以下、より好ましくは $1 \times 10^{11}$ 個/cm<sup>3</sup>以下とする。

【0393】

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、第1の酸化半導体膜108a、及び第2の酸化半導体膜108bのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとするのが好ましい。

【0394】

なお、第1の酸化半導体膜108a、及び第2の酸化半導体膜108bとしては、それぞれ不純物濃度が低く、欠陥準位密度の低い酸化半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化半導体膜は、欠陥準位密度が低い場合、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化半導体膜は、オフ電流が著しく小さく、チャネル幅が $1 \times 10^6$  μmでチャネル長Lが10 μmの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が1 Vから10 Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち $1 \times 10^{-13}$  A以下という特性を得ることができる。

【0395】

10

20

30

40

50

したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。

【0396】

酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜108は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜108において、SIMS分析により得られる水素濃度を、 $2 \times 10^{20} \text{ atoms/cm}^3$ 以下、好ましくは $5 \times 10^{19} \text{ atoms/cm}^3$ 以下、より好ましくは $1 \times 10^{19} \text{ atoms/cm}^3$ 以下、 $5 \times 10^{18} \text{ atoms/cm}^3$ 以下、好ましくは $1 \times 10^{18} \text{ atoms/cm}^3$ 以下、より好ましくは $5 \times 10^{17} \text{ atoms/cm}^3$ 以下、さらに好ましくは $1 \times 10^{16} \text{ atoms/cm}^3$ 以下とする。

【0397】

また、第1の酸化物半導体膜108aは、第2の酸化物半導体膜108bよりも水素濃度が少ない部分を有すると好ましい。第1の酸化物半導体膜108aの方が、第2の酸化物半導体膜108bよりも水素濃度が少ない部分を有することにより、信頼性の高い半導体装置とすることができる。

【0398】

また、第1酸化物半導体膜108aにおいて、第14族元素の一つであるシリコンや炭素が含まれると、第1の酸化物半導体膜108aにおいて酸素欠損が増加し、n型化してしまう。このため、第1の酸化物半導体膜108aにおけるシリコンや炭素の濃度と、第1の酸化物半導体膜108aとの界面近傍のシリコンや炭素の濃度（SIMS分析により得られる濃度）を、 $2 \times 10^{18} \text{ atoms/cm}^3$ 以下、好ましくは $2 \times 10^{17} \text{ atoms/cm}^3$ 以下とする。

【0399】

また、第1の酸化物半導体膜108aにおいて、SIMS分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、 $1 \times 10^{18} \text{ atoms/cm}^3$ 以下、好ましくは $2 \times 10^{16} \text{ atoms/cm}^3$ 以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、第1の酸化物半導体膜108aのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。

【0400】

また、第1の酸化物半導体膜108aに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、SIMS分析により得られる窒素濃度は、 $5 \times 10^{18} \text{ atoms/cm}^3$ 以下にすることが好ましい。

【0401】

また、第1の酸化物半導体膜108a、及び第2の酸化物半導体膜108bは、それぞれ非単結晶構造でもよい。非単結晶構造は、例えば、後述するCAAC-OS(C Axis Aligned Crystalline Oxide Semiconduct

10

20

30

40

50

or)、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC-Osは最も欠陥準位密度が低い。

【0402】

《トランジスタの保護絶縁膜として機能する絶縁膜》

絶縁膜114、116は、酸化物半導体膜108に酸素を供給する機能を有する。また、絶縁膜118は、トランジスタ100の保護絶縁膜としての機能を有する。また、絶縁膜114、116は、酸素を有する。また、絶縁膜114は、酸素を透過することのできる絶縁膜である。なお、絶縁膜114は、後に形成する絶縁膜116を形成する際の、酸化物半導体膜108へのダメージ緩和膜としても機能する。

【0403】

絶縁膜114としては、厚さが5nm以上150nm以下、好ましくは5nm以上50nm以下の酸化シリコン、酸化窒化シリコン等を用いることができる。

【0404】

また、絶縁膜114は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来する $g = 2.001$ に現れる信号のスピン密度が $3 \times 10^{17} \text{ spins/cm}^3$ 以下であることが好ましい。これは、絶縁膜114に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜114における酸素の透過量が減少してしまう。

【0405】

なお、絶縁膜114においては、外部から絶縁膜114に入った酸素が全て絶縁膜114の外部に移動せず、絶縁膜114にとどまる酸素もある。また、絶縁膜114に酸素が入ると共に、絶縁膜114に含まれる酸素が絶縁膜114の外部へ移動することで、絶縁膜114において酸素の移動が生じる場合もある。絶縁膜114として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜114上に設けられる、絶縁膜116から脱離する酸素を、絶縁膜114を介して酸化物半導体膜108に移動させることができる。

【0406】

また、絶縁膜114は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電子帯の上端のエネルギー( $E_{v\_os}$ )と酸化物半導体膜の伝導帯の下端のエネルギー( $E_{c\_os}$ )の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。

【0407】

なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が $1 \times 10^{18} \text{ 個/cm}^3$ 以上 $5 \times 10^{19} \text{ 個/cm}^3$ 以下である。なお、アンモニアの放出量は、膜の表面温度が50以上650以下、好ましくは50以上550以下の加熱処理による放出量とする。

【0408】

窒素酸化物( $\text{NO}_x$ 、 $x$ は0以上2以下、好ましくは1以上2以下)、代表的には $\text{NO}_2$ または $\text{NO}$ は、絶縁膜114などに準位を形成する。当該準位は、酸化物半導体膜108のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜114及び酸化物半導体膜108の界面に拡散すると、当該準位が絶縁膜114側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜114及び酸化物半導体膜108界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。

【0409】

また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜114に含まれる窒素酸化物は、加熱処理において、絶縁膜116に含まれるアンモニアと反応

10

20

30

40

50

するため、絶縁膜 114 に含まれる窒素酸化物が低減される。このため、絶縁膜 114 及び酸化物半導体膜 108 の界面において、電子がトラップされにくい。

【0410】

絶縁膜 114 として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。

【0411】

なお、トランジスタの作製工程の加熱処理、代表的には 300 以上 350 未満の加熱処理により、絶縁膜 114 は、100 K 以下の ESR で測定して得られたスペクトルにおいて g 値が 2.037 以上 2.039 以下の第 1 のシグナル、g 値が 2.001 以上 2.003 以下の第 2 のシグナル、及び g 値が 1.964 以上 1.966 以下の第 3 のシグナルが観測される。なお、第 1 のシグナル及び第 2 のシグナルのスプリット幅、並びに第 2 のシグナル及び第 3 のシグナルのスプリット幅は、X バンドの ESR 測定において約 5 mT である。また、g 値が 2.037 以上 2.039 以下の第 1 のシグナル、g 値が 2.001 以上 2.003 以下の第 2 のシグナル、及び g 値が 1.964 以上 1.966 以下である第 3 のシグナルのスピンの密度の合計が  $1 \times 10^{18}$  spins/cm<sup>3</sup> 未満であり、代表的には  $1 \times 10^{17}$  spins/cm<sup>3</sup> 以上  $1 \times 10^{18}$  spins/cm<sup>3</sup> 未満である。

【0412】

なお、100 K 以下の ESR スペクトルにおいて g 値が 2.037 以上 2.039 以下の第 1 シグナル、g 値が 2.001 以上 2.003 以下の第 2 のシグナル、及び g 値が 1.964 以上 1.966 以下の第 3 のシグナルは、窒素酸化物 (NO<sub>x</sub>、x は 0 以上 2 以下、好ましくは 1 以上 2 以下) 起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、g 値が 2.037 以上 2.039 以下の第 1 のシグナル、g 値が 2.001 以上 2.003 以下の第 2 のシグナル、及び g 値が 1.964 以上 1.966 以下である第 3 のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。

【0413】

また、上記酸化物絶縁膜は、SIMS で測定される窒素濃度が  $6 \times 10^{20}$  atoms/cm<sup>3</sup> 以下である。

【0414】

膜の表面温度が 220 以上 350 以下であり、シラン及び一酸化二窒素を用いた PECVD 法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。

【0415】

絶縁膜 116 は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、TDS 分析にて、酸素原子に換算しての酸素の脱離量が  $1.0 \times 10^{19}$  atoms/cm<sup>3</sup> 以上、好ましくは  $3.0 \times 10^{20}$  atoms/cm<sup>3</sup> 以上である酸化物絶縁膜である。なお、上記 TDS における膜の表面温度としては 100 以上 700 以下、または 100 以上 500 以下の範囲が好ましい。

【0416】

絶縁膜 116 としては、厚さが 30 nm 以上 500 nm 以下、好ましくは 50 nm 以上 400 nm 以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。

【0417】

また、絶縁膜 116 は、欠陥量が少ないことが好ましく、代表的には、ESR 測定により、シリコンのダングリングボンドに由来する  $g = 2.001$  に現れる信号のスピンの密度が  $1.5 \times 10^{18}$  spins/cm<sup>3</sup> 未満、さらには  $1 \times 10^{18}$  spins/cm<sup>3</sup> 以下であることが好ましい。なお、絶縁膜 116 は、絶縁膜 114 と比較して酸化物半導

10

20

30

40

50

体膜108から離れているため、絶縁膜114より、欠陥密度が多くともよい。

【0418】

また、絶縁膜114、116は、同種の材料の絶縁膜を用いることができるため、絶縁膜114と絶縁膜116の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜114と絶縁膜116の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜114と絶縁膜116の2層構造について説明したが、これに限定されず、例えば、絶縁膜114の単層構造としてもよい。

【0419】

絶縁膜118は、窒素を有する。また、絶縁膜118は、窒素及びシリコンを有する。また、絶縁膜118は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜118を設けることで、酸化物半導体膜108からの酸素の外部への拡散と、絶縁膜114、116に含まれる酸素の外部への拡散と、外部から酸化物半導体膜108への水素、水等の入り込みを防ぐことができる。絶縁膜118としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。

【0420】

なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリング法やPECVD法により形成することができるが、他の方法、例えば、熱CVD(Chemical Vapor Deposition)法により形成してもよい。熱CVD法の例としてMOCVD(Metal Organic Chemical Vapor Deposition)法やALD(Atomic Layer Deposition)法を用いても良い。

【0421】

熱CVD法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。

【0422】

熱CVD法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。

【0423】

また、ALD法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ(高速バルブとも呼ぶ)を切り替えて2種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原料ガスと同時またはその後不活性ガス(アルゴン、或いは窒素など)などを導入し、第2の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の層を成膜し、後から導入される第2の原料ガスと反応して、第2の層が第1の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なFETを作製する場合に適している。

【0424】

MOCVD法やALD法などの熱CVD法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、In-Ga-ZnO膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、 $\text{In}(\text{CH}_3)_3$ である。また、トリメチルガリウムの化学式は、 $\text{Ga}(\text{CH}_3)_3$ である。また、ジメチル亜鉛の化学式は、 $\text{Zn}(\text{CH}_3)_2$ である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式 $\text{Ga}(\text{C}_2\text{H}_5)_3$ ）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式 $\text{Zn}(\text{C}_2\text{H}_5)_2$ ）を用いることもできる。

【0425】

例えば、ALDを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（TDMAH）などのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（ $\text{O}_3$ ）の2種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式は $\text{Hf}[\text{N}(\text{CH}_3)_2]_4$ である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。

10

【0426】

例えば、ALDを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（TMA）など）を気化させた原料ガスと、酸化剤として $\text{H}_2\text{O}$ の2種類のガスを用いる。なお、トリメチルアルミニウムの化学式は $\text{Al}(\text{CH}_3)_3$ である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（2, 2, 6, 6-テトラメチル-3, 5-ヘプタンジオナート）などがある。

20

【0427】

例えば、ALDを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（ $\text{O}_2$ 、一酸化二窒素）のラジカルを供給して吸着物と反応させる。

【0428】

例えば、ALDを利用する成膜装置によりタングステン膜を成膜する場合には、 $\text{WF}_6$ ガスと $\text{B}_2\text{H}_6$ ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、 $\text{WF}_6$ ガスと $\text{H}_2$ ガスを用いてタングステン膜を形成する。なお、 $\text{B}_2\text{H}_6$ ガスに代えて $\text{SiH}_4$ ガスを用いてもよい。

30

【0429】

例えば、ALDを利用する成膜装置により酸化物半導体膜、例えばIn-Ga-ZnO膜を成膜する場合には、 $\text{In}(\text{CH}_3)_3$ ガスと $\text{O}_3$ ガスを順次繰り返し導入してIn-O層を形成し、その後、 $\text{Ga}(\text{CH}_3)_3$ ガスと $\text{O}_3$ ガスを用いてGaO層を形成し、更にその後 $\text{Zn}(\text{CH}_3)_2$ ガスと $\text{O}_3$ ガスを用いてZnO層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてIn-Ga-O層やIn-Zn-O層、Ga-Zn-O層などの混合化合物層を形成しても良い。なお、 $\text{O}_3$ ガスに代えてAr等の不活性ガスでパブリングして得られた $\text{H}_2\text{O}$ ガスを用いても良いが、Hを含まない $\text{O}_3$ ガスを用いる方が好ましい。また、 $\text{In}(\text{CH}_3)_3$ ガスにかえて、 $\text{In}(\text{C}_2\text{H}_5)_3$ ガスを用いても良い。また、 $\text{Ga}(\text{CH}_3)_3$ ガスに代えて、 $\text{Ga}(\text{C}_2\text{H}_5)_3$ ガスを用いても良い。また、 $\text{Zn}(\text{CH}_3)_2$ ガスを用いても良い。

40

【0430】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【0431】

（実施の形態4）

本実施の形態では、本発明の一態様の表示パネルに用いることができるトランジスタの構成について、図25を参照しながら説明する。

【0432】

50

<半導体装置の構成例>

図25(A)は、トランジスタ100の上面図であり、図25(B)は、図25(A)に示す切断線X1-X2間における切断面の断面図に相当し、図25(C)は、図25(A)に示す切断線Y1-Y2間における切断面の断面図に相当する。なお、図25(A)において、煩雑になることを避けるため、トランジスタ100の構成要素の一部(ゲート絶縁膜として機能する絶縁膜等)を省略して図示している。また、切断線X1-X2方向をチャンネル長方向、切断線Y1-Y2方向をチャンネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図25(A)と同様に、構成要素の一部を省略して図示する場合がある。

【0433】

なお、トランジスタ100を実施の形態1で説明する表示パネルに用いることができる。

【0434】

例えば、トランジスタ100をトランジスタMDに用いる場合は、基板102を第3の絶縁膜501Cに、導電膜104を導電膜504に、絶縁膜106および絶縁膜107が積層された積層膜を絶縁膜506に、酸化物半導体膜108を半導体膜508に、導電膜112aを導電膜512Aに、導電膜112bを導電膜512Bに、絶縁膜114および絶縁膜116が積層された積層膜を絶縁膜516に、絶縁膜118を絶縁膜518に、導電膜120bを導電膜524に、それぞれ読み替えることができる。

【0435】

トランジスタ100は、基板102上の第1のゲート電極として機能する導電膜104と、基板102及び導電膜104上の絶縁膜106と、絶縁膜106上の絶縁膜107と、絶縁膜107上の酸化物半導体膜108と、酸化物半導体膜108に電気的に接続されるソース電極として機能する導電膜112aと、酸化物半導体膜108に電気的に接続されるドレイン電極として機能する導電膜112bと、酸化物半導体膜108、導電膜112a、及び112b上の絶縁膜114、116と、絶縁膜116上に設けられ、且つ導電膜112bと電気的に接続される導電膜120aと、絶縁膜116上の導電膜120bと、絶縁膜116及び導電膜120a、120b上の絶縁膜118と、を有する。

【0436】

また、トランジスタ100において、絶縁膜106、107は、トランジスタ100の第1のゲート絶縁膜としての機能を有し、絶縁膜114、116は、トランジスタ100の第2のゲート絶縁膜としての機能を有し、絶縁膜118は、トランジスタ100の保護絶縁膜としての機能を有する。なお、本明細書等において、絶縁膜106、107を第1の絶縁膜と、絶縁膜114、116を第2の絶縁膜と、絶縁膜118を第3の絶縁膜と、それぞれ呼称する場合がある。

【0437】

なお、導電膜120bをトランジスタ100の第2のゲート電極に用いることができる。

【0438】

また、トランジスタ100を表示パネルの画素部に用いる場合は、導電膜120aを表示素子の電極等に用いることができる。

【0439】

また、酸化物半導体膜108は、第1のゲート電極として機能する導電膜104側の酸化物半導体膜108bと、酸化物半導体膜108b上の酸化物半導体膜108cと、を有する。また、酸化物半導体膜108b及び酸化物半導体膜108cは、Inと、M(MはAl、Ga、Y、またはSn)と、Znと、を有する。

【0440】

例えば、酸化物半導体膜108bとしては、Inの原子数比がMの原子数比より多い領域を有すると好ましい。また、酸化物半導体膜108cとしては、酸化物半導体膜108bよりもInの原子数が少ない領域を有すると好ましい。

10

20

30

40

50

## 【0441】

酸化物半導体膜108bが、Inの原子数比がMの原子数比より多い領域を有することで、トランジスタ100の電界効果移動度(単に移動度、または $\mu FE$ という場合がある)を高くすることができる。具体的には、トランジスタ100の電界効果移動度が $10\text{ cm}^2/\text{Vs}$ を超える、さらに好ましくはトランジスタ100の電界効果移動度が $30\text{ cm}^2/\text{Vs}$ を超えることが可能となる。

## 【0442】

例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバ(とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ)に用いることで、額縁幅の狭い(狭額縁ともいう)半導体装置または表示装置を提供することができる。

10

## 【0443】

一方で、酸化物半導体膜108bが、Inの原子数比がMの原子数比より多い領域を有する場合、光照射時にトランジスタ100の電気特性が変動しやすくなる。しかしながら、本発明の一態様の半導体装置においては、酸化物半導体膜108b上に酸化物半導体膜108cが形成されている。また、酸化物半導体膜108cは、酸化物半導体膜108bよりもInの原子数比が少ない領域を有するため、酸化物半導体膜108bよりもEgが大きくなる。したがって、酸化物半導体膜108bと、酸化物半導体膜108cとの積層構造である酸化物半導体膜108は、光負バイアスストレス試験による耐性を高めることが可能となる。

20

## 【0444】

また、酸化物半導体膜108中、特に酸化物半導体膜108bのチャネル領域に混入する水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。したがって、酸化物半導体膜108b中のチャネル領域においては、水素または水分などの不純物が少ないほど好ましい。また、酸化物半導体膜108b中のチャネル領域に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導体膜108bのチャネル領域中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となる。酸化物半導体膜108bのチャネル領域中にキャリア供給源が生成されると、酸化物半導体膜108bを有するトランジスタ100の電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって、酸化物半導体膜108bのチャネル領域においては、酸素欠損が少ないほど好ましい。

30

## 【0445】

そこで、本発明の一態様においては、酸化物半導体膜108に接する絶縁膜、具体的には、酸化物半導体膜108の下方に形成される絶縁膜107、及び酸化物半導体膜108の上方に形成される絶縁膜114、116が過剰酸素を含有する構成である。絶縁膜107、及び絶縁膜114、116から酸化物半導体膜108へ酸素または過剰酸素を移動させることで、酸化物半導体膜中の酸素欠損を低減することが可能となる。よって、トランジスタ100の電気特性、特に光照射におけるトランジスタ100の変動を抑制することが可能となる。

## 【0446】

また、本発明の一態様においては、絶縁膜107、及び絶縁膜114、116に過剰酸素を含有させるために、作製工程の増加がない、または作製工程の増加が極めて少ない作製方法を用いる。よって、トランジスタ100の歩留まりを高くすることが可能である。

40

## 【0447】

具体的には、酸化物半導体膜108bを形成する工程において、スパッタリング法を用い、酸素ガスを含む雰囲気にて酸化物半導体膜108bを形成することで、酸化物半導体膜108bの被形成面となる、絶縁膜107に酸素または過剰酸素を添加する。

## 【0448】

また、導電膜120a、120bを形成する工程において、スパッタリング法を用い、酸素ガスを含む雰囲気にて導電膜120a、120bを形成することで、導電膜120a

50

、120bの被形成面となる、絶縁膜116に酸素または過剰酸素を添加する。なお、絶縁膜116に酸素または過剰酸素を添加する際に、絶縁膜116の下方に位置する絶縁膜114、及び酸化物半導体膜108にも酸素または過剰酸素が添加される場合がある。

【0449】

<酸化物導電体>

次に、酸化物導電体について説明する。導電膜120a、120bを形成する工程において、導電膜120a、120bは、絶縁膜114、116から酸素の放出を抑制する保護膜として機能する。また、導電膜120a、120bは、絶縁膜118を形成する工程の前においては、半導体としての機能を有し、絶縁膜118を形成する工程の後においては、導電膜120a、120bは、導電体としての機能を有する。

10

【0450】

導電膜120a、120bを導電体として機能させるためには、導電膜120a、120bに酸素欠損を形成し、該酸素欠損に絶縁膜118から水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、導電膜120a、120bは、導電性が高くなり導電体化する。導電体化された導電膜120a、120bを、それぞれ酸化物導電体とすることができる。一般に、酸化物半導体は、エネルギーギャップが大きいいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。

【0451】

20

<半導体装置の構成要素>

以下に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。

【0452】

なお、以下の材料については、実施の形態3で説明する材料と同様の材料を用いることができる。

【0453】

実施の形態3で説明する基板102に用いることができる材料を基板102に用いることができる。また、実施の形態3で説明する絶縁膜106、107に用いることができる材料を絶縁膜106、107に用いることができる。

【0454】

30

また、実施の形態3で説明するゲート電極、ソース電極、及びドレイン電極として機能する導電膜に用いることができる材料を、第1のゲート電極、ソース電極、及びドレイン電極として機能する導電膜に用いることができる。

【0455】

《酸化物半導体膜》

酸化物半導体膜108としては、先に示す材料を用いることができる。

【0456】

酸化物半導体膜108bがIn-M-Zn酸化物の場合、In-M-Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、 $In > M$ を満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、 $In : M : Zn = 2 : 1 : 3$ 、 $In : M : Zn = 3 : 1 : 2$ 、 $In : M : Zn = 4 : 2 : 4$ 、1等が挙げられる。

40

【0457】

また、酸化物半導体膜108cがIn-M-Zn酸化物の場合、In-M-Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、 $In > M$ を満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、 $In : M : Zn = 1 : 1 : 1$ 、 $In : M : Zn = 1 : 1 : 1.2$ 、 $In : M : Zn = 1 : 3 : 2$ 、 $In : M : Zn = 1 : 3 : 4$ 、 $In : M : Zn = 1 : 3 : 6$ 、 $In : M : Zn = 1 : 4 : 5$ 、等が挙げられる。

【0458】

50

また、酸化物半導体膜108b及び酸化物半導体膜108cがIn-M-Zn酸化物の場合、スパッタリングターゲットとしては、多結晶のIn-M-Zn酸化物を含むターゲットを用いると好ましい。多結晶のIn-M-Zn酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜108b及び酸化物半導体膜108cを形成しやすくなる。なお、成膜される酸化物半導体膜108b及び酸化物半導体膜108cの原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。例えば、酸化物半導体膜108bのスパッタリングターゲットとして、原子数比がIn:Ga:Zn=4:2:4.1を用いる場合、成膜される酸化物半導体膜108bの原子数比は、In:Ga:Zn=4:2:3近傍となる場合がある。

10

## 【0459】

また、酸化物半導体膜108は、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ100のオフ電流を低減することができる。とくに、酸化物半導体膜108bには、エネルギーギャップが2eV以上、好ましくは2eV以上3.0eV以下の酸化物半導体膜を用い、酸化物半導体膜108cには、エネルギーギャップが2.5eV以上3.5eV以下の酸化物半導体膜を用いると、好適である。また、酸化物半導体膜108bよりも酸化物半導体膜108cのエネルギーギャップが大きい方が好ましい。

## 【0460】

20

また、酸化物半導体膜108b、及び酸化物半導体膜108cの厚さは、それぞれ3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。

## 【0461】

また、酸化物半導体膜108cとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、第2の酸化物半導体膜108cは、キャリア密度が $1 \times 10^{17}$ 個/cm<sup>3</sup>以下、好ましくは $1 \times 10^{15}$ 個/cm<sup>3</sup>以下、さらに好ましくは $1 \times 10^{13}$ 個/cm<sup>3</sup>以下、より好ましくは $1 \times 10^{11}$ 個/cm<sup>3</sup>以下とする。

## 【0462】

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜108b、及び酸化物半導体膜108cのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとするのが好ましい。

30

## 【0463】

なお、酸化物半導体膜108b、及び酸化物半導体膜108cとしては、それぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。

## 【0464】

また、酸化物半導体膜108は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜108において、SIMS分析により得られる水素濃度を、 $2 \times 10^{20}$  atoms/cm<sup>3</sup>以下、好ましくは $5 \times 10^{19}$  atoms/cm<sup>3</sup>以下、より好ましくは $1 \times 10^{19}$  atoms/cm<sup>3</sup>以下、 $5 \times 10^{18}$  atoms/cm<sup>3</sup>以下、好ましくは $1 \times 10^{18}$  atoms/cm<sup>3</sup>以下、より好ましくは $5 \times 10^{17}$  atoms/cm<sup>3</sup>以下、さらに好ましくは $1 \times 10^{16}$  atoms/cm<sup>3</sup>以下とする。

40

## 【0465】

また、酸化物半導体膜108bは、酸化物半導体膜108cよりも水素濃度が少ない領域を有すると好ましい。酸化物半導体膜108bの方が、酸化物半導体膜108cよりも水素濃度が少ない領域を有することにより、信頼性の高い半導体装置とすることができる。

## 【0466】

50

また、酸化物半導体膜 108b において、第 14 族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜 108b において酸素欠損が増加し、n 型化してしまう。このため、酸化物半導体膜 108b におけるシリコンや炭素の濃度と、酸化物半導体膜 108b との界面近傍のシリコンや炭素の濃度 (SIMS 分析により得られる濃度) を、 $2 \times 10^{18} \text{ atoms/cm}^3$  以下、好ましくは  $2 \times 10^{17} \text{ atoms/cm}^3$  以下とする。

【0467】

また、酸化物半導体膜 108b において、SIMS 分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、 $1 \times 10^{18} \text{ atoms/cm}^3$  以下、好ましくは  $2 \times 10^{16} \text{ atoms/cm}^3$  以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があります、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜 108b のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。

10

【0468】

また、酸化物半導体膜 108b に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n 型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、SIMS 分析により得られる窒素濃度は、 $5 \times 10^{18} \text{ atoms/cm}^3$  以下にすることが好ましい。

20

【0469】

また、酸化物半導体膜 108b、及び酸化物半導体膜 108c は、それぞれ非単結晶構造でもよい。非単結晶構造は、例えば、後述する CAAC-OS (C Axis Aligned Crystalline Oxide Semiconductor)、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC-OS は最も欠陥準位密度が低い。

【0470】

《第 2 のゲート絶縁膜として機能する絶縁膜》

絶縁膜 114、116 は、トランジスタ 100 の第 2 のゲート絶縁膜として機能する。また、絶縁膜 114、116 は、酸化物半導体膜 108 に酸素を供給する機能を有する。すなわち、絶縁膜 114、116 は、酸素を有する。また、絶縁膜 114 は、酸素を透過することのできる絶縁膜である。なお、絶縁膜 114 は、後に形成する絶縁膜 116 を形成する際の、酸化物半導体膜 108 へのダメージ緩和膜としても機能する。

30

【0471】

例えば、実施の形態 3 で説明する絶縁膜 114、116 を絶縁膜 114、116 に用いることができる。

【0472】

《導電膜として機能する酸化物半導体膜、及び第 2 のゲート電極として機能する酸化物半導体膜》

先に記載の酸化物半導体膜 108 と同様の材料を、導電膜として機能する導電膜 120a、及び第 2 のゲート電極として機能する導電膜 120b に用いることができる。

40

【0473】

すなわち、導電膜として機能する導電膜 120a、及び第 2 のゲート電極として機能する導電膜 120b は、酸化物半導体膜 108 (酸化物半導体膜 108b 及び酸化物半導体膜 108c) に含まれる金属元素を有する。例えば、第 2 のゲート電極として機能する導電膜 120b と、酸化物半導体膜 108 (酸化物半導体膜 108b 及び酸化物半導体膜 108c) と、が同一の金属元素を有する構成とすることで、製造コストを抑制することが可能となる。

【0474】

例えば、導電膜として機能する導電膜 120a、及び第 2 のゲート電極として機能する導電膜 120b としては、In-M-Zn 酸化物の場合、In-M-Zn 酸化物を成膜す

50

るために用いるスパッタリングターゲットの金属元素の原子数比は、 $I n : M$ を満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、 $I n : M : Z n = 2 : 1 : 3$ 、 $I n : M : Z n = 3 : 1 : 2$ 、 $I n : M : Z n = 4 : 2 : 4$ 、1等が挙げられる。

【0475】

また、導電膜として機能する導電膜120a、及び第2のゲート電極として機能する導電膜120bの構造としては、単層構造または2層以上の積層構造とすることができる。なお、導電膜120a、120bが積層構造の場合においては、上記のスパッタリングターゲットの組成に限定されない。

【0476】

《トランジスタの保護絶縁膜として機能する絶縁膜》

絶縁膜118は、トランジスタ100の保護絶縁膜として機能する。

【0477】

絶縁膜118は、水素及び窒素のいずれか一方または双方を有する。または、絶縁膜118は、窒素及びシリコンを有する。また、絶縁膜118は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜118を設けることで、酸化物半導体膜108からの酸素の外部への拡散と、絶縁膜114、116に含まれる酸素の外部への拡散と、外部から酸化物半導体膜108への水素、水等の入り込みを防ぐことができる。

【0478】

また、絶縁膜118は、導電膜として機能する導電膜120a、及び第2のゲート電極として機能する導電膜120bに、水素及び窒素のいずれか一方または双方を供給する機能を有する。特に絶縁膜118としては、水素を含み、当該水素を導電膜120a、120bに供給する機能を有すると好ましい。絶縁膜118から導電膜120a、120bに水素が供給されることで、導電膜120a、120bは、導電体としての機能を有する。

【0479】

絶縁膜118としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。

【0480】

なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリング法やPECVD法により形成することができるが、他の方法、例えば、熱CVD(Chemical Vapor Deposition)法により形成してもよい。熱CVD法の例としてMOCVD(Metal Organic Chemical Vapor Deposition)法やALD(Atomic Layer Deposition)法を用いても良い。

【0481】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【0482】

(実施の形態5)

本実施の形態では、本発明の一態様の入出力装置の構成について、図26を参照しながら説明する。

【0483】

図26は、入出力装置800の構成を説明する分解図である。

【0484】

入出力装置800は、表示パネル806および表示パネル806と重なる領域を備えるタッチセンサ804を有する。なお、入出力装置800は、タッチパネルといえることができる。

【0485】

10

20

30

40

50

入出力装置 800 は、タッチセンサ 804 および表示パネル 806 を駆動する駆動回路 810 と、駆動回路 810 に電力を供給するバッテリー 811 と、タッチセンサ 804、表示パネル 806、駆動回路 810 およびバッテリー 811 を収納する筐体部を有する。

【0486】

《タッチセンサ 804》

タッチセンサ 804 は、表示パネル 806 と重なる領域を備える。なお、FPC 803 はタッチセンサ 804 に電氣的に接続される。

【0487】

例えば、抵抗膜方式、静電容量方式または光電変換素子を用いる方式等をタッチセンサ 804 に用いることができる。

10

【0488】

なお、タッチセンサ 804 を表示パネル 806 の一部に用いてもよい。

【0489】

《表示パネル 806》

例えば、実施の形態 1 で説明する表示パネルを表示パネル 806 に用いることができる。なお、FPC 805 は、表示パネル 806 に電氣的に接続される。

【0490】

《駆動回路 810》

例えば、電源回路または信号処理回路等を駆動回路 810 に用いることができる。なお、バッテリーまたは外部の商用電源が供給する電力を利用してもよい。

20

【0491】

信号処理回路は、ビデオ信号及びクロック信号等を入力する機能を備える。

【0492】

電源回路は、所定の電力を供給する機能を備える。

【0493】

《筐体部》

例えば、上部カバー 801 と、上部カバー 801 と嵌めあわせられる下部カバー 802 と、上部カバー 801 および下部カバー 802 で囲まれる領域に収納されるフレーム 809 と、を筐体部に用いることができる。

【0494】

フレーム 809 は、表示パネル 806 を保護する機能、駆動回路 810 の動作に伴い発生する電磁波を遮断する機能または放熱板としての機能を有する。

30

【0495】

金属、樹脂またはエラストマー等を、上部カバー 801、下部カバー 802 またはフレーム 809 に用いることができる。

【0496】

《バッテリー 811》

バッテリー 811 は、電力を供給する機能を備える。

【0497】

なお、偏光板、位相差板、プリズムシートなどの部材を入出力装置 800 に用いることができる。

40

【0498】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【0499】

(実施の形態 6)

本実施の形態では、本発明の一態様の情報処理装置の構成について、図 27 乃至図 30 を参照しながら説明する。

【0500】

図 27 (A) は、情報処理装置 200 の構成を説明するブロック図である。図 27 (B)

50

および図27(C)は、情報処理装置200の外観の一例を説明する投影図である。

【0501】

図28(A)は、表示部230の構成を説明するブロック図である。図28(B)は、表示部230Bの構成を説明するブロック図である。図28(C)は、画素232(i, j)の構成を説明する回路図である。

【0502】

<情報処理装置の構成例>

本実施の形態で説明する情報処理装置200は、演算装置210と入出力装置220と、を有する(図27(A)参照)。

【0503】

そして、演算装置210は、位置情報P1を供給され、画像情報Vおよび制御情報を供給する機能を備える。

【0504】

入出力装置220は、位置情報P1を供給する機能を備え、画像情報Vおよび制御情報を供給される。

【0505】

入出力装置220は、画像情報Vを表示する表示部230および位置情報P1を供給する入力部240を備える。

【0506】

また、表示部230は、第1の表示素子および第1の表示素子と重なる第2の表示素子を備える。また、第1の表示素子を駆動する第1の画素回路および第2の表示素子を駆動する第2の画素回路を備える。

【0507】

入力部240は、ポインタの位置を検知して、位置に基づいて決定された位置情報P1を供給する機能を備える。

【0508】

演算装置210は、位置情報P1に基づいてポインタの移動速度を決定する機能を備える。

【0509】

演算装置210は、画像情報Vのコントラストまたは明るさを移動速度に基づいて決定する機能を備える。

【0510】

本実施の形態で説明する情報処理装置200は、位置情報P1を供給し、画像情報を供給される入出力装置220と、位置情報P1を供給され画像情報Vを供給する演算装置210と、を含んで構成され、演算装置210は、位置情報P1の移動速度に基づいて画像情報Vのコントラストまたは明るさを決定する機能を備える。

【0511】

これにより、画像情報の表示位置を移動する際に、使用者の目に与える負担を軽減することができ、使用者の目にやさしい表示をすることができる。また、消費電力を低減し、直射日光等の明るい場所においても優れた視認性を提供できる。その結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。

【0512】

<構成>

本発明の一態様は、演算装置210または入出力装置220を備える。

【0513】

《演算装置210》

演算装置210は、演算部211および記憶部212を備える。また、伝送路214および入出力インターフェース215を備える(図27(A)参照)。

【0514】

《演算部211》

10

20

30

40

50

演算部 2 1 1 は、例えばプログラムを実行する機能を備える。例えば、実施の形態 7 で説明する CPU を用いることができる。これにより、消費電力を十分に低減することができる。

【 0 5 1 5 】

《 記憶部 2 1 2 》

記憶部 2 1 2 は、例えば演算部 2 1 1 が実行するプログラム、初期情報、設定情報または画像等を記憶する機能を有する。

【 0 5 1 6 】

具体的には、ハードディスク、フラッシュメモリまたは酸化物半導体を含むトランジスタを用いたメモリ等を用いることができる。

10

【 0 5 1 7 】

《 入出力インターフェース 2 1 5、伝送路 2 1 4 》

入出力インターフェース 2 1 5 は端子または配線を備え、情報を供給し、情報を供給される機能を備える。例えば、伝送路 2 1 4 と電氣的に接続することができる。また、入出力装置 2 2 0 と電氣的に接続することができる。

【 0 5 1 8 】

伝送路 2 1 4 は配線を備え、情報を供給し、情報を供給される機能を備える。例えば、入出力インターフェース 2 1 5 と電氣的に接続することができる。また、演算部 2 1 1、記憶部 2 1 2 または入出力インターフェース 2 1 5 と電氣的に接続することができる。

【 0 5 1 9 】

《 入出力装置 2 2 0 》

入出力装置 2 2 0 は、表示部 2 3 0、入力部 2 4 0、検知部 2 5 0 または通信部 2 9 0 を備える。

20

【 0 5 2 0 】

《 表示部 2 3 0 》

表示部 2 3 0 は、表示領域 2 3 1 と、駆動回路 GD と、駆動回路 SD と、を有する ( 図 2 8 ( A ) 参照 )。例えば、実施の形態 1 で説明する表示パネルを用いることができる。これにより、消費電力を低減することができる。

【 0 5 2 1 】

表示領域 2 3 1 は、単数または複数の画素 2 3 2 (  $i, j$  ) と、行方向に配設される画素 2 3 2 (  $i, j$  ) と電氣的に接続される走査線  $G 1 ( i )$  および走査線  $G 2 ( i )$  と、行方向と交差する列方向に配設される画素 2 3 2 (  $i, j$  ) と電氣的に接続される信号線  $S 1 ( j )$  および信号線  $S 2 ( j )$  と、を備える。なお、 $i$  は 1 以上  $m$  以下の整数であり、 $j$  は 1 以上  $n$  以下の整数であり、 $m$  および  $n$  は 1 以上の整数である。

30

【 0 5 2 2 】

なお、画素 2 3 2 (  $i, j$  ) は、走査線  $G 1 ( i )$ 、走査線  $G 2 ( i )$ 、信号線  $S 1 ( j )$ 、信号線  $S 2 ( j )$ 、配線 ANO、配線 C S COM、配線 V COM 1 および配線 V COM 2 と電氣的に接続される ( 図 2 8 ( C ) 参照 )。

【 0 5 2 3 】

また、表示部は、複数の駆動回路を有することができる。例えば、表示部 2 3 0 B は、駆動回路 GDA および駆動回路 GDB を有することができる ( 図 2 8 ( B ) 参照 )。

40

【 0 5 2 4 】

《 駆動回路 GD 》

駆動回路 GD は、制御情報に基づいて選択信号を供給する機能を有する。

【 0 5 2 5 】

一例を挙げれば、制御情報に基づいて、30 Hz 以上、好ましくは 60 Hz 以上の頻度で一の走査線に選択信号を供給する機能を備える。これにより、動画像をなめらかに表示することができる。

【 0 5 2 6 】

例えば、制御情報に基づいて、30 Hz 未満、好ましくは 1 Hz 未満より好ましくは一分

50

に一回未満の頻度で一の走査線に選択信号を供給する機能を備える。これにより、フリッカーが抑制された状態で静止画像を表示することができる。

【0527】

また、例えば、複数の駆動回路を備える場合、駆動回路GDAが選択信号を供給する頻度と、駆動回路GDBが選択信号を供給する頻度を、異ならせることができる。具体的には、動画像を滑らかに表示する領域に、静止画像をフリッカーが抑制された状態で表示する領域より高い頻度で選択信号を供給することができる。

【0528】

《駆動回路SD》

駆動回路SDは、画像情報Vに基づいて画像信号を供給する機能を有する。

10

【0529】

《画素232(i, j)》

画素232(i, j)は、第1の表示素子235LCおよび第1の表示素子235LCと重なる第2の表示素子235ELを備える。また、第1の表示素子235LCおよび第2の表示素子235ELを駆動する画素回路を備える(図28(C)参照)。

【0530】

《第1の表示素子235LC》

例えば、光の反射または透過を制御する機能を備える表示素子を、表示素子235LCに用いることができる。例えば、液晶素子と偏光板を組み合わせた構成またはシャッター方式のMEMS表示素子等を用いることができる。反射型の表示素子を用いることにより、表示パネルの消費電力を抑制することができる。具体的には、反射型の液晶表示素子を表示素子235LCに用いることができる。

20

【0531】

第1の表示素子235LCは、第1電極と、第2電極と、液晶層と、を有する。液晶層は、第1電極および第2電極の間の電圧を用いて配向を制御することができる液晶材料を含む。例えば、液晶層の厚さ方向(縦方向ともいう)、横方向または斜め方向の電界を、液晶材料の配向を制御する電界に用いることができる。

【0532】

《第2の表示素子235EL》

例えば、光を射出する機能を備える表示素子を第2の表示素子235ELに用いることができる。具体的には、有機EL素子を用いることができる。

30

【0533】

具体的には、白色の光を射出する機能を備える有機EL素子を第2の表示素子235ELに用いることができる。または、青色の光、緑色の光または赤色の光を射出する有機EL素子を第2の表示素子235ELに用いることができる。

【0534】

《画素回路》

第1の表示素子または第2の表示素子を駆動する機能を備える回路を画素回路に用いることができる。

【0535】

スイッチ、トランジスタ、ダイオード、抵抗素子、インダクタまたは容量素子等を画素回路に用いることができる。

40

【0536】

例えば、単数または複数のトランジスタをスイッチに用いることができる。または、並列に接続された複数のトランジスタ、直列に接続された複数のトランジスタ、直列と並列が組み合わせられて接続された複数のトランジスタを、一のスイッチに用いることができる。

【0537】

《トランジスタ》

例えば、同一の工程で形成することができる半導体膜を駆動回路および画素回路のトランジスタに用いることができる。

50

## 【0538】

例えば、ボトムゲート型のトランジスタまたはトップゲート型のトランジスタなどを用いることができる。

## 【0539】

ところで、例えば、アモルファスシリコンを半導体を用いるボトムゲート型のトランジスタの製造ラインは、酸化物半導体を半導体を用いるボトムゲート型のトランジスタの製造ラインに容易に改造できる。また、例えばポリシリコンを半導体を用いるトップゲート型の製造ラインは、酸化物半導体を半導体を用いるトップゲート型のトランジスタの製造ラインに容易に改造できる。

## 【0540】

例えば、14族の元素を含む半導体を用いるトランジスタを利用することができる。具体的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜に用いたトランジスタを用いることができる。

## 【0541】

なお、半導体にポリシリコンを用いるトランジスタの作製に要する温度は、半導体に単結晶シリコンを用いるトランジスタに比べて低い。

## 【0542】

また、ポリシリコンを半導体を用いるトランジスタの電界効果移動度は、アモルファスシリコンを半導体を用いるトランジスタに比べて高い。これにより、画素の開口率を向上することができる。また、極めて高い精細度で設けられた画素と、ゲート駆動回路およびソース駆動回路を同一の基板上に形成することができる。その結果、電子機器を構成する部品数を低減することができる。

## 【0543】

また、ポリシリコンを半導体を用いるトランジスタの信頼性は、アモルファスシリコンを半導体を用いるトランジスタに比べて優れる。

## 【0544】

例えば、酸化物半導体を用いるトランジスタを利用することができる。具体的には、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導体膜に用いることができる。

## 【0545】

一例を挙げれば、オフ状態におけるリーク電流が、半導体膜にアモルファスシリコンを用いたトランジスタより小さいトランジスタを用いることができる。具体的には、半導体膜に酸化物半導体を用いたトランジスタを用いることができる。

## 【0546】

これにより、画素回路が画像信号を保持することができる時間を、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路が保持することができる時間より長くすることができる。具体的には、フリッカーの発生を抑制しながら、選択信号を30Hz未満、好ましくは1Hz未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、情報処理装置の使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を低減することができる。

## 【0547】

また、例えば、化合物半導体を用いるトランジスタを利用することができる。具体的には、ガリウムヒ素を含む半導体を半導体膜に用いることができる。

## 【0548】

例えば、有機半導体を用いるトランジスタを利用することができる。具体的には、ポリアセン類またはグラフェンを含む有機半導体を半導体膜に用いることができる。

## 【0549】

## 《入力部240》

さまざまなヒューマンインターフェイス等を入力部240に用いることができる(図27

10

20

30

40

50

(A)参照)。

【0550】

例えば、キーボード、マウス、タッチセンサ、マイクまたはカメラ等を入力部240に用いることができる。なお、表示部230に重なる領域を備えるタッチセンサを用いることができる。表示部230と表示部230に重なる領域を備えるタッチセンサを備える入出力装置を、タッチパネルとすることができる。

【0551】

例えば、使用者は、タッチパネルに触れた指をポインタに用いて様々なジェスチャー(タップ、ドラッグ、スワイプまたはピンチイン等)をすることができる。

【0552】

例えば、演算装置210は、タッチパネルに接触する指の位置または軌跡等の情報を解析し、解析結果が所定の条件を満たすとき、特定のジェスチャーが供給されたとすることができる。これにより、使用者は、所定のジェスチャーにあらかじめ関連付けられた所定の操作命令を、当該ジェスチャーを用いて供給できる。

【0553】

一例を挙げれば、使用者は、画像情報の表示位置を変更する「スクロール命令」を、タッチパネルに沿ってタッチパネルに接触する指を移動するジェスチャーを用いて供給できる。

【0554】

《検知部250》

検知部250は、周囲の状態を検知して情報P2を取得する機能を備える。

【0555】

例えば、カメラ、加速度センサ、方位センサ、圧力センサ、温度センサ、湿度センサ、照度センサまたはGPS(Global Positioning System)信号受信回路等を、検知部250に用いることができる。

【0556】

例えば、検知部250の照度センサが検知した周囲の明るさを、演算装置210が、所定の照度と比較して十分に明るいと判断した場合、画像情報を第1の表示素子235LCを使用して表示する。または、薄暗いと判断した場合、画像情報を第1の表示素子235LCおよび第2の表示素子235ELを使用して表示する。または、暗いと判断した場合、画像情報を第2の表示素子235ELを使用して表示する。

【0557】

具体的には、反射型の液晶素子またはノおよび有機EL素子を用いて、周囲の明るさに基づいて画像を表示する。

【0558】

これにより、例えば、外光の強い環境において反射型の表示素子を用い、薄暗い環境において自発光型の表示素子を用いて画像情報を表示することができる。その結果、消費電力が低減された、利便性または信頼性に優れた新規な情報処理装置を提供することができる。

【0559】

例えば、環境光の色度を検出する機能を備えるセンサを検知部250に用いることができる。具体的には、CCDカメラ等を用いることができる。これにより、例えば、検知部250が検出した環境光の色度に基づいて、ホワイトバランスの偏りを補うことができる。

【0560】

具体的には、第1のステップにおいて、環境光のホワイトバランスの偏りを検知する。

【0561】

第2のステップにおいて、第1の表示素子を用いて環境光を反射して表示する画像に不足する色の光の強さを予測する。

【0562】

第3のステップにおいて、第1の表示素子を用いて環境光を反射し、第2の表示素子を用

10

20

30

40

50

いて不足する色の光を補うように光を射出して、画像を表示する。

【0563】

これにより、ホワイトバランスが偏った環境光を第1の表示素子が反射する光と、第2の表示素子が射出する光を用いて、ホワイトバランスの偏りが補正された表示をすることができる。その結果、消費電力が低減された、またはホワイトバランスが整えられた画像を表示することができる、利便性または信頼性に優れた新規な情報処理装置を提供することができる。

【0564】

《通信部290》

通信部290は、ネットワークに情報を供給し、ネットワークから情報を取得する機能を備える。

【0565】

《プログラム》

図29および図30を参照しながら、本発明の一態様を、本発明の一態様のプログラムを用いて説明する。

【0566】

図29(A)は、本発明の一態様のプログラムの主の処理を説明するフローチャートであり、図29(B)は、割り込み処理を説明するフローチャートである。

【0567】

図30は、表示部230に画像情報を表示する方法を説明する模式図である。

【0568】

本発明の一態様のプログラムは、下記のステップを有するプログラムである(図29(A)参照)。

【0569】

第1のステップにおいて、設定を初期化する(図29(A)(S1)参照)。

【0570】

一例を挙げれば、所定の画像情報と第2のモードを初期設定に用いることができる。

【0571】

例えば、静止画像を所定の画像情報に用いることができる。または、選択信号を30Hz未満、好ましくは1Hz未満より好ましくは一分に一回未満の頻度で供給するモードを第2のモードに用いることができる。

【0572】

第2のステップにおいて、割り込み処理を許可する(図29(A)(S2)参照)。なお、割り込み処理が許可された演算装置は、主の処理と並行して割り込み処理を行うことができる。割り込み処理から主の処理に復帰した演算装置は、割り込み処理をして得た結果を主の処理に反映することができる。

【0573】

なお、カウンタの値が初期値であるとき、演算装置に割り込み処理をさせ、割り込み処理から復帰する際に、カウンタを初期値以外の値としてもよい。これにより、プログラムを起動した後に常に割り込み処理をさせることができる。

【0574】

第3のステップにおいて、第1のステップまたは割り込み処理において選択された、所定のモードで画像情報を表示する(図29(A)(S3)参照)。

【0575】

一例を挙げれば、初期設定に基づいて、第2のモードで所定の画像情報を表示する。

【0576】

具体的には、30Hz未満、好ましくは1Hz未満より好ましくは一分に一回未満の頻度で一の走査線に選択信号を供給するモードを用いて、所定の画像情報を表示する。

【0577】

例えば、時刻T1に選択信号を供給し、表示部230に第1の画像情報PIC1を表示す

10

20

30

40

50

る（図30参照）。また、例えば1秒後の時刻T2に選択信号を供給し所定の画像情報を表示する。

【0578】

または、割り込み処理において所定のイベントが供給されない場合において、第2のモードで一の画像情報を表示する。

【0579】

例えば、時刻T5に選択信号を供給し、表示部230に第4の画像情報PIC4を表示する。また、例えば1秒後の時刻T6に選択信号を供給し同一の画像情報を表示する。なお、時刻T5から時刻T6までの期間は、時刻T1から時刻T2までの期間と同じにすることができる。

10

【0580】

一例を挙げれば、割り込み処理において、所定のイベントが供給された場合、第1のモードで所定の画像情報を表示する。

【0581】

具体的には、割り込み処理において、「ページめくり命令」と関連付けられたイベントが供給された場合、30Hz以上、好ましくは60Hz以上の頻度で一の走査線に選択信号を供給するモードを用いて、表示されている一の画像情報から他の画像情報に表示を切り替える。

【0582】

または、割り込み処理において、「スクロール命令」と関連付けられたイベントが供給された場合、30Hz以上、好ましくは60Hz以上の頻度で一の走査線に選択信号を供給するモードを用いて、表示されていた第1の画像情報PIC1の一部およびそれに連続する部分を含む第2の画像情報PIC2を表示する。

20

【0583】

これにより、例えば「ページめくり命令」に伴って画像が徐々に切り替わる動画像を滑らかに表示することができる。または、「スクロール命令」に伴って画像が徐々に移動する動画像を滑らかに表示することができる。

【0584】

具体的には、「スクロール命令」と関連付けられたイベントが供給された後の時刻T3に選択信号を供給し、表示位置等が変更された第2の画像情報PIC2を表示する（図30参照）。また、時刻T4に選択信号を供給し、さらに表示位置等が変更された第3の画像情報PIC3を表示する。なお、時刻T2から時刻T3までの期間、時刻T3から時刻T4までの期間および時刻T4から時刻T5までの期間は、時刻T1から時刻T2までの期間より短い。

30

【0585】

第4のステップにおいて、終了命令が供給された場合は第5のステップに進み、終了命令が供給されなかった場合は第3のステップに進むように選択する（図29（A）（S4）参照）。

【0586】

なお、例えば、割り込み処理において、終了命令を供給することができる。

40

【0587】

第5のステップにおいて、終了する（図29（A）（S5）参照）。

【0588】

割り込み処理は以下の第6のステップ乃至第9のステップを備える（図29（B）参照）。

【0589】

第6のステップにおいて、所定の期間の間に所定のイベントが供給された場合は、第7のステップに進み、所定のイベントが供給されなかった場合は、第8のステップに進む（図29（B）（S6）参照）。

【0590】

50

例えば、0.5秒未満好ましくは0.1秒未満を所定の期間とすることができる。

【0591】

また、例えば終了命令を関連付けたイベントを所定のイベントに含めることができる。

【0592】

第7のステップにおいて、第1のモードを選択する(図29(B)(S7)参照)。

【0593】

第8のステップにおいて、第2のモードを選択する(図29(B)(S8)参照)。

【0594】

第9のステップにおいて、割り込み処理から復帰する(図29(B)(S9)参照)。

【0595】

《所定のイベント》

様々な命令に様々なイベントを関連付けることができる。

【0596】

例えば、表示されている一の画像情報から他の画像情報に表示を切り替える「ページめくり命令」、一の画像情報の表示されている一部分の表示位置を移動して、一部分に連続する他の部分を表示する「スクロール命令」などがある。

【0597】

例えば、マウス等のポインティング装置を用いて供給する、「クリック」や「ドラッグ」等のイベント、指等をポインタに用いてタッチパネルに供給する、「タップ」、「ドラッグ」または「スワイプ」等のイベントを用いることができる。

【0598】

例えば、ポインタを用いて指し示すスライダーの位置、スワイプの速度、ドラッグの速度等を用いて、さまざまな命令に引数を与えることができる。

【0599】

具体的には、「ページめくり命令」を実行する際に用いるページをめくる速度などを決定する引数や、「スクロール命令」を実行する際に用いる表示位置を移動する速度などを決定する引数を与えることができる。

【0600】

また、例えば、ページをめくる速度または/およびスクロール速度に応じて、表示の明るさ、コントラストまたは色味を変化してもよい。

【0601】

具体的には、ページをめくる速度または/およびスクロール速度が所定の速度より速い場合に、速度と同期して表示の明るさが暗くなるように表示してもよい。

【0602】

または、ページをめくる速度または/およびスクロール速度が所定の速度より速い場合に、速度と同期してコントラストが低下するように表示してもよい。

【0603】

例えば、表示されている画像を目で追いかける速度を、所定の速度に用いることができる。

【0604】

また、画像情報に含まれる明るい階調の領域を暗い階調に近づけてコントラストを低下する方法を用いることができる。

【0605】

また、画像情報に含まれる暗い階調の領域を明るい階調に近づけてコントラストを低下する方法を用いることができる。

【0606】

具体的には、ページをめくる速度または/およびスクロール速度が所定の速度より速い場合に、速度と同期して黄色味が強くなるように表示してもよい。または、青みが弱くなるように表示してもよい。

【0607】

10

20

30

40

50

ところで、検知部 250 を用いて情報処理装置の使用環境を検知して、検知された情報に基づいて、画像情報を生成してもよい。例えば、環境の明るさ等を検知して、画像情報の背景に使用者の嗜好に合わせた色を用いることができる（図 27（B）参照）。

【0608】

ところで、通信部 290 を用いて特定の空間に配信された情報を受信して、受信した情報に基づいて、画像情報を生成してもよい。例えば、学校または大学等の教室で配信される教材を受信して表示して、教科書に用いることができる。または、企業等の会議室で配信される資料を受信して表示することができる（図 27（C）参照）。

【0609】

これにより、情報処理装置 200 を使用する使用者に好適な環境を提供することができる。

10

【0610】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【0611】

（実施の形態 7）

本実施の形態では、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）、およびそれを含む CPU について説明する。本実施の形態で説明する CPU は、例えば、実施の形態 6 で説明する情報処理装置に用いる事が出来る。

20

【0612】

<記憶装置>

電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図 31 に示す。なお、図 31（B）は図 31（A）を回路図で表したものである。

【0613】

図 31（A）及び（B）に示す半導体装置は、第 1 の半導体材料を用いたトランジスタ 3200 と第 2 の半導体材料を用いたトランジスタ 3300、および容量素子 3400 を有している。

【0614】

第 1 の半導体材料と第 2 の半導体材料は異なるエネルギーギャップを持つ材料とすることが好ましい。例えば、第 1 の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など）とし、第 2 の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、オフ電流が低い。

30

【0615】

トランジスタ 3300 は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ 3300 は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。

40

【0616】

図 31（B）において、第 1 の配線 3001 はトランジスタ 3200 のソース電極と電氣的に接続され、第 2 の配線 3002 はトランジスタ 3200 のドレイン電極と電氣的に接続されている。また、第 3 の配線 3003 はトランジスタ 3300 のソース電極またはドレイン電極の一方と電氣的に接続され、第 4 の配線 3004 はトランジスタ 3300 のゲート電極と電氣的に接続されている。そして、トランジスタ 3200 のゲート電極、およびトランジスタ 3300 のソース電極またはドレイン電極の他方は、容量素子 3400

50

の電極の一方と電気的に接続され、第5の配線3005は容量素子3400の電極の他方と電気的に接続されている。

【0617】

図31(A)に示す半導体装置では、トランジスタ3200のゲート電極の電位が保持可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。

【0618】

情報の書き込みおよび保持について説明する。まず、第4の配線3004の電位を、トランジスタ3300がオン状態となる電位にして、トランジスタ3300をオン状態とする。これにより、第3の配線3003の電位が、トランジスタ3200のゲート電極、および容量素子3400に与えられる。すなわち、トランジスタ3200のゲートには、所定の電荷が与えられる(書き込み)。ここでは、異なる二つの電位レベルを与える電荷(以下Lowレベル電荷、Highレベル電荷という)のいずれかが与えられるものとする。その後、第4の配線3004の電位を、トランジスタ3300がオフ状態となる電位にして、トランジスタ3300をオフ状態とすることにより、トランジスタ3200のゲートに与えられた電荷が保持される(保持)。

10

【0619】

トランジスタ3300のオフ電流は極めて小さいため、トランジスタ3200のゲートの電荷は長時間にわたって保持される。

【0620】

20

次に情報の読み出しについて説明する。第1の配線3001に所定の電位(定電位)を与えた状態で、第5の配線3005に適切な電位(読み出し電位)を与えると、トランジスタ3200のゲートに保持された電荷量に応じて、第2の配線3002は異なる電位をとる。一般に、トランジスタ3200をnチャンネル型とすると、トランジスタ3200のゲート電極にHighレベル電荷が与えられている場合の見かけのしきい値 $V_{th\_H}$ は、トランジスタ3200のゲート電極にLowレベル電荷が与えられている場合の見かけのしきい値 $V_{th\_L}$ より低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ3200を「オン状態」とするために必要な第5の配線3005の電位をいうものとする。したがって、第5の配線3005の電位を $V_{th\_H}$ と $V_{th\_L}$ の間の電位 $V_0$ とすることにより、トランジスタ3200のゲートに与えられた電荷を判別できる。例えば、書き込みにおいて、Highレベル電荷が与えられていた場合には、第5の配線3005の電位が $V_0 (> V_{th\_H})$ となれば、トランジスタ3200は「オン状態」となる。Lowレベル電荷が与えられていた場合には、第5の配線3005の電位が $V_0 (< V_{th\_L})$ となっても、トランジスタ3200は「オフ状態」のままである。このため、第2の配線3002の電位を判別することで、保持されている情報を読み出すことができる。

30

【0621】

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲートの状態にかかわらずトランジスタ3200が「オフ状態」となるような電位、つまり、 $V_{th\_H}$ より小さい電位を第5の配線3005に与えればよい。または、ゲートの状態にかかわらずトランジスタ3200が「オン状態」となるような電位、つまり、 $V_{th\_L}$ より大きい電位を第5の配線3005に与えればよい。

40

【0622】

図31(C)に示す半導体装置は、トランジスタ3200を設けていない点で図31(A)と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作が可能である。

【0623】

次に、図31(C)に示す半導体装置の情報の読み出しについて説明する。トランジスタ3300がオン状態となると、浮遊状態である第3の配線3003と容量素子3400

50

とが導通し、第3の配線3003と容量素子3400の間で電荷が再分配される。その結果、第3の配線3003の電位が変化する。第3の配線3003の電位の変化量は、容量素子3400の電極の一方の電位（または容量素子3400に蓄積された電荷）によって、異なる値をとる。

【0624】

例えば、容量素子3400の電極の一方の電位を $V$ 、容量素子3400の容量を $C$ 、第3の配線3003が有する容量成分を $CB$ 、電荷が再分配される前の第3の配線3003の電位を $VB0$ とすると、電荷が再分配された後の第3の配線3003の電位は、 $(CB \times VB0 + C \times V) / (CB + C)$ となる。従って、メモリセルの状態として、容量素子3400の電極の一方の電位が $V1$ と $V0$  ( $V1 > V0$ )の2状態をとるとすると、電位 $V1$ を保持している場合のビット線 $BL$ の電位 ( $= (CB \times VB0 + C \times V1) / (CB + C)$ ) は、電位 $V0$ を保持している場合のビット線 $BL$ の電位 ( $= (CB \times VB0 + C \times V0) / (CB + C)$ ) よりも高くなることわかる。

10

【0625】

そして、第3の配線3003の電位を所定の電位と比較することで、情報を読み出すことができる。

【0626】

この場合、メモリセルを駆動させるための駆動回路に上記第1の半導体材料が適用されたトランジスタを用い、トランジスタ3300として第2の半導体材料が適用されたトランジスタを駆動回路上に積層して設ける構成とすればよい。

20

【0627】

本実施の形態に示す半導体装置では、チャンネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。

【0628】

また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が生じない。すなわち、本実施の形態に示す半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。

30

【0629】

なお、上記の記憶装置は、例えば、CPU (Central Processing Unit) の他に、DSP (Digital Signal Processor)、カスタムLSI、PLD (Programmable Logic Device) 等のLSI、RF (Radio Frequency) デバイスにも応用可能である。

40

【0630】

< CPU >

以下で、上記の記憶装置を含むCPUについて説明する。

【0631】

図32は、上記の記憶装置を含むCPUの一例の構成を示すブロック図である。

【0632】

図32に示すCPUは、基板1190上に、ALU1191 (ALU: Arithmetic logic unit、演算回路)、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、タイミングコントローラ1195、レジスタ1196、レジスタコントローラ1197、バスインターフェース

50

1198 (Bus I/F)、書き換え可能なROM 1199、及びROMインターフェース1189 (ROM I/F)を有している。基板1190は、半導体基板、SOI基板、ガラス基板などを用いる。ROM 1199及びROMインターフェース1189は、別チップに設けてもよい。もちろん、図32に示すCPUは、その構成を簡略化して示した一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。例えば、図32に示すCPUまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、CPUが内部演算回路やデータバスで扱えるビット数は、例えば8ビット、16ビット、32ビット、64ビットなどとすることができる。

#### 【0633】

バスインターフェース1198を介してCPUに入力された命令は、インストラクションデコーダ1193に入力され、デコードされた後、ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195に入力される。

#### 【0634】

ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195は、デコードされた命令に基づき、各種制御を行なう。具体的にALUコントローラ1192は、ALU 1191の動作を制御するための信号を生成する。また、インタラプトコントローラ1194は、CPUのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ1197は、レジスタ1196のアドレスを生成し、CPUの状態に応じてレジスタ1196の読み出しや書き込みを行なう。

#### 【0635】

また、タイミングコントローラ1195は、ALU 1191、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、及びレジスタコントローラ1197の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ1195は、基準クロック信号を元に、内部クロック信号を生成する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。

#### 【0636】

図32に示すCPUでは、レジスタ1196に、メモリセルが設けられている。

#### 【0637】

図32に示すCPUにおいて、レジスタコントローラ1197は、ALU 1191からの指示に従い、レジスタ1196における保持動作の選択を行う。すなわち、レジスタ1196が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ1196内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ1196内のメモリセルへの電源電圧の供給を停止することができる。

#### 【0638】

図33は、レジスタ1196として用いることのできる記憶素子の回路図の一例である。記憶素子1200は、電源遮断で記憶データが揮発する回路1201と、電源遮断で記憶データが揮発しない回路1202と、スイッチ1203と、スイッチ1204と、論理素子1206と、容量素子1207と、選択機能を有する回路1220と、を有する。回路1202は、容量素子1208と、トランジスタ1209と、トランジスタ1210と、を有する。なお、記憶素子1200は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していても良い。

#### 【0639】

ここで、回路1202には、上述した記憶装置を用いることができる。記憶素子120

10

20

30

40

50

0への電源電圧の供給が停止した際、回路1202のトランジスタ1209のゲートには接地電位(0V)、またはトランジスタ1209がオフする電位が入力され続ける構成とする。例えば、トランジスタ1209のゲートが抵抗等の負荷を介して接地される構成とする。

#### 【0640】

スイッチ1203は、一導電型(例えば、nチャネル型)のトランジスタ1213を用いて構成され、スイッチ1204は、一導電型とは逆の導電型(例えば、pチャネル型)のトランジスタ1214を用いて構成した例を示す。ここで、スイッチ1203の第1の端子はトランジスタ1213のソースとドレインの一方に対応し、スイッチ1203の第2の端子はトランジスタ1213のソースとドレインの他方に対応し、スイッチ1203はトランジスタ1213のゲートに入力される制御信号RDによって、第1の端子と第2の端子の間の導通または非導通(つまり、トランジスタ1213のオン状態またはオフ状態)が選択される。スイッチ1204の第1の端子はトランジスタ1214のソースとドレインの一方に対応し、スイッチ1204の第2の端子はトランジスタ1214のソースとドレインの他方に対応し、スイッチ1204はトランジスタ1214のゲートに入力される制御信号RDによって、第1の端子と第2の端子の間の導通または非導通(つまり、トランジスタ1214のオン状態またはオフ状態)が選択される。

#### 【0641】

トランジスタ1209のソースとドレインの一方は、容量素子1208の一对の電極のうち的一方、及びトランジスタ1210のゲートと電氣的に接続される。ここで、接続部分をノードN2とする。トランジスタ1210のソースとドレインの一方は、低電源電位を供給することのできる配線(例えばGND線)に電氣的に接続され、他方は、スイッチ1203の第1の端子(トランジスタ1213のソースとドレインの一方)と電氣的に接続される。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)はスイッチ1204の第1の端子(トランジスタ1214のソースとドレインの一方)と電氣的に接続される。スイッチ1204の第2の端子(トランジスタ1214のソースとドレインの他方)は電源電位VDDを供給することのできる配線と電氣的に接続される。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)と、スイッチ1204の第1の端子(トランジスタ1214のソースとドレインの一方)と、論理素子1206の入力端子と、容量素子1207の一对の電極のうち的一方と、は電氣的に接続される。ここで、接続部分をノードN1とする。容量素子1207の一对の電極のうち他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位(GND等)または高電源電位(VDD等)が入力される構成とすることができる。容量素子1207の一对の電極のうち他方は、低電源電位を供給することのできる配線(例えばGND線)と電氣的に接続される。容量素子1208の一对の電極のうち他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位(GND等)または高電源電位(VDD等)が入力される構成とすることができる。容量素子1208の一对の電極のうち他方は、低電源電位を供給することのできる配線(例えばGND線)と電氣的に接続される。

#### 【0642】

なお、容量素子1207及び容量素子1208は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。

#### 【0643】

トランジスタ1209の第1ゲート(第1のゲート電極)には、制御信号WEが入力される。スイッチ1203及びスイッチ1204は、制御信号WEとは異なる制御信号RDによって第1の端子と第2の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第1の端子と第2の端子の間が導通状態のとき他方のスイッチの第1の端子と第2の端子の間は非導通状態となる。

#### 【0644】

トランジスタ1209のソースとドレインの他方には、回路1201に保持されたデー

10

20

30

40

50

タに対応する信号が入力される。図33では、回路1201から出力された信号が、トランジスタ1209のソースとドレインの他方に入力される例を示した。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号は、論理素子1206によってその論理値が反転された反転信号となり、回路1220を介して回路1201に入力される。

#### 【0645】

なお、図33では、スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号は、論理素子1206及び回路1220を介して回路1201に入力する例を示したがこれに限定されない。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号が、論理値を反転させられることなく、回路1201に入力されてもよい。例えば、回路1201内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合には、スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号を当該ノードに入力することができる。

10

#### 【0646】

また、図33において、記憶素子1200に用いられるトランジスタのうち、トランジスタ1209以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板1190にチャンネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコン基板にチャンネルが形成されるトランジスタとすることができる。また、記憶素子1200に用いられるトランジスタ全てを、チャンネルが酸化物半導体膜で形成されるトランジスタとすることもできる。または、記憶素子1200は、トランジスタ1209以外にも、チャンネルが酸化物半導体膜で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板1190にチャンネルが形成されるトランジスタとすることもできる。

20

#### 【0647】

図33における回路1201には、例えばフリップフロップ回路を用いることができる。また、論理素子1206としては、例えばインバータやクロックドインバータ等を用いることができる。

#### 【0648】

本実施の形態に示す半導体装置では、記憶素子1200に電源電圧が供給されない間は、回路1201に記憶されていたデータを、回路1202に設けられた容量素子1208によって保持することができる。

30

#### 【0649】

また、酸化物半導体膜にチャンネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体膜にチャンネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャンネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、酸化物半導体膜にチャンネルが形成されるトランジスタをトランジスタ1209として用いることによって、記憶素子1200に電源電圧が供給されない間も容量素子1208に保持された信号は長期間にわたり保たれる。こうして、記憶素子1200は電源電圧の供給が停止した間も記憶内容(データ)を保持することが可能である。

40

#### 【0650】

また、スイッチ1203及びスイッチ1204を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路1201が元のデータを保持しなおすまでの時間を短くすることができる。

#### 【0651】

また、回路1202において、容量素子1208によって保持された信号はトランジスタ1210のゲートに入力される。そのため、記憶素子1200への電源電圧の供給が再開された後、容量素子1208によって保持された信号を、トランジスタ1210の状態(オン状態、またはオフ状態)に変換して、回路1202から読み出すことができる。それ故、容量素子1208に保持された信号に対応する電位が多少変動していても、元の信

50

号を正確に読み出すことが可能である。

【0652】

このような記憶素子1200を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。

【0653】

なお、本実施の形態では、記憶素子1200をCPUに用いる例として説明したが、記憶素子1200は、DSP、カスタムLSI、PLD等のLSI、RFデバイスにも応用可能である。

【0654】

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせ実施することができる。

【0655】

(実施の形態8)

本実施の形態では、本発明の一態様の表示パネルを有する表示モジュール及び電子機器について、図34を用いて説明を行う。

【0656】

図34(A)乃至図34(G)は、電子機器を示す図である。これらの電子機器は、筐体5000、表示部5001、スピーカ5003、LEDランプ5004、操作キー5005(電源スイッチ、又は操作スイッチを含む)、接続端子5006、センサ5007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン5008、等を有することができる。

【0657】

図34(A)はモバイルコンピュータであり、上述したものの他に、スイッチ5009、赤外線ポート5010、等を有することができる。図34(B)は記録媒体を備えた携帯型の画像再生装置(たとえば、DVD再生装置)であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図34(C)はゴーグル型ディスプレイであり、上述したものの他に、第2表示部5002、支持部5012、イヤホン5013、等を有することができる。図34(D)は携帯型遊技機であり、上述したものの他に、記録媒体読込部5011、等を有することができる。図34(E)はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ5014、シャッターボタン5015、受像部5016、等を有することができる。図34(F)は携帯型遊技機であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図34(G)は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器5017、等を有することができる。

【0658】

図34(A)乃至図34(G)に示す電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な

10

20

30

40

50

画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図34（A）乃至図34（G）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。

【0659】

図34（H）は、スマートウォッチであり、筐体7302、表示パネル7304、操作ボタン7311、7312、接続端子7313、バンド7321、留め金7322、等を有する。

10

【0660】

ベゼル部分を兼ねる筐体7302に搭載された表示パネル7304は、非矩形形状の表示領域を有している。なお、表示パネル7304としては、矩形形状の表示領域としてもよい。表示パネル7304は、時刻を表すアイコン7305、その他のアイコン7306等を表示することができる。

【0661】

なお、図34（H）に示すスマートウォッチは、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。

20

【0662】

また、筐体7302の内部に、スピーカ、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン等を有することができる。なお、スマートウォッチは、発光素子をその表示パネル7304に用いることにより作製することができる。

【0663】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

30

【0664】

例えば、本明細書等において、XとYとが接続されている、と明示的に記載されている場合は、XとYとが電氣的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。

【0665】

ここで、X、Yは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

40

【0666】

XとYとが直接的に接続されている場合の一例としては、XとYとの電氣的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、XとYとの間に接続されていない場合であり、XとYとの電氣的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、XとYとが、接続されている場合である。

【0667】

50

XとYとが電氣的に接続されている場合の一例としては、XとYとの電氣的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、XとYとの間に1個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、XとYとが電氣的に接続されている場合は、XとYとが直接的に接続されている場合を含むものとする。

**【0668】**

XとYとが機能的に接続されている場合の一例としては、XとYとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、NAND回路、NOR回路など）、信号変換回路（DA変換回路、AD変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフト回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロウ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、XとYとの間に1個以上接続されることが可能である。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号がYへ伝達される場合は、XとYとは機能的に接続されているものとする。なお、XとYとが機能的に接続されている場合は、XとYとが直接的に接続されている場合と、XとYとが電氣的に接続されている場合とを含むものとする。

**【0669】**

なお、XとYとが電氣的に接続されている、と明示的に記載されている場合は、XとYとが電氣的に接続されている場合（つまり、XとYとの間に別の素子又は別の回路を挟んで接続されている場合）と、XとYとが機能的に接続されている場合（つまり、XとYとの間に別の回路を挟んで機能的に接続されている場合）と、XとYとが直接接続されている場合（つまり、XとYとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電氣的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。

**【0670】**

なお、例えば、トランジスタのソース（又は第1の端子など）が、Z1を介して（又は介さず）、Xと電氣的に接続され、トランジスタのドレイン（又は第2の端子など）が、Z2を介して（又は介さず）、Yと電氣的に接続されている場合や、トランジスタのソース（又は第1の端子など）が、Z1の一部と直接的に接続され、Z1の別の一部がXと直接的に接続され、トランジスタのドレイン（又は第2の端子など）が、Z2の一部と直接的に接続され、Z2の別の一部がYと直接的に接続されている場合は、以下のように表現することが出来る。

**【0671】**

例えば、「XとYとトランジスタのソース（又は第1の端子など）とドレイン（又は第2の端子など）とは、互いに電氣的に接続されており、X、トランジスタのソース（又は第1の端子など）、トランジスタのドレイン（又は第2の端子など）、Yの順序で電氣的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第1の端子など）は、Xと電氣的に接続され、トランジスタのドレイン（又は第2の端子など）はYと電氣的に接続され、X、トランジスタのソース（又は第1の端子など）、トランジスタのドレイン（又は第2の端子など）、Yは、この順序で電氣的に接続されている」と表現することができる。または、「Xは、トランジスタのソース（又は第1の端子など）とドレイン（又は第2の端子など）とを介して、Yと電氣的に接続され、X、トランジスタのソース（又は第1の端子など）、トランジスタのドレイン（又は第2の端子など）、Yは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トラ

10

20

30

40

50

ンジスタのソース（又は第 1 の端子など）と、ドレイン（又は第 2 の端子など）とを、区別して、技術的範囲を決定することができる。

【0672】

または、別の表現方法として、例えば、「トランジスタのソース（又は第 1 の端子など）は、少なくとも第 1 の接続経路を介して、X と電氣的に接続され、前記第 1 の接続経路は、第 2 の接続経路を有しておらず、前記第 2 の接続経路は、トランジスタを介した、トランジスタのソース（又は第 1 の端子など）とトランジスタのドレイン（又は第 2 の端子など）との間の経路であり、前記第 1 の接続経路は、Z 1 を介した経路であり、トランジスタのドレイン（又は第 2 の端子など）は、少なくとも第 3 の接続経路を介して、Y と電氣的に接続され、前記第 3 の接続経路は、前記第 2 の接続経路を有しておらず、前記第 3 の接続経路は、Z 2 を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第 1 の端子など）は、少なくとも第 1 の接続経路によって、Z 1 を介して、X と電氣的に接続され、前記第 1 の接続経路は、第 2 の接続経路を有しておらず、前記第 2 の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第 2 の端子など）は、少なくとも第 3 の接続経路によって、Z 2 を介して、Y と電氣的に接続され、前記第 3 の接続経路は、前記第 2 の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第 1 の端子など）は、少なくとも第 1 の電氣的パスによって、Z 1 を介して、X と電氣的に接続され、前記第 1 の電氣的パスは、第 2 の電氣的パスを有しておらず、前記第 2 の電氣的パスは、トランジスタのソース（又は第 1 の端子など）からトランジスタのドレイン（又は第 2 の端子など）への電氣的パスであり、トランジスタのドレイン（又は第 2 の端子など）は、少なくとも第 3 の電氣的パスによって、Z 2 を介して、Y と電氣的に接続され、前記第 3 の電氣的パスは、第 4 の電氣的パスを有しておらず、前記第 4 の電氣的パスは、トランジスタのドレイン（又は第 2 の端子など）からトランジスタのソース（又は第 1 の端子など）への電氣的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第 1 の端子など）と、ドレイン（又は第 2 の端子など）とを、区別して、技術的範囲を決定することができる。

【0673】

なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、X、Y、Z 1、Z 2 は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

【0674】

なお、回路図上は独立している構成要素同士が電氣的に接続しているように図示されている場合であっても、1 つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電氣的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

【符号の説明】

【0675】

A C F 1 異方性導電接続層  
 A F 1 配向膜  
 A F 2 配向膜  
 A N O 配線  
 C 1 容量素子  
 C 2 容量素子  
 C F 1 着色膜  
 C S C O M 配線  
 F P C 1 フレキシブルプリント基板

10

20

30

40

50

G 1	走査線	
G 2	走査線	
G D	駆動回路	
G D A	駆動回路	
G D B	駆動回路	
K B 1	構造体	
M	トランジスタ	
M A	トランジスタ	
M B	トランジスタ	
M C	トランジスタ	10
M D	トランジスタ	
M D A	トランジスタ	
M D B	トランジスタ	
M D C	トランジスタ	
N 1	ノード	
N 2	ノード	
P 1	位置情報	
P 2	情報	
P I C 1	画像情報	
P I C 2	画像情報	20
P I C 3	画像情報	
P I C 4	画像情報	
S 1	信号線	
S 2	信号線	
S D	駆動回路	
S W 1	スイッチ	
S W 1 A	スイッチ	
S W 1 B	スイッチ	
S W 1 C	スイッチ	
S W 2	スイッチ	30
T 1	時刻	
T 2	時刻	
T 3	時刻	
T 4	時刻	
T 5	時刻	
T 6	時刻	
V 0	電位	
V 1	電位	
V C O M 1	配線	
V C O M 2	配線	40
V D D	電源電位	
1 0 0	トランジスタ	
1 0 2	基板	
1 0 4	導電膜	
1 0 6	絶縁膜	
1 0 7	絶縁膜	
1 0 8	酸化物半導体膜	
1 0 8 a	酸化物半導体膜	
1 0 8 b	酸化物半導体膜	
1 0 8 c	酸化物半導体膜	50

1 1 2 a	導電膜	
1 1 2 b	導電膜	
1 1 4	絶縁膜	
1 1 6	絶縁膜	
1 1 8	絶縁膜	
1 2 0 a	導電膜	
1 2 0 b	導電膜	
1 5 0	トランジスタ	
2 0 0	情報処理装置	
2 1 0	演算装置	10
2 1 1	演算部	
2 1 2	記憶部	
2 1 4	伝送路	
2 1 5	入出力インターフェース	
2 2 0	入出力装置	
2 3 0	表示部	
2 3 0 B	表示部	
2 3 1	表示領域	
2 3 2	画素	
2 3 5 E L	表示素子	20
2 3 5 L C	表示素子	
2 4 0	入力部	
2 5 0	検知部	
2 9 0	通信部	
5 0 1 A	絶縁膜	
5 0 1 C	絶縁膜	
5 0 4	導電膜	
5 0 5	接合層	
5 0 6	絶縁膜	
5 0 8	半導体膜	30
5 0 8 A	領域	
5 0 8 B	領域	
5 0 8 C	領域	
5 0 9	絶縁膜	
5 1 0	基板	
5 1 1 B	導電膜	
5 1 1 C	導電膜	
5 1 2 A	導電膜	
5 1 2 B	導電膜	
5 1 6	絶縁膜	40
5 1 8	絶縁膜	
5 1 9 B	端子	
5 1 9 C	端子	
5 2 0	機能層	
5 2 1	絶縁膜	
5 2 4	導電膜	
5 2 8	絶縁膜	
5 2 9	絶縁膜	
5 3 0	画素回路	
5 5 0	表示素子	50

5 5 1	電極	
5 5 2	電極	
5 5 3	発光性の有機化合物を含む層	
5 7 0	基板	
5 7 1	電極	
5 9 1	接続部	
5 9 1 A	接続部	
5 9 1 B	接続部	
5 9 1 C	接続部	
5 9 2	接続部	10
5 9 3	接続部	
5 9 3 B	接続部	
5 9 3 C	接続部	
5 9 4 B	開口部	
5 9 4 C	開口部	
5 9 5	開口部	
5 9 6 B	開口部	
7 0 0	表示パネル	
7 0 0 A	表示パネル	
7 0 0 B	表示パネル	20
7 0 0 C	表示パネル	
7 0 0 D	表示パネル	
7 0 0 E	表示パネル	
7 0 2	画素	
7 0 5	封止材	
7 5 0	表示素子	
7 5 1	電極	
7 5 1 A	電極	
7 5 1 H	開口部	
7 5 2	電極	30
7 5 3	液晶材料を含む層	
7 7 0	基板	
7 7 0 P	機能膜	
7 7 1	絶縁膜	
8 0 0	入出力装置	
8 0 1	上部カバー	
8 0 2	下部カバー	
8 0 3	F P C	
8 0 4	タッチセンサ	
8 0 5	F P C	40
8 0 6	表示パネル	
8 0 9	フレーム	
8 1 0	駆動回路	
8 1 1	バッテリー	
1 1 8 9	R O Mインターフェース	
1 1 9 0	基板	
1 1 9 1	A L U	
1 1 9 2	A L Uコントローラ	
1 1 9 3	インストラクションデコーダ	
1 1 9 4	インタラプトコントローラ	50


1 1 9 5	タイミングコントローラ	
1 1 9 6	レジスタ	
1 1 9 7	レジスタコントローラ	
1 1 9 8	バスインターフェース	
1 1 9 9	R O M	
1 2 0 0	記憶素子	
1 2 0 1	回路	
1 2 0 2	回路	
1 2 0 3	スイッチ	
1 2 0 4	スイッチ	10
1 2 0 6	論理素子	
1 2 0 7	容量素子	
1 2 0 8	容量素子	
1 2 0 9	トランジスタ	
1 2 1 0	トランジスタ	
1 2 1 3	トランジスタ	
1 2 1 4	トランジスタ	
1 2 2 0	回路	
3 0 0 1	配線	
3 0 0 2	配線	20
3 0 0 3	配線	
3 0 0 4	配線	
3 0 0 5	配線	
3 2 0 0	トランジスタ	
3 3 0 0	トランジスタ	
3 4 0 0	容量素子	
5 0 0 0	筐体	
5 0 0 1	表示部	
5 0 0 2	表示部	
5 0 0 3	スピーカ	30
5 0 0 4	L E Dランプ	
5 0 0 5	操作キー	
5 0 0 6	接続端子	
5 0 0 7	センサ	
5 0 0 8	マイクロフォン	
5 0 0 9	スイッチ	
5 0 1 0	赤外線ポート	
5 0 1 1	記録媒体読込部	
5 0 1 2	支持部	
5 0 1 3	イヤホン	40
5 0 1 4	アンテナ	
5 0 1 5	シャッターボタン	
5 0 1 6	受像部	
5 0 1 7	充電器	
7 3 0 2	筐体	
7 3 0 4	表示パネル	
7 3 0 5	アイコン	
7 3 0 6	アイコン	
7 3 1 1	操作ボタン	
7 3 1 2	操作ボタン	50









【 図 1 1 】




【 図 1 2 】



【 図 1 3 】



【 図 1 4 】













【図 27】




【図 29】



【図 28】




【図 30】




【 図 3 1 】


(A)




(B)




(C)




【 図 3 2 】



【 図 3 3 】



【 図 3 4 】



フロントページの続き

(51)Int.Cl.		F I		
<i>H 0 1 L</i>	<i>29/786</i>	<i>(2006.01)</i>	<i>H 0 1 L</i>	<i>29/78</i> <i>6 1 8 B</i>
<i>H 0 1 L</i>	<i>51/50</i>	<i>(2006.01)</i>	<i>H 0 1 L</i>	<i>29/78</i> <i>6 1 2 B</i>
<i>H 0 5 B</i>	<i>33/14</i>	<i>(2006.01)</i>	<i>H 0 5 B</i>	<i>33/14</i> <i>A</i>
<i>H 0 5 B</i>	<i>33/04</i>	<i>(2006.01)</i>	<i>H 0 5 B</i>	<i>33/14</i> <i>Z</i>
			<i>H 0 5 B</i>	<i>33/04</i>

(72)発明者 平形 吉晴  
 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内

審査官 新井 重雄

(56)参考文献 特開2003-076302(JP,A)  
 特開2013-213899(JP,A)  
 特開2015-052803(JP,A)  
 米国特許出願公開第2011/0292095(US,A1)  
 特開2014-222300(JP,A)  
 特開2014-038342(JP,A)  
 中国特許出願公開第102967979(CN,A)

(58)調査した分野(Int.Cl., DB名)

G 0 9 F    9 / 4 6  
 G 0 2 F    1 / 1 3 3 3  
 G 0 2 F    1 / 1 3 3 5  
 G 0 2 F    1 / 1 3 6 8  
 G 0 9 F    9 / 3 0 2  
 H 0 1 L    2 9 / 7 8 6  
 H 0 1 L    5 1 / 5 0  
 H 0 5 B    3 3 / 0 4  
 H 0 5 B    3 3 / 1 4