JP5197961B2 - マルチチップパッケージモジュールおよびその製造方法 - Google Patents

マルチチップパッケージモジュールおよびその製造方法 Download PDF

Info

Publication number
JP5197961B2
JP5197961B2 JP2006545467A JP2006545467A JP5197961B2 JP 5197961 B2 JP5197961 B2 JP 5197961B2 JP 2006545467 A JP2006545467 A JP 2006545467A JP 2006545467 A JP2006545467 A JP 2006545467A JP 5197961 B2 JP5197961 B2 JP 5197961B2
Authority
JP
Japan
Prior art keywords
package
die
substrate
inverted
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006545467A
Other languages
English (en)
Other versions
JP2007516616A (ja
Inventor
カーネゾス，マルコス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Inc
Original Assignee
Stats Chippac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Inc filed Critical Stats Chippac Inc
Publication of JP2007516616A publication Critical patent/JP2007516616A/ja
Application granted granted Critical
Publication of JP5197961B2 publication Critical patent/JP5197961B2/ja
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本出願は、発明の名称が「ダイの上にスタックされたインバーテッドパッケージを有するマルチチップパッケージモジュール」である２００３年１２月１７日に出願された米国仮出願第６０／５３０，４２３号の利益を主張する。
本発明は、マルチチップパッケージモジュールおよびその製造方法に関する。
携帯電話、モバイル・コンピュータ及び各種の消費者製品といった携帯用電子製品は、限られたフットプリントで最小限の厚さ及び重さでの高い半導体機能性及び高い半導体能力を少ないコストで要求する。これは、個々の半導体チップでの集積化を増大する方向で産業を発展させてきた。
最近では、産業は、「Ｚ軸」上の集積化を実施する、即ち、スタッキングチップを用いて一つのパッケージに五つのチップをスタックする、ということを始めてきた。これは、５×５ｍｍ〜４０×４０ｍｍの範囲でのワンチップパッケージのフットプリントを有する高密度チップ構造であって、技術発展により２．３ｍｍから０．５ｍｍに連続的に減少した厚みを達成する高密度チップ構造を提供する。スタックドダイパッケージのためのパッケージングコストは、シングルチップパッケージのためのパッケージングコストよりも益々高くなり、歩留まりは、個々のパッケージにおけるチップのパッケージングと比較して競争力のある最終コストを確実にするのに十分高い。
スタックドダイパッケージにおいてスタックされ得るいくつかのチップに対する主要な実際的な制限は、スタックドダイパッケージの低い最終試験歩留まりである。確かに、いくつかのパッケージにおける多少のチップは不良である。従って、個々のダイ検査歩留まりの製品である最終パッケージ検査歩留まりは、いつも１００％よりも著しく少ない。パッケージにおける一つのダイが設計の複雑さや技術のために低い歩留まりであると、最終パッケージ歩留まりは、たった二つのダイが各パッケージにスタックされたとしても、受け入れ難いほど低くなり得る。
特定の装置で使用されるために供給される各種のダイの寸法は著しく変化し、これは、スタックドダイパッケージの構造に挑戦する。例えば、従来のスタックドダイパッケージにおいて、上部のダイはメモリーダイであり、下部のダイはデジタル信号プロセッサ（ＤＳＰ：digital signal processor）である。組立作業員に好まれるメモリダイは、ＤＳＰダイよりも大きい。あるいは、パッケージにおいて近接したスタックドダイは、下部のダイと同じサイズあるいはそれよりも大きい上部のダイを備えるメモリダイである。ＤＳＰの歩留まりは、一般的に低く、スタックドダイパッケージにおける下部のダイがＤＳＰであると、それが基板上に置かれる後までにそれを検査することは実質的に不可能である。そして、ＤＳＰがワイヤボンドされると、検査中のハンドリングが露出ワイヤにダメージを与えるため、基板上のダイを検査することは実質的に不可能である。従って、従来のスタックドダイパッケージにおいて、上部のダイは、下部のダイが検査され得る前に下部のダイの上にスタックされなければならず、下部のダイが受け入れ難いプロセスにおける時点で判明されると、スタックドパッケージは、廃棄されなければならず、スペーサ及び上部のダイと、それらをスタックする処理ステップとが無駄となる。
スタックドダイパッケージにおける他の制限は、パッケージのパワー損失能力が低いことである。熱は、一つのダイから他のダイに伝達され、パッケージから出る熱損失の著しい経路は、はんだボールを通ってマザーボードに至る。パッケージの頂部を通る周囲への熱伝導は、成型コンパウンドが一般的に熱をよく伝導しないので、非常に限られる。
図１は、間がスペーサでスタックされる二つのダイを有する従来のスタックドダイパッケージの構造を示す断面図の略図である。符号１０にて示されるスタックドダイパッケージは、少なくとも一つの金属層を有する基板１２の上に取り付けられる第１ダイ１４と、第１ダイ１４の上にスタックされ、スペーサ２２によって第１ダイ１４と分離される第２ダイ２４とを含む。
各種の基板タイプの何れも、例えば、２〜６の金属層を備える積層体、あるいは、４〜８の金属層を備える組立基板、あるいは１〜２の金属層を備える可撓性ポリイミドテープ、あるいはセラミック多層基板を含んで用いられる。図１の例で示される基板１２は、誘電体１２０の向かい合った側に、二つの金属層１２１，１２３を有し、該二つの金属層１２１，１２３は、適切な回路を提供するためにパターンされ、バイアス１２２によって誘電体を通って接続される。
第１ダイ１４は、形式的には、図１の符号１３で示されるダイ取付エポキシとして参照される接着剤を用いて基板の表面に取り付けられ、図１の構造において、ダイが取り付けられる基板の表面は、「上部」表面として言及され、表面上の金属層は、「上部」金属層として言及されるが、ダイ取付表面は、特定の位置を必要としない。スペーサ２２は、接着剤２１によって第１ダイ１４の上方向（活動）表面に固定され、第２ダイ２４は、接着剤２３によってスペーサ２２の上方向表面に固定される。
図１のスタックドダイパッケージにおいて、ダイは、電気的接続を確立するために、基板の上部金属層上のワイヤボンドサイトにワイヤボンドされる。ワイヤボンド１６は、第１ダイ１４を基板に接続し、ワイヤボンド２６は、第２ダイ２４を基板に接続する。ダイ１４，２４及びワイヤボンド１６，２６は、ハンドリング操作を円滑にするために周囲や機械的負荷からの保護を提供し且つ識別のためのマークのための表面を提供する成型コンパウンド１７で（標準的な「チップスケールパッケージ」を作製するため、一般的には、配列成型及びソーシンギュレーションによって）カプセル化される。はんだボール１８は、コンピュータのような最終製品のマザーボード（図示しない）への相互接続を提供すべく、基板の下部金属層上のボンディングパッド上に環流される。はんだマスク１２５，１２７は、例えばワイヤボンド１６，２６とはんだボール１８とをボンディングするためのワイヤボンドサイトとボンディングパッドとの電気的な接続のため、ボンディングサイトで内在する金属を露呈させるべく、金属層１２１，１２３の上にパターンされる。
よく理解されるように、ワイヤボンド１６は、（ループ高さ許容値と共に）ワイヤボンディングプロセスのパラメータである「ループ高さ」特性を有し、第２ダイの影響によってワイヤボンドにダメージを与えるのを回避すべく、第２及び第１ダイ間に十分な空間が提供されなければならない。従って、スペーサ２２は、第１ダイ１４の上に第２ダイ２４を支持するための基礎として提供される。スペーサは、十分に狭く形成されるので、そのエッジでワイヤボンドに影響を与えず、また、十分に薄いので、ワイヤループの上の第２ダイを十分に保持するだけのスペースを提供する。即ち、スペーサは、それ自身、ワイヤに影響を与えず、第１及び第２ダイ間に十分な距離を提供するので、第２ダイの下方向側は、ワイヤボンド１６にダメージを与えない。
図１に示されるスタックドダイパッケージは、産業においてよく確立されている。そのようなパッケージは、それが含む最も大きいダイよりも約１．７ｍｍ大きい程度の非常に小さいフットプリントを有し、０．８ｍｍ〜１．４ｍｍよりも小さい厚みで作製され得る。それは、個々にパッケージされるダイと比べてより低いコストを有し得る。
そのようなスタックドダイパッケージの各種の部分に関する厚みへの貢献は、以下のテーブルにおける、各種の２ダイスタックドダイパッケージ構造における例示によって示される。ダイ厚みのための「ＣＴ」といった略語は、参照のために図１に示される。
Figure 0005197961
そのような構造の重要な制限は、特に少なくとも一つのダイが低い歩留まりならば、パッケージの最終歩留まりが低いということである。例えば、メモリダイは、プロセッサダイの上にスタックされる。メモリは、通常、「乳児死亡数」を排除するために「通電テスト」を必要とする。プロセッサは、通常、複雑な設計であり、プロセッサダイの歩留まりは、一般的に９９％よりも低い。パッケージの最終検査歩留まりは、個々のダイの歩留まりの製品である。既知の良品ダイ（「ＫＧＤ」）を得ることによって最終歩留まりを増大することはだいたい可能である。しかし、ＫＧＤは、利用可能性が制限され、コストが高く、ＫＧＤメモリダイは、特に高い。
上述したように、スペーサとしての「ダミー」ダイの使用は、スペーサと、該スペーサが差し込まれるダイとの間に接着剤層を適用するステップを必要とする。ダミーダイが実際的にいかに薄く作製され得るかに限界があり、これは、スペーサダイ厚みに低い制限を強制する。従って、スタックドダイパッケージにおける近接したダイ間の分離を提供するための各種のアプローチが提案されている。いくつかのアプローチにおいて、近接するダイ間の薄い接着剤層が分離を提供する。接着剤は、ある程度スタックプロセス中に潰され、制御するのに困難であり、近接するダイの面が平行でなくなる。いつくかのそのようなアプローチにおいて、スペーサ接着剤は、ダイ間の離隔を提供し且つダイが傾くのを防止するのに適切な寸法の粒子を含有する。各種のスペーサ接着剤は、例えば、米国特許第６，４７２，７５８号や米国特許第６，３４０，８４６号において示される。
「Ｚ軸」上の統合への他のアプローチは、マルチパッケージモジュールを形成するために、ダイパッケージをスタックすることである。スタックされたパッケージは、スタックドダイパッケージと比べて多くの利点を提供し得る。
例えば、スタックドパッケージモジュールにおける各パッケージは、パッケージがスタックされる前に、電気的に検査され、十分な能力を示さなければ拒絶され得る。その結果として、最終的なスタックドマルチパッケージモジュール歩留まりが最大となり得る。「ネークド」ダイが検査される一方、検査は、パッケージ、特に、ダイのパッドピッチが非常に小さい箇所、において、直ちに実行され得る。
本発明は、底部（下部）パッケージと、底部パッケージ上のダイの上にスタックされたインバートされた頂部（上部）パッケージとを含むマルチチップモジュール（ＭＣＭ：multiple chip module）に関する。一般的に、スタックドダイパッケージにおけるように、下部ダイの上にスタックされた上部ダイを有するよりも、上部パッケージ及び下部ダイ間の離間のために必要な供給（スペーサによるといったもの）を備える、下部ダイの上にスタックされた（ランドグリッド配列（land grid arry）パッケージといったような）インバーテッド上部パッケージである。供給される離間あるいはスペーサは、下部ダイから上部パッケージを物理的に分離する。その結果として、下部ダイは、下部基板にワイヤボンドされ、Ｚ方向相互接続は、上部パッケージ基板及び下部パッケージ基板（あるいは下部ダイ）間のワイヤボンディングによってなされる。本発明によるＭＣＭは、近接するダイ間の間隔のための供給を備えるダイスタックにおいて採用されるような工業インフラを用いて構築され得る。
本発明の目的によれば、ランドグリッド配列（「ＬＧＡ」）パッケージは、インバートされ、ボールグリッド配列（「ＢＧＡ」：ball grid array ）パッケージの上にスタックされる。ＢＧＡパッケージは、基板に取り付けられた少なくとも一つのダイを含む。下部パッケージダイがワイヤボンドによって下部基板に接続されると、スペーサは、ダイの上方向（活動）側に固定され得る。そして、インバートされたパッケージは、スペーサの上方向側に固定される。ＭＣＭにおけるインバートされたパッケージ及びＢＧＡパッケージ間のＺ方向相互接続は、ワイヤボンドが基礎となる。即ち、インバーテッド上部（ＬＧＡ）パッケージの上方向側のワイヤボンド接続Ｚ方向相互接続ワイヤボンドパッドは、下部（ＢＧＡ）パッケージ上のダイ上のパッド、下部（ＢＧＡ）パッケージ基板の上方向側のＺ方向相互接続ワイヤボンドパッド、あるいは、下部パッケージダイ上のパッド及び下部パッケージ基板上のパッドである。一般的に、本発明は、ＢＧＡパッケージ上のダイの上にスタックされるインバーテッドＬＧＡパッケージを有するそのようなスタックされたパッケージの各種の構造と、Ｚ方向相互接続に基づくワイヤボンディングによって各種のパッケージをスタックし且つ相互接続するための方法とを特徴とする。
本発明の各種の目的において、上部パッケージダイ及び上部パッケージ基板の接続は、フリップチップあるいはワイヤボンド相互接続によってなされる。インバートされた上部パッケージは、積層あるいは集積された基板ベースＬＧＡやテープベースＬＧＡといった各種のいずれのＬＧＡ、及び／又は、「ＱＦＮ」パッケージやバンプチップキャリア（「ＢＣＣ」：bump chip carrier ）パッケージといった各種のものを含む。インバートされたパッケージは、一つのダイを含み、あるいは二以上のダイを含み、インバートされたパッケージにおいて二以上のダイが含まれると、ダイは、スタックされるか、インバートされたパッケージ基板に並んで配置される。下部パッケージは、一つあるいは二つ以上のダイを含み、下部パッケージにおいて二以上のダイが含まれると、ダイは、スタックされるか、インバートされたパッケージ基板に並んで配置され、下部パッケージがスタックドダイパッケージであると、インバートされたパッケージは、スタックされたダイの最上位の上に取り付けられる。パッケージスタックは、ＢＧＡかＬＧＡの頂部あるいは底部にボンドされるフリップチップダイを有する一以上のパッケージを含む。パッケージスタックは、上部パッケージの上のヒートスプレッダーによって可能となる熱増大特性を含む。そして、スタックは、Ｚ方向相互接続がパッケージの周囲にボンディングされて利用可能なＺ方向相互接続を提供する、基板、積層、柔軟性、セラミックの何れをも含む。
本発明の一つの概要的な目的は、スタックされた第１（下部）及び第２（上部）パッケージであって、それぞれ基板に取り付けられたダイを含むパッケージを有するマルチチップパッケージを特徴付ける。下部パッケージのダイ及びワイヤボンドは、上部パッケージが下部ダイの上にスタックされる前にカプセル化されないので、空間は、下部パッケージ基板に下部ダイを接続するワイヤボンドにダメージを与えるのを防止するべく提供される。従って、空間の厚み寸法は、ワイヤボンドのループ高さによって決定される。
本発明は、低いプロフィール及び小さいフットプリントを有するマルチチップパッケージモジュールを作製するのに、良好な工業性、高い設計自由度、低コストを提供する。
ワイヤボンドＺ方向相互接続は、産業界において非常に確立されている。本発明のスタックドマルチチップモジュールにとって、著しい修正を伴うことなく、最も低いコストの相互接続技術であり、直接的に応用可能である。ワイヤ長によってブリッジされるＬＧＡからＢＧＡの相対的なサイズへの設計自由度を提供する。利用可能な技術と装置を用い、ワイヤボンドにおけるワイヤは、０．５ｍｍあるいは５ｍｍと短い。Ｚ方向相互接続パッドの配列は、ＢＧＡ及びＬＧＡ基板設計の一方あるいは両方を通じて実施され得る。さらには、本発明によるワイヤボンドを用いて、Ｚ方向相互接続は、産業界においてよく用いられるいわゆる「連続ボンディング脱却」を採用することによって、互いに配列されないパッド間に形成される。ワイヤボンディングピッチは、５０マイクロが産業界において最も利用可能な技術であり、２５マイクロに進めるよう計画される。これは、（２００マイクロ周囲の）フリップチップや（約５００マイクロの）はんだボールを含むどんなＺ方向相互接続よりも良好であり、従って、同じように利用可能な空間におけるパッケージ（Ｚ方向接続）間の相互接続を提供する。
ワイヤボンディングマシーンを用いるワイヤボンディングは、互いにマッチし且つはんだボールと接続するために固いツール基板に必要なものを回避しつつワイヤボンダーにおいて接続がプログラムされるため、相互接続パッドの設計自由度を提供する。ＢＧＡ及びＬＧＡパッケージの相対サイズが変化したとすると、ワイヤボンディングは、プログラム変更による違いに適合するために再構成される。頂部パッケージが底部よりも小さいならば、ワイヤボンディングは、少なくとも９ｍｍに至るまでサイズの違いに適合する。これは、チップサイズに適合するのに必要な最も小さいパッケージの使用を認め、従って、ＭＣＭの総コストを最大とする。
ワイヤボンディングは、「連続脱却」であるパッドと相互接続する。必要に応じ、パッドは、ワイヤボンディングのために十分な近い位置に適切にルートされる。この柔軟性は、パッケージのスタックが、相互接続パッドの「望ましい」状態あるいは位置にないことを許す。ワイヤボンドによって提供されるボンディング柔軟性は、ユーザーに、同じパッケージサイズとなるよう維持するが、基板デザインが異なることを許す。これは、低いコスト及び市場投入の速さという結果になる。
チップスケールパッケージを含むＢＧＡ及びＬＧＡは、最も低いコスト及び最も大きな利用可能性を提供して、産業界において標準である。これは、スタックされるべきパッケージの選択において、従って、本発明によるＭＣＭにおいて完全となる機能の種類において、著しい柔軟性を提供する。
一般的なＬＧＡ厚みは０．８ｍｍである。一般的なダイ厚みは約０．０９〜０．１５ｍｍよりも小さい範囲である。そして、一般的なシリコンスペーサ（「ダミー」ダイスペーサ）厚みは、約０．０９〜０．１２５ｍｍよりも小さい範囲である。下部ダイ上のスペーサ及びスペーサ上のインバーテッドＬＧＡの本発明によるスタックは、１０〜５０マイクロの完成厚みを有する接着剤を用いて完成される。
あるいは、「満たされた」スペーサ接着剤は、下部パッケージダイ及び上部パッケージ間の接着剤や空間を提供すべく採用される。そのような接着剤スペーサは、上部パッケージ及び下部ダイ間の接近空間として提供される。この構造は、低いプロフィールのＭＣＭを提供する。本発明によるＭＣＭのフットプリントは、スタックの最大チップサイズによって決定される。ＢＧＡやＬＧＡのための一般的な最小限フットプリントは、ダイサイズよりも大きな１．７ｍｍである。ワイヤボンドＺ方向相互接続は、基板金属エッジにソートすることなくワイヤに適合すべく、頂部ＬＧＡが底部ＢＧＡよりも約０．１〜０．８ｍｍ小さいことを必要とする。頂部パッケージは、底部パッケージよりも著しく小さくなければならず、ワイヤボンディングは、少なくとも９ｍｍに至るまで異なるサイズに適合する。これは、チップサイズに適合するのに必要なパッケージのサイズを最小限化するのを許し、従って、ＭＣＭの総コストを最適化するのを許す。本発明によるスタックされたパッケージＭＣＭのフットプリント及び厚みの両方は、応用のための受け入れられる範囲に落ちる。
選択的に、頂部パッケージが下部パッケージダイよりもより小さいので、下部パッケージダイの上方向（活動）側のパッドは、インバートされた上部パッケージ基板の余白部の背後を保護し、上部パッケージ及び下部ダイ間のＺ方向相互接続は、上部パッケージ基板の上方向側のＺ方向相互接続パッド及びダイのパッドから直接的にワイヤボンドによってなされる。
いくつかの実施形態において、マルチチップパッケージは、インバーテッドＬＧＡパッケージの上に取り付けられた補助パッケージを含み得る。いくつかの実施形態において、補助パッケージはＬＧＡパッケージである。そして、いくつかの実施形態において、補助ＬＧＡパッケージは、インバーテッドＬＧＡパッケージにワイヤボンドされ、及び／又は、下部パッケージ基板にワイヤボンドされる。いくつかの実施形態において、ＭＣＭは、インバーテッドＬＧＡパッケージの上に取り付けられる一以上の補助ダイを含み得る。いくつかの実施形態において、補助ダイは、上部パッケージ基板及び／又は下部パッケージ基板にワイヤボンドされ得る。
本発明の一つの目的は、スタックされた第１（「底部」）及び第２（「頂部」）パッケージを有するマルチチップパッケージを特徴とし、第１パッケージは、基板に取り付けられるダイを有するＢＧＡパッケージであり、第２パッケージは、基板に取り付けられるダイを含むＬＧＡパッケージであり、第２パッケージは、インバートされるので、ダイが取り付けられる基板表面は、下方向を向き、インバートされたパッケージは、第１パッケージダイ及びインバートされた第２パッケージ間の空間を提供して、第１パッケージダイの上に固定される。いくつかの実施形態において、第２パッケージは、ＬＧＡパッケージであり、いくつかの実施形態において、第２パッケージは、シーシンギュレーテッドパッケージであり、それは、チップスケールパッケージである。いくつかの実施形態において、第２パッケージは、テープベースパッケージ基板である。いくつかの実施形態において、第２パッケージは、バンプチップキャリアパッケージである。
いくつかの実施形態において、第２パッケージは、ヒートスプレッダーを備えて提供される。そして、ヒートスプレッダーの上方向を向く表面は、ＭＣＭの最上位表面で周囲に露出する。いくつかの実施形態において、ヒートスプレッダーは、最上位のＬＧＡパッケージの上方向を向く表面に固定され、あるいは、補助ダイが第２パッケージ上に提供されると、ヒートスプレッダーは、最上位ダイの上方向を向く表面に固定される。そして、インバートされた第２パッケージがモジュールにおける最上位パッケージであると、ヒートスプレッダーは、インバートされた第２パッケージの上方向側に固定される。他の実施形態において、ヒートスプレッダーは、最上位のパッケージあるいはダイに固定されないが、ＭＣＭの最上位の表面でモールドされる。そして、これらの実施形態において、ヒートスプレッダーは、ＭＣＭの最上位の表面で周囲に露出する。熱損失は、モジュールカプセル体のための電気非伝導性熱伝導性モールドを採用することによって高められる。
他の目的において、第１パッケージ基板の上方向側に取り付けられる第１ダイを有する第１パッケージを提供し、第１パッケージのダイの上にインバートされた第２パッケージをスタックすること、そして、第２パッケージの下方向側及び第１パッケージ基板への第１ダイの接続を行うワイヤボンド間のダメージを回避するための、第２パッケージ及び第１パッケージダイ間の離間のためにされる提供を含む本発明によるマルチチップパッケージを作製する方法である。
本発明によれば、インバートされた上部パッケージは、配列モールされ、ソーシンギュレートされたパッケージ、あるいはキャビティーモールドされ、パンチシンギュレートされたパッケージである。他方、下部パッケージは、下部パッケージダイの上に上部パッケージをスタックするのに先立ってモールドされない。本発明によるパッケージモジュールは、スタックの次にモールドされ、従って、ＭＣＭは、配列モールドされ、ソーシンギュレートされ、あるいはキャビティーモールド及びパンチシンギュレートされる。
本発明は、最小限のフットプリントを有する薄いパッケージ内に一以上のチップを有するモジュールを提供する。本発明によるモジュールは、例えば、約１．２ｍｍあるいは１．４ｍｍあるいは標準として受け入れられるプロフィールの厚さを有する。
標準的なパッケージは、底部及び頂部パッケージの両方のために用いられる。頂部パッケージは、キャビティーモールド及びパンチシンギュレートランド配列（ＬＧＡ）パッケージ、あるいは例えば積層基板を有する標準的なソーシンギュレーテッドＬＧＡパッケージ、あるいはＱＦＮパッケージ、あるいはテープ基板ベースＬＧＡパッケージ、あるいは「バンプチップキャリア」（ＢＣＣ）パッケージとして例示される。
本発明は、「マルチチップパッケージ」（「ＭＣＰ」）あるいは「システムインパッケージ」（「ＳｉＰ」）あるいは「マルチパッケージモジュール」（「ＭＰＭ」）といった既知の各種のマルチダイモジュールを採用する装置において特に有用である。本発明によるマルチチップパッケージモジュールは、コンピュータ、電話通信、消費者及び産業電子工学の構造において用いられる。本発明は、特に携帯用電子デバイスで有用である。
本発明は、本発明の選択的な実施形態を図示する図面を参照してさらに詳細に記述される。図は、本発明の特徴を示す略図であって、他の特徴及び構造との関係を示す略図であり、一定の比例に拡大していない。提示の明確さを良くするため、本発明の実施形態を示す図において、他の図において示される要素に対応する要素は全て番号を付しているわけではないが、全ての図において全て直ちに特定できる。
図１は、従来のスタックドダイパッケージングを参照して上述された。
図２は、本発明の一つの目的によるチップスケールパッケージ（ＣＳＰ）モジュール２０を示す。モジュール２０は、二つのダイ２１４，２２４を含み、事実上、インバーテッドモールデッドＬＧＡパッケージ２０２は、下部パッケージ１０２におけるダイ２１４の上にスタックされる。下部ダイ２１４は、例によって図１を参照して上述したように、従来のスタックドダイパッケージにおける下部ダイと実質的に同じ方法で基板１２に取り付けられ、事実上、下部ダイ及びその基板は、従来のスタックドダイパッケージと同じように供給されるが、モールドはされていない。即ち、ここに示される例において、下部ダイ２１４は、２〜４のパターン化された金属層を有するＢＧＡ基板１２の上方向側でのダイ取付エポキシ１３を用いて活動側に取り付けられ、ダイは、ＢＧＡ基板の上部金属層のワイヤボンドサイトにワイヤボンドされる。はんだボール１８は、例えばマザーボード（図示しない）というような内在する回路との第２レベル相互接続を提供すべく、下部基板の下方向側に取り付けられる。このように、取り付けられる下部ダイ及び下部基板は、標準的なＢＧＡパッケージ（非モールド）を構成し得る。
図２をまだ参照して、この実施形態において、底部パッケージは、少なくとも一つの金属層を有する底部パッケージ基板の上に取り付けられるダイを含む。いろんな種類の基板タイプが用いられ、例えば、２〜６の金属層を備える積層体、あるいは、４〜８の金属層を備える組立基板、あるいは１〜２の金属層を備える可撓性ポリイミドテープ、あるいはセラミック多層基板を含む。図２における例によって示される底部パッケージ基板は、それぞれ適切な回路を提供し且つバイアス１２２によって誘電体１２０を通って接続される二つの金属層１２１，１２３を有する。ダイは、形式的には、ダイ取付エポキシとして参照される接着剤１３を用いて基板の表面に取り付けられ、図２の構造において、ダイが取り付けられる基板の表面は、「上部」表面として言及され、表面上の金属層は、「上部」金属層として言及されるが、ＭＣＭ、そして、その結果としてのダイ取付表面は、特定の位置を必要としない。用語「上部」、「下部」、「上方向」及び「下方向」、そして、これらの用語の文法上の変化は、ここでは、図に表されるＭＣＭの状態で用いられている。
図２の底部ＢＧＡパッケージにおいて、ダイ２１４は、電気的な接続を確立するために、基板の上部金属層１２１のワイヤボンドサイトに（ワイヤ２１６で）ワイヤボンドされる。ダイに対する接続は、基板の頂部金属層のパッドと共にパッケージの周囲で露出され、図３Ａ及び図３Ｂを参照して以下に詳細に記述されるワイヤボンドと接続するのに利用される。これらパッドの物理的位置及び状態は、ＬＧＡの対応するパッドの下に近接するよう配置される。はんだボール１８は、コンピュータのような最終製品の例えばマザーボード（図示しない）に内在する回路への相互接続を提供すべく、基板１２の下部金属層１２３上のボンディングパッド上に環流される。はんだマスク１２５，１２７は、例えばワイヤボンドとはんだボールとをボンディングするためのワイヤボンドサイトとボンディングパッドとの電気的な接続のため、ボンディングサイトで内在する金属を露呈させるべく、金属層１２１，１２３の上にパターンされる。
スペーサ２２２は、接着剤２２１によって下部ダイ２１４の上方向（活動）表面に固定される。スペーサは、ここに示されるように、例えばガラスやダミーシリコンチップといった固い部材であり、あるいは、スペーサ接着剤によって提供される間隔である。従来のスタックドダイパッケージのように、スペーサは、底部パッケージワイヤボンド２１６のループ高さに適合させるべく、十分な分離を提供するのに十分な厚みでなければならず、そして、ダミーダイといった固いスペーサが採用されると、スペーサのフットプリントは、ダイパッドあるいはその近傍でワイヤボンドと接触しないような十分な小ささでなければならない。
スペーサがダミーダイといった固い部材であると、それは、ダイの回路にダメージを与えないテフロン粒子といった軟らかい充填材を有するタイプのダイ取付接着剤を用いてダイの上方向表面に固定される。
他のスペーサの構成が本発明によるモジュールにおいて採用され得る。スペーサは図に示されるように固い部材であると、接着剤は、接着フィルムとして提供される。フィルム接着剤を有するスペーサ構成、及びそれらを用いたデバイススタックを構成する方法は、例えば米国特許出願第１０／９５９，７１３号、１０／９７６，６０１号、１０／９５９，６５９号に記述されている。スペーサがスペーサ接着剤であると、例えば米国特許出願第１０／９６６，５７２号、１０／９６６，５７４号、１０／９６９，１１６号、１０／９６９，３０３号に開示される各種の接着剤スペーサ構造が採用される。
インバーテッドＬＧＡパッケージ２０２は、ダイ取付接着剤２１３を用いて基板２１２に取り付けられるダイ２２４を含む。ダイ２２４は、ワイヤボンド２２６によって基板２１２に電気的に接続され、ダイ、ワイヤボンド及び基板のダイ取付サイドは、成型コンパウンドやカプセル体を用いてカプセル化あるいはモールド２１７される。インバーテッドパッケージ２０２は、ワイヤボンド２３６によって底部パッケージ１０２に電気的に相互接続（「Ｚ方向相互接続」）され、頂部パッケージ２０２、底部ダイ２１４、スペーサ２２２、ワイヤ２３６，２１６及び基板１２のダイ取付表面は、カプセル体２７でカプセル化される。
図２の実施形態のスタックドパッケージにおいて、それぞれパッケージ基板のＺ方向相互接続パッドは、パッケージ基板の余白部近傍の上方向金属層に配置される。Ｚ方向相互接続パッドの位置及び状態は一般的に配置されるので、頂部パッケージ基板上のＺ方向相互接続パッドは、パッケージがスタックされると、底部パッケージ上の対応するＺ方向相互接続パッドの上に位置する。良いことに、頂部パッケージは、基板の金属層のエッジに電気ショートしないようワイヤボンドのためのクリアランスを許容すべく、底部基板のよりも基板フットプリントが小さい。
上部及び下部基板上のＺ方向相互接続パッドの配列は、図３Ａ及び図３Ｂの平面図において例示される。
図３Ａは、下部基板３１２の上方向側のダイ取付接着剤３１３を用いて固定した下部ダイ３１４を示す。基板３１２の周囲に配置されるＺ方向相互接続ボンドパッド３２２は、下部基板及び上部基板間にＺ方向相互接続のためのボンドサイトを提供すべく、頂部パッケージのフットプリント３０２を越えて余白部３０１に（少なくとも一部３２３が）露出される。下部基板上のＺ方向相互接続ボンドパッド３２２は、フィンガー３２８をボンドするためにトレース３２７によって接続され、フィンガー３２８は、下部ダイ３１４及び下部基板上のパターン化された金属層の活動側の露出したボンドパッド３３６のワイヤボンド３１６による接続のためのワイヤボンドサイトを提供すべく、少なくとも一部が露出される。下部基板の上方向側のＺ方向相互接続ボンドパッドは、基板誘電体を通るバイアスによって一以上の他のパターン化された層（そして、ついには第２レベルはんだボール）に接続される。
図２を再び参照して、この図例における上部パッケージは、モールドされたランドグリッド配列（land grid arry）パッケージである。上部ＬＧＡパッケージは、インバートされるので、通常、パッケージの頂部表面を形成するモールド２１７の表面は、モジュールにおいて下方を向く。そして、通常、ＬＧＡパッケージの底部表面を構成するＬＧＡパッケージ基板の表面は、モジュールにおいて上方を向く。上記したように、上部パッケージは、「良品」であるか検査され、ダイ取付接着剤と類似する接着剤２２３を用いてスペーサの上部表面に固定される。
図２に示す実施形態において、頂部パッケージは、ソーシンギュレーテッドＬＧＡパッケージであり且つチップスケールパッケージであるランドグリッド配列（「ＬＧＡ」）パッケージであるが、ここで、頂部パッケージは、（インバーテッドパッケージにおける上方向の）基板の下部表面のボンディングパッドに取り付けられるハンドボールを有しない。特に、この例において、頂部パッケージは、少なくとも一つの金属層を有する頂部パッケージ基板に取り付けられるダイを含む。どんな種類の基板のタイプも用いられる。図２における例によって示される頂部パッケージ基板２１２は、二つの金属層を有し、それらは、適切な回路を提供するためにパターンされ、バイアスによって接続される。ダイは、ダイ取付エポキシとして参照される接着剤２１３を用いて、基板の表面に形式的に取り付けられる。ダイは、パッケージ基板の上部表面に取り付けられるよう参照され、パッケージがどんな特定の位置で使用されるかを必要としないことが理解される。本発明によれば、頂部パッケージは、インバートされ、即ち、上方側が下方に且つ下方側が上方に取り付けられる。上部ＬＧＡは、モジュールにおいてインバートされるので、逆さまになって語られ、ＬＧＡ基板の上部表面あるいは上部側と通例呼ばれる、第１ダイが取り付けられる上部ＬＧＡの表面は、ここでは、インバーテッドＬＧＡの下方向表面として参照される。そして、下部表面あるいは下部側と通例呼ばれる、反対側の表面は、ここでは、上方向表面として参照される。
図２における構造において、例えば、ダイが底部パッケージに向かって面して取り付けられる頂部パッケージ基板の表面、そして、従って、ダイが固定される頂部パッケージの「上部」表面は、頂部パッケージ基板の「下方向に向く」表面として参照され、モジュールがどんな特定の位置で使用されるかを必要としないことが理解される。即ち、本発明によるモジュールにおいて頂部パッケージがインバートされると、「上部」金属層を有する頂部パッケージ基板の表面が「下方向に向く」と言われ、且つ「下部」金属層を有する頂部パッケージ基板の表面が「上方向に向く」と言われるように記述する。
図２の実施形態における頂部ＬＧＡパッケージにおいて、ダイ２２４は、電気的接続を確立するために、頂部パッケージ基板２１２の上部金属層上のワイヤボンドサイトに（ワイヤ２２６で）ワイヤボンドされる。ダイ及びワイヤボンドは、ハンドリング操作を円滑にするために周囲や機械的負荷からの保護を提供し且つ頂部パッケージ上部表面を有する成型コンパウンド２１７でカプセル化される。頂部パッケージがインバートされるので、モールドの表面は「下方向に向く」ものとなり、下部ダイ上のスペーサ２２２の上にスタックされ、接着剤２２３を用いて固定される。はんだマスクは、例えば、ワイヤボンドのボンディングのためのワイヤボンドサイトとの電気的な接続のためのボンディングサイトで内在する金属を露出させるべく、頂部パッケージ基板２１２の金属層の上にパターンされる。
本発明によるため、上部パッケージ（そして、それゆえ、上部ダイ）は、検査することができ、最大限の歩留まりを目的として、下部パッケージにおける望ましく高い歩留まりを有するダイを置き、頂部パッケージにおける望ましく低い歩留まりを有するダイを取り付けることが好ましい。このように、拒絶された上部パッケージは、スタックの組立の前に先立って廃棄されるので、完成したパッケージの全ての歩留まりは、望ましく低い歩留まりダイの歩留まりよりもむしろ望ましく高い歩留まりダイの歩留まりによって主として影響される。しかしながら、組立作業者は、下部パッケージにおける低い歩留まりダイを有することを好む。例えば、組立作業者は、ＤＳＰ上にメモリダイを有することを望む。このような場合、組立作業者は、下部ダイのための既知の歩留まりリスクを受け入れるが、本発明によれば、スタックの形成に先立って上部ダイがそのパッケージにおいて検査され（且つ廃棄され得るものが拒絶され）得るため、組立作業者は、上部ダイの歩留まりリスクを受け入れる必要がない。
図３Ｂは、インバートされた上部ＬＧＡ基板３４２の上方向を向く側を示す。上部ＬＧＡ基板は、はんだジョイント、あるいは選択的にはんだマスクによって保護されるランドあるいはボールパッド３４４を介してボードを生成するためにＬＧＡと相互接続する標準的なＣＳＰにおいて用いられるように、ランドあるいはボールパッド３４４を有する標準的なＬＧＡ基板として構成され得る。露出されるところで、これらのランドは、パッケージされたダイを検査するための検査アクセスポイントとしての役目を果たす。基板は、Ｚ方向相互接続を確立するために、下部パッケージ基板へのＬＧＡのワイヤボンディングのために用いられる周囲上に配置されるボンドフィンガー３４６の補助的な特徴を有する。Ｚ方向相互接続ワイヤボンディングは、全てのパッケージ構造のための厚さ制限によって、前にも後にもボンディングされ得る。図２の例において示される前方ボンディングは、一般的に、１００ミクロンよりも大きく、３００ミクロンに至るまでループ高さを提供する。後方ボンディングは、一般的に、７５〜１００ミクロンの低いループ高さを提供し、薄いパッケージモジュールに用いられ得る。
上部ダイ（上部パッケージ）パッケージと下部ダイ（下部パッケージ）との間のＺ方向相互接続は、底部パッケージ基板の上部金属層上にトレースを備える頂部パッケージ基板の上方向を向く金属層（「下部」金属層）上のワイヤボンディング接続トレースによってなされる。一端で、各ワイヤボンドは、インバートされた底部パッケージ基板（図３Ａの３１２）の上部金属層上の上方向を向くパッド（図３Ａの３２３）の表面に電気的に接続され、そして、他端で、各ワイヤボンドは、インバートされた頂部パッケージ基板（図３Ｂの３４２）の下方向を向く（「下部」）金属層上のパッド（図３Ｂの３４６）の表面に接続される。ワイヤボンドは、例えば、米国特許第５，２２６，５８２号において開示されるような公知技術である、どんなワイヤボンディング技術によっても形成される。パッケージからパッケージへのＺ方向相互接続ワイヤボンドは、頂部基板の上部金属層上のパッドの上部表面上のビードやバンプを形成し且つ下方に向かってワイヤを引き且つ底部基板の上部金属層上のパッドにそれを融合させることによってなされるような図２における例によって示される。よく理解されるように、ワイヤボンドは、逆方向でなされ、即ち、底部基板の上部金属層上のパッドの上部表面上にビードやバンプを形成し、ワイヤを上方向に向かって引き、それを頂部基板の上部金属層上のパッドに融合させる。パッケージからパッケージへのＺ方向相互接続のためのワイヤボンディング方法の選択は、スタックされた基板及びそれらのボンディング表面の余白部の幾何学配列によって決定される。
頂部ＬＧＡパッケージは、配列モールド、あるいは図２における例として示される、エッジで垂直壁を与えるソーシンギュレーテッド、あるいはキャビティーモールド及びパンチシンギュレーテッドの何れでもよい。何れかのタイプにおいて、頂部パッケージは、（基板のダイ取り付け側へバイアスを通って）ダイに接続され、ダイが取り付けられる表面の反対側の基板表面、即ち、上述したように、インバートされた頂部パッケージ基板の「下部」（上方向を向く）側のパッケージの周囲に定められる。
本発明による構造は、組立に先立って適合しないパッケージの拒絶を認めるためと、その結果、高い最終モジュール検査歩留まりを保証するために、モジュールへの組込前に上部ＬＧＡパッケージの事前検査を許す。
Ｚ方向相互接続が一旦形成されると、Ｚ方向相互接続を囲い込み且つ保護するためと、完成されたモジュールへの機械的完全性を提供するために、カプセル（図２の２７）が形成される。従って、モジュールは、モジュールモールド内にモールドされた上部パッケージを含む。図２における例によって示されるように、モジュールは、それ自身ソーシンギュレートされ、選択的に、ソーシンギュレートされるよりはむしろ個々にキャビティーモールドされる。
はんだボール１８は、標準的な材料及び方法を用いてモジュールの下側に取り付けられる。はんだボールアタッチメントは、標準的なＣＳＰを作製するために用いられる同種あるいは類似のツールを用い、全てのストリップあるいは配列の上に、モジュールのシンギュレーションに先立ってなされ得る。それで、モジュールは、標準的なＣＳＰフォーマットを有するモジュールを形成するために、標準的な技術を用いてストリップあるいはモジュールからシンギュレートされる。
気付くように、構造は、標準的なＣＳＰフォーマットにおける他のダイの上に完全にパッケージされ且つ検査されたダイをスタックするのを許す。一以上のダイを含む頂部ＬＧＡは、ＭＣＭにおけるそれをスタックする前に「良品」であるかが検査され得る。「良品」でないと検査されたＬＧＡは、スタック前に廃棄され、従って、「良品」材料の無駄な消費を引き下げ、良好でない材料での無駄な処理ステップを回避する。
モジュールからの改善された熱損失のため、ヒートスプレッダーが頂部パッケージの上に提供される。頂部ヒートスプレッダーは、ＭＣＭから離れた十分な熱交換のための周囲に対してＭＣＭの上部表面で露出する上部表面の少なくとも中心領域を有する熱伝導性材料から形成される。頂部ヒートスプレッダーは、例えば、（銅あるいはアルミニウムといった）金属、あるいは窒化アルミニウムといったその他の各種熱伝導性材料のシートである。ヒートスプレッダーは、実質的にモジュールをカバーするサイズ及び形状を有する。ヒートスプレッダーは、金属含有量を増すために頂部パッケージの上の中心領域にて厚く、周囲にて薄いので、Ｚ方向相互接続ワイヤボンドと干渉しない。中心領域において厚くなると、ヒートスプレッダーは、頂部パッケージの上方向を向く表面に固定される。そのような実施形態において、熱伝導性（非電気伝導性）接着剤が好ましい。あるいは、スペーサがワイヤボンドサイトの内向きのパッケージの上方向を向く表面の上に置かれ、ヒートスプレッダーは、スペーサの上部表面に固定される。選択的に、ヒートスプレッダーは、モールドされ、その結果、類似する構造であるが、接着剤を用いないものとなる。即ち、ヒートスプレッダーは、モールド材料養生処理の間、ＭＣＭカプセル内に閉じ込められ、モジュールの上部表面で固定される。熱損失は、熱伝導性（非電気伝導性）モールドの使用によりさらに高められ得る。
例えば、厚い中心領域を有する頂部ヒートスプレッダーは、図４の符号４０での断面図にて示される頂部パッケージの上方向を向く表面に固定され得る。ここでのモジュールの構造は、概して図２のものと類似し、同様な特徴が同種の参照番号によって認識される。図４における例の頂部ヒートスプレッダーは、モジュールから離れた十分な熱交換のための周囲に対して露出する平面上部表面４０１の少なくとも中心領域を有する熱伝導性材料の平面片である。頂部ヒートスプレッダーは、頂部パッケージ２０２の上方向を向く表面上のワイヤボンドサイトの内向きの厚肉中心部４０２を有し、厚肉部は、接着剤４０３を用いて頂部パッケージの上方向側に固定される。薄肉周囲部４０４は、モジュールの余白部に延長するので、ヒートスプレッダーの上部表面４０１は、実質的にモジュールの上部表面全てを構成する。いくつかの実施形態におけるヒートスプレッダーの厚みは、０．２〜０．６ｍｍの範囲で、通常は０．４ｍｍである。頂部ヒートスプレッダーは、例えば、（銅やアルミニウムといった）金属で構成される。頂部ヒートスプレッダーが銅で構成されると、下部表面は、取付材料への改善された接着のために、好ましくは黒色酸化物が施される。露出した上部表面は、黒色酸化物を形成するために処理され、あるいは光沢のあるニッケル（プレート）表面が提供される。接着剤４０３は、改善された熱損失を提供すべく、任意的に、熱伝導性エポキシのような熱伝導性接着剤である。そして、上部パッケージ基板が上方向を向く（「下部」）側の露出した電気的特徴を有する実施形態において、接着剤は非電気伝導性である。通常、頂部ヒートスプレッダーは、モールド材料がＭＣＭカプセル（ＭＣＭモールド）に注入される前に頂部パッケージに固定される。頂部ヒートスプレッダーの周囲は、ＭＣＭモールド材料４２７でカプセル化される。ＭＣＭモールド４２７は、任意的に熱伝導性（非電気伝導性）である。
図４の実施形態において、成型コンパウンドからの層間剥離を少なくして構造の機械完全性が良くなるのを許容することと、ヒートスプレッダーの頂部の「モールドフラッシュ」を排除するために、凹み形状のような段差４０５がヒートスプレッダーの周囲に提供される。モールドフラッシュは、通常は、モールド処理の間、モールドキャビティーにおけるヒートスプレッダーの頂部の成型コンパウンドの流れによって引き起こされる。成型コンパウンドの充填材は、ヒートスプレッダーの段差に集められ、ヒートスプレッダーの頂部へのエポキシ流れを防止するダムを形成する。モールドフラッシュは、熱伝導性にとって不利であり、見にくく受け入れ難い。この例において示されるヒートスプレッダーは、ＬＧＡ上の厚肉及びワイヤボンド上の薄肉という付随的な特徴を有する。これは、薄い接着剤を用いて上部パッケージの上にヒートスプレッダーを取り付けるのを許す。一般的に、接着剤は金属と比較して熱伝導性が低く、従って、熱損失が増すために、薄い接着剤は有利である。
ヒートスプレッダーは、例えば、各種の厚み（周囲の部分及び／又は凹み形状）を提供するためにヒートスプレッダー材料のシートを部分的にエッチングすることによって、そして、エッチを生成するために完全にエッチングすることによって、なされる。いくつかのヒートスプレッダーは、ヒートスプレッダー材料のシートあるいはストリップ上の配列でなされ、個々のヒートスプレッダーは、実質的に分離される。
選択的に、図２におけるＭＣＭは、図５の符号５０で例示されるように、頂部パッケージモールドの上部表面に取り付けられない平面ヒートスプレッダーが提供される。そのような実施形態において、４の実施形態におけるように、頂部ヒートスプレッダーは、例えば（銅やアルミニウムのような）金属シートといった熱伝導性材料の平面片であり、平面ヒートスプレッダーの上部表面５０１の少なくとも中心領域は、ＭＣＭから離れた十分な熱交換のための周囲に露出する。ここに、（図５に示す）ヒートスプレッダーは、上部パッケージ２０２上のワイヤボンドサイトの内向きの厚肉中心部５０２を有したり、有しなかったりする。選択的に、単純平面ヒートスプレッダーの下部表面と頂部パッケージの上部表面との間の空間は、ＭＣＭモールドの薄い層によって満たされ、そのような単純平面ヒートスプレッダーは、モールド材料養生処理の間、ＭＣＭカプセルに固定される。非取付ヒートスプレッダーが厚肉中心部５０２を有すると、薄肉周囲部５０４は、モジュールの余白部に延長するので、ヒートスプレッダーの上部表面５０１は、実質的にモジュールの上部表面の全てを構成する。中心において厚く、単純平面構造を有する非取付頂部ヒートスプレッダーの周囲は、図４の取り付けられた平面ヒートスプレッダーのように、ＭＣＭモールド材料５２７でカプセル化され得て、成型コンパウンド５２７からの層間剥離を少なくして構造の機械完全性が良くなるのを許容するために、周囲の凹み形状のような段差５０５が提供される。
ヒートスプレッダーを有するＭＣＭ構造は、著しい熱増大を提供し得ると共に、モジュールの上に電気シールドを提供し、例えばＲＦ及びデジタルチップと結合するＭＣＭに対して重大となり得る。
本発明によれば、頂部パッケージは、６の符号６０で例示されるように、スタックドダイパッケージである。モジュールの構造は、図２のものと類似し、同様な特徴が同種の参照番号によって認識される。特に、モジュール６０は、三つのダイ２１４，６１４，６２４を含み、インバーテッドＬＧＡパッケージ６０２が、実際上、下部パッケージ１０２のダイ２１４にスタックされるスタックドダイ６１４，６２４を有する。下部ダイ２１４は、図２に示される上記記載と実質的に同じような方法で基板１２に取り付けられ、下部ダイ及びその基板は、従来のパッケージとして、しかしモールドはされずに供給される。即ち、ここに示す例において、下部ダイ２１４は、ＢＧＡ基板１２の上方向側のダイ取付エポキシ１３を用いて活動側に取り付けられ、ダイは、ＢＧＡパッケージ基板に連結基板の上部金属層のワイヤボンドサイトにワイヤボンドされる。はんだボール１８は、例えばマザーボード（図示しない）というような内在する回路との第２レベル相互接続を提供すべく、下部基板の下方向側に取り付けられる。このように、下部ダイ及びそれが取り付けられる下部基板は、標準的なＢＧＡパッケージ基板に連結パッケージを構成し得る。そのようなマルチパッケージは、ストリップあるいは配列においてなされる。
図２の実施形態におけるように、モジュール６０において、スペーサ２２２は、下部ダイ２１４の上方向を向く（活動）表面に接着剤２２１を用いて固定される。スペーサは、ここに示すように、固い片であり、ガラスやダミーシリコンチップからなる。あるいは、間隔は、スペーサ接着剤が供給される。従来のスタックドダイパッケージにおけるように、スペーサは、底部パッケージワイヤボンド２１６のループ高さに適合させるべく、十分な分離を提供するのに十分な厚みでなければならず、そして、ダミーダイといった固いスペーサが採用されると、スペーサのフットプリントは、ダイパッドあるいはその近傍でワイヤボンドと接触しないような十分な小ささでなければならない。
インバーテッドＬＧＡパッケージ６０２は、スペーサ６２２によって分離されるスタックド第１及び第２ダイ６１４，６２４を含む。スタックドダイパッケージ６０２は、図１を参照して説明されるように、従来のスタックドダイパッケージとして提供され得る。図６を参照して、第１ダイ６１４は、ダイ取付接着剤６１３を用いて基板６１２に取り付けられ、ダイ６１４は、ワイヤボンド６２６によって基板６１２と電気的に接続される。
各種の基板タイプの何れも、例えば、２〜６の金属層を備える積層体、あるいは、４〜８の金属層を備える組立基板、あるいは１〜２の金属層を備える可撓性ポリイミドテープ、あるいはセラミック多層基板を含んで用いられる。図６の例で示される基板６１２は、誘電体１２０の向かい合った側に、二つの金属層を有し、該二つの金属層は、適切な回路を提供するためにパターンされ、バイアスによって誘電体を通って接続される。
第１ダイ６１４は、形式的には、図６の符号２１３で示されるダイ取付エポキシとして参照される接着剤を用いて基板の表面に取り付けられ、図６の構造において、ダイが取り付けられる基板の表面は、「上部」表面として言及され、表面上の金属層は、「上部」金属層として言及されるが、ダイ取付表面は、特定の位置を必要とせず、特に、本発明によるモジュールにおいて、スタックドダイパッケージ６０２はインバートされるので、基板６１２のダイ取付（「上部」）表面は下方向を向く。スペーサ６２２は、接着剤６２１によって第１ダイ６１４の活動表面に固定され、第２ダイ２４は、接着剤６２３によってスペーサ６２２の反対表面に固定される。
図６のスタックドダイパッケージ６０２において、電気的接続を確立するために、基板の上部（モジュールにインバートされると、下側を向く）金属層上のワイヤボンドサイトにワイヤボンドされる。ワイヤボンド６２６は、基板に第１ダイ６１４を接続し、ワイヤボンド６４６は、基板に第２ダイ６２４を接続する。ダイ６１４，６２４及びワイヤボンド６２６，６４６は、ハンドリング操作を円滑にするために周囲や機械的負荷からの保護を提供し且つ識別のためのマークのための表面を提供する成型コンパウンド６１７で（標準的な「チップスケールパッケージ」を作製するため、一般的には、配列成型及びソーシンギュレーションによって）モールドされる。
よく理解されるように、スタックドダイパッケージ６０２におけるワイヤボンド６２６は、（ループ高さ許容値と共に）ワイヤボンディングプロセスのパラメータである「ループ高さ」特性を有し、第２ダイの影響によってワイヤボンドにダメージを与えるのを回避すべく、第２及び第１ダイ６２４，６１４間に十分な空間が提供されなければならない。従って、スペーサ６２２は、第１ダイ６１４の上に第２ダイ６２４を支持するための基礎として提供される。スペーサは、十分に狭く形成されるので、そのエッジでワイヤボンドに影響を与えず、また、十分に薄いので、ワイヤループの上の第２ダイを十分に保持するだけのスペースを提供する。即ち、スペーサは、それ自身、ワイヤに影響を与えず、第１及び第２ダイ間に十分な距離を提供するので、第２ダイの下方向側は、ワイヤボンド６２６にダメージを与えない。
インバーテッドパッケージ６０２は、ワイヤボンド６３６によって底部基板１０２に電気的に相互接続（「Ｚ方向相互接続」）され、頂部パッケージ６０２、底部ダイ２１４、スペーサ２２２、ワイヤ２３６，２１６及び基板１２のダイ取付表面は、カプセル体６２７でカプセル化される。
スペーサ２２２，６２２の一方あるいは両方は、図２を参照して上述されたように、例えばガラスやダミーシリコンチップといった固い部材であり、あるいは、スペーサ接着剤である。
はんだボール１８は、コンピュータあるいは例えば携帯通信装置のような最終製品のマザーボード（図示しない）への相互接続を提供すべく、完成されたモジュールにおけるモジュール基板を構成する）ＢＧＡ下部パッケージ基板の下部金属層上のボンディングパッド上に環流される。はんだマスク１２５，１２７は、例えばワイヤボンド６３６，２１６とはんだボール１８とをボンディングするためのワイヤボンドサイトとボンディングパッドとの電気的な接続のため、ボンディングサイトで内在する金属を露呈させるべく、金属層１２１，１２３の上にパターンされる。
本発明のいくつかの実施形態において、図７，８に示すように、第２（上部）インバーテッドパッケージの上に補助ダイがスタックされる。
図７は、図２を参照して上述したように、インバーテッドＬＧＡパッケージ２０２がＢＧＡパッケージ１０２におけるダイ２１４の上にスペーサによって分離されてスタックされ、また、補助ダイ７２４がＬＧＡパッケージ基板２１２の上方向側に取り付けられると共にワイヤボンドされる、本発明によるマルチチップモジュールを符号７０で示す。図７の実施形態のある特徴は、図２における特徴に対応し、同様な特徴が同種の参照番号によって認識される。補助ダイ７２４は、接着剤７１３を用いて基板２１２表面に固定され、基板２１２の上方向側のトレースに対するワイヤボンド７２６によって電気的に接続される。下部パッケージ基板１２の露出した上方向側及びその上に取り付けられたモジュールの部品は、モールド７２７によってカプセル化される。二つ以上の補助ダイが、それぞれスタックされたダイの寸法に従って要求されるスペーサによって分離される一つの近傍にて、第２（上部）インバーテッドパッケージの上にスタックされる。
図８は、図２を参照して上述したように、インバーテッドＬＧＡパッケージ２０２がＢＧＡパッケージ１０２におけるダイ２１４の上にスペーサによって分離されてスタックされ、また、補助ダイ８２４がフリップチップ形状におけるＬＧＡパッケージ基板２１２の上方向側に取り付けられる、本発明によるマルチチップモジュールを符号８０で示す。図８の実施形態のある特徴は、図２（及び図８）における特徴に対応し、同様な特徴が同種の参照番号によって認識される。補助ダイ８２４は、（ゴールドバンプのような）バンプあるいは（はんだボールのような）ボール８２６によって基板２１２の上方向側上のトレースに相互接続される。アンダーフィル８１３は、フリップチップアタッチメントを保証し且つダイ、基板表面及びバンプあるいはボールの電気的特徴を保護すべく、ダイ８２４の下方向（活動）側及び基板２１２の上方向側間の空間を満たす。下部パッケージ基板１２の露出した上方向側とその上に取り付けられたモジュールの部品とは、モールド８２７によってカプセル化される。
本発明のいくつかの実施形態において、図９，１０に示すように、第２（上部）インバーテッドパッケージの上に補助ダイがスタックされる。
図９は、図２を参照して上述したように、インバーテッドＬＧＡパッケージ２０２がＢＧＡパッケージ１０２におけるダイ２１４の上にスペーサによって分離されてスタックされ、また、補助インバーテッドＬＧＡパッケージ９０２がＬＧＡパッケージ基板２１２の上方向側にインバートされて取り付けられる、本発明によるマルチチップモジュールを符号９０で示す。図９の実施形態のある特徴は、図２における特徴に対応し、同様な特徴が同種の参照番号によって認識される。この例における補助パッケージ９０２は、ＬＧＡパッケージである。それは、接着剤を用いて基板９１２に取り付けられるダイ９２４を含む。ダイ９２４は、ワイヤボンドによって基板９１２に電気的に接続され、ダイ９２４、基板９１２の下方向を向く（上部）表面、そして、ワイヤボンドは、モールド９２７によってカプセル化される。補助ＬＧＡパッケージ９０２は、ワイヤボンド９３６によって第２（上部）パッケージ２０２基板２１２に電気的に相互接続（Ｚ方向相互接続）され、あるいは、ワイヤボンド９４６によって第１（下部）パッケージ１０２基板１２に接続され、あるいは、図における例のように、第２パッケージ基板及び第１パッケージ基板の両方に電気的に相互接続される。
図１０は、図２を参照して上述したように、インバーテッドＬＧＡパッケージ２０２が第１ＢＧＡパッケージ１０２におけるダイ２１４の上にスペーサによって分離されてスタックされ、また、補助ＢＧＡパッケージ１００２がＬＧＡパッケージ基板２１２の上方向側にインバートされて取り付けられる、本発明によるマルチチップモジュールを符号１００で示す。図１０の実施形態のある特徴は、図２（及び図９）における特徴に対応し、同様な特徴が同種の参照番号によって認識される。この例における補助パッケージ１００２は、ＢＧＡパッケージである。それは、接着剤を用いて基板１０１２に取り付けられるダイ１０１４を含む。ダイ１０１４は、はんだボール１０１８によって基板１０１２に電気的に接続され、基板１０１２の下部側上のパターン化された金属層におけるボールパッドに環流され、ダイ１０１４及びそれを基板１０１２に接続するワイヤボンドは、モールド１０１７によってカプセル化される。補助ＢＧＡパッケージ１００２は、ワイヤボンド１０３６によって第１（下部）パッケージ１０２基板１２に電気的に相互接続（Ｚ方向相互接続）される。
各種の半導体チップ（ダイ）が本発明によるマルチチップモジュールにおけるいろんな箇所でいろんな結合にて採用され得る。例えば、図２を参照して、本発明によるＭＣＭの一つの実施形態において、下部パッケージは、アプリケーション・スペシフィック・インテグレテッド・チップ（ＡＳＩＣ：application-specific integrated chip）、デジタル信号プロセッサ（ＤＳＰ：digital signal processor）、グラフィックプロセッサ（graphics processor）、あるいは中央処理ユニット（ＣＰＵ：central processing unit ）のようなプロセッサであるシングルダイ２１４を有し得る。そのようなモジュールにおいて、上部パッケージは、例えば、ＦＬＡＳＨメモリダイ（ＮＯＲあるいはＮＡＮＤタイプ）、ＳＲＡＭ、ＳＤＲＡＭ、ＭＲＡＭ、ＤＲＡＭ、ＤＤＲＡＭダイといった一以上のダイ２２４を含むメモリパッケージである。あるいは上部パッケージは、メモリダイ６１４，６２４の一以上のタイプの結合を含む（図６の例において示されるように構成される）スタックドダイメモリパッケージである。
あるいは、例えば、図２及び図１２を参照して、本発明によるＭＣＭの他実施形態において、モジュールは、ＤＲＡＭダイ、あるいは一以上のメモリタイプを含み得るダイ２１４，１２１４のスタックといったメモリダイであり得るシングルダイ２１４を下部パッケージが有し得るメモリモジュールであり得る。そのような実施形態において、インバーテッド上部パッケージは、一以上のメモリタイプの一以上のダイ（図２の符号２２４、図６の符号６１４，６２４）を有し得て、異なるメモリタイプが一般的に異なるベンダーによって供給され且つ異なる検査方法及び異なる基準を用いて検査されるため、一般的に上部パッケージは、ＦＬＡＳＨメモリパッケージあるいはＦＬＡＳＨ及び他のメモリタイプの結合を有するパッケージである。例えば、下部パッケージダイは、ＤＲＡＭダイであり、「既知の良品ダイ」として供給され、ダイが基板に取り付けられると、能力パラメータが変化し、そして、そのようなダイを含む下部パッケージは、他のメモリ（あるいは他のタイプの）ダイを備えるＤＲＡＭダイを有するマルチチップモジュールで使用される前に好ましくは再検査される。そのような検査は、本発明によって円滑にされる。
図８における例に示されるモジュールにおいて、下部パッケージダイ２１４は、例えば、ＣＰＵ、ＤＳＰ、ＧＰＵといったプロセッサであり、インバーテッドパッケージダイ２２４及び補助ダイ８２４は、メモリダイである。例えば、ダイ２２４，８２４の一つは、（ＤＤＲやＤＲＡＭダイのような）非常に高速なメモリデバイスであり、他は、（ＦＡＬＳＨメモリダイのような）不揮発性メモリデバイスである。
図９における例に示すモジュールにおいて、補助パッケージ９０２は、ＢＣＣ、ＧＦＮあるいはＬＧＡパッケージに基づくテープ基板である。これらは、「ＬＧＡ」パッケージとして概して参照されるが、従来のＬＧＡパッケージは、（図３Ｂにおける例として示されるような）相互接続パッドの周囲配列と同様、領域配列を含み、従来のＢＣＣあるいはＧＦＮパッケージは、相互接続のためのたった一つの周囲パッドを有する。
図１０における例に示すモジュールの優位点は、補助ＢＧＡパッケージ基板に連結パッケージ１００２が、例えば、在庫のあるＢＧＡメモリパッケージといった従来のＢＧＡパッケージであるということである。これは、本発明によるモジュールに組み込まれる迅速性及び柔軟性である。
本発明のいくつかの実施形態において、第２（上部）インバーテッドパッケージの上にスタックされる補助は、図１１に示すように、（イメージダイといった）フォトセンサダイである。
図１１は、図２を参照して上述したように、インバーテッドＬＧＡパッケージ２０２がＢＧＡパッケージ１０２におけるダイ２１４の上にスペーサによって分離されてスタックされ、また、ＣＭＯＳセンサデバイスによって例示される補助ダイ１１８４がＬＧＡパッケージ基板２１２の上方向側に取り付けられる、本発明によるマルチチップモジュールを符号１１０で示す。図１１の実施形態のある特徴は、図２における特徴に対応し、同様な特徴が同種の参照番号によって認識される。この例における補助ダイ１１２４は、接着剤１１１３を用いて基板２１２の上方向側に取り付けられる。ダイ１１２４は、ワイヤボンド１１２６によって基板２１２に電気的に接続される。モールド１１２７は、ダイ１１２４及びワイヤボンド１１２６の余白部、インバーテッドパッケージ２０２、ダイ２１４及びパッケージ２０２間のダイ２１４及びスペーサの露出した部分、ダイ２１４及び基板１２間のワイヤボンド、そして、Ｚ方向相互接続ワイヤボンド２３６をカプセル化する。補助ダイ１１２４の活動表面のフォトセンサ領域１１２８は、モールド１１２７によって覆われる。例えば、ガラス、クオーツあるいは透明ポリマーからなる透明窓１１８０は、乾燥空気といったガスや混合ガスで満たされている空間であって、ダイのフォトセンサ部分の上の空間１１８４を閉じ込める（そして、実質的にシールする）ことによって、ダイ１１２４のカバーされていないフォトセンサ部分１１２８を補う。窓と、ダイ１１２４のフォトセンサ領域１１２８上の空間１１８４とを通って光あるいは像を導くための、レンズ（図示しない）といった光学要素が提供される。そのようなパッケージ１１０において、インバーテッドパッケージ２０２は、例えばメモリパッケージであり、下部ダイ２１４は、例えばＧＰＵといったプロセッサである。そのような実施形態において、モジュール１１０は、カメラのコアを構成し、携帯通信装置といった携帯装置に適切に使用される。
本発明の他の実施形態において、下部パッケージは、例えば、図１２に示すような、他の上にスタックされる二以上のダイを含む。図１２を参照して、ダイ２１４は、図２を参照して上述された基板１２に取り付けられ、ワイヤボンド２１６によって基板１２上のトレースに相互接続される。第２ダイ１２１４は、ダイ２１４の上にスタックされ、ワイヤボンド１２１６によって基板１２に相互接続される。図２を参照して説明したように、ワイヤ２１６のループ高さのためのクリアランスを提供すべく、スペーサ１２２２がダイ１２１４，２１４間に介装される。スペーサ１２２２は、接着剤１２２１によってダイ２１４の上方向を向く表面に固定され、ダイ１２１４は、接着剤１２２３によってスペーサ１２２２の上方向を向く表面に固定される。インバーテッドパッケージ２０２は、ダイ１２１４の上に取り付けられ、スペーサ２２２によって離間させられる。スペーサ２２２は、接着剤２２１によってダイ１２１４の上方向を向く表面に固定され、パッケージ２０２は、接着剤２２３によってスペーサ２２２の上方向を向く表面に固定される。インバーテッドパッケージ２０２は、ワイヤボンド１２３６によって基板１２に相互接続され、モジュールは、モールド１２２７によってカプセル化される。
図１３は、図２におけるようなモジュールを作製するための本発明による組立処理におけるステップのフロー図である。下部ダイは、ステップ１３０１，１３０２，１３０３，１３０４において、下部基板に取り付けられてワイヤボンドされる。スペーサは、ステップ１３０５，１３０６において、下部ダイの上に固定される。インバーテッド上部パッケージは、ステップ１３０７，１３０８において、スペーサの上に固定される。プラズマ洗浄ステップ１３０９がＺ方向相互接続ワイヤボンディング１３１０のためのワイヤボンドサイトを用意するために実施され、モールドの良品接着剤のための全ての表面を用意するためにさらなるプラズマ洗浄１３２１が続く。ステップ１３２２，１３２３において、モールドが導入され且つ養生される。そして、はんだボールが取り付けられ（１３２４）、モジュールがストリップからシンギュレートされる（１３２５）。
図１４は、上部パッケージの上方向側に固定されるヒートスプレッダーを有する、図４におけるようなモジュールを作製するための本発明による組立処理におけるステップのフロー図である。ステップ１３０１〜１３１０までのＺ方向相互接続の完成時点に至るまでの処理は、図１３の処理と類似する。ここで、Ｚ方向相互接続に続き、接着剤が上部ＬＧＡパッケージの上方向側に配置され、ヒートスプレッダーが接着剤の上に置かれ（ステップ１４１１）、そして、接着剤が養生される（ステップ１４１２）。さらに、モールドの良品接着剤のための全ての表面を用意するために、プラズマ洗浄（１４２１）が続く。ステップ１４２２，１４２３において、モールドが導入され且つ養生される。そして、はんだボールが取り付けられ（１４２４）、モジュールがストリップからシンギュレートされる（１４２５）。
図１５は、上部パッケージの上のモールドに埋め込まれるヒートスプレッダーを有する、図５におけるようなモジュールを作製するための本発明による組立処理におけるステップのフロー図である。ステップ１３０１〜１３１０までのＺ方向相互接続の完成時点に至るまでの処理は、図１３，１４の処理と類似する。ここで、Ｚ方向相互接続に続き、ステップ１５１１において、ヒートスプレッダーがモールドキャビティー内に導入される。ステップ１５２２，１５２３において、スタックがキャビティー内のヒートスプレッダーの上に置かれ、モールドが導入され且つ養生される。そして、はんだボールが取り付けられ（１５２４）、モジュールがストリップからシンギュレートされる（１５２５）。
方法は、確立された工業的インフラを採用し、新しい方法及びツールを必要とする選択的なスタックドパッケージ構造と比べて、低い工業コストを提供し得る。
本発明により上部ダイが組立前にそれぞれ上部パッケージにおいて検査され、「良品」と検査されたパッケージのみがさらに処理のために選択されるという事実により、本発明によるモジュールは、スタックドダイパッケージ（即ち、類似するダイの組を含むスタックドダイパッケージ）と比較してより低いコストを有し得る。従って、材料及び処理浪費が減少する。
また、本発明において採用される上部パッケージに対してスタックドダイパッケージよりも厳格な信頼性検査が行われ、特に、上部パッケージがメモリダイを含むところでメモリ「通電テスト」が行われるため、本発明によるモジュールは、スタックドダイパッケージに比べてより信頼性の高いものとなり得る。
また、パッケージされたダイは、むき出しのダイよりも異なる供給者から直ちに得られる。既知の良品ダイを得るのは困難であり、著しく高価である。
本発明のモジュールにおけるＺ方向相互接続のためのワイヤボンディングの使用は、スタックドパッケージ間の他のＺ方向相互接続を採用するスタックドパッケージ技術に打ち勝つ追加的な優位点を提供する。ワイヤボンディングは、産業界においてよく確立されており、低いコスト構造を有する。ワイヤボンド処理が自動運転可能であるため、設計変更に応答する高い柔軟性を提供する。そして、低いコストの基板及び組立ツールを許す。正しくは５０ミクロンピッチであるワイヤボンドのファインピッチ特性は、ＬＧＡ及びＣＳＰ基板間の非常に多くのＺ方向相互接続を許す。それは、高い能力と設計自由度になる。
スペーサは、さらなる設計自由度を与える。スペーサ技術は、著しく大きいＬＧＡが小さいダイの頂部で組み立てられることを許容し、これは、下部ダイが通常大きなダイであるメモリである応用例において特に高い価値を持つ。下部ダイが高周波数で運転される大きなＩ／Ｏを備えるプロセッサであれば、ダイは、通常は小さくなり、高い電気的能力を許す低いインダクタンスにとって非常に望ましい短いワイヤ長を、底部で保証しなければならない。
今までに参照された全ての特許及び特許出願がここに組み込まれる。
他の実施形態が特許請求の範囲内に含まれる。例えば、マルチチップパッケージの一以上のパッケージは、マルチチップモジュールにおける各種の装置の機能性のための短距離無線相互接続を提供しつつ、一以上の無線周波数チップ及び一以上の受動素子を含む「Bluetooth 」パッケージと呼ばれるような、短距離無線パッケージである。
従来のスタックドダイパッケージの部分を示す断面略図である。 本発明の実施形態によるマルチチップパッケージであって、ワイヤボンドされたダイの上にスペーサを備える下部ＢＧＡパッケージと、下部パッケージダイ上のスペーサの上にスタックされるインバーテッドＬＧＡパッケージとを有するマルチチップパッケージを示す断面略図である。 本発明の実施形態によるマルチチップパッケージにおける底部パッケージの上方向側を示す平面略図である。 本発明の実施形態によるマルチチップパッケージにおける頂部パッケージの下方向側を示す平面略図である。 本発明の実施形態によるマルチチップパッケージであって、ワイヤボンドされたダイの上にスペーサを備える下部ＢＧＡパッケージと、下部パッケージダイ上のスペーサの上にスタックされるインバーテッドＬＧＡパッケージと、上部パッケージの上方向側に固定されるヒートスプレッダーとを有するマルチチップパッケージを示す断面略図である。 本発明の実施形態によるマルチチップパッケージであって、ワイヤボンドされたダイの上にスペーサを備える下部ＢＧＡパッケージと、下部パッケージダイ上のスペーサの上にスタックされるインバーテッドＬＧＡパッケージと、上部パッケージの上のモジュールにモールドされるヒートスプレッダーとを有するマルチチップパッケージを示す断面略図である。 本発明の実施形態によるマルチチップパッケージであって、ワイヤボンドされたダイの上にスペーサを備える下部ＢＧＡパッケージと、下部パッケージダイ上のスペーサの上にスタックされるインバーテッドＬＧＡ・２ダイスタックドダイパッケージとを有するマルチチップパッケージを示す断面略図である。 本発明の実施形態によるマルチチップパッケージであって、ワイヤボンドされたダイの上にスペーサを備える下部ＢＧＡパッケージと、下部パッケージダイ上のスペーサの上にスタックされるインバーテッドＬＧＡパッケージと、インバーテッドＬＧＡパッケージの上に取り付けられ、ワイヤボンディングによってＬＧＡパッケージ及び下部ＢＧＡパッケージ基板に連結されるダイとを有するマルチチップパッケージを示す断面略図である。 本発明の実施形態によるマルチチップパッケージであって、ワイヤボンドされたダイの上にスペーサを備える下部ＢＧＡパッケージと、下部パッケージダイ上のスペーサの上にスタックされるインバーテッドＬＧＡパッケージと、インバーテッドＬＧＡパッケージの上に取り付けられるフリップチップダイとを有するマルチチップパッケージを示す断面略図である。 本発明の実施形態によるマルチチップパッケージであって、ワイヤボンドされたダイの上にスペーサを備える下部ＢＧＡパッケージと、下部ダイ上のスペーサの上にスタックされる第１インバーテッドＬＧＡパッケージと、第１インバーテッドＬＧＡパッケージの上に取り付けられ、ワイヤボンディングによって第１ＬＧＡパッケージ及び下部ＢＧＡパッケージ基板に連結される補助インバーテッドＬＧＡパッケージとを有するマルチチップパッケージを示す断面略図である。 本発明の実施形態によるマルチチップパッケージであって、ワイヤボンドされたダイの上にスペーサを備える下部ＢＧＡパッケージと、下部パッケージダイ上のスペーサの上にスタックされる第１インバーテッドＬＧＡパッケージと、第１インバーテッドＬＧＡパッケージの上に取り付けられ、ワイヤボンディングによって下部ＢＧＡパッケージ基板に連結される補助ＢＧＡパッケージとを有するマルチチップパッケージを示す断面略図である。 本発明の実施形態によるマルチチップパッケージであって、ワ イヤボンドされたダイの上のスペーサを備える下部ＢＧＡパッケージと、下部パッケージダイ上のスペーサの上にスタックされる第１インバーテッドＬＧＡパッケージと、第１インバーテッドＬＧＡパッケージの上に取り付けられる補助ダイとを有するマルチチップパッケージを示す断面略図である。 本発明の実施形態によるマルチチップパッケージであって、下部２ダイスタックドダイＢＧＡパッケージと、下部パッケージダイの上にスタックされる第１インバーテッドＬＧＡパッケージとを有するマルチチップパッケージを示す断面略図である。 本発明の一実施形態によるマルチチップパッケージを作製するための処理ステップを示すフロー図である。 本発明の他実施形態によるマルチチップパッケージを作製するための処理ステップを示すフロー図である。 本発明の他実施形態によるマルチチップパッケージを作製するための処理ステップを示すフロー図である。

Claims (18)

  1. 積み重ねられた第１及び第２パッケージを含み、前記第１および第２パッケージの各々は、基板に取り付けられたダイを含み、前記第１パッケージのダイは、ワイヤボンドによって前記第１パッケージの基板に接続され、第２パッケージは、反転されると共に、第２パッケージのダイと第１パッケージのダイとの間の空間のための施策を備えて第１パッケージのダイの上に積み重ねられ、前記施策は、スペーサを接着剤により第１パッケージと第２パッケージとの間に固定した構造であり、前記接着剤は、テフロン（登録商標）粒子を有する接着剤、または接着フィルムである、マルチチップパッケージモジュール。
  2. 積み重ねられた第１及び第２パッケージを含み、第１パッケージは、基板に取り付けられたダイを有するＢＧＡパッケージであり、前記第１パッケージのダイは、ワイヤボンドによって前記第１パッケージの基板に電気的に接続され、前記第２パッケージは、基板に取り付けられたダイを含み、第２パッケージが反転されるので、ダイが取り付けられた第２パッケージの基板表面は、下方向を向き、反転されたパッケージは、第１パッケージのダイと反転された前記第２パッケージとの間の離間のための施策を備えて、第１パッケージのダイの上に固定され、前記施策は、スペーサを接着剤により前記第１パッケージと前記第２パッケージとの間に固定した構造であり、前記接着剤は、テフロン粒子を有する接着剤、または接着フィルムである、マルチチップパッケージモジュール。
  3. ワイヤボンドが、第１パッケージのダイのパッドと、反転された第２パッケージの上方向側のＺ方向相互接続ワイヤボンドパッドとを接続する、請求項２に記載のマルチチップパッケージモジュール。
  4. ワイヤボンドが、第１パッケージの基板の上方向側のＺ方向相互接続ワイヤボンドパッドと、反転された第２パッケージの上方向側のＺ方向相互接続ワイヤボンドパッドとを接続する、請求項２に記載のマルチチップパッケージモジュール。
  5. ワイヤボンドが、第１パッケージの基板の上方向側のＺ方向相互接続ワイヤボンドパッドと、反転された第２パッケージの上方向側のＺ方向相互接続ワイヤボンドパッドとを接続し、ワイヤボンドが、第１パッケージのダイのパッドと、反転された第２パッケージの
    上方向側のＺ方向相互接続ワイヤボンドパッドとを接続する、請求項２に記載のマルチチップパッケージモジュール。
  6. 反転された第２パッケージは、複数の反転されたダイを含む請求項２に記載のマルチチップパッケージモジュール。
  7. 第１パッケージは、複数のダイを含み、反転された第２パッケージは、前記ダイの最上位に取り付けられる、請求項２に記載のマルチチップパッケージモジュール。
  8. 反転された第２パッケージの上に取り付けられる補助ダイをさらに含む請求項２に記載のマルチチップパッケージモジュール。
  9. 補助ダイは、第２パッケージの基板にワイヤボンドされる請求項８に記載のマルチチップパッケージモジュール。
  10. 補助ダイは、第１パッケージの基板にワイヤボンドされる請求項８に記載のマルチチップパッケージモジュール。
  11. ヒートスプレッダーをさらに含む請求項２に記載のマルチチップパッケージモジュール。
  12. ヒートスプレッダーは、最上位のパッケージの上方向を向く表面に固定される請求項１１に記載のマルチチップパッケージモジュール。
  13. ヒートスプレッダーは、第２パッケージの補助ダイの上方向を向く表面に固定される請求項１１に記載のマルチチップパッケージモジュール。
  14. 電気非伝導性で熱伝導性のモールドがモジュールカプセル化に採用される請求項２に記載のマルチチップパッケージモジュール。
  15. ダイの上に積み重ねられた、反転されたパッケージを有するマルチチップパッケージモジュールの製造方法であって、第１基板の上方向側に取り付けられた第１ダイを有する第１パッケージ、および、第２基板の上方向側に取り付けられた第２ダイを有する第２パッケージを提供し、前記第１パッケージの前記第１ダイの上に上下反転された前記第２パッケージを積み重ね、前記第２パッケージの下方を向いた面と、前記第１ダイを前記第１基板に接続するワイヤボンドとが相互にダメージを与えるのを防止すべく、前記第２パッケージと前記第１ダイとの間の離間のために施策がなされ、
    前記施策は、スペーサを接着剤により第１パッケージと第２パッケージとの間に固定した構造であり、前記接着剤は、テフロン粒子を有する接着剤、または接着フィルムである、方法。
  16. ダイの上に積み重ねられた、反転されたパッケージを有するマルチチップパッケージモジュールの製造方法であって、第１パッケージの第１ダイを第１パッケージの第１基板に取り付け、前記第１基板に前記第１ダイをワイヤボンドし、前記第１ダイの上にスペーサを固定し、第２パッケージの第２ダイを第２パッケージの第２基板に取り付け、前記スペーサの上に反転された前記第２パッケージを固定し、Ｚ方向相互接続ワイヤボンディングのためのワイヤボンドサイトを用意すべく、第１プラズマ洗浄を実施し、Ｚ方向相互接続ワイヤボンディングを実行し、モールドの好接着のための表面を用意すべく、第２プラズマ洗浄を実施し、モールドを導入して養生し、はんだボールを取り付ける方法であり、
    前記スペーサは接着剤により前記第１パッケージと前記第２パッケージとの間に固定され、前記接着剤は、テフロン粒子を有する接着剤、または接着フィルムである、方法。
  17. Ｚ方向相互接続に続き、第２パッケージの上方向側に接着剤を提供し、接着剤の上にヒートスプレッダーを配置し、接着剤を養生することをさらに含む請求項１６に記載の方法。
  18. Ｚ方向相互接続に続き、モールドキャビティー内にヒートスプレッダーを配置し、キャビティー内のヒートスプレッダーの上のダイの上に固定される、組み立てられて反転されたパッケージを配置し、キャビティー内に成型コンパウンドを導入し、コンパウンドを養生してモールドすることをさらに含む請求項１６に記載の方法。
JP2006545467A 2003-12-17 2004-12-16 マルチチップパッケージモジュールおよびその製造方法 Active JP5197961B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US53042303P 2003-12-17 2003-12-17
US60/530,423 2003-12-17
PCT/US2004/042413 WO2005059967A2 (en) 2003-12-17 2004-12-16 Multiple chip package module having inverted package stacked over die

Publications (2)

Publication Number Publication Date
JP2007516616A JP2007516616A (ja) 2007-06-21
JP5197961B2 true JP5197961B2 (ja) 2013-05-15

Family

ID=34700137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006545467A Active JP5197961B2 (ja) 2003-12-17 2004-12-16 マルチチップパッケージモジュールおよびその製造方法

Country Status (5)

Country Link
US (1) US8970049B2 (ja)
JP (1) JP5197961B2 (ja)
KR (1) KR101076537B1 (ja)
TW (1) TWI357663B (ja)
WO (1) WO2005059967A2 (ja)

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US6856009B2 (en) * 2003-03-11 2005-02-15 Micron Technology, Inc. Techniques for packaging multiple device components
TWI283467B (en) * 2003-12-31 2007-07-01 Advanced Semiconductor Eng Multi-chip package structure
WO2006052616A1 (en) 2004-11-03 2006-05-18 Tessera, Inc. Stacked packaging improvements
US7745918B1 (en) 2004-11-24 2010-06-29 Amkor Technology, Inc. Package in package (PiP)
KR100593703B1 (ko) * 2004-12-10 2006-06-30 삼성전자주식회사 돌출부 와이어 본딩 구조 보강용 더미 칩을 포함하는반도체 칩 적층 패키지
US7822912B2 (en) * 2005-03-14 2010-10-26 Phision Electronics Corp. Flash storage chip and flash array storage system
US8395251B2 (en) * 2005-05-12 2013-03-12 Stats Chippac Ltd. Integrated circuit package to package stacking system
US20060284298A1 (en) * 2005-06-15 2006-12-21 Jae Myun Kim Chip stack package having same length bonding leads
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
US8796836B2 (en) 2005-08-25 2014-08-05 Micron Technology, Inc. Land grid array semiconductor device packages
US7291900B2 (en) 2005-08-25 2007-11-06 Micron Technology, Inc. Lead frame-based semiconductor device packages incorporating at least one land grid array package
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
JP5522561B2 (ja) * 2005-08-31 2014-06-18 マイクロン テクノロジー， インク． マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
CN100433327C (zh) * 2005-09-15 2008-11-12 南茂科技股份有限公司 芯片封装体与堆叠型芯片封装结构
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
JP5193045B2 (ja) 2005-09-30 2013-05-08 モサイド・テクノロジーズ・インコーポレーテッド 出力制御部を備えたメモリ
US20070165457A1 (en) * 2005-09-30 2007-07-19 Jin-Ki Kim Nonvolatile memory system
JP4930970B2 (ja) * 2005-11-28 2012-05-16 ルネサスエレクトロニクス株式会社 マルチチップモジュール
US8093717B2 (en) * 2005-12-09 2012-01-10 Intel Corporation Microstrip spacer for stacked chip scale packages, methods of making same, methods of operating same, and systems containing same
US8258599B2 (en) * 2005-12-15 2012-09-04 Atmel Corporation Electronics package with an integrated circuit device having post wafer fabrication integrated passive components
US20070138628A1 (en) * 2005-12-15 2007-06-21 Lam Ken M Apparatus and method for increasing the quantity of discrete electronic components in an integrated circuit package
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
CN100459124C (zh) * 2005-12-30 2009-02-04 日月光半导体制造股份有限公司 多芯片封装结构
US20070158537A1 (en) * 2006-01-10 2007-07-12 Nanogate Optoelectronic Robot, Inc. Package for Image Sensor and Identification Module
US7768083B2 (en) 2006-01-20 2010-08-03 Allegro Microsystems, Inc. Arrangements for an integrated sensor
US20070170599A1 (en) * 2006-01-24 2007-07-26 Masazumi Amagai Flip-attached and underfilled stacked semiconductor devices
US8120156B2 (en) * 2006-02-17 2012-02-21 Stats Chippac Ltd. Integrated circuit package system with die on base package
US20080237824A1 (en) * 2006-02-17 2008-10-02 Amkor Technology, Inc. Stacked electronic component package having single-sided film spacer
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US20070231970A1 (en) * 2006-03-31 2007-10-04 Tsuyoshi Fukuo Cured mold compound spacer for stacked-die package
TWI296148B (en) * 2006-04-28 2008-04-21 Advanced Semiconductor Eng Stackable semiconductor package and the method for making the same
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
TWI298198B (en) * 2006-05-30 2008-06-21 Advanced Semiconductor Eng Stackable semiconductor package
TWI339436B (en) * 2006-05-30 2011-03-21 Advanced Semiconductor Eng Stackable semiconductor package
US7838971B2 (en) * 2006-07-11 2010-11-23 Atmel Corporation Method to provide substrate-ground coupling for semiconductor integrated circuit dice constructed from SOI and related materials in stacked-die packages
US7932590B2 (en) * 2006-07-13 2011-04-26 Atmel Corporation Stacked-die electronics package with planar and three-dimensional inductor elements
JP5069879B2 (ja) * 2006-07-31 2012-11-07 三洋電機株式会社 回路装置
US7687892B2 (en) * 2006-08-08 2010-03-30 Stats Chippac, Ltd. Quad flat package
TWI317993B (en) * 2006-08-18 2009-12-01 Advanced Semiconductor Eng Stackable semiconductor package
KR100809701B1 (ko) * 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
US8269319B2 (en) * 2006-10-13 2012-09-18 Tessera, Inc. Collective and synergistic MRAM shields
US8154881B2 (en) * 2006-11-13 2012-04-10 Telecommunication Systems, Inc. Radiation-shielded semiconductor assembly
JP5616636B2 (ja) * 2006-12-14 2014-10-29 ラムバス・インコーポレーテッド マルチダイメモリ素子
WO2008074185A1 (en) * 2006-12-19 2008-06-26 Intel Corporation Integrated circuit package and its manufacturing method, memory system
US7687897B2 (en) * 2006-12-28 2010-03-30 Stats Chippac Ltd. Mountable integrated circuit package-in-package system with adhesive spacing structures
US7714377B2 (en) * 2007-04-19 2010-05-11 Qimonda Ag Integrated circuits and methods of manufacturing thereof
US7915667B2 (en) * 2008-06-11 2011-03-29 Qimonda Ag Integrated circuits having a contact region and methods for manufacturing the same
US7969018B2 (en) * 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
KR101007932B1 (ko) * 2008-07-25 2011-01-14 세크론 주식회사 패턴 위치 결정 방법, 캐비티 위치 결정 방법 및 솔더 범프형성 방법
DE102008054735A1 (de) * 2008-12-16 2010-06-17 Robert Bosch Gmbh Leadless-Gehäusepackung
US8533853B2 (en) 2009-06-12 2013-09-10 Telecommunication Systems, Inc. Location sensitive solid state drive
JP2011077108A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置
KR20110074135A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 내장 회로 기판을 구비한 시스템 인 패키지
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8749037B1 (en) * 2011-10-28 2014-06-10 Altera Corporation Multi-access memory system and a method to manufacture the system
US9502360B2 (en) * 2012-01-11 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Stress compensation layer for 3D packaging
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
KR20130105175A (ko) * 2012-03-16 2013-09-25 삼성전자주식회사 보호 층을 갖는 반도체 패키지 및 그 형성 방법
US9768137B2 (en) * 2012-04-30 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Stud bump structure for semiconductor package assemblies
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9418971B2 (en) 2012-11-08 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure including a thermal isolation material and method of forming the same
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
JP6128993B2 (ja) * 2013-06-28 2017-05-17 キヤノン株式会社 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) * 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9735082B2 (en) 2013-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packaging with hot spot thermal management features
US9667900B2 (en) * 2013-12-09 2017-05-30 Optiz, Inc. Three dimensional system-on-chip image sensor package
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9899794B2 (en) * 2014-06-30 2018-02-20 Texas Instruments Incorporated Optoelectronic package
US9627367B2 (en) 2014-11-21 2017-04-18 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9786632B2 (en) * 2015-07-30 2017-10-10 Mediatek Inc. Semiconductor package structure and method for forming the same
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
KR102372300B1 (ko) * 2015-11-26 2022-03-08 삼성전자주식회사 스택 패키지 및 그 제조 방법
US9984992B2 (en) * 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9704819B1 (en) * 2016-03-29 2017-07-11 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9859255B1 (en) * 2016-10-01 2018-01-02 Intel Corporation Electronic device package
KR20180055635A (ko) * 2016-11-14 2018-05-25 삼성전자주식회사 반도체 모듈
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10935612B2 (en) 2018-08-20 2021-03-02 Allegro Microsystems, Llc Current sensor having multiple sensitivity ranges
JP7094828B2 (ja) * 2018-08-21 2022-07-04 キヤノン株式会社 集積回路装置
US20200402958A1 (en) * 2019-06-20 2020-12-24 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and methods of manufacturing the same
US11293979B2 (en) 2019-10-22 2022-04-05 Peter Shun Shen Wang Method of and an arrangement for analyzing manufacturing defects of multi-chip modules made without known good die
CN113539989B (zh) * 2020-04-13 2023-07-21 烽火通信科技股份有限公司 一种多芯片散热封装结构及封装方法
TWI761864B (zh) * 2020-06-19 2022-04-21 海華科技股份有限公司 散熱式晶片級封裝結構
US11308257B1 (en) 2020-12-15 2022-04-19 International Business Machines Corporation Stacked via rivets in chip hotspots
US11567108B2 (en) 2021-03-31 2023-01-31 Allegro Microsystems, Llc Multi-gain channels for multi-range sensor
TWI765791B (zh) * 2021-07-30 2022-05-21 華碩電腦股份有限公司 印刷電路板與具有該印刷電路板之電子裝置
TWI843347B (zh) * 2022-12-20 2024-05-21 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02312265A (ja) * 1989-05-26 1990-12-27 Mitsubishi Electric Corp 半導体装置
US5446620A (en) * 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
FR2670322B1 (fr) * 1990-12-05 1997-07-04 Matra Espace Modules de memoire a l'etat solide et dispositifs de memoire comportant de tels modules
JPH05152505A (ja) 1991-11-25 1993-06-18 Fujitsu Ltd 電子回路実装基板
JPH05160170A (ja) 1991-12-10 1993-06-25 Fujitsu Ltd 半導体装置の製造方法及び製造装置
JPH05206365A (ja) 1992-01-30 1993-08-13 Fuji Electric Co Ltd 半導体装置およびその組立用リードフレーム
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
FR2694840B1 (fr) 1992-08-13 1994-09-09 Commissariat Energie Atomique Module multi-puces à trois dimensions.
US5340771A (en) * 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US5444296A (en) * 1993-11-22 1995-08-22 Sun Microsystems, Inc. Ball grid array packages for high speed applications
US5675180A (en) * 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
US5652185A (en) 1995-04-07 1997-07-29 National Semiconductor Corporation Maximized substrate design for grid array based assemblies
DE69634376D1 (de) * 1995-05-12 2005-03-31 St Microelectronics Inc IC-Packungsfassungssystem mit niedrigem Profil
US5719440A (en) * 1995-12-19 1998-02-17 Micron Technology, Inc. Flip chip adaptor package for bare die
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US5898219A (en) * 1997-04-02 1999-04-27 Intel Corporation Custom corner attach heat sink design for a plastic ball grid array integrated circuit package
JP2964983B2 (ja) 1997-04-02 1999-10-18 日本電気株式会社 三次元メモリモジュール及びそれを用いた半導体装置
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US5982633A (en) * 1997-08-20 1999-11-09 Compaq Computer Corporation Opposed ball grid array mounting
JP3834426B2 (ja) * 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
CA2218307C (en) * 1997-10-10 2006-01-03 Gennum Corporation Three dimensional packaging configuration for multi-chip module assembly
JP3644662B2 (ja) * 1997-10-29 2005-05-11 株式会社ルネサステクノロジ 半導体モジュール
JPH11219984A (ja) 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US5899705A (en) * 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
JP3178405B2 (ja) 1998-03-05 2001-06-18 住友金属工業株式会社 熱応力を緩和した積層半導体装置モジュール
SG75958A1 (en) 1998-06-01 2000-10-24 Hitachi Ulsi Sys Co Ltd Semiconductor device and a method of producing semiconductor device
US6451624B1 (en) 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6034875A (en) * 1998-06-17 2000-03-07 International Business Machines Corporation Cooling structure for electronic components
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
JP3643706B2 (ja) * 1998-07-31 2005-04-27 三洋電機株式会社 半導体装置
JP2000058691A (ja) 1998-08-07 2000-02-25 Sharp Corp ミリ波半導体装置
US6051887A (en) * 1998-08-28 2000-04-18 Medtronic, Inc. Semiconductor stacked device for implantable medical apparatus
US6201302B1 (en) * 1998-12-31 2001-03-13 Sampo Semiconductor Corporation Semiconductor package having multi-dies
JP3685947B2 (ja) * 1999-03-15 2005-08-24 新光電気工業株式会社 半導体装置及びその製造方法
JP4075204B2 (ja) 1999-04-09 2008-04-16 松下電器産業株式会社 積層型半導体装置
US6118176A (en) * 1999-04-26 2000-09-12 Advanced Semiconductor Engineering, Inc. Stacked chip assembly utilizing a lead frame
US6890798B2 (en) * 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
US6238949B1 (en) 1999-06-18 2001-05-29 National Semiconductor Corporation Method and apparatus for forming a plastic chip on chip package module
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
SG87046A1 (en) * 1999-08-17 2002-03-19 Micron Technology Inc Multi-chip module with stacked dice
US6424033B1 (en) * 1999-08-31 2002-07-23 Micron Technology, Inc. Chip package with grease heat sink and method of making
WO2001018864A1 (fr) * 1999-09-03 2001-03-15 Seiko Epson Corporation Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique
JP2001156212A (ja) * 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
JP2001094045A (ja) * 1999-09-22 2001-04-06 Seiko Epson Corp 半導体装置
JP3415509B2 (ja) 1999-09-28 2003-06-09 エヌイーシーマイクロシステム株式会社 半導体装置
JP3485507B2 (ja) * 1999-10-25 2004-01-13 沖電気工業株式会社 半導体装置
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
JP2001223326A (ja) 2000-02-09 2001-08-17 Hitachi Ltd 半導体装置
KR100335717B1 (ko) * 2000-02-18 2002-05-08 윤종용 고용량 메모리 카드
US6462421B1 (en) * 2000-04-10 2002-10-08 Advanced Semicondcutor Engineering, Inc. Multichip module
JP2001308262A (ja) * 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置
TW445610B (en) * 2000-06-16 2001-07-11 Siliconware Precision Industries Co Ltd Stacked-die packaging structure
TW459361B (en) * 2000-07-17 2001-10-11 Siliconware Precision Industries Co Ltd Three-dimensional multiple stacked-die packaging structure
US6472758B1 (en) 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
JP2002040095A (ja) * 2000-07-26 2002-02-06 Nec Corp 半導体装置及びその実装方法
US6607937B1 (en) * 2000-08-23 2003-08-19 Micron Technology, Inc. Stacked microelectronic dies and methods for stacking microelectronic dies
US6593648B2 (en) * 2000-08-31 2003-07-15 Seiko Epson Corporation Semiconductor device and method of making the same, circuit board and electronic equipment
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
US6492726B1 (en) 2000-09-22 2002-12-10 Chartered Semiconductor Manufacturing Ltd. Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
JP2002118201A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体装置およびその製造方法
JP3913481B2 (ja) 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
TW459363B (en) 2000-11-22 2001-10-11 Kingpak Tech Inc Integrated circuit stacking structure and the manufacturing method thereof
JP2002170921A (ja) * 2000-12-01 2002-06-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3798620B2 (ja) 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US6340846B1 (en) * 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
JP2002176136A (ja) 2000-12-08 2002-06-21 Mitsubishi Electric Corp マルチチップパッケージ、半導体及び半導体製造装置
US6777819B2 (en) * 2000-12-20 2004-08-17 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash-proof device
US6734539B2 (en) * 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
JP2002208656A (ja) * 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置
JP2002222903A (ja) 2001-01-26 2002-08-09 Mitsubishi Electric Corp 半導体パッケージ及び半導体装置
US6388313B1 (en) * 2001-01-30 2002-05-14 Siliconware Precision Industries Co., Ltd. Multi-chip module
JP2002231885A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP4780844B2 (ja) * 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
TW502408B (en) * 2001-03-09 2002-09-11 Advanced Semiconductor Eng Chip with chamfer
JP2002280516A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 半導体モジュール
SG108245A1 (en) * 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
US6400007B1 (en) * 2001-04-16 2002-06-04 Kingpak Technology Inc. Stacked structure of semiconductor means and method for manufacturing the same
US6888240B2 (en) 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US6472741B1 (en) * 2001-07-14 2002-10-29 Siliconware Precision Industries Co., Ltd. Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same
JP2002373969A (ja) * 2001-06-15 2002-12-26 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
KR100445073B1 (ko) * 2001-08-21 2004-08-21 삼성전자주식회사 듀얼 다이 패키지
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US6847105B2 (en) * 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
US6599779B2 (en) * 2001-09-24 2003-07-29 St Assembly Test Service Ltd. PBGA substrate for anchoring heat sink
JP4917225B2 (ja) 2001-09-28 2012-04-18 ローム株式会社 半導体装置
TW523887B (en) * 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US20030113952A1 (en) * 2001-12-19 2003-06-19 Mahesh Sambasivam Underfill materials dispensed in a flip chip package by way of a through hole
TW523894B (en) * 2001-12-24 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor device and its manufacturing method
JP3865055B2 (ja) 2001-12-28 2007-01-10 セイコーエプソン株式会社 半導体装置の製造方法
JP2003273317A (ja) 2002-03-19 2003-09-26 Nec Electronics Corp 半導体装置及びその製造方法
JP3688249B2 (ja) 2002-04-05 2005-08-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3550391B2 (ja) 2002-05-15 2004-08-04 沖電気工業株式会社 半導体装置及びその製造方法
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US6600222B1 (en) * 2002-07-17 2003-07-29 Intel Corporation Stacked microelectronic packages
KR100442880B1 (ko) * 2002-07-24 2004-08-02 삼성전자주식회사 적층형 반도체 모듈 및 그 제조방법
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
US6972481B2 (en) 2002-09-17 2005-12-06 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US6838761B2 (en) * 2002-09-17 2005-01-04 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
KR20050074961A (ko) * 2002-10-08 2005-07-19 치팩, 인코포레이티드 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
TW567601B (en) 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
SG114585A1 (en) * 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
TW576549U (en) * 2003-04-04 2004-02-11 Advanced Semiconductor Eng Multi-chip package combining wire-bonding and flip-chip configuration
TWI225292B (en) 2003-04-23 2004-12-11 Advanced Semiconductor Eng Multi-chips stacked package
US6818980B1 (en) 2003-05-07 2004-11-16 Asat Ltd. Stacked semiconductor package and method of manufacturing the same
US7342248B2 (en) * 2003-05-15 2008-03-11 Shinko Electric Industries Co., Ltd. Semiconductor device and interposer
TWI299551B (en) * 2003-06-25 2008-08-01 Via Tech Inc Quad flat no-lead type chip carrier
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
US20060138631A1 (en) * 2003-12-31 2006-06-29 Advanced Semiconductor Engineering, Inc. Multi-chip package structure
US20060043556A1 (en) 2004-08-25 2006-03-02 Chao-Yuan Su Stacked packaging methods and structures

Also Published As

Publication number Publication date
US8970049B2 (en) 2015-03-03
TW200536130A (en) 2005-11-01
WO2005059967A3 (en) 2009-06-04
TWI357663B (en) 2012-02-01
US20050133916A1 (en) 2005-06-23
WO2005059967A2 (en) 2005-06-30
KR20070088258A (ko) 2007-08-29
KR101076537B1 (ko) 2011-10-24
JP2007516616A (ja) 2007-06-21

Similar Documents

Publication Publication Date Title
JP5197961B2 (ja) マルチチップパッケージモジュールおよびその製造方法
TWI442520B (zh) 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件
JP4503677B2 (ja) 上側および下側の基板表面を露出させた半導体パッケージ
TWI331392B (en) Module having stacked chip scale semiconductor packages
KR101172527B1 (ko) 상부면 및 하부면에서 노출된 기판 표면들을 갖는 반도체적층 패키지 어셈블리
US7425758B2 (en) Metal core foldover package structures
US8927332B2 (en) Methods of manufacturing semiconductor device assemblies including face-to-face semiconductor dice
TWI393228B (zh) 覆晶及焊線封裝半導體
TWI329918B (en) Semiconductor multi-package module having wire bond interconnection between stacked packages
TW200416787A (en) Semiconductor stacked multi-package module having inverted second package
US20100314730A1 (en) Stacked hybrid interposer through silicon via (TSV) package
JP2005535103A (ja) 半導体パッケージ装置ならびに製作および試験方法
US20220013471A1 (en) Ic package
US7235870B2 (en) Microelectronic multi-chip module
US20060284298A1 (en) Chip stack package having same length bonding leads
US11227814B2 (en) Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof
US20080237831A1 (en) Multi-chip semiconductor package structure
TW202213163A (zh) 半導體結構
TWI838125B (zh) 半導體封裝及其製造方法
JP2001007255A (ja) 高効率放熱型チップ寸法パッケージ方法及び装置
TW202435412A (zh) 半導體封裝及其製造方法
KR100813621B1 (ko) 적층형 반도체 소자 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071114

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100628

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100810

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100810

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5197961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250