JP4153606B2 - プラズマエッチング方法およびプラズマエッチング装置 - Google Patents
プラズマエッチング方法およびプラズマエッチング装置 Download PDFInfo
- Publication number
- JP4153606B2 JP4153606B2 JP31994298A JP31994298A JP4153606B2 JP 4153606 B2 JP4153606 B2 JP 4153606B2 JP 31994298 A JP31994298 A JP 31994298A JP 31994298 A JP31994298 A JP 31994298A JP 4153606 B2 JP4153606 B2 JP 4153606B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- bias power
- film
- plasma
- processing chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 100
- 238000001020 plasma etching Methods 0.000 title claims description 23
- 238000005530 etching Methods 0.000 claims description 110
- 230000008569 process Effects 0.000 claims description 78
- 238000012545 processing Methods 0.000 claims description 45
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 230000001681 protective effect Effects 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 230000009467 reduction Effects 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 50
- 229920000642 polymer Polymers 0.000 description 36
- 150000002500 ions Chemical class 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 238000000151 deposition Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32697—Electrostatic control
- H01J37/32706—Polarising the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
- ing And Chemical Polishing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，プラズマエッチング方法およびプラズマエッチング装置に関する。
【０００２】
【従来の技術】
従来，気密な処理室内に上部電極と下部電極とを対向配置したプラズマエッチング装置が提案されている。該装置では，まず下部電極上に被処理体，例えば半導体ウェハ（以下，「ウェハ」と称する。）を載置した後，処理室内に処理ガスを導入すると共に，処理室内を真空引きして所定の圧力雰囲気に維持する。次いで，上部電極に対してプラズマ生成用電力を印加すると共に，下部電極に対して一定電力に保たれたバイアス用電力を印加する。その結果，処理室内の処理ガスが解離してプラズマとラジカルが生成され，そのラジカルと，バイアス用電力によりウェハに引き込まれるプラズマ中のイオンとにより，ウェハ上に形成されたＳｉＯ2（酸化シリコン）膜などの絶縁膜がイオンアシストエッチングされ，該絶縁膜にコンタクトホールが形成される。
【０００３】
【発明が解決しようとする課題】
しかしながら，０．１５μｍデザインルール下でコンタクトホールを形成する場合には，アスペクト比が高くなり，絶縁膜のエッチングレートが低下する。また，絶縁膜の表面に形成されたフォトレジスト膜は，イオンによって常時スパッタされる。この際，フォトレジスト膜の上面とパターン形成面との間に形成される角部が多くスパッタされる。その結果，図２（ｄ）に示すようにフォトレジスト膜２０６のパターン幅が広がってしまい，所望のコンタクトホール２１０を形成できないという問題が生じる。従って，フォトレジスト膜２０６のエッチングレート（またはエッチング量）に対する絶縁膜２０２のエッチングレート（またはエッチング量）の比（以下，「選択比」という。）を高くする技術が必要となる。
【０００４】
本発明は，従来の技術が有する上記のような問題点に鑑みて成されたものであり，本発明の第１目的は，エッチングの選択比を向上させて，被処理体に超微細なエッチング加工を施すことが可能な，新規かつ改良されたプラズマエッチング方法を提供することである。
【０００５】
また，本発明の第２の目的は，被処理体に所定形状のコンタクトホールを形成することが可能な，新規かつ改良されたプラズマエッチング装置を提供することである。
【０００６】
【課題を解決するための手段】
上記課題を解決するために，本発明の第１の観点によれば，請求項１に記載の発明のように，処理室内に処理ガスを導入し，プラズマ源により処理室内にプラズマを生成すると共に，処理室内に配置された電極にバイアス用電力を印加して，電極上に載置された被処理体に対して所定のエッチング処理を施すプラズマエッチング方法であって，バイアス用電力を電極に印加して所定のエッチング時間にわたり被処理体にエッチングを施すエッチング工程と，バイアス用電力を低減または遮断して所定の成膜時間にわたり被処理体表面のエッチングマスクに保護膜を形成する成膜を施す成膜工程とを順次反復し，その際に，前記各エッチング時間と前記各成膜時間とは，エッチング処理の進行に応じて変更されることを特徴とする，プラズマエッチング方法が提供される。
【０００７】
かかる構成によれば，エッチング工程と成膜工程とを反復しながらエッチング処理を行うので，エッチングマスク，例えばフォトレジスト膜を保護膜で保護しながら被処理体にエッチングを行うことができる。その結果，フォトレジスト膜がエッチングされ難くなり，選択比が大きくなるので，フォトレジスト膜のパターンの拡大を抑制することができ，さらに成膜工程時にマスクパターン側壁にも保護膜が形成されるので，被処理体に所望のコンタクトホールを形成できる。また，各エッチング時間と各成膜時間とを，エッチング処理の進行に応じて変更すれば，処理の進行によって被処理体とフォトレジスト膜の状態が変化しても，所定のエッチング処理を行うことができる。
【０００９】
さらに，各成膜時間を，例えば請求項２に記載の発明のように，エッチング処理の進行に応じて相対的に延長しても良い。コンタクトホールは，処理の進行によってアスペクト比が高くなり，コンタクトホール底面に保護膜が形成され難くなるので，上記の如く各成膜時間を延長すれば，所定のエッチングを行いながらフォトレジスト膜の保護をより確実に行うことができる。
【００１０】
さらにまた，各成膜時間を，例えば請求項３に記載の発明のように，１秒以上にすれば，各成膜工程の間に保護膜をフォトレジスト膜に形成できる。
【００１１】
また，エッチング処理の最終工程として，例えば請求項４に記載の発明のように，エッチング工程を行えば，コンタクトホール底面やフォトレジスト膜上に形成された保護膜を除去できるので，保護膜の除去工程が不要となり，後処理を迅速に行うことができる。
【００１２】
さらに，エッチング処理の開始工程として，例えば請求項５に記載の発明のように，成膜工程を行えば，エッチング工程の前にフォトレジスト膜を保護膜で保護できるので，被処理体により所望の処理を行うことができる。
【００１３】
さらにまた，例えば請求項６に記載の発明のように，エッチング対象を酸化シリコン膜とし，処理ガスとしてフルオロカーボンガスを含むガスを採用すれば，フォトレジスト膜に保護膜を確実に形成できると共に，ＳｉＯ２膜に所望のコンタクトホールを形成できる。
【００１４】
また，本発明の第２の観点によれば，請求項７に記載の発明のように，処理室内に処理ガスを導入し，プラズマ源により処理室内にプラズマを生成すると共に，処理室内に配置された電極にバイアス用電力を印加して，電極上に載置された被処理体に対して所定のエッチング処理を施すプラズマエッチング装置であって，電極には，所定のエッチング時間にわたりバイアス用電力を出力し，所定の成膜時間にわたりバイアス用電力を低減または遮断すると共に，バイアス用電力の出力と低減または遮断とを１秒以上の周期で順次反復するバイアス用電源が接続され，その際に，前記各エッチング時間と前記各成膜時間とは，エッチング処理の進行に応じて変更されることを特徴とする，プラズマエッチング装置が提供される。
【００１５】
かかる構成によれば，電極に対してバイアス用電力を間欠的に印加するので，上記請求項１に記載の発明のように，バイアス用電力の印加時には被処理体にエッチングを施し，バイアス用電力の低減時または遮断時には被処理体のエッチングマスクに保護膜を形成することができ，被処理体に所望のコンタクトホールを形成できる。また，各エッチング時間と各成膜時間とを，エッチング処理の進行に応じて変更すれば，処理の進行によって被処理体とフォトレジスト膜の状態が変化しても，所定のエッチング処理を行うことができる。
【００１６】
【発明の実施の形態】
以下に，添付図面を参照しながら，本発明にかかるプラズマエッチング方法およびプラズマエッチング装置の実施の一形態について説明する。
【００１７】
（１）エッチング装置の全体構成
まず，図１を参照しながら本発明を適用可能な平行平板型プラズマエッチング装置１００の全体構成について説明する。
エッチング装置１００の処理室１０２は，接地された導電性の処理容器１０４内に形成されており，この処理室１０２内にウェハＷの載置台を兼ねた導電性の下部電極１０６が配置されている。また，下部電極１０６には，整合器１０８を介して，本実施の形態にかかるバイアス用電力を出力するバイアス用電源１１０が接続されている。このバイアス用電源１１０には，バイアス用電力の供給を制御する制御器１１２が接続されている。なお，バイアス用電力の制御構成の詳細については，後述する。
【００１８】
また，下部電極１０６の載置面に対向する位置には，導電性の上部電極１１４が配置されており，この上部電極１１４と処理容器１０４との間には，絶縁部材１１６が介装されている。さらに，上部電極１１４には，整合器１１８を介して，上記バイアス用電力よりも周波数が相対的に高いプラズマ生成用電力を出力するプラズマ生成用電源１２０が接続されている。また，プラズマ生成用電源１２０にも，上記制御器１１２が接続されており，この制御器１１２によってプラズマ生成用電力の供給が制御される。
【００１９】
さらに，上部電極１１４には，多数のガス吐出孔１１４ａが形成されており，これらガス吐出孔１１４ａには，ガス供給管１２２を介して不図示の処理ガス供給源が接続されている。また，処理容器１０４内の下方には，排気管１２４が接続されており，この排気管１２４には，不図示の真空ポンプが接続されている。
【００２０】
（２）エッチング処理工程
次に，図１〜図９を参照しながら本実施の形態のエッチング処理工程について詳細に説明する。
まず，図１に示す下部電極１０６上にウェハＷを載置する。このウェハＷには，例えば図２（ａ）に示すように，ウェハＷを構成する基板２００上に，例えばＳｉＯ2から成る絶縁膜２０２が形成されており，さらにその絶縁膜２０２上に所定のパターン２０４が形成されたエッチングマスクであるフォトレジスト膜２０６が積層されている。また，図１に示す処理室１０２内には，ガス供給源からガス供給管１２２とガス吐出孔１１４ａを介して，例えばＣ4Ｆ8とＣＯとＡｒとＯ2との混合ガスから成る処理ガスを導入する。この際，Ｃ4Ｆ8とＣＯとＡｒとＯ2の流量は，１：４：１５：１の流量比に設定されている。さらに，処理室１０２内は，排気管１２４を介して真空引きされ，例えば３５ｍＴｏｒｒの圧力に維持されている。
【００２１】
次いで，制御器１１２の制御により，プラズマ生成用電源１２０から整合器１１８を介して上部電極１１４に，２７ＭＨｚで上部電極（１１４）１ｃｍ2当たり４Ｗ〜５Ｗの高周波電力を印加すると共に，バイアス用電源１１０から整合器１０８を介して下部電極１０６に，上記プラズマ生成用電力よりも相対的に低い周波数である８００ｋＨｚでウェハＷ１ｃｍ2当たり５Ｗの高周波電力を後述の如く間欠的に印加する。
【００２２】
ここで，図２〜図９を参照しながら，バイアス用電力の制御構成について説明する。
図３は，本実施の形態のバイアス用電力の供給構成，すなわち図４に示すバイアス用電力を印加するオンサイクル（以下，「エッチング工程」という。）から処理を開始して，９回のエッチング工程と，８回のバイアス用電力を印加しないオフサイクル（以下，「成膜工程」という。）とを交互に繰り返し，エッチング工程で処理を終了した時点でのウェハＷ上の一点における選択比（絶縁膜２０２のエッチングされた量／フォトレジスト膜２０６のエッチングされた量）と，デューティー（オンサイクル時間／（オンサイクル時間＋オフサイクル時間））との関係を示している。また，上記オンサイクル時間は３０秒に，オフサイクル時間はデューティーを満たす時間に設定されている。なお，デューティー１００％とは，バイアス用電力を連続的に印加した場合である。また，成膜工程において，バイアス用電力を遮断するのと同程度の作用があるようにバイアス用電力を低減させても良い。
【００２３】
図３より，デューティーを下げることにより選択比が向上することがわかる。この理由として以下のことが考えられる。下部電極１０６にバイアス用電力を印加している期間（エッチング工程）では，Ｃ4Ｆ8の解離によって生じるＣＦxイオンとＣＦxラジカル，およびＡｒイオン等により絶縁膜２０２がイオンアシストエッチングされる。一方，フォトレジスト膜２０６は，絶縁膜２０２のエッチングレートよりも低いものの，上記イオンによりスパッタ（エッチング）される。
【００２４】
また，バイアス用電力を印加していない期間（成膜工程）では，イオンがウェハＷに引き寄せられない。その結果，図２（ｂ）に示すように，ＣＦxラジカルがフォトレジスト膜２０６の表面に付着することによってポリマー（重合体）２０８が形成される。同様に，絶縁膜２０２の表面にもポリマー２０８が形成される。しかし，絶縁膜２０２の表面は，少なくともフォトレジスト膜２０６の厚み分だけは深いところにあり，またラジカル粒子は熱運動（ランダム運動）をするので，絶縁膜２０２の表面に形成されるポリマー２０８の厚み（Ｂ）は，フォトレジスト膜２０６の表面に形成されるポリマー２０８の厚み（Ａ）よりも薄い。この点については，図８を用いて後述する。
【００２５】
さらに，フォトレジスト膜２０６は，例えばＣxＦyＯzから成るため，ＳｉＯ2から成る絶縁膜２０２よりもポリマー２０８に分子組成が近いためポリマー２０８が付着し易いと考えられる。この点については，図９を用いて後述する。
【００２６】
また，成膜工程に続くエッチング工程では，ポリマー２０８がフォトレジスト膜２０６の保護膜として働く。つまり，まずポリマー２０８がエッチングされ，その後にフォトレジスト膜２０６がエッチングされるので，フォトレジスト膜２０６がエッチングされる量が減る。一方，絶縁膜２０２上のポリマー２０８は薄いので，絶縁膜２０２のエッチングの進行をさほど妨げることがない。
【００２７】
また，エッチング工程では，絶縁膜２０２は約８０００オングストローム／分，フォトレジスト膜２０６は約８００オングストローム／分，保護膜であるポリマー２０８は約２３００オングストローム／分でエッチングされる。これに対して，成膜工程では，ポリマー２０８は約１８００オングストローム／分でフォトレジスト膜２０６の表面に成膜される。このことは，図３に示すように，バイアス用電力を常時印加した場合には選択比が１０であり，そのバイアス用電力をデューティー５０％で印加した場合には選択比が１５になることに対応している。
【００２８】
また，図５は，図３と同じ条件でデューティーを変えたときの全処理時間と，絶縁膜２０２の平均エッチングレート（絶縁膜２０２のエッチング量／成膜工程を含む全処理時間）との関係を示している。図５より，デューティーを下げると，平均エッチングレートが低下し，全処理時間が長くなることがわかる。
【００２９】
また，図６は，図３と同じ条件でデューティーを変えて全処理時間を終了した時点で残存しているフォトレジスト膜２０６の厚みを示している。図６より，デューティーを下げると，フォトレジスト膜２０６の残量が増加し，結果的に期待通りの形状のコンタクトホール２１０（図２（ｃ）を参照。）が形成されることがわかる。
【００３０】
また，図７（ｂ）は，図７（ａ）に示す状態のウェハＷに対して，所定時間の成膜工程を施した後におけるコンタクトホール２１０底面と，フォトレジスト膜２０６上面に形成されるポリマー２０８の状態を示したものである。また，図８は，図７（ｂ）に示すコントクトホール２１０のアスペクト比を変えたときのフォトレジスト膜２０６上面に形成されるポリマー２０８の厚みＡに対するコンタクトホール２１０底面に形成されるポリマー２０８の厚みＢの比を示す。なお，本明細書中において，アスペクト比とは，図７（ｂ）に示すフォトレジスト膜２０６の上面と絶縁膜２０２の底面との間の距離ｄと，コンタクトホール２１０の直径ｒの比（ｄ／ｒ）である。
【００３１】
図８より，アスペクト比が大きくなるに従って，すなわちエッチングが進行してコンタクトホール２１０が深くなるに従って，コンタクトホール２１０底面に形成されるポリマー２０８の厚みＢは，フォトレジスト膜２０６上面に形成されるポリマー２０８の厚みＡに比べて薄くなることがわかる。
【００３２】
また，図９は，図３と同じプロセス条件の成膜工程で，ウェハＷの表面がフォトレジスト膜２０６の場合と，ウェハＷの表面が絶縁膜（ＳｉＯ2膜）２０２の場合のポリマー２０８の成膜速度を比較したものである。図９より，フォトレジスト膜２０６上に約１２０オングストロームのポリマー２０８が形成されるまでは，絶縁膜２０２上にはポリマー２０８が形成されない事がわかる。この程度の期間（５秒）では，バイアス用電力の印加を停止しても，絶縁膜２０２にはポリマー２０８等が形成されない。
【００３３】
以上の実験データから以下のことが言える。図４では，上述の如くエッチング工程を１回当たり３０秒とし，エッチング工程から始めてエッチング工程で終了する場合について示した。このように，最初の工程と最後の工程とがエッチング工程であれば，デューティーが同じであっても１回当たりのエッチング工程と成膜工程の時間を長くすることにより，全処理時間を短縮できる。
【００３４】
また，本実施の形態では，エッチング工程を最終工程としているが，これは成膜工程を最終工程とすると，フォトレジスト膜２０６表面やコンタクトホール２１０底面にポリマー２０８等の反応生成物が付着したまま残るので，ポリマー等を除去する工程が余分に必要となり，スループットを低下させるからである。つまり，最終のエッチング工程では，ポリマー２０８を除去し，コンタクトホール２１０の形成が完了するまでエッチングが行われる。
【００３５】
また，図９に示すように，成膜工程の時間が５秒であれば，絶縁膜２０２上にポリマー２０８が形成されず，フォトレジスト膜２０６上にポリマー２０８が形成される。上記時間は，使用する処理ガスの種類等のプロセス条件によって変わるが，少なくとも１秒以上であれば，フォトレジスト膜２０６上にポリマー２０８が形成されることもあり，上記と同様の効果を得ることができる。なお，処理時間を短くするためには，エッチング工程の時間を成膜工程の時間よりも一般的に長くすれば良い。また，本実施の形態では，バイアス用電力のオン・オフの周期が１秒以上であるので，特殊なパルス電源を用いなくてもソフトウェアによって電源のオン・オフを容易に制御できる。
【００３６】
また，コンタクトホール２１０の径が小さい場合は，エッチングの開始時において所定のアスペクト比が確保されている。従って，図８に示すように，最初の工程を成膜工程としても，絶縁膜２０２には僅かなポリマー２０８が形成されるだけなので，エッチング速度をさほど低下させないと共に，予めフォトレジスト膜２０６にポリマー２０８を形成できるので，選択比を向上させることができる。
【００３７】
また，コンタクトホール２１０は，エッチングが進行するに従ってアスペクト比が高くなり，成膜工程によりコンタクトホール２１０の底面に形成されるポリマー２０８の成膜速度は低下する。その結果，成膜工程によってコンタクトホール２１０のエッチングが妨げられる度合いは，エッチング開始時と比べて低下する。従って，エッチングに進行に合わせてデューティーを下げ，あるいはエッチング工程の時間を短くして成膜工程の時間を長くすれば，フォトレジスト膜２０６にポリマー２０８を確実に形成しながら，絶縁膜２０２に対しても所定のエッチングを施すことができる。
【００３８】
また，本実施の形態を採用すれば，成膜工程においてフォトレジスト膜２０６上に形成されたポリマー２０８がエッチングされた後に，フォトレジスト膜２０６がエッチングされるので，選択比を高くすることができる。ただし，選択比を必要以上に高くすると，処理時間が長くなる。
【００３９】
また，フォトレジスト膜２０６は，全処理を完了した時点で，図２（ｄ）に示す悪い形状のコンタクトホール１０が形成されない程度，エッチングされずに残っていれば充分である。従って，デューティーおよびエッチング・成膜工程１回当たりの夫々の時間は，絶縁膜２０２およびフォトレジスト膜２０６の厚み，絶縁膜２０２およびフォトレジスト膜２０６のエッチングレート，ポリマー２０８の成膜レート，コンタクトホールの径，エッチングの進行の度合い，処理ガスの種類，バイアス用電力の大きさ等を考慮して処理時間が最短になるように決められる。
【００４０】
本実施の形態は，以上のように構成されており，フォトレジスト膜２０６の上面やその肩部にポリマー２０８を形成しながらエッチング処理を行うので，処理時にフォトレジスト膜２０６が過度にエッチングされて，特に図２（ｃ）に示す肩部２０６ａが損傷することがない。その結果，パターン２０４に基づいて，高アスペクト比のコンタクトホール２１０を確実に形成することができる。また，ポリマー２０８は，図２（ｂ）に示すように，コンタクトホール２１０の内部側面にも付着するので，すでに形成されたコンタクトホール２１０の内部側壁がエッチングされ難くなり，いわゆるボーイング形状となることを防止できる。
【００４１】
以上，本発明の好適な実施の一形態について，添付図面を参照しながら説明したが，本発明はかかる構成に限定されるものではない。特許請求の範囲に記載された技術的思想の範疇において，当業者であれば，各種の変更例および修正例に想到し得るものであり，それら変更例および修正例についても本発明の技術的範囲に属するものと了解される。
【００４２】
例えば，上記実施の形態において，８００ｋＨｚのバイアス用電力を下部電極に印加する構成を例に挙げて説明したが，８００ｋＨｚ以外の周波数の電力をバイアス用電力として採用しても，本発明を実施することができる。
【００４３】
また，上記実施の形態において，絶縁膜としてＳｉＯ2を採用する構成を例に挙げて説明したが，本発明はかかる構成に限定されるものではなく，例えばＢＰＳＧ(boron-phospho-silicate glass)や，ＴＥＯＳ(tetraethylorth-osilicate)や，ＳＯＧ(spin on glass)や，ＳｉＯＦや，熱酸化膜（ＳｉＯ2）などの絶縁膜，あるいは絶縁膜以外のエッチング処理に対しても，本発明を適用することができる。
【００４４】
さらに，上記実施の形態において，平行平板型プラズマエッチング装置を例に挙げて説明したが，本発明はかかる構成に限定されるものではなく，被処理体にバイアス用電力を印加できれば，誘導結合型エッチング装置やマイクロ波型エッチング装置などのプラズマ源を備えたプラズマエッチング装置にも，本発明を適用することができる。
【００４５】
【発明の効果】
本発明によれば，エッチング処理中に，例えばフォトレジスト膜の露出面に保護膜を形成する成膜工程を設けたので，その保護膜によってフォトレジスト膜がエッチングされ難くなり，選択比を向上させることができる。その結果，処理終了時までフォトレジスト膜に形成されたエッチングパターンを初期の状態と実質的に同一の状態に維持することができ，上記パターンに基づいて，所定の超微細なコンタクトホールを形成することができる。さらに，コンタクトホールの内部側壁にも保護膜を形成し，保護することができるため，上記内部側壁面がエッチングされて生じるボーイング形状の発生を抑制することができ，所定形状のコンタクトホールを形成することができる。
【図面の簡単な説明】
【図１】本発明を適用可能なエッチング装置を示す概略的な断面図である。
【図２】図１に示すエッチング装置に適用されるエッチング方法と従来のエッチング方法を説明するためのウェハＷを表す概略的な断面図である。
【図３】図１に示すエッチング装置に適用されるエッチング方法を説明するための選択比とデューティーとの関係を表す概略的な説明図である。
【図４】図１に示すエッチング装置に適用されるエッチング方法を説明するためのバイアス用電力のオン・オフサイクルを表す概略的な説明図である。
【図５】図１に示すエッチング装置に適用されるエッチング方法を説明するためのデューティーを変化させた際の全処理時間と絶縁膜のエッチングレートとの関係を表す概略的な説明図である。
【図６】図１に示すエッチング装置に適用されるエッチング方法を説明するためのフォトレジスト膜の残膜厚みとデューティーとの関係を表す概略的な説明図である。
【図７】図１に示すエッチング装置に適用されるエッチング方法を説明するためのウェハＷを表す概略的な断面図である。
【図８】図１に示すエッチング装置に適用されるエッチング方法を説明するためのアスペクト比とポリマーの厚みとの関係を表す概略的な説明図である。
【図９】図１に示すエッチング装置に適用されるエッチング方法を説明するためのバイアス用電力オフ時間とポリマーの厚みとの関係を表す概略的な断面図である。
【符号の説明】
１００ エッチング装置
１０２ 処理室
１０６ 下部電極
１１０ バイアス用電源
１１２ 制御器
１１４ 上部電極
１２０ プラズマ生成用電源
２００ 基板
２０２ 絶縁膜
２０６ フォトレジスト膜
２０８ ポリマー（保護膜）
２１０ コンタクトホール
Ｗ ウェハ
【発明の属する技術分野】
本発明は，プラズマエッチング方法およびプラズマエッチング装置に関する。
【０００２】
【従来の技術】
従来，気密な処理室内に上部電極と下部電極とを対向配置したプラズマエッチング装置が提案されている。該装置では，まず下部電極上に被処理体，例えば半導体ウェハ（以下，「ウェハ」と称する。）を載置した後，処理室内に処理ガスを導入すると共に，処理室内を真空引きして所定の圧力雰囲気に維持する。次いで，上部電極に対してプラズマ生成用電力を印加すると共に，下部電極に対して一定電力に保たれたバイアス用電力を印加する。その結果，処理室内の処理ガスが解離してプラズマとラジカルが生成され，そのラジカルと，バイアス用電力によりウェハに引き込まれるプラズマ中のイオンとにより，ウェハ上に形成されたＳｉＯ2（酸化シリコン）膜などの絶縁膜がイオンアシストエッチングされ，該絶縁膜にコンタクトホールが形成される。
【０００３】
【発明が解決しようとする課題】
しかしながら，０．１５μｍデザインルール下でコンタクトホールを形成する場合には，アスペクト比が高くなり，絶縁膜のエッチングレートが低下する。また，絶縁膜の表面に形成されたフォトレジスト膜は，イオンによって常時スパッタされる。この際，フォトレジスト膜の上面とパターン形成面との間に形成される角部が多くスパッタされる。その結果，図２（ｄ）に示すようにフォトレジスト膜２０６のパターン幅が広がってしまい，所望のコンタクトホール２１０を形成できないという問題が生じる。従って，フォトレジスト膜２０６のエッチングレート（またはエッチング量）に対する絶縁膜２０２のエッチングレート（またはエッチング量）の比（以下，「選択比」という。）を高くする技術が必要となる。
【０００４】
本発明は，従来の技術が有する上記のような問題点に鑑みて成されたものであり，本発明の第１目的は，エッチングの選択比を向上させて，被処理体に超微細なエッチング加工を施すことが可能な，新規かつ改良されたプラズマエッチング方法を提供することである。
【０００５】
また，本発明の第２の目的は，被処理体に所定形状のコンタクトホールを形成することが可能な，新規かつ改良されたプラズマエッチング装置を提供することである。
【０００６】
【課題を解決するための手段】
上記課題を解決するために，本発明の第１の観点によれば，請求項１に記載の発明のように，処理室内に処理ガスを導入し，プラズマ源により処理室内にプラズマを生成すると共に，処理室内に配置された電極にバイアス用電力を印加して，電極上に載置された被処理体に対して所定のエッチング処理を施すプラズマエッチング方法であって，バイアス用電力を電極に印加して所定のエッチング時間にわたり被処理体にエッチングを施すエッチング工程と，バイアス用電力を低減または遮断して所定の成膜時間にわたり被処理体表面のエッチングマスクに保護膜を形成する成膜を施す成膜工程とを順次反復し，その際に，前記各エッチング時間と前記各成膜時間とは，エッチング処理の進行に応じて変更されることを特徴とする，プラズマエッチング方法が提供される。
【０００７】
かかる構成によれば，エッチング工程と成膜工程とを反復しながらエッチング処理を行うので，エッチングマスク，例えばフォトレジスト膜を保護膜で保護しながら被処理体にエッチングを行うことができる。その結果，フォトレジスト膜がエッチングされ難くなり，選択比が大きくなるので，フォトレジスト膜のパターンの拡大を抑制することができ，さらに成膜工程時にマスクパターン側壁にも保護膜が形成されるので，被処理体に所望のコンタクトホールを形成できる。また，各エッチング時間と各成膜時間とを，エッチング処理の進行に応じて変更すれば，処理の進行によって被処理体とフォトレジスト膜の状態が変化しても，所定のエッチング処理を行うことができる。
【０００９】
さらに，各成膜時間を，例えば請求項２に記載の発明のように，エッチング処理の進行に応じて相対的に延長しても良い。コンタクトホールは，処理の進行によってアスペクト比が高くなり，コンタクトホール底面に保護膜が形成され難くなるので，上記の如く各成膜時間を延長すれば，所定のエッチングを行いながらフォトレジスト膜の保護をより確実に行うことができる。
【００１０】
さらにまた，各成膜時間を，例えば請求項３に記載の発明のように，１秒以上にすれば，各成膜工程の間に保護膜をフォトレジスト膜に形成できる。
【００１１】
また，エッチング処理の最終工程として，例えば請求項４に記載の発明のように，エッチング工程を行えば，コンタクトホール底面やフォトレジスト膜上に形成された保護膜を除去できるので，保護膜の除去工程が不要となり，後処理を迅速に行うことができる。
【００１２】
さらに，エッチング処理の開始工程として，例えば請求項５に記載の発明のように，成膜工程を行えば，エッチング工程の前にフォトレジスト膜を保護膜で保護できるので，被処理体により所望の処理を行うことができる。
【００１３】
さらにまた，例えば請求項６に記載の発明のように，エッチング対象を酸化シリコン膜とし，処理ガスとしてフルオロカーボンガスを含むガスを採用すれば，フォトレジスト膜に保護膜を確実に形成できると共に，ＳｉＯ２膜に所望のコンタクトホールを形成できる。
【００１４】
また，本発明の第２の観点によれば，請求項７に記載の発明のように，処理室内に処理ガスを導入し，プラズマ源により処理室内にプラズマを生成すると共に，処理室内に配置された電極にバイアス用電力を印加して，電極上に載置された被処理体に対して所定のエッチング処理を施すプラズマエッチング装置であって，電極には，所定のエッチング時間にわたりバイアス用電力を出力し，所定の成膜時間にわたりバイアス用電力を低減または遮断すると共に，バイアス用電力の出力と低減または遮断とを１秒以上の周期で順次反復するバイアス用電源が接続され，その際に，前記各エッチング時間と前記各成膜時間とは，エッチング処理の進行に応じて変更されることを特徴とする，プラズマエッチング装置が提供される。
【００１５】
かかる構成によれば，電極に対してバイアス用電力を間欠的に印加するので，上記請求項１に記載の発明のように，バイアス用電力の印加時には被処理体にエッチングを施し，バイアス用電力の低減時または遮断時には被処理体のエッチングマスクに保護膜を形成することができ，被処理体に所望のコンタクトホールを形成できる。また，各エッチング時間と各成膜時間とを，エッチング処理の進行に応じて変更すれば，処理の進行によって被処理体とフォトレジスト膜の状態が変化しても，所定のエッチング処理を行うことができる。
【００１６】
【発明の実施の形態】
以下に，添付図面を参照しながら，本発明にかかるプラズマエッチング方法およびプラズマエッチング装置の実施の一形態について説明する。
【００１７】
（１）エッチング装置の全体構成
まず，図１を参照しながら本発明を適用可能な平行平板型プラズマエッチング装置１００の全体構成について説明する。
エッチング装置１００の処理室１０２は，接地された導電性の処理容器１０４内に形成されており，この処理室１０２内にウェハＷの載置台を兼ねた導電性の下部電極１０６が配置されている。また，下部電極１０６には，整合器１０８を介して，本実施の形態にかかるバイアス用電力を出力するバイアス用電源１１０が接続されている。このバイアス用電源１１０には，バイアス用電力の供給を制御する制御器１１２が接続されている。なお，バイアス用電力の制御構成の詳細については，後述する。
【００１８】
また，下部電極１０６の載置面に対向する位置には，導電性の上部電極１１４が配置されており，この上部電極１１４と処理容器１０４との間には，絶縁部材１１６が介装されている。さらに，上部電極１１４には，整合器１１８を介して，上記バイアス用電力よりも周波数が相対的に高いプラズマ生成用電力を出力するプラズマ生成用電源１２０が接続されている。また，プラズマ生成用電源１２０にも，上記制御器１１２が接続されており，この制御器１１２によってプラズマ生成用電力の供給が制御される。
【００１９】
さらに，上部電極１１４には，多数のガス吐出孔１１４ａが形成されており，これらガス吐出孔１１４ａには，ガス供給管１２２を介して不図示の処理ガス供給源が接続されている。また，処理容器１０４内の下方には，排気管１２４が接続されており，この排気管１２４には，不図示の真空ポンプが接続されている。
【００２０】
（２）エッチング処理工程
次に，図１〜図９を参照しながら本実施の形態のエッチング処理工程について詳細に説明する。
まず，図１に示す下部電極１０６上にウェハＷを載置する。このウェハＷには，例えば図２（ａ）に示すように，ウェハＷを構成する基板２００上に，例えばＳｉＯ2から成る絶縁膜２０２が形成されており，さらにその絶縁膜２０２上に所定のパターン２０４が形成されたエッチングマスクであるフォトレジスト膜２０６が積層されている。また，図１に示す処理室１０２内には，ガス供給源からガス供給管１２２とガス吐出孔１１４ａを介して，例えばＣ4Ｆ8とＣＯとＡｒとＯ2との混合ガスから成る処理ガスを導入する。この際，Ｃ4Ｆ8とＣＯとＡｒとＯ2の流量は，１：４：１５：１の流量比に設定されている。さらに，処理室１０２内は，排気管１２４を介して真空引きされ，例えば３５ｍＴｏｒｒの圧力に維持されている。
【００２１】
次いで，制御器１１２の制御により，プラズマ生成用電源１２０から整合器１１８を介して上部電極１１４に，２７ＭＨｚで上部電極（１１４）１ｃｍ2当たり４Ｗ〜５Ｗの高周波電力を印加すると共に，バイアス用電源１１０から整合器１０８を介して下部電極１０６に，上記プラズマ生成用電力よりも相対的に低い周波数である８００ｋＨｚでウェハＷ１ｃｍ2当たり５Ｗの高周波電力を後述の如く間欠的に印加する。
【００２２】
ここで，図２〜図９を参照しながら，バイアス用電力の制御構成について説明する。
図３は，本実施の形態のバイアス用電力の供給構成，すなわち図４に示すバイアス用電力を印加するオンサイクル（以下，「エッチング工程」という。）から処理を開始して，９回のエッチング工程と，８回のバイアス用電力を印加しないオフサイクル（以下，「成膜工程」という。）とを交互に繰り返し，エッチング工程で処理を終了した時点でのウェハＷ上の一点における選択比（絶縁膜２０２のエッチングされた量／フォトレジスト膜２０６のエッチングされた量）と，デューティー（オンサイクル時間／（オンサイクル時間＋オフサイクル時間））との関係を示している。また，上記オンサイクル時間は３０秒に，オフサイクル時間はデューティーを満たす時間に設定されている。なお，デューティー１００％とは，バイアス用電力を連続的に印加した場合である。また，成膜工程において，バイアス用電力を遮断するのと同程度の作用があるようにバイアス用電力を低減させても良い。
【００２３】
図３より，デューティーを下げることにより選択比が向上することがわかる。この理由として以下のことが考えられる。下部電極１０６にバイアス用電力を印加している期間（エッチング工程）では，Ｃ4Ｆ8の解離によって生じるＣＦxイオンとＣＦxラジカル，およびＡｒイオン等により絶縁膜２０２がイオンアシストエッチングされる。一方，フォトレジスト膜２０６は，絶縁膜２０２のエッチングレートよりも低いものの，上記イオンによりスパッタ（エッチング）される。
【００２４】
また，バイアス用電力を印加していない期間（成膜工程）では，イオンがウェハＷに引き寄せられない。その結果，図２（ｂ）に示すように，ＣＦxラジカルがフォトレジスト膜２０６の表面に付着することによってポリマー（重合体）２０８が形成される。同様に，絶縁膜２０２の表面にもポリマー２０８が形成される。しかし，絶縁膜２０２の表面は，少なくともフォトレジスト膜２０６の厚み分だけは深いところにあり，またラジカル粒子は熱運動（ランダム運動）をするので，絶縁膜２０２の表面に形成されるポリマー２０８の厚み（Ｂ）は，フォトレジスト膜２０６の表面に形成されるポリマー２０８の厚み（Ａ）よりも薄い。この点については，図８を用いて後述する。
【００２５】
さらに，フォトレジスト膜２０６は，例えばＣxＦyＯzから成るため，ＳｉＯ2から成る絶縁膜２０２よりもポリマー２０８に分子組成が近いためポリマー２０８が付着し易いと考えられる。この点については，図９を用いて後述する。
【００２６】
また，成膜工程に続くエッチング工程では，ポリマー２０８がフォトレジスト膜２０６の保護膜として働く。つまり，まずポリマー２０８がエッチングされ，その後にフォトレジスト膜２０６がエッチングされるので，フォトレジスト膜２０６がエッチングされる量が減る。一方，絶縁膜２０２上のポリマー２０８は薄いので，絶縁膜２０２のエッチングの進行をさほど妨げることがない。
【００２７】
また，エッチング工程では，絶縁膜２０２は約８０００オングストローム／分，フォトレジスト膜２０６は約８００オングストローム／分，保護膜であるポリマー２０８は約２３００オングストローム／分でエッチングされる。これに対して，成膜工程では，ポリマー２０８は約１８００オングストローム／分でフォトレジスト膜２０６の表面に成膜される。このことは，図３に示すように，バイアス用電力を常時印加した場合には選択比が１０であり，そのバイアス用電力をデューティー５０％で印加した場合には選択比が１５になることに対応している。
【００２８】
また，図５は，図３と同じ条件でデューティーを変えたときの全処理時間と，絶縁膜２０２の平均エッチングレート（絶縁膜２０２のエッチング量／成膜工程を含む全処理時間）との関係を示している。図５より，デューティーを下げると，平均エッチングレートが低下し，全処理時間が長くなることがわかる。
【００２９】
また，図６は，図３と同じ条件でデューティーを変えて全処理時間を終了した時点で残存しているフォトレジスト膜２０６の厚みを示している。図６より，デューティーを下げると，フォトレジスト膜２０６の残量が増加し，結果的に期待通りの形状のコンタクトホール２１０（図２（ｃ）を参照。）が形成されることがわかる。
【００３０】
また，図７（ｂ）は，図７（ａ）に示す状態のウェハＷに対して，所定時間の成膜工程を施した後におけるコンタクトホール２１０底面と，フォトレジスト膜２０６上面に形成されるポリマー２０８の状態を示したものである。また，図８は，図７（ｂ）に示すコントクトホール２１０のアスペクト比を変えたときのフォトレジスト膜２０６上面に形成されるポリマー２０８の厚みＡに対するコンタクトホール２１０底面に形成されるポリマー２０８の厚みＢの比を示す。なお，本明細書中において，アスペクト比とは，図７（ｂ）に示すフォトレジスト膜２０６の上面と絶縁膜２０２の底面との間の距離ｄと，コンタクトホール２１０の直径ｒの比（ｄ／ｒ）である。
【００３１】
図８より，アスペクト比が大きくなるに従って，すなわちエッチングが進行してコンタクトホール２１０が深くなるに従って，コンタクトホール２１０底面に形成されるポリマー２０８の厚みＢは，フォトレジスト膜２０６上面に形成されるポリマー２０８の厚みＡに比べて薄くなることがわかる。
【００３２】
また，図９は，図３と同じプロセス条件の成膜工程で，ウェハＷの表面がフォトレジスト膜２０６の場合と，ウェハＷの表面が絶縁膜（ＳｉＯ2膜）２０２の場合のポリマー２０８の成膜速度を比較したものである。図９より，フォトレジスト膜２０６上に約１２０オングストロームのポリマー２０８が形成されるまでは，絶縁膜２０２上にはポリマー２０８が形成されない事がわかる。この程度の期間（５秒）では，バイアス用電力の印加を停止しても，絶縁膜２０２にはポリマー２０８等が形成されない。
【００３３】
以上の実験データから以下のことが言える。図４では，上述の如くエッチング工程を１回当たり３０秒とし，エッチング工程から始めてエッチング工程で終了する場合について示した。このように，最初の工程と最後の工程とがエッチング工程であれば，デューティーが同じであっても１回当たりのエッチング工程と成膜工程の時間を長くすることにより，全処理時間を短縮できる。
【００３４】
また，本実施の形態では，エッチング工程を最終工程としているが，これは成膜工程を最終工程とすると，フォトレジスト膜２０６表面やコンタクトホール２１０底面にポリマー２０８等の反応生成物が付着したまま残るので，ポリマー等を除去する工程が余分に必要となり，スループットを低下させるからである。つまり，最終のエッチング工程では，ポリマー２０８を除去し，コンタクトホール２１０の形成が完了するまでエッチングが行われる。
【００３５】
また，図９に示すように，成膜工程の時間が５秒であれば，絶縁膜２０２上にポリマー２０８が形成されず，フォトレジスト膜２０６上にポリマー２０８が形成される。上記時間は，使用する処理ガスの種類等のプロセス条件によって変わるが，少なくとも１秒以上であれば，フォトレジスト膜２０６上にポリマー２０８が形成されることもあり，上記と同様の効果を得ることができる。なお，処理時間を短くするためには，エッチング工程の時間を成膜工程の時間よりも一般的に長くすれば良い。また，本実施の形態では，バイアス用電力のオン・オフの周期が１秒以上であるので，特殊なパルス電源を用いなくてもソフトウェアによって電源のオン・オフを容易に制御できる。
【００３６】
また，コンタクトホール２１０の径が小さい場合は，エッチングの開始時において所定のアスペクト比が確保されている。従って，図８に示すように，最初の工程を成膜工程としても，絶縁膜２０２には僅かなポリマー２０８が形成されるだけなので，エッチング速度をさほど低下させないと共に，予めフォトレジスト膜２０６にポリマー２０８を形成できるので，選択比を向上させることができる。
【００３７】
また，コンタクトホール２１０は，エッチングが進行するに従ってアスペクト比が高くなり，成膜工程によりコンタクトホール２１０の底面に形成されるポリマー２０８の成膜速度は低下する。その結果，成膜工程によってコンタクトホール２１０のエッチングが妨げられる度合いは，エッチング開始時と比べて低下する。従って，エッチングに進行に合わせてデューティーを下げ，あるいはエッチング工程の時間を短くして成膜工程の時間を長くすれば，フォトレジスト膜２０６にポリマー２０８を確実に形成しながら，絶縁膜２０２に対しても所定のエッチングを施すことができる。
【００３８】
また，本実施の形態を採用すれば，成膜工程においてフォトレジスト膜２０６上に形成されたポリマー２０８がエッチングされた後に，フォトレジスト膜２０６がエッチングされるので，選択比を高くすることができる。ただし，選択比を必要以上に高くすると，処理時間が長くなる。
【００３９】
また，フォトレジスト膜２０６は，全処理を完了した時点で，図２（ｄ）に示す悪い形状のコンタクトホール１０が形成されない程度，エッチングされずに残っていれば充分である。従って，デューティーおよびエッチング・成膜工程１回当たりの夫々の時間は，絶縁膜２０２およびフォトレジスト膜２０６の厚み，絶縁膜２０２およびフォトレジスト膜２０６のエッチングレート，ポリマー２０８の成膜レート，コンタクトホールの径，エッチングの進行の度合い，処理ガスの種類，バイアス用電力の大きさ等を考慮して処理時間が最短になるように決められる。
【００４０】
本実施の形態は，以上のように構成されており，フォトレジスト膜２０６の上面やその肩部にポリマー２０８を形成しながらエッチング処理を行うので，処理時にフォトレジスト膜２０６が過度にエッチングされて，特に図２（ｃ）に示す肩部２０６ａが損傷することがない。その結果，パターン２０４に基づいて，高アスペクト比のコンタクトホール２１０を確実に形成することができる。また，ポリマー２０８は，図２（ｂ）に示すように，コンタクトホール２１０の内部側面にも付着するので，すでに形成されたコンタクトホール２１０の内部側壁がエッチングされ難くなり，いわゆるボーイング形状となることを防止できる。
【００４１】
以上，本発明の好適な実施の一形態について，添付図面を参照しながら説明したが，本発明はかかる構成に限定されるものではない。特許請求の範囲に記載された技術的思想の範疇において，当業者であれば，各種の変更例および修正例に想到し得るものであり，それら変更例および修正例についても本発明の技術的範囲に属するものと了解される。
【００４２】
例えば，上記実施の形態において，８００ｋＨｚのバイアス用電力を下部電極に印加する構成を例に挙げて説明したが，８００ｋＨｚ以外の周波数の電力をバイアス用電力として採用しても，本発明を実施することができる。
【００４３】
また，上記実施の形態において，絶縁膜としてＳｉＯ2を採用する構成を例に挙げて説明したが，本発明はかかる構成に限定されるものではなく，例えばＢＰＳＧ(boron-phospho-silicate glass)や，ＴＥＯＳ(tetraethylorth-osilicate)や，ＳＯＧ(spin on glass)や，ＳｉＯＦや，熱酸化膜（ＳｉＯ2）などの絶縁膜，あるいは絶縁膜以外のエッチング処理に対しても，本発明を適用することができる。
【００４４】
さらに，上記実施の形態において，平行平板型プラズマエッチング装置を例に挙げて説明したが，本発明はかかる構成に限定されるものではなく，被処理体にバイアス用電力を印加できれば，誘導結合型エッチング装置やマイクロ波型エッチング装置などのプラズマ源を備えたプラズマエッチング装置にも，本発明を適用することができる。
【００４５】
【発明の効果】
本発明によれば，エッチング処理中に，例えばフォトレジスト膜の露出面に保護膜を形成する成膜工程を設けたので，その保護膜によってフォトレジスト膜がエッチングされ難くなり，選択比を向上させることができる。その結果，処理終了時までフォトレジスト膜に形成されたエッチングパターンを初期の状態と実質的に同一の状態に維持することができ，上記パターンに基づいて，所定の超微細なコンタクトホールを形成することができる。さらに，コンタクトホールの内部側壁にも保護膜を形成し，保護することができるため，上記内部側壁面がエッチングされて生じるボーイング形状の発生を抑制することができ，所定形状のコンタクトホールを形成することができる。
【図面の簡単な説明】
【図１】本発明を適用可能なエッチング装置を示す概略的な断面図である。
【図２】図１に示すエッチング装置に適用されるエッチング方法と従来のエッチング方法を説明するためのウェハＷを表す概略的な断面図である。
【図３】図１に示すエッチング装置に適用されるエッチング方法を説明するための選択比とデューティーとの関係を表す概略的な説明図である。
【図４】図１に示すエッチング装置に適用されるエッチング方法を説明するためのバイアス用電力のオン・オフサイクルを表す概略的な説明図である。
【図５】図１に示すエッチング装置に適用されるエッチング方法を説明するためのデューティーを変化させた際の全処理時間と絶縁膜のエッチングレートとの関係を表す概略的な説明図である。
【図６】図１に示すエッチング装置に適用されるエッチング方法を説明するためのフォトレジスト膜の残膜厚みとデューティーとの関係を表す概略的な説明図である。
【図７】図１に示すエッチング装置に適用されるエッチング方法を説明するためのウェハＷを表す概略的な断面図である。
【図８】図１に示すエッチング装置に適用されるエッチング方法を説明するためのアスペクト比とポリマーの厚みとの関係を表す概略的な説明図である。
【図９】図１に示すエッチング装置に適用されるエッチング方法を説明するためのバイアス用電力オフ時間とポリマーの厚みとの関係を表す概略的な断面図である。
【符号の説明】
１００ エッチング装置
１０２ 処理室
１０６ 下部電極
１１０ バイアス用電源
１１２ 制御器
１１４ 上部電極
１２０ プラズマ生成用電源
２００ 基板
２０２ 絶縁膜
２０６ フォトレジスト膜
２０８ ポリマー（保護膜）
２１０ コンタクトホール
Ｗ ウェハ
Claims (6)
- 処理室内に処理ガスを導入し，プラズマ源により前記処理室内にプラズマを生成すると共に，前記処理室内に配置された電極にバイアス用電力を印加して，前記電極上に載置された被処理体に対して所定のエッチング処理を施すプラズマエッチング方法であって，
前記バイアス用電力を前記電極に印加して所定のエッチング時間にわたり前記被処理体にエッチングを施すエッチング工程と，前記バイアス用電力を低減または遮断して所定の成膜時間にわたり前記被処理体表面のエッチングマスクに保護膜を形成する成膜を施す成膜工程とを順次反復し，
前記エッチング処理が進行するに従いデューティー比を小さくするように前記バイアス用電力の印加、低減または遮断を制御することを特徴とする，プラズマエッチング方法。 - 前記各成膜時間は，１秒以上であることを特徴とする，請求項１に記載のプラズマエッチング方法。
- 前記エッチング処理の最終工程として，前記エッチング工程が行われることを特徴とする，請求項１又は請求項２のいずれかに記載のプラズマエッチング方法。
- 前記エッチング処理の開始工程として，前記成膜工程が行われることを特徴とする，請求項１〜３のいずれかに記載のプラズマエッチング方法。
- 前記エッチング対象は，酸化シリコン膜であり，
前記処理ガスは，フルオロカーボンガスを含むガスであることを特徴とする，請求項１〜４のいずれかに記載のプラズマエッチング方法。 - 処理室内に処理ガスを導入し，プラズマ源により前記処理室内にプラズマを生成すると共に，前記処理室内に配置された電極にバイアス用電力を印加して，前記電極上に載置された被処理体に対して所定のエッチング処理を施すプラズマエッチング装置であって，
前記電極には，所定のエッチング時間にわたり前記バイアス用電力を出力し，所定の成膜時間にわたり前記バイアス用電力を低減または遮断すると共に，前記バイアス用電力の出力と低減または遮断とを１秒以上の周期で順次反復するバイアス用電源が接続され，
前記バイアス用電源から出力される前記バイアス用電力の印加、低減または遮断は、前記エッチング処理が進行するに従いデューティー比を小さくするように制御されることを特徴とする，プラズマエッチング装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31994298A JP4153606B2 (ja) | 1998-10-22 | 1998-10-22 | プラズマエッチング方法およびプラズマエッチング装置 |
| DE69942372T DE69942372D1 (de) | 1998-10-22 | 1999-10-22 | Plasmaätzverfahren |
| US09/807,896 US6793832B1 (en) | 1998-10-22 | 1999-10-22 | Plasma etching method |
| PCT/JP1999/005821 WO2000024046A1 (fr) | 1998-10-22 | 1999-10-22 | Procede d'attaque au plasma |
| KR1020017004885A KR100590370B1 (ko) | 1998-10-22 | 1999-10-22 | 플라즈마 에칭 방법 |
| EP99949351A EP1143496B1 (en) | 1998-10-22 | 1999-10-22 | Plasma etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31994298A JP4153606B2 (ja) | 1998-10-22 | 1998-10-22 | プラズマエッチング方法およびプラズマエッチング装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000133638A JP2000133638A (ja) | 2000-05-12 |
| JP2000133638A5 JP2000133638A5 (ja) | 2005-11-04 |
| JP4153606B2 true JP4153606B2 (ja) | 2008-09-24 |
Family
ID=18115972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31994298A Expired - Lifetime JP4153606B2 (ja) | 1998-10-22 | 1998-10-22 | プラズマエッチング方法およびプラズマエッチング装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6793832B1 (ja) |
| EP (1) | EP1143496B1 (ja) |
| JP (1) | JP4153606B2 (ja) |
| KR (1) | KR100590370B1 (ja) |
| DE (1) | DE69942372D1 (ja) |
| WO (1) | WO2000024046A1 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327346B1 (ko) * | 1999-07-20 | 2002-03-06 | 윤종용 | 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법 |
| KR20020017182A (ko) * | 2000-08-29 | 2002-03-07 | 윤종용 | 옥타플루오로부텐으로 이루어지는 식각 가스를 이용한반도체 소자의 제조방법 |
| DE10053780A1 (de) * | 2000-10-30 | 2002-05-16 | Infineon Technologies Ag | Verfahren zur Strukturierung einer Siliziumoxid-Schicht |
| US7169695B2 (en) * | 2002-10-11 | 2007-01-30 | Lam Research Corporation | Method for forming a dual damascene structure |
| KR100517075B1 (ko) | 2003-08-11 | 2005-09-26 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
| KR100656708B1 (ko) | 2005-04-01 | 2006-12-13 | 주식회사 에이디피엔지니어링 | 플라즈마 처리장치 |
| JP4653603B2 (ja) * | 2005-09-13 | 2011-03-16 | 株式会社日立ハイテクノロジーズ | プラズマエッチング方法 |
| US7488687B2 (en) | 2006-09-12 | 2009-02-10 | Samsung Electronics Co., Ltd. | Methods of forming electrical interconnect structures using polymer residues to increase etching selectivity through dielectric layers |
| US7491343B2 (en) * | 2006-09-14 | 2009-02-17 | Lam Research Corporation | Line end shortening reduction during etch |
| US7407597B2 (en) * | 2006-09-14 | 2008-08-05 | Lam Research Corporation | Line end shortening reduction during etch |
| US7547636B2 (en) * | 2007-02-05 | 2009-06-16 | Lam Research Corporation | Pulsed ultra-high aspect ratio dielectric etch |
| US7771606B2 (en) * | 2007-02-22 | 2010-08-10 | Applied Materials, Inc. | Pulsed-plasma system with pulsed reaction gas replenish for etching semiconductors structures |
| US7737042B2 (en) * | 2007-02-22 | 2010-06-15 | Applied Materials, Inc. | Pulsed-plasma system for etching semiconductor structures |
| US7718538B2 (en) * | 2007-02-21 | 2010-05-18 | Applied Materials, Inc. | Pulsed-plasma system with pulsed sample bias for etching semiconductor substrates |
| US8308969B2 (en) * | 2007-03-12 | 2012-11-13 | Aixtron, SE | Plasma system for improved process capability |
| US7846846B2 (en) * | 2007-09-25 | 2010-12-07 | Applied Materials, Inc. | Method of preventing etch profile bending and bowing in high aspect ratio openings by treating a polymer formed on the opening sidewalls |
| JP5268625B2 (ja) * | 2008-12-26 | 2013-08-21 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置 |
| KR101037043B1 (ko) * | 2009-02-27 | 2011-05-26 | 성균관대학교산학협력단 | 반도체 기판의 비아 형성방법 |
| US9478408B2 (en) | 2014-06-06 | 2016-10-25 | Lam Research Corporation | Systems and methods for removing particles from a substrate processing chamber using RF plasma cycling and purging |
| US10081869B2 (en) | 2014-06-10 | 2018-09-25 | Lam Research Corporation | Defect control in RF plasma substrate processing systems using DC bias voltage during movement of substrates |
| US10047438B2 (en) | 2014-06-10 | 2018-08-14 | Lam Research Corporation | Defect control and stability of DC bias in RF plasma-based substrate processing systems using molecular reactive purge gas |
| CN105719965A (zh) * | 2014-12-04 | 2016-06-29 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 二氧化硅基片的刻蚀方法和刻蚀设备 |
| JP6504827B2 (ja) * | 2015-01-16 | 2019-04-24 | 東京エレクトロン株式会社 | エッチング方法 |
| US9691625B2 (en) * | 2015-11-04 | 2017-06-27 | Lam Research Corporation | Methods and systems for plasma etching using bi-modal process gas composition responsive to plasma power level |
| JP6833657B2 (ja) | 2017-11-07 | 2021-02-24 | 東京エレクトロン株式会社 | 基板をプラズマエッチングする方法 |
| JP2019212776A (ja) * | 2018-06-05 | 2019-12-12 | 東京エレクトロン株式会社 | 成膜用組成物および成膜装置 |
| JP2019212777A (ja) * | 2018-06-05 | 2019-12-12 | 東京エレクトロン株式会社 | 成膜用組成物および成膜装置 |
| US10593518B1 (en) * | 2019-02-08 | 2020-03-17 | Applied Materials, Inc. | Methods and apparatus for etching semiconductor structures |
| WO2021090516A1 (ja) * | 2019-11-08 | 2021-05-14 | 東京エレクトロン株式会社 | エッチング方法 |
| US11456180B2 (en) | 2019-11-08 | 2022-09-27 | Tokyo Electron Limited | Etching method |
| WO2024204321A1 (ja) * | 2023-03-28 | 2024-10-03 | 東京エレクトロン株式会社 | エッチング装置及びエッチング方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855017A (en) * | 1985-05-03 | 1989-08-08 | Texas Instruments Incorporated | Trench etch process for a single-wafer RIE dry etch reactor |
| KR900007687B1 (ko) * | 1986-10-17 | 1990-10-18 | 가부시기가이샤 히다찌세이사꾸쇼 | 플라즈마처리방법 및 장치 |
| JP2918892B2 (ja) * | 1988-10-14 | 1999-07-12 | 株式会社日立製作所 | プラズマエッチング処理方法 |
| US5888414A (en) | 1991-06-27 | 1999-03-30 | Applied Materials, Inc. | Plasma reactor and processes using RF inductive coupling and scavenger temperature control |
| DE69226253T2 (de) * | 1992-01-24 | 1998-12-17 | Applied Materials, Inc., Santa Clara, Calif. | Plasmaätzverfahren und Reaktor zur Plasmabearbeitung |
| JP2625072B2 (ja) | 1992-09-08 | 1997-06-25 | アプライド マテリアルズ インコーポレイテッド | 電磁ｒｆ結合を用いたプラズマ反応装置及びその方法 |
| US5573597A (en) * | 1995-06-07 | 1996-11-12 | Sony Corporation | Plasma processing system with reduced particle contamination |
| DE69725245T2 (de) * | 1996-08-01 | 2004-08-12 | Surface Technoloy Systems Plc | Verfahren zur Ätzung von Substraten |
-
1998
- 1998-10-22 JP JP31994298A patent/JP4153606B2/ja not_active Expired - Lifetime
-
1999
- 1999-10-22 KR KR1020017004885A patent/KR100590370B1/ko active IP Right Grant
- 1999-10-22 US US09/807,896 patent/US6793832B1/en not_active Expired - Lifetime
- 1999-10-22 WO PCT/JP1999/005821 patent/WO2000024046A1/ja active IP Right Grant
- 1999-10-22 EP EP99949351A patent/EP1143496B1/en not_active Expired - Lifetime
- 1999-10-22 DE DE69942372T patent/DE69942372D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69942372D1 (de) | 2010-06-24 |
| WO2000024046A1 (fr) | 2000-04-27 |
| KR100590370B1 (ko) | 2006-06-15 |
| KR20010080234A (ko) | 2001-08-22 |
| EP1143496B1 (en) | 2010-05-12 |
| JP2000133638A (ja) | 2000-05-12 |
| US6793832B1 (en) | 2004-09-21 |
| EP1143496A1 (en) | 2001-10-10 |
| EP1143496A4 (en) | 2006-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4153606B2 (ja) | プラズマエッチング方法およびプラズマエッチング装置 | |
| US10629473B2 (en) | Footing removal for nitride spacer | |
| EP1053563B1 (en) | Methods for reducing mask erosion during plasma etching | |
| US5660682A (en) | Plasma clean with hydrogen gas | |
| JP4852196B2 (ja) | 深開口部を形成するためにプラズマ処理室内でシリコン層をエッチングする方法 | |
| JP2915807B2 (ja) | 六弗化イオウ、臭化水素及び酸素を用いる珪化モリブデンのエッチング | |
| JP5214596B2 (ja) | プラズマ処理システムのマスクアンダーカットおよびノッチを最小化する方法 | |
| JPH06275568A (ja) | ドライエッチング方法 | |
| JP4209774B2 (ja) | シリコン基板のエッチング方法およびエッチング装置 | |
| JP3213803B2 (ja) | 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法 | |
| JP2010500758A (ja) | エッチング処理を実行する前のマスク層処理方法 | |
| JPH06177092A (ja) | 半導体装置の製造方法 | |
| JP4184851B2 (ja) | プラズマ処理方法 | |
| TWI389865B (zh) | 用於電漿處理系統之刻痕停止脈波程序 | |
| WO2003056617A1 (fr) | Procede de gravure et dispositif de gravure au plasma | |
| US6756314B2 (en) | Method for etching a hard mask layer and a metal layer | |
| JP3970600B2 (ja) | エッチング方法 | |
| JP2022067033A (ja) | 基板処理方法および基板処理装置 | |
| JP2894304B2 (ja) | 半導体装置の製造方法 | |
| KR100851455B1 (ko) | 챔버 조건에 대한 공정 민감도를 감소시키는 방법 | |
| JP7498367B2 (ja) | プラズマ処理方法 | |
| JP2003068709A (ja) | ドライエッチング方法 | |
| KR20220082979A (ko) | 기판 처리 장치를 이용한 기판 처리 방법 | |
| JP3256082B2 (ja) | プラズマクリーニング方法 | |
| JPH0794482A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080704 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140711 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |