JP2009008890A - Display device and electronic equipment - Google Patents
Display device and electronic equipment Download PDFInfo
- Publication number
- JP2009008890A JP2009008890A JP2007170161A JP2007170161A JP2009008890A JP 2009008890 A JP2009008890 A JP 2009008890A JP 2007170161 A JP2007170161 A JP 2007170161A JP 2007170161 A JP2007170161 A JP 2007170161A JP 2009008890 A JP2009008890 A JP 2009008890A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- shift register
- signal
- electrically connected
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、半導体装置に関する。より具体的には表示装置、または電子機器に関する。 The present invention relates to a semiconductor device. More specifically, the present invention relates to a display device or an electronic device.
単結晶半導体のインゴットを薄くスライスして作製されるシリコンウエハーに代わり、絶縁表面に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ(以下SOIという)と呼ばれる半導体基板を使った集積回路が開発されている。SOI基板を使った集積回路は、トランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させるものとして注目を集めている。 Development of integrated circuits using a semiconductor substrate called silicon-on-insulator (hereinafter referred to as SOI) with a thin single-crystal semiconductor layer on an insulating surface instead of a silicon wafer produced by thinly slicing a single-crystal semiconductor ingot Has been. An integrated circuit using an SOI substrate has attracted attention as an element that reduces the parasitic capacitance between the drain of the transistor and the substrate and improves the performance of the semiconductor integrated circuit.
SOI基板を製造する方法が特許文献1に開示されている。特許文献1では、スマートカット法を利用して得られる単結晶シリコン薄膜を、高耐熱性ガラスである結晶化ガラス上に形成している。
従来の技術では、スマートカット法によって、単結晶シリコン薄膜が基板に張り合わせられる。しかしながら、単結晶シリコン薄膜の一部が基板に張り合わされていない部分ができてしまうという問題が考えられる。さらに、単結晶シリコン薄膜を全て基板に張り合わせることができても、時間が経過すると、単結晶シリコン薄膜が基板から剥れてしまうという問題が考えられる。このように、基板に単結晶シリコン薄膜など、半導体膜が十分に張り合わされていないと、この基板及び半導体膜を用いて形成される回路が正常に動作せず、誤動作してしまうことが考えられる。 In the conventional technique, a single crystal silicon thin film is bonded to a substrate by a smart cut method. However, there may be a problem that a part of the single crystal silicon thin film is not bonded to the substrate. Furthermore, even if all the single crystal silicon thin films can be bonded to the substrate, there is a problem that the single crystal silicon thin film peels off from the substrate over time. Thus, if a semiconductor film such as a single crystal silicon thin film is not sufficiently bonded to the substrate, a circuit formed using the substrate and the semiconductor film may not operate normally and malfunction. .
このような問題に鑑み、ある回路に不良が生じ、正常に動作できない場合においても、誤動作せずに正常な動作が可能な半導体装置、より具体的には表示装置を提供することを課題とする。 In view of such a problem, it is an object to provide a semiconductor device that can operate normally without malfunction even when a circuit is defective and cannot operate normally, more specifically, a display device. .
本発明は、複数の回路を有し、当該複数の回路のうち、正常動作可能と判断される回路から出力され、正常動作できないと判断される回路からは出力されない半導体装置である。 The present invention is a semiconductor device that includes a plurality of circuits, and is output from a circuit that is determined to be capable of normal operation, and is not output from a circuit that is determined to be unable to operate normally.
より具体的には、本発明の一は、複数の画素を有する画素部と、前記画素部に電気的に接続されたソースドライバを有し、前記ソースドライバは、第1のシフトレジスタと、第2のシフトレジスタと、ラッチ回路と、レベルシフタと、バッファと、前記第1のシフトレジスタ及び前記第2のシフトレジスタに電気的に接続され、前記第1のシフトレジスタ及び前記第2のシフトレジスタのいずれかの信号を選択し、前記画素部に出力する選択回路と、を有する表示装置である。 More specifically, one embodiment of the present invention includes a pixel portion including a plurality of pixels, and a source driver electrically connected to the pixel portion, the source driver including a first shift register, Two shift registers, a latch circuit, a level shifter, a buffer, and the first shift register and the second shift register are electrically connected to the first shift register and the second shift register. And a selection circuit that selects any one of the signals and outputs the selected signal to the pixel portion.
なお、本発明の一において、前記ソースドライバは、半導体層を有するトランジスタを有し、前記半導体層は、単結晶半導体である構成とすることも可能である。 Note that in one embodiment of the present invention, the source driver may include a transistor including a semiconductor layer, and the semiconductor layer may be a single crystal semiconductor.
本発明の一は、複数の画素を有する画素部と、前記画素部に電気的に接続されたゲートドライバを有し、前記ゲートドライバは、第1のシフトレジスタと、第2のシフトレジスタと、ラッチ回路と、レベルシフタと、バッファと、前記第1のシフトレジスタ及び前記第2のシフトレジスタに電気的に接続され、前記第1のシフトレジスタ及び前記第2のシフトレジスタのいずれかの信号を選択し、前記画素部に出力する選択回路と、を有する表示装置である。 One embodiment of the present invention includes a pixel portion having a plurality of pixels, and a gate driver electrically connected to the pixel portion. The gate driver includes a first shift register, a second shift register, A latch circuit, a level shifter, a buffer, and the first shift register and the second shift register are electrically connected to the first shift register and the second shift register, and one of the signals of the first shift register and the second shift register is selected. And a selection circuit that outputs to the pixel portion.
なお、本発明の一において、前記ゲートドライバは、半導体層を有するトランジスタを有し、前記半導体層は、単結晶半導体である構成とすることも可能である。 Note that in one embodiment of the present invention, the gate driver may include a transistor including a semiconductor layer, and the semiconductor layer may be a single crystal semiconductor.
また、本発明の一において、前記第1のシフトレジスタに電気的に接続され、前記第1のシフトレジスタの信号と基準となる信号を比較する第1の比較回路と、前記第2のシフトレジスタに電気的に接続され、前記第2のシフトレジスタの信号と基準となる信号を比較する第2の比較回路と、前記第1の比較回路、前記第2の比較回路、及び前記選択回路に電気的に接続され、前記基準となる信号のデータが記憶された記憶素子及び前記第1の比較回路における比較結果及び前記第2の比較回路における比較結果から、前記選択回路を制御する信号を出力する比較結果判定回路と、を有する構成とすることも可能である。 In the first aspect of the present invention, a first comparison circuit that is electrically connected to the first shift register and compares a signal of the first shift register with a reference signal, and the second shift register And a second comparison circuit that compares a signal of the second shift register with a reference signal, and electrically connects the first comparison circuit, the second comparison circuit, and the selection circuit. Are connected to each other, and a signal for controlling the selection circuit is output from the storage element storing the data of the reference signal and the comparison result in the first comparison circuit and the comparison result in the second comparison circuit. A configuration including a comparison result determination circuit is also possible.
また、本発明の一において、前記選択回路は、前記第1のシフトレジスタ及び前記画素部に電気的に接続された第1のアナログスイッチと、前記第2のシフトレジスタ及び前記画素部に電気的に接続された第2のアナログスイッチと、を有する構成とすることも可能である。 In one embodiment of the present invention, the selection circuit includes a first analog switch electrically connected to the first shift register and the pixel portion, and a second analog circuit electrically connected to the second shift register and the pixel portion. It is also possible to have a configuration having a second analog switch connected to.
また、本発明の一において、前記選択回路は、前記第1のシフトレジスタ及び前記画素部に電気的に接続された第1のクロックドインバータと、前記第2のシフトレジスタ及び前記画素部に電気的に接続された第2のクロックドインバータと、を有する構成とすることも可能である。 In one embodiment of the present invention, the selection circuit includes a first clocked inverter that is electrically connected to the first shift register and the pixel portion, and a second clock register that is electrically connected to the second shift register and the pixel portion. It is also possible to have a configuration having a second clocked inverter connected to each other.
本発明の一は、複数の画素を有する画素部と、前記画素部に電気的に接続されたソースドライバ及びゲートドライバと、を有し、前記ソースドライバは、第1のシフトレジスタと、第2のシフトレジスタと、第1のラッチ回路と、第1のレベルシフタと、第1のバッファと、前記ゲートドライバは、第3のシフトレジスタと、第4のシフトレジスタと、第2のラッチ回路と、第2のレベルシフタと、第2のバッファと、前記第3のシフトレジスタ及び前記第4のシフトレジスタに電気的に接続され、前記第3のシフトレジスタ及び前記第4のシフトレジスタのいずれかの信号を選択し、前記画素部に出力する第2の選択回路と、を有する表示装置である。 One embodiment of the present invention includes a pixel portion including a plurality of pixels, a source driver and a gate driver electrically connected to the pixel portion, and the source driver includes a first shift register, a second shift register, A shift register, a first latch circuit, a first level shifter, a first buffer, the gate driver, a third shift register, a fourth shift register, a second latch circuit, A second level shifter; a second buffer; a signal of one of the third shift register and the fourth shift register electrically connected to the third shift register and the fourth shift register And a second selection circuit that outputs to the pixel portion.
なお、本発明の一において、前記第1のシフトレジスタに電気的に接続され、前記第1のシフトレジスタの信号と第1の基準となる信号を比較する第1の比較回路と、前記第2のシフトレジスタに電気的に接続され、前記第2のシフトレジスタの信号と第1の基準となる信号を比較する第2の比較回路と、前記第1の比較回路、前記第2の比較回路、及び前記第1の選択回路に電気的に接続され、前記第1の基準となる信号のデータが記憶された記憶素子及び前記第1の比較回路における比較結果及び前記第2の比較回路における比較結果から、前記第1の選択回路を制御する信号を出力する第1の比較結果判定回路と、前記第3のシフトレジスタに電気的に接続され、前記第3のシフトレジスタの信号と第2の基準となる信号を比較する第1の比較回路と、前記第4のシフトレジスタに電気的に接続され、前記第4のシフトレジスタの信号と第2の基準となる信号を比較する第2の比較回路と、前記第1の比較回路、前記第2の比較回路、及び前記第2の選択回路に電気的に接続され、前記第2の基準となる信号のデータが記憶された記憶素子及び前記第1の比較回路における比較結果及び前記第2の比較回路における比較結果から、前記第2の選択回路を制御する信号を出力する第2の比較結果判定回路と、を有する構成とすることも可能である。 Note that in one aspect of the present invention, a first comparison circuit that is electrically connected to the first shift register and compares a signal of the first shift register and a signal serving as a first reference; A second comparison circuit that is electrically connected to the shift register and compares a signal of the second shift register with a first reference signal, the first comparison circuit, the second comparison circuit, And a storage element electrically connected to the first selection circuit and storing data of the signal serving as the first reference, a comparison result in the first comparison circuit, and a comparison result in the second comparison circuit The first comparison result determination circuit for outputting a signal for controlling the first selection circuit, and the third shift register are electrically connected to the third shift register signal and the second reference. Compare the signals A second comparison circuit that is electrically connected to the fourth shift register and compares a signal of the fourth shift register with a second reference signal, and the first comparison circuit A storage element electrically connected to the second comparison circuit and the second selection circuit and storing data of a signal serving as the second reference, a comparison result in the first comparison circuit, and the A second comparison result determination circuit that outputs a signal for controlling the second selection circuit from a comparison result in the second comparison circuit may be used.
また、本発明の一において、前記第1の選択回路は、前記第1のシフトレジスタ及び前記画素部に電気的に接続された第1のアナログスイッチと、前記第2のシフトレジスタ及び前記画素部に電気的に接続された第2のアナログスイッチと、を有し、前記第2の選択回路は、前記第3のシフトレジスタ及び前記画素部に電気的に接続された第3のアナログスイッチと、前記第4のシフトレジスタ及び前記画素部に電気的に接続された第4のアナログスイッチと、を有する構成とすることも可能である。 In one embodiment of the present invention, the first selection circuit includes a first analog switch electrically connected to the first shift register and the pixel portion, the second shift register, and the pixel portion. A second analog switch electrically connected to the second shift circuit, and the second selection circuit includes a third analog switch electrically connected to the third shift register and the pixel portion; A structure including the fourth shift register and a fourth analog switch electrically connected to the pixel portion may be employed.
また、本発明の一において、前記第1の選択回路は、前記第1のシフトレジスタ及び前記画素部に電気的に接続された第1のクロックドインバータと、前記第2のシフトレジスタ及び前記画素部に電気的に接続された第2のクロックドインバータと、を有し、前記第2の選択回路は、前記第3のシフトレジスタ及び前記画素部に電気的に接続された第3のクロックドインバータと、前記第4のシフトレジスタ及び前記画素部に電気的に接続された第4のクロックドインバータと、を有する構成とすることも可能である。 In one embodiment of the present invention, the first selection circuit includes a first clocked inverter electrically connected to the first shift register and the pixel portion, the second shift register, and the pixel. A second clocked inverter electrically connected to the pixel portion, and the second selection circuit includes a third clocked inverter electrically connected to the third shift register and the pixel portion. A structure including an inverter and a fourth clocked inverter electrically connected to the fourth shift register and the pixel portion may be employed.
なお、本発明の一において、前記ゲートドライバ及び前記ソースドライバのいずれかは、半導体層を有するトランジスタを有し、前記半導体層は、単結晶半導体である構成とすることも可能である。 Note that in one embodiment of the present invention, any of the gate driver and the source driver may include a transistor including a semiconductor layer, and the semiconductor layer may be a single crystal semiconductor.
また、本発明において、前記画素は、半導体層を有するトランジスタを備え、前記半導体層は、単結晶半導体である構成とすることも可能である。 In the present invention, the pixel may include a transistor having a semiconductor layer, and the semiconductor layer may be a single crystal semiconductor.
本発明の一は、上記記載の表示装置を有する電子機器である。 One aspect of the present invention is an electronic device including the display device described above.
なお、スイッチは、様々な形態のものを用いることができる。例としては、電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、特定のものに限定されない。例えば、スイッチとして、トランジスタ(例えば、バイポーラトランジスタ、MOSトランジスタなど)、ダイオード(例えば、PNダイオード、PINダイオード、ショットキーダイオード、MIM(Metal Insulator Metal)ダイオード、MIS(Metal Insulator Semiconductor)ダイオード、ダイオード接続のトランジスタなど)、サイリスタなどを用いることが出来る。または、これらを組み合わせた論理回路(例えばアナログスイッチやクロックドインバータなど)をスイッチとして用いることが出来る。 Note that various types of switches can be used. Examples include electrical switches and mechanical switches. That is, it is only necessary to be able to control the current flow, and is not limited to a specific one. For example, as a switch, a transistor (eg, bipolar transistor, MOS transistor, etc.), diode (eg, PN diode, PIN diode, Schottky diode, MIM (Metal Insulator Metal) diode, MIS (Metal Insulator Semiconductor) diode, diode-connected Transistor), a thyristor, or the like can be used. Alternatively, a logic circuit combining these (for example, an analog switch or a clocked inverter) can be used as a switch.
機械的なスイッチの例としては、デジタルマイクロミラーデバイス(DMD)のように、MEMS(マイクロ・エレクトロ・メカニカル・システム)技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが出来る電極を有し、その電極が動くことによって、接続と非接続とを制御して動作する。 An example of a mechanical switch is a switch using MEMS (micro electro mechanical system) technology such as a digital micromirror device (DMD). The switch has an electrode that can be moved mechanically, and operates by controlling connection and disconnection by moving the electrode.
スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性(導電型)は特に限定されない。ただし、オフ電流を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、LDD領域を有するトランジスタやマルチゲート構造を有するトランジスタ等がある。または、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源(Vss、GND、0Vなど)の電位に近い状態で動作する場合はNチャネル型トランジスタを用いることが望ましい。反対に、ソース端子の電位が、高電位側電源(Vddなど)の電位に近い状態で動作する場合はPチャネル型トランジスタを用いることが望ましい。なぜなら、Nチャネル型トランジスタではソース端子が低電位側電源の電位に近い状態で動作するとき、Pチャネル型トランジスタではソース端子が高電位側電源の電位に近い状態で動作するとき、ゲートとソースの間の電圧の絶対値を大きくできるため、スイッチとして、より正確な動作を行うことができるためである。ソースフォロワ動作をしてしまうことが少ないため、出力電圧の大きさが小さくなってしまうことが少ないからである。 In the case where a transistor is used as a switch, the transistor operates as a mere switch, and thus the polarity (conductivity type) of the transistor is not particularly limited. However, when it is desired to suppress off-state current, it is desirable to use a transistor having a polarity with smaller off-state current. As a transistor with low off-state current, a transistor having an LDD region, a transistor having a multi-gate structure, and the like can be given. Alternatively, an N-channel transistor is preferably used in the case where the transistor operates as a switch when the potential of the source terminal of the transistor is close to the potential of the low potential power supply (Vss, GND, 0 V, or the like). On the other hand, it is desirable to use a P-channel transistor when operating in a state where the potential of the source terminal is close to the potential of the high potential side power supply (Vdd or the like). This is because an N-channel transistor operates when the source terminal is close to the potential of the low-potential side power supply, and a P-channel transistor operates when the source terminal is close to the potential of the high-potential side power supply. This is because the absolute value of the voltage between them can be increased, so that more accurate operation as a switch can be performed. This is because the source follower operation is rare and the output voltage is less likely to decrease.
なお、Nチャネル型トランジスタとPチャネル型トランジスタの両方を用いて、CMOS型のスイッチをスイッチとして用いてもよい。CMOS型のスイッチにすると、Pチャネル型トランジスタまたはNチャネル型トランジスタのどちらか一方のトランジスタが導通すれば電流が流れるため、スイッチとして機能しやすくなる。例えば、スイッチへの入力信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることが出来る。さらに、スイッチをオンまたはオフさせるための信号の電圧振幅値を小さくすることが出来るので、消費電力を小さくすることも出来る。 Note that a CMOS switch may be used as a switch by using both an N-channel transistor and a P-channel transistor. When a CMOS switch is used, a current flows when one of the P-channel transistor and the N-channel transistor is turned on, so that the switch can easily function as a switch. For example, the voltage can be appropriately output regardless of whether the voltage of the input signal to the switch is high or low. Further, since the voltage amplitude value of the signal for turning on or off the switch can be reduced, the power consumption can be reduced.
なお、スイッチとしてトランジスタを用いる場合、スイッチは、入力端子(ソース端子またはドレイン端子の一方)と、出力端子(ソース端子またはドレイン端子の他方)と、導通を制御する端子(ゲート端子)とを有している。一方、スイッチとしてダイオードを用いる場合、スイッチは、導通を制御する端子を有していない場合がある。そのため、トランジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を少なくすることが出来る。 Note that when a transistor is used as a switch, the switch has an input terminal (one of a source terminal or a drain terminal), an output terminal (the other of the source terminal or the drain terminal), and a terminal for controlling conduction (a gate terminal). is doing. On the other hand, when a diode is used as the switch, the switch may not have a terminal for controlling conduction. Therefore, the use of a diode as a switch rather than a transistor can reduce the wiring for controlling the terminal.
なお、AとBとが接続されている、と明示的に記載する場合は、AとBとが電気的に接続されている場合と、AとBとが機能的に接続されている場合と、AとBとが直接接続されている場合とを含むものとする。ここで、A、Bは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。 In addition, when it is explicitly described that A and B are connected, A and B are electrically connected, and A and B are functionally connected. , A and B are directly connected. Here, A and B are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.). Therefore, it is not limited to a predetermined connection relationship, for example, the connection relationship shown in the figure or text, and includes things other than the connection relation shown in the figure or text.
例えば、AとBとが電気的に接続されている場合として、AとBとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど)が、AとBとの間に1個以上配置されていてもよい。あるいは、AとBとが機能的に接続されている場合として、AとBとの機能的な接続を可能とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変換回路(DA変換回路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)、電圧源、電流源、切り替え回路、増幅回路(信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成回路、記憶回路、制御回路など)が、AとBとの間に1個以上配置されていてもよい。あるいは、AとBとが直接接続されている場合として、AとBとの間に他の素子や他の回路を挟まずに、AとBとが直接接続されていてもよい。 For example, when A and B are electrically connected, an element (for example, a switch, a transistor, a capacitor, an inductor, a resistance element, a diode, or the like) that enables electrical connection between A and B is provided. 1 or more may be arranged between A and B. Alternatively, when A and B are functionally connected, a circuit (for example, a logic circuit (an inverter, a NAND circuit, a NOR circuit, etc.), a signal conversion circuit that enables functional connection between A and B (DA conversion circuit, AD conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (power supply circuit (boost circuit, step-down circuit, etc.), level shifter circuit that changes signal potential level), voltage source, current source, switching circuit , Amplifier circuits (circuits that can increase signal amplitude or current amount, operational amplifiers, differential amplifier circuits, source follower circuits, buffer circuits, etc.), signal generation circuits, memory circuits, control circuits, etc.) between A and B One or more of them may be arranged. Alternatively, when A and B are directly connected, A and B may be directly connected without sandwiching other elements or other circuits between A and B.
なお、AとBとが直接接続されている、と明示的に記載する場合は、AとBとが直接接続されている場合(つまり、AとBとの間に他の素子や他の回路を間に介さずに接続されている場合)と、AとBとが電気的に接続されている場合(つまり、AとBとの間に別の素子や別の回路を挟んで接続されている場合)とを含むものとする。 Note that in the case where it is explicitly described that A and B are directly connected, when A and B are directly connected (that is, another element or other circuit between A and B). ) And A and B are electrically connected (that is, A and B are connected with another element or another circuit sandwiched between them). ).
なお、AとBとが電気的に接続されている、と明示的に記載する場合は、AとBとが電気的に接続されている場合(つまり、AとBとの間に別の素子や別の回路を挟んで接続されている場合)と、AとBとが機能的に接続されている場合(つまり、AとBとの間に別の回路を挟んで機能的に接続されている場合)と、AとBとが直接接続されている場合(つまり、AとBとの間に別の素子や別の回路を挟まずに接続されている場合)とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。 Note that in the case where it is explicitly described that A and B are electrically connected, another element is connected between A and B (that is, between A and B). Or when A and B are functionally connected (that is, they are functionally connected with another circuit between A and B). And a case where A and B are directly connected (that is, a case where another element or another circuit is not connected between A and B). That is, when it is explicitly described that it is electrically connected, it is the same as when it is explicitly only described that it is connected.
なお、表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する装置である発光装置は、様々な形態を用いたり、様々な素子を有することが出来る。例えば、表示素子、表示装置、発光素子または発光装置としては、EL(エレクトロルミネッセンス)素子(有機物及び無機物を含むEL素子、有機EL素子、無機EL素子)、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ(GLV)、プラズマディスプレイ(PDP)、デジタルマイクロミラーデバイス(DMD)、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を用いることができる。なお、EL素子を用いた表示装置としてはELディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ(FED)やSED方式平面型ディスプレイ(SED:Surface−conduction Electron−emitter Disply)など、液晶素子を用いた表示装置としては液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)、電子インクや電気泳動素子を用いた表示装置としては電子ペーパーがある。 Note that a display element, a display device that is a device including a display element, a light-emitting element, and a light-emitting device that is a device including a light-emitting element can have various modes or have various elements. For example, as a display element, a display device, a light-emitting element, or a light-emitting device, an EL (electroluminescence) element (an EL element including an organic substance and an inorganic substance, an organic EL element, an inorganic EL element), an electron-emitting element, a liquid crystal element, electronic ink, Electrophoretic elements, grating light valves (GLV), plasma displays (PDP), digital micromirror devices (DMD), piezoelectric ceramic displays, carbon nanotubes, etc., due to electromagnetic action, contrast, brightness, reflectance, transmittance, etc. It is possible to use a display medium that changes. Note that a display device using an EL element is an EL display, and a display device using an electron-emitting device is a liquid crystal display such as a field emission display (FED) or a SED type flat display (SED: Surface-conduction Electron-Emitter Display). Liquid crystal displays (transmission type liquid crystal display, transflective type liquid crystal display, reflection type liquid crystal display, direct view type liquid crystal display, projection type liquid crystal display), display devices using electronic ink and electrophoretic elements There is electronic paper.
なお、EL素子とは、陽極と、陰極と、陽極と陰極との間に挟まれたEL層とを有する素子である。なお、EL層としては、1重項励起子からの発光(蛍光)を利用するもの、3重項励起子からの発光(燐光)を利用するもの、1重項励起子からの発光(蛍光)を利用するものと3重項励起子からの発光(燐光)を利用するものとを含むもの、有機物によって形成されたもの、無機物によって形成されたもの、有機物によって形成されたものと無機物によって形成されたものとを含むもの、高分子の材料、低分子の材料、高分子の材料と低分子の材料とを含むものなどを用いることができる。ただし、これに限定されず、EL素子として様々なものを用いることができる。 Note that an EL element is an element having an anode, a cathode, and an EL layer sandwiched between the anode and the cathode. Note that the EL layer uses light emission from singlet excitons (fluorescence), uses light emission from triplet excitons (phosphorescence), and emits light from singlet excitons (fluorescence). And those using triplet excitons (phosphorescence), those made of organic matter, those made of inorganic matter, those made of organic matter and those made of inorganic matter And a high molecular weight material, a low molecular weight material, a high molecular weight material and a low molecular weight material, or the like can be used. However, the present invention is not limited to this, and various EL elements can be used.
なお、電子放出素子とは、先鋭な陰極に高電界を集中してかけて電子を引き出す素子である。例えば、電子放出素子として、スピント型、カーボンナノチューブ(CNT)型、金属―絶縁体―金属を積層したMIM(Metal−Insulator−Metal)型、金属―絶縁体―半導体を積層したMIS(Metal−Insulator−Semiconductor)型、MOS型、シリコン型、薄膜ダイオード型、ダイヤモンド型、表面伝導エミッタSCD型、オード型、金属―絶縁体―半導体−金属型等の薄膜型、HEED型、EL型、ポーラスシリコン型、表面伝導(SED)型などを用いることができる。ただし、これに限定されず、電子放出素子として様々なものを用いることができる。 An electron-emitting device is a device that draws electrons by concentrating a high electric field on a sharp cathode. For example, as an electron-emitting device, a Spindt type, a carbon nanotube (CNT) type, a metal-insulator-metal laminated MIM (Metal-Insulator-Metal) type, and a metal-insulator-semiconductor laminated MIS (Metal-Insulator). -Semiconductor) type, MOS type, silicon type, thin film diode type, diamond type, surface conduction emitter SCD type, odd type, metal-insulator-semiconductor-metal type thin film type, HEED type, EL type, porous silicon type A surface conduction (SED) type or the like can be used. However, the present invention is not limited to this, and various types of electron-emitting devices can be used.
なお、液晶素子とは、液晶の光学的変調作用によって光の透過または非透過を制御する素子であり、一対の電極、及び液晶により構成される。なお、液晶の光学的変調作用は、液晶にかかる電界(横方向の電界、縦方向の電界又は斜め方向の電界を含む)によって制御される。なお、液晶素子としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、ライオトロピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、プラズマアドレス液晶(PDLC)、バナナ型液晶、TN(Twisted Nematic)モード、STN(Super Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、MVA(Multi−domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)、ASV(Advanced Super View)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optical Compensated Birefringence)モード、ECB(Electrically Controlled Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、PDLC(Polymer Dispersed Liquid Crystal)モード、ゲストホストモードなどを用いることができる。ただし、これに限定されず、液晶素子として様々なものを用いることができる。 Note that a liquid crystal element is an element that controls transmission or non-transmission of light by an optical modulation action of liquid crystal and includes a pair of electrodes and liquid crystal. Note that the optical modulation action of the liquid crystal is controlled by an electric field applied to the liquid crystal (including a horizontal electric field, a vertical electric field, or an oblique electric field). As liquid crystal elements, nematic liquid crystal, cholesteric liquid crystal, smectic liquid crystal, discotic liquid crystal, thermotropic liquid crystal, lyotropic liquid crystal, lyotropic liquid crystal, low molecular liquid crystal, polymer liquid crystal, ferroelectric liquid crystal, antiferroelectric liquid crystal, main chain Type liquid crystal, side chain polymer liquid crystal, plasma addressed liquid crystal (PDLC), banana type liquid crystal, TN (Twisted Nematic) mode, STN (Super Twisted Nematic) mode, IPS (In-Plane-Switching) mode, FFS (Fringe Field) Switching) mode, MVA (Multi-domain Vertical Alignment) mode, PVA (Patterned Vertical Alignment), ASV (Ad anced Super View) mode, ASM (Axially Symmetric aligned Micro-cell) mode, OCB (Optical Compensated Birefringence) mode, ECB (Electrically Controlled Birefringence) mode, FLC (Ferroelectric Liquid Crystal) mode, AFLC (AntiFerroelectric Liquid Crystal) mode, PDLC (Polymer Dispersed Liquid Crystal) mode, guest host mode, and the like can be used. However, the present invention is not limited to this, and various liquid crystal elements can be used.
なお、電子ペーパーとしては、光学異方性と染料分子配向のような分子により表示されるもの、電気泳動、粒子移動、粒子回転、相変化のような粒子により表示されるもの、フィルムの一端が移動することにより表示されるもの、分子の発色/相変化により表示されるもの、分子の光吸収により表示されるもの、電子とホールが結合して時発光により表示されるものなどのことをいう。例えば、電子ペーパーとして、マイクロカプセル型電気泳動、水平移動型電気泳動、垂直移動型電気泳動、球状ツイストボール、磁気ツイストボール、円柱ツイストボール方式、帯電トナー、電子粉流体、磁気泳動型、磁気感熱式、エレクトロウェッテイング、光散乱(透明白濁)、コレステリック液晶/光導電層、コレステリック液晶、双安定性ネマチック液晶、強誘電性液晶、2色性色素・液晶分散型、可動フィルム、ロイコ染料発消色、フォトクロミック、エレクトロクロミック、エレクトロデポジション、フレキシブル有機ELなどを用いることができる。ただし、これに限定されず、電子ペーパーとして様々なものを用いることができる。ここで、マイクロカプセル型電気泳動を用いることによって、電気泳動方式の欠点である泳動粒子の凝集、沈殿を解決することができる。電子粉流体は、高速応答性、高反射率、広視野角、低消費電力、メモリ性などのメリットを有する。 Electronic paper includes those displayed by molecules such as optical anisotropy and dye molecule orientation, those displayed by particles such as electrophoresis, particle movement, particle rotation, and phase change. It is displayed by moving, displayed by color development / phase change of molecules, displayed by light absorption of molecules, displayed by light emission when electrons and holes are combined, etc. . For example, as electronic paper, microcapsule type electrophoresis, horizontal movement type electrophoresis, vertical movement type electrophoresis, spherical twist ball, magnetic twist ball, cylindrical twist ball method, charged toner, electronic powder fluid, magnetophoretic type, magnetic heat sensitivity Formula, electrowetting, light scattering (transparent white turbidity), cholesteric liquid crystal / photoconductive layer, cholesteric liquid crystal, bistable nematic liquid crystal, ferroelectric liquid crystal, dichroic dye / liquid crystal dispersion type, movable film, leuco dye extinction Color, photochromic, electrochromic, electrodeposition, flexible organic EL, etc. can be used. However, the present invention is not limited to this, and various electronic papers can be used. Here, by using microcapsule electrophoresis, aggregation and precipitation of electrophoretic particles, which is a drawback of the electrophoresis system, can be solved. The electronic powder fluid has advantages such as high-speed response, high reflectivity, wide viewing angle, low power consumption, and memory properties.
なお、プラズマディスプレイは、電極を表面に形成した基板と、電極及び微小な溝を表面に形成し且つ溝内に蛍光体層を形成した基板とを狭い間隔で対向させて、希ガスを封入した構造を有する。なお、電極間に電圧をかけることによって紫外線を発生させ、蛍光体を光らせることで、表示を行うことができる。なお、プラズマディスプレイとしては、DC型PDP、AC型PDPでもよい。ここで、プラズマディスプレイパネルとしては、ASW(Address While Sustain)駆動、サブフレームをリセット期間、アドレス期間、維持期間に分割するADS(Address Display Separated)駆動、CLEAR(Low Energy Address and Reduction of False Contour Sequence)駆動、ALIS(Alternate Lighting of Surfaces)方式、TERES(Techbology of Reciprocal Susfainer)駆動などを用いることができる。ただし、これに限定されず、プラズマディスプレイとして様々なものを用いることができる。 Note that the plasma display encloses a rare gas with a substrate having an electrode formed on the surface and a substrate having an electrode and a minute groove formed on the surface and a phosphor layer formed in the groove facing each other at a narrow interval. It has a structure. In addition, a display can be performed by generating an ultraviolet-ray by applying a voltage between electrodes and making fluorescent substance light. The plasma display may be a DC type PDP or an AC type PDP. Here, as the plasma display panel, ASW (Address Wide Sustain) driving, ADS (Address Display Separated) driving that sub-frames are divided into a reset period, an address period, and a sustaining period, CLEAR (Low Energy Censored and Reduced Sequential Sequential Sequential Sequential Sequential Sequential Sequential Sequential Sequential) ) Drive, ALIS (Alternate Lighting of Surfaces) system, TERES (Technology of Reciprocal Sustainer) drive, and the like can be used. However, the present invention is not limited to this, and various types of plasma displays can be used.
なお、光源を必要とする表示装置、例えば、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)、グレーティングライトバルブ(GLV)を用いた表示装置、デジタルマイクロミラーデバイス(DMD)を用いた表示装置などの光源としては、エレクトロルミネッセンス、冷陰極管、熱陰極管、LED、レーザー光源、水銀ランプなどを用いることができる。ただし、これに限定されず、光源して様々なものを用いることができる。 Note that a display device that requires a light source, such as a liquid crystal display (transmission type liquid crystal display, transflective type liquid crystal display, reflection type liquid crystal display, direct view type liquid crystal display, projection type liquid crystal display), or a grating light valve (GLV) is used. As a light source for a display device using a conventional display device or a digital micromirror device (DMD), electroluminescence, a cold cathode tube, a hot cathode tube, an LED, a laser light source, a mercury lamp, or the like can be used. However, the present invention is not limited to this, and various light sources can be used.
なお、トランジスタとして、様々な形態のトランジスタを用いることが出来る。よって、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微結晶(マイクロクリスタル、セミアモルファスとも言う)シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ(TFT)などを用いることが出来る。このような半導体を有するTFTを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よりも低い温度で製造できるため、製造コストの削減、又は製造装置の大型化を図ることができる。製造装置を大きくできるため、大型基板上に製造できる。そのため、同時に多くの個数の表示装置を製造できるため、低コストで製造できる。さらに、製造温度が低いため、耐熱性の弱い基板を用いることができる。そのため、透明基板上にトランジスタを製造できる。そして、透明な基板上のトランジスタを用いて表示素子での光の透過を制御することが出来る。あるいは、トランジスタの膜厚が薄いため、トランジスタを構成する膜の一部は、光を透過させることが出来る。そのため、開口率が向上させることができる。 Note that various types of transistors can be used as the transistor. Thus, there is no limitation on the type of transistor used. For example, a thin film transistor (TFT) including a non-single-crystal semiconductor film typified by amorphous silicon, polycrystalline silicon, microcrystalline (also referred to as semi-amorphous) silicon, or the like can be used. There are various advantages when using a TFT having such a semiconductor. For example, since manufacturing can be performed at a lower temperature than that of single crystal silicon, manufacturing cost can be reduced or a manufacturing apparatus can be increased in size. Since the manufacturing apparatus can be enlarged, it can be manufactured on a large substrate. Therefore, since a large number of display devices can be manufactured at the same time, it can be manufactured at low cost. Furthermore, since the manufacturing temperature is low, a substrate with low heat resistance can be used. Therefore, a transistor can be manufactured on a transparent substrate. Then, light transmission through the display element can be controlled using a transistor over a transparent substrate. Alternatively, since the thickness of the transistor is small, part of the film included in the transistor can transmit light. Therefore, the aperture ratio can be improved.
なお、多結晶シリコンを製造するときに、触媒(ニッケルなど)を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その結果、ゲートドライバ回路(走査線駆動回路)やソースドライバ回路(信号線駆動回路)、信号処理回路(信号生成回路、ガンマ補正回路、DA変換回路など)を基板上に一体形成することが出来る。 Note that by using a catalyst (such as nickel) when manufacturing polycrystalline silicon, it is possible to further improve crystallinity and to manufacture a transistor with favorable electrical characteristics. As a result, a gate driver circuit (scanning line driving circuit), a source driver circuit (signal line driving circuit), and a signal processing circuit (signal generation circuit, gamma correction circuit, DA conversion circuit, etc.) can be integrally formed on the substrate. .
なお、微結晶シリコンを製造するときに、触媒(ニッケルなど)を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。このとき、レーザー照射を行うことなく、熱処理を加えるだけで、結晶性を向上させることができる。その結果、ゲートドライバ回路(走査線駆動回路)やソースドライバ回路の一部(アナログスイッチなど)を基板上に一体形成することが出来る。さらに、結晶化のためにレーザー照射を行わない場合は、シリコンの結晶性のムラを抑えることができる。そのため、画質の向上した画像を表示することが出来る。 Note that when a microcrystalline silicon is manufactured, by using a catalyst (such as nickel), crystallinity can be further improved and a transistor with favorable electrical characteristics can be manufactured. At this time, crystallinity can be improved only by applying heat treatment without laser irradiation. As a result, a part of the gate driver circuit (scanning line driver circuit) and the source driver circuit (analog switch or the like) can be integrally formed on the substrate. Furthermore, in the case where laser irradiation is not performed for crystallization, the crystallinity unevenness of silicon can be suppressed. Therefore, an image with improved image quality can be displayed.
ただし、触媒(ニッケルなど)を用いずに、多結晶シリコンや微結晶シリコンを製造することは可能である。 However, it is possible to produce polycrystalline silicon or microcrystalline silicon without using a catalyst (such as nickel).
なお、シリコンの結晶性を、多結晶または微結晶などへと向上させることは、パネル全体で行うことが望ましいが、それに限定されない。パネルの一部の領域のみにおいて、シリコンの結晶性を向上させてもよい。選択的に結晶性を向上させることは、レーザー光を選択的に照射することなどにより可能である。例えば、画素以外の領域である周辺回路領域にのみ、レーザー光を照射してもよい。または、ゲートドライバ回路、ソースドライバ回路等の領域にのみ、レーザー光を照射してもよい。あるいは、ソースドライバ回路の一部(例えば、アナログスイッチ)の領域にのみ、レーザー光を照射してもよい。その結果、回路を高速に動作させる必要がある領域にのみ、シリコンの結晶化を向上させることができる。画素領域は、高速に動作させる必要性が低いため、結晶性が向上されなくても、問題なく画素回路を動作させることが出来る。結晶性を向上させる領域が少なくて済むため、製造工程も短くすることが出来、スループットが向上し、製造コストを低減させることが出来る。必要とされる製造装置の数も少ない数で製造できるため、製造コストを低減させることが出来る。 Note that it is preferable to improve the crystallinity of silicon to be polycrystalline or microcrystalline, but the present invention is not limited to this. The crystallinity of silicon may be improved only in a partial region of the panel. The crystallinity can be selectively improved by selectively irradiating laser light. For example, the laser beam may be irradiated only to the peripheral circuit region that is a region other than the pixel. Alternatively, the laser beam may be irradiated only on a region such as a gate driver circuit or a source driver circuit. Or you may irradiate a laser beam only to the area | region (for example, analog switch) of a source driver circuit. As a result, crystallization of silicon can be improved only in a region where the circuit needs to operate at high speed. Since it is not necessary to operate the pixel region at high speed, the pixel circuit can be operated without any problem even if the crystallinity is not improved. Since the region for improving crystallinity is small, the manufacturing process can be shortened, the throughput can be improved, and the manufacturing cost can be reduced. Since the number of manufacturing apparatuses required can be reduced, the manufacturing cost can be reduced.
または、半導体基板やSOI基板などを用いてトランジスタを形成することが出来る。これらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の低消費電力化、又は回路の高集積化を図ることができる。 Alternatively, a transistor can be formed using a semiconductor substrate, an SOI substrate, or the like. Accordingly, a transistor with small variations in characteristics, size, shape, and the like, high current supply capability, and small size can be manufactured. When these transistors are used, low power consumption of the circuit or high integration of the circuit can be achieved.
または、ZnO、a−InGaZnO、SiGe、GaAs、IZO、ITO、SnOなどの化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合物半導体または酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。これらにより、製造温度を低くでき、例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トランジスタを形成することが出来る。なお、これらの化合物半導体または酸化物半導体を、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることも出来る。例えば、これらの化合物半導体または酸化物半導体を抵抗素子、画素電極、透明電極として用いることができる。さらに、それらをトランジスタと同時に成膜又は形成できるため、コストを低減できる。 Alternatively, a transistor having a compound semiconductor or an oxide semiconductor such as ZnO, a-InGaZnO, SiGe, GaAs, IZO, ITO, or SnO, or a thin film transistor in which these compound semiconductor or oxide semiconductor is thinned can be used. I can do it. Accordingly, the manufacturing temperature can be lowered, and for example, the transistor can be manufactured at room temperature. As a result, the transistor can be formed directly on a substrate having low heat resistance, such as a plastic substrate or a film substrate. Note that these compound semiconductors or oxide semiconductors can be used not only for a channel portion of a transistor but also for other purposes. For example, these compound semiconductors or oxide semiconductors can be used as resistance elements, pixel electrodes, and transparent electrodes. Furthermore, since these can be formed or formed simultaneously with the transistor, cost can be reduced.
または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出来る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができる。マスク(レチクル)を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することが出来る。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。 Alternatively, a transistor formed using an inkjet method or a printing method can be used. By these, it can manufacture at room temperature, manufacture at a low vacuum degree, or can manufacture on a large sized board | substrate. Since the transistor can be manufactured without using a mask (reticle), the layout of the transistor can be easily changed. Furthermore, since it is not necessary to use a resist, the material cost is reduced and the number of processes can be reduced. Further, since a film is formed only on a necessary portion, the material is not wasted and cost can be reduced as compared with a manufacturing method in which etching is performed after film formation on the entire surface.
または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る。そのため、衝撃に強くできる。 Alternatively, a transistor including an organic semiconductor or a carbon nanotube can be used. Thus, a transistor can be formed over a substrate that can be bent. Therefore, it can be strong against impact.
さらに、様々な構造のトランジスタを用いることができる。例えば、MOS型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどをトランジスタとして用いることが出来る。MOS型トランジスタを用いることにより、トランジスタのサイズを小さくすることが出来る。よって、多数のトランジスタを搭載することができる。バイポーラトランジスタを用いることにより、大きな電流を流すことが出来る。よって、高速に回路を動作させることができる。 In addition, transistors with various structures can be used. For example, a MOS transistor, a junction transistor, a bipolar transistor, or the like can be used as the transistor. By using a MOS transistor, the size of the transistor can be reduced. Therefore, a large number of transistors can be mounted. By using a bipolar transistor, a large current can flow. Therefore, the circuit can be operated at high speed.
なお、MOS型トランジスタ、バイポーラトランジスタなどを1つの基板に混在させて形成してもよい。これにより、低消費電力、小型化、高速動作などを実現することが出来る。 Note that a MOS transistor, a bipolar transistor, or the like may be formed over one substrate. Thereby, low power consumption, miniaturization, high-speed operation, etc. can be realized.
その他、様々なトランジスタを用いることができる。 In addition, various transistors can be used.
なお、トランジスタは、様々な基板を用いて形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板としては、例えば、単結晶基板、SOI基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることが出来る。または、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板としては、単結晶基板、SOI基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。または、ある基板を用いてトランジスタを形成し、その基板を研磨して薄くしてもよい。研磨される基板としては、単結晶基板、SOI基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。 Note that the transistor can be formed using various substrates. The kind of board | substrate is not limited to a specific thing. As the substrate, for example, single crystal substrate, SOI substrate, glass substrate, quartz substrate, plastic substrate, paper substrate, cellophane substrate, stone substrate, wood substrate, cloth substrate (natural fiber (silk, cotton, hemp), synthetic fiber) (Including nylon, polyurethane, polyester) or recycled fibers (including acetate, cupra, rayon, recycled polyester), leather substrates, rubber substrates, stainless steel substrates, substrates with stainless steel foil, etc. can be used. . Alternatively, a transistor may be formed using a certain substrate, and then the transistor may be transferred to another substrate, and the transistor may be disposed on another substrate. As a substrate to which the transistor is transferred, a single crystal substrate, an SOI substrate, a glass substrate, a quartz substrate, a plastic substrate, a paper substrate, a cellophane substrate, a stone substrate, a wood substrate, a cloth substrate (natural fiber (silk, cotton, hemp), Use synthetic fibers (nylon, polyurethane, polyester) or recycled fibers (including acetate, cupra, rayon, recycled polyester), leather substrates, rubber substrates, stainless steel substrates, substrates with stainless steel foil, etc. Can do. Alternatively, a transistor may be formed using a certain substrate, and the substrate may be polished and thinned. As substrates to be polished, single crystal substrates, SOI substrates, glass substrates, quartz substrates, plastic substrates, paper substrates, cellophane substrates, stone substrates, wood substrates, cloth substrates (natural fibers (silk, cotton, hemp), synthetic fibers) (Including nylon, polyurethane, polyester) or recycled fibers (including acetate, cupra, rayon, recycled polyester), leather substrates, rubber substrates, stainless steel substrates, substrates with stainless steel foils, etc. can be used. . By using these substrates, it is possible to form a transistor with good characteristics, a transistor with low power consumption, manufacture a device that is not easily broken, impart heat resistance, reduce weight, or reduce thickness.
なお、トランジスタの構成は、様々な形態をとることができ、特定の構成に限定されない。例えば、ゲート電極が2個以上のマルチゲート構造を適用することができる。マルチゲート構造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列に接続された構成となる。このマルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上による信頼性の向上を図ることができる。また、マルチゲート構造により、飽和領域で動作する時にドレイン・ソース間電圧が変化してもドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きをフラットな特性にすることができ、この電圧・電流特性の傾きがフラットである特性を利用すると、理想的な電流源回路や、非常に高い抵抗値をもつ能動負荷などを実現することができ、その結果、特性のよい差動回路やカレントミラー回路などを実現することが出来る。 Note that the structure of the transistor can take a variety of forms and is not limited to a specific structure. For example, a multi-gate structure having two or more gate electrodes can be applied. When the multi-gate structure is employed, the channel regions are connected in series, so that a plurality of transistors are connected in series. With this multi-gate structure, the off-state current can be reduced and the reliability can be improved by improving the withstand voltage of the transistor. In addition, due to the multi-gate structure, even if the drain-source voltage changes when operating in the saturation region, the drain-source current does not change much, and the slope of the voltage / current characteristics can be made flat, By using this characteristic with a flat slope of voltage and current characteristics, it is possible to realize an ideal current source circuit and an active load with a very high resistance value. As a result, a differential circuit with good characteristics And a current mirror circuit can be realized.
さらにトランジスタの構成の別の例として、チャネルの上下にゲート電極が配置されている構造を適用することができる。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値の増加、又は空乏層ができやすくなることによるS値の低減を図ることができる。チャネルの上下にゲート電極が配置される構成とすることにより、複数のトランジスタが並列に接続された構成と同様の機能を有する。 Furthermore, as another example of the structure of the transistor, a structure in which gate electrodes are provided above and below a channel can be used. With the structure in which the gate electrodes are arranged above and below the channel, the channel region increases, so that the current value can be increased or the S value can be reduced because a depletion layer can be easily formed. With the structure in which the gate electrodes are arranged above and below the channel, the structure has the same function as a structure in which a plurality of transistors are connected in parallel.
また、チャネル領域の上にゲート電極が配置されている構造、チャネル領域の下にゲート電極が配置されている構造、正スタガ構造、または逆スタガ構造、チャネル領域を複数の領域に分けた構造、チャネル領域を並列に接続した構造、またはチャネル領域が直列に接続する構成も適用できる。さらに、チャネル領域(もしくはその一部)にソース電極やドレイン電極が重なっている構造も適用できる。チャネル領域(もしくはその一部)にソース電極やドレイン電極が重なる構造にすることによって、チャネル領域の一部に電荷が溜まることにより動作が不安定になることを防ぐことができる。また、LDD領域を設けた構成も適用できる。LDD領域を設けることにより、オフ電流の低減、又はトランジスタの耐圧向上による信頼性の向上を図ることができる。あるいは、LDD領域を設けることにより、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きがフラットな特性にすることができる。 In addition, a structure in which the gate electrode is disposed above the channel region, a structure in which the gate electrode is disposed below the channel region, a normal staggered structure or an inverted staggered structure, a structure in which the channel region is divided into a plurality of regions, A structure in which channel regions are connected in parallel or a configuration in which channel regions are connected in series can also be applied. Further, a structure in which a source electrode or a drain electrode overlaps with a channel region (or part of it) can be used. With the structure where the source electrode and the drain electrode overlap with the channel region (or part thereof), unstable operation due to accumulation of electric charge in part of the channel region can be prevented. A configuration in which an LDD region is provided can also be applied. By providing the LDD region, the off-state current can be reduced or the reliability can be improved by improving the withstand voltage of the transistor. Alternatively, by providing an LDD region, when operating in the saturation region, even if the drain-source voltage changes, the drain-source current does not change so much and the slope of the voltage-current characteristic is flat. be able to.
なお、トランジスタは、様々なタイプを用いることができ、様々な基板を用いて形成させることができる。したがって、所定の機能を実現させるために必要な回路の全てが、同一の基板に形成することも可能である。例えば、所定の機能を実現させるために必要な回路の全てが、ガラス基板、プラスチック基板、単結晶基板、またはSOI基板を用いて形成することも可能である。所定の機能を実現させるために必要な回路の全てが同じ基板を用いて形成されていることにより、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図ることができる。また、所定の機能を実現させるために必要な回路の一部を、ある基板に形成し、所定の機能を実現させるために必要な回路の別の一部を、別の基板に形成することも可能である。つまり、所定の機能を実現させるために必要な回路の全てを同じ基板を用いて形成することも可能である。例えば、所定の機能を実現させるために必要な回路の一部を、ガラス基板上にトランジスタにより形成し、所定の機能を実現させるために必要な回路の別の一部を、単結晶基板に形成し、単結晶基板を用いて形成されたトランジスタで構成されたICチップをCOG(Chip On Glass)でガラス基板に接続して、ガラス基板上にそのICチップを配置することもできる。また、そのICチップをTAB(Tape Automated Bonding)やプリント基板を用いてガラス基板と接続することも可能である。このように、回路の一部を同じ基板に形成することにより、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図ることができる。また、駆動電圧が高い部分及び駆動周波数が高い部分の回路は、消費電力が大きくなってしまうので、そのような部分の回路は同じ基板に形成せず、そのかわりに、例えば、単結晶基板に形成して、その回路で構成されたICチップを用いるようにすれば、消費電力の増加を防ぐことができる。 Note that various types of transistors can be used, and the transistor can be formed using various substrates. Therefore, all the circuits necessary for realizing a predetermined function can be formed on the same substrate. For example, all the circuits necessary for realizing a predetermined function can be formed using a glass substrate, a plastic substrate, a single crystal substrate, or an SOI substrate. Since all the circuits necessary to realize a given function are formed using the same substrate, the cost can be reduced by reducing the number of components, or the reliability can be improved by reducing the number of connection points with circuit components. Can be planned. Also, a part of a circuit necessary for realizing a predetermined function may be formed on a certain substrate, and another part of a circuit necessary for realizing a predetermined function may be formed on another substrate. Is possible. That is, it is possible to form all the circuits necessary for realizing a predetermined function using the same substrate. For example, a part of a circuit necessary for realizing a predetermined function is formed on a glass substrate with a transistor, and another part of a circuit necessary for realizing a predetermined function is formed on a single crystal substrate. In addition, an IC chip including a transistor formed using a single crystal substrate can be connected to a glass substrate by COG (Chip On Glass), and the IC chip can be arranged on the glass substrate. In addition, the IC chip can be connected to a glass substrate using TAB (Tape Automated Bonding) or a printed circuit board. In this way, by forming part of the circuit on the same substrate, it is possible to reduce costs by reducing the number of components or improve reliability by reducing the number of connection points with circuit components. In addition, since the power consumption of the circuit with the high drive voltage and the high drive frequency is high, such a circuit is not formed on the same substrate. Instead, for example, on a single crystal substrate. If an IC chip formed with the circuit is used, an increase in power consumption can be prevented.
なお、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、R(赤)G(緑)B(青)の色要素からなるカラー表示装置の場合には、画像の最小単位は、Rの画素とGの画素とBの画素との三画素から構成されるものとする。なお、色要素は、三色に限定されず、三色以上、またはRGB以外の色を用いることも可能である。例えば、白色を加えて、RGBW(Wは白)としてもよい。また、RGBに、例えば、イエロー、シアン、マゼンタ、エメラルドグリーン、朱色などを一色以上追加することも可能である。また、例えば、RGBの中の少なくとも一色に類似した色を、RGBに追加することも可能である。例えば、R、G、B1、B2とすることも可能である。B1とB2とは、どちらも青色であるが、少し周波数が異なっている。同様に、R1、R2、G、Bとすることも可能である。このような色要素を用いることにより、より実物に近い表示を行うことができ、また、消費電力を低減することが出来る。 One pixel means one element whose brightness can be controlled. Therefore, as an example, one pixel represents one color element, and brightness is expressed by one color element. Therefore, at that time, in the case of a color display device composed of R (red), G (green), and B (blue) color elements, the minimum unit of an image is an R pixel, a G pixel, and a B pixel. It is assumed to be composed of three pixels. Note that the color elements are not limited to three colors, and three or more colors or colors other than RGB can be used. For example, RGBW (W is white) may be added by adding white. It is also possible to add one or more colors such as yellow, cyan, magenta, emerald green, vermilion, etc. to RGB. In addition, for example, a color similar to at least one of RGB can be added to RGB. For example, R, G, B1, and B2 can be used. B1 and B2 are both blue, but have slightly different frequencies. Similarly, R1, R2, G, and B can be used. By using such color elements, it is possible to perform display closer to the real thing and to reduce power consumption.
また、一画素の別の例としては、一つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域一つ分を一画素とすることも可能である。よって、一例として、面積階調を行う場合または副画素(サブ画素)を有している場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現するが、明るさを制御する領域の一つ分を一画素とすることも可能である。よって、その場合は、一つの色要素は、複数の画素で構成されることとなる。あるいは、明るさを制御する領域が1つの色要素の中に複数あっても、それらをまとめて、一つの色要素を一画素とすることも可能である。よって、その場合は、一つの色要素は、一つの画素で構成されることとなる。あるいは、一つの色要素について、複数の領域を用いて明るさを制御する場合、画素によって、表示に寄与する領域の大きさが異なっている場合がある。あるいは、一つの色要素につき複数ある、明るさを制御する領域において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにすることも可能である。つまり、1つの色要素について、複数個ある領域が各々有する画素電極の電位が、各々異なっていてもよい。その結果、液晶分子に加わる電圧が各画素電極によって各々異なり、よって、視野角を広くすることが出来る。 As another example of one pixel, when brightness is controlled using a plurality of areas for one color element, it is possible to set one area to one pixel. Therefore, as an example, when area gradation is performed or when sub-pixels (sub-pixels) are provided, there are a plurality of areas for controlling brightness for each color element, and the gradation is expressed as a whole. It is also possible to use one pixel for one area for controlling brightness. Therefore, in that case, one color element is composed of a plurality of pixels. Alternatively, even if there are a plurality of areas for controlling the brightness in one color element, it is possible to combine them into one color element as one pixel. Therefore, in that case, one color element is composed of one pixel. Alternatively, when the brightness is controlled using a plurality of areas for one color element, the size of the area contributing to display may be different depending on the pixel. Alternatively, it is possible to widen the viewing angle by slightly different signals supplied to each of the brightness control areas, which are plural for each color element. That is, for one color element, the potentials of the pixel electrodes in each of a plurality of regions may be different from each other. As a result, the voltage applied to the liquid crystal molecules is different for each pixel electrode, so that the viewing angle can be widened.
なお、一画素(三色分)と明示的に記載する場合は、RとGとBの三画素分を一画素と考える場合であるとする。一画素(一色分)と明示的に記載する場合は、一つの色要素につき、複数の領域がある場合、それらをまとめて一画素と考える場合であるとする。 In addition, when it is explicitly described as one pixel (for three colors), it is assumed that three pixels of R, G, and B are considered as one pixel. When it is explicitly described as one pixel (for one color), it is assumed that when there are a plurality of areas for one color element, they are considered as one pixel.
なお、画素は、マトリクス状に配置(配列)されている場合がある。ここで、画素がマトリクスに配置(配列)されているとは、縦方向もしくは横方向において、画素が直線上に並んで配置されている場合、又はギザギザな線上に配置されている場合を含む。よって、例えば三色の色要素(例えばRGB)でフルカラー表示を行う場合に、ストライプ配置されている場合、又は三つの色要素のドットがデルタ配置されている場合も含む。さらに、ベイヤー配置されている場合も含む。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、RGBW(Wは白)、又はRGBに、イエロー、シアン、マゼンタなどを一色以上追加したものなどがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。これにより、低消費電力化、又は表示素子の長寿命化を図ることができる。 Note that the pixels may be arranged (arranged) in a matrix. Here, the arrangement (arrangement) of pixels in a matrix includes a case where pixels are arranged side by side in a vertical direction or a horizontal direction, or a case where they are arranged on a jagged line. Therefore, for example, when full-color display is performed with three color elements (for example, RGB), the case where stripes are arranged or the case where dots of three color elements are arranged in a delta arrangement is included. Furthermore, the case where a Bayer is arranged is included. The color elements are not limited to three colors, and may be more than that, for example, RGBW (W is white), or RGB in which one or more colors of yellow, cyan, magenta, and the like are added. The size of the display area may be different for each dot of the color element. Thereby, it is possible to reduce power consumption or extend the life of the display element.
なお、画素に能動素子を有するアクティブマトリクス方式、または、画素に能動素子を有しないパッシブマトリクス方式を用いることが出来る。 Note that an active matrix method in which an active element is included in a pixel or a passive matrix method in which an active element is not included in a pixel can be used.
アクティブマトリクス方式では、能動素子(アクティブ素子、非線形素子)として、トランジスタだけでなく、さまざまな能動素子(アクティブ素子、非線形素子)を用いることが出来る。例えば、MIM(Metal Insulator Metal)やTFD(Thin Film Diode)などを用いることも可能である。これらの素子は、製造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。さらに、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来る。 In the active matrix system, not only transistors but also various active elements (active elements and nonlinear elements) can be used as active elements (active elements and nonlinear elements). For example, MIM (Metal Insulator Metal) or TFD (Thin Film Diode) can be used. Since these elements have few manufacturing steps, manufacturing cost can be reduced or yield can be improved. Furthermore, since the size of the element is small, the aperture ratio can be improved, and low power consumption and high luminance can be achieved.
なお、アクティブマトリクス方式以外のものとして、能動素子(アクティブ素子、非線形素子)を用いないパッシブマトリクス型を用いることも可能である。能動素子(アクティブ素子、非線形素子)を用いないため、製造工程が少なく、製造コストの低減、又は歩留まりの向上を図ることができる。能動素子(アクティブ素子、非線形素子)を用いないため、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来る。 Note that as a method other than the active matrix method, a passive matrix type that does not use active elements (active elements, nonlinear elements) can be used. Since no active element (active element or nonlinear element) is used, the number of manufacturing steps is small, and manufacturing cost can be reduced or yield can be improved. Since an active element (an active element or a non-linear element) is not used, the aperture ratio can be improved, and low power consumption and high luminance can be achieved.
なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本書類(明細書、特許請求の範囲又は図面など)においては、ソース及びドレインとして機能する領域をそれぞれ第1端子、第2端子と表記する場合がある。あるいは、それぞれを第1の電極、第2の電極と表記する場合がある。 Note that a transistor is an element having at least three terminals including a gate, a drain, and a source, has a channel region between the drain region and the source region, and the drain region, the channel region, and the source region. A current can be passed through. Here, since the source and the drain vary depending on the structure and operating conditions of the transistor, it is difficult to limit which is the source or the drain. Therefore, in this document (specification, claims, drawings, etc.), regions functioning as a source and a drain may be referred to as a first terminal and a second terminal, respectively. Alternatively, they may be referred to as a first electrode and a second electrode, respectively.
なお、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第1端子、第2端子と表記する場合がある。 Note that the transistor may be an element having at least three terminals including a base, an emitter, and a collector. Similarly in this case, the emitter and the collector may be referred to as a first terminal and a second terminal.
なお、ゲートとは、ゲート電極とゲート配線(ゲート線、ゲート信号線、走査線、走査信号線等とも言う)とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極とは、チャネル領域を形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことを言う。なお、ゲート電極の一部は、LDD(Lightly Doped Drain)領域またはソース領域(またはドレイン領域)と、ゲート絶縁膜を介してオーバーラップしている場合もある。ゲート配線とは、各トランジスタのゲート電極の間を接続するための配線、各画素の有するゲート電極の間を接続するための配線、又はゲート電極と別の配線とを接続するための配線のことを言う。 Note that a gate refers to the whole or part of a gate electrode and a gate wiring (also referred to as a gate line, a gate signal line, a scan line, a scan signal line, or the like). A gate electrode refers to a portion of a conductive film that overlaps with a semiconductor forming a channel region with a gate insulating film interposed therebetween. Note that a part of the gate electrode may overlap an LDD (Lightly Doped Drain) region or a source region (or a drain region) with a gate insulating film interposed therebetween. A gate wiring is a wiring for connecting the gate electrodes of each transistor, a wiring for connecting the gate electrodes of each pixel, or a wiring for connecting the gate electrode to another wiring. Say.
ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分(領域、導電膜、配線など)も存在する。そのような部分(領域、導電膜、配線など)は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つまり、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているゲート配線の一部とチャネル領域がオーバーラップしている場合、その部分(領域、導電膜、配線など)はゲート配線として機能しているが、ゲート電極としても機能していることになる。よって、そのような部分(領域、導電膜、配線など)は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。 However, there are portions (regions, conductive films, wirings, etc.) that also function as gate electrodes and function as gate wirings. Such a portion (region, conductive film, wiring, or the like) may be called a gate electrode or a gate wiring. That is, there is a region where the gate electrode and the gate wiring cannot be clearly distinguished. For example, when a part of the gate wiring extended and the channel region overlap, the portion (region, conductive film, wiring, etc.) functions as the gate wiring, but also as the gate electrode It is functioning. Therefore, such a portion (region, conductive film, wiring, or the like) may be called a gate electrode or a gate wiring.
なお、ゲート電極と同じ材料で形成され、ゲート電極と同じ島(アイランド)を形成してつながっている部分(領域、導電膜、配線など)も、ゲート電極と呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線と同じ島(アイランド)を形成してつながっている部分(領域、導電膜、配線など)も、ゲート配線と呼んでも良い。このような部分(領域、導電膜、配線など)は、厳密な意味では、チャネル領域とオーバーラップしていない場合、又は別のゲート電極と接続させる機能を有していない場合がある。しかし、製造時の仕様などの関係で、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲート配線と同じ島(アイランド)を形成してつながっている部分(領域、導電膜、配線など)がある。よって、そのような部分(領域、導電膜、配線など)もゲート電極またはゲート配線と呼んでも良い。 Note that a portion (a region, a conductive film, a wiring, or the like) formed using the same material as the gate electrode and connected to form the same island (island) as the gate electrode may be called a gate electrode. Similarly, a portion (a region, a conductive film, a wiring, or the like) formed using the same material as the gate wiring and connected by forming the same island (island) as the gate wiring may be referred to as a gate wiring. In a strict sense, such a portion (region, conductive film, wiring, or the like) may not overlap with the channel region or may not have a function of being connected to another gate electrode. However, due to specifications at the time of manufacture, etc., the part (region, conductive film, wiring, etc.) that is formed of the same material as the gate electrode or gate wiring and forms the same island (island) as the gate electrode or gate wiring. ) Therefore, such a portion (region, conductive film, wiring, or the like) may also be referred to as a gate electrode or a gate wiring.
なお、例えば、マルチゲートのトランジスタにおいて、1つのゲート電極と、別のゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのような部分(領域、導電膜、配線など)は、ゲート電極とゲート電極とを接続させるための部分(領域、導電膜、配線など)であるため、ゲート配線と呼んでも良いが、マルチゲートのトランジスタを1つのトランジスタと見なすことも出来るため、ゲート電極と呼んでも良い。つまり、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲート配線と同じ島(アイランド)を形成してつながっている部分(領域、導電膜、配線など)は、ゲート電極やゲート配線と呼んでも良い。さらに、例えば、ゲート電極とゲート配線とを接続させている部分の導電膜であって、ゲート電極またはゲート配線とは異なる材料で形成された導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。 Note that, for example, in a multi-gate transistor, one gate electrode and another gate electrode are often connected to each other with a conductive film formed using the same material as the gate electrode. Such a portion (region, conductive film, wiring, or the like) is a portion (region, conductive film, wiring, or the like) for connecting the gate electrode and the gate electrode, and thus may be referred to as a gate wiring. These transistors can be regarded as a single transistor, and may be referred to as a gate electrode. That is, a portion (region, conductive film, wiring, or the like) that is formed using the same material as the gate electrode or gate wiring and is connected to form the same island (island) as the gate electrode or gate wiring is connected to the gate electrode or gate wiring. You can call it. Further, for example, a conductive film in a portion where the gate electrode and the gate wiring are connected and formed of a material different from the gate electrode or the gate wiring may be referred to as a gate electrode. You may call it.
なお、ゲート端子とは、ゲート電極の部分(領域、導電膜、配線など)または、ゲート電極と電気的に接続されている部分(領域、導電膜、配線など)について、その一部分のことを言う。 Note that a gate terminal means a part of a part of a gate electrode (a region, a conductive film, a wiring, or the like) or a part electrically connected to the gate electrode (a region, a conductive film, a wiring, or the like). .
なお、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線などと呼ぶ場合、配線にトランジスタのゲートが接続されていない場合もある。この場合、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線は、トランジスタのゲートと同じ層で形成された配線、トランジスタのゲートと同じ材料で形成された配線またはトランジスタのゲートと同時に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線などがある。 Note that in the case of calling a gate wiring, a gate line, a gate signal line, a scanning line, a scanning signal line, or the like, the gate of the transistor may not be connected to the wiring. In this case, the gate wiring, the gate line, the gate signal line, the scanning line, and the scanning signal line are simultaneously formed with the wiring formed in the same layer as the gate of the transistor, the wiring formed of the same material as the gate of the transistor, or the gate of the transistor. It may mean a deposited wiring. Examples include a storage capacitor wiring, a power supply line, a reference potential supply wiring, and the like.
なお、ソースとは、ソース領域とソース電極とソース配線(ソース線、ソース信号線、データ線、データ信号線等とも言う)とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは、P型不純物(ボロンやガリウムなど)やN型不純物(リンやヒ素など)が多く含まれる半導体領域のことを言う。従って、少しだけP型不純物やN型不純物が含まれる領域、いわゆる、LDD(Lightly Doped Drain)領域は、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に接続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各トランジスタのソース電極の間を接続するための配線、各画素の有するソース電極の間を接続するための配線、又はソース電極と別の配線とを接続するための配線のことを言う。 Note that a source refers to the whole or part of a source region, a source electrode, and a source wiring (also referred to as a source line, a source signal line, a data line, a data signal line, or the like). The source region refers to a semiconductor region containing a large amount of P-type impurities (such as boron and gallium) and N-type impurities (such as phosphorus and arsenic). Therefore, a region containing a little P-type impurity or N-type impurity, that is, a so-called LDD (Lightly Doped Drain) region is not included in the source region. A source electrode refers to a portion of a conductive layer which is formed using a material different from that of a source region and is electrically connected to the source region. However, the source electrode may be referred to as a source electrode including the source region. The source wiring is a wiring for connecting the source electrodes of the transistors, a wiring for connecting the source electrodes of each pixel, or a wiring for connecting the source electrode to another wiring. Say.
しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分(領域、導電膜、配線など)も存在する。そのような部分(領域、導電膜、配線など)は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているソース配線の一部とソース領域とがオーバーラップしている場合、その部分(領域、導電膜、配線など)はソース配線として機能しているが、ソース電極としても機能していることになる。よって、そのような部分(領域、導電膜、配線など)は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。 However, there are portions (regions, conductive films, wirings, and the like) that also function as source electrodes and function as source wirings. Such a portion (region, conductive film, wiring, or the like) may be called a source electrode or a source wiring. That is, there is a region where the source electrode and the source wiring cannot be clearly distinguished. For example, in the case where a part of a source wiring that is extended and the source region overlap with each other, the portion (region, conductive film, wiring, etc.) functions as a source wiring, but as a source electrode Will also work. Thus, such a portion (region, conductive film, wiring, or the like) may be called a source electrode or a source wiring.
なお、ソース電極と同じ材料で形成され、ソース電極と同じ島(アイランド)を形成してつながっている部分(領域、導電膜、配線など)や、ソース電極とソース電極とを接続する部分(領域、導電膜、配線など)も、ソース電極と呼んでも良い。さらに、ソース領域とオーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ材料で形成され、ソース配線と同じ島(アイランド)を形成してつながっている領域も、ソース配線と呼んでも良い。このような部分(領域、導電膜、配線など)は、厳密な意味では、別のソース電極と接続させる機能を有していない場合がある。しかし、製造時の仕様などの関係で、ソース電極またはソース配線と同じ材料で形成され、ソース電極またはソース配線とつながっている部分(領域、導電膜、配線など)がある。よって、そのような部分(領域、導電膜、配線など)もソース電極またはソース配線と呼んでも良い。 Note that a portion (region, conductive film, wiring, or the like) that is formed using the same material as the source electrode and forms the same island (island) as the source electrode, or a portion (region) that connects the source electrode and the source electrode , Conductive film, wiring, etc.) may also be referred to as source electrodes. Further, a portion overlapping with the source region may be called a source electrode. Similarly, a region formed of the same material as the source wiring and connected by forming the same island as the source wiring may be called a source wiring. Such a portion (region, conductive film, wiring, or the like) may not have a function of connecting to another source electrode in a strict sense. However, there is a portion (a region, a conductive film, a wiring, or the like) that is formed using the same material as the source electrode or the source wiring and connected to the source electrode or the source wiring because of specifications in manufacturing. Therefore, such a portion (region, conductive film, wiring, or the like) may also be referred to as a source electrode or a source wiring.
なお、例えば、ソース電極とソース配線とを接続させている部分の導電膜であって、ソース電極またはソース配線とは異なる材料で形成された導電膜も、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。 Note that, for example, a conductive film in a portion where the source electrode and the source wiring are connected and formed using a material different from that of the source electrode or the source wiring may be referred to as a source electrode or a source wiring. You may call it.
なお、ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電気的に接続されている部分(領域、導電膜、配線など)について、その一部分のことを言う。 Note that a source terminal refers to a part of a source region, a source electrode, or a portion (region, conductive film, wiring, or the like) electrically connected to the source electrode.
なお、ソース配線、ソース線、ソース信号線、データ線、データ信号線などと呼ぶ場合、配線にトランジスタのソース(ドレイン)が接続されていない場合もある。この場合、ソース配線、ソース線、ソース信号線、データ線、データ信号線は、トランジスタのソース(ドレイン)と同じ層で形成された配線、トランジスタのソース(ドレイン)と同じ材料で形成された配線またはトランジスタのソース(ドレイン)と同時に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線などがある。 Note that in the case of calling a source wiring, a source line, a source signal line, a data line, a data signal line, or the like, the source (drain) of the transistor may not be connected to the wiring. In this case, the source wiring, the source line, the source signal line, the data line, and the data signal line are the wiring formed in the same layer as the source (drain) of the transistor and the wiring formed of the same material as the source (drain) of the transistor. Alternatively, it may mean a wiring formed simultaneously with the source (drain) of the transistor. Examples include a storage capacitor wiring, a power supply line, a reference potential supply wiring, and the like.
なお、ドレインについては、ソースと同様である。 The drain is the same as the source.
なお、半導体装置とは半導体素子(トランジスタ、ダイオード、サイリスタなど)を含む回路を有する装置のことをいう。さらに、半導体特性を利用することで機能しうる装置全般を半導体装置と呼んでもよい。または、半導体材料を有する装置のことを半導体装置と言う。 Note that a semiconductor device refers to a device having a circuit including a semiconductor element (a transistor, a diode, a thyristor, or the like). Furthermore, a device that can function by utilizing semiconductor characteristics may be called a semiconductor device. Alternatively, a device including a semiconductor material is referred to as a semiconductor device.
なお、表示素子とは、光学変調素子、液晶素子、発光素子、EL素子(有機EL素子、無機EL素子又は有機物及び無機物を含むEL素子)、電子放出素子、電気泳動素子、放電素子、光反射素子、光回折素子、デジタルマイクロミラーデバイス(DMD)、などのことを言う。ただし、これに限定されない。 Note that a display element means an optical modulation element, a liquid crystal element, a light emitting element, an EL element (an organic EL element, an inorganic EL element or an EL element containing an organic substance and an inorganic substance), an electron-emitting element, an electrophoretic element, a discharge element, and a light reflection An element, a light diffraction element, a digital micromirror device (DMD), etc. are said. However, it is not limited to this.
なお、表示装置とは、表示素子を有する装置のことを言う。なお、表示装置は、表示素子を含む複数の画素を含んでいても良い。なお、表示装置は、複数の画素を駆動させる周辺駆動回路を含んでいても良い。なお、複数の画素を駆動させる周辺駆動回路は、複数の画素と同一基板上に形成されてもよい。なお、表示装置は、ワイヤボンディングやバンプなどによって基板上に配置された周辺駆動回路、いわゆる、チップオングラス(COG)で接続されたICチップ、または、TABなどで接続されたICチップを含んでいても良い。なお、表示装置は、ICチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたフレキシブルプリントサーキット(FPC)を含んでもよい。なお、表示装置は、フレキシブルプリントサーキット(FPC)などを介して接続され、ICチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたプリント配線基板(PWB)を含んでいても良い。なお、表示装置は、偏光板または位相差板などの光学シートを含んでいても良い。なお、表示装置は、照明装置、筐体、音声入出力装置、光センサなどを含んでいても良い。 Note that a display device refers to a device having a display element. Note that the display device may include a plurality of pixels including a display element. Note that the display device may include a peripheral driver circuit that drives a plurality of pixels. Note that the peripheral driver circuit that drives the plurality of pixels may be formed over the same substrate as the plurality of pixels. Note that the display device includes a peripheral drive circuit arranged on the substrate by wire bonding or bumps, an IC chip connected by so-called chip on glass (COG), or an IC chip connected by TAB or the like. May be. Note that the display device may include a flexible printed circuit (FPC) to which an IC chip, a resistor element, a capacitor element, an inductor, a transistor, and the like are attached. Note that the display device may include a printed wiring board (PWB) connected via a flexible printed circuit (FPC) or the like to which an IC chip, a resistor element, a capacitor element, an inductor, a transistor, or the like is attached. Note that the display device may include an optical sheet such as a polarizing plate or a retardation plate. Note that the display device may include a lighting device, a housing, a voice input / output device, an optical sensor, and the like.
なお、照明装置は、バックライトユニット、導光板、プリズムシート、拡散シート、反射シート、光源(LED、冷陰極管、熱陰極管など)、冷却装置(水冷式、空冷式)などを有している装置のことをいう。 The lighting device includes a backlight unit, a light guide plate, a prism sheet, a diffusion sheet, a reflection sheet, a light source (LED, cold cathode tube, hot cathode tube, etc.), cooling device (water cooling type, air cooling type), and the like. It means the device.
なお、発光装置とは、発光素子などを有している装置のことをいう。表示素子として発光素子を有している場合は、発光装置は、表示装置の具体例の一つである。 Note that a light-emitting device refers to a device having a light-emitting element or the like. In the case where the display element includes a light-emitting element, the light-emitting device is one example of the display device.
なお、反射装置とは、光反射素子、光回折素子、光反射電極などを有している装置のことをいう。 In addition, a reflection apparatus means the apparatus which has a light reflection element, a light diffraction element, a light reflection electrode, etc.
なお、液晶表示装置とは、液晶素子を有している表示装置をいう。液晶表示装置には、直視型、投写型、透過型、反射型、半透過型などがある。 Note that a liquid crystal display device refers to a display device having a liquid crystal element. Liquid crystal display devices include direct view type, projection type, transmission type, reflection type, and transflective type.
なお、駆動装置とは、半導体素子、電気回路、電子回路を有する装置のことを言う。例えば、ソース信号線から画素内への信号の入力を制御するトランジスタ(選択用トランジスタ、スイッチング用トランジスタなどと呼ぶことがある)、画素電極に電圧または電流を供給するトランジスタ、発光素子に電圧または電流を供給するトランジスタなどは、駆動装置の一例である。さらに、ゲート信号線に信号を供給する回路(ゲートドライバ、ゲート線駆動回路などと呼ぶことがある)、ソース信号線に信号を供給する回路(ソースドライバ、ソース線駆動回路などと呼ぶことがある)などは、駆動装置の一例である。 Note that a driving device refers to a device having a semiconductor element, an electric circuit, and an electronic circuit. For example, a transistor that controls input of a signal from a source signal line into a pixel (sometimes referred to as a selection transistor or a switching transistor), a transistor that supplies voltage or current to a pixel electrode, or a voltage or current to a light-emitting element A transistor that supplies the voltage is an example of a driving device. Further, a circuit for supplying a signal to the gate signal line (sometimes referred to as a gate driver or a gate line driver circuit) and a circuit for supplying a signal to the source signal line (sometimes referred to as a source driver or source line driver circuit). ) Is an example of a driving device.
なお、表示装置、半導体装置、照明装置、冷却装置、発光装置、反射装置、駆動装置などは、互いに重複して有している場合がある。例えば、表示装置が、半導体装置および発光装置を有している場合がある。あるいは、半導体装置が、表示装置および駆動装置を有している場合がある。 Note that a display device, a semiconductor device, a lighting device, a cooling device, a light-emitting device, a reflecting device, a driving device, and the like may overlap with each other. For example, the display device may include a semiconductor device and a light-emitting device. Alternatively, the semiconductor device may include a display device and a driving device.
なお、Aの上にBが形成されている、あるいは、A上にBが形成されている、と明示的に記載する場合は、Aの上にBが直接接して形成されていることに限定されない。直接接してはいない場合、つまり、AとBと間に別の対象物が介在する場合も含むものとする。ここで、A、Bは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。 In addition, when it is explicitly described that B is formed on A or B is formed on A, it is limited that B is formed in direct contact with A. Not. The case where it is not in direct contact, that is, the case where another object is interposed between A and B is also included. Here, A and B are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).
従って例えば、層Aの上に(もしくは層A上に)、層Bが形成されている、と明示的に記載されている場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接して別の層(例えば層Cや層Dなど)が形成されていて、その上に直接接して層Bが形成されている場合とを含むものとする。なお、別の層(例えば層Cや層Dなど)は、単層でもよいし、複層でもよい。 Therefore, for example, when it is explicitly described that the layer B is formed on the layer A (or on the layer A), the layer B is formed in direct contact with the layer A. And the case where another layer (for example, layer C or layer D) is formed in direct contact with the layer A, and the layer B is formed in direct contact therewith. Note that another layer (for example, the layer C or the layer D) may be a single layer or a multilayer.
さらに、Aの上方にBが形成されている、と明示的に記載されている場合についても同様であり、Aの上にBが直接接していることに限定されず、AとBとの間に別の対象物が介在する場合も含むものとする。従って例えば、層Aの上方に、層Bが形成されている、という場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接して別の層(例えば層Cや層Dなど)が形成されていて、その上に直接接して層Bが形成されている場合とを含むものとする。なお、別の層(例えば層Cや層Dなど)は、単層でもよいし、複層でもよい。 Furthermore, the same applies to the case where B is explicitly described as being formed above A, and is not limited to the direct contact of B on A. This includes the case where another object is interposed in. Therefore, for example, when the layer B is formed above the layer A, the case where the layer B is formed in direct contact with the layer A and the case where another layer is formed in direct contact with the layer A. (For example, the layer C or the layer D) is formed, and the layer B is formed in direct contact therewith. Note that another layer (for example, the layer C or the layer D) may be a single layer or a multilayer.
なお、Aの上にBが直接接して形成されている、と明示的に記載する場合は、Aの上に直接接してBが形成されている場合を含み、AとBと間に別の対象物が介在する場合は含まないものとする。 In addition, when it is explicitly described that B is formed in direct contact with A, it includes a case in which B is formed in direct contact with A. It shall not be included when an object is present.
なお、Aの下にBが、あるいは、Aの下方にBが、の場合についても、同様である。 The same applies to the case where B is below A or B is below A.
なお、明示的に単数として記載されているものについては、単数であることが望ましい。ただし、これに限定されず、複数であることも可能である。同様に、明示的に複数として記載されているものについては、複数であることが望ましい。ただし、これに限定されず、単数であることも可能である。 In addition, about what is explicitly described as singular, it is preferable that it is singular. However, the present invention is not limited to this, and a plurality of them is also possible. Similarly, a plurality that is explicitly described as a plurality is preferably a plurality. However, the present invention is not limited to this, and the number can be singular.
複数の回路と選択回路を有する構成により、複数の回路のうち、一の回路が誤動作を起こしても、複数の回路のうち、別の回路が一の回路の動作を補うことができる。つまり、冗長性を有する表示装置を提供することができる。 With the configuration including the plurality of circuits and the selection circuit, even if one of the plurality of circuits malfunctions, another circuit of the plurality of circuits can compensate for the operation of the one circuit. That is, a display device having redundancy can be provided.
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. Note that in the structures of the present invention described below, reference numerals indicating the same parts are denoted by the same reference numerals in different drawings, and detailed description of the same portions or portions having similar functions is omitted.
(実施の形態1)
本実施の形態では、本発明の半導体装置について説明する。
(Embodiment 1)
In this embodiment mode, a semiconductor device of the present invention will be described.
本実施の形態における半導体装置は、複数の回路を有し、複数の回路のいずれか1つから信号が出力される。例えば、複数の回路のうち、一の回路で誤動作が起きたとする。すると、一の回路からは信号が出力されず、複数の回路のうち、他の回路から信号が出力される。つまり、一の回路の動作が、他の回路によって補われる。 The semiconductor device in this embodiment includes a plurality of circuits, and a signal is output from any one of the plurality of circuits. For example, it is assumed that a malfunction occurs in one of a plurality of circuits. Then, no signal is output from one circuit, and a signal is output from another circuit among the plurality of circuits. That is, the operation of one circuit is supplemented by another circuit.
本実施の形態における半導体装置は、複数のトランジスタによって構成されている。ただし、半導体装置は、トランジスタの他に抵抗素子、容量素子又は表示素子などを有する構成とすることも可能である。このトランジスタの基板及び半導体層としては、絶縁表面を有する基板と、該絶縁基板上に接合された結晶方位が一定の単結晶半導体層(SOI層)を用いることが望ましい。単結晶半導体の結晶方位は一定であるため、均一で高性能なトランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動度化などの高性能化を達成することができる。ただし、これに限定されず、トランジスタの半導体層として、非晶質半導体、微結晶半導体、多結晶半導体などの単結晶半導体又は単結晶半導体などを用いることもできる。 The semiconductor device in this embodiment includes a plurality of transistors. Note that the semiconductor device can include a resistor, a capacitor, a display element, or the like in addition to the transistor. As a substrate and a semiconductor layer of this transistor, it is preferable to use a substrate having an insulating surface and a single crystal semiconductor layer (SOI layer) with a fixed crystal orientation bonded to the insulating substrate. Since the crystal orientation of the single crystal semiconductor is constant, a uniform and high-performance transistor can be obtained. That is, non-uniformity of characteristic values important as transistor characteristics such as threshold voltage and mobility can be suppressed, and high performance such as high mobility can be achieved. However, the invention is not limited thereto, and a single crystal semiconductor such as an amorphous semiconductor, a microcrystalline semiconductor, or a polycrystalline semiconductor, a single crystal semiconductor, or the like can be used as a semiconductor layer of the transistor.
次に、図1(A)を参照して、本実施の形態における半導体装置のより具体的な構成について説明する。 Next, a more specific structure of the semiconductor device in this embodiment is described with reference to FIG.
半導体装置は、第1の回路101、第2の回路102及び選択回路110を有する。そして、選択回路110は、第1のスイッチ111及び第2のスイッチ112を有する。 The semiconductor device includes a first circuit 101, a second circuit 102, and a selection circuit 110. The selection circuit 110 includes a first switch 111 and a second switch 112.
半導体装置は、信号が第1の回路101と第2の回路102とからそれぞれ選択回路110に出力される。そして、第1の回路101の信号と第2の回路102の信号とのどちらか一方が選択回路110によって選択される。この選択された信号は、出力端子OUTから出力される。 In the semiconductor device, signals are output from the first circuit 101 and the second circuit 102 to the selection circuit 110, respectively. Then, either the signal of the first circuit 101 or the signal of the second circuit 102 is selected by the selection circuit 110. The selected signal is output from the output terminal OUT.
ここで、第1の回路101と第2の回路102とは、同様の構成を用いることができる。ただし、これに限定されず、第1の回路101と第2の回路102とは異なる構成とすることもできる。 Here, the first circuit 101 and the second circuit 102 can have the same structure. However, the present invention is not limited to this, and the first circuit 101 and the second circuit 102 may have different configurations.
第1の回路101は、図示していないが電源電圧、又は第1の回路101を制御するための信号などが入力される。そして、第1の回路101は、信号を選択回路103に出力する。 Although not shown, the first circuit 101 receives a power supply voltage, a signal for controlling the first circuit 101, or the like. Then, the first circuit 101 outputs a signal to the selection circuit 103.
第2の回路102は、図示していないが電源電圧、又は第2の回路102を制御するための信号などが入力される。そして、第2の回路102は、信号を選択回路103に出力する。 Although not shown, the second circuit 102 receives a power supply voltage, a signal for controlling the second circuit 102, or the like. Then, the second circuit 102 outputs a signal to the selection circuit 103.
ここで、第1の回路101と第2の回路102とは、同様の機能を有する。ただし、これに限定されず、第1の回路101と第2の回路102とが異なる機能であっても、一部に同じ機能を有する場合や、異なる機能であってもお互いの回路を補うことが可能な機能を有する場合であれば、適用することができる。 Here, the first circuit 101 and the second circuit 102 have similar functions. However, the present invention is not limited to this, and even if the first circuit 101 and the second circuit 102 have different functions, some of them have the same function, or even if they have different functions, they supplement each other's circuits. If it has a function that can be applied, it can be applied.
選択回路103は、第1の回路101から入力した信号と、第2の回路102から入力した信号とのどちらか一方を選択する。この信号の選択は、第1のスイッチ111及び第2のスイッチ112のオンとオフとによって行われる。そして、選択された信号は、出力端子OUTから出力される。ただし、これに限定されず、選択回路103は、第1の回路101の信号と第2の回路102の信号の両方を選択することもできる。こうすることで、出力端子OUTに大きな負荷を接続することができる。 The selection circuit 103 selects either the signal input from the first circuit 101 or the signal input from the second circuit 102. This signal selection is performed by turning on and off the first switch 111 and the second switch 112. The selected signal is output from the output terminal OUT. However, the invention is not limited to this, and the selection circuit 103 can select both the signal of the first circuit 101 and the signal of the second circuit 102. By doing so, a large load can be connected to the output terminal OUT.
例えば、第1の回路101の信号が選択された場合の半導体装置の動作を図1(B)に示す。第1のスイッチ111がオンして、第2のスイッチ112がオフする。そして、第1の回路101の信号が第1のスイッチ111を介して出力端子OUTから出力される。このとき、第2の回路102の信号は、第2のスイッチ112がオフしているので、出力端子OUTから出力されない。 For example, FIG. 1B illustrates the operation of the semiconductor device in the case where the signal of the first circuit 101 is selected. The first switch 111 is turned on and the second switch 112 is turned off. Then, the signal of the first circuit 101 is output from the output terminal OUT via the first switch 111. At this time, the signal of the second circuit 102 is not output from the output terminal OUT because the second switch 112 is off.
別の例として、第2の回路102の信号が選択された場合の半導体装置の動作を図1(C)に示す。第1のスイッチ111がオフして、第2のスイッチ112がオンする。そして、第2の回路102の信号が第2のスイッチ112を介して出力端子OUTから出力される。このとき、第1の回路101の信号は、第1のスイッチ111がオフしているので、出力端子OUTから出力されない。 As another example, FIG. 1C illustrates operation of the semiconductor device in the case where the signal of the second circuit 102 is selected. The first switch 111 is turned off and the second switch 112 is turned on. Then, the signal of the second circuit 102 is output from the output terminal OUT via the second switch 112. At this time, the signal of the first circuit 101 is not output from the output terminal OUT because the first switch 111 is off.
以上説明した半導体装置は、様々なメリットを得ることができる。半導体装置が得ることができるメリットについて、以下に説明する。 The semiconductor device described above can obtain various merits. Advantages that the semiconductor device can obtain will be described below.
半導体装置は、冗長性を得ることができる。なぜなら、誤動作が第1の回路101と第2の回路102の一方に起こったとしても、誤った信号が半導体装置から出力されないからである。つまり、第1の回路101の信号と第2の回路102の信号のうち、正常動作している方の回路の信号が選択回路110によって選択されるからである。 The semiconductor device can obtain redundancy. This is because even if a malfunction occurs in one of the first circuit 101 and the second circuit 102, an erroneous signal is not output from the semiconductor device. That is, the signal of the circuit that is operating normally is selected by the selection circuit 110 out of the signal of the first circuit 101 and the signal of the second circuit 102.
したがって、基板に半導体層を貼り合わせたトランジスタであって、時間の経過又は工程の不良などで半導体層の一部が基板から剥れることにより、当該トランジスタを用いた回路が誤動作してしまう可能性が高い場合であっても、半導体装置は冗長性を有しているので、誤った信号が半導体装置から出力されることはない。 Therefore, a transistor in which a semiconductor layer is attached to a substrate, and a circuit using the transistor may malfunction due to part of the semiconductor layer being peeled off the substrate due to the passage of time or a process failure. Even when the semiconductor device is high, since the semiconductor device has redundancy, an erroneous signal is not output from the semiconductor device.
また、半導体装置は、選択回路110によって第1の回路101と第2の回路102とを遮断することができるので、電源間のショートを防ぐことができる。この電源間のショートは、第1の回路101の信号と第2の回路102の信号とのタイミング又は電位が異なった場合などに発生する。例えば、H信号が第1の回路101と第2の回路102の一方から出力され、L信号が他方から出力されたとする。すると、もし選択回路110がなければ、H信号を出力するための高電源とL信号を出力するための低電源とがショートしてしまう。しかし、半導体装置は選択回路110によって第1の回路101と第2の回路102とを遮断できるので、高電源と低電源とがショートすることはない。 In the semiconductor device, the first circuit 101 and the second circuit 102 can be cut off by the selection circuit 110, so that a short circuit between power supplies can be prevented. This short-circuit between power supplies occurs when the timing or potential of the signal of the first circuit 101 and the signal of the second circuit 102 are different. For example, it is assumed that the H signal is output from one of the first circuit 101 and the second circuit 102 and the L signal is output from the other. Then, if the selection circuit 110 is not provided, the high power supply for outputting the H signal and the low power supply for outputting the L signal are short-circuited. However, since the semiconductor device can cut off the first circuit 101 and the second circuit 102 by the selection circuit 110, the high power supply and the low power supply are not short-circuited.
さらに、該半導体層に単結晶半導体を用いることにより、半導体装置の駆動電圧を小さくすることができ、さらに、より高い冗長効果を得ることができる。なぜなら、しきい値電圧や移動度などのトランジスタ特性の不均一性が抑制されることにより、より正確に第1の回路と第2の回路の選択動作を行うことができるからである。そして、移動度を高くでき、しきい値電圧を小さくできるからである。 Further, by using a single crystal semiconductor for the semiconductor layer, the driving voltage of the semiconductor device can be reduced and a higher redundancy effect can be obtained. This is because non-uniformity of transistor characteristics such as threshold voltage and mobility is suppressed, so that the selection operation of the first circuit and the second circuit can be performed more accurately. This is because the mobility can be increased and the threshold voltage can be decreased.
上記説明した半導体装置の他にも、様々な構成又は駆動方法などがある。 In addition to the semiconductor device described above, there are various configurations or driving methods.
例えば、冗長効果を有する回路の数に限定はなく、3つ以上有する構成とこともできる。半導体装置が同じ機能を有する回路をN個(N:自然数)有する場合の構成を図2に示す。なお、図1(A)と共通するところは共通の符号を用いて、その説明を省略する。半導体装置は、第1の回路101乃至第Nの回路104と、選択回路110を有している。そして、選択回路103は、第1のスイッチ111乃至第Nのスイッチ114を有している。このように、半導体装置が冗長効果を有する回路を複数有することで、半導体装置は冗長性をより高めることができる。 For example, the number of circuits having a redundancy effect is not limited, and a configuration having three or more circuits can also be used. FIG. 2 shows a structure in the case where the semiconductor device has N circuits (N: natural number) having the same function. Note that portions common to FIG. 1A are denoted by common reference numerals, and description thereof is omitted. The semiconductor device includes a first circuit 101 to an Nth circuit 104 and a selection circuit 110. The selection circuit 103 includes a first switch 111 to an Nth switch 114. As described above, when the semiconductor device includes a plurality of circuits having a redundancy effect, the semiconductor device can further increase the redundancy.
別の例として、第1の回路101と第2の回路102の一方の回路が駆動し、他方の回路は駆動していない構成とすることも可能である。つまり、選択回路110によって一方の回路から出力される信号が、選択される。そして、他方の回路に入力される信号は、非アクティブ状態(一定の電位)となる。よって、他方の回路の消費電力が大幅に低減される。 As another example, a configuration in which one of the first circuit 101 and the second circuit 102 is driven and the other circuit is not driven may be employed. That is, the signal output from one circuit is selected by the selection circuit 110. The signal input to the other circuit is in an inactive state (a constant potential). Therefore, the power consumption of the other circuit is greatly reduced.
ここで、他方の回路から出力される信号は、一定の電位となる。しかし、一方の回路から出力される信号は、入力される信号に応じて変化している。つまり、一方の回路から出力される信号と、他方の回路から出力される信号とが異なってしまうので、電源間のショートが起きてしまう。しかし、選択回路110が配置されることによって、電源間のショートを防ぐことができる。 Here, the signal output from the other circuit has a constant potential. However, the signal output from one circuit changes according to the input signal. That is, since the signal output from one circuit and the signal output from the other circuit are different, a short circuit between power supplies occurs. However, the arrangement of the selection circuit 110 can prevent a short circuit between power supplies.
次に、本実施の形態における半導体装置の別の構成について図3を参照して説明する。 Next, another structure of the semiconductor device in this embodiment is described with reference to FIG.
図3に示す半導体装置の概要を説明する。図3に示す半導体装置は、図1に示した半導体装置に、制御回路120を追加した構成である。制御回路120は、第1の回路101と第2の回路102とからそれぞれ出力された信号が正常か正常ではないかを判断する。そして、制御回路120は、その判断した結果に従って選択回路103を制御する。こうして、第1の回路101の信号と第2の回路102の信号とのどちらか一方が出力端子OUTから出力される。 An outline of the semiconductor device shown in FIG. 3 will be described. The semiconductor device illustrated in FIG. 3 has a structure in which a control circuit 120 is added to the semiconductor device illustrated in FIG. The control circuit 120 determines whether the signals output from the first circuit 101 and the second circuit 102 are normal or not. Then, the control circuit 120 controls the selection circuit 103 according to the determined result. Thus, either the signal of the first circuit 101 or the signal of the second circuit 102 is output from the output terminal OUT.
半導体装置は、複数のトランジスタによって構成されている。ただし、半導体装置は、トランジスタの他に抵抗素子、容量素子又は表示素子などを有していてもよい。このトランジスタの基板及び半導体層としては、絶縁表面を有する基板及び絶縁基板上に接合された結晶方位が一定の単結晶半導体層(SOI層)を用いることが望ましい。単結晶半導体の結晶方位は一定であるため、均一で高性能なトランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。ただし、これに限定されず、トランジスタの半導体層として、非晶質半導体、微結晶半導体、多結晶半導体などの非単結晶半導体又は単結晶半導体などを用いることもできる。 The semiconductor device is composed of a plurality of transistors. Note that the semiconductor device may include a resistor, a capacitor, a display element, or the like in addition to the transistor. As a substrate and a semiconductor layer of this transistor, it is preferable to use a substrate having an insulating surface and a single crystal semiconductor layer (SOI layer) having a fixed crystal orientation bonded to the insulating substrate. Since the crystal orientation of the single crystal semiconductor is constant, a uniform and high-performance transistor can be obtained. That is, non-uniformity of characteristic values important as transistor characteristics such as threshold voltage and mobility can be suppressed, and high performance such as high mobility can be achieved. However, the invention is not limited thereto, and a non-single-crystal semiconductor such as an amorphous semiconductor, a microcrystalline semiconductor, or a polycrystalline semiconductor, a single-crystal semiconductor, or the like can be used as a semiconductor layer of the transistor.
次に制御回路120の具体的な構成の例について説明する。 Next, an example of a specific configuration of the control circuit 120 will be described.
半導体装置は、第1の回路101、第2の回路102、選択回路110及び制御回路120を有する。そして、選択回路110は、第1のスイッチ111及び第2のスイッチ112を有する。制御回路120は、第1の比較回路121、第2の比較回路122、メモリ123及び比較結果判断回路124を有する。
The semiconductor device includes a first circuit 101, a second circuit 102, a selection circuit 110, and a control circuit 120. The selection circuit 110 includes a first switch 111 and a second switch 112. The control circuit 120 includes a
ここで、第1の回路101と第2の回路102とは、それぞれ同様の構成を用いることができる。ただし、これに限定されず、第1の回路101と第2の回路102とは異なる構成とすることもできる。 Here, the first circuit 101 and the second circuit 102 can each have the same configuration. However, the present invention is not limited to this, and the first circuit 101 and the second circuit 102 may have different configurations.
ここで、第1の回路101と第2の回路102とは、同様の機能を有する。ただし、これに限定されず、第1の回路101と第2の回路102とが異なる機能であっても、一部に同じ機能を有する場合や、異なる機能であってもお互いの回路を補うことが可能な機能を有する場合であれば、適用することができる。 Here, the first circuit 101 and the second circuit 102 have similar functions. However, the present invention is not limited to this, and even if the first circuit 101 and the second circuit 102 have different functions, some of them have the same function, or even if they have different functions, they supplement each other's circuits. If it has a function that can be applied, it can be applied.
メモリ123は、データが保存されている。そして、メモリ123に保存されたデータは、正常な第1の回路101の信号に相当する。あるいは、正常な第2の回路101の信号に相当するデータにおいても、メモリ123に保存することができるものとすることができる。 The memory 123 stores data. The data stored in the memory 123 corresponds to a normal signal of the first circuit 101. Alternatively, even data corresponding to a normal signal of the second circuit 101 can be stored in the memory 123.
第1の比較回路121は、メモリ123に保存されているデータと、第1の回路101の信号とを比較する。そして、第1の比較回路121は、その比較結果を比較結果判断回路124に出力する。
The
第2の比較回路122は、メモリ123に保存されているデータと、第2の回路102の信号とを比較する。そして、第2の比較回路122は、その比較結果を比較結果判断回路124に出力する。 The second comparison circuit 122 compares the data stored in the memory 123 with the signal of the second circuit 102. Then, the second comparison circuit 122 outputs the comparison result to the comparison result determination circuit 124.
比較結果判断回路124は、第1の比較回路121の比較結果と、第2の比較回路122の比較結果をもとに、第1の回路101及び第2の回路102が誤動作しているか正常動作しているかを判断する。そして、比較結果判断回路124は、選択回路110に制御信号を出力する。具体的には、比較結果判断回路124は、選択回路110が有する第1のスイッチ111及び第2のスイッチ112のオンとオフをそれぞれ制御する。
Based on the comparison result of the
例えば、比較結果判断回路124が、第1の回路101を正常動作、第2の回路102を誤動作と判断したとする。すると、比較結果判断回路124は、第1のスイッチ111をオン、第2のスイッチ112をオフするような信号を選択回路110に出力する。したがって、第1の回路101の信号が第1のスイッチ111を介して出力端子OUTから出力される。そして、第2の回路102の信号は、第2のスイッチ112がオフしているので、出力端子OUTから出力されない。 For example, assume that the comparison result determination circuit 124 determines that the first circuit 101 operates normally and the second circuit 102 malfunctions. Then, the comparison result determination circuit 124 outputs a signal that turns on the first switch 111 and turns off the second switch 112 to the selection circuit 110. Therefore, the signal of the first circuit 101 is output from the output terminal OUT via the first switch 111. The signal of the second circuit 102 is not output from the output terminal OUT because the second switch 112 is off.
別の例として、比較結果判断回路124が、第1の回路101を誤動作、第2の回路102を正常動作と判断したとする。すると、比較結果判断回路124は、第1のスイッチ111をオフ、第2のスイッチ112をオンするような信号を選択回路110に出力する。したがって、第2の回路102の信号が第2のスイッチ112を介して出力端子OUTから出力される。そして、第1の回路101の信号は、第1のスイッチ111がオフしているので、出力端子OUTから出力されない。 As another example, assume that the comparison result determination circuit 124 determines that the first circuit 101 is malfunctioning and the second circuit 102 is normal operation. Then, the comparison result determination circuit 124 outputs a signal that turns off the first switch 111 and turns on the second switch 112 to the selection circuit 110. Accordingly, the signal of the second circuit 102 is output from the output terminal OUT via the second switch 112. The signal of the first circuit 101 is not output from the output terminal OUT because the first switch 111 is off.
別の例として、比較結果判断回路124が、第1の回路101及び第2の回路102を正常動作と判断したとする。すると、比較結果判断回路124は、第1のスイッチ111をオン、第2のスイッチ112をオンするような信号を選択回路110に出力する。したがって、第1の回路101の信号、及び第2の回路102の信号が、それぞれ第1のスイッチ111、第2のスイッチ112を介して出力端子OUTから出力される。こうすることで、出力端子OUTに大きな負荷を接続することができる。 As another example, assume that the comparison result determination circuit 124 determines that the first circuit 101 and the second circuit 102 are operating normally. Then, the comparison result determination circuit 124 outputs a signal that turns on the first switch 111 and turns on the second switch 112 to the selection circuit 110. Accordingly, the signal of the first circuit 101 and the signal of the second circuit 102 are output from the output terminal OUT via the first switch 111 and the second switch 112, respectively. By doing so, a large load can be connected to the output terminal OUT.
以上説明した本実施の形態における半導体装置は、様々なメリットを得ることができる。本実施の形態における半導体装置が得ることのできるメリットについて、以下に説明する。 The semiconductor device in this embodiment described above can obtain various merits. Advantages that can be obtained by the semiconductor device in this embodiment will be described below.
本実施の形態における半導体装置は、冗長性を得ることができる。なぜなら、誤動作が第1の回路101と第2の回路102の一方に起こったとしても、誤った信号が半導体装置から出力されないからである。つまり、第1の回路101の信号と第2の回路102の信号のうち、正常動作している方の回路の信号が選択回路110によって選択されるからである。 The semiconductor device in this embodiment can obtain redundancy. This is because even if a malfunction occurs in one of the first circuit 101 and the second circuit 102, an erroneous signal is not output from the semiconductor device. That is, the signal of the circuit that is operating normally is selected by the selection circuit 110 out of the signal of the first circuit 101 and the signal of the second circuit 102.
したがって、基板に半導体層を貼り合わせたトランジスタであって、時間の経過又は工程の不良などで半導体層の一部が基板から剥れることにより、当該トランジスタを用いた回路が誤動作してしまう可能性が高い場合であっても、半導体装置は、第1の回路及び第2の回路により冗長性を有しているので、誤った信号が第1の回路及び第2の回路から出力されることはない。 Therefore, a transistor in which a semiconductor layer is attached to a substrate, and a circuit using the transistor may malfunction due to part of the semiconductor layer being peeled off the substrate due to the passage of time or a process failure. Even if the semiconductor device is high, since the semiconductor device has redundancy by the first circuit and the second circuit, an erroneous signal is not output from the first circuit and the second circuit. Absent.
さらに、該半導体層に単結晶半導体を用いることにより、半導体装置の駆動電圧を小さくすることができ、さらに、より高い冗長効果を得ることができる。なぜなら、しきい値電圧や移動度などのトランジスタ特性の不均一性が抑制されることにより、より正確に第1の回路と第2の回路の選択動作を行うことができるからである。そして、移動度を高くでき、しきい値電圧を小さくできるからである。 Further, by using a single crystal semiconductor for the semiconductor layer, the driving voltage of the semiconductor device can be reduced and a higher redundancy effect can be obtained. This is because non-uniformity of transistor characteristics such as threshold voltage and mobility is suppressed, so that the selection operation of the first circuit and the second circuit can be performed more accurately. This is because the mobility can be increased and the threshold voltage can be decreased.
また、本実施の形態における半導体装置は、選択回路110によって第1の回路101と第2の回路102とを遮断することができるので、電源間のショートを防ぐことができる。この電源間のショートは、第1の回路101の信号と第2の回路102の信号とのタイミング又は電位が異なった場合などに発生する。例えば、H信号が第1の回路101と第2の回路102の一方から出力され、L信号が他方から出力されたとする。すると、もし選択回路110がなければ、H信号を出力するための高電源とL信号を出力するための低電源とがショートしてしまう。しかし、半導体装置は選択回路110によって第1の回路101と第2の回路102とを遮断できるので、高電源と低電源とがショートすることはない。 In the semiconductor device in this embodiment, since the first circuit 101 and the second circuit 102 can be cut off by the selection circuit 110, a short circuit between power supplies can be prevented. This short-circuit between power supplies occurs when the timing or potential of the signal of the first circuit 101 and the signal of the second circuit 102 are different. For example, it is assumed that the H signal is output from one of the first circuit 101 and the second circuit 102 and the L signal is output from the other. Then, if the selection circuit 110 is not provided, the high power supply for outputting the H signal and the low power supply for outputting the L signal are short-circuited. However, since the semiconductor device can cut off the first circuit 101 and the second circuit 102 by the selection circuit 110, the high power supply and the low power supply are not short-circuited.
上記説明した半導体装置の他にも、様々な構成又は駆動方法などがある。 In addition to the semiconductor device described above, there are various configurations or driving methods.
例えば、同じ機能を有する回路の数に限定はなく、半導体装置は同じ機能を有する回路を3つ以上有することができる。半導体装置が同じ機能を有する回路を3つ以上有することで、半導体装置はより冗長性を高めることができる。 For example, the number of circuits having the same function is not limited, and the semiconductor device can include three or more circuits having the same function. When the semiconductor device includes three or more circuits having the same function, the semiconductor device can have higher redundancy.
また、別の例として、第1の回路101と第2の回路102の一方の回路が駆動し、他方の回路は駆動していない構成とすることも可能である。つまり、一方の回路から出力される信号が、選択回路110によって選択される。そして、他方の回路に入力される信号は、非アクティブ状態(一定の電位)となる。よって、他方の回路の消費電力が大幅に低減される。 As another example, a configuration in which one of the first circuit 101 and the second circuit 102 is driven and the other circuit is not driven may be employed. That is, the selection circuit 110 selects a signal output from one circuit. The signal input to the other circuit is in an inactive state (a constant potential). Therefore, the power consumption of the other circuit is greatly reduced.
ここで、他方の回路から出力される信号は、一定の電位となる。しかし、一方の回路から出力される信号は、入力される信号に応じて変化している。つまり、一方の回路から出力される信号と、他方の回路から出力される信号とが異なってしまうので、電源間のショートが起きてしまう。しかし、選択回路110が配置されることによって、電源間のショートを防ぐことができる。 Here, the signal output from the other circuit has a constant potential. However, the signal output from one circuit changes according to the input signal. That is, since the signal output from one circuit and the signal output from the other circuit are different, a short circuit between power supplies occurs. However, the arrangement of the selection circuit 110 can prevent a short circuit between power supplies.
また、本実施の形態における半導体装置の別の例として、正常な第1の回路101の信号に相当するデータと正常な第2の回路102の信号に相当するデータとを、それぞれ別々のメモリに保存してもよい。 As another example of the semiconductor device in this embodiment, data corresponding to a signal of the normal first circuit 101 and data corresponding to a signal of the normal second circuit 102 are respectively stored in different memories. May be saved.
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。 Note that in this embodiment mode, description has been made using various drawings. However, the contents (or part of the contents) described in each figure may be different from the contents (or part of the contents) described in another figure. , Application, combination, or replacement can be appropriately performed. Further, in the drawings described so far, more parts can be formed by combining each part with another part.
同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを適宜に行うことができる。 Similarly, the contents (or part of the contents) described in each drawing of this embodiment can be applied, combined, or replaced with the contents (or part of the contents) described in the drawings of another embodiment. Etc. can be appropriately performed. Further, in the drawings of this embodiment mode, more drawings can be formed by combining each portion with a portion of another embodiment. Note that the present embodiment is an example in which the contents (may be part) described in other embodiments are embodied, an example in which the content is slightly modified, an example in which a part is changed, and an improvement. An example of a case, an example of a case where it is described in detail, an example of a case where it is applied, an example of a related part, and the like are shown. Therefore, the contents described in other embodiment modes can be applied to, combined with, or replaced with this embodiment mode as appropriate.
(実施の形態2)
本実施の形態では、半導体装置を適用した表示装置について説明する。
(Embodiment 2)
In this embodiment, a display device to which a semiconductor device is applied is described.
まず、図15を参照して、表示装置が有する表示パネルについて説明する。 First, a display panel included in a display device will be described with reference to FIG.
表示パネル500の概要を説明する。表示パネル500は、実施の形態1で説明した半導体装置をソースドライバ510及びゲートドライバ520に適用している。つまり、ソースドライバ510及びゲートドライバ520は、それぞれ同じ機能を有する回路を複数有している。
An overview of the display panel 500 will be described. In the display panel 500, the semiconductor device described in
表示パネル500は、画素部501、ソースドライバ510及びゲートドライバ520を有している。そして、画素部501は、複数の画素を有している。 The display panel 500 includes a pixel portion 501, a source driver 510, and a gate driver 520. The pixel portion 501 has a plurality of pixels.
なお、ソースドライバ510及びゲートドライバ520は、複数の回路を有し、複数の回路は互いに動作を補うことができる機能を有する構成とすることができる。ただし、これに限定されず、様々な構成を表示パネル500に用いることができる。例えば、ソースドライバ510とゲートドライバ520のどちらか一方だけが、複数の回路を有し、複数の回路が互いに動作を補うことができる機能を有する構成とすることもでき、別の例として、画素部501が有する画素が複数の回路を有し、複数の回路は、互いに動作を補うことができる機能を有する構成とすることもできる。 Note that the source driver 510 and the gate driver 520 each include a plurality of circuits, and the plurality of circuits can have a function of supplementing operations with each other. However, the present invention is not limited to this, and various structures can be used for the display panel 500. For example, only one of the source driver 510 and the gate driver 520 may include a plurality of circuits, and the plurality of circuits may have a function of supplementing the operation of each other. The pixel included in the portion 501 may include a plurality of circuits, and the plurality of circuits may have a function of supplementing operations.
ソースドライバ510は、画素部501にビデオ信号を出力する。ビデオ信号は、電圧である場合が多い。ただし、これに限定されず、ビデオ信号は電流も適用できる。さらに、ビデオ信号は、アナログ信号であることが多い。ただし、これに限定されず、ビデオ信号はデジタル号も適用できる。 The source driver 510 outputs a video signal to the pixel portion 501. Video signals are often voltages. However, the present invention is not limited to this, and a current can also be applied to the video signal. Furthermore, video signals are often analog signals. However, the present invention is not limited to this, and a digital signal can be applied to the video signal.
また、ゲートドライバ520は、画素部501に選択信号を出力する。 In addition, the gate driver 520 outputs a selection signal to the pixel portion 501.
画素部501では、光の状態がビデオ信号に従って制御される。こうすることで、画素部501は、画像を表示することができる。具体的には、画素が選択信号によって選択される。そして、ビデオ信号が選択された画素に入力され、画素はビデオ信号を保持する。ここで、表示素子又は表示素子を制御する素子(トランジスタ又は容量など)が各画素に配置されている。そして、表示素子又は表示素子を制御する素子は、ビデオ信号にしたがって状態を変化させる。なお、表示素子としては、液晶素子、EL素子、FEDで用いる素子、又はDMDなどを用いることができる。 In the pixel portion 501, the state of light is controlled according to the video signal. By doing so, the pixel portion 501 can display an image. Specifically, a pixel is selected by a selection signal. Then, the video signal is input to the selected pixel, and the pixel holds the video signal. Here, a display element or an element (such as a transistor or a capacitor) that controls the display element is disposed in each pixel. The display element or the element that controls the display element changes its state in accordance with the video signal. Note that as the display element, a liquid crystal element, an EL element, an element used in an FED, DMD, or the like can be used.
次に、図16を参照して、ソースドライバ510の一例について説明する。 Next, an example of the source driver 510 will be described with reference to FIG.
ソースドライバ510の概要について説明する。サンプリングパルスが第1のシフトレジスタ511と第2のシフトレジスタ512とからそれぞれ出力される。そして、第1のシフトレジスタ511のサンプリングパルスと第2のシフトレジスタ512のサンプリングパルスのどちらか一方が選択回路513によって選択される。 An overview of the source driver 510 will be described. Sampling pulses are output from the first shift register 511 and the second shift register 512, respectively. Then, one of the sampling pulse of the first shift register 511 and the sampling pulse of the second shift register 512 is selected by the selection circuit 513.
ソースドライバ510は、複数のトランジスタによって構成されている。ただし、ソースドライバ510は、トランジスタの他に抵抗素子、容量素子又は表示素子などを有していてもよい。このトランジスタの基板及び半導体層としては、絶縁表面を有する基板及び絶縁基板上に接合された結晶方位が一定の単結晶半導体層(SOI層)を用いることが望ましい。単結晶半導体の結晶方位は一定であるため、均一で高性能なトランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。ただし、これに限定されず、トランジスタの半導体層として、非晶質半導体、微結晶半導体、多結晶半導体などの非単結晶半導体又は単結晶半導体などを用いることもできる。 The source driver 510 is composed of a plurality of transistors. Note that the source driver 510 may include a resistor, a capacitor, a display element, or the like in addition to the transistor. As a substrate and a semiconductor layer of this transistor, it is preferable to use a substrate having an insulating surface and a single crystal semiconductor layer (SOI layer) having a fixed crystal orientation bonded to the insulating substrate. Since the crystal orientation of the single crystal semiconductor is constant, a uniform and high-performance transistor can be obtained. That is, non-uniformity of characteristic values important as transistor characteristics such as threshold voltage and mobility can be suppressed, and high performance such as high mobility can be achieved. However, the invention is not limited thereto, and a non-single-crystal semiconductor such as an amorphous semiconductor, a microcrystalline semiconductor, or a polycrystalline semiconductor, a single-crystal semiconductor, or the like can be used as a semiconductor layer of the transistor.
ソースドライバ510は、第1のシフトレジスタ511、第2のシフトレジスタ512、選択回路513、第1のラッチ回路516、第2のラッチ回路517、レベルシフタ518、及びバッファ519を有している。そして、選択回路513は、複数の第1のスイッチ514と複数の第2のスイッチ515とを有している。なお、第1のシフトレジスタ511及び第2のシフトレジスタ512を、それぞれ第1の回路、第2の回路と呼ぶことができる。 The source driver 510 includes a first shift register 511, a second shift register 512, a selection circuit 513, a first latch circuit 516, a second latch circuit 517, a level shifter 518, and a buffer 519. The selection circuit 513 includes a plurality of first switches 514 and a plurality of second switches 515. Note that the first shift register 511 and the second shift register 512 can be referred to as a first circuit and a second circuit, respectively.
ここで、第1のシフトレジスタ511と第2のシフトレジスタ512とは、同様の構成が用いられる。ただし、これに限定されず、第1のシフトレジスタ511と第2のシフトレジスタ512とは異なる構成とすることもできる。 Here, the first shift register 511 and the second shift register 512 have the same configuration. However, the present invention is not limited to this, and the first shift register 511 and the second shift register 512 can have different configurations.
第1のシフトレジスタ511には、図示はしないが、スタートパルス(SP)、クロック信号(CK)、クロック反転信号(CKB)が入力されている。そして、第1のシフトレジスタ511は、入力される信号に従ってサンプリングパルスを選択回路513に出力する。このサンプリングパルスは、端子S1_1乃至端子Sm_1から順次出力される。さらに、第1のシフトレジスタ511は、信号を第1の出力端子SOUT1から出力している。この信号は、第1のシフトレジスタ511が正常動作しているか誤動作しているかを判断するために必要なものである。 Although not shown, the first shift register 511 receives a start pulse (SP), a clock signal (CK), and a clock inversion signal (CKB). Then, the first shift register 511 outputs a sampling pulse to the selection circuit 513 in accordance with the input signal. The sampling pulses are sequentially output from the terminals S1_1 to Sm_1. Further, the first shift register 511 outputs a signal from the first output terminal SOUT1. This signal is necessary for determining whether the first shift register 511 is operating normally or malfunctioning.
第2のシフトレジスタ512には、図示はしないが、スタートパルス(SP)、クロック信号(CK)、クロック反転信号(CKB)が入力されている。そして、第2のシフトレジスタ512は、入力される信号に従ってサンプリングパルスを選択回路513に出力する。このサンプリングパルスは、端子S1_2乃至端子Sm_2から順次出力される。さらに、第2のシフトレジスタ512は、信号を第1の出力端子SOUT2から出力している。この信号は、第2のシフトレジスタ512が正常動作しているか誤動作しているかを判断するために必要なものである。 Although not shown, the second shift register 512 receives a start pulse (SP), a clock signal (CK), and a clock inversion signal (CKB). Then, the second shift register 512 outputs a sampling pulse to the selection circuit 513 in accordance with the input signal. The sampling pulses are sequentially output from the terminals S1_2 to Sm_2. Further, the second shift register 512 outputs a signal from the first output terminal SOUT2. This signal is necessary for determining whether the second shift register 512 is operating normally or malfunctioning.
ここで、第1のシフトレジスタ511と第2のシフトレジスタ512とは、同様の機能を有する。ただし、これに限定されず、第1のシフトレジスタ511と第2のシフトレジスタ512とは異なる機能であっても一部に同じ機能を有する場合や、異なる機能であってもお互いの回路を補うことが可能な機能を有する場合であれば、適用することができる。 Here, the first shift register 511 and the second shift register 512 have similar functions. However, the present invention is not limited to this, and the first shift register 511 and the second shift register 512 have different functions even if they have the same function in part, or supplement each other's circuits even if they have different functions. If it has a function capable of being applied, it can be applied.
選択回路513は、第1のシフトレジスタ511から入力したサンプリングパルスと、第2のシフトレジスタ512から入力したサンプリングパルスとのどちらか一方を選択する。この選択は、第1のスイッチ514及び第2のスイッチ515のオンとオフとによって行われる。そして、選択されたサンプリングパルスは、第1のラッチ回路516に出力される。ただし、これに限定されず、選択回路513は、第1のシフトレジスタ511から入力したサンプリングパルスと、第2のシフトレジスタ512から入力したサンプリングパルスの両方を選択することもできる。 The selection circuit 513 selects either the sampling pulse input from the first shift register 511 or the sampling pulse input from the second shift register 512. This selection is performed by turning on and off the first switch 514 and the second switch 515. Then, the selected sampling pulse is output to the first latch circuit 516. Note that the selection circuit 513 can select both the sampling pulse input from the first shift register 511 and the sampling pulse input from the second shift register 512.
例えば、第1のシフトレジスタ511のサンプリングパルスが選択された場合、第1のスイッチ514がオンして、第2のスイッチ515がオフする。そして、第1のシフトレジスタ511のサンプリングパルスが第1のスイッチ514を介して、第1のラッチ回路516に出力される。このとき、第2のシフトレジスタ512のサンプリングパルスは、第2のスイッチ515がオフしているので、第1のラッチ回路516に出力されない。 For example, when the sampling pulse of the first shift register 511 is selected, the first switch 514 is turned on and the second switch 515 is turned off. Then, the sampling pulse of the first shift register 511 is output to the first latch circuit 516 via the first switch 514. At this time, the sampling pulse of the second shift register 512 is not output to the first latch circuit 516 because the second switch 515 is off.
別の例として、第2のシフトレジスタ512のサンプリングパルスが選択された場合、第1のスイッチ514がオフして、第2のスイッチ515がオンする。そして、第2のシフトレジスタ512のサンプリングパルスが第2のスイッチ515を介して、第1のラッチ回路516に出力される。このとき、第1のシフトレジスタ511のサンプリングパルスは、第1のスイッチ514がオフしているので、第1のラッチ回路516に出力されない。 As another example, when the sampling pulse of the second shift register 512 is selected, the first switch 514 is turned off and the second switch 515 is turned on. Then, the sampling pulse of the second shift register 512 is output to the first latch circuit 516 via the second switch 515. At this time, the sampling pulse of the first shift register 511 is not output to the first latch circuit 516 because the first switch 514 is off.
ここで、第1のシフトレジスタ511のサンプリングパルスと、第2のシフトレジスタ512のサンプリングパルスとのどちらかを選択するかは、第1の出力端子SOUT1及び第2の出力端子SOUT2から出力される信号によって決定される。具体的には、実施の形態1に示したように、正しい信号と、第1の出力端子SOUT1及び第2の出力端子SOUT2から出力される信号とが比較される。そして、第1のスイッチ514及び第2のスイッチ515のオンとオフがその比較結果によって制御される。
Here, whether the sampling pulse of the first shift register 511 or the sampling pulse of the second shift register 512 is selected is output from the first output terminal SOUT1 and the second output terminal SOUT2. Determined by the signal. Specifically, as shown in
第1のラッチ回路516は、サンプリングパルスが入力されるタイミングに従って、各列でデータ信号を保持していく。最終列までビデオ信号の保持が完了すると、ラッチパルス(LAT)が水平帰線期間中に第1のラッチ回路516に入力される。すると、第1のラッチ回路516に保持されているデータ信号が、一斉に第2のラッチ回路517に出力される。 The first latch circuit 516 holds the data signal in each column in accordance with the timing at which the sampling pulse is input. When the holding of the video signal to the last column is completed, a latch pulse (LAT) is input to the first latch circuit 516 during the horizontal blanking period. Then, the data signals held in the first latch circuit 516 are output to the second latch circuit 517 all at once.
第2のラッチ回路517は、第1のラッチ回路516から入力されたデータ信号を保持する。その後、第2のラッチ回路517に保持されたデータ信号は、1行分が同時に、レベルシフタ518に出力される。 The second latch circuit 517 holds the data signal input from the first latch circuit 516. Thereafter, the data signal held in the second latch circuit 517 is output to the level shifter 518 for one row at the same time.
レベルシフタ518は、第2のラッチ回路517から入力されたデータ信号の振幅電圧を変える。そして、そのデータ信号は、ビデオ信号としてバッファ519を介して端子S1_1乃至端子Sm_1からそれぞれ出力される。 The level shifter 518 changes the amplitude voltage of the data signal input from the second latch circuit 517. Then, the data signal is output as a video signal from the terminals S1_1 to Sm_1 through the buffer 519.
ここで、第2のラッチ回路517に保持されたデータ信号がレベルシフタ518に出力されている間、第1のシフトレジスタ511又は第2のシフトレジスタ512は再びサンプリングパルスを第1のラッチ回路516に出力する。そして、第1のラッチ回路516は、サンプリングパルスが入力されるタイミングに従って、各列でデータ信号を保持していく。つまり、同時に2の動作が行われる。 Here, while the data signal held in the second latch circuit 517 is output to the level shifter 518, the first shift register 511 or the second shift register 512 sends the sampling pulse to the first latch circuit 516 again. Output. Then, the first latch circuit 516 holds the data signal in each column in accordance with the timing at which the sampling pulse is input. That is, two operations are performed simultaneously.
このようにして、ソースドライバ510は、線順次駆動をすることが可能となる。以後、ソースドライバ510は、このような動作を繰り返す。 In this way, the source driver 510 can perform line sequential driving. Thereafter, the source driver 510 repeats such an operation.
なお、ソースドライバ510は、これに限定されず、様々な構成とすることができる。例えば、ソースドライバ510がデジタルアナログ変換回路530を有している場合の構成を図17に示す。図17では、データ信号が第2のラッチ回路517からデジタルアナログ変換回路530に出力される。そして、デジタルアナログ変換回路530は、第2のラッチ回路517から入力されたデータ信号をアナログ信号に変換する。その変換されたデータ信号は、ビデオ信号として端子S1_1乃至端子Sm_1からそれぞれ出力される。 Note that the source driver 510 is not limited to this, and can have various configurations. For example, FIG. 17 illustrates a configuration in the case where the source driver 510 includes the digital-analog conversion circuit 530. In FIG. 17, the data signal is output from the second latch circuit 517 to the digital-analog conversion circuit 530. The digital-analog conversion circuit 530 converts the data signal input from the second latch circuit 517 into an analog signal. The converted data signal is output as a video signal from each of the terminals S1_1 to Sm_1.
別の例として、点順次駆動をすることが可能な構成を図18に示す。図18では、サンプリングパルスが選択回路513からサンプリング回路531に出力される。そして、データ信号がサンプリング回路531に入力されている。サンプリング回路531は、サンプリングパルスに応じて、データ信号をビデオ信号として端子S1乃至端子Smから順次出力する。なお、ビデオ信号は、1列ずつ出力されてもよいし、複数列ずつ出力されてもよい。 As another example, FIG. 18 shows a configuration capable of dot-sequential driving. In FIG. 18, the sampling pulse is output from the selection circuit 513 to the sampling circuit 531. A data signal is input to the sampling circuit 531. The sampling circuit 531 sequentially outputs a data signal as a video signal from the terminals S1 to Sm according to the sampling pulse. Note that the video signal may be output one column at a time or may be output multiple columns.
以上説明したソースドライバ510は、様々なメリットを得ることができる。ソースドライバ510が得ることができるメリットについて、以下に説明する。 The source driver 510 described above can obtain various merits. The advantages that the source driver 510 can obtain will be described below.
ソースドライバ510は、冗長性を得ることができる。なぜなら、誤動作が第1のシフトレジスタ511と第2のシフトレジスタ512の一方に起こったとしても、誤った信号がソースドライバ510から出力されないからである。つまり、第1のシフトレジスタ511のサンプリングパルスと第2のシフトレジスタ512のサンプリングパルスのうち、正常動作している方の回路のサンプリングパルスが選択回路513によって選択されるからである。 The source driver 510 can obtain redundancy. This is because an erroneous signal is not output from the source driver 510 even if a malfunction occurs in one of the first shift register 511 and the second shift register 512. That is, the sampling circuit 513 selects the sampling pulse of the circuit that is operating normally out of the sampling pulse of the first shift register 511 and the sampling pulse of the second shift register 512.
したがって、基板に半導体層を貼り合わせたトランジスタであって、時間の経過又は工程の不良などで半導体層の一部が基板から剥れることにより、当該トランジスタを用いた回路が誤動作してしまう可能性が高い場合であっても、ソースドライバ510は冗長性を有しているので、誤った信号が半導体装置から出力されることはない。 Therefore, a transistor in which a semiconductor layer is attached to a substrate, and a circuit using the transistor may malfunction due to part of the semiconductor layer being peeled off the substrate due to the passage of time or a process failure. Even if the source driver 510 is high, the source driver 510 has redundancy, so that an erroneous signal is not output from the semiconductor device.
さらに、該半導体層に単結晶半導体を用いることにより、ソースドライバ510の駆動電圧を小さくすることができ、さらに、より高い冗長効果を得ることができる。なぜなら、しきい値電圧や移動度などのトランジスタ特性の不均一性が抑制されることにより、より正確にシフトレジスタの選択動作を行うことができるからである。そして、移動度を高くでき、しきい値電圧を小さくできるからである。 Further, by using a single crystal semiconductor for the semiconductor layer, the driving voltage of the source driver 510 can be reduced, and a higher redundancy effect can be obtained. This is because the shift register selection operation can be performed more accurately by suppressing non-uniformity in transistor characteristics such as threshold voltage and mobility. This is because the mobility can be increased and the threshold voltage can be decreased.
ソースドライバ510は、選択回路513によって第1のシフトレジスタ511と第2のシフトレジスタ512とを遮断することができるので、電源間のショートを防ぐことができる。この電源間のショートは、第1のシフトレジスタ511のサンプリングパルスと第2のシフトレジスタ512のサンプリングパルスとのタイミング又は電位が異なった場合などに発生する。例えば、H信号が第1のシフトレジスタ511と第2のシフトレジスタ512の一方から出力され、L信号が他方から出力されたとする。すると、もし選択回路513がなければ、H信号を出力するための高電源とL信号を出力するための低電源とがショートしてしまう。しかし、ソースドライバ510は選択回路513によって第1のシフトレジスタ511と第2のシフトレジスタ512とを遮断できるので、高電源と低電源とがショートすることはない。 Since the source driver 510 can block the first shift register 511 and the second shift register 512 by the selection circuit 513, a short circuit between power supplies can be prevented. This short circuit between the power supplies occurs when the timing or potential of the sampling pulse of the first shift register 511 and the sampling pulse of the second shift register 512 are different. For example, it is assumed that the H signal is output from one of the first shift register 511 and the second shift register 512 and the L signal is output from the other. Then, if the selection circuit 513 is not provided, the high power supply for outputting the H signal and the low power supply for outputting the L signal are short-circuited. However, since the source driver 510 can cut off the first shift register 511 and the second shift register 512 by the selection circuit 513, the high power supply and the low power supply are not short-circuited.
上記説明したソースドライバ510の他にも、様々な構成又は駆動方法などがある。 In addition to the source driver 510 described above, there are various configurations or driving methods.
例えば、同じ機能を有する回路の数に限定はなく、ソースドライバ510はシフトレジスタを3つ以上有することができる。ソースドライバ510がシフトレジスタを3つ以上有することで、ソースドライバ510は冗長性をより高めることができる。 For example, the number of circuits having the same function is not limited, and the source driver 510 can include three or more shift registers. When the source driver 510 includes three or more shift registers, the source driver 510 can further increase redundancy.
別の例として、第1のシフトレジスタ511と第2のシフトレジスタ512の一方の回路が駆動し、他方の回路は駆動していない構成とすることも可能である。つまり、一方の回路から出力される信号が、ソースドライバ510によって選択される。そして、他方の回路に入力される信号は、非アクティブ状態(一定の電位)となる。よって、他方の回路の消費電力が大幅に低減される。 As another example, a structure in which one circuit of the first shift register 511 and the second shift register 512 is driven and the other circuit is not driven may be employed. That is, the signal output from one circuit is selected by the source driver 510. The signal input to the other circuit is in an inactive state (a constant potential). Therefore, the power consumption of the other circuit is greatly reduced.
ここで、他方の回路から出力される信号は、一定の電位となる。しかし、一方の回路から出力される信号は、入力される信号に応じて変化している。つまり、一方の回路から出力される信号と、他方の回路から出力される信号とが異なってしまうので、電源間のショートが起きてしまう。しかし、選択回路513が配置されることによって、電源間のショートを防ぐことができる。 Here, the signal output from the other circuit has a constant potential. However, the signal output from one circuit changes according to the input signal. That is, since the signal output from one circuit and the signal output from the other circuit are different, a short circuit between power supplies occurs. However, by arranging the selection circuit 513, a short circuit between power supplies can be prevented.
次に、図13(A)を参照して、ソースドライバ510が有する選択回路513の一例について説明する。なお、図13(A)は、1列乃至m列のうちの、i−1列、i列及びi+1列(i:1乃至mのいずれか一)の選択回路513を示している。 Next, an example of the selection circuit 513 included in the source driver 510 is described with reference to FIG. Note that FIG. 13A illustrates the selection circuit 513 of the i−1 column, the i column, and the i + 1 column (i: 1 to m) among the 1 column to the m column.
選択回路513は、複数の第1のアナログスイッチ461及び複数の第2のアナログスイッチ462を有している。この第1のアナログスイッチ461及び第2のアナログスイッチ462は、それぞれ第1のスイッチ514、第2のスイッチ515に相当する。 The selection circuit 513 includes a plurality of first analog switches 461 and a plurality of second analog switches 462. The first analog switch 461 and the second analog switch 462 correspond to the first switch 514 and the second switch 515, respectively.
第1のシフトレジスタ511のi列目の端子Si_1と選択回路513のi列目の端子Siとは、i列目の第1のアナログスイッチ461を介して電気的に接続されている。そして、第2の第1のシフトレジスタ512のi列目の端子Si_2と選択回路513のi列目の端子Siとは、i列目の第2のアナログスイッチ462を介して電気的に接続されている。 The terminal Si_1 in the i-th column of the first shift register 511 and the terminal Si in the i-th column of the selection circuit 513 are electrically connected via a first analog switch 461 in the i-th column. The i-th column terminal Si_2 of the second first shift register 512 and the i-th column terminal Si of the selection circuit 513 are electrically connected via the i-th column second analog switch 462. ing.
第1のアナログスイッチ461はそれぞれ、第1の制御端子が第1の配線463に電気的に接続され、第2の制御端子が第2の配線464に電気的に接続されている。そして、第2のアナログスイッチ462はそれぞれ、第1の制御端子が第2の配線464に電気的に接続され、第2の制御端子が第1の配線463に電気的に接続されている。 Each of the first analog switches 461 has a first control terminal electrically connected to the first wiring 463 and a second control terminal electrically connected to the second wiring 464. Each of the second analog switches 462 has a first control terminal electrically connected to the second wiring 464 and a second control terminal electrically connected to the first wiring 463.
ここで、第1の制御端子とは、アナログスイッチが有するPチャネル型トランジスタのゲート電極に相当する。そして、第2の制御端子とは、アナログスイッチが有するNチャネル型トランジスタのゲート電極に相当する。 Here, the first control terminal corresponds to a gate electrode of a P-channel transistor included in the analog switch. The second control terminal corresponds to a gate electrode of an N-channel transistor included in the analog switch.
選択回路513の動作について説明する。第1のシフトレジスタ511サンプリングパルスが選択された場合、第1のアナログスイッチ461がオンし、第2のアナログスイッチ462がオフする。選択回路513がこのような動作を行うために、L信号が第1の配線463に入力され、H信号が第2の配線464に入力される。同様に、第2のシフトレジスタ512のビデオ信号が選択された場合、第1のアナログスイッチ461がオフし、第2のアナログスイッチ462がオンする。選択回路513がこのような動作を行うために、H信号が第1の配線463に入力され、L信号が第2の配線464に入力される。 The operation of the selection circuit 513 will be described. When the first shift register 511 sampling pulse is selected, the first analog switch 461 is turned on and the second analog switch 462 is turned off. In order for the selection circuit 513 to perform such an operation, the L signal is input to the first wiring 463 and the H signal is input to the second wiring 464. Similarly, when the video signal of the second shift register 512 is selected, the first analog switch 461 is turned off and the second analog switch 462 is turned on. In order for the selection circuit 513 to perform such an operation, an H signal is input to the first wiring 463 and an L signal is input to the second wiring 464.
次に、図13(B)を参照して、別の選択回路513の一例について説明する。なお、図13(B)は、1列乃至m列のうちの、i−1列及びi列(i:1乃至mのいずれか一)の選択回路513を示している。 Next, an example of another selection circuit 513 will be described with reference to FIG. Note that FIG. 13B illustrates the selection circuit 513 of the i-1 column and the i column (i: any one of i: 1 to m) out of the 1 column to the m column.
選択回路513は、複数の第1のクロックドインバータ471及び複数の第2のクロックドインバータ472を有している。この第1のクロックドインバータ471及び第2のクロックドインバータ472は、それぞれ第1のスイッチ514、第2のスイッチ515に相当する。 The selection circuit 513 includes a plurality of first clocked inverters 471 and a plurality of second clocked inverters 472. The first clocked inverter 471 and the second clocked inverter 472 correspond to the first switch 514 and the second switch 515, respectively.
第1のシフトレジスタ511のi列目の端子Si_1と選択回路513のi列目の端子Siとは、i列目の第1のクロックドインバータ471を介して電気的に接続されている。そして、第2のシフトレジスタ512のi列目の端子Si_2と選択回路513のi列目の端子Siとは、i列目の第2のクロックドインバータ472を介して電気的に接続されている。 The i-th column terminal Si_1 of the first shift register 511 and the i-th column terminal Si of the selection circuit 513 are electrically connected via a first clocked inverter 471 in the i-th column. The i-th column terminal Si_2 of the second shift register 512 and the i-th column terminal Si of the selection circuit 513 are electrically connected via a second clocked inverter 472 in the i-th column. .
第1のクロックドインバータ471はそれぞれ、第1の制御端子が第1の配線473に電気的に接続され、第2の制御端子が第2の配線474に電気的に接続されている。そして、第2のクロックドインバータ472はそれぞれ、第1の制御端子が第2の配線474に電気的に接続され、第2の制御端子が第1の配線473に電気的に接続されている。 Each of the first clocked inverters 471 has a first control terminal electrically connected to the first wiring 473 and a second control terminal electrically connected to the second wiring 474. In each of the second clocked inverters 472, the first control terminal is electrically connected to the second wiring 474, and the second control terminal is electrically connected to the first wiring 473.
ここで、第1の制御端子とは、クロックドインバータが有する複数のPチャネル型トランジスタのうちの一のゲート電極に相当する。そして、第2の制御端子とは、クロックドインバータが有する複数のNチャネル型トランジスタのうちの一のゲート電極に相当する。 Here, the first control terminal corresponds to one gate electrode of a plurality of P-channel transistors included in the clocked inverter. The second control terminal corresponds to one gate electrode of the plurality of N-channel transistors included in the clocked inverter.
選択回路513の動作について説明する。第1のシフトレジスタ511のサンプリングパルスが選択された場合、第1のクロックドインバータ471がオンし、第2のクロックドインバータ472がオフする。選択回路513がこのような動作を行うために、L信号が第1の配線473に入力され、H信号が第2の配線474に入力される。同様に、第2のシフトレジスタ512のサンプリングパルスが選択された場合、第1のクロックドインバータ471がオフし、第2のクロックドインバータ472がオンする。選択回路513がこのような動作を行うために、H信号が第1の配線473に入力され、L信号が第2の配線474に入力される。 The operation of the selection circuit 513 will be described. When the sampling pulse of the first shift register 511 is selected, the first clocked inverter 471 is turned on and the second clocked inverter 472 is turned off. In order for the selection circuit 513 to perform such an operation, the L signal is input to the first wiring 473 and the H signal is input to the second wiring 474. Similarly, when the sampling pulse of the second shift register 512 is selected, the first clocked inverter 471 is turned off and the second clocked inverter 472 is turned on. In order for the selection circuit 513 to perform such an operation, an H signal is input to the first wiring 473 and an L signal is input to the second wiring 474.
次に、図19を参照して、ゲートドライバ520の一例について説明する。 Next, an example of the gate driver 520 will be described with reference to FIG.
ゲートドライバ520の概要について説明する。信号が第1のシフトレジスタ521と第2のシフトレジスタ522とからそれぞれ出力される。そして、第1のシフトレジスタ521の信号と第2のシフトレジスタ522の信号のどちらか一方が選択回路523によって選択される。 An outline of the gate driver 520 will be described. Signals are output from the first shift register 521 and the second shift register 522, respectively. Then, one of the signal of the first shift register 521 and the signal of the second shift register 522 is selected by the selection circuit 523.
ゲートドライバ520は、複数のトランジスタによって構成されている。ただし、ゲートドライバ520は、トランジスタの他に抵抗素子、容量素子又は表示素子などを有していてもよい。このトランジスタの基板及び半導体層としては、絶縁表面を有する基板及び絶縁基板上に接合された結晶方位が一定の単結晶半導体層(SOI層)を用いることが望ましい。単結晶半導体の結晶方位は一定であるため、均一で高性能なトランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。ただし、これに限定されず、トランジスタの半導体層として、非晶質半導体、微結晶半導体、多結晶半導体または非単結晶半導体又は単結晶半導体などを用いることもできる。 The gate driver 520 includes a plurality of transistors. Note that the gate driver 520 may include a resistor, a capacitor, a display element, or the like in addition to the transistor. As a substrate and a semiconductor layer of this transistor, it is preferable to use a substrate having an insulating surface and a single crystal semiconductor layer (SOI layer) having a fixed crystal orientation bonded to the insulating substrate. Since the crystal orientation of the single crystal semiconductor is constant, a uniform and high-performance transistor can be obtained. That is, non-uniformity of characteristic values important as transistor characteristics such as threshold voltage and mobility can be suppressed, and high performance such as high mobility can be achieved. Note that the semiconductor layer of the transistor is not limited thereto, and an amorphous semiconductor, a microcrystalline semiconductor, a polycrystalline semiconductor, a non-single-crystal semiconductor, a single-crystal semiconductor, or the like can be used.
ゲートドライバ520は、第1のシフトレジスタ521、第2のシフトレジスタ522、選択回路523、レベルシフタ526、及びバッファ527を有している。そして、選択回路523は、複数の第1のスイッチ524と複数の第2のスイッチ525を有している。なお、第1のシフトレジスタ521及び第2のシフトレジスタ522を、それぞれ第1の回路、第2の回路と呼ぶことができる。 The gate driver 520 includes a first shift register 521, a second shift register 522, a selection circuit 523, a level shifter 526, and a buffer 527. The selection circuit 523 includes a plurality of first switches 524 and a plurality of second switches 525. Note that the first shift register 521 and the second shift register 522 can be referred to as a first circuit and a second circuit, respectively.
ここで、第1のシフトレジスタ521と第2のシフトレジスタ522とは、同様の構成が用いられる。ただし、これに限定されず、第1のシフトレジスタ521と第2のシフトレジスタ522とは異なる構成とすることもできる。 Here, the same structure is used for the first shift register 521 and the second shift register 522. However, the present invention is not limited to this, and the first shift register 521 and the second shift register 522 can have different structures.
第1のシフトレジスタ521には、スタートパルス(SP)、クロック信号(CK)、クロック反転信号(CKB)が入力されている。そして、第1のシフトレジスタ521は、入力される信号に従って順次選択していくような信号を出力する。この信号は、選択回路523に端子G1_1乃至端子Gn_1から順次出力される。さらに、第1のシフトレジスタ521は、信号を第1の出力端子GOUT1から出力している。この信号は、第1のシフトレジスタ521が正常動作しているか誤動作しているかを判断できるようなものである。 A start pulse (SP), a clock signal (CK), and a clock inversion signal (CKB) are input to the first shift register 521. Then, the first shift register 521 outputs a signal that sequentially selects according to the input signal. This signal is sequentially output from the terminals G1_1 to Gn_1 to the selection circuit 523. Further, the first shift register 521 outputs a signal from the first output terminal GOUT1. This signal is such that it can be determined whether the first shift register 521 is operating normally or malfunctioning.
第2のシフトレジスタ522には、スタートパルス(SP)、クロック信号(CK)、クロック反転信号(CKB)が入力されている。そして、第2のシフトレジスタ522は、入力される信号に従って順次選択していくような信号を出力する。この信号は、選択回路523に端子G1_2乃至端子Gn_2から順次出力される。さらに、第2のシフトレジスタ522は、信号を第2の出力端子GOUT2から出力している。この信号は、第2のシフトレジスタ522が正常動作しているか誤動作しているかを判断できるようなものである。 A start pulse (SP), a clock signal (CK), and a clock inversion signal (CKB) are input to the second shift register 522. Then, the second shift register 522 outputs a signal that sequentially selects according to the input signal. This signal is sequentially output from the terminals G1_2 to Gn_2 to the selection circuit 523. Further, the second shift register 522 outputs a signal from the second output terminal GOUT2. This signal is such that it can be determined whether the second shift register 522 is operating normally or malfunctioning.
ここで、第1のシフトレジスタ521と第2のシフトレジスタ522とは、同様の機能を有する。ただし、これに限定されず、第1のシフトレジスタ521と第2のシフトレジスタ522とは異なる機能であっても、一部に同じ機能を有する場合や、異なる機能であってもお互いの回路を補うことが可能な機能を有する場合であれば、適用することができる。 Here, the first shift register 521 and the second shift register 522 have the same function. However, the present invention is not limited to this. Even if the first shift register 521 and the second shift register 522 have different functions, some of them have the same function or different functions, If it has a function that can be supplemented, it can be applied.
選択回路523は、第1のシフトレジスタ521から入力した信号と、第2のシフトレジスタ522から入力した信号とのどちらか一方を選択する。この選択は、第1のスイッチ524及び第2のスイッチ525のオンとオフとによって行われる。そして、選択された信号は、レベルシフタ526に出力される。ただし、これに限定されず、選択回路523は、第1のシフトレジスタ521から入力した信号と、第2のシフトレジスタ522から入力した信号の両方を選択することもできる。 The selection circuit 523 selects either the signal input from the first shift register 521 or the signal input from the second shift register 522. This selection is performed by turning on and off the first switch 524 and the second switch 525. Then, the selected signal is output to the level shifter 526. However, the invention is not limited to this, and the selection circuit 523 can select both the signal input from the first shift register 521 and the signal input from the second shift register 522.
例えば、第1のシフトレジスタ521の信号が選択された場合、第1のスイッチ524がオンして、第2のスイッチ525がオフする。そして、第1のシフトレジスタ521の信号が第1のスイッチ524を介して、レベルシフタ526に出力される。このとき、第2のシフトレジスタ522の信号は、第2のスイッチ525がオフしているので、レベルシフタ526に出力されない。 For example, when the signal of the first shift register 521 is selected, the first switch 524 is turned on and the second switch 525 is turned off. Then, the signal of the first shift register 521 is output to the level shifter 526 via the first switch 524. At this time, the signal of the second shift register 522 is not output to the level shifter 526 because the second switch 525 is off.
別の例として、第2のシフトレジスタ522の信号が選択された場合、第1のスイッチ524がオフして、第2のスイッチ525がオンする。そして、第2のシフトレジスタ522の信号が第2のスイッチ525を介して、レベルシフタ526に出力される。このとき、第1のシフトレジスタ521の信号は、第1のスイッチ524がオフしているので、レベルシフタ526に出力されない。 As another example, when the signal of the second shift register 522 is selected, the first switch 524 is turned off and the second switch 525 is turned on. Then, the signal of the second shift register 522 is output to the level shifter 526 via the second switch 525. At this time, the signal of the first shift register 521 is not output to the level shifter 526 because the first switch 524 is off.
ここで、第1のシフトレジスタ521の信号と、第2のシフトレジスタ522の信号とのどちらかを選択するかは、第1の出力端子GOUT1及び第2の出力端子GOUT2から出力される信号によって決定される。具体的には、実施の形態1に示したように、正しい信号と、第1の出力端子GOUT1及び第2の出力端子GOUT2から出力される信号とが比較される。そして、第1のスイッチ524及び第2のスイッチ525のオンとオフがその比較結果によって制御される。 Here, whether to select the signal of the first shift register 521 or the signal of the second shift register 522 depends on the signals output from the first output terminal GOUT1 and the second output terminal GOUT2. It is determined. Specifically, as shown in the first embodiment, the correct signal is compared with the signals output from the first output terminal GOUT1 and the second output terminal GOUT2. Then, on / off of the first switch 524 and the second switch 525 is controlled by the comparison result.
レベルシフタ526は、選択回路523から入力された信号の振幅電圧を変える。そして、その信号は、選択信号としてバッファ527を介して端子G1乃至端子Gnから順次出力される。 The level shifter 526 changes the amplitude voltage of the signal input from the selection circuit 523. The signals are sequentially output from the terminals G1 to Gn through the buffer 527 as selection signals.
なお、バッファ527は、選択信号のパルス幅を変える機能を有していてもよい。 Note that the buffer 527 may have a function of changing the pulse width of the selection signal.
以上説明したゲートドライバ520は、様々なメリットを得ることができる。ゲートドライバ520が得ることができるメリットについて、以下に説明する。 The gate driver 520 described above can obtain various merits. The advantages that the gate driver 520 can obtain will be described below.
ゲートドライバ520は、冗長性を得ることができる。なぜなら、誤動作が第1のシフトレジスタ521と第2のシフトレジスタ522の一方に起こったとしても、誤った信号がゲートドライバ520から出力されないからである。つまり、第1のシフトレジスタ521の信号と第2のシフトレジスタ522の信号のうち、正常動作している方の回路の信号が選択回路523によって選択されるからである。 The gate driver 520 can obtain redundancy. This is because even if a malfunction occurs in one of the first shift register 521 and the second shift register 522, an erroneous signal is not output from the gate driver 520. That is, the selection circuit 523 selects the signal of the circuit that is operating normally out of the signal of the first shift register 521 and the signal of the second shift register 522.
したがって、基板に半導体層を貼り合わせたトランジスタであって、時間の経過又は工程の不良などで半導体層の一部が基板から剥れることにより、当該トランジスタを用いた回路が誤動作してしまう可能性が高い場合であっても、ゲートドライバ520は冗長性を有しているので、誤った信号がゲートドライバ520から出力されることはない。 Therefore, a transistor in which a semiconductor layer is attached to a substrate, and a circuit using the transistor may malfunction due to part of the semiconductor layer being peeled off the substrate due to the passage of time or a process failure. Even if the gate driver 520 is high, the gate driver 520 has redundancy, so that an erroneous signal is not output from the gate driver 520.
さらに、該半導体層に単結晶半導体を用いることにより、ゲートドライバ520の駆動電圧を小さくすることができ、さらに、より高い冗長効果を得ることができる。なぜなら、しきい値電圧や移動度などのトランジスタ特性の不均一性が抑制されることにより、より正確にシフトレジスタの選択動作を行うことができるからである。そして、移動度を高くでき、しきい値電圧を小さくできるからである。 Further, by using a single crystal semiconductor for the semiconductor layer, the driving voltage of the gate driver 520 can be reduced, and a higher redundancy effect can be obtained. This is because the shift register selection operation can be performed more accurately by suppressing non-uniformity in transistor characteristics such as threshold voltage and mobility. This is because the mobility can be increased and the threshold voltage can be decreased.
ゲートドライバ520は、選択回路523によって第1のシフトレジスタ521と第2のシフトレジスタ522とを遮断することができるので、電源間のショートを防ぐことができる。この電源間のショートは、第1のシフトレジスタ521の信号と第2のシフトレジスタ522の信号とのタイミング又は電位が異なった場合などに発生する。例えば、H信号が第1のシフトレジスタ521と第2のシフトレジスタ522の一方から出力され、L信号が他方から出力されたとする。すると、もし選択回路523がなければ、H信号を出力するための高電源とL信号を出力するための低電源とがショートしてしまう。しかし、ゲートドライバ520は選択回路523によって第1のシフトレジスタ521と第2のシフトレジスタ522とを遮断できるので、高電源と低電源とがショートすることはないのである。 Since the gate driver 520 can block the first shift register 521 and the second shift register 522 by the selection circuit 523, a short circuit between power supplies can be prevented. The short circuit between the power supplies occurs when the timing or potential of the signal of the first shift register 521 and the signal of the second shift register 522 are different. For example, it is assumed that the H signal is output from one of the first shift register 521 and the second shift register 522 and the L signal is output from the other. Then, if the selection circuit 523 is not provided, the high power supply for outputting the H signal and the low power supply for outputting the L signal are short-circuited. However, since the gate driver 520 can cut off the first shift register 521 and the second shift register 522 by the selection circuit 523, the high power supply and the low power supply are not short-circuited.
上記説明したゲートドライバ520の他にも、様々な構成又は駆動方法などがある。 In addition to the gate driver 520 described above, there are various configurations or driving methods.
例えば、シフトレジスタの数に限定はなく、ゲートドライバ520はシフトレジスタを3つ以上有することができる。ゲートドライバ520がシフトレジスタを3つ以上有することで、ゲートドライバ520はより冗長性を高めることができる。 For example, the number of shift registers is not limited, and the gate driver 520 can include three or more shift registers. Since the gate driver 520 includes three or more shift registers, the gate driver 520 can further increase redundancy.
別の例として、第1のシフトレジスタ521と第2のシフトレジスタ522の一方の回路が駆動し、他方の回路は駆動していない構成とすることも可能である。つまり、一方の回路から出力される信号が、ゲートドライバ520によって選択される。そして、他方の回路に入力される信号は、非アクティブ状態(一定の電位)となる。よって、他方の回路の消費電力が大幅に低減される。 As another example, a structure in which one circuit of the first shift register 521 and the second shift register 522 is driven and the other circuit is not driven may be employed. That is, a signal output from one circuit is selected by the gate driver 520. The signal input to the other circuit is in an inactive state (a constant potential). Therefore, the power consumption of the other circuit is greatly reduced.
ここで、他方の回路から出力される信号は、一定の電位となる。しかし、一方の回路から出力される信号は、入力される信号に応じて変化している。つまり、一方の回路から出力される信号と、他方の回路から出力される信号とが異なってしまうので、電源間のショートが起きてしまう。しかし、選択回路513が配置されることによって、電源間のショートを防ぐことができる。 Here, the signal output from the other circuit has a constant potential. However, the signal output from one circuit changes according to the input signal. That is, since the signal output from one circuit and the signal output from the other circuit are different, a short circuit between power supplies occurs. However, by arranging the selection circuit 513, a short circuit between power supplies can be prevented.
次に、図14(A)を参照して、ゲートドライバ520が有する選択回路523の一例について説明する。なお、図14(A)は、1行乃至m行のうちの、j−1行、j行及びj+1行(j:1乃至nのいずれか一)の選択回路523を示している。 Next, an example of the selection circuit 523 included in the gate driver 520 is described with reference to FIG. Note that FIG. 14A illustrates the selection circuit 523 of the j−1 row, the j row, and the j + 1 row (j: any one of n: 1 to n) of the 1 row to the m row.
選択回路513は、複数の第1のアナログスイッチ481及び複数の第2のアナログスイッチ482を有している。この第1のアナログスイッチ481及び第2のアナログスイッチ482は、それぞれ第1のスイッチ524、第2のスイッチ525に相当する。 The selection circuit 513 includes a plurality of first analog switches 481 and a plurality of second analog switches 482. The first analog switch 481 and the second analog switch 482 correspond to the first switch 524 and the second switch 525, respectively.
第1のシフトレジスタ521のi列目の端子Gj_1と選択回路523のj列目の端子Gjとは、j列目の第1のアナログスイッチ481を介して電気的に接続されている。そして、第2のシフトレジスタ522のj列目の端子Gj_2と選択回路523のj列目の端子Gjとは、j列目の第2のアナログスイッチ482を介して電気的に接続されている。 The terminal Gj_1 in the i-th column of the first shift register 521 and the terminal Gj in the j-th column of the selection circuit 523 are electrically connected via the first analog switch 481 in the j-th column. The terminal Gj_2 of the jth column of the second shift register 522 and the terminal Gj of the jth column of the selection circuit 523 are electrically connected via the second analog switch 482 of the jth column.
第1のアナログスイッチ481はそれぞれ、第1の制御端子が第1の配線483に電気的に接続され、第2の制御端子が第2の配線484に電気的に接続されている。そして、第2のアナログスイッチ482はそれぞれ、第1の制御端子が第2の配線484に電気的に接続され、第2の制御端子が第1の配線483に電気的に接続されている。 Each of the first analog switches 481 has a first control terminal electrically connected to the first wiring 483 and a second control terminal electrically connected to the second wiring 484. Each of the second analog switches 482 has a first control terminal electrically connected to the second wiring 484 and a second control terminal electrically connected to the first wiring 483.
ここで、第1の制御端子とは、アナログスイッチが有するPチャネル型トランジスタのゲート電極に相当する。そして、第2の制御端子とは、アナログスイッチが有するNチャネル型トランジスタのゲート電極に相当する。 Here, the first control terminal corresponds to a gate electrode of a P-channel transistor included in the analog switch. The second control terminal corresponds to a gate electrode of an N-channel transistor included in the analog switch.
選択回路523の動作について説明する。第1のシフトレジスタ521の信号が選択された場合、第1のアナログスイッチ481がオンし、第2のアナログスイッチ482がオフする。選択回路523がこのような動作を行うために、L信号が第1の配線483に入力され、H信号が第2の配線484に入力される。同様に、第2のシフトレジスタ522の信号が選択された場合、第1のアナログスイッチ481がオフし、第2のアナログスイッチ482がオンする。選択回路523がこのような動作を行うために、H信号が第1の配線483に入力され、L信号が第2の配線484に入力される。 The operation of the selection circuit 523 will be described. When the signal of the first shift register 521 is selected, the first analog switch 481 is turned on and the second analog switch 482 is turned off. In order for the selection circuit 523 to perform such an operation, an L signal is input to the first wiring 483 and an H signal is input to the second wiring 484. Similarly, when the signal of the second shift register 522 is selected, the first analog switch 481 is turned off and the second analog switch 482 is turned on. In order for the selection circuit 523 to perform such an operation, an H signal is input to the first wiring 483 and an L signal is input to the second wiring 484.
次に、図14(B)を参照して、別の選択回路523の一例について説明する。なお、図14(B)は、1列乃至n列のうちの、j−1列及びj列(j:1乃至nのいずれか一)の選択回路523を示している。 Next, an example of another selection circuit 523 will be described with reference to FIG. Note that FIG. 14B illustrates the selection circuit 523 of the j−1 column and the j column (j: any one of n: 1 to n) out of the 1st column to the nth column.
選択回路523は、複数の第1のクロックドインバータ491及び複数の第2のクロックドインバータ492を有している。この第1のクロックドインバータ491及び第2のクロックドインバータ492は、それぞれ第1のスイッチ524、第2のスイッチ525に相当する。 The selection circuit 523 includes a plurality of first clocked inverters 491 and a plurality of second clocked inverters 492. The first clocked inverter 491 and the second clocked inverter 492 correspond to the first switch 524 and the second switch 525, respectively.
第1のシフトレジスタ521のj列目の端子Gj_1と選択回路523のj列目の端子Gjとは、j列目の第1のクロックドインバータ491を介して電気的に接続されている。そして、第2のシフトレジスタ522のj列目の端子Gj_2と選択回路523のj列目の端子Gjとは、J列目の第2のクロックドインバータ492を介して電気的に接続されている。 The j-th column terminal Gj_1 of the first shift register 521 and the j-th column terminal Gj of the selection circuit 523 are electrically connected via a first clocked inverter 491 in the j-th column. The terminal Gj_2 of the jth column of the second shift register 522 and the terminal Gj of the jth column of the selection circuit 523 are electrically connected via the second clocked inverter 492 of the Jth column. .
第1のクロックドインバータ491はそれぞれ、第1の制御端子が第1の配線493に電気的に接続され、第2の制御端子が第2の配線494に電気的に接続されている。そして、第2のクロックドインバータ492はそれぞれ、第1の制御端子が第2の配線494に電気的に接続され、第2の制御端子が第1の配線493に電気的に接続されている。 Each of the first clocked inverters 491 has a first control terminal electrically connected to the first wiring 493 and a second control terminal electrically connected to the second wiring 494. Each of the second clocked inverters 492 has a first control terminal electrically connected to the second wiring 494 and a second control terminal electrically connected to the first wiring 493.
ここで、第1の制御端子とは、クロックドインバータが有する複数のPチャネル型トランジスタのうちの一のゲート電極に相当する。そして、第2の制御端子とは、クロックドインバータが有する複数のNチャネル型トランジスタのうちの一のゲート電極に相当する。 Here, the first control terminal corresponds to one gate electrode of a plurality of P-channel transistors included in the clocked inverter. The second control terminal corresponds to one gate electrode of the plurality of N-channel transistors included in the clocked inverter.
選択回路523の動作について説明する。第1のシフトレジスタ521の信号が選択された場合、第1のクロックドインバータ491がオンし、第2のクロックドインバータ492がオフする。選択回路523がこのような動作を行うために、L信号が第1の配線493に入力され、H信号が第2の配線494に入力される。同様に、第2のシフトレジスタの信号が選択された場合、第1のクロックドインバータ491がオフし、第2のクロックドインバータ492がオンする。選択回路523がこのような動作を行うために、H信号が第1の配線493に入力され、L信号が第2の配線494に入力される。 The operation of the selection circuit 523 will be described. When the signal of the first shift register 521 is selected, the first clocked inverter 491 is turned on and the second clocked inverter 492 is turned off. In order for the selection circuit 523 to perform such an operation, the L signal is input to the first wiring 493 and the H signal is input to the second wiring 494. Similarly, when the signal of the second shift register is selected, the first clocked inverter 491 is turned off and the second clocked inverter 492 is turned on. In order for the selection circuit 523 to perform such an operation, an H signal is input to the first wiring 493 and an L signal is input to the second wiring 494.
以上のように、ソースドライバと、ゲートドライバとを上記構成とすることにより、表示装置は、冗長性を有することができる。 As described above, when the source driver and the gate driver have the above structure, the display device can have redundancy.
シフトレジスタだけを2つ配置することによって、ソースドライバ及びゲートドライバの回路規模及び面積の大幅な増加を必要としなくても、表示装置は十分に冗長性を有することができる。なぜなら、シフトレジスタは、どこか一部に誤動作が起こると、他の箇所も誤動作を起こすからである。一方、シフトレジスタ以外の回路(例えば、第1のラッチ回路、第2のラッチ回路、レベルシフタ、バッファ、デジタルアナログ変換回路など)は、一部に誤動作が起きても、他の箇所は誤動作を起こさない。つまり、シフトレジスタが冗長性を有するだけでも、本実施の形態の表示装置は十分に冗長性を有することができる。 By disposing only two shift registers, the display device can have sufficient redundancy even if the circuit scale and area of the source driver and the gate driver are not significantly increased. This is because if the shift register malfunctions in some part, it also malfunctions in other parts. On the other hand, circuits other than the shift register (for example, the first latch circuit, the second latch circuit, the level shifter, the buffer, the digital-analog converter circuit, etc.) may malfunction in some parts but malfunction in other parts. Absent. That is, even if the shift register has only redundancy, the display device in this embodiment can have sufficient redundancy.
シフトレジスタだけを2つ配置することによって、大きな消費電力を必要としなくても、表示装置は十分に冗長性を有することができる。なぜなら、シフトレジスタは小さい振幅電圧で駆動することができるからである。 By disposing only two shift registers, the display device can have sufficient redundancy without requiring large power consumption. This is because the shift register can be driven with a small amplitude voltage.
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。 Note that in this embodiment mode, description has been made using various drawings. However, the contents (or part of the contents) described in each figure may be different from the contents (or part of the contents) described in another figure. , Application, combination, or replacement can be performed freely. Further, in the drawings described so far, more parts can be formed by combining each part with another part.
同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを適宜行うことができる。 Similarly, the contents (or part of the contents) described in each drawing of this embodiment can be applied, combined, or replaced with the contents (or part of the contents) described in the drawings of another embodiment. Etc. can be appropriately performed. Further, in the drawings of this embodiment mode, more drawings can be formed by combining each portion with a portion of another embodiment. Note that the present embodiment is an example in which the contents (may be part) described in other embodiments are embodied, an example in which the content is slightly modified, an example in which a part is changed, and an improvement. An example of a case, an example of a case where it is described in detail, an example of a case where it is applied, an example of a related part, and the like are shown. Therefore, the contents described in other embodiment modes can be applied to, combined with, or replaced with this embodiment mode as appropriate.
(実施の形態3)
本実施の形態では、本発明の半導体装置または表示装置に適用可能なSOI基板について説明する。
(Embodiment 3)
In this embodiment mode, an SOI substrate applicable to the semiconductor device or the display device of the present invention is described.
本発明の半導体装置または表示装置に適用可能なSOI基板を図20(A)(B)に示す。図20(A)においてベース基板240は絶縁表面を有する基板若しくは絶縁基板であり、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板を適用される。その他に石英ガラス、シリコンウエハーのような半導体基板も適用可能である。SOI層242は単結晶半導体であり、代表的には単結晶シリコンが適用される。その他に、水素イオン注入剥離法のようにして単結晶半導体基板若しくは多結晶半導体基板から剥離可能であるシリコン、ゲルマニウム、その他、ガリウムヒ素、インジウムリンなどの化合物半導体による結晶性半導体層を適用することもできる。
An SOI substrate applicable to the semiconductor device or display device of the present invention is shown in FIGS. In FIG. 20A, a
このようなベース基板240とSOI層242の間には、平滑面を有し親水性表面を形成する接合層244を設ける。この接合層244として酸化シリコン膜が適している。特に有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル(TEOS:化学式Si(OC2H5)4)、テトラメチルシラン(TMS:化学式Si(CH3)3)、テトラメチルシクロテトラシロキサン(TMCTS)、オクタメチルシクロテトラシロキサン(OMCTS)、ヘキサメチルジシラザン(HMDS)、トリエトキシシラン(SiH(OC2H5)3)、トリスジメチルアミノシラン(SiH(N(CH3)2)3)等のシリコン含有化合物を用いることができる。
A
上記平滑面を有し親水性表面を形成する接合層244は5nm乃至500nmの厚さで設けられる。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。また、接合する基板との歪みを緩和することができる。ベース基板240にも同様の酸化シリコン膜を設けておいても良い。すなわち、絶縁表面を有する基板若しくは絶縁性のベース基板240にSOI層242を接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜でなる接合層244設けることで強固な接合を形成することができる。
The
図20(B)はベース基板240にバリア層245と接合層244を設けた構成を示す。SOI層242をベース基板240に接合した場合に、ベース基板240として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属のような可動イオン不純物が拡散してSOI層242が汚染されることを防ぐことができる。また、ベース基板240側の接合層244は適宜設ければ良い。
FIG. 20B illustrates a structure in which a
図21(A)はSOI層242と接合層244の間に窒素含有絶縁層260を設けた構成を示す。窒素含有絶縁層260は窒化シリコン膜、窒化酸化シリコン膜若しくは酸化窒化シリコン膜から選ばれた一又は複数の膜を積層して形成する。例えば、SOI層242側から酸化窒化シリコン膜、窒化酸化シリコン膜を積層して窒素含有絶縁層260とすることができる。接合層244がベース基板240と接合を形成するために設けるのに対し、窒素含有絶縁層260は、可動イオンや水分等の不純物がSOI層242に拡散して汚染されることを防ぐために設けることが好ましい。
FIG. 21A illustrates a structure in which a nitrogen-containing
なお、ここで酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が55〜65原子%、窒素が1〜20原子%、Siが25〜35原子%、水素が0.1〜10原子%の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が15〜30原子%、窒素が20〜35原子%、Siが25〜35原子%、水素が15〜25原子%の範囲で含まれるものをいう。 Here, the silicon oxynitride film has a composition with a higher oxygen content than nitrogen, and the concentration ranges are oxygen of 55 to 65 atomic%, nitrogen of 1 to 20 atomic%, and Si. 25 to 35 atomic%, and hydrogen is included in the range of 0.1 to 10 atomic%. The silicon nitride oxide film has a composition containing more nitrogen than oxygen, and the concentration ranges of oxygen are 15 to 30 atomic%, nitrogen is 20 to 35 atomic%, and Si is 25 to 25%. 35 atomic% and hydrogen are included in the range of 15 to 25 atomic%.
図21(B)はベース基板240に接合層244を設けた構成である。ベース基板240と接合層244との間にはバリア層245が設けられていることが好ましい。ベース基板240として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属のような可動イオン不純物が拡散してSOI層242が汚染されることを防ぐためである。また、SOI層242には酸化シリコン膜261が形成されている。この酸化シリコン膜261が接合層244と接合を形成し、ベース基板240上にSOI層を固定する。酸化シリコン膜261は熱酸化により形成されたものが好ましい。また、接合層244と同様にTEOSを用いて化学気相成長法により成膜したものを適用しても良い。また、酸化シリコン膜261としてケミカルオキサイドを適用することもできる。ケミカルオキサイドは、例えばオゾン含有水で半導体基板表面を処理することで形成することができる。ケミカルオキサイドは半導体基板の表面の平坦性を反映して形成されるので好ましい。
FIG. 21B illustrates a structure in which a
このようなSOI基板の製造方法について図22(A)乃至(C)と図23を参照して説明する。 A method for manufacturing such an SOI substrate will be described with reference to FIGS.
図22(A)に示す半導体基板241は清浄化されており、その表面から電界で加速されたイオンを所定の深さに注入し、イオンドーピング層233を形成する。イオンの注入はベース基板に転置するSOI層の厚さを考慮して行われる。当該単SOI層の厚さは5nm乃至500nm、好ましくは10nm乃至200nmの厚さとする。イオンを注入する際の加速電圧はこのような厚さを考慮して、半導体基板241に注入されるようにする。イオンドーピング層は水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを注入することで形成される。この場合、一又は複数の同一の原子から成る質量数の異なるイオンを注入することが好ましい。水素イオンを注入する場合には、H+、H2 +、H3 +イオンを含ませると共に、H3 +イオンの割合を高めておくことが好ましい。水素イオンを注入する場合には、H+、H2 +、H3 +イオンを含ませると共に、H3 +イオンの割合を高めておくと注入効率を高めることができ、注入時間を短縮することができる。このような構成とすることで、剥離を容易に行うことができる。
A
イオンを高ドーズ条件で注入する必要があり、半導体基板241の表面が粗くなってしまう場合がある。そのためイオンが注入される表面に窒化シリコン膜若しくは窒化酸化シリコン膜などによりイオン注入に対する保護膜を50nm乃至200nmの厚さで設けることにより、粗い半導体基板241の表面を改善する構成とすることも可能である。
Ions must be implanted under a high dose condition, and the surface of the
次に、図22(B)で示すようにベース基板と接合を形成する面に接合層244として酸化シリコン膜を形成する。酸化シリコン膜としては上述のように有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成したイオンドーピング層233から脱ガスが起こらない温度として、例えば350℃以下の成膜温度が適用される。また、単結晶若しくは多結晶半導体基板からSOI層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。
Next, as illustrated in FIG. 22B, a silicon oxide film is formed as a
図22(C)はベース基板240と半導体基板241の接合層244が形成された面とを密接させ、この両者を接合させる態様を示す。接合を形成する面は、十分に清浄化しておく。そして、ベース基板240と接合層244を密着させることにより接合が形成される。この接合はファン・デル・ワールス力が作用しており、ベース基板240と半導体基板241とを圧接することで水素結合により強固な接合を形成することが可能である。
FIG. 22C shows a mode in which the
また、表面を活性化しておいて良好な接合を形成することも可能である。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により200℃乃至400℃の温度であっても異種材料間の接合を形成することが容易となる。 It is also possible to form a good bond by activating the surface. For example, an atomic beam or an ion beam is irradiated to the surface on which the junction is formed. When an atomic beam or an ion beam is used, an inert gas neutral atom beam or inert gas ion beam such as argon can be used. In addition, plasma irradiation or radical treatment is performed. Such surface treatment makes it easy to form a bond between different materials even at a temperature of 200 ° C. to 400 ° C.
ベース基板240と半導体基板241とを接合層244を介して貼り合わせた後は、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで接合強度を向上させることが可能となる。加熱処理の温度は、ベース基板240の耐熱温度以下であることが好ましい。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、ベース基板240及び半導体基板241の耐圧性を考慮して行う。
After the
図23において、ベース基板240と半導体基板241を貼り合わせた後、熱処理を行いイオンドーピング層233を劈開面として半導体基板241をベース基板240から剥離する。熱処理の温度は接合層244の成膜温度以上、ベース基板240の耐熱温度以下で行うことが好ましい。例えば、400℃乃至600℃の熱処理を行うことにより、イオンドーピング層233に形成された微小な空洞の堆積変化が起こり、イオンドーピング層233に沿って劈開することが可能となる。接合層244はベース基板240と接合しているので、ベース基板240上には半導体基板241と同じ結晶性のSOI層242が残存する。
In FIG. 23, after the
図24はベース基板側に接合層を設けてSOI層を形成する工程を示す。図24(A)は酸化シリコン膜261が形成された半導体基板241に電界で加速されたイオンを所定の深さに注入し、イオンドーピング層233を形成する工程を示している。水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンの注入は図22(A)の場合と同様である。半導体基板241の表面に酸化シリコン膜261を形成しておくことでイオンドーピングによって表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。
FIG. 24 shows a step of forming an SOI layer by providing a bonding layer on the base substrate side. FIG. 24A shows a step of forming an
図24(B)は、バリア層245及び接合層244が形成されたベース基板240と半導体基板241の酸化シリコン膜261が形成された面を密着させて接合させる工程を示している。ベース基板240上の接合層244と半導体基板241の酸化シリコン膜261を密着させることにより接合される。
FIG. 24B illustrates a process in which the
その後、図24(C)で示すように半導体基板241を剥離する。半導体層を剥離する熱処理は図23の場合と同様にして行う。このようにして図21(B)で示すSOI基板を得ることができる。
After that, the
このように、本形態によれば、ガラス基板等の耐熱温度が700℃以下のベース基板240でであっても接合部の接着力が強固なSOI層242を得ることができる。ベース基板240として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、又はバリウムホウケイ酸ガラスなど、無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することが可能となる。すなわち、一辺が1メートルを超える基板上に単結晶半導体層を形成することができる。このような大面積基板を使って液晶ディスプレイのような表示装置のみならず、半導体集積回路を製造することができる。
As described above, according to this embodiment, the
次いで、SOI基板を用いた半導体装置について図25と図26を参照して説明する。図25(A)において、ベース基板240に接合層244を介してSOI層242が設けられている。SOI層242上には、素子形成領域に合わせて窒化シリコン層247、酸化シリコン層246を形成する。酸化シリコン層246は、素子分離のためにSOI層242をエッチングするときのハードマスクとして用いる。窒化シリコン層247はエッチングストッパーである。
Next, a semiconductor device using an SOI substrate will be described with reference to FIGS. In FIG. 25A, an
SOI層242の膜厚は5nm乃至500nm、好ましくは10nm乃至200nmの厚さとすることが好ましい。SOI層242の厚さは、図22で説明したイオンドーピング層233の深さを制御することにより適宜設定できる。SOI層242にはしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのp型不純物を添加する。例えば、p型不純物として硼素を5×1017cm−3以上1×1018cm−3以下の濃度で添加されていても良い。
The thickness of the
図25(B)は、酸化シリコン層246をマスクとしてSOI層242、接合層244をエッチングする工程である。SOI層242及び接合層244の露出した端面に対してプラズマ処理により窒化する。この窒化処理により、少なくともSOI層242の周辺端部には窒化シリコン層247が形成される。窒化シリコン層247は絶縁性であり、SOI層242の端面でのリーク電流が流れるのを防止する効果がある。また、耐酸化作用があるので、SOI層242と接合層244との間に、端面から酸化膜が成長してバースビークが形成されるのを防ぐことができる。
FIG. 25B shows a step of etching the
図25(C)は、素子分離絶縁層248を堆積する工程である。素子分離絶縁層248はTEOSを用いて酸化シリコン膜を化学気相成長法で堆積する。素子分離絶縁層248はSOI層242が埋め込まれるように厚く堆積する。
FIG. 25C shows a step of depositing an element
図25(D)は窒化シリコン層247が露出するまで素子分離絶縁層248を除去する工程を示している。この除去工程は、ドライエッチングによって行うこともできるし、化学的機械研磨によって行うこともできる。窒化シリコン層247はエッチングストッパーとなる。素子分離絶縁層248はSOI層242の間に埋め込まれるように残存する。窒化シリコン層247はその後除去する。
FIG. 25D shows a step of removing the element
図25(E)において、SOI層242が露出した後ゲート絶縁層249、ゲート電極250、サイドウォール絶縁層251を形成し、第1不純物領域252、第2不純物領域253を形成する。絶縁層254は窒化シリコンで形成し、ゲート電極250をエッチングするときのハードマスクとして用いる。
In FIG. 25E, after the
図26(A)において、層間絶縁層255を形成する。層間絶縁層255はBPSG(Boron Phosphorus Silicon Glass)膜を形成してリフローにより平坦化させる。また、TEOSを用いて酸化シリコン膜を形成し化学的機械研磨処理によって平坦化しても良い。平坦化処理においてゲート電極250上の絶縁層254はエッチングストッパーとして機能する。層間絶縁層255にはコンタクトホール256を形成する。コンタクトホール256は、サイドウォール絶縁層251を利用してセルフアラインコンタクトの構成となっている。
In FIG. 26A, an
その後、図26(B)で示すように、六フッ化タングステンを用い、CVD法でコンタクトプラグ257を形成する。さらに絶縁層258を形成し、コンタクトプラグ257に合わせて開口を形成して配線259を設ける。配線259はアルミニウム若しくはアルミニウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、またはチタンなどの金属膜で形成する。
Thereafter, as shown in FIG. 26B, contact plugs 257 are formed by CVD using tungsten hexafluoride. Further, an insulating
このように、ベース基板240に接合されたSOI層242を用いて電界効果トランジスタを作製することができる。本形態に係るSOI層242は、結晶方位が一定の単結晶半導体であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。
In this manner, a field effect transistor can be manufactured using the
以上のように本実施の形態の作製方法を用いて作製されたトランジスタを用いて本発明の半導体装置及び表示装置を作製することにより、より高い冗長性を有する半導体装置及び表示装置を提供することができる。 As described above, a semiconductor device and a display device with higher redundancy are provided by manufacturing the semiconductor device and the display device of the present invention using the transistor manufactured using the manufacturing method of this embodiment. Can do.
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。 Note that in this embodiment mode, description has been made using various drawings. However, the contents (or part of the contents) described in each figure may be different from the contents (or part of the contents) described in another figure. , Application, combination, or replacement can be appropriately performed. Further, in the drawings described so far, more parts can be formed by combining each part with another part.
同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを適宜行うことができる。 Similarly, the contents (or part of the contents) described in each drawing of this embodiment can be applied, combined, or replaced with the contents (or part of the contents) described in the drawings of another embodiment. Etc. can be appropriately performed. Further, in the drawings of this embodiment mode, more drawings can be formed by combining each portion with a portion of another embodiment. Note that the present embodiment is an example in which the contents (may be part) described in other embodiments are embodied, an example in which the content is slightly modified, an example in which a part is changed, and an improvement. An example of a case, an example of a case where it is described in detail, an example of a case where it is applied, an example of a related part, and the like are shown. Therefore, the contents described in other embodiment modes can be applied to, combined with, or replaced with this embodiment mode as appropriate.
(実施の形態4)
本実施の形態はSOI基板の製造方法について図27と図28を参照して説明する。図27(A)は、自然酸化膜が除去された単結晶シリコン基板231にSiH4ガスとN2Oガスを用い、プラズマCVD法で100nmの厚さで酸化窒化シリコン膜235を形成する。さらにSiH4ガス、N2Oガス及びNH3ガスを用い、50nmの厚さで窒化酸化シリコン膜236を成膜する。
(Embodiment 4)
In this embodiment mode, a method for manufacturing an SOI substrate will be described with reference to FIGS. In FIG. 27A, a
そして、図27(B)で示すように、窒化酸化シリコン膜236の表面からイオンドーピング装置を用い水素イオンを注入する。イオンドーピング装置はイオン化したガスを質量分離せず、そのまま電界で加速して基板に注入させる方式である。この装置を用いると、大面積基板であっても高効率に高ドーズのイオンドーピングを行うことができる。本実施の形態では、水素をイオン化して単結晶シリコン基板231にイオンドーピング層243を形成する。イオンドーピングは加速電圧80kVで、ドーズ量は2×1016/cm2として行う。
Then, as shown in FIG. 27B, hydrogen ions are implanted from the surface of the silicon
この場合、一又は複数の同一の原子から成る質量数の異なるイオンを注入することが好ましい。水素イオンを注入する場合には、H+、H2 +、H3 +イオンを含ませると共に、H3 +イオンの割合を約80%にまで高めておくことが好ましい。このように質量数が小さく高次のイオンを単結晶シリコン基板231に多く含ませることにより、熱処理工程においてイオンドーピング層243の劈開を容易なものとすることができる。この場合において、単結晶シリコン基板231のイオンドーピング面に窒化酸化シリコン膜236及び酸化窒化シリコン膜235を設けておくことで、イオンドーピングにより単結晶シリコン基板231の表面荒れを防ぐことができる。
In this case, it is preferable to implant ions having one or a plurality of the same atoms and having different mass numbers. In the case of implanting hydrogen ions, it is preferable to include H + , H 2 + , H 3 + ions and to increase the ratio of H 3 + ions to about 80%. By including a large amount of high-order ions with a small mass number in this manner, the
次に、図27(C)で示すように窒化酸化シリコン膜236上に酸化シリコン膜234を形成する。酸化シリコン膜234はプラズマCVD法で、珪酸エチル(TEOS:化学式Si(OC2H5)4)と酸素ガスを用いて50nmの厚さで成膜する。成膜温度は350℃以下として、イオンドーピング層243から水素が離脱しないようにする。
Next, a
図28(A)は、オゾン含有水を用いて超音波洗浄されたガラス基板230と単結晶シリコン基板231を酸化シリコン膜234を挟んで重ね合わせ、押圧することで接合を形成する工程を示している。その後、窒素雰囲気中で400℃で10分間の熱処理を行い、さらに500℃にて2時間の熱処理を行い、さらに400℃で数時間保持した後、室温まで徐冷した。これによりイオンドーピング層243に亀裂を形成させて単結晶シリコン基板231を剥離させると共に、酸化シリコン膜234とガラス基板230との接合を強固なものとすることができる。
FIG. 28A shows a process of forming a bond by superposing and pressing a
このようにしてガラス基板230上に単結晶シリコン層232を、ガラス基板230が歪まない温度で形成することができる。本実施の形態において、作製される単結晶シリコン層232はガラス基板230と強固に接合しており、テープ剥離試験を行っても該シリコン層が剥離することはない。すなわち、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板上に単結晶シリコン層を設けることが可能となり、一辺が1メートルを超える基板を使って様々な集積回路、表示装置を製造することが可能となる。
In this manner, the single
以上のように本実施の形態の作製方法を用いて作製した基板を用いて本発明の半導体装置及び表示装置を作製することにより、しきい値など特性のばらつき少ないトランジスタを作製することができ、該トランジスタを用いてより高い冗長性を有する半導体装置及び表示装置を提供できる。 As described above, by manufacturing the semiconductor device and the display device of the present invention using the substrate manufactured using the manufacturing method of this embodiment, a transistor with less variation in characteristics such as a threshold value can be manufactured. A semiconductor device and a display device having higher redundancy can be provided using the transistor.
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。 Note that in this embodiment mode, description has been made using various drawings. However, the contents (or part of the contents) described in each figure may be different from the contents (or part of the contents) described in another figure. , Application, combination, or replacement can be appropriately performed. Further, in the drawings described so far, more parts can be formed by combining each part with another part.
同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを適宜行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを適宜行うことができる。 Similarly, the contents (or part of the contents) described in each drawing of this embodiment can be applied, combined, or replaced with the contents (or part of the contents) described in the drawings of another embodiment. Etc. can be appropriately performed. Further, in the drawings of this embodiment mode, more drawings can be formed by combining each portion with a portion of another embodiment. Note that the present embodiment is an example in which the contents (may be part) described in other embodiments are embodied, an example in which the content is slightly modified, an example in which a part is changed, and an improvement. An example of a case, an example of a case where it is described in detail, an example of a case where it is applied, an example of a related part, and the like are shown. Therefore, the contents described in other embodiment modes can be applied to, combined with, or replaced with this embodiment mode as appropriate.
(実施の形態5)
本実施の形態においては、電子機器の例について説明する。
(Embodiment 5)
In this embodiment, examples of electronic devices are described.
図4は表示パネル901と、回路基板911を組み合わせた表示パネルモジュールを示している。表示パネル901は画素部902、走査線駆動回路903及び信号線駆動回路904を有している。回路基板911には、例えば、コントロール回路912及び信号分割回路913などが形成されている。表示パネル901と回路基板911とは接続配線914によって接続されている。接続配線にはFPC等を用いることができる。
FIG. 4 shows a display panel module in which a
図5は、テレビ受像機の主要な構成を示すブロック図である。チューナ921は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路922と、映像信号増幅回路922から出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路923と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路932により処理される。コントロール回路932は、走査線駆動回路934と信号線駆動回路924にそれぞれ信号を出力する。そして、走査線駆動回路934と信号線駆動回路924が表示パネル931を駆動する。デジタル駆動する場合には、信号線側に信号分割回路933を設け、入力デジタル信号をm個(mは正の整数)に分割して供給する構成としても良い。
FIG. 5 is a block diagram illustrating a main configuration of the television receiver. The
チューナ921で受信した信号のうち、音声信号は音声信号増幅回路925に送られ、その出力は音声信号処理回路926を経てスピーカ927に供給される。制御回路928は受信局(受信周波数)及び音量の制御情報を入力部929から受け、チューナ921又は音声信号処理回路926に信号を送出する。
Of the signals received by the
図5とは別の形態の表示パネルモジュールを組み込んだテレビ受像器について図6(A)に示す。図6(A)において、筐体941内に収められた表示画面942は、表示パネルモジュールで形成される。なお、スピーカ943、入力手段(操作キー944、接続端子945、センサ946(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン947)などが適宜備えられていてもよい。
FIG. 6A illustrates a television receiver in which a display panel module different from that in FIG. 5 is incorporated. In FIG. 6A, a
図6(B)に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。このテレビ受像器には、表示部953、スピーカ部957、入力手段(操作キー956、接続端子958、センサ959(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン960)などが適宜備えられている。筐体952にはバッテリー及び信号受信器が収められており、そのバッテリーで表示部953、スピーカ部957、センサ959及びマイクロフォン960を駆動させる。バッテリーは充電器950で繰り返し充電が可能となっている。充電器950は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。図6(B)に示す装置は、操作キー956によって制御される。あるいは、図6(B)に示す装置は、操作キー956を操作することによって、充電器950に信号を送ることが可能である。つまり、映像音声双方向通信装置であってもよい。あるいは、図6(B)に示す装置は、操作キー956を操作することによって、充電器950に信号を送り、さらに充電器950が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能である。つまり、汎用遠隔制御装置であってもよい。なお、本実施の形態の各々の図で述べた内容(一部でもよい)を表示部953に適用することができる。
FIG. 6B illustrates a television receiver that can carry only a display wirelessly. This television receiver includes a
次に、図7を参照して、携帯電話の構成例について説明する。 Next, a configuration example of a mobile phone will be described with reference to FIG.
表示パネル981はハウジング1000に脱着自在に組み込まれる。ハウジング1000は表示パネル981のサイズに合わせて、形状又は寸法を適宜変更することができる。表示パネル981を固定したハウジング1000はプリント基板1001に嵌入されモジュールとして組み立てられる。 The display panel 981 is incorporated in the housing 1000 so as to be detachable. The shape or size of the housing 1000 can be changed as appropriate in accordance with the size of the display panel 981. The housing 1000 to which the display panel 981 is fixed is fitted into the printed circuit board 1001 and assembled as a module.
表示パネル981はFPC993を介してプリント基板1001に接続される。プリント基板1001には、スピーカ1002、マイクロフォン1003、送受信回路1004、CPU、コントローラなどを含む信号処理回路1005及びセンサ1011(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)が形成されている。このようなモジュールと、操作キー1006、バッテリー1007、アンテナ1010を組み合わせ、筐体1009に収納する。表示パネル981の画素部は筐体1009に形成された開口窓から視認できように配置する。
The display panel 981 is connected to the printed circuit board 1001 through the
表示パネル981は、画素部と一部の周辺駆動回路(複数の駆動回路のうち動作周波数の低い駆動回路)を基板上にトランジスタを用いて一体形成し、一部の周辺駆動回路(複数の駆動回路のうち動作周波数の高い駆動回路)をICチップ上に形成し、そのICチップをCOG(Chip On Glass)で表示パネル981に実装しても良い。あるいは、そのICチップをTAB(Tape Auto Bonding)又はプリント基板を用いてガラス基板と接続してもよい。このような構成とすることで、表示装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。携帯電話機の低コスト化を図ることができる。 In the display panel 981, a pixel portion and some peripheral driver circuits (a driver circuit having a low operating frequency among a plurality of driver circuits) are formed over a substrate using transistors, and some peripheral driver circuits (a plurality of driver circuits) are formed. A driving circuit having a high operating frequency among the circuits) may be formed over the IC chip, and the IC chip may be mounted on the display panel 981 by COG (Chip On Glass). Alternatively, the IC chip may be connected to the glass substrate using TAB (Tape Auto Bonding) or a printed circuit board. With such a structure, the power consumption of the display device can be reduced, and the usage time by one charge of the mobile phone can be extended. Cost reduction of the mobile phone can be achieved.
図7に示した携帯電話は、様々な情報(静止画、動画、テキスト画像など)を表示する機能を有する。カレンダー、日付又は時刻などを表示部に表示する機能を有する。表示部に表示した情報を操作又は編集する機能を有する。様々なソフトウェア(プログラム)によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて他の携帯電話、固定電話又は音声通信機器と通話する機能を有する。無線通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデータの送信又は受信を行う機能を有する。着信、データの受信、又はアラームに応じてバイブレータが動作する機能を有する。着信、データの受信、又はアラームに応じて音が発生する機能を有する。なお、図7に示した携帯電話が有する機能はこれに限定されず、様々な機能を有することができる。 The mobile phone shown in FIG. 7 has a function of displaying various information (still images, moving images, text images, and the like). It has a function of displaying a calendar, date or time on the display unit. It has a function of operating or editing information displayed on the display unit. It has a function of controlling processing by various software (programs). Has a wireless communication function. It has a function of making a call with another mobile phone, a fixed phone, or a voice communication device using a wireless communication function. It has a function of connecting to various computer networks using a wireless communication function. It has a function of transmitting or receiving various data using a wireless communication function. The vibrator operates in response to an incoming call, data reception, or alarm. It has a function to generate a sound in response to an incoming call, reception of data, or an alarm. Note that the function of the mobile phone illustrated in FIG. 7 is not limited thereto, and the mobile phone can have various functions.
図8(A)はディスプレイであり、筐体1021、支持台1022、表示部1023、スピーカ1027、LEDランプ1029、入力手段(接続端子1024、センサ1025(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン1026、操作キー1028)等を含む。図8(A)に示すディスプレイは、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能を有する。なお、図8(A)に示すディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。
FIG. 8A illustrates a display, which includes a
図8(B)はカメラであり、本体1031、表示部1032、シャッターボタン1036、スピーカ1040、LEDランプ1041、入力手段(受像部1033、操作キー1034、外部接続ポート1035、接続端子1037、センサ1038(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン1039)等を含む。図8(B)に示すカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。撮影した画像(静止画、動画)を自動で補正する機能を有する。撮影した画像を記録媒体(外部又はデジタルカメラに内臓)に保存する機能を有する。撮影した画像を表示部に表示する機能を有する。なお、図8(B)に示すカメラが有する機能はこれに限定されず、様々な機能を有することができる。
FIG. 8B shows a camera, which includes a
図8(C)はコンピュータであり、本体1051、筐体1052、表示部1053、スピーカ1060、LEDランプ1061、リーダ/ライタ1062、入力手段(キーボード1054、外部接続ポート1055、ポインティングデバイス1056、接続端子1057、センサ1058(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン1059)等を含む。図8(C)に示すコンピュータは、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能を有する。様々なソフトウェア(プログラム)によって処理を制御する機能を有する。無線通信又は有線通信などの通信機能を有する。通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。通信機能を用いて様々なデータの送信又は受信を行う機能を有する。なお、図8(C)に示すコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
FIG. 8C illustrates a computer, which includes a
図31(A)はモバイルコンピュータであり、本体1131、表示部1132、スイッチ1133、スピーカ1139、LEDランプ1140、入力手段(操作キー1134、赤外線ポート1135、接続端子1136、センサ1137(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン1138)等を含む。図31(A)に示すモバイルコンピュータは、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能を有する。表示部にタッチパネルの機能を有する。カレンダー、日付又は時刻などを表示する機能を表示部に有する。様々なソフトウェア(プログラム)によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデータの送信又は受信を行う機能を有する。なお、図31(A)に示すモバイルコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
FIG. 31A shows a mobile computer, which includes a
図31(B)は記録媒体を備えた携帯型の画像再生装置(たとえば、DVD再生装置)であり、本体1151、筐体1152、表示部A1153、表示部B1154、スピーカ部1157、LEDランプ1161、入力手段(記録媒体(DVD等)読み込み部1155、操作キー1156、接続端子1158、センサ1159(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン1160)等を含む。表示部A1153は主として画像情報を表示し、表示部B1154は主として文字情報を表示することができる。
FIG. 31B shows a portable image reproducing device (eg, a DVD reproducing device) provided with a recording medium, which includes a
図31(C)はゴーグル型ディスプレイであり、本体1171、表示部1172、イヤホン1173、支持部1174、LEDランプ1179、スピーカ1178、入力手段(接続端子1175、センサ1176(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン1177)等を含む。図31(C)に示すゴーグル型ディスプレイは、外部から取得した画像(静止画、動画、テキスト画像など)を表示部に表示する機能を有する。なお、図31(C)に示すゴーグル型ディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。
FIG. 31C shows a goggle type display, which includes a
図32(A)は携帯型遊技機であり、筐体1181、表示部1182、スピーカ部1183、記憶媒体挿入部1185、LEDランプ1189、入力手段(操作キー1184、接続端子1186、センサ1187(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン1188)等を含む。図32(A)に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能を有する。他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図32(A)に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
32A shows a portable game machine, which includes a housing 1181, a
図32(B)はテレビ受像機能付きデジタルカメラであり、本体1191、表示部1192、スピーカ1194、シャッターボタン1195、LEDランプ1201、入力手段(操作キー1193、受像部1196、アンテナ1197、接続端子1198、センサ1199(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン1200)等を含む。図32(B)に示すテレビ受像機付きデジタルカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。撮影した画像を自動で補正する機能を有する。アンテナから様々な情報を取得する機能を有する。撮影した画像、又はアンテナから取得した情報を保存する機能を有する。撮影した画像、又はアンテナから取得した情報を表示部に表示する機能を有する。なお、図32(B)に示すテレビ受像機付きデジタルカメラが有する機能はこれに限定されず、様々な機能を有することができる。
FIG. 32B shows a digital camera with a television receiving function, which includes a
図33は携帯型遊技機であり、筐体1211、第1表示部1212、第2表示部1213、スピーカ部1214、記録媒体挿入部1216、LEDランプ1220、入力手段(操作キー1215、接続端子1217、センサ1218(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン1219)等を含む。図33に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能を有する。他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図33に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
FIG. 33 shows a portable game machine, which includes a housing 1211, a
図8(A)乃至(C)、図31(A)乃至(C)、図32(A)乃至(C)、及び図33に示したように、電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。 As shown in FIGS. 8A to 8C, FIGS. 31A to 31C, FIGS. 32A to 32C, and FIG. 33, an electronic device displays some information. It has a display part.
次に、半導体装置の応用例を説明する。 Next, application examples of the semiconductor device will be described.
図9に、半導体装置を、建造物と一体にして設けた例について示す。図9は、筐体1070、表示部1071、操作部であるリモコン装置1072、スピーカ部1073等を含む。半導体装置は、壁かけ型として建物と一体となっており、設置するスペースを広く必要とすることなく設置可能である。
FIG. 9 illustrates an example in which a semiconductor device is provided integrally with a building. FIG. 9 includes a
図10に、建造物内に半導体装置を、建造物と一体にして設けた別の例について示す。表示パネル1081は、ユニットバス1082と一体に取り付けられており、入浴者は表示パネル1081の視聴が可能になる。表示パネル1081は入浴者が操作することで情報を表示する機能を有する。広告又は娯楽手段として利用できる機能を有する。
FIG. 10 shows another example in which a semiconductor device is provided integrally with a building in the building. The
なお、半導体装置は、図10で示したユニットバス1082の側壁だけではなく、様々な場所に設置することができる。たとえば、鏡面の一部又は浴槽自体と一体にするなどとしてもよい。このとき、表示パネル1081の形状は、鏡面又は浴槽の形状に合わせたものとなっていてもよい。
Note that the semiconductor device can be installed not only on the side wall of the
図11に、半導体装置を、建造物と一体にして設けた別の例について示す。表示パネル1092は、柱状体1091の曲面に合わせて湾曲させて取り付けられている。なお、ここでは柱状体1091を電柱として説明する。
FIG. 11 illustrates another example in which the semiconductor device is provided integrally with a building. The
図11に示す表示パネル1092は、人間の視点より高い位置に設けられている。電柱のように屋外で林立している建造物に表示パネル1092を設置することで、不特定多数の視認者に広告を行なうことができる。ここで、表示パネル1092は、外部からの制御により、同じ画像を表示させること、及び瞬時に画像を切替えることが容易であるため、極めて効率的な情報表示、及び広告効果が期待できる。表示パネル1092に自発光型の表示素子を設けることで、夜間であっても、視認性の高い表示媒体として有用であるといえる。電柱に設置することで、表示パネル1092の電力供給手段の確保が容易である。災害発生時などの非常事態の際には、被災者に素早く正確な情報を伝達する手段ともなり得る。
The
なお、表示パネル1092としては、たとえば、フィルム状の基板に有機トランジスタなどのスイッチング素子を設けて表示素子を駆動することにより画像の表示を行なう表示パネルを用いることができる。
Note that as the
なお、本実施の形態において、建造物として壁、柱状体、ユニットバスを例としたが、本実施の形態はこれに限定されず、様々な建造物に半導体装置を設置することができる。 Note that in this embodiment, a wall, a columnar body, and a unit bus are used as buildings as examples, but this embodiment is not limited to this, and semiconductor devices can be installed in various buildings.
次に、半導体装置を、移動体と一体にして設けた例について示す。 Next, an example in which the semiconductor device is provided integrally with the moving body is described.
図12は、半導体装置を、自動車と一体にして設けた例について示した図である。表示パネル1102は、自動車の車体1101と一体に取り付けられており、車体の動作又は車体内外から入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有していてもよい。
FIG. 12 is a diagram illustrating an example in which a semiconductor device is provided integrally with an automobile. The
なお、半導体装置は、図12で示した車体1101だけではなく、様々な場所に設置することができる。たとえば、ガラス窓、ドア、ハンドル、シフトレバー、座席シート、ルームミラー等と一体にしてもよい。このとき、表示パネル1102の形状は、設置するもの形状に合わせたものとなっていてもよい。
Note that the semiconductor device can be installed not only in the
図29は、半導体装置を、列車車両と一体にして設けた例について示した図である。 FIG. 29 is a diagram illustrating an example in which a semiconductor device is provided integrally with a train vehicle.
図29(a)は、列車車両のドア1111のガラスに表示パネル1112を設けた例について示した図である。従来の紙による広告に比べて、広告切替えの際に必要となる人件費がかからないという利点がある。表示パネル1112は、外部からの信号により表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、たとえば、電車の乗降客の客層が入れ替わる時間帯ごとに表示パネルの画像を切り替えることができ、より効果的な広告効果が期待できる。
FIG. 29A is a diagram showing an example in which the
図29(b)は、列車車両のドア1111のガラスの他に、ガラス窓1113、及び天井1114に表示パネル1112を設けた例について示した図である。このように、半導体装置は、従来では設置が困難であった場所に容易に設置することが可能であるため、効果的な広告効果を得ることができる。半導体装置は、外部からの信号により表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、広告切替え時のコスト及び時間が削減でき、より柔軟な広告の運用及び情報伝達が可能となる。
FIG. 29B is a diagram showing an example in which a
なお、半導体装置は、図29で示したドア1111、ガラス窓1113、及び天井1114だけではなく、様々な場所に設置することができる。たとえば、つり革、座席シート、てすり、床等と一体にしてもよい。このとき、表示パネル1112の形状は、設置するもの形状に合わせたものとなっていてもよい。
Note that the semiconductor device can be installed not only in the
図30は、半導体装置を、旅客用飛行機と一体にして設けた例について示した図である。 FIG. 30 is a diagram illustrating an example in which a semiconductor device is provided integrally with a passenger airplane.
図30(a)は、旅客用飛行機の座席上部の天井1121に表示パネル1122を設けたときの、使用時の形状について示した図である。表示パネル1122は、天井1121とヒンジ部1123を介して一体に取り付けられており、ヒンジ部1123の伸縮により乗客は表示パネル1122の視聴が可能になる。表示パネル1122は乗客が操作することで情報を表示する機能を有する。広告又は娯楽手段として利用できる機能を有する。図30(b)に示すように、ヒンジ部を折り曲げて天井1121に格納することにより、離着陸時の安全に配慮することができる。なお、緊急時に表示パネルの表示素子を点灯させることで、情報伝達手段及び誘導灯としても利用可能である。
FIG. 30A is a diagram showing a shape in use when the
なお、半導体装置は、図30で示した天井1121だけではなく、様々な場所に設置することができる。たとえば、座席シート、座席テーブル、肘掛、窓等と一体にしてもよい。多数の人が同時に視聴できる大型の表示パネルを、機体の壁に設置してもよい。このとき、表示パネル1122の形状は、設置するもの形状に合わせたものとなっていてもよい。
Note that the semiconductor device can be installed not only on the
なお、本実施の形態において、移動体としては電車車両本体、自動車車体、飛行機車体について例示したがこれに限定されず、自動二輪車、自動四輪車(自動車、バス等を含む)、電車(モノレール、鉄道等を含む)、船舶等、様々なものに設置することができる。半導体装置は、外部からの信号により、移動体内における表示パネルの表示を瞬時に切り替えることが可能であるため、移動体に半導体装置を設置することにより、移動体を不特定多数の顧客を対象とした広告表示板、災害発生時の情報表示板、等の用途に用いることが可能となる。 In this embodiment, examples of the moving body include a train car body, an automobile body, and an airplane body. However, the present invention is not limited to this, but a motorcycle, an automobile (including an automobile, a bus, etc.), a train (monorail) It can be installed on various things such as ships). Since the semiconductor device can instantly switch the display of the display panel in the moving body by an external signal, installing the semiconductor device in the moving body targets a large number of unspecified customers. It can be used for applications such as advertisement display boards and information display boards in the event of a disaster.
以上のように本発明の表示装置は、様々な電子機器に適用することが可能であり、適用することにより、より特性のばらつきが小さく、且つ、より冗長性の高い表示装置を提供できる。 As described above, the display device of the present invention can be applied to various electronic devices, and by applying the display device, a display device with less variation in characteristics and higher redundancy can be provided.
なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。 Note that in this embodiment mode, description has been made using various drawings. However, the contents (or part of the contents) described in each figure may be different from the contents (or part of the contents) described in another figure. , Application, combination, or replacement can be performed freely. Further, in the drawings described so far, more parts can be formed by combining each part with another part.
同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。 Similarly, the contents (may be a part) described in each drawing of this embodiment are applied, combined, or replaced with the contents (may be a part) described in the figure of another embodiment. Can be done freely. Further, in the drawings of this embodiment mode, more drawings can be formed by combining each portion with a portion of another embodiment.
なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。 Note that the present embodiment is an example in which the contents (may be part) described in other embodiments are embodied, an example in which the content is slightly modified, an example in which a part is changed, and an improvement. An example of a case, an example of a case where it is described in detail, an example of a case where it is applied, an example of a related part, and the like are shown. Therefore, the contents described in other embodiments can be freely applied to, combined with, or replaced with this embodiment.
101 回路
102 回路
103 選択回路
104 回路
110 選択回路
111 スイッチ
112 スイッチ
114 スイッチ
120 制御回路
121 比較回路
122 比較回路
123 メモリ
124 比較結果判断回路
101 circuit 102 circuit 103 selection circuit 104 circuit 110 selection circuit 111 switch 112 switch 114 switch 120
Claims (14)
前記画素部に電気的に接続されたソースドライバを有し、
前記ソースドライバは、第1のシフトレジスタと、
第2のシフトレジスタと、
ラッチ回路と、
レベルシフタと、
バッファと、
前記第1のシフトレジスタ及び前記第2のシフトレジスタに電気的に接続され、前記第1のシフトレジスタ及び前記第2のシフトレジスタのいずれかの信号を選択し、前記画素部に出力する選択回路と、を有することを特徴とする表示装置。 A pixel portion having a plurality of pixels;
A source driver electrically connected to the pixel portion;
The source driver includes a first shift register;
A second shift register;
A latch circuit;
A level shifter,
A buffer,
A selection circuit that is electrically connected to the first shift register and the second shift register, selects one of the signals from the first shift register and the second shift register, and outputs the selected signal to the pixel portion. And a display device.
前記ソースドライバは、半導体層を有するトランジスタを有し、
前記半導体層は、単結晶半導体であることを特徴とする表示装置。 In claim 1,
The source driver includes a transistor having a semiconductor layer,
The display device, wherein the semiconductor layer is a single crystal semiconductor.
前記画素部に電気的に接続されたゲートドライバを有し、
前記ゲートドライバは、第1のシフトレジスタと、
第2のシフトレジスタと、
ラッチ回路と、
レベルシフタと、
バッファと、
前記第1のシフトレジスタ及び前記第2のシフトレジスタに電気的に接続され、前記第1のシフトレジスタ及び前記第2のシフトレジスタのいずれかの信号を選択し、前記画素部に出力する選択回路と、を有することを特徴とする表示装置。 A pixel portion having a plurality of pixels;
A gate driver electrically connected to the pixel portion;
The gate driver includes a first shift register;
A second shift register;
A latch circuit;
A level shifter,
A buffer,
A selection circuit that is electrically connected to the first shift register and the second shift register, selects one of the signals from the first shift register and the second shift register, and outputs the selected signal to the pixel portion. And a display device.
前記第1のシフトレジスタに電気的に接続され、前記第1のシフトレジスタの信号と基準となる信号を比較する第1の比較回路と、
前記第2のシフトレジスタに電気的に接続され、前記第2のシフトレジスタの信号と基準となる信号を比較する第2の比較回路と、
前記第1の比較回路、前記第2の比較回路、及び前記選択回路に電気的に接続され、前記基準となる信号のデータが記憶された記憶素子及び前記第1の比較回路における比較結果及び前記第2の比較回路における比較結果から、前記選択回路を制御する信号を出力する比較結果判定回路と、を有することを特徴とする表示装置。 In any one of Claims 1 thru | or 3,
A first comparison circuit that is electrically connected to the first shift register and compares a signal of the first shift register with a reference signal;
A second comparison circuit electrically connected to the second shift register for comparing a signal of the second shift register with a reference signal;
A storage element electrically connected to the first comparison circuit, the second comparison circuit, and the selection circuit, in which data of the reference signal is stored, a comparison result in the first comparison circuit, and the And a comparison result determination circuit for outputting a signal for controlling the selection circuit based on a comparison result in the second comparison circuit.
前記選択回路は、前記第1のシフトレジスタ及び前記画素部に電気的に接続された第1のアナログスイッチと、
前記第2のシフトレジスタ及び前記画素部に電気的に接続された第2のアナログスイッチと、を有することを特徴とする表示装置。 In any one of Claims 1 thru | or 4,
The selection circuit includes a first analog switch electrically connected to the first shift register and the pixel portion;
A display device comprising: the second shift register; and a second analog switch electrically connected to the pixel portion.
前記選択回路は、前記第1のシフトレジスタ及び前記画素部に電気的に接続された第1のクロックドインバータと、
前記第2のシフトレジスタ及び前記画素部に電気的に接続された第2のクロックドインバータと、を有することを特徴とする表示装置。 In any one of Claims 1 thru | or 4,
The selection circuit includes a first clocked inverter electrically connected to the first shift register and the pixel portion;
A display device comprising: the second shift register; and a second clocked inverter electrically connected to the pixel portion.
前記ゲートドライバは、半導体層を有するトランジスタを有し、
前記半導体層は、単結晶半導体であることを特徴とする表示装置。 In any one of Claims 3 thru | or 6,
The gate driver includes a transistor having a semiconductor layer,
The display device, wherein the semiconductor layer is a single crystal semiconductor.
前記画素部に電気的に接続されたソースドライバ及びゲートドライバと、を有し、
前記ソースドライバは、第1のシフトレジスタと、
第2のシフトレジスタと、
第1のラッチ回路と、
第1のレベルシフタと、
第1のバッファと、
前記ゲートドライバは、第3のシフトレジスタと、
第4のシフトレジスタと、
第2のラッチ回路と、
第2のレベルシフタと、
第2のバッファと、
前記第3のシフトレジスタ及び前記第4のシフトレジスタに電気的に接続され、前記第3のシフトレジスタ及び前記第4のシフトレジスタのいずれかの信号を選択し、前記画素部に出力する第2の選択回路と、を有することを特徴とする表示装置。 A pixel portion having a plurality of pixels;
A source driver and a gate driver electrically connected to the pixel portion,
The source driver includes a first shift register;
A second shift register;
A first latch circuit;
A first level shifter;
A first buffer;
The gate driver includes a third shift register;
A fourth shift register;
A second latch circuit;
A second level shifter;
A second buffer;
The second shift register is electrically connected to the third shift register and the fourth shift register, selects one of the signals from the third shift register and the fourth shift register, and outputs the selected signal to the pixel portion. And a selection circuit.
前記第1のシフトレジスタに電気的に接続され、前記第1のシフトレジスタの信号と第1の基準となる信号を比較する第1の比較回路と、
前記第2のシフトレジスタに電気的に接続され、前記第2のシフトレジスタの信号と第1の基準となる信号を比較する第2の比較回路と、
前記第1の比較回路、前記第2の比較回路、及び前記第1の選択回路に電気的に接続され、前記第1の基準となる信号のデータが記憶された記憶素子及び前記第1の比較回路における比較結果及び前記第2の比較回路における比較結果から、前記第1の選択回路を制御する信号を出力する第1の比較結果判定回路と、
前記第3のシフトレジスタに電気的に接続され、前記第3のシフトレジスタの信号と第2の基準となる信号を比較する第1の比較回路と、
前記第4のシフトレジスタに電気的に接続され、前記第4のシフトレジスタの信号と第2の基準となる信号を比較する第2の比較回路と、
前記第1の比較回路、前記第2の比較回路、及び前記第2の選択回路に電気的に接続され、前記第2の基準となる信号のデータが記憶された記憶素子及び前記第1の比較回路における比較結果及び前記第2の比較回路における比較結果から、前記第2の選択回路を制御する信号を出力する第2の比較結果判定回路と、を有することを特徴とする表示装置。 In claim 8,
A first comparison circuit that is electrically connected to the first shift register and compares a signal of the first shift register with a first reference signal;
A second comparison circuit that is electrically connected to the second shift register and compares a signal of the second shift register with a first reference signal;
A storage element that is electrically connected to the first comparison circuit, the second comparison circuit, and the first selection circuit and stores data of a signal serving as the first reference, and the first comparison A first comparison result determination circuit that outputs a signal for controlling the first selection circuit from a comparison result in the circuit and a comparison result in the second comparison circuit;
A first comparison circuit that is electrically connected to the third shift register and compares a signal of the third shift register with a second reference signal;
A second comparison circuit that is electrically connected to the fourth shift register and compares a signal of the fourth shift register with a second reference signal;
A storage element electrically connected to the first comparison circuit, the second comparison circuit, and the second selection circuit, in which data of a signal serving as the second reference is stored, and the first comparison And a second comparison result determination circuit for outputting a signal for controlling the second selection circuit from the comparison result in the circuit and the comparison result in the second comparison circuit.
前記第1の選択回路は、前記第1のシフトレジスタ及び前記画素部に電気的に接続された第1のアナログスイッチと、
前記第2のシフトレジスタ及び前記画素部に電気的に接続された第2のアナログスイッチと、を有し、
前記第2の選択回路は、前記第3のシフトレジスタ及び前記画素部に電気的に接続された第3のアナログスイッチと、
前記第4のシフトレジスタ及び前記画素部に電気的に接続された第4のアナログスイッチと、を有することを特徴とする表示装置。 In claim 8 or claim 9,
The first selection circuit includes a first analog switch electrically connected to the first shift register and the pixel portion;
A second analog switch electrically connected to the second shift register and the pixel portion,
The second selection circuit includes a third analog switch electrically connected to the third shift register and the pixel portion;
A display device comprising: the fourth shift register; and a fourth analog switch electrically connected to the pixel portion.
前記第1の選択回路は、前記第1のシフトレジスタ及び前記画素部に電気的に接続された第1のクロックドインバータと、
前記第2のシフトレジスタ及び前記画素部に電気的に接続された第2のクロックドインバータと、を有し、
前記第2の選択回路は、前記第3のシフトレジスタ及び前記画素部に電気的に接続された第3のクロックドインバータと、
前記第4のシフトレジスタ及び前記画素部に電気的に接続された第4のクロックドインバータと、を有することを特徴とする表示装置。 In claim 8 or claim 9,
The first selection circuit includes a first clocked inverter electrically connected to the first shift register and the pixel portion;
A second clocked inverter electrically connected to the second shift register and the pixel portion;
The second selection circuit includes a third clocked inverter electrically connected to the third shift register and the pixel portion;
A display device comprising: the fourth shift register; and a fourth clocked inverter electrically connected to the pixel portion.
前記ゲートドライバ及び前記ソースドライバのいずれかは、半導体層を有するトランジスタを有し、
前記半導体層は、単結晶半導体であることを特徴とする表示装置。 In any one of Claims 8 thru | or 11,
Either the gate driver or the source driver includes a transistor having a semiconductor layer,
The display device, wherein the semiconductor layer is a single crystal semiconductor.
前記画素は、半導体層を有するトランジスタを備え、
前記半導体層は、単結晶半導体であることを特徴とする表示装置。 In any one of Claims 1 to 12,
The pixel includes a transistor having a semiconductor layer,
The display device, wherein the semiconductor layer is a single crystal semiconductor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007170161A JP2009008890A (en) | 2007-06-28 | 2007-06-28 | Display device and electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007170161A JP2009008890A (en) | 2007-06-28 | 2007-06-28 | Display device and electronic equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009008890A true JP2009008890A (en) | 2009-01-15 |
JP2009008890A5 JP2009008890A5 (en) | 2010-07-15 |
Family
ID=40324029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007170161A Withdrawn JP2009008890A (en) | 2007-06-28 | 2007-06-28 | Display device and electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009008890A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022186783A (en) * | 2010-11-11 | 2022-12-15 | 株式会社半導体エネルギー研究所 | transistor |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60124715A (en) * | 1983-12-12 | 1985-07-03 | Mitsubishi Electric Corp | Power supply control circuit |
JPS6225272A (en) * | 1985-07-26 | 1987-02-03 | Nec Corp | Gate array |
JPS63204170A (en) * | 1987-02-18 | 1988-08-23 | Nec Corp | Semiconductor integrated circuit with testing mechanism |
JPH04191680A (en) * | 1990-11-26 | 1992-07-09 | Mitsubishi Electric Corp | Semiconductor integrated circuit having incorporated self-diagnostic function |
JPH0850465A (en) * | 1994-05-30 | 1996-02-20 | Sanyo Electric Co Ltd | Shift register and driving circuit of display device |
-
2007
- 2007-06-28 JP JP2007170161A patent/JP2009008890A/en not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60124715A (en) * | 1983-12-12 | 1985-07-03 | Mitsubishi Electric Corp | Power supply control circuit |
JPS6225272A (en) * | 1985-07-26 | 1987-02-03 | Nec Corp | Gate array |
JPS63204170A (en) * | 1987-02-18 | 1988-08-23 | Nec Corp | Semiconductor integrated circuit with testing mechanism |
JPH04191680A (en) * | 1990-11-26 | 1992-07-09 | Mitsubishi Electric Corp | Semiconductor integrated circuit having incorporated self-diagnostic function |
JPH0850465A (en) * | 1994-05-30 | 1996-02-20 | Sanyo Electric Co Ltd | Shift register and driving circuit of display device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022186783A (en) * | 2010-11-11 | 2022-12-15 | 株式会社半導体エネルギー研究所 | transistor |
JP7439208B2 (en) | 2010-11-11 | 2024-02-27 | 株式会社半導体エネルギー研究所 | transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240213276A1 (en) | Semiconductor device | |
JP5520437B2 (en) | Display device | |
JP5778832B2 (en) | Semiconductor device | |
US8431451B2 (en) | Display device and method for manufacturing the same | |
US20080284934A1 (en) | Liquid crystal display device | |
JP5500793B2 (en) | Manufacturing method of semiconductor device | |
JP2009008890A (en) | Display device and electronic equipment | |
JP7584571B2 (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100602 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120719 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120821 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20121022 |