JP2006278578A - Integrated semiconductor laser element and its manufacturing method - Google Patents
Integrated semiconductor laser element and its manufacturing method Download PDFInfo
- Publication number
- JP2006278578A JP2006278578A JP2005093234A JP2005093234A JP2006278578A JP 2006278578 A JP2006278578 A JP 2006278578A JP 2005093234 A JP2005093234 A JP 2005093234A JP 2005093234 A JP2005093234 A JP 2005093234A JP 2006278578 A JP2006278578 A JP 2006278578A
- Authority
- JP
- Japan
- Prior art keywords
- laser element
- semiconductor laser
- layer
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、複数の半導体レーザ素子を備えた集積型半導体レーザ素子およびその製造方法に関する。 The present invention relates to an integrated semiconductor laser device including a plurality of semiconductor laser devices and a method for manufacturing the same.
従来、複数の半導体レーザ素子が半導体層の積層方向に集積された集積型半導体レーザ素子が知られている(たとえば、特許文献1参照)。 Conventionally, an integrated semiconductor laser element in which a plurality of semiconductor laser elements are integrated in the stacking direction of semiconductor layers is known (see, for example, Patent Document 1).
図25は、従来の集積型半導体レーザ素子の構造を示した斜視図である。図25に示すように、従来の集積型半導体レーザ素子では、第1の半導体レーザ素子310と第2の半導体レーザ素子320とが半導体層の積層方向(垂直方向)に集積されている。
FIG. 25 is a perspective view showing the structure of a conventional integrated semiconductor laser device. As shown in FIG. 25, in the conventional integrated semiconductor laser element, the first
第1の半導体レーザ素子310を構成する半導体素子層311には、リッジ部312と凹部313とが形成されている。このリッジ部312と凹部313とは、水平方向に所定の間隔を隔てて配置されている。そして、半導体素子層311のリッジ部312近傍の領域が、第1の半導体レーザ素子310の発光点314となる。また、第2の半導体レーザ素子320を構成する半導体素子層321には、リッジ部322と凹部323とが形成されている。このリッジ部322と凹部323とは、水平方向に所定の問隔を隔てて配置されている。そして、半導体素子層321のリッジ部322近傍の領域が、第2の半導体レーザ素子321の発光点324となる。
A
また、第1の半導体レーザ素子310と第2の半導体レーザ素子320とは、接合層315,325を介して貼り合わされている。具体的には、第1の半導体レーザ素子310のリッジ部312と第2の半導体レーザ素子320の凹部323とが対向するように、かつ、第2の半導体レーザ素子320のリッジ部322と第1の半導体レーザ素子310の凹部313とが対向するように第1の半導体レーザ素子310上に第2の半導体レーザ素子320が貼り合わされている。
しかしながら、図25に示した従来の集積型半導体レーザ素子において、第1の半導体レーザ素子310および第2の半導体レーザ素子320のリッジ部312およびリッジ部322は、第2の半導体レーザ素子320および第1の半導体レーザ素子310の凹部323および凹部313にそれぞれ嵌め込まれていない。このため、第1の半導体レーザ素子310と第2の半導体レーザ素子320とを貼り合わせる際に、第1の半導体レーザ素子310と第2の半導体レーザ素子320とが水平方向に動くことを抑制するのが困難である。
However, in the conventional integrated semiconductor laser device shown in FIG. 25, the
これにより、第1の半導体レーザ素子310および第2の半導体レーザ素子320の劈開方向が互いに一致していない状態で、第1の半導体レーザ素子310と第2の半導体レーザ素子320とが貼り合わされる場合がある。この場合、第1の半導体レーザ素子310および第2の半導体レーザ素子320の共振器端面(光出射面)を劈開により同時に形成する際の劈開性が低下する。その結果、共振器端面(光出射面)から出射されるレーザ光の特性が低下する。
Accordingly, the first
また、図25に示した従来の集積型半導体レーザ素子において、第1の半導体レーザ素子310の発光点314と第2の半導体レーザ素子320の発光点324とは、水平方向に所定の間隔を隔てて配置されているとともに、半導体層の積層方向にも所定の間隔を隔てて配置されている。すなわち、第1の半導体レーザ素子310の発光点314と第2の半導体レーザ素子320の発光点324とは、水平方向および積層方向の2方向において離間している。このため、発光点314と発光領城324との間隔が大きくなる。このように、発光点314と発光点324との間隔が大きくなる場合には、集積型半導体レーザ素子の出射光を光学系(レンズおよびミラー等)に入射させて使用する場合に、発光点314および324の一方から出射される光が光学系の所定領域に入射するように光軸を調整したとしても、発光点314および324の他方から出射される光が光学系の所定領域から外れた領域に入射する場合がある。その結果、光学系に対する出射光の光軸調整が困難になるので、光軸調整にかかるコストが増大する。
In the conventional integrated semiconductor laser element shown in FIG. 25, the
一方、複数の半導体レーザ素子が積層された集積型半導体レーザ素子では、複数の半導体レーザ素子の電極への電圧の印加方法に制限があると、集積型半導体レーザ素子の使用方法が制限される。そのため、集積型半導体レーザ素子では、複数の半導体レーザ素子の電極への電圧の印加方法の自由度が高いことが望まれる。 On the other hand, in an integrated semiconductor laser element in which a plurality of semiconductor laser elements are stacked, if the method of applying a voltage to the electrodes of the plurality of semiconductor laser elements is limited, the method of using the integrated semiconductor laser element is limited. Therefore, in the integrated semiconductor laser element, it is desired that the degree of freedom in applying a voltage to the electrodes of the plurality of semiconductor laser elements is high.
本発明の目的は、レーザ光の特性が向上されるとともに、光軸調整にかかるコストが低減されかつ電圧の印加方法の自由度が高い集積型半導体レーザ素子を提供することである。 An object of the present invention is to provide an integrated semiconductor laser device in which the characteristics of laser light are improved, the cost for optical axis adjustment is reduced, and the degree of freedom in applying a voltage is high.
(1)
第1の発明に係る集積型半導体レーザ素子は、第1の半導体レーザ素子と、第1の半導体レーザ素子上に絶縁膜を介して積層された第2の半導体レーザ素子とを備え、第1の半導体レーザ素子は、第1の基板と、第1の基板の一面上に形成されるとともに第1の波長のレーザ光を出射する第1の発光点を有する第1の半導体層と、第1の基板の他面上に形成された第1の電極と、第1の半導体層上に形成された第2の電極とを含み、第2の半導体レーザ素子は、第2の基板と、第2の基板の一面上に形成されるとともに第2の波長のレーザ光を出射する第2の発光点を有する第2の半導体層と、第2の基板の他面上に形成された第3の電極と、第2の半導体層上に形成された第4の電極とを含み、第1の半導体レーザ素子は、第1の半導体層側に凸部および凹部の一方を有し、第2の半導体レーザ素子は、第2の半導体層側に凹部および凸部の他方を有し、絶縁膜が第1の半導体レーザ素子の第2の電極と第2の半導体レーザ素子の第4の電極との間に配置されるとともに、第1の半導体レーザ素子の凸部および凹部の一方が第2の半導体レーザ素子の凹部および凸部の他方に嵌合されたものである。
(1)
An integrated semiconductor laser element according to a first invention includes a first semiconductor laser element and a second semiconductor laser element stacked on the first semiconductor laser element with an insulating film interposed therebetween. The semiconductor laser device includes: a first substrate; a first semiconductor layer formed on one surface of the first substrate and having a first light emitting point that emits laser light having a first wavelength; A second semiconductor laser element comprising: a first electrode formed on the other surface of the substrate; and a second electrode formed on the first semiconductor layer. A second semiconductor layer formed on one surface of the substrate and having a second light emitting point that emits a laser beam having a second wavelength; and a third electrode formed on the other surface of the second substrate; , A fourth electrode formed on the second semiconductor layer, and the first semiconductor laser element includes the first semiconductor layer The second semiconductor laser element has the other of the concave part and the convex part on the second semiconductor layer side, and the insulating film is the second electrode of the first semiconductor laser element. Between the first semiconductor laser element and the fourth electrode of the second semiconductor laser element, and one of the convex part and the concave part of the first semiconductor laser element is fitted into the other of the concave part and the convex part of the second semiconductor laser element. It is a combination.
この集積型半導体レーザ素子においては、第1の半導体レーザ素子は、第1の半導体層側に凸部および凹部の一方を有し、第2の半導体レーザ素子は、第2の半導体層側に凹部および凸部の他方を有し、第1の半導体レーザ素子の凸部および凹部の一方が第2の半導体レーザ素子の凹部および凸部の他方に嵌合される。 In this integrated semiconductor laser element, the first semiconductor laser element has one of a convex part and a concave part on the first semiconductor layer side, and the second semiconductor laser element has a concave part on the second semiconductor layer side. And one of the convex portion and the concave portion of the first semiconductor laser element is fitted to the other of the concave portion and the convex portion of the second semiconductor laser element.
それにより、第1の半導体層の第1の発光点と第2の半導体層の第2の発光点との間隔が小さくなる。また、第1の半導体レーザ素子と第2の半導体レーザ素子とを積層する際の第1および第2の半導体レーザ素子の水平方向(第1の基板の一面に平行な方向)への位置ずれを防止することができる。これにより、第1半導体レーザ素子からの出射光の光軸と第2の半導体レーザ素子からの出射光の光軸とが水平方向にずれることを防止することができるので、集積型半導体レーザ素子の出射光を光学系(レンズおよびミラー等)に入射させて使用する際に光学系に対する出射光の光軸調整が容易になる。その結果、光軸調整にかかるコストを低減することができる。 Thereby, the interval between the first light emitting point of the first semiconductor layer and the second light emitting point of the second semiconductor layer is reduced. In addition, when the first semiconductor laser element and the second semiconductor laser element are stacked, the first and second semiconductor laser elements are displaced in the horizontal direction (direction parallel to one surface of the first substrate). Can be prevented. Accordingly, it is possible to prevent the optical axis of the emitted light from the first semiconductor laser element and the optical axis of the emitted light from the second semiconductor laser element from shifting in the horizontal direction. When the outgoing light is incident on an optical system (lens, mirror, etc.) and used, the optical axis of the outgoing light with respect to the optical system can be easily adjusted. As a result, the cost for adjusting the optical axis can be reduced.
さらに、絶縁膜が第1の半導体レーザ素子の第2の電極と第2の半導体レーザ素子の第4の電極との間に配置されるので、第2の電極と第4の電極とが電気的に分離される。これにより、第1および第3の電極を共通電極として第2および第4の電極にそれぞれ任意の電圧を印加することができる。また、第2および第4の電極を共通電極として第1および第3の電極にそれぞれ任意の電圧を印加することもできる。さらに、第1、第2、第3および第4の電極を任意の態様で接続することもできる。また、第1、第2、第3および第4の電極にそれぞれ任意の電圧を印加することもできる。このように、第1の半導体レーザ素子および第2の半導体レーザ素子への電圧の印加方法の自由度が高くなる。その結果、集積型半導体レーザ素子の使用方法が多様化される。 Furthermore, since the insulating film is disposed between the second electrode of the first semiconductor laser element and the fourth electrode of the second semiconductor laser element, the second electrode and the fourth electrode are electrically Separated. Thereby, arbitrary voltages can be applied to the second and fourth electrodes, respectively, using the first and third electrodes as a common electrode. In addition, any voltage can be applied to the first and third electrodes using the second and fourth electrodes as a common electrode. Furthermore, the first, second, third and fourth electrodes can be connected in any manner. In addition, an arbitrary voltage can be applied to each of the first, second, third, and fourth electrodes. As described above, the degree of freedom in applying a voltage to the first semiconductor laser element and the second semiconductor laser element is increased. As a result, the method of using the integrated semiconductor laser device is diversified.
(2)
第2の半導体レーザ素子は、第1および第2の貫通孔を有し、第2の電極から第1の貫通孔を通して第2の基板の他面上に延びる第1の取り出し電極と、第4の電極から第2の貫通孔を通して第2の基板の他面上に延びる第2の取り出し電極とをさらに備えてもよい。
(2)
The second semiconductor laser element has first and second through holes, a first extraction electrode extending from the second electrode through the first through hole to the other surface of the second substrate, and a fourth And a second extraction electrode extending from the other electrode to the other surface of the second substrate through the second through hole.
この場合、第2および第4の電極は第1の半導体レーザ素子と第2の半導体レーザ素子との間に配置されている。第1および第2の取り出し電極がそれぞれ第1および第2の電極から第1および第2の貫通孔を通してそれぞれ第2の基板の他面に延びるので、第2の基板の他面上から第2および第4の電極へ容易に電気的接続を取ることができる。その結果、第1の半導体レーザ素子の第2の電極および第2の半導体レーザ素子の第4の電極に容易に電圧を印加することができる。 In this case, the second and fourth electrodes are disposed between the first semiconductor laser element and the second semiconductor laser element. Since the first and second extraction electrodes respectively extend from the first and second electrodes to the other surface of the second substrate through the first and second through holes, respectively, the second from the other surface of the second substrate. In addition, electrical connection can be easily made to the fourth electrode. As a result, a voltage can be easily applied to the second electrode of the first semiconductor laser element and the fourth electrode of the second semiconductor laser element.
(3)
第1の発光点と第2の発光点とが第1の基板の一面に垂直な方向の線上に位置するように凸部および凹部が設けられてもよい。
(3)
The convex portion and the concave portion may be provided so that the first light emitting point and the second light emitting point are located on a line in a direction perpendicular to one surface of the first substrate.
これにより、第1の発光点と第2の発光点との間隔が最小となる。したがって、第1の半導体レーザ素子の第1の発光点からの出射光の光軸と第2の半導体レーザ素子の第2の発光点からの出射光の光軸とのずれが小さくなり、光学系に対する出射光の光軸調整が容易になる。その結果、光軸調整にかかるコストをより低減することができる。 Thereby, the interval between the first light emission point and the second light emission point is minimized. Accordingly, the deviation between the optical axis of the emitted light from the first light emitting point of the first semiconductor laser element and the optical axis of the emitted light from the second light emitting point of the second semiconductor laser element is reduced, and the optical system It becomes easy to adjust the optical axis of the emitted light with respect to. As a result, the cost for adjusting the optical axis can be further reduced.
(4)
凸部および凹部は、第1または第2の波長のレーザ光の出射方向に平行に延びるように形成されてもよい。
(4)
The convex portion and the concave portion may be formed so as to extend in parallel with the emission direction of the laser light having the first or second wavelength.
これにより、凸部と凹部とが嵌合する領域が長くなる。その結果、第1の半導体レーザ素子および第2の半導体レーザ素子の水平方向への位置ずれを確実に防止することができる。 Thereby, the area | region where a convex part and a recessed part fit becomes long. As a result, it is possible to reliably prevent displacement of the first semiconductor laser element and the second semiconductor laser element in the horizontal direction.
(5)
第1の半導体層は、第1のクラッド層、第1の活性層および第2のクラッド層を順に含み、第2のクラッド層は、平坦部とその平坦部上にストライプ状に延びるリッジ部とを有し、第2の半導体層は、第3のクラッド層、第2の活性層および第4のクラッド層を順に含み、第4のクラッド層は、平坦部とその平坦部上にストライプ状に延びるリッジ部とを有し、凸部および凹部の一方は、第2のクラッド層のリッジ部上に設けられ、凹部および凸部の他方は、第4のクラッド層のリッジ部上に設けられてもよい。
(5)
The first semiconductor layer includes a first cladding layer, a first active layer, and a second cladding layer in order, and the second cladding layer includes a flat portion and a ridge portion extending in a stripe shape on the flat portion. The second semiconductor layer includes a third clad layer, a second active layer, and a fourth clad layer in order, and the fourth clad layer has a flat portion and stripes on the flat portion. And one of the convex portion and the concave portion is provided on the ridge portion of the second cladding layer, and the other of the concave portion and the convex portion is provided on the ridge portion of the fourth cladding layer. Also good.
第1の発光点は第1の半導体レーザ素子のリッジ部近傍の第1の活性層の位置に形成され、第2の発光点は第2の半導体レーザ素子のリッジ部近傍の第2の活性層の位置に形成される。それにより、第1の発光点は凸部および凹部の一方の近傍に位置し、第2の発光点は凹部および凸部の他方の近傍に位置する。したがって、凸部と凹部とが嵌合することにより、第1の発光点と第2の発光点との間隔がより小さくなる。 The first light emitting point is formed at the position of the first active layer near the ridge portion of the first semiconductor laser element, and the second light emitting point is the second active layer near the ridge portion of the second semiconductor laser element. It is formed at the position. Accordingly, the first light emitting point is located in the vicinity of one of the convex portion and the concave portion, and the second light emitting point is located in the vicinity of the other of the concave portion and the convex portion. Therefore, the interval between the first light emitting point and the second light emitting point is further reduced by fitting the convex portion and the concave portion.
(6)
第1の半導体レーザ素子は第1および第2の領域を有し、第2の半導体レーザ素子は、第1の半導体レーザ素子の第1の領域上に積層され、第1の半導体レーザ素子の第2の領域上に絶縁膜を介して積層された第3の半導体レーザ素子をさらに備え、第3の半導体レーザ素子は、第3の基板と、第3の基板の一面上に形成されるとともに第3の波長のレーザ光を出射する第3の発光点を有する第3の半導体層と、第3の基板の他面上に形成された第5の電極と、第3の半導体層上に形成された第6の電極とを含んでもよい。
(6)
The first semiconductor laser element has first and second regions, and the second semiconductor laser element is stacked on the first region of the first semiconductor laser element, and the first semiconductor laser element A third semiconductor laser element stacked on the
この場合、第2の半導体レーザ素子および第3の半導体レーザ素子がそれぞれ第1の半導体レーザ素子上に積層された構造の集積型半導体レーザ素子が形成される。これにより、集積型半導体レーザ素子から第1、第2および第3の波長のレーザ光を出射することができる。 In this case, an integrated semiconductor laser element having a structure in which the second semiconductor laser element and the third semiconductor laser element are respectively stacked on the first semiconductor laser element is formed. As a result, the laser light having the first, second and third wavelengths can be emitted from the integrated semiconductor laser element.
さらに、第1の半導体レーザ素子上に絶縁膜を介して第2および第3の半導体レーザ素子が積層されるので、第2、第4および第6の電極が電気的に分離される。これにより、第1、第3および第5の電極を共通電極として第2、第4および第6の電極に任意の電圧を印加することができる。また、第2、第4および第6の電極を共通電極として第1、第3および第5の電極に任意の電圧を印加することもできる。さらに、第1、第2、第3、第4、第5および第6の電極を任意の態様で接続することもできる。また、第1、第2、第3、第4、第5および第6の電極にそれぞれ任意の電圧を印加することもができる。このように、第1、第2および第3の半導体レーザ素子への電圧の印加方法の自由度が高くなる。その結果、集積型半導体レーザ装置の使用方法が多様化される。 Furthermore, since the second and third semiconductor laser elements are stacked on the first semiconductor laser element via an insulating film, the second, fourth and sixth electrodes are electrically separated. Thereby, an arbitrary voltage can be applied to the second, fourth and sixth electrodes with the first, third and fifth electrodes as common electrodes. In addition, any voltage can be applied to the first, third and fifth electrodes with the second, fourth and sixth electrodes as common electrodes. Furthermore, the first, second, third, fourth, fifth and sixth electrodes can be connected in any manner. Also, any voltage can be applied to each of the first, second, third, fourth, fifth and sixth electrodes. As described above, the degree of freedom in applying the voltage to the first, second, and third semiconductor laser elements is increased. As a result, the method of using the integrated semiconductor laser device is diversified.
(7)
第3の半導体レーザ素子は、第3の貫通孔を有し、第6の電極から第3の貫通孔を通して第3の基板の他面上に延びる第3の取り出し電極をさらに備えてもよい。
(7)
The third semiconductor laser element may further include a third extraction electrode having a third through hole and extending from the sixth electrode to the other surface of the third substrate through the third through hole.
この場合、第6の電極は第1の半導体レーザ素子と第3の半導体レーザ素子との間に配置されている。第3の取り出し電極が第6の電極から第3の貫通孔を通して第3の基板の他面に延びるので、第3の基板の他面上から第6の電極へ容易に電気的接続を取ることができる。その結果、第3の半導体レーザ素子の第6の電極に容易に電圧を印加することができる。 In this case, the sixth electrode is disposed between the first semiconductor laser element and the third semiconductor laser element. Since the third extraction electrode extends from the sixth electrode to the other surface of the third substrate through the third through hole, an electrical connection can easily be made from the other surface of the third substrate to the sixth electrode. Can do. As a result, a voltage can be easily applied to the sixth electrode of the third semiconductor laser element.
(8)
第2の基板と第3の基板とは共通基板であってもよい。この場合、共通基板により第2および第3の半導体レーザ素子が一体化される。これにより、第1の半導体レーザ素子の凸部および凹部の一方を第2の半導体レーザ素子の凹部および凸部の他方に嵌合させることにより、第1および第2の半導体レーザ素子の水平方向への位置ずれを防止することができるとともに、第3の半導体レーザ素子の水平方向への位置ずれをも防止することができる。
(8)
The second substrate and the third substrate may be a common substrate. In this case, the second and third semiconductor laser elements are integrated by the common substrate. Accordingly, one of the convex portion and the concave portion of the first semiconductor laser element is fitted to the other of the concave portion and the convex portion of the second semiconductor laser element, thereby moving the first and second semiconductor laser elements in the horizontal direction. Can be prevented, and also the displacement of the third semiconductor laser element in the horizontal direction can be prevented.
(9)
第2の発明に係る集積型半導体レーザ素子の製造方法は、第1の半導体レーザ素子を形成する工程と、第2の半導体レーザ素子を形成する工程と、第1の半導体レーザ素子上に絶縁膜を介して第2の半導体レーザ素子を積層する工程とを備え、第1の半導体レーザ素子を形成する工程は、第1の基板の一面上に、第1の波長のレーザ光を出射する第1の発光点を有する第1の半導体層を形成する工程と、第1の半導体層に凸部および凹部の一方を形成する工程と、第1の基板の他面上および第1の半導体層上にそれぞれ第1および第2の電極を形成する工程とを含み、第2の半導体レーザ素子を形成する工程は、第2の基板の一面上に、第2の波長のレーザ光を出射する第2の発光点を有する第2の半導体層を形成する工程と、第2の半導体層に凹部および凸部の他方を形成する工程と、第2の基板の他面上および第2の半導体層上にそれぞれ第3および第4の電極を形成する工程とを含み、第1の半導体レーザ素子上に絶縁膜を介して第2の半導体レーザ素子を積層する工程は、絶縁膜が第1の半導体レーザ素子の第2の電極と第2の半導体レーザ素子の第4の電極との間に配置されるように第1の半導体レーザ素子の凸部および凹部の一方を第2の半導体レーザ素子の凹部および凸部の他方に嵌合させる工程を含むものである。
(9)
According to a second aspect of the present invention, there is provided a method for manufacturing an integrated semiconductor laser device comprising: a step of forming a first semiconductor laser device; a step of forming a second semiconductor laser device; and an insulating film on the first semiconductor laser device. A step of stacking a second semiconductor laser element through the first step, and the step of forming the first semiconductor laser element includes: a first laser beam emitting a first wavelength on one surface of the first substrate; A step of forming a first semiconductor layer having a light emitting point, a step of forming one of a convex portion and a concave portion in the first semiconductor layer, and on the other surface of the first substrate and on the first semiconductor layer Forming a second semiconductor laser element, wherein the step of forming the second semiconductor laser element includes: a second laser beam that emits laser light having a second wavelength on one surface of the second substrate; Forming a second semiconductor layer having a light emitting point; and second semiconductor Forming the other of the concave portion and the convex portion, and forming a third electrode and a fourth electrode on the other surface of the second substrate and on the second semiconductor layer, respectively. The step of laminating the second semiconductor laser element on the element via the insulating film includes the step of laminating the insulating film between the second electrode of the first semiconductor laser element and the fourth electrode of the second semiconductor laser element. A step of fitting one of the convex portion and the concave portion of the first semiconductor laser element to the other of the concave portion and the convex portion of the second semiconductor laser element so as to be arranged is included.
この集積型半導体レーザ素子の製造方法においては、第1の半導体レーザ素子の第1の半導体層側に凸部および凹部の一方が形成され、第2の半導体レーザ素子の第2の半導体層側に凹部および凸部の他方が形成され、第1の半導体レーザ素子の凸部および凹部の一方が第2の半導体レーザ素子の凹部および凸部の他方に嵌合される。 In this method of manufacturing an integrated semiconductor laser device, one of a convex portion and a concave portion is formed on the first semiconductor layer side of the first semiconductor laser device, and on the second semiconductor layer side of the second semiconductor laser device. The other of the concave portion and the convex portion is formed, and one of the convex portion and the concave portion of the first semiconductor laser element is fitted to the other of the concave portion and the convex portion of the second semiconductor laser element.
それにより、第1の半導体層の第1の発光点と第2の半導体層の第2の発光点との間隔が小さくなる。また、第1の半導体レーザ素子と第2の半導体レーザ素子とを積層する際の第1および第2の半導体レーザ素子の水平方向(第1の基板の一面に平行な方向)への位置ずれを防止することができる。これにより、第1半導体レーザ索子からの出射光の光軸と第2の半導体レーザ素子からの出射光の光軸とが水平方向にずれることを防止することができるので、集積型半導体レーザ素子の出射光を光学系(レンズおよびミラー等)に入射させて使用する際に光学系に対する出射光の光軸調整が容易になる。その結果、光軸調整にかかるコストを低減することができる。 Thereby, the interval between the first light emitting point of the first semiconductor layer and the second light emitting point of the second semiconductor layer is reduced. In addition, when the first semiconductor laser element and the second semiconductor laser element are stacked, the first and second semiconductor laser elements are displaced in the horizontal direction (direction parallel to one surface of the first substrate). Can be prevented. Accordingly, it is possible to prevent the optical axis of the outgoing light from the first semiconductor laser cord and the optical axis of the outgoing light from the second semiconductor laser element from being shifted in the horizontal direction, so that the integrated semiconductor laser element When the incident light is incident on an optical system (such as a lens and a mirror), the optical axis of the emitted light can be easily adjusted with respect to the optical system. As a result, the cost for adjusting the optical axis can be reduced.
また、第1の半導体レーザ素子と第2の半導体レーザ素子とを積層する際の第1の半導体レーザ素子および第2の半導体レーザ素子の水平方向の位置ずれを防止することができるので、第1の半導体レーザ素子および第2の半導体レーザ素子の共振器端面(光出射面)を劈開により形成する際に第1の半導体レーザ素子および第2の半導体レーザ素子の劈開方向が互いにずれるのを防止することができる。これにより、第1および第2の半導体レーザ素子の劈開性を向上させることができる。その結果、レーザ光の特性を向上させることができる。 Further, since the first semiconductor laser element and the second semiconductor laser element can be prevented from being displaced in the horizontal direction when the first semiconductor laser element and the second semiconductor laser element are stacked, the first semiconductor laser element and the second semiconductor laser element can be prevented. Prevents the first semiconductor laser element and the second semiconductor laser element from being displaced from each other when the resonator end faces (light emitting surfaces) of the semiconductor laser element and the second semiconductor laser element are formed by cleavage. be able to. Thereby, the cleavage property of the first and second semiconductor laser elements can be improved. As a result, the characteristics of the laser beam can be improved.
さらに、絶縁膜が第1の半導体レーザ素子の第2の電極と第2の半導体レーザ素子の第4の電極との間に配置されるので、第2の電極と第4の電極とが電気的に分離される。これにより、第1および第3の電極を共通電極として第2および第4の電極にそれぞれ任意の電圧を印加することができる。また、第2および第4の電極を共通電極として第1および第3の電極にそれぞれ任意の電圧を印加することもできる。さらに、第1、第2、第3および第4の電極を任意の態様で接続することもできる。また、第1、第2、第3および第4の電極にそれぞれ任意の電圧を印加することもできる。このように、第1の半導体レーザ素子および第2の半導体レーザ素子への電圧の印加方法の自由度が高くなる。その結果、集積型半導体レーザ装置の使用方法が多様化される。 Furthermore, since the insulating film is disposed between the second electrode of the first semiconductor laser element and the fourth electrode of the second semiconductor laser element, the second electrode and the fourth electrode are electrically Separated. Thereby, arbitrary voltages can be applied to the second and fourth electrodes, respectively, using the first and third electrodes as a common electrode. In addition, any voltage can be applied to the first and third electrodes using the second and fourth electrodes as a common electrode. Furthermore, the first, second, third and fourth electrodes can be connected in any manner. In addition, an arbitrary voltage can be applied to each of the first, second, third, and fourth electrodes. As described above, the degree of freedom in applying a voltage to the first semiconductor laser element and the second semiconductor laser element is increased. As a result, the method of using the integrated semiconductor laser device is diversified.
(10)
集積型半導体レーザ素子の製造方法は、第1の半導体レーザ素子の凸部および凹部の一方を第2の半導体レーザ素子の凹部および凸部の他方に嵌合させた状態で、第1の半導体レーザ素子と第2の半導体レーザ素子とを同時に劈開する工程をさらに含んでもよい。
(10)
The manufacturing method of the integrated semiconductor laser device includes the first semiconductor laser in a state where one of the convex portion and the concave portion of the first semiconductor laser element is fitted to the other of the concave portion and the convex portion of the second semiconductor laser element. A step of simultaneously cleaving the element and the second semiconductor laser element may be further included.
これにより、第1の半導体レーザ素子と第2の半導体レーザ素子とを積層する際の第1の半導体レーザ素子および第2の半導体レーザ素子の水平方向の位置ずれを防止することができるので、第1の半導体レーザ素子および第2の半導体レーザ素子の共振器端面(光出射面)を劈開により形成する際に第1の半導体レーザ素子および第2の半導体レーザ素子の劈開方向が互いにずれるのを防止することができる。したがって、第1および第2の半導体レーザ素子の劈開性を向上させることができる。その結果、レーザ光の特性を向上させることができる。 As a result, it is possible to prevent the horizontal displacement of the first semiconductor laser element and the second semiconductor laser element when the first semiconductor laser element and the second semiconductor laser element are stacked. Preventing the cleavage directions of the first semiconductor laser element and the second semiconductor laser element from deviating from each other when the resonator end faces (light emitting surfaces) of the first semiconductor laser element and the second semiconductor laser element are formed by cleavage. can do. Therefore, the cleavage property of the first and second semiconductor laser elements can be improved. As a result, the characteristics of the laser beam can be improved.
(11)
集積型半導体レーザ素子の製造方法は、第3の半導体レーザ素子を形成する工程をさらに備え、第2の半導体層を形成する工程は、第2の基板の一面の第1の領域に第2の半導体層を形成する工程を含み、第3の半導体レーザ素子を形成する工程は、第2の基板の一面の第2の領域に、第3の波長のレーザ光を出射する第3の発光点を有する第3の半導体層を形成する工程と、第3の半導体層と反対側における第2の基板の領域上および第3の半導体層上にそれぞれ第5および第6の電極を形成する工程とを含んでもよい。
(11)
The manufacturing method of the integrated semiconductor laser device further includes a step of forming a third semiconductor laser device, and the step of forming the second semiconductor layer includes forming a second region on the first region of one surface of the second substrate. The step of forming a third semiconductor laser element includes a step of forming a semiconductor layer, and a step of forming a third light emitting point that emits a laser beam of a third wavelength in a second region of one surface of the second substrate. Forming a third semiconductor layer having, and forming fifth and sixth electrodes on a region of the second substrate and on the third semiconductor layer on the opposite side of the third semiconductor layer, respectively. May be included.
この場合、第2の半導体レーザ素子および第3の半導体レーザ素子がそれぞれ第1の半導体レーザ素子上に積層された構造の集積型半導体レーザ素子が形成される。これにより、集積型半導体レーザ素子から第1、第2および第3の波長のレーザ光を出射することができる。 In this case, an integrated semiconductor laser element having a structure in which the second semiconductor laser element and the third semiconductor laser element are respectively stacked on the first semiconductor laser element is formed. As a result, the laser light having the first, second and third wavelengths can be emitted from the integrated semiconductor laser element.
さらに、第2の基板上に第2の半導体レーザ素子および第3のレーザ素子が一体的に形成される。それにより、第1の半導体レーザ素子の凸部および凹部の一方を第2の半導体レーザ素子の凹部および凸部の他方に嵌合させることにより、第1および第2の半導体レーザ素子の水平方向への位置ずれを防止することができるとともに、第3の半導体レーザ素子の水平方向への位置ずれをも防止することができる。 Further, the second semiconductor laser element and the third laser element are integrally formed on the second substrate. Thereby, one of the convex portion and the concave portion of the first semiconductor laser element is fitted to the other of the concave portion and the convex portion of the second semiconductor laser element, thereby moving the first and second semiconductor laser elements in the horizontal direction. Can be prevented, and also the displacement of the third semiconductor laser element in the horizontal direction can be prevented.
さらに、第1の半導体レーザ素子上に絶縁膜を介して第2および第3の半導体レーザ素子が積層されるので、第2、第4および第6の電極が電気的に分離される。これにより、第1、第3および第5の電極を共通電極として第2、第4および第6の電極に任意の電圧を印加することができる。また、第2、第4および第6の電極を共通電極として第1、第3および第5の電極に任意の電圧を印加することもできる。さらに、第1、第2、第3、第4、第5および第6の電極を任意の態様で接続することもできる。また、第1、第2、第3、第4、第5および第6の電極にそれぞれ任意の電圧を印加することもができる。このように、第1、第2および第3の半導体レーザ素子への電圧の印加方法の自由度が高くなる。その結果、集積型半導体レーザ装置の使用方法が多様化される。 Furthermore, since the second and third semiconductor laser elements are stacked on the first semiconductor laser element via an insulating film, the second, fourth and sixth electrodes are electrically separated. Thereby, an arbitrary voltage can be applied to the second, fourth and sixth electrodes with the first, third and fifth electrodes as common electrodes. In addition, any voltage can be applied to the first, third and fifth electrodes with the second, fourth and sixth electrodes as common electrodes. Furthermore, the first, second, third, fourth, fifth and sixth electrodes can be connected in any manner. Also, any voltage can be applied to each of the first, second, third, fourth, fifth and sixth electrodes. As described above, the degree of freedom in applying the voltage to the first, second, and third semiconductor laser elements is increased. As a result, the method of using the integrated semiconductor laser device is diversified.
(12)
集積型半導体レーザ素子の製造方法は、第1の半導体レーザ素子の凸部および凹部の一方を第2の半導体レーザ素子の凹部および凸部の他方に嵌合させた状態で、第1の半導体レーザ素子、第2の半導体レーザ素子および第3の半導体レーザ素子を同時に劈開する工程をさらに含んでもよい。
(12)
The manufacturing method of the integrated semiconductor laser device includes the first semiconductor laser in a state where one of the convex portion and the concave portion of the first semiconductor laser element is fitted to the other of the concave portion and the convex portion of the second semiconductor laser element. A step of simultaneously cleaving the element, the second semiconductor laser element, and the third semiconductor laser element may be further included.
これにより、第1の半導体レーザ素子と第2および第3の半導体レーザ素子とを積層する際の第1の半導体レーザ素子と第2および第3の半導体レーザ素子との水平方向の位置ずれを防止することができるので、第1の半導体レーザ素子、第2の半導体レーザ素子および第3の半導体レーザ素子の共振器端面(光出射面)を劈開により形成する際に第1、第2および第3の半導体レーザ素子の劈開方向が互いにずれるのを防止することができる。したがって、第1、第2および第3の半導体レーザ素子の劈開性を向上させることができる。その結果、レーザ光の特性を向上させることができる。 This prevents the horizontal displacement between the first semiconductor laser element and the second and third semiconductor laser elements when the first semiconductor laser element and the second and third semiconductor laser elements are stacked. Therefore, the first, second, and third semiconductor laser elements, the second semiconductor laser element, and the third semiconductor laser element can be formed by cleaving to form the cavity end faces (light emitting surfaces). It is possible to prevent the cleavage directions of the semiconductor laser elements from deviating from each other. Therefore, the cleavage property of the first, second and third semiconductor laser elements can be improved. As a result, the characteristics of the laser beam can be improved.
本発明によれば、レーザ光の特性が向上されるとともに、光軸調整にかかるコストが低減されかつ電圧の印加方法の自由度が高くなる。 According to the present invention, the characteristics of laser light are improved, the cost for adjusting the optical axis is reduced, and the degree of freedom in applying a voltage is increased.
以下、本発明の実施の形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(1)第1の実施の形態
(a)集積型半導体レーザ素子の全体の概略構造
図1(a)は本発明の第1の実施の形態に係る集積型半導体レーザ素子の構造を示す概略断面図であり、図1(b)は図1(a)の上面を示す平面図である。図1(a)は図1(b)の100−100線断面図である。図1(a)および図1(b)を参照して、第1の実施の形態に係る集積型半導体レーザ素子の構造について説明する。
(1) First embodiment (a) Overall schematic structure of integrated semiconductor laser device FIG. 1A is a schematic cross-sectional view showing the structure of an integrated semiconductor laser device according to a first embodiment of the present invention. FIG. 1B is a plan view showing the upper surface of FIG. FIG. 1A is a cross-sectional view taken along line 100-100 in FIG. With reference to FIGS. 1A and 1B, the structure of the integrated semiconductor laser device according to the first embodiment will be described.
図1において、後述するn型GaN基板1の表面に平行でかつ互いに直交する2方向をX方向およびY方向と定義し、X方向およびY方向に垂直な方向をZ方向と定義する。
In FIG. 1, two directions parallel to and perpendicular to the surface of an n-
第1の実施の形態に係る集積型半導体レーザ素子は、図1(a)に示すように、位置合わせ用の凸部を有する青紫色のレーザ光を出射する半導体レーザ素子(以下、青紫色レーザ素子と呼ぶ)110と、位置合わせ用の凹部を有する赤色のレーザ光を出射する半導体レーザ素子(以下、赤色レーザ素子と呼ぶ)120とがZ方向に積層(集積化)された構造を有する。 As shown in FIG. 1A, the integrated semiconductor laser device according to the first embodiment is a semiconductor laser device that emits blue-violet laser light having a convex portion for alignment (hereinafter, blue-violet laser). 110) and a semiconductor laser element (hereinafter, referred to as a red laser element) 120 that emits red laser light having a concave portion for alignment are stacked (integrated) in the Z direction.
(b)青紫色レーザ素子110の構造
まず、図1の青紫色レーザ素子110の構造について説明する。図2は図1の青紫色レーザ素子110の詳細断面図である。図2に示すように、n型GaN基板1上に、約2.5μmの厚みを有するn型AlGaNからなるn型クラッド層2が形成されている。n型クラッド層2上には、約70nmの厚みを有する活性層3が形成されている。この活性層3は、アンドープのInGaNからなる複数の井戸層と、アンドープのInGaNからなる複数の障壁層とが交互に積層されたMQW(多重量子井戸:Multiple Quantum Well)構造を有する。
(B) Structure of Blue-
活性層3上には、約80nmの厚みを有するアンドープのInGaNからなる光ガイド層4が形成されている。光ガイド層4上には、約20nmの厚みを有するアンドープのAlGaNからなるキャップ層5が形成されている。
On the
キャップ層5上には、平坦部と、その上の凸部とを有するp型AlGaNからなるp型クラッド層6が形成されている。このp型クラッド層6の平坦部の厚みは、約50nmであり、凸部の平坦部の上面からの高さは、約350nmである。p型クラッド層6の凸部上には、約3nmの厚みを有するp型InGaNからなるp型コンタクト層7が形成されている。このp型コンタクト層7とp型クラッド層6の凸部とによって、リッジ部8が構成されている。
On the cap layer 5, a p-type cladding layer 6 made of p-type AlGaN having a flat portion and a convex portion thereon is formed. The thickness of the flat portion of the p-type cladding layer 6 is about 50 nm, and the height from the upper surface of the flat portion of the convex portion is about 350 nm. A p-
ここで、第1の実施の形態では、リッジ部8は、下端の幅よりも上端の幅が小さくなるようなテーパ形状の側面を有する。なお、リッジ部8の側面と活性層3の上面とがなす角度θ1は、約70°である。また、リッジ部8の上端の幅は、約1.5μmである。また、リッジ部8は、図1(b)に示す光出射面(劈開面)102と直交する方向(Y方向)に延びるストライプ状(細長状)に形成されている。
Here, in the first embodiment, the
また、図2に示すように、リッジ部8の下方の活性層3の部分が、青紫色レーザ素子110の発光点13となる。
Further, as shown in FIG. 2, the portion of the
また、リッジ部8の側面およびp型クラッド層6の平坦部の上面を覆うように、約200nmの厚みを有するSiO2 膜からなる電流ブロック層9が形成されている。電流ブロック層9上には、リッジ部8(p型コンタクト層7)の上面に接触するように、p側電極10が形成されている。このp側電極10は、n型GaN基板1側から順に、約100nmの厚みを有するPd層と、約1μmの厚みを有するAu層とからなる。
A
これにより、リッジ部8を含む位置合わせ用の凸部18が構成されている。位置合わせ用の凸部18の高さ(p型クラッド層6の平坦部の上面上に位置するp側電極10の上面からリッジ部8の上面上に位置するp側電極10の上面までの高さ)H1は、約153nmとなる。
Thereby, the
また、n型GaN基板1の裏面上には、n側電極11が形成されている。このn側電極11は、n型GaN基板1側から順に、約6nmの厚みを有するAl層と、約10nmの厚みを有するPd層と、約300nmの厚みを有するAu層とからなる。以下、n型クラッド層2、活性層3、光ガイド層4、キャップ層5およびp型クラッド層6を素子構成層aと呼ぶ。
An n-
(c)赤色レーザ素子120の構造
次に、図1の赤色レーザ素子120の構造について説明する。図3は図1の赤色レーザ素子120の詳細断面図である。
(C) Structure of
図3に示すように、n型GaAs基板21上に、約300nmの厚みを有するn型GaInPからなるn型バッファ層22が形成されている。n型バッファ層22上には、約2μmの厚みを有するn型AlGaInPからなるn型クラッド層23が形成されている。n型クラッド層23上には、約60nmの厚みを有する活性層24が形成されている。この活性層24は、アンドープのGaInPからなる複数の井戸層と、アンドープのAlGaInPからなる複数の障壁層とが交互に積層されたMQW構造を有する。
As shown in FIG. 3, an n-
活性層24上には、約300nmの厚みを有するp型AlGaInPからなるp型第1クラッド層25が形成されている。p型第1クラッド層25上の所定領域には、約1.2μmの厚みを有するp型AlGaInPからなる凸状のp型第2クラッド層26が形成されている。p型第2クラッド層26上には、約100nmの厚みを有するp型GaInPからなるp型中間層27が形成されている。
A p-type
p型中間層27上には、約300nmの厚みを有するp型GaAsからなるp型コンタクト層28が形成されている。このp型コンタクト層28と、p型中間層27と、p型第2クラッド層26とによって、下端から上端に向かって幅が小さくなるテーパ形状の側面を有するリッジ部29が構成されている。このリッジ部29の側面と活性層24(p型第1クラッド層25)の表面とがなす角度θ2は、約60°である。また、リッジ部29の上端の幅は、約2.7μmである。
A p-
また、リッジ部29は、図1(b)に示す光出射面(劈開面)102と直交する方向(Y方向)に延びるストライプ状(細長状)に形成されている。そして、図3に示すように、リッジ部29の下方の活性層24の部分が、赤色レーザ素子120の発光点34となる。
The
ここで、第1の実施の形態では、p型第1クラッド層25上に、リッジ部29の側面を覆うように、リッジ部29の高さ(約1.6μm)よりも大きい厚み(約2μm)を有するn型電流ブロック層30が形成されている。このn型電流ブロック層30は、リッジ部29の表面が露出する開口部30aを有する。また、n型電流ブロック層30の開口部30aは、底部の幅(リッジ部29の上端の幅(約2.7μm))よりも上端の幅(約3μm)が大きくなるようなテーパ形状の内側面を有する。
Here, in the first embodiment, a thickness (about 2 μm) larger than the height (about 1.6 μm) of the
なお、n型電流ブロック層30の開口部30aの内側面と活性層24の表面とがなす角度θ3は、約70°である。また、n型電流ブロック層30の開口部30aは、図1(b)に示すように、リッジ部29に沿ってY方向に延びるストライプ状(細長状)に形成されている。また、n型電流ブロック層30は、n型GaAs基板21側から順に、n型AlInP層と、n型GaAs層とからなる。
The angle θ3 formed by the inner surface of the
また、n型電流ブロック層30(p型コンタクト層28)上の開口部30aを含む領域に約0.3μmの厚みを有するp側電極31が形成されている。このp側電極31は、n型GaAs基板21側から順に、AuZn層と、Pt層と、Au層とからなる。n型電流ブロック層30の開口部30aを覆うp側電極31に位置合わせ用の凹部38が形成される。これにより、位置合わせ用の凹部38の深さ(n型電流ブロック層30の上面からp型コンタクト層28上面までの深さに相当)D1は、約400nmとなる。すなわち、位置合わせ用の凹部38の深さD1(約400nm)は、位置合わせ用の凸部18の高さH1(153nm)よりも大きい。
A p-
また、n型GaAs基板21の裏面上には、約1μmの厚みを有するn側電極32が形成されている。このn側電極32は、n型GaAs基板21側から順に、AuGe層と、Ni層と、Au層とからなる。以下、n型バッファ層22、n型クラッド層23、活性層24、p型第1クラッド層25、p型第2クラッド層26、p型中間層27およびp型コンタクト層28を素子構成層bと呼ぶ。
An n-
(d)集積型半導体レーザ素子の全体の詳細構造
ここで、図1を参照しながら本実施の形態に係る集積型半導体レーザ素子の全体の構成について説明する。
(D) Overall Detailed Structure of Integrated Semiconductor Laser Element Here, the overall configuration of the integrated semiconductor laser element according to the present embodiment will be described with reference to FIG.
図1(a)に示すように、図2の構造を有する青紫色レーザ素子110上に絶縁膜12、およびAu−Snからなる半田層115a,115bを形成した後、図2の青紫色レーザ素子110の位置合わせ用の凸部18が図3の赤色レーザ素子120の位置合わせ用の凹部38に嵌合するように青紫色レーザ素子110と赤色レーザ素子120とが接合される。この場合、赤色レーザ素子120の接合面上に絶縁膜33が形成されている。
As shown in FIG. 1A, after forming the insulating
青紫色レーザ素子110のn側電極11は、導電性サブマウント500上に接合される。また、半田層115aと半田層115bとは絶縁膜12,33により互いに電気的に分離されている。
The n-
青紫色レーザ素子110の発光点13と、赤色レーザ素子120の発光点34とは、半導体層の積層方向(Z方向)における同一線上に配置されている。また、上記したように、赤色レーザ素子120の位置合わせ用の凹部38の深さD1(約400nm)は、青紫色レーザ素子110の位置合わせ用の凸部18の高さH1(153nm)よりも大きいため、青紫色レーザ素子110の位置合わせ用の凸部18の上面と、赤色レーザ素子120の位置合わせ用の凹部38の底面との間隔は、青紫色レーザ素子110の位置合わせ用の凸部18以外の領域と、赤色レーザ素子120の位置合わせ用の凹部38以外の領域との間隔よりも大きくなる。
The
また、n型GaAs基板21、素子構成層b、n型電流ブロック層30およびp側電極31を貫通する円形状の貫通孔120aおよび貫通孔120bが形成されている。この貫通孔120aおよび貫通孔120bは、n側電極32側の直径が数十μmであり、n側電極32側の直径よりもp側電極31側の直径が小さくなるようなテーパ形状の内側面を有する。
In addition, circular through-
貫通孔120aの内側面および貫通孔120bの内側面からn側電極32の一部領域上に延びるように、約200nmの厚みを有するSiO2 膜からなる絶縁膜35が形成されている。
An insulating
貫通孔120aの内側面およびn側電極32上の絶縁膜35上の領域には、半田層115aに電気的に接続されるように、約0.3μmの厚みを有する外部接続用電極36aが形成されている。また、貫通孔120bの内側面およびn側電極32上の絶縁膜35上の領域には、半田層115bに電気的に接続されるように、上記外部接続用電極36aと同様の外部接続用電極36bが形成されている。この外部接続用電極36aおよび外部接続用電極36bは、n型GaAs基板21側から順に、Ti層と、Pt層と、Au層とからなる。
An
また、n側電極32には金線等からなるワイヤ122aの一端がボンディングされ、ワイヤ122aの他端は導電性サブマウント500にボンディングされている。外部接続用電極36aにはワイヤ122bがボンディングされ、外部接続用電極36b上にはワイヤ122cがボンディングされている。
One end of a
この場合、赤色レーザ素子110のp側電極31は半田層115aを介して外部接続用電極36aに電気的に接続されている。青紫色レーザ素子110のp側電極10は、半田層115bを介して外部接続用電極36bに電気的に接続されている。
In this case, the p-
(e)第1の実施の形態の効果
第1の実施の形態では、上記のように、位置合わせ用の凸部18を位置合わせ用の凹部38に嵌め込むことによって、その位置合わせ用の凸部18と凹部38との嵌め合わせにより、青紫色レーザ素子110と赤色レーザ素子120とを積層する際の青紫色レーザ素子110および赤色レーザ素子120の水平方向(図1(a)X方向)の位置ずれを防止することができる。これにより、青紫色レーザ素子110からの出射光の光軸と赤色レーザ素子120からの出射光の光軸とが水平方向(図1(a)のX方向)にずれることを防止することができるので、集積型半導体レーザ素子の出射光を光学系(レンズおよびミラー等)に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。したがって、光軸調整にかかるコストを低減することができる。
(E) Effects of the First Embodiment In the first embodiment, as described above, the alignment
また、青紫色レーザ素子110と赤色レーザ素子120とを積層する際の青紫色レーザ素子110および赤色レーザ素子120の水平方向(図1(a)のX方向)の位置ずれを防止することができるので、青紫色レーザ素子110および赤色レーザ素子120の劈開方向が互いにずれることを防止することができる。これにより、青紫色レーザ素子110と赤色レーザ素子120とを貼り合せた後に共振器端面である光出射面を形成するために青紫色レーザ素子110および赤色レーザ素子120を同時に劈開する際の劈開性を向上させることができる。その結果、光出射面(劈開面)102から出射されるレーザ光の特性を向上させることができる。
Further, it is possible to prevent the positional deviation of the blue-
さらに、青紫色レーザ素子110のp側電極10および赤色レーザ素子120のp側電極31は絶縁膜12および絶縁膜33を介し電気的に分離されている。それにより、青紫色レーザ素子110のn側電極11および赤色レーザ素子120のn側電極32を共通電極とすることができる。この場合、青紫色レーザ素子110のp側電極10および赤色レーザ素子120のp側電極31にはそれぞれ任意の電圧を印加することができる。
Further, the p-
また、外部接続用電極36aと外部接続用電極36bとをワイヤで接続し、赤色レーザ素子120のn側電極32および導電性サブマウント500にそれぞれワイヤをボンディングすることにより、青紫色レーザ素子110のp側電極10および赤色レーザ素子120のp側電極31を共通電極とすることができる。この場合、青紫色レーザ素子110のn側電極11および赤色レーザ素子120のn側電極32に、それぞれ任意の電圧を印加することができる。
Further, the
さらに、青紫色レーザ素子110のp側電極10と赤色レーザ素子120のn側電極32とを電気的に接続することもでき、青紫色レーザ素子110のn側電極11と赤色レーザ素子120のp側電極31とを電気的に接続することもできる。
Further, the p-
また、第1の実施の形態では、青紫色レーザ素子110の発光点13と赤色レーザ素子120の発光点34とを、半導体層の積層方向(図1(a)のZ方向)の同一線上に配置することによって、青紫色レーザ素子110の発光点13と赤色レーザ素子120の発光点34とが2方向(半導体層の積層方向(図1(a)のZ方向)および水平方向(図1(a)のX方向))にずれる場合に比べて、青紫色レーザ素子110の発光点13と赤色レーザ素子120の発光点34との間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系(レンズおよびミラー等)に入射させて使用する際に、青紫色レーザ素子110の発光点13および赤色レーザ素子120の発光点34の一方から出射される光が光学系の所定領域に入射するように光軸を調整する場合に、青紫色レーザ素子110の発光点13および赤色レーザ素子120の発光点34の他方から出射される光が光学系の所定領域から大きく外れた領域に入射することを防止することができる。その結果、光学系に対する光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
In the first embodiment, the
また、第1の実施の形態では、青紫色レーザ素子110の位置合わせ用の凸部18(リッジ部8)を、光出射面102と直交する方向(図1(b)のY方向)に延びるようにストライプ状(細長状)に形成するとともに、赤色レーザ素子120の位置合わせ用の凹部38(n型電流ブロック層30の開口部30a)を、光出射面102と直交する方向(図1(b)のY方向)に延びるよりにストライプ状(細長状)に形成することによって、位置合わせ用の凸部18と位置合わせ用の凹部38とが嵌合されている領域が光出射面102と直交する方向(図1(b)のY方向)に長くなる。これにより、青紫色レーザ素子110と赤色レーザ素子120とを積層する際の青紫色レーザ素子110および赤色レーザ素子120の水平方向(図1(b)のX方向)の位置ずれを防止することができる。
In the first embodiment, the convex portion 18 (ridge portion 8) for alignment of the blue-
また、第1の実施の形態では、青紫色レーザ素子110の位置合わせ用の凸部18を、下端の幅よりも上端の幅が小さくなるようなテーパ形状を有するように形成するとともに、赤色レーザ素子120の凹部38を、上端の幅よりも下端の幅が小さくなるようなテーパ形状を有するように形成することによって、容易に位置合わせ用の凸18部を位置合わせ用の凹部38に嵌め込むことができる。
In the first embodiment, the alignment
また、第1の実施の形態では、青紫色レーザ素子110の位置合わせ用の凸部18と赤色レーザ素子120の位置合わせ用の凹部38とを、半田層115aおよび半田層115bを介して接合することによって、青紫色レーザ素子110の位置合わせ用の凸部18と、赤色レーザ素子120の位置合わせ用の凹部38とを半田層115aおよび半田層115bにより容易に接合することができる。
In the first embodiment, the alignment
また、第1の実施の形態では、青紫色レーザ素子110の位置合わせ用の凸部18の上面と、赤色レーザ素子120の位置合わせ用の凹部38の底面との間隔を、青紫色レーザ素子110の位置合わせ用の凸部18以外の領域と、赤色レーザ素子120の位置合わせ用の凹部38以外の領域との間隔よりも大きくすることによって、青紫色レーザ素子110の位置合わせ用の凸部18以外の領域と、赤色レーザ素子120の位置合わせ用の凹部38以外の領域とが接触したとしても、位置合わせ用の凸部18の上面と、位置合わせ用の凹部38の底面とが接触することを防止することができる。これにより、青紫色レーザ素子110の位置合わせ用の凸部18と赤色レーザ素子120の位置合わせ用の凹部38とを接合する際に、リッジ部8,29に応力が加わることを防止することができる。
In the first embodiment, the distance between the upper surface of the alignment
また、第1の実施の形態では、赤色レーザ素子120のn型電流ブロック層30が、良好な放熱特性を有するn型GaAsからなるので、集積型半導体レーザ素子の放熱特性を向上させることができる。
In the first embodiment, since the n-type
(f)集積型半導体レーザ素子の製造方法
図4〜図7および図9〜図13は、図1の集積型半導体レーザ素子の製造方法を説明するための工程断面図である。次に、図1〜図13を参照して、第1の実施の形態による集積型半導体レーザ素子の製造方法について説明する。図8は青紫色レーザ素子110のn側電極およびp側電極をそれぞれ示す平面図である。
(F) Manufacturing Method of Integrated Semiconductor Laser Device FIGS. 4 to 7 and FIGS. 9 to 13 are process cross-sectional views for explaining the manufacturing method of the integrated semiconductor laser device of FIG. Next, with reference to FIGS. 1-13, the manufacturing method of the integrated semiconductor laser element by 1st Embodiment is demonstrated. FIG. 8 is a plan view showing the n-side electrode and the p-side electrode of the blue-
この第1の実施の形態では、図4(a)〜図7(j)に示す工程により、青紫色レーザ素子110を形成するとともに、図9(a)〜図12(m)に示す工程により、赤色レーザ素子120を形成する。
In the first embodiment, the blue-
(f−1)青紫色レーザ素子110の形成方法
青紫色レーザ素子110を形成する際には、まず、図4(a)に示すように、n型GaN基板1上に、素子構成層aを形成する(図2参照)。具体的には、MOCVD(有機金属化学的気相堆積:Metal Organic Chemical Vapor Deposition)法を用いて、約400μmの厚みを有するn型GaN基板1上に、約2.5μmの厚みを有するn型AlGaNからなるn型クラッド層2を成長させた後、n型クラッド層2上に、約70nmの厚みを有する活性層3を成長させる。なお、活性層3を成長させる際には、アンドープのInGaNからなる複数の井戸層と、アンドープのInGaNからなる複数の障壁層とを交互に成長させる。これにより、n型クラッド層2上に、複数の井戸層と複数の障壁層とが交互に積層されたMQW構造を有する活性層3が形成される。
(F-1) Method for Forming Blue-
次に、活性層3上に、約80nmの厚みを有するアンドープのInGaNからなる光ガイド層4および約20nmの厚みを有するアンドープのAlGaNからなるキャップ層5を順次成長させる。この後、キャップ層5上に、約400nmの厚みを有するp型AlGaNからなるp型クラッド層6を成長させる。このようにして、n型GaN基板1上に素子構成層aが形成される。素子構成層a上に、約3nmの厚みを有するp型InGaNからなるp型コンタクト層7を成長させる。
Next, an optical guide layer 4 made of undoped InGaN having a thickness of about 80 nm and a cap layer 5 made of undoped AlGaN having a thickness of about 20 nm are sequentially grown on the
次に、図4(b)に示すように、プラズマCVD法を用いて、p型コンタクト層7上に、約240nmの厚みを有するSiO2 膜14を形成する。この後、SiO2 膜14上において後の工程でリッジ部8(図1(a)参照)を形成すべき領域に、約1.5μmの幅を有するストライプ状(細長状)のレジスト15を形成する。
Next, as shown in FIG. 4B, an SiO 2 film 14 having a thickness of about 240 nm is formed on the p-
次に、図4(c)に示すように、CF4 系ガスによるRIE(反応性イオンエッチング:Reactive Ion Etching)法を用いて、レジスト15をマスクとして、SiO2 膜14をエッチングする。この後、レジスト15を除去する。 Next, as shown in FIG. 4C, the SiO 2 film 14 is etched using the resist 15 as a mask by RIE (Reactive Ion Etching) using CF 4 gas. Thereafter, the resist 15 is removed.
次に、図5(d)に示すように、塩素系ガスによるRIE法を用いて、SiO2膜14をマスクとして、p型コンタクト層7の上面から素子構成層a内のp型クラッド層6(図2参照)の途中の深さ(p型クラッド層6の上面から約350nmの深さ)までをエッチングする。これにより、p型クラッド層6の凸部とp型コンタクト層7とによって構成されるリッジ部8が形成される。この際、リッジ部8は、下端の幅よりも上端の幅が小さくなるようなテーパ形状の側面を有するように形成される。なお、リッジ部8の側面と活性層3(p型クラッド層6)の上面とがなす角度θ1は、約70°となり、リッジ部8の上端の幅は、約1.5μmとなる。また、リッジ部8は、図1(b)に示したように、光出射面102と直交する方向に延びるストライプ状(細長状)に形成される。そして、このリッジ部8が、位置合わせ用の凸部18となる。この後、SiO2 膜14を除去する。
Next, as shown in FIG. 5D, the p-type cladding layer 6 in the element constituent layer a is formed from the upper surface of the p-
次に、図5(e)に示すように、プラズマCVD法を用いて、p型コンタクト層7および素子構成層aの全面を覆うように、約200nmの厚みを有するSiO2 膜からなる電流ブロック層9を形成する。この後、電流ブロック層9の全面を覆うレジスト16を形成する。
Next, as shown in FIG. 5E, a current block made of a SiO 2 film having a thickness of about 200 nm so as to cover the entire surface of the p-
次に、図5(f)示すように、酸素ガスによるプラズマエッチング技術を用いて、レジスト16を全域に渡ってエッチング(エッチバック)することにより薄膜化して、リッジ部8の上面上に位置する電流ブロック層9の表面を露出させる。この後、CF4 系ガスによるRIE法を用いて、レジスト16をマスクとして、リッジ部8の上面上に位置する電流ブロック層9をエッチングする。これにより、図5(g)に示すように、リッジ部8の上面が露出される。この後、レジスト16を除去する。
Next, as shown in FIG. 5 (f), the resist 16 is etched (etched back) over the entire area by using a plasma etching technique using oxygen gas to be thinned and positioned on the upper surface of the
次に、図5(h)に示すように、電子ビーム蒸着法を用いて、電流ブロック層9上に、リッジ部8(p型コンタクト層7)の上面に接触するように、p側電極10を形成する。この際、約100nmの厚みを有するPd層と、約1μmの厚みを有するAu層とを順次形成する。これにより、位置合わせ用の凸部18の高さ(p型クラッド層6の平坦部の上面上に位置するp側電極10の上面からリッジ部8の上面上に位置するp側電極10の上面までの高さ)H1が、約153nmとなる。
Next, as shown in FIG. 5H, the p-
この場合、図8(a)に示すように、n型GaN基板1の光出射面102(図1(b)参照)と平行な端面1a側に位置するp側電極10の端部を、n型GaN基板1の端面1aから所定の間隔を隔てた領域に配置する。
In this case, as shown in FIG. 8A, the end of the p-
次に、図6(i)に示すように、リッジ部8の上面からn型GaN基板1の裏面までの厚みが約150μmになるまでn型GaN基板1の裏面を研磨する。また、プラズマCVD法を用いて、リッジ部8上を除くp側電極10の一部領域が露出するようにp側電極10上に約200nmの厚みを有するSiO2 膜からなる絶縁膜12を形成する。
Next, as shown in FIG. 6 (i), the back surface of the n-
次に、図7(j)に示すように、電子ビーム蒸着法を用いて、n型GaN基板1の裏面上に、n側電極11を形成する。この際、約6nmの厚みを有するAl層と、約10nmの厚みを有するPd層と、約300nmの厚みを有するAu層とを順次形成する。このようにして、第1の実施の形態の青紫色レーザ素子110が形成される。
Next, as shown in FIG. 7J, an n-
この場合、図8(b)に示すように、n型GaN基板1の光出射面102(図1(b)参照)と平行な端面1a側に位置するn側電極11の端部を、n型GaN基板1の端面1aから所定の間隔を隔てた領域に配置する。これにより、図8(a)および図8(b)に示したように、p側電極10およびn側電極11が形成されていない領域が、青紫色レーザ素子110と赤色レーザ素子120とを積層する際に、青紫色レーザ素子110のリッジ部8を上方または下方から目視により認識することが可能な透明領域111となる。
In this case, as shown in FIG. 8B, the end of the n-
この後、図7(j)に示すように、リッジ部8を含む絶縁膜12上の領域に半田層115aを形成するとともに、露出したp側電極10上に半田層115bを形成する。
Thereafter, as shown in FIG. 7 (j), a
(f−2)赤色レーザ素子120の形成方法
次に、赤色レーザ素子120を形成する際には、まず、図9(a)に示すように、n型GaAs基板21上に、素子構成層bを形成する(図3参照)。具体的には、MOCVD法を用いて、n型GaAs基板21上に、約300nmの厚みを有するn型GaInPからなるn型バッファ層22を成長させた後、n型バッファ層22上に、約2μmの厚みを有するn型AlGaInPからなるn型クラッド層23を成長させる。この後、n型クラッド層23上に、約60nmの厚みを有する活性層24を成長させる。なお、活性層24を成長させる際には、アンドープのGaInPからなる複数の井戸層と、アンドープのAlGaInPからなる複数の障壁層とを交互に成長させる。これにより、n型クラッド層23上に、複数の井戸層と複数の障壁層とが交互に積層されたMQW構造を有する活性層24が形成される。
(F-2) Method of Forming
次に、活性層24上に、約300nmの厚みを有するp型AlGaInPからなるp型第1クラッド層25および約1.2μmの厚みを有するp型AlGaInPからなるp型第2クラッド層26を順次成長させる。続いて、p型第2クラッド層26上に、約100nmの厚みを有するp型GaInPからなるp型中間層27を成長させた後、p型中間層27上に、約300nmの厚みを有するp型GaAsからなるp型コンタクト層28を成長させる。このようにして、素子構成層bが形成される。
Next, a p-type
次に、図9(b)に示すように、スパッタリング法、真空蒸着法または電子ビーム蒸着法を用いて、素子構成層b上に、約240nmの厚みを有するSiO2膜35を形成する。この後、SiO2 膜35上において後の工程でリッジ部29(図1(a)参照)を形成すべき領域に、約2.7μmの幅を有するストライプ状(細長状)のレジスト116を形成する。 Next, as shown in FIG. 9B, a SiO 2 film 35 having a thickness of about 240 nm is formed on the element constituent layer b by using a sputtering method, a vacuum evaporation method or an electron beam evaporation method. Thereafter, a striped (elongated) resist 116 having a width of about 2.7 μm is formed on the SiO 2 film 35 in a region where the ridge 29 (see FIG. 1A) is to be formed in a later step. To do.
次に、図9(c)に示すように、バッファードフッ酸によるウェットエッチング技術を用いて、レジスト116をマスクとして、SiO2 膜35をエッチングする。この後、レジスト116を除去する。 Next, as shown in FIG. 9C, the SiO 2 film 35 is etched using the resist 116 as a mask by using a wet etching technique using buffered hydrofluoric acid. Thereafter, the resist 116 is removed.
次に、図9(d)に示すように、酒石酸系エッチング液またはリン酸系エッチング液によるウェットエッチング技術を用いて、SiO2 膜35をマスクとして、素子構成層bのp型コンタクト層28の上面からp型第1クラッド層25の上面までをエッチングする(図3参照)。これにより、p型コンタクト層28と、p型中間層27と、p型第2クラッド層26とによって構成されるとともに、テーパ形状の側面を有するリッジ部29が形成される。なお、リッジ部29の側面と活性層24(p型第1クラッド層25)の上面とがなす角度θ2は、約60°となり、リッジ部29の上端部分の幅は、約2.7μmとなる。また、リッジ部29は、図1(b)に示したように、光出射面102と直交する方向に延びるストライプ状(細長状)に形成される。
Next, as shown in FIG. 9D, by using a wet etching technique using a tartaric acid-based etching solution or a phosphoric acid-based etching solution, using the SiO 2 film 35 as a mask, the p-
次に、図10(e)に示すように、MOCVD法を用いて、SiO2 膜35を選択成長マスクとして、素子構成層bの全面上に、約2μmの厚みを有するn型電流ブロック層30を形成する。この場合、n型AlInP層と、n型GaAs層とを順次形成する。n型電流ブロック層30は、素子構成層bの上面上に選択的に成長した後、SiO2 膜35を覆うように横方向に成長する。
Next, as shown in FIG. 10E, an n-type
次に、図10(f)に示すように、プラズマCVD法を用いて、リッジ部29の上方のストライプ状(細長状)の領域を除いて、n型電流ブロック層30上に約240nmの厚みを有するSiO2 膜37を形成する。次に、リン酸系エッチング液によるウェットエッチング技術を用いて、SiO2 膜37をマスクとして、リッジ部29の上面よりも上方に位置するn型電流ブロック層30をエッチングする。これにより、リッジ部29上のSiO2 膜35の上面が露出する開口部30aを有するn型電流ブロック層30が形成される。この際、n型電流ブロック層30の開口部30aは、上端の幅よりも下端の幅が小さくなるようなテーパ形状の内側面を有するように形成される。
Next, as shown in FIG. 10F, a thickness of about 240 nm is formed on the n-type
なお、n型電流ブロック層30の開口部30aの内側面と活性層24(p型コンタクト層28)の上面とがなす角度θ3は、約70°となる。また、n型電流ブロック層30の開口部30aの上端の幅は、約3μmとなり、下端の幅は、約2.7μmとなる。また、n型電流ブロック層30の開口部30aは、リッジ部29に沿ってストライプ状(細長状)に形成される。この後、SiO2 膜35,37を除去する。
The angle θ3 formed by the inner side surface of the
次に、図10(g)に示すように、電子ビーム蒸着法を用いて、開口部30aの底面上からn型電流ブロック層30上の一部領域上に延びるように約0.3μmの厚みを有するp側電極31を形成する。この際、AuZn層と、Pt層とを順次形成する。これにより、位置合わせ用の凹部38の深さ(電流ブロック層30の上面上に位置するp側電極31の上面からリッジ部29の上面上に位置するp側電極31の上面までの深さ)D1は、約400nmとなる。すなわち、位置合わせ用の凹部38の深さD1(約400nm)は位置合わせ用の凸部18の高さH1(153nm)(図1(a)参照)よりも大きくなる。
Next, as shown in FIG. 10G, a thickness of about 0.3 μm is formed so as to extend from the bottom surface of the
また、リッジ部29の上面からn型GaAs基板21の裏面までの厚みが約100μmになるまでn型GaAs基板21の裏面を研磨する。この後、電子ビーム蒸着法を用いて、n型GaAs基板21の裏面において後の工程で貫通孔120aおよび貫通孔120b(図1(a)参照)を形成すべき領域を除いて、約1μmの厚みを有するn側電極32を形成する。この際、AuGe層と、Ni層と、Au層とを順次形成する。
Further, the back surface of the n-
次に、図11(h)に示すように、プラズマCVD法を用いて、n型電流ブロック層30上のp側電極31と離間する領域上にSiO2 膜からなる絶縁膜33を形成する。
Next, as shown in FIG. 11H, an insulating
次に、図11(i)および図11(j)に示すように、塩素系ガスによるRIE法を用いて、n側電極32をマスクとして、n型GaAs基板21の裏面から、素子構成層b、n型電流ブロック層30およびp側電極31を貫通する円形状の貫通孔120aを形成する。同様にして、n型GaAs基板21の裏面から、素子構成層b、n型電流ブロック層30および絶縁膜33を貫通する円形状の貫通孔120bを形成する。この貫通孔120aおよび貫通孔120bは、n側電極32側の直径(数十μm)よりもp側電極31側の直径が小さくなるようなテーパ形状の内側面を有するように形成される。
Next, as shown in FIGS. 11 (i) and 11 (j), the element constituent layer b is formed from the back surface of the n-
次に、図12(k)に示すように、プラズマCVD法を用いて、貫通孔120aの内側面および貫通孔120bの内側面からそれぞれn側電極32の一部領域上に延びるように約200nmの厚みを有するSiO2 膜からなる絶縁膜35を形成する。
Next, as shown in FIG. 12 (k), the plasma CVD method is used to extend about 200 nm from the inner side surface of the through
次に、図12(l)に示すように、後の工程で外部接続用電極36aおよび外部接続用電極36b(図1(a),(b)参照)を形成すべき領域を除いて絶縁膜35上およびn側電極32上にレジスト40を形成する。この後、電子ビーム蒸着法を用いて、絶縁膜35およびレジスト40の全面に、約0.3μmの厚みを有する外部接続用電極36a,36bを形成する。この際、Ti層と、Pt層と、Au層とを順次形成する。この後、リフトオフ法によりレジスト40を除去する。
Next, as shown in FIG. 12 (l), the insulating film except for the region where the
これにより、図12(m)に示すように、外部接続用電極36aと外部接続用電極36bとが分離される。それにより、第1の実施の形態の赤色レーザ素子120が形成される。
As a result, as shown in FIG. 12 (m), the
(f−3)青紫色レーザ素子110と赤色レーザ素子120との接合方法
次に、図13を参照して、青紫色レーザ素子110と赤色レーザ素子120との接合方法について説明する。
(F-3) Joining Method of Blue-
図13に示すように、青紫色レーザ素子110の位置合わせ用の凸部18を下側に向けた状態で、赤色レーザ素子120の位置合わせ用の凹部38に嵌め込むことにより位置合わせを行う。この際、図8(a)および図8(b)に示した青紫色レーザ素子110の透明領域111から、位置合わせ用の凸部18と、位置合わせ用の凹部38とを目視しながら図13のZ方向に嵌め込む。
As shown in FIG. 13, the alignment is performed by fitting into the
そして、位置合わせ用の凸部18が位置合わせ用の凹部38に嵌め込まれた状態で、約280℃の温度条件下で熱処理することにより青紫色レーザ素子110上に形成されたAu−Snからなる半田層115a,115bを溶融する。この後、室温までの冷却過程で半田層115a,115bが固化することによって、青紫色レーザ素子110と赤色レーザ素子120とが絶縁膜12,33を介して半田層115a,115bにより接合される。
Then, it is made of Au—Sn formed on the blue-
この後、互いに接合された青紫色レーザ素子110と赤色レーザ素子120とを同時に劈開することにより光出射面102(図1(b)参照)を形成した後、個々の集積型半導体レーザ素子に分離する。最後に、図1(a)および図1(b)に示したように、赤色レーザ素子120のn側電極32、外部接続用電極36aおよび外部接続用電極36bの表面上にワイヤ122a,122b,122cをボンディングすることによって、集積型半導体レーザ素子が形成される。
Thereafter, the light emitting surface 102 (see FIG. 1B) is formed by simultaneously cleaving the blue-
(2)第2の実施の形態
(a)集積型半導体レーザ素子の全体の概略構造
図14(a)は本発明の第2の実施の形態に係る集積型半導体レーザ素子の構造を示す概略断面図であり、図14(b)は図14(a)の上面を示す平面図である。図14(a)は図14(b)の200−200線断面図である。図14(a)および図14(b)を参照して、第2の実施の形態に係る集積型半導体レーザ素子の構造について説明する。
(2) Second Embodiment (a) Overall Schematic Structure of Integrated Semiconductor Laser Element FIG. 14 (a) is a schematic cross section showing the structure of an integrated semiconductor laser element according to the second embodiment of the present invention. FIG. 14B is a plan view showing the upper surface of FIG. FIG. 14A is a sectional view taken along line 200-200 in FIG. The structure of the integrated semiconductor laser device according to the second embodiment will be described with reference to FIGS. 14 (a) and 14 (b).
第2の実施の形態による集積型半導体レーザ素子は、図14(a)に示すように、モノリシック型レーザ素子300と、青紫色レーザ素子110とが積層(集積化)された構造を有する。モノリシック型レーザ素子300は赤色レーザ素子120と赤外レーザ素子130とが同一基板上に一体的に形成された構造を有する。
As shown in FIG. 14A, the integrated semiconductor laser device according to the second embodiment has a structure in which a
図14の青紫色レーザ素子110は図2に示した青紫色レーザ素子110と同様の構造を有する。
The blue-
図14の赤色レーザ素子120は、以下に説明する赤外のレーザ光を出射する半導体レーザ素子(以下、赤外レーザ素子と呼ぶ)130と共通のn型GaAs基板51上に形成された点を除いて図3に示した赤色レーザ素子120と同様の構造を有する。
The
(b)赤外レーザ素子130の構造
次に、図14の赤外レーザ素子130の構造について説明する。図15は図14の赤外レーザ素子130の詳細断面図である。
(B) Structure of
図14に示すように、n型GaAs基板51上の赤色レーザ素子120(図14)が形成されている領域を除く所定領域に、約300nmの厚みを有するn型GaAsからなるn型バッファ層52が形成されている。n型バッファ層52上には、約2μmの厚みを有するn型AlGaAsからなるn型クラッド層53が形成されている。n型クラッド層53上には、約70nmの厚みを有する活性層54が形成されている。この活性層54はアンドープのAlGaAsからなる複数の井戸層と、アンドープのAlGaAsからなる複数の障壁層とが交互に積層されたMQW構造を有する。
As shown in FIG. 14, an n-
活性層54上には、約300nmの厚みを有するp型AlGaAsからなるp型第1クラッド層55が形成されている。p型第1クラッド層55上の所定領域には、約1.2μmの厚みを有するp型AlGaAsからなる凸状のp型第2クラッド層56が形成されている。p型第2クラッド層56上には、約100nmの厚みを有するp型GaAsからなるp型キャップ層57が形成されている。p型キャップ層57上には、約300nmの厚みを有するp型GaAsからなるp型コンタクト層58が形成されている。
A p-type
このp型コンタクト層58と、p型キャップ層57と、p型第2クラッド層56とによって、下端から上端に向かって幅が小さくなるテ−パ形状の側面を有するリッジ部59が構成されている。このリッジ部59の側面と活性層24(p型第1クラッド層25)の表面とがなす角度θ4は、約60°である。また、リッジ部59の上端の幅は、約2.7μmである。
The p-
また、リッジ部29は、図14(b)に示す光出射面(劈開面)202と直交する方向(Y方向)に延びるストライプ状(細長状)に形成されている。そして、図15に示すように、リッジ部59の下方の活性層54の部分が、赤外レーザ素子130の発光点64となる。
The
ここで、第2の実施の形態では、p型第1クラッド層55上に、リッジ部59の側面を覆うように、リッジ部59の高さ(約1.6μm)よりも大きい厚み(約2.0μm)を有するn型電流ブロック層60が形成されている。このn型電流ブロック層60は、リッジ部59の表面が露出する開口部60aを有する。また、n型電流ブロック層60の開口部60aは、底部の幅(リッジ部59の上端の幅(約2.7μm))よりも上端の幅(約3μm)が大きくなるようなテーパ形状の内側面を有する。
Here, in the second embodiment, a thickness (about 2 μm) larger than the height (about 1.6 μm) of the
なお、n型電流ブロック層60の開口部60aの内側面と活性層54の表面とがなす角度θ5は、約70°である。また、n型電流ブロック層60の開口部60aは、図14(b)に示すように、リッジ部59に沿ってY方向に延びるストライプ状(細長状)に形成されている。また、n型電流ブロック層60は、n型GaAs層からなる。
The angle θ5 formed by the inner surface of the
また、n型電流ブロック層60(p型コンタクト層58)上の開口部60aを含む領域に約0.3μmの厚みを有するp側電極61が形成されている。このp側電極61は、n型GaAs基板51側から順に、AuZn層と、Pt層と、Au層とからなる。n型電流ブロック層60の開口部60aを覆うp側電極61に位置合わせ用の凹部68が形成される。これにより、位置合わせ用の凹部68の深さ(n型電流ブロック層60の上面からp型コンタクト層58上面までの深さに相当)D2は、約400nmとなる。すなわち、赤外レーザ素子130の位置合わせ用の凹部68の深さD2(約400nm)は、位置合わせ用の凸部18の高さH1(153nm)よりも大きい。本実施の形態では、位置合わせ用の凹部68が青紫色レーザ素子110上のモノリシック型レーザ素子300の位置合わせに用いられる。
A p-
また、n型GaAs基板51の裏面上には、約1μmの厚みを有するn側電極62が形成されている。以下、n型バッファ層52、n型クラッド層53、活性層54、p型第1クラッド層55、p型第2クラッド層56、p型中間層57およびp型コンタクト層58を素子構成層cと呼ぶ。
An n-
(c)集積型半導体レーザ素子の全体の詳細構造
ここで、図14を参照しながら本実施の形態に係る集積型半導体レーザ素子の全体の構造について説明する。
(C) Overall Detailed Structure of Integrated Semiconductor Laser Element Here, the overall structure of the integrated semiconductor laser element according to the present embodiment will be described with reference to FIG.
青紫色レーザ素子110上に絶縁膜72およびAu−Snからなる半田層73a,73b,73cを形成し、赤外レーザ素子130上に絶縁膜63およびAu−Snからなる半田層73dを形成した後、青紫色レーザ素子110の位置合わせ用の凸部18が図15の赤外レーザ素子130の位置合わせ用の凹部68に嵌合するように青紫色レーザ素子110とモノリシック型レーザ素子300とが接合される。
After forming insulating
青紫色レーザ素子110のn側電極11は、導電性サブマウント1000上に接合される。また、半田層73a,73b,73cは絶縁膜63,72により互いに電気的に分離されている。半田層73dは半田層73aと一体化される。
The n-
青紫色レーザ素子110の発光点13と、赤外レーザ素子130の発光点64とは、半導体層の積層方向(Z方向)における同一線上に配置されている。また、上記したように、モノリシック型レーザ素子300の位置合わせ用の凹部68の深さD2(約400nm)は、青紫色レーザ素子110の位置合わせ用の凸部18の高さH1(153nm)よりも大きいため、青紫色レーザ素子110の位置合わせ用の凸部18の上面と、モノリシック型レーザ素子300の位置合わせ用の凹部68の底面との間隔は、青紫色レーザ素子110の位置合わせ用の凸部18以外の領域と、モノリシック型レーザ素子300の位置合わせ用の凹部38以外の領域との間隔よりも大きくなる。
The
また、n型GaAs基板51、素子構成層b、n型電流ブロック層60およびp側電極31を貫通する円形状の貫通孔220aと、n型GaAs基板51、素子構成層c、n型電流ブロック層60およびp側電極61を貫通する貫通孔220b,220cとが形成されている。この貫通孔220a,220b,220cは、n側電極62側の直径が数十μmであり、n側電極62側の直径よりもp側電極31,61側の直径が小さくなるようなテーパ形状の内側面を有する。
In addition, a circular through
貫通孔220a,220b,220cそれぞれの内側面からn側電極62の一部領域上に延びるように、約200nmの厚みを有するSiO2 膜からなる絶縁膜65が形成されている。
An insulating
貫通孔220aの内側面およびn側電極62上の絶縁膜65上の領域には、半田層73aに電気的に接続されるように、約0.3μmの厚みを有する外部接続用電極66aが形成されている。また貫通220bの内側面およびn側電極62上の絶縁膜65上の領域には、半田層73bに電気的に接続されるように、上記外部接続用電極66aと同様の外部接続用電極66bが形成されている。また貫通220cの内側面およびn側電極62上の絶縁膜65上の領域には、半田層73cに電気的に接続されるように、上記外部接続用電極66a,66bと同様の外部接続用電極66cが形成されているこの外部接続用電極66a,66b,66cは、n型GaAs基板51側から順に、Ti層と、Pt層と、Au層とからなる。
An
また、n側電極62には金線等からなるワイヤ222aの一端がボンディングされ、ワイヤ222aの他端は導電性サブマウント1000にボンディングされている。外部接続用電極66aにはワイヤ222bがボンディングされ、外部接続用電極66b上にはワイヤ222cがボンディングされ、外部接続用電極66c上にはワイヤ222dがボンディングされている。
One end of a
この場合、赤色レーザ素子120のp側電極31は半田層73aを介して外部接続用電極66aに電気的に接続されている。赤外レーザ素子130のp側電極61は半田層73bを介して外部接続用電極66bに電気的に接続されている。青紫色レーザ素子110のp側電極10は、半田層73cを介して外部接続用電極66cに電気的に接続されている。
In this case, the p-
(d)第2の実施の形態の効果
第2の実施の形態では、上記のように、位置合わせ用の凸部18を、位置合わせ用の凹部68に嵌め込むことによって、その位置合わせ用の凸部18と凹部68との嵌め合わせにより、青紫色レーザ素子110とモノリシック型レーザ素子300とを積層する際の青紫色レーザ素子110およびモノリシック型レーザ素子300の水平方向(図14(a)X方向)の位置ずれを防止することができる。これにより、青紫色レーザ素子110からの出射光の光軸と赤外レーザ素子130からの出射光の光軸とが水平方向(図14(a)のX方向)にずれることを防止することができるので、集積型半導体レーザ素子の出射光を光学系(レンズおよびミラー等)に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。したがって、光軸調整にかかるコストを低減することができる。
(D) Effects of the second embodiment In the second embodiment, as described above, the alignment
また、青紫色レーザ素子110とモノリシック型レーザ素子300とを積層する際の青紫色レーザ素子110およびモノリシック型レーザ素子300の水平方向(図14(a)のX方向)の位置ずれを防止することができるので、青紫色レーザ素子110およびモノリシック型レーザ素子300の劈開方向が互いにずれることを防止することができる。これにより、青紫色レーザ素子110とモノリシック型レーザ素子300とを貼り合せた後に共振器端面である光出射面を形成するために青紫色レーザ素子110および赤外レーザ素子130を同時に劈開する際の劈開性を向上させることができる。その結果、光出射面(劈開面)202から出射されるレーザ光の特性を向上させることができる。
Further, it is possible to prevent displacement of the blue-
さらに、青紫色レーザ素子110のp側電極10、赤色レーザ素子120のp側電極31および赤外レーザ素子130のp側電極61は絶縁膜72および絶縁膜63を介して電気的に分離されている。それにより、青紫色レーザ素子110のn側電極11およびモノリシック型レーザ素子300のn側電極62を共通電極とすることができる。この場合、青紫色レーザ素子110のp側電極10、赤色レーザ素子120のp側電極31および赤外レーザ素子130のp側電極61にはそれぞれ任意の電圧を印加することができる。
Further, the p-
また、外部接続用電極66aと外部接続用電極66bと外部接続用電極66cとをワイヤで接続し、モノリシック型レーザ素子300のn側電極62および導電性サブマウント1000にそれぞれワイヤをボンディングすることにより、青紫色レーザ素子110のp側電極10、赤色レーザ素子120のp側電極31および赤外レーザ素子130のp側電極61を共通電極とすることができる。この場合、青紫色レーザ素子110のn側電極11に任意の電圧を印加し、モノリシック型レーザ素子300のn側電極62にそれぞれ任意の電圧を印加することができる。
Further, the
また、第2の実施の形態では、青紫色レーザ素子110の発光点13と赤外レーザ素子130の発光点64とを、半導体層の積層方向(図14(a)のZ方向)の同一線上に配置することによって、青紫色レーザ素子110の発光点13と赤外レーザ素子130の発光点64とが2方向(半導体層の積層方向(図14(a)のZ方向)および水平方向(図14(a)のX方向))にずれる場合に比べて、青紫色レーザ素子110の発光点13と赤外レーザ素子130の発光点64との間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系(レンズおよびミラー等)に入射させて使用する際に、青紫色レーザ素子110の発光点13および赤外レーザ素子130の発光点64の一方から出射される光が光学系の所定領域に入射するように光軸を調整する場合に、青紫色レーザ素子110の発光点13および赤外レーザ素子130の発光点64の他方から出射される光が光学系の所定領域から大きく外れた領域に入射することを防止することができる。その結果、光学系に対する光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
In the second embodiment, the
また、第2の実施の形態では、青紫色レーザ素子110の位置合わせ用の凸部18(リッジ部8)を、光出射面202と直交する方向(図14(b)のY方向)に延びるようにストライプ状(細長状)に形成するとともに、モノリシック型レーザ素子300の位置合わせ用の凹部68(n型電流ブロック層60の開口部60a)を、光出射面202と直交する方向(図14(b)のY方向)に延びるよりにストライプ状(細長状)に形成することによって、位置合わせ用の凸部18と凹部68とが嵌合されている領域が光出射面202と直交する方向(図14(b)のY方向)に長くなる。これにより、青紫色レーザ素子110とモノリシック型レーザ素子300とを積層する際の青紫色レーザ素子110およびモノリシック型レーザ素子300の水平方向(図14(b)のX方向)の位置ずれを防止することができる。
In the second embodiment, the convex portion 18 (ridge portion 8) for alignment of the blue-
また、第2の実施の形態では、青紫色レーザ素子110の位置合わせ用の凸部18を、下端の幅よりも上端の幅が小さくなるようなテーパ形状を有するように形成するとともに、モノリシック型レーザ素子300の凹部68を、上端の幅よりも下端の幅が小さくなるようなテーパ形状を有するように形成することによって、容易に位置合わせ用の凸18部を位置合わせ用の凹部68に嵌め込むことができる。
In the second embodiment, the
また、第2の実施の形態では、青紫色レーザ素子110の位置合わせ用の凸部18とモノリシック型レーザ素子300の位置合わせ用の凹部68とを、半田層73a、半田層73bおよび半田層73cを介して接合することによって、青紫色レーザ素子110の位置合わせ用の凸部18と、モノリシック型レーザ素子300の位置合わせ用の凹部68とを半田層73a、半田層73bおよび半田層73cにより容易に接合することができる。
In the second embodiment, the alignment
また、第2の実施の形態では、青紫色レーザ素子110の位置合わせ用の凸部18の上面と、モノリシック型レーザ素子300の位置合わせ用の凹部68の底面との間隔を、青紫色レーザ素子110の位置合わせ用の凸部18以外領域と、モノリシック型レーザ素子300の位置合わせ用の凹部68以外の領域との間隔よりも大きくすることによって、青紫色レーザ素子110の位置合わせ用の凸部18以外の領域と、モノリシック型レーザ素子300の位置合わせ用の凹部68以外の領域とが接触したとしても、位置合わせ用の凸部18の上面と、位置合わせ用の凹部68の底面とが接触することを防止することができる。これにより、青紫色レーザ素子110の位置合わせ用の凸部18とモノリシック型レーザ素子300の位置合わせ用の凹部68とを接合する際に、リッジ部8,59に応力が加わることを防止することができる。
Further, in the second embodiment, the distance between the upper surface of the alignment
また、第2の実施の形態では、モノリシック型レーザ素子300のn型電流ブロック層60が、良好な放熱特性を有するn型GaAsからなるので、集積型半導体レーザ素子の放熱特性を向上させることができる。
In the second embodiment, since the n-type
(e)集積型半導体レーザ素子の製造方法
次に、第2の実施の形態による集積型半導体レーザ素子の製造方法について説明する。
(E) Manufacturing Method of Integrated Semiconductor Laser Device Next, a manufacturing method of the integrated semiconductor laser device according to the second embodiment will be described.
図16〜図22は、図14の集積型半導体レーザ素子の製造方法を説明するための工程断面図である。次に、図14〜図22を参照して、第2の実施の形態による集積型半導体レーザ素子の製造方法について説明する。 16 to 22 are process cross-sectional views for explaining a method of manufacturing the integrated semiconductor laser device of FIG. Next, with reference to FIGS. 14-22, the manufacturing method of the integrated semiconductor laser element by 2nd Embodiment is demonstrated.
第2の実施の形態では、図16(a)〜(c)に示す工程により、青紫色レーザ素子110を形成するともに、図17(a)〜図23(o)に示すプロセスにより、モノリシック型レーザ素子300を形成する。
In the second embodiment, the blue-
(e−1)青紫色レーザ素子110の形成方法
青紫色レーザ素子110を形成する際には、図4(a)〜図6(h)と同様の工程により図16(a)に示すp側電極10まで形成する。
(E-1) Method of forming blue-
次に、図16(b)に示すように、リッジ部8の上面からn型GaN基板1の裏面までの厚みが約150μmになるまでn型GaN基板1の裏面を研磨する。また、プラズマCVD法を用いて、リッジ部8上を除くp側電極10の一部領域が露出するようにp側電極10上に約200nmの厚みを有するSiO2 膜からなる絶縁膜72を形成する。
Next, as shown in FIG. 16B, the back surface of the n-
次に、図16(c)に示すように、電子ビーム蒸着法を用いて、n型GaN基板1の裏面上にn側電極11を形成する。この際、約6nmの厚みを有するAl層と、約10nmの厚みを有するPd層と、約300nmの厚みを有するAu層とを順次形成する。このようにして、青紫色レーザ素子110が形成される。
Next, as shown in FIG. 16C, an n-
この場合、図8(b)に示したように、n型GaN基板1の光出射面202(図14(b)参照)と平行な端面1a側に位貴するn側電極11の端部を、n型GaN基板1の端面1aから所定の間隔を隔てた領域に配置する。これにより、図8(a)および図8(b)に示したように、p側電極10およびn側電極11が形成されていない領域が、青紫色レーザ素子110とモノリシック型レーザ素子300とを積層する時に、青紫色レーザ素子110のリッジ部8を上方または下方から目視により認識することが可能な透明領域111となる。
In this case, as shown in FIG. 8B, the end portion of the n-
この後、絶縁膜72上の所定の領域に半田層73aおよび半田層73bをそれぞれ形成する。半田層73aはリッジ部を含まない領域に形成し、半田層73bはリッジ部を含む領域に形成する。また、露出したp側電極10上に半田層73cを形成する。
Thereafter, a
(e−2)モノリシック型レーザ素子300の形成方法
次に、モノリシック型レーザ素子300を形成する際には、まず、図17(a)に示すように、n型GaAs基板51上に素子構成層cを形成する。具体的には、MOCVD法を用いて、n型GaAs基板51上に、約300nmの厚みを有するn型GaAsからなるn型バッファ層52を成長された後、n型バッファ層52上に、約2μmの厚みを有するn型AlGaAsからなるn型クラッド層53を成長させる。この後、n型クラッド層53上に、約70nmの厚みを有する活性層54を成長させる。なお、活性層54を成長させる際には、アンドープのAlGaAsからなる複数の井戸層と、アンドープのAlGaAsからなる複数の障壁層とを交互に成長させる。これにより、n型クラッド層53上に、複数の井戸層と複数の障壁層とが交互に積層されたMQW構造を有する活性層54が形成される。
(E-2) Method for Forming
次に、活性層54上に、約300nmの厚みを有するp型AlGaAsからなるp型第1クラッド層55および約1.2μmの厚みを有するp型AlGaAsからなるp型第2クラッド層56を順次成長させる。
Next, a p-type
続いて、p型第2クラッド層56上に、約100nmの厚みを有するp型GaAsからなるp型キャップ層57を成長させた後、p型キャップ層57上に約300nmの厚みを有するp型GaAsからなるp型コンタクト層58を成長させる。このようにして、素子構成層cが形成される。
Subsequently, after a p-
次に、図17(b)に示すように、素子構成層c上の所定の領域にレジスト74を形成する。 Next, as shown in FIG. 17B, a resist 74 is formed in a predetermined region on the element constituent layer c.
次に、図17(c)に示すように、リン酸および過酸化水素水によるウェットエッチング技術を用いて、レジスト74をマスクとして、素子構成層cをエッチングする。この後、レジスト74を除去する。 Next, as shown in FIG. 17C, the element constituent layer c is etched by using a wet etching technique with phosphoric acid and hydrogen peroxide solution, using the resist 74 as a mask. Thereafter, the resist 74 is removed.
次に、図18(d)に示すように、n型GaAs基板51および素子構成層c上に、図9(a)と同様の工程により図3の赤色レーザ素子120のp型コンタクト層28を除く素子構成層bを形成する。図3のp型コンタクト層28は、後の工程で形成される。次に、n型GaAs基板51に形成された素子構成層bの所定の領域にレジスト75を形成する。
Next, as shown in FIG. 18D, the p-
次に、図18(e)に示すように、臭化水素酸、塩酸および水の混合液によるウェットエッチング技術を用いて、レジスト75をマスクとして、素子構成層bをエッチングする。この後、レジスト75を除去する。このようにして、n型GaAs基板51上に、赤色レーザ素子120のp型コンタクト層28を除いた素子構成層bと赤外レーザ素子130の素子構成層cとが、間隔を隔てて形成される。
Next, as shown in FIG. 18E, the element constituent layer b is etched using the resist 75 as a mask by using a wet etching technique using a mixed solution of hydrobromic acid, hydrochloric acid and water. Thereafter, the resist 75 is removed. In this manner, the element constituent layer b excluding the p-
次に、図19(f)に示すように、プラズマCVD法を用いて、素子構成層b,c上のリッジ部29(図3参照)およびリッジ部59(図15参照)を形成すべき領域に約240nmの厚みを有するSiO2 膜76およびSiO2 膜77を形成する。 Next, as shown in FIG. 19F, regions where the ridge 29 (see FIG. 3) and the ridge 59 (see FIG. 15) are to be formed on the element constituent layers b and c using the plasma CVD method. Then, an SiO 2 film 76 and an SiO 2 film 77 having a thickness of about 240 nm are formed.
次に、図19(g)に示すように、臭化水素酸、塩酸および水の混合液によるウェットエッチング技術を用いて、SiO2 膜76をマスクとして、赤色レーザ素子120のp型コンタクト層28、p型中間層27およびp型第2クラッド層26をエッチングする(図3参照)。また、リン酸および過酸化水素水によるウェットエッチング技術を用いて、SiO2 膜77をマスクとして、赤外レーザ素子130のp型コンタクト層58、p型キャップ層57およびp型第2クラッド層56をエッチングする(図15参照)。これにより、素子構成層bにテーパ形状の側面を有するリッジ部29が形成され、素子構成層cにテーパ形状の側面を有するリッジ部59が形成される。リッジ部29およびリッジ部59は、図14(b)に示したように、光出射面202と直交する方向に延びるストライプ状(細長状)に形成される。
Next, as shown in FIG. 19G, the p-
次に、図19(h)に示すように、MOCVD法を用いて、SiO2 膜76,77を選択成長マスクとして、素子構成層bおよび素子構成層cの全面上に、約2μmの厚みを有するn型電流ブロック層60を形成する。この場合、n型電流ブロック層60は素子構成層bおよび素子構成層cの上面上に選択的に成長した後、SiO2膜76,77を覆うように横方向に成長する。
Next, as shown in FIG. 19H, a thickness of about 2 μm is formed on the entire surface of the element constituent layer b and the element constituent layer c using the SiO 2 films 76 and 77 as a selective growth mask using the MOCVD method. The n-type
次に、図20(i)に示すように、プラズマCVD法を用いて、SiO2 膜76,77の上方におけるn型電流ブロック層60上のストライプ状(細長状)の領域以外の領域に、約240nmの厚みを有するSiO2 膜78を形成する。次に、リン酸系エッチング液によるウェットエッチング技術を用いて、SiO2 膜78をマスクとして、リッジ部29およびリッジ部59の上面よりも上方に位置するn型電流ブロック層60をエッチングする。これにより、リッジ部29上およびリッジ部59上にそれぞれ開口部30a,60aが形成される。この際、n型電流ブロック層60の開口部30aおよび開口部60aは、上端の幅よりも下端の幅が小さくなるようなテーパ形状の内側面を有するように形成される。
Next, as shown in FIG. 20 (i), using a plasma CVD method, a region other than the striped (elongated) region on the n-type
なお、n型電流ブロック層60の開口部60aの内側面と活性層54(p型コンタクト層58)の上面とがなす角度θ5は、70°となる。また、n型電流ブロック層60の開口部60aの上端の幅は、約3μmとなり、下端の幅は、約2.7μmとなる。また、n型電流ブロック層60の開口部30aおよび開口部60aは、リッジ部29およびリッジ部59に沿ってストライプ状(細長状)に形成される。この後、SiO2 膜76,77,78を除去する。その後、開口部30a内のp型中間層27(図3参照)上にMOCVD法によりp型コンタクト層28を形成する。
The angle θ5 formed by the inner surface of the
次に、図20(j)に示すように、電子ビーム蒸着法を用いて、開口部30a,60aの底面上および内側面上からn型電流ブロック層60上の一部領域上に延びるように約0.3μmの厚みを有するp側電極31,61を形成する。この際、AuZn層とPt層とを順次形成する。
Next, as shown in FIG. 20 (j), an electron beam evaporation method is used so as to extend from the bottom and inner surfaces of the
また、リッジ部59の上面からn型GaAs基板51の裏面までの厚みが約100μmになるまでn型GaAs基板51の裏面を研磨する。次に、素子構成層bと素子構成層cとの間の領域の上方を除いてn型電流ブロック層60およびp側電極31,61上にレジスト79を形成する。この後、ウェットエッチング技術を用いて、レジスト79をマスクとして、n型電流ブロック層60をエッチングする。これにより、赤色レーザ素子120と赤外レーザ素子130とが分離される。この後、レジスト79を除去する。
Further, the back surface of the n-
これにより、位置合わせ用の凹部68の深さD2は、約400nmとなる。すなわち、モノリシック型レーザ素子300の位置合わせに用いられる位置合わせ用の凹部68の深さD2(約400nm)は位置合わせ用の凸部18の高さH1(153nm)(図1(a)参照)よりも大きくなる。
As a result, the depth D2 of the
次に、図21(k)に示すように、プラズマCVD法を用いて、赤外レーザ素子130のn型電流ブロック層60上のp側電極61と離間する領域上ににSiO2 からなる絶縁膜63を形成する。
Next, as shown in FIG. 21 (k), an insulating layer made of SiO 2 is formed on a region separated from the p-
次に、図21(l)に示すように、電子ビーム蒸着法を用いて、n型GaAs基板51の裏面において後の工程で貫通孔220a,220b,220c(図14(a)参照)を形成すべき領域を除いて、約1μmの厚みを有するn側電極62を形成する。この際AuGe層とNi層とAu層とを順次形成する。
Next, as shown in FIG. 21 (l), through
次に、塩素系ガスによるRIE法を用いて、n側電極62をマスクとして、n型GaAs基板51の裏面から、素子構成層b、n型電流ブロック層60およびp側電極31を貫通する円形状の貫通孔220aを形成する。同様にして、n型GaAs基板51の裏面から、素子構成層c、n型電流ブロック層60およびp側電極61を貫通する円形状の貫通孔220bを形成し、n型GaAs基板51の裏面から、素子構成層c、n型電流ブロック層60および絶縁膜63を貫通する円形状の貫通孔220cを形成する。この貫通孔220a,220b,220cは、n型GaAs基板51側の直径(数十μm)よりもp側電極31、p側電極61および絶縁膜80側の直径が小さくなるようなテーパ形状の内側面を有するように形成される。
Next, using the RIE method using a chlorine-based gas, the n-
次に、図22(m)に示すように、プラズマCVD法を用いて、貫通孔220aの内側面、貫通孔220bの内側面および貫通孔220cの内側面からそれぞれn側電極62の一部領域上に延びるように約200nmの厚みを有するSiO2 膜からなる絶縁膜65を形成する。
Next, as shown in FIG. 22 (m), partial regions of the n-
次に、図22(n)に示すように、絶縁膜65およびn側電極62上において後の工程で図14(a)および(b)の外部接続用電極66a、外部接続用電極66bおよび外部接続用電極66cを形成すべき領域を除いてレジスト80が形成される。この後、電子ビーム蒸着法を用いて、絶縁膜65およびレジスト80の全面に、約0.3μmの厚みを有する外部接続用電極66a,66b,66cを形成する。この際、Ti層と、Pt層と、Au層とを順次形成する。この後、リフトオフ法によりレジスト80を除去する。
Next, as shown in FIG. 22 (n), the
これにより、図23(o)に示すように、外部接続用電極66a、外部接続用電極66bおよび外部接続用電極66cが分離される。それにより、第2の実施の形態のモノリシック型レーザ素子300が形成される。次に、凹部38の底面および内側面から凹部38の周辺の一部領域にわたるp側電極31上に半田層73dを形成する。
Thereby, as shown in FIG. 23 (o), the
(e−3)青紫色レーザ素子110とモノリシック型レーザ素子300との接合方法
次に、図24を参照して、青紫色レーザ素子110とモノリシック型レーザ素子300との接合方法について説明する。
(E-3) Joining Method of Blue
図24に示すように、青紫色レーザ素子110の位置合わせ用の凸部18を下側に向けた状態で、モノリシック型レーザ素子300の位置合わせ用の凹部68に嵌め込むことにより位置合わせを行う。この際、図8(a)および図8(b)に示した青紫色レーザ素子110の透明領域111から、位置合わせ用の凸部18と位置合わせ用の凹部68とを目視しながら図24のZ方向に嵌め込む。そして、位置合わせ用の凸部18が位置合わせ用の凹部68に嵌め込まれた状態で、約280℃の温度条件下で熱処理することにより青紫色レーザ素子110上に形成されたAu−Snからなる半田層73a,73b,73c,73dを溶融する。この後、室温までの冷却過程で半田層73a,73b,73c,73dが固化することによって、青紫色レーザ素子110とモノリシック型レーザ素子300とが絶縁膜63,72を介して半田層73a,73b,73c,73dにより接合される。
As shown in FIG. 24, the alignment is performed by fitting into the
この後、互いに接合された青紫色レーザ素子110とモノリシック型レーザ素子300とを同時に劈開することにより光出射面202(図14(b)参照)を形成した後、個々の集積型半導体レーザ素子に分離する。最後に、図14(a)および図14(b)に示したように、赤色レーザ素子120のn側電極62、外部接続用電極66a,66bおよび66cの表面上にワイヤ222a,222b,222c,222dをボンディングする。
Thereafter, the blue-
(3)請求項の各構成要素と実施の形態の各部との対応
第1の実施の形態では、青紫色レーザ素子110が第1の半導体レーザ素子に相当し、赤色レーザ素子120が第2の半導体レーザ素子に相当し、n型GaN基板1が第1の基板に相当し、n型GaAs基板21が第2の基板に相当し、青紫色のレーザ光が第1の波長のレーザ光に相当し、赤色のレーザ光が第2の波長のレーザ光に相当し、発光点13が第1の発光点に相当し、発光点34が第2の発光点に相当する。
(3) Correspondence between each component of claims and each part of the embodiment In the first embodiment, the blue-
素子構成層a、p型コンタクト層7および電流ブロック層9が第1の半導体層に相当し、素子構成層bおよびn型電流ブロック層30が第2の半導体層に相当し、n側電極11が第1の電極に相当し、p側電極10が第2の電極に相当し、n側電極32が第3の電極に相当し、p側電極31が第4の電極に相当する。
The element constituent layer a, the p-
位置合わせ用の凸部18が凸部に相当し、位置合わせ用の凹部38が凹部に相当し、貫通孔120bが第1の貫通孔に相当し、貫通孔120aが第2の貫通孔に相当し、外部接続用電極36bが第1の取り出し電極に相当し、外部接続用電極36aが第2の取り出し電極に相当する。
The alignment
n型クラッド層2が第1のクラッド層に相当し、p型クラッド層6が第2のクラッド層に相当し、n型クラッド層23が第3のクラッド層に相当し、p型第1クラッド層25およびp型第2クラッド層26が第4のクラッド層に相当し、活性層3が第1の活性層に相当し、活性層24が第2の活性層に相当する。
The n-
第2の実施の形態では、赤外レーザ素子130が第2の半導体レーザ素子に相当し、赤色レーザ素子120が第3の半導体レーザ素子に相当し、n型GaAs基板51が第2および第3の基板に相当し、赤外のレーザ光が第2の波長のレーザ光に相当し、赤色のレーザ光が第3の波長のレーザ光に相当し、発光点64が第2の発光点に相当し、発光点34が第3の発光点に相当する。
In the second embodiment, the
素子構成層cおよびn型電流ブロック層60が第2の半導体層に相当し、素子構成層bおよびn型電流ブロック層60が第3の半導体層に相当し、n側電極62が第3および第5の電極に相当し、p側電極61が第4の電極に相当し、p側電極31が第6の電極に相当する。
The element configuration layer c and the n-type
貫通孔220cが第1の貫通孔に相当し、貫通孔220bが第2の貫通孔に相当し、貫通孔220aが第3の貫通孔に相当し、外部接続用電極66cが第1の取り出し電極に相当し、外部接続用電極66bが第2の取り出し電極に相当し、外部接続用電極66aが第3の取り出し電極に相当する。第2の実施の形態の他の部分の対応は第1の実施の形態と同様である。
The through
(4)他の変形例
なお、絶縁膜の材料は、SiO2 に限らず、SiNx,TiO2 ,ZrO2等の他の絶縁材料を用いてもよい。
(4) Other Modifications The material of the insulating film is not limited to SiO 2 , and other insulating materials such as SiNx, TiO 2 , ZrO 2 may be used.
第1および第2の実施の形態では青紫色レーザ素子110に位置合わせ用の凸部18が設けられ、赤色レーザ素子120およびモノリシック型レーザ素子300に位置合わせ用の凹部38および位置合わせ用の凹部68が設けられているが、青紫色レーザ素子110に位置合わせ用の凹部が設けられ、赤色レーザ素子120およびモノリシック型レーザ素子300に位置合わせ用の凸部が設けられてもよい。
In the first and second embodiments, the blue-
本発明は、複数種類の光学記録媒体の記録および再生を行うための光ピックアップ装置、表示装置、光源等ならびにそれらの製造に有効に利用できる。 INDUSTRIAL APPLICABILITY The present invention can be effectively used for an optical pickup device, a display device, a light source, etc. for recording and reproducing a plurality of types of optical recording media and for manufacturing them.
1 n型GaN基板
8,29,59 リッジ部
10,31,61 p側電極
11,32,62 n側電極
12,33,35,63,65,72 絶縁膜
13,34,64 発光点
18 凸部
21,51 n型GaAs基板
30a,60a 開口部
36a,36b,66a,66b,66c 外部接続用電極
38,68 凹部
73a,73b,73c,115a,115b 半田層
120a,120b,220a,220b,220c 貫通孔
1 n-
Claims (12)
前記第1の半導体レーザ素子上に絶縁膜を介して積層された第2の半導体レーザ素子とを備え、
前記第1の半導体レーザ素子は、第1の基板と、前記第1の基板の一面上に形成されるとともに第1の波長のレーザ光を出射する第1の発光点を有する第1の半導体層と、前記第1の基板の他面上に形成された第1の電極と、前記第1の半導体層上に形成された第2の電極とを含み、
前記第2の半導体レーザ素子は、第2の基板と、前記第2の基板の一面上に形成されるとともに第2の波長のレーザ光を出射する第2の発光点を有する第2の半導体層と、前記第2の基板の他面上に形成された第3の電極と、前記第2の半導体層上に形成された第4の電極とを含み、
前記第1の半導体レーザ素子は、前記第1の半導体層側に凸部および凹部の一方を有し、前記第2の半導体レーザ素子は、前記第2の半導体層側に凹部および凸部の他方を有し、
前記絶縁膜が前記第1の半導体レーザ素子の前記第2の電極と前記第2の半導体レーザ素子の前記第4の電極との間に配置されるとともに、前記第1の半導体レーザ素子の凸部および凹部の一方が前記第2の半導体レーザ素子の凹部および凸部の他方に嵌合されたことを特徴とする集積型半導体レーザ素子。 A first semiconductor laser element;
A second semiconductor laser element laminated on the first semiconductor laser element via an insulating film,
The first semiconductor laser element includes a first substrate and a first semiconductor layer that is formed on one surface of the first substrate and has a first light emitting point that emits laser light having a first wavelength. And a first electrode formed on the other surface of the first substrate, and a second electrode formed on the first semiconductor layer,
The second semiconductor laser element has a second substrate and a second semiconductor layer formed on one surface of the second substrate and having a second light emitting point that emits laser light having a second wavelength. And a third electrode formed on the other surface of the second substrate, and a fourth electrode formed on the second semiconductor layer,
The first semiconductor laser element has one of a convex portion and a concave portion on the first semiconductor layer side, and the second semiconductor laser element is the other of the concave portion and the convex portion on the second semiconductor layer side. Have
The insulating film is disposed between the second electrode of the first semiconductor laser element and the fourth electrode of the second semiconductor laser element, and the convex portion of the first semiconductor laser element An integrated semiconductor laser device, wherein one of the recess and the recess is fitted to the other of the recess and the projection of the second semiconductor laser device.
前記第2の電極から前記第1の貫通孔を通して前記第2の基板の前記他面上に延びる第1の取り出し電極と、
前記第4の電極から前記第2の貫通孔を通して前記第2の基板の前記他面上に延びる第2の取り出し電極とをさらに備えたことを特徴とする請求項1記載の集積型半導体レーザ素子。 The second semiconductor laser element has first and second through holes,
A first extraction electrode extending from the second electrode through the first through hole onto the other surface of the second substrate;
2. The integrated semiconductor laser device according to claim 1, further comprising a second extraction electrode extending from the fourth electrode to the other surface of the second substrate through the second through hole. .
前記第2の半導体層は、第3のクラッド層、第2の活性層および第4のクラッド層を順に含み、前記第4のクラッド層は、平坦部とその平坦部上にストライプ状に延びるリッジ部とを有し、
前記凸部および凹部の一方は、前記第2のクラッド層の前記リッジ部上に設けられ、前記凹部および凸部の他方は、前記第4のクラッド層の前記リッジ部上に設けられたことを特徴とする請求項1〜4のいずれかに記載の集積型半導体レーザ素子。 The first semiconductor layer includes a first cladding layer, a first active layer, and a second cladding layer in order, and the second cladding layer includes a flat portion and a ridge extending in a stripe shape on the flat portion. And
The second semiconductor layer includes a third cladding layer, a second active layer, and a fourth cladding layer in order, and the fourth cladding layer includes a flat portion and a ridge extending in a stripe shape on the flat portion. And
One of the convex portion and the concave portion is provided on the ridge portion of the second cladding layer, and the other of the concave portion and the convex portion is provided on the ridge portion of the fourth cladding layer. The integrated semiconductor laser device according to claim 1, wherein the integrated semiconductor laser device is a semiconductor laser device.
前記第2の半導体レーザ素子は、前記第1の半導体レーザ素子の前記第1の領域上に積層され、
前記第1の半導体レーザ素子の前記第2の領域上に前記絶縁膜を介して積層された第3の半導体レーザ素子をさらに備え、
前記第3の半導体レーザ素子は、第3の基板と、前記第3の基板の一面上に形成されるとともに第3の波長のレーザ光を出射する第3の発光点を有する第3の半導体層と、前記第3の基板の他面上に形成された第5の電極と、前記第3の半導体層上に形成された第6の電極とを含むことを特徴とする請求項1記載の集積型半導体レーザ素子。 The first semiconductor laser element has first and second regions;
The second semiconductor laser element is stacked on the first region of the first semiconductor laser element,
A third semiconductor laser element stacked on the second region of the first semiconductor laser element with the insulating film interposed therebetween;
The third semiconductor laser element includes a third substrate and a third semiconductor layer formed on one surface of the third substrate and having a third light emitting point that emits laser light having a third wavelength. The integrated circuit according to claim 1, further comprising: a fifth electrode formed on the other surface of the third substrate; and a sixth electrode formed on the third semiconductor layer. Type semiconductor laser device.
前記第6の電極から前記第3の貫通孔を通して前記第2の基板の前記他面上に延びる第3の取り出し電極をさらに備えたことを特徴とする請求項6記載の集積型半導体レーザ素子。 The third semiconductor laser element has a third through hole,
7. The integrated semiconductor laser device according to claim 6, further comprising a third extraction electrode extending from the sixth electrode through the third through hole onto the other surface of the second substrate.
第2の半導体レーザ素子を形成する工程と、
前記第1の半導体レーザ素子上に絶縁膜を介して前記第2の半導体レーザ素子を積層する工程とを備え、
前記第1の半導体レーザ素子を形成する工程は、
第1の基板の一面上に、第1の波長のレーザ光を出射する第1の発光点を有する第1の半導体層を形成する工程と、
前記第1の半導体層に凸部および凹部の一方を形成する工程と、
前記第1の基板の他面上および前記第1の半導体層上にそれぞれ第1および第2の電極を形成する工程とを含み、
前記第2の半導体レーザ素子を形成する工程は、
第2の基板の一面上に、第2の波長のレーザ光を出射する第2の発光点を有する第2の半導体層を形成する工程と、
前記第2の半導体層に凹部および凸部の他方を形成する工程と、
前記第2の基板の他面上および前記第2の半導体層上にそれぞれ第3および第4の電極を形成する工程とを含み、
前記第1の半導体レーザ素子上に絶縁膜を介して第2の半導体レーザ素子を積層する工程は、
前記絶縁膜が前記第1の半導体レーザ素子の前記第2の電極と前記第2の半導体レーザ素子の前記第4の電極との間に配置されるように前記第1の半導体レーザ素子の凸部および凹部の一方を前記第2の半導体レーザ素子の凹部および凸部の他方に嵌合させる工程を含むことを特徴とする集積型半導体レーザ素子の製造方法。 Forming a first semiconductor laser element;
Forming a second semiconductor laser element;
Laminating the second semiconductor laser element on the first semiconductor laser element via an insulating film,
The step of forming the first semiconductor laser element includes:
Forming a first semiconductor layer having a first light emitting point for emitting laser light having a first wavelength on one surface of the first substrate;
Forming one of a convex portion and a concave portion in the first semiconductor layer;
Forming first and second electrodes on the other surface of the first substrate and on the first semiconductor layer, respectively.
The step of forming the second semiconductor laser element includes:
Forming a second semiconductor layer having a second light emitting point for emitting a laser beam having a second wavelength on one surface of the second substrate;
Forming the other of the concave portion and the convex portion in the second semiconductor layer;
Forming third and fourth electrodes on the other surface of the second substrate and on the second semiconductor layer, respectively.
The step of laminating the second semiconductor laser element on the first semiconductor laser element via an insulating film includes:
The convex portion of the first semiconductor laser element such that the insulating film is disposed between the second electrode of the first semiconductor laser element and the fourth electrode of the second semiconductor laser element. And a step of fitting one of the concave portions with the other of the concave portion and the convex portion of the second semiconductor laser element.
前記第2の半導体層を形成する工程は、
前記第2の基板の前記一面の第1の領域に前記第2の半導体層を形成する工程を含み、
前記第3の半導体レーザ素子を形成する工程は、
前記第2の基板の前記一面の第2の領域に、第3の波長のレーザ光を出射する第3の発光点を有する第3の半導体層を形成する工程と、
前記第3の半導体層と反対側における前記第2の基板の領域上および前記第3の半導体層上にそれぞれ第5および第6の電極を形成する工程とを含むことを特徴とする請求項9記載の集積型半導体レーザ素子の製造方法。 A step of forming a third semiconductor laser element;
The step of forming the second semiconductor layer includes:
Forming the second semiconductor layer in a first region of the one surface of the second substrate;
The step of forming the third semiconductor laser element includes:
Forming a third semiconductor layer having a third light emitting point for emitting laser light of a third wavelength in the second region of the one surface of the second substrate;
Forming a fifth electrode and a sixth electrode on a region of the second substrate on the opposite side of the third semiconductor layer and on the third semiconductor layer, respectively. A manufacturing method of the integrated semiconductor laser device described.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005093234A JP2006278578A (en) | 2005-03-28 | 2005-03-28 | Integrated semiconductor laser element and its manufacturing method |
US11/219,875 US7512167B2 (en) | 2004-09-24 | 2005-09-07 | Integrated semiconductor laser device and method of fabricating the same |
CN201010164149A CN101826703A (en) | 2004-09-24 | 2005-09-23 | Integrated semiconductor laser device and manufacture method thereof |
CN 200510105528 CN1753261B (en) | 2004-09-24 | 2005-09-23 | Integrated semiconductor laser device and method of fabricating the same |
US12/256,854 US7961768B2 (en) | 2004-09-24 | 2008-10-23 | Integrated semiconductor laser device and method of fabricating the same |
US13/100,720 US20110211609A1 (en) | 2004-09-24 | 2011-05-04 | Integrated semiconductor laser device and method of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005093234A JP2006278578A (en) | 2005-03-28 | 2005-03-28 | Integrated semiconductor laser element and its manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006278578A true JP2006278578A (en) | 2006-10-12 |
JP2006278578A5 JP2006278578A5 (en) | 2007-07-19 |
Family
ID=37213042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005093234A Pending JP2006278578A (en) | 2004-09-24 | 2005-03-28 | Integrated semiconductor laser element and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006278578A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008124109A (en) * | 2006-11-09 | 2008-05-29 | Sony Corp | Semiconductor laser, method of manufacturing semiconductor laser, optical pickup, optical disk device, semiconductor device, and method of manufacturing semiconductor device |
CN113454857A (en) * | 2019-02-26 | 2021-09-28 | 新唐科技日本株式会社 | Semiconductor laser device and semiconductor laser element |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334274A (en) * | 1993-05-07 | 1994-12-02 | Xerox Corp | Multi-diode laser array |
JPH08181394A (en) * | 1994-12-21 | 1996-07-12 | Mitsubishi Electric Corp | Semiconductor laser device and optical disk device provided with the same |
JPH1056230A (en) * | 1996-08-09 | 1998-02-24 | Nec Corp | Semiconductor laser device |
JPH11340587A (en) * | 1998-05-06 | 1999-12-10 | Xerox Corp | Multiple wavelength laser array manufactured with flip-chip bonding |
JP2001230502A (en) * | 2000-02-15 | 2001-08-24 | Sony Corp | Light-emitting device and optical device using the same |
JP2001332805A (en) * | 2000-05-24 | 2001-11-30 | Samsung Electro Mech Co Ltd | Two-wavelength laser diode and its manufacturing method |
JP2004207479A (en) * | 2002-12-25 | 2004-07-22 | Pioneer Electronic Corp | Semiconductor laser device and manufacturing method therefor |
-
2005
- 2005-03-28 JP JP2005093234A patent/JP2006278578A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334274A (en) * | 1993-05-07 | 1994-12-02 | Xerox Corp | Multi-diode laser array |
JPH08181394A (en) * | 1994-12-21 | 1996-07-12 | Mitsubishi Electric Corp | Semiconductor laser device and optical disk device provided with the same |
JPH1056230A (en) * | 1996-08-09 | 1998-02-24 | Nec Corp | Semiconductor laser device |
JPH11340587A (en) * | 1998-05-06 | 1999-12-10 | Xerox Corp | Multiple wavelength laser array manufactured with flip-chip bonding |
JP2001230502A (en) * | 2000-02-15 | 2001-08-24 | Sony Corp | Light-emitting device and optical device using the same |
JP2001332805A (en) * | 2000-05-24 | 2001-11-30 | Samsung Electro Mech Co Ltd | Two-wavelength laser diode and its manufacturing method |
JP2004207479A (en) * | 2002-12-25 | 2004-07-22 | Pioneer Electronic Corp | Semiconductor laser device and manufacturing method therefor |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008124109A (en) * | 2006-11-09 | 2008-05-29 | Sony Corp | Semiconductor laser, method of manufacturing semiconductor laser, optical pickup, optical disk device, semiconductor device, and method of manufacturing semiconductor device |
CN113454857A (en) * | 2019-02-26 | 2021-09-28 | 新唐科技日本株式会社 | Semiconductor laser device and semiconductor laser element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7961768B2 (en) | Integrated semiconductor laser device and method of fabricating the same | |
US8879593B2 (en) | Epitaxial-side-down mounted high-power semiconductor lasers | |
US6678307B2 (en) | Semiconductor surface light-emitting device | |
JP4671617B2 (en) | Integrated semiconductor laser device | |
US20080219309A1 (en) | Method of fabricating semiconductor laser diode apparatus and semiconductor laser diode apparatus | |
JP2008252069A (en) | Method for fabricating semiconductor laser element, and the semiconductor laser element | |
JP4573863B2 (en) | Nitride semiconductor device manufacturing method | |
US12119611B2 (en) | Semiconductor laser apparatus and semiconductor laser device | |
JP2010040752A (en) | Semiconductor laser device, and method of manufacturing the same | |
US20110281382A1 (en) | Nitride-based semiconductor device and method of fabricating the same | |
JP4529372B2 (en) | Semiconductor laser element | |
JP2004022717A (en) | Multiple-wavelength laser | |
US20100054292A1 (en) | Semiconductor laser device and manufacturing method thereof | |
JP5150581B2 (en) | LIGHT EMITTING ELEMENT, LIGHT EMITTING DEVICE AND LIGHT EMITTING ELEMENT MANUFACTURING METHOD | |
JP4244058B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP2006278578A (en) | Integrated semiconductor laser element and its manufacturing method | |
JP6173994B2 (en) | Optical semiconductor device | |
JP4606104B2 (en) | Integrated semiconductor laser device | |
JP2010258050A (en) | Manufacture method of semiconductor laser element | |
JP2012038931A (en) | Semiconductor laser element | |
JP5043495B2 (en) | Semiconductor light emitting device | |
JP5118875B2 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
JP2010021206A (en) | Semiconductor light-emitting element | |
JP2008066571A (en) | Semiconductor laser element, and its manufacturing method | |
JP2007273897A (en) | Multiple wavelength semiconductor laser device and method for manufacturing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070605 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110628 |