KR101138861B1 - Bonding structure for light emitting device and method of bonding using the same - Google Patents
Bonding structure for light emitting device and method of bonding using the same Download PDFInfo
- Publication number
- KR101138861B1 KR101138861B1 KR1020030068320A KR20030068320A KR101138861B1 KR 101138861 B1 KR101138861 B1 KR 101138861B1 KR 1020030068320 A KR1020030068320 A KR 1020030068320A KR 20030068320 A KR20030068320 A KR 20030068320A KR 101138861 B1 KR101138861 B1 KR 101138861B1
- Authority
- KR
- South Korea
- Prior art keywords
- bonding
- light emitting
- film
- emitting device
- solder bumps
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 229910000679 solder Inorganic materials 0.000 claims abstract description 104
- 230000003064 anti-oxidating effect Effects 0.000 claims abstract description 22
- 239000003963 antioxidant agent Substances 0.000 claims description 28
- 230000003078 antioxidant effect Effects 0.000 claims description 28
- 230000000903 blocking effect Effects 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 229910000510 noble metal Inorganic materials 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 7
- 229920001940 conductive polymer Polymers 0.000 claims description 5
- 239000002861 polymer material Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 60
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 22
- 229910052697 platinum Inorganic materials 0.000 description 10
- 239000010931 gold Substances 0.000 description 8
- 238000002844 melting Methods 0.000 description 8
- 230000008018 melting Effects 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 238000002474 experimental method Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000010970 precious metal Substances 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
Abstract
발광소자의 본딩 구조체 및 이를 이용한 본딩방법에 관해 개시되어 있다. 여기서, 본 발명은 서브 마운트, 상기 서브 마운트 상에 형성된 솔더범프 및 상기 솔더범프의 본딩면에 형성된 산화 방지막을 포함하는 것을 특징으로 하는 본딩 구조체를 제공하고, 발광소자를 형성하는 단계와, 상기 발광소자가 본딩될 서브 마운트에 솔더범프를 형성하는 단계와, 상기 솔더범프의 본딩면에 산화 방지막을 형성하는 단계와, 상기 발광소자를 상기 산화 방지막이 형성된 상기 솔더범프의 본딩면에 접촉시켜 본딩하는 단계를 포함하는 것을 특징으로 하는 발광소자의 본딩 방법을 제공한다.A bonding structure of a light emitting device and a bonding method using the same are disclosed. Here, the present invention provides a bonding structure comprising a sub-mount, a solder bump formed on the sub-mount and an anti-oxidation film formed on the bonding surface of the solder bump, forming a light emitting element, and the light emission Forming a solder bump on the sub-mount to which the device is to be bonded, forming an anti-oxidation film on the bonding surface of the solder bump, and bonding the light emitting device to a bonding surface of the solder bump on which the anti-oxidation film is formed. It provides a bonding method of a light emitting device comprising the step.
Description
도 1은 플립칩 본딩을 이용하여 서브 마운트에 발광소자를 본딩한 경우를 보여주는 단면도이다.1 is a cross-sectional view illustrating a case in which a light emitting device is bonded to a sub-mount using flip chip bonding.
도 2는 도 1에 도시한 서브 마운트와 발광소자의 본딩에서 솔더 범프의 본딩면이 산화될 수 있음을 보여주는 사진이다.FIG. 2 is a photograph showing that the bonding surface of the solder bumps may be oxidized in the bonding of the sub-mount and the light emitting device illustrated in FIG. 1.
도 3은 도 1에 도시된 바와 같이 서브 마운트에 발광소자가 본딩되는 과정에서 솔더범프에 흡수되는 열량을 보여주는 그래프이다.3 is a graph showing the amount of heat absorbed by the solder bumps in the process of bonding the light emitting device to the sub-mount as shown in FIG.
도 4는 본딩되기 전 상태로 서브 마운트에 형성된, 본 발명의 실시예에 의한 발광소자 본딩 구조체를 보여주는 단면도이다.4 is a cross-sectional view showing a light emitting device bonding structure according to an embodiment of the present invention, formed in a sub-mount before bonding.
도 5는 도 4에 도시한 발광소자 본딩 구조체를 5-5'방향으로 절개한 평면도이다.FIG. 5 is a plan view of the light emitting device bonding structure shown in FIG. 4 in a 5-5 'direction.
도 6은 도 4에 도시한 본딩 구조체를 매개로 해서 서브 마운트에 발광소자를 본딩한 후의 단면도이다.6 is a cross-sectional view after bonding the light emitting element to the sub-mount via the bonding structure shown in FIG. 4.
도 7은 도 4에 도시한 본딩 구조체를 매개로 해서 서브 마운트에 발광소자를 본딩하는 과정에서 발광소자 본딩 구조체의 본딩면 상태를 보여주는 사진이다.FIG. 7 is a photograph showing a bonding surface state of the light emitting device bonding structure in the process of bonding the light emitting device to the sub-mount via the bonding structure shown in FIG. 4.
도 8은 4에 도시한 본딩 구조체를 매개로 해서 서브 마운트에 발광소자를 본 딩하는 과정에서 본딩 구조체에 흡수되는 열량을 보여주는 그래프이다.8 is a graph showing the amount of heat absorbed by the bonding structure in the process of bonding the light emitting device to the sub-mount via the bonding structure shown in FIG.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
50:서브 마운트 52a, 52b:제1 및 제2 패드층50: submount 52a, 52b: first and second pad layers
54a, 54b:제1 및 제2 차단막 56a, 56b:제1 및 제2 솔더범프54a and 54b: first and second blocking
58a, 58b:제1 및 제2 산화 방지막 60:발광소자58a, 58b: first and second antioxidant films 60: light emitting elements
62a, 62b:제3 및 제4 패드층 64a, 64b:제1 및 제2 도전막62a and 62b: third and
66:단차 S1:적층물66: step S1: stack
R1, R2:발광소자의 제1 및 제2 영역R1, R2: first and second regions of the light emitting element
본 발명은 두 구조물을 본딩하기 위한 본딩 구조체 및 이를 이용한 본딩방법에 관한 것으로써, 보다 자세하게는 서브 마운트에 발광소자를 본딩하는데 사용되는 본딩 구조체 및 이를 이용한 발광소자 본딩방법에 관한 것이다.The present invention relates to a bonding structure for bonding two structures and a bonding method using the same, and more particularly, to a bonding structure used to bond a light emitting device to a sub-mount and a light emitting device bonding method using the same.
LD(Laser Diode) 및 LED(Light Emitting Diode)와 같은 발광소자를 서브 마운트에 본딩하는데는 와이어 본딩이 주로 사용되었다. 상기 와이어 본딩은 발광소자에 동작 전압을 인가하기 위한 수단이기도 하지만, 상기 발광소자의 동작 중에 상기 발광소자에서 발생되는 열을 제거하기 위한 수단으로도 사용된다.Wire bonding is mainly used to bond light emitting devices such as laser diodes (LDs) and light emitting diodes (LEDs) to a submount. The wire bonding is also a means for applying an operating voltage to the light emitting device, but is also used as a means for removing heat generated in the light emitting device during operation of the light emitting device.
발광소자를 포함하는 칩의 집적도가 높아지면서 발광소자와 서브 마운트를 연결하는 와이어의 길이는 과거에 비해 상대적으로 길게 느껴진다. As the degree of integration of the chip including the light emitting device increases, the length of the wire connecting the light emitting device and the sub-mount is felt to be relatively longer than in the past.
와이어의 선 저항은 그 길이에 비례하기 때문에, 그 길이가 증가할수록 선 저항도 증가하게 된다. 그러므로 와이어를 통해 발광소자에 전류를 공급하는 경우, 동작전압이 증가하게 되고 발광소자에 대한 열 제거 효율 혹은 열 방출 효율은 낮아지게 된다.Since the wire resistance of the wire is proportional to its length, the wire resistance also increases as its length increases. Therefore, when the current is supplied to the light emitting device through a wire, the operating voltage is increased and the heat removal efficiency or heat dissipation efficiency for the light emitting device is lowered.
이에 따라 와이어 본딩을 대체할 수 있는 새로운 본딩 구조체에 대한 필요성이 대두되면서 솔더범프를 매개로 해서 발광소자와 서브 마운트를 직접 연결하는 플립칩 본딩(flip chip bonding)에 대한 관심이 높아지고 있다.Accordingly, the need for a new bonding structure that can replace wire bonding has emerged, and interest in flip chip bonding, which directly connects the light emitting device and the sub-mount through the solder bumps, has increased.
도 1은 이러한 플립칩 본딩을 이용하여 발광소자를 서브 마운트에 본딩한 종래 기술을 보여준다.1 shows a conventional technology in which a light emitting device is bonded to a sub-mount using such flip chip bonding.
도 1을 참조하면, 서브 마운트(10)에 상에 두 패드층(12a 12b)이 형성되어 있다. 두 패드층(12a, 12b)은 이격되어 있다. 좌측 패드층(12a) 상에 제1 백금(Pt) 차단막(14a)이 형성되어 있고, 우측 패드층(12b) 상에 제2 백금 차단막(14b)이 형성되어 있다. 제1 및 제2 백금 차단막들(14a, 14b)은 제1 및 제2 백금 차단막들(14a, 14b) 상에 각각 형성된 제1 및 제2 AuSn 솔더범프(16a, 16b)에 포함된 원소(Sn)가 외부로 확산되는 것을 방지한다.Referring to FIG. 1, two
도 1에서 참조부호 S는 제1 및 제2 AuSn 솔더범프(16a, 16b)를 통해서 서브 마운트에 본딩되는 적층물을 나타낸다. 적층물(S)은 발광소자(18), 제1 AuSn 솔더범프(16a)와 마주하는 패드층(20a)과 제2 AuSn 솔더범프(16b)와 마주하는 패드층(20b), 패드층(20a)의 제1 AuSn 솔더범프(16a)와 마주하는 면에 형성된 제1 도전막(22a)과 패드층(20b)의 제2 AuSn 솔더범프(16b)와 마주하는 면에 형성된 제2 도전막(22b)으로 구성된다. 제1 및 제2 도전막(22a, 22b)은 각각 제1 및 제1 AuSn 솔더범프(16a, 16b)에 본딩된다. 발광소자(18)는 n형 전극(미도시) 형성된 제1 영역(R1)과 p형 전극(미도시)이 형성된 제2 영역(R2)으로 구분할 수 있다. 제1 영역(R1)의 서브 마운트(10)와 마주하는 면에 상기 n형 전극이 형성되어 있고, 제2 영역(R2)의 서브 마운트(10)와 마주하는 면에 상기 p형 전극이 형성되어 있다. 제1 AuSn 솔더범프(16a)와 마주하는 패드층(20a)은 상기 n형 전극과 연결되도록 구비되어 있다. 그리고 제2 AuSn 솔더범프(16b)와 마주하는 패드층(20b)은 상기 p형 전극과 연결되도록 구비되어 있다.In FIG. 1, reference numeral S denotes a laminate bonded to the submount via the first and second
한편, 서브 마운트(10)와 발광소자(18)의 본딩은 제1 및 제2 AuSn 솔더범프(16a, 16b)가 280℃ 정도에서 용융되면서 이루어지는데, 이 과정에서 제1 및 제2 AuSn 솔더범프(16a, 16b)의 본딩면의 일부에 산화층이 형성될 수 있다.Meanwhile, bonding of the
도 2는 이러한 가능성을 보여주기 위해, 본 발명자가 실시한 실험 결과를 보여주는 사진으로써, 참조번호 30은 서브 마운트(10) 상에 형성된 AuSn 솔더범프를 나타내고, 42는 AuSn 솔더범프(30)에 본딩되는 발광소자와 같은 적층물을 나타낸다. 실험에서는 본딩과정에서 AuSn 솔더범퍼(30)의 본딩면이 산화될 수 있음을 보이기 위해, 상기 본딩면의 일부에만 AuSn 솔더범프(30)를 형성하였다.Figure 2 is a photograph showing the results of the experiment carried out by the present inventors to show this possibility,
도 2를 참조하면, 본딩과정에서 AuSn 솔더범프(30)의 노출된 본딩면이 산화되어 그 표면에 피트들(40, 검은 부분들)이 형성된 것을 볼 수 있다. 이러한 결과는 AuSn 솔더범프(30)의 적층물(42)과 접촉되는 본딩면도 산화될 수 있음을 시사한다.
Referring to FIG. 2, it can be seen that the exposed bonding surface of the AuSn
AuSn 솔더범프(30)의 본딩면이 산화되는 경우, 상기 본딩면에 산화층이 존재하게 된다. 상기 본딩면에 산화층이 존재하는 경우, 본딩 과정에서 온도가 AuSn 솔더범프(30)의 용융점이 되었음에도 불구하고, AuSn 솔더범프(30)의 본딩면의 상기 산화층이 존재하는 부분은 용융되지 않는다. 이에 따라 AuSn 솔더범프(30)의 융융점에서 AuSn 솔더범프(30)에 흡수되는 열량은 AuSn 솔더범프(30)의 본딩면에 산화층이 존재하지 않을 때보다 훨씬 낮아지게 된다. 따라서 AuSn 솔더범프(30)의 본딩면에 산화층의 존재여부 혹은 이 물질층의 존재여부는 본딩과정에서 AuSn 솔더범프(30)에 흡수되는 흡수열량을 측정함으로써 알 수 있다. When the bonding surface of the
도 3은 상기 실험의 서브 마운트(10)와 적층물(42)을 본딩하는 과정에서 온도에 따른 AuSn 솔더범프(30)의 흡수열량 변화를 나타내는 제1 그래프(G1)를 보여준다.FIG. 3 shows a first graph G1 illustrating a change in absorbed heat amount of the
제1 그래프(G1)를 참조하면, AuSn 솔더범프(30)의 용융점(280.2℃ 정도)에서 제1 피크(P1)가 나타남을 알 수 있다. 제1 피크(P1)는 AuSn 솔더범프(30)가 용융되는 순간에 흡수열량이 일시 증가하기 때문에 나타나는데, 제1 피크(P1)의 높이가 그다지 높지 않다는 것은 상술한 바와 같이 AuSn 솔더범프(30)의 본딩면에 산화층과 같은 이 물질층이 존재하여 AuSn 솔더범프(30)의 용융점에서 AuSn 솔더범프(30)에 용융을 위한 충분한 흡수되는 열량이 많지 않다는 것을 의미한다.Referring to the first graph G1, it can be seen that the first peak P1 appears at the melting point (about 280.2 ° C.) of the
상기 실험 결과를 통해서, 도 1에 도시한 제1 및 제2 AuSn 솔더범프(16a, 16b)의 본딩면에도 산화층이 형성될 수 있는 바, 이 경우 다음과 같은 문제점이 발생될 수 있다.
Through the test results, an oxide layer may also be formed on the bonding surfaces of the first and second
곧, 제1 및 제2 AuSn 솔더범프(16a, 16b)는 전류 및 열 전달 경로이므로, 제1 및 제2 AuSn 솔더범프(16a, 16b)의 본딩면은 균질한 것이 바람직하다. 그런데 제1 및 제2 AuSn 솔더범프(16a, 16b)의 본딩면에 산화층이 존재하는 경우, 상기 산화층은 전류 및 열 전달을 가로막는 장애물이 되어 발광소자에 전류를 균일하게 공급하기 어렵게 될 뿐만 아니라 발광소자에서 발생된 열을 신속히 제거하기 어렵게 된다. 이러한 결과에 따라 발광소자에서 방출되는 광이 끊어지거나 그 세기가 균일하지 않게 되고, 동작 전압도 높아지게 된다. That is, since the first and second AuSn
본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 끊어짐이 없고 균일한 광 방출이 가능한 발광소자를 구현할 수 있고, 발광소자에서 발생된 열을 신속하게 제거할 수 있는 발광소자 본딩 구조체를 제공함에 있다.The technical problem to be achieved by the present invention is to improve the above-described problems of the prior art, it is possible to implement a light emitting device capable of emitting light without interruption and uniform, and to emit light that can quickly remove heat generated in the light emitting device An object bonding structure is provided.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 본딩 구조체를 이용한 발광소자의 본딩 방법을 제공함에 있다.Another object of the present invention is to provide a bonding method of a light emitting device using the bonding structure.
상기 기술적 과제를 달성하기 위하여, 본 발명은 서브 마운트, 상기 서브 마운트 상에 형성된 솔더범프 및 상기 솔더범프의 본딩면에 형성된 산화 방지막을 포함하는 것을 특징으로 하는 본딩 구조체를 제공한다.In order to achieve the above technical problem, the present invention provides a bonding structure comprising a sub-mount, a solder bump formed on the sub-mount and an antioxidant film formed on the bonding surface of the solder bump.
상기 산화 방지막은 상기 솔더범프의 노출된 전면으로 확장될 수 있다.The anti-oxidation film may extend to the exposed front surface of the solder bumps.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 발광소자를 형성하는 제1 단계, 상기 발광소자가 본딩될 서브 마운트에 솔더범프를 형성하는 제2 단계, 상기 솔더범프의 상기 발광소자와 연결될 면(이하, 본딩면)에 산화 방지막을 형성하는 제3 단계 및 상기 발광소자를 상기 산화방지막이 형성된 상기 솔더범프의 본딩면에 접촉시켜 본딩하는 제4 단계를 포함하는 것을 특징으로 하는 발광소자의 본딩방법을 제공한다.In order to achieve the above object, the present invention provides a first step of forming a light emitting device, a second step of forming a solder bump on a sub-mount to which the light emitting device is to be bonded, and a surface to be connected to the light emitting device of the solder bump ( Or a fourth step of forming an anti-oxidation film on the bonding surface) and a fourth step of contacting and bonding the light emitting element to the bonding surface of the solder bump on which the anti-oxidation film is formed. To provide.
상기 산화 방지막은 상기 솔더범프의 둘레에도 형성할 수 있다.The anti-oxidation film may also be formed around the solder bumps.
상기 산화 방지막은 귀금속막, 유사 귀금속막 또는 전도성 고분자 재료를 포함하는 물질막으로 형성할 수 있다.The anti-oxidation film may be formed of a material film including a noble metal film, a pseudo noble metal film, or a conductive polymer material.
이러한 본 발명을 이용하면, 발광소자에 균일하게 전류를 공급할 수 있기 때문에, 발광소자에서 방출되는 광이 끊어지지 않게 할 수 있고, 방출되는 광의 세기도 균일하게 할 수 있다. 또한, 발광소자로부터 열을 신속하게 제거할 수 있다.By using the present invention, since the current can be supplied to the light emitting element uniformly, the light emitted from the light emitting element can be prevented from being interrupted, and the intensity of the emitted light can be made uniform. It is also possible to quickly remove heat from the light emitting element.
이하, 본 발명의 실시예에 의한 발광소자 본딩 구조체 및 이를 이용한 본딩방법을 첨부된 도면들을 참조하여 상세하게 설명한다.Hereinafter, a light emitting device bonding structure and a bonding method using the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 4를 참조하면, 서브 마운트(50) 상에 제1 및 제2 패드층(52a, 52b)이 형성되어 있다. 제1 및 제2 패드층(52a, 52b)은 주어진 간격만큼 이격되어 있다. 제1 및 제2 패드층(52a, 52b)은 동일한 물질층으로써 단층 혹은 복층으로 구성될 수 있다. 제1 및 제2 패드층(52a, 52b)이 동일한 물질층인 경우, 각각은 제1 내지 제3 금속막들을 포함할 수 있다. 상기 제1 내지 제3 금속막들은 각각 티타늄(Ti)막, 백금(Pt)막 및 금(Au)막이다. 이러한 제1 및 제2 패드층(52a, 52b) 상에 각각 제1 및 제2 차단막(54a, 54b)이 존재한다. 제1 및 제2 차단막(54a, 54b)은 제1 및 제2 차 단막(54a, 54b) 상하에 적층된 물질층의 성분이 상호 확산되는 것을 방지한다. 제1 및 제2 차단막(54a, 54b)은 예를 들면 백금막일 수 있다. 이러한 제1 및 제2 차단막(54a, 54b) 상에 각각 제1 및 제2 솔더범프(56a, 56b)가 구비되어 있다. 제1 및 제2 솔더범프(56a, 56b)는 AuSn 솔더범프일 수 있으나, 다른 물질로 된 솔더범프일 수도 있다. 제1 및 제2 솔더범프(56a, 56b)의 본딩면들은 각각 제1 및 제2 산화 방지막(58a, 58b)으로 덮여 있다. 제1 및 제2 산화 방지막(58a, 58b)은 도 6에 도시한 바와 같이 서브 마운트(50)와 발광소자(60)를 포함하는 적층물(S1)을 본딩하는 과정에서 제1 및 제2 솔더범프(56a, 56b)의 본딩면에 이 물질층, 예를 들면 산화층이 형성되는 것을 방지한다. 제1 및 제2 산화 방지막(58a, 58b)은 제1 및 제2 솔더범프(56a, 56b)의 본딩면 전체에만 존재해도 소기의 목적은 달성할 수 있다. 그러나 도 4 및 도 5에 도시한 바와 같이 제1 및 제2 산화 방지막(58a, 58b)은 제1 및 제2 솔더범프(56a, 56b)의 노출된 전면을 덮도록 구비될 수 있다. 이러한 제1 및 제2 산화 방지막(58a, 58b)은 산소와 반응성이 낮은 물질막, 예를 들면 금이나 백금 등과 같은 귀금속막, 유사 귀금속막 또는 전도성 고분자 물질로 된 막일 수 있다.Referring to FIG. 4, first and second pad layers 52a and 52b are formed on the
한편, 상기 본딩 과정에서 제1 및 제2 산화 방지막(58a, 58b)의 본딩면에 형성된 부분은 제1 및 제2 솔더범프(56a, 56b)에 용해된다. 따라서 상기 본딩 과정이 완료된 후에는 제1 및 제2 솔더범프(56a, 56b)의 본딩면에 제1 및 제2 산화 방지막(58a, 58b)이 존재하지 않게 된다. 상기 본딩 과정에서 제1 및 제2 산화 방지막(58a, 58b)의 본딩면에 형성된 부분이 제1 및 제2 솔더범프(56a, 56b)에 용해 되더라도, 제1 및 제2 솔더범프(56a, 56b)의 특성이 저하되는 것은 바람지하지 않다. 그러므로 제1 및 제2 산화 방지막(58a, 58b)의 두께는 제1 및 제2 솔더범프(56a, 56b)를 이루는 물질의 상태도를 고려하여 결정하는 것이 바람직하다. 예컨대, 제1 및 제2 산화 방지막(58a, 58b)이 금막인 경우, 그 두께는 300Å이하일 수 있다.Meanwhile, in the bonding process, portions formed on the bonding surfaces of the first and second
계속해서, 도 4를 5-5'방향으로 절개한 평면을 보여주는 도 5를 참조하면, 제1 및 제2 산화 방지막(58a, 58b)은 제1 및 제2 솔더범프(56a, 56b)의 둘레에도 형성된 것을 알 수 있다. 제1 및 제2 솔더범프(56a, 56b)는 사각형외에 다른 형태, 예를 들면 원형일 수 있다.Subsequently, referring to FIG. 5, which shows a plane in which FIG. 4 is cut in the 5-5 'direction, the first and second
도 6은 제1 및 제2 솔더범프(56a, 56b)가 형성된 서브 마운트(50)에 발광소자(60)를 포함하는 적층물(S1)을 본딩된 결과물의 단면을 보여준다.FIG. 6 is a cross-sectional view of the result of bonding the laminate S1 including the
도 6을 참조하면, 발광소자(60)는 제1 및 제2 영역(R1, R2)으로 구분된 것을 알 수 있다. 제1 및 제2 영역(R1, R2)사이에 단차(66)가 존재한다. 단차(66)는 제2 영역(R2)이 돌출됨에 따른 것이다.Referring to FIG. 6, it can be seen that the
제1 영역(R1)의 서브 마운트(50)와 마주하는 면에 n형 전극(미도시)이 존재하고, 상기 n형 전극과 연결된 혹은 n형 전극을 덮도록 구비된 제3 패드층(62a)이 순차적으로 존재한다. 그리고 제2 영역(R2)의 서브 마운트(50)와 마주하는 면에 p형 전극(미도시)이 존재하고, 상기 p형 전극과 연결된 혹은 p형 전극을 덮도록 구비된 제4 패드층(62b)이 순차적으로 존재한다. 이 경우에 상기 p형 전극은 리지(ridge)형태로 구비된 p형 화합물 반도체층에 연결되도록 구비될 수 있다. 제3 및 제4 패드층(62a, 62b)은 단층 또는 복층일 수 있고, 동일한 물질층을 포함할 수 있다. 예를 들어, 제3 및 제4 패드층(62a, 62b)이 동일한 물질층으로 이루어진 복층인 경우, 제3 및 제4 패드층(62a, 62b)은 순차적으로 적층된 제4 내지 제6 금속막들을 포함할 수 있다. 상기 제4 내지 제6 금속막들은 각각 티타늄막, 백금막 및 금막일 수 있다. 이러한 제3 및 제4 패드층(62a, 62b)의 서브 마운트(50)와 마주하는 면에 각각 제1 및 제2 도전막(64a, 64b)이 적층되어 있다. 제1 및 제2 도전막(64a, 64b)은 금막일 수 있다. An n-type electrode (not shown) exists on a surface of the first region R1 facing the sub-mount 50, and is connected to the n-type electrode or provided to cover the n-type electrode. This is present sequentially. The
본 발명자는 상술한 바와 같이 제1 및 제2 솔더범프(56a, 56b)의 각 본딩면에 제1 및 제2 산화 방지막(58a, 58b)을 구비함에 따른 효과를 검증하기 위한 실험을 실시하였다.As described above, the inventors conducted experiments for verifying the effect of providing the first and second
상기 실험에서 도 7에 도시한 바와 같이 서브 마운트(50) 상에 솔더범프(80)를 형성한 다음, 전기 도금법 또는 전해 도금법으로 솔더범프(80)에 상술한 산화 방지막을 형성하였다. 그리고 상기 산화 방지막의 일부 영역 상에 도 6의 적층물(S1)에 대응되는 구조체(100)를 형성하였고, 본딩 과정에서 산화 방지막의 변화를 관측하기 위해 나머지는 그대로 노출시켰다. 이어서 구조체(100)가 형성된 결과물을 솔더범프(80)가 융융되는 온도에서 소정 시간 동안 가열하였다.In the above experiment, as shown in FIG. 7, the solder bumps 80 were formed on the sub-mount 50, and then the above-described antioxidant film was formed on the solder bumps 80 by electroplating or electroplating. The
도 7에서 참조번호 90은 이러한 본딩 과정이 완료된 후의 상기 산화 방지막의 노출된 부분이 덮여 있었던 솔더범프(80)의 일부분(이하, 제1 부분이라 함)을 보여준다. 상기 산화 방지막의 노출된 부분이 덮여 있었던 솔더범프(80)의 제1 부분(90)과 도 2를 비교하면, 제1 부분(90)에서 산화 방지막이 완전히 녹은 것을 알 수 있고, 표면이 흠 없이 매끄러운 것을 알 수 있다. 이러한 사실로부터 솔더범프(80)의 구조체(100)와 본딩되는 면도 흠 없이 매끄럽게 됨을 알 수 있다.In FIG. 7,
곧, 솔더범프(80)의 본딩면은 상기 본딩 과정에서 산화되지 않으며, 그 결과 산화층과 같은 이 물질층이 형성되지 않는다는 것을 알 수 있다.In other words, it can be seen that the bonding surface of the
이러한 결과에 따라, 도 6에 도시한 바와 같이 도 4에 도시한 본딩 구조체를 매개로 하여 서브 마운트(50)에 발광소자(60)를 본딩하는 경우, 제1 및 제2 솔더범프(56a, 56b)가 용융되는 시점에서 흡수 열량이 급격이 증가할 것으로 예측된다.As a result, when the
도 8을 참조하면 이러한 예측이 타당함을 알 수 있다.Referring to FIG. 8, it can be seen that this prediction is valid.
구체적으로, 도 8은 상기 실험의 본딩 과정에서 솔더범프(80)의 흡수열량을 측정한 것으로, 참조부호 G2는 본딩 온도에 따른 흡수 열량의 변화를 보여주는 제2 그래프이다.Specifically, FIG. 8 is a measure of the heat of absorption of the solder bumps 80 during the bonding process of the experiment, and reference numeral G2 is a second graph showing the change of heat of absorption according to the bonding temperature.
제2 그래프(G2)를 참조하면, 280℃부근에서 제2 피크(P2)가 나타나는데, 제2 피크(P2)의 높이는 종래의 제1 피크(도3 참조)에 비해 훨씬 높게 나타난다. 제2 피크(P2)의 높이가 높다는 사실은 상기 본딩 과정에서 온도가 솔더범프(80)가 용융점에 도달되면서 솔더범프(80)에 흡수되는 열량이 종래에 비해 급격이 증가한다는 것을 의미한다. 따라서 상기 예측은 타당하게 된다.Referring to the second graph G2, the second peak P2 appears around 280 ° C., and the height of the second peak P2 is much higher than that of the conventional first peak (see FIG. 3). The fact that the height of the second peak P2 is high means that the amount of heat absorbed by the solder bumps 80 rapidly increases as the temperature of the solder bumps 80 reaches the melting point in the bonding process. Thus the prediction is justified.
또한, 솔더범프(80)의 용융점에서 흡수열량이 급격히 증가하기 위한 조건 중 하나는 솔더범프(80)의 본딩면이 깨끗하고, 상기 본딩면에 이 물질층이 존재하지 않는 것인데, 제2 그래프(G2)에 나타나는 제2 피크(P2)는 본 발명의 본딩 구조체가 상기 조건을 만족함을 의미한다.
In addition, one of the conditions for the rapid increase in the heat of absorption at the melting point of the
다음에는 이러한 본딩 구조체를 이용하여 발광소자, 예컨대 LED나 LD 등을 서브 마운트에 본딩하는 방법을 간략히 설명한다.Next, a method of bonding a light emitting device such as an LED or an LD to a sub-mount using the bonding structure will be briefly described.
먼저, 본딩하기 위한 발광소자를 형성한다. 이어서 도 6에 도시한 바와 같이 발광소자(60)의 n형 전극이 형성된 면과 p형 전극이 형성된 면에 각각 제3 및 제4 패드층(62a, 62b)을 형성한다. 그리고 제3 및 제4 패드층(62a, 62b) 상에 각각 제1 및 제2 도전막(64a, 64b)을 형성한다. 제3 및 제4 패드층(62a, 62b)과 제1 및 제2 도전막(64a, 64b)에 대한 설명은 상술하였으므로 생략한다.First, a light emitting element for bonding is formed. 6, third and fourth pad layers 62a and 62b are formed on the surface where the n-type electrode and the p-type electrode are formed, respectively, as shown in FIG. First and second
이와 같이, 발광소자를 형성하고, 상기 발광소자에 본딩에 필요한 부재들을 형성한 다음, 도 4에 도시한 바와 서브 마운트(50) 상에 제1 및 제2 패드층(52a, 52b)과 제1 및 제2 차단막(54a, 54b)을 순차적으로 형성한다. 그리고 제1 및 제2 차단막(54a, 54b) 상에 소정의 방법, 예를 들면 전기 도금법 등을 이용하여 제1 및 제2 솔더범프(56a, 56b)를 형성한다. 이어서 제1 및 제2 솔더범프(56a, 56b)의 상기 발광소자와 본딩되는 각 본딩면에 제1 및 제2 산화 방지막(58a, 58b)을 전기 도금법 또는 전해 도금법을 이용하여 소정 두께로 형성한다. 이때, 제1 및 제2 산화 방지막(58a, 58b)은 상기 각 본딩면 뿐만 아니라 제1 및 제2 솔더범프(56a, 56b)의 노출된 전면에 형성할 수 있다. 제1 및 제2 산화 방지막(58a, 58b)은 금이나 백금 등과 같은 귀금속막, 유사 귀금속막 또는 전도성 고분자 물질로 된 막 등과 같은 산소와 반응성이 낮은 물질막으로 형성할 수 있다. 제1 및 제2 솔더범프(56a, 56b)의 본딩면에 형성되는 제1 및 제2 산화 방지막(58a, 58b)은 본딩 과정에서 제1 및 제2 솔더범프(56a, 56b)로 용해되어 상기 본딩 과정이 완료된 후, 상기 본딩면에 존재하지 않는 것이 바람직하다. 따라서 제1 및 제2 산화 방지막(58a, 58b)은 이를 고려하여 적정 두께로 형성하는 것이 바람직한데, 상기 두께는 사용되는 물질에 따라 다를 수 있다.As such, after forming the light emitting device and forming the members necessary for bonding to the light emitting device, the first and second pad layers 52a and 52b and the first pad layer are formed on the sub-mount 50 as shown in FIG. 4. And second blocking
예를 들어 제1 및 제2 산화 방지막(58a, 58b)을 귀금속, 예컨대 금이나 백금으로 형성하는 경우, 상기 본딩면에 형성되는 제1 및 제2 산화 방지막(58a, 58b)의 두께는 본딩 온도에서 솔더범프와 함께 완전 용융이 될 수 있도록 Au-Sn 상태도를 참조하여, 300Å이하로 형성하는 것이 바람직하다.For example, when the first and second
상술한 바와 같이 제1 및 제2 산화 방지막(58a, 58b)을 형성한 후, 발광소자(60)의 n형 전극 측에 형성된 제1 도전막(64a)과 p형 전극측에 형성된 제2 도전막(64b)이 각각 제1 및 제2 솔더범프(56a, 56b)와 마주하도록 발광소자(60)가 포함된 적층물(S1)과 서브 마운트(50)를 정렬한다. 이와 같이 정렬된 상태에서 적층물(S1)과 서브 마운트(50)를 접촉시켜 소정의 온도, 예를 들어 제1 및 제2 솔더범프(56a, 56b)가 AuSn으로 된 경우, 280℃ 정도에서 소정의 시간 동안 상기 접촉된 결과물을 가열한다. 이 과정에서 제1 및 제2 솔더범프(56a, 56b)의 본딩면에 형성된 제1 및 제2 산화 방지막(58a, 58b)이 제1 및 제2 솔더범프(56a, 56b)에 용해된다.As described above, after the first and second
이와 같이 상기 본딩 과정동안 제1 및 제2 솔더범프956a, 56b)의 본딩면에 산화 방지막이 존재하므로, 상기 본딩면은 산화되지 않는다.As such, since the anti-oxidation film is present on the bonding surfaces of the first and second solder bumps 956a and 56b during the bonding process, the bonding surface is not oxidized.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예 들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 제1 내지 제4 패드층의 구성을 다르게 하는 것이 가능하고, 본딩면에 산화 방지막을 형성하여 본딩하는 과정을 발광소자의 본딩 뿐만 아니라 다른 본딩 과정에도 적용할 수 있을 것이다. 또한, 본딩 완료 후에 솔더범프 둘레에 형성된 산화 방지막은 제거할 수도 있다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.While many details are set forth in the foregoing description, they should be construed as illustrative of preferred embodiments, rather than to limit the scope of the invention. For example, a person having ordinary knowledge in the technical field to which the present invention pertains can make the configuration of the first to fourth pad layers different, and bonding the light emitting device by forming an oxide film on the bonding surface and bonding it. In addition, it can be applied to other bonding processes. In addition, the anti-oxidation film formed around the solder bumps after completion of the bonding may be removed. Therefore, the scope of the present invention should not be defined by the described embodiments, but should be determined by the technical spirit described in the claims.
상술한 바와 같이, 본 발명의 발광소자 본딩 구조체는 적어도 본딩면이 본딩 과정에서 솔더 범프에 용해되는 얇은 산화 방지막으로 덮여 있다. 따라서 본딩 과정에서 본딩면에 종래 기술에서 문제점을 대두된 산화층과 같은 이 물질층이 형성되지 않는다. 이에 따라 본 발명의 본딩 구조체를 이용하여 발광소자를 서브 마운트에 장착한 경우, 본딩 구조체, 곧 솔더범프의 본딩면 전면이 발광소자에 접촉될 수 있기 때문에, 솔더범프를 통한 전류 공급이 균일하게 이루어질 수 있다. 때문에 발광소자에서 방출되는 광이 끊어지는 것을 방지할 수 있고, 방출되는 광의 세기도 균일하게 유지할 수 있다. 아울러 발광소자로부터 열을 신속하게 제거할 수 있다.As described above, the light emitting device bonding structure of the present invention is covered with a thin antioxidant film, at least the bonding surface of which is dissolved in the solder bumps during the bonding process. Therefore, in the bonding process, this material layer, such as an oxide layer, which poses a problem in the prior art, is not formed on the bonding surface. Accordingly, when the light emitting device is mounted on the sub-mount using the bonding structure of the present invention, the bonding structure, that is, the entire surface of the bonding surface of the solder bumps may be in contact with the light emitting device, so that current supply through the solder bumps is made uniform. Can be. Therefore, the light emitted from the light emitting device can be prevented from being cut off, and the intensity of the emitted light can be kept uniform. In addition, heat can be quickly removed from the light emitting device.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030068320A KR101138861B1 (en) | 2003-10-01 | 2003-10-01 | Bonding structure for light emitting device and method of bonding using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030068320A KR101138861B1 (en) | 2003-10-01 | 2003-10-01 | Bonding structure for light emitting device and method of bonding using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050032289A KR20050032289A (en) | 2005-04-07 |
KR101138861B1 true KR101138861B1 (en) | 2012-05-14 |
Family
ID=37236850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030068320A KR101138861B1 (en) | 2003-10-01 | 2003-10-01 | Bonding structure for light emitting device and method of bonding using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101138861B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8970035B2 (en) | 2012-08-31 | 2015-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structures for semiconductor package |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06112207A (en) * | 1992-09-28 | 1994-04-22 | Nec Corp | Integrated circuit chip with solder bump and its production |
KR20020000142A (en) * | 1999-12-22 | 2002-01-04 | 추후기재 | Iii-nitride light-emitting device with increased light generating capability |
KR20020020658A (en) * | 2000-09-08 | 2002-03-15 | 마찌다 가쯔히꼬 | Method for manufacturing a semiconductor device |
KR20020074997A (en) * | 2001-03-23 | 2002-10-04 | 삼성전자 주식회사 | Flip chip type semiconductor device having probing pads and bump pads and fabrication method thereof |
-
2003
- 2003-10-01 KR KR1020030068320A patent/KR101138861B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06112207A (en) * | 1992-09-28 | 1994-04-22 | Nec Corp | Integrated circuit chip with solder bump and its production |
KR20020000142A (en) * | 1999-12-22 | 2002-01-04 | 추후기재 | Iii-nitride light-emitting device with increased light generating capability |
KR20020020658A (en) * | 2000-09-08 | 2002-03-15 | 마찌다 가쯔히꼬 | Method for manufacturing a semiconductor device |
KR20020074997A (en) * | 2001-03-23 | 2002-10-04 | 삼성전자 주식회사 | Flip chip type semiconductor device having probing pads and bump pads and fabrication method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20050032289A (en) | 2005-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5354828B2 (en) | III-nitride light-emitting device with enhanced light generation capability | |
KR101028965B1 (en) | Light emitting diode including barrier layers and manufacturing methods therefor | |
KR101025844B1 (en) | SnAgAu solder bump, method of manufacturing the same and method of bonding light emitting device using method of manufacturing solder bump | |
US7276740B2 (en) | Submount for light emitting device | |
KR100975521B1 (en) | Light emitting device assembly | |
US20080210954A1 (en) | Alternating Current Light Emitting Device | |
JPH06283807A (en) | Stack laser | |
US7245014B2 (en) | Semiconductor light emitting apparatus and method for producing the same | |
KR100764393B1 (en) | Method of fabricating a high power array type semiconductor laser device | |
JPH11145562A (en) | Semiconductor laser device | |
KR101138861B1 (en) | Bonding structure for light emitting device and method of bonding using the same | |
JPH10308560A (en) | Semiconductor light emitting element and light emitting device | |
JPH08330672A (en) | Semiconductor device | |
JP2006032779A (en) | Nitride semiconductor light emitting element | |
US7466733B2 (en) | Optical device chip, and optical module and method for manufacturing the same | |
JPH10209494A (en) | Semiconductor light emitting device | |
KR100862457B1 (en) | Structure for flip-chip bonding a light emitting device using metal column | |
JPH06260723A (en) | Semiconductor laser device | |
JPH0637403A (en) | Semiconductor laser device | |
KR20070039195A (en) | Semiconductor device having advanced thermal stability and preparation method thereof | |
JP7291537B2 (en) | semiconductor light emitting device | |
JP3814950B2 (en) | Stacked semiconductor laser | |
JP2003086878A (en) | Semiconductor light source module and its manufacturing method | |
JP2004146722A (en) | Semiconductor laser apparatus and manufacturing method thereof | |
JPH07321412A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
E90F | Notification of reason for final refusal | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |