JPS62136018A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS62136018A JPS62136018A JP27757585A JP27757585A JPS62136018A JP S62136018 A JPS62136018 A JP S62136018A JP 27757585 A JP27757585 A JP 27757585A JP 27757585 A JP27757585 A JP 27757585A JP S62136018 A JPS62136018 A JP S62136018A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- film
- sec
- silicon
- deposition rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
[Ia要]
半導体基板との接触面に、20Å/秒以下の堆積速度で
アルミニウムを被着する。そうすると、コンタクト抵抗
の増大が抑制される。Detailed Description of the Invention [Ia Required] Aluminum is deposited on the contact surface with the semiconductor substrate at a deposition rate of 20 Å/sec or less. This suppresses an increase in contact resistance.
[産業上の利用分野]
本発明は半導体装置の製造方法のうち、特に、アルミニ
ウム電極配線の形成方法に関する。[Industrial Field of Application] The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of forming an aluminum electrode wiring.
周知のように、ICなどの半導体装置では半導体素子上
にアルミニウム電極配線が設けられているが、それはア
ルミニウムは電気抵抗が低くて、低融点であり、且つ、
パターンニングが容易で、更に、アルミニウムは半導体
材料との密着性が良いからである。As is well known, in semiconductor devices such as ICs, aluminum electrode wiring is provided on the semiconductor element, but this is because aluminum has low electrical resistance, low melting point, and
This is because patterning is easy and aluminum has good adhesion to semiconductor materials.
しかし、このようなアルミニウムは電極部で半導体層と
接触すると、接触面に大きなコンタクト抵抗カ生じ易く
、このコンタクト抵抗の低減については十分な配慮が望
まれている。However, when such aluminum comes into contact with a semiconductor layer at an electrode portion, a large contact resistance is likely to occur on the contact surface, and sufficient consideration is desired to reduce this contact resistance.
[従来の技術と発明が解決しようとする問題点]さて、
このようなコンタクト抵抗の増加は、第4図に示すよう
に、シリコン基板1とアルミニウム電極2との接触面の
部分で、半導体装置の製造過程においてシリコンの固相
エピタキシャル成長体3がアルミニウム電極内に成長し
、その高抵抗物が接触面に介在するためである。即ち、
半導体装置の層間絶縁膜またはカバー膜として燐シリケ
ートガラス(P S G)膜などを成長させると、40
0〜450℃の高温になるために、アルミニウム・シリ
コンの接触面でシリコンとアルミニウムが反応して合金
になり、次に、その膜の成長処理を中止すると、温度が
下ってアルミニウムの中でシリコンが析出する。このよ
うな反応が製造過程の中で繰り返えされて、大きな固相
エピタキシャル成長体3がアルミニウム電極部に形成さ
れるものである。なお、図中の4は酸化シリコン膜から
なる絶縁膜である。[Problems to be solved by conventional technology and invention] Now,
As shown in FIG. 4, this increase in contact resistance is caused by the solid-phase epitaxial growth of silicon 3 entering the aluminum electrode at the contact surface between the silicon substrate 1 and the aluminum electrode 2 during the manufacturing process of the semiconductor device. This is because the high-resistance material is present on the contact surface. That is,
When a phosphorus silicate glass (PSG) film is grown as an interlayer insulating film or cover film of a semiconductor device,
Because of the high temperatures of 0 to 450 degrees Celsius, silicon and aluminum react at the aluminum-silicon interface to form an alloy, and then when the film growth process is stopped, the temperature drops and the silicon inside the aluminum is precipitated. Such a reaction is repeated during the manufacturing process, and a large solid phase epitaxial growth body 3 is formed on the aluminum electrode portion. Note that 4 in the figure is an insulating film made of a silicon oxide film.
従って、このコンタクト抵抗を減少させるため、従前よ
り種々の対策が実施されており、例えば、第5図に示す
ように、その接触面にタングステン膜5を介在させる方
法が知られている。そうすれば、固相エピタキシャル成
長は防止できる。Therefore, in order to reduce this contact resistance, various measures have been taken in the past. For example, as shown in FIG. 5, a method is known in which a tungsten film 5 is interposed on the contact surface. In this way, solid phase epitaxial growth can be prevented.
しかし、タングステンのような異種導電体を接触面に介
在させると、ある程度のコンタクト抵抗の介在は避けら
れず、また、密着性も良くなく、パターンニングも困難
である。且つ、タングステンなどはシリサイド化するた
め、シリコン基板1を侵食して、シャロージヤンクショ
ン(浅い接合)には不向きである。However, when a different type of conductor such as tungsten is interposed on the contact surface, a certain amount of contact resistance is unavoidable, the adhesion is not good, and patterning is difficult. Moreover, since tungsten or the like turns into silicide, it corrodes the silicon substrate 1, making it unsuitable for shallow junctions.
本発明は、これらの問題点をなくしたアルミニウム電極
配線の形成方法を提案するものである。The present invention proposes a method for forming aluminum electrode wiring that eliminates these problems.
[問題点を解決するための手段]
その問題は、半導体基板上にアルミニウムからなる電極
配線を形成する半導体装置の製造方法において、半導体
基板との接触面に20Å/秒以下の堆積速度でアルミニ
ウムを被着するようにした工程が含まれる半導体装置の
製造方法によって解決される。[Means for solving the problem] The problem is that in a semiconductor device manufacturing method in which electrode wiring made of aluminum is formed on a semiconductor substrate, aluminum is deposited on the contact surface with the semiconductor substrate at a deposition rate of 20 Å/second or less. The problem is solved by a method of manufacturing a semiconductor device that includes a step of depositing.
[作用]
即ち、本発明は、半導体基板との接触面に、堆積速度2
0Å/秒以下でアルミニウムな被着する。[Function] That is, the present invention provides a deposition rate of 2 on the contact surface with the semiconductor substrate.
Aluminum deposits at less than 0 Å/sec.
そうすれば、A I / S 4間のコンタクト抵抗の
増大が抑制される。By doing so, increase in contact resistance between AI/S 4 is suppressed.
[実施例] 以下、図面を参照して実施例によって詳細に説明する。[Example] Hereinafter, embodiments will be described in detail with reference to the drawings.
第1図(al、 (blは本発明にかかる形成方法の工
程順断面図である。同図fa)に示すように、シリコン
基板11の絶縁膜14に設けた電極窓の上面に、スパッ
タ法によって5Å/秒の堆積速度でアルミニウム膜12
Aを被着し、その膜厚が200人程度になると、次いで
、100Å/秒の堆積速度でアルミニウム膜12Bを膜
厚0.3〜5μmまで被着する。As shown in FIG. 1 (al and bl are step-by-step cross-sectional views of the formation method according to the present invention. Fa in the same figure), sputtering is applied to the upper surface of the electrode window provided in the insulating film 14 of the silicon substrate 11. Aluminum film 12 was deposited at a deposition rate of 5 Å/s by
After depositing aluminum film 12B to a thickness of about 200, an aluminum film 12B is deposited to a thickness of 0.3 to 5 μm at a deposition rate of 100 Å/sec.
そうした後、塩素系ガスを用いたドライエツチングによ
ってパターンニングして、第1図(blに示すようなア
ルミニウム電極配線に形成する。After that, patterning is performed by dry etching using chlorine-based gas to form an aluminum electrode wiring as shown in FIG.
このように、遅い堆積速度で被着すれば、アルミニウム
粒子が細かく分散されるから、アルミニウム・シリコン
間の反応が均一化されて、固相エピタキシャルの成長が
抑制される。第2図は、電極断面における固相エビクキ
シャル成長率と堆積速度との関係図表(実施結果のデー
タ)を示しており、この図表より20Å/秒以下の堆積
速度では、殆んど固相エピタキシャル層が成長していな
いことが明らかである。If the aluminum particles are deposited at a slow deposition rate in this way, the aluminum particles are finely dispersed, so that the reaction between aluminum and silicon becomes uniform, and the growth of solid phase epitaxial growth is suppressed. Figure 2 shows a relationship chart (data of the implementation results) between the solid phase epitaxial growth rate and the deposition rate in the electrode cross section. From this chart, it can be seen that at a deposition rate of 20 Å/sec or less, almost no solid phase epitaxial layer is formed. It is clear that it is not growing.
次に、第3図は本発明にかかる他の形成方法を示す断面
図で、本例は膜厚200人のアルミニウム膜12Aと膜
厚1μmのアルミニウム膜12Bとの間に膜厚500〜
1500人の窒化チタン(TiN)膜15を介在させた
実施例である。本方法は窒化チタン膜15の他に、ジル
コニウム(Zr) 、チタン(Ti) 。Next, FIG. 3 is a sectional view showing another forming method according to the present invention. In this example, a film thickness of 500 to 500 μm is formed between an aluminum film 12A having a thickness of 200 μm and an aluminum film 12B having a thickness of 1 μm.
This is an example in which a titanium nitride (TiN) film 15 of 1,500 layers is interposed. In this method, in addition to the titanium nitride film 15, zirconium (Zr) and titanium (Ti) are used.
ハフニウム(Ilf) 、タンタル(Ta) 、タング
ステン(W)、バナジウム(V)、ニオブ(Nb)など
の金属膜、あるいはそれらの窒化膜を介在させることも
できる。A metal film such as hafnium (Ilf), tantalum (Ta), tungsten (W), vanadium (V), or niobium (Nb), or a nitride film thereof can also be interposed.
以上のような形成方法によると、アルミニウム電極面に
おけるコンタクト抵抗が安定化して、ICなどの半導体
装置の信頼性が顕著に改善される。According to the above-described formation method, the contact resistance on the aluminum electrode surface is stabilized, and the reliability of semiconductor devices such as ICs is significantly improved.
[発明の効果]
以上の説明から判るように、本発明によれば半導体装置
の高信頼化に大きな効果があるものである。[Effects of the Invention] As can be seen from the above description, the present invention has a significant effect on increasing the reliability of semiconductor devices.
第1図(a)、 (blは本発明にかかる形成方法の形
成工程順断面図、
第2図は固相エピタキシャル成長率と堆積速度との関係
図表、
第3図は本発明にかかる他の形成方法を示す断面図、
第4図は従来の問題点を示す断面図、
第5図は従来の形成方法を示す断面図である。
図において、
1.11はシリコン基(反、
2は従来のアルミニウム膜、
3は固相エピタキシャル成長体、
4.14は絶縁膜、 5はタングステン膜、12
Aは20Å/分以下の堆積速度で被着したアルミニウム
膜、
12Bは100Å/分以上の堆積速度で被着したアルミ
ニウム膜、
15は窒化チタン膜
第1図
20 t、o Go AhJ/稽積遠度
第2図
第4 図
第 5E111(a), (bl is a cross-sectional view of the formation process according to the present invention, FIG. 2 is a graph of the relationship between the solid phase epitaxial growth rate and the deposition rate, and FIG. 3 is a diagram of another formation method according to the present invention. Fig. 4 is a cross-sectional view showing the conventional method, and Fig. 5 is a cross-sectional view showing the conventional forming method. Aluminum film, 3 solid phase epitaxial growth body, 4.14 insulating film, 5 tungsten film, 12
A is an aluminum film deposited at a deposition rate of 20 Å/min or less, 12B is an aluminum film deposited at a deposition rate of 100 Å/min or more, 15 is a titanium nitride film. Figure 2 Figure 4 Figure 5E11
Claims (3)
形成する半導体装置の製造方法において、半導体基板と
の接触面に20Å/秒以下の堆積速度でアルミニウムを
被着するようにした工程が含まれてなることを特徴とす
る半導体装置の製造方法。(1) A method for manufacturing a semiconductor device in which electrode wiring made of aluminum is formed on a semiconductor substrate includes a step of depositing aluminum on the contact surface with the semiconductor substrate at a deposition rate of 20 Å/second or less. A method for manufacturing a semiconductor device, characterized in that:
積速度でアルミニウムを膜厚100〜1000Åまで被
着し、次いで、100Å/秒以上の堆積速度でアルミニ
ウムを所要の膜厚まで被着するようにした工程が含まれ
てなることを特徴とする特許請求の範囲第1項記載の半
導体装置の製造方法。(2) Deposit aluminum to the contact surface with the semiconductor substrate to a thickness of 100 to 1000 Å at a deposition rate of 20 Å/sec or less, and then deposit aluminum to the desired thickness at a deposition rate of 100 Å/sec or more. 2. A method of manufacturing a semiconductor device according to claim 1, further comprising the step of:
積速度でアルミニウムを被着し、次いで、金属膜あるい
は金属窒化膜を被着した後、100Å/秒以上の堆積速
度でアルミニウムを所要の膜厚まで被着するようにした
工程が含まれてなることを特徴とする特許請求の範囲第
1項記載の半導体装置の製造方法。(3) Deposit aluminum on the contact surface with the semiconductor substrate at a deposition rate of 20 Å/sec or less, then deposit a metal film or metal nitride film, and then deposit aluminum at a deposition rate of 100 Å/sec or more. 2. A method of manufacturing a semiconductor device according to claim 1, further comprising a step of depositing the semiconductor device to a film thickness of .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27757585A JPS62136018A (en) | 1985-12-09 | 1985-12-09 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27757585A JPS62136018A (en) | 1985-12-09 | 1985-12-09 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62136018A true JPS62136018A (en) | 1987-06-19 |
Family
ID=17585392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27757585A Pending JPS62136018A (en) | 1985-12-09 | 1985-12-09 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62136018A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4806022A (en) * | 1987-02-02 | 1989-02-21 | Nippon Seiko Kabushiki Kaisha | Miniature linear guide apparatus |
US6893545B2 (en) | 1997-09-12 | 2005-05-17 | Therasense, Inc. | Biosensor |
JP2011198896A (en) * | 2010-03-18 | 2011-10-06 | Mitsubishi Electric Corp | Method of manufacturing semiconductor device |
US9741578B2 (en) | 2014-02-12 | 2017-08-22 | Toyoda Gosei Co., Ltd. | Manufacturing method of semiconductor device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60193337A (en) * | 1984-03-14 | 1985-10-01 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1985
- 1985-12-09 JP JP27757585A patent/JPS62136018A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60193337A (en) * | 1984-03-14 | 1985-10-01 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4806022A (en) * | 1987-02-02 | 1989-02-21 | Nippon Seiko Kabushiki Kaisha | Miniature linear guide apparatus |
US6893545B2 (en) | 1997-09-12 | 2005-05-17 | Therasense, Inc. | Biosensor |
US7713406B2 (en) | 1997-09-12 | 2010-05-11 | Abbott Diabetes Care Inc. | Biosensor |
US7901554B2 (en) | 1997-09-12 | 2011-03-08 | Abbott Diabetes Care Inc. | Biosensor |
US7905998B2 (en) | 1997-09-12 | 2011-03-15 | Abbott Diabetes Care Inc. | Biosensor |
US7918988B2 (en) | 1997-09-12 | 2011-04-05 | Abbott Diabetes Care Inc. | Biosensor |
US7998336B2 (en) | 1997-09-12 | 2011-08-16 | Abbott Diabetes Care Inc. | Biosensor |
US8414761B2 (en) | 1997-09-12 | 2013-04-09 | Abbott Diabetes Care Inc. | Biosensor |
US8557103B2 (en) | 1997-09-12 | 2013-10-15 | Abbott Diabetes Care Inc. | Biosensor |
JP2011198896A (en) * | 2010-03-18 | 2011-10-06 | Mitsubishi Electric Corp | Method of manufacturing semiconductor device |
US9741578B2 (en) | 2014-02-12 | 2017-08-22 | Toyoda Gosei Co., Ltd. | Manufacturing method of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0470785B2 (en) | ||
JPS5823952B2 (en) | shot key barrier device | |
JP3304541B2 (en) | Method of forming ohmic electrode | |
JPS62136018A (en) | Manufacture of semiconductor device | |
JPS60193337A (en) | Manufacture of semiconductor device | |
JPH0139222B2 (en) | ||
JPS5842227A (en) | Manufacture of semiconductor device | |
JPH06104424A (en) | Schottky barrier type diode and its manufacture | |
JP3128165B2 (en) | Method for forming electrode of compound semiconductor device | |
JP3249071B2 (en) | Method for manufacturing semiconductor device | |
JPH08293581A (en) | Ferroelectric thin film capacitor | |
JP2969830B2 (en) | Method for manufacturing semiconductor device | |
JPS61187364A (en) | Ohmic electrode | |
JPS6054462A (en) | Semiconductor device | |
JPS5873136A (en) | Method of producing semiconductor device | |
JPH0472733A (en) | Manufacture of semiconductor device | |
JPS60186038A (en) | Semiconductor device | |
JPS59188957A (en) | Manufacture of capacitor for semiconductor device | |
JPS61196554A (en) | Semiconductor integrated circuit device | |
JPH027543A (en) | Connecting electrode formation | |
JP3062514B2 (en) | Thin film transistor | |
JPH0290559A (en) | Manufacture of semiconductor device | |
JPH0582969B2 (en) | ||
JPS59131B2 (en) | semiconductor equipment | |
JPS60167352A (en) | Semiconductor element |