JPS59214075A - Ic substrate for active panel - Google Patents

Ic substrate for active panel

Info

Publication number
JPS59214075A
JPS59214075A JP58088154A JP8815483A JPS59214075A JP S59214075 A JPS59214075 A JP S59214075A JP 58088154 A JP58088154 A JP 58088154A JP 8815483 A JP8815483 A JP 8815483A JP S59214075 A JPS59214075 A JP S59214075A
Authority
JP
Japan
Prior art keywords
pixel
screen
panel
circuit
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58088154A
Other languages
Japanese (ja)
Inventor
望 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Priority to JP58088154A priority Critical patent/JPS59214075A/en
Publication of JPS59214075A publication Critical patent/JPS59214075A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は、半導体基板を用いたアクティブパネルの設計
方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of designing an active panel using a semiconductor substrate.

非発光性表示体である液晶パネルは、低電圧駆動可能で
ある、低消費電力である等の特長を生かし、腕時計、計
算機、測定器等の小型携帯用機器に幅広く用いられて来
ている。これらの液晶パネルは、従来数字表示のみを行
なうセグメント表示のパネルが簡単であることもあって
広く用いられているが、もっと表示形態が自由であり、
表示容量が大きく、高品質の表示ができるパネル力f望
まれ、小さな表示単位(画素)を縦横にアレイ状に並べ
たドツトマトリックスパネルが注目されている。
Liquid crystal panels, which are non-luminescent displays, have been widely used in small portable devices such as wristwatches, calculators, and measuring instruments, taking advantage of their characteristics such as being able to be driven at low voltage and having low power consumption. These liquid crystal panels are widely used because conventional segment display panels that only display numbers are simple, but there are more flexible display formats.
Dot matrix panels, in which small display units (pixels) are arranged in an array vertically and horizontally, are attracting attention because a panel with a large display capacity and capable of high-quality display is desired.

しかしながら、このドツトマトリックスパネルを、従来
のセグメント表示のパネルと同様に直交した透明電極の
形成された2枚のガラス基板間に液晶を封入し、これら
の直交電極間に複雑な信号を印加して表示させるマルチ
プレックス駆動方式で実現することは、画素の高密度化
が難しく、画素数の増大を計れない等の問題があり、よ
り高品質の表示体を目的とし、半導体基板(又はガラス
基板ン上にスイッチング素子あるいは電気回路を形成し
、各画素の液晶駆動用電極に印加される信号を制御し光
示を行なうアクティブパネルが実現された。
However, similar to conventional segment display panels, this dot matrix panel is made by sealing liquid crystal between two glass substrates on which orthogonal transparent electrodes are formed, and applying complex signals between these orthogonal electrodes. Achieving a display using a multiplex driving method has problems such as the difficulty of increasing pixel density and the inability to increase the number of pixels. An active panel has been realized in which a switching element or an electric circuit is formed on the top of the active panel, and a signal applied to the liquid crystal driving electrode of each pixel is controlled to display light.

画素をアレイ状に並べたドツトマトリックスパネルでは
、その表示目的によって、中間調光示も実現できるテレ
ビ用のパネルと、白、黒の2値衣示による文字・図形等
の光示を目的としたパネルに大きく分けられ、その回路
構成、要求される液晶の特性も異なっている。
Dot matrix panels, in which pixels are arranged in an array, can be used for televisions, which can also display intermediate dimming, depending on the purpose of display, and for displaying characters, figures, etc. using binary coloring of white and black. They are broadly divided into panels, with different circuit configurations and required liquid crystal characteristics.

第1図(1) * (2)にはアクティブパネルの画素
の回路の例を掲げた。同図(1)は中間調表示も可能な
テレビ用の表示パネルの画素の回路図である。1が1個
の画素に含まれる画素回路であり、表示画像データ2は
画素選択信号3によりNチャンネル電界効果トランジス
タ4をON状態にし、信号保持用コンデンサ5に書き込
まれる。これは各画素の上部に形成された画素電極6に
つながれ、上ガラス基板上に形成された透明電極7との
間に封入された液晶8に電界を印加して、信号保持用コ
ンデンサ5に保持された電圧に対応した階調を持つ表示
を行なう。
Figure 1 (1) * (2) shows an example of a pixel circuit of an active panel. FIG. 1 (1) is a circuit diagram of a pixel of a display panel for a television that can also display halftones. 1 is a pixel circuit included in one pixel, and display image data 2 is written into a signal holding capacitor 5 by turning on an N-channel field effect transistor 4 by a pixel selection signal 3. This is connected to the pixel electrode 6 formed on the top of each pixel, and applies an electric field to the liquid crystal 8 sealed between it and the transparent electrode 7 formed on the upper glass substrate, and is held in the signal holding capacitor 5. A display with gradations corresponding to the applied voltage is performed.

第1図(2)は、白、黒の2個表示を行ない、表示デー
タをスタティックに保持することのできる記憶型アクテ
ィブパネルの画素の回路例である。9が1個の画素に含
まれる画素回路であり、光示画像データ10 (DAT
A)及び11 (DATA)は、画素選択信号12によ
りNチャンネル電界効果トランジスタ13.14をON
状態にし、2つのインバータ15.16によって構成さ
れるメモリーセルへ書き込まれる。このメモリーセルの
データ17.18を使用し、低周波数の液晶駆動信号1
9の入力されるクロックドインバータ20゜21を開閉
し、画素電極22に印加される液晶駆動信号の位相を変
化させる。上ガラス基板の透明電極23には、19と同
じ低周波数の液晶駆動信号が入力され、24はこれらの
間に封入された液晶である。
FIG. 1(2) is an example of a pixel circuit of a storage type active panel that can display two pixels, white and black, and statically hold display data. 9 is a pixel circuit included in one pixel, and optical image data 10 (DAT
A) and 11 (DATA) turn on the N-channel field effect transistors 13 and 14 by the pixel selection signal 12.
state and is written into a memory cell constituted by two inverters 15, 16. Using the data 17.18 of this memory cell, the low frequency liquid crystal drive signal 1
The clocked inverters 20 and 21 to which the clocked inverter 9 is input are opened and closed to change the phase of the liquid crystal drive signal applied to the pixel electrode 22. The same low frequency liquid crystal drive signal as 19 is input to the transparent electrode 23 of the upper glass substrate, and 24 is a liquid crystal sealed between them.

さて、通常これらの画素を1つの表示単位とするアクテ
ィブパネルを設計するには、第2図に示すように1個の
画素25の占める領域内に、第1図(す、(2)のよう
な回路のマスクパターンを設計し、これらを矢印26,
27.28.29に示すように縦横に繰り返す(リピー
トする)ことにより、画面の全画素のマスクパターンを
作る方法が取られる。この設計方法では、1個の画素の
マスクパターンのみを設計すれば、後はCAD上の簡単
な操作で全画面の設計が完了する。
Now, normally, in order to design an active panel that uses these pixels as one display unit, as shown in Fig. 2, within the area occupied by one pixel 25, as shown in Fig. Design the mask pattern of the circuit and connect them with arrows 26,
As shown in 27.28.29, a method is used to create a mask pattern for all pixels on the screen by repeating (repeat) vertically and horizontally. In this design method, only a mask pattern for one pixel is designed, and then the entire screen can be designed by simple operations on CAD.

表示の単位となる画素の大きさは、主にそのパネルの表
示目的によって決められるものであり、第1図に示した
ような画素回路を作り込むには、面積的にかなりの余裕
があることが多い。したがって通常は現在の集積回路技
術で実現可能な寸法によるデザインルールよりかなり緩
いデザインルールのもとで設計され、パネルの製造を容
易にし、欠陥による歩留りの低下を招かないように配慮
されている。しかしながら、このようなデザインルール
を使用してもなおかつ画素内のかなりの面積が使用され
ていない状態であることが多く、仮にこれらの余分の部
分に素子・配線を不必要に分散化させて設計したとして
も歩留りの向上は望めない。
The size of the pixel, which is the unit of display, is determined mainly by the display purpose of the panel, and there is a considerable amount of space available to build a pixel circuit like the one shown in Figure 1. There are many. Therefore, they are typically designed under design rules that are much looser than the dimensional design rules achievable with current integrated circuit technology to make the panels easier to manufacture and to avoid lower yields due to defects. However, even when such design rules are used, a considerable area within the pixel is often left unused, and it is difficult to design by unnecessarily distributing elements and wiring in these extra areas. Even so, no improvement in yield can be expected.

第3図には、上述したように画面部分を1個の画素のマ
スクパターンの繰り返しにより設計した場合におけるア
クティブパネル全体の構成を示した。30が第1図(1
) I (2)に示したような画素回路及び周辺制御回
路の作り込まれる半導体基板である。画素回路の作り込
まれた画素31は、縦横に並べられ画面32を構成し、
この部分には液晶層が乗せられ、シール剤33でその流
出が防止される。一点鎖線34は透明電極の形成された
上ガラス基板を示す。
FIG. 3 shows the configuration of the entire active panel when the screen portion is designed by repeating a mask pattern of one pixel as described above. 30 is shown in Figure 1 (1
) I This is a semiconductor substrate on which a pixel circuit and peripheral control circuit as shown in (2) are built. Pixels 31 with built-in pixel circuits are arranged vertically and horizontally to form a screen 32,
A liquid crystal layer is placed on this portion, and the sealant 33 prevents the liquid crystal layer from flowing out. A dashed line 34 indicates the upper glass substrate on which the transparent electrode is formed.

このようなドツトマトリックスパネルでは、第1図(1
) 、 (2)の回路に入力される表示画像データ信号
1画素選択信号、液晶駆動信号は画面を縦横に走り、こ
れらの入力信号の外部との結線数を減らすには、画面周
囲にデータの信号制御回路(シフトレジスタ等)9画素
選択信号のデコーダ回路等を作り込むことが必要である
。第2図の設計方法では、画面部分は画素回路が形成さ
れており、これより外側に周辺回路を形成する必要があ
るが、画面のすぐ隣りからシール剤33の下部にかけて
これらの回路を形成することは、パネル組み立て時の基
板への圧力等による不良を招くおそれがあり、好ましく
ない。したがって第3図に示すように適当な余裕を持っ
てシール剤の外側の画面の周囲に周辺回路35,36,
37.38が設計される。59,40,41.42は信
号の入力端子であり、矢印43等は信号線を示す。
In such a dot matrix panel, as shown in Fig. 1 (1
), The display image data signal, 1-pixel selection signal, and liquid crystal drive signal that are input to the circuit in (2) run horizontally and vertically across the screen. It is necessary to incorporate a signal control circuit (shift register, etc.), a decoder circuit for the 9 pixel selection signals, and the like. In the design method shown in FIG. 2, pixel circuits are formed in the screen area, and peripheral circuits must be formed outside of this, but these circuits are formed from immediately adjacent to the screen to below the sealant 33. This is undesirable because it may lead to defects due to pressure on the board during panel assembly. Therefore, as shown in FIG. 3, the peripheral circuits 35, 36,
37.38 are designed. 59, 40, 41, and 42 are signal input terminals, and arrows 43 and the like indicate signal lines.

しかしながらこのようにシール剤の外側に周辺回路を作
り込む設計方法では、画面の端44と半導体基板の端4
5との間の距離46カで増し、延いては半導体チップ全
体の大きさの増大を招き、1枚のウェハーからの取れ数
が減り、歩留りも低下する。また小型携帯用の機器にお
いては、このような不要な外周部は機器本体の設計上・
デザイン上好ましくない。
However, in this design method in which the peripheral circuit is built outside the sealant, the edge 44 of the screen and the edge 4 of the semiconductor substrate
The distance between the wafer and the wafer increases by 46 mm, which in turn causes an increase in the overall size of the semiconductor chip, resulting in a decrease in the number of chips that can be made from one wafer, and a decrease in yield. In addition, in small portable devices, such unnecessary outer periphery is a problem due to the design of the device itself.
I don't like the design.

本発明は、画面部分の画素回路を集約して設計し、画面
下部に周辺制御回路をも作り込むことで、画面周辺の寸
法の縮少化を計り、パネル全体を小型化することのでき
るアクティブパネルの設計方法を提供しようとするもの
である。
The present invention aims to reduce the dimensions around the screen by consolidating the pixel circuits in the screen part and incorporating peripheral control circuits at the bottom of the screen, making it possible to reduce the size of the entire panel. This paper attempts to provide a method for designing panels.

第4図には本発明によるアクティブパネルの構成の1例
を示した。第3図と同様に30は半導体基板、33は液
晶の流出を防ぐ為のシール剤であり、34け上ガラス基
板である。47は液晶駆動用の画素電極であり、48は
画素電極の信号を作る画素回路である。第4図に示した
例では各画素回路は対応した画素電極の下部に作り込ま
れるのではなく、画面中央部に表示体の画面における画
素電極の並び方とほぼ相似形に、画素回路が集約して形
成される。各画素’pi極における信号は、この集約化
された画素回路から矢印49.50等に示すように表示
体の画面全域の画素電極へ導びかれる。第3図で述べた
周辺制御回路は、集約されることによってできた画面の
余白部に作り込まれる(51,52,53.54)。5
5等は周辺制御回路から画素回路への信号である。この
ように画面中央部に画素回路へ集約することにより、か
なりの余白部ができるため、各周辺制御回路への入力信
号(56,57,58,59)は、パネルの一方向へ導
びくことかでき信号の入力端子60をパネルの一辺に集
中化して形成することができ、実装を容易とする。
FIG. 4 shows an example of the structure of an active panel according to the present invention. As in FIG. 3, 30 is a semiconductor substrate, 33 is a sealant for preventing liquid crystal from flowing out, and 34 is a glass substrate. 47 is a pixel electrode for driving the liquid crystal, and 48 is a pixel circuit that generates a signal for the pixel electrode. In the example shown in Figure 4, each pixel circuit is not built under the corresponding pixel electrode, but the pixel circuits are concentrated in the center of the screen in a shape that is almost similar to the arrangement of pixel electrodes on the display screen. It is formed by The signal at each pixel 'pi pole is guided from this integrated pixel circuit to the pixel electrodes over the entire screen of the display body, as shown by arrows 49, 50, etc. The peripheral control circuit described in FIG. 3 is built into the blank space of the screen created by the aggregation (51, 52, 53, 54). 5
5 and the like are signals from the peripheral control circuit to the pixel circuit. By concentrating the pixel circuits in the center of the screen in this way, a considerable amount of blank space is created, so the input signals (56, 57, 58, 59) to each peripheral control circuit must be guided in one direction on the panel. The input terminal 60 for the input signal can be formed centrally on one side of the panel, which facilitates mounting.

この例ではマスクパターンの設計はrffI素数の少な
い場合には簡単に行なえるが、画素数が増えると画素回
路から画面全域への信号の配線数が大幅に増え、その長
さも長くなる為、このような場合には適していない。ま
た、周辺制御回路の素子の形成された領域と画素回路か
ら画素電極への配線領域が重なる為、配線の多層化が必
要である。
In this example, mask pattern design is easy when the number of rffI primes is small, but as the number of pixels increases, the number of signal wires from the pixel circuit to the entire screen increases significantly, and the length also increases. It is not suitable for such cases. Further, since the area where the peripheral control circuit elements are formed and the wiring area from the pixel circuit to the pixel electrode overlap, multilayer wiring is required.

このように画素回路企画面中央部に集約し、空白となっ
た画面下部に周辺制御回路を作り込んでしまうことで、
第3図のようにシールの外側に回路を形成する必要がな
くなるため、画面の端と半導体基板の端の間の距離61
は最少の寸法で設計することができ、シール剤33の外
側には信号の入力端子60を形成する領域のみが残り、
パネル全体の小型化が実現できる。
By consolidating the pixel circuits in the center of the planning screen and building the peripheral control circuits in the blank bottom of the screen,
Since there is no need to form a circuit outside the seal as shown in Figure 3, the distance between the edge of the screen and the edge of the semiconductor substrate is 61.
can be designed with minimum dimensions, and only the area forming the signal input terminal 60 remains outside the sealant 33.
The entire panel can be made smaller.

第5図には本発明の構成によるアクティブパネルの第2
の例を掲げた。上述したように画素回路の全体を相似的
に縮少し画面中央部に画素回路を作る第4図の構成例は
、画素数の増大に伴ない配線数が増え設計が困難となっ
て来る。第5図に示した例では、画面の中央部の画素は
従来通り各画素電極の下部に画素回路を作り、画面の周
辺部の画素回路のみを集約し、その余白部に周辺制御回
路が作り込まれる。
FIG. 5 shows a second active panel according to the structure of the present invention.
An example was given. As described above, in the configuration example of FIG. 4 in which the entire pixel circuit is similarly reduced and the pixel circuit is formed in the center of the screen, the number of wiring increases as the number of pixels increases, making the design difficult. In the example shown in Figure 5, the pixel circuits for the pixels in the center of the screen are created below each pixel electrode as before, and only the pixel circuits at the periphery of the screen are consolidated, and the peripheral control circuits are created in the margins. be included.

第3図と同様に30は半導体基板、33は液晶の流出を
防ぐ為のシール剤であり、34は上ガラス基板である。
As in FIG. 3, 30 is a semiconductor substrate, 33 is a sealant for preventing liquid crystal from flowing out, and 34 is an upper glass substrate.

画面中央部の長方形の領域ABOD内の画素62は、第
3図と同様に画素電極下部に画素回路が1対1に対応し
て作り込まれている。画面の周囲4方向の画素電極に対
応した画素回路は、上記の中央部の領域ABODに近接
して4つの領域(63,64,65,66)に集約され
て作り込まれており、この画面の周囲の画素電極67へ
信号68.69等が接続される。70.71等は、集約
化された画素回路から通常の画素回路への信号であり、
表示画像データ信号1画素選択信号、液晶駆動信号等は
、画面における各行・列の関係を保ち配線される。72
.73,74.75は周辺制御回路であり、76.77
.78は周辺制御回路への入力信号である。この例でも
信号の入力端子79をパネルの1方向に集中化すること
ができ、画面端と半導体基板の端の間の距離を縮少する
ことができる。
In the pixel 62 in the rectangular area ABOD at the center of the screen, pixel circuits are built in one-to-one correspondence under the pixel electrodes, as in FIG. 3. Pixel circuits corresponding to the pixel electrodes in four directions around the screen are integrated into four areas (63, 64, 65, 66) close to the central area ABOD, and this screen Signals 68, 69, etc. are connected to the pixel electrodes 67 around the . 70.71 etc. are signals from the consolidated pixel circuit to the normal pixel circuit,
Display image data signals, 1-pixel selection signals, liquid crystal drive signals, etc. are wired while maintaining the relationship between rows and columns on the screen. 72
.. 73, 74.75 are peripheral control circuits, 76.77
.. 78 is an input signal to the peripheral control circuit. In this example as well, the signal input terminals 79 can be concentrated in one direction of the panel, and the distance between the edge of the screen and the edge of the semiconductor substrate can be reduced.

画面周囲の集約される画素の領域の大きさは、作り込む
べき周辺制御回路の規模、配線数を考慮して決定され、
このような構成によれば第4図の例に比べ画素回路から
画素電極への信号数が大幅に減り、その長さも短くなる
為、特に大型のパネルの設計に適している。
The size of the pixel area around the screen where the pixels are concentrated is determined by taking into account the scale of the peripheral control circuit to be built and the number of wires.
According to such a configuration, the number of signals sent from the pixel circuit to the pixel electrode is greatly reduced compared to the example shown in FIG. 4, and the length thereof is also shortened, so that it is particularly suitable for designing a large panel.

第6図には本発明の構成によるアクティブパネルの第3
の例を掲げた。この例では画面は複数個のブロック(図
では6ブロツク)に分け、各ブロック内で第4図と同様
に画素回路を集約して、その中央部に形成したものであ
る。
FIG. 6 shows the third active panel according to the structure of the present invention.
An example was given. In this example, the screen is divided into a plurality of blocks (six blocks in the figure), and within each block, pixel circuits are concentrated and formed in the center, as in FIG. 4.

第3図と同様に30は半導体基板、33は液晶の流出を
防ぐ為のシール剤であり、34は上ガラス基板である。
As in FIG. 3, 30 is a semiconductor substrate, 33 is a sealant for preventing liquid crystal from flowing out, and 34 is an upper glass substrate.

ブロックの中央部には集約された画素回路8゜が形成さ
れ、画素回路からそのブロック内の画素電極81へ信号
82.83等が送られる。各ブロックはこのような集約
された画素回路(8o。
An integrated pixel circuit 8° is formed in the center of the block, and signals 82, 83, etc. are sent from the pixel circuit to the pixel electrode 81 in the block. Each block consists of such aggregated pixel circuits (8o.

84.85)86,87.88)を持ち、画面周辺のブ
ロックでは、その中に周辺制御回路89゜90等が作り
込まれている。91.92等は、集約された画素回路間
の信号であり、93.94等は周辺制御回路への入力信
号である。第4図、第5図の例と同様に信号の入力端子
95はパネルの一方向へ集中化することができ、画面端
と半導体基板の端の間の距離を縮少化することができる
84, 85), 86, 87, 88), and peripheral control circuits 89, 90, etc. are built into the blocks around the screen. 91, 92, etc. are signals between the aggregated pixel circuits, and 93, 94, etc. are input signals to the peripheral control circuit. Similar to the examples shown in FIGS. 4 and 5, the signal input terminals 95 can be concentrated in one direction of the panel, and the distance between the edge of the screen and the edge of the semiconductor substrate can be reduced.

また、このような構成にすれば第4図における配線長の
増大を防止することができる。
Further, with such a configuration, it is possible to prevent the wiring length from increasing as shown in FIG. 4.

以上述べて来たように、本発明のように画面全体又はそ
の一部分の画素回路を画素電極の位置とは関係なく集約
化して構成し、画面下部に出来た空白部へ周辺制御回路
を作り込んでしまうことにより、従来表示画面の外側に
一周辺制御回路を作り込み、その為に画面端と半導体基
板の端の距離の増大、半導体チップの大きさの増大を招
いていた不都合を除くことが可能であり、製造コストの
低減、パネルの実装の簡略化、デザインの向上に寄与す
る。
As described above, as in the present invention, the pixel circuits of the entire screen or a part of the screen are integrated regardless of the position of the pixel electrodes, and peripheral control circuits are built into the blank space created at the bottom of the screen. This eliminates the inconvenience of conventionally building one peripheral control circuit outside the display screen, which increases the distance between the edge of the screen and the edge of the semiconductor substrate and increases the size of the semiconductor chip. It is possible to reduce manufacturing costs, simplify panel mounting, and improve design.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(1) 、 (2)は、アクティブパネルの画素
の回路の例である。 第2図は、アクティブパネルの通常の設計方法を説明す
る為の図である。 第3図は、第2図のような方法により設計された画面を
持つアクティブパネル全体の構成例を示した。 第4図から第6図までは、本発明の集約された画素回路
によって設計された画面を持つアクティブパネルの構成
例である。 以  上 出願人 株式会社諏訪精工舎 第5図 3Q 第6図
FIGS. 1(1) and 1(2) are examples of pixel circuits of an active panel. FIG. 2 is a diagram for explaining a normal method of designing an active panel. FIG. 3 shows an example of the overall configuration of an active panel having a screen designed by the method shown in FIG. FIG. 4 to FIG. 6 are examples of the configuration of an active panel having a screen designed using the integrated pixel circuit of the present invention. Applicant: Suwa Seikosha Co., Ltd. Figure 5 3Q Figure 6

Claims (1)

【特許請求の範囲】 半導体基板上に形成された電気回路により画素電極へ印
加される信号を制御し液晶を表示させる゛アクティブパ
ネルにおいて、 該パネルの画面全体又はその一部分の画素に対応した画
素回路を画面下部の特定の領域に集約して形成し、該集
約化された画素回路の形成された領域以外の画面下部の
領域に、周辺制御回路及び信号線等の形成されたことを
特徴とするアクティブパネル用集積回路基板。
[Claims] In an active panel that displays liquid crystal by controlling signals applied to pixel electrodes by electric circuits formed on a semiconductor substrate, a pixel circuit corresponding to the pixels of the entire screen of the panel or a portion thereof are formed in a specific area at the bottom of the screen, and peripheral control circuits, signal lines, etc. are formed in the area at the bottom of the screen other than the area where the aggregated pixel circuits are formed. Integrated circuit board for active panels.
JP58088154A 1983-05-19 1983-05-19 Ic substrate for active panel Pending JPS59214075A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58088154A JPS59214075A (en) 1983-05-19 1983-05-19 Ic substrate for active panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58088154A JPS59214075A (en) 1983-05-19 1983-05-19 Ic substrate for active panel

Publications (1)

Publication Number Publication Date
JPS59214075A true JPS59214075A (en) 1984-12-03

Family

ID=13935004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58088154A Pending JPS59214075A (en) 1983-05-19 1983-05-19 Ic substrate for active panel

Country Status (1)

Country Link
JP (1) JPS59214075A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH046030U (en) * 1990-05-01 1992-01-21
JP2002175051A (en) * 2000-12-06 2002-06-21 Toshiba Corp Method for driving display device
US6703643B2 (en) 1995-02-15 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device with an integrated circuit covered with a sealing material
US7023518B1 (en) 1995-12-19 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a non-conductive material or a weakly conductive material applied to a side edge of a substrate and a method of fabricating the same
US7268777B2 (en) 1996-09-27 2007-09-11 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and method of fabricating the same
US7408534B2 (en) 1998-06-17 2008-08-05 Semiconductor Energy Laboratory Co., Ltd. Reflective type semiconductor display device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH046030U (en) * 1990-05-01 1992-01-21
US6703643B2 (en) 1995-02-15 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device with an integrated circuit covered with a sealing material
US7538849B2 (en) 1995-02-15 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and forming method thereof
US7924392B2 (en) 1995-02-15 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and forming method thereof
US7023518B1 (en) 1995-12-19 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a non-conductive material or a weakly conductive material applied to a side edge of a substrate and a method of fabricating the same
US7268777B2 (en) 1996-09-27 2007-09-11 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and method of fabricating the same
US7489291B2 (en) 1996-09-27 2009-02-10 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and method of fabricating the same
US7408534B2 (en) 1998-06-17 2008-08-05 Semiconductor Energy Laboratory Co., Ltd. Reflective type semiconductor display device
JP2002175051A (en) * 2000-12-06 2002-06-21 Toshiba Corp Method for driving display device

Similar Documents

Publication Publication Date Title
EP3477626B1 (en) Oled display panel and oled display device
JP3291249B2 (en) Active matrix type liquid crystal display device and substrate used therefor
US5200847A (en) Liquid crystal display device having driving circuit forming on a heat-resistant sub-substrate
CN111522161B (en) Array substrate, display panel, display device and driving method
CN106898324B (en) A kind of display panel and display device
US20210366336A1 (en) Goa display panel
US8803776B2 (en) Liquid crystal display device
US10852591B2 (en) Image display device
JPS6337394A (en) Matrix display device
CN106547127A (en) Array substrate, liquid crystal display panel and display device
CN109935195B (en) Silicon-based OLED products
CN110687731A (en) Display panel, driving method and display device
KR20010020935A (en) Display device and drive method thereof
US20100026615A1 (en) Liquid Crystal Display Device
JPS59214075A (en) Ic substrate for active panel
US7551156B2 (en) Liquid crystal display device
JPS59210419A (en) Liquid crystal display body device
US11862064B2 (en) Array substrate and display panel with gate driver on array circuit in display area
EP1570311B1 (en) Active matrix display devices
CN113568232B (en) Pixel unit, array substrate, driving method, liquid crystal panel and liquid crystal display screen
CN220731152U (en) Electronic paper display device, display panel and display device
JPS6217733B2 (en)
KR0163902B1 (en) Thin film transistor liquid crystal display
JPS60229089A (en) Liquid crystal display unit
JPS59139079A (en) Ic board for memory type active panel