JPH07270821A - Active matrix system tft-lcd and its production - Google Patents

Active matrix system tft-lcd and its production

Info

Publication number
JPH07270821A
JPH07270821A JP5780394A JP5780394A JPH07270821A JP H07270821 A JPH07270821 A JP H07270821A JP 5780394 A JP5780394 A JP 5780394A JP 5780394 A JP5780394 A JP 5780394A JP H07270821 A JPH07270821 A JP H07270821A
Authority
JP
Japan
Prior art keywords
electrode
tft
film
counter electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5780394A
Other languages
Japanese (ja)
Inventor
Yoji Matsuda
洋史 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP5780394A priority Critical patent/JPH07270821A/en
Publication of JPH07270821A publication Critical patent/JPH07270821A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To provide an active matrix system TFT-LCD capable of increasing an auxiliary capacitance without lowering an opening ratio. CONSTITUTION:A polycrystal silicon film 2, a gate oxidized film 3, a gate electrode 4 are formed successively on a quartz substrate 1. In the polycrystal silicon film 2, a drain area 5 and a source area 6 are formed. The source area 6 is connected with the store electrode 7 of an auxiliary capacitance CS formed on the polycrystal silicon film 2 and a display electrode 14. A silicon oxidized film 8 as a dielectric film and the counter electrode 9 of the auxiliary capacitance CS are formed successively on the store electrode 7. An interlayer insulation film 10 is formed on the surface of the whole of them and the display electrode 14 is formed on the film 10. Since the interlayer insulation film 10 on the counter electrode 9 is made thin, the display electrode 14 and the counter electrode 9 are formed adjacently. Thus, since the interlayer insulation film 10 acts as a dielectric film and then a static capacitance is formed in between the display electrode 14 and the counter electrode 9, the auxiliary capacitance CS is increased.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はアクティブマトリックス
方式TFT(Thin Film Transistor;薄膜トランジス
タ)−LCD(Liquid Crystal Display;液晶ディスプ
レイ)およびその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type TFT (Thin Film Transistor) -LCD (Liquid Crystal Display) and a manufacturing method thereof.

【0002】[0002]

【従来の技術】近年、TFTを用いたアクティブマトリ
ックス方式が高精彩なLCDの主流になっている。
2. Description of the Related Art In recent years, active matrix systems using TFTs have become the mainstream of high-definition LCDs.

【0003】アクティブマトリックス方式は、各画素に
スイッチ素子(画素制御素子)と信号蓄積素子(画素容
量)とを集積し、液晶を準スタティックに駆動する方式
である。すなわち、外部からのビデオ信号電圧を駆動回
路を介してLCD内部の配線へ転送し、その転送したビ
デオ信号電圧を、各スイッチ素子を介して各信号蓄積素
子に蓄えるようにしている。そのため、液晶材料のみに
頼って表示を行う単純マトリックス方式に比べ、アクテ
ィブマトリックス方式では、スイッチ素子と液晶材料と
を組み合わせて、それぞれに役割分担をさせることがで
きるため、はるかに高画質な表示が可能になる。さら
に、スイッチ素子として最も特性のよいトランジスタを
用いるアクティブマトリックス方式TFT−LCDは、
スイッチ素子としてダイオードを用いる方式(MIM−
LCDやMSI−LCDなど)に比べて、製造は困難で
あるもののCRTに匹敵する優れた画質を得ることがで
きる。
The active matrix system is a system in which a switch element (pixel control element) and a signal storage element (pixel capacity) are integrated in each pixel to drive the liquid crystal quasi-statically. That is, the video signal voltage from the outside is transferred to the wiring inside the LCD via the drive circuit, and the transferred video signal voltage is stored in each signal storage element via each switch element. Therefore, compared to the simple matrix method in which display is performed only by using the liquid crystal material, in the active matrix method, the switch element and the liquid crystal material can be combined and each can be assigned a role, so that much higher quality display can be achieved. It will be possible. Furthermore, the active matrix type TFT-LCD which uses a transistor with the best characteristics as a switch element is
Method using a diode as a switch element (MIM-
Although it is difficult to manufacture, it is possible to obtain an excellent image quality comparable to that of a CRT, compared to an LCD or MSI-LCD.

【0004】図8に、一般的なTFT−LCDのブロッ
ク構成を示す。TFT−LCD画素部50には各ゲート
配線(走査線)G1 …Gn,Gn+1 …Gm と各ドレイン配
線(データ線)D1 …Dn,Dn+1 …Dm とが備えられて
いる。その各ゲート配線と各ドレイン配線とはそれぞれ
直交し、その直交部分に画素が設けられている。そし
て、各ゲート配線はゲートドレイバ51に接続され、ゲ
ート信号(走査信号)が印加されるようになっている。
また、各ドレイン配線はデータ(ドレイン)ドライバ5
2に接続され、ビデオ信号電圧が印加されるようになっ
ている。
FIG. 8 shows a block structure of a general TFT-LCD. The TFT-LCD pixel portion 50 is provided with gate lines (scanning lines) G1 ... Gn, Gn + 1 ... Gm and drain lines (data lines) D1 ... Dn, Dn + 1 ... Dm. The gate wirings and the drain wirings are orthogonal to each other, and pixels are provided in the orthogonal portions. Each gate wiring is connected to the gate driver 51 so that a gate signal (scanning signal) is applied.
In addition, each drain wiring is a data (drain) driver 5
It is connected to 2 and a video signal voltage is applied.

【0005】図9に、TFT−LCD画素部50の1つ
の画素60の等価回路を示す。各ゲート配線には各TF
Tのゲートが接続され、各ドレイン配線には各TFTの
ドレインが接続されている。そして、各TFTのソース
には、液晶セルLCの表示電極(画素電極)と補助容量
(蓄積容量)CS とが接続されている。この液晶セルL
Cと補助容量CS とにより、前記信号蓄積素子が構成さ
れる。液晶セルLCの共通電極(表示電極の反対側の電
極)には電圧Vcom が印加されている。一方、補助容量
CS において、TFTのソースと接続される側の電極
(以下、蓄積電極という)の反対側の電極(以下、対向
電極という)には定電圧VR が印加されている。この液
晶セルLCの共通電極は、文字どおり全ての画素60に
対して共通した電極となっている。そして、液晶セルL
Cの表示電極と共通電極との間には静電容量が形成され
ている。尚、図9では、ゲート配線Gn とドレイン配線
Dn とに接続されるTFTだけを図示している。また、
補助容量CS の対向電極は、隣のゲート配線Gn+1 と接
続されている場合もある。
FIG. 9 shows an equivalent circuit of one pixel 60 of the TFT-LCD pixel section 50. Each gate wiring has each TF
The gate of T is connected, and the drain of each TFT is connected to each drain wiring. The display electrode (pixel electrode) of the liquid crystal cell LC and the auxiliary capacitance (storage capacitance) CS are connected to the source of each TFT. This liquid crystal cell L
The signal storage element is composed of C and the auxiliary capacitance CS. The voltage Vcom is applied to the common electrode of the liquid crystal cell LC (the electrode on the opposite side of the display electrode). On the other hand, in the auxiliary capacitance CS, a constant voltage VR is applied to an electrode (hereinafter, referred to as a counter electrode) opposite to an electrode (hereinafter, referred to as a storage electrode) on the side connected to the source of the TFT. The common electrode of the liquid crystal cell LC is an electrode which is literally common to all the pixels 60. And the liquid crystal cell L
Capacitance is formed between the C display electrode and the common electrode. In FIG. 9, only the TFTs connected to the gate line Gn and the drain line Dn are shown. Also,
The counter electrode of the storage capacitor CS may be connected to the adjacent gate wiring Gn + 1.

【0006】このように構成された画素60において、
ゲート配線Gn を正電圧にしてTFTのゲートに正電圧
を印加すると、TFTがオンとなる。すると、ドレイン
配線Dn に印加されたビデオ信号電圧で、液晶セルLC
の静電容量と補助容量CS とが充電される。反対に、ゲ
ート配線Gn を負電圧にしてTFTのゲートに負電圧を
印加すると、TFTがオフとなり、その時点でドレイン
配線Dn に印加されていた電圧が、液晶セルLCの静電
容量と補助容量CS とによって保持される。
In the pixel 60 thus constructed,
When the gate wiring Gn is set to a positive voltage and a positive voltage is applied to the gate of the TFT, the TFT turns on. Then, with the video signal voltage applied to the drain wiring Dn, the liquid crystal cell LC
And the auxiliary capacitance CS are charged. On the contrary, when the gate line Gn is set to a negative voltage and a negative voltage is applied to the gate of the TFT, the TFT is turned off, and the voltage applied to the drain line Dn at that time is the electrostatic capacity and the auxiliary capacity of the liquid crystal cell LC. Held by CS.

【0007】このように、画素60に書き込みたいビデ
オ信号電圧をドレイン配線に与えてゲート配線の電圧を
制御することにより、画素60に任意のビデオ信号電圧
を保持させておくことができる。その画素60の保持し
ているビデオ信号電圧に応じて液晶セルLCの透過率が
変化し、画像が表示される。
As described above, the video signal voltage desired to be written to the pixel 60 is applied to the drain wiring to control the voltage of the gate wiring, whereby the pixel 60 can hold an arbitrary video signal voltage. The transmittance of the liquid crystal cell LC changes according to the video signal voltage held by the pixel 60, and an image is displayed.

【0008】ここで、画素60の特性として重要なもの
に、書き込み特性と保持特性とがある。書き込み特性に
対して要求されるのは、TFT−LCD画素部50の仕
様から定められた単位時間内に、信号蓄積素子(液晶セ
ルLCおよび補助容量CS )に対して所望のビデオ信号
電圧を十分に書き込むことができるかどうかという点で
ある。また、保持特性に対して要求されるのは、信号蓄
積素子に一旦書き込んだビデオ信号電圧を必要な時間だ
け保持することができるかどうかという点である。
Here, important characteristics of the pixel 60 are a writing characteristic and a holding characteristic. What is required for the writing characteristics is that a desired video signal voltage is sufficiently supplied to the signal storage element (the liquid crystal cell LC and the auxiliary capacitance CS) within a unit time determined from the specifications of the TFT-LCD pixel section 50. The point is whether you can write to. Further, what is required for the holding characteristic is whether or not the video signal voltage once written in the signal storage element can be held for a required time.

【0009】補助容量CS が設けられているのは、信号
蓄積素子の静電容量を増大させて書き込み特性および保
持特性を向上させるためである。すなわち、液晶セルL
Cはその構造上、静電容量の増大には限界がある。そこ
で、補助容量CS によって液晶セルLCの静電容量の不
足分を補うわけである。
The auxiliary capacitance CS is provided in order to increase the electrostatic capacitance of the signal storage element and improve the writing characteristic and the holding characteristic. That is, the liquid crystal cell L
Due to the structure of C, there is a limit to the increase in capacitance. Therefore, the auxiliary capacitance CS compensates for the shortage of the electrostatic capacitance of the liquid crystal cell LC.

【0010】図10に、コプレーナ型の多結晶シリコン
TFT(多結晶シリコンを能動層に用いたTFT)を用
いた従来の画素60の断面構造を示す。石英基板1上に
は能動層の多結晶シリコン膜2が形成されている。多結
晶シリコン膜2上にはゲート酸化膜3が形成されてい
る。ゲート酸化膜3上にはTFTのゲート電極4が形成
されている。多結晶シリコン膜2にはTFTのドレイン
領域5およびソース領域6が形成されている。そのソー
ス領域6は、多結晶シリコン膜2に形成されている補助
容量CS の蓄積電極7と接続されている。蓄積電極7上
には誘電体膜としてのシリコン酸化膜8が形成されてい
る。シリコン酸化膜8上には補助容量CS の対向電極9
が形成されている。これら(石英基板1,多結晶シリコ
ン膜2,ゲート電極4,対向電極9)の全体表面には層
間絶縁膜10が形成されている。ゲート電極4,ドレイ
ン領域5,ソース領域6はそれぞれ、層間絶縁膜10に
形成されたコンタクトホールを介して、ゲート配線1
1,ドレイン電極(ドレイン配線)12,ソース電極1
3と接続されている。また、ソース領域6は、ソース電
極13と同じコンタクトホールを介して液晶セルLCの
表示電極14と接続されている。表示電極14はITO
(インジウム・スズ酸化物)から成り、対向電極9の上
部の層間絶縁膜10上に形成されている。
FIG. 10 shows a sectional structure of a conventional pixel 60 using a coplanar type polycrystalline silicon TFT (TFT using polycrystalline silicon as an active layer). An active layer polycrystalline silicon film 2 is formed on a quartz substrate 1. A gate oxide film 3 is formed on the polycrystalline silicon film 2. A gate electrode 4 of the TFT is formed on the gate oxide film 3. A drain region 5 and a source region 6 of the TFT are formed on the polycrystalline silicon film 2. The source region 6 is connected to the storage electrode 7 of the auxiliary capacitor CS formed in the polycrystalline silicon film 2. A silicon oxide film 8 as a dielectric film is formed on the storage electrode 7. On the silicon oxide film 8, the counter electrode 9 of the auxiliary capacitance CS is formed.
Are formed. An interlayer insulating film 10 is formed on the entire surface of these (quartz substrate 1, polycrystalline silicon film 2, gate electrode 4, counter electrode 9). The gate electrode 4, the drain region 5, and the source region 6 are respectively provided with a gate wiring 1 through a contact hole formed in the interlayer insulating film 10.
1, drain electrode (drain wiring) 12, source electrode 1
It is connected with 3. The source region 6 is connected to the display electrode 14 of the liquid crystal cell LC via the same contact hole as the source electrode 13. The display electrode 14 is ITO
It is made of (indium tin oxide) and is formed on the interlayer insulating film 10 above the counter electrode 9.

【0011】[0011]

【発明が解決しようとする課題】近年、書き込み特性お
よび保持特性のさらなる向上が要求されており、その要
求を満足するために、補助容量CS を増大させることが
求められている。図10に示す画素60において補助容
量CS を増大させるには、対向電極9の幅を広くすれば
よい。しかし、対向電極9の幅を広くすると、その分だ
け画素60の開口領域が小さくなり、TFT−LCD画
素部50の開口率が低下して画面が暗くなり、画質が劣
化してしまう。
In recent years, further improvement in write characteristics and holding characteristics has been demanded, and in order to satisfy those requirements, it is required to increase the auxiliary capacitance CS. In order to increase the auxiliary capacitance CS in the pixel 60 shown in FIG. 10, the width of the counter electrode 9 may be increased. However, if the width of the counter electrode 9 is widened, the aperture area of the pixel 60 becomes smaller accordingly, the aperture ratio of the TFT-LCD pixel portion 50 is reduced, the screen is darkened, and the image quality is deteriorated.

【0012】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、開口率を低下させるこ
となく補助容量を増大させて書き込み特性および保持特
性を向上させることが可能なアクティブマトリックス方
式TFT−LCDを提供することにある。また、本発明
の別の目的は、そのようなアクティブマトリックス方式
TFT−LCDの簡単かつ容易な製造方法を提供するこ
とにある。
The present invention has been made in order to solve the above problems, and an object thereof is to increase the auxiliary capacitance and improve the write characteristics and the retention characteristics without lowering the aperture ratio. It is to provide an active matrix type TFT-LCD. Another object of the present invention is to provide a simple and easy manufacturing method of such an active matrix type TFT-LCD.

【0013】[0013]

【課題を解決するための手段】請求項1に記載の発明
は、TFTと液晶セルと補助容量とを備えたアクティブ
マトリックス方式TFT−LCDにおいて、補助容量に
おけるTFTと接続される電極の対向電極と、液晶セル
の表示電極との間に静電容量が形成されていることをそ
の要旨とする。
According to a first aspect of the present invention, in an active matrix type TFT-LCD including a TFT, a liquid crystal cell and an auxiliary capacitance, a counter electrode of an electrode connected to the TFT in the auxiliary capacitance is provided. The gist is that an electrostatic capacitance is formed between the liquid crystal cell and the display electrode.

【0014】請求項2に記載の発明は、TFTと、その
TFTの能動層に形成された一方の電極がTFTのソー
スと接続され、当該一方の電極と誘電体膜を介して対向
電極が形成された補助容量と、その補助容量およびTF
Tの上に形成された層間絶縁膜と、その層間絶縁膜上に
形成された液晶セルの表示電極とを備えたアクティブマ
トリックス方式TFT−LCDにおいて、前記対向電極
と表示電極との間に静電容量が形成されていることをそ
の要旨とする。
According to a second aspect of the invention, the TFT and one electrode formed on the active layer of the TFT are connected to the source of the TFT, and the counter electrode is formed via the one electrode and the dielectric film. Storage capacity, its storage capacity and TF
In an active matrix type TFT-LCD including an interlayer insulating film formed on T and a display electrode of a liquid crystal cell formed on the interlayer insulating film, electrostatic discharge is provided between the counter electrode and the display electrode. It is the gist of that the capacity is formed.

【0015】請求項3に記載の発明は、請求項2に記載
の発明において、前記対向電極と表示電極との間の層間
絶縁膜を適宜な膜厚にすることで、対向電極と表示電極
との間に静電容量を形成したことをその要旨とする。
According to a third aspect of the present invention, in the second aspect of the invention, the interlayer insulating film between the counter electrode and the display electrode is formed to have an appropriate thickness, whereby the counter electrode and the display electrode are formed. The gist is that a capacitance is formed between the two.

【0016】請求項4に記載の発明は、請求項2に記載
の発明において、前記対向電極と表示電極との間に、適
宜な誘電率の第2の誘電体膜を設けることで、対向電極
と表示電極との間に静電容量を形成したことをその要旨
とする。
According to a fourth aspect of the invention, in the second aspect of the invention, the counter electrode is provided by providing a second dielectric film having an appropriate dielectric constant between the counter electrode and the display electrode. The gist is that an electrostatic capacitance is formed between the display electrode and the display electrode.

【0017】請求項5に記載の発明は、請求項3に記載
のアクティブマトリックス方式TFT−LCDの製造方
法に係り、絶縁基板上にシリコン層を形成する工程と、
そのシリコン層を能動層とするTFTを形成すると共
に、そのシリコン層にTFTのソースと接続される補助
容量の一方の電極を形成する工程と、その補助容量の一
方の電極上に誘電体膜を形成する工程と、その誘電体膜
上に補助容量の対向電極を形成する工程と、その対向電
極およびTFTの上に層間絶縁膜を形成する工程と、対
向電極上の層間絶縁膜をエッチングして所定の膜厚にす
る工程と、層間絶縁膜上に液晶セルの表示電極を形成す
る工程とを備えたことをその要旨とする。
A fifth aspect of the present invention relates to the method of manufacturing an active matrix type TFT-LCD according to the third aspect, which comprises a step of forming a silicon layer on an insulating substrate,
A step of forming a TFT having the silicon layer as an active layer and forming one electrode of an auxiliary capacitor connected to the source of the TFT on the silicon layer, and forming a dielectric film on one electrode of the auxiliary capacitor Forming step, forming a counter electrode of the auxiliary capacitor on the dielectric film, forming an interlayer insulating film on the counter electrode and the TFT, and etching the interlayer insulating film on the counter electrode. The gist of the invention is that it includes a step of forming a predetermined film thickness and a step of forming a display electrode of a liquid crystal cell on the interlayer insulating film.

【0018】請求項6に記載の発明は、請求項4に記載
のアクティブマトリックス方式TFT−LCDの製造方
法に係り、絶縁基板上にシリコン層を形成する工程と、
そのシリコン層を能動層とするTFTを形成すると共
に、そのシリコン層にTFTのソースと接続される補助
容量の一方の電極を形成する工程と、その補助容量の一
方の電極上に第1の誘電体膜を形成する工程と、その誘
電体膜上に補助容量の対向電極を形成する工程と、その
対向電極およびTFTの上に層間絶縁膜を形成する工程
と、対向電極上の層間絶縁膜をエッチングし、対向電極
を露出させる工程と、露出した対向電極上に第2の誘電
体膜を形成する工程と、第2の誘電体膜および層間絶縁
膜上に液晶セルの表示電極を形成する工程とを備えたこ
とをその要旨とする。
According to a sixth aspect of the present invention, there is provided a method of manufacturing an active matrix type TFT-LCD according to the fourth aspect, which comprises a step of forming a silicon layer on an insulating substrate,
A step of forming a TFT having the silicon layer as an active layer and forming one electrode of an auxiliary capacitance connected to the source of the TFT in the silicon layer, and a first dielectric on one electrode of the auxiliary capacitance The step of forming the body film, the step of forming the counter electrode of the auxiliary capacitor on the dielectric film, the step of forming the interlayer insulating film on the counter electrode and the TFT, and the step of forming the interlayer insulating film on the counter electrode. Etching to expose the counter electrode, forming a second dielectric film on the exposed counter electrode, and forming a display electrode of a liquid crystal cell on the second dielectric film and the interlayer insulating film The point is to have and.

【0019】[0019]

【作用】請求項1に記載の発明によれば、対向電極の幅
を広くすることなく、表示電極と対向電極との間に静電
容量を形成している。そのため、開口率を低下させるこ
となく補助容量を増大させることができ、書き込み特性
および保持特性を向上させることが可能になる。
According to the first aspect of the invention, the capacitance is formed between the display electrode and the counter electrode without widening the width of the counter electrode. Therefore, the auxiliary capacitance can be increased without lowering the aperture ratio, and the write characteristic and the retention characteristic can be improved.

【0020】請求項2に記載の発明は、請求項1に記載
の発明をコプレーナ型やスタガ型の多結晶シリコンTF
Tまたは非晶質シリコンTFTを用いたLCDに適用し
たものであり、請求項1に記載の発明と同様の作用およ
び効果を得ることができる。
According to a second aspect of the present invention, the invention according to the first aspect is the coplanar type or stagger type polycrystalline silicon TF.
The invention is applied to an LCD using a T or amorphous silicon TFT, and the same operation and effect as the invention described in claim 1 can be obtained.

【0021】請求項3に記載の発明によれば、対向電極
と表示電極との間の層間絶縁膜を適宜な膜厚にすること
で、その層間絶縁膜を誘電体膜として働かせ、対向電極
と表示電極との間に静電容量を形成することができる。
According to the third aspect of the present invention, the interlayer insulating film between the counter electrode and the display electrode is made to have an appropriate thickness, so that the interlayer insulating film functions as a dielectric film and the counter electrode and Capacitance can be formed between the display electrode and the display electrode.

【0022】請求項4に記載の発明によれば、対向電極
と表示電極との間に適宜な誘電率の第2の誘電体膜を設
けることで、対向電極と表示電極との間に静電容量を形
成することができる。この場合、第2の誘電体膜の誘電
率および膜厚を最適な値にすることで、補助容量に必要
とされる耐圧および静電容量を得ることができる。
According to the fourth aspect of the present invention, by providing the second dielectric film having an appropriate dielectric constant between the counter electrode and the display electrode, electrostatic discharge is provided between the counter electrode and the display electrode. Capacitance can be formed. In this case, by setting the dielectric constant and the film thickness of the second dielectric film to the optimum values, it is possible to obtain the withstand voltage and the electrostatic capacitance required for the auxiliary capacitance.

【0023】請求項5に記載の発明によれば、対向電極
上の層間絶縁膜をエッチングして所定の膜厚にする工程
を設けるだけで、請求項3に記載のTFT−LCDを容
易かつ簡単に製造することができる。
According to the invention of claim 5, the TFT-LCD of claim 3 can be easily and simply provided only by etching the interlayer insulating film on the counter electrode to a predetermined thickness. Can be manufactured.

【0024】請求項6に記載の発明によれば、対向電極
上の層間絶縁膜をエッチングして対向電極を露出させる
工程と、露出した対向電極上に第2の誘電体膜を形成す
る工程とを設けるだけで、請求項4に記載のTFT−L
CDを容易かつ簡単に製造することができる。この場
合、対向電極上の層間絶縁膜を全て除去した後に第2の
誘電体膜を形成するため、第2の誘電体膜の膜厚を容易
に制御することができる。その結果、補助容量に必要と
される耐圧および静電容量の制御が容易になる。また、
対向電極上の層間絶縁膜をエッチングする際に、その膜
厚を正確に制御する必要がないため、製造が容易にな
る。
According to the invention of claim 6, a step of etching the interlayer insulating film on the counter electrode to expose the counter electrode, and a step of forming a second dielectric film on the exposed counter electrode. The TFT-L according to claim 4, only by providing
The CD can be manufactured easily and easily. In this case, since the second dielectric film is formed after removing all the interlayer insulating film on the counter electrode, the thickness of the second dielectric film can be easily controlled. As a result, it becomes easy to control the withstand voltage and the electrostatic capacitance required for the auxiliary capacitance. Also,
When the interlayer insulating film on the counter electrode is etched, it is not necessary to control the film thickness accurately, which facilitates manufacturing.

【0025】[0025]

【実施例】【Example】

(第1実施例)以下、本発明を具体化した第1実施例を
図面に従って説明する。
(First Embodiment) A first embodiment of the present invention will be described below with reference to the drawings.

【0026】尚、本実施例において、図8〜図10に示
した従来例と同じ構成部材については符号を等しくして
その詳細な説明を省略する。図1に、コプレーナ型の多
結晶シリコンTFTを用いた本実施例の画素60の断面
構造を示す。本実施例において、図10に示した従来例
と異なるのは、液晶セルLCの表示電極14と補助容量
CS の対向電極9との間に静電容量が形成されている点
だけであり、対向電極9の幅は変わらない。すなわち、
本実施例においては、図10に示した従来例に比べて対
向電極9上の層間絶縁膜10が薄くなっており、表示電
極14と対向電極9とが近接している。そのため、対向
電極9上の層間絶縁膜10が誘電体膜として働き、表示
電極14と対向電極9との間に静電容量が形成される。
また、本実施例においても、図10に示した従来例と同
様に、液晶セルLCの蓄積電極7はTFTのソース領域
6を介して表示電極14と接続されている。従って、蓄
積電極7と対向電極9との間に形成される静電容量(図
10に示した従来例の補助容量CS )と、表示電極14
と対向電極9との間に形成される静電容量とが並列に接
続されることになる。そのため、表示電極14と対向電
極9との間に形成される静電容量の分だけ、本実施例の
補助容量CS は図10に示す従来例に比べて増大する。
In this embodiment, the same components as those in the conventional example shown in FIGS. 8 to 10 are designated by the same reference numerals, and detailed description thereof will be omitted. FIG. 1 shows a sectional structure of a pixel 60 of this embodiment using a coplanar polycrystalline silicon TFT. The present example is different from the conventional example shown in FIG. 10 only in that an electrostatic capacitance is formed between the display electrode 14 of the liquid crystal cell LC and the counter electrode 9 of the auxiliary capacitance CS. The width of the electrode 9 does not change. That is,
In this embodiment, the interlayer insulating film 10 on the counter electrode 9 is thinner than that of the conventional example shown in FIG. 10, and the display electrode 14 and the counter electrode 9 are close to each other. Therefore, the interlayer insulating film 10 on the counter electrode 9 functions as a dielectric film, and a capacitance is formed between the display electrode 14 and the counter electrode 9.
Further, also in this embodiment, the storage electrode 7 of the liquid crystal cell LC is connected to the display electrode 14 via the source region 6 of the TFT, as in the conventional example shown in FIG. Therefore, the electrostatic capacitance formed between the storage electrode 7 and the counter electrode 9 (the auxiliary capacitance CS of the conventional example shown in FIG. 10) and the display electrode 14
And the capacitance formed between the counter electrode 9 and the counter electrode 9 are connected in parallel. Therefore, the auxiliary capacitance CS of this embodiment is increased by the amount of the electrostatic capacitance formed between the display electrode 14 and the counter electrode 9 as compared with the conventional example shown in FIG.

【0027】次に、本実施例の製造方法を順次説明す
る。 工程1(図2参照);減圧CVD法により、石英基板1
上に多結晶シリコン膜2を形成する。次に、多結晶シリ
コン膜2が所望の形状になるようにエッチングする。そ
して、熱酸化法により、多結晶シリコン膜2上にゲート
酸化膜3を形成する。続いて、減圧CVD法により、ゲ
ート酸化膜3上に多結晶シリコン膜を形成する。その多
結晶シリコン膜をエッチングしてゲート電極4を形成す
る。次に、ゲート電極5をマスクとする自己整合法で多
結晶シリコン膜2にリンイオンを注入し、ドレイン領域
5およびソース領域6を形成する。このとき、蓄積電極
7も同時に形成される。さらに、約900°Cの窒素雰
囲気中で熱処理を行い、注入したリンイオンを活性化さ
せる。続いて、熱酸化法により、蓄積電極7上にシリコ
ン酸化膜8を形成する。次に、減圧CVD法により、シ
リコン酸化膜8上に多結晶シリコン膜を形成する。その
多結晶シリコン膜をエッチングして対向電極9を形成す
る。そして、CVD法により、デバイスの全体表面にシ
リコン酸化膜から成る層間絶縁膜10を形成する。
Next, the manufacturing method of this embodiment will be described in sequence. Step 1 (see FIG. 2); quartz substrate 1 by low pressure CVD method
A polycrystalline silicon film 2 is formed on top. Next, the polycrystalline silicon film 2 is etched so as to have a desired shape. Then, the gate oxide film 3 is formed on the polycrystalline silicon film 2 by the thermal oxidation method. Then, a polycrystalline silicon film is formed on the gate oxide film 3 by the low pressure CVD method. The polycrystalline silicon film is etched to form the gate electrode 4. Next, phosphorus ions are implanted into the polycrystalline silicon film 2 by the self-alignment method using the gate electrode 5 as a mask to form the drain region 5 and the source region 6. At this time, the storage electrode 7 is also formed at the same time. Further, heat treatment is performed in a nitrogen atmosphere at about 900 ° C. to activate the implanted phosphorus ions. Then, the silicon oxide film 8 is formed on the storage electrode 7 by the thermal oxidation method. Next, a polycrystalline silicon film is formed on the silicon oxide film 8 by the low pressure CVD method. The polycrystalline silicon film is etched to form the counter electrode 9. Then, the interlayer insulating film 10 made of a silicon oxide film is formed on the entire surface of the device by the CVD method.

【0028】工程2(図2参照);対向電極9の形成時
に用いたエッチングマスクを流用し、対向電極9上の層
間絶縁膜10だけをエッチングして所定の膜厚にする。
このとき、対向電極9上の層間絶縁膜10の膜厚が、補
助容量CS に必要とされる耐圧および静電容量を満足す
るような最適な値になるようにエッチング量を制御す
る。
Step 2 (see FIG. 2): The etching mask used for forming the counter electrode 9 is diverted and only the interlayer insulating film 10 on the counter electrode 9 is etched to a predetermined film thickness.
At this time, the etching amount is controlled so that the film thickness of the interlayer insulating film 10 on the counter electrode 9 becomes an optimum value that satisfies the withstand voltage and the electrostatic capacitance required for the auxiliary capacitance CS.

【0029】工程3(図3参照);ゲート電極4,ドレ
イン領域5,ソース領域6の上の層間絶縁膜10にコン
タクトホール15を開口する。 工程4(図4参照);スパッタ法により層間絶縁膜10
上にITO膜を形成し、そのITO膜をエッチングして
表示電極14を形成する。このとき、ソース領域6上の
コンタクトホール15内にもITO膜を形成し、表示電
極14とソース領域6とが接続されるようにする。
Step 3 (see FIG. 3): A contact hole 15 is opened in the interlayer insulating film 10 on the gate electrode 4, the drain region 5 and the source region 6. Step 4 (see FIG. 4): Interlayer insulating film 10 by sputtering method
An ITO film is formed on the ITO film, and the ITO film is etched to form the display electrode 14. At this time, an ITO film is also formed in the contact hole 15 on the source region 6 so that the display electrode 14 and the source region 6 are connected.

【0030】工程5(図1参照);スパッタ法により層
間絶縁膜10上にアルミ膜を形成し、そのアルミ膜をエ
ッチングしてドレイン電極12およびソース電極13を
形成する。
Step 5 (see FIG. 1): An aluminum film is formed on the interlayer insulating film 10 by the sputtering method, and the aluminum film is etched to form the drain electrode 12 and the source electrode 13.

【0031】このように本実施例によれば、対向電極9
の幅を広くすることなく、表示電極14と対向電極9と
の間に静電容量を形成している。そのため、開口率を低
下させることなく補助容量CS を増大させることがで
き、書き込み特性および保持特性を向上させることが可
能になる。また、補助容量CS の大きさを従来と同じと
すれば、表示電極14と対向電極9との間に形成される
静電容量の分だけ対向電極9の幅を狭くすることがで
き、開口率を向上させることもできる。
As described above, according to this embodiment, the counter electrode 9
The capacitance is formed between the display electrode 14 and the counter electrode 9 without increasing the width of. Therefore, the auxiliary capacitance CS can be increased without lowering the aperture ratio, and the write characteristic and the retention characteristic can be improved. Further, if the size of the auxiliary capacitance CS is the same as the conventional one, the width of the counter electrode 9 can be reduced by the amount of the electrostatic capacitance formed between the display electrode 14 and the counter electrode 9, and the aperture ratio can be reduced. Can also be improved.

【0032】そして、本実施例は、従来の製造工程に対
向電極9上の層間絶縁膜10をエッチングする工程を加
えるだけで、簡単かつ容易に製造することができる。さ
らに、表示電極14と対向電極9との間に静電容量を形
成する工程で、対向電極9上の層間絶縁膜10をエッチ
ングする際に用いるエッチングマスクとして、対向電極
9の形成時に用いたエッチングマスクを流用している。
そのため、対向電極9上の層間絶縁膜10だけを容易に
エッチングすることができるのに加え、従来に製造方法
に比べてエッチングマスクの数が増えることはない。 (第2実施例)以下、本発明を具体化した第2実施例を
図面に従って説明する。
The present embodiment can be easily and easily manufactured by adding the step of etching the interlayer insulating film 10 on the counter electrode 9 to the conventional manufacturing step. Further, as an etching mask used when etching the interlayer insulating film 10 on the counter electrode 9 in the process of forming a capacitance between the display electrode 14 and the counter electrode 9, the etching used when the counter electrode 9 is formed. The mask is diverted.
Therefore, only the interlayer insulating film 10 on the counter electrode 9 can be easily etched, and the number of etching masks does not increase as compared with the conventional manufacturing method. (Second Embodiment) A second embodiment of the present invention will be described below with reference to the drawings.

【0033】尚、本実施例において、第1実施例と同じ
構成部材については符号を等しくしてその詳細な説明を
省略する。図5に、コプレーナ型の多結晶シリコンTF
Tを用いた本実施例の画素60の断面構造を示す。本実
施例において、図1に示した第1実施例と異なるのは、
表示電極14と対向電極9との間に誘電体膜17が形成
されている点だけである。すなわち、第1実施例では対
向電極9上の薄い層間絶縁膜10が誘電体膜として働く
ようになっているのに対し、本実施例では層間絶縁膜1
0とは別に誘電体膜17が設けられ、表示電極14と対
向電極9との間に静電容量が形成される。
In this embodiment, the same components as those in the first embodiment are designated by the same reference numerals and detailed description thereof will be omitted. FIG. 5 shows a coplanar polycrystalline silicon TF.
The cross-sectional structure of the pixel 60 of this embodiment using T is shown. This embodiment differs from the first embodiment shown in FIG. 1 in that
The only difference is that the dielectric film 17 is formed between the display electrode 14 and the counter electrode 9. That is, in the first embodiment, the thin interlayer insulating film 10 on the counter electrode 9 functions as a dielectric film, whereas in the present embodiment, the interlayer insulating film 1 is formed.
A dielectric film 17 is provided separately from 0, and a capacitance is formed between the display electrode 14 and the counter electrode 9.

【0034】本実施例の製造方法は、第1実施例の工程
2を以下の工程2aおよび工程2bに変更するだけで、
他の工程は第1実施例と同じである。 工程2a(図5参照);対向電極9の形成時に用いたエ
ッチングマスクを流用し、対向電極9上の層間絶縁膜1
0を全てエッチングして対向電極9を露出させる。すな
わち、対向電極9上の層間絶縁膜10にコンタクトホー
ル16を開口する。
The manufacturing method of this embodiment is different from the manufacturing method of the first embodiment only in the following steps 2a and 2b.
The other steps are the same as in the first embodiment. Step 2a (see FIG. 5); the etching mask used for forming the counter electrode 9 is diverted, and the interlayer insulating film 1 on the counter electrode 9 is used.
All the 0s are etched to expose the counter electrode 9. That is, the contact hole 16 is opened in the interlayer insulating film 10 on the counter electrode 9.

【0035】工程2b(図6参照);適宜なCVD法
(減圧CVD法、常圧CVD法、プラズマCVD法、
等)により、コンタクトホール16内の露出した対向電
極9上に誘電体膜17としてのシリコン酸化膜を堆積さ
せる。このとき、誘電体膜17の膜厚が、補助容量CS
に必要とされる耐圧と静電容量とを満足するような最適
な値になるように堆積量を制御する。
Step 2b (see FIG. 6); appropriate CVD method (reduced pressure CVD method, atmospheric pressure CVD method, plasma CVD method,
Etc., a silicon oxide film as a dielectric film 17 is deposited on the exposed counter electrode 9 in the contact hole 16. At this time, the film thickness of the dielectric film 17 depends on the auxiliary capacitance CS.
The deposition amount is controlled so as to be an optimum value that satisfies the withstand voltage and the electrostatic capacitance required for the.

【0036】このように本実施例によれば、第1実施例
の作用および効果に加え、対向電極9上の層間絶縁膜1
0を全て除去した後に誘電体膜17を形成するため、誘
電体膜17の膜厚を容易に制御することができる。その
結果、補助容量CS に必要とされる耐圧および静電容量
の制御が容易になる。
As described above, according to this embodiment, in addition to the actions and effects of the first embodiment, the interlayer insulating film 1 on the counter electrode 9 is provided.
Since the dielectric film 17 is formed after all 0s are removed, the film thickness of the dielectric film 17 can be easily controlled. As a result, it becomes easy to control the withstand voltage and the electrostatic capacitance required for the auxiliary capacitance CS.

【0037】また、対向電極9上の層間絶縁膜10をエ
ッチングする際に、その膜厚を正確に制御する必要がな
いため、製造が容易になる。尚、上記各実施例は以下の
ように変更してもよく、その場合も上記各実施例と同様
の効果を得ることができる。
Further, when the interlayer insulating film 10 on the counter electrode 9 is etched, it is not necessary to control the film thickness accurately, so that the manufacturing is facilitated. The above-described embodiments may be modified as follows, and in that case, the same effects as those of the above-mentioned embodiments can be obtained.

【0038】1)第2実施例において、誘電体膜17と
して誘電率の高い適宜な膜(シリコン窒化膜、PSG
膜、BPSG膜、等)を用いる。シリコン窒化膜は減圧
CVD法やプラズマCVD法によって形成することがで
き、PSG膜およびBPSG膜は常圧CVD法によって
形成することができる。この場合、誘電体膜17の誘電
率を高めることで、補助容量CS をさらに増大させるこ
とができる。
1) In the second embodiment, an appropriate film having a high dielectric constant (silicon nitride film, PSG) is used as the dielectric film 17.
Film, BPSG film, etc.) is used. The silicon nitride film can be formed by a low pressure CVD method or a plasma CVD method, and the PSG film and the BPSG film can be formed by an atmospheric pressure CVD method. In this case, the auxiliary capacitance CS can be further increased by increasing the dielectric constant of the dielectric film 17.

【0039】2)対向電極9の表面に凹凸を設けること
により、補助容量CS をさらに増大させる。 3)低温プロセスを利用して石英基板1をガラス基板に
置き代える。低温プロセスについては、日経エレクトロ
ニクス 1994.2.28号(no.602)に詳しい。すなわち、ガラ
ス基板上に非晶質シリコン膜を形成後、固相成長法やレ
ーザアニール法を用いて非晶質シリコン膜から能動層の
多結晶シリコン膜を得る。そして、ECRプラズマCV
D法によってゲート酸化膜を形成する。この場合、ガラ
ス基板は石英基板より安価で大面積化が容易であるた
め、TFT−LCD画素部50を安価に大型化すること
ができる。
2) By providing irregularities on the surface of the counter electrode 9, the auxiliary capacitance CS is further increased. 3) Replace the quartz substrate 1 with a glass substrate using a low temperature process. For more information on low-temperature processes, see Nikkei Electronics 1994.2.28 (no.602). That is, after forming an amorphous silicon film on a glass substrate, a polycrystalline silicon film of an active layer is obtained from the amorphous silicon film by using a solid phase growth method or a laser annealing method. And ECR plasma CV
A gate oxide film is formed by the D method. In this case, since the glass substrate is cheaper than the quartz substrate and can be easily increased in area, the TFT-LCD pixel portion 50 can be inexpensively increased in size.

【0040】4)シリコン酸化膜8を熱酸化ではなく、
適宜なCVD法(減圧CVD法、常圧CVD法、プラズ
マCVD法、等)によって形成する。 5)シリコン酸化膜8を誘電率の高い適宜な膜(シリコ
ン窒化膜、PSG膜、BPSG膜、等)に置き代えるこ
とで、補助容量CS をさらに増大させる。
4) The silicon oxide film 8 is not thermally oxidized, but
It is formed by an appropriate CVD method (a low pressure CVD method, a normal pressure CVD method, a plasma CVD method, or the like). 5) By replacing the silicon oxide film 8 with an appropriate film having a high dielectric constant (silicon nitride film, PSG film, BPSG film, etc.), the auxiliary capacitance CS is further increased.

【0041】6)層間絶縁膜10をシリコン酸化膜では
なく、適宜な膜(シリコン窒化膜、PSG膜、BPSG
膜、等)に置き代える。 7)上記工程1において、ゲート酸化膜3と同時にシリ
コン酸化膜8を形成し、ゲート電極4と同時に対向電極
9を形成する。尚、ドレイン領域5,ソース領域6,蓄
積電極7を形成するためのイオン注入時には、多結晶シ
リコン膜2上にレジストパターンを形成し、不要な部分
(チャネル領域など)にイオンが注入されないようにす
る。この場合には、ドレイン領域5およびソース領域6
を自己整合的に形成することができない反面、工数を減
らすことができる。
6) The interlayer insulating film 10 is not a silicon oxide film but an appropriate film (silicon nitride film, PSG film, BPSG).
Membrane, etc.). 7) In step 1 above, the silicon oxide film 8 is formed simultaneously with the gate oxide film 3, and the counter electrode 9 is formed simultaneously with the gate electrode 4. At the time of ion implantation for forming the drain region 5, the source region 6, and the storage electrode 7, a resist pattern is formed on the polycrystalline silicon film 2 so that ions are not implanted into an unnecessary portion (channel region or the like). To do. In this case, the drain region 5 and the source region 6
However, the number of steps can be reduced.

【0042】8)多結晶シリコンTFTでなく、非晶質
シリコンを能動層に用いた非晶質シリコンTFTに適用
する。 9)コプレーナ型でなくスタガ型の多結晶シリコンTF
Tまたは非晶質シリコンTFTに適用する。
8) It is applied to an amorphous silicon TFT using an active layer of amorphous silicon instead of a polycrystalline silicon TFT. 9) Stagger type polycrystalline silicon TF instead of coplanar type
Applies to T or amorphous silicon TFT.

【0043】以上、本発明の各実施例について説明した
が、各実施例から把握できる請求項以外の技術的思想に
は以下のものがあり、これらの技術的思想においても、
同様な作用および効果を得ることができる。
Although the respective embodiments of the present invention have been described above, there are the following technical ideas other than the claims which can be understood from the respective embodiments, and in these technical ideas as well,
Similar actions and effects can be obtained.

【0044】(イ)請求項2に記載のアクティブマトリ
ックス方式TFT−LCDにおいて、前記TFTはコプ
レーナ型またはスタガ型の多結晶シリコンTFTまたは
非晶質シリコンTFTである。
(A) In the active matrix type TFT-LCD according to the second aspect, the TFT is a coplanar type or stagger type polycrystalline silicon TFT or an amorphous silicon TFT.

【0045】(ロ)請求項5または請求項6に記載のア
クティブマトリックス方式TFT−LCDの製造方法に
おいて、前記能動層は多結晶シリコン層または非晶質シ
リコン層からなり、前記TFTはコプレーナ型またはス
タガ型である。
(B) In the method of manufacturing an active matrix type TFT-LCD according to claim 5 or 6, the active layer comprises a polycrystalline silicon layer or an amorphous silicon layer, and the TFT is a coplanar type or It is staggered.

【0046】ちなみに、本明細書において、発明の構成
に係る部材は以下のように定義されるものとする。 a)絶縁基板としては、石英基板、ガラス基板、セラッ
ミクスなどのあらゆる絶縁材料による基板を含むだけで
なく、表面に絶縁層を設けた金属基板などをも含む。
By the way, in this specification, the members relating to the constitution of the invention are defined as follows. a) The insulating substrate includes not only a quartz substrate, a glass substrate, a substrate made of any insulating material such as ceramics, but also a metal substrate having an insulating layer on its surface.

【0047】b)第1および第2の誘電体膜としては、
シリコン酸化膜だけでなく、シリコン窒化膜、PSG
膜、BPSG膜などのあらゆる誘電体膜をも含む。 c)層間絶縁膜としては、シリコン酸化膜だけでなく、
シリコン窒化膜、PSG膜、BPSG膜などのあらゆる
絶縁膜をも含む。
B) As the first and second dielectric films,
Not only silicon oxide film, but also silicon nitride film, PSG
It also includes any dielectric film such as a film and a BPSG film. c) As the interlayer insulating film, not only the silicon oxide film,
It also includes any insulating film such as a silicon nitride film, a PSG film, and a BPSG film.

【0048】d)表示電極としては、ITO膜だけでな
く酸化スズ膜をも含む。
D) The display electrode includes not only an ITO film but also a tin oxide film.

【0049】[0049]

【発明の効果】以上詳述したように本発明によれば、開
口率を低下させることなく補助容量を増大させて書き込
み特性および保持特性を向上させることが可能なアクテ
ィブマトリックス方式TFT−LCDを提供することが
できる。また、そのようなアクティブマトリックス方式
TFT−LCDの簡単かつ容易な製造方法を提供するこ
とができる。
As described above in detail, according to the present invention, there is provided an active matrix type TFT-LCD capable of increasing the auxiliary capacitance and improving the writing characteristic and the retaining characteristic without lowering the aperture ratio. can do. Further, it is possible to provide a simple and easy manufacturing method of such an active matrix type TFT-LCD.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を具体化した第1実施例の構造を示す断
面図である。
FIG. 1 is a sectional view showing a structure of a first embodiment embodying the present invention.

【図2】第1実施例の製造工程を説明するための断面図
である。
FIG. 2 is a cross-sectional view for explaining the manufacturing process of the first embodiment.

【図3】第1実施例の製造工程を説明するための断面図
である。
FIG. 3 is a sectional view for explaining the manufacturing process for the first embodiment.

【図4】第1実施例の製造工程を説明するための断面図
である。
FIG. 4 is a sectional view for explaining the manufacturing process for the first embodiment.

【図5】本発明を具体化した第2実施例の構造を示す断
面図である。
FIG. 5 is a sectional view showing the structure of a second embodiment of the present invention.

【図6】第2実施例の製造工程を説明するための断面図
である。
FIG. 6 is a cross-sectional view for explaining the manufacturing process for the second embodiment.

【図7】第2実施例の製造工程を説明するための断面図
である。
FIG. 7 is a cross-sectional view for explaining the manufacturing process for the second embodiment.

【図8】一般的なTFT−LCDの構成を示すブロック
回路図である。
FIG. 8 is a block circuit diagram showing a configuration of a general TFT-LCD.

【図9】TFT−LCD画素部50の1つの画素60を
示す回路図である。
9 is a circuit diagram showing one pixel 60 of the TFT-LCD pixel portion 50. FIG.

【図10】従来の画素60の構造を示す断面図である。FIG. 10 is a cross-sectional view showing the structure of a conventional pixel 60.

【符号の説明】[Explanation of symbols]

TFT 薄膜トランジスタ LC 液晶セル CS 補助容量 2 多結晶シリコン層 7 補助容量におけるTFTと接続される電極としての
蓄積電極 8 第1の誘電体膜としてのシリコン酸化膜 9 対向電極 10 層間絶縁膜 14 表示電極 17 第2の誘電体膜
TFT thin film transistor LC liquid crystal cell CS auxiliary capacitance 2 polycrystalline silicon layer 7 storage electrode as an electrode connected to the TFT in the auxiliary capacitance 8 silicon oxide film as a first dielectric film 9 counter electrode 10 interlayer insulating film 14 display electrode 17 Second dielectric film

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 TFTと液晶セルと補助容量とを備えた
アクティブマトリックス方式TFT−LCDにおいて、
補助容量(CS )におけるTFTと接続される電極
(7)の対向電極(9)と、液晶セル(LC)の表示電
極(14)との間に静電容量が形成されているアクティ
ブマトリックス方式TFT−LCD。
1. An active matrix type TFT-LCD including a TFT, a liquid crystal cell and an auxiliary capacitance,
Active matrix type TFT in which a capacitance is formed between the counter electrode (9) of the electrode (7) connected to the TFT in the auxiliary capacitance (CS) and the display electrode (14) of the liquid crystal cell (LC). -LCD.
【請求項2】 TFTと、 そのTFTの能動層(2)に形成された一方の電極
(7)がTFTのソース(6)と接続され、当該一方の
電極と誘電体膜(8)を介して対向電極(9)が形成さ
れた補助容量(CS )と、 その補助容量およびTFTの上に形成された層間絶縁膜
(10)と、 その層間絶縁膜上に形成された液晶セル(LC)の表示
電極(14)とを備えたアクティブマトリックス方式T
FT−LCDにおいて、 前記対向電極(9)と表示電極(14)との間に静電容
量が形成されていることを特徴とするアクティブマトリ
ックス方式TFT−LCD。
2. The TFT and one electrode (7) formed on the active layer (2) of the TFT are connected to the source (6) of the TFT, and the one electrode and the dielectric film (8) are interposed. Capacitor (CS) having a counter electrode (9) formed thereon, an interlayer insulating film (10) formed on the auxiliary capacitor and the TFT, and a liquid crystal cell (LC) formed on the interlayer insulating film. Active matrix type T including display electrodes (14) of
In the FT-LCD, an active matrix type TFT-LCD, wherein a capacitance is formed between the counter electrode (9) and the display electrode (14).
【請求項3】 請求項2に記載のアクティブマトリック
ス方式TFT−LCDにおいて、 前記対向電極(9)と表示電極(14)との間の層間絶
縁膜(10)を適宜な膜厚にすることで、対向電極と表
示電極との間に静電容量を形成したことを特徴とするア
クティブマトリックス方式TFT−LCD。
3. The active matrix type TFT-LCD according to claim 2, wherein the interlayer insulating film (10) between the counter electrode (9) and the display electrode (14) has an appropriate thickness. An active matrix TFT-LCD characterized in that a capacitance is formed between the counter electrode and the display electrode.
【請求項4】 請求項2に記載のアクティブマトリック
ス方式TFT−LCDにおいて、 前記対向電極(9)と表示電極(14)との間に、適宜
な誘電率の第2の誘電体膜(17)を設けることで、対
向電極と表示電極との間に静電容量を形成したことを特
徴とするアクティブマトリックス方式TFT−LCD。
4. The active matrix type TFT-LCD according to claim 2, wherein a second dielectric film (17) having an appropriate dielectric constant is provided between the counter electrode (9) and the display electrode (14). An active matrix type TFT-LCD characterized in that a capacitance is formed between the counter electrode and the display electrode by providing.
【請求項5】 絶縁基板(1)上にシリコン層(2)を
形成する工程と、 そのシリコン層を能動層とするTFTを形成すると共
に、そのシリコン層にTFTのソースと接続される補助
容量(CS )の一方の電極(7)を形成する工程と、 その補助容量の一方の電極(7)上に誘電体膜(8)を
形成する工程と、 その誘電体膜(8)上に補助容量の対向電極(9)を形
成する工程と、 その対向電極およびTFTの上に層間絶縁膜(10)を
形成する工程と、 対向電極上の層間絶縁膜をエッチングして所定の膜厚に
する工程と、 層間絶縁膜上に液晶セル(LC)の表示電極(14)を
形成する工程とを備えた請求項3に記載のアクティブマ
トリックス方式TFT−LCDの製造方法。
5. A step of forming a silicon layer (2) on an insulating substrate (1), a TFT having the silicon layer as an active layer, and an auxiliary capacitor connected to the source of the TFT on the silicon layer. A step of forming one electrode (7) of (CS), a step of forming a dielectric film (8) on one electrode (7) of the auxiliary capacitor, and an auxiliary step on the dielectric film (8). Forming the counter electrode (9) of the capacitor, forming the interlayer insulating film (10) on the counter electrode and the TFT, and etching the interlayer insulating film on the counter electrode to a predetermined thickness The method for manufacturing an active matrix type TFT-LCD according to claim 3, comprising a step and a step of forming a display electrode (14) of a liquid crystal cell (LC) on the interlayer insulating film.
【請求項6】 絶縁基板(1)上にシリコン層(2)を
形成する工程と、 そのシリコン層を能動層とするTFTを形成すると共
に、そのシリコン層にTFTのソースと接続される補助
容量(CS )の一方の電極(7)を形成する工程と、 その補助容量の一方の電極(7)上に第1の誘電体膜
(8)を形成する工程と、 その誘電体膜(8)上に補助容量の対向電極(9)を形
成する工程と、 その対向電極およびTFTの上に層間絶縁膜(10)を
形成する工程と、 対向電極上の層間絶縁膜をエッチングし、対向電極を露
出させる工程と、 露出した対向電極上に第2の誘電体膜(17)を形成す
る工程と、 第2の誘電体膜および層間絶縁膜上に液晶セル(LC)
の表示電極(14)を形成する工程とを備えた請求項4
に記載のアクティブマトリックス方式TFT−LCDの
製造方法。
6. A step of forming a silicon layer (2) on an insulating substrate (1), a TFT having the silicon layer as an active layer, and an auxiliary capacitor connected to the source of the TFT on the silicon layer. A step of forming one electrode (7) of (CS), a step of forming a first dielectric film (8) on one electrode (7) of the auxiliary capacitor, and the dielectric film (8) A step of forming a counter electrode (9) of a storage capacitor on the top, a step of forming an interlayer insulating film (10) on the counter electrode and the TFT, and by etching the interlayer insulating film on the counter electrode, A step of exposing, a step of forming a second dielectric film (17) on the exposed counter electrode, and a liquid crystal cell (LC) on the second dielectric film and the interlayer insulating film.
Forming a display electrode (14) according to claim 4.
5. A method for manufacturing an active matrix type TFT-LCD as described in 1.
JP5780394A 1994-03-28 1994-03-28 Active matrix system tft-lcd and its production Pending JPH07270821A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5780394A JPH07270821A (en) 1994-03-28 1994-03-28 Active matrix system tft-lcd and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5780394A JPH07270821A (en) 1994-03-28 1994-03-28 Active matrix system tft-lcd and its production

Publications (1)

Publication Number Publication Date
JPH07270821A true JPH07270821A (en) 1995-10-20

Family

ID=13066081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5780394A Pending JPH07270821A (en) 1994-03-28 1994-03-28 Active matrix system tft-lcd and its production

Country Status (1)

Country Link
JP (1) JPH07270821A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404474B1 (en) 1998-07-24 2002-06-11 Nec Corporation Horizontal electric field LCD with increased capacitance between pixel and common electrodes
JP2002217418A (en) * 2001-01-22 2002-08-02 Sony Corp Thin-film semiconductor device, its manufacturing method, and display unit
JP2007156442A (en) * 2005-12-05 2007-06-21 Toppoly Optoelectronics Corp Laminated storage capacitor structure used for low-temperature polysilicon thin film transistor liquid crystal display device
JP2012163983A (en) * 2012-05-11 2012-08-30 Semiconductor Energy Lab Co Ltd Semiconductor device
CN106409874A (en) * 2016-10-24 2017-02-15 昆山国显光电有限公司 Array substrate and manufacturing method thereof, and organic light-emitting display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404474B1 (en) 1998-07-24 2002-06-11 Nec Corporation Horizontal electric field LCD with increased capacitance between pixel and common electrodes
JP2002217418A (en) * 2001-01-22 2002-08-02 Sony Corp Thin-film semiconductor device, its manufacturing method, and display unit
JP2007156442A (en) * 2005-12-05 2007-06-21 Toppoly Optoelectronics Corp Laminated storage capacitor structure used for low-temperature polysilicon thin film transistor liquid crystal display device
JP4682278B2 (en) * 2005-12-05 2011-05-11 奇美電子股▲ふん▼有限公司 Stacked storage capacitor structure used in low temperature polysilicon thin film transistor liquid crystal display devices
JP2012163983A (en) * 2012-05-11 2012-08-30 Semiconductor Energy Lab Co Ltd Semiconductor device
CN106409874A (en) * 2016-10-24 2017-02-15 昆山国显光电有限公司 Array substrate and manufacturing method thereof, and organic light-emitting display device

Similar Documents

Publication Publication Date Title
US6133074A (en) Thin film transistor and method of fabricating the same
JP3941032B2 (en) Thin film transistor liquid crystal display element having vertical thin film transistor
US5168074A (en) Active matrix liquid crystal display fabrication for grayscale
JP2001109014A (en) Active matrix liquid crystal display device
JP2625268B2 (en) Active matrix substrate
JPH03280018A (en) Liquid crystal display device
US7145172B2 (en) Thin film transistor array substrate
JP2584290B2 (en) Manufacturing method of liquid crystal display device
US5835170A (en) Active matrix LCD with storage capacitors connected between the pixel electrode and gate lines, none of which is a gate line for driving the pixel
JPH10153793A (en) Liquid crystal display device
JP3423108B2 (en) Display device and method of manufacturing display device
JPH08271927A (en) Display device and its production
JPH07270821A (en) Active matrix system tft-lcd and its production
JP2960268B2 (en) Active matrix liquid crystal panel, manufacturing method and driving method thereof, and active matrix liquid crystal display
KR0176179B1 (en) Vertical type thin film transistor
JP2001358212A (en) Method for manufacturing electrode substrate as well as electrode substrate manufactured by this method and liquid crystal device using the same
KR100219504B1 (en) Thin-film transistor liquid crystal display device and its manufacturing method with double gate structure
JPS61108171A (en) Thin film field effect transistor
JPH1090682A (en) Active matrix liquid crystal display panel
JP3192813B2 (en) Liquid crystal display
JP2002196362A (en) Liquid crystal display device and method for manufacturing the same
JPH10223903A (en) Thin-film transistor, manufacture of the same, and display device
JPH0697197A (en) Thin film transistor and manufacture thereof
JP3433192B2 (en) Semiconductor device manufacturing method and display device
JPH10209452A (en) Thin film transistor and its manufacture