JPH0654778B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0654778B2 JPH0654778B2 JP60085489A JP8548985A JPH0654778B2 JP H0654778 B2 JPH0654778 B2 JP H0654778B2 JP 60085489 A JP60085489 A JP 60085489A JP 8548985 A JP8548985 A JP 8548985A JP H0654778 B2 JPH0654778 B2 JP H0654778B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- opening
- semiconductor substrate
- emitter
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
- H01L23/4855—Overhang structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置に係り、特にシリコンバイポーラト
ランジスタ等のエミッタ電極用コンタクトの構造とその
製造方法に関する。
ランジスタ等のエミッタ電極用コンタクトの構造とその
製造方法に関する。
近年高周波半導体装置の高出力化は目覚ましくシリコン
バイポーラトランジスタ（以下トランジスタと称す）は
ベース幅の減少や浅い能動領域の形成及びパターンの微
細化等により、高出力化が図られている。そしてトラン
ジスタのエミツタ電極取り出し用コンタクトの構造がパ
ターンの微細化、さらにエミツタ・ベース間の短絡によ
る不良原因などトランジスタの性能、製造に特に重要で
ある。
バイポーラトランジスタ（以下トランジスタと称す）は
ベース幅の減少や浅い能動領域の形成及びパターンの微
細化等により、高出力化が図られている。そしてトラン
ジスタのエミツタ電極取り出し用コンタクトの構造がパ
ターンの微細化、さらにエミツタ・ベース間の短絡によ
る不良原因などトランジスタの性能、製造に特に重要で
ある。
そこで以下に従来のトランジスタのエミツタ電極取り出
し用コンタクトの構造及びその製造方法について第２図
及び第３図を用いて説明する。第２図(a)に示すように
あらかじめ素子分離域，エミツタ抵抗部等（以上図示せ
ず）及びベース領域１を形成したシリコン基板２の表面
に二酸化シリコン膜３を形成しレジストによりエミツタ
領域となる所定のパターニングを行い、レジストをマス
クにしてエツチングし所定の空洞部１１を設ける。
し用コンタクトの構造及びその製造方法について第２図
及び第３図を用いて説明する。第２図(a)に示すように
あらかじめ素子分離域，エミツタ抵抗部等（以上図示せ
ず）及びベース領域１を形成したシリコン基板２の表面
に二酸化シリコン膜３を形成しレジストによりエミツタ
領域となる所定のパターニングを行い、レジストをマス
クにしてエツチングし所定の空洞部１１を設ける。
次にオキシ塩化リン(POCl3)を用い、二酸化シリコン膜
３をマスクにしてリン(P)を拡散することによりエミツ
タ領域４を形成する。さらに接触抵抗の低減のために、
熱処理によりPtSi層５を形成し、その後第２図(b)に示
すようにエミツタ電極部を構成するTi層６，Pt層７，Au
層８を順次形成してエミツタ電極を形成する。
３をマスクにしてリン(P)を拡散することによりエミツ
タ領域４を形成する。さらに接触抵抗の低減のために、
熱処理によりPtSi層５を形成し、その後第２図(b)に示
すようにエミツタ電極部を構成するTi層６，Pt層７，Au
層８を順次形成してエミツタ電極を形成する。
ところでこの構造ではエミツタ領域４の幅を狭くできる
ので、高周波特性は向上するが、PtSi層５形成時やその
後の熱処理によりエミツタ領域４の端部（第２図Ａの部
分）にPtが拡散して、エミツタ領域４とベース領域１と
が短絡するため不良の原因になつた。この現象はトラン
ジスタの特性向上のために、浅いエミツタ領域を形成す
るとさらに顕著となる。
ので、高周波特性は向上するが、PtSi層５形成時やその
後の熱処理によりエミツタ領域４の端部（第２図Ａの部
分）にPtが拡散して、エミツタ領域４とベース領域１と
が短絡するため不良の原因になつた。この現象はトラン
ジスタの特性向上のために、浅いエミツタ領域を形成す
るとさらに顕著となる。
一方エミツタ領域４とベース領域１間の短絡の防止を考
慮した構造及び製造方法としては、第３図に示すように
二酸化シリコン膜３上に“ひさし状”の窒化シリコン膜
９を形成させ、これをマスクにして二酸化シリコン膜３
をオーバーエツチングすることにより開口部１１を設け
る。次にこの開口部１１に窒化シリコン膜９をマスクに
してエミツタ領域４を形成し、さらに接触抵抗低減のた
めPtSi層５を形成させ、その後電極部を構成するTi層
６，Pt層７，Au層８を順次積層し、エミツタ電極を形成
する。
慮した構造及び製造方法としては、第３図に示すように
二酸化シリコン膜３上に“ひさし状”の窒化シリコン膜
９を形成させ、これをマスクにして二酸化シリコン膜３
をオーバーエツチングすることにより開口部１１を設け
る。次にこの開口部１１に窒化シリコン膜９をマスクに
してエミツタ領域４を形成し、さらに接触抵抗低減のた
めPtSi層５を形成させ、その後電極部を構成するTi層
６，Pt層７，Au層８を順次積層し、エミツタ電極を形成
する。
以上の構成ではエミツタ電極部はエミツタ領域４の中心
部の一部分に形成することができる。したがつてPtSi層
５はエミツタ領域４の中心部に形成できるのでPtSi層５
形成時やその後の熱処理によりPtが拡散してもベース領
域１に接触することはなくエミツタ領域４とベース領域
１間が短絡することはない。しかし窒化シリコン膜９が
“ひさし状”であるためにエミツタ電極部を構成してい
るTi層６が段切れを起こし、この段切れ部を通して次に
積層されるPt層７，Au層８がエミツタ領域４に付着し、
さらにベース領域１に拡散してエミツタ領域４とベース
領域１間の短絡が起こり特性の低下が生じる。又、Pt層
７，Au層８のベース領域１への拡散を防ぐためにはオー
バーエツチングにより二酸化シリコン膜２の開口部１１
をさらに開げてエミツタ領域４を拡大する方法もある
が、エミツタ領域４が拡大するとエミツタ領域４・ベー
ス領域１間の容量が増加し、電力利得及び遮断周波数が
低下する問題があつた。
部の一部分に形成することができる。したがつてPtSi層
５はエミツタ領域４の中心部に形成できるのでPtSi層５
形成時やその後の熱処理によりPtが拡散してもベース領
域１に接触することはなくエミツタ領域４とベース領域
１間が短絡することはない。しかし窒化シリコン膜９が
“ひさし状”であるためにエミツタ電極部を構成してい
るTi層６が段切れを起こし、この段切れ部を通して次に
積層されるPt層７，Au層８がエミツタ領域４に付着し、
さらにベース領域１に拡散してエミツタ領域４とベース
領域１間の短絡が起こり特性の低下が生じる。又、Pt層
７，Au層８のベース領域１への拡散を防ぐためにはオー
バーエツチングにより二酸化シリコン膜２の開口部１１
をさらに開げてエミツタ領域４を拡大する方法もある
が、エミツタ領域４が拡大するとエミツタ領域４・ベー
ス領域１間の容量が増加し、電力利得及び遮断周波数が
低下する問題があつた。
本発は上記欠点を除去するもので、半導体装置のエミツ
タ領域におけるエミツタ・ベース間の短絡を排除したエ
ミツタ電極取り出し用コンタクトを有した半導体装置及
びその製造方法を提供することを目的とする。
タ領域におけるエミツタ・ベース間の短絡を排除したエ
ミツタ電極取り出し用コンタクトを有した半導体装置及
びその製造方法を提供することを目的とする。
上記目的を達成するために本発明によれば、本発明の半
導体装置は半導体基板と、この半導体基板上に設けられ
第１の開口部を有する第１の絶縁膜と、この第１の絶縁
膜上に設けられ、前記第１の開口部上の整合される位置
に第２の開口部及びこの第２の開口部の周辺に形成され
前記半導体基板の方向へ湾曲する曲部を有する第２の絶
縁膜と、この第２の絶縁膜上に設けられ、その側壁と前
記第１の絶縁膜の側壁との間に空洞部を形成するように
前記第２の開口部を通して前記半導体基板上に接続する
電極部とを具備することを特徴とする。
導体装置は半導体基板と、この半導体基板上に設けられ
第１の開口部を有する第１の絶縁膜と、この第１の絶縁
膜上に設けられ、前記第１の開口部上の整合される位置
に第２の開口部及びこの第２の開口部の周辺に形成され
前記半導体基板の方向へ湾曲する曲部を有する第２の絶
縁膜と、この第２の絶縁膜上に設けられ、その側壁と前
記第１の絶縁膜の側壁との間に空洞部を形成するように
前記第２の開口部を通して前記半導体基板上に接続する
電極部とを具備することを特徴とする。
また、本発明の半導体装置の製造方法は半導体基板上に
第１の絶縁膜を形成する工程と、この第１の絶縁膜上に
エッチング選択比が第１の絶縁膜より大きい第２の絶縁
膜を形成する工程と、この第２の絶縁膜に所望の第２の
開口部を設ける工程と、この第１の絶縁膜に前記第２の
絶縁膜をマスクとして前記第１の絶縁膜をエッチングす
ることにより前記第２の開口部を含むような第１の開口
部を設ける工程と、前記第２の絶縁膜に設けられた第２
の開口部の周縁を前記半導体基板の方向へ曲げ、曲部を
形成する工程と、前記第２の絶縁膜上に、その側壁と前
記第１の絶縁膜の側壁との間に空洞部を形成するように
前記第２の開口部を通して前記半導体基板上に接続した
電極部を形成する工程とを含むことを特徴とする。
第１の絶縁膜を形成する工程と、この第１の絶縁膜上に
エッチング選択比が第１の絶縁膜より大きい第２の絶縁
膜を形成する工程と、この第２の絶縁膜に所望の第２の
開口部を設ける工程と、この第１の絶縁膜に前記第２の
絶縁膜をマスクとして前記第１の絶縁膜をエッチングす
ることにより前記第２の開口部を含むような第１の開口
部を設ける工程と、前記第２の絶縁膜に設けられた第２
の開口部の周縁を前記半導体基板の方向へ曲げ、曲部を
形成する工程と、前記第２の絶縁膜上に、その側壁と前
記第１の絶縁膜の側壁との間に空洞部を形成するように
前記第２の開口部を通して前記半導体基板上に接続した
電極部を形成する工程とを含むことを特徴とする。
以下本発明の一実施例を図面を参照して説明する。
第１図(a)〜(e)は本発明を適用したシリコンバイポーラ
トランジスタのエミツタ電極の製造方法について述べた
断面図の一部であり、第１図(a)に示すように従来技術
を用いて素子分離領域，エミツタ抵抗部等（以下図示せ
ず）及びベース領域１を形成したシリコン基板２上に熱
酸化法により二酸化シリコン膜３などの絶縁膜を１５０
０Å程度形成する。さらにLPCVD法(Low Pressure Chemi
cal Vapor Deposition)を用いて、二酸化シリコン膜３
よりエツチング選択比の大きい窒化シリコン膜９などの
絶縁膜を５００Å程度積層する。
トランジスタのエミツタ電極の製造方法について述べた
断面図の一部であり、第１図(a)に示すように従来技術
を用いて素子分離領域，エミツタ抵抗部等（以下図示せ
ず）及びベース領域１を形成したシリコン基板２上に熱
酸化法により二酸化シリコン膜３などの絶縁膜を１５０
０Å程度形成する。さらにLPCVD法(Low Pressure Chemi
cal Vapor Deposition)を用いて、二酸化シリコン膜３
よりエツチング選択比の大きい窒化シリコン膜９などの
絶縁膜を５００Å程度積層する。
次に第１図(b)に示すようにレジスト１０によつて窒化
シリコン膜９上に所定のパターンを形成した後、レジス
ト１０をマスクにプラズマエツチング装置等を用いて窒
化シリコン膜９をエツチングし開口部１２を設ける。
シリコン膜９上に所定のパターンを形成した後、レジス
ト１０をマスクにプラズマエツチング装置等を用いて窒
化シリコン膜９をエツチングし開口部１２を設ける。
次に第１図(c)に示すように窒化シリコン膜９をマスク
にして、二酸化シリコン膜３をフツ酸系エツチング液を
用いて開口部１２より大きな開口部１３を形成するよう
にオーバーエツチングを行うことにより“ひさし状”の
窒化シリコン膜が形成できる。例えばフツ化アンモニウ
ムにより３分間程度エツチングすると、窒化シリコン膜
９の“ひさし”の幅は0.2μｍ程度となる。その後開口
部１３においてオキシ塩化リン(POCl3)を用いてリン(P)
を拡散しエミツタ領域４を形成する。
にして、二酸化シリコン膜３をフツ酸系エツチング液を
用いて開口部１２より大きな開口部１３を形成するよう
にオーバーエツチングを行うことにより“ひさし状”の
窒化シリコン膜が形成できる。例えばフツ化アンモニウ
ムにより３分間程度エツチングすると、窒化シリコン膜
９の“ひさし”の幅は0.2μｍ程度となる。その後開口
部１３においてオキシ塩化リン(POCl3)を用いてリン(P)
を拡散しエミツタ領域４を形成する。
次に第１図(d)に示すように“ひさし状”の窒化シリコ
ン膜９の全面にイオン注入を行うことによつて“ひさ
し”部分をシリコン基板２の方向へ曲げることにより曲
部を設ける。（第１図(d)Ｂの部分）ところで“ひさし
状”の窒化シリコン膜９がシリコン基板２の方向へ曲が
るためのイオン注入の条件としては、イオン用ソースの
平均飛翔距離が窒化シリコン膜９の厚さの１／２以上で
ある。この場合、窒化シリコン膜９の開口部１２及び窒
化シリコン膜９の“ひさし”の下のシリコン基板１にも
同時にイオンが注入されるので、エミツタ領域４と同じ
ｎ形不純物をイオン用ソースに用いるのが適当である。
本実施例においては砒素（Ａｓ）の注入エネルギーを１
００KeV,注入量を２×１０15cm-2として５００Åの窒化
シリコン膜９内での平均飛翔距離は３６０Åであつた。
この条件でのイオン注入後の窒化シリコン膜９の“ひさ
し”の曲がりは二酸化シリコン膜３の厚さの１／２の位
置まで曲がつている。
ン膜９の全面にイオン注入を行うことによつて“ひさ
し”部分をシリコン基板２の方向へ曲げることにより曲
部を設ける。（第１図(d)Ｂの部分）ところで“ひさし
状”の窒化シリコン膜９がシリコン基板２の方向へ曲が
るためのイオン注入の条件としては、イオン用ソースの
平均飛翔距離が窒化シリコン膜９の厚さの１／２以上で
ある。この場合、窒化シリコン膜９の開口部１２及び窒
化シリコン膜９の“ひさし”の下のシリコン基板１にも
同時にイオンが注入されるので、エミツタ領域４と同じ
ｎ形不純物をイオン用ソースに用いるのが適当である。
本実施例においては砒素（Ａｓ）の注入エネルギーを１
００KeV,注入量を２×１０15cm-2として５００Åの窒化
シリコン膜９内での平均飛翔距離は３６０Åであつた。
この条件でのイオン注入後の窒化シリコン膜９の“ひさ
し”の曲がりは二酸化シリコン膜３の厚さの１／２の位
置まで曲がつている。
次に第１図(e)に示すように、電子ビーム蒸着装置等を
用いて、シリコン基板１上へＰｔ層を３００Å程度形成
し、５５０℃に熱処理してPtSi層５を形成する。さらに
スパツタ蒸着装置を用いて電極部を構成するTi層６，Pt
層７，Au層８を順次積層し、その後イオンミリング装置
等によりパターニングしてエミツタ電極を形成する。な
おこのときエミッタ電極の側壁と二酸化シリコン膜２の
側壁との間に空洞部１４が形成される。
用いて、シリコン基板１上へＰｔ層を３００Å程度形成
し、５５０℃に熱処理してPtSi層５を形成する。さらに
スパツタ蒸着装置を用いて電極部を構成するTi層６，Pt
層７，Au層８を順次積層し、その後イオンミリング装置
等によりパターニングしてエミツタ電極を形成する。な
おこのときエミッタ電極の側壁と二酸化シリコン膜２の
側壁との間に空洞部１４が形成される。
以上の構成及び製造方法によれば、窒化シリコン膜９の
“ひさし”が曲がつて曲部(B)を形成しているために、
電極部を構成しているTi層６が曲部(B)に沿つて積層さ
れるため段切れが生じることがなく、また次に積層され
るPt層７，Au層８がエミツタ領域４へ付着しないので、
エミツタ領域４ベース領域１間の短絡が起らず特性の低
下は生じない。又、Pt層７，Au層８の付着が起らないた
めオーバーエツチングによる二酸化シリコン膜３の開口
部１３を従来の“ひさし状”の窒化シリコン膜９に比べ
て小さくすることができる。したがつてエミツタ領域４
の拡大によるエミツタ領域４・ベース領域１間の容量の
増加を防ぐことができ、電力利得及び遮断周波数の低下
が生じない。
“ひさし”が曲がつて曲部(B)を形成しているために、
電極部を構成しているTi層６が曲部(B)に沿つて積層さ
れるため段切れが生じることがなく、また次に積層され
るPt層７，Au層８がエミツタ領域４へ付着しないので、
エミツタ領域４ベース領域１間の短絡が起らず特性の低
下は生じない。又、Pt層７，Au層８の付着が起らないた
めオーバーエツチングによる二酸化シリコン膜３の開口
部１３を従来の“ひさし状”の窒化シリコン膜９に比べ
て小さくすることができる。したがつてエミツタ領域４
の拡大によるエミツタ領域４・ベース領域１間の容量の
増加を防ぐことができ、電力利得及び遮断周波数の低下
が生じない。
ところで上記実施例のイオン注入の条件では、“ひさし
状”の窒化シリコン膜９が二酸化シリコン膜３の膜厚の
１／２程度の位置まで曲がつているが、“ひさし状”の
窒化シリコン膜９が窒化シリコン膜９から二酸化シリコ
ン膜３の膜厚の１／３の位置まで曲がつていれば同様の
効果が得られることが判つた。また窒化シリコン膜９側
から二酸化シリコン膜３の膜厚の１／２以上曲がつても
同様な効果が得られる。
状”の窒化シリコン膜９が二酸化シリコン膜３の膜厚の
１／２程度の位置まで曲がつているが、“ひさし状”の
窒化シリコン膜９が窒化シリコン膜９から二酸化シリコ
ン膜３の膜厚の１／３の位置まで曲がつていれば同様の
効果が得られることが判つた。また窒化シリコン膜９側
から二酸化シリコン膜３の膜厚の１／２以上曲がつても
同様な効果が得られる。
以上本発明の一実施例としてシリコンバイパーラトラン
ジスタのエミツタ電極取り出し用コンタクトの構造及び
製造方法について説明したが、これに限定されるもので
はなく、集積回路においても本発明の示す構造，製造方
法が適用でき、同様の効果が期待できるのは明らかであ
る。
ジスタのエミツタ電極取り出し用コンタクトの構造及び
製造方法について説明したが、これに限定されるもので
はなく、集積回路においても本発明の示す構造，製造方
法が適用でき、同様の効果が期待できるのは明らかであ
る。
以上述べたように本発明によれば、半導体装置のエミツ
タ電極取り出し用コンタクトにおいて、半導体基板上に
形成され開口部を有した絶縁膜の一部分がその開口部の
周囲にそつて曲げることによつて、電極部を形成する物
質がエミツタ領域に付着しないので、エミツタ・ベース
間の短絡が起こらず特性の低下が生じない。
タ電極取り出し用コンタクトにおいて、半導体基板上に
形成され開口部を有した絶縁膜の一部分がその開口部の
周囲にそつて曲げることによつて、電極部を形成する物
質がエミツタ領域に付着しないので、エミツタ・ベース
間の短絡が起こらず特性の低下が生じない。
第１図(a)〜(e)は本発明による半導体装置の各工程にお
ける構造断面図、第２図第３図(a)〜(b)は従来の半導体
装置の各工程における構造断面図である。 １……ベース領域、２……半導体基板、３……二酸化シ
リコン膜、４……エミツタ領域、９……窒化シリコン
膜、１２……開口部、１２，１３……開口部、１４……
空洞部、Ｂ……曲部。
ける構造断面図、第２図第３図(a)〜(b)は従来の半導体
装置の各工程における構造断面図である。 １……ベース領域、２……半導体基板、３……二酸化シ
リコン膜、４……エミツタ領域、９……窒化シリコン
膜、１２……開口部、１２，１３……開口部、１４……
空洞部、Ｂ……曲部。
Claims (2)
- 【請求項１】半導体基板と、この半導体基板上に設けら
れ第１の開口部を有する第１の絶縁膜と、この第１の絶
縁膜上に設けられ、前記第１の開口部上の整合される位
置に第２の開口部及びこの第２の開口部の周辺に形成さ
れ前記半導体基板の方向へ湾曲する曲部を有する第２の
絶縁膜と、この第２の絶縁膜上に設けられ、その側壁と
前記第１の絶縁膜の側壁との間に空洞部を形成するよう
に前記第２の開口部を通して前記半導体基板上に接続す
る電極部とを具備することを特徴とする半導体装置。 - 【請求項２】半導体基板上に第１の絶縁膜を形成する工
程と、この第１の絶縁膜上にエッチング選択比が第１の
絶縁膜より大きい第２の絶縁膜を形成する工程と、この
第２の絶縁膜に所望の第２の開口部を設ける工程と、こ
の第１の絶縁膜に前記第２の絶縁膜をマスクとして前記
第１の絶縁膜をエッチングすることにより前記第２の開
口部を含むような第１の開口部を設ける工程と、前記第
２の絶縁膜に設けられた第２の開口部の周縁を前記半導
体基板の方向へ曲げ、曲部を形成する工程と、前記第２
の絶縁膜上に、その側壁と前記第１の絶縁膜の側壁との
間に空洞部を形成するように前記第２の開口部を通して
前記半導体基板上に接続した電極部を形成する工程とを
含むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60085489A JPH0654778B2 (ja) | 1985-04-23 | 1985-04-23 | 半導体装置及びその製造方法 |
| US07/191,747 US4809055A (en) | 1985-04-23 | 1988-05-05 | Semiconductor device having an electrode and a method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60085489A JPH0654778B2 (ja) | 1985-04-23 | 1985-04-23 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61245571A JPS61245571A (ja) | 1986-10-31 |
| JPH0654778B2 true JPH0654778B2 (ja) | 1994-07-20 |
Family
ID=13860336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60085489A Expired - Lifetime JPH0654778B2 (ja) | 1985-04-23 | 1985-04-23 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4809055A (ja) |
| JP (1) | JPH0654778B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11844486B2 (en) | 2016-03-31 | 2023-12-19 | Lg Electronics Inc. | Cleaner |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266835A (en) * | 1988-02-02 | 1993-11-30 | National Semiconductor Corporation | Semiconductor structure having a barrier layer disposed within openings of a dielectric layer |
| US5464794A (en) * | 1994-05-11 | 1995-11-07 | United Microelectronics Corporation | Method of forming contact openings having concavo-concave shape |
| JPH09102541A (ja) * | 1995-10-05 | 1997-04-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US9917027B2 (en) * | 2015-12-30 | 2018-03-13 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with aluminum via structures and methods for fabricating the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1265017A (ja) * | 1968-08-19 | 1972-03-01 | ||
| JPS4942812B1 (ja) * | 1970-12-29 | 1974-11-16 | ||
| US4060427A (en) * | 1976-04-05 | 1977-11-29 | Ibm Corporation | Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps |
| US4210689A (en) * | 1977-12-26 | 1980-07-01 | Tokyo Shibaura Denki Kabushiki Kaisha | Method of producing semiconductor devices |
| JPS577959A (en) * | 1980-06-19 | 1982-01-16 | Toshiba Corp | Semiconductor device |
| JPS6032364A (ja) * | 1983-08-01 | 1985-02-19 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0581264A (ja) * | 1991-09-19 | 1993-04-02 | Ricoh Co Ltd | プリントサーバシステム |
| JPH05240970A (ja) * | 1992-02-27 | 1993-09-21 | Casio Comput Co Ltd | センサ情報処理システム |
-
1985
- 1985-04-23 JP JP60085489A patent/JPH0654778B2/ja not_active Expired - Lifetime
-
1988
- 1988-05-05 US US07/191,747 patent/US4809055A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11844486B2 (en) | 2016-03-31 | 2023-12-19 | Lg Electronics Inc. | Cleaner |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61245571A (ja) | 1986-10-31 |
| US4809055A (en) | 1989-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4545114A (en) | Method of producing semiconductor device | |
| US4443933A (en) | Utilizing multi-layer mask to define isolation and device zones in a semiconductor substrate | |
| JPH0654778B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6123657B2 (ja) | ||
| JPS62291176A (ja) | 半導体装置の製造方法 | |
| JPH0677158A (ja) | 半導体装置の製造方法 | |
| JPH06224211A (ja) | 半導体装置の製造方法 | |
| JPS6295871A (ja) | 半導体装置の製造方法 | |
| JPS6316672A (ja) | 半導体素子の製造方法 | |
| JPS5961180A (ja) | 半導体装置の製造方法 | |
| JPS6022506B2 (ja) | 半導体装置の製法 | |
| JPH0272632A (ja) | 半導体装置の製造方法 | |
| JPS6077460A (ja) | 半導体装置の製造方法 | |
| JPS61184872A (ja) | 半導体装置の製造方法 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JPH05175217A (ja) | 半導体装置の製造方法 | |
| JPS6038873A (ja) | 半導体装置の製造方法 | |
| JPS607773A (ja) | 半導体装置の製造方法 | |
| JPH01192170A (ja) | 半導体装置の製造方法 | |
| JPH0247837A (ja) | 半導体装置の製造方法 | |
| JPH08321583A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6179254A (ja) | 半導体装置 | |
| JPS62200764A (ja) | 半導体装置及びその製造方法 | |
| JPH0621243A (ja) | 半導体装置の製造方法 | |
| JPH11233521A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |