JP3668438B2 - Chip light emitting diode - Google Patents

Chip light emitting diode Download PDF

Info

Publication number
JP3668438B2
JP3668438B2 JP2001172391A JP2001172391A JP3668438B2 JP 3668438 B2 JP3668438 B2 JP 3668438B2 JP 2001172391 A JP2001172391 A JP 2001172391A JP 2001172391 A JP2001172391 A JP 2001172391A JP 3668438 B2 JP3668438 B2 JP 3668438B2
Authority
JP
Japan
Prior art keywords
light emitting
layer substrate
emitting diode
chip
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001172391A
Other languages
Japanese (ja)
Other versions
JP2002368279A (en
Inventor
雅俊 尾本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001172391A priority Critical patent/JP3668438B2/en
Publication of JP2002368279A publication Critical patent/JP2002368279A/en
Application granted granted Critical
Publication of JP3668438B2 publication Critical patent/JP3668438B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21KNON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2107/00Light sources with three-dimensionally disposed light-generating elements
    • F21Y2107/50Light sources with three-dimensionally disposed light-generating elements on planar substrates or supports, but arranged in different planes or with differing orientation, e.g. on plate-shaped supports with steps on which light-generating elements are mounted
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2113/00Combination of light sources
    • F21Y2113/10Combination of light sources of different colours
    • F21Y2113/13Combination of light sources of different colours comprising an assembly of point-like light sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Device Packages (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、主に携帯機器のキー照明やLCD(液晶ディスプレイ)のバックライト等に使用されるチップ発光ダイオード(LED)に関する。
【0002】
【従来の技術】
従来、チップLEDは、ガラスエポキシ系基板やMID(樹脂成型基板)法等の基材にLEDチップを搭載し、エポキシ系の樹脂を用いてトランスファーモールドまたは注型方法等でパッケージングすることによって形成される。その際に、上記モールド時における樹脂漏れ対策としては、導通用のスルーホール孔の上を銅箔やレジストやシート等で覆うことによって行っている。
【0003】
また、1パッケージ内に複数個のLEDを実装する場合には、一般にLEDチップを基材の同一層に配置し、パターニングによって回路を分離するようにしている。
【0004】
【発明が解決しようとする課題】
しかしながら、上記従来のチップLEDには以下のような問題がある。すなわち、1パッケージ内に複数個のLEDを実装した場合には、パッケージの熱抵抗によってLEDに流せる電流を大きくすることができない。したがって、R(赤),G(緑),B(青)の3色のLEDチップを1パッケージ内に実装して混色発光を行う場合には、定格電流を下げざるをえず、光度を高くできないのである。
【0005】
その場合、単に上記パッケージを大きくすれば熱抵抗を下げることができるのではあるが、小型化の要求があるため単純にパッケージを大きくすることはできない。
【0006】
そのために、一定の発光面積を光らせるために必要な光度を得るため、1色当り複数個のLEDを使用しなければならず、価格アップの要因になるという問題がある。さらに、1色当り複数個のLEDチップを使用することによって、同じ色に該当する個々のLEDチップの光度や波長のばらつきを抑える必要が生じ、上記光度や波長を調整するという面倒な操作が必要になる。
【0007】
また、駆動上の利便さから1パッケージ内に実装される複数のLEDを結線する際にはアノードコモンが必要である。ところが、その場合には、個々のLEDチップのダイエリアを分離することが必要となり、放熱ランドを共通にすることができないという問題がある。さらには、トータルのダイエリア面積が大きくなるためチップギャップが広く、混色時の表示品位が落ちると共にパッケージサイズが大きくなるという問題もある。
【0008】
以上のごとく、複数個のLEDを内蔵した小型の1パッケージにおいて、熱抵抗を如何に下げるかが大きな課題となっている。
【0009】
そこで、この発明の目的は、複数個のLEDチップが実装された熱抵抗の低い小型のチップLEDを提供することにある。
【0010】
【課題を解決するための手段】
上記目的を達成するため、この発明は、基板に搭載されたLEDチップを樹脂で封止して成るチップLEDにおいて、上記基板は,2枚の層基板が積層された多層構造を有しており、上記LEDチップは3個以上であり,その内の少なくとも1つのLEDチップは,他のLEDチップとは異なる層基板に搭載されており、各層基板の表面には各LEDチップが載置されて接続される電極パターンが形成されており、上記他のLEDチップとは異なる層基板に搭載されたLEDチップは上記他のLEDチップに比して発熱量の大きいLEDチップであり、上記発熱量の大きいLEDチップが搭載される層基板の電極パターンの厚みおよび面積のうちの少なくとも一方を他の層基板の電極パターンよりも大きくして放熱量を向上させたことを特徴としている。
【0011】
上記構成によれば、基板を2枚の層基板による積層構造に成し、上記他のLEDチップに比して発熱の大きい少なくとも1つのLEDチップを他とは異なる層基板に搭載し、上記少なくとも1つのLEDチップが搭載される層基板の電極パターンの厚みおよび面積のうちの少なくとも一方を他の層基板の電極パターンよりも大きくして放熱量を向上させたので、上記発熱量の大きいLEDチップが搭載される層基板の電極パターンの面積や厚みを他の層基板の電極パターンよりも大きくすることによって、上記発熱量の大きいLEDチップの放熱性が向上されて、熱抵抗の低減が図られる。
【0012】
また、1実施例では、この発明のチップLEDにおいて、上記他のLEDチップとは異なる層基板に搭載されたLEDチップは1つであり、この1つのLEDチップは上記層基板における中央に搭載されている。
【0013】
この実施例によれば、上記他とは異なる層基板に搭載された1つのLEDチップは層基板における中央に搭載されているのであるから、例えば、この層基板に積層される上記他の層基板の中央部に上記1つのLEDチップを露出させる溝や切欠きや穴を設け、その溝や切欠きや穴の周囲に他のLEDチップを配置することによって、アノードコモン時に複数のLEDチップのダイエリアを分離しても各LEDチップのダイピッチを狭くして、混色発光時の品位が向上される。さらに、上記他の層基板の中央部に設けられた溝や切欠きや穴が所謂カップ構造を形成し、その中に配置される上記1つのLEDチップの発光効率の向上が図れる。
【0014】
た、1実施例では、この発明のチップLEDにおいて、上記2数の層基板のうちの一方は、両腕部を有して略U字形を成している。
【0015】
この実施例によれば、上記2数の層基板のうちの一方は、両腕部を有して略U字形を成している。したがって、上記2枚の層基板のうち上記両腕部を有しない方の層基板上に形成される電極パターンの方の面積を広くして、放熱性を高めることができる。すなわち、上記両腕部を有しない層基板と上記両腕部を有する層基板とを積層することによって、熱抵抗の低下と、小型化と、上記各LEDチップの搭載ピッチを小さくして表示品位の向上とを図ることができるのである。
【0016】
また、1実施例では、この発明のチップLEDにおいて、上記他のLEDチップとは異なる層基板に搭載されたLEDチップはG色LEDチップである。
【0017】
順電圧Vfが高いことと、白色発光させる場合の光度比が高くなることとからG色LEDチップの発熱量が一番大きくなる。この実施例によれば、この発熱量が大きいG色LEDチップを他の色のLEDチップとは異なる層基板に搭載している。したがって、発熱量が大きいG色LEDチップ用のカソードパターンの大面積化が実現される。
【0018】
また、1実施例では、この発明のチップLEDにおいて、上記各層基板に形成された電極パターンはカソードパターンであり、発光側の層基板における発光面には共通アノードパターンが設けられる一方,反発光側の層基板における反発光面には上記夫々のLEDチップ用のカソードパターンに接続された裏面パターンが設けられており、上記発光側の層基板における一側面両角には発光面から反発光面に至る切欠きが設けられ,この切欠きの内壁には上記共通アノードパターンに電気的に接続された金属箔が形成されており、上記反発光側の層基板における上記一側面中央には発光面から反発光面に至る切欠きが設けられ,この切欠きの内壁には上記他の発光ダイオードチップとは異なる層基板に搭載されたLEDチップ用のカソードパターンと上記他の発光ダイオードチップとは異なる層基板に搭載されたLEDチップ用の裏面パターンとを電気的に接続する金属箔が形成されている。
【0019】
この実施例によれば、実装時において、上記基板を構成する反発光側の層基板における反発光面に設けられた上記各LEDチップ用の裏面パターンの夫々の一端がマウント面上の対応する実装パターンに接続され、発光側の層基板における一側面両角に設けられて上記共通アノードパターンに電気的に接続された切欠きの金属箔の一端が上記マウント面上の対応する実装パターンに接続される。こうして、上記夫々のLEDチップの発光方向が上記マウント面に対して平行なサイド発光型として実装される。その際に、上記実装パターンとの接続位置には、上記発光側の層基板における一側面両角および反発光側の層基板における上記一側面中央に設けられた切欠きが存在するため、半田付けの際の放熱性が向上される。
【0020】
さらに、形成時において、隣接する2つのチップLEDで共有されて分割後に上記反発光側の層基板における上記一側面中央の切欠きとなるスルーホールが、積層された上記発光側の層基板によって塞がれて、樹脂封止時に、樹脂が上記スルーホールを通って反発光側に漏れることが防止される。
【0021】
また、1実施例では、この発明のチップLEDにおいて、上記各層基板に形成された電極パターンはカソードパターンであり、発光側の層基板における発光面には共通アノードパターンが設けられる一方,反発光側の層基板における反発光面には上記夫々のLEDチップ用のカソードパターンに接続された裏面パターンが設けられており、上記2枚の層基板における一側面両角には発光側の層基板の発光面から反発光側の層基板の反発光面に至る切欠きが設けられ,この切欠きの内壁には上記共通アノードパターンに電気的に接続された金属箔が形成されており、反発光側の層基板における上記一側面中央には発光面から反発光面に至る切欠きが設けられ,この切欠きの内壁には上記他の発光ダイオードチップとは異なる層基板に搭載されたLEDチップ用のカソードパターンと上記他の発光ダイオードチップとは異なる層基板に搭載されたLEDチップ用の裏面パターンとを電気的に接続する金属箔が形成されている。
【0022】
上記構成によれば、実装時において、上記基板を構成する反発光側の層基板における反発光面に設けられた上記夫々のLEDチップ用の裏面パターンの夫々の表面が、マウント面上の対応する実装パターンに接続される。さらに、2枚の層基板における一側面両角に設けられて上記共通アノードパターンに電気的に接続された切欠きの金属箔における反発光側の一端が、上記マウント面上の対応する実装パターンに接続される。こうして、上記夫々のLEDチップの発光方向が上記マウント面に対して垂直なトップ発光型として実装される。
【0023】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。図1は、本実施の形態のチップLEDにおける発光面(表面)側からの斜視図である。図2は、図1に示すチップLEDにおける反発光面(裏面)側からの斜視図である。図3は、図1に示すチップLEDにおける側面図である。また、図4は、図2におけるA‐A'矢視断面図である。また、図5は、図1の状態からモールド樹脂21を除去した状態を示す図である。
【0024】
本実施の形態におけるチップLEDは、R,G,Bの3色のLEDチップを実装したチップLEDである。ここで、一般に、RにはGaAlInP系のLEDチップが、G,BにはInGaN系のLEDチップが使用される。ところが、InGaN系のLEDチップは、順電圧Vfが3.5V程度と高い。また、R,G,Bの混色によって白色発光させる場合には、光度比としてR:G:B=1:7:2程度必要となる。その結果、G色LEDチップの発熱量が一番大きくなるのである。
【0025】
図1〜図4において、溝2を有して概略U字形を成す第1層基板1と、この第1層基板1が積層される第2層基板3とで、基板を構成している。そして、第1層基板1において、溝2を挟んで両側に延びる腕部にはR,B2色のLEDチップ4,5が搭載される。一方、G色LEDチップ6は、第2層基板3における第1層基板1の腕部の間に搭載されている。
【0026】
ここで、一般に、駆動系の利便さによってアノードコモンが要求されるため、R,G,B各色のLEDチップ4,6,5のアノードラインは共通に、カソードラインは各LEDチップ4,6,5毎に独立させる必要がある。そこで、第1層基板1にNC(数値制御)法等によって溝2を加工して、R,B色LEDチップ4,5のダイエリアが形成されている。さらに、第1層基板1における反溝2側の基部22には、図5に示すように、全LEDチップ4,5,6に共通のCu箔でなるアノードパターン10が形成される。そして、第1層基板1は、第2層基板3と積層されて接着されるのである。
【0027】
上記第1層基板1と第2層基板3との積層構造において、第1層基板1の溝2内における第2層基板3上には、発熱量の大きなG色LEDチップ6が実装される。そして、そのダイボンド部のカソードパターン(Cu箔7)は、第1層基板1におけるR,B色LEDチップ4,5用のダイボンド部のカソードパターン(Cu箔8,9)と、第1層基板1によって分離されている。こうするにとによって、第2層基板3の表面に設けられるG色LEDチップ6用のCu箔7を、第1層基板1の表面に設けられるR,B色LEDチップ4,5用のCu箔8,9よりも広い面積に形成することが可能になる。また、G色LEDチップ6用のCu箔7の厚さをR,B色LEDチップ4,5用のCu箔8,9の厚さよりも厚く(35μm〜70μm)形成することが可能になる。
【0028】
したがって、上記第2層基板3に実装される発熱量の大きなG色LEDチップ6の放熱性を向上できるのである。それと共に、第1層基板1における腕部によって所謂カップ構造が形成されるため、G色LEDチップ6の発光効率を向上できるのである。
【0029】
実装用の端子への接続は、アノードコモンラインを第1層基板1の1/4スルーホール11を介して構成することによって行う。すなわち、上記第1層基板1の上記腕部に設けられたカソードパターン8上にR色LEDチップ4が搭載されて、アノードパターン10とアノード端子とがAuワイヤ12で接続される。同様に、カソードパターン9上にB色LEDチップ5が搭載されて、アノードパターン10とアノード端子とがAuワイヤ13で接続される。一方、第2層基板3に設けられたカソードパターン7上にG色LEDチップ6が搭載されて、アノードパターン10とアノード端子とがAuワイヤ14で接続される。ここで、アノードパターン10の両端部は、図5に示すように、第1層基板1の図中下側の側面両角に設けられた上記切欠きとしての1/4スルーホール11,11の内壁面にまで延在している。
【0030】
こうして、上記各LEDチップ4,5,6のアノード端子‐Auワイヤ12,13,14‐アノードパターン10‐1/4スルーホール11を経由するアノードコモンラインが構成されるのである。尚、1/4スルーホール11は、チップLED形成時において、第1層基板1の基板材に穿たれた1つの円形断面のスルーホールを互いに隣接する4個のチップLEDで共有しており、チップLEDが完成した後に個々のチップLEDにダイシングで分割することによって形成される。
【0031】
一方、上記第1層基板1のカソードパターン8上に搭載されたR色LEDチップ4のカソード端子がカソードパターン8に接続される。そして、カソードパターン8の図中上端角部は、第1層基板1および第2層基板3の図中上側の側面角に共通に設けられた1/4スルーホール15の内壁面にまで延在している。さらに、1/4スルーホール15の内壁面には、第2層基板3の裏面(LEDチップ非搭載面)におけるR色LEDチップ4搭載側に設けられたCu箔で成る第1裏面パターン16が接続されている。こうして、R色LEDチップ4のカソード端子‐カソードパターン8‐1/4スルーホール15‐第1裏面パターン16を経由する第1カソードラインが構成されるのである。尚、1/4スルーホール15は、チップLED形成時において、第1層基板1および第2層基板3夫々の基板材に共通に穿たれた1つの円形断面のスルーホールを互いに隣接する4個のチップLEDで共有しており、チップLEDが完成した後に個々のチップLEDにダイシングで分割することによって形成される。
【0032】
また、上記第1層基板1のカソードパターン9上に搭載されたB色LEDチップ5のカソード端子がカソードパターン9に接続される。そして、カソードパターン9の図中上端角部は、第1層基板1および第2層基板3の図中上側の側面角に共通に設けられた1/4スルーホール17の内壁面にまで延在している。さらに、1/4スルーホール17の内壁面には、第2層基板3の上記裏面におけるB色LEDチップ5搭載側に設けられたCu箔で成る第2裏面パターン18が接続されている。こうして、B色LEDチップ5のカソード端子‐カソードパターン9‐1/4スルーホール17‐第2裏面パターン18を経由する第2カソードラインが構成されるのである。
【0033】
また、上記第2層基板3のカソードパターン7上に搭載されたG色LEDチップ6のカソード端子が、カソードパターン7に接続される。そして、カソードパターン7の図中下端中央部は、第2層基板3の図中下側の側面中央に設けられた上記切欠きとしての1/2スルーホール19の内壁面にまで延在している。さらに、1/2スルーホール19の内壁面には、第2層基板3の上記裏面における中間部に設けられたCu箔で成る第3裏面パターン20が接続されている。こうして、G色LEDチップ6のカソード端子‐カソードパターン7‐1/2スルーホール19‐第3裏面パターン20を経由する第3カソードラインが構成されるのである。尚、1/2スルーホール19は、チップLED形成時において、第2層基板3の基板材に穿たれた1つの円形断面のスルーホールを互いに隣接する2個のチップLEDで共有しており、チップLEDが完成した後に個々のチップLEDにダイシングで分割することによって形成される。
【0034】
上述のごとく、上記1/4スルーホール11,15,17を1/4分周の穴で構成する一方、1/2スルーホール19を1/2分周の穴で構成することによって、完全な1つの穴で構成する場合に比して形成すべきスルーホールの数を減らすことができ、コストダウンを図ることができるのである。
【0035】
上述のようにしてR,G,B各色のLEDチップ4,6,5が搭載された第1層基板1および第2層基板3の表面(LEDチップ搭載面)は、モールド樹脂21によって封止されている。
【0036】
ここで、図4に示すように、上記第2層基板3の下端中央部に設けられた1/2スルーホール19の位置には、第1層基板1におけるアノードパターン10が設けられた基部22が位置している。つまり、チップLED形成時において、隣接する2個のチップLEDで共有される1つのスルーホールは、上記隣接する2個のチップLEDにおける第1層基板1の基板材によって塞がれることになる。したがって、第1層基板1および第2層基板3の積層体の表面にモールド樹脂21が充填された場合に、1/2スルーホール19となるスルーホールを通って樹脂が第2層基板3の裏面側に漏れることはない。したがって、上記スルーホールをCu箔やレジストやシートで塞ぐ工程や材料が不要となり、工程の短縮とコストダウンとを図ることができるのである。
【0037】
図6は、上記第1層基板1と第2層基板3との積層過程の説明図である。図6(a)は、第1層基板1の基板材1'を示し、1つのチップLEDに相当する部分を実線で示している。同様に、図6(b)は、第2層基板3の基板材3'を示し、1つのチップLEDに相当する部分を実線で示している。
【0038】
図6(a)において、上記各チップLEDへの分割線の交差位置には、1行置きに交差点を中心とする断面円形のスルーホール11'が穿たれている。さらに、スルーホール11'が穿たれていない一方向への分割線26上には、上記一方向に直交する他方向への分割線27との交差位置の中間部に、分割線26を挟んで互いに隣接する2つのチップLEDの溝2を構成する矩形の穴2'が形成されている。そして、矩形の穴2'の上記一方向への両側には、分割後にカソードパターン8,9となるCu箔8',9'が形成されている。また、スルーホール11'が穿たれている分割線25上には、分割線25を挟んで互いに隣接する2つのチップLEDのアノードパターン10となるCu箔10'が形成されている。さらに、スルーホール11'の内壁にもCu箔が形成されており、Cu箔10'に接続されている。
【0039】
また、図6(b)において、上記一方向への分割線の1行置きに、上記他方向への分割線30との交差位置の中間部に、分割線28に中心を有する断面円形のスルーホール19'が穿たれている。そして、分割線30を中心とする所定幅の領域を除いて、分割後にカソードパターン7となるCu箔7'が形成されている。さらに、スルーホール19'の内壁にもCu箔が形成されており、Cu箔7'に接続されている。また、裏面には、分割後に第1,第2,第3裏面パターン16,18,20となるCu箔(図示せず)が形成されている。
【0040】
このように、上記カソードパターン8,9となるCu箔8',9'とカソードパターン7となるCu箔7'とを、第1層基板1と第2層基板3との異なる層に形成することによって、カソードパターン7をカソードパターン8,9に対して、面積を広く且つ厚みを厚く形成して放熱性を向上させることが可能になるのである。
【0041】
図6(a)に示す上記第1層基板1の基板材1'と、図6(b)に示す第2層基板3の基板材3'とを、分割線25と分割線28及び分割線27と分割線30が重なるように積層して接着する。そうした後、1行置きの分割線26(29)と分割線27(30)との交差位置に基板材1'と基板材3'とを貫通して後に1/4スルーホール15,17となるスルーホール(図示せず)を穿ち、このスルーホールの内壁にCu箔を施して、Cu箔8',9'と第1,第2裏面パターン16,18とを電気的に接続する。そして、上述したように、R,B色LEDチップ4,5およびG色LEDチップ6を搭載し、Auワイヤ12,13,14によって接続し、モールド樹脂21によって封止するのである。
【0042】
その場合、上記スルーホール19'は、第1層基板1によって塞がれている。したがって、上述したように、スルーホール19'を通って樹脂が第2層基板3の裏面側に漏れることが防止される。したがって、スルーホール19'をCu箔やレジストやシートで塞ぐ必要がなくなるのである。
【0043】
そうした後、上記各分割線25,26,27,28,29,30で分割することによって、図6(c)に示すような第1層基板1と第2層基板3との積層構造体が得られる。但し、図6(c)においては、各R,BLEDチップ4,5,6、Auワイヤ12,13,14、モールド樹脂21は、省略している。
【0044】
上述のように構成されたチップLEDは、マウント面に実装される場合には、図7に示すように、実装パターン31,31には1/4スルーホール11,11の図中下端を当接させ、実装パターン32には第1裏面パターン16の図中下端を当接させ、実装パターン33には第2裏面パターン18の図中下端を当接させ、実装パターン34には1/2スルーホール19および第3裏面パターン20の図中下端を当接させて、半田付け等によって接続される。
【0045】
その場合、上記実装パターン31,31に1/4スルーホール11,11が位置し、実装パターン34に1/2スルーホール19が位置することによって、半田付けの際の放熱特性を向上することができる。また、基板を構成する第1層基板1を実装パターン31に固定し、第2層基板3を実装パターン32〜34に固定することによって、上記基板の表面側と裏面側とを固定することができ、従来のごとく基板の一側のみを固定する場合のごとく他側がマウント面から浮き上がることを防止できる。したがって、チップLEDの位置決めに効果を奏することができるのである。
【0046】
上述したように、本実施の形態においては、上記R,G,B各色のLEDチップ4,6,5が搭載される基板を、両腕部を有して略U字形を成す第1層基板1と第2層基板3との二層構造に成している。そして、発熱量の少ないR,B色LEDチップ4,5用のカソードパターン8,9を第1層基板1の腕部に設け、発熱量の多いG色LEDチップ6用のカソードパターン7を第2層基板3の略全面に渡って設けている。このように、発熱量の少ないLEDチップ用のカソードパターンと発熱量の多いLEDチップ用のカソードパターンとを異なる層の基板に設けることによって、発熱量の多いLEDチップ用のカソードパターンの面積を広く且つ厚みを厚くして、放熱性を向上することができるのである。その際に、発熱量の少ないLEDチップ用の面積の小さいカソードパターンを、面積の広い発熱量の多いLEDチップ用のカソードパターンの上に重ねて配置している。したがって、発熱量の多いLEDチップ用のカソードパターンの面積を広くして放熱性を向上させ且つアノードコモン配線を行う場合でも、R,G,B各色のLEDチップ4,6,5の搭載ピッチを小さくして、表示品位が低下しないようにできるのである。
【0047】
また、上記第2層基板3に搭載されるG色LEDチップ6を、第2層基板3上に積層された第1層基板1の両腕の内側に配置している。したがって、第1層基板1の腕部によって形成された所謂カップ構造のために、G色LEDチップ6の発光効率を向上できる。
【0048】
また、上記G色LEDチップ6のカソード端子を第2層基板3の発光面側に設けたカソードパターン7に接続し、このカソードパターン7の下端部を第2層基板3の下端中央部に設けられた1/2スルーホール19を介して、第2層基板3の上記裏面に設けられた第3裏面パターン20に接続している。そして、チップLED形成時においては、積層される第1層基板1の基板材1'によって、後に1/2スルーホール19となるスルーホール19'は塞がれている。したがって、モールド樹脂21によって封止する際に、樹脂がスルーホール19'を通って第2層基板3の裏面側に漏れることを防止できる。すなわち、従来のごとく、スルーホール19'を銅箔やレジストやシートで塞ぐ必要がなく、工程の短縮とコストダウンとを図ることができるのである。
【0049】
さらには、本チップLEDをマウント面に実装する場合には、第1層基板1を実装パターン31に接続し、第2層基板3を実装パターン32〜33に接続するようにしている。したがって、基板の一側のみをマウント面に実装する場合に比して、半田付け時の位置ずれを防止することができる。また、実装パターン34の位置に1/2スルーホール19が存在し、実装パターン31の位置に1/4スルーホール11が存在するため、夫々の実装パターン31,34に対応する1/4,1/2スルーホール11,19のCu箔を半田付けする場合の放熱特性を向上できる。
【0050】
尚、上記実施の形態においては、上記第1層基板1に対するR,B色LEDチップ4,5の搭載位置および第2層基板3に対するG色LEDチップ6の搭載位置は、図1に示す位置に限定するものではない。また、カソードパターン7〜9およびアノードパターン10の形状は、上記各実施の形態に限定されるものではない。また、第1層基板1と第2層基板3との積層順番が逆転しても同様の効果が得られることは勿論であり、各LEDチップ4,5,6毎に基板層を分けることも可能である。
【0051】
また、上記搭載されるLEDチップの色はR,G,Bに限定するものではなく、その数も3個に限定するものではない。また、積層される層基板の数も2や3に限定されるものではない。
【0052】
ところで、本実施の形態においては、以下のような変形例も可能である。すなわち、図8に示すように、第1層基板41におけるアノードパターン(図示せず:図5参照)を実装パターンに接続するための1/4スルーホール43を、第1層基板41と第2層基板42との図中下側の側面両角に共通に設けてもよい。その場合には、図9に示すように、上面発光型(トップ発光型)のチップLEDとして使用することが可能になるのである。図9において、上記アノードパターンに接続された1/4スルーホール43,43のCu箔は、第2層基板3の裏面側の端部において実装パターン44,44に接続されている。尚、45はR色LEDチップ48用の実装パターンであり、46はB色LEDチップ49用の実装パターンであり、47はG色LEDチップ50用の実装パターンである。
【0053】
また、図1〜図5に示す第1層基板1においては、図中上端中央部に溝2を設けることによって、発熱量の少ないR,B色LEDチップ4,5の搭載領域の確保と、G色LEDチップ6の発光効率を向上させるためのカップ構造の形成を行うようにしている。上述の機能は、図10に示すように、第1層基板51の略中央部に穴52を設けることによっても達成できる。つまり、穴52の両側に発熱量の少ないR,B色LEDチップ用のカソードパターン53,54を設け、第2層基板に搭載されるG色LEDチップを第1層基板51の穴52内に配置するのである。尚、55はアノードパターンである。
【0054】
上記実施の形態においては、上記金属箔および各種電極パターンとしてCu箔を用いているが、この発明はCuに限定されるものではない。
【0055】
【発明の効果】
以上より明らかなように、この発明のチップLEDは、基板を2枚の層基板が積層された多層構造に成し、3個以上搭載されたLEDチップのうちの他のLEDチップに比して発熱の大きい少なくとも1つを他とは異なる層基板に搭載し、上記少なくとも1つのLEDチップが搭載された層基板の電極パターンの厚みおよび面積のうちの少なくとも一方を他の層基板の電極パターンよりも大きくして放熱量を向上させたので、発熱量の大きいLEDチップの放熱性を向上して、熱抵抗の低減を図ることができるのである。
【0056】
また、1実施例のチップLEDは、上記他とは異なる層基板に搭載されるLEDチップを1つとし、この1つのLEDチップを上記層基板における中央に搭載したので、例えば、この層基板に積層される上記他の層基板の中央部に上記1つのLEDチップを露出させる溝や切欠きや穴を設け、その溝や切欠きや穴の周囲に他のLEDチップを配置することによって、アノードコモン時に複数のLEDチップのダイエリアを分離しても各LEDチップのダイピッチを狭くできる。したがって、混色発光時の品位を向上できると共にパッケージの小型化を図ることができる。すなわち、複数個のLEDチップが搭載された熱抵抗の低い小型のチップLEDを提供できるのである。さらに、上記他の層基板の中央部に設けられた溝や切欠きや穴が所謂カップ構造を形成し、その中に配置される上記1つのLEDチップの発光効率が向上する。
【0057】
た、1実施例のチップLEDは、上記2数の層基板のうちの一方を、両腕部を有して略U字形を成すように形成している。したがって、上記2枚の層基板のうち上記両腕部を有しない方の層基板上に形成される電極パターンの方の面積を広くして、放熱性を高めることができる。すなわち、上記両腕部を有しない層基板と上記両腕部を有する層基板とを積層し、例えば発熱量の小さいLEDチップを上記両腕部に搭載する一方、発熱量の大きいLEDチップを上記両腕部の間に搭載することによって、熱抵抗の低下と、小型化と、上記各LEDチップの搭載ピッチを小さくして表示品位の向上とを図ることができるのである。
【0058】
また、1実施例のチップLEDは、上記他とは異なる層基板に搭載されたLEDチップをG色LEDチップとしたので、発熱量が大きいG色LEDチップを他の色のLEDチップとは異なる層基板に搭載することができる。したがって、発熱量が大きいG色LEDチップ用のカソードパターンの大面積化を実現できる。
【0059】
さらに、上記夫々のLEDチップをアノードコモンに配線する場合、従来のごとく単一層の基板で実現する場合に比して、各色のLEDチップの間隔を狭くできるので、混色発光時の色混ざりを良くして表示品位を向上できる。
【0060】
また、1実施例のチップLEDは、上記各層基板に形成された電極パターンをカソードパターンとし、発光側の層基板における発光面には共通アノードパターンを設け、反発光側の層基板における反発光面には上記夫々のLEDチップ用のカソードパターンに接続された裏面パターンを設けると共に、発光側の層基板における一側面両角には発光面から反発光面に至る切欠きを設け、この切欠きの内壁には上記共通アノードパターンに電気的に接続された金属箔を形成し、上記反発光側の層基板における上記一側面中央には発光面から反発光面に至る切欠きを設け、この切欠きの内壁には上記他の発光ダイオードチップとは異なる層基板に搭載されたLEDチップ用のカソードパターンと上記他の発光ダイオードチップとは異なる層基板に搭載されたLEDチップ用の裏面パターンとを電気的に接続する金属箔を形成したので、実装時において、上記反発光側の層基板における反発光面に設けられた各裏面パターンの一端をマウント面上の対応する実装パターンに接続し、上記発光側の層基板に設けられて上記共通アノードパターンに電気的に接続された切欠きの金属箔の一端を上記マウント面上の対応する実装パターンに接続できる。したがって、上記夫々のLEDチップの発光方向が上記マウント面に対して平行なサイド発光型として実装することができるのである。その際に、上記実装パターンの接続位置には、上記発光側の層基板および反発光側の層基板に設けられた切欠きが存在するため、半田付けの際の放熱性を向上できる。さらに、上記発光側の層基板と反発光側の層基板とを上記実装パターンに接続するので、基板の片面側が浮き上がったりすることが無く、確実に位置決めを行うことができる。
【0061】
さらに、形成時において、隣接する2つのチップLEDで共有されて分割後に上記反発光側の層基板における上記一側面中央の切欠きとなるスルーホールを、積層された上記発光側の層基板によって塞ぐことができ、樹脂封止時に、樹脂が上記スルーホールを通って反発光側に漏れることを防止できる。したがって、従来のように、上記スルーホールを銅箔やレジストで塞ぐ必要がなく、工程の短縮とコストダウンを図ることができる。
【0062】
また、1実施例のチップLEDは、上記各層基板に形成された電極パターンをカソードパターンとし、発光側の層基板における発光面には共通アノードパターンを設け、反発光側の層基板における反発光面には上記夫々のLEDチップ用のカソードパターンに接続された裏面パターンを設けると共に、上記2枚の層基板における一側面両角には発光側の層基板の発光面から反発光側の層基板の反発光面に至る切欠きを設け、この切欠きの内壁には上記共通アノードパターンに電気的に接続された金属箔を形成し、上記反発光側の層基板における上記一側面中央には発光面から反発光面に至る切欠きを設け、この切欠きの内壁には上記他の発光ダイオードチップとは異なる層基板に搭載されたLEDチップ用のカソードパターンと上記他の発光ダイオードチップとは異なる層基板に搭載されたLEDチップ用の裏面パターンとに電気的に接続された金属箔を形成したので、実装時において、上記反発光側の層基板に設けられた各裏面パターンの夫々の表面を、マウント面上の対応する実装パターンに接続できる。さらに、2枚の層基板に共通に設けられて上記共通アノードパターンに電気的に接続された切欠きの金属箔における反発光側の一端を、上記マウント面上の対応する実装パターンに接続できる。したがって、上記夫々のLEDチップの発光方向が上記マウント面に対して垂直なトップ発光型として実装できる。
【図面の簡単な説明】
【図1】 この発明のチップLEDにおける表面側からの斜視図である。
【図2】 図1に示すチップLEDにおける裏面側からの斜視図である。
【図3】 図1に示すチップLEDにおける側面図である。
【図4】 図2におけるA‐A'矢視断面図である。
【図5】 図1に示すチップLEDからモールド樹脂を除去した状態を示す図である。
【図6】 図1における第1層基板と第2層基板との積層過程の説明図である。
【図7】 図1に示すチップLEDのマウント面への実装の説明図である。
【図8】 図1とは異なるチップLEDの斜視図である。
【図9】 図8に示すチップLEDを上面発光型として使用する場合の説明図である。
【図10】 図1〜図5とは異なる第1層基板の斜視図である。
【符号の説明】
1,41,51…第1層基板、
2…溝、
3,42…第2層基板、
4,48…R色LEDチップ、
5,49…B色LEDチップ、
6,50…G色LEDチップ、
7,8,9,53,54…カソードパターン、
10,55…アノードパターン、
11,15,17,43…1/4スルーホール、
12,13,14…Auワイヤ、
16…第1裏面パターン、
18…第2裏面パターン、
19…1/2スルーホール、
20…第3裏面パターン、
21…モールド樹脂、
25,26,27,28,29,30…分割線、
31,32,33,34,44,45,46,47…実装パターン、
52…穴。
[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a chip light emitting diode (LED) used mainly for key illumination of portable equipment, backlight of LCD (liquid crystal display) and the like.
[0002]
[Prior art]
  Conventionally, a chip LED is formed by mounting an LED chip on a substrate such as a glass epoxy substrate or MID (resin molding substrate) method, and packaging it by transfer molding or casting method using an epoxy resin. Is done. At that time, as a countermeasure against resin leakage at the time of molding, the top of the through-hole hole for conduction is covered with a copper foil, a resist, a sheet or the like.
[0003]
  When a plurality of LEDs are mounted in one package, generally, LED chips are arranged on the same layer of a substrate, and circuits are separated by patterning.
[0004]
[Problems to be solved by the invention]
  However, the conventional chip LED has the following problems. That is, when a plurality of LEDs are mounted in one package, the current that can flow through the LEDs cannot be increased due to the thermal resistance of the package. Therefore, when three color LED chips of R (red), G (green), and B (blue) are mounted in one package and mixed color light emission is performed, the rated current must be reduced and the luminous intensity is increased. It is not possible.
[0005]
  In that case, simply increasing the size of the package can lower the thermal resistance, but it is not possible to simply increase the size of the package due to the demand for miniaturization.
[0006]
  Therefore, in order to obtain the light intensity necessary to illuminate a certain light emitting area, it is necessary to use a plurality of LEDs per color, which causes an increase in price. Furthermore, by using a plurality of LED chips per color, it is necessary to suppress variations in luminous intensity and wavelength of individual LED chips corresponding to the same color, and the troublesome operation of adjusting the luminous intensity and wavelength is necessary. become.
[0007]
  For convenience of driving, an anode common is necessary when connecting a plurality of LEDs mounted in one package. However, in that case, it is necessary to separate the die areas of the individual LED chips, and there is a problem that the heat radiation land cannot be made common. Furthermore, since the total die area area is increased, there is a problem that the chip gap is wide, the display quality at the time of color mixture is lowered, and the package size is increased.
[0008]
  As described above, how to reduce the thermal resistance in a small one package incorporating a plurality of LEDs is a big issue.
[0009]
  Accordingly, an object of the present invention is to provide a small chip LED having a low thermal resistance on which a plurality of LED chips are mounted.
[0010]
[Means for Solving the Problems]
  In order to achieve the above object, the present invention provides a chip LED in which an LED chip mounted on a substrate is sealed with a resin, and the substrate has a multilayer structure in which two layer substrates are laminated. The number of the LED chips is three or more, and at least one of the LED chips is mounted on a different layer substrate from the other LED chips, and each LED chip is mounted on the surface of each layer substrate. The electrode pattern to be connected is formed,The LED chip mounted on a different layer substrate from the other LED chips is an LED chip that generates a larger amount of heat than the other LED chips.the aboveLarge calorific valueIt is characterized in that at least one of the thickness and area of the electrode pattern of the layer substrate on which the LED chip is mounted is made larger than the electrode pattern of the other layer substrate to improve the heat radiation amount.
[0011]
  According to the said structure, a board | substrate is comprised in the laminated structure by two layer substrates,Larger heat generation than other LED chipsAt least one LED chip is mounted on a layer substrate different from the other, and at least one of the thickness and area of the electrode pattern of the layer substrate on which the at least one LED chip is mounted is greater than the electrode pattern of the other layer substrate. Increased heat dissipation to increase theMemorandumBy making the area and thickness of the electrode pattern of the layer substrate on which the LED chip with a large amount of heat is mounted larger than the electrode pattern of the other layer substrate, the heat dissipation of the LED chip with a large amount of heat generation is improved, and the thermal resistance Can be reduced.
[0012]
  In one embodiment, in the chip LED of the present invention, there is one LED chip mounted on a layer substrate different from the other LED chips, and this one LED chip is mounted at the center of the layer substrate. ing.
[0013]
  According to this embodiment, since one LED chip mounted on a layer substrate different from the above is mounted at the center of the layer substrate, for example, the other layer substrate stacked on this layer substrate. A groove, a notch or a hole for exposing the one LED chip is provided at the center of the LED, and other LED chips are arranged around the groove, the notch or the hole, so that a plurality of LED chip dies can be formed at the anode common. Even if the areas are separated, the die pitch of each LED chip is narrowed to improve the quality during mixed color light emission. Furthermore, the groove, notch or hole provided in the central portion of the other layer substrate forms a so-called cup structure, and the luminous efficiency of the one LED chip disposed therein can be improved.The
[0014]
  MaIn one embodiment, in the chip LED of the present invention, one of the two layer substrates has both arms and is substantially U-shaped.
[0015]
  According to this embodiment, one of the two layer substrates has a substantially U shape with both arms. Therefore, the area of the electrode pattern formed on the layer substrate that does not have the both arm portions of the two layer substrates can be widened to improve heat dissipation. That is, by laminating the layer substrate not having both arms and the layer substrate having both arms, the thermal resistance is reduced, the size is reduced, and the mounting pitch of each LED chip is reduced to display quality. It is possible to improve this.
[0016]
  In one embodiment, in the chip LED of the present invention, the LED chip mounted on a different layer substrate from the other LED chips is a G-color LED chip.
[0017]
  Since the forward voltage Vf is high and the luminous intensity ratio for white light emission is high, the amount of heat generated by the G color LED chip is the largest. According to this embodiment, the G-color LED chip having a large calorific value is mounted on a different layer substrate from the LED chips of other colors. Therefore, an increase in the area of the cathode pattern for the G-color LED chip that generates a large amount of heat is realized.
[0018]
  In one embodiment, in the chip LED of the present invention, the electrode pattern formed on each layer substrate is a cathode pattern, and a common anode pattern is provided on the light emitting surface of the light emitting side layer substrate, while the light emitting side is opposite to the light emitting side. A back surface pattern connected to the cathode pattern for each of the LED chips is provided on the anti-light emitting surface of the layer substrate, and the light emitting side layer substrate extends from the light emitting surface to the anti-light emitting surface at both corners. A notch is provided, and a metal foil electrically connected to the common anode pattern is formed on the inner wall of the notch, and the center of the one side surface of the layer substrate on the anti-light emitting side is repelled from the light emitting surface. A notch leading to the light surface is provided, and the cathode pattern for the LED chip mounted on a different layer substrate from the other light emitting diode chips on the inner wall of the notch The metal foil electrically connected is formed a back pattern for LED mounted on different layers substrate chips and the other light-emitting diode chips.
[0019]
  According to this embodiment, at the time of mounting, each one end of the back surface pattern for each LED chip provided on the anti-light emitting surface of the layer substrate on the anti-light emitting side constituting the substrate corresponds to the corresponding mounting on the mount surface. One end of a notched metal foil connected to the pattern and provided at both corners of the side surface of the layer substrate on the light emitting side and electrically connected to the common anode pattern is connected to the corresponding mounting pattern on the mount surface . Thus, the LED chip is mounted as a side light emitting type in which the light emitting direction of each LED chip is parallel to the mount surface. At that time, since there is a notch provided at one corner on one side of the layer substrate on the light emitting side and the center of the one side surface on the layer substrate on the anti-light emitting side at the connection position with the mounting pattern, The heat dissipation at the time is improved.
[0020]
  Further, at the time of formation, a through hole which is shared by two adjacent chip LEDs and becomes a notch at the center of the one side surface after the division is divided by the stacked light emitting side layer substrate. The resin is prevented from leaking to the non-light-emitting side through the through hole during resin sealing.
[0021]
  In one embodiment, in the chip LED of the present invention, the electrode pattern formed on each layer substrate is a cathode pattern, and a common anode pattern is provided on the light emitting surface of the light emitting side layer substrate, while the light emitting side is opposite to the light emitting side. The back surface pattern connected to the cathode pattern for each of the LED chips is provided on the anti-light emitting surface of the layer substrate, and the light emitting surface of the light emitting side layer substrate is provided at one corner of each of the two layer substrates. Is formed on the inner wall of the notch, and a metal foil electrically connected to the common anode pattern is formed on the inner wall of the notch. A notch from the light emitting surface to the anti-light emitting surface is provided at the center of the one side surface of the substrate, and an LE mounted on a layer substrate different from the other light emitting diode chips is provided on the inner wall of the notch. Metal foil for electrically connecting the back surface pattern for LED chips mounted on different layers the substrate is formed a cathode pattern and the other light emitting diode chip for the chip.
[0022]
  According to the above configuration, during mounting, each surface of the back surface pattern for each of the LED chips provided on the anti-light emitting surface of the layer substrate on the anti-light emitting side constituting the substrate corresponds to the mount surface. Connected to the mounting pattern. Further, one end of the light emitting side of the notched metal foil provided at one side corner of the two layer substrates and electrically connected to the common anode pattern is connected to the corresponding mounting pattern on the mount surface. Is done. Thus, the LED chip is mounted as a top light emitting type in which the light emitting direction of each LED chip is perpendicular to the mount surface.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
  Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments. FIG. 1 is a perspective view from the light emitting surface (front surface) side of the chip LED of the present embodiment. FIG. 2 is a perspective view from the side opposite to the light emitting surface (back surface) of the chip LED shown in FIG. FIG. 3 is a side view of the chip LED shown in FIG. 4 is a cross-sectional view taken along the line AA ′ in FIG. FIG. 5 is a view showing a state in which the mold resin 21 is removed from the state of FIG.
[0024]
  The chip LED in the present embodiment is a chip LED on which LED chips of three colors of R, G, and B are mounted. In general, a GaAlInP LED chip is used for R, and an InGaN LED chip is used for G and B. However, the InGaN LED chip has a high forward voltage Vf of about 3.5V. Further, when white light is emitted by mixing R, G, and B, a luminous intensity ratio of about R: G: B = 1: 7: 2 is required. As a result, the amount of heat generated by the G-color LED chip is the largest.
[0025]
  1 to 4, the first layer substrate 1 having the groove 2 and substantially U-shaped, and the second layer substrate 3 on which the first layer substrate 1 is laminated constitute a substrate. In the first layer substrate 1, R, B2 color LED chips 4, 5 are mounted on arms extending on both sides of the groove 2. On the other hand, the G-color LED chip 6 is mounted between the arms of the first layer substrate 1 in the second layer substrate 3.
[0026]
  Here, since the anode common is generally required for the convenience of the drive system, the LED lines 4, 6 and 5 of the R, G and B colors are common, and the cathode line is the LED chip 4, 6, and 5 respectively. It is necessary to make it independent every 5th. Therefore, the die area of the R and B color LED chips 4 and 5 is formed by processing the groove 2 in the first layer substrate 1 by NC (numerical control) method or the like. Further, as shown in FIG. 5, an anode pattern 10 made of a Cu foil common to all the LED chips 4, 5, 6 is formed on the base 22 on the side opposite to the groove 2 in the first layer substrate 1. The first layer substrate 1 is laminated and bonded to the second layer substrate 3.
[0027]
  In the laminated structure of the first layer substrate 1 and the second layer substrate 3, a G LED chip 6 having a large heat generation amount is mounted on the second layer substrate 3 in the groove 2 of the first layer substrate 1. . The cathode pattern (Cu foil 7) of the die bond portion is the same as the cathode pattern (Cu foils 8 and 9) of the die bond portion for the R and B color LED chips 4 and 5 on the first layer substrate 1 and the first layer substrate. Separated by 1. As a result, the Cu foil 7 for the G color LED chip 6 provided on the surface of the second layer substrate 3 is replaced with the Cu foil for the R, B color LED chips 4 and 5 provided on the surface of the first layer substrate 1. It is possible to form an area wider than the foils 8 and 9. In addition, the Cu foil 7 for the G color LED chip 6 can be formed thicker (35 μm to 70 μm) than the Cu foils 8 and 9 for the R and B color LED chips 4 and 5.
[0028]
  Therefore, the heat dissipation of the G color LED chip 6 with a large calorific value mounted on the second layer substrate 3 can be improved. At the same time, since the so-called cup structure is formed by the arm portion of the first layer substrate 1, the luminous efficiency of the G-color LED chip 6 can be improved.
[0029]
  Connection to the mounting terminal is performed by configuring the anode common line through the 1/4 through hole 11 of the first layer substrate 1. That is, the R-color LED chip 4 is mounted on the cathode pattern 8 provided on the arm portion of the first layer substrate 1, and the anode pattern 10 and the anode terminal are connected by the Au wire 12. Similarly, the B-color LED chip 5 is mounted on the cathode pattern 9, and the anode pattern 10 and the anode terminal are connected by the Au wire 13. On the other hand, the G LED chip 6 is mounted on the cathode pattern 7 provided on the second layer substrate 3, and the anode pattern 10 and the anode terminal are connected by the Au wire 14. Here, as shown in FIG. 5, both end portions of the anode pattern 10 are formed in the 1/4 through holes 11 and 11 as the notches provided at both side corners on the lower side of the first layer substrate 1 in the figure. It extends to the wall.
[0030]
  In this way, the anode common line passing through the anode terminal-Au wires 12, 13, 14-anode pattern 10-1 / 4 through hole 11 of each LED chip 4, 5, 6 is configured. In addition, the 1/4 through-hole 11 shares one circular cross-sectional through-hole formed in the substrate material of the first layer substrate 1 with the four chip LEDs adjacent to each other when the chip LED is formed. After the chip LED is completed, it is formed by dividing into individual chip LEDs by dicing.
[0031]
  On the other hand, the cathode terminal of the R color LED chip 4 mounted on the cathode pattern 8 of the first layer substrate 1 is connected to the cathode pattern 8. The upper corner portion of the cathode pattern 8 in the drawing extends to the inner wall surface of the 1/4 through hole 15 provided in common on the upper side corner of the first layer substrate 1 and the second layer substrate 3 in the drawing. doing. Further, on the inner wall surface of the 1/4 through hole 15, a first back surface pattern 16 made of Cu foil provided on the R color LED chip 4 mounting side on the back surface (the LED chip non-mounting surface) of the second layer substrate 3 is provided. It is connected. Thus, the first cathode line is formed via the cathode terminal-cathode pattern 8-1 / 4 through hole 15 -first back surface pattern 16 of the R-color LED chip 4. In addition, the 1/4 through-hole 15 includes four circular through-holes adjacent to each other that are formed in the substrate material of each of the first layer substrate 1 and the second layer substrate 3 when the chip LED is formed. The chip LED is shared, and after the chip LED is completed, it is formed by dicing into individual chip LEDs.
[0032]
  The cathode terminal of the B color LED chip 5 mounted on the cathode pattern 9 of the first layer substrate 1 is connected to the cathode pattern 9. The upper corner portion of the cathode pattern 9 in the drawing extends to the inner wall surface of the 1/4 through hole 17 provided in common on the upper side surface corner of the first layer substrate 1 and the second layer substrate 3 in the drawing. doing. Further, a second back surface pattern 18 made of a Cu foil provided on the B color LED chip 5 mounting side on the back surface of the second layer substrate 3 is connected to the inner wall surface of the 1/4 through hole 17. Thus, the second cathode line is formed via the cathode terminal of the B color LED chip 5 -the cathode pattern 9-1 / 4 through hole 17 -the second back surface pattern 18.
[0033]
  The cathode terminal of the G color LED chip 6 mounted on the cathode pattern 7 of the second layer substrate 3 is connected to the cathode pattern 7. The central portion of the lower end of the cathode pattern 7 in the drawing extends to the inner wall surface of the ½ through hole 19 as the notch provided in the center of the lower side surface of the second layer substrate 3 in the drawing. Yes. Further, a third back surface pattern 20 made of a Cu foil provided at an intermediate portion of the back surface of the second layer substrate 3 is connected to the inner wall surface of the 1/2 through hole 19. Thus, a third cathode line is formed via the cathode terminal-cathode pattern 7-1 / 2 through hole 19-third back surface pattern 20 of the G-color LED chip 6. The 1/2 through-hole 19 is shared by two chip LEDs adjacent to each other through one circular cross-section through hole formed in the substrate material of the second layer substrate 3 when forming the chip LED. After the chip LED is completed, it is formed by dividing into individual chip LEDs by dicing.
[0034]
  As described above, the 1/4 through-holes 11, 15, and 17 are configured with 1 / 4-divided holes, while the 1/2 through-hole 19 is configured with 1 / 2-divided holes, so that The number of through holes to be formed can be reduced as compared with the case of forming with one hole, and the cost can be reduced.
[0035]
  As described above, the surfaces (LED chip mounting surfaces) of the first layer substrate 1 and the second layer substrate 3 on which the LED chips 4, 6, 5 of R, G, B colors are mounted are sealed with the mold resin 21. Has been.
[0036]
  Here, as shown in FIG. 4, at the position of the ½ through hole 19 provided in the lower center portion of the second layer substrate 3, the base portion 22 provided with the anode pattern 10 in the first layer substrate 1. Is located. That is, at the time of forming the chip LED, one through hole shared by the two adjacent chip LEDs is blocked by the substrate material of the first layer substrate 1 in the two adjacent chip LEDs. Therefore, when the surface of the laminate of the first layer substrate 1 and the second layer substrate 3 is filled with the mold resin 21, the resin passes through the through hole that becomes the ½ through hole 19 and the resin passes through the second layer substrate 3. There is no leakage to the back side. Therefore, a process or material for closing the through hole with a Cu foil, a resist, or a sheet is not necessary, and the process can be shortened and the cost can be reduced.
[0037]
  FIG. 6 is an explanatory diagram of a lamination process of the first layer substrate 1 and the second layer substrate 3. FIG. 6A shows the substrate material 1 ′ of the first layer substrate 1, and a portion corresponding to one chip LED is shown by a solid line. Similarly, FIG. 6B shows a substrate material 3 ′ of the second layer substrate 3, and a portion corresponding to one chip LED is indicated by a solid line.
[0038]
  In FIG. 6 (a), through-holes 11 'having a circular cross section centering on the intersection are formed every other row at the intersection of the dividing line to each chip LED. Further, on the dividing line 26 in one direction where the through-hole 11 ′ is not drilled, the dividing line 26 is sandwiched in the middle of the intersection with the dividing line 27 in the other direction orthogonal to the one direction. A rectangular hole 2 ′ constituting the groove 2 of the two chip LEDs adjacent to each other is formed. And Cu foil 8 ', 9' used as cathode pattern 8,9 after division | segmentation is formed in the both sides to the said one direction of rectangular hole 2 '. In addition, a Cu foil 10 ′ is formed on the dividing line 25 in which the through hole 11 ′ is formed, and becomes the anode pattern 10 of two chip LEDs adjacent to each other with the dividing line 25 interposed therebetween. Further, a Cu foil is also formed on the inner wall of the through hole 11 ′ and is connected to the Cu foil 10 ′.
[0039]
  Further, in FIG. 6 (b), a through-hole having a circular cross section having a center at the dividing line 28 is provided at every other line of the dividing line in the one direction at the middle of the intersection with the dividing line 30 in the other direction. Hole 19 'is drilled. A Cu foil 7 ′ that becomes the cathode pattern 7 after the division is formed except for a region having a predetermined width centered on the dividing line 30. Further, a Cu foil is also formed on the inner wall of the through hole 19 ′ and is connected to the Cu foil 7 ′. Further, a Cu foil (not shown) is formed on the back surface, which becomes the first, second, and third back surface patterns 16, 18, and 20 after the division.
[0040]
  Thus, the Cu foils 8 ′ and 9 ′ to be the cathode patterns 8 and 9 and the Cu foil 7 ′ to be the cathode pattern 7 are formed in different layers of the first layer substrate 1 and the second layer substrate 3. As a result, the cathode pattern 7 can be formed larger in area and thicker than the cathode patterns 8 and 9 to improve heat dissipation.
[0041]
  A substrate material 1 ′ of the first layer substrate 1 shown in FIG. 6A and a substrate material 3 ′ of the second layer substrate 3 shown in FIG. 6B are divided into a dividing line 25, a dividing line 28, and a dividing line. 27 and the dividing line 30 are laminated and bonded together. After that, the substrate material 1 ′ and the substrate material 3 ′ are penetrated at the intersecting positions of the dividing lines 26 (29) and the dividing lines 27 (30) every other row, and then become 1/4 through holes 15 and 17. A through hole (not shown) is drilled, and Cu foil is applied to the inner wall of the through hole to electrically connect the Cu foils 8 'and 9' to the first and second back surface patterns 16 and 18. Then, as described above, the R and B color LED chips 4 and 5 and the G color LED chip 6 are mounted, connected by the Au wires 12, 13 and 14, and sealed by the mold resin 21.
[0042]
  In that case, the through hole 19 ′ is blocked by the first layer substrate 1. Therefore, as described above, the resin is prevented from leaking to the back surface side of the second layer substrate 3 through the through hole 19 ′. Therefore, it is not necessary to close the through hole 19 ′ with a Cu foil, resist or sheet.
[0043]
  After that, the laminated structure of the first layer substrate 1 and the second layer substrate 3 as shown in FIG. 6 (c) is obtained by dividing by the dividing lines 25, 26, 27, 28, 29, 30. can get. However, in FIG. 6C, the R, BLED chips 4, 5, 6, Au wires 12, 13, 14, and mold resin 21 are omitted.
[0044]
  When the chip LED configured as described above is mounted on the mount surface, as shown in FIG. 7, the mounting patterns 31, 31 abut the lower ends of the 1/4 through holes 11, 11 in the figure. The lower end in the drawing of the first back surface pattern 16 is brought into contact with the mounting pattern 32, the lower end in the drawing of the second back surface pattern 18 is brought into contact with the mounting pattern 33, and the 1/2 through hole is formed in the mounting pattern 34. 19 and the third back surface pattern 20 are brought into contact with the lower end in the figure and connected by soldering or the like.
[0045]
  In that case, the 1/4 through-holes 11 and 11 are located in the mounting patterns 31 and 31 and the 1/2 through-hole 19 is located in the mounting pattern 34, thereby improving the heat dissipation characteristics during soldering. it can. Further, by fixing the first layer substrate 1 constituting the substrate to the mounting pattern 31 and fixing the second layer substrate 3 to the mounting patterns 32 to 34, the front surface side and the back surface side of the substrate can be fixed. It is possible to prevent the other side from floating from the mounting surface as in the conventional case where only one side of the substrate is fixed. Therefore, an effect can be exerted in positioning of the chip LED.
[0046]
  As described above, in the present embodiment, the substrate on which the LED chips 4, 6 and 5 of the R, G and B colors are mounted is a first layer substrate having both arms and having a substantially U shape. 1 and the second layer substrate 3 are formed in a two-layer structure. Then, the cathode patterns 8 and 9 for the R and B color LED chips 4 and 5 with a small amount of heat generation are provided on the arm portion of the first layer substrate 1, and the cathode pattern 7 for the G color LED chip 6 with a large amount of heat generation is provided on the first side. It is provided over substantially the entire surface of the two-layer substrate 3. In this way, by providing the cathode pattern for the LED chip with a small amount of heat generation and the cathode pattern for the LED chip with a large amount of heat generation on different substrates, the area of the cathode pattern for the LED chip with a large amount of heat generation can be increased. In addition, the heat dissipation can be improved by increasing the thickness. At that time, a cathode pattern with a small area for an LED chip with a small amount of heat generation is arranged on top of a cathode pattern for a LED chip with a large area and a large amount of heat generation. Therefore, even when the area of the cathode pattern for the LED chip that generates a large amount of heat is increased to improve heat dissipation and the anode common wiring is performed, the mounting pitch of the LED chips 4, 6, and 5 for each of the R, G, and B colors can be increased. It can be made small so that the display quality does not deteriorate.
[0047]
  Further, the G-color LED chip 6 mounted on the second layer substrate 3 is arranged inside both arms of the first layer substrate 1 stacked on the second layer substrate 3. Therefore, because of the so-called cup structure formed by the arms of the first layer substrate 1, the light emission efficiency of the G-color LED chip 6 can be improved.
[0048]
  Further, the cathode terminal of the G color LED chip 6 is connected to the cathode pattern 7 provided on the light emitting surface side of the second layer substrate 3, and the lower end portion of the cathode pattern 7 is provided at the lower end center portion of the second layer substrate 3. The third through-hole 19 is connected to the third back surface pattern 20 provided on the back surface of the second layer substrate 3. When the chip LED is formed, the through-hole 19 ′ that will later become the 1/2 through-hole 19 is blocked by the substrate material 1 ′ of the first layer substrate 1 to be laminated. Therefore, when sealing with the mold resin 21, it is possible to prevent the resin from leaking to the back surface side of the second layer substrate 3 through the through hole 19 ′. That is, unlike the prior art, it is not necessary to close the through hole 19 'with a copper foil, resist, or sheet, and the process can be shortened and the cost can be reduced.
[0049]
  Further, when the chip LED is mounted on the mount surface, the first layer substrate 1 is connected to the mounting pattern 31, and the second layer substrate 3 is connected to the mounting patterns 32-33. Therefore, it is possible to prevent positional deviation during soldering as compared with the case where only one side of the substrate is mounted on the mount surface. In addition, since the 1/2 through hole 19 exists at the position of the mounting pattern 34 and the 1/4 through hole 11 exists at the position of the mounting pattern 31, 1 / 4,1 corresponding to each mounting pattern 31, 34. / 2 The heat dissipation characteristics when soldering the Cu foils of the through holes 11 and 19 can be improved.
[0050]
  In the above embodiment, the mounting position of the R and B color LED chips 4 and 5 on the first layer substrate 1 and the mounting position of the G color LED chip 6 on the second layer substrate 3 are the positions shown in FIG. It is not limited to. Further, the shapes of the cathode patterns 7 to 9 and the anode pattern 10 are not limited to the above embodiments. Of course, the same effect can be obtained even if the stacking order of the first layer substrate 1 and the second layer substrate 3 is reversed, and the substrate layer can be divided for each LED chip 4, 5, 6. Is possible.
[0051]
  Further, the color of the mounted LED chip is not limited to R, G, B, and the number thereof is not limited to three. Further, the number of layer substrates to be stacked is not limited to two or three.
[0052]
  By the way, in the present embodiment, the following modifications are possible. That is, as shown in FIG. 8, the 1/4 through hole 43 for connecting the anode pattern (not shown: see FIG. 5) in the first layer substrate 41 to the mounting pattern is formed in the first layer substrate 41 and the second layer substrate 41. You may provide in common with both side corners of the lower side in the figure with the layer substrate 42. In that case, as shown in FIG. 9, it can be used as a top-emitting (top-emitting) chip LED. In FIG. 9, the Cu foils of the ¼ through holes 43 and 43 connected to the anode pattern are connected to the mounting patterns 44 and 44 at the end on the back surface side of the second layer substrate 3. Incidentally, 45 is a mounting pattern for the R color LED chip 48, 46 is a mounting pattern for the B color LED chip 49, and 47 is a mounting pattern for the G color LED chip 50.
[0053]
  In addition, in the first layer substrate 1 shown in FIGS. 1 to 5, by providing the groove 2 at the center of the upper end in the figure, it is possible to secure a mounting area for the R, B color LED chips 4 and 5 that generate a small amount of heat, A cup structure for improving the light emission efficiency of the G-color LED chip 6 is formed. The above-described function can also be achieved by providing a hole 52 at a substantially central portion of the first layer substrate 51 as shown in FIG. In other words, cathode patterns 53 and 54 for R and B color LED chips with a small amount of heat generation are provided on both sides of the hole 52, and the G color LED chip mounted on the second layer substrate is placed in the hole 52 of the first layer substrate 51. It is arranged. Reference numeral 55 denotes an anode pattern.
[0054]
  In the said embodiment, although Cu foil is used as said metal foil and various electrode patterns, this invention is not limited to Cu.
[0055]
【The invention's effect】
  As is clear from the above, the chip LED of the present invention has a multilayer structure in which two layer substrates are stacked, and among the three or more mounted LED chips.High heat generation compared to other LED chipsAt least one is mounted on a layer substrate different from the others, and at least one of the thickness and area of the electrode pattern of the layer substrate on which the at least one LED chip is mounted is made larger than the electrode pattern of the other layer substrate. As a result, the heat dissipation amount has been improved.OfThe heat dissipation can be improved and the thermal resistance can be reduced.
[0056]
  In addition, the chip LED of one embodiment has one LED chip mounted on a layer substrate different from the above, and this one LED chip is mounted in the center of the layer substrate. A groove, a notch or a hole for exposing the one LED chip is provided in the central portion of the other layer substrate to be laminated, and another LED chip is disposed around the groove, the notch or the hole, thereby forming an anode. Even when the die areas of a plurality of LED chips are separated at the time of common, the die pitch of each LED chip can be reduced. Therefore, the quality at the time of mixed color light emission can be improved and the size of the package can be reduced. That is, it is possible to provide a small chip LED having a low thermal resistance on which a plurality of LED chips are mounted. Further, a groove, a notch or a hole provided in the central portion of the other layer substrate forms a so-called cup structure, and the light emission efficiency of the one LED chip disposed therein is improved.The
[0057]
  MaIn addition, in the chip LED of one embodiment, one of the two layer substrates is formed to have a substantially U shape with both arms. Therefore, the area of the electrode pattern formed on the layer substrate that does not have the both arm portions of the two layer substrates can be widened to improve heat dissipation. That is, the layer substrate not having both arms and the layer substrate having both arms are stacked, for example, an LED chip having a small heat generation amount is mounted on the both arm portions, while an LED chip having a large heat generation amount is mounted on the both arms. By mounting between both arms, the thermal resistance can be reduced, the size can be reduced, and the mounting pitch of each LED chip can be reduced to improve the display quality.
[0058]
  Further, in the chip LED of one embodiment, since the LED chip mounted on the layer substrate different from the above is the G color LED chip, the G color LED chip having a large calorific value is different from the LED chips of other colors. It can be mounted on a layer substrate. Therefore, it is possible to realize an increase in the area of the cathode pattern for the G color LED chip that generates a large amount of heat.
[0059]
  Furthermore, when each LED chip is wired to the anode common, the interval between the LED chips of each color can be narrowed compared to the case where the LED chip is realized with a single layer substrate as in the conventional case, so that the color mixing at the time of mixed color light emission is improved. Display quality can be improved.
[0060]
  Further, in the chip LED of one embodiment, the electrode pattern formed on each of the layer substrates is a cathode pattern, a common anode pattern is provided on the light emitting surface of the layer substrate on the light emitting side, and the anti-light emitting surface on the layer substrate on the counter light emitting side. Is provided with a back surface pattern connected to the cathode pattern for each of the LED chips, and a notch extending from the light emitting surface to the anti-light emitting surface is provided at one corner of the light emitting side layer substrate, and the inner wall of the notch is provided. Forming a metal foil electrically connected to the common anode pattern, and providing a notch from the light emitting surface to the anti-light emitting surface at the center of the one side surface of the layer substrate on the anti-light emitting side. On the inner wall, a cathode pattern for an LED chip mounted on a layer substrate different from the other light emitting diode chips and a layer substrate different from the other light emitting diode chips are mounted. Since the metal foil for electrically connecting the back surface pattern for the LED chip is formed, one end of each back surface pattern provided on the anti-light emitting surface of the layer substrate on the anti-light emitting side is mounted on the mounting surface at the time of mounting. One end of a notched metal foil provided on the light emitting layer substrate and electrically connected to the common anode pattern can be connected to the corresponding mounting pattern on the mount surface. . Therefore, it can be mounted as a side light emitting type in which the light emitting direction of each LED chip is parallel to the mount surface. At that time, since there is a notch provided in the light emitting side layer substrate and the counter light emitting side layer substrate at the connection position of the mounting pattern, heat dissipation during soldering can be improved. Further, since the light emitting side layer substrate and the counter light emitting side layer substrate are connected to the mounting pattern, the one surface side of the substrate does not float and positioning can be performed reliably.
[0061]
  Further, at the time of formation, a through hole that is shared by two adjacent chip LEDs and becomes a notch at the center of one side surface of the layer substrate on the side opposite to the light emitting side after being divided is closed by the layered layer substrate on the light emitting side. It is possible to prevent the resin from leaking through the through hole to the non-light emitting side during resin sealing. Therefore, unlike the prior art, it is not necessary to close the through hole with a copper foil or a resist, and the process can be shortened and the cost can be reduced.
[0062]
  Further, in the chip LED of one embodiment, the electrode pattern formed on each of the layer substrates is a cathode pattern, a common anode pattern is provided on the light emitting surface of the light emitting side layer substrate, and the anti light emitting surface of the anti light emitting side layer substrate is provided. Is provided with a back surface pattern connected to the cathode pattern for each of the LED chips, and a repulsion of the light emitting surface of the layer substrate on the light emitting side from the light emitting surface of the layer substrate on the light emitting side is repelled at one corner of the two layer substrates. A notch extending to the light surface is provided, a metal foil electrically connected to the common anode pattern is formed on the inner wall of the notch, and the center of the one side surface of the layer substrate on the anti-light emitting side is formed from the light emitting surface. A notch leading to the non-light emitting surface is provided, and the cathode pattern for the LED chip mounted on the layer substrate different from the other light emitting diode chip and the other light emitting are provided on the inner wall of the notch Since the metal foil electrically connected to the back surface pattern for the LED chip mounted on the layer substrate different from the ion chip is formed, each back surface pattern provided on the layer substrate on the anti-light-emitting side at the time of mounting Can be connected to the corresponding mounting pattern on the mounting surface. Further, one end of the light emitting side of the notched metal foil provided in common on the two layer substrates and electrically connected to the common anode pattern can be connected to the corresponding mounting pattern on the mount surface. Therefore, it can be mounted as a top light emitting type in which the light emitting direction of each LED chip is perpendicular to the mount surface.
[Brief description of the drawings]
FIG. 1 is a perspective view from the surface side of a chip LED of the present invention.
2 is a perspective view from the back side of the chip LED shown in FIG. 1. FIG.
FIG. 3 is a side view of the chip LED shown in FIG. 1;
4 is a cross-sectional view taken along the line AA ′ in FIG. 2;
FIG. 5 is a view showing a state where a mold resin is removed from the chip LED shown in FIG. 1;
6 is an explanatory diagram of a stacking process of a first layer substrate and a second layer substrate in FIG. 1. FIG.
7 is an explanatory diagram of mounting the chip LED shown in FIG. 1 on a mounting surface. FIG.
FIG. 8 is a perspective view of a chip LED different from FIG.
FIG. 9 is an explanatory diagram when the chip LED shown in FIG. 8 is used as a top emission type;
FIG. 10 is a perspective view of a first layer substrate different from those shown in FIGS.
[Explanation of symbols]
  1, 41, 51 ... first layer substrate,
  2 ... Groove,
  3, 42 ... second layer substrate,
  4,48 ... R color LED chip,
  5, 49 ... B color LED chip,
  6,50 ... G color LED chip,
  7, 8, 9, 53, 54 ... Cathode pattern,
10, 55 ... anode pattern,
11, 15, 17, 43 ... 1/4 through hole,
12, 13, 14 ... Au wire,
16 ... 1st back surface pattern,
18 ... second back pattern,
19 ... 1/2 through hole,
20 ... Third back surface pattern,
21 ... Mold resin,
25, 26, 27, 28, 29, 30 ... dividing line,
31, 32, 33, 34, 44, 45, 46, 47 ... mounting pattern,
52 ... hole.

Claims (6)

基板に搭載された発光ダイオードチップを樹脂で封止して成るチップ発光ダイオードにおいて、
上記基板は、2枚の層基板が積層された多層構造を有しており、
上記発光ダイオードチップは3個以上であり、その内の少なくとも1つの発光ダイオードチップは、他の発光ダイオードチップとは異なる層基板に搭載されており、
各層基板の表面には、各発光ダイオードチップが載置されて接続される電極パターンが形成されており、
上記他の発光ダイオードチップとは異なる層基板に搭載された発光ダイオードチップは、上記他の発光ダイオードチップに比して発熱量の大きい発光ダイオードチップであり、
上記発熱量の大きい発光ダイオードチップが搭載される層基板の電極パターンの厚みおよび面積のうちの少なくとも一方を、他の層基板の電極パターンよりも大きくして放熱量を向上させた
ことを特徴とするチップ発光ダイオード。
In a chip light emitting diode formed by sealing a light emitting diode chip mounted on a substrate with a resin,
The substrate has a multilayer structure in which two layer substrates are laminated,
The number of the light emitting diode chips is three or more, and at least one of the light emitting diode chips is mounted on a different layer substrate from the other light emitting diode chips,
On the surface of each layer substrate, an electrode pattern on which each light emitting diode chip is mounted and connected is formed,
The light emitting diode chip mounted on a different layer substrate from the other light emitting diode chips is a light emitting diode chip that generates a larger amount of heat than the other light emitting diode chips.
The heat radiation amount is improved by making at least one of the thickness and area of the electrode pattern of the layer substrate on which the light emitting diode chip having the large heat generation amount is mounted larger than the electrode pattern of the other layer substrate. Chip light emitting diode.
請求項1に記載のチップ発光ダイオードにおいて、
上記他の発光ダイオードチップとは異なる層基板に搭載された発光ダイオードチップは1つであり、この1つの発光ダイオードチップは上記層基板における中央に搭載されていることを特徴とするチップ発光ダイオード。
The chip light emitting diode according to claim 1,
A chip light emitting diode, wherein one light emitting diode chip is mounted on a layer substrate different from the other light emitting diode chips, and the one light emitting diode chip is mounted at the center of the layer substrate.
請求項1に記載のチップ発光ダイオードにおいて、
上記2数の層基板のうちの一方は、両腕部を有して略U字形を成していることを特徴とするチップ発光ダイオード。
The chip light emitting diode according to claim 1,
One of the two layer substrates is a chip light emitting diode having both arms and having a substantially U shape.
請求項1に記載のチップ発光ダイオードにおいて、
上記他の発光ダイオードチップとは異なる層基板に搭載された発光ダイオードチップは、緑色発光ダイオードチップであることを特徴とするチップ発光ダイオード。
The chip light emitting diode according to claim 1,
A light emitting diode chip mounted on a different layer substrate from the other light emitting diode chips is a green light emitting diode chip.
請求項1に記載のチップ発光ダイオードにおいて、
上記各層基板に形成された電極パターンはカソードパターンであり、
発光側の層基板における発光面には共通アノードパターンが設けられる一方、反発光側の層基板における反発光面には上記夫々の発光ダイオードチップ用のカソードパターンに接続された裏面パターンが設けられており、
上記発光側の層基板における一側面両角には発光面から反発光面に至る切欠きが設けられ、この切欠きの内壁には上記共通アノードパターンに電気的に接続された金属箔が形成されており、
上記反発光側の層基板における上記一側面中央には発光面から反発光面に至る切欠きが設けられ、この切欠きの内壁には上記他の発光ダイオードチップとは異なる層基板に搭載された発光ダイオードチップ用のカソードパターンと上記他の発光ダイオードチップとは異なる層基板に搭載された発光ダイオードチップ用の裏面パターンとを電気的に接続する金属箔が形成されている
ことを特徴とするチップ発光ダイオード。
The chip light emitting diode according to claim 1,
The electrode pattern formed on each layer substrate is a cathode pattern,
A common anode pattern is provided on the light emitting surface of the layer substrate on the light emitting side, while a back surface pattern connected to the cathode pattern for each light emitting diode chip is provided on the anti-light emitting surface of the layer substrate on the anti-light emitting side. And
Notches extending from the light emitting surface to the anti-light emitting surface are provided at both corners of the light emitting side layer substrate, and a metal foil electrically connected to the common anode pattern is formed on the inner wall of the notch. And
A notch extending from the light emitting surface to the anti-light emitting surface is provided at the center of the one side surface of the layer substrate on the anti-light emitting side, and the inner wall of the notch is mounted on a layer substrate different from the other light emitting diode chips. A chip in which a metal foil for electrically connecting a cathode pattern for a light emitting diode chip and a back surface pattern for a light emitting diode chip mounted on a different layer substrate from the other light emitting diode chips is formed. Light emitting diode.
請求項1に記載のチップ発光ダイオードにおいて、
上記各層基板に形成された電極パターンはカソードパターンであり、
発光側の層基板における発光面には共通アノードパターンが設けられる一方、反発光側の層基板における反発光面には上記夫々の発光ダイオードチップ用のカソードパターンに接続された裏面パターンが設けられており、
上記2枚の層基板における一側面両角には発光側の層基板の発光面から反発光側の層基板の反発光面に至る切欠きが設けられ、この切欠きの内壁には上記共通アノードパターンに電気的に接続された金属箔が形成されており、
上記反発光側の層基板における上記一側面中央には発光面から反発光面に至る切欠きが設けられ、この切欠きの内壁には上記他の発光ダイオードチップとは異なる層基板に搭載された発光ダイオードチップ用のカソードパターンと上記他の発光ダイオードチップとは異なる層基板に搭載された発光ダイオードチップ用の裏面パターンとを電気的に接続する金属箔が形成されている
ことを特徴とするチップ発光ダイオード。
The chip light emitting diode according to claim 1,
The electrode pattern formed on each layer substrate is a cathode pattern,
A common anode pattern is provided on the light emitting surface of the layer substrate on the light emitting side, while a back surface pattern connected to the cathode pattern for each light emitting diode chip is provided on the anti-light emitting surface of the layer substrate on the anti-light emitting side. And
A cutout from the light emitting surface of the light emitting side layer substrate to the antilight emitting surface of the anti-light emitting side layer substrate is provided at one corner of one side surface of the two layer substrates, and the common anode pattern is formed on the inner wall of the notch. A metal foil electrically connected to the
A notch extending from the light emitting surface to the anti-light emitting surface is provided at the center of the one side surface of the layer substrate on the anti-light emitting side, and the inner wall of the notch is mounted on a layer substrate different from the other light emitting diode chips. A chip in which a metal foil for electrically connecting a cathode pattern for a light emitting diode chip and a back surface pattern for a light emitting diode chip mounted on a different layer substrate from the other light emitting diode chips is formed. Light emitting diode.
JP2001172391A 2001-06-07 2001-06-07 Chip light emitting diode Expired - Fee Related JP3668438B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001172391A JP3668438B2 (en) 2001-06-07 2001-06-07 Chip light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001172391A JP3668438B2 (en) 2001-06-07 2001-06-07 Chip light emitting diode

Publications (2)

Publication Number Publication Date
JP2002368279A JP2002368279A (en) 2002-12-20
JP3668438B2 true JP3668438B2 (en) 2005-07-06

Family

ID=19014017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001172391A Expired - Fee Related JP3668438B2 (en) 2001-06-07 2001-06-07 Chip light emitting diode

Country Status (1)

Country Link
JP (1) JP3668438B2 (en)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4682138B2 (en) * 2003-09-19 2011-05-11 パナソニック株式会社 Semiconductor light emitting device
JP2006108517A (en) * 2004-10-08 2006-04-20 Citizen Watch Co Ltd Substrate for led connection, illuminator using thereof, and display device using thereof
CN101151741B (en) * 2005-03-30 2010-06-23 皇家飞利浦电子股份有限公司 Flexible led array
JP4535928B2 (en) 2005-04-28 2010-09-01 シャープ株式会社 Semiconductor light emitting device
US7952112B2 (en) * 2005-04-29 2011-05-31 Philips Lumileds Lighting Company Llc RGB thermal isolation substrate
CN1869504B (en) * 2005-05-25 2010-04-07 新灯源科技有限公司 LED cluster bulb
CN100547821C (en) 2005-05-30 2009-10-07 奥斯兰姆奥普托半导体有限责任公司 Housing and manufacture method thereof
JP5071069B2 (en) * 2006-12-01 2012-11-14 日亜化学工業株式会社 Light emitting device
US8026533B2 (en) * 2007-07-19 2011-09-27 Nichia Corporation Light emitting device and method of manufacturing the same
JP2009099715A (en) * 2007-10-16 2009-05-07 Fujikura Ltd Light emitting device
JP4854716B2 (en) * 2008-08-25 2012-01-18 シャープ株式会社 LED device, mobile phone device using the same, digital camera, and LCD display device
DE102008049535A1 (en) * 2008-09-29 2010-04-08 Osram Opto Semiconductors Gmbh LED module and manufacturing process
US8431951B2 (en) * 2009-10-01 2013-04-30 Excelitas Canada, Inc. Optoelectronic devices with laminate leadless carrier packaging in side-looker or top-looker device orientation
JP5915016B2 (en) * 2011-08-05 2016-05-11 日亜化学工業株式会社 Light emitting device
JP6064584B2 (en) * 2012-12-22 2017-01-25 日亜化学工業株式会社 Light emitting device and manufacturing method thereof
KR102223529B1 (en) * 2014-03-14 2021-03-05 닛폰세이테츠 가부시키가이샤 Welded structure and method for manufacturing welded structure
JP6405697B2 (en) 2014-05-21 2018-10-17 日亜化学工業株式会社 Light emitting device
KR101630569B1 (en) * 2015-01-06 2016-06-14 신수철 PCB connected RGB LED Package structure
DE202015008369U1 (en) * 2015-12-02 2017-03-03 Automotive Lighting Reutlingen Gmbh Lighting device for a motor vehicle
FR3046656B1 (en) 2016-01-11 2019-11-29 Valeo Iluminacion LUMINOUS MODULE FOR A MOTOR VEHICLE COMPRISING TWO TYPES OF LIGHT SOURCES
JP6662322B2 (en) * 2017-02-09 2020-03-11 日亜化学工業株式会社 Light emitting device
JP6699580B2 (en) * 2017-02-09 2020-05-27 日亜化学工業株式会社 Light emitting device
TWI683454B (en) * 2017-08-27 2020-01-21 億光電子工業股份有限公司 Semiconductor package structure
JP6822455B2 (en) * 2018-09-19 2021-01-27 日亜化学工業株式会社 Light emitting device

Also Published As

Publication number Publication date
JP2002368279A (en) 2002-12-20

Similar Documents

Publication Publication Date Title
JP3668438B2 (en) Chip light emitting diode
US11269215B2 (en) Method of manufacturing light emitting module and light emitting module
US9953901B2 (en) Semiconductor light emitting device and method for manufacturing the same
US7699500B2 (en) Light-emitting element mounting board, light-emitting element module, lighting device, display device, and traffic signal equipment
WO2014087938A1 (en) Led module
US10923024B2 (en) LED display module and method of making thereof
JP5372009B2 (en) Optoelectronic component and manufacturing method thereof
US20080123367A1 (en) Light source unit for use in a backlight module
US9951925B2 (en) Light emitting device
JP2012532441A (en) Light emitting diode package
US20090224268A1 (en) Light-emitting diode and lighting apparatus using the same
KR20010064820A (en) Led lamp of side surface light emitting type
JP4193905B2 (en) Manufacturing method of semiconductor device
JP2011233671A (en) Led module
JP4841627B2 (en) Electronic component and manufacturing method thereof
KR100759896B1 (en) Backlight module stacked at least one luminescence element and fabrication thereof
WO2020014923A1 (en) Integrally packaged strip unit based on stage-like structure
KR20170095016A (en) Semiconductor light emitting device package
US20210167046A1 (en) Surface-emitting light source and method of manufacturing the same
JP5436353B2 (en) Light emitting device
JP5232698B2 (en) Manufacturing method of multi-sided substrate and semiconductor light emitting device.
CN213716897U (en) Double-layer substrate and light source device
CN110858463A (en) Display device
CN112271173A (en) Double-layer substrate and light source device
JP7044412B1 (en) Manufacturing method of LED light source device and LED light source device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050408

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080415

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees