JP2007134427A - Module package and its manufacturing method - Google Patents
Module package and its manufacturing method Download PDFInfo
- Publication number
- JP2007134427A JP2007134427A JP2005324473A JP2005324473A JP2007134427A JP 2007134427 A JP2007134427 A JP 2007134427A JP 2005324473 A JP2005324473 A JP 2005324473A JP 2005324473 A JP2005324473 A JP 2005324473A JP 2007134427 A JP2007134427 A JP 2007134427A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- module package
- insulating sheet
- vias
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、LSI(Large Scale Integration)やIC(Integrated Circuit)、またはLSIやICを混載したMCM(Multi Chip Module)やSIP(System In Package)などのモジュールをパッケージ化したモジュールパッケージおよびその製造方法に関するものである。 The present invention relates to a module package in which a module such as LSI (Large Scale Integration) or IC (Integrated Circuit), or MCM (Multi Chip Module) or SIP (System In Package) in which LSI or IC is mixed, and a method for manufacturing the same. It is about.
近年、デジタルテレビなどのデジタル家電に利用する回路の高集積化が進んでいる。回路の高集積化は、SOC(System On Chip)として一つのシステムLSIに多くの機能を集積する方法が一つあるが、商品サイクルが短くなったことによる開発時間の短縮や開発コストの削減等の理由により、MCMやSIP技術を用いて、既に開発済みのシステムLSIやメモリデバイスなどを一つのパッケージに格納する方法も多く取られるようになってきている。 In recent years, higher integration of circuits used for digital home appliances such as digital television has been advanced. High integration of circuits has one method of integrating many functions in one system LSI as a system on chip (SOC), but shortening development time and reducing development costs due to shortened product cycles, etc. For this reason, many methods of storing already developed system LSIs, memory devices, and the like in one package using MCM or SIP technology have come to be used.
しかし、そうした高集積化に伴い、システムLSIなどからのインターフェース信号は格段に増加し、同時に外部入出力端子の数も増加する。外部入出力端子の増加によって、全ての端子を配置するためにチップを実装するプリント基板の面積も増加し、さらにはそのパッケージを実装するプリント基板の面積までも増加してしまう。プリント基板の面積の増大は、そのままコストアップの原因にもなる。この問題は、いくつかのLSIを一つにしたSIPなどではさらに深刻となる。 However, with such high integration, interface signals from system LSIs and the like increase dramatically, and the number of external input / output terminals also increases at the same time. As the number of external input / output terminals increases, the area of the printed board on which the chip is mounted in order to arrange all the terminals is increased, and further, the area of the printed board on which the package is mounted is also increased. An increase in the area of the printed circuit board directly increases the cost. This problem becomes even more serious in SIP that combines several LSIs.
外部入出力端子の増加によるプリント基板面積の拡大を防ぐ一つの方法として、端子をチップの実装されたプリント基板の上面もしくは下面に配置するのではなく側面に配置することが考えられる。 As one method for preventing an increase in the area of the printed circuit board due to an increase in the number of external input / output terminals, it is conceivable to arrange the terminals on the side surface rather than on the upper or lower surface of the printed circuit board on which the chip is mounted.
特許文献1にはプリント基板の中間層に設けたパターンを基板の側面に引き出し、その引き出した点を試験端子として利用し試験を行うことにより、ミスの発見を容易に検出できる試験方法が記載されている。
また、特許文献2にはBGAパッケージの側面に試験用端子を配置することで、ボールのサイズやボール間の距離が小さくなっても試験できる方法が記載されている。
しかし、上記の特許文献1のような方法で試験をしようとすると、最近のプリント基板上に形成される銅等のパターンの厚みが数十マイクロメートルと薄いため、側面から測定しようとすると検査器のプローブが触れられる領域である検査用端子の面積が非常に小さくなる(数十マイクロメートル×数百マイクロメートル程度)。こうなると、人間の手で簡単に検査することはできず、専用の高精度な試験装置等が必要となってしまう。
However, when trying to test by the method as described in
また、上記の特許文献2のような構造を実現しようとした場合には、プリント基板の側面に配線パターンを伸ばさなければならない。しかし、プリント基板の側面に配線パターンを伸ばすという工程が新たに必要となる上に、現在使用されている装置を用いて容易に配線を側面まで伸ばすことは難しく、専用の装置等が必要となるため、実現は困難である。 Further, when trying to realize the structure as described in Patent Document 2, the wiring pattern must be extended to the side surface of the printed board. However, a new process of extending the wiring pattern to the side surface of the printed circuit board is required, and it is difficult to easily extend the wiring to the side surface using a currently used device, and a dedicated device is required. Therefore, realization is difficult.
そこで、本発明にかかるモジュールパッケージでは、基板の上下面を電気的に接続するビアを、この基板の側面に露出させる構成とした。また、絶縁層の上下に配置した基板のランドどうしを電気的に接続するビアを、この絶縁層の側面に露出させる構成とした。 Therefore, in the module package according to the present invention, the via that electrically connects the upper and lower surfaces of the substrate is exposed to the side surface of the substrate. In addition, vias that electrically connect the lands of the substrate disposed above and below the insulating layer are exposed on the side surfaces of the insulating layer.
さらに、本発明にかかるモジュールパッケージの製造方法では、基板を、この基板の上下面を電気的に接続するビアを横切る境界線に沿って切断することを特徴としている。また、複数の基板とこの間に挟まれた絶縁層を、この絶縁層の上下に配置した基板のランドどうしを電気的に接続するビアを横切る境界線に沿って切断することを特徴としている。 Furthermore, the module package manufacturing method according to the present invention is characterized in that the substrate is cut along a boundary line that traverses a via that electrically connects the upper and lower surfaces of the substrate. Further, the present invention is characterized in that a plurality of substrates and an insulating layer sandwiched therebetween are cut along a boundary line that traverses vias that electrically connect lands of the substrates disposed above and below the insulating layer.
本発明のモジュールパッケージによれば、電気接続用または検査用の端子を上下面に配置せず側面に配置することができるので、上下面にのみこれらを配置した場合と比較してプリント基板の面積を削減することができる。また、この端子は、基板の上下面を電気的に接続するビアを側面に露出させたものなので、単に基板上の配線パターンを基板の端部まで延ばす従来技術に比して、面積の大きい端子を側面に構成させることができる。 According to the module package of the present invention, since the terminals for electrical connection or inspection can be arranged on the side surface without being arranged on the upper and lower surfaces, the area of the printed circuit board compared with the case where these are arranged only on the upper and lower surfaces. Can be reduced. In addition, this terminal has a via that electrically connects the upper and lower surfaces of the substrate exposed to the side surface. Therefore, the terminal has a larger area than the conventional technology in which the wiring pattern on the substrate is simply extended to the end of the substrate. Can be configured on the side.
特に、ICなど比較的高さのある部品を挟み込むための絶縁シートの層で側面に端子を形成した場合は、従来と比較して数十倍以上厚い数百マイクロメートル程度の端子面積を確保できるので、人間の手で検査することも十分可能であり、装置を利用する場合にもそれほど精度が高くなくても検査することができる。 In particular, when a terminal is formed on the side surface with a layer of an insulating sheet for sandwiching a relatively high component such as an IC, a terminal area of about several hundreds of micrometers, which is several tens of times thicker than the conventional one, can be secured. Therefore, it is sufficiently possible to inspect with a human hand, and even when using the apparatus, the inspection can be performed even if the accuracy is not so high.
また、本発明のモジュールパッケージの製造方法によれば、従来から利用されているプリント基板を加工する装置を用いてビアやスルーホールが形成されているプリント基板を切断すればよいだけなので、大変容易である。検査用端子となるビアは本来廃棄される部分との境界線上に形成すればよく、この検査用端子を形成するためにプリント基板を大きく作成する必要もない。 In addition, according to the module package manufacturing method of the present invention, it is very easy because it is only necessary to cut a printed board on which vias and through holes are formed using a conventionally used apparatus for processing a printed board. It is. The via serving as the inspection terminal may be formed on the boundary line with the originally discarded portion, and it is not necessary to make a large printed circuit board to form the inspection terminal.
さらに、プリント基板の削減や高精度の装置を利用しなくてよいという点から、この発明はコストを抑える効果も併せ持っている。 Furthermore, the present invention also has the effect of reducing costs because it is not necessary to reduce the number of printed circuit boards and use high-precision devices.
以下本発明を実施するための最良の形態について、図面を参照しながら説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings.
(実施の形態1)
図1は、本発明の実施の形態1におけるモジュールパッケージの構成を示す斜視図である。
(Embodiment 1)
FIG. 1 is a perspective view showing a configuration of a module package according to
図1において、モジュールパッケージ10は、第一の基板11、第二の基板13、絶縁シート12、第二の基板13上面に実装されるIC17、後述する基板の切断工程によって一部切断されている第二の基板13上に形成されるランド15および第一の基板11と第二の基板13を電気的に接続する絶縁シート12に形成されるビア14、第二の基板13上の配線16から構成される。
In FIG. 1, a
IC17は第二の基板13の上面にフリップチップ方式やワイヤボンディング方式等の方式で実装されており、ランド15は第二の基板13の上面に配置され、ビア14の底面と接続する。
The IC 17 is mounted on the upper surface of the
第二の基板13上面の配線16によって、IC17とランド15は接続している。
The IC 17 and the
したがって、IC17の信号入出力端子は配線16、ランド15、ビア14まで接続されるので、モジュールパッケージ10の側面から露出しているビア14をIC17への入出力端子として、また、IC17から出力される信号の検査用端子として利用することができる。
Therefore, since the signal input / output terminal of the
また、図2はモジュールパッケージ10を第一の基板11の上面方向から見たときに第一の基板11と絶縁シート12を透過させた場合における平面図(図2(a))とモジュールパッケージ10の側面図(図2(b))の構成を示す。なお、両図において同一の構成要素については同一の番号で表すものとする。
2 is a plan view (FIG. 2A) and the
第一の基板11と第二の基板13は絶縁シート12を挟んで積層されている。絶縁シート12の厚さは第二の基板13に実装されている部品が第一の基板11に接触することを防ぐためにそれらの部品よりも厚くする必要があり、この図の場合にはIC17の高さよりも厚くなる。
The
また、絶縁シート12には、導体ペーストが充填されたビア14が形成されており、このビア14により、第二の基板13上のランド15および、このランド15に対応する位置に設けた第一の基板11上のランドが電気的に接続される。
The
ビア14およびランド15は、図2(a)に示すように、上下方向から見て略半分に切断され、これにより、図2(b)に示すように絶縁シート12の側面にビア14の切断面が露出している。このビア14の露出部分は、ランド15を介してICチップ17と電気的に接続されているので、電気接続用または検査用の端子として用いることが可能である。
As shown in FIG. 2A, the
本実施の形態1では、図1、図2に示すように、ランド15およびビア14を、上下方向から見て略半分に切断する構成を例示している。ビア14が一般的に円柱形状の構成であることを考慮すれば、中心線に沿って半分に切断することで、その断面面積を最大に確保することができるためである。
In the first embodiment, as shown in FIGS. 1 and 2, the configuration in which the
なお、ビア14の直径を大きくとる、または絶縁シート12の厚みを増やすことで、ビア14の断面面積を大きくすることも可能である。これにより、より大きな電気接続用または検査用の端子を確保することができる。
In addition, the cross-sectional area of the
絶縁シート12の厚みは、第二の基板13上に搭載するIC17の高さにあわせて任意に設定可能であるが、特に、1mm程度の厚みを持つ場合(すなわち、IC17の高さが1mm弱の場合)、十分な面積を有するビア14を確保することができる。また、ビア14の直径についても任意に設定可能である。
The thickness of the insulating
本実施の形態1の構成により、IC17の電気接続用、または検査用の端子を、第二の基板13の上下面に配置せず、絶縁シート12の側面に配置することが可能となる。これにより、第二の基板13の上下面に端子を配置する必要のない分、第二の基板13の面積を削減することが可能となる。
With the configuration of the first embodiment, the terminals for electrical connection or inspection of the
また、第二の基板13上に配置したIC17の電気接続用、または検査用の端子を、第一の基板11に配置しなくてすむ(モジュールパッケージ10の上下面まで引き回す必要がなくなる)ので、第一の基板11の設計自由度も上がる。
In addition, the terminals for electrical connection or inspection of the
さらに、絶縁シート12の側面に露出した端子をIC17の検査用端子として用いることで、今まで面積削減のために設置していなかった検査用端子を、同面積の基板上に配置できるため、より詳細に内部のIC17の信号を解析することができる。
Furthermore, since the terminals exposed on the side surfaces of the insulating
本実施の形態1の構成では、IC17など比較的高さのある部品を挟み込むための絶縁シート12の層で電気接続用または検査用の端子を形成するため、新たに端子用の厚い層を設けることなく、従来と比較して数十倍以上厚い1mm程度の厚みをもつ端子を確保できる。このため、人間の手で検査することも十分可能であり、装置を利用する場合にもそれほど精度が高くなくても検査することができる。
In the configuration of the first embodiment, since a terminal for electrical connection or inspection is formed by the layer of the insulating
なお、以上の実施の形態1では、電気接続用または検査用の端子の設置場所を絶縁シート12の側面としているが、基板13や11の側面に設ける構成としてもよい。この場合、基板13や11のスルーホールやビアを利用する。基板13や11の側面に端子を設けた場合でも、スルーホールは数百μmの幅を確保できる。基板上の配線を側面まで引き伸ばしたとしても、配線の幅が数十μm程度しかないことを考慮すれば、これよりも面積の大きい検査用端子を配置することができる。
In the first embodiment described above, the installation location of the terminal for electrical connection or inspection is the side surface of the insulating
次に、モジュールパッケージ10の製造方法について、図1、図3(a)、(b)、(c)、図4を用いて説明する。
Next, a method for manufacturing the
図3は後述する積層プレス工程S12で積層プレスする前の各基板と絶縁シートの構成を示す平面図である。ここで、21、23は基板であり、22は基板21と23を物理的に接続する絶縁シートである。この例では上から順に基板21、絶縁シート22、基板23が積層される。これら基板21、絶縁シート22、基板23は、それぞれ、図1における第一の基板11、絶縁シート12、第二の基板13に対応している。
FIG. 3 is a plan view showing the configuration of each substrate and insulating sheet before the lamination pressing in the lamination pressing step S12 described later. Here, 21 and 23 are substrates, and 22 is an insulating sheet for physically connecting the
図4はモジュールを製造する工程を示した工程図である。 FIG. 4 is a process diagram showing a process for manufacturing a module.
図3(a)において、基板23は、基板切断工程S13によって切断される前の状態であるランド15’を備えている。13’は、後述する基板切断工程S13において切断される境界線を示すものである。
In FIG. 3A, the
図3(b)において、絶縁シート22は、後述する基板切断工程S13によって切断される前の状態であるビア14’を備えている。12’は、後述する基板切断工程S13において切断される境界線を示すものである。なお、この境界線12’は、ビア14’の中心線を通っている。これは、ビア14’の切断面を最大限にするためである。
In FIG.3 (b), the insulating
図3(c)において、11’は、後述する基板切断工程S15において切断される境界線を示すものである。境界線13’、12’、11’は、それぞれ対応する位置にあり、後の基板切断工程S13ではこれら境界線13’、12’、11’に示される線上で基板23、絶縁シート22、基板21がまとめて切断される。
In FIG. 3C, 11 'indicates a boundary line to be cut in a substrate cutting step S15 described later. The boundary lines 13 ′, 12 ′, and 11 ′ are at corresponding positions. In the subsequent substrate cutting
図4において、モジュールパッケージの製造は、まず基板21、絶縁シート22、基板23の作成工程S11から始まる。
In FIG. 4, the manufacture of the module package begins with a production step S11 of the
基板23の作成では、境界線13’が引かれ、その境界線13’上にランド15’が形成される。他にも、基板23上にIC17が実装され、IC17とランド15’が電気的に接続されるように配線16が引かれる。
In creating the
絶縁シート22の作成では、境界線12’が引かれ、その境界線12’上にビア14’が形成される。ビア14’は絶縁シート22の必要な部分に穴を開け、その穴へ導電ペーストを充填することで形成される。また、基板21の作成では、境界線11’が引かれる。
In the production of the insulating
基板21、絶縁シート22、基板23の作成が完了すると、それらの基板と絶縁シートを重ね合わせて圧着し、1枚の基板にする積層プレス工程S12に移る。なお、説明の便宜上、基板23、絶縁シート22、基板21を作成してから重ね合わせる工程として説明しているが、基板23に、絶縁シート22を重ねてからエッチング等処理によりビア14’を設け、導電ペーストを充填後、さらに基板21を貼り合せる工程であってもよい。
When the creation of the
積層プレス工程S12では、境界線11’、12’、13’が上方向から見て一致するように基板21、絶縁シート22、基板23が重ねられる。
In the lamination press step S12, the
積層プレスが完了すると、積層された基板を切断する基板切断工程S13に移る。 When the lamination press is completed, the process proceeds to a substrate cutting step S13 for cutting the laminated substrates.
基板切断工程S13では、上面の境界線11’に沿って基板をルーターやダイサー、ダイヤモンドカッターなどを利用して切断する。基板を切断するときに、境界線上に配置していたランド15’とビア14’も同時に切断されるので、導体の部分が表面に露出し、ランド15とビア14が形成され、側面に電気接続用または検査用の端子を持ったモジュールパッケージが完成する。
In the substrate cutting step S13, the substrate is cut using a router, a dicer, a diamond cutter or the like along the upper boundary line 11 '. When the substrate is cut, the land 15 'and the via 14' arranged on the boundary line are also cut at the same time, so that the conductor portion is exposed on the surface, the
なお、本実施の形態1においては基板間の位置を合わせる方法としてダイシング境界線を用いて記述しているが、これは、積層プレス工程S12での積層時の位置合わせの目安として用いるものであり、実際に各基板上に線がなくても位置併せが可能であれば、他の手段を用いることができる。例えば、切断前の基板23、絶縁シート22、基板21において、一端からの距離を固定にしておくことで各基板を切断する境界線を一致させることが可能である。また、配線パターンや基板貫通穴などを用いて位置合わせしてもよい。
In the first embodiment, the dicing boundary line is used as a method for aligning the positions between the substrates. However, this is used as a standard for alignment at the time of stacking in the stacking press step S12. Other means can be used as long as alignment is possible even if there is no actual line on each substrate. For example, in the
以上、本発明の実施の形態1にかかるモジュールパッケージの構成および製造方法を説明したが、上記説明は本発明の実施形態の一例にすぎず、これに限定されるものではない。
As mentioned above, although the structure and manufacturing method of the module
例えば、第一の基板11、基板23は片面もしくは両面プリント配線板でも多層プリント配線板でもビルドアッププリント配線板でもよく、配線16も第二の基板13上面と記載しているが、上面である必要はなく、下面でも中間層でも構わない。また、絶縁シート22も1枚でも何枚かを積層した構造でも構わない。
For example, the
さらに、図1では第一の基板11、絶縁シート12、第二の基板13の3層構造となっているが、絶縁シートを基板で挟み込む構造であれば3層以上あっても構わない。また、上記の形態1ではビア14をIC17の検査用端子としているが、1つのICからの出力信号に限らず、IC−IC間など部品間の受け渡し信号の観測用端子でもよいし、信号観測でなく信号入出力用端子として利用してもよい。
Further, in FIG. 1, the
(実施の形態2)
図5は、本発明の実施の形態2におけるモジュールパッケージの構成を示す斜視図(図5(a))と側面図(図5(b))である。図1と図5において同一の構成要素については同一の番号で表すものとし、説明を省略する。
(Embodiment 2)
FIGS. 5A and 5B are a perspective view (FIG. 5A) and a side view (FIG. 5B) showing the configuration of the module package according to the second embodiment of the present invention. In FIG. 1 and FIG. 5, the same constituent elements are denoted by the same reference numerals, and the description thereof is omitted.
図5において、モジュールパッケージ30は、第一の基板31、絶縁シート32、側面に露出し電気接続用または検査用の端子として利用できるビア34とビア38、ビア38と電気的に接続するランド39がモジュールパッケージ10と異なる要素であり、その他の要素は実施の形態1におけるモジュールパッケージ10と同じ構成である。
In FIG. 5, a
絶縁シート32が何層かで形成される構造のとき、測定に支障を来たさない程度の高さ(数百マイクロメートル)を確保できる分の層までにビアを設け、それより上層にはビアを設けないことで、全層にビアを設けるときと比較して側面からの露出面積が小さいビア34を形成することができる。
When the insulating
さらに、ビア34を形成した絶縁シートの上部に、さらに絶縁シート層を形成し、この絶縁シート層の上部に、さらにビア38を形成した絶縁シートを積層する。そして、絶縁シートに形成したビア38と、第一の基板31に設けたランド39と接続させれば、第一の基板31から来る信号の観測もできる。この構造により、モジュールパッケージ30を上面から見たときに絶縁シート32の同じ位置(同じ列)に複数の検査用端子を設けることができるので、同じ面積により多くの検査用端子を形成でき、基板面積をさらに削減することができる。
Further, an insulating sheet layer is further formed on the insulating sheet on which the via 34 is formed, and an insulating sheet on which a via 38 is further formed is laminated on the insulating sheet layer. If the
なお、この実施の形態2では、電気接続用または検査用の端子の設置場所は絶縁シートの側面としているが、第一の基板31または第二の基板13の側面に設けてもよい。これら基板の側面に端子を設ける場合、基板のIVH(Interstitial Via Hole)を利用することができる。多層基板において、IVHを必要な層間にのみ設置することで、より多くの検査用端子を配置し、基板の面積を削減することができる。
In the second embodiment, the terminal for electrical connection or inspection is set on the side surface of the insulating sheet, but may be provided on the side surface of the
この場合も、実施の形態1の場合と同様、配線を基板端部まで引き伸ばした場合の端子幅がが数十μmであるのに対して、IVHでは数百μmの幅を確保できるので、より大きい端子を基板の側面に配置することができる。 Also in this case, as in the case of the first embodiment, the terminal width when the wiring is extended to the end of the substrate is several tens of μm, whereas the width of several hundreds of μm can be secured in IVH. Large terminals can be placed on the sides of the substrate.
実施の形態2についても、上記説明は本発明の実施形態の一例にすぎず、これに限定されるものではない。 Regarding the second embodiment, the above description is merely an example of the embodiment of the present invention, and the present invention is not limited to this.
例えば、第二の基板13、第一の基板31は片面もしくは両面プリント配線板でも多層プリント配線板でもビルドアッププリント配線板でもよく、配線16も第二の基板13上面と記載しているが、上面である必要はなく、下面でも中間層でも構わない。
For example, the
さらに、図5では第一の基板31、絶縁シート32、第二の基板13の3層構造となっているが、絶縁シートを基板で挟み込む構造であれば3層以上あっても構わない。また、上記の形態2ではビア34をIC17の検査用端子、ビア38を第一の基板31上の電子部品の検査用端子としているが、1つのICからの出力信号に限らず、IC−IC間など部品間の受け渡し信号の観測用端子でもよいし、信号観測でなく信号入出力用端子として利用してもよい。
Furthermore, in FIG. 5, the
(実施の形態3)
図6は、本発明の実施の形態3におけるモジュールパッケージの構成を示す斜視図(図6(a))と、側面図(図6(b))である。図1と図6において同一の構成要素については同一の番号で表すものとし、説明を省略する。
(Embodiment 3)
FIGS. 6A and 6B are a perspective view (FIG. 6A) and a side view (FIG. 6B) showing the configuration of the module package according to
図6において、モジュールパッケージ40は、第一の基板41、第二の基板43、第一の基板41の下面に形成されたランド49、上面に形成されたランド50、ランド49とランド50を電気的に接続するビア48、第二の基板43の下面に形成されたランド52、ランド15とランド52を電気的に接続するビア51がモジュールパッケージ10と異なる要素であり、その他の要素はモジュールパッケージ10と同じ構成である。
In FIG. 6, the
第一の基板41と第二の基板43に、絶縁シート12に配置したビア14と上面から見たときに同じ位置になるようにビア48とビア51を配置する。そうすることで、ビア14だけでは触れることができる面積が小さく測定が困難となる場合にも、測定に支障を来たさない程度の高さを確保し、検査用端子としての面積を広げることが可能となる。
なお、ビア48、51はビアでなくても、スルーホールでも構わない。
The
また、図6では、第一の基板41と第二の基板43の両方にビアが設けられているが、十分な面積が得られるならば、第一の基板41もしくは基板43のどちらか一方にのみビアを設け、絶縁シート12に形成されているビア14と接続してもよい。
In FIG. 6, vias are provided in both the
上記実施の形態1〜3において、IC17は第二の基板に実装され、モジュールパッケージ内に内蔵されているが、必ずしも内蔵される必要はなく、第一の基板に実装されても良い。また、絶縁シート12や32は十分な面積を得られる厚さがあるならば第一の基板11等と同じ基板でもよい。
In the first to third embodiments, the
本発明にかかるモジュールパッケージおよびモジュールパッケージの製造方法は、ますます高機能、高性能化しているデジタル家電等の分野において、例えば、信頼性を保つために必要な検査用端子を簡単に検査が可能な面積を確保しつつ側面に配置し、また、製造工法も現在用いている装置等を利用できコストも上がらないため、LSI、MCM、SIP等のパッケージとして有用である。 The module package and the method for manufacturing the module package according to the present invention can easily inspect, for example, inspection terminals necessary for maintaining reliability in the field of digital home appliances and the like that are becoming increasingly sophisticated and high performance. This is useful as a package for LSI, MCM, SIP, etc., because it is arranged on the side surface while ensuring a large area, and the manufacturing method can be used with the equipment currently used, and the cost does not increase.
10、30、40 モジュールパッケージ
11、31、41 第一の基板
12、32 絶縁シート
13、43 第二の基板
14、34、38、48、51 ビア
15、52、39、49、50 ランド
16 配線パターン
17 IC
11’、12’、13’ 境界線
14’ 切断前のビア
15’ 切断前のランド
21、23 基板
22 絶縁シート
10, 30, 40
11 ', 12', 13 'boundary line 14' via before cutting 15 'land before cutting 21, 23
Claims (5)
前記基板の上下面を電気的に接続するビアを、前記基板の側面に露出したことを特徴とするモジュールパッケージ。 A module package having a substrate for mounting electrical and electronic components,
A module package, wherein vias for electrically connecting upper and lower surfaces of the substrate are exposed on a side surface of the substrate.
前記絶縁層の上下に配置した基板のランドどうしを電気的に接続するビアを、前記絶縁層の側面に露出したことを特徴とするモジュールパッケージ。 A module package having an insulating layer that insulates the boards from each other between a plurality of boards on which electrical / electronic components are mounted,
A module package, wherein vias for electrically connecting lands of substrates disposed above and below the insulating layer are exposed on a side surface of the insulating layer.
この切断面を前記基板または前記絶縁層の側面に露出していることを特徴とする請求項1または2のいずれかに記載のモジュールパッケージ。 The via is cut in substantially half when viewed from the upper surface side of the module package;
The module package according to claim 1, wherein the cut surface is exposed on a side surface of the substrate or the insulating layer.
基板上の所定の境界線上にビアを設けるステップと、
前記基板を、前記境界線に沿って切断するステップ
を備えることを特徴とするモジュールパッケージの製造方法。 A method of manufacturing a module package including a substrate on which electrical / electronic components are mounted,
Providing a via on a predetermined boundary on the substrate;
A module package manufacturing method comprising: cutting the substrate along the boundary line.
基板上の所定の境界線上にランドを設けるステップと、
絶縁層上の前記ランドに対応する位置にビアを設けるステップと、
前記基板および絶縁層を、前記境界線に沿って切断するステップ
を備えることを特徴とするモジュールパッケージの製造方法。 A method of manufacturing a module package including a substrate on which electrical / electronic components are mounted,
Providing a land on a predetermined boundary line on the substrate;
Providing a via at a position corresponding to the land on the insulating layer;
A module package manufacturing method comprising: cutting the substrate and the insulating layer along the boundary line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005324473A JP2007134427A (en) | 2005-11-09 | 2005-11-09 | Module package and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005324473A JP2007134427A (en) | 2005-11-09 | 2005-11-09 | Module package and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007134427A true JP2007134427A (en) | 2007-05-31 |
Family
ID=38155857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005324473A Pending JP2007134427A (en) | 2005-11-09 | 2005-11-09 | Module package and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007134427A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2011058977A1 (en) * | 2009-11-10 | 2013-04-04 | ローム株式会社 | Semiconductor device and manufacturing method of semiconductor device |
US8816407B2 (en) | 2012-02-28 | 2014-08-26 | Samsung Electronics Co., Ltd. | Semiconductor package |
WO2014171403A1 (en) * | 2013-04-17 | 2014-10-23 | ピーエスフォー ルクスコ エスエイアールエル | Semiconductor device |
CN113178395A (en) * | 2021-04-28 | 2021-07-27 | 浙江集迈科微电子有限公司 | Multilayer stacked module interlayer interconnection process |
-
2005
- 2005-11-09 JP JP2005324473A patent/JP2007134427A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2011058977A1 (en) * | 2009-11-10 | 2013-04-04 | ローム株式会社 | Semiconductor device and manufacturing method of semiconductor device |
US8816407B2 (en) | 2012-02-28 | 2014-08-26 | Samsung Electronics Co., Ltd. | Semiconductor package |
WO2014171403A1 (en) * | 2013-04-17 | 2014-10-23 | ピーエスフォー ルクスコ エスエイアールエル | Semiconductor device |
CN113178395A (en) * | 2021-04-28 | 2021-07-27 | 浙江集迈科微电子有限公司 | Multilayer stacked module interlayer interconnection process |
CN113178395B (en) * | 2021-04-28 | 2023-06-13 | 浙江集迈科微电子有限公司 | Interlayer interconnection process of multi-layer stacked modules |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8381394B2 (en) | Circuit board with embedded component and method of manufacturing same | |
US8431829B2 (en) | Printed wiring board and method for manufacturing the same | |
JP5005321B2 (en) | Semiconductor device | |
JP5071084B2 (en) | Wiring substrate, laminated semiconductor device and laminated semiconductor module using the same | |
JP2017123459A (en) | Printed circuit board | |
US9730328B2 (en) | Printed circuit board with embedded component and method for manufacturing same | |
KR101155624B1 (en) | Embedded pcb and manufacturing method for the same | |
US9341648B2 (en) | Probe card and manufacturing method thereof | |
US20090224378A1 (en) | Package structure with embedded die and method of fabricating the same | |
JP4343256B1 (en) | Manufacturing method of semiconductor device | |
JP2012021965A (en) | Repair method of probe card and probe substrate using the same | |
KR20130093539A (en) | Circuit board for semiconductor device inspection apparatus and manufacturing method thereof | |
US6675473B2 (en) | Method of positioning a conductive element in a laminated electrical device | |
US20080054462A1 (en) | Printed circuit board having reliable bump interconnection structure, method of fabricating the same, and semiconductor package using the same | |
JP5774332B2 (en) | Ceramic substrate for probe card and manufacturing method thereof | |
JP2007163327A (en) | Semiconductor device, and inspection method of semiconductor device | |
JP2007134427A (en) | Module package and its manufacturing method | |
CN101241901A (en) | Buried chip encapsulation structure and its making method | |
KR101243304B1 (en) | Interposer and method for manufacturing thereof | |
KR20090102119A (en) | Embedded printed circuit board and manufacturing method thereof | |
JP5690678B2 (en) | Wiring board for electronic component inspection apparatus and manufacturing method thereof | |
JP2003283145A (en) | Method of inspecting misregistration of multilayer wiring board | |
US10128592B1 (en) | Integrated circuit interface and method of making the same | |
JP2019145764A (en) | Printed circuit board | |
JP4860761B2 (en) | Adapter board, semiconductor device using the same, and method for measuring input / output signals between printed circuit boards |