JP2003318209A - Fabrication method for semiconductor device - Google Patents

Fabrication method for semiconductor device

Info

Publication number
JP2003318209A
JP2003318209A JP2002118989A JP2002118989A JP2003318209A JP 2003318209 A JP2003318209 A JP 2003318209A JP 2002118989 A JP2002118989 A JP 2002118989A JP 2002118989 A JP2002118989 A JP 2002118989A JP 2003318209 A JP2003318209 A JP 2003318209A
Authority
JP
Japan
Prior art keywords
wiring board
insulating film
semiconductor device
resin
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002118989A
Other languages
Japanese (ja)
Inventor
Hiroshi Kuroda
宏 黒田
Takashi Miwa
孝志 三輪
Yasuki Tsutsumi
安己 堤
Kazuhiko Obata
和彦 小畑
Bunji Kuratomi
文司 倉冨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002118989A priority Critical patent/JP2003318209A/en
Publication of JP2003318209A publication Critical patent/JP2003318209A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent defective molding of a resin molding body, thus improving its reliability. <P>SOLUTION: In a fabrication method, a pellet 1 is mechanically and electrically connected to each unit wiring substrate 11 of a multilayered wiring substrate 10, and after resin-molding the pellet 1 group collectively by the resin molding body 28, the multilayered wiring substrate 10 and the resin molding body 28 are divided into parts to fabricate individual BGA.IC. A thick film section 23 is formed in the middle part where the pellet 1 group of the multilayered wiring substrate 10's surface dielectric film 20 is mounted, and a thin film section 21 is formed in its peripheral part. Accordingly, by forming the peripheral part in the thin film section, which is inserted into the mold of the resin molding body, an appropriate air vent flow can be created, thus preventing a void in the resin molding body and a blister in the multi-wiring substrate. Since the surface dielectric film of the BGA-IC can be made thick in the thick film section of the multilayered wiring substrate, dielectric voltage performance can be ensured. Namely, highly reliable BGA.IC with good performance for withstand voltage and for moisture resistance can be fabricated by use of MAP. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、モールド・アレイ・プロセス(mold
array process。以下、MAPという。)による半導体
装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a mold array process (mold).
array process. Hereinafter referred to as MAP. ) And a method for manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】MAPによる半導体装置の製造方法は、
半導体素子を含む集積回路が作り込まれた半導体ペレッ
ト(以下、ペレットという。)を複数個、集積回路を電
気的に取り出すための電気配線が形成された多数個の単
位配線基板を連結してなる多連配線基板にそれぞれボン
ディングし、これらペレットを樹脂封止体によって一括
して樹脂封止した後に、多連配線基板および樹脂封止体
を単位配線基板すなわちペレット毎に切断して個別の半
導体装置を製造する方法である。そして、MAPによる
半導体装置の製造方法においては、樹脂封止体はトラン
スファ成形装置によって成形される。
2. Description of the Related Art A method of manufacturing a semiconductor device by MAP is
A plurality of semiconductor pellets (hereinafter referred to as pellets) in which an integrated circuit including a semiconductor element is built, and a plurality of unit wiring boards on which electric wiring for electrically taking out the integrated circuit is formed are connected. After bonding the multiple wiring boards to each other and encapsulating these pellets with a resin encapsulant in a lump, the multiple wiring board and the resin encapsulant are cut into unit wiring boards, that is, pellets, and individual semiconductor devices Is a method of manufacturing. Then, in the method of manufacturing a semiconductor device by MAP, the resin sealing body is molded by a transfer molding device.

【0003】なお、複数個のチップ(ペレット)を電気
配線基板に機械的かつ電気的に接続し、これらのペレッ
トを電気配線基板の上で一括して封止したMCM(マル
チ・チップ・モジュール)を述べてある例としては、株
式会社日経BP社1993年5月31日発行の「VLS
Iパッケージング技術(下)」P213〜P253、が
ある。しかし、MAPによる半導体装置の製造方法は、
このMCMとパッケージをペレット毎に切断することに
よって個片の製品とする点で抜本的に異なる。
An MCM (multi-chip module) in which a plurality of chips (pellets) are mechanically and electrically connected to an electric wiring board and these pellets are collectively sealed on the electric wiring board. As an example that mentions, "VLS" issued by Nikkei BP Co., Ltd. on May 31, 1993.
I packaging technology (bottom) "P213 to P253. However, the method of manufacturing a semiconductor device by MAP is
This MCM and package are drastically different in that they are cut into individual products by cutting them into pellets.

【0004】[0004]

【発明が解決しようとする課題】一般に、温度サイクル
試験等において目標サイクル数までの絶縁耐圧性能を確
保するために、高信頼度を要求される半導体装置におい
ては電気配線基板の表面の絶縁膜を形成するソルダレジ
スト膜は厚く設定する必要がある。そこで、MAPによ
る半導体装置の製造方法において単位配線基板となる多
連配線基板のソルダレジスト膜を厚く設定することによ
り、MAPによる半導体装置の製造方法によって高信頼
度に対応する半導体装置を製造することが考えられる。
Generally, in order to secure dielectric strength performance up to a target number of cycles in a temperature cycle test or the like, in a semiconductor device which requires high reliability, an insulating film on the surface of an electric wiring board is used. The solder resist film to be formed needs to be thick. Therefore, in the method of manufacturing a semiconductor device by MAP, by setting the solder resist film of the multiple wiring substrate to be a unit wiring substrate to be thick, a semiconductor device corresponding to high reliability can be manufactured by the method of manufacturing a semiconductor device by MAP. Can be considered.

【0005】しかしながら、ソルダレジスト膜が厚く形
成された多連配線基板に通常のトランスファ成形装置の
成形型を使用して樹脂封止体を成形すると、多連配線基
板の膨れや、樹脂封止体の内部に貫通ボイドが発生する
という問題点があることが本発明者によって明らかにさ
れた。
However, when a resin encapsulant is molded on a multiple wiring board having a thick solder resist film by using a molding die of a normal transfer molding apparatus, the multiple wiring board is swollen and the resin sealing body is It has been clarified by the present inventor that there is a problem that a through void is generated in the inside of.

【0006】本発明の目的は、樹脂封止体の成形不良の
発生を防止しつつ、信頼性を向上させることができるM
APによる半導体装置の製造方法を提供することにあ
る。
An object of the present invention is to improve the reliability while preventing the occurrence of defective molding of the resin sealing body.
It is to provide a method for manufacturing a semiconductor device by AP.

【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0008】[0008]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
The typical ones of the inventions disclosed in the present application will be outlined below.

【0009】すなわち、多連配線基板の複数個の単位配
線基板に複数個の半導体ペレットをそれぞれボンディン
グし、これら半導体ペレットを樹脂封止体によって一括
して樹脂封止した後に、前記多連配線基板および樹脂封
止体を前記単位配線基板毎に切断して個別の半導体装置
を製造する半導体装置の製造方法であって、前記多連配
線基板における前記複数個の半導体装置が取得されるエ
リアの絶縁膜が厚く設定されており、前記多連配線基板
における前記樹脂封止体を成形する成形型に挟み込まれ
る周辺部のうち少なくともベント側の絶縁膜が相対的に
薄く設定されていることを特徴とする。
That is, a plurality of semiconductor pellets are respectively bonded to a plurality of unit wiring boards of a multiple wiring board, and the semiconductor pellets are collectively resin-sealed by a resin sealing body, and then the multiple wiring board is formed. And a method for manufacturing a semiconductor device in which a resin sealing body is cut into each of the unit wiring boards to manufacture an individual semiconductor device, wherein insulation of an area of the multiple wiring board where the plurality of semiconductor devices is obtained is isolated. The film is set to be thick, and at least a vent-side insulating film is set to be relatively thin in a peripheral portion sandwiched by a mold for molding the resin sealing body in the multiple wiring board. To do.

【0010】前記した手段によれば、多連配線基板にお
ける半導体装置が取得されるエリアの絶縁膜が厚く設定
されているため、多連配線基板から取得される単位配線
基板のそれぞれの絶縁耐圧性能を高めることができる。
つまり、多連配線基板から取得される全ての半導体装置
の絶縁耐圧性能を高めることができる。また、多連配線
基板における樹脂封止体成形型に挟み込まれる周辺部の
うちベント側の絶縁膜が相対的に薄く設定されているこ
とにより、樹脂封止体の成形に際して、キャビティー内
のエアを効果的に排出させることができるため、多連配
線基板の膨れや樹脂封止体の内部に貫通ボイドが発生す
るという樹脂封止体の成形不良の発生を防止することが
できる。
According to the above-mentioned means, since the insulating film in the area where the semiconductor device is obtained in the multiple wiring board is set thick, the withstand voltage performance of each unit wiring board obtained from the multiple wiring board is increased. Can be increased.
That is, it is possible to improve the withstand voltage performance of all the semiconductor devices obtained from the multiple wiring board. In addition, since the insulating film on the vent side of the peripheral part of the multiple wiring board sandwiched by the resin encapsulation mold is set relatively thin, the air inside the cavity is Therefore, it is possible to prevent the defective molding of the resin encapsulation body, which is caused by the swelling of the multiple wiring board and the generation of the through void inside the resin encapsulation body.

【0011】[0011]

【発明の実施の形態】以下、本発明の一実施の形態を図
面に即して説明する。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to the drawings.

【0012】本実施の形態において、本発明に係る半導
体装置の製造方法は、BGA( BallGrid Array Pakage
)を備えた半導体集積回路装置(以下、BGA・IC
という。)をMAPによって製造する方法として構成さ
れている。図1に示されているように、MAPによるB
GA・ICの製造方法は、ペレット準備工程、多連配線
基板準備工程、ペレットボンディング工程、ワイヤボン
ディング工程、樹脂封止体成形工程、樹脂封止体切断工
程、半田ボール付け工程および電気的特性検査工程を備
えている。以下、本実施の形態に係るMAPによるBG
A・ICの製造方法を各工程の順序に沿って説明する。
In this embodiment, a semiconductor device manufacturing method according to the present invention is applied to a BGA (Ball Grid Array Package).
Integrated circuit device (hereinafter, BGA / IC)
Say. ) Is manufactured by MAP. As shown in FIG. 1, B by MAP
GA / IC manufacturing method includes pellet preparation step, multiple wiring board preparation step, pellet bonding step, wire bonding step, resin encapsulant molding step, resin encapsulant cutting step, solder ball attaching step and electrical characteristic inspection. It has a process. Hereinafter, BG by MAP according to the present embodiment
The manufacturing method of the A / IC will be described in the order of each step.

【0013】ペレット準備工程は半導体装置の製造方法
の所謂前工程によって構成されている。すなわち、半導
体装置の製造方法における所謂前工程において半導体ウ
エハの状態にて半導体素子を含む集積回路がマトリック
ス形状に画成された各ペレット部毎に作り込まれる。半
導体ウエハがダイシング工程において各ペレット部毎に
ダイシングされることにより、図2に示されているペレ
ット1が製造される。図2に示されているように、ペレ
ット1の集積回路が作り込まれたサブストレート2のア
クティブエリア側の主面にはパッシベーション膜3が全
面にわたって被着されており、パッシベーション膜3の
周辺部には複数個の電極パッド4が正方形枠形状に配置
されて開設されている。また、ペレット1のサブストレ
ート2のアクティブエリア側主面と反対側の主面には裏
面被膜5が全面にわたって被着されている。このように
構成されたペレット1はペレットボンディング工程に供
給される。
The pellet preparation process is constituted by a so-called pre-process of the semiconductor device manufacturing method. That is, in a so-called pre-process in the method of manufacturing a semiconductor device, an integrated circuit including semiconductor elements is built in each pellet portion defined in a matrix shape in the state of a semiconductor wafer. The semiconductor wafer is diced into each pellet portion in the dicing step, whereby the pellet 1 shown in FIG. 2 is manufactured. As shown in FIG. 2, the passivation film 3 is entirely deposited on the active area side main surface of the substrate 2 in which the integrated circuit of the pellet 1 is formed, and the peripheral portion of the passivation film 3 is deposited. , A plurality of electrode pads 4 are arranged and opened in a square frame shape. A back surface coating 5 is applied over the entire main surface of the pellet 1 opposite to the active area side main surface of the substrate 2. The pellet 1 thus configured is supplied to the pellet bonding process.

【0014】複数個の単位配線基板11を一括して構成
するための多連配線基板10は多連配線基板準備工程に
おいて図3および図4に示された構成に製造され、ペレ
ットボンディング工程に供給される。すなわち、図3お
よび図4に示されているように、複数個の単位配線基板
11は長方形の平板形状に形成された多連配線基板10
にマトリックス状にレイアウトされている。
The multiple wiring substrate 10 for collectively forming a plurality of unit wiring substrates 11 is manufactured in the configuration shown in FIGS. 3 and 4 in the multiple wiring substrate preparing process and supplied to the pellet bonding process. To be done. That is, as shown in FIGS. 3 and 4, the plurality of unit wiring boards 11 are formed in a rectangular flat plate-like multiple wiring board 10.
Are laid out in a matrix.

【0015】多連配線基板10は長方形の平板形状に形
成されたベース12を備えており、ベース12はガラス
繊維にエポキシ樹脂が含浸されたガラス・エポキシ樹脂
基板を使用して多層構造(図示せず)に形成されてい
る。ベース12には複数個の単位配線基板11がマトリ
ックス状にレイアウトされており、ベース12の片方の
一主面(以下、上面とする。)における各単位配線基板
11のレイアウトされたエリアの中央部のそれぞれに
は、ペレット1をボンディングするためのペレットボン
ディングランド(以下、ランドという。)13が、ペレ
ット1の外径よりも若干大径の正方形に形成されてい
る。ベース12の上面における各ランド13の四辺の外
側には複数個の内部端子14がそれぞれの辺と平行に配
列されており、各内部端子14はワイヤボンディングが
可能なサイズの四角形形状にそれぞれ形成されている。
The multiple wiring board 10 is provided with a base 12 formed in a rectangular flat plate shape, and the base 12 uses a glass / epoxy resin substrate in which glass fibers are impregnated with an epoxy resin and has a multilayer structure (not shown). Formed). A plurality of unit wiring boards 11 are laid out in a matrix on the base 12, and a central portion of an area where each unit wiring board 11 is laid out on one main surface (hereinafter, referred to as an upper surface) of one of the bases 12. In each of the above, a pellet bonding land (hereinafter, referred to as a land) 13 for bonding the pellet 1 is formed in a square having a diameter slightly larger than the outer diameter of the pellet 1. A plurality of internal terminals 14 are arranged outside the four sides of each land 13 on the upper surface of the base 12 in parallel with the respective sides, and each internal terminal 14 is formed in a quadrangular shape having a size capable of wire bonding. ing.

【0016】他方、ベース12の下面における各単位配
線基板11のレイアウトされたエリアの周辺部には、複
数個の外部端子15が内外で二列の四角形枠形状にそれ
ぞれ配列されており、各外部端子15は小径の円形形状
にそれぞれ形成されている。ランド13、内部端子14
および外部端子15はベース12の表面に被着された銅
箔がリソグラフィーおよびエッチングによってパターン
ニングされて形成されている。ベース12の上面に配置
された内部端子14とベース12の下面に配置された外
部端子15とは、ベース12の内部に配線された電気配
線16によって互いに電気的に接続されている。多数本
が互いに電気的に絶縁した状態で配置された電気配線1
6は、多層構造に形成されたベース12の各層にパター
ンニングされた後に、スルーホール導体によって上層と
下層とが互いに接続されることにより、所謂多層配線構
造に形成されている。
On the other hand, on the lower surface of the base 12, a plurality of external terminals 15 are arranged in a two-row rectangular frame shape inside and outside the peripheral portion of the laid-out area of each unit wiring board 11, respectively. The terminals 15 are each formed in a circular shape having a small diameter. Land 13, internal terminal 14
The external terminal 15 is formed by patterning a copper foil attached to the surface of the base 12 by lithography and etching. The internal terminal 14 arranged on the upper surface of the base 12 and the external terminal 15 arranged on the lower surface of the base 12 are electrically connected to each other by an electric wiring 16 arranged inside the base 12. Electric wiring 1 in which a large number of wires are arranged in an electrically insulated state
6 is formed into a so-called multi-layer wiring structure by patterning each layer of the base 12 formed in the multi-layer structure and then connecting the upper layer and the lower layer to each other by through-hole conductors.

【0017】ベース12の上面における一方の長辺の端
辺部には複数個の注入口金部17が、後述するトランス
ファ成形装置のゲートに対応するように配置されて形成
されている。注入口金部17はランド13や内部端子1
4および外部端子15と共に形成されている。
At the end of one of the long sides on the upper surface of the base 12, a plurality of injection port portions 17 are formed so as to correspond to the gates of the transfer molding apparatus described later. The inlet metal part 17 includes the land 13 and the internal terminal 1.
4 and the external terminal 15 are formed.

【0018】ベース12の下面にはソルダレジスト膜か
らなる絶縁膜(以下、裏面絶縁膜という。)18が全体
にわたって均一に被着されており、図4(c)に詳示さ
れているように、裏面絶縁膜18の各単位配線基板11
の各外部端子15に対応する部位には、各外部端子15
の主面(下面)を露出させる窓孔19がそれぞれ開設さ
れている。裏面絶縁膜18はベース12の下面にソルダ
レジストをスクリーン印刷法によって塗布して形成する
ことにより、ベース12の下面への被着と同時に窓孔1
9をパターニングすることができる。
An insulating film (hereinafter, referred to as a back surface insulating film) 18 made of a solder resist film is uniformly deposited on the lower surface of the base 12 as shown in FIG. 4 (c). Each unit wiring board 11 of the back insulating film 18
Each external terminal 15 is attached to a part corresponding to each external terminal 15 of
A window hole 19 for exposing the main surface (lower surface) of each is opened. The back surface insulating film 18 is formed by applying a solder resist on the lower surface of the base 12 by a screen printing method, so that the lower surface of the base 12 is adhered to the lower surface of the base 12 at the same time.
9 can be patterned.

【0019】ベース12の上面にはソルダレジスト膜か
らなる絶縁膜(以下、表面絶縁膜という。)20が全体
にわたって被着されており、表面絶縁膜20の周辺部の
厚さは中央部の厚さよりも薄く形成されている。厚さの
薄い周辺部の表面絶縁膜(以下、薄膜部という。)21
はベース12の四辺に沿った一定幅の長方形枠形状に形
成されており、薄膜部21におけるベース12の各注入
口金部17に対応する部位には、各注入口金部17の主
面(上面)を露出させる窓孔22がそれぞれ開設されて
いる。薄膜部21はベース12の上面にソルダレジスト
をスクリーン印刷法によって塗布して形成することによ
り、ベース12の上面への被着と同時に窓孔22をパタ
ーニングすることができる。
An insulating film (hereinafter referred to as a surface insulating film) 20 made of a solder resist film is entirely deposited on the upper surface of the base 12, and the thickness of the peripheral portion of the surface insulating film 20 is the thickness of the central portion. It is formed thinner than that. A peripheral surface insulating film having a small thickness (hereinafter referred to as a thin film portion) 21.
Is formed in a rectangular frame shape having a constant width along the four sides of the base 12, and the main surface (upper surface) of each injection mouth portion 17 is formed in a portion of the thin film portion 21 corresponding to each injection mouth portion 17 of the base 12. A window hole 22 for exposing each is opened. The thin film portion 21 is formed by applying a solder resist on the upper surface of the base 12 by a screen printing method, so that the window hole 22 can be patterned simultaneously with deposition on the upper surface of the base 12.

【0020】薄膜部21に取り囲まれた厚さの厚い中央
部の表面絶縁膜(以下、厚膜部という。)23は全ての
単位配線基板11を含むエリアに対応した長方形形状に
形成されており、各単位配線基板11の各ランド13に
対応した部位にはその上面を露出させる窓孔24および
内部端子14に対応した部位にはその上面を露出させる
窓孔25がそれぞれ開設されている。厚膜部23は薄膜
部21の上面にソルダレジストをスクリーン印刷法によ
って重ねて塗布することにより、薄膜部21の厚みと合
わせて厚く被着することができるとともに、窓孔24、
25をパターニングすることができる。この場合には、
薄膜部21はベース12の全面に窓孔24、25を露出
させた状態でスクリーン印刷法によって予め形成され
る。なお、例えば、厚膜部23をベース12の中央部に
スクリーン印刷法によって厚く形成した後に、薄膜部2
1をベース12の周辺部にスクリーン印刷法によって薄
く形成してもよい。
A thick surface central insulating film 23 (hereinafter referred to as a thick film portion) 23 surrounded by the thin film portion 21 is formed in a rectangular shape corresponding to an area including all the unit wiring boards 11. A window hole 24 exposing the upper surface of each unit wiring board 11 corresponding to each land 13 and a window hole 25 exposing the upper surface thereof corresponding to the internal terminals 14 are formed. The thick film portion 23 can be applied thickly in combination with the thickness of the thin film portion 21 by applying a solder resist on the upper surface of the thin film portion 21 by screen printing so as to thicken the window portion 24,
25 can be patterned. In this case,
The thin film portion 21 is formed in advance by a screen printing method with the windows 24 and 25 exposed on the entire surface of the base 12. Note that, for example, after the thick film portion 23 is formed thick in the central portion of the base 12 by the screen printing method, the thin film portion 2 is formed.
1 may be thinly formed on the peripheral portion of the base 12 by a screen printing method.

【0021】図4(c)において、薄膜部21の厚さt
aを0.025mmとすると、厚膜部23の厚さtbは
0.075mmに設定されている。ちなみに、この場合
のベース12の厚さは0.1mm、ペレット1の厚さは
0.28mm、樹脂封止体の厚さは0.7mmである。
In FIG. 4 (c), the thickness t of the thin film portion 21 is
When a is 0.025 mm, the thickness tb of the thick film portion 23 is set to 0.075 mm. Incidentally, in this case, the thickness of the base 12 is 0.1 mm, the thickness of the pellet 1 is 0.28 mm, and the thickness of the resin sealing body is 0.7 mm.

【0022】以上の構成に係る多連配線基板10には前
記構成に係るペレット1がペレットボンディング工程に
おいて、図5に示されているように、各単位配線基板1
1のランド13にペレットボンディングされる。すなわ
ち、ペレット1の裏面被膜5側が各単位配線基板11の
ランド13に銀ペーストや半田材等からなるボンディン
グ層26によって接着される。
In the pellet bonding process, the pellets 1 having the above-described structure are used for the multiple wiring boards 10 having the above-described structure, as shown in FIG.
It is pellet-bonded to the land 13 of No. 1. That is, the back coating 5 side of the pellet 1 is bonded to the land 13 of each unit wiring board 11 by the bonding layer 26 made of silver paste, solder material or the like.

【0023】続いて、ワイヤボンディング工程におい
て、図6に示されているように、各単位配線基板11の
ペレット1の電極パッド4と内部端子14との間にワイ
ヤ27がワイヤボンディングされる。
Then, in the wire bonding step, as shown in FIG. 6, the wire 27 is wire bonded between the electrode pad 4 of the pellet 1 of each unit wiring board 11 and the internal terminal 14.

【0024】ワイヤボンディング工程が実施された多連
配線基板10には樹脂封止体成形工程において樹脂封止
体が成形される。この樹脂封止体成形工程は図7および
図8に示されているトランスファ成形装置50によって
実施される。
A resin encapsulant is molded in the resin encapsulant molding process on the multiple wiring substrate 10 on which the wire bonding process has been performed. This resin encapsulant molding step is carried out by the transfer molding apparatus 50 shown in FIGS.

【0025】図7に示されているように、トランスファ
成形装置50はシリンダ装置等(図示せず)によって互
いに型締めされる一対の上型51と下型52を備えてい
る。上型51と下型52との合わせ面には上型キャビテ
ィー凹部53aと下型キャビティー凹部53bとが複数
組(但し、図8においては二組みだけが図示されてい
る。)、一対のものが互いに協働して一個のキャビティ
ー53を形成するように没設されている。下型キャビテ
ィー凹部53bは多連配線基板10を収納する大きさの
長方形の平盤穴形状に形成されており、上型キャビティ
ー凹部53aは下型キャビティー凹部53bよりも若干
小さい長方形の平盤穴形状に形成されて同心的に配置さ
れている。
As shown in FIG. 7, the transfer molding apparatus 50 includes a pair of upper mold 51 and lower mold 52 which are clamped together by a cylinder device or the like (not shown). A plurality of sets of upper mold cavity recesses 53a and lower mold cavity recesses 53b (however, only two sets are shown in FIG. 8) and a pair of mating surfaces of the upper mold 51 and the lower mold 52. The objects are submerged so as to cooperate with each other to form one cavity 53. The lower mold cavity recess 53b is formed in a rectangular flat plate hole shape having a size to accommodate the multiple wiring board 10, and the upper mold cavity recess 53a is a rectangular flat plate slightly smaller than the lower mold cavity recess 53b. It is formed in the shape of a board hole and is arranged concentrically.

【0026】下型52の合わせ面にはポット54が開設
されており、ポット54にはシリンダ装置(図示せず)
によって進退されるプランジャ55が成形材料としての
タブレットを押し潰し、このタブレットが溶融されて成
る液状のレジンを送給し得るように挿入されている。
A pot 54 is provided on the mating surface of the lower mold 52, and a cylinder device (not shown) is provided in the pot 54.
The plunger 55 pushed forward and backward is crushed by a tablet as a molding material, and the tablet is inserted so as to deliver a liquid resin obtained by melting the tablet.

【0027】上型51の合わせ面にはカル56がポット
54との対向位置に配されて没設されており、カル56
には複数本のランナ57の一端がそれぞれ接続されてい
る。各ランナ57の他端は上型キャビティー凹部53a
の最寄り側の長辺にそれぞれ接続されており、各ランナ
57の上型キャビティー凹部53aとの接続部にはゲー
ト58がレジン59をキャビティー53に注入し得るよ
うにそれぞれ開設されている。
On the mating surface of the upper mold 51, a cull 56 is disposed so as to face the pot 54 and is recessed.
One end of each of the plurality of runners 57 is connected to. The other end of each runner 57 has an upper mold cavity recess 53a.
Of the runners 57 are respectively connected to the long sides of the runners 57, and gates 58 are provided at the connection portions of the runners 57 with the upper cavity cavities 53a so that the resin 59 can be injected into the cavities 53.

【0028】なお、理解し易くするために図示は省略す
るが、上型51および下型52の外側には上側ヒートブ
ロックおよび下側ヒートブロックがそれぞれ配設されて
いる。上下のヒートブロックには電気ヒータが上型51
および下型52におけるポット、カル、ランナおよびキ
ャビティー内のタブレットおよびレジンを加熱するよう
に敷設されている。この加熱により、タブレットは溶融
され、タブレットが溶融されて成るレジンは所定の粘度
まで低下される。
Although not shown for ease of understanding, an upper heat block and a lower heat block are provided outside the upper mold 51 and the lower mold 52, respectively. An electric heater is provided on the upper and lower heat blocks.
And the pots, culls, runners, and tablets and resins in the cavities of the lower mold 52 are laid to heat. By this heating, the tablets are melted, and the resin formed by melting the tablets is reduced to a predetermined viscosity.

【0029】次に、前記構成に係るトランスファ成形装
置を使用した樹脂封止体成形工程を説明する。
Next, a resin encapsulant molding process using the transfer molding apparatus having the above-described structure will be described.

【0030】トランスファ成形時において、ワークとし
てのワイヤボンディング後の多連配線基板10は各下型
52にそれぞれ収容される。続いて、上型51と下型5
2とが型締めされ、タブレットが加熱溶融されて成るレ
ジン59がプランジャ55によってポッド54およびカ
ル56から各ランナ57および各ゲート58を通じて各
キャビティー53に送給されて、それぞれ充填されて行
くことになる。
During transfer molding, the multiple wiring substrate 10 after wire bonding as a work is housed in each lower die 52. Then, the upper mold 51 and the lower mold 5
2. The resin 59, which is obtained by clamping the mold 2 and heating and melting the tablet, is fed by the plunger 55 from the pod 54 and the cull 56 to the respective cavities 53 through the respective runners 57 and the respective gates 58 to be filled therein. become.

【0031】ところで、図7(b)に示されているよう
に、多連配線基板10に厚い裏面絶縁膜18’および厚
い表面絶縁膜20’がそれぞれ全面にわたって均一に形
成されていると、キャビティー53の容積が減少し、図
7(b)に破線矢印で示されているように、エアベント
流60が上型51と下型52との合わせ面におけるキャ
ビティー53のエアベント側の端辺において遮断されて
しまうため、キャビティー53のレジン59の内部にボ
イド61が発生したり、多連配線基板10の膨れが発生
したりしてしまう。
By the way, as shown in FIG. 7B, if the thick back surface insulating film 18 ′ and the thick front surface insulating film 20 ′ are uniformly formed on the entire surface of the multi-layer wiring substrate 10, the cavities are The volume of the tee 53 is reduced, and as shown by the broken line arrow in FIG. 7B, the air vent flow 60 is at the air vent side end of the cavity 53 at the mating surface between the upper mold 51 and the lower mold 52. Since the resin is blocked, voids 61 are generated inside the resin 59 of the cavity 53, and the multiple wiring board 10 is swollen.

【0032】本実施の形態においては、図7(a)に示
されているように、多連配線基板10には周辺部の薄膜
部21と中央部の厚膜部23とからなる表面絶縁膜20
および薄い裏面絶縁膜18がそれぞれ形成されているこ
とにより、キャビティー53の容積の減少が抑制され、
図7(a)に破線矢印で示されているように、適正なエ
アベント流62が上型51と下型52との合わせ面にお
けるキャビティー53のエアベント側の端辺において遮
断されることなく形成されてエアが全て排出されるた
め、キャビティー53のレジン59の内部にボイドが発
生したり、多連配線基板10の膨れが発生したりしてし
まうことはない。
In this embodiment, as shown in FIG. 7A, the multi-layer wiring substrate 10 has a surface insulating film composed of a thin film portion 21 in the peripheral portion and a thick film portion 23 in the central portion. 20
Since the thin insulating film 18 and the thin back surface insulating film 18 are formed, the reduction in the volume of the cavity 53 is suppressed,
As shown by a dashed arrow in FIG. 7A, a proper air vent flow 62 is formed without being blocked at the air vent side edge of the cavity 53 at the mating surface between the upper mold 51 and the lower mold 52. Since all the air is discharged, voids are not generated inside the resin 59 of the cavity 53 and swelling of the multiple wiring board 10 is not generated.

【0033】レジン59が各キャビティー53に充填さ
れた後に、液状のレジン59が熱硬化されて樹脂封止体
が成形されると、上型51および下型52は型開きされ
るとともに、図9に示されている樹脂封止体28が成形
された多連配線基板10はキャビティー53からエジェ
クタピン(図示せず)によって離型される。そして、樹
脂封止体28が成形された多連配線基板10はトランス
ファ成形装置50からハンドラ(図示せず)によって脱
装される。
After the resin 59 is filled in the respective cavities 53 and the liquid resin 59 is thermoset to mold the resin sealing body, the upper mold 51 and the lower mold 52 are opened and the figure The multiple wiring board 10 on which the resin sealing body 28 shown in FIG. 9 is molded is released from the cavity 53 by an ejector pin (not shown). Then, the multiple wiring board 10 on which the resin sealing body 28 is molded is removed from the transfer molding device 50 by a handler (not shown).

【0034】図9に示されているように、樹脂封止体2
8は多連配線基板10の上面を略被覆した状態に樹脂成
形されており、全ての単位配線基板11の内部端子1
4、ペレット1およびワイヤ27を一括して樹脂封止し
た状態になっている。
As shown in FIG. 9, the resin sealing body 2
The reference numeral 8 is resin-molded so that the upper surface of the multiple wiring board 10 is substantially covered.
4, the pellet 1 and the wire 27 are collectively resin-sealed.

【0035】以上のようにして樹脂封止体28によって
上面を略全体的に樹脂封止された多連配線基板10は樹
脂封止体切断工程において、図10に示されているよう
に、各単位配線基板11すなわちペレット1毎に分断さ
れる。この樹脂封止体切断工程によって、多連配線基板
10の表面絶縁膜20の薄膜部21は切り落とされ、個
別に分断された単位配線基板11の表面絶縁膜20は厚
膜部23だけによって構成された状態になる。
In the resin sealing body cutting step, as shown in FIG. 10, each of the multiple wiring boards 10 whose upper surface is resin-sealed substantially entirely by the resin sealing body 28 as described above is The unit wiring board 11 or the pellets 1 are divided. By this resin sealing body cutting step, the thin film portion 21 of the surface insulating film 20 of the multiple wiring board 10 is cut off, and the surface insulating film 20 of the individually divided unit wiring board 11 is composed of only the thick film portion 23. It will be in a state of being.

【0036】図11に示されているように、単位配線基
板11の外部端子15には半田ボール29が半田ボール
付け工程において半田付けされることによって、BGA
・IC30が製造されたことになる。
As shown in FIG. 11, solder balls 29 are soldered to the external terminals 15 of the unit wiring board 11 in the solder ball soldering step, so that the BGA
-The IC30 has been manufactured.

【0037】以上のようにして製造されたBGA・IC
30は電気的特性工程において、電気的特性検査を実施
される。この際、BGA・IC30の配線基板(単位配
線基板)11の表面絶縁膜20は厚膜部23だけによっ
て構成されているため、温度サイクル試験等において目
標サイクル数までの絶縁耐圧性能を確保することができ
る。つまり、高い信頼度を有するBGA・IC30が製
造されたことになる。
BGA / IC manufactured as described above
30 is subjected to an electrical characteristic inspection in the electrical characteristic process. At this time, since the surface insulating film 20 of the wiring board (unit wiring board) 11 of the BGA / IC 30 is composed of only the thick film portion 23, it is necessary to secure the dielectric strength performance up to the target number of cycles in the temperature cycle test or the like. You can That is, the BGA IC 30 having high reliability is manufactured.

【0038】前記実施の形態によれば、次の効果が得ら
れる。
According to the above embodiment, the following effects can be obtained.

【0039】1) BGA・ICの配線基板の表面絶縁膜
を厚く形成することにより、温度サイクル試験等におい
て目標サイクル数までの絶縁耐圧性能を確保することが
できるため、高い信頼度を有するBGA・ICを製造す
ることができる。
1) By forming a thick surface insulating film on the wiring board of the BGA IC, it is possible to secure dielectric strength performance up to the target number of cycles in a temperature cycle test, etc. An IC can be manufactured.

【0040】2) BGA・ICの製造方法において、多
連配線基板の表面絶縁膜のうちトランスファ成形装置に
挟み込まれる周辺部を薄膜部によって形成することによ
り、多連配線基板への樹脂封止体の成形に際して、キャ
ビティーの容積の減少を抑制し、適正なエアベント流を
キャビティーのエアベント側の端辺において形成させて
エアを全て排出させるため、樹脂封止体の内部にボイド
が発生したり、多層配線基板に膨れが発生したりするの
を防止することができる。
2) In the method of manufacturing a BGA / IC, the peripheral portion of the surface insulating film of the multiple wiring board sandwiched by the transfer molding device is formed by a thin film portion, so that the resin sealing body for the multiple wiring board is formed. During molding, the volume of the cavity is suppressed from decreasing, a proper air vent flow is formed at the edge of the cavity on the air vent side, and all the air is discharged, so voids may occur inside the resin encapsulant. It is possible to prevent the swelling of the multilayer wiring board.

【0041】3) 前記2)により、多連配線基板が分断さ
れて製造されるBGA・ICの樹脂封止体の内部に貫通
ボイドが形成されたり、配線基板(単位配線基板)に膨
れが発生したりするのを未然に防止することができるた
め、耐湿性能の良好なBGA・ICを製造することがで
き、BGA・ICの信頼性をより一層向上させることが
できる。
3) According to the above 2), a through void is formed inside the resin sealing body of the BGA / IC manufactured by dividing the multiple wiring board, or the wiring board (unit wiring board) is swollen. Since it can be prevented from occurring in advance, it is possible to manufacture a BGA / IC having excellent moisture resistance and further improve the reliability of the BGA / IC.

【0042】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々に変更が可能であることはいうまでもな
い。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above-mentioned embodiments, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.

【0043】例えば、多連配線基板の表面絶縁膜におけ
る成形型のキャビティーにおけるエアベント側の端辺部
分が薄ければ、キャビティーのエアを適正に排出するこ
とができるため、多連配線基板の表面絶縁膜は少なくと
もエアベント側の端辺部分の表面絶縁膜を薄膜部に設定
すればよい。
For example, if the air vent side end portion of the cavity of the mold in the surface insulating film of the multiple wiring board is thin, the air in the cavity can be properly discharged, so that the multiple wiring board As the surface insulating film, at least the surface insulating film at the end portion on the air vent side may be set as a thin film portion.

【0044】また、多連配線基板の裏面絶縁膜は、全体
にわたって薄く設定するに限らず、全体にわたって厚く
設定してもよい。全体にわたって厚く設定することによ
り、多連配線基板の機械的強度を高めることができるた
め、樹脂封止体成形時の多連配線基板の膨れを防止する
ことができ、また、単位配線基板の裏面側の絶縁耐圧性
能を高めることができるため、BGA・ICの信頼性を
より一層高めることができる。
The back surface insulating film of the multiple wiring board is not limited to be thin throughout, but may be thick throughout. By setting the entire wiring board thicker, the mechanical strength of the multiple wiring board can be increased, so that it is possible to prevent the multiple wiring board from swelling when molding the resin encapsulant, and also to prevent the rear surface of the unit wiring board Since the withstand voltage performance on the side can be enhanced, the reliability of the BGA / IC can be further enhanced.

【0045】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるBGA
・ICの製造方法に適用した場合について説明したが、
それに限定されるものではなく、その他のパッケージを
備えた半導体装置の製造方法全般に適用することができ
る。
In the above description, the BGA, which is the field of application of the invention mainly made by the present inventor, was the background.
・ I explained the case where it is applied to the IC manufacturing method.
The present invention is not limited to this, and can be applied to all methods of manufacturing semiconductor devices having other packages.

【0046】[0046]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0047】多連配線基板における複数個の半導体装置
が取得されるエリアの絶縁膜を厚く設定し、多連配線基
板における樹脂封止体を成形する成形型に挟み込まれる
周辺部のうち少なくともエアベント側の絶縁膜を相対的
に薄く設定することにより、樹脂封止体の成形に際して
の樹脂封止体の成形不良の発生を防止しつつ、多連配線
基板から取得される半導体装置の絶縁耐圧性能を高める
ことができるため、高い信頼性を有する半導体装置を製
造することができる。
At least the air vent side of the peripheral portion of the multiple wiring board sandwiched by the molding die for molding the resin sealing body in the multiple wiring board by setting the insulating film thick in the area where a plurality of semiconductor devices are obtained. By setting a relatively thin insulating film, it is possible to prevent the occurrence of defective molding of the resin encapsulant when molding the resin encapsulant while improving the dielectric strength performance of the semiconductor device obtained from the multiple wiring board. Since it can be increased, a semiconductor device having high reliability can be manufactured.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施の形態であるMAPによるBG
A・ICの製造方法を示す工程図である。
FIG. 1 is a BG according to MAP, which is an embodiment of the present invention.
It is process drawing which shows the manufacturing method of A * IC.

【図2】ペレットを示しており、(a)は平面図、
(b)は一部切断正面図である。
FIG. 2 shows a pellet, (a) is a plan view,
(B) is a partially cut front view.

【図3】多連配線基板を示す一部省略平面図である。FIG. 3 is a partially omitted plan view showing a multiple wiring board.

【図4】(a)は図3のa−a線に沿う側面断面図、
(b)は図3のb−b線に沿う側面断面図、(c)は
(a)のc部の詳細図である。
4A is a side sectional view taken along the line aa in FIG.
(B) is a side sectional view taken along the line bb of FIG. 3, and (c) is a detailed view of a portion c of (a).

【図5】ペレットボンディング工程後を示しており、
(a)は一部省略平面図、(b)は一部切断側面図であ
る。
FIG. 5 shows after the pellet bonding process,
(A) is a partially omitted plan view and (b) is a partially cut side view.

【図6】ワイヤボンディング工程後の単位配線基板を示
しており、(a)は平面図、(b)は(a)のb−b線
に沿う断面図である。
6A and 6B show a unit wiring board after a wire bonding step, wherein FIG. 6A is a plan view and FIG. 6B is a sectional view taken along line bb of FIG.

【図7】樹脂封止体成形工程に使用されるトランスファ
成形装置を示す各一部省略側面図であり、(a)は本実
施の形態に係る場合を示しており、(b)は比較例に係
る場合を示している。
FIG. 7 is a side view of the transfer molding apparatus used in a resin encapsulation molding step, in which some parts are omitted. FIG. 7A shows a case according to the present embodiment, and FIG. It shows the case related to.

【図8】切断線がトランスファ成形装置の上型を通る平
面断面図である。
FIG. 8 is a plan sectional view in which a cutting line passes through an upper die of the transfer molding apparatus.

【図9】樹脂封止体成形工程後を示しており、(a)は
平面図、(b)は一部切断側面図である。
9A and 9B are views showing a state after a resin sealing body molding step, wherein FIG. 9A is a plan view and FIG. 9B is a partially cut side view.

【図10】樹脂封止体切断工程を示しており、(a)は
平面図、(b)は一部切断側面図である。
FIG. 10 shows a step of cutting a resin sealing body, (a) is a plan view, and (b) is a partially cut side view.

【図11】製造されたBGA・ICを示しており、
(a)は一部切断正面図、(b)は上半分が平面図で下
半分が底面図である。
FIG. 11 shows a manufactured BGA / IC,
(A) is a partially cut front view, (b) is an upper half plan view and a lower half bottom view.

【符号の説明】[Explanation of symbols]

1…ペレット(半導体ペレット)、2…サブストレー
ト、3…パッシベーション膜、4…電極パッド、5…裏
面被膜、10…多連配線基板、11…単位配線基板、1
2…ベース、13…ランド(ペレットボンディングラン
ド)、14…内部端子、15…外部端子、16…電気配
線、17…注入口金部、18…ソルダレジスト膜からな
る絶縁膜(裏面絶縁膜)、19…窓孔、20…ソルダレ
ジスト膜からなる絶縁膜(表面絶縁膜)、21…厚さの
薄い周辺部の表面絶縁膜(薄膜部)、22…窓孔、23
…厚い中央部の表面絶縁膜(厚膜部)、24…ランド上
面を露出させる窓孔、25…内部端子上面を露出させる
窓孔、26…ボンディング層、27…ワイヤ、28…樹
脂封止体、29…半田ボール、30…BGA・IC(半
導体装置)、50…トランスファ成形装置、51…上
型、52…下型、53…キャビティー、53a…上型キ
ャビティー凹部、53b…下型キャビティー凹部、54
…ポット、55…プランジャ、56…カル、57…ラン
ナ、58…ゲート、59…レジン、60…エアベント
流、61…ボイド、62…適正なエアベント流。
DESCRIPTION OF SYMBOLS 1 ... Pellet (semiconductor pellet), 2 ... Substrate, 3 ... Passivation film, 4 ... Electrode pad, 5 ... Backside coating, 10 ... Multiple wiring board, 11 ... Unit wiring board, 1
2 ... Base, 13 ... Land (pellet bonding land), 14 ... Internal terminal, 15 ... External terminal, 16 ... Electrical wiring, 17 ... Injection base part, 18 ... Insulating film (back surface insulating film) made of solder resist film, 19 ... Window hole, 20 ... Insulating film (surface insulating film) made of solder resist film, 21 ... Thin surface peripheral insulating film (thin film portion), 22 ... Window hole, 23
... Thick central surface insulating film (thick film part), 24 ... Window hole exposing the land upper surface, 25 ... Window hole exposing the internal terminal upper surface, 26 ... Bonding layer, 27 ... Wire, 28 ... Resin sealing body , 29 ... Solder balls, 30 ... BGA / IC (semiconductor device), 50 ... Transfer molding device, 51 ... Upper mold, 52 ... Lower mold, 53 ... Cavity, 53a ... Upper mold cavity recess, 53b ... Lower mold cavity Tee recess, 54
... pot, 55 ... plunger, 56 ... Cull, 57 ... runner, 58 ... gate, 59 ... resin, 60 ... air vent flow, 61 ... void, 62 ... proper air vent flow.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 堤 安己 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 小畑 和彦 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 倉冨 文司 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム(参考) 5F061 AA01 BA04 CA21 CB13 DA08 DD14    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Yasumi Tsutsumi             5-20-1 Kamimizuhonmachi, Kodaira-shi, Tokyo Stock             Ceremony Company within Hitachi Semiconductor Group (72) Inventor Kazuhiko Obata             5-20-1 Kamimizuhonmachi, Kodaira-shi, Tokyo Stock             Ceremony Company within Hitachi Semiconductor Group (72) Inventor Bunji Kuratomi             5-20-1 Kamimizuhonmachi, Kodaira-shi, Tokyo Stock             Ceremony Company within Hitachi Semiconductor Group F term (reference) 5F061 AA01 BA04 CA21 CB13 DA08                       DD14

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 多連配線基板の複数個の単位配線基板に
半導体ペレットをそれぞれボンディングし、これら半導
体ペレットを樹脂封止体によって一括して樹脂封止した
後に、前記多連配線基板および樹脂封止体を前記単位配
線基板に切断して個別の半導体装置を製造する半導体装
置の製造方法であって、前記多連配線基板における前記
複数個の半導体装置が取得されるエリアの絶縁膜が厚く
設定されており、前記多連配線基板における前記樹脂封
止体を成形する成形型に挟み込まれる周辺部のうち少な
くともベント側の絶縁膜が相対的に薄く設定されている
ことを特徴とする半導体装置の製造方法。
1. A semiconductor pellet is bonded to each of a plurality of unit wiring boards of a multiple wiring board, and the semiconductor pellets are collectively resin-sealed by a resin sealing body, and then the multiple wiring board and the resin sealing are formed. A method of manufacturing a semiconductor device in which a stopper is cut into the unit wiring boards to manufacture individual semiconductor devices, wherein an insulating film in an area of the multiple wiring board where the plurality of semiconductor devices are obtained is set thick. In the semiconductor device, at least a vent-side insulating film is set to be relatively thin in a peripheral portion of the multiple wiring board sandwiched by a mold for molding the resin sealing body. Production method.
【請求項2】 前記多連配線基板における前記樹脂封止
体を成形する成形型に挟み込まれる周辺部のうち、ゲー
ト側およびベント側の絶縁膜が相対的に薄く設定されて
いることを特徴とする請求項1に記載の半導体装置の製
造方法。
2. The insulating film on the gate side and the vent side of the peripheral portion of the multiple wiring board sandwiched by a mold for molding the resin sealing body is set to be relatively thin. The method of manufacturing a semiconductor device according to claim 1.
【請求項3】 前記多連配線基板における前記樹脂封止
体を成形する成形型に挟み込まれる周辺部の絶縁膜が全
体にわたって相対的に薄く設定されていることを特徴と
する請求項1に記載の半導体装置の製造方法。
3. The insulating film in the peripheral portion of the multiple wiring board sandwiched by a mold for molding the resin encapsulant is set to be relatively thin overall. Of manufacturing a semiconductor device of.
【請求項4】 前記絶縁膜がソルダレジストによって形
成されており、このソルダレジストが多重に塗布される
ことにより、前記半導体装置取得エリアの絶縁膜が厚く
形成されることを特徴とする請求項1、2または3に記
載の半導体装置の製造方法。
4. The insulating film is formed of a solder resist, and the insulating film in the semiconductor device acquisition area is thickly formed by applying the solder resist in multiple layers. 2. The method for manufacturing a semiconductor device according to 2 or 3.
【請求項5】 前記単位配線基板がランド、内部端子、
外部端子および電気配線が形成された単位配線基板であ
ることを特徴とする請求項1、2、3または4に記載の
半導体装置の製造方法。
5. The unit wiring board is a land, an internal terminal,
5. The method for manufacturing a semiconductor device according to claim 1, wherein the unit wiring board has external terminals and electric wiring formed thereon.
JP2002118989A 2002-04-22 2002-04-22 Fabrication method for semiconductor device Pending JP2003318209A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002118989A JP2003318209A (en) 2002-04-22 2002-04-22 Fabrication method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002118989A JP2003318209A (en) 2002-04-22 2002-04-22 Fabrication method for semiconductor device

Publications (1)

Publication Number Publication Date
JP2003318209A true JP2003318209A (en) 2003-11-07

Family

ID=29535676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002118989A Pending JP2003318209A (en) 2002-04-22 2002-04-22 Fabrication method for semiconductor device

Country Status (1)

Country Link
JP (1) JP2003318209A (en)

Similar Documents

Publication Publication Date Title
TWI255538B (en) Semiconductor package having conductive bumps on chip and method for fabricating the same
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US7888172B2 (en) Chip stacked structure and the forming method
US6395578B1 (en) Semiconductor package and method for fabricating the same
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
KR20100050511A (en) Packaged integrated circuit devices with through-body conductive vias, and methods of making same
TW200531191A (en) Wafer level semiconductor package with build-up layer and process for fabricating the same
TW200939428A (en) Multi-chip package structure and method of fabricating the same
US9147600B2 (en) Packages for multiple semiconductor chips
JP4075204B2 (en) Multilayer semiconductor device
US20070054484A1 (en) Method for fabricating semiconductor packages
TWI245350B (en) Wafer level semiconductor package with build-up layer
KR19990006158A (en) Ball grid array package
JP2002110718A (en) Manufacturing method of semiconductor device
US7348211B2 (en) Method for fabricating semiconductor packages
JP3482888B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
JP2003258158A (en) Method for producing semiconductor device
JP3655338B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
JP3203228B2 (en) Semiconductor device and manufacturing method thereof
US6812125B1 (en) Substrate for semiconductor packaging
JPH0562980A (en) Semiconductor device and manufacture thereof
JP2003318209A (en) Fabrication method for semiconductor device
TWI297942B (en) Carrier board structure with semiconductor chip embedded therein

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070626