DE102016110965B4 - Front and back side semiconductor device and method of making the same - Google Patents

Front and back side semiconductor device and method of making the same Download PDF

Info

Publication number
DE102016110965B4
DE102016110965B4 DE102016110965.7A DE102016110965A DE102016110965B4 DE 102016110965 B4 DE102016110965 B4 DE 102016110965B4 DE 102016110965 A DE102016110965 A DE 102016110965A DE 102016110965 B4 DE102016110965 B4 DE 102016110965B4
Authority
DE
Germany
Prior art keywords
layer
electrode
semiconductor device
electrically insulating
insulating dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016110965.7A
Other languages
German (de)
Other versions
DE102016110965A1 (en
Inventor
Bernd Stannowski
Onno Gabriel
Natalie Preissler
Rutger Schlatmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Helmholtz Zentrum Berlin fuer Materialien und Energie GmbH
Original Assignee
Helmholtz Zentrum Berlin fuer Materialien und Energie GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Helmholtz Zentrum Berlin fuer Materialien und Energie GmbH filed Critical Helmholtz Zentrum Berlin fuer Materialien und Energie GmbH
Priority to DE102016110965.7A priority Critical patent/DE102016110965B4/en
Priority to PCT/DE2017/100498 priority patent/WO2017215710A1/en
Publication of DE102016110965A1 publication Critical patent/DE102016110965A1/en
Application granted granted Critical
Publication of DE102016110965B4 publication Critical patent/DE102016110965B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L31/1872—
    • H01L31/022425—
    • H01L31/0747—
    • H01L31/1804—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

Halbleiter-Bauelement mit vorder- und rückseitiger Elektrode (2), aufweisend auf einem Substrat (1) mindestens eine Kontaktschicht für Ladungsträger eines Leitfähigkeitstyps als rückseitige Elektrode (2), auf der mindestens eine aktive Halbleiterschicht (7) und eine vorderseitige Elektrode angeordnet sind, und zwischen rückseitiger Elektrode (2) und der mindestens einen aktiven Halbleiterschicht (7) mindestens eine Zwischenschicht (3, 5) angeordnet ist, dadurch gekennzeichnet, dass zwischen rückseitiger Elektrode (2) und der mindestens einen aktiven Halbleiterschicht (7) mindestens eine erste (3) und eine zweite (5) elektrisch isolierende dielektrische Zwischenschicht und zwischen diesen angeordnet mindestens eine elektrisch leitfähige Schicht (4) angeordnet sind und wobei die zwei elektrisch isolierenden dielektrischen Schichten (3, 5) Kontaktöffnungen (6) aufweisen und wobei die Kontaktöffnungen (6) der zweiten elektrisch isolierenden dielektrischen Schicht (5) versetzt angeordnet sind zu denen der ersten elektrisch isolierenden dielektrischen Schicht (3), so dass eine Diffusion von Verunreinigungen aus der rückseitigen Elektrode (2) in die aktive Halbleiterschicht (7) vermindert ist und so dass die rückseitige Elektrode (2), die ganzflächig ausgebildet ist, und die mindestens eine aktive Halbleiterschicht (7) elektrisch leitend verbunden sind und wobei die elektrisch leitfähige Schicht (4) aus einem höher dotierten Halbleiter als die mindestens eine aktive Halbleiterschicht (7) gebildet ist und die Dotierung zwischen 1 × 10cmund 1 × 10cmliegt.Semiconductor device having front and rear electrodes (2), comprising on a substrate (1) at least one contact layer for charge carriers of a conductivity type as the rear electrode (2), on which at least one active semiconductor layer (7) and a front-side electrode are arranged, and at least one intermediate layer (3, 5) is arranged between the rear electrode (2) and the at least one active semiconductor layer (7), characterized in that between the rear electrode (2) and the at least one active semiconductor layer (7) at least one first ( 3) and a second (5) electrically insulating dielectric interlayer and arranged between them at least one electrically conductive layer (4) are arranged and wherein the two electrically insulating dielectric layers (3, 5) contact openings (6) and wherein the contact openings (6 ) of the second electrically insulating dielectric layer (5) ang are arranged to those of the first electrically insulating dielectric layer (3), so that diffusion of impurities from the backside electrode (2) into the active semiconductor layer (7) is reduced and so that the backside electrode (2) is formed over the entire area and the at least one active semiconductor layer (7) are electrically conductively connected, and wherein the electrically conductive layer (4) is formed of a higher doped semiconductor than the at least one active semiconductor layer (7) and the doping is between 1 × 10 cm and 1 × 10 cm.

Description

Die Erfindung betrifft ein Halbleiter-Bauelement mit vorder- und rückseitiger Elektrode und ein Verfahren zu dessen Herstellung.The invention relates to a semiconductor device with front and rear electrode and a method for its preparation.

Halbleiter-Bauelemente sind elektronische Bauteile, die aus Halbleitermaterialien und/oder aus Strukturen, die aus verschiedenen Halbleitermaterialien, d.h. Materialien verschiedenen Leitfähigkeitstyps, sowie aus Metallen und Isolatoren, bestehen. Deren Wirkungsweise bzw. Funktion beruht auf dem Verhalten, insbesondere der Bewegung, von Ladungsträgern. Dem Stand der Technik nach gibt es eine Vielzahl von HalbleiterBauelementen mit unterschiedlichen Funktionen und damit mit unterschiedlichen Schichtanordnungen, die auf einem Substrat mindestens eine Kontaktschicht für Ladungsträger eines Leitfähigkeitstyps aufweisen, auf der eine oder mehrere aktive Halbleiterschichten und eine weitere Kontaktschicht für Ladungsträger des entgegengesetzten Leitungstyps angeordnet sind.Semiconductor devices are electronic devices made of semiconductor materials and / or structures made of various semiconductor materials, i. Materials of different conductivity type, as well as metals and insulators exist. Their mode of action or function is based on the behavior, in particular the movement, of charge carriers. According to the state of the art, there are a large number of semiconductor components with different functions and thus with different layer arrangements having on a substrate at least one contact layer for charge carriers of a conductivity type, on which one or more active semiconductor layers and a further contact layer for charge carriers of the opposite conductivity type are arranged are.

Je nach Schichtanordnung in einem Halbleiter-Bauelement und entsprechend seiner Funktion wird der Fachmann Kontakte auf Vorder- und Rückseite des Halbleiter-Bauelements anordnen oder das Halbleiter-Bauelement einseitig kontaktieren, d.h. beide Kontakte auf Vorder- oder Rückseite positionieren. Um eine defektarme Halbleiterschicht zu realisieren, sollten die aufgebrachten Kontakte bei der weiteren Prozessierung des Halbleiter-Bauelements keine unerwünschte Diffusion von Verunreinigungen aus dem Kontaktmaterial bzw. aus dem Substrat nach sich ziehen. Je nach Funktion des Halbleiter-Bauelements sollten auch die Kontakte weiteren Anforderungen genügen, beispielsweise sollten sie eine gute optische Reflexion gewährleisten und die bei der weiteren Prozessierung des Halbleiter-Bauelements eventuell notwendigen hohen Temperaturen überstehen. Für die Realisierung dieser Ziele und zur Verbesserung weiterer ausgewählter Eigenschaften des Halbleiter-Bauelements sind dem allgemeinen Stand der Technik nach auch funktionale Schichten, benachbart angeordnet zu den Kontaktschichten, bekannt.Depending on the layer arrangement in a semiconductor device and according to its function, the person skilled in the art will arrange contacts on the front and back of the semiconductor device or contact the semiconductor device on one side, i. position both contacts on the front or back. In order to realize a low-defect semiconductor layer, the contacts applied during the further processing of the semiconductor component should not entail undesired diffusion of impurities from the contact material or from the substrate. Depending on the function of the semiconductor device, the contacts should meet further requirements, for example, they should ensure a good optical reflection and survive the possibly necessary in the further processing of the semiconductor device high temperatures. For the realization of these objectives and for the improvement of further selected properties of the semiconductor device, functional layers, adjacent to the contact layers, are also known in the general state of the art.

Im Folgenden sollen einige dem Stand der Technik nach bekannte Kontaktsysteme für unterschiedliche Halbleiter-Bauelemente-Anordnungen beschrieben werden.In the following, some known prior art contact systems for different semiconductor device arrangements will be described.

Beidseitig kontaktierte Halbleiter-Bauelemente können aus p-Typ oder n-Typ leitendem Silizium hergestellt werden. Häufig werden sie als Halbleiter-Diode realisiert, die, wenn mindestens einer der Kontakte lichtdurchlässig ist, als Photodiode (Lichtdetektor) oder als Solarzelle (für die Energieumwandlung) Verwendung findet. Das Silizium wird üblicherweise in Form eines kristallinen Wafers beidseitig kontaktiert, kann aber auch, wie in dieser Erfindung, als Siliziumschicht auf einem Substrat, aufgebracht werden.Both sides contacted semiconductor devices can be made of p-type or n-type conductive silicon. Often, they are realized as a semiconductor diode which, when at least one of the contacts is translucent, as a photodiode (light detector) or as a solar cell (for energy conversion) is used. The silicon is usually contacted on both sides in the form of a crystalline wafer, but can also, as in this invention, be applied as a silicon layer on a substrate.

Eine Möglichkeit für eine Rückseitenkontaktierung für beidseitig kontaktierte Siliziumwafer-Solarzellen ist vom Fraunhofer ISE mit der TOPCon (Tunnel Oxide Passivated Contact) -Technologie realisiert worden (siehe beispielsweise http://www.bine.info/themen/erneuerbareenergien/photovoltaik/news/weltrekord-fuer-beidseitig-kontaktierte-siliciumsolarzellen/ abgerufen am 09.06.2016 oder Solar Energy Materials & Solar Cells 131 (2014) 100-104). Der erzeugte Rückseitenkontakt ist selektiv und passiviert die Siliziumschicht. Die ganzflächige Passivierungsschicht ist sehr dünn (1 bis 2 nm), so dass die Ladungsträger durch sie tunneln können. Eine auf die Passivierungsschicht ebenfalls ganzflächig aufgebrachte dünne Schicht aus hochdotiertem Silizium ermöglicht in Kombination mit den darunter liegenden Schichten einen verlustfreien Abfluss des Stromes aus der Solarzelle.One possibility for rear-side contacting for silicon wafer solar cells contacted on both sides has been realized by Fraunhofer ISE with the TOPCon (Tunnel Oxide Passivated Contact) technology (see for example http://www.bine.info/themen/erneuerbareenergien/photovoltaik/news/weltrekord -first-sided-contacted-silicon-solar cells / retrieved on 09.06.2016 or Solar Energy Materials & Solar Cells 131 (2014) 100-104). The generated backside contact is selective and passivates the silicon layer. The whole-area passivation layer is very thin (1 to 2 nm), so that the charge carriers can tunnel through it. A thin layer of highly doped silicon also applied over the entire surface of the passivation layer, in combination with the underlying layers, enables a lossless outflow of the current from the solar cell.

Die meisten Veröffentlichungen aus dem Stand der Technik verfolgen aber den Weg der Strukturierung einer oder mehrerer übereinander angeordneter Schichten für eine verbesserte Kontaktierung des jeweiligen Halbleiter-Bauelements.However, most of the prior art publications follow the path of structuring one or more superimposed layers for improved contacting of the respective semiconductor device.

In WO 2013 / 067 998 A1 ist eine beidseitig kontaktierte Halbleiterwafer-Solarzelle mit oberflächenpassivierter Rückseite beschrieben, wobei eine Vorderseitenelektrodenstruktur vorgesehen ist und die Rückseite des Halbleiterwafers mit einer Schicht oberflächenpassiviert ist. Auf der Passivierungsschicht ist eine Rückseitenmetallelektrodenstruktur aufgebracht, die versinterte Metallpartikel enthält. Über eine Vielzahl lokaler Kontaktbereiche, die durch Öffnungen der Passivierungsschicht, die auch als Dünnschicht-Stapel ausgebildet sein kann, realisiert sind, kontaktiert die Rückseitenmetallelektrodenstruktur, die nicht ganzflächig aufgebracht ist, den Halbleiterwafer. Die Öffnungen nehmen eine Fläche von weniger als 5 % der Rückseitenfläche ein.In WO 2013/067 998 A1 [0008] In the prior art, a surface-passivated backside semiconductor wafer solar cell having a front side electrode pattern is provided and the back surface of the semiconductor wafer is surface-passivated with a layer. On the passivation layer is deposited a backside metal electrode structure containing sintered metal particles. Via a multiplicity of local contact regions, which are realized through openings of the passivation layer, which may also be designed as a thin-film stack, the back-side metal electrode structure, which is not applied over the whole area, contacts the semiconductor wafer. The openings occupy an area of less than 5% of the rear surface.

Bei dem Halbleiter-Bauelement, das in GB 2 471 732 A beschrieben ist und ebenfalls eine beidseitig kontaktierte waferbasierte Solarzelle betrifft, ist auf der Waferrückseite eine erste dielektrische Schicht aus Siliziumdioxid (SiO2) und eine zweite dielektrische Schicht aus Siliziumnitrid (SiNx) angeordnet. Der Wafer weist an seinen Oberflächen auf der Vorder- und auf der Rückseite mittels Dotierung erzeugte, entgegengesetzte Leitfähigkeiten auf. Auf der zweiten dielektrischen Schicht ist eine Opferschicht aufgebracht und darauf eine Metallschicht, die den Rückseitenkontakt bildet. Über Öffnungen in der Kontaktschicht und den beiden dielektrischen Schichten wird der Kontakt mit der rückseitigen Oberfläche definierter Leitfähigkeit des Wafers hergestellt. Während einer Temperaturbehandlung > 577 °C reagiert die Metallelektrodenschicht und wird gemeinsam mit der Opferschicht geschmolzen, wodurch eine Legierung gebildet wird. Diese Legierung gewährleistet eine sehr gute Adhäsion zwischen der Metallschicht und der Opferschicht einerseits und andererseits zwischen der Opferschicht und der zweiten dielektrischen Schicht.In the semiconductor device used in GB 2 471 732 A and also relates to a wafer-based solar cell contacted on both sides, a first dielectric layer of silicon dioxide (SiO 2 ) and a second dielectric layer of silicon nitride (SiN x ) are arranged on the wafer back side. The wafer has opposing conductivities produced on its front and back surfaces by doping. On the second dielectric layer, a sacrificial layer is applied and thereon a metal layer which forms the backside contact. Via openings in the contact layer and the two dielectric layers, contact is made with the back surface of defined conductivity of the wafer. During a temperature treatment of> 577 ° C, the metal electrode layer reacts and is melted together with the sacrificial layer, forming an alloy. This alloy ensures a very good adhesion between the metal layer and the sacrificial layer on the one hand and on the other hand between the sacrificial layer and the second dielectric layer.

In DE 38 15 512 A1 ist eine beidseitig kontaktierte Solarzelle mit verringerter Rekombinationsgeschwindigkeit der Ladungsträger beschrieben. Hierfür ist an der Rückseite des positiv leitenden (p-Typ) Halbleiterkörpers und der Kontaktschicht ganzflächig eine mit Öffnungen versehene Isolationsschicht angeordnet. Ausgehend von den Öffnungen sind in den Halbleiterkörper hinein hochdotierte p+-Bereiche ausgebildet. Die Öffnungen sind mit Kontaktmaterial aufgefüllt und bilden einen ohmschen Kontakt zum Halbleiterkörper.In DE 38 15 512 A1 is described on both sides contacted solar cell with reduced recombination rate of the charge carriers. For this purpose, an insulation layer provided with openings is arranged over the entire area on the rear side of the positive-conducting (p-type) semiconductor body and the contact layer. Starting from the openings, highly doped p + regions are formed in the semiconductor body. The openings are filled with contact material and form an ohmic contact with the semiconductor body.

Bei der in US 2015 / 0 214 391 A1 vorgestellten zweiseitig kontaktierten Solarzelle ist ein Passivierfilm auf der rückseitigen Oberfläche des p-leitenden Si-Substrats angeordnet, der eine Vielzahl von Öffnungen aufweist. Der Passivierfilm ist aus Aluminiumoxid (Al2O3) oder Niobdioxid (NbO2) gebildet. Zusätzlich ist optional zwischen dem Passivierfilm und der rückseitigen Oberfläche des Si-Substrats eine mit einem Gruppen III-Element, beispielsweise Aluminium oder Bor, dotierte Schicht als BSF-Schicht (Back Surface Field) angeordnet. Die rückseitige Elektrode ist mit der rückseitigen Oberfläche des Si-Substrats durch die Vielzahl von punkt- oder linienförmig ausgebildeten Öffnungen verbunden.At the in US 2015/0 214 391 A1 In the illustrated two-sided contacted solar cell, a passivation film is disposed on the back surface of the p-type Si substrate having a plurality of openings. The passivation film is formed of alumina (Al 2 O 3 ) or niobium dioxide (NbO 2 ). In addition, a layer doped with a group III element, for example aluminum or boron, as BSF layer (back surface field) is optionally arranged between the passivation film and the back surface of the Si substrate. The rear electrode is connected to the back surface of the Si substrate through the plurality of punctiform or line-shaped openings.

In Solar Energy Materials & Solar Cells 117 (2013) 505-511 wird eine Rückseitenkontaktstruktur für CIGS (Kupfer Indium Gallium Diselenid)-Dünnfilm-Solarzellen beschrieben. Durch Kombination der Passivierung der rückseitigen Oberfläche der Halbleiterschicht mit Nanometer großen lokalen Punktkontakten soll die rückseitige Kontaktfläche reduziert werden. Die Leerlaufspannung konnte so wesentlich im Vergleich zu einer nichtpassivierten rückseitigen Oberfläche der Halbleiterschicht verbessert werden.In Solar Energy Materials & Solar Cells 117 (2013) 505-511 describes a back contact structure for CIGS (copper indium gallium diselenide) thin film solar cells. By combining the passivation of the back surface of the semiconductor layer with nanometer local point contacts, the back contact area is to be reduced. The open circuit voltage could thus be significantly improved compared to a non-passivated back surface of the semiconductor layer.

In Solar Energy 77 (2004) 857-863 wird von M.A. Green u.a. ein Punktkontaktschema für eine einseitig kontaktierte Silizium-basierte Dünnschicht-Solarzelle in Superstratkonfiguration beschrieben. Die einseitig kontaktierte Schichtanordnung ist zwar mit aus der Dünnschicht-Technologie bekannten Verfahren herstellbar, aber doch relativ kompliziert, da die Kontakte beiden Ladungsträgertyps mittels geeigneter Strukturierungsverfahren voneinander getrennt, verschachtelt, hergestellt werden müssen. Das Verfahren für die Herstellung einer einseitig kontaktierten Dünnschicht-Solarzellen-Anordnung umfasst auch einen Hochtemperaturschritt zur Kristallisation einer amorphen Silizium-Schicht in eine polykristalline.In Solar Energy 77 (2004) 857-863, MA Green et al. Describe a point contact scheme for a single-sidedly contacted silicon-based thin-film solar cell in superstrate configuration. Although the one-sided contacted layer arrangement can be produced with methods known from thin-film technology, it is relatively complicated, since the contacts of the two charge carrier types have to be separated, interleaved and manufactured by suitable structuring methods. The method for producing a single-sided contacted thin-film solar cell assembly also includes a high-temperature step of crystallizing an amorphous silicon layer into a polycrystalline one.

Bei der in US 4 395 583 A beschriebenen Anordnung für einen optimierten Rückseitenkontakt ist die p+-Schicht eines p-p+-Übergangs mit Löchern versehen. Auf dieser p+-Schicht ist eine - ebenfalls mit Mikrolöchern versehene - Metalloxidschicht angeordnet. Auf diese Schicht wird Aluminium aufgebracht, so dass elektrische Kontakte mit der p+-Schicht gebildet werden.At the in US 4,395,583 A described arrangement for an optimized back contact, the p + layer of a pp + junction is provided with holes. On this p + layer is a - also provided with microholes - Metalloxidschicht arranged. Aluminum is deposited on this layer to form electrical contacts with the p + layer.

Eine Solarzelle mit einer transparenten Frontelektrode und einer Fensterschicht, einer Absorberschicht sowie einer rückseitigen Elektrode auf einem leitfähigen Substrat ist in US 2009 / 0 301 543 A1 offenbart. Die Solarzelle weist außerdem eine Vielzahl an Kontaktlöchern in dem Substrat auf, die u.a. auch von dem Substrat durch eine isolierende Schicht elektrisch getrennt sein können. Die Kontaktlöcher können auch zur Kontaktierung von einer Frontelektrode einer Zelle mit der rückseitigen Elektrode einer benachbarten Zelle dienen.A solar cell having a transparent front electrode and a window layer, an absorber layer and a backside electrode on a conductive substrate is shown in FIG US 2009/0 301 543 A1 disclosed. The solar cell also has a plurality of contact holes in the substrate, which may also be electrically separated from the substrate by an insulating layer. The contact holes may also serve to contact a front electrode of a cell with the back electrode of an adjacent cell.

US 2007 / 0 295 399 A1 offenbart eine Solarzelle, in der eine Absorberschicht auf beiden Seiten mit einer Passivierungsschicht versehen ist. In der rückseitigen Passivierungsschicht wird durch erste Punktkontakte mit einem, der Absorberschicht entgegengesetzten, Leitfähigkeitstyp ein erster Kontakt gebildet. Neben diesem wird, ebenfalls durch Punktkontakte, ein zweiter Kontakt gebildet, der elektrisch von dem ersten Kontakt isoliert ist. Die Punktkontakte werden durch mit Metall befüllte Löcher in der Passivierungsschicht gebildet. US 2007/0 295 399 A1 discloses a solar cell in which an absorber layer is provided on both sides with a passivation layer. In the back passivation layer, a first contact is formed by first point contacts having a conductivity type opposite to the absorber layer. In addition to this, also by point contacts, a second contact is formed, which is electrically isolated from the first contact. The point contacts are formed by metal-filled holes in the passivation layer.

Versetzte Kontaktgitter eingebettet zwischen PN-Übergängen einer Mehrfachsolarzelle offenbart US 2012 / 0 060 908 A1 . Die Kontaktgitter bilden dabei eine Kombination aus isolierender und serieller elektrischer Verbindung zwischen den benachbarten Übergängen. Sie sind dabei als Punktkontakte in Verbindung mit leitfähigen Schichten ausgebildet.Staggered contact gratings embedded between PN junctions of a multiple solar cell disclosed US 2012/0 060 908 A1 , The contact grid thereby form a combination of insulating and serial electrical connection between the adjacent junctions. They are designed as point contacts in conjunction with conductive layers.

Aufgabe der Erfindung ist es nun, eine weitere Lösung für ein beidseitig kontaktiertes Halbleiter-Bauelement mit einer im Vergleich zum Stand der Technik verbesserten Schichtanordnung für die Rückseitenkontaktierung anzugeben, wodurch die Oberflächen der aktiven Schichten des Halbleiter-Bauelements passiviert sind und gleichzeitig gute optische Eigenschaften gewährleistet werden. Außerdem soll der Rückseitenkontakt für die Prozessierung bestimmter Halbleiter-Bauelemente bis mindestens 1414 °C temperaturstabil sein. Weiterhin soll ein entsprechendes Verfahren zur Herstellung eines solchen Halbleiter-Bauelements angegeben werden.The object of the invention is now to provide a further solution for a semiconductor device contacted on both sides with a layer arrangement which is improved in comparison with the prior art for the back contact, whereby the surfaces of the active layers of the semiconductor device are passivated and at the same time ensures good optical properties become. In addition, the back contact for the processing of certain semiconductor devices to be at least 1414 ° C temperature stable. Furthermore, a corresponding method for producing such a semiconductor device is to be specified.

Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche 1 und 11 gelöst.The object is solved by the features of independent claims 1 and 11.

Dabei sind bei einem Halbleiter-Bauelement gemäß dem Stand der Technik, aufweisend auf einem Substrat mindestens eine Kontaktschicht für Ladungsträger eines Leitfähigkeitstyps als rückseitige Elektrode, auf der mindestens eine aktive Halbleiterschicht und eine vorderseitige Elektrode angeordnet sind, und zwischen rückseitiger Elektrode und der mindestens einen aktiven Halbleiterschicht mindestens eine Zwischenschicht angeordnet ist, erfindungsgemäß mindestens zwei elektrisch isolierende dielektrische Zwischenschichten und zwischen diesen angeordnet mindestens eine elektrisch leitfähige Schicht aufgebracht, wobei die elektrisch isolierenden dielektrischen Schichten zueinander versetzt angeordnete Kontaktöffnungen aufweisen, so dass die rückseitige Elektrode, die ganzflächig ausgebildet ist, und die mindestens eine aktive Halbleiterschicht elektrisch leitend verbunden sind. In this case, in a semiconductor device according to the prior art, having on a substrate at least one contact layer for charge carriers of a conductivity type as the backside electrode on which at least one active semiconductor layer and a front-side electrode are arranged, and between the back electrode and the at least one active Semiconductor layer is arranged at least one intermediate layer, according to the invention at least two electrically insulating dielectric intermediate layers and disposed therebetween applied at least one electrically conductive layer, wherein the electrically insulating dielectric layers staggered contact openings have, so that the rear electrode, which is formed over the entire surface, and the at least one active semiconductor layer are electrically conductively connected.

Ein derartiges Schichtsystem verhindert die Diffusion von Verunreinigungen aus beispielsweise der rückseitigen Elektrode in die mindestens eine aktive Halbleiterschicht und passiviert die rückseitige Oberfläche der mindestens einen aktiven Halbleiterschicht und gewährleistet gleichzeitig gute optische Eigenschaften durch seine Eigenschaften als Bragg-Reflektor. Durch die Bildung eines Rückseitenfeldes in der Schichtanordnung wird auch der elektrische Rückkontakt verbessert. Der Einsatz eines solchen Schichtsystems ist für Halbleiter-Bauelemente unterschiedlichster Funktion möglich, insbesondere in solchen, in denen die genannten Eigenschaften gewährleistet werden sollen.Such a layer system prevents the diffusion of impurities from, for example, the backside electrode into the at least one active semiconductor layer and passivates the back surface of the at least one active semiconductor layer while ensuring good optical properties through its properties as a Bragg reflector. The formation of a rear side field in the layer arrangement also improves the electrical back contact. The use of such a layer system is possible for semiconductor components of various functions, in particular in those in which the properties mentioned are to be ensured.

Bezüglich der zwischen den beiden dielektrischen Schichten angeordneten elektrisch leitfähigen Schicht ist vorgesehen, diese aus einem höher dotierten Halbleitermaterial als für die mindestens eine aktive Halbleiterschicht zu bilden, wobei die Dotierung zwischen 1 × 1019 cm-3 und 1 × 1021 cm-3 liegt und die Schichtdicke der leitfähigen Schicht zwischen 50 nm und 100 nm beträgt. Die hochdotierte Halbleiterschicht trägt zur Qualitätsverbesserung der rückseitigen Kontaktschicht bei.With regard to the electrically conductive layer arranged between the two dielectric layers, provision is made for them to be formed from a semiconductor layer which has a higher doping than for the at least one active semiconductor layer, the doping being between 1 × 10 19 cm -3 and 1 × 10 21 cm -3 and the layer thickness of the conductive layer is between 50 nm and 100 nm. The highly doped semiconductor layer contributes to the quality improvement of the back contact layer.

Die folgenden Ausführungsformen der Erfindung betreffen die einzelnen Schichten im Halbleiter-Bauelement.The following embodiments of the invention relate to the individual layers in the semiconductor device.

So ist vorgesehen, dass die mindestens eine aktive Halbleiterschicht aus kristallinem Silizium gebildet ist. Bevorzugt sei hierfür eine beispielsweise mittels PECVD oder Elektrodenstrahlverdampfung aufgebrachte und anschließend mittels Flüssigphasenkristallisation erzeugte Si-Schicht genannt. Die Dicke der mindestens einen aktiven Halbleiterschicht beträgt zwischen 5 µm und 40 µm.It is thus provided that the at least one active semiconductor layer is formed from crystalline silicon. Preferred for this purpose is an Si layer applied, for example, by means of PECVD or electrode beam evaporation and subsequently produced by liquid-phase crystallization. The thickness of the at least one active semiconductor layer is between 5 μm and 40 μm.

In anderen Ausführungsformen sind das Substrat aus Glas und die rückseitige Elektrode aus einem hochschmelzenden Metall gebildet oder das Substrat und die rückseitige Elektrode sind durch eine Metallfolie ersetzt.In other embodiments, the substrate is made of glass and the back electrode is formed of a refractory metal or the substrate and the back electrode are replaced by a metal foil.

Für die rückseitige Elektrode ist vorgesehen, diese aus einem hochschmelzenden Metall, vorzugsweise Molybdän, zu bilden. Ihre Schichtdicke soll zwischen 100 nm und 1 µm betragen.For the rear electrode is provided to form these from a refractory metal, preferably molybdenum. Their layer thickness should be between 100 nm and 1 μm.

Weitere Ausführungsformen betreffen die mindestens zwei dielektrischen Schichten, die aus SiOx oder SiNx oder Siliziumoxynitrid (SiOxNy) oder Al2O3 oder Siliziumkarbid (SiCx) gebildet sind. Die Schichtdicke der mindestens zwei dielektrischen Schichten beträgt jeweils zwischen 50 nm und 400 nm.Further embodiments relate to the at least two dielectric layers which are formed from SiOx or SiN x or silicon oxynitride (SiO x N y ) or Al 2 O 3 or silicon carbide (SiC x ). The layer thickness of the at least two dielectric layers is in each case between 50 nm and 400 nm.

In Ausführungsformen - betreffend die zueinander versetzten Kontaktöffnungen in den mindestens zwei dielektrischen Schichten - ist vorgesehen, diese punkt- oder linienförmig auszubilden. Die Kontaktöffnungen weisen einen typischen Abstand zueinander von 0,5 µm bis 500 µm auf sowie entsprechend einen Durchmesser von 50 nm bis 50 µm bzw. eine Breite von 50 nm bis 50 µm.In embodiments - concerning the mutually offset contact openings in the at least two dielectric layers - is provided to form them point or line-shaped. The contact openings have a typical distance from one another of 0.5 .mu.m to 500 .mu.m and correspondingly a diameter of 50 nm to 50 .mu.m and a width of 50 nm to 50 .mu.m.

Weiterhin ist in einer Ausführungsform die dem Substrat abgewandte Oberfläche der mindestens einen aktiven Halbleiterschicht texturiert. Dies dient der verbesserten Einkopplung von Licht in die aktive Halbleiterschicht.Furthermore, in one embodiment, the surface facing away from the substrate of the at least one active semiconductor layer is textured. This serves for the improved coupling of light into the active semiconductor layer.

Mit den Merkmalen der Erfindung lässt sich besonders vorteilhaft eine beidseitig kontaktierte Silizium-Dünnschicht-Solarzelle in Substratkonfiguration ausbilden. Diese Silizium-Dünnschicht-Solarzelle kann dann beispielsweise eine aktive Halbleiterschicht aus flüssigphasenkristallisiertem Silizium eines Leitungstyps aufweisen, die die Absorberschicht bildet, und eine zweite aktive Halbleiterschicht aus Silizium mit einem zur Absorberschicht entgegengesetzten Leitungstyp, die die Emitterschicht bildet. Die rückseitige Elektrode ist eine hochtemperaturbeständige leitfähige Schicht und die vorderseitige Elektrode aus einem transparenten leitfähigen Material gebildet. Zur Verbesserung des Lichteinfangs kann die dem Substrat abgewandte Oberfläche der Absorberschicht texturiert sein.With the features of the invention, it is particularly advantageous to form a silicon thin-film solar cell in substrate configuration contacted on both sides. This silicon thin film solar cell may then comprise, for example, an active semiconductor layer of liquid phase crystallized silicon of a conductivity type constituting the absorber layer and a second active semiconductor layer of silicon having a conductivity type opposite to the absorber layer forming the emitter layer. The backside electrode is a high temperature resistant conductive layer and the front side electrode is formed of a transparent conductive material. To improve the light capture, the surface of the absorber layer facing away from the substrate may be textured.

Auch für Multi-Junction-Solarzellen kann die beschriebene Schichtanordnung aus ganzflächig ausgebildeter rückseitiger Elektrode und zwei elektrisch isolierenden dielektrischen Zwischenschichten, zwischen denen mindestens eine elektrisch leitfähige Schicht angeordnet ist, wobei die elektrisch isolierenden dielektrischen Schichten zueinander versetzt angeordnete Kontaktöffnungen aufweisen, angewendet werden. Dabei ist die Bottom-Zelle eine Si-basierte Dünnschichtzelle, die Top-Zelle kann dann beispielsweise wiederum eine Silizium-Solarzelle sein, aber auch eine Perovskit-Solarzelle.For multi-junction solar cells as well, the layer arrangement described can be made of all-over formed back electrode and two electrically insulating dielectric intermediate layers, between which at least one electrically conductive layer is arranged, wherein the electrically insulating dielectric layers have mutually staggered contact openings. The bottom cell is a Si-based thin-film cell, the top cell can then For example, again be a silicon solar cell, but also a perovskite solar cell.

Das Verfahren zur Herstellung eines erfindungsgemäßen Halbleiter-Bauelements weist die folgenden Verfahrensschritte auf: Aufbringen einer rückseitigen ganzflächigen Elektrodenschicht auf ein Substrat, danach Herstellen einer ersten elektrisch isolierenden dielektrischen Schicht mit Kontaktöffnungen bis zur darunter liegenden rückseitigen Elektrode, Aufbringen einer elektrisch leitfähigen Schicht auf die erste elektrisch isolierende dielektrische Schicht, anschließendes Herstellen einer zweiten elektrisch isolierenden dielektrischen Schicht mit Kontaktöffnungen bis zur darunter liegenden leitfähigen Schicht, wobei die Kontaktöffnungen in den beiden dielektrischen Schichten zueinander versetzt angeordnet sind, dann Herstellen mindestens einer aktiven Halbleiterschicht und abschließendes Aufbringen einer vorderseitigen Elektrode.The method for producing a semiconductor component according to the invention comprises the following method steps: application of a back-side full-area electrode layer to a substrate, then producing a first electrically insulating dielectric layer with contact openings to the underlying back electrode, applying an electrically conductive layer to the first electrically insulating dielectric layer, then producing a second electrically insulating dielectric layer having contact openings to the underlying conductive layer, wherein the contact openings in the two dielectric layers are staggered, then producing at least one active semiconductor layer and finally applying a front-side electrode.

Dabei kann das Aufbringen der ganzflächigen rückseitigen Elektrodenschicht mittels PVD (physical vapour deposition - physikalische Gasphasenabscheidung) erfolgen. Die erste dielektrische Schicht wird darauf mittels PECVD (plasma enhanced chemical vapour deposition - plasmaunterstützte chemische Gasphasenabscheidung) oder wiederum mittels PVD bei einer Depositionstemperatur im Bereich von 200 °C bis 600 °C aufgebracht. Wie in Ausführungsformen der Erfindung vorgesehen, wird als Material für die erste dielektrische Schicht SiOx oder SiNx oder SiOxNy oder Al2O3 oder SiCx verwendet und in einer Dicke zwischen 50 nm und 400 nm aufgebracht. Die nun folgende Kontaktöffnung, d.h. das Einbringen von punkt- oder linienförmigen Öffnungen in die erste dielektrische Schicht, kann mittels Laser, Photo- oder Nanoimprintlithographie oder durch Abscheiden von Partikeln auf der Oberfläche der rückseitigen Elektrodenschicht, d.h. vor dem Aufbringen der dielektrischen Schicht, erfolgen. Aber auch Druckverfahren wie Siebdruck und Inkjetdruck können zum Erzeugen der Kontaktöffnungen verwendet werden. Wie in weiteren Ausführungsformen vorgesehen, werden die punktförmigen Kontaktöffnungen mit einem Durchmesser von 50 nm bis 50 µm und einem Abstand zueinander von 0,5 µm bis 500 µm erzeugt und die linienförmigen Kontaktöffnungen mit einer Breite von 50 nm bis 50 µm und einem Abstand zueinander von 0,5 µm bis 500 µm. Danach erfolgt die Abscheidung der elektrisch leitfähigen Schicht mittels PECVD oder Elektronenstrahlver-dampfung bei Depositionstemperaturen zwischen 200 °C und 600 °C, für die insbesondere ein höher dotiertes Halbleitermaterial (z.B. auch Silizium) als für die mindestens eine aktive Halbleiterschicht verwendet wird, wobei die Dotierung zwischen 1 × 1019 cm-3 und 1 × 1021 cm-3 liegt und die Schichtdicke dieser leitfähigen Schicht zwischen 50 nm und 100 nm beträgt. Die Verfahrensschritte für das Aufbringen der zweiten dielektrischen Schicht und das Erzeugen der Kontaktöffnungen in dieser Schicht, die zu den Kontaktöffnungen der ersten dielektrischen Schicht versetzt sind, sind analog zu den für die erste dielektrische Schicht beschriebenen Verfahrensschritten. Nun erfolgt das Aufbringen einer Halbleiterschicht. Bezüglich der Halbleiterschicht ist in Ausführungsformen vorgesehen, dass für die Deposition der Halbleiterschicht zunächst eine Si-Schicht mit einer Dicke von 5 µm bis 40 µm mittels PECVD oder Elektronenstrahlverdampfung aufgebracht und anschließend kristallisiert wird. Die Kristallisation der Siliziumschicht erfolgt durch Flüssigphasenkristallisation mittels Laserstrahl an Luft oder im Vakuum oder in einem Inertgas oder mittels Elektronenstrahl im Vakuum. Hierfür sind deshalb hochtemperaturbeständige Schichten zwischen Substrat und Halbleiterschicht notwendig. Auf die zweite Halbleiterschicht, eine Emitterschicht mit zur ersten aktiven Halbleiterschicht entgegengesetztem Leitungstyp, wird eine vorderseitige Elektrodenschicht aus einem transparenten leitfähigen Oxid, beispielsweise Indium-Zinn-Oxid oder Zinkoxid, mittels PVD oder Verdampfung abgeschieden. Zusätzlich kann auch eine Gitter-Struktur als weiterer Bestandteil der vorderseitigen Elektrode aufgebracht werden.In this case, the application of the full-surface back electrode layer by means of PVD (physical vapor deposition - physical vapor deposition) take place. The first dielectric layer is deposited thereon by PECVD (Plasma Enhanced Chemical Vapor Deposition) or again by PVD at a deposition temperature in the range of 200 ° C to 600 ° C. As provided in embodiments of the invention, the material used for the first dielectric layer is SiOx or SiN x or SiO x N y or Al 2 O 3 or SiCx and deposited to a thickness between 50 nm and 400 nm. The following contact opening, ie the introduction of punctiform or linear openings into the first dielectric layer, can take place by means of laser, photo or nanoimprint lithography or by deposition of particles on the surface of the rear electrode layer, ie before the application of the dielectric layer. But also printing methods such as screen printing and inkjet printing can be used to produce the contact openings. As provided in further embodiments, the punctiform contact openings are produced with a diameter of 50 nm to 50 microns and a distance from each other of 0.5 microns to 500 microns and the line-shaped contact openings with a width of 50 nm to 50 microns and a distance from each other 0.5 μm to 500 μm. Thereafter, the deposition of the electrically conductive layer by means of PECVD or electron beam evaporation at deposition temperatures between 200 ° C and 600 ° C, for which in particular a higher doped semiconductor material (eg silicon) is used as for the at least one active semiconductor layer, wherein the doping is between 1 × 10 19 cm -3 and 1 × 10 21 cm -3 and the layer thickness of this conductive layer is between 50 nm and 100 nm. The method steps for applying the second dielectric layer and producing the contact openings in this layer, which are offset from the contact openings of the first dielectric layer, are analogous to the method steps described for the first dielectric layer. Now, the application of a semiconductor layer takes place. With regard to the semiconductor layer, it is provided in embodiments that, for the deposition of the semiconductor layer, an Si layer with a thickness of 5 μm to 40 μm is first applied by means of PECVD or electron beam evaporation and then crystallized. The crystallization of the silicon layer is carried out by liquid phase crystallization by means of laser beam in air or in vacuum or in an inert gas or by means of electron beam in a vacuum. For this reason, therefore, high-temperature resistant layers between the substrate and the semiconductor layer are necessary. On the second semiconductor layer, an emitter layer having a conductivity type opposite to the first active semiconductor layer, a front-side electrode layer made of a transparent conductive oxide, for example indium tin oxide or zinc oxide, is deposited by PVD or evaporation. In addition, a grid structure can also be applied as a further component of the front-side electrode.

In einer Ausführungsform ist vorgesehen, nach dem Aufbringen der vorderseitigen Elektrode die rückseitige Elektrode freizulegen.In one embodiment, it is provided to expose the back-side electrode after the application of the front-side electrode.

Mit dem erfindungsgemäßen Verfahren ist es nun auch möglich, ein Halbleiter-Bauelement basierend auf flüssigphasenkristallisiertem Silizium als eine aktive Halbleiterschicht auch zweiseitig zu kontaktieren, wodurch das Verfahren einfacher handhabbar und kostengünstiger wird. Die versetzte Positionierung der Öffnungen in den beiden dielektrischen Schichten erfordert weniger Genauigkeit beim Einbringen der Öffnungen, die verwendeten Materialien erlauben auch Verfahrensschritte bei hohen Temperaturen.With the method according to the invention, it is now also possible to contact a semiconductor component based on liquid-phase crystallized silicon as an active semiconductor layer on two sides, which makes the method easier to handle and less expensive. The staggered positioning of the openings in the two dielectric layers requires less accuracy in introducing the openings, the materials used also allow process steps at high temperatures.

Die Erfindung wird in einem Ausführungsbeispiel anhand der Figuren beschrieben.The invention will be described in an embodiment with reference to FIGS.

Dabei zeigen

  • 1 eine schematische Darstellung einer erfindungsgemäßen Silizium-Dünnschicht-Solarzelle in Substratkonfiguration;
  • 2 eine Draufsicht auf eine mögliche Verteilung von Punktkontakten in den beiden dielektrischen Schichten;
  • 3 eine Draufsicht auf eine mögliche Verteilung von linienförmigen Kontakten in den beiden dielektrischen Schichten.
Show
  • 1 a schematic representation of a silicon thin-film solar cell according to the invention in substrate configuration;
  • 2 a plan view of a possible distribution of point contacts in the two dielectric layers;
  • 3 a plan view of a possible distribution of linear contacts in the two dielectric layers.

In der 1 ist schematisch eine Silizium-Dünnschicht-Solarzelle in Substratkonfiguration gezeigt, wobei die Absorberschicht 7 aus n-Typ flüssigphasenkristallisiertem Silizium (Schichtdicke 15 µm) und die benachbarte Hetero-Emitterschicht nicht dargestellt - aus einer intrinsischen und einer p-leitenden amorphen wasserstoffhaltigen Siliziumschicht (Schichtdicke der intrinsischen Schicht 5 nm, der p-leitenden Schicht 10 nm) gebildet ist. Die rückseitige Elektrode 2, also angeordnet auf einem Glassubstrat 1, ist eine hochtemperaturbeständige leitfähige Schicht und aus Molybdän in einer Dicke von 400 nm gebildet. Zwischen rückseitiger Elektrode 2 und Absorberschicht 7 sind zwei elektrisch isolierende dielektrische Zwischenschichten 3, 5 mit einer Dicke von jeweils 150 nm und zwischen diesen eine hochdotierte n-leitende Si-Halbleiterschicht 4 mit einer Dicke von 50 nm angeordnet. Die zur Molybdänschicht 2 benachbarte Zwischenschicht 3 ist aus SiO2 gebildet, die zur flüssigphasenkristallisierten Silizium-Absorberschicht 7 benachbarte Zwischenschicht 5 ebenfalls aus SiO2. Die hochdotierte Halbleiterschicht 4 ist in diesem Ausführungsbeispiel eine n++dotierte kristalline 50 nm dicke Siliziumschicht, die ebenfalls durch Flüssigphasenkristallisation - in demselben Kristallisationsschritt wie die Absorberschicht - erzeugt ist. Die beiden isolierenden dielektrischen Zwischenschichten 3, 5 weisen zueinander versetzte Löcher mit einem Durchmesser von 1 µm auf, die Kontaktöffnungen 6 bilden und einen Ladungstransport zwischen der rückseitigen Mo-Elektrode 2 und der n-Typ flüssigphasenkristallisierten Silizium-Absorberschicht 7 gewährleisten. Auf der Hetero-Emitterschicht ist eine vorderseitige Elektrodenschicht - ebenfalls nicht dargestellt - aus einem transparenten leitenden Oxid (TCO), beispielsweise aus Indium-Zinn-Oxid (ITO), und mit einer Dicke von 80 nm angeordnet. Optional kann zusätzlich ein metallisches Elektrodengitter auf der ITO-Schicht angeordnet sein (nicht dargestellt). Außerdem kann die dem Glassubstrat 1 abgewandte Oberfläche der Absorberschicht 7 eine Textur zur Verbesserung des Lichteinfangs aufweisen (ebenfalls nicht dargestellt).In the 1 schematically is a silicon thin film solar cell in substrate configuration shown, wherein the absorber layer 7 of n-type liquid-phase crystallized silicon (layer thickness 15 microns) and the adjacent hetero emitter layer not shown - from an intrinsic and a p-type amorphous hydrogen-containing silicon layer (layer thickness of the intrinsic layer 5 nm, the p-type layer 10 nm) is formed. The back electrode 2 , so arranged on a glass substrate 1 , is a high-temperature-resistant conductive layer and formed of molybdenum in a thickness of 400 nm. Between back electrode 2 and absorber layer 7 are two electrically insulating dielectric interlayers 3 . 5 each with a thickness of 150 nm and between them a highly doped n-type Si semiconductor layer 4 arranged with a thickness of 50 nm. The to the molybdenum layer 2 adjacent intermediate layer 3 is formed of SiO 2 , which is the liquid phase crystallized silicon absorber layer 7 adjacent intermediate layer 5 also made of SiO 2 . The highly doped semiconductor layer 4 In this embodiment, an n ++ doped crystalline 50 nm thick silicon layer is also produced by liquid-phase crystallization in the same crystallization step as the absorber layer. The two insulating dielectric interlayers 3 . 5 have mutually offset holes with a diameter of 1 micron, the contact openings 6 form and charge transport between the back Mo electrode 2 and the n-type liquid phase crystallized silicon absorber layer 7 guarantee. On the hetero emitter layer, a front electrode layer, not shown, is formed of a transparent conductive oxide (TCO), such as indium tin oxide (ITO), and of a thickness of 80 nm. Optionally, a metallic electrode grid may additionally be arranged on the ITO layer (not shown). In addition, the glass substrate 1 opposite surface of the absorber layer 7 have a texture for improving light trapping (also not shown).

Die Herstellung der beschriebenen Silizium-Dünnschicht-Solarzellen-Anordnung erfolgt mit den folgenden Verfahrensschritten:The production of the described silicon thin-film solar cell arrangement is carried out with the following method steps:

Auf einem Glassubstrat 1 wird zunächst die rückseitige Elektrode 2 aus Molybdän mittels PVD aufgebracht. Anschließend wird die erste dielektrische Schicht 3 aus SiO2 bei einer Depositionstemperatur von 200 bis 600 °C aufgebracht. In diese Schicht 3 werden nun punktförmige Öffnungen 6 eingebracht, die einen Durchmesser von 1 µm und einen Abstand zueinander von 100 µm aufweisen. Darauf wird eine leitfähige Schicht 4 mittels PVD abgeschieden, die in diesem Ausführungsbeispiel eine hochdotierte n++-Siliziumschicht ist. Auf diese Schicht 4 wird die zweite dielektrische Schicht 5 aus SiO2 aufgebracht, in die ebenfalls mittels Laser punktförmige Öffnungen 6 eingebracht werden. Dies erfolgt analog zu den Verfahrensschritten, wie sie bereits für die erste dielektrische Schicht 3 beschrieben worden sind. Zu beachten ist hierbei, dass die Öffnungen 6 in der ersten dielektrischen Schicht 3 und die Öffnungen 6 in der zweiten dielektrischen Schicht 5 zueinander versetzt sind, so dass eine Querleitung der Ladungsträger in der hochdotierten Siliziumschicht 4 gewährleistet wird und die rückseitige Elektrodenschicht 2 mit der Absorberschicht 7 der Silizium-Dünnschicht-Solarzellen-Anordnung elektrisch leitend verbunden ist. Für die Erzeugung der n-leitenden kristallinen Siliziumschicht als Absorberschicht 7 wird zunächst eine Siliziumschicht mittels PECVD aufgebracht und anschließend mittels Laser einer Flüssigphasenkristallisation unterzogen. Dabei vermindern die Zwischenschichten 3, 5 die Diffusion von Verunreinigungen aus der rückseitigen Elektrode 2 in die Absorberschicht 7. Auf die n-leitende kristalline Siliziumschicht 7 wird die Hetero-Emitterschicht, aufweisend eine intrinsische und eine p-leitende amorphe wasserstoffhaltige Siliziumschicht, mittels PECVD (mit Dicken von 5 und 10 nm entsprechend) aufgebracht. Für die vorderseitige Elektrode wird auf der Hetero-Emitterschicht mittels PVD Indium-Zinn-Oxid aufgebracht. Optional kann die vorderseitige Elektrode ein zusätzliches Elektrodengitter aufweisen. Die Dicke der ITO-Schicht beträgt in diesem Ausführungsbeispiel 80 nm. Ist eine texturierte Oberfläche der Silizium-Dünnschicht-Solarzelle an der lichteinfallenden Seite vorgesehen, wird zunächst die Absorberschicht 7 mittels anisotropen Ätzens strukturiert (z.B. nasschemisch oder trocken mittels Plasma) und die nachfolgenden Schichten werden strukturkonform abgeschieden. Die Freilegung der rückseitigen Elektrode erfolgt mittels Laserabtrag oder Rückätzen (z.B. mittels reaktivem lonenätzen mit O2 und SF6) durch die Schichten hindurch bis zur Mo-Schicht.On a glass substrate 1 First, the backside electrode 2 made of molybdenum by PVD. Subsequently, the first dielectric layer 3 made of SiO 2 at a deposition temperature of 200 to 600 ° C. In this layer 3 become punctiform openings 6 introduced, which have a diameter of 1 micron and a distance of 100 microns. It becomes a conductive layer 4 deposited by PVD, which in this embodiment is a highly doped n ++ silicon layer. On this layer 4 becomes the second dielectric layer 5 made of SiO 2 applied, in which likewise by means of laser punctiform openings 6 be introduced. This takes place analogously to the method steps as already described for the first dielectric layer 3 have been described. It should be noted that the openings 6 in the first dielectric layer 3 and the openings 6 in the second dielectric layer 5 offset from each other, so that a transverse line of the charge carriers in the highly doped silicon layer 4 is guaranteed and the back electrode layer 2 with the absorber layer 7 the silicon thin-film solar cell assembly is electrically connected. For the production of the n-type crystalline silicon layer as absorber layer 7 First, a silicon layer is applied by means of PECVD and then subjected to liquid phase crystallization by means of a laser. At the same time, the intermediate layers reduce 3 . 5 the diffusion of impurities from the back electrode 2 in the absorber layer 7 , On the n-type crystalline silicon layer 7 For example, the hetero emitter layer comprising an intrinsic and a p-type amorphous hydrogen-containing silicon layer is deposited by PECVD (corresponding to 5 and 10 nm thicknesses). For the front electrode, indium tin oxide is applied to the hetero emitter layer by PVD. Optionally, the front-side electrode may have an additional electrode grid. The thickness of the ITO layer is 80 nm in this embodiment. When a textured surface of the silicon thin-film solar cell is provided on the light incident side, the absorber layer first becomes 7 structured by anisotropic etching (eg wet-chemically or dry by means of plasma) and the subsequent layers are deposited in accordance with the structure. The exposure of the rear electrode is carried out by means of laser ablation or back etching (eg by means of reactive ion etching with O 2 and SF 6 ) through the layers to the Mo layer.

Den 2 und 3 ist jeweils eine mögliche Anordnung von punkt- und linienförmigen Anordnungen der Kontaktöffnungen in den beiden dielektrischen Schichten zu entnehmen. Dargestellt ist in beiden Fällen eine periodische Anordnung der Kontaktöffnungen in jeder dielektrischen Schicht (dunkler ausgefüllte Kreise bzw. Linien sind der zur rückseitigen Elektrode benachbart angeordneten dielektrischen Schicht zuzuordnen, heller ausgefüllte der oberen dielektrischen Schicht), die aber - wie bereits beschrieben - _zueinander einen Versatz aufweisen. Eine dargestellte periodische Anordnung ist aber nicht zwangsläufig für die Erfindung.The 2 and 3 In each case a possible arrangement of point and line-shaped arrangements of the contact openings in the two dielectric layers can be seen. In both cases, a periodic arrangement of the contact openings in each dielectric layer is shown (darker circles or lines are assigned to the dielectric layer adjacent to the back electrode, lighter filled the upper dielectric layer), but - as already described - an offset to one another exhibit. An illustrated periodic arrangement is not necessarily for the invention.

Bisher sind nur einseitig kontaktierte Solarzellen auf der Basis von flüssigphasenkristallisiertem Silizium bekannt. Mit der erfindungsgemäßen Lösung lässt sich eine technologisch weniger aufwendige Solarzelle realisieren, da das beschriebene Schichtsystem aus mindestens zwei dielektrischen Schichten mit zwischenliegender hochleitender Schicht und in den dielektrischen Schichten zueinander versetzt angeordneten Kontaktöffnungen sowohl eine gute Passivierung der Absorberschicht, einen guten elektrischen Kontakt und eine Verringerung der Defekte durch Verminderung von Verunreinigungen aus der Mo-Schicht als auch gute elektrische Eigenschaften gewährleistet. Die erfindungsgemäße Anordnung ermöglicht eine Serienverschaltung, wie sie bei Dünnschicht-Bauelementen üblich ist, und benötigt keine verschachtelten Strukturen.So far, only unilaterally contacted solar cells based on liquid-phase crystallized silicon are known. With the solution according to the invention, a technologically less expensive solar cell can be realized, since the described layer system comprising at least two dielectric layers with interposed highly conductive layer and in the dielectric layers staggered contact openings both a good passivation of the absorber layer, a good electrical contact and a reduction of Defects caused by reduction of impurities from the Mo layer as well as good electrical properties. The arrangement according to the invention enables series connection, as is usual in thin-film components, and does not require interlaced structures.

Claims (17)

Halbleiter-Bauelement mit vorder- und rückseitiger Elektrode (2), aufweisend auf einem Substrat (1) mindestens eine Kontaktschicht für Ladungsträger eines Leitfähigkeitstyps als rückseitige Elektrode (2), auf der mindestens eine aktive Halbleiterschicht (7) und eine vorderseitige Elektrode angeordnet sind, und zwischen rückseitiger Elektrode (2) und der mindestens einen aktiven Halbleiterschicht (7) mindestens eine Zwischenschicht (3, 5) angeordnet ist, dadurch gekennzeichnet, dass zwischen rückseitiger Elektrode (2) und der mindestens einen aktiven Halbleiterschicht (7) mindestens eine erste (3) und eine zweite (5) elektrisch isolierende dielektrische Zwischenschicht und zwischen diesen angeordnet mindestens eine elektrisch leitfähige Schicht (4) angeordnet sind und wobei die zwei elektrisch isolierenden dielektrischen Schichten (3, 5) Kontaktöffnungen (6) aufweisen und wobei die Kontaktöffnungen (6) der zweiten elektrisch isolierenden dielektrischen Schicht (5) versetzt angeordnet sind zu denen der ersten elektrisch isolierenden dielektrischen Schicht (3), so dass eine Diffusion von Verunreinigungen aus der rückseitigen Elektrode (2) in die aktive Halbleiterschicht (7) vermindert ist und so dass die rückseitige Elektrode (2), die ganzflächig ausgebildet ist, und die mindestens eine aktive Halbleiterschicht (7) elektrisch leitend verbunden sind und wobei die elektrisch leitfähige Schicht (4) aus einem höher dotierten Halbleiter als die mindestens eine aktive Halbleiterschicht (7) gebildet ist und die Dotierung zwischen 1 × 1019 cm-3 und 1 × 1021 cm-3 liegt.Semiconductor device having front and rear electrodes (2), comprising on a substrate (1) at least one contact layer for charge carriers of a conductivity type as the rear electrode (2), on which at least one active semiconductor layer (7) and a front-side electrode are arranged, and at least one intermediate layer (3, 5) is arranged between the rear electrode (2) and the at least one active semiconductor layer (7), characterized in that between the rear electrode (2) and the at least one active semiconductor layer (7) at least one first ( 3) and a second (5) electrically insulating dielectric interlayer and arranged between them at least one electrically conductive layer (4) are arranged and wherein the two electrically insulating dielectric layers (3, 5) contact openings (6) and wherein the contact openings (6 ) of the second electrically insulating dielectric layer (5) offset ordered to those of the first electrically insulating dielectric layer (3), so that a diffusion of impurities from the back electrode (2) is reduced in the active semiconductor layer (7) and so that the rear electrode (2), which is formed over the entire surface , and the at least one active semiconductor layer (7) are electrically conductively connected, and wherein the electrically conductive layer (4) is formed of a more highly doped semiconductor than the at least one active semiconductor layer (7) and the doping is between 1 × 10 19 cm -3 and 1 × 10 21 cm -3 . Halbleiter-Bauelement nach Anspruch 1, dadurch gekennzeichnet, dass die mindestens eine aktive Halbleiterschicht (7) aus kristallinem Silizium gebildet ist.Semiconductor device according to Claim 1 , characterized in that the at least one active semiconductor layer (7) is formed of crystalline silicon. Halbleiter-Bauelement nach Anspruch 2, dadurch gekennzeichnet, dass die kristalline Siliziumschicht (7) mittels Flüssigphasenkristallisation erzeugt ist und eine Dicke zwischen 5 µm und 40 µm aufweist.Semiconductor device according to Claim 2 , characterized in that the crystalline silicon layer (7) is produced by means of liquid-phase crystallization and has a thickness of between 5 μm and 40 μm. Halbleiter-Bauelement nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat aus Glas (1) und die rückseitige Elektrode (2) aus einem hochschmelzenden Metall gebildet sind.Semiconductor device according to Claim 1 , characterized in that the substrate of glass (1) and the backside electrode (2) are formed of a refractory metal. Halbleiter-Bauelement nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat (1) und die rückseitige Elektrode (2) durch eine Metallfolie ersetzt sind.Semiconductor device according to Claim 1 , characterized in that the substrate (1) and the backside electrode (2) are replaced by a metal foil. Halbleiter-Bauelement nach Anspruch 1, dadurch gekennzeichnet, dass die mindestens zwei dielektrischen Schichten (3, 5) aus SiOx oder SiNx oder SiOxNy oder Al2O3 oder SiCx gebildet sind.Semiconductor device according to Claim 1 , characterized in that the at least two dielectric layers (3, 5) of SiO x or SiN x or SiO x N y or Al 2 O 3 or SiCx are formed. Halbleiter-Bauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Schichtdicke der mindestens zwei dielektrischen Schichten (3, 5) jeweils zwischen 50 nm und 400 nm beträgt.Semiconductor device according to Claim 1 , characterized in that the layer thickness of the at least two dielectric layers (3, 5) is in each case between 50 nm and 400 nm. Halbleiter-Bauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Schichtdicke der elektrisch leitfähigen Schicht (4) zwischen 50 nm und 100 nm beträgt.Semiconductor device according to Claim 1 , characterized in that the layer thickness of the electrically conductive layer (4) is between 50 nm and 100 nm. Halbleiter-Bauelement nach Anspruch 1, dadurch gekennzeichnet, dass die zueinander versetzten Kontaktöffnungen (6) in den mindestens zwei dielektrischen Schichten (3, 5) punkt- oder linienförmig ausgebildet sind und einen typischen Abstand zueinander von 0,5 µm bis 500 µm aufweisen sowie entsprechend einen Durchmesser von 50 nm bis 50 µm bzw. eine Breite von 50 nm bis 50 µm.Semiconductor device according to Claim 1 , characterized in that the mutually offset contact openings (6) in the at least two dielectric layers (3, 5) are point or line-shaped and have a typical distance from each other of 0.5 microns to 500 microns and corresponding to a diameter of 50 nm to 50 microns and a width of 50 nm to 50 microns. Halbleiter-Bauelement nach Anspruch 1 und mindestens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiter-Bauelement als Silizium-Dünnschicht-Solarzelle in Substratkonfiguration ausgebildet ist.Semiconductor device according to Claim 1 and at least one of the preceding claims, characterized in that the semiconductor device is formed as a silicon thin-film solar cell in substrate configuration. Verfahren zur Herstellung eines Halbleiter-Bauelements gemäß Anspruch 1, aufweisend die folgenden Verfahrensschritte: - Aufbringen einer rückseitigen vollflächigen Elektrodenschicht (2) auf ein Substrat (1), - danach Herstellen einer ersten elektrisch isolierenden dielektrischen Schicht (3) mit Kontaktöffnungen (6) bis zur darunter liegenden rückseitigen Elektrode, - Aufbringen einer elektrisch leitfähigen Schicht (4) auf die erste elektrisch isolierende dielektrische Schicht (3), wobei die elektrisch leitfähige Schicht (4) aus einem höher dotierten Halbleiter als eine aktive Halbleiterschicht (7) gebildet ist und die Dotierung zwischen 1 × 1019 cm-3 und 1 × 1021 cm-3 liegt, - anschließendes Herstellen einer zweiten elektrisch isolierenden dielektrischen Schicht (5) mit Kontaktöffnungen (6) bis zur darunter liegenden leitfähigen Schicht (4), wobei die Kontaktöffnungen (6) der zweiten elektrisch isolierenden dielektrischen Schicht (5) versetzt angeordnet sind zu denen der ersten elektrisch isolierenden dielektrischen Schicht (3), so dass eine Diffusion von Verunreinigungen aus der rückseitigen Elektrode (2) in eine aktive Halbleiterschicht (7) vermindert ist, - dann Herstellen mindestens einer aktiven Halbleiterschicht (7) und - abschließendes Aufbringen einer vorderseitigen Elektrode.Method for producing a semiconductor device according to Claim 1 comprising the following method steps: applying a back-side full-area electrode layer (2) to a substrate (1), then producing a first electrically insulating dielectric layer (3) with contact openings (6) to the underlying back-side electrode, applying an electrical conductive layer (4) on the first electrically insulating dielectric layer (3), wherein the electrically conductive layer (4) of a higher doped semiconductor as an active semiconductor layer (7) is formed and the doping between 1 × 10 19 cm -3 and 1 × 10 21 cm -3 , - subsequently producing a second electrically insulating dielectric layer (5) with contact openings (6) to the underlying conductive layer (4), wherein the contact openings (6) of the second electrically insulating dielectric layer (5 ) are arranged offset to those of the first electrically insulating dielectric layer (3), so that e Ine diffusion of impurities from the back electrode (2) into an active semiconductor layer (7) is reduced, then producing at least one active semiconductor layer (7) and finally applying a front-side electrode. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass als Material für die beiden dielektrischen Schichten (3, 5) SiOx oder SiNx oder SiOxNy oder Al2O3 oder SiCx verwendet wird.Method according to Claim 11 , characterized in that as material for the two dielectric layers (3, 5) SiO x or SiN x or SiO x N y or Al 2 O 3 or SiC x is used. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die mindestens zwei dielektrischen Schichten (3, 5) jeweils mit einer Schichtdicke zwischen 50 nm und 400 nm aufgebracht werden.Method according to Claim 11 , characterized in that the at least two dielectric layers (3, 5) are each applied with a layer thickness between 50 nm and 400 nm. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass nach dem Aufbringen der vorderseitigen Elektrode die rückseitige Elektrode (2) freigelegt wird.Method according to Claim 11 , characterized in that after the application of the front-side electrode, the rear-side electrode (2) is exposed. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass für die Herstellung der aktiven Halbleiterschicht (7) zunächst eine dünne Si-Schicht mit einer Dicke von 5 µm bis 40 µm aufgebracht und anschließend durch Flüssigphasenkristallisation mittels Laserstrahl an Luft oder in einem Inertgas oder im Vakuum oder mittels Elektronenstrahl kristallisiert wird.Method according to Claim 11 , characterized in that for the preparation of the active semiconductor layer (7) first a thin Si layer having a thickness of 5 .mu.m to 40 .mu.m applied and then crystallized by liquid phase crystallization by means of laser beam in air or in an inert gas or in vacuo or by electron beam , Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Kontaktöffnungen (6) in den beiden elektrisch isolierenden dielektrischen Schichten (3, 5) punktförmig oder linienförmig mit einem Abstand zueinander von 0,5 µm bis 500 µm und einem Durchmesser oder einer Breite entsprechend von 50 nm bis 50 µm ausgeführt werden.Method according to Claim 11 , characterized in that the contact openings (6) in the two electrically insulating dielectric layers (3, 5) punctiform or linear with a distance from each other of 0.5 microns to 500 microns and a diameter or width corresponding to 50 nm to 50 microns be executed. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die punkt- oder linienförmigen Kontaktöffnungen (6) in den beiden elektrisch isolierenden dielektrischen Schichten (3, 5) mittels Laser oder Photo- oder Nanoimprintlithographie oder via Nanopartikelabscheidung und anschließendem Ätzen aufgebracht werden.Method according to Claim 16 , characterized in that the point or line-shaped contact openings (6) in the two electrically insulating dielectric layers (3, 5) by means of laser or photo- or nanoimprint lithography or via nanoparticle deposition and subsequent etching are applied.
DE102016110965.7A 2016-06-15 2016-06-15 Front and back side semiconductor device and method of making the same Active DE102016110965B4 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102016110965.7A DE102016110965B4 (en) 2016-06-15 2016-06-15 Front and back side semiconductor device and method of making the same
PCT/DE2017/100498 WO2017215710A1 (en) 2016-06-15 2017-06-14 Semiconductor component with front and rear-sided electrodes and method for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016110965.7A DE102016110965B4 (en) 2016-06-15 2016-06-15 Front and back side semiconductor device and method of making the same

Publications (2)

Publication Number Publication Date
DE102016110965A1 DE102016110965A1 (en) 2017-12-21
DE102016110965B4 true DE102016110965B4 (en) 2019-03-14

Family

ID=59399190

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016110965.7A Active DE102016110965B4 (en) 2016-06-15 2016-06-15 Front and back side semiconductor device and method of making the same

Country Status (2)

Country Link
DE (1) DE102016110965B4 (en)
WO (1) WO2017215710A1 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4395583A (en) 1980-04-30 1983-07-26 Communications Satellite Corporation Optimized back contact for solar cells
DE3815512A1 (en) 1988-05-06 1989-11-16 Telefunken Electronic Gmbh Solar cell with reduced effective recombination rate of the charge carriers
US20070295399A1 (en) 2005-12-16 2007-12-27 Bp Corporation North America Inc. Back-Contact Photovoltaic Cells
US20090301543A1 (en) 2008-06-04 2009-12-10 Solexant Corp. Thin film solar cells with monolithic integration and backside contact
GB2471732A (en) 2009-06-22 2011-01-12 Rec Solar As Back surface passivation solar cell
US20120060908A1 (en) 2009-04-22 2012-03-15 Tetrasun, Inc. Localized metal contacts by localized laser assisted conversion of functional films in solar cells
WO2013067998A1 (en) 2011-11-08 2013-05-16 Q-Cells Se Semiconductor wafer solar cell which is contacted on both faces and which comprises a surface-passivated rear face
US20150214391A1 (en) 2012-07-19 2015-07-30 Hitachi Chemical Company, Ltd. Passivation film, coating material, photovoltaic cell element and semiconductor substrate having passivation film

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013102181A1 (en) * 2011-12-30 2013-07-04 Solexel, Inc. Multi-level solar cell metallization
FR2986213B1 (en) 2012-02-01 2014-10-10 Snecma SPIRAL PROPELLER WITH ELECTRICAL PROPULSION AND CHEMICAL WITH SOLID PROPERGOL
US9246039B2 (en) * 2012-10-12 2016-01-26 International Business Machines Corporation Solar cell with reduced absorber thickness and reduced back surface recombination

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4395583A (en) 1980-04-30 1983-07-26 Communications Satellite Corporation Optimized back contact for solar cells
DE3815512A1 (en) 1988-05-06 1989-11-16 Telefunken Electronic Gmbh Solar cell with reduced effective recombination rate of the charge carriers
US20070295399A1 (en) 2005-12-16 2007-12-27 Bp Corporation North America Inc. Back-Contact Photovoltaic Cells
US20090301543A1 (en) 2008-06-04 2009-12-10 Solexant Corp. Thin film solar cells with monolithic integration and backside contact
US20120060908A1 (en) 2009-04-22 2012-03-15 Tetrasun, Inc. Localized metal contacts by localized laser assisted conversion of functional films in solar cells
GB2471732A (en) 2009-06-22 2011-01-12 Rec Solar As Back surface passivation solar cell
WO2013067998A1 (en) 2011-11-08 2013-05-16 Q-Cells Se Semiconductor wafer solar cell which is contacted on both faces and which comprises a surface-passivated rear face
US20150214391A1 (en) 2012-07-19 2015-07-30 Hitachi Chemical Company, Ltd. Passivation film, coating material, photovoltaic cell element and semiconductor substrate having passivation film

Also Published As

Publication number Publication date
WO2017215710A1 (en) 2017-12-21
DE102016110965A1 (en) 2017-12-21

Similar Documents

Publication Publication Date Title
EP0219763B1 (en) Solar cell
EP0715358B2 (en) Process for fabricating a solar cell with a chalcopyrite absorbing layer and solar cell so produced
DE3280455T2 (en) Flexible photovoltaic device.
DE102010028189B4 (en) solar cell
EP2308090B1 (en) Thin-film solar module which is contact-connected on one side and has an internal contact layer
DE102011050089B4 (en) Method for making electrical contacts on a solar cell, solar cell and method for making a rear contact of a solar cell
EP1421629A1 (en) Solar cell and method for production thereof
DE102015015017A1 (en) A solar cell and method of making a solar cell having a plurality of absorbers interconnected by charge carrier selective contacts
EP2758993B1 (en) Thin film solar module having series connection and method for the series connection of thin film solar cells
DE212013000122U1 (en) Hybrid solar cell
DE112017004982B4 (en) Solar cells with differentiated p-type and n-type region architectures
DE102011115581B4 (en) Process for the production of a solar cell
WO2022117826A1 (en) Back-contact solar cell, and production thereof
DE102012104616B4 (en) A method of forming a window layer in a cadmium telluride based thin film photovoltaic device
WO2014128032A1 (en) Semiconductor component, more particularly solar cell, and method for producing a metallic contact-making structure of a semiconductor component
WO2018041301A1 (en) Photovoltaic module with stacked solar cells connected up in series in integrated fashion, and method for the manufacture thereof
DE102010020557A1 (en) Method for producing a single-contact solar cell from a silicon semiconductor substrate
DE102016110965B4 (en) Front and back side semiconductor device and method of making the same
DE202013012571U1 (en) Manufacturing plant for the production of a photovoltaic module and photovoltaic module
DE102013219560A1 (en) Photovoltaic solar cell and method for producing a metallic contacting of a photovoltaic solar cell
DE102013219565A1 (en) Photovoltaic solar cell and method for producing a photovoltaic solar cell
DE102011015283B4 (en) Production of a Semiconductor Device by Laser-Assisted Bonding and Semiconductor Device Manufactured Therewith
WO2010142684A2 (en) Solar cell having a contact structure with low recombination losses, and method for the production of such solar cells
DE102014218948A1 (en) Solar cell with an amorphous silicon layer and method for producing such a photovoltaic solar cell
EP4147277B1 (en) Back-side contact solar cell

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R084 Declaration of willingness to licence