

Host Supplied Optical HDMI 2.1

Studenten



Yves Rickli



Julius Holenstein

Ausgangslage: Die höhere Auflösung und Farbtiefe der neuesten TV-Entwicklungen erfordern eine grössere Datenübertragungsbandbreite. Heutige Videoverbindungen verwenden meist Kupfer-HDMI-Kabel, die eine begrenzte Datenrate pro Kabellänge aufweisen. Für Kabellängen grösser als 10m werden bereits aktive optische HDMI-Kabel (AOC) eingesetzt. Hier setzt die Tetra Semiconductors Ltd. mit ihrem Kern-Know-how an. Sie entwickelt Chips für elektro-optische Schnittstellen. Diese Umwandlung erfordert Energie, welche nicht über die HDMI-Schnittstelle auf der Empfängerseite des HDMI-Kabels bereitgestellt werden kann. Der HDMI-Standard lässt dies nicht zu. Daher muss die Energie über eine separate Kupferleitung im optischen HDMI-Kabel übertragen werden. Dabei entsteht ein Spannungsabfall, der proportional zur Kabellänge ist. Da dieser Spannungsabfall 0,5V nicht überschreiten darf, hat Tetra / IMES den P4RX-Chip entwickelt, der einen einstellbaren Boost Converter enthält. Je nach Länge des Kabels müssen beim Boost Converter andere Parametereinstellungen vorgenommen werden, damit die gewünschte Ausgangsspannung (5V) erreicht werden kann. In unserer Studienarbeit haben wir einen Regler in einem FPGA realisiert, der die Ausgangsspannung auswertet und mit diesem Wissen die Einstellungen des Boost Converters vornimmt. Damit entfällt die störende manuelle Parametereinstellung.

Vorgehen: Basierend auf den Erkenntnissen mit dem P4RX wurde die Entscheidung für eine Zweipunktregelung getroffen. Unterschreitet die Ausgangsspannung eine untere Spannungsschwelle, schaltet der Boost Converter ein (Boost-Zustand). Sobald eine obere Spannungsschwelle überschritten wird, schaltet der Boost Converter wieder ab (Off-Zustand). Im Boost-Zustand werden die beiden Transistoren Q1 und Q2 (Abb. 1) nacheinander ein- und ausgeschaltet. Um die Verluste des Boost Converters so gering wie möglich zu halten, wird der Duty Cycle zwischen den beiden Transistoren Q1 und Q2 so weit wie möglich reduziert. Das bedeutet, dass der Transistor Q1 so wenig wie nötig aktiviert werden soll. Anhand der gezählten Anzahl Zyklen bis zur Erreichung der oberen Spannungsschwelle wird in einer Tabelle ein Wert ausgelesen. Dieser Wert, addiert oder subtrahiert vom aktuellen Duty Cycle, ergibt den Duty Cycle für den nächsten Boost-Zustand. Damit wird der optimale Duty Cycle für die gewünschte Anzahl Zyklen des nächsten Boost-Zustandes ermittelt. Zusätzlich wird die Regelung durch einen maximalen und minimalen Duty Cycle begrenzt. Wird die Begrenzung erreicht, beziehungsweise würde sie im nächsten Zyklus überschritten werden, beginnt der Regler von neuem mit einem Duty Cycle von 50%. Dieser Wert ermöglicht die grösstmögliche Energieübertragung des Boost Converters.

Referenten

Prof. Dr. Paul Zbinden,
Roman Willi

Themengebiet Mikroelektronik

Projektpartner

Tetra Semiconductors
Ltd., Zürich, ZH / IMES
Institut für
Mikroelektronik und
Embedded Systems,
Rapperswil, SG

Ergebnis: Zusätzlich zur Steuerung auf dem FPGA wurden zwei PCBs entwickelt, um den Boost Converter zu testen. Ein PCB ist mit dem P4RX bestückt, das andere mit einem diskreten Boost Converter mit ähnlichen Parametern. Durch die Regelung erreicht der Boost Converter eine Effizienz der Leistungsübertragung von 47 bis 88%, abhängig von der Kabellänge. Wird der Boost Converter im Boost-Zustand (Dauer-Tastverhältnis 50%) nicht geregelt, erreicht er dagegen nur eine Effizienz von 47 bis 51%. Je kürzer das Kabel ist, desto besser ist die Effizienz des Boost Converters. Im Vergleich zur manuellen Einstellung des P4RX hat die Regelung einen um 1 bis 2% höheren Wirkungsgrad.

Abb. 1: Schematischer Überblick Boost Converter Regelung
Eigene Darstellung




Abb. 2: Umsetzung Regelung Boost Converter im zeitlichen Verlauf
Eigene Darstellung




Abb. 3: Regelung Boost Converter bei Kabellänge 16m (AWG28) und Nennlast (80mA)
Eigene Darstellung

