(12)公開特許公報(A)

(19) 日本国特許庁(JP)

 (A) (11) 特許出願公開番号
特開2004-273781 (P2004-273781A)
(43) 公開日 平成16年9月30日 (2004.9.30)

(51) Int.C1. ⁷	FI		テーマコード(参考)
HO1L 27/146	HO1L 27/14	А	4M118
HO4N 5/335	H O 4 N 5/335	E	5 C O 2 4
	H O 4 N 5/335	Р	
	H O 4 N 5/335	U	

審査請求 有 請求項の数 5 OL (全 18 頁)

(21) 出願番号 (22) 出願日	特願2003-62820 (P2003-62820) 平成15年3月10日 (2003.3.10)	(71) 出願人(74) 代理人(72) 発明者	000002369 セイコーエプソン株式会社 東京都新宿区西新宿2丁目4番1号 110000028 特許業務法人明成国際特許事務所 ▲高▼村 孝士 長野県諏訪市大和三丁目3番5号 セイコ ーエプソン株式会社内	
		F ターム (参	考) 4M118 AA10 AB01 BA14 CA04 CA19 DD12 FA06 FA16	
			5C024 CX12 GX03 GX16 GY31 GZ04 GZ20	

(54) 【発明の名称】固体撮像装置

(57)【要約】

【課題】蓄積部内のキャリアを容易に排出することので きる技術を提供する。

【解決手段】固体撮像装置は、マトリクス状に配列され た複数の画素を有する画素アレイを備える。画素は、入 射光の強度に応じてキャリアを発生させるフォトダイオ ードFDと、発生したキャリアを蓄積する蓄積部HPと 、蓄積部に蓄積されるキャリアの数に応じて変化するし きい値電圧に応じた信号を出力する出力トランジスタP Trと、蓄積部に蓄積されたキャリアを排出させるクリ アトランジスタCTrと、を備える。フォトダイオード を構成する一方の半導体領域と蓄積部とは、クリアトラ ンジスタのソース領域として機能する。クリアトランジ スタは、蓄積期間において、発生したキャリアがクリア トランジスタのソース領域から溢れ出る場合には、溢れ 出たキャリアが隣接する画素の蓄積部に侵入しないよう に、溢れ出たキャリアをクリアトランジスタのチャネル 210 c を介して排出させる。 【選択図】 図12



(2)

【特許請求の範囲】 【請求項1】 固体撮像装置であって、 マトリクス状に配列された複数の画素を有する画素アレイと、 前記画素アレイを制御するための制御部と、 を備え、 前記画素は、 入射光の強度に応じてキャリアを発生させるためのフォトダイオード部と、 前記発生したキャリアを蓄積するための蓄積部と、 前記蓄積部に蓄積されるキャリアの数に応じて変化するしきい値電圧に応じた信号を出力 10 するための絶縁ゲート型の出力トランジスタ部と、 前記蓄積部に蓄積されたキャリアを排出させるための絶縁ゲート型のクリアトランジスタ 部であって、前記フォトダイオード部を構成する一方の半導体領域と前記蓄積部とは、前 記クリアトランジスタ部のソース領域として機能する、前記クリアトランジスタ部と、 を備え、 前記制御部は、前記発生したキャリアが前記蓄積部に蓄積される蓄積期間において、前記 蓄積部に蓄積されたキャリアを排出させる排出期間に前記クリアトランジスタ部のゲート 電極に印加される電圧とは異なる所定の電圧を、前記クリアトランジスタ部のゲート電極 に印加し、 前記クリアトランジスタ部は、前記蓄積期間において、前記発生したキャリアが前記クリ 20 アトランジスタ部のソース領域から溢れ出る場合には、前記溢れ出たキャリアが隣接する 画素の蓄積部に侵入しないように、前記溢れ出たキャリアを前記クリアトランジスタ部を 介して排出させることを特徴とする固体撮像装置。 【請求項2】 請求項1記載の固体撮像装置であって、 前記クリアトランジスタ部は、 前記クリアトランジスタ部のゲート電極の下方に設けられた基板領域を含み、 前記基板領域は、 前 記 ク リ ア ト ラ ン ジ ス タ 部 の ゲ ー ト 電 極 付 近 に 設 け ら れ た 不 純 物 濃 度 の 比 較 的 低 い 上 部 領 域と、 30 前 記 上 部 領 域 の 下 方 に 設 け ら れ た 不 純 物 濃 度 の 比 較 的 高 い 下 部 領 域 と 、 を含む、固体撮像装置。 【請求項3】 請求項1記載の固体撮像装置であって、 前記画素は、 第 1 の 伝 導 型 の 半 導 体 基 板 に 設 け ら れ 、 前 記 画 素 が 形 成 さ れ る 第 2 の 伝 導 型 の 画 素 形 成 領 域と、 前記画素形成領域の内部に形成された第1の伝導型の埋込領域であって、前記埋込領域は 、 比 較 的 深 い 位 置 に 設 け ら れ た 不 純 物 濃 度 の 比 較 的 低 い 第 1 の 部 分 埋 込 領 域 と 、 比 較 的 浅 い位置に設けられた不純物濃度の比較的高い第2の部分埋込領域と、を含んでおり、前記 40 第1の部分埋込領域と前記画素形成領域との接合領域は、前記フォトダイオード部を構成 し、前記第2の部分埋込領域は、前記蓄積部を構成する、前記埋込領域と、 前記 画 素 形 成 領 域 内 に 形 成 さ れ 、 前 記 蓄 積 部 か ら 排 出 さ れ る キ ャ リ ア が 流 入 す る 第 1 の 伝 導型の排出領域と、 を備え、 前記出力トランジスタ部は、前記蓄積部の上方の前記画素形成領域上に、絶縁膜を介して 設けられたゲート電極を含み、 前 記 ク リ ア ト ラ ン ジ ス タ 部 は 、 前 記 埋 込 領 域 と 前 記 排 出 領 域 と の 間 の 前 記 画 素 形 成 領 域 上 に、絶縁膜を介して設けられたゲート電極を含む、固体撮像装置。

【請求項4】

請求項3記載の固体撮像装置であって、 前記第1のゲート電極は、略環状の形状を有しており、 前記出力トランジスタ部は、 前記第1のゲート電極の内側に設けられたソース領域と、 前記第1のゲート電極の外側に設けられたドレイン領域と、 を含む、固体撮像装置。 【請求項5】 請求項3記載の固体撮像装置であって、 前記第1の伝導型はp型であり、 前記第2の伝導型はn型であり、 10 前記キャリアは、ホールである、固体撮像装置。 【発明の詳細な説明】 [0001]【発明の属する技術分野】 本発明は、しきい値電圧変調型の固体撮像装置に関する。 [0002]【従来の技術】 近 年 、 携 帯 電 話 や デ ジ タ ル カ メ ラ な ど の 携 帯 型 の 電 子 機 器 に は 、 小 型 の 固 体 撮 像 装 置 が 搭 載されている。このような固体撮像装置として、しきい値電圧変調方式を採用するMOS 型の固体撮像装置が開発されている。 20 [0003]しきい値電圧変調方式のMOS型固体撮像装置は、マトリクス状に配列された複数の画素 を備えており、各画素は、1つのフォトダイオードと、1つのトランジスタと、を含んで いる。また、トランジスタのゲート電極の下方には、ホールポケットと呼ばれるホールが 集まり易い蓄積部が設けられている。フォトダイオードは、入射光の強度に応じてホール を発生させる。発生したホールは、蓄積部に蓄積される。トランジスタのしきい値電圧は 、蓄積部に蓄積されるホールの数に応じて変化する。そして、しきい値電圧の変化に伴っ て変化するソース電圧を読み出すことによって、入射光の強度に応じた画素データが得ら れる。複数の画素に対応する複数の画素データを用いることによって、1枚の画像データ が生成される。 30 [0004]なお、 しきい 値 電 圧 変 調 方 式 の M O S 型 固 体 撮 像 装 置 に つ い て は 、 例 え ば 、 特 許 文 献 1 な どに開示されている。 [0005]【特許文献1】 特開平11-195778号公報 $\begin{bmatrix} 0 & 0 & 0 & 6 \end{bmatrix}$ 【発明が解決しようとする課題】 ところで、しきい値電圧変調方式のMOS型固体撮像装置では、画像を撮影する前に、換 言すれば、蓄積部にホールを蓄積させる前に、蓄積部内に既に存在するホールが排出(ク 40 リア)される。従来では、蓄積部内のホールは、トランジスタのゲート電極に比較的高い 電圧を印加することによって、基板の深さ方向に向けて排出されていた。 [0007]しかしながら、従来の方法を採用する場合には、蓄積部内のホールを排出するのが比較的 困難であるという問題があった。 [0008]この発明は、従来技術における上述の課題を解決するためになされたものであり、蓄積部 内のキャリアを容易に排出することのできる技術を提供することを目的とする。 [0009]50

【課題を解決するための手段およびその作用・効果】

上述の課題の少なくとも一部を解決するため、本発明の装置は、固体撮像装置であって、 マトリクス状に配列された複数の画素を有する画素アレイと、 前記画素アレイを制御するための制御部と、 を備え、 前記画素は、 入射光の強度に応じてキャリアを発生させるためのフォトダイオード部と、 前記発生したキャリアを蓄積するための蓄積部と、 前 記 蓄 積 部 に 蓄 積 さ れ る キ ャ リ ア の 数 に 応 じ て 変 化 す る し き い 値 電 圧 に 応 じ た 信 号 を 出 力 するための絶縁ゲート型の出力トランジスタ部と、 前記蓄積部に蓄積されたキャリアを排出させるための絶縁ゲート型のクリアトランジスタ 10 部であって、前記フォトダイオード部を構成する一方の半導体領域と前記蓄積部とは、前 記クリアトランジスタ部のソース領域として機能する、前記クリアトランジスタ部と、 を備え、 前記制御部は、前記発生したキャリアが前記蓄積部に蓄積される蓄積期間において、前記 蓄積部に蓄積されたキャリアを排出させる排出期間に前記クリアトランジスタ部のゲート 電極に印加される電圧とは異なる所定の電圧を、前記クリアトランジスタ部のゲート電極 に印加し、 前記クリアトランジスタ部は、前記蓄積期間において、前記発生したキャリアが前記クリ アトランジスタ部のソース領域から溢れ出る場合には、前記溢れ出たキャリアが隣接する 画素の蓄積部に侵入しないように、前記溢れ出たキャリアを前記クリアトランジスタ部を 20 介して排出させることを特徴とする。 この装置では、各画素は、クリアトランジスタ部を備えているため、排出期間において、 蓄積部内のキャリアをクリアトランジスタ部を介して容易に排出することができる。 $\begin{bmatrix} 0 & 0 & 1 & 1 \end{bmatrix}$ また、この装置では、蓄積期間において、ソース領域から溢れ出る過剰なキャリアをクリ アトランジスタ部を介して排出させることができるため、画質の劣化を抑制することが可 能となる。 [0012]上記の装置において、 30 前記クリアトランジスタ部は、 前記クリアトランジスタ部のゲート電極の下方に設けられた基板領域を含み、 前記基板領域は、 前 記 ク リ ア ト ラ ン ジ ス タ 部 の ゲ ー ト 電 極 付 近 に 設 け ら れ た 不 純 物 濃 度 の 比 較 的 低 い 上 部 領 域と、 前記上部領域の下方に設けられた不純物濃度の比較的高い下部領域と、 を含むようにしてもよい。 [0013]こうすれば、クリアトランジスタ部のしきい値電圧を比較的低く設定することができ、こ の結果、蓄積期間における過剰なキャリアの排出が実現される。 40 [0014] 上記の装置において、 前記画素は、 第 1 の 伝 導 型 の 半 導 体 基 板 に 設 け ら れ 、 前 記 画 素 が 形 成 さ れ る 第 2 の 伝 導 型 の 画 素 形 成 領 域と、 前記 画 素 形 成 領 域 の 内 部 に 形 成 さ れ た 第 1 の 伝 導 型 の 埋 込 領 域 で あ っ て 、 前 記 埋 込 領 域 は 、 比 較 的 深 い 位 置 に 設 け ら れ た 不 純 物 濃 度 の 比 較 的 低 い 第 1 の 部 分 埋 込 領 域 と 、 比 較 的 浅 い位置に設けられた不純物濃度の比較的高い第2の部分埋込領域と、を含んでおり、前記 第1の部分埋込領域と前記画素形成領域との接合領域は、前記フォトダイオード部を構成

(4)

し、前記第2の部分埋込領域は、前記蓄積部を構成する、前記埋込領域と、

前記 画 素 形 成 領 域 内 に 形 成 さ れ 、 前 記 蓄 積 部 か ら 排 出 さ れ る キ ャ リ ア が 流 入 す る 第 1 の 伝 導型の排出領域と、 を備え、 前記出力トランジスタ部は、前記蓄積部の上方の前記画素形成領域上に、絶縁膜を介して 設けられたゲート電極を含み、 前記クリアトランジスタ部は、前記埋込領域と前記排出領域との間の前記画素形成領域上 に、絶縁膜を介して設けられたゲート電極を含むことが好ましい。 [0015]こうすれば、画素の構造を比較的簡単にすることができる。具体的には、埋込領域は、フ ォトダイオード部の一方の半導体領域として機能すると共に、蓄積部として機能する。ま 10 た、埋込領域は、クリアトランジスタ部のソース領域としても機能する。 [0016]上記の装置において、 前記第1のゲート電極は、略環状の形状を有しており、 前記出力トランジスタ部は、 前記第1のゲート電極の内側に設けられたソース領域と、 前記第1のゲート電極の外側に設けられたドレイン領域と、 を含むことが好ましい。 [0017]こうすれば、画素の構造をさらに簡単にすることができる。 20 [0018]上記の装置において、 前記第1の伝導型はp型であり、 前記第2の伝導型はn型であり、 前記キャリアは、ホールであってもよい。 [0019]こうすれば、各画素は、フォトダイオード部で発生したホールを蓄積部に蓄積させること ができる。 [0020]【発明の実施の形態】 30 次に、本発明の実施の形態を実施例に基づき以下の順序で説明する。 A.比較例: A - 1 . 比較例の固体撮像装置の構成: A - 2 . 比較例の固体撮像装置の動作: A - 3 . 比較例における問題点: B. 実施例: B - 1 . 第 1 実 施 例 : B-2.第2実施例: $\begin{bmatrix} 0 & 0 & 2 & 1 \end{bmatrix}$ A.比較例: 40 実施例の固体撮像装置を説明するために、まず、比較例の固体撮像装置を説明する。 A - 1 . 比較例の固体撮像装置の構成: 図1は、比較例としての固体撮像装置の全体構成を示す説明図である。この固体撮像装置 100は、マトリクス状に配列された複数の画素112を有する画素アレイ110と、タ イミング制御回路120と、行制御回路130と、列制御回路140と、出力回路150 と、を備えている。 [0023]タイミング制御回路120は、行制御回路130と列制御回路140とに、動作の基準と なるタイミング信号を供給する。行制御回路130は、与えられたタイミング信号に従っ 50

て、複数行のうちの1行を選択することができる。また、列制御回路140は、与えられ たタイミング信号に従って、複数列のうちの1列を選択することができる。これにより、 マトリクス状に配列された複数の画素のうちの任意の1つの画素を選択することができ、 選択された画素から信号を読み出すことができる。 [0024]図 2 は、図 1 の画素アレイ 1 1 0 と行制御回路 1 3 0 と列制御回路 1 4 0 との内部構成を 示す説明図である。ただし、図2は、1つの画素112に注目して描かれている。 [0025]図示するように、各画素112は、フォトダイオードPDと、出力トランジスタPTrと 、クリアトランジスタCTrと、を備えている。また、出力トランジスタPTrのゲート 10 電極の下方には、ホールが集まり易いホールポケットHPが設けられている。 [0026]なお、出力トランジスタPTrのドレイン領域は、フォトダイオードPDのカソードと、 クリアトランジスタCTrの基板領域(すなわち、クリアトランジスタのゲート電極の下 方の半導体領域)と、に導通している。また、クリアトランジスタCTrのソース領域は 、フォトダイオードPDのアノードと、ホールポケットHPを含む出力トランジスタPT rの基板領域(すなわち、出力トランジスタのゲート電極の下方の半導体領域)と、に導 通している。 [0027]以下では、出力トランジスタPTrのゲート電極,ドレイン領域,ソース領域を、それぞ 20 れ「出力ゲート」,「出力ドレイン」,「出力ソース」とも呼ぶ。また、クリアトランジ スタCTrのゲート電極、ドレイン領域、ソース領域を、それぞれ「クリアゲート」、「 クリアドレイン」、「クリアソース」とも呼ぶ。 フォトダイオードPDは、入射した光を光電変換することによって、電子-ホール対を発 生させる。発生する電子 - ホール対の数は、入射光の強度が高い程、多い。ホールポケッ トHPは、フォトダイオードPDで発生したホールを蓄積する。出力トランジスタPTr のしきい値電圧は、ホールポケットHPに蓄積されるホールの数に応じて変化する。この 結果、出力トランジスタPTrは、入射光の強度に応じたソース電圧を出力することがで きる。そして、クリアトランジスタCTrは、ホールポケットHPに蓄積されたホールを 30 排出する。なお、画素の動作については、さらに後述する。 [0029]行制 御 回 路 1 3 0 は 、 出 力 トラン ジ ス 夕 P T r の ゲ ー ト 電 極 に 電 圧 を 印 加 す る た め の 出 力 ゲート制御部132と、出力トランジスタPTrのドレイン領域に電圧を印加するための 出力ドレイン制御部134と、を備えている。また、行制御回路130は、クリアトラン ジスタCTrのゲート電極に電圧を印加するためのクリアゲート制御部136と、クリア トランジスタCTrのドレイン領域に電圧を印加するためのクリアドレイン制御部138 と、を備えている。ただし、比較例では、出力トランジスタPTrのドレイン電圧は、約 3.3Vに保たれており、クリアトランジスタCTrのドレイン電圧は、接地電位(約0 V)に保たれている。したがって、実際には、行制御回路130は、出力トランジスタ P 40 Trのゲート電圧と、クリアトランジスタCTrのゲート電圧と、を変更するのみである

 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$

列制御回路140は、蓄積信号用ラインメモリ142と、オフセット信号用ラインメモリ 144と、水平シフトレジスタ146と、を備えている。列制御回路140は、読み出し 状態のとき、蓄積されたホール数を反映して得られた信号電圧を読み出す。出力回路15 0は、列制御回路140から与えられた信号電圧を増幅して、画素データとして出力する

【0031】

具体的には、列制御回路140は、各画素から2種類の信号電圧を読み出して出力回路1 50

(6)

50へ供給する。一方の信号電圧は、入射光の強度に応じた電圧である。他方の信号電圧 は、ホールポケットに蓄積されたホールをクリアした後に残存するホール数に応じた電圧 である。本明細書では、このノイズ成分を含む電圧をオフセット電圧と呼ぶ。そして、出 力回路150は、この2種類の信号電圧の差分を増幅して、画素データとして出力する。 【0032】 以上の説明から分かるように、比較例における各回路120,130,140は、本発明

(7)

における制御部に相当する。

【0033】

図 3 は、 画素 1 1 2 のレイアウトを模式的に示す説明図である。 図 4 は、 画素 1 1 2 の断 面を模式的に示す説明図である。なお、 図 4 では、 図 3 の A - A '断面が示されている。 【 0 0 3 4 】

画素112は、 p型の半導体基板200(図4)上に形成されている。基板200には、 n型半導体で構成されたn領域210が形成されており、n領域210内部には、p型半 導体で構成された第1のp領域220が埋め込まれている。すなわち、第1のp領域22 0は、外部との直接的な電気的接点を有していないフローティング領域である。第1のp 領域220は、比較的深い位置に設けられた不純物濃度の比較的低い第1の部分p領域2 21 a と、比較的浅い位置に設けられた不純物濃度の比較的高い第2の部分p領域222 b と、を含んでいる。また、n領域210の端部には、第2のp領域230が形成されて いる。

【0035】

フォトダイオード P D は、 n 領域 2 1 0 と第 1 の p 領域 2 2 0 との接合部分によって構成 されている。

【0036】

出力トランジスタPTr(図4)は、デプレッション形のnチャネルMOSトランジスタ である。出力トランジスタPTrは、表面にn領域210が形成された半導体基板に形成 されている。半導体基板の表面をn領域とする理由は、半導体基板表面にあるトラップ準 位を電子で埋め尽くし、ノイズとなるホールの発生を抑えるためである。n領域210上 には、略環状のゲート絶縁膜260Pを介して、略環状の出力ゲート270Pが形成され ている。略環状の出力ゲート270Pの内側は、出力トランジスタPTrのソース領域と して機能し、外側は、出力トランジスタPTrのドレイン領域として機能する。また、出 力ゲート270Pの下方に設けられた第1のp領域220は、周囲をn領域で囲まれた電 気的にフローティングな領域であり、出力トランジスタPTrに基板電位を与える領域(基板領域)として機能する。なお、図3,図4では、金属配線と接続される不純物濃度の 比較的高いソースコンタクト領域21005とドレインコンタクト領域21004が、図示 されている。ただし、図3,図4では、ドレインコンタクト領域21004が1つの画素1 12内に描かれているが、実際には、複数の画素112に対して共通に設けられている。 【0037】

ホールポケットHPは、不純物濃度の比較的高い第2の部分p領域(p[・] 領域)222 bによって構成されている。ホールポケットHPは、略環状の形状を有しており、略環状 の出力ゲート270Pの下方に形成されている。

【 0 0 3 8 】

なお、図4では、図示の便宜上、ホールポケットHPは、基板200の表面から比較的深い位置に描かれているが、実際には、基板200の表面から比較的浅い位置に形成されている。また、ホールポケットHPは、比較的大きな厚みを有しているように描かれているが、実際には、比較的小さな厚みを有している。

[0039]

クリアトランジスタCTr(図4)は、エンハンストメント形のpチャネルMOSトラン ジスタである。n領域210上には、ゲート絶縁膜260Cを介して、クリアゲート27 0Cが形成されている。ホールポケットHPを含む第1のp領域220は、クリアトラン ジスタCTrのソース領域として機能する。クリアゲート270Cを介して第1のp領域 10

20

30

220と対向する第2のp領域230は、クリアトランジスタCTrのドレイン領域として機能する。また、クリアゲート270Cの下方に設けられたn領域210は、クリアトランジスタCTrの基板領域として機能する。なお、図3,図4では、金属配線と接続される不純物濃度の比較的高いドレインコンタクト領域230dが図示されている。 【0040】

なお、 基板 2 0 0 の電圧は、接地電位(約 0 V)に保たれている。また、前述のように、 出力トランジスタ P T r のドレイン電圧は、約 3 .3 Vに保たれている。このため、比較 例では、 n 領域 2 1 0 が、隣接する画素間の電気的な干渉を抑制する画素分離領域として 機能している。

【0041】

上記のように、第1のp領域220は、フォトダイオードPDのアノードとして機能する と共に、ホールポケットHPとして機能する。また、第1のp領域220は、出力トラン ジスタPTrの基板領域として機能すると共に、クリアトランジスタCTrのソース領域 としても機能する。このような構造を採用すれば、画素の構造を比較的簡単にすることが できる。なお、画素112は、半導体基板に不純物イオンを導入することによって形成さ れていてもよいし、エピタキシャル成長によって形成されていてもよい。

【0042】

以上の説明から分かるように、比較例におけるn領域210と第1のp領域220と第2 のp領域230とは、それぞれ、本発明における画素形成領域と埋込領域と排出領域とに 相当する。

A - 2 . 比較例の固体撮像装置の動作:

図 5 は、画素 1 1 2 の動作シーケンスを示す説明図である。図示するように、1回の動作 シーケンスは、第1のクリア期間 T 1 と、蓄積期間 T 2 と、蓄積信号読出期間 T 3 と、第 2 のクリア期間 T 4 と、オフセット信号読出期間 T 5 と、を経て完了する。2 つのクリア 期間 T 1 , T 4 は、ホールポケットH P 内のホールを排出するための期間である。蓄積期 間 T 2 は、ホールポケットH P 内にホールを蓄積するための期間である。2 つの読出期間 T 3 , T 5 は、ホールポケットH P 内に存在するホールの数に応じた信号を読み出すため の期間である。

[0044]

前述したように、比較例では、出力トランジスタPTrのドレイン電圧PVdは、常に、 約3.3 Vに保たれており、クリアトランジスタCTrのドレイン電圧CVdは、常に、 約0Vに保たれている。2つのクリア期間T1,T4における各トランジスタPTr,C Trの制御は、同じであり、2つの読出期間T3,T5における各トランジスタPTr, CTrの制御も、同じである。

【0045】

A - 2 - 1 . クリア期間:

図6は、第1のクリア期間T1における画素112内部の状態を示す説明図である。第1 のクリア期間T1では、図5に示すように、出力トランジスタPTrのゲート電圧PVg は、約0Vに設定され、ソース電圧PVsは、約3.3Vに設定される。このとき、出力 トランジスタPTrは、オフ状態に設定される。また、クリアトランジスタCTrのゲー ト電圧CVgは、約0Vに設定される。このとき、クリアトランジスタCTrは、オン状 態に設定される。これは、クリアトランジスタCTrの基板電圧(すなわち、クリアゲー ト270Cの下方のn領域210の電圧)は、出力トランジスタPTrのドレイン電圧P Vd(約3.3V)とほぼ等しいためである。

[0046]

クリア期間 T 1 では、クリアゲート270 C の下方には、チャネル領域210 c が形成される。このため、ホールポケットH P に存在するホールは、第1のp 領域220 とチャネル領域210 c と第2のp 領域230 とを通って、ドレインコンタクト領域230 d から排出される。

10

30

20

【0047】

第4のクリア期間T4(図5)における動作は、第1のクリア期間T1における動作と同様である。ただし、第1のクリア期間T1は、蓄積期間T2に先行して、ホールポケット HPに僅かに存在し得るホールを排出するために実行されているが、第2のクリア期間T 4は、蓄積期間T2でホールポケットHPに蓄積されたホールを排出するために実行され ている。

【0048】

A - 2 - 2 . 蓄積期間:

図 7 は、蓄積期間 T 2 における画素 1 1 2 内部の状態を示す説明図である。蓄積期間 T 2 では、図 5 に示すように、出力トランジスタ P T r のゲート電圧 P V g が変更される。具 10 体的には、ゲート電圧 P V g は、約 3 . 3 V に設定される。このとき、出力トランジスタ P T r は、オン状態に設定される。また、クリアトランジスタ C T r のゲート電圧 C V g も変更される。具体的には、ゲート電圧 C V g は、約 3 . 3 V に設定される。このとき、 クリアトランジスタ C T r は、オフ状態に設定される。

【0049】

なお、上記のように、出力トランジスタPTrをオン状態に設定すれば、ゲート絶縁膜の 界面に電子層を誘起させることができ、この結果、界面欠陥に起因する暗電流の発生を抑 制することができる。

【 0 0 5 0 】

蓄積期間T2では、フォトダイオードPDを構成するn領域210とp領域220との接 20 合界面付近には、空乏領域(例えば、図7の2つの破線に挟まれた領域)が形成されてい る。フォトダイオードPDに光が入射すると、光電変換によって、電子・ホール対が発生 する。電子は、n領域210を通って、ドレインコンタクト領域210dから排出される 。一方、ホールは、p領域220内のホールポケットHPに集められ、蓄積される。これ は、ホールポケットHPは、不純物濃度が比較的高く、ホールに対するポテンシャルが比 較的低いためである。

[0051]

A - 2 - 3 . 読出期間:

図8は、蓄積信号読出期間T3における画素112内部の状態を示す説明図である。蓄積 信号読出期間T3では、図5に示すように、出力トランジスタPTrのゲート電圧PVg 30 が変更される。具体的には、ゲート電圧PVgは、ドレイン電圧PVd(約3.3V)よ りも低い約2Vに設定される。また、蓄積信号読出期間T3では、出力トランジスタPT rは、ソースフォロア回路として動作する。そして、出力トランジスタPTrのソース領 域からは、ホールポケットHPに蓄積されたホールの数に応じた蓄積電圧(蓄積信号)が 読み出される。

[0052]

蓄積信号読出期間T3では、ホールは、ホールポケットHP内に蓄積された状態で維持さ れている。出力トランジスタPTrのソース電圧PVsは、出力トランジスタPTrのし きい値電圧をVthとすると、「PVs=PVg-Vth」で表される。しきい値電圧V thは、ホールポケットHP内に蓄積されたホールの数に応じて変化する。具体的には、 蓄積されたホールの数が多い程、しきい値電圧Vthは低くなる。そして、しきい値電圧 Vthが低い程、ソース電圧PVsは高くなる。すなわち、ソース電圧PVsは、ホール ポケットHP内に蓄積されたホールの数が多い程、換言すれば、フォトダイオードPDに 入射する光の強度が高い程、高くなる。

[0053]

オフセット信号読出期間 T 5 (図 5) における動作は、蓄積信号読出期間 T 3 における動作と同様である。ただし、オフセット信号読出期間 T 5 では、出力トランジスタ P T r の ソース領域からは、ホールポケット H P にホールが殆ど存在しない状態のオフセット電圧 (オフセット信号)が出力される。出力回路 1 5 0 (図 1)は、読み出された 2 つの信号 (すなわち、蓄積信号およびオフセット信号)の差分を増幅することによって、ノイズ成

分が除去された画素データを出力する。

【0054】

なお、比較例では、図5に示すように、1回の動作シーケンスに、第2のクリア期間T4 とオフセット信号読出期間T5とが含まれているが、2つの期間T4,T5は、省略可能 である。この場合には、出力回路150(図1)は、読み出された蓄積信号と、予め準備 された所定のオフセット信号との差分から、画素データを得るようにすればよい。あるい は、出力回路150は、読み出された蓄積信号のみから画素データを得るようにすればよ

[0055]

以上説明したように、比較例の固体撮像装置100は、マトリクス状に配列された複数の 10 画素112を有する画素アレイ110を備えている。そして、各画素は、入射光の強度に 応じてホールを発生させるためのフォトダイオードPDと、発生したホールを蓄積するた めのホールポケットHPと、ホールポケットに蓄積されるホールの数に応じて変化するし きい値電圧に応じた信号を出力するための出力トランジスタPTrと、ホールポケットに 蓄積されたホールを排出させるためのクリアトランジスタCTrと、を備えている。この ように、比較例の固体撮像装置100では、各画素112は、クリアトランジスタCTr を備えているため、そのチャネル領域210cを介してホールポケット内のホールを容易 に排出することが可能となる。

[0056]

前述のように、従来では、各画素は、クリアトランジスタを備えていない。このため、従 20 来では、出力トランジスタPTrのゲート電極に比較的高い電圧(例えば、約5~約7V)を印加することによって、ホールを基板200の深さ方向に向けて排出していた。すな わち、従来では、行制御回路130(図1)は、比較的大きな電圧を発生させる必要があ った。

【 0 0 5 7 】

しかしながら、比較例では、各画素は、クリアトランジスタCTrを備えているため、クリアトランジスタを比較的低い電圧で制御するのみで、ホールを基板200の表面付近に 形成されるチャネル領域210cを介して排出することができる。したがって、ホールポ ケットHP内のホールを比較的容易に排出することが可能となる。

【0058】

A - 3 . 比較例における問題点:

ところで、比較例では、蓄積期間 T 2 (図 5)において、画素アレイの一部の画素に強度 の高い光が入射する場合には、画素アレイ上の入射光分布と、画素アレイから出力される 画素データ分布とが、整合しない現象が生じ得る。

[0059]

図9は、蓄積期間T2において、強度の高い光が入射したときの画素112内部の状態を 示す説明図である。図9(A)では、図3のB-B'断面が示されている。ただし、図9 (A)では、光が入射する画素(注目画素)112と、注目画素と同じ行に配列された隣 接画素112[']と、が示されている。図9(B)は、図9(A)のC線に沿ったポテンシ ャル分布を示している。ただし、図9(B)の曲線は、ホールが蓄積されていない状態で のポテンシャル分布を示している。曲線から分かるように、第1のp領域220のポテン シャルは、その周囲のn領域210のポテンシャルよりも低い。また、第1のp領域22 0内部において、ホールポケットHPを構成する第2の部分p領域(p^{*}領域)222 bのポテンシャルは、第1の部分p領域221aのポテンシャルよりも低い。

注目画素112に光が入射すると、フォトダイオードPDはホールを発生させる。発生したホールは、ホールポケットHPに蓄積される。しかしながら、注目画素112に入射する光の強度が比較的高い場合には、ホールは、ホールポケットHPから溢れ、ホールポケットHPを含む第1のp領域220内に収容される。そして、注目画素112に入射する光の強度がさらに高い場合、換言すれば、発生するホール数が第1のp領域220の収容

30

能力を超える場合には、過剰なホールは、第1のp領域220から溢れ出る。 [0061]第 1 の p 領 域 2 2 0 から溢れ出たホールは、 n 領 域 2 1 0 の障 壁を超えて、 隣接 画 素 1 1 2 'の第 1 の p 領域 2 2 0 に侵入する。このとき、隣接画素 1 1 2 'では、光が入射して いないにも関わらず、ホールポケット内にホールが蓄積される。そして、隣接画素112 'からは、ホールポケット内に蓄積されたホールの数に応じた蓄積信号が読み出される。 なお、図9は、過剰なホールが、注目画素112と同じ行に配列された隣接画素112、 に侵入する場合について示しているが、過剰なホールは、注目画素112に隣接する行に 配列された隣接画素にも同様に侵入し得る。この結果、生成される画像では、注目画素に 対応する領域が白く表示されるだけでなく、その周辺領域も白く表示されてしまい、画質 が劣化する。この現象は、「ブルーミング」と呼ばれている。 [0062]以下に説明する実施例では、上記の画質の劣化が抑制できるよう工夫されている。具体的 には、各画素に設けられたクリアトランジスタCTrを利用して、ブルーミング現象の発 生が抑制されている。 [0063]B. 実施例: 図10は、クリアトランジスタCTrの4つの端子に印加される電圧を示す説明図である 。前述したように、比較例では、蓄積期間T2(図5)において、ゲート電圧CVgは、 約3.3Vに設定されている。基板電圧(すなわち、クリアトランジスタの基板領域とし て機能するn領域210の電圧)CVbは、出力トランジスタのドレイン電圧PVdとほ ぼ等しい約3.3Vに設定されている。ドレイン電圧CVdは、約0Vに設定されている 。そして、ソース電圧CVsは、第1のp領域220の電圧に等しく、フォトダイオード PDで発生するホール数に依存する。 [0064]クリアトランジスタCTrは、「CVs>CVg+CVth」が満足されるときにオン状 態に設定され、満足されないときにオフ状態に設定される。ここで、CVthは、クリア トランジスタCTrのしきい値電圧(絶対値)である。 [0065] 比較例では、蓄積期間において、フォトダイオードPDで発生したホールが第1のp領域 220から溢れ出る場合でも、クリアトランジスタCTrはオフ状態に保たれている。 方、以下に説明する実施例では、発生したホールが第1のp領域220から溢れ出る場合 には、クリアトランジスタCTrはオン状態に設定される。換言すれば、発生したホール が第1のp領域220から溢れ出るときのソース電圧CVsで、クリアトランジスタCT r がオフ状態からオン状態に遷移するように調整されている。こうすれば、クリアトラン ジスタCTrは、第1のp領域220から溢れ出たホールを排除することができ、この結 果、ブルーミング現象の発生を抑制することができる。 [0066]B - 1 . 第 1 実 施 例 : 第1実施例では、画素構造が変更されているのみであり、画素の制御は、比較例(図5) と同様に実行される。 [0067]図 1 1 は、第 1 実施例における画素構造を示す説明図であり、図 4 に対応する。図 1 1 は 、図4とほぼ同じであるが、この画素112Aでは、クリアトランジスタCTrの基板領 域として機能するn領域210Aが変更されている。具体的には、クリアゲート270C の下方に設けられたn領域210Aは、ゲート絶縁膜260Cとの界面付近に、不純物濃 度の比較的低い界面領域210bを含んでいる。換言すれば、クリアトランジスタCTr の 基 板 領 域 2 1 0 A は、 クリアゲート 2 7 0 C 付 近 に 設 け ら れ た 不 純 物 濃 度 の 比 較 的 低 い 上部領域(界面領域210b)と、上部領域の下方に設けられた不純物濃度の比較的高い

下部領域と、を含んでいる。このとき、クリアトランジスタのしきい値電圧CVthは、 50

20

30

40

(12)

比較的低く設定されるため、クリアトランジスタCTrは、発生したホールが第1のp領 域220から溢れ出るときのソース電圧CVsでオン状態に設定されることとなる。 【0068】 図12は、蓄積期間T2における画素112A内部の状態を示す説明図である。図12(

A),(B)は、それぞれ、入射光の強度が通常レベルである場合の画素内部の状態と、 高レベルである場合の画素内部の状態と、を示している。

【 0 0 6 9 】

入射光の強度が通常レベルである場合(図12(A))には、フォトダイオードPDで発 生するホールは、ホールポケットHPのみに蓄積される。このとき、第1のp領域220 の電圧、すなわち、クリアトランジスタのソース電圧CVsは、例えば約2~約3Vであ 10 り、クリアトランジスタCTrはオフ状態に設定される。

【 0 0 7 0 】

ー方、入射光の強度が高レベルである場合(図12(B))には、フォトダイオードPD で発生するホールは、ホールポケットHPを含む第1のp領域220から溢れ出る。この とき、第1のp領域220の電圧、すなわち、クリアトランジスタのソース電圧CVsは 、例えば約5Vであり、クリアトランジスタCTrはオン状態に設定される。より具体的 には、ソース電圧CVsが比較的高い場合には、クリアゲート270Cの下方のn領域2 10には、チャネル領域210cが形成される。このため、第1のp領域220から溢れ 出た過剰なホールは、チャネル領域210cと第2のp領域230とを通って、ドレイン コンタクト領域230dから排出される。なお、チャネル領域210cは、不純物濃度の 比較的低い界面領域210bに形成されている。

【 0 0 7 1 】

以上説明したように、第1実施例では、クリアトランジスタのしきい値電圧 C V t h は、 比較的低く設定されている。このため、行制御回路130(図1)がクリアゲート270 C に所定の電圧(本実施例では、約3.3V)を印加する場合でも、ソース電圧 C V s に 応じたクリアトランジスタC T r のオフ状態からオン状態への遷移が実現される。具体的 には、クリアトランジスタC T r は、ソース電圧が比較的低い場合(すなわち、発生した ホールがソース領域220から溢れ出ない場合)には、オフ状態に設定される。また、ク リアトランジスタC T r は、ソース電圧が比較的高い場合(すなわち、発生したホールが ソース領域220から溢れ出る場合)には、オン状態に設定される。したがって、クリア トランジスタC T r は、ホールがクリアトランジスタのソース領域220から溢れ出る場 合に、過剰なホールをチャネル領域210 c を介して排出することができる。この結果、 溢れ出た過剰なホールが隣接画素のホールポケットに侵入することを抑制することができ 、この結果、画質の劣化(プルーミング現象の発生)を抑制することが可能となる。

なお、 蓄積期間 T 2 においてクリアゲート 2 7 0 C に印加される所定の電圧(本実施例で は、約3.3 V)は、クリア期間 T 1, T 4 にクリアゲート 2 7 0 C に印加される電圧(本実施例では、約0 V)と異なる。すなわち、クリア期間 T 1, T 4 では、ゲート電圧 C Vgは、チャネル領域 2 1 0 c が必ず形成される電圧に設定されており、蓄積期間 T 2 で は、ゲート電圧 C Vgは、チャネル領域 2 1 0 c がソース領域の状態(ソース電圧)に応 じて形成される電圧に設定されている。

40

20

30

【0073】 B-2.第2実施例:

第2実施例では、画素の制御が変更されているのみであり、画素構造は、比較例(図4) と同様である。

【0074】

図13は、第2実施例における画素112の動作シーケンスを示す説明図であり、図5に 対応する。図13は、図5とほぼ同じであるが、蓄積期間T2におけるクリアトランジス タCTrのゲート電圧CVgが変更されている。具体的には、ゲート電圧CVgは、比較 例の約3.3Vよりも低い所定の電圧Vp(例えば、約2.5V)に変更されている。こ

(13)

のように、ゲート電圧CVgが比較的低い電圧Vpに設定されていれば、クリアトランジスタCTrは、発生したホールが第1のp領域220から溢れ出るときのソース電圧CV sでオン状態に設定されることとなる。 【0075】 図14は、蓄積期間T2における画素112内部の状態を示す説明図である。なお、図1 4(A),(B)は、図12(A),(B)に対応している。入射光の強度が通常レベル である場合(図14(A))には、図12(A)と同様に、クリアトランジスタCTrは

オフ状態に設定される。一方、入射光の強度が高レベルである場合(図14(B))には、図12(B)と同様に、クリアトランジスタCTrはオン状態に設定される。ただし、第1実施例では、界面領域210bの不純物濃度が比較的低く設定されていることに起因して、チャネル領域210cが形成されているが、第2実施例では、クリアゲート270 Cに印加されるゲート電圧CVgが比較的低く設定されていることに起因して、チャネル領域210cが形成されている。

【0076】

以上説明したように、第2実施例では、クリアトランジスタのゲート電圧CVgは、比較 的低い所定の電圧Vpに設定されている。このため、行制御回路130(図1)がクリア ゲート270Cに所定の電圧(本実施例では、約2.5V)を印加する場合でも、ソース 電圧CVsに応じたクリアトランジスタCTrのオフ状態からオン状態への遷移が実現さ れる。具体的には、クリアトランジスタCTrは、ソース電圧が比較的低い場合には、オ フ状態に設定され、ソース電圧が比較的高い場合には、オン状態に設定される。したがっ て、クリアトランジスタCTrは、ホールがクリアトランジスタのソース領域220から 溢れ出る場合に、過剰なホールをチャネル領域210cを介して排出することができる。 この結果、溢れ出た過剰なホールが隣接画素のホールポケットに侵入することを抑制する ことができ、この結果、画質の劣化(ブルーミング現象の発生)を抑制することが可能と なる。

[0077]

なお、第1実施例と同様に、蓄積期間T2においてクリアゲート270Cに印加される所 定の電圧(本実施例では、約2.5V)は、クリア期間T1,T4にクリアゲート270 Cに印加される電圧(本実施例では、約0V)と異なる。

【0078】

なお、本発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない 範囲において種々の態様において実施することが可能であり、例えば次のような変形も可 能である。

【 0 0 7 9 】

(1)上記実施例では、出力トランジスタPTrは、略環状のゲート電極270 Pを有しているが、これに代えて、略矩形のゲート電極を有していてもよい。ただし、上記実施例のようにすれば、画素の構造を比較的簡単にすることができるという利点がある。なお、上記実施例では、略環状のゲート電極は、略円形の外周と略円形の内周とを有しているが、これに代えて、略多角形の外周と略多角形の内周とを有していてもよい。あるいは、略多角形の外周と略円形の内周とを有していてもよい。すなわち、略環状とは、閉じた形状であればよい。

【 0 0 8 0 】

(2)第1実施例では、しきい値電圧CVthを比較的低く設定することによって、蓄積 期間において、ソース電圧CVsに応じたクリアトランジスタCTrのオフ状態とオン状 態との切替が実現されている。

[0081**]**

また、第2実施例では、ゲート電圧CVgを比較的低く設定することによって、蓄積期間 において、ソース電圧CVsに応じたクリアトランジスタのオフ状態とオン状態との切替 が実現されている。

【0082】

50

10

20

30

ー般には、クリアトランジスタ部は、蓄積期間において、発生したキャリアがクリアトラ ンジスタ部のソース領域から溢れ出る場合には、溢れ出たキャリアが隣接する画素の蓄積 部に侵入しないように、溢れ出たキャリアをクリアトランジスタ部を介して排出させれば よい。 [0083] なお、第1実施例では、しきい値電圧CVthは、界面領域210bの不純物濃度によっ て調整されているが、これに代えて、ゲート絶縁膜260Cの容量によって調整されてい てもよい。 [0084](3)上記実施例では、蓄積部は、ホールを蓄積させているが、これに代えて、電子を蓄 10 積させるようにしてもよい。なお、この場合には、p型の半導体領域とn型の半導体領域 とを置換すればよい。 【図面の簡単な説明】 【図1】比較例としての固体撮像装置の全体構成を示す説明図である。 【図2】図1の画素アレイ110と行制御回路130と列制御回路140との内部構成を 示す説明図である。 【図3】画素112のレイアウトを模式的に示す説明図である。 【図4】画素112の断面を模式的に示す説明図である。 【図5】画素112の動作シーケンスを示す説明図である。 【図 6 】 第 1 の ク リ ア 期 間 T 1 に お け る 画 素 1 1 2 内 部 の 状 態 を 示 す 説 明 図 で あ る 。 20 【図7】蓄積期間T2における画素112内部の状態を示す説明図である。 【図8】蓄積信号読出期間T3における画素112内部の状態を示す説明図である。 【図9】蓄積期間T2において、強度の高い光が入射したときの画素112内部の状態を 示す説明図である。 【図10】クリアトランジスタCTrの4つの端子に印加される電圧を示す説明図である 【図11】第1実施例における画素構造を示す説明図であり、図4に対応する。 【図12】蓄積期間T2における画素112A内部の状態を示す説明図である。 【図13】第2実施例における画素112の動作シーケンスを示す説明図であり、図5に 対応する。 30 【図14】蓄積期間T2における画素112内部の状態を示す説明図である。 【符号の説明】 1 0 0 ... 固体撮像装置 110…画素アレイ 112,112A...画素 120…タイミング制御回路 1 3 0 ... 行制御回路 132…出力ゲート制御部 134…出力ドレイン制御部 136…クリアゲート制御部 40 138…クリアドレイン制御部 1 4 0 ... 列制御回路 142...蓄積信号用ラインメモリ 1 4 4 ... オフセット信号用ラインメモリ 146…水平シフトレジスタ 150...出力回路 200...半導体基板 210,210A...n領域(クリアトランジスタの基板領域) 2 1 0 b ... 界面領域 210 с ... チャネル領域

(14)

210 d...ドレインコンタクト領域 210 s…ソースコンタクト領域 220…第1のp領域(クリアトランジスタのソース領域 2 2 1 a ... 第 1 の 部 分 p 領 域 2 2 2 b … 第 2 の 部 分 p 領 域 230…第2のp領域 230 d...ドレインコンタクト領域 260 P…ゲート絶縁膜 260 C ... ゲート絶縁膜 270 P…出力ゲート 2 7 0 C ... クリアゲート PTr... 出力トランジスタ P V d ... ドレイン電圧 P V g ... ゲート電圧 PVs…ソース電圧 CTr...クリアトランジスタ C V d ... ドレイン電圧 C V g ... ゲート電圧 C V s ... ソース電圧 C V b ... 基板電圧 H P ... ホールポケット PD...フォトダイオード

【図1】





10







【図4】





【図6】



【図7】











(B)



【図 1 0 】 CTr CVg (=3.3V) (三

【図11】



-0 CVb (=PVd=3.3V)

CVd (=0V)













