

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-198629
(P2010-198629A)

(43) 公開日 平成22年9月9日(2010.9.9)

(51) Int.Cl.

G06F 9/455 (2006.01)

F I

G06F 9/44 310A

テーマコード (参考)

審査請求 有 請求項の数 23 O L (全 33 頁)

(21) 出願番号 特願2010-94372 (P2010-94372)
 (22) 出願日 平成22年4月15日 (2010.4.15)
 (62) 分割の表示 特願2000-576360 (P2000-576360)
 の分割
 原出願日 平成11年10月11日 (1999.10.11)
 (31) 優先権主張番号 9822075.9
 (32) 優先日 平成10年10月10日 (1998.10.10)
 (33) 優先権主張国 英国 (GB)
 (31) 優先権主張番号 60/115,952
 (32) 優先日 平成11年1月14日 (1999.1.14)
 (33) 優先権主張国 米国 (US)

(71) 出願人 390009531
 インターナショナル・ビジネス・マシーンズ・コーポレーション
 INTERNATIONAL BUSINESS MACHINES CORPORATION
 アメリカ合衆国10504 ニューヨーク州 アーモンク ニュー オーチャードロード
 (74) 代理人 100108501
 弁理士 上野 剛史
 (74) 代理人 100112690
 弁理士 太佐 種一
 (74) 代理人 100091568
 弁理士 市位 嘉宏

最終頁に続く


(54) 【発明の名称】 プログラムコード変換方法

(57) 【要約】 (修正有)

【課題】あるプロセッサ用に書かれたコンピュータプログラムを異なるプロセッサ上で効率的に実行できるように変換する。

【解決手段】プログラムコードの第1の部分の最初の変換において、プログラムコードの前記第1の部分を優勢な条件セット下で実行するのに必要とされる中間表現だけを生成及び記憶し、プログラムコードの前記第1の部分と同じ部分6が後で入力されたときは常に、サブジェクトコードの第1の部分のための中間表現が後続の条件に対して以前に生成及び記憶されたかどうかを判定し、そのような中間表現が以前に生成されていない場合は、プログラムコードの前記第1の部分を前記後続の条件で実行するのに必要とされる追加の中間表現を生成することにより、前記プログラムコードの中間表現をメモリ内に生成して、エミュレーション実行する。

【選択図】 図5



【特許請求の範囲】**【請求項 1】**

プログラムコードの中間表現を生成する方法であって、

抽象レジスタを表す複数のレジスタオブジェクトを生成するコンピュータ実施ステップであって、単一のレジスタオブジェクトがそれぞれの抽象レジスタを表すコンピュータ実施ステップと、

表現オブジェクトを生成するコンピュータ実施ステップであって、各表現オブジェクトが、プログラム中に生じる異なるサブジェクトコード要素を表し、直接的に、又は他の表現オブジェクトからの参照を介して間接的に関係するレジスタオブジェクトから参照されるコンピュータ実施ステップとを含む方法。

10

【請求項 2】

プログラム可能なマシン上で実行するために書かれたコンピュータプログラムコードの中間表現を生成する方法であって、

(i) プログラムコードによって生成されることになる可変値を保持するためのレジスタオブジェクトを生成すること、ならびに

(ii) 固定値、及び/又は前記固定値と前記プログラムコードに従った前記可変値との関係を表す、複数の表現オブジェクトを生成することを含み、

前記オブジェクトは、すべてのレジスタオブジェクトをネットワークの最下部の基本ルート又はツリートランクのレベルに有する分岐したツリー状のネットワークに構成され、前記レジスタオブジェクトは他のどのレジスタオブジェクトにも供給されない方法。

20

【請求項 3】

前記プログラムコードがサブジェクトプロセッサの命令セットで表される、請求項 1 又は 2 に記載の方法。

【請求項 4】

前記レジスタオブジェクトが前記サブジェクトプロセッサのレジスタに対応する抽象レジスタを表す、前記請求項のいずれかに記載の方法。

【請求項 5】

ただ 1 つの有効なエントリーポイント命令を有しかつただ 1 つの有効なエクジットポイント命令を有する、プログラムコードの基本ブロックに対し、前記各ステップが順次行われる、前記請求項のいずれかに記載の方法。

30

【請求項 6】

少なくともいくつかの表現オブジェクトが複数のレジスタオブジェクトに供給される、前記請求項のいずれかに記載の方法。

【請求項 7】

表現オブジェクトが複製されない、前記請求項のいずれかに記載の方法。

【請求項 8】

サブジェクトコードの所与の要素に対して単一の表現オブジェクトが生成され、各表現オブジェクトが、関係するすべてのレジスタオブジェクトから参照される、前記請求項のいずれかに記載の方法。

【請求項 9】

オブジェクトが冗長又は不要になった場合にそれが除去される、前記請求項のいずれかに記載の方法。

40

【請求項 10】

冗長又は不要なオブジェクトが、レジスタと表現オブジェクトとのネットワークが構築されるときにそのオブジェクトに対してなされる参照の継続カウントを維持することによって識別される、請求項 9 に記載の方法。

【請求項 11】

各表現オブジェクトに対し、他の表現オブジェクト又は抽象レジスタからその表現オブジェクトへの参照の数のカウントが維持され、特定の表現オブジェクトに関連するカウントが、その表現オブジェクトが作成されるか除去されるたびに調整される、請求項 10 に記

50

載の方法。

【請求項 1 2】

表現オブジェクトに対する前記カウントが 0 のとき、その表現オブジェクトと、その表現オブジェクトからのすべての参照とが除去される請求項 1 1 に記載の方法。

【請求項 1 3】

少なくとも 1 つの可変サイズのレジスタが複数のレジスタオブジェクトによって表され、可変サイズのレジスタの可能な各サイズにつき 1 つのレジスタオブジェクトが提供される、前記請求項のいずれかに記載の方法。

【請求項 1 4】

適切なサイズに対応するレジスタオブジェクトに書き込み、どのレジスタオブジェクトが有効データを含むかの記録を保持することによって、可変サイズのレジスタへの書き込み動作が行われる、請求項 1 3 に記載の方法。

10

【請求項 1 5】

有効データが複数の対応するレジスタオブジェクトにあってそれを可変サイズのレジスタからの読取りと同じ効果をもたらすように結合しなければならないかどうかを前記記録から判定することにより、可変サイズのレジスタからの読取り動作が行われ、

i) そのような結合が必要でないと判定された場合は、適切なレジスタオブジェクトから直接に読み取り、

ii) そのような結合が必要であると判定された場合は、適切なレジスタオブジェクトの内容を結合して読取り値を提供する、請求項 1 4 に記載の方法。

20

【請求項 1 6】

サブジェクトプロセッサのレジスタが 1 つ又は複数の可変サイズのレジスタを含む場合、サブジェクトプロセッサのレジスタに対応する抽象レジスタを表す複数のレジスタオブジェクトを生成するステップがさらに、1 つの又はそれぞれの可変サイズのプロセッサレジスタを表す関連する抽象レジスタオブジェクトのセットを生成することを含む方法であって、前記セットは、可変サイズの各レジスタの可能な各幅につき 1 つの抽象レジスタを含み、前記方法は、

可変サイズのレジスタへのあるフィールド幅の書き込み動作ごとに、同じ幅の抽象レジスタに書き込むコンピュータ実施ステップと、

どの抽象レジスタが有効データを含むかの記録を保持するコンピュータ実施ステップであって、前記記録は書き込み動作ごとに更新されるコンピュータ実施ステップと、

30

有効データが複数の前記異なるサイズの抽象レジスタのセットにあってそれを可変サイズのレジスタに対して行われる同じ読取り動作と同じ効果をもたらすように結合しなければならないかどうかを、所与のフィールド幅の書き込み動作ごとに前記記録から判定するコンピュータ実施ステップと、

a) そのように結合が必要とされないと判定された場合は、適切なレジスタから直接に読み取り、あるいは

b) 複数のレジスタからのデータをそのように結合しなければならないと判定された場合は、それらのレジスタの内容を結合するコンピュータ実施ステップを含む請求項 4 及びそれに従属するいずれかの請求項に記載の方法。

40

【請求項 1 7】

複数の抽象レジスタの内容を結合しなければならないか否か、また結合しなければならない場合にはどれを結合しなければならないかを決定するステップが、異なるサイズの抽象レジスタの各セットに関して以下の条件、すなわち

i) アクセスに必要とされるデータが 1 つの有効抽象レジスタ内に完全にある場合は、そのレジスタだけがアクセスされ、

ii) アクセスに必要とされるデータが複数の有効抽象レジスタ内にある場合は、それらの有効抽象レジスタからデータが結合されてアクセスが行われる、という条件に従って決定される請求項 1 6 に記載の方法。

【請求項 1 8】

50

前記中間表現が記憶され、同じコードブロックが後で再入力された場合に後で再利用される、前記請求項のいずれかに記載の方法。

【請求項 19】

前記第 1 のコンピュータプログラムコードの少なくとも 1 ブロックが、代替の未使用入口条件又は効果又は機能を有することができ、レジスタオブジェクトを生成するステップが、プログラムコードのその部分をその時の優勢な条件で実行するのに必要な中間表現を最初にだけ生成及び記憶する請求項 18 に記載の方法。

【請求項 20】

それにより以前に記憶された中間表現が現在優勢な同じ条件セットに対するものであったかどうかを、変換すべき所与のコードブロックに対して判定し、そうでない場合は、前記コードブロックを実行するのに必要な追加の中間表現を現在優勢な新しい条件セットに対して生成及び記憶する、請求項 19 に記載の方法。

10

【請求項 21】

サブジェクトコードの所与の部分を最初に変換する際に、プログラムコードのその部分を優勢な条件セットで実行するのに必要な中間表現だけを生成及び記憶するコンピュータ実施ステップと、

サブジェクトコードの同じ部分が後で入力されたときは常に、サブジェクトコードのその部分のための中間表現が後続の条件に対して以前に生成及び記憶されたかどうかを判定し、そのような中間表現が以前に生成されていない場合は、サブジェクトコードの前記部分を前記後続の条件で実行するのに必要な追加の中間表現を生成するコンピュータ実施ステップとをさらに含む前記請求項のいずれかに記載の方法。

20

【請求項 22】

前記中間表現がサブジェクトプログラムの実行中に動的に生成される、前記請求項のいずれかに記載の方法。

【請求項 23】

コンパイル及び / 又は変換するために書かれ、第 1 のプログラム可能なマシン上で実行される第 1 のコンピュータプログラムコードが、異なる第 2 のプログラム可能なマシン上で実行するための第 2 のコンピュータプログラムコードに動的に変換され、

(a) 前記第 1 のコンピュータプログラムコードのブロックの中間表現を生成すること

30

、
(b) 前記中間表現から前記第 2 のコンピュータプログラムコードのブロックを生成すること、

(c) 第 2 のコンピュータプログラムコードの前記ブロックを前記第 2 のプログラム可能なマシン上で実行すること、及び

(d) 前記第 2 のプログラム可能なマシン上で第 1 のコンピュータプログラムコードをエミュレートする現行の実行に必要な、第 1 のコンピュータプログラムコードの少なくとも 1 つのブロックに対し、ステップ a ~ c をリアルタイムで繰り返すことを含む、請求項 22 に記載の方法。

【請求項 24】

複数の可能な効果又は機能を有する特定のサブジェクトコード命令の第 1 の反復時に、その反復で必要とされる特定の機能だけを表す特殊ケース中間表現を生成及び記憶するコンピュータ実施ステップと、

40

同じサブジェクトコード命令の後続の各反復で、前記後続の反復で必要とされる必要な機能に対して特殊ケース中間表現が生成されているかどうかを判定し、そのような特殊ケース中間表現が以前に生成されていない場合に、その機能特有の追加の特殊ケース中間表現を生成するコンピュータ実施ステップを含む請求項 22 又は 23 に記載の方法。

【請求項 25】

前記特殊ケース中間表現が生成及び記憶されるとき、必要な機能が関連の記憶済み特殊ケース中間表現によって表される機能と同じかどうかを各サブジェクトコード命令の後続の反復時に判定するための関連テストプロシージャが生成及び記憶され、追加の特殊ケース

50

中間表現が必要な場合は、その特殊ケース中間表現に関連する追加のテストプロシージャがその追加の特殊ケース中間表現と共に生成及び記憶される請求項 2 4 に記載の方法。

【請求項 2 6】

特定のサブジェクトコード命令に対する追加の特殊ケース中間表現及び追加の関連テストプロシージャが、少なくとも最初はいずれかの既存の特殊ケース中間表現及び記憶された関連テストプロシージャに対する従属関係で記憶され、したがって、サブジェクトコード命令の第 2 の反復以降に、必要とされる機能の特殊ケース中間表現が存在すると判定されるか又は必要とされる特殊ケース中間表現が存在しないと判定されるまで前記テストプロシージャをそれが生成及び記憶された順に行うことによって、必要とされる特殊ケース中間表現が以前に生成されたかどうかの判定が行われ、必要とされる中間表現が存在しないと判定された場合は、さらに追加の中間表現及び別の関連テストプロシージャが生成される請求項 2 5 に記載の方法。

10

【請求項 2 7】

生成された順にテストプロシージャを順序付けるのではなく、使用頻度のより高い特殊ケース中間表現に関連するテストプロシージャが使用頻度のより低い特殊ケース中間表現に関連したテストプロシージャの前に実行されるようにテストプロシージャの順序を調整することによって中間表現が最適化される請求項 2 6 に記載の方法。

【請求項 2 8】

プログラム可能なマシン上で実行するために書かれたコンピュータコードの中間表現を生成する方法であって、

20

(i) プログラムコードによって生成されることになる可変値を保持するための複数のレジスタオブジェクトを生成すること、ならびに

(i i) 固定値、及び / 又は前記固定値と前記プログラムコードに従った前記可変値との関係を表す、複数の表現オブジェクトを生成することを含み、

少なくとも 1 つの可変サイズのレジスタが複数のレジスタオブジェクトによって表され、可変サイズのレジスタの可能な各サイズにつき 1 つのレジスタオブジェクトが提供される方法。

【請求項 2 9】

適切なサイズに対応するレジスタオブジェクトに書き込み、どのレジスタオブジェクトが有効データを含むかの記録を保持することによって、可変サイズのレジスタへの書き込み動作が行われる、請求項 2 8 に記載の方法。

30

【請求項 3 0】

有効データが複数の対応するレジスタオブジェクトにあってそれを可変サイズのレジスタからの読取りと同じ効果をもたらすように結合しなければならないかどうかを前記記録から判定することにより、可変サイズのレジスタからの読取り動作が行われ、

i) そのような結合が必要でないと判定された場合は、適切なレジスタオブジェクトから直接に読取り、

i i) そのような結合が必要であると判定された場合は、適切なレジスタオブジェクトの内容を結合して読取り値を提供する、請求項 2 9 に記載の方法。

【請求項 3 1】

40

少なくとも 1 つの可変サイズのレジスタを含むサブジェクトプロセッサの命令セットで表されるプログラムコードの中間表現を生成する方法であって、

可変サイズのレジスタを表す関連する抽象レジスタオブジェクトのセットを生成するコンピュータ実施ステップと、

可変サイズのレジスタへのあるフィールド幅の書き込み動作ごとに、同じ幅の抽象レジスタに書き込むコンピュータ実施ステップと、

どの抽象レジスタが有効データを含むかの記録を保持するコンピュータ実施ステップであって、前記記録が書き込み動作ごとに更新されるコンピュータ実施ステップと、

有効データが複数の前記異なるサイズの抽象レジスタのセットのうちにあってそれを可変サイズのレジスタに対して行われる同じ読取り動作と同じ効果をもたらすように結合し

50

なければならないどうかを、所与のフィールド幅の書込み動作ごとに前記記録から判定するコンピュータ実施ステップと、

a) そのように結合が必要とされないと判定された場合は、適切なレジスタから直接に読み取り、あるいは

b) 複数のレジスタからのデータをそのように結合しなければならないと判定された場合は、それらのレジスタの内容を結合するコンピュータ実施ステップを含む方法。

【請求項 3 2】

複数の抽象レジスタの内容を結合しなければならないか否か、また結合しなければならない場合にはどれを結合しなければならないかを決定するステップが、異なるサイズの抽象レジスタの各セットに関して以下の条件、すなわち

i) アクセスに必要とされるデータが 1 つの有効抽象レジスタ内に完全にある場合は、そのレジスタだけがアクセスされ、

i i) アクセスに必要とされるデータが複数の有効抽象レジスタ内にある場合は、それらの有効抽象レジスタからデータが結合されてアクセスが行われる、という条件に従って決定される、請求項 3 1 に記載の方法。

【請求項 3 3】

コンピュータプログラムコードの中間表現を生成する方法であって、

サブジェクトコードの所与の部分を最初に変換する際に、プログラムコードのその部分を優勢な条件セットで実行するのに必要な中間表現だけを生成及び記憶するコンピュータ実施ステップと、

サブジェクトコードの同じ部分が後で入力されたときは常に、サブジェクトコードのその部分のための中間表現が後続の条件に対して以前に生成及び記憶されたかどうかを判定し、そのような中間表現が以前に生成されていない場合は、サブジェクトコードの前記部分を前記後続の条件で実行するのに必要な追加の中間表現を生成するコンピュータ実施ステップとを含む方法。

【請求項 3 4】

前記条件が入口条件であり、

プログラムによって必要とされるときにプログラムコードの Basic Block ごとに中間表現の中間表現ブロック (IR Block) を生成するコンピュータ実施ステップであって、各 IR Block が特定の入口条件に対するプログラムコードの各 Basic Block を表すコンピュータ実施ステップと、

各 IR Block に対応するターゲットコードを記憶するコンピュータ実施ステップと、

プログラムが所与の入口条件に対する Basic Block の実行を必要とするときに、

a) その所与の入口条件に対するその Basic Block を表す記憶済みターゲットコードがある場合は、前記記憶済みターゲットコードを使用し、あるいは

b) その所与の入口条件に対するその Basic Block を表す記憶済みターゲットコードがない場合は、その所与の入口条件に対するその Basic Block を表す別の IR Block を生成するコンピュータ実施ステップを含む請求項 3 3 に記載の方法。

【請求項 3 5】

プログラムの実行中にプログラムの中間表現が動的に生成され、

複数の可能な効果又は機能を有する特定のサブジェクトコード命令の第 1 の反復時に、その反復で必要とされる特定の機能だけを表す特殊ケース中間表現を生成及び記憶するコンピュータ実施ステップと、

同じサブジェクトコード命令の後続の各反復で、前記後続の反復で必要とされる必要な機能に対して特殊ケース中間表現が生成されているかどうかを判定し、そのような特殊ケース中間表現が以前に生成されていない場合に、その機能特有の追加の特殊ケース中間表現を生成するコンピュータ実施ステップとを含む請求項 3 3 に記載の方法。

10

20

30

40

50

【請求項 36】

前記特殊ケース中間表現が生成及び記憶されるとき、必要な機能が関連する記憶済み特殊ケース中間表現によって表される機能と同じかどうかを各サブジェクトコード命令の後続の反復時に判定するための関連テストプロシージャが生成及び記憶され、追加の特殊ケース中間表現が必要な場合は、その特殊ケース中間表現に関連する追加のテストプロシージャが、その追加の特殊ケース中間表現と共に生成及び記憶される請求項 33 に記載の方法。

【請求項 37】

特定のサブジェクトコード命令に対する追加の特殊ケース中間表現及び追加の関連テストプロシージャが、少なくとも最初はいずれかの既存の特殊ケース中間表現及び記憶済み関連テストプロシージャに対する従属関係で記憶され、したがって、サブジェクトコード命令の第 2 の反復以降に、必要とされる機能の特殊ケース中間表現が存在すると判定されるか又は必要とされる中間表現が存在しないと判定されるまで前記テストプロシージャをそれが生成及び記憶された順に行うことによって、必要とされる特殊ケース中間表現が以前に生成されたかどうかの判定が行われ、必要とされる中間表現が存在しないと判定された場合は、さらに追加の中間表現及び別の関連テストプロシージャが生成される請求項 36 に記載の方法。

10

【請求項 38】

生成された順にテストプロシージャを順序付けるのではなく、使用頻度のより高い特殊ケース中間表現に関連するテストプロシージャが使用頻度のより低い特殊ケース中間表現に関連したテストプロシージャの前に実行されるようにテストプロシージャの順序を調整することによって中間表現が最適化される請求項 37 に記載の方法。

20

【請求項 39】

プログラム可能なマシン上で実行するために書かれたコンピュータコードの中間表現を生成する方法であって、

(i) プログラムコードによって生成されることになる可変値を保持するための複数のレジスタオブジェクトを生成すること、ならびに

(i i) 固定値、及び / 又は前記固定値と前記プログラムコードに従った前記可変値との関係を表す、複数の表現オブジェクトを生成することを含み、

前記中間表現は、コンピュータコードのブロックに対して生成及び記憶され、同じコードブロックが後で再入力された場合は後で再利用され、前記第 1 のコンピュータプログラムコードの少なくとも 1 ブロックが、代替の未使用入口条件又は効果又は機能を有することができ、前記中間表現は、プログラムコードのそのブロックをその時の優勢な条件で実行するのに必要なとき、最初にだけ生成及び記憶される方法。

30

【請求項 40】

それにより以前に記憶された中間表現が現在優勢な同じ条件セットに対するものであったかどうかを、変換すべき所与のコードブロックに対して判定し、そうでない場合は、コードのブロックを実行するのに必要な追加の中間表現を現在優勢な新しい条件セットに対して生成及び記憶する、請求項 39 に記載の方法。

【請求項 41】

コンピュータプログラムコードのターゲットコード表現を生成する方法であって、

サブジェクトコードの所与の部分を変更する際に、プログラムコードのその部分を優勢な条件セットで実行するのに必要なターゲットコードだけを生成及び記憶するコンピュータ実施ステップと、

サブジェクトコードの同じ部分が後で入力されたときは常に、サブジェクトコードのその部分のためのターゲットコードが後続の条件に対して以前に生成及び記憶されたかどうかを判定し、そのようなターゲットコードが以前に生成されていない場合は、サブジェクトコードの前記部分を前記後続の条件で実行するのに必要な追加のターゲットコードを生成するコンピュータ実施ステップとを含む方法。

40

【請求項 42】

50

コンパイル及び/又は変換するために書かれ、第1のプログラム可能なマシン上で実行される第1のコンピュータプログラムコードを、異なる第2のプログラム可能なマシン上で実行するための第2のコンピュータプログラムコードに動的に変換する方法であって、

(a) 前記第1のコンピュータプログラムコードのブロックの中間表現を生成すること

(b) 前記中間表現から前記第2のコンピュータプログラムコードのブロックを生成すること、

(c) 第2のコンピュータプログラムコードの前記ブロックを前記第2のプログラム可能なマシン上で実行すること、及び

(d) 前記第2のプログラム可能なマシン上で第1のコンピュータプログラムコードをエミュレートする現行の実行に必要な、第1のコンピュータプログラムコードの少なくとも1つのブロックに対し、ステップa~cをリアルタイムで繰り返すことを含む方法。

10

【請求項43】

第1のタイプのプロセッサによって実行するために書かれたコンピュータプログラムを、第2のタイプのプロセッサによって実行できるように変換する方法であって、請求項1から38までのいずれか一項に記載にしたがって中間表現を生成することを含む方法。

【請求項44】

前記変換が動的であってプログラムの実行中に行われる、請求項43に記載の方法。

【請求項45】

コンピュータプログラムを最適化する方法であって、請求項1から40までのいずれか一項の記載にしたがって中間表現を生成すること、及び前記中間表現を最適化することを含む方法。

20

【請求項46】

第1のタイプのプロセッサによって実行するために書かれたコンピュータプログラムを、そのプロセッサによってより効率的に実行できるように最適化するのに使用される、請求項45に記載の方法。

【請求項47】

請求する方法の各ステップを行うための手段を備えた、前記請求項のいずれかの方法を行うためのシステム。

【請求項48】

添付の図面を参照しながら以下に実質的に述べる、プログラムコードの中間表現を生成する方法。

30

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、プログラムコードをあるフォーマットから別のフォーマットに変換するための方法及びシステムに関する。特に、本発明は、コンピュータプログラム又はプログラムのBasic Blockの中間表現を提供するための方法及びシステムに関する(プログラムのBasic Blockとは、ただ1つのエントリーポイントを第1の命令に有し、ただ1つのエクジットポイントをそのブロックの最後の命令に有する、命令のブロックである)。例えば本発明は、あるプロセッサ用に書かれたコンピュータプログラムを異なるプロセッサ上で効率的に実行できるように変換するための方法及びシステムを提供する。この変換は、中間表現を利用し、ブロックごとのモードで行われる。

40

【背景技術】

【0002】

中間表現とは、プログラムを表現できるが、どの特定プロセッサにも特有ではなく、どのプロセッサ上で直接に実行するようにも意図されていない抽象的なコンピュータ言語の形式を呼ぶのに、コンピュータ業界で広く使用されている用語である。例えば、中間表現は一般に、プログラムの最適化を可能にするために作成される。例えばコンパイラは、高級言語コンピュータプログラムを中間表現に変換し、その中間表現に様々な最適化技術を

50

適用することによってプログラムを最適化し、次いで、最適化した中間表現を実行可能バイナリコードに変換することになる。中間表現はまた、プログラムを、どのプロセッサにも特有ではない形式でインターネットを横断して送信できるようにもする。例えばSun Microsystemsは、この目的のためにバイトコードと呼ばれる中間表現の形式を開発した。バイトコードは、周知のJava（商標）ランタイムシステムが採用されたプロセッサ上ならどんなプロセッサ上にも実装することができる。

【0003】

中間表現はまた、バイナリ変換を採用するエミュレーション・システムによっても一般的に使用されている。このタイプのエミュレーション・システムは、所与のプロセッサタイプ用にコンパイルされたソフトウェアコードを取り込み、それを中間表現に変換し、その中間表現を最適化し、次いでその中間表現を別のプロセッサタイプ上で実行できるコードに変換する。中間表現生成の最適化は、エミュレートされたプログラムを実行するのに必要なコードの量を最小限に抑えるのに使用される周知のプロシージャである。中間表現の最適化には、周知の様々な方法が存在する。

10

【0004】

バイナリ変換を行うために中間表現を使用する周知のエミュレーション・システムの一例は、AT&Tによって運営されるFlashPortシステムである。顧客は、変換すべきプログラムをAT&Tに提供する（プログラムは第1のタイプのプロセッサ上で実行されるようにコンパイルされている）。プログラムは、AT&Tによって中間表現に変換され、中間表現は、技術者の補助により自動最適化ルーチンのアプリケーションを介して最適化される。技術者は、最適化ルーチンが失敗したときに入力を提供する。最適化された中間変換は、次いでAT&Tによって所望のタイプのプロセッサ上で実行できるコードに変換される。このような、実行される前にプログラム全体が変換されるタイプのバイナリ変換は、「静的」バイナリ変換と呼ばれる。変換時間は、数カ月までのどんな時間になる可能性もある。

20

【0005】

エミュレーションの代替形式では、サブジェクトプロセッサ（すなわち、コードがそれに向けて書かれている、エミュレートされることになる第1のタイプのプロセッサ）のコードのプログラムが、中間表現を介してBasic Blockでターゲットプロセッサ（すなわち、エミュレーションがその上で行われる第2のタイプのプロセッサ）のコードに変換される。

30

【図面の簡単な説明】

【0006】

【図1】本発明に係る動的エミュレーション・システムが中間表現を生成する方式の概略図（MOVE命令）

【図2】本発明に係る動的エミュレーション・システムが中間表現を生成する方式の概略図（ADD命令）

【図3】本発明に係る動的エミュレーション・システムが中間表現を生成する方式の概略図（MUL命令）

【図4】本発明に係る動的エミュレーション・システムが中間表現を生成する方式の概略図（AND Expression）

40

【図5】本発明に係る動的エミュレーション・システムが中間表現を生成する方式の概略図（ライン6のMOVE命令による再定義）

【図6】本発明に係る動的エミュレーション・システムが中間表現を生成する方式の概略図（サブジェクトプロセッサレジスタの伝搬の例）

【図7】本発明に係る動的エミュレーション・システムが中間表現を生成する方式の概略図（2つのIsoBlockを適用した例）

【発明を実施するための形態】

【0007】

本発明の第1の態様の一目的は、プログラムコードの中間表現を生成する方法を提供す

50

ることであり、この方法は、抽象レジスタを表す複数のレジスタオブジェクトを生成するコンピュータ実施ステップであって、単一のレジスタオブジェクトがそれぞれの抽象レジスタを表すコンピュータ実施ステップと、

表現オブジェクトを生成するコンピュータ実施ステップであって、各表現オブジェクトが、プログラム中に生じる異なるサブジェクトコード要素を表し、直接的に、又は他の表現オブジェクトからの参照を介して間接的に関係するレジスタオブジェクトから参照されるコンピュータ実施ステップとを含む。

サブジェクトコードの要素は、サブジェクトコード命令の演算又は副次演算である。各サブジェクトコード命令はこのような要素をいくつか含むこともでき、したがって、いくつかの表現オブジェクトを生成して、単一のサブジェクトコード命令を表すこともできる

10

【0008】

また本発明の第1の態様によれば、プログラム可能なマシン上で実行するために書かれたコンピュータプログラムコードの中間表現を生成する方法が提供され、前記方法は、

(i) プログラムコードによって生成されることになる可変値を保持するための複数のレジスタオブジェクトを生成すること、ならびに

(ii) 固定値、及び/又は前記固定値と前記プログラムコードに従った前記可変値との関係を表す、複数の表現オブジェクトを生成することを含み、

前記オブジェクトは、すべてのレジスタオブジェクトをネットワークの最下部の基本ルート又はツリートランクのレベルに有する分岐したツリーのようなネットワークに構成され、レジスタオブジェクトは他のどのレジスタオブジェクトにも供給されない。

20

中間表現を形成するときは、中間表現によって表されているサブジェクトプロセッサの状況(例えばそのレジスタ又はメモリ空間の状況)の表現を含めることが必要である。本発明ではこれは、抽象レジスタを作成することにより、特に効率的な方式で行われる。

【0009】

本発明によれば、所与の抽象レジスタを表すのに単一のレジスタオブジェクトしか生成する必要がなく(これは、初期化時にすべての抽象レジスタに対して行うことが好ましい)、各抽象レジスタの状態は、対応するレジスタオブジェクトから参照される表現オブジェクトによって定義される。所与のレジスタオブジェクトから複数の表現オブジェクトが参照される場合、レジスタオブジェクトをその「ルート」として有する表現オブジェクトの「ツリー」が生成される。各レジスタオブジェクトから参照される表現ツリーは、共に「表現フォレスト」を形成することになる。

30

【0010】

本発明の利点は、いずれかの所与の表現オブジェクトを複数のレジスタに関連付けることができることであり、したがって、異なるいくつかのレジスタによって使用される表現をこれらのレジスタそれぞれに別個に作成して割り当てる必要はなく、一度だけ作成して各レジスタに関連付ければよい。言い換えれば、表現ツリーは、複数のレジスタオブジェクトから参照される表現オブジェクトによって相互にリンクさせることができる。したがって、所与の表現オブジェクトを、表現フォレスト内のいくつかの表現ツリーに共通とすることができる。同じ表現のコピーを複数作成することを避けることにより、本発明は、中間表現を作成するのに必要な時間を削減し、中間表現に占有されるメモリ空間を削減する。

40

【0011】

本発明の別の利点は、冗長になる表現を非常に効率的に識別できることである。新しい表現がレジスタオブジェクトに割り当てられたとき、以前にそのレジスタオブジェクトから参照されていた表現は、他のレジスタオブジェクトから参照されていない限り冗長になる。これらの多重参照は、以下に述べる参照カウンティングを使用して検出される。

【0012】

いずれかの所与の表現オブジェクトは、それから他の表現オブジェクトへの参照と、他の表現オブジェクト又は抽象レジスタからそれへの参照とを有することができる。各表現

50

オブジェクトにつながる参照の数のカウントが維持されることが好ましい。表現オブジェクトへの（レジスタ又は別の表現オブジェクトからの）参照が作成又は除去されるたびに、その表現オブジェクトに対するカウントが調整される。所与の表現オブジェクトに対するカウントが0であるのは、その表現オブジェクトにつながる参照がなく、したがってその表現オブジェクトが冗長であることを示す。所与の表現オブジェクトに対するカウントが0であるとき、その表現オブジェクトは、中間表現から除去されることが好ましい。

【0013】

ある表現オブジェクトが除去される時、その表現オブジェクトからつながるすべての参照が削除されることにより、参照先である各表現オブジェクトはその参照カウントをデクリメントする。このデクリメントされた値が0に達したとき、今度はその参照先オブジェクトを除去することができ、それにより、そのオブジェクトの参照先であるオブジェクトがそれらの参照カウントをデクリメントする。

10

【0014】

したがって、本発明の中間表現によれば、効率的に冗長コードを突き止めて除去することができる。バイナリ変換プログラムでは、レジスタの内容が定義された後に一度も使用されることなく再定義されるとき、冗長コードが頻繁に現れる。知られている既存の中間表現は、所与のレジスタの内容がいつ定義されたか、及びそのレジスタの内容がいつ使用されたかを示す記録を保持することを必要とする。この記録保持は、非効率的な冗長コード識別方法である。本発明では、冗長コードは、レジスタオブジェクトへの割当ての順序及びレジスタオブジェクトの使用から即座に明らかとなる。

20

【0015】

本発明の第2の態様によれば、プログラム可能なマシン上で実行するために書かれたコンピュータコードの中間表現を生成する方法が提供され、前記方法は、

(i) プログラムコードによって生成されることになる可変値を保持するための複数のレジスタオブジェクトを生成すること、ならびに

(ii) 固定値、及び/又は前記固定値と前記プログラムコードに従った前記可変値との関係を表す、複数の表現オブジェクトを生成することを含み、

少なくとも1つの可変サイズのレジスタが複数のレジスタオブジェクトによって表され、可変サイズのレジスタの可能な各サイズにつき1つのレジスタオブジェクトが提供される。

30

【0016】

この本発明の第2の態様によれば、可変サイズのレジスタを少なくとも1つ備えるサブジェクトプロセッサの命令セットで表されたプログラムコードの中間表現を生成する方法が提供され、この方法は、

1つの又はそれぞれの可変サイズのプロセッサレジスタを表す、関連する抽象レジスタオブジェクトのセットを生成するコンピュータ実施ステップであって、このセットが可変サイズの各レジスタの可能な各幅につき1つの抽象レジスタを含むコンピュータ実施ステップと、

可変サイズのレジスタへのあるフィールド幅の書込み動作ごとに、同じ幅の抽象レジスタに書き込むコンピュータ実施ステップと、

40

どの抽象レジスタが有効データを含むかの記録を保持するコンピュータ実施ステップであって、この記録が書込み動作ごとに更新されるコンピュータ実施ステップと、

有効データが前記異なるサイズの抽象レジスタのセットのうちの1つ以上あってそれらを可変サイズのレジスタに対して行われる同じ読取り動作と同じ効果をもたらすように結合しなければならないかどうかを、所与のフィールド幅の書込み動作ごとに前記記録から判定するコンピュータ実施ステップと、

a) そのように結合が必要とされないと判定された場合は、適切なレジスタから直接に読み取り、あるいは

b) 複数のレジスタからのデータをそのように結合しなければならないと判定された場合は、それらのレジスタの内容を結合するコンピュータ実施ステップを含む。

50

【 0 0 1 7 】

上記において可変サイズのレジスタとは、サブフィールドに値を書き込み、レジスタの幅全体の一部をオーバーレイすることによって、その内容を修正することができるレジスタを意味する。

【 0 0 1 8 】

複数のレジスタからデータを結合しなければならないか否か、また結合しなければならない場合にはどれを結合しなければならないかは、異なるサイズの抽象レジスタの各セットに関して以下の条件に従って決定することができる。

i) アクセスに必要とされるデータが1つの有効抽象レジスタ内に完全にある場合は、そのレジスタだけがアクセスされる。

ii) アクセスに必要とされるデータが複数の有効抽象レジスタ内にある場合は、それらの有効抽象レジスタからデータが結合されて、アクセスが行われる。

【 0 0 1 9 】

例えば、Motorola 68000シリーズを含めた周知のサブジェクトプロセッサでは、以下のとき、上記のステップ(i)に従ってただ1つのレジスタにアクセスすることが必要となる。すなわち、

a) 前記抽象レジスタのうち1つだけに有効データがあるときは、そのレジスタがアクセスされる。

b) アクセスの幅に対応するサイズのレジスタ中に有効データがあり、それよりも小さいレジスタ中にも有効データがない場合は、そのアクセスの幅にサイズに対応するそのレジスタだけがアクセスされる。

c) 有効データを含むレジスタが、アクセスの幅に対応するサイズのレジスタよりも長い場合は、有効データを含むレジスタのうち最小のレジスタがアクセスされる。

【 0 0 2 0 】

周知のサブジェクトプロセッサではまた、アクセスに必要とされるデータが複数の有効抽象レジスタ内にあり、したがって2つ又はそれ以上のレジスタからのデータを結合しなければならない場合、以下のようにして結合を行うことができる。

a) 読取り動作の幅に対応するか又はそれよりも小さいサイズの2つ又はそれ以上のレジスタ中に有効データがある場合は、これらの各レジスタからのデータが結合される。

b) 読取り動作のサイズに対応するサイズのレジスタ中にデータがなく、より大きいレジスタ及びより小さいレジスタ中にデータがある場合は、これらの各レジスタからのデータが結合される。

【 0 0 2 1 】

中間表現が、すべてのレジスタアクセスが同じ幅であるプログラムの領域(1つ又は複数のBasic Blockを含む)を表すときは、抽象レジスタの内容を結合する必要はなく、データは単に、単一の動作で単一の抽象レジスタに書き込むか又はそれから読み取ることができる。したがって、ターゲットプロセッサコードが単純化されることになる。2つの抽象レジスタの内容を結合するより複雑なプロシージャは、いずれかの特定のコード領域が、異なるビット幅のレジスタアクセスを含む場合にのみ必要となる。

【 0 0 2 2 】

この本発明の第2の態様は、プロセッサのエミュレーション中、具体的には、エミュレートされるプロセッサが可変サイズのレジスタを利用するときに起こる問題を克服する。対象とするこの問題の性質は、例によって最もよく理解される。可変サイズのレジスタを使用する命令セットの一例は、Motorola 68000アーキテクチャである。68000アーキテクチャでは、「ロング」(.l)と指定された命令は、レジスタ又はメモリ位置の32ビットすべてに作用する。「ワード」(.w)又は「バイト」(.b)と指定された命令は、レジスタ又はメモリ位置のボトム16ビット及びボトム8ビットにしかそれぞれ作用しない。例えば、バイト追加によって繰上がり生成される場合でも、その繰上りはレジスタの9番目のビットには伝わらない。可変サイズのレジスタ中で発生する状況は、以下の表1に示す68000コードの例に示される。

10

20

30

40

50

【 0 0 2 3 】

【表 1】

	31	15	7	0	
move. l (a0), d0					d0
add. b #x, d0					d0
move. l d0, (a0)					(a0)

10

【 0 0 2 4 】

この例において、最初の「move.l」命令は、レジスタアドレス「d0」の32ビットすべてに書き込む。これを、レジスタ「d0」を表すボックスの全部分をカバーする薄い方の陰影によって上に示す。「add.b」命令は、レジスタ「d0」のボトム8ビットだけに書き込み、トップ24ビットは「add.b」命令の前の状態と全く同じ状態のままである。レジスタ「d0」の、「add.b」命令によって影響された部分を、濃い方の陰影によって示す。ここで、レジスタ「d0」の全内容が別のレジスタ又はメモリにコピーされる場合、コピーされるボトム8ビットは、「add.b」命令によって生成されたものとなり、コピーされるトップ24ビットは、「move.l」命令によって生成されたものとなる。

20

【 0 0 2 5 】

エミュレーション・システムは、エミュレートしているサブジェクトプロセッサによって使用される各レジスタを表さなければならない。エミュレーションの一部としてプログラムの中間表現が作成される時、その中間表現は、どんなアーキテクチャのターゲットプロセッサ上でも実行されるコードに変換できることが好ましい。したがって、好ましくは中間表現は、コードを実行するのに使用されるターゲットプロセッサのタイプに関するどんな仮定も含むべきではない。この場合、回避すべき特定の仮定は、上記の例で述べたように8ビットのデータがレジスタに書き込まれるときにターゲットプロセッサ上の32ビットレジスタの上位24ビットがそれらの既存の形で維持されるであろうという仮定である。この代わりに、8ビットのデータをレジスタの最下位8ビットに書き込み、次いで残りの24ビットを0で埋めることになるターゲットプロセッサもあり得る。中間表現は、(適切なコードに変換された後は)どちらの形式のターゲットプロセッサ上でも実行できるような方式で構築することが好ましい。

30

【 0 0 2 6 】

この問題を克服できる方式の1つは、ターゲットプロセッサレジスタの異なるセクションを適切な方式で操作する複雑な式を作成することであり、この例で必要とされる式は次のようになる。

$$d0 = ((d0 + x) \& 0 \times f f) | (d0 \& 0 \times f f f f f f 0 0)$$

この式は、ターゲットプロセッサレジスタ上で32ビット追加を行い、ボトム8ビットを抽出し、次いでトップ24ビットをそれらの元の値に復元する。

40

【 0 0 2 7 】

異なる幅のデータを操作する2つの命令間においてある幅のデータを操作する命令を見つける(上に例示した状況)のは普通でない。プログラム中で共にグループ化される同じ幅のデータを操作する命令のグループを見つけることの方が普通である。例えば、プログラムのある領域はバイトのデータ、例えば文字処理コードに作用し、プログラムの別の領域は32ビット幅のデータ、例えばポインタ操作コードに作用する場合がある。独立型コード領域のそれぞれが単一の幅しかないデータに作用するこれらの優勢なケースでは、特別なアクションを行う必要はない。例えば、プログラムの領域がバイトだけを動かし操作している場合、これらのバイト値をターゲットプロセッサの32ビットレジスタに記憶することができ、レジスタのトップ24ビットは、アクセスされることがないので無視され

50

る。このプログラムが、次いで16ビット幅データの操作を開始する場合、16ビット演算に関わるターゲットプロセッサレジスタには、何らかのワード演算が行われる前に16ビット項目がロードされる可能性が非常に高く、したがって何の対立も発生しない(すなわちデータのトップ16ビットが無視される)。しかし、バイト値を使用するより早い段階の演算中は、16又は32ビットを使用する演算が発生するまで、レジスタのトップ24ビット(例えば)を保存する必要があるかが分からない。

【0028】

レジスタ中に保持されたビットのすべて又はいくつかを廃棄してよいかどうか分からないので、対立するオペランド幅を使用する演算を表すために複雑な式を構築する前述の技術は、あらゆる命令に適用しなければ正しく機能しない。したがって、周知の中間表現で使用されるこの技術は、たまにしか発生しない問題を解決するために大きなオーバーヘッドを課す。

10

【0029】

本発明により、前述のようにサブジェクトプロセッサレジスタの可能な各サイズを表すために別個の抽象レジスタを使用することは、1つのデータ幅しか使用しないプログラム領域の間に追加の処理を必要とせずデータが中間表現中の抽象レジスタに書き込むか又はそれから動かすことが可能になるので有利である。本発明は、サブジェクトプロセッサレジスタに書き込まれ、それから読み取られる、異なる幅のデータを中間表現が表す必要があるというまれにしか起こらない状況で、計算(すなわち異なる幅のデータの結合)を行うことしか必要としない。

20

【0030】

本発明の第3の態様は、変換されるコードの量を削減する。サブジェクトコードの特性は以下のとおりである。

i) コードのBasic Blockは、代替かつ未使用の入口条件を有することができる。これは、変換を行う時に検出することができる。

ii) コードのBasic Blockは、代替かつ未使用の可能な効果又は機能を有することができる。一般に、これは、変換されたコードが実行されるときにだけ検出可能となる。

本発明の第3の態様によれば、コンピュータプログラムコードの中間表現を生成する方法が提供され、この方法は、

30

サブジェクトコードの所与の部分を最初に変換する際に、プログラムコードのその部分を優勢な条件セットで実行するのに必要な中間表現だけを生成及び記憶するコンピュータ実施ステップと、

サブジェクトコードの同じ部分が後で入力されたときは常に、サブジェクトコードのその部分のための中間表現が後続の条件に対して以前に生成及び記憶されたかどうかを判定し、そのような中間表現が以前に生成されていない場合は、サブジェクトコードの前記部分を前記後続の条件で実行するのに必要な追加の中間表現を生成するコンピュータ実施ステップとを含む。

【0031】

本発明の第3の態様は、サブジェクトコードの単一のBasic Blockに対して複数だがより単純な中間表現コードのブロックを可能にすることにより、変換されるコードの量を削減する。ほとんどの場合、より単純な変換ブロックが1つだけ必要とされることになる。

40

【0032】

本発明によれば、プログラム可能なマシン上で実行するために書かれたコンピュータコードの中間表現を生成する方法が提供され、前記方法は、

(i) プログラムコードによって生成されることになる可変値を保持するための複数のレジスタオブジェクトを生成すること、ならびに

(ii) 固定値、及び/又は前記固定値と前記プログラムコードに従った前記可変値との関係を表す、複数の表現オブジェクトを生成することを含み、前記中間表現は、コンピ

50

ユータコードのブロックに対して生成及び記憶され、同じコードブロックが後で再入力された場合には後で再利用され、前記第1のコンピュータプログラムコードの少なくとも1ブロックが、代替の未使用入口条件又は効果又は機能を有することができ、前記中間表現は、プログラムコードのそのブロックをその時の優勢な条件で実行するのに必要なとき、最初にだけ生成及び記憶される。

【0033】

例えば本発明の好ましい実施形態では、この方法は、プログラムによって必要とされるときに、プログラムコードのBasic Blockごとの中間表現の中間表現ブロック(IR Block)を生成するコンピュータ実施ステップであって、各IR Blockが特定の入口条件に対するプログラムコードの各Basic Blockを表すコンピュータ実施ステップと、

各IR Blockに対応するターゲットコードを記憶するコンピュータ実施ステップと、

プログラムが所与の入口条件に対するBasic Blockの実行を必要とするときに、

a) その所与の入口条件に対するそのBasic Blockを表す記憶済みターゲットコードがある場合は、前記記憶済みターゲットコードを使用し、あるいは

b) その所与の入口条件に対するそのBasic Blockを表す記憶済みターゲットコードがない場合は、その所与の入口条件に対するそのBasic Blockを表す別のIR Blockを生成するコンピュータ実施ステップを含む。

【0034】

Basic Blockは、サブジェクトプロセッサ中の順次命令のグループ、すなわちサブジェクトコードである。Basic Blockは、ただ1つのエントリーポイントを有し、別のBasic Blockの直前に終了するか、あるいはジャンプ、呼出し、又は分岐(条件付きでも無条件でも)の命令時に終了する。IR Blockは、中間表現のブロックであり、サブジェクトコードのBasic Blockの変換を表す。同じBasic Blockだが異なる入口条件に対するBasic Blockを表すIR Blockのセットが生成された場合、そのセット内のIR Blockは、以下、IsoBlockと呼ぶ。

【0035】

本発明のこの態様は、静的変換に適用することもできるが、動的バイナリ変換を介したエミュレーションに特に適用可能である。本発明によれば、エミュレーション・システムは、サブジェクトプロセッサプログラムをBasic Blockごとに変換するように構成することができる。この手法を使用するときは、プログラムのBasic Blockの実行に続く、エミュレートされるプロセッサの状態が、プログラムの後続のBasic Blockを表すのに使用されるIR Blockの形式を決定する。

【0036】

対照的に、変換を利用する周知のエミュレータでは、Basic Blockの中間表現が生成されるが、これは、プログラムのそのBasic Blockの最初の入口条件から独立している。したがって、中間表現は優勢な形式をとることが必要とされ、例えば抽象レジスタの有効性(又はその反対)を決定するテストを含むことになる。これとは対照的に、本発明では、抽象レジスタの有効性(又はその反対)はすでに分かっており、したがってIR blockは有効性テストを含む必要はない。さらに、抽象レジスタの有効性がわかっているので、IR blockは、有効な抽象レジスタを結合するのに必要なコードだけを含むことになり、すべての抽象レジスタを結合できるコードを含む必要はない。これにより、実行するために中間表現に変換する必要のあるコードの量が削減されるので、大きな性能の利点をもたらされる。プログラムのBasic Blockが以前に所与の入口条件のセットに対する中間表現に変換されており、かつ、それが異なる入口条件で開始する場合、プログラムのそのBasic Blockが中間表現のIsoBlockに再変換されることになる。

【 0 0 3 7 】

本発明による第3の態様の別の利点は、得られる中間表現の I R b l o c k 及び I s o B l o c k が、すべての入口条件を表すことのできる中間表現よりも複雑でなく、したがってより迅速に最適化でき、また、より迅速に実行されるターゲットプロセッサコードに変換されることである。

【 0 0 3 8 】

本発明の第3の態様はまた、可能な効果又は機能をいくつか有することのできるサブジェクトコード命令を利用し、命令が最初の実行される時、これらの効果又は機能のすべてが必要とされるわけではない可能性もあり、これらのいくつかは、実際にはまったく必要とされない可能性もある。本発明のこの態様は、中間表現が動的に生成されるときにだけ使用することができる。

10

【 0 0 3 9 】

すなわち、本発明によるこの方法は、プログラムの実行中にそのプログラムの中間表現が動的に生成されるときに、

複数の可能な効果又は機能を有する特定のサブジェクトコード命令の第1の反復時に、その反復で必要とされる特定の機能だけを表す特殊ケース中間表現を生成及び記憶するコンピュータ実施ステップと、同じサブジェクトコード命令の後続の各反復で、前記後続の反復で必要とされる機能に対して特殊ケース中間表現が生成されているかどうかを判定し、そのような特殊ケース中間表現が以前に生成されていない場合に、その機能特有の追加の特殊ケース中間表現を生成するコンピュータ実施ステップとを含むことが好ましい。

20

【 0 0 4 0 】

本発明のこの態様は、エミュレーション・システムに関連付けられた問題、すなわちサブジェクトプロセッサコードの不必要な機能部分の変換という問題を克服する。サブジェクトプロセッサコードから、複雑な命令が中間表現にデコードされるとき、その命令の可能な効果のサブセットだけが、サブジェクトプロセッサプログラム中の所与の位置で使用されるのが普通である。例えば C I S C (複雑命令セットコンピュータ) の命令セットにおいては、メモリロード命令は、基準レジスタ内にどのタイプの記述子が含まれているかによって異なった動作をするよう定義されることがある (記述子は情報がどのようにメモリ中に記憶されているかを記述する) 。しかしながら大半のプログラムにおいては、そのプログラムの個々のロード命令により1つの記述子タイプだけが使用される。本発明による変換プログラムは、その記述子タイプだけのために定義されたロード命令を含む特殊ケース中間表現を生成する。

30

【 0 0 4 1 】

好ましくは、特殊ケースの中間表現が生成され記憶されると、関連付けられた試験手順が生成され記憶されてその後各々の対象コード命令が反復される際に、必要とされる機能が、関連付けられ記憶された特殊ケースの中間表現により表される機能と同一であるかを判定し、追加の特殊ケースの中間表現が必要とされる場合は、その特殊ケースの中間表現と関連付けられた追加の試験手順が生成され、その追加の特殊ケース中間表現とともに記憶される。

【 0 0 4 2 】

好ましくは、特定のサブジェクトコード命令及び追加の関連する試験手順についての追加の特殊ケース中間表現は、少なくとも初めは、同一のサブジェクト命令を表すために記憶されている既存の特殊ケース中間表現及び関連する試験手順に対して下位の関係で記憶されるのがよい。その場合、サブジェクトコード命令の2番目の及び後続の反復の際に、前記試験手順をそれが生成され記憶された順番で行うことにより、必要な特殊ケース中間表現がそれ以前に生成されているか否かの判定が行われ、それは必要とされる機能の特殊ケースの中間表現が存在すると判定されるまで、又はそうした必要とされる特殊ケースの中間表現が存在せず、その場合さらなる追加の中間表現及び別の試験手順が生成されるまで行われる。

40

【 0 0 4 3 】

50

試験手順をそれが生成される順序で順序付けするのではなく、使用される頻度がより高い特殊ケース中間表現と関連付けられた試験手順が、使用頻度の低い特殊ケース中間表現と関連付けられた試験手順より先に行われるように試験手順の順序付けを調整することにより、中間表現を最適化することが好ましい。

【0044】

上記方法のいずれにより生成された中間表現を、例えば、第1タイプのプロセッサが実行するために書かれたコンピュータプログラムの変換において使用し、そのプログラムが異なるプロセッサにより実行され、かつコンピュータプログラムの最適化における1つのステップとして実行されるようにする。後者の場合、中間表現は特定のプロセッサが実行するために書かれたコンピュータプログラムを表すように生成することができ、その中間表現は次いで最適化され、次いでその同一のプロセッサにより実行可能なコードに変換し直される。

10

【0045】

上記の発明の第3の態様は中間表現の生成に関連するが、その中で説明したステップは、中間表現を生成せずにサブジェクトコードから直接ターゲットコードを生成することにも適用することができる。

【0046】

したがって、本発明はコンピュータプログラムコードのターゲットコード表現を生成する方法も提供し、この方法は、サブジェクトコードの所与の部分を変更する際、プログラムコードのその部分を、優勢な条件セットで実行するのに必要とされるターゲットコードだけを生成し記憶するステップと、その後サブジェクトコードの同一の部分が入力された時に、そのサブジェクトコードの部分について、ターゲットコードがその後続の条件で以前に生成及び記憶されているかどうかを判定するステップと、そのようなターゲットコードが以前に生成されていない場合は、前記その後続の条件でサブジェクトコードの前記部分を実行するのに必要な追加のターゲットコードを生成する、コンピュータ実施ステップを含む。中間表現の生成に関連して説明した特性及び利点の多くは、ターゲットコードの生成と同様に適用されることが理解されよう。

20

【0047】

本発明の第4の態様によると、第1のプログラム可能なマシン上でコンパイル及び/又は変換するため、及び実行するために書かれた第1のコンピュータプログラムコードを、異なる第2のプログラム可能なマシンで実行するために第2のコンピュータプログラムコードに動的に変換する方法が提供される。前記方法は、

30

(a) 前記第1のコンピュータプログラムコードのブロックの中間表現を生成することと、

(b) 前記中間表現から前記第2のコンピュータプログラムコードのブロックを生成することと、

(c) 第2コンピュータプログラムコードの前記ブロックを前記第2のプログラム可能なマシン上で実行することと、

(d) 前記第2のプログラム可能なマシン上の第1のコンピュータプログラムコードのエミュレートされる現在の実行のために必要とされる、少なくとも第1のコンピュータプログラムコードのブロックについてステップa~cをリアルタイムで繰り返すこと、とを含む。

40

【0048】

本発明は、コンピュータコードのリアルタイム変換において中間表現を使用することの利点を実現する。動的エミュレーション・システムに適用される本発明の具体的な実施形態を、図面を例としてのみ参照しながら以下に説明する。

【0049】

図1から図5は、本発明による動的エミュレーション・システムが、プログラム又はプログラムのBasic Blockの中間表現を生成する方式の概略図であり、これらの図はまた本発明の新規性のある特徴である表現フォレスト(表現ツリーのグループ)をも

50

表している。

【0050】

図6及び図7は、動的エミュレーション・システムがプログラムのBasic Blockの中間表現を生成する方式の概略図であり、それはプログラムのそのBasic Blockを開始する際の開始条件に依存する。

【0051】

下記に説明する本発明の実施形態は、異なるタイプのプロセッサ上で、1つのプロセッサの命令セットをエミュレートするためのシステムである。以下の説明において、サブジェクトプロセッサという用語は、エミュレーション・システムによりエミュレートされるべきプロセッサを言い、ターゲットプロセッサとはエミュレートシステムが実行されるプロセッサを言う。このシステムは、基本的に、サブジェクトプロセッサコード中の命令のBasic Blockを、実行する必要に応じてターゲットプロセッサコードに変換することにより動作する動的バイナリ変換システムである。下記で説明するこのエミュレーション・システムは、それぞれFront End、Core、Back Endと呼ばれる3つの主要な構成要素を含む。サブジェクトプロセッサ命令は、エミュレーション・システムのFront Endによりデコードされ中間表現に変換される。エミュレーション・システムのCoreはサブジェクトプロセッサ命令の中間表現を分析及び最適化し、Back Endは中間表現を、ターゲットプロセッサ上で実行するターゲットプロセッサコードに変換する。

10

【0052】

システムのFront Endは、エミュレートされているサブジェクトプロセッサに固有のものである。Front Endは、サブジェクトプロセッサの形態に応じてエミュレーション・システムを構成し、例えばエミュレーションにより必要とされるサブジェクトプロセッサレジスタの番号及び名前を指定し、必要とされる仮想メモリマッピングをBack Endに指定する。

20

【0053】

サブジェクトプロセッサ命令はBasic Blockにおいて中間表現に変換され、その効果生じた各中間表現ブロック(IR Block)は次いでエミュレーション、キャッシング(caching)、最適化の目的でCoreによりユニットとして扱われる。

30

【0054】

CoreはFront Endが生成した中間表現を最適化する。Coreは、エミュレーション・システムに接続されたサブジェクトプロセッサ及びターゲットプロセッサとは無関係の標準形を有する。ただし、いくつかのCore資源、具体的にはレジスタ番号、名前付け、IR Blockの詳細な性質は個々のFront Endにより構成されてその固有のサブジェクトプロセッサ構造要件に適應する。

【0055】

Back Endはターゲットプロセッサに固有のもので、中間表現をターゲットプロセッサ命令に変換するためにCoreにより起動される。Back Endは、ターゲットプロセッサレジスタを割当てし管理することと、サブジェクトプロセッサを正確にエミュレートするために適切なメモリロード及び記憶命令を生成することと、Coreが動的ルーチン呼び出し、それらの動的ルーチンがBack End及びFront Endを適切に呼び出せるようにするために呼び出し手順を実施することに責任を負う。

40

【0056】

次いでエミュレーション・システムの動作をより詳細に説明する。システムは初期化されるとFront End、Core、Back Endの間に適切なリンクを生成する。初期化の終了時に命令実行ステップが開始され、Coreはfront Endを呼び出してサブジェクトプロセッサ命令の第1のBasic Blockをデコードする。Front Endは命令ごとに動作し、Basic Blockの各サブジェクトプロセッサ命令を順にデコードし、Coreルーチン呼び出して各命令のサブ操作ごとに中間

50

表現を生成する。Front Endが、プログラムシーケンスの変更を生じさせる可能性がある命令（例えば条件付又は無条件の、ジャンプ、呼び出し又は分岐命令）をデコードするとき、Front Endはさらなるサブジェクトプロセッサ命令をデコードする前にCoreに戻る（それによりコードのBasic Blockを終了する）。

【0057】

Front Endがサブジェクトプロセッサ命令のBasic Blockを中間表現に変換すると、Coreはその中間表現を最適化し、次いでBack Endを起動して、ターゲットプロセッサコード（ターゲット命令）内に、Basic Blockの中間表現を実施する命令のシーケンスを動的に生成する。ターゲット命令のそのシーケンスが生成されるとそれは直ちに実行される。ターゲットプロセッサ命令のシーケンスは、後の再使用のためにキャッシュ内で保持される（最初に上書きされる場合を除いて）。

10

【0058】

ターゲットプロセッサ命令が実行されると、次に実行されるべきアドレスを示す値が戻される。言い換えれば、ターゲットプロセッサコードは、Basic Blockの終わりに、条件付き又は無条件に関わらずどの分岐、呼び出し、ジャンプ命令をも評価しその効果を戻す。Basic Blockのこの変換及び実行のプロセスは、すでに変換されたBasic Blockに出会うまで続行する。

【0059】

次のBasic Blockを表すターゲットコードが以前に使用されておりキャッシュ内に記憶されているとき、Coreは単にそのターゲットコードを呼び出す。Basic Blockの終わりに達したとき、ターゲットコードは実行されるべき次のサブジェクト命令のアドレスを再度供給し、サイクルは続行する。

20

【0060】

中間表現及びターゲットプロセッサコードはどちらもサブジェクトプロセッサ命令のBasic Blockとリンクされている。中間表現はオブティマイザが頻繁に実行されるIR Blockのグループの効果的なエミュレーションを生成できるようにリンクされ、ターゲットコードは、同一のBasic Blockの第2及び後続の実行がターゲットコードを直接実行でき、命令を再度デコードするというオーバーヘッドを生じさせないようにリンクされる。

【0061】

Front Endは、抽象レジスタの必要とされる番号がCoreにおいて初期化時に定義されることを要求する。これらの抽象レジスタ（Riとラベルされる）は、サブジェクトプロセッサ上で実行する場合にサブジェクトプロセッサ命令により使用されることになる物理レジスタを表す。抽象レジスタは、サブジェクトプロセッサレジスタで命令の予測される効果を表すことにより、エミュレートされているサブジェクトプロセッサの状態を定義する。

30

【0062】

中間表現は、表現オブジェクトを抽象レジスタに割り当てることにより、サブジェクトプロセッサプログラムを表す。表現オブジェクトは、例えば個々の演算操作、論理演算、条件付演算の効果の中間表現において表す手段である。多数のサブジェクトプロセッサ命令はデータの操作を実行するので、大半の命令はその個々のサブ操作を表すために表現オブジェクトを生成する。表現オブジェクトは、例えば追加操作、条件設定操作、条件付き分岐における条件付き評価、メモリ読出し操作を表すために使用される。抽象レジスタは表現オブジェクトに関係付けられ、表現オブジェクトは他の表現オブジェクトに関係付けられて、サブジェクトプロセッサ命令の各Basic Blockが、表現フォレストと考えられる相互参照された表現オブジェクトの数によって表されるようにする。

40

【0063】

一連の図示した例を使用して、サブジェクトプロセッサ命令の中間表現を作成するために、エミュレーション・システムがどのように表現オブジェクト（Expressionと呼ばれる）及び抽象レジスタを使用するのかを伝える。図1から図5は、抽象レジスタ

50

を使用して下記の擬似アセンブラコードがCore内でどのように表されるかを段階的に示している。

【0064】

【表2】

1 :	MOVE	# 3	→	R 0
2 :	MOVE	R 6	→	R 2
3 :	ADD	R 0, R 2	→	R 1
4 :	MUL	R 1, # 5	→	R 5
5 :	AND	R 3, R 1	→	R 4
6 :	MOVE	# 5	→	R 1
7 :	SUB	# 1, R 3	→	R 2
8 :	LOAD	# 3 f d 0	→	R 0

10

【0065】

ライン1のMOVE命令の表現が図1に示される；Long Constant Expression # 3が生成され、R 0から# 3に導く参照を生成することにより抽象Register R 0に割当てられる。ライン2のMOVE命令は抽象レジスタR 6の値を参照し、Register Reference Expressionはこれを表すために使用され、R 2に割当てられる。図1のRegister Reference (RegRef) Expression @ R 6は、それがいずれの値であれRegister R 6の値を表す。RegRef Expression @ 6は、Register R 6の現在の定義になる。この時点以降、Register R 6が再定義されない限り、それはExpression @ 6をその定義として戻す。

20

【0066】

サブジェクトプロセッサ命令のオペランドは、定数又はRegisterへの参照のいずれかである。定数オペランドの表現は図1に示したように単純である。ただし、オペランドがレジスタを参照するときは状況が異なる。擬似アセンブラコードのライン3の表現は図2に示、ADD演算は、R 1からAdd Expressionへの参照により、抽象レジスタR 1に割当てられていることがそこから分かる。ライン3のADD命令はレジスタR 0及びR 2を参照し、これらの各レジスタを定義するExpressionはすでに中間表現に構築されている。Add Expressionが生成されると、それは抽象Register R 0及びR 2に問合せを行いそれらを定義するExpressionを生じ、Add Expression (抽象レジスタR 1に割当てられている)はこれに対する参照を行う。ADD命令の中間表現を図2に示す。言い換えれば、抽象Register R 1の内容は、抽象Register R 0及びR 2に保持されているExpressionを参照するExpressionである。図1及び図2中の各矢印は参照を表しており、それはR 0 # 3の場合にRegisterをExpressionに関係付けるか、又は# 3 + @ R 6の場合にExpressionを別のExpressionに関係付けることができる。Expression @ R 6は、Register R 2からの参照及びAdd Expressionからのもう一方の参照の2つの参照を有する。

30

40

【0067】

上記コードのライン4に含まれるMUL命令は、典型的なデータフロー命令と見てよい。トップレベルのExpressionは新しいサブExpressionを生成するか又は既存のExpressionを参照することにより構築され、このトップレベルのExpressionはその定義としてRegisterに割当てられる。MUL命令の中間表現を図3に示す。抽象Register R 1に保持されるExpressionを参照し、Long Constant Expression # 5を参照するMul Ex

50

pressionは、生成され抽象Register R5に割当てられる。

【0068】

上記コードのAnd Expressionを図4に示す。このExpressionは、図1に関連して上記で説明したのと同様の方法でRegRefExpressionを使用して、定義がまだ構築されていないRegister(すなわちR3)を参照する。

【0069】

ここまでに示した例において、Registerは特定のBasic Block内で最初に定義されることが想定される。図5は、すでに定義されているRegisterが、上記コードのライン6のMOVE命令により再定義されるとき何が起こるかを示している。一方図2から図4では、矢印がR1をAdd Expressionに関係付けているが、この参照はここで消去され、R1をLong Constant Expression #5に関係付けるために新しい参照矢印を作成する。

10

【0070】

R1に結合されているのと同様に、Add ExpressionはMul Expression及びAnd Expressionにも結合されており、したがって図5に示すように存在し続ける(ただしAdd Expressionが、Register R1からの参照1つだけを有する場合、R1が再定義された後Add Expressionには参照が残されない;この場合このAdd Expressionは「死んだ」ものとして知られることになり、冗長になる)。さらに、図5は、擬似アセンブラコードのライン7のSUB演算の効果を図示する。

20

【0071】

中間表現として表されるべき擬似アセンブラコードの最後のラインであるライン8はLOAD命令である。この命令を表すLoad Expressionは図5にRegister R0に関係付けられて示されている。Load Expressionは、LOAD演算をその単一のExpressionオペランドに適用した効果を表す、単項演算子のタイプとして考えることができる。図5で、LOAD #3fd0は、それがどのような値であれメモリ位置3fd0における値を表す。メモリ内に記憶されているデータに応じて1つのLoad Expressionがどの可能な値でも表すという点において、Load ExpressionはRegRefExpressionと類似の特性を有する。

30

【0072】

各表現オブジェクトにつながる参照の数を示す参照カウントは保持される(任意の所与の表現オブジェクトの参照カウントは、その表現オブジェクトからの参照は含まない)。表現オブジェクトに参照が行われる(レジスタ又は別の表現オブジェクトから)たびに、又は参照がその表現から除去されるたびに、その表現オブジェクトに対する参照カウントは調節される。所与の表現オブジェクトに対するゼロの参照カウントは、その表現オブジェクトにつながる参照がなく、したがってその表現オブジェクトが冗長であることを示す。所与の表現オブジェクトに対する参照カウントがゼロの時、その表現オブジェクトは中間表現から除去される。

40

【0073】

表現オブジェクトが除去されると、その表現オブジェクトからつながるいずれの参照、及びその参照がつながる先の表現オブジェクトの参照カウントはそれに従って調整される。ゼロ参照カウントの表現オブジェクトを除去するプロセス、及びそのようなオブジェクトからつながる参照を除去するプロセスは、表現フォレストに沿ってたどられる。中間般化のさらなる最適化は、下記で説明するようにサブジェクトプロセッサコードの冗長なラインを除去することにより達成することができる。

【0074】

複雑な命令がサブジェクトプロセッサコードから中間表現にデコードされるとき、その命令の可能な効果のサブセットだけがサブジェクトプログラムの所与の場所で使用される

50

のが通常である。例えばCISC命令セットにおいて、メモリロード命令は、基準レジスタに含まれている記述子のタイプに応じて異なった動作をするように定義することができる（記述子は情報がどのようにメモリ内に記憶されているかを記述する）。ただし、大半のプログラムではプログラム中の個々のロード命令により1つの記述子タイプしか使用されない。

【0075】

本発明のエミュレーション・システムでは、サブジェクトプロセッサプログラムが実行されるとFront Endは実行時間値を問い合わせ、必要に応じて特殊ケースの中間表現を生成する。上記の例では、プログラムが使用しない記述子タイプに関連する、メモリロード命令のその部分を省略する、特殊ケースの中間表現が生成されることになる。

10

【0076】

特殊ケースはテストにより保護されており、このテストは追加機能が必要とされていることを実行時に検出した場合に、追加コードを生成するためにFront Endへの再エントリを生じさせる。最適化中に、当初の推定が誤りであることが発見された場合（例えば特定の記述子タイプがプログラムを通じて使用されるという推定）、オブティマイザはそのテストの方向を反転し、使用頻度の高い機能が、最初に選択された使用頻度の低い機能より迅速に選択されるようにする。

【0077】

本発明のエミュレーション・システムは、下記で説明するように可変サイズのレジスタを使用するサブジェクトプロセッサをエミュレートすることができる。可変サイズのレジスタを使用する、命令セット構造の例は、Motorola 68000シリーズのプロセッサの構造である。68000構造では、「ロング」（.l）と指定された命令はレジスタ又はメモリ位置の32ビットすべての上で動作する。「ワード」（.w）又は「バイト」（.b）と指定された命令はそれぞれ、32ビットのレジスタ又はメモリ位置のボトム16ビット及びボトム8ビットでのみ動作する。例えばバイト追加が繰り上がり生成する場合でも、その繰り上がりはレジスタの9番目のビットには伝搬されない。

20

【0078】

異なる幅のデータで動作する（この例では68000プロセッサにおいて）異なる命令間の対立を回避するために、本発明によるシステムは、サブジェクトプロセッサレジスタごとに、3つの抽象レジスタのセットを生成し、このセットの各レジスタは所与の幅のデータ専用になっている（すなわち、バイトデータ、ワードデータ、ロングワードデータごとに1つのレジスタ）。68000プロセッサの各レジスタは32ビットのデータを常に記憶し、一方で命令はこの32ビットのデータの8ビット又は16ビットのサブセット上で動作することができる。そのFront Endが68000に結合されるように構成されたシステムCoreでは、サブジェクトプロセッサ「d0」についてのバイト値は、例えば「D0__B」とラベルされた抽象レジスタに記憶され、一方でワード値は「D0__W」とラベルされた別の抽象レジスタに記憶され、ロング値は「D0__L」とラベルされた第3の抽象レジスタに記憶される。データレジスタとは対照的に、68000のアドレスレジスタは、ワード及びロングの2つの有効なアドレスサイズしか有さない。したがってこの例では、各68000アドレスレジスタを表すのにCoreが必要とするのは、2つの抽象レジスタ「A0__L」及び「A0__W」だけである。

30

40

【0079】

サブジェクトプロセッサ命令の特定のBasic Block内で、命令サイズに関して対立が起きない場合（すなわちそのBasic Block内の命令のすべてが同一のビット幅である場合）、適切な抽象レジスタに含まれているデータには自由にアクセスすることができる。ただし対立が起こった場合には（すなわち所与のサブジェクトプロセッサレジスタから、異なるビット幅の命令が記憶され/読み出される場合）、2つ又はそれ以上の抽象レジスタの内容を適切な方法で組み合わせることにより、正しいデータを引き出すことができる。この手法の利点は、抽象レジスタ上のすべての演算が32ビットのデータ項目上で実行されるのでCoreが単純化されることである。

50

【 0 0 8 0 】

サブジェクトプロセッサレジスタと抽象レジスタとの相違は、可変サイズのレジスタの効果
 を考慮する際に重要である。68000構造の「d0」などのサブジェクトプロセッサレジスタは、
 サブジェクトプロセッサ中の高速記憶域のユニットであり、このユニットはアセンブラの
 オペランドではそのラベル（この場合は「d0」）により参照される。これとは対照的に、
 抽象レジスタはCoreの中間表現の整数部を形成するオブジェクトであり、サブジェク
 トプロセッサレジスタのセットを表すために使用される。抽象レジスタは、サブジェク
 トプロセッサレジスタ中の意味論に加えて余分の意味論を含んでおり、サブジェク
 トプロセッサとの相互作用に対して正しい意味論が維持されるならば、任意の数の
 抽象レジスタを使用して単一のサブジェクトプロセッサレジスタを表す。上記で説明し
 たように、本発明では、Front Endは各68000データレジスタを表すために3つの抽象
 レジスタを必要とし（すなわち、バイト、ワード、ロングワードの各データの幅ごとに1
 つの）、各68000アドレスレジスタを表すために2つの抽象レジスタを必要とする。こ
 れとは対照的に、例えばMIPS Front Endの実施は、単一の抽象レジスタに単一のサ
 ブジェクトプロセッサレジスタをマップする。

10

【 0 0 8 1 】

下記の表は68000について、異なるサイズの命令がサブジェクトプロセッサレジスタ
 を読み出し、またこれに書き込む際に、2つ又はそれ以上の抽象レジスタの内容がどの
 ように扱われるかを要約するものである。データが組み合わせられる方式は、サブジェ
 クトプロセッサレジスタの現在の状態によって決まる。

20

【 0 0 8 2 】

【表 3】

現在の状態 State (d0)		
DO_L	DO_W	DO_B
✓	×	×
✓	×	✓
✓	✓	×
✓	✓	✓

表 3 a

書き込み後の新状態 (d0)								
ロングワード			ワード			バイト		
DO_L	DO_W	DO_B	DO_L	DO_W	DO_B	DO_L	DO_W	DO_B
✓	×	×	✓	✓	×	✓	×	✓
✓	×	×	✓	✓	×	✓	×	✓
✓	×	×	✓	✓	×	✓	✓	✓
✓	×	×	✓	✓	×	✓	✓	✓

表 3 b

30

【 0 0 8 3 】

【表 4】

現在の状態 State (d0)		
DO_L	DO_W	DO_B
✓	×	×
✓	×	✓
✓	✓	×
✓	✓	✓

表 4 a

読出し前の組合せ		
L	W	B
DO_L	DO_L	DO_L
DO_L/DO_B	DO_L/DO_B	DO_B
DO_L/DO_W	DO_W	DO_W
DO_L/DO_W/DO_B	DO_W/DO_B	DO_B

表 4 b

40

【 0 0 8 4 】

表 3 及び表 4 は、抽象レジスタ DO_L、DO_W、DO_B に関してのサブジェクト

50

プロセッサレジスタ「d0」の状態を表す（すなわちサブジェクトプロセッサレジスタ「d0」を表す抽象レジスタ）。表3aの「現在の状態」は、各抽象レジスタD0__L、D0__W、D0__Bが有効なデータを含むか含まないかを示すことにより、レジスタd0の所与の状態を表す。表3aの第1行は、レジスタd0の所与の状態、すなわちこのレジスタが32ビットのデータを含んでいることを表し、抽象レジスタD0__L（32ビットデータに対応する）だけが有効なデータを含んでいることを示す。例えばサブジェクトプロセッサレジスタ「d0」の32ビットすべてが有効であると初めに想定される場合、「d0」の現在の状態は、表3aの第1行により表されるようになる（xの記号は、その印のついたレジスタが有効なデータを含まないことを示す）。

【0085】

表3bの「書込み後の新状態」は、本発明に従って実行された書込み命令の効果を表す。表3aの第1行で示されるように、d0が32ビットのデータを含み、長い命令により書込みをされる場合、書込み操作の効果は、表3bの「Long Word」の部分の第1行で示されるものになる。「レ」の記号で示されるように抽象レジスタD0__Lは有効なままであり（すなわち有効なデータを含む）、一方で抽象レジスタD0__W及びD0__Bにはデータが書き込まれないので「x」の記号で示されるように無効のままである。したがって「d0」の状態は変更されていない。

【0086】

表3aの第1行に示される状態で、「d0」にデータのバイトによって書込みがされる場合、「d0」の新しい現在の状態は表3bの「バイト」部分により表される。この場合レジスタはロングデータ及びバイトデータの両方について有効である（すなわち、抽象レジスタD0__L及びD0__Bがどちらも有効データを含む）。

【0087】

表4a「現在の状態」及び表4b「読出し前の組合せ」は、データがサブジェクトプロセッサレジスタ「d0」から読み出される際に、抽象レジスタD0__L、D0__W、D0__Bの内容がどのように組み合わせられるかを表している。例えばレジスタd0の現在の状態が表4aの第2行に示されるものである場合、抽象レジスタD0__L及びD0__Bは有効データを含んでいる。レジスタd0が長い命令により読み出される場合（すなわち32ビットすべてが「d0」から読み出される場合）、表4bの行2は列Lで、抽象レジスタD0__L及びD0__Bの内容を適切な方法で組み合わせることにより、「d0」の正しい値を引き出さなければならないことを示している。この場合は、レジスタD0__Bのボトム8ビットをレジスタD0__Lのトップ24ビットと組み合わせなければならない。一方、サブジェクトプロセッサレジスタ「d0」をバイト命令により読み出すべき場合、D0__Bの内容は抽象レジスタD0__L又はD0__Wを参照せずに直接読み出すことができた。

【0088】

上記で説明したように、データの幅ごとに別の抽象レジスタを使用することにより、データの単一幅を使用するサブジェクトプロセッサコードのセクションがエミュレートされている時に、データに容易にアクセスできるようになる。これは非常に優勢な状況であり、例えばプログラムの1つのセクションがデータのバイト上、例えば文字処理コードで動作し、プログラムの別のセクションが例えばポインタ操作コードの32ビットのデータ上で動作する場合に生じる。異なる幅のデータがサブジェクトプロセッサレジスタに書き込まれ、またそこから読み出されるといふまれな場合に、本発明は行われるべき計算（すなわち異なる幅のデータの組合せ）しか必要としない。

【0089】

サブジェクトプロセッサレジスタの異なるセクションを適切な方式で操作する、複雑な表現を生成すると知られている技術は、サブジェクトプロセッサレジスタの読出し及び/又はそこへの書込みごとに、計算を行うことを必要とする。これとは対照的に本発明はまれな場合に計算を必要とし、それによりサブジェクトプロセッサレジスタのより効率的な表現を提供する。

10

20

30

40

50

【0090】

本発明は、各サブジェクトプロセッサレジスタの明白な現在の状態（すなわち、構成要素抽象レジスタの有効性又は類似のもの（otherwise））が常に知られていることを必要とし、それによりそれらの抽象レジスタが表すサブジェクトプロセッサレジスタに対して読出し命令が行われたときに、抽象レジスタの正しい組合せが行われるようにする。

【0091】

Basic Block 2に入力する際のサブジェクトプロセッサレジスタの初期状態が変換時に知られていない場合、レジスタの状態をテストするためのターゲットプロセッサコードを生成する必要がある。この理由により、本発明によるエミュレーション・システムは、各サブジェクトプロセッサレジスタの状態が変換時に常に知られていることを確実にする。本発明によるシステムにおいてこれは、1つのIntermediate Representation (IR) Blockからのレジスタ状態を次に伝搬することにより行われる。例えばIR Block 1は「d0」の状態をその後継のIR Block 2に伝搬し、IR Block 2は同様の方法でレジスタ状態をIR Block 3に伝搬する。サブジェクトプロセッサレジスタのこの伝搬の例は、図6に示される。

10

【0092】

図6で、IR Block 2は、IR Block 3又はIR Block 2の始めという、可能性のある後継を2つ有している。IR Block 2とIR Block 3の間のルートは、「a」の印の矢印で表される。エンドバックからIR Block 2の始めへのルートは、「b」の印の点線で示されている（このルートは存在するものの、変換されたプログラムの現在の実行においてはまだトラバースされていないので点線を使用している）。変換されたプログラムの実行中に、IR Block 2がルート「b」を通過してそれ自体にランチバックした場合、それが伝搬する状態は、IR Block 1により初めにIR Block 2に伝えられた抽象レジスタの状態とは整合しないものになる。中間表現は抽象レジスタの状態に固有であることから、IR Block 2を再実行することはできない。IR Blockの境界を越えて本発明を正しく操作するために、各IR Blockはサブジェクトプロセッサレジスタの現在の状態の明白な表現（抽象レジスタにより表現される）を有していなければならない。したがって、ルート「b」の存在は、IR Block及びIR Block 2の境界を超える本発明の動作とは整合しない。

20

30

【0093】

この問題を克服するために、本発明は、異なる入口条件の複数のIR Blockを使用して、サブジェクトプロセッサコードのBasic Blockを表すことができる。異なる入口条件の単一のBasic Blockを表すために使用されるIR Blockは、IsoBlockと呼ばれる。各IsoBlockはサブジェクトプロセッサコードの、同一ではあるが入口条件が異なるBasic Blockを表す。図7には、図6に図示した問題を克服するために使用される2つのIsoBlockを示す。IsoBlock 2aは、Basic Block 2の正確な表現であるが、これはIR Block 2の始めのサブジェクトプロセッサレジスタ「d0」の状態がレxxの場合に限る（これは図6のIR Block 2に対応する）。図7の後継ルート「b」が最初にトラバースされるとき、Basic Block 2（この場合1つのIR Blockしかない）を表すすべての現存のIsoBlockは、伝搬されるべき抽象レジスタ状態（すなわちレxx）との整合性をテストされる。整合性のあるIsoBlockが見つかった場合（すなわちレジスタ状態レxxで始まるもの）、後継ルート「b」は常にそのIsoBlockと結合されることになる。図7に示した例では、ルート「b」と整合性のあるIsoBlockは存在せず、したがって新しいIsoBlock 2bを生成しなければならない。IsoBlock 2bは、Basic Block 2を構成しているサブジェクトプロセッサ命令を2回目にデコードし、Basic Block 2の開始におけるサブジェクトプロセッサレジスタ「d0」の状態がレxxであるとの当初の推定を使用するこ

40

50

とにより生成される。

【0094】

I s o B l o c k 2 b から発している後継ルート「c」が最初にトラバースされる際、I R B l o c k 3 に整合性テストが行われる。ルート「c」はI R B l o c k 3 と整合性があるので、新しいI s o B l o c k を生成する必要はなく、後継ルート「a」及び後継ルート「c」はともにI R B l o c k 3 に結合される。

【0095】

上記で述べた整合性テストに関する低レベルの詳細は、それがサブジェクトプロセッサ構造で提供される重複するレジスタの性質そのものに依存することから、異なるF r o n t E n d モジュール間で異なったものになる。これらの詳細の必要な修正点は、当分野の技術者には明らかであろう。

10

【0096】

抽象レジスタの状態の所与のセットに対して中間表現のI s o B l o c k を入力時に生成することの原理は、幅広いセットの初期状態の固有の値についてのサブジェクトプロセッサコードのB a s i c B l o c k を表す中間表現に広げることができる。知られている中間表現は、可能性のあるすべての初期開始条件についての命令のブロックを表し、したがってかなりの量の柔軟性を含むことを必要とされる。この方式で形成された中間表現は必然的に複雑になり、一般に実行中には使用されない要素を含むことになる。

【0097】


本発明による中間表現は、入口条件の固有の値についてのコードのB a s i c B l o c k を表し、したがって知られている中間表現よりもコンパクトであるので有利である。本発明のさらなる利点は、生成されるすべての中間表現が少なくとも1回は使用され、不必要な追加表現を生成することに時間が浪費されないことである。

20


【0098】

上記の説明はエミュレーションに向けられるものであるが、当分野の技術者は、本発明は例えばコンパイル中のコードの最適化など他のアプリケーションにも使用できることを理解されよう。


【 図 1 】




【 図 2 】




【 図 3 】




【 図 6 】




【 図 4 】



【 図 5 】



【 図 7 】



【手続補正書】

【提出日】平成22年4月16日(2010.4.16)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

コンピュータシステムであって、

第1のプロセッサと、

第2のプロセッサのために書かれたプログラムコードを前記第1のプロセッサ上で前記プログラムコードの中間表現をメモリ内に生成することを介して実行可能なエミュレーション・システムであって、

前記中間表現を生成することは、

プログラムコードの第1の部分の最初の変換において、プログラムコードの前記第1の部分を優勢な条件セット下で実行するのに必要とされる中間表現だけを生成及び記憶すること、

プログラムコードの前記第1の部分と同じ部分が後で入力されたときは常に、サブジェクトコードの第1の部分のための中間表現が後続の条件に対して以前に生成及び記憶されたかどうかを判定し、そのような中間表現が以前に生成されていない場合は、プログラムコードの前記第1の部分を前記後続の条件で実行するのに必要とされる追加の中間表現を生成すること

を含む、前記コンピュータシステム。

【請求項2】

コンピュータシステムであって、

第1のコンピュータと、

第2のコンピュータのために書かれたプログラムコードを前記第1のコンピュータ上で前記プログラムコードの中間表現をメモリ内に生成することを介して実行可能なエミュレーション・システムであって、

前記中間表現を生成することは、

プログラムコードの第1の部分の最初の変換において、プログラムコードの前記第1の部分を優勢な条件セット下で実行するのに必要とされる中間表現だけを生成及び記憶すること、

プログラムコードの前記第1の部分と同じ部分が後で入力されたときは常に、サブジェクトコードの第1の部分のための中間表現が後続の条件に対して以前に生成及び記憶されたかどうかを判定し、そのような中間表現が以前に生成されていない場合は、プログラムコードの前記第1の部分を前記後続の条件で実行するのに必要とされる追加の中間表現を生成すること

を含む、前記コンピュータシステム。

【請求項3】

前記条件が入口条件である、請求項1又は2に記載のコンピュータシステム。

【請求項4】

抽象レジスタを表す複数のレジスタオブジェクトを生成することであって、個々のレジスタオブジェクトは個々の抽象レジスタを表す、前記生成すること、

複数の表現オブジェクトを生成することであって、前記プログラムコードの要素が前記プログラムコード中に生じる場合に各表現オブジェクトは前記プログラムコードの種々の演算子又はオペランドを表し、各表現オブジェクトは、直接的に又は前記表現オブジェクトのうちの他の表現オブジェクトからの参照を介して間接的に関係する1つのレジスタオブジェクトによって参照される、請求項1～3のいずれか一項に記載のコンピュータシ

テム。

【請求項5】

コンピュータシステムであって、

第1のプロセッサと、

第2のプロセッサのために書かれたプログラムコードを前記第1のプロセッサ上で前記プログラムコードの中間表現をメモリ内に生成することを介して実行可能なエミュレーション・システムであって、

前記中間表現を生成することは、

前記プログラムによって必要とされる場合にプログラムコードのBasic Blockごとに中間表現の中間表現ブロック(IR Block)を生成することであって、各IR Blockが特定の入口条件についてのプログラムコードの各Basic Blockを表す、前記生成すること、

各IR Blockに対応するターゲットコードを記憶すること、

プログラムが所与の入口条件についてのBasic Blockの実行を必要とする場合に、

a) その所与の入口条件についての前記Basic Blockを表す記憶済みターゲットコードがある場合は、前記記憶済みターゲットコードを使用し、又は

b) その所与の入口条件についての前記Basic Blockを表す記憶済みターゲットコードがない場合は、前記所与の入口条件についての前記Basic Blockを表す別のIR Blockを生成すること

を含む、前記コンピュータシステム。

【請求項6】

コンピュータシステムであって、

第1のコンピュータと、

第2のコンピュータのために書かれたプログラムコードを前記第1のコンピュータ上で前記プログラムコードの中間表現を生成することを介して実行可能なエミュレーション・システムであって、

前記中間表現を生成することは、

前記プログラムによって必要とされる場合にプログラムコードのBasic Blockごとに中間表現の中間表現ブロック(IR Block)を生成することであって、各IR Blockが特定の入口条件についてのプログラムコードの各Basic Blockを表す、前記生成すること、

各IR Blockに対応するターゲットコードを記憶すること、

プログラムが所与の入口条件についてのBasic Blockの実行を必要とする場合に、

a) その所与の入口条件についての前記Basic Blockを表す記憶済みターゲットコードがある場合は、前記記憶済みターゲットコードを使用し、又は

b) その所与の入口条件についての前記Basic Blockを表す記憶済みターゲットコードがない場合は、前記所与の入口条件についての前記Basic Blockを表す別のIR Blockを生成すること

を含む、前記コンピュータシステム。

【請求項7】

抽象レジスタを表す複数のレジスタオブジェクトを生成することであって、個々のレジスタオブジェクトは個々の抽象レジスタを表す、前記生成すること、

複数の表現オブジェクトを生成することであって、前記プログラムコードの要素が前記プログラムコード中に生じる場合に各表現オブジェクトは前記プログラムコードの種々の演算子又はオペランドを表し、各表現オブジェクトは、直接的に又は前記表現オブジェクトのうちの他の表現オブジェクトからの参照を介して間接的に関係する1つのレジスタオブジェクトによって参照される、請求項5又は6に記載のコンピュータシステム。

【請求項8】

コンピュータシステムであって、

第 1 のプロセッサと、

第 2 のプロセッサのために書かれたプログラムコードを前記第 1 のプロセッサ上で前記プログラムコードの中間表現をメモリ内に生成することを介して実行可能なエミュレーション・システムであって、

前記中間表現を生成することは、

複数のあり得る効果又は機能を有する特定のサブジェクトコード命令の第 1 の反復時に、当該反復で必要とされる特定の機能だけを表す特殊ケース中間表現を生成及び記憶すること、

同じサブジェクトコード命令の後続の各反復で、前記後続の反復で必要とされる必要な機能に対して特殊ケース中間表現が生成されているかどうかを判定し、そのような特殊ケース中間表現が以前に生成されていない場合に、その機能特有の追加の特殊ケース中間表現を生成すること

を含む、前記コンピュータシステム。

【請求項 9】

コンピュータシステムであって、

第 1 のコンピュータと、

第 2 のコンピュータのために書かれたプログラムコードを前記第 1 のコンピュータ上で前記プログラムコードの中間表現をメモリ内に生成することを介して実行可能なエミュレーション・システムであって、

前記中間表現を生成することは、

複数のあり得る効果又は機能を有する特定のサブジェクトコード命令の第 1 の反復時に、当該反復で必要とされる特定の機能だけを表す特殊ケース中間表現を生成及び記憶すること、

同じサブジェクトコード命令の後続の各反復で、前記後続の反復で必要とされる必要な機能に対して特殊ケース中間表現が生成されているかどうかを判定し、そのような特殊ケース中間表現が以前に生成されていない場合に、その機能特有の追加の特殊ケース中間表現を生成すること

を含む、前記コンピュータシステム。

【請求項 10】

抽象レジスタを表す複数のレジスタオブジェクトを生成することであって、個々のレジスタオブジェクトは個々の抽象レジスタを表す、前記生成すること、

複数の表現オブジェクトを生成することであって、前記プログラムコードの要素が前記プログラムコード中に生じる場合に各表現オブジェクトは前記プログラムコードの種々の演算子又はオペランドを表し、各表現オブジェクトは、直接的に又は前記表現オブジェクトのうちの他の表現オブジェクトからの参照を介して間接的に関係する 1 つのレジスタオブジェクトによって参照される、請求項 8 又は 9 に記載のコンピュータシステム。

【請求項 11】

前記第 1 のプロセッサが前記中間用言から得られるターゲットコードを実行する場合に、前記中間表現が動的に生成される、請求項 8 ~ 10 のいずれか一項に記載のコンピュータシステム。

【請求項 12】

前記特殊ケース中間表現が生成され、前記要求された機能が前記関連付けられ記憶された特殊ケースの中間表現によって表されるものと同じであるかどうかを前記個々のサブジェクト命令の後続の反復時に判定するための関連付けられたテストプロシージャが生成及び記憶され、追加の特殊ケース中間表現が必要な場合は、その特殊ケース中間表現に関連する追加のテストプロシージャが、その追加の特殊ケース中間表現と共に生成及び記憶される、請求項 8 ~ 11 のいずれか一項に記載のコンピュータシステム。

【請求項 13】

特定のサブジェクトコード命令についての追加の特殊ケース中間表現及び追加の関連テ

ストプロシージャが、少なくとも最初はいずれかの既存の特殊ケース中間表現及び記憶済み関連テストプロシージャについての従属関係で記憶され、したがって、サブジェクトコード命令の第2の反復以降に、必要とされる機能の特殊ケース中間表現が存在すると判定されるか又は必要とされる中間表現が存在しないと判定されるまで前記テストプロシージャをそれが生成及び記憶された順に行うことによって、必要とされる特殊ケース中間表現が以前に生成されたかどうかの判定が行われ、必要とされる中間表現が存在しないと判定された場合は、さらに追加の中間表現及び別の関連テストプロシージャが生成される、請求項8～12のいずれか一項に記載のコンピュータシステム。

【請求項14】

使用頻度のより高い特殊ケース中間表現に関連付けられたテストプロシージャが使用頻度のより低い特殊ケース中間表現に関連付けられたテストプロシージャの前に実行されるようにテストプロシージャの順序を調整することによって中間表現が最適化される、請求項8～13のいずれか一項に記載のコンピュータシステム。

【請求項15】

前記プログラムコードが前記生成された中間表現を使用して前記第1のプロセッサによって実行されるように前記第2のプロセッサによる実行のために書かれた前記プログラムコードを変換する、請求項8に記載のコンピュータシステム。

【請求項16】

前記プログラムコードが前記生成された中間表現を使用して前記第1のコンピュータによって実行されるように前記第2のコンピュータによる実行のために書かれた前記プログラムコードを変換する、請求項9に記載のコンピュータシステム。

【請求項17】

前記プログラムコードが実行されている場合に、前記変換が動的に実行される、請求項6～12のいずれか一項に記載のコンピュータシステム。

【請求項18】

前記プロセスが前記中間表現を最適化することによって前記プログラムコードを最適化することを含む、請求項6～13のいずれか一項に記載のコンピュータシステム。

【請求項19】

前記エミュレーション・システムが、前記プログラムコードが前記第1のプロセッサによってより効率的に実行されるように前記第1のプロセッサによって実行させるために書かれた前記プログラムコードを最適化するために使用される、請求項8に記載のコンピュータシステム。

【請求項20】

前記エミュレーション・システムが、前記プログラムコードが前記第1のコンピュータによってより効率的に実行されるように前記第1のコンピュータによって実行させるために書かれた前記プログラムコードを最適化するために使用される、請求項9に記載のコンピュータシステム。

【請求項21】

コンピュータシステムであって、
第1のプロセッサと、
第2のプロセッサのために書かれたプログラムコードを前記第1のプロセッサ上で前記プログラムコードの中間表現をメモリ内に生成することを介して実行可能なエミュレーション・システムであって、
前記中間表現を生成することは、
抽象レジスタを表す複数のレジスタオブジェクトを生成することであって、各レジスタオブジェクトは個々の抽象レジスタを表す、前記生成することと、
表現オブジェクトを生成することであって、前記プログラムコードの要素が前記プログラムコード中に生じる場合に各表現オブジェクトは前記プログラムコードの個々の演算子又はオペランドを表し、各表現オブジェクトは、直接的に又は前記表現オブジェクトのうちの他の表現オブジェクトからの参照を介して間接的に関係する1以上の前記レジスタオ

プロジェクトによって参照される、前記生成すること、

前記プログラムコードによって生成される可変値を保持するための複数のレジスタオブジェクトを生成すること、

固定値、及び/又は前記固定値と前記プログラムコードに従った前記可変値との関係を表す複数の表現オブジェクトを生成すること

を含み、

前記中間表現は、コンピュータコードのブロックに対して生成及び記憶され、同じコードブロックが後で再入力された場合は後で再利用され、前記第1のコンピュータプログラムコードの少なくとも1ブロックが、代替の未使用入口条件又は効果又は機能を有することができ、前記中間表現は、プログラムコードのそのブロックをその時の優勢な条件で実行するのに必要なとき、最初にだけ生成及び記憶される、前記コンピュータシステム。

【請求項22】

コンピュータシステムであって、

第1のコンピュータと、

第2のコンピュータのために書かれたプログラムコードを前記第1のコンピュータ上で前記プログラムコードの中間表現をメモリ内に生成することを介して実行可能なエミュレーション・システムであって、

前記中間表現を生成することは、

抽象レジスタを表す複数のレジスタオブジェクトを生成することであって、各レジスタオブジェクトは個々の抽象レジスタを表す、前記生成することと、

表現オブジェクトを生成することであって、前記プログラムコードの要素が前記プログラムコード中に生じる場合に各表現オブジェクトは前記プログラムコードの個々の演算子又はオペランドを表し、各表現オブジェクトは、直接的に又は前記表現オブジェクトのうちの他の表現オブジェクトからの参照を介して間接的に関係する1以上の前記レジスタオブジェクトによって参照される、前記生成すること、

前記プログラムコードによって生成される可変値を保持するための複数のレジスタオブジェクトを生成すること、

固定値、及び/又は前記固定値と前記プログラムコードに従った前記可変値との関係を表す複数の表現オブジェクトを生成すること

を含み、

前記中間表現は、コンピュータコードのブロックに対して生成及び記憶され、同じコードブロックが後で再入力された場合は後で再利用され、前記第1のコンピュータプログラムコードの少なくとも1ブロックが、代替の未使用入口条件又は効果又は機能を有することができ、前記中間表現は、プログラムコードのそのブロックをその時の優勢な条件で実行するのに必要なとき、最初にだけ生成及び記憶される、前記コンピュータシステム。

【請求項23】

プログラムコードの所与のブロックについて、それにより以前に記憶された中間表現が現在優勢な同じ条件セットに対するものであったかどうかを判定し、そうでない場合は、コードのブロックを実行するのに必要な追加の中間表現を現在優勢な新しい条件セットに対して生成及び記憶する、請求項21又は22に記載のコンピュータシステム。

フロントページの続き

(74)復代理人 100085545

弁理士 松井 光夫

(74)復代理人 100118599

弁理士 村上 博司

(72)発明者 ソウログロウ ジェイソン

イギリス国、エム13・9ピーエル、マンチェスター、オックスフォード・ロード、ヴィクトリア
ユニバーシティ オブ マンチェスター内

(72)発明者 ラウズゾン アラスデア

イギリス国、エム13・9ピーエル、マンチェスター、オックスフォード・ロード、ヴィクトリア
ユニバーシティ オブ マンチェスター内