(19) 日本国特許庁(JP)

再公表特許(A1)

(11) 国際公開番号

W02003/028112

発行日	平成17年	51月13日	(2005.	1.	13)
-----	-------	--------	--------	----	-----

(43) 国際公開日 平成15年4月3日 (2003. 4. 3)

(51) Int.C1. ⁷	F I				
HO1L 21/8247	HO1L	29/78	371		
G11C 16/04	HO1L	27/10	481		
HO1L 27/10	HO1L	27/10	434		
HO1L 27/115	G11C	17/00	621B		
HO1L 29/788	G11C	17/00	621C		
	審査請求	て 未請求 う	予備審査請求 有	(全 44 頁)	最終頁に続く
出願番号	特願2003-531536 (P2003-531536)	 (71) 出願人	503121103		
(21) 国際出願番号	PCT/JP2002/004080		株式会社ルネー	ナステクノロジ	>
(22) 国際出願日	平成14年4月24日 (2002.4.24)		東京都千代田日	区丸の内二丁目	4番1号
(31) 優先権主張番号	特願2001-287917 (P2001-287917)	(74) 代理人	100083552		
(32) 優先日	平成13年9月20日 (2001.9.20)		弁理士 秋田	収喜	
(33) 優先権主張国	日本国 (JP)	(72) 発明者	宿利章二		
(81) 指定国	EP (AT, BE, CH, CY, DE, DK, ES, F1, FR,		東京都小平市_	L水本町五丁目	20番1号
GB, GR, IE, IT, LU, MC, NI	, PT, SE, TR), CN, JP, KR, SG, US		株式会社日立	製作所 半導体	ダループ内

(54) 【発明の名称】半導体集積回路装置及びその製造方法

(57)【要約】

半導体集積回路装置は、半導体柱と絶縁体柱が一方向に 交互に敷き詰めた状態で複数配置された柱列と、 前記複数の半導体柱に夫々設けられた複数の不揮発性記 憶素子であって、前記半導体柱の前記一方向に沿う側面 にゲート絶縁膜を介在して制御ゲート電極が設けられ、 前記半導体柱の上面部にドレイン領域が設けられ、かつ 前記半導体柱の底面部にソース領域が設けられた複数の 不揮発性記憶素子と、

前記複数の不揮発性記憶素子の夫々の制御ゲート電極を 含み、かつ前記柱列の前記一方向に沿う側面に前記一方 向に沿って設けられた配線とを有する。



【特許請求の範囲】

【請求項1】

半導体柱と絶縁体柱が一方向に交互に敷き詰めた状態で複数配置された柱列と、 前記複数の半導体柱に夫々設けられた複数の不揮発性記憶素子であって、前記半導体柱の 前記一方向に沿う側面にゲート絶縁膜を介在して制御ゲート電極が設けられ、前記半導体 柱の上面部にドレイン領域が設けられ、かつ前記半導体柱の底面部にソース領域が設けら れた複数の不揮発性記憶素子と、

前記複数の不揮発性記憶素子の夫々の制御ゲート電極を含み、かつ前記柱列の前記一方向 に沿う側面に前記一方向に沿って設けられた配線とを有することを特徴とする半導体集積 回路装置。

【請求項2】

請求の範囲第1項に記載の半導体集積回路装置において、

前 記 ゲート 絶 縁 膜 は 、 電 荷 を 離 散 的 に 蓄 積 す る 膜 で あ る こ と を 特 徴 と す る 半 導 体 集 積 回 路 装 置 。

【請求項3】

請求の範囲第1項に記載の半導体集積回路装置において、

前記ゲート絶縁膜は、前記半導体柱の側面から順次積層されたシリコン酸化膜、シリコン 窒化膜及びシリコン酸化膜を含む積層膜であることを特徴とする半導体集積回路装置。 【請求項 4 】

請求の範囲第1項に記載の半導体集積回路装置において、

前記ゲート絶縁膜は、前記半導体柱の側面から順次積層されたシリコン酸化膜、不純物が 導入されていない多結晶シリコン膜、シリコン窒化膜及びシリコン酸化膜を含む積層膜で あることを特徴とする半導体集積回路装置。

【請求項5】

請求の範囲第1項に記載の半導体集積回路装置において、

前記 ゲート 絶 縁 膜 は、 不 純 物 が 導 入 さ れ て い な い 多 数 の 多 結 晶 シ リ コ ン 粒 を 含 む 膜 で あ る ことを 特 徴 と す る 半 導 体 集 積 回 路 装 置 。

【請求項6】

請求の範囲第1項に記載の半導体集積回路装置において、

前 記 ゲート 絶 縁 膜 は 、 前 記 半 導 体 柱 の 側 面 か ら 順 次 積 層 さ れ た シ リ コ ン 酸 化 膜 、 金 属 酸 化 30 膜 及 び シ リ コ ン 酸 化 膜 を 含 む 積 層 膜 で あ る こ と を 特 徴 と す る 半 導 体 集 積 回 路 装 置 。

【 請 求 項 7 】

請求の範囲第1項に記載の半導体集積回路装置において、

前 記 複 数 の 半 導 体 柱 の 夫 々 の 上 面 部 に 設 け ら れ た 複 数 の ド レ イ ン 領 域 は 、 前 記 絶 縁 体 柱 に よ っ て 互 い に 分 離 さ れ て い る こ と を 特 徴 と す る 半 導 体 集 積 回 路 装 置 。

【請求項8】

請求の範囲第1項に記載の半導体集積回路装置において、

前 記 絶 縁 体 柱 は 、 前 記 ソ ー ス 領 域 に 到 達 し て い る こ と を 特 徴 と す る 半 導 体 集 積 回 路 装 置 。 【 請 求 項 9 】

請求の範囲第1項に記載の半導体集積回路装置において、

40

50

10

20

前記複数の半導体柱は、前記絶縁体柱によって互いに絶縁分離されていることを特徴とする半導体集積回路装置。

【請求項10】

請求の範囲第1項に記載の半導体集積回路装置において、

前 記 制 御 ゲ ー ト 電 極 は 、 不 純 物 が 導 入 さ れ た 多 結 晶 シ リ コ ン 膜 か ら な る こ と 特 徴 と す る 半 導 体 集 積 回 路 装 置 。

【請求項11】

請求の範囲第1項に記載の半導体集積回路装置において、

前 記 複 数 の 半 導 体 柱 の 夫 々 の 底 面 部 に 設 け ら れ た 複 数 の ソ ー ス 領 域 は 、 前 記 半 導 体 柱 の 配 列 方 向 に 沿 っ て 延 在 す る 半 導 体 領 域 の 一 部 で 構 成 さ れ て い る こ と を 特 徴 と す る 半 導 体 集 積

(2)

回路装置。 【請求項12】 請求の範囲第1項に記載の半導体集積回路装置において、 前記柱列は、前記一方向と直交する他の方向に所定の間隔をおいて複数配置されているこ とを特徴とする半導体集積回路装置。 【請求項13】 請求の範囲第1項に記載の半導体集積回路装置において、 前 記 複 数 の 半 導 体 柱 の 夫 々 に は 、 前 記 不 揮 発 性 記 憶 素 子 が 2 つ 設 け ら れ 、 前記2つの不揮発性記憶素子のうち、一方の不揮発性記憶素子は、そのチャネル形成領域 が前記半導体柱の互いに向かい合う2つの側面のうちの一方の側面に設けられ、他方の不 10 揮 発 性 記 憶 素 子 は 、 そ の チ ャ ネ ル 形 成 領 域 が 前 記 2 つ の 側 面 の う ち の 他 方 の 側 面 に 設 け ら れていることを特徴とする半導体集積回路装置。 【請求項14】 半 導 体 領 域 内 に ソ ー ス 領 域 、 ド レ イ ン 領 域 、 前 記 ソ ー ス 領 域 と 前 記 ド レ イ ン 領 域 に 挟 ま れ た チャ ネ ル 形 成 領 域 、 及 び 制 御 ゲ ー ト 電 極 を 持 つ 電 気 的 に 書 き 込 み 可 能 な 不 揮 発 性 記 憶 素 子において、四角柱状の半導体柱の向かい合う側面に独立した2つの前記チャネル形成領 域が 配 置 さ れ 、 前 記 2 つ の チ ャ ネ ル 形 成 領 域 に 接 続 さ れ た 前 記 ド レ イ ン 領 域 は 前 記 四 角 柱 状の半導体柱の上部に形成され、前記チャネル形成領域と隣り合う側面部には素子分離領 域が 配 置 さ れ 、 前 記 チ ャ ネ ル 形 成 領 域 と 前 記 制 御 ゲ ー ト 電 極 と の 間 に 第 1 絶 縁 膜 、 前 記 第 1 絶縁膜上に非導電性の電荷トラップ膜、前記非導電性の電荷トラップ膜上に第2 絶縁膜 20 を有することを特徴とする半導体集積回路装置。 【請求項15】 請求の範囲第14項に記載の半導体集積回路装置において、 前 記 ソース 領 域 を 接 地 電 位 と し 、 前 記 ド レイン 領 域 お よ び 前 記 制 御 ゲ ー ト 電 極 ヘ 適 当 な 正 電位を与えて、前記チャネル形成領域をオンさせ、前記ドレイン領域の近傍で発生するホ ットエレクトロンを注入して、前記非導電性の電荷トラップ膜へトラップさせることによ り書き込みを行い、 前記制御ゲート電極へ適当な負電位を与え、前記ドレイン領域へ適当な正電位を与えて、 前 記 非 導 電 性 の 電 荷 ト ラ ッ プ 膜 ヘ ト ラ ッ プ さ れ た 電 子 を 、 前 記 第 1 絶 縁 膜 中 を 流 れ る ト ン ネル電流によって前記半導体領域へ引抜くことにより消去を行うことを特徴とする半導体 30 集積回路装置。 【請求項16】 請求の範囲第14項に記載の半導体集積回路装置において、 前 記 第 1 絶 縁 膜 は シ リ コ ン 酸 化 膜 、 前 記 非 導 電 性 の 電 荷 ト ラ ッ プ 膜 は シ リ コ ン 窒 化 膜 、 前 記第2絶縁膜はシリコン酸化膜であることを特徴とする半導体集積回路装置。 【請求項17】 請求の範囲第14項に記載の半導体集積回路装置において、 前 記 第 1 絶 縁 膜 は シ リ コ ン 酸 化 膜 、 前 記 非 導 電 性 の 電 荷 ト ラ ッ プ 膜 は 金 属 酸 化 膜 、 前 記 第 2 絶 縁 膜 は シ リ コ ン 酸 化 膜 で あ る こ と を 特 徴 と す る 半 導 体 集 積 回 路 装 置 。 【請求項18】 40 半 導 体 領 域 内 に ソ ー ス 領 域 、 ド レ イ ン 領 域 、 前 記 ソ ー ス 領 域 と 前 記 ド レ イ ン 領 域 に 挟 ま れ た チ ャ ネ ル 形 成 領 域 、 及 び 制 御 ゲ ー ト 電 極 を 持 つ 電 気 的 に 書 き 込 み 可 能 な 不 揮 発 性 記 憶 素 子において、四角柱状の半導体柱の向かい合う側面に独立した2つの前記チャネル形成領 域 が 配 置 さ れ 、 前 記 2 つ の チ ャ ネ ル 形 成 領 域 に 接 続 さ れ た 前 記 ド レ イ ン 領 域 は 前 記 四 角 柱 状の半導体柱の上部に形成され、前記チャネル形成領域と隣り合う側面部には素子分離領 域が配置され、前記チャンネル領域と前記制御ゲート電極との間に第1絶縁膜、前記第1 絶 縁 膜 上 に 半 導 体 膜 、 前 記 半 導 体 膜 上 に 非 導 電 性 の 電 荷 ト ラ ッ プ 膜 、 前 記 非 導 電 性 の 電 荷 トラップ 膜上に 第 2 絶縁 膜を 有 し、 前 記 半 導体 膜 と 非 導 電 性 の 電 荷 ト ラ ッ プ 膜 と の 界 面 電 荷トラップ準位に主として電子トラップを行うことを特徴とする半導体集積回路装置。

(3)

【請求項19】

請求の範囲第18項に記載の半導体集積回路装置において、 前記 ソース 領域を 接地 電 位 と し 、 前 記 ド レイン 領 域 お よ び 前 記 制 御 ゲート 電 極 ヘ 適 当 な 正 電位を与えて、前記チャネル形成領域をオンさせ、前記ドレイン領域の近傍で発生するホ ットエレクトロンを注入して、前記半導体膜と前記非導電性の電荷トラップ膜との電荷ト ラップ準位に主として電子トラップを行うことにより書き込みを行い、 前記制御ゲート電極へ適当な負電位を与え、前記ドレイン領域へ適当な正電位を与えて、 トラップされた電子を、前記半導体膜及び第1絶縁膜中を流れるトンネル電流によって前 記半導体領域へ引抜くことにより消去を行うことを特徴とする半導体集積回路装置。 【請求項20】 請求の範囲第18項に記載の半導体集積回路装置において、 前 記 第 1 絶 縁 膜 は シ リ コ ン 酸 化 膜 、 前 記 半 導 体 膜 が ポ リ シ リ コ ン 膜 、 前 記 非 導 電 性 の 電 荷 トラップ膜はシリコン窒化膜、前記第2絶縁膜はシリコン酸化膜であることを特徴とする 半導体集積回路装置。 【請求項21】 請求の範囲第18項に記載の半導体集積回路装置において、 前 記 第 1 絶 縁 膜 は シ リ コ ン 酸 化 膜 、 前 記 半 導 体 膜 が ポ リ シ リ コ ン 膜 、 前 記 非 導 電 性 の 電 荷 トラップ 膜は 金属 酸化 膜、前記 第2絶縁 膜はシリコン酸化 膜であることを特徴とする半導 体集積回路装置。 【請求項22】 半導体基板上にストライプ状に溝型素子分離領域と半導体活性領域を交互に形成し、前記 ストライプ状の溝型素子分離領域と半導体活性領域とは直行する方向にストライプ状に形 成したレジスト膜パターンをマスクとして、前記半導体活性領域のエッチングに引き続い て前記溝型素子分離領域をエッチングして四角柱状の半導体柱、及び四角柱状の素子分離 領域を形成する工程と、 前 記 四 角 柱 状 の 半 導 体 柱 の 側 面 部 に チ ャ ネ ル 形 成 領 域 を 形 成 し 、 前 記 チ ャ ネ ル 形 成 領 域 の 上部に第1酸化膜、窒化膜、及び第2酸化膜の積層膜を堆積した後、導電膜のサイドスペ ーサからなるワード線を形成する工程と、 前記四角柱状の半導体柱の上部にドレイン領域を形成する工程とを、少なくとも含むこと を特徴とする半導体集積回路装置の製造方法。 【請求項23】 半 導 体 基 板 上 に ス ト ラ イ プ 状 に 溝 型 素 子 分 離 領 域 と 半 導 体 活 性 領 域 を 交 互 に 形 成 し 、 前 記 ストライプ状の溝型素子分離領域と半導体活性領域とは直行する方向にストライプ状に形 成したレジスト膜パターンをマスクとして、前記半導体活性領域のエッチングに引き続い て前記溝型素子分離領域をエッチングして四角柱状の半導体柱、及び四角柱状の素子分離 領域を形成する工程と、 前 記 四 角 柱 状 の 半 導 体 柱 の 側 面 部 に チ ャ ネ ル 形 成 領 域 を 形 成 し 、 前 記 チ ャ ネ ル 形 成 領 域 の 上 部 に 第 1 酸 化 膜 、 ポ リ シ リ コ ン 膜 、 窒 化 膜 、 及 び 第 2 酸 化 膜 の 積 層 膜 を 堆 積 し た 後 、 導 電膜のサイドスペーサからなるワード線を形成する工程と、 前記四角柱状の半導体柱の上部にドレイン領域を形成する工程とを、少なくとも含むこと を特徴とする半導体集積回路装置の製造方法。 【請求項24】 ストライプ状の突起状島領域を覆うようにして導電膜を形成する工程と、 前記導電膜に異方性エッチングを施して前記突起状島領域の側面に配線を形成すると共に 、前記配線と一体化されたコンタクト領域を形成する工程とを有することを特徴とする半 導体集積回路装置の製造方法。 【請求項25】 請 求 の 範 囲 第 2 4 項 に 記 載 の 半 導 体 集 積 回 路 装 置 の 製 造 方 法 に お い て 、 前記異方性エッチングは、前記導電膜の一部をマスクした状態で行うことを特徴とする半 導体集積回路装置の製造方法。

【請求項26】

(4)

30

40

10

請求の範囲第24項に記載の半導体集積回路装置の製造方法において、 前記配線形成工程は、前記突起状島領域の側面に整合して不揮発性記憶素子の制御ゲート 電極を形成する工程であることを特徴とする半導体集積回路装置の製造方法。 【請求項27】 半導体基板の主面の第1の領域に形成された不揮発性記憶素子と、前記半導体基板の主面 の 第 1 の 領 域 と 異 な る 第 2 の 領 域 に 形 成 さ れ た 周 辺 回 路 用 ト ラ ン ジ ス タ と を 有 す る 半 導 体 集積回路装置の製造方法であって、 前記半導体基板の主面の第1の領域に突起状島領域を形成する工程と、 前記突起状島領域、及び前記半導体基板の主面の領域を覆うようにして導電膜を形成する 10 工程と. 前 記 半 導 体 基 板 の 主 面 の 第 2 の 領 域 上 の 前 記 導 電 膜 を マ ス ク し た 状 態 で 前 記 導 電 膜 に 異 方 性エッチングを施して、前記突起状島領域の側面に前記不揮発性記憶素子の制御ゲート電 極 を 含 む 配 線 、 並 び に 前 記 半 導 体 基 板 の 主 面 の 第 2 の 領 域 に 前 記 周 辺 回 路 用 ト ラ ン ジ ス タ のゲート電極を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法 【請求項28】 ストライプ状の突起状島領域を覆うようにして導電膜を形成する工程と、 前記導電膜に異方性エッチングを施して前記突起状島領域の側面に配線を形成する工程と 前記 配 線 の 一 部 を 除 去 す る 工 程 と を 有 す る こ と を 特 徴 と す る 半 導 体 集 積 回 路 装 置 の 製 造 方 20 法。 【請求項29】 請求の範囲第28項に記載の半導体集積回路装置の製造方法において、 前 記 配 線 形 成 工 程 は 、 前 記 突 起 状 島 領 域 の 側 面 に 整 合 し て 不 揮 発 性 記 憶 素 子 の 制 御 ゲ ー ト 電極を形成する工程であることを特徴とする半導体集積回路装置の製造方法。 【請求項30】 互いに反対側に位置する第1の側面及び第2の側面を持つ突起状島領域と、 前 記 突 起 状 島 領 域 の 第 1 の 側 面 に 絶 縁 膜 を 介 在 し て 制 御 ゲ ー ト 電 極 が 設 け ら れ た 第 1 の 不 揮発性記憶素子と、 前 記 突 起 状 島 領 域 の 第 2 の 側 面 に 絶 縁 膜 を 介 在 し て 制 御 ゲ ー ト 電 極 が 設 け ら れ た 第 2 の 不 30 揮発性記憶素子とを有する半導体集積回路装置の製造方法であって、 前記突起状島領域を覆うようにして形成された導電膜に異方性エッチングを施して、前記 突起状島領域の周囲に前記第1及び第2の不揮発性記憶素子の制御ゲート電極を含む配線 を形成する工程と、 前記 配 線 の 一 部 を 除 去 し て 、 前 記 第 1 の 不 揮 発 性 記 憶 素 子 の 制 御 ゲ ー ト 電 極 と 前 記 第 2 の 不揮発性記憶素子の制御ゲート電極とを電気的に分離する工程とを有することを特徴とす る半導体集積回路装置の製造方法。 【請求項31】 第1の導電体の上層に前記第1の導電体を覆うようにして第1の絶縁膜を形成する工程と 40 前 記 第 1 の 絶 縁 膜 に エ ッ チ ン グ を 施 し て 前 記 第 1 の 導 電 体 上 に 開 口 を 形 成 す る 工 程 と 、 前記開口の内部を含む前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、 前 記 第 2 の 絶 縁 膜 に 異 方 性 エ ッ チ ン グ を 施 し て 前 記 開 口 の 内 壁 に サ イ ド ウ ォ ー ル ス ペ ー サ を形成するとともに、前記サイドウォールスペーサで規定された接続孔を形成する工程と 前 記 接 続 孔 を 通 し て 前 記 第 1 の 導 電 体 と 電 気 的 に 接 続 さ れ る 第 2 の 導 電 体 を 前 記 第 2 の 絶 縁膜上に形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。 【請求項32】 請求の範囲第31項に記載の半導体集積回路装置の製造方法において、 前記第1の導電体は、突起状島領域の上面に設けられた半導体領域であり、 50

(5)

前 記 第 2 の 導 電 体 は 、 前 記 第 2 の 絶 縁 膜 上 を 延 在 す る 配 線 で あ る こ と を 特 徴 と す る 半 導 体 集 積 回 路 装 置 の 製 造 方 法 。

(6)

【発明の詳細な説明】

技術分野

本発明は、半導体集積回路装置及びその製造技術に関し、特に、電気的にデータの消去及び書き込みが可能な不揮発性記憶素子を有する半導体集積回路装置に適用して有効な技術 に関するものである。

背景技術

近年、データやプログラム構成するデータを記憶させるメモリ装置として、記憶するデー タを所定の単位で一括して電気的に消去可能であり、かつ、データを電気的に書き込み可 能なフラッシュEEPROM(Electrically Erasable Prog rammable Read Only Memory)と呼ばれる不揮発性記憶装置が 注目を集めている。フラッシュEEPROM(以下、フラッシュメモリと呼ぶ)は、電気 的に消去及び書き込み可能な不揮発性記憶素子によってメモリセルが構成されており、一 旦メモリセルに書き込まれたデータやプログラム構成するデータを消去し、新たなデータ やプログラム構成するデータをメモリセルへ再度書き込み(プログラミング)する事が可 能である。

従来、フラッシュメモリの電荷蓄積は、ポリシリコン膜からなり、電気的に周囲とは絶縁 されたフローティングゲート電極(浮遊ゲート電極)内に電子を蓄積することにより行わ れていた。この電子蓄積動作、いわゆる書き込み動作は、ホットエレクトロン注入が一般 的であり、蓄積された電子をフローティングゲート電極外へ放出する消去動作は、ゲート 酸化膜を通過するトンネル電流により行われている。書き込みと消去を繰り返すと、ゲー ト酸化膜の内部に電荷トラップが形成され、基板とゲート酸化膜の界面には表面準位密度 が増加する。特に、前者は電荷の保持特性、すなわち書換え後のリテンション特性を劣化 させるという本質的な問題点があった。

この問題点を解消する方法として、近年、EEPROMの電荷蓄積に非導電性の電荷トラ ップ膜を使用する方式が提案されている。例えば、米国特許公報第5,768,192号 、 米 国 特 許 公 報 第 5 , 9 6 6 , 6 0 3 号 、 米 国 特 許 公 報 第 6 , 0 1 1 , 7 2 5 号 、 米 国 特 2-bit, Trapping Storage NVM Cell, Give a R Challenge to Floating Gate Cell", Int e a l ernational Conference on Solid State Dev ices and Materials, Tokyo, 1999、に開示されている。 例 え ば 、 米 国 特 許 公 報 第 5 , 7 6 8 , 1 9 2 号 に は 、 第 3 9 図 (セ ル の 模 式 的 断 面 図) に 示 す よ う に 、 シ リ コ ン 酸 化 膜 等 の 絶 縁 膜 1 1 2 、 1 1 4 で 挟 ま れ た シ リ コ ン 窒 化 膜 1 1 3 、 いわゆるONO(Oxide/Nitride/Oxide)構造の積層膜をゲート絶 縁膜とし、ソース117に0V、ドレイン116とコントロールゲート115に適当な正 電圧を印加してトランジスタをオンさせ、ドレイン116の近傍で発生するホットエレク トロンを注入し、前記シリコン窒化膜113中へ電子をトラップさせることにより書き込 みを行う方式である。この電荷蓄積方式は、連続した導電膜であるポリシリコン膜に電荷 蓄積 を 行 う 方 式 と 比 較 し て 、 シ リ コ ン 窒 化 膜 1 1 3 中 の 電 子 ト ラ ッ プ が 非 連 続 で 離 散 的 で あるため、酸化膜112の一部にピンホール等の電荷漏洩パスが発生した場合においても 、蓄積された電荷のすべてが消失されることがなく、リテンション特性が本質的に強固で あるという特徴をもっている。

また、米国特許公報第6,011,725号には、第40図(セルの模式的断面図)に示 すように、ホットエレクトロン注入の局在性を利用して、ドレイン116近傍とソース1 17の近傍との2個所の電荷蓄積を独立して制御することにより、2ビットの情報を1セ ル内で実現する、いわゆる多値セル技術を開示している。

さらに、米国特許公報第5,966,603号には、ONO膜の形成方法、例えば、基板 上にON積層膜を形成した後、シリコン窒化膜上部を酸化することによりONO構造を形

10

30

20

成すること、また、基板上にONO積層膜を形成した後に酸化工程を追加することにより シリコン窒化膜中に酸素を導入して、メモリセルのリテンション特性を向上すること、が 開示されている。 また、米国特許公報第6,180,538号には、短時間気相成長法(Rapid Th

ermal Chemical Vapor Deposition)により、ONO膜 を形成する方法、酸化膜の堆積温度が700~800 であること、酸化膜の膜厚が5~ 15nmであること、がクレームされている。

発明の開示

前記公知例では、例えば米国特許公報第5,966,603号、あるいは、B.Eita nらによる"Can NROM,a2-bit,Trapping Storage N VMCell, Give a Real Challenge to Floating Gate Cell", International Conference on Solid State Devices and Materials, Tokyo, 1999、にはバーチャルグランド型のセル方式開示がされている。このセル配置は、第 4 1 図 (メモリセルアレイ部の模式的平面図)、第42図(セルのゲート長方向に沿う模 式的断面図)、及び第43図(セルのゲート幅方向に沿う模式的断面図)に示すように、 ドレイン116とソース117を構成する拡散層領域がストライプ状に配置され、その上 部にはコントロールゲート電極115と絶縁を維持するための酸化膜118が設けられ、 前記ソース・ドレイン方向と直行するようにコントロールゲート電極115が配置されて いる。半導体基板111のドレイン116とソース117に挟まれたチャネル領域とコン トロールゲート電極 1 1 5 との間には、酸化膜 1 1 2 、窒化膜 1 1 3 、酸化膜 1 1 4 が配 置されている。第41図に示したように、書き込み、及び読み出し動作での電流経路は、 隣り合う拡散層をソース117、ドレイン116として動作させ、セルのチャネル電流は コントロールゲート電極115に平行な方向に流れる。このセルの面積は、ソース・ドレ インのピッチを最小寸法Fの2倍、コントロールゲートのピッチも最小寸法Fの2倍、す なわち、2F×2F=4F²に設計されている。例えば、0.2µm技術では、4F²= 0.16µm²と非常に小さなセル面積を実現できる。

しかしながら、前述のメモリセルにおいては、いくつかの問題点がある。

第1の問題点は、従来のセルでは、読み出し電流が大きく設計できない点である。第41 図に示したように、セルのチャネル幅Wはコントロールゲート電極115の幅で定義され 30 、チャネル長Lはソース117とドレイン116の間隔で定義されるため、チャネル電流 を決める構造定数W/Lは、W/L=F/F=1となり、セルを微細化しても読み出し電 流は増加しない。したがって、他の構造定数、酸化膜112、窒化膜113、及び酸化膜 114の積層膜の実効膜厚を薄くしなければ、読み出し電流は増加できず、アクセス速度 の劣化やセンスアンプの誤動作マージンが低下する問題を引き起こす。

第2の問題点は、前記第1の問題点を解消するために読み出し動作時のコントロールゲート電圧を増加して、読み出し電流を増大させようとする場合に発生する、いわゆる、読み 出しディスターブの問題である。この現象は、第42図及び第43図中に示したように、 窒化膜中に電子がトラップされた書き込み状態のセルを読み出す際に、コントロールゲー ト電圧によってトラップ電子がコントロールゲート側へ引抜かれることによって発生する 。その結果、データ反転不良を引き起こす。トラップ電子の引抜きディスターブの時間は 、最大10年連続読み出しを想定せねばならない。窒化膜113上部の酸化膜114の膜 厚を厚くすることにより、前記ディスターブの耐性は向上することができるが、第1の問 題点である読み出し電流は、さらに低下してしまう結果となる。

第3の問題点は、エッチングマスクを用いた導電膜のパターンニングによってコントロー ルゲート電極を形成しているため、セル面積を4F²以下にすることが困難な点である。 この問題に関して公知例調査を行った結果、セル面積の微細化に関する技術が記載された 特開平6-13628号公報が見つかった。この公報に記載された技術は、同公報の段落 番号[0020]に記載されているように、「従来は平面的に配置されていたソースとド レイン間のチャネル形成領域を垂直に立てることによって、その部分の面積を削減する。 40

10

本発明の基本は、半導体基板上に凸状の部分を形成し、その側面をチャネル形成領域とし 、その頂上部を不純物領域(ソースもしくはドレイン)の一方とし、底部に他の不純物領 域を設け、このチャネル形成領域の側面にゲイト電極を形成することにある。」というも のである。更に、同公報の段落番号[0067]には、「この後、ゲイト配線(コントロ ールゲイト)を形成するための被膜309を形成する。…中略…その後、再び、異方性エ ッチングによって凸部の側面以外の被膜309を除去して、ゲイト配線310を形成する このゲイト配線は、凸部の側面に沿って走っていることに注目すべきである。また、こ のゲイト配線の形成はマスクプロセスによらないことが本発明の特徴とすることである。 」という内容が記載されている。従って、この公報に記載された技術を用いることによっ て、セル面積を4F²以下にすることが可能となる。 10 しかしながら、この公報に記載された技術では、凸部における素子分離領域の形成が熱酸 化 法 に よ る 酸 化 膜 に よ っ て 行 わ れ て い る た め 、 凸 部 の 素 子 分 離 領 域 に 半 導 体 が 存 在 し 、 し かもゲイト配線が凸部の側面に沿って走っている。即ち、凸の素子分離領域は、凸部の素 子分離領域における半導体をチャネル形成領域とし、凸部の素子分離領域に形成された酸 化膜をゲート絶縁膜とし、凸部の側面に沿って走っているゲイト配線をゲート電極とする MOS構造になっている。このため、ゲイト配線に電圧が印加されると、凸部の素子分離 領域における半導体の側面に寄生チャネルが形成され、この寄生チャネルによって隣り合 う不揮発性記憶素子のチャネル形成領域が電気的に繋がってしまうといった不具合が発生 する。このような不具合は、データの消去不良、書き込み不良及び読み出し不良の要因と なるため、フラッシュメモリの電気的信頼性が低下する。 20 本発明の目的は、非導電性の電荷トラップ膜を電荷蓄積領域として用いる不揮発性メモリ の読み出し電流を大幅に向上させることができ、また、読み出しディスターブによるデー 夕反転の読み出し不良を撲滅できる半導体集積回路装置を提供することにある。 本発明の他の目的は、非導電性の電荷トラップ膜を電荷蓄積領域として用いる不揮発性メ モリのセル面積の縮小化が容易なデバイス構造を提供することにある。 本発明の他の目的は、電気的にデータの書き込み及び消去が可能な不揮発性記憶素子を有 する半導体集積回路装置の電気的信頼性の向上を図ることが可能な技術を提供することに ある。 本 発 明 の 前 記 並 び に そ の 他 の 目 的 と 新 規 な 特 徴 は 本 明 細 書 の 記 述 及 び 添 付 図 面 か ら 明 ら か になるであろう。 本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りで ある。 (1)半導体柱と絶縁体柱が一方向に交互に敷き詰めた状態で複数配置された柱列と、 前 記 複 数 の 半 導 体 柱 に 夫 々 設 け ら れ た 複 数 の 不 揮 発 性 記 憶 素 子 で あ っ て 、 前 記 半 導 体 柱 の 前 記 ー 方 向 に 沿 う 側 面 に ゲ ー ト 絶 縁 膜 を 介 在 し て 制 御 ゲ ー ト 電 極 が 設 け ら れ 、 前 記 半 導 体 柱の上面部にドレイン領域が設けられ、かつ前記半導体柱の底面部にソース領域が設けら れた複数の不揮発性記憶素子と、 前記複数の不揮発性記憶素子の夫々の制御ゲート電極を含み、かつ前記柱列の前記一方向 に沿う側面に前記一方向に沿って設けられた配線とを有することを特徴とする半導体集積 回路装置である。 40 (2) 半導体領域内にソース領域、ドレイン領域、前記ソース領域と前記ドレイン領域に | 挟 ま れ た チ ャ ネ ル 形 成 領 域 、 及 び 制 御 ゲ ー ト 電 極 を 持 つ 電 気 的 に 書 き 込 み 可 能 な 不 揮 発 性 記 憶 素 子 に お い て 、 四 角 柱 状 の 半 導 体 柱 の 向 か い 合 う 側 面 に 独 立 し た 2 つ の 前 記 チ ャ ネ ル 領 域 が 配 置 さ れ 、 前 記 2 つ の チ ャ ネ ル 領 域 に 接 続 さ れ た 前 記 ド レ イ ン 領 域 は 前 記 四 角 柱 状 の半導体柱の上部に形成され、前記チャネル領域と隣り合う側面部には素子分離領域が配 置 さ れ 、 前 記 チ ャ ネ ル 領 域 と 前 記 制 御 ゲ ー ト 電 極 と の 間 に 第 1 絶 縁 膜 、 前 記 第 1 絶 縁 膜 上 に非導電性の電荷トラップ膜、前記非導電性の電荷トラップ膜上に第2絶縁膜を有するこ

(8)

とを特徴とする半導体集積回路装置である。

(3)前記手段(2)に記載の半導体集積回路装置において、

前記ソース領域を接地電位とし、前記ドレイン領域および前記制御ゲート電極へ適当な正 50

電位を与えて、前記チャネル領域をオンさせ、前記ドレイン領域の近傍で発生するホット エレクトロンを注入して、前記非導電膜性の電荷トラップ膜へトラップさせることにより 書き込みを行い、

前記制御ゲート電極へ適当な負電位を与え、前記ドレイン領域へ適当な正電位を与えて、 前記非導電性の電荷トラップ膜へトラップされた電子を、前記第1絶縁膜中を流れるトン ネル電流によって前記半導体領域へ引抜くことにより消去を行うことを特徴とする半導体 集積回路装置である。

(4)前記手段(2)に記載の半導体集積回路装置において、

前記第1 絶縁膜はシリコン酸化膜、前記非導電性の電荷トラップ膜はシリコン窒化膜、前記第2 絶縁膜はシリコン酸化膜である。

(5)前記手段(2)に記載の半導体集積回路装置において、

前記第1 絶 縁 膜 は シ リ コ ン 酸 化 膜 、 前 記 非 導 電 性 の 電 荷 ト ラ ッ プ 膜 は 金 属 酸 化 膜 、 前 記 第 2 絶 縁 膜 は シ リ コ ン 酸 化 膜 で あ る 。

(6)半導体領域内にソース領域、ドレイン領域、前記ソース領域と前記ドレイン領域に 挟まれたチャネル形成領域、及び制御ゲート電極を持つ電気的に書き込み可能な不揮発性 記憶素子において、四角柱状の半導体柱の向かい合う側面に独立した2つの前記チャネル 形成領域が配置され、前記2つのチャネル形成領域に接続された前記ドレイン領域は前記 四角柱状の半導体柱の上部に形成され、前記チャネル形成領域と隣り合う側面部には素子 分離領域が配置され、前記チャンネル領域と前記制御ゲート電極との間に第1絶縁膜、前 記第1絶縁膜上に半導体膜、前記半導体膜上に非導電性の電荷トラップ膜、前記非導電性 の電荷トラップ膜上に第2絶縁膜を有し、前記半導体膜と非導電性の電荷トラップ膜との 界面電荷トラップ準位に主として電子トラップを行うことを特徴とする半導体集積回路装 置である。

20

10

(7)前記手段(6)に記載の半導体集積回路装置において、 前記ソース領域を接地電位とし、前記ドレイン領域および前記制御ゲート電極へ適当な正 電位を与えて、前記チャネル形成領域をオンさせ、前記ドレイン領域の近傍で発生するホ ットエレクトロンを注入して、前記半導体膜と前記非導電性の電荷トラップ膜との電荷ト ラップ準位に主として電子トラップを行うことにより書き込みを行い、 前記制御ゲート電極へ適当な負電位を与え、前記ドレイン領域へ適当な正電位を与えて、 トラップされた電子を、前記半導体膜及び第1絶縁膜中を流れるトンネル電流によって前 記半導体領域へ引抜くことにより消去を行うことを特徴とする半導体集積回路装置である

(8)前記手段(6)に記載の半導体集積回路装置において、 前記第1絶縁膜はシリコン酸化膜、前記半導体膜がポリシリコン膜、前記非導電性の電荷 トラップ膜はシリコン窒化膜、前記第2絶縁膜はシリコン酸化膜である。 (9)前記手段(6)に記載の半導体集積回路装置において、

前記 第 1 絶 縁 膜 は シ リ コ ン 酸 化 膜 、 前 記 半 導 体 膜 が ポ リ シ リ コ ン 膜 、 前 記 非 導 電 性 の 電 荷 ト ラ ッ プ 膜 は 金 属 酸 化 膜 、 前 記 第 2 絶 縁 膜 は シ リ コ ン 酸 化 膜 で あ る 。

(10)半導体基板上にストライプ状に溝型素子分離領域と半導体活性領域を交互に形成 し、前記ストライプ状の溝型素子分離領域と半導体活性領域とは直行する方向にストライ プ状に形成したレジスト膜パターンをマスクとして、前記半導体活性領域のエッチングに 引き続いて前記溝型素子分離領域をエッチングして四角柱状の半導体柱、及び四角柱状の 素子分離領域を形成する工程と、

前記四角柱状の半導体柱の側面部にチャネル形成領域を形成し、前記チャネル形成領域の 上部に第1酸化膜、窒化膜、及び第2酸化膜の積層膜を堆積した後、導電膜のサイドスペ ーサからなるワード線を形成する工程と、

前 記 四 角 柱 状 の 半 導 体 柱 の 上 部 に ド レ イ ン 領 域 を 形 成 す る 工 程 と を 、 少 な く と も 含 む こ と を 特 徴 と す る 半 導 体 集 積 回 路 装 置 の 製 造 方 法 で あ る 。

(11)半導体基板上にストライプ状に溝型素子分離領域と半導体活性領域を交互に形成し、前記ストライプ状の溝型素子分離領域と半導体活性領域とは直行する方向にストライ

40

プ状に形成したレジスト膜パターンをマスクとして、前記半導体活性領域のエッチングに 引き続いて前記溝型素子分離領域をエッチングして四角柱状の半導体柱、及び四角柱状の 素子分離領域を形成する工程と、

(10)

前 記 四 角 柱 状 の 半 導 体 柱 の 側 面 部 に チ ャ ネ ル 形 成 領 域 を 形 成 し 、 前 記 チ ャ ネ ル 形 成 領 域 の 上部に第1酸化膜、ポリシリコン膜、窒化膜、及び第2酸化膜の積層膜を堆積した後、導 電膜のサイドスペーサからなるワード線を形成する工程と、

前記四角柱状の半導体柱の上部にドレイン領域を形成する工程とを、少なくとも含むこと を特徴とする半導体集積回路装置の製造方法である。

発明を実施するための最良の形態

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を 10 説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの 説明は省略する。

(実施形態1)

第 1 図 は本 発 明 の 実 施 形 態 1 で あ る フ ラ ッ シ ュ メ モ リ の メ モ リ セ ル ア レ イ 部 の 概 略 構 成 を 示す模式的平面図であり、

第 2 図 は 第 1 図 の メ モ リ セ ル ア レ イ 部 の 等 価 回 路 図 で あ り 、

第3図は第2図のA-A線に沿う模式的断面図であり、

第 4 図 は 第 3 図 の 一 部 を 拡 大 し た 模 式 的 断 面 図 で あ り 、

第 5 図 は 第 2 図 の B - B 線 に 沿 う 模 式 的 断 面 図 で あ り 、

第6図は第2図のC-C線に沿う模式的断面図である。

本実施形態のフラッシュメモリのメモリセルアレイ部MSAには、第1図及び第2図に示 すように、複数本のワード線WL及び複数本のデータ線BLが延在している。複数本のワ ード線WLは、Y方向に向かって延在し、Y方向と直行するX方向に所定の間隔をおいて 配置されている。 複数本のデータ線 B L は、 X 方向に向かって延在し、 Y 方向に所定の間 隔をおいて配置されている。また、メモリセルアレイ部には、第1図及び第2図に示すメ モリセルMSが行列状(X方向及びY方向)に複数個配置されている。また、メモリセル アレイ部 M S A には、 Y 方向に向かって延在する柱列 2 0 が X 方向に所定の間隔をおいて 複数本配置されている。

柱列20は、第1図乃至第6図に示すように、半導体柱5と絶縁体柱4をY方向に向かっ て交互に敷き詰めて複数個配置した構成となっている。半導体柱5及び絶縁体柱4は、例 30 えば単結晶シリコンからなる p 型半導体基板 1 の 一 主面に設けられている。この半導体柱 5 及び絶縁体柱4は、後で詳細に説明するが、主として半導体基板1に溝加工を施すこと によって形成される。本実施形態において、半導体柱 5 及び絶縁体柱 4 は、例えば四角柱 状 で 形 成 さ れ て い る 。 絶 縁 体 柱 4 は 例 え ば 酸 化 シ リ コ ン 膜 (絶 縁 膜) 3 で 形 成 さ れ て い る

メモリセル M S は、 半 導 体 柱 5 に 形 成 さ れ た 不 揮 発 性 記 憶 素 子 Q に よ っ て 構 成 さ れ て い る 。 不 揮 発 性 記 憶 素 子 Q は 、 第 3 図 及 び 第 4 図 に 示 す よ う に 、 主 に 、 チ ャ ネ ル 形 成 領 域 C N 、 ゲ ー ト 絶 縁 膜 G I 、 コ ン ト ロ ー ル ゲ ー ト 電 極 1 1 、 ソ ー ス 領 域 及 び ド レ イ ン 領 域 を 有 す る構成となっている。チャネル形成領域 CNは半導体柱 5の Y方向に沿う側面に設けられ 、 ゲ ー ト 絶 縁 膜 G I は チ ャ ネ ル 形 成 領 域 C N 上 (半 導 体 柱 5 の 側 面 上) に 設 け ら れ 、 コ ン トロールゲート電極11はゲート絶縁膜GI上に設けられ、ドレイン領域は半導体柱5の 上面部に設けられ、ソース領域は半導体柱5の底面部に設けられている。

ゲート絶縁膜GIは、これに限定されないが、例えば第1図及び第4図に示すように、半 導体 柱 5 の 側 面 か ら 、 酸 化 シ リ コ ン 膜 9 a 、 窒 化 シ リ コ ン 膜 9 b 及 び 酸 化 シ リ コ ン 膜 9 c を順次積層した積層膜9で形成されている。窒化シリコン膜9bは電荷を離散的に蓄積す る膜である。すなわち、窒化シリコン膜9b中には、電子トランプが非連続で離散的に形 成されている。このように、ゲート絶縁膜GIは、電荷を離散的に蓄積する膜を含む積層 膜で形成されている。

コントロールゲート電極11は、柱列20のY方向に沿う側面に沿って延在するワード線 WLの一部分で構成されている。ワード線WLは、柱列20に対して自己整合で形成され

20

40

、サイドスペーサ状に加工されている。このワード線WLは、例えば抵抗値を低減する不 純物(例えばAs)が導入された多結晶シリコン膜で形成されている。

(11)

ドレイン領域は半導体柱 5 の上面部に設けられた n 型半導体領域 1 2 で構成され、ソース 領域は半導体柱 5 の底面部に設けられた n 型半導体領域 8 で構成されている。 n 型半導体 領域 8 は主として柱列 2 0 の X 方向の幅を規定する溝の底面部に設けられ、 Y 方向に沿っ て連続的に延在するソース配線を構成している。すなわち、ソース領域は柱列20に沿っ て連続的に延在するソース配線の一部分で構成されている。

一つの半導体柱5には、第3図及び第4図に示すように、2つの不揮発性記憶素子Qが設 けられている。 2 つの不揮発性記憶素子Qのうち、一方の不揮発性記憶素子Qは、そのチ ャ ネ ル 形 成 領 域 C N が 半 導 体 柱 5 の 互 い に 向 か い 合 う 2 つ の 側 面 の う ち の 一 方 の 側 面 に 設 けられ、他方の不揮発性記憶素子Qは、そのチャネル形成領域CNが2つの側面のうちの 他方の側面に設けられている。不揮発性記憶素子Qのチャネル長Lは半導体柱5の高さ(突出量)で規定され、チャネル幅Wは半導体柱5のY方向に沿う幅で規定されている。 第 5 図 及 び 第 6 図 に 示 す よ う に 、 半 導 体 柱 5 及 び 絶 縁 体 柱 4 は ほ ぼ 同 一 の 加 工 寸 法 で 形 成 されている。柱列20において、複数の半導体柱5の夫々は絶縁体柱4によって互いに絶 縁 分 離 さ れ て い る 。 絶 縁 体 柱 4 は n 型 半 導 体 領 域 8 に 到 達 し 、 複 数 の 半 導 体 柱 5 の 夫 々 の 上面部に設けられた複数のn型半導体領域12は、半導体柱5の間に設けられた絶縁体柱 4によって互いに絶縁分離されている。

第 1 図 乃 至 第 6 図 に 示 す よ う に 、 各 柱 列 2 0 の 半 導 体 柱 5 及 び 絶 縁 体 柱 4 は 、 半 導 体 基 板 1 の 主面 上 に 設 け ら れ た 絶 縁 膜 1 3 に よ っ て 覆 わ れ て い る 。 絶 縁 膜 1 3 に は 半 導 体 柱 5 の 上面部と向かい合う部分に開口14が設けられ、この開口14の内部には開口14の内壁 面に沿って窒化シリコン膜から成るサイドスペーサ状の絶縁膜16が設けられ、この絶縁 膜 1 6 で 規 定 さ れ た 開 口 1 7 の 内 部 に は ド レイン 領 域 で あ る n 型 半 導 体 領 域 1 2 と 電 気 的 に接続されたコンタクトプラグ18が埋め込まれている。このコンタクトプラグ18には 、ビット線 B L が接続されている。即ち、半導体柱 5 の上面部に設けられたドレイン領域 であるn型半導体領域12は、コンタクトプラグ18を介してビット線BLと電気的に接 続されている。

本実施形態において、メモリセルMS(不揮発性記憶素子Q)は、第1図乃至第6図に示 すように、四角柱状の絶縁体柱4で絶縁分離された四角柱状の半導体柱5の上部表面領域 に ド レイン 領 域 を 配 置 し 、 半 導 体 柱 5 の 側 面 部 に チャ ネ ル 形 成 領 域 C N 、 酸 化 シ リ コ ン 膜 30 (第1酸化膜) 9 a、シリコン窒化膜(非導電膜性の電荷トラップ膜) 9 b、及び酸化シ リコン 膜 (第 2 酸化 膜) 9 c の 積 層 膜 9 が 配 置 さ れ 、 酸 化 シ リ コ ン 膜 (第 2 酸 化 膜) 9 c の 外 側 に ポ リ シ リ コ ン 膜 か ら な る サ イ ド ス ペ ー サ 状 に 配 置 さ れ た 制 御 ゲ ー ト 電 極 (コ ン ト ロールゲート電極)11を配置し、四角柱状の半導体柱5の上部表面領域にドレイン領域 への開口(コンタクト穴)17とビット線BLを配置しており、ドレイン領域及びコント ロールゲート電極11へ適当な正電位を与えて、チャネル形成領域CNをオンさせ、ドレ イン領域の近傍で発生するホットエレクトロンを注入して、前記非導電膜性の窒化シリコ ン膜(電荷トラップ膜)9bヘトラップさせることにより書き込みを行い、また、前記コ ントロールゲート電極11へ適当な負電位を与え、前記ドレイン領域へ適当な正電位を与 えて、前記非導電性の窒化シリコン膜(電荷トラップ膜)9bヘトラップされた電子を、 40 酸化シリコン膜(第1酸化膜)9a中を流れるトンネル電流によって前記ドレイン領域へ 引抜くことにより消去を行う不揮発性メモリ素子として構成されている。 A - A 線 方 向 (X 方 向) に お い て は 、 四 角 柱 状 の 半 導 体 柱 5 の 側 面 部 に 、 酸 化 シ リ コ ン 膜

(第1酸化膜) 9 a、非導電性の電荷トラップ膜 9 b、酸化シリコン膜(第2酸化膜) 9 c、サイドスペーサ状のコントロールゲート電極11が順次外周を覆うように配置され、 四角 柱 状 の 半 導 体 柱 5 の 下 部 に n 型 半 導 体 領 域 8 か ら な る ソ ー ス 領 域 が 配 置 さ れ 、 上 部 に n 型 半 導 体 領 域 1 2 か ら な る ド レ イ ン 領 域 が 配 置 さ れ て い る 。 B - B 線 方 向 (Y 方 向) 方 向 で は 、 四 角 柱 状 の 半 導 体 柱 5 は 絶 縁 膜 3 で 分 離 さ れ て お り 、 ド レ イ ン 領 域 へ は コ ン タ ク トプラグ18を介してビット線BLへ接続されている。

本 願 の メ モ リ セ ル M S は 、 第 1 図 に 示 し た よ う に 、 四 角 柱 状 の 半 導 体 柱 5 は 最 小 寸 法 F × 50

10

F で配置されており、隣り合う四角柱状の半導体柱 5 の分離幅も最小寸法 F で配置されて いる。したがって、ひとつの四角柱状の半導体柱 5 の平面面積は 2 F × 2 F = 4 F²であ り、ひとつの半導体柱 5 の内部には 2 セルが配置できることから、本願のメモリセル M S の単位セル面積は 2 F² と小さく設計できる。本願のメモリセル M S のチャンネル幅 W は 、四角柱状の半導体柱 5 の幅 F に等しく、チャンネル長 L は四角柱状の半導体柱 5 の高さ で決まる。四角柱状の半導体柱 5 の高さを F とした場合、チャンネル電流を決める構造定 数 W / L は F / F = 1 となる。これは、本願のメモリセル M S のセル面積は従来セルのセ ル面積 4 F² の半分であるにも拘わらず、読出し電流は同一に維持できることを示してお り、本願の有効性を意味している。

(12)

本実施形態において、柱列20の複数の半導体柱5は、これらの間に設けられた絶縁体柱 10 4によって互いに絶縁分離されている。従って柱列20の素子分離領域には半導体が存在 しないため、柱列20のY方向における側面にこの側面に沿って連続的に延在するワード 線WLを形成しても素子分離領域に寄生チャネルが形成されることはない。従って、寄生 チャネルの形成に起因する、データの消去不良、書き込み不良及び読み出し不良を抑制で きるため、フラッシュメモリの電気的信頼性の向上を図ることができる。すなわち、微細 化してメモリセルサイズを縮小化しても、寄生チャネル形成に起因する不良は生じること がなく、信頼性を向上することができる。

次に、フラッシュメモリの製造について、第7図乃至第22図を用いて説明する。 第7図は本発明の実施形態1であるフラッシュメモリの製造工程中における模式的平面図 であり、

第8図は第7図のB-B線に沿う模式的断面図あり、

第 9 図 は 第 7 図 に 続 く フ ラ ッ シ ュ メ モ リ の 製 造 工 程 中 に お け る 模 式 的 平 面 図 で あ り 、 第 1 0 図 に お い て 、 (a) は 第 9 図 の A - A 線 に 沿 う 模 式 的 断 面 図 、 (b) は 第 9 図 の C - C 線 に 沿 う 模 式 的 断 面 図 で あ り 、

第11図は第9図に続くフラッシュメモリの製造工程中における模式的平面図であり、 第12図において、(a)は第11図のA - A線に沿う模式的断面図、(b)は第11図 のC - C線に沿う模式的断面図であり、

第13図は第11図に続くフラッシュメモリの製造工程中における模式的平面図であり、 第14図において、(a)は第13図のA-A線に沿う模式的断面図、(b)は第13図 のC-C線に沿う模式的断面図であり、

第15図は第13図に続くフラッシュメモリの製造工程中における模式的断面図であり、
 第16図は第15図に続くフラッシュメモリの製造工程中における模式的断面図であり、
 第17図は第16図に続くフラッシュメモリの製造工程中における模式的平面図である。
 第18図において、(a)は第17図のA - A線に沿う模式的断面図、(b)は第17図のC - C線に沿う模式的断面図であり、

第19図は第17図に続くフラッシュメモリの製造工程中における模式的断面図であり、
第20図は第19図に続くフラッシュメモリの製造工程中における模式的断面図であり、
第21図は第20図に続くフラッシュメモリの製造工程中における模式的断面図であり、
第22図は第21図に続くフラッシュメモリの製造工程中における模式的断面図である。
まず、第7図及び第8図に示すように、半導体基板1上に活性領域5aと溝型素子分離領 40
域4aをストライプ状に形成する。この時、活性領域5aは溝型素子分離領域4aで分離
されており、活性領域5aの上部には表面酸化膜6が成長されている。溝型素子分離領域4aは半導体基板1に溝2を形成し、その後、この満2の内部を埋め込むようにして絶縁
膜3を形成し、その後、この絶縁膜3の表面をCMP法によって平坦化することによって
形成する。

すなわち、半導体基板1に、例えばY方向に最小寸法Fの幅及び最小寸法Fの間隔を有し、X方向に延在するストライプ状の溝パターン4aを形成する。次に、溝パターン4aの 内部を含む半導体基板1の主面上に、例えば酸化シリコン膜からなる絶縁膜をCVD法で 堆積する。次に、絶縁膜を例えばCMP法などの研磨により平坦化することにより、溝パ ターン4aに絶縁膜を埋め込んでストライプ状の溝型素子分離領域4aを形成する。これ 20

により、 Y 方向の活性領域 5 a の幅及び間隔を例えば最小加工寸法 F で構成される。 次に、第9図及び第10図に示すように、活性領域 5 a の配置方向とは直交する方向に、 ストライプ状のレジストパターン R M を形成し、このレジストパターン R M をマスクとし て、活性領域 5 a を選択的にエッチングして四角柱状の半導体柱 5 を形成し、その後、第 11図及び第12図に示すように、レジストパターン R M をマスクとして、溝型素子分離 領域 4 a をエッチングして四角柱状の絶縁体柱 4 を形成する。レジストパターン R M は、 例えば X 方向に最小寸法 F の幅及び間隔を有する。すなわち、半導体柱 5 及び絶縁体柱 4 のそれぞれは、 X 方向及び Y 方向に最小寸法 F の幅及び間隔を有する。

(13)

次に、レジストパターン R M をマスクとしたヒ素 A s 又はリン P 等の不純物のイオン打ち 込みにより、第13図及び第14図に示すように、 n 型半導体領域 8 から成るソース領域 10 を形成する。

次に、第15図に示すように、半導体柱5の側面部に酸化シリコン膜(第1酸化膜)9a、窒化膜9b、及び酸化シリコン膜(第2酸化膜)9cからなる積層膜9を堆積し、その後、第16図に示すように、多結晶シリコン膜10を形成し、その後、多結晶シリコン膜10にRIE等の異方性エッチングを施して、第17図及び第18図に示すように、サイドスペーサ状のポリシリコン膜からなるコントロールゲート電極11(ワード線WL)を形成する。

次に、半導体柱 5 の上部に不純物をイオン打ち込み法で導入して、第 1 8 図に示すように、 n 型半導体領域 1 2 からなるドレイン領域を形成する。

次に、 第 1 9 図に示すように、 絶縁 膜 1 3 を形成し、 その後、 第 2 0 図に示すように、 絶 20 縁 膜 1 3 に半導体柱 5 の上部を露出する開口 1 4 を形成する。

次に、第21図に示すように、開口14の内部を含む基板上に絶縁膜15を形成し、その後、絶縁膜15にRIE等の異方性エッチングを施して、第22図に示すように、開口1 4の内壁にサイドスペーサ状の絶縁膜(サイドウォールスペーサ)16を形成する。 次に、サイドウォールスペーサ16で規定された開口(接続孔)17の内部、即ち、半導 体柱5の上面上にドレイン領域と接続されるコンタクトプラグ18を形成し、その後、コ ントロールゲート電極11の方向に直交する方向にビット線BL形成する。これにより、 第1図乃至第6図に示す状態となる。

本願メモリセルの概略的な製造工程においては、従来から使用可能な製造技術を適用しており、本願メモリセルが従来技術で製造できることを示している。

(実施形態2)

本実施形態は、本願メモリセルにおけるサイドスペーサ状のコントロールゲート電極への 電極接続に関するものである。第23図及び第24図には本発明に係る不揮発性メモリセ ルの平面図が概略的に示されている。同図においては、メモリアレー端部でのコントロー ルゲートへの電極接続構造を示しており、四角柱状の半導体柱41が配置され、溝型素子 分離領域(絶縁体柱)42はメモリアレー端部では2本毎に長さが異なるように形成され ており、サイドスペーサ状にコントロールゲート電極45を加工する際に、周辺回路のゲ ート電極を定義するマスクパターン44を用いて、コントロールゲート電極45の取り出 し領域を形成し、コンタクト穴47を介して第1金属配線48へ接続されている。サイド スペーサ状のコントロールゲート電極45の配置ピッチは最小寸法Fであり、第1金属配 線48のみでは接続不可能であるため、第1接続穴49を介して第2金属配線50をも用 いている。溝型素子分離領域42の周辺部に形成されるサイドスペーサ状のコントロール ゲート電極45は、マスクパターン46により切断されている。 本実施形態により、配置ピッチが最小寸法Fのサイドスペーサ状のコントロールゲート電

極 4 5 へ、 配 置 ピッチが 最 小 寸 法 2 F の 金 属 配 線 を 接 続 す る こ と が 可 能 で あ る こ と が 示 さ れ た 。

更に、本実施形態2について、第44図乃至第50図を用いて詳細に説明する。第44図 乃至第50図は、第23図及び第24図に示すフラッシュメモリのメモリセルアレイ部の 周辺領域における製造工程中の模式的平面図である。 第44図は、柱列20上を含む半導体基板上に、不揮発性記憶素子のゲート絶縁膜として

30

使用する絶縁膜43(積層膜9)を形成した後の状態を示している。絶縁膜43は、柱列20の側面を覆うようにして半導体基板上に形成されており、第44図では図を見やすくするため、柱列20の側面に形成された部分及びメモリセルアレイ部の周囲を囲む溝型素子分離領域42の側面に形成された部分を図示している。また、第23図、第24図、第44図乃至第50図では、柱列20の延在方向を第1図に対して90度ずらした状態で図示している。

第44図に示すように、各柱列20は、メモリセルアレイ端部において、柱列20の延在 方向に沿う長さが中間部分の絶縁体柱4よりも長い溝型素子分離領域42を有する構成に なっており、この各柱列20における溝型素子分離領域42は、2本の柱列20毎に長さ が異なるように形成されている。

第44図に示す絶縁膜43を形成した後、第45図に示すように、柱列20上を含む半導体基板上の全面に導電膜として多結晶シリコン膜10を形成し、その後、第45図に示すように、多結晶シリコン膜10上にマスクパターン44を形成する。このマスクパターン 44は、周辺回路用トランジスタのゲート電極を形成するためのゲートパターンと、不揮 発性記憶素子のコントロールゲート電極45を含むワード線WLの引き出し領域(コンタ クト領域)を形成するための引き出しパターン(コンタクトパターン)を有する。即ち、 不揮発性記憶素子のコントロールゲート電極45を含むワード線WL及び引き出し領域4 5 a は、周辺回路を構成するMISFETのゲート電極と同一工程で形成される。 次に、マスクパターン44をエッチングマスクとして使用し、多結晶シリコン膜10にR

- IE等の異方性エッチングを施して、第46図及び第47図(マスクパターンを除去した 状態の図)に示すように、柱列20の側面にコントロールゲート電極45を含むサイドス ペーサ状のワード線WLを形成すると共に、ワード線WL(コントロールゲート電極45)と一体化された引き出し領域45aを形成する。この工程において、周辺回路を構成す るMISFETのゲート電極も形成される。なお、不揮発性記憶素子のコントロールゲー ト電極45を含むワード線WL、引き出し領域45a、周辺回路を構成するMISFET のゲート電極の形成については、後述する実施形態3の第29図及び第30図に示す工程 で説明している。
- 次に、第47図に示すように、マスクパターン44を除去した後、第48図に示すように 、開口部46aを有するマスクパターン46を用いて、柱列20の周囲を囲むようにして 柱列20の側面に連続して形成されたワード線WLの一部を除去する。このワード線WL の一部の除去は、ワード線WLを選択的に除去するエッチング条件で行う。

次に、マスクパターン44を除去した後、図示していないが、柱列20上を含む半導体基 板上の全面に層間絶縁膜を形成し、その後、第49図に示すように、前記層間絶縁膜上に ビット線BL及び配線(48a,48b)等を含む第1金属配線48を形成する。ビット 線BLは、層間絶縁膜に形成されたコンタクト穴(接続孔)47を通して、半導体柱5の 表面に設けられた半導体領域(ドレイン領域)と電気的に接続され、配線(48a,48 b)は、層間絶縁膜に形成されたコンタクト穴(接続孔)47を通して、ワード線WLと

次に、図示していないが、第1金属配線48上を含む半導体基板上の全面に層間絶縁膜を 形成し、その後、第50図に示すように、前記層間絶縁膜上に第2金属配線50を形成す

る。第2金属配線50は、層間絶縁膜に形成された第1接続穴(接続孔)49を通して、

一体に形成された引き出し領域45aと電気的に接続される。

30

10

20

40

50

配線48 b と電気的に接続される。 本実施形態では、多結晶シリコン膜10の一部をマスクした状態で多結晶シリコン膜10 に異方性エッチングを施して、柱列20の側面に不揮発性記憶素子のコントロールゲート 電極45を含むワード線WLを形成すると共に、このワード線WLと一体化された引き出 し領域45 a を形成している。このようにしてワード線WL及び引き出し領域45 a を形 成することにより、製造工程数を増加することなく、微細なワード線WL及びこの微細な ワード線WLと一体化された引き出し領域45 a を形成することができる。また、微細な ワード線WLと一体化された引き出し領域45 a を形成することにより、微細なワード線 WLと上層の配線との電気的な接続を容易に行うことができる。 本実施形態では、多結晶シリコン膜10に異方性エッチングを施して、ストライプ状の突 起状島領域である柱列20の側面に、不揮発性記憶素子のコントロールゲート電極を含む サイドスペーサ状のワード線WLを形成している。このようにして形成されたワード線W Lは、柱列20の周囲を囲むようにして連続的に形成される。即ち、柱列20の互いに反 対側に位置する2つの側面(半導体柱5の配列方向に沿う側面,柱列の長手方向に沿う側 面)のうちの一方の側面側に形成されたワード線WLと他方の側面側に形成されたワード 線 W L とが 電 気 的 に 接 続 さ れ た 状 態 と な る 。 柱 列 2 0 の 一 方 の 側 面 側 に 形 成 さ れ た ワ ー ド 線WLは、この柱列20一方の側面側をチャネル形成領域とする不揮発性記憶素子のコン トロールゲート電極45を含み、柱列20の他方の側面側に形成されたワード線WLは、 この 柱 列 2 0 の 他 方 の 側 面 側 を チ ャ ネ ル 形 成 領 域 と す る 不 揮 発 性 記 憶 素 子 の コ ン ト ロ ー ル ゲート電極を含んでいる。

したがって、導電膜である多結晶シリコン膜10に異方性エッチングを施して、四方が側 面 で 囲 ま れ た ス ト ラ イ プ 状 の 突 起 状 島 領 域 か ら な る 柱 列 2 0 の 側 面 に 、 不 揮 発 性 記 憶 素 子 のコントロールゲート電極45を含むサイドスペーサ状のワード線WLを形成する場合は 、本実施形態のように、ワード線WLを形成した後、ワード線WLの一部を除去して、柱 列20の一方の側面側をチャネル形成領域とする不揮発性記憶素子のコントロールゲート 電極と柱列20他方の側面側をチャネル形成領域とする不揮発性記憶素子のコントロール ゲート電極とを電気的に分離する必要がある。本実施形態では、第48図に示すように、 柱列20の端部における溝型素子分離領域42においてワード線WLの一部を除去してい る。

(実施形態3)

本実施形態では、本願のメモリセルと周辺回路用トランジスタを同一製造工程で製造する 方法に関するものであり、第25図から第33図に示した各製造工程毎の断面図を用いて 説明する。夫々の断面図には周辺回路部とメモリセル部の断面図を示している。 まず、 第 2 5 図 は、 抵 抗 率 1 0 c m の p 型 半 導 体 シリコン 基 板 (以下、 単 に シリコン 基 板と言う)51の表面領域に、深さ250nmの溝内に酸化膜を埋め込み、CMP(Ch emical Mechanical Polishing)法により平坦化した溝型素 子分離領域52を形成した後、膜厚10nmの表面酸化膜53を形成した状態を示してい る。図示されてはいないが、前記表面酸化膜53通して加速エネルギ1MeVのリンイオ ンを注入量1×10¹³/cm²、加速エネルギ500keVのリンイオンを注入量3× 10¹²/cm²、及び加速エネルギ150keVのリンイオンを注入量1×10¹²/ cm² 注入してn型ウエル領域を形成し、加速エネルギ500keVのボロンイオンを注 入量 1 × 1 0 ^{1 3} / c m ² 、加速エネルギ 1 5 0 k e V のボロンイオンを注入量 5 × 1 0 ^{1 2} / cm² 、及び加速エネルギ50keVのボロンイオンを注入量1×10^{1 2} /cm ²注入してp型ウエル領域が形成されている。

次に、第26図及び第27図に示すように、レジストパターン54をマスクとして、メモ リセル領域のシリコン基板51を深さ250nmまでエッチングして四角状のシリコン柱 (半導体柱)55を形成し、引き続いて溝型素子分離領域52の酸化膜をエッチングする 。なお、例えば、酸化膜のエッチングはシリコンがエッチングされにくい条件で行う。

このように、シリコンのエッチングでシリコン柱55を形成した後に、溝型素子分離領域 52の酸化膜をエッチングしているので、 溝型素子分離領域 52下のシリコン基板 51の 削れを防止することができる。また、レジストパターン54をマスクとして、加速エネル ギ 5 0 k e V のリンイオンを注入量 2 x 1 0 ^{1 5} / c m ² 注入してソース領域 5 6 を形成 する。

さらに、第28図は、上記レジストパターン54を除去した後、CVD法により膜厚5n mの酸化膜57、膜厚10nmの窒化膜58を堆積した後、メモリセル領域を覆ったレジ ストパターン59をマスクとして、周辺回路領域の窒化膜58と酸化膜57をエッチング した状態である。

続いて、第29図に示すように、上記レジストパターン59を除去し、表面酸化膜53を ウエットエッチングで除去した後、周辺回路用トランジスタのゲート酸化を行い膜厚14 50

10

20

n m のゲート酸化膜 6 0 を成長する。この後、 C V D 法により膜厚 4 n m の酸化膜 6 1 を 堆積し、引き続いて濃度 1 × 1 0^{2 0} / c m ³ のリンがドープされた膜厚 8 0 n m のポリ シリコン膜 6 2 を堆積する。

次に、第30図は、周辺回路用トランジスタのゲート電極を定義するためのレジストパタ ーン63をマスクとして、前記ポリシリコン膜62をエッチングして、サイドスペーサ状 のコントロールゲート65、コントロールゲート接続用領域66、及び周辺ゲート64を 加工した状態を示している。

さらに、第31図に示すように、加速エネルギ30keVの砒素イオンを注入量2×10 ¹⁵ / cm² 注入して、周辺トランジスタのソース領域67、ドレイン領域68、及びメ モリセルのドレイン領域69を形成した後、CVD法により膜厚40mmの酸化膜70と 膜厚60mmの窒化膜71を堆積し、さらにCVD法により堆積し、CMP法で平坦化し た膜厚700mmの酸化膜72を形成し、コンタクト穴を開口するためのレジストパター ン73をマスクとし、窒化膜に対して選択比のあるエッチング条件で前記酸化膜72をエ ッチングして、周辺回路のコンタクト穴74、メモリセル領域のコンタクト穴75を開口 する。

続いて、第32図は、コンタクト穴74、及び75の底部の窒化膜71と酸化膜70をエッチングした後、前記レジストパターン73を除去し、スパッタ法とCVD法により埋め 込み、CMP法により平坦化したタングステンプラグ76を形成し、膜厚300nmのタ ングステン膜からなる第1金属配線77を形成した状態を示している。

最後に、第33図に示したように、CVD法により膜厚500nmの第1層間酸化膜78 を堆積した後、第1接続プラグ79を形成し、膜厚500nmのアルミニウム膜からなる 第2金属配線80を形成する。さらに、図示されていないが、第2層間絶縁膜の堆積、第 2接続プラグの形成、第3金属配線の形成、及びパッシベーション膜の堆積とボンディン グパッド部の開口を行って、本実施例のフラッシュメモリの製造工程が完了する。 本実施例の不揮発性メモリセルは最小寸法F0.25μmで設計されており、セル面積は 2F²=0.125μm²であった。

また、本実施例の不揮発性メモリセルへの書き込み動作は、ビット線へ5 Vを、コントロールゲートへ8 Vのパルス電圧をパルス幅1 µ s 印加して行い、しきい電圧は2 Vから4 Vへ上昇した。また、消去動作は、ソース領域の電位をオープンとした状態で、ビット線へ6 Vを、コントロールゲートへ-8 Vのパルス電圧をパルス幅5 0 m s 印加して行い、しきい電圧は4 Vから2 Vへ低下することができた。上述の書き込み・消去の電圧条件で10万回の書換え動作を行った結果、書き込み及び消去後のしきい電圧の変動は0.4 V以内であった。書換えによるメモリセルの特性変動は、書き込み時間は1.2 倍の増加、消去時間は3 倍の増加、読出し電流は0.8 倍の低下に抑制することができた。また、ビット線へ1 Vを、コントロールゲートへ3 Vを印加する読出し動作にて、読出し電流は2 5 µ A と十分に大きな電流値を得ることができ、本発明の有効性が確認された。(実施形態4)

本実施形態では、前記実施形態3でのメモリセルのゲート絶縁膜構成であった膜厚5 nmの酸化膜57、膜厚10 nmの窒化膜58、及び膜厚5 nmの酸化膜61の積層膜を、第34図の断面図に示したように、膜厚4 nmの酸化膜57、膜厚3 nmのノンドープポリシリコン膜81、膜厚5 nmの窒化膜58、及び膜厚5 nmの酸化膜61へ変更した。第1実施例での電子トラップ領域が、前記膜厚10 nmの窒化膜58中であったのに対して、本実施例では膜厚3 nmのノンドープポリシリコン膜81と膜厚5 nmの窒化膜58との界面トラップを主に電荷蓄積領域として用いる。

本実施形態でのメモリセルの平面図を第35図に示しており、四角柱状の溝型素子分離領 域(絶縁体柱)82で絶縁分離された四角柱状の半導体柱55の側面部にチャンネル領域 、膜厚4nmの酸化膜83(57)、膜厚3nmのノンドープポリシリコン膜81、膜厚 5nmの窒化膜84(58)、及び膜厚5nmの酸化膜85(61)が積層され、膜厚7 0nmのポリシリコン膜からなるサイドスペーサ状に配置されたコントロールゲート86 配置し、前記四角柱状の半導体柱55の上部表面領域にドレイン領域へのコンタクト穴8 10

20

7とビット線88を配置している。

第35図中に示した C-C'、D-D'方向断面を第36図に示している。C-C'方向 断面においては、抵抗率10 cmのp型半導体基板91(51)の表面領域に、0.2 5µm四角柱状の半導体柱101(55)の側面部に、膜厚4nmの酸化膜94(83) 、膜厚3nmのノンドープポリシリコン膜102(81)、膜厚5nmの窒化膜95(8 4)、及び膜厚5nmの酸化膜96(85)が積層され、膜厚70nmのポリシリコン膜 からなるサイドスペーサ状のコントロールゲート97(86)が順次外周を覆うように配 置され、該四角柱状の半導体柱101(55)の下部にソース領域92(56)が、上部 にドレイン領域93(69)が配置されている。D-D'方向断面では、四角柱状の半導 体柱101は絶縁膜98で分離されており、該ドレイン領域93へはコンタクトプラグ9 9を介して線幅と線間隔が0.25µmのビット線100へ接続されている。 本実施例の不揮発性メモリセルは最小式法50.25µmで設計されており、セル面積は

(17)

本 実 施 例 の 不 揮 発 性 メ モ リ セ ル は 最 小 寸 法 F 0 . 2 5 μ m で 設 計 さ れ て お り 、 セ ル 面 積 は 2 F ² = 0 . 1 2 5 μ m ² で あ っ た 。

本実施形態の不揮発性メモリセルへの書き込み動作は、前記ビット線へ5 Vを、コントロ ールゲートへ8 Vのパルス電圧をパルス幅1 µ s 印加してホットエレクロトンを注入し、 前記ノンドープポリシリコン膜102と窒化膜95との界面へ電子をトラップさせること により、しきい電圧は2 Vから4 Vへ上昇した。また、消去動作は、ソース領域の電位を オープンとした状態で、半導体基板91へ5 Vを、コントロールゲートへ-8 Vのパルス 電圧をパルス幅10ms印加して、トラップ電子を、前記ノンドープポリシリコン膜10 2 中へデトラップさせた後、酸化膜94中を流れるトンネル電流によって前記半導体基板 91へ引抜くことにより行った。

また、本実施形態の不揮発性メモリセルは、上述の書き込み・消去の電圧条件で10万回 の書換え動作を行った結果、書き込み及び消去後のしきい電圧の変動は0.2V以下と良 好であった。書換えによるメモリセルの特性変動は、書き込み時間は1.2倍の増加、消 去時間は3倍の増加、読出し電流は0.9倍の低下に抑制することができた。また、ビッ ト線へ1Vを、コントロールゲートへ3Vを印加する読出し動作にて、読出し電流は25 µ A と十分に大きな電流値を得ることができ、本発明の有効性が確認された。 (実施形態5)

本実施形態では、上記実施形態3でのメモリセルのゲート絶縁膜構成であった膜厚4 n m の酸化膜57、膜厚3 n mのノンドープポリシリコン膜81、膜厚5 n mの窒化膜58、 及び膜厚5 n mの酸化膜61の内、第37図に示すように、膜厚3 n mのノンドープポリ シリコン膜102を粒径4 n mのノンドープポリシリコン球103へ変更した。ノンドー プポリシリコン球103の平均粒径は4 n m、平均間隔は5 n m であり、実効面密度は1 .2×10¹² cm⁻²であった。

本実施形態の不揮発性メモリセルへの書き込み動作は、実施例3の場合と同様に、ドレイン領域69へ5 Vを、コントロールゲート65へ8 Vのパルス電圧をパルス幅1 µ s 印加してホットエレクロトンを注入し、前記ノンドープポリシリコン球103と窒化膜58との界面へ電子をトラップさせることにより、しきい電圧は2 V から5 V へ上昇した。また、消去動作は、ソース領域56の電位をオープンとした状態で、半導体シリコン基板(半導体基板)51へ5 Vを、コントロールゲート65へ8 Vのパルス電圧をパルス幅50ms印加して、トラップ電子を、前記ノンドープポリシリコン球103中へデトラップさせた後、酸化膜57中を流れるトンネル電流によって前記半導体基板51へ引抜くことにより行った。

(実施形態6)

第 3 8 図 に 示 す よ う に 、 本 実 施 形 態 で は 、 実 施 形 態 5 で の メ モ リ セ ル の ゲ ー ト 絶 縁 膜 構 成 で あ っ た 窒 化 膜 5 8 を 設 け な い 構 成 と し た も の で あ る 。

(実施形態7)

本実形態では、前記実施形態3でのメモリセルのゲート絶縁膜構成であった膜厚5nmの酸化膜57、膜厚10nmの窒化膜58、及び膜厚5nmの酸化膜61の積層膜内、窒化膜58を金属酸化物膜へ置き換えた。金属酸化物膜としては、5酸化タンタル(Ta20

10

20

5)、アルミナ(Al 2 O 3)、酸化チタン(T i 2)、酸化ジルコニウム(Z r O 2) 、酸化ハフニウム(HfO。)等が、夫々の誘電率にしたがって膜厚を適正化するならば 適用可能である。 以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本 発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種 々変更可能であることは勿論である。 本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれ ば、下記のとおりである。 本発明によれば、非導電性の電荷トラップ膜を電荷蓄積領域として用いる不揮発性メモリ の読み出し電流を大幅に向上させることができ、また、読み出しディスターブによるデー 夕反転の読み出し不良を撲滅できる半導体集積回路装置を提供することができる。 本発明によれば、非導電性の電荷トラップ膜を電荷蓄積領域として用いる不揮発性メモリ のセル面積の縮小化が容易なデバイス構造を提供することができる。 本発明によれば、電気的にデータの書き込み及び消去が可能な不揮発性記憶素子を有する 半導体集積回路装置の電気的信頼性の向上を図ることができる。 産業上の利用可能性 以上のように、本発明に係わる半導体集積回路装置は、電子機器に組み込まれる半導体製 品として有用であり、特に、メモリカード、携帯電話等の携帯型電子機器に組み込まれる 半導体メモリとして有用である。 【図面の簡単な説明】 第1図は、本発明の実施形態1であるフラッシュメモリのメモリセルアレイ部の概略構成 を示す模式的平面図である。 第2図は、第1図のメモリセルアレイ部の等価回路図である。 第3図は、第1図のA-A線に沿う模式的断面図である。 第 4 図 は、 第 1 図 の 一 部 を 拡 大 し た 模 式 的 断 面 図 で あ る 。 第 5 図は、第 1 図の B - B 線に沿う模式的断面図である。 第6図は、第1図のC-C線に沿う模式的断面図である。 第 7 図 は、 本 発 明 の 実 施 形 態 1 で あ る フ ラ ッ シ ュ メ モ リ の 製 造 工 程 中 に お け る 模 式 的 平 面 図である。 第8図は、第7図のB-B線に沿う模式的断面図ある。 第 9 図 は、 第 7 図 に 続 く フ ラ ッ シ ュ メ モ リ の 製 造 工 程 中 に お け る 模 式 的 平 面 図 で あ る 。 第10図は、(a)は第9図のA-A線に沿う模式的断面図であり、(b)は第9図のC - C線に沿う模式的断面図である。 第11図は、第9図に続くフラッシュメモリの製造工程中における模式的平面図である。 第 1 2 図 は、 (a) は 第 1 1 図 の A - A 線 に 沿 う 模 式 的 断 面 図 で あ り 、 (b) は 第 1 1 図 のC - C 線 に 沿 う 模 式 的 断 面 図 で あ る。 第13図は、第11図に続くフラッシュメモリの製造工程中における模式的平面図である 第 1 4 図 は、 (a) は 第 1 3 図 の A - A 線 に 沿 う 模 式 的 断 面 図 で あ り 、 (b) は 第 1 3 図 の C - C 線 に 沿 う 模式 的 断 面 図 で あ る。 第 1 5 図 は、 第 1 3 図に 続 く フ ラ ッ シ ュ メ モ リ の 製 造 工 程 中 に お け る 模 式 的 断 面 図 で あ る 第16図は、第15図に続くフラッシュメモリの製造工程中における模式的断面図である 第 1 7 図 は、 第 1 6 図に 続 く フ ラ ッ シ ュ メ モ リ の 製 造 工 程 中 に お け る 模 式 的 平 面 図 で あ る 第 1 8 図 は、 (a) は 第 1 7 図 の A - A 線 に 沿 う 模 式 的 断 面 図 で あ り 、 (b) は 第 1 7 図 のC - C 線に沿う模式的断面図である。 第19図は、第17図に続くフラッシュメモリの製造工程中における模式的断面図である

o

50

10

20

30

JP W02003/028112 A1 2003.4.3

第 2 0 図 は、 第 1 9 図 に 続 く フ ラ ッ シ ュ メ モ リ の 製 造 工 程 中 に お け る 模 式 的 断 面 図 で あ る 第 2 1 図 は、 第 2 0 図 に 続 く フ ラ ッ シ ュ メ モ リ の 製 造 工 程 中 に お け る 模 式 的 断 面 図 で あ る 第 2 2 図 は、 第 2 1 図 に 続 く フ ラ ッ シ ュ メ モ リ の 製 造 工 程 中 に お け る 模 式 的 断 面 図 で あ る 第23図は、本発明の実施形態2であるフラッシュメモリにおいて、メモリセルアレイ部 の周辺領域の概略構成を示す模式的平面図である。 第24図は、第23図の一部を除去した状態を示す模式的平面図である。 第 2 5 図 は、 本 発 明 の 実 施 形 態 3 で あ る フ ラ ッ シ ュ メ モ リ の 製 造 工 程 中 に お け る 模 式 的 断 10 面図である。 第26図は、第25図に続くフラッシュメモリの製造工程中における模式的断面図である 第 2 7 図 は、 第 2 6 図 に 続 く フ ラ ッ シ ュ メ モ リ の 製 造 工 程 中 に お け る 模 式 的 断 面 図 で あ る 第 2 8 図 は、 第 2 7 図 に 続 く フ ラ ッ シ ュ メ モ リ の 製 造 工 程 中 に お け る 模 式 的 断 面 図 で あ る 第 2 9 図 は、 第 2 8 図 に 続 く フ ラ ッ シ ュ メ モ リ の 製 造 工 程 中 に お け る 模 式 的 断 面 図 で あ る 第 3 0 図 は、 第 2 9 図 に 続 く フ ラ ッ シ ュ メ モ リ の 製 造 工 程 中 に お け る 模 式 的 断 面 図 で あ る 20 第 3 1 図 は 、 第 3 0 図 に 続 く フ ラ ッ シ ュ メ モ リ の 製 造 工 程 中 に お け る 模 式 的 断 面 図 で あ る 第 3 2 図 は、 第 3 1 図 に 続 く フ ラ ッ シ ュ メ モ リ の 製 造 工 程 中 に お け る 模 式 的 断 面 図 で あ る 第 3 3 図 は 、 第 3 2 図 に 続 く フ ラ ッ シ ュ メ モ リ の 製 造 工 程 中 に お け る 模 式 的 断 面 図 で あ る 第 3 4 図 は、 第 3 3 図 に 続 く フ ラ ッ シ ュ メ モ リ の 製 造 工 程 中 に お け る 模 式 的 断 面 図 で あ る 第35図は、本発明の実施形態4であるフラッシュメモリのメモリセルアレイ部の概略構 30 成を示す模式的平面図である。 第 3 6 図 は、 (a) は 第 3 5 図 の C - C [,] 線 方 向 に 沿 う 模 式 的 断 面 図 で あ り 、 (b) は 第 35図のD - D 線方向に沿う模式的断面図である。 第 3 7 図 は、 本 発 明 の 実 施 形 態 5 で あ る フ ラ ッ シ ュ メ モ リ の 概 略 構 成 を 示 す 模 式 的 平 面 図 である。 第 3 8 図 は、 本 発 明 の 実 施 形 態 6 で あ る フ ラ ッ シ ュ メ モ リ の 概 略 構 成 を 示 す 模 式 的 平 面 図 である。 第 3 9 図 は、 従 来 技 術 に お い て 、 第 1 の セ ル の 概 略 構 成 を 示 す 模 式 的 断 面 図 で あ る 。 第 4 0 図 は、 従 来 技 術 に お い て 、 第 2 の セ ル の 概 略 構 成 を 示 す 模 式 的 断 面 図 で あ る 。 第 4 1 図 は、 従 来 技 術 に お い て 、 第 3 の セ ル の 概 略 構 成 を 示 す 模 式 的 平 面 図 で あ る 。 40 第 4 2 図 は、 第 4 1 図 に 示 す 第 3 の セ ル の ゲ ー ト 長 方 向 に 沿 う 模 式 的 断 面 図 で あ る 。 第 4 3 図 は 、 第 4 1 図 に 示 す 第 3 の セ ル の ゲ ー ト 幅 方 向 に 沿 う 模 式 的 断 面 図 で あ る 。 第44図は、第23図及び第24図に示すフラッシュメモリのメモリセルアレイ部の周辺 領域における製造工程中の模式的平面図である。 第45図は、第44図に続く製造工程中の模式的平面図である。 第46図は、第45図に続く製造工程中の模式的平面図である。 第47図は、第46図に続く製造工程中の模式的平面図である。 第48図は、第47図に続く製造工程中の模式的平面図である。 第49図は、第48図に続く製造工程中の模式的平面図である。 第50図は、第49図に続く製造工程中の模式的平面図である。 50

(19)



【図3】

FIG.3



【図4】







【図 6】 FIG.6





















【図 1 1 】 FIG.11

RM RM RM



















【図17】







FIG.18







FIG.19









【図 2 2】 FIG.22









(25)



メモリセル



-メモリセル

5 5

52

80

52

56

55

55

22

20,

63 -64

-57

99 58

പ

6565

65

ŝ





【図31】



72

52

ភ្



周辺回路

メモリセル

FIG.32







【図35】



【図36】



52

0

5

5

116

11/









【図40】



【図41】 15 115 FIG.41 電流経路 ドレムン 4 ¶=F ソース



(28)



【図42】





















【手続補正書】 【提出日】平成14年10月15日(2002.10.15) 【手続補正1】 【補正対象書類名】明細書 【補正対象項目名】特許請求の範囲 【補正方法】変更 【補正の内容】 【特許請求の範囲】 【請求項1】 半導体柱と絶縁体柱が一方向に交互に敷き詰めた状態で複数配置された柱列と、 前 記 複 数 の 半 導 体 柱 に 夫 々 設 け ら れ た 複 数 の 不 揮 発 性 記 憶 素 子 で あ っ て 、 前 記 半 導 体 柱 の 前 記 一 方 向 に 沿 う 側 面 に ゲ ー ト 絶 縁 膜 を 介 在 し て 制 御 ゲ ー ト 電 極 が 設 け ら れ 、 前 記 半 導 体 柱の上面部にドレイン領域が設けられ、かつ前記半導体柱の底面部にソース領域が設けら れた複数の不揮発性記憶素子と、 前記複数の不揮発性記憶素子の夫々の制御ゲート電極を含み、かつ前記柱列の前記一方向 に沿う側面に前記一方向に沿って設けられた配線とを有することを特徴とする半導体集積 回路装置。 【請求項2】 請求の範囲第1項に記載の半導体集積回路装置において、 前記ゲート絶縁膜は、電荷を離散的に蓄積する膜であることを特徴とする半導体集積回路 装置。 【請求項3】 請求の範囲第1項に記載の半導体集積回路装置において、 前 記 ゲート 絶 縁 膜 は 、 前 記 半 導 体 柱 の 側 面 か ら 順 次 積 層 さ れ た シ リ コ ン 酸 化 膜 、 シ リ コ ン 窒化膜及びシリコン酸化膜を含む積層膜であることを特徴とする半導体集積回路装置。

【請求項4】 請求の範囲第1項に記載の半導体集積回路装置において、 前 記 ゲート 絶 縁 膜 は 、 前 記 半 導 体 柱 の 側 面 か ら 順 次 積 層 さ れ た シ リ コ ン 酸 化 膜 、 不 純 物 が 導入されていない多結晶シリコン膜、シリコン窒化膜及びシリコン酸化膜を含む積層膜で あることを特徴とする半導体集積回路装置。 【請求項5】 請求の範囲第1項に記載の半導体集積回路装置において、 前 記 ゲ ー ト 絶 縁 膜 は 、 不 純 物 が 導 入 さ れ て い な い 多 数 の 多 結 晶 シ リ コ ン 粒 を 含 む 膜 で あ る ことを特徴とする半導体集積回路装置。 【請求項6】 請求の範囲第1項に記載の半導体集積回路装置において、 前記ゲート絶縁膜は、前記半導体柱の側面から順次積層されたシリコン酸化膜、金属酸化 膜及びシリコン酸化膜を含む積層膜であることを特徴とする半導体集積回路装置。 【請求項7】 請求の範囲第1項に記載の半導体集積回路装置において、 前 記 複 数 の 半 導 体 柱 の 夫 々 の 上 面 部 に 設 け ら れ た 複 数 の ド レ イ ン 領 域 は 、 前 記 絶 縁 体 柱 に よって互いに分離されていることを特徴とする半導体集積回路装置。 【請求項8】 請求の範囲第1項に記載の半導体集積回路装置において、 前記絶縁体柱は、前記ソース領域に到達していることを特徴とする半導体集積回路装置。 【請求項9】 請求の範囲第1項に記載の半導体集積回路装置において、 前記複数の半導体柱は、前記絶縁体柱によって互いに絶縁分離されていることを特徴とす る半導体集積回路装置。 【請求項10】 請求の範囲第1項に記載の半導体集積回路装置において、 前記制御ゲート電極は、不純物が導入された多結晶シリコン膜からなること特徴とする半 導体集積回路装置。 【請求項11】 請求の範囲第1項に記載の半導体集積回路装置において、 前 記 複 数 の 半 導 体 柱 の 夫 々 の 底 面 部 に 設 け ら れ た 複 数 の ソ ー ス 領 域 は 、 前 記 半 導 体 柱 の 配 列 方 向 に 沿 っ て 延 在 す る 半 導 体 領 域 の 一 部 で 構 成 さ れ て い る こ と を 特 徴 と す る 半 導 体 集 積 回路装置。 【請求項12】 請求の範囲第1項に記載の半導体集積回路装置において、 前記柱列は、前記一方向と直交する他の方向に所定の間隔をおいて複数配置されているこ とを特徴とする半導体集積回路装置。 【請求項13】 請求の範囲第1項に記載の半導体集積回路装置において、 前 記 複 数 の 半 導 体 柱 の 夫 々 に は 、 前 記 不 揮 発 性 記 憶 素 子 が 2 つ 設 け ら れ 、 前 記 2 つ の 不 揮 発 性 記 憶 素 子 の う ち 、 一 方 の 不 揮 発 性 記 憶 素 子 は 、 そ の チ ャ ネ ル 形 成 領 域 が前記半導体柱の互いに向かい合う2つの側面のうちの一方の側面に設けられ、他方の不 揮 発 性 記 憶 素 子 は 、 そ の チ ャ ネ ル 形 成 領 域 が 前 記 2 つ の 側 面 の う ち の 他 方 の 側 面 に 設 け ら れていることを特徴とする半導体集積回路装置。 【請求項14】 半 導 体 領 域 内 に ソ ー ス 領 域 、 ド レ イ ン 領 域 、 前 記 ソ ー ス 領 域 と 前 記 ド レ イ ン 領 域 に 挟 ま れ た チ ャ ネ ル 形 成 領 域 、 及 び 制 御 ゲ ー ト 電 極 を 持 つ 電 気 的 に 書 き 込 み 可 能 な 不 揮 発 性 記 憶 素 子において、四角柱状の半導体柱の向かい合う側面に独立した2つの前記チャネル形成領 域が配置され、前記2つのチャネル形成領域に接続された前記ドレイン領域は前記四角柱

状の半導体柱の上部に形成され、前記チャネル形成領域と隣り合う側面部には素子分離領

(32)

域が配置され、前記チャネル形成領域と前記制御ゲート電極との間に第1絶縁膜、前記第 1 絶縁膜上に非導電性の電荷トラップ膜、前記非導電性の電荷トラップ膜上に第2 絶縁膜 を有することを特徴とする半導体集積回路装置。 【請求項15】 請求の範囲第14項に記載の半導体集積回路装置において、 前 記 ソース 領 域 を 接 地 電 位 と し 、 前 記 ド レイン 領 域 お よ び 前 記 制 御 ゲ ー ト 電 極 ヘ 適 当 な 正 電位を与えて、前記チャネル形成領域をオンさせ、前記ドレイン領域の近傍で発生するホ ットエレクトロンを注入して、前記非導電性の電荷トラップ膜へトラップさせることによ り書き込みを行い、 前記制御ゲート電極へ適当な負電位を与え、前記ドレイン領域へ適当な正電位を与えて、 前 記 非 導 電 性 の 電 荷 ト ラ ッ プ 膜 ヘ ト ラ ッ プ さ れ た 電 子 を 、 前 記 第 1 絶 縁 膜 中 を 流 れ る ト ン ネル電流によって前記半導体領域へ引抜くことにより消去を行うことを特徴とする半導体 集積回路装置。 【請求項16】 請 求 の 範 囲 第 1 4 項 に 記 載 の 半 導 体 集 積 回 路 装 置 に お い て 、 前 記 第 1 絶 縁 膜 は シ リ コ ン 酸 化 膜 、 前 記 非 導 電 性 の 電 荷 ト ラ ッ プ 膜 は シ リ コ ン 窒 化 膜 、 前 記第2絶縁膜はシリコン酸化膜であることを特徴とする半導体集積回路装置。 【請求項17】 請求の範囲第14項に記載の半導体集積回路装置において、 前 記 第 1 絶 縁 膜 は シ リ コ ン 酸 化 膜 、 前 記 非 導 電 性 の 電 荷 ト ラ ッ プ 膜 は 金 属 酸 化 膜 、 前 記 第 2 絶 縁 膜 は シ リ コ ン 酸 化 膜 で あ る こ と を 特 徴 と す る 半 導 体 集 積 回 路 装 置 。 【請求項18】 半導体領域内にソース領域、ドレイン領域、前記ソース領域と前記ドレイン領域に挟まれ たチャネル形成領域、及び制御ゲート電極を持つ電気的に書き込み可能な不揮発性記憶素 子において、四角柱状の半導体柱の向かい合う側面に独立した2つの前記チャネル形成領 域 が 配 置 さ れ 、 前 記 2 つ の チ ャ ネ ル 形 成 領 域 に 接 続 さ れ た 前 記 ド レ イ ン 領 域 は 前 記 四 角 柱 状の半導体柱の上部に形成され、前記チャネル形成領域と隣り合う側面部には素子分離領 域が 配 置 さ れ 、 前 記 チ ャ ン ネ ル 領 域 と 前 記 制 御 ゲ ー ト 電 極 と の 間 に 第 1 絶 縁 膜 、 前 記 第 1 絶縁膜上に半導体膜、前記半導体膜上に非導電性の電荷トラップ膜、前記非導電性の電荷 トラップ膜上に第2絶縁膜を有し、前記半導体膜と非導電性の電荷トラップ膜との界面電 荷トラップ準位に主として電子トラップを行うことを特徴とする半導体集積回路装置。 【請求項19】 請求の範囲第18項に記載の半導体集積回路装置において、 前 記 ソ ー ス 領 域 を 接 地 電 位 と し 、 前 記 ド レ イ ン 領 域 お よ び 前 記 制 御 ゲ ー ト 電 極 ヘ 適 当 な 正 電位を与えて、前記チャネル形成領域をオンさせ、前記ドレイン領域の近傍で発生するホ ットエレクトロンを注入して、前記半導体膜と前記非導電性の電荷トラップ膜との電荷ト ラップ準位に主として電子トラップを行うことにより書き込みを行い、 前記制御ゲート電極へ適当な負電位を与え、前記ドレイン領域へ適当な正電位を与えて、 トラップされた電子を、前記半導体膜及び第1絶縁膜中を流れるトンネル電流によって前 記半導体領域へ引抜くことにより消去を行うことを特徴とする半導体集積回路装置。 【請求項20】 請求の範囲第18項に記載の半導体集積回路装置において、 前 記 第 1 絶 縁 膜 は シ リ コ ン 酸 化 膜 、 前 記 半 導 体 膜 が ポ リ シ リ コ ン 膜 、 前 記 非 導 電 性 の 電 荷 トラップ膜はシリコン窒化膜、前記第2絶縁膜はシリコン酸化膜であることを特徴とする 半導体集積回路装置。 【請求項21】 請求の範囲第18項に記載の半導体集積回路装置において、 前 記 第 1 絶 縁 膜 は シ リ コ ン 酸 化 膜 、 前 記 半 導 体 膜 が ポ リ シ リ コ ン 膜 、 前 記 非 導 電 性 の 電 荷 トラップ 膜 は 金 属 酸 化 膜 、 前 記 第 2 絶 縁 膜 は シリ コン 酸 化 膜 で あ る こ と を 特 徴 と す る 半 導 体集積回路装置。

(33)

【請求項22】

半導体基板上にストライプ状に溝型素子分離領域と半導体活性領域を交互に形成し、前記 ストライプ状の溝型素子分離領域と半導体活性領域とは直行する方向にストライプ状に形 成したレジスト膜パターンをマスクとして、前記半導体活性領域のエッチングに引き続い て前記溝型素子分離領域をエッチングして四角柱状の半導体柱、及び四角柱状の素子分離 領域を形成する工程と、

前記四角柱状の半導体柱の側面部にチャネル形成領域を形成し、前記チャネル形成領域の 上部に第1酸化膜、窒化膜、及び第2酸化膜の積層膜を堆積した後、導電膜のサイドスペーサからなるワード線を形成する工程と、

前記四角柱状の半導体柱の上部にドレイン領域を形成する工程とを、少なくとも含むこと を特徴とする半導体集積回路装置の製造方法。

【 請 求 項 2 3 】

半導体基板上にストライプ状に溝型素子分離領域と半導体活性領域を交互に形成し、前記 ストライプ状の溝型素子分離領域と半導体活性領域とは直行する方向にストライプ状に形 成したレジスト膜パターンをマスクとして、前記半導体活性領域のエッチングに引き続い て前記溝型素子分離領域をエッチングして四角柱状の半導体柱、及び四角柱状の素子分離 領域を形成する工程と、

前記四角柱状の半導体柱の側面部にチャネル形成領域を形成し、前記チャネル形成領域の 上部に第1酸化膜、ポリシリコン膜、窒化膜、及び第2酸化膜の積層膜を堆積した後、導 電膜のサイドスペーサからなるワード線を形成する工程と、

前記四角柱状の半導体柱の上部にドレイン領域を形成する工程とを、少なくとも含むこと を特徴とする半導体集積回路装置の製造方法。

【請求項24】

ストライプ状の突起状島領域を覆うようにして導電膜を形成する工程と、

前記突起状島領域、その側壁及びコンタクト領域を覆うマスクを用いて前記導電膜に異方 性エッチングを施すことによって、前記突起状島領域の側面に配線を形成すると共に、前 記配線と一体化された前記コンタクト領域を形成する工程とを有することを特徴とする半 導体集積回路装置の製造方法。

【請求項25】

削除

【請求項26】

請求の範囲第24項に記載の半導体集積回路装置の製造方法において、

前 記 配 線 形 成 工 程 は 、 前 記 突 起 状 島 領 域 の 側 面 に 整 合 し て 不 揮 発 性 記 憶 素 子 の 制 御 ゲ ー ト 電 極 を 形 成 す る 工 程 で あ る こ と を 特 徴 と す る 半 導 体 集 積 回 路 装 置 の 製 造 方 法 。

【請求項27】

半導体基板の主面の第1の領域に形成された不揮発性記憶素子と、前記半導体基板の主面の第1の領域と異なる第2の領域に形成された周辺回路用トランジスタとを有する半導体 集積回路装置の製造方法であって、

前 記 半 導 体 基 板 の 主 面 の 第 1 の 領 域 に ス ト ラ イ プ 状 の 突 起 状 島 領 域 を 形 成 す る 工 程 と 、

前 記 突 起 状 島 領 域 を 覆 う よ う に し て 前 記 半 導 体 基 板 の 主 面 の 第 1 の 領 域 及 び 第 2 の 領 域 に 導 電 膜 を 形 成 す る 工 程 と 、

前記突起状島領域、その側面及びコンタクト領域を覆い、かつ前記半導体基板の第2の領域を覆うマスクを用いて、前記導電膜に異方性エッチングを施すことによって、前記突起 状島領域の側面に前記不揮発性記憶素子の制御ゲート電極を含む配線、前記配線と一体化 された前記コンタクト領域、並びに前記半導体基板の主面の第2の領域に前記周辺回路用 トランジスタのゲート電極を形成する工程とを有することを特徴とする半導体集積回路装 置の製造方法。

【請求項28】

ストライプ状の突起状島領域を覆うようにして導電膜を形成する工程と、 前記導電膜に異方性エッチングを施して前記突起状島領域の側面に配線を形成する工程と

(34)

前記配線の一部を除去する工程とを有し、 前記突起状島領域は、前記突起状島領域の延在方向に沿う第1の方向と直行する第2の方 向に沿って複数配置され、 前記配線の一部を除去する工程は、開口部が前記隣り合う突起状島領域に跨るマスクを用 いて前記開口部の中の前記配線をエッチングによって除去する工程であることを特徴とす る半導体集積回路装置の製造方法。 【請求項29】 請求の範囲第28項に記載の半導体集積回路装置の製造方法において、 前 記 配 線 形 成 工 程 は 、 前 記 突 起 状 島 領 域 の 側 面 に 整 合 し て 不 揮 発 性 記 憶 素 子 の 制 御 ゲ ー ト 電極を形成する工程であることを特徴とする半導体集積回路装置の製造方法。 【請求項30】 互いに反対側に位置する第1の側面及び第2の側面を持つ突起状島領域と、 前 記 突 起 状 島 領 域 の 第 1 の 側 面 に 絶 縁 膜 を 介 在 し て 制 御 ゲ ー ト 電 極 が 設 け ら れ た 第 1 の 不 揮発性記憶素子と、 前 記 突 起 状 島 領 域 の 第 2 の 側 面 に 絶 縁 膜 を 介 在 し て 制 御 ゲ ー ト 電 極 が 設 け ら れ た 第 2 の 不 揮発性記憶素子とを有する半導体集積回路装置の製造方法であって、 前記突起状島領域を覆うようにして形成された導電膜に異方性エッチングを施して、前記 突 起 状 島 領 域 の 周 囲 に 前 記 第 1 及 び 第 2 の 不 揮 発 性 記 憶 素 子 の 制 御 ゲ ー ト 電 極 を 含 む 配 線 を形成する工程と、 前記 配 線 の 一 部 を 除 去 し て 、 前 記 第 1 の 不 揮 発 性 記 憶 素 子 の 制 御 ゲ ー ト 電 極 と 前 記 第 2 の 不揮発性記憶素子の制御ゲート電極とを電気的に分離する工程とを有することを特徴とす る半導体集積回路装置の製造方法。 【請求項31】 請 求 の 範 囲 第 2 2 項 に 記 載 の 半 導 体 集 積 回 路 装 置 の 製 造 方 法 に お い て 、 四 角 柱 状 の 半 導 体 柱 の 上 層 に 前 記 四 角 柱 状 の 半 導 体 柱 を 覆 う よ う に し て 第 1 の 絶 縁 膜 を 形 成する工程と、 前 記 第 1 の 絶 縁 膜 に エ ッ チ ン グ を 施 し て 前 記 四 角 柱 状 の 半 導 体 柱 上 に 開 口 を 形 成 す る 工 程 と、 前記開口の内部を含む前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、 前 記 第 2 の 絶 縁 膜 に 異 方 性 エ ッ チ ン グ を 施 し て 前 記 開 口 の 内 壁 に サ イ ド ウ ォ ー ル ス ペ ー サ を形成するとともに、前記サイドウォールスペーサで規定された接続孔を形成する工程と 前記 接 続 孔 を 通 し て 前 記 四 角 柱 状 の 半 導 体 柱 と 電 気 的 に 接 続 さ れ る 他 の 導 電 膜 を 前 記 第 2 の絶縁膜上に形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。 【請求項32】 請求の範囲第31項に記載の半導体集積回路装置の製造方法において、 前記他の導電膜は、前記第2の絶縁膜上を延在する配線であることを特徴とする半導体集 積回路装置の製造方法。 【請求項33】 請求の範囲第2項に記載の半導体集積回路装置において、 前記電荷を離散的に蓄積する膜は、前記柱列の前記一方向の側面に沿って連続的に形成さ れていることを特徴とする半導体集積回路装置。 【請求項34】 ストライプ状の突起状島領域を覆うようにして導電膜を形成する工程と、 前記 導 電 膜 に 異 方 性 エ ッ チ ン グ を 施 し て 前 記 突 起 状 島 領 域 の 側 面 に 配 線 を 形 成 す る 工 程 と 前記配線の一部を除去する工程とを有し、 前記配線の一部を除去する工程は、前記突起状島領域の端部において行うことを特徴とす る半導体集積回路装置の製造方法。

(35)

【請求項35】 ストライプ状の突起状島領域を覆うようにして導電膜を形成する工程と、

前記導電膜に異方性エッチングを施して前記突起状島領域の側面に配線を形成する工程と

(36)

前記隣り合う突起状島領域間の配線の一部を除去する工程とを有し、 前記隣り合う突起状島領域の向かい合う 2 つの配線のうちの一方の配線に接続される第 1

の配線と、他方の配線に接続される第2の配線とを異なる配線層で形成することを特徴とする半導体集積回路装置の製造方法。

【請求項36】

請 求 の 範 囲 第 3 0 項 に 記 載 の 半 導 体 集 積 回 路 装 置 の 製 造 方 法 に お い て 、

前記突起状島領域は、前記突起状島領域の延在方向に沿う第1の方向と直行する第2の方向に沿って複数配置され、

前記配線の一部を除去する工程は、開口部が前記隣り合う突起状島領域に跨るマスクを用 いて前記開口部の中の前記配線をエッチングによって除去する工程であることを特徴とす る半導体集積回路装置の製造方法。

【請求項37】

請求の範囲第30項に記載の半導体集積回路装置の製造方法において、

前 記 配 線 の 一 部 を 除 去 す る 工 程 は 、 前 記 突 起 状 島 領 域 の 端 部 に お い て 行 う こ と を 特 徴 と す る 半 導 体 集 積 回 路 装 置 の 製 造 方 法 。

【請求項38】

請 求 の 範 囲 第 3 0 項 に 記 載 の 半 導 体 集 積 回 路 装 置 の 製 造 方 法 に お い て 、

前記隣り合う突起状島領域の向かい合う2つの配線のうちの一方の配線に接続される第1 の配線と、他方の配線に接続される第2の配線とを異なる配線層で形成することを特徴と する半導体集積回路装置の製造方法。

【請求項39】

ス ト ラ イ プ 状 の 突 起 状 島 領 域 の 側 面 に 導 電 膜 か ら な る 配 線 が 形 成 さ れ 、

- 前記隣り合う突起状島領域間の配線は電気的に分離して構成され、
- 前記隣り合う突起状島領域の向かい合う2つの配線のうちの一方の配線に接続される第1 の配線と、他方の配線に接続される第2の配線とを異なる配線層で形成することを特徴と する半導体集積回路装置。

【請求項40】

ストライプ状の突起状島領域の側面に導電膜からなる配線が形成され、

前記隣り合う突起状島領域間の配線は、前記突起状島領域の端部において電気的に分離し て構成されることを特徴とする半導体集積回路装置の製造方法。

【請求項41】

半 導 体 基 板 に 溝 を 形 成 し て X 方 向 に 延 在 す る 突 起 状 島 領 域 を 形 成 し 、 そ の 後 、 前 記 溝 を 絶 縁 膜 で 埋 め 込 む 工 程 と 、

前記 X 方向と直行する Y 方向に延在するマスクを用いて前記突起状島領域及び前記絶縁膜 をエッチングして、 半導体柱及び絶縁体柱からなる柱列を形成する工程と、

前記半導体柱の底面部に不純物を導入してソース領域を形成する工程と、

前記柱列の Y 方向における側面を覆うようして絶縁膜及び導電膜を形成し、その後、前記 導電膜に異方性エッチングを施して、前記柱列の Y 方向における側面に、制御ゲート電極 を含む配線を形成する工程と、

前記半導体柱の上面部に不純物を導入してドレイン領域を形成する工程とを有することを 特徴とする半導体集積回路装置の製造方法。

【国際調査報告】

	INTERNATIONAL SEARCH REPO	RT	International appli	cation No.	
			PCT/JI	2/04080	
A. CLASS Int.	A. CLASSIFICATION OF SUBJECT MATTER Int.cl ⁷ H01L29/792, 27/115, 21/8247				
According t	o International Patent Classification (IPC) or to both n	ational classification a	nd IPC		
B. FIELD	S SEARCHED				
Minimum d Int.	ocumentation searched (classification system followed Cl ⁷ H01L29/792, 27/115, 21/824	by classification symb 47	ols)		
Documental Jitsu Koka:	ion searched other than minimum documentation to th 1yo Shinan Koho 1926–1996 I Jitsuyo Shinan Koho 1971–2002	e extent that such docu Jitsuyo Shina Toroku Jitsuy	ments are included an Toroku Koh 70 Shinan Koh	in the fields searched 0 1996-2002 0 1994-2002	
Electronic d JOIS	ata base consulted during the international search (nam , The IEEE/IEE Electronic Libr	ne of data base and, wh cary Online	ere practicable, sea	rch terms used)	
C. DOCU	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where ap	propriate, of the relev	ant passages	Relevant to claim No.	
X Y A Y	JP 6-13628 A (Semiconductor Energy Laboratory Co., Ltd.), 21 January, 1994 (21.01.94), Full text Full text Full text (Family: none) US 5882994 A (Kabushiki Kaisha Toshiba), 16 March 1980 (16 03 99)		1-3,7-14,16 4-6,15,17, 22,23,27-30 18-21,31,32 4		
	Columns 3, 4 & EF 767489 A & JP 9-97850 A Par. Nos. [0022], [0032]				
× Farthe	er documents are listed in the continuation of Box C.	See patent fan	nily annex.		
 Special categories of cited documents: A" document defining the general state of the art which is not considered to be of particular relevance Be active document by tableside on or after the international filing date "" document dynamics and the same transmission of the cast to establish the publication but cited to more than the priority of the international filing "" document dynamics are the same transmission of the cast to establish the publication thate of another citation or other "" document effering to an oral disclosure, use, exhibition or other "" document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search 29 July, 2002 (29.07.02) Ister document published after the international search 20 August, 2002 (13.08.02) 			mational filing date or a papication but sited to rying the investment hanned investion cannot be do investve an investme lainted investion a numerative document is document		
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer	_		
Facsimile No.		Telephone No.			

Form PCT/JSA/210 (second sheet) (July 1998)

	INTERNATIONAL SEARCH REPORT International applic				
PCT/JP			202/04080		
C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT					
Category*	Relevant to claim No.				
Y	Y JP 2001-24075 A (Sony Corp.), 5 26 January, 2001 (26.01.01), 5 Par. Nos. [0068] to [0074]; Fig. 17 6 (Family: none) 5				
У	Y JP 2-117175 A (Matsushita Electronics Corp.), 6,1 01 May, 1990 (01.05.90), Page 3, upper right column, line 15 to lower left column, line 3 (Family: none)				
Y	JP 10-229177 A {Samsung Electronics Co., 25 August, 1998 (25.08.98), Par. Nos. [0007] to [0008] (Family: none)	Ltd.),	15		
¥	JP 63-285966 A (Fujitsu Ltd.), 22 November, 1988 (22.11.88), Page 5, upper left column to lower left o Fig. 1 (Family: none)	column;	22,23		
Ϋ́Υ	US 5888868 A (Semiconductor Energy Labor Ltd.), 30 March, 1999 (30.03.99), Column 15; Figs. 14A to 14H & JP 9-205187 A Example 2; Fig. 3	atory Co.,	27		
Х	US 5959322 A (Samsung Electronics Co., I 28 September, 1999 (28.09.99), Full text & KR 123751 B & JP 7-122653 A Full text	itd.),	31,32		
A	IEEE Electron Device Letters, Vol.14, No 415 to 417, August 1993	.8, pages	1-32		
Form PCT/JSA/210 (continuation of second sheet) (July 1998)					

INTERNATIONAL SEARCH REPORT	International application No.
	PCT/JP02/04080
Box I Observations where certain claims were found unsearchable (Continuation	of item 1 of first sheet)
This international search report has not been established in respect of certain claims und	er Article 17(2)(a) for the following reasons:
1. Claims Nos.:	
because they relate to subject matter not required to be searched by this Autho	rity, namely:
2 X Claims Nos : 24-26	
because they relate to parts of the international application that do not comply	with the prescribed requirements to such an
extent that no meaningful international search can be carried out, specifically: The inventions of claims 24-26 relate to a method	od comprising "the step of
forming a wiring on the side face of a protruding islam	nd region by anisotropically
the wiring". (continued to extra sheet)	act region integrated with
3. Claims Nos.:	
because they are dependent claims and are not drafted in accordance with the s	second and third sentences of Rule 6.4(a).
Box II Observations where unity of invention is lacking (Continuation of item 2 of	f first sheet)
This International Searching Authority found multiple inventions in this international ap	pplication, as follows:
I. As all required additional search fees were timely paid by the applicant, this in	ternational search report covers all searchable
claims.	
2. As all scarchable claims could be searched without effort justifying an addition	nal fee, this Authority did not invite payment
of any additional fee.	
3. As only some of the required additional search fees were timely paid by the ap	plicant, this international search report covers
only those claims for which fees were paid, specifically claims Nos .:	
	. I. His international costab concet is
4. Invo required additional search fees were much paid by the applicant. Consequires restricted to the invention first mentioned in the claims: it is covered by claims	Nos.:
Remark on Protest	licant's protest.
No protest accompanied the payment of additional search	h fees.
Form PCT/ISA/210 (continuation of first sheet (1)) (July 1998)	

INTERNATIONAL SEARCH REPORT	International application No.
	PCT/JP02/04080
Continuation of Roy No In2 of continuation	of first sheet(1)
Concinuacion of Box NO.1-2 of Concinuacion	01 11286 BH666(1)
However, how the wiring and the contact region as	reformedsimultaneously
by anisotropic etching is not described. There:	fore, it is unclear what
the above-mentioned step defines specifically.	

Form PCT/ISA/210 (extra sheet) (July 1998)

国際調查報告	国際出願番号 PCT/JP02/04080
A. 発明の属する分野の分類(国際特許分類(IPC))	
Int. Cl ⁷ H01L29/792,	27/115, 21/8247
 B. 調査を行った分野 	
調査を行った最小限資料(国際特許分類(IPC))	
Int. Cl' H01L29/792,	27/115, 21/8247
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新発公報 日本国次開実用新業公報 日本国実用新業登録公報 日本国実用新業登録公報 日本国登録実用新業公報	$\begin{array}{c}1&9&2&6&-1&9&9&6&4\\1&9&7&1&-2&0&0&2&4\\1&9&9&6&-2&0&0&2&4\\1&9&9&4&-2&0&0&2&4\end{array}$
国際調査で使用した電子データベース(データベースの名称	、調査に使用した用語)
JOIS, The IEEE/IEE Ele	ctronic Library Online
C. 関連すると認められる文献	
引用文献の カテゴリー* 引用文献名 及び一部の箇所が関連する	ときは、その関連する箇所の表示 関連する 諸求の範囲の番号
JP 6-13628 A(株式会 1994.01.21 X 全文 Y 全文 A 全文 (ファミリー無し)	社半導体エネルギー研究所) 1-3,7-14,16 4-6,15,17, 22,23,27-30 18-21,31,32
C欄の続きにも文献が列挙されている。	□ パテントファミリーに関する別紙を参照。
 * 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示す もの 「E」国際出願目前の出願または特許であるが、国際出願日 「E」国際出雇用前の出願または特許であるが、国際出原日 「E」国際出雇用前の出願または特許であるが、国際出原日 「方」「一般先推出表示に基準法律があいと考えられるもの 「A」特に関連のある文献であって、当該文献のみで発 の考測性文は進歩性がないと考えられるもの 「Y」「「本社会社会社会社会社会社会社会社会社会社会社会社会社会社会社会社会社会社会社	
国際調査を完了した日 29.07.02	国際調査報告の発送日 13.03.02
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 郵便番号100-8915 東京都千代田区殿が関三丁目4番3号	特許庁審査官(権限のある職員) 井原 純 電話番号 03-3581-1101 内線 3462

様式PCT/ISA/210(第2ページ)(1998年7月)

国際調査報告		国際出願番号 PCT/JP02/04080	
C(続き).	(続き) 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときに	は、その関連する箇所の表示	関連する 請求の範囲の番号
Y	US 5882994 A (Kabushiki ka 1999.03.16 第3攔及び第4欄 &EP 767489 A &JP 9-97850 A 【0022】欄及び【0032】欄	aisha Toshiba)	4
Y	JP 2001-24075 A(ソニー 2001.01.26 【0068】欄~【0074】欄及び図1 (ファミリー無し)	-株式会社) 7	5
Y	JP 2-117175 A(松下電子エ 1990.05.01 第3頁右上欄第15行~同頁左下欄第3行 (ファミリー無し)	「業株式会社)	6, 17
Y	JP 10-229177 A(三星電子 1998.08.25 【0007】欄~【0008】欄 (ファミリー無し)	株式会社)	15
Y	JP 63-285966 A (富士通林 1988.11.22 第5頁左上欄~同頁左下欄及び第1図 (ファミリー無し)	式会社)	22, 23
Y	US 5888868 A (Semiconducto o., Ltd.) 1999. 03. 30 第15欄及びFIG.14A~14H & JP 9-205187 A 実施例2及び図3	or Energy Laboratory C	27
X .	US 5959322 A (Samsung Elec 1999.09.28 全文 &KR 123751 B &JP 7-122653 A 全文	ctronics Co.,Ltd)	31, 32
А	IEEE ELECTRON DEVICE LETTERS, VOL. 14, MAUGUST 1993	NO. 8, p. 415-417,	1-32

様式PCT/ISA/210(第2ページの続き)(1998年7月)

国際調査報告	国際出願番号 PCT/JP02/04080
毎1週 読皮の範囲の	ジの2の締ま)
法第8条第3項(PCT17条(2)(a))の規定により、この国際調	査報告は次の理由により請求の範囲の一部について作
成しなかった。	
1. 請求の範囲 は、この国際調査機関が つまり、	調査をすることを要しない対象に係るものである。
 請求の範囲 24-26 は、有意義な国際調査を ない国際出題の部分に係るものである。つまり、 請求の範囲24-26に記載の発明の「前記導笔與に 側面に記録を形成すると共に、前記記導笔集に、前記記導笔集に 成することとコンタクト領域を形成することが見方性コ のかが記載されておらず、当該工程がどのような工程る 	・することができる程度まで所定の要件を満たしてい こ具方性エッチングを施して前配突起状島偃城の ニコンタクト領域を形成する工程」は、配線を形 ッチングを用いてどのように同時に形成される ったているのか不明である。
3. [_] 請求の範囲 は、従属請求の範囲でき 従って記載されていない。	-> - C P C T 規則6.4(a) の第2又及び第3又の規定に
第五欄 発明の単一性が欠如しているときの意見(第1ページの30	の続き)
※に述べるようにこの国際出館に二以上の発明があるとこの国際!	調査機関は認めた。
 1. 出題人が必要な追加調査手数料をすべて期間内に給付した。 の範囲について作成した。 	ので、この国際綱査報告は、すべての調査可能な請求
 2. 追加調査手数料を要求するまでもなく、すべての調査可能 加調査手数料の納付を求めなかった。 	な請求の範囲について調査することができたので、追
 出願人が必要な追加願査手数料を一部のみしか期間内に納付のあった次の請求の範囲のみについて作成した。 	付しなかったので、この国際調査報告は、手数料の納
4. 出職人が必要な追加調査手数料を期間内に納付しなかった されている発明に係る次の請求の範囲について作成した。	ので、この国際調査報告は、請求の範囲の最初に記載
追加顧査手数州の異議の用立てに関する注意 □ 追加顧査手数料の納付と共に出題人から異職申立てがあ □ 追加顧査手数料の納付と共に出題人から異職申立てがな	った。
様式PCT/ISA/210(第1ページの続業(1))(199	8年7月)

フロントページの続き

(51) Int.Cl.⁷ F I H 0 1 L 29/792 G 1 1 C 17/00 6 2 2 Z

(注)この公表は、国際事務局(WIPO)により国際公開された公報を基に作成したものである。なおこの公表に 係る日本語特許出願(日本語実用新案登録出願)の国際公開の効果は、特許法第184条の10第1項(実用新案法 第48条の13第2項)により生ずるものであり、本掲載とは関係ありません。

(44)