(12)公開特許公報(A)

(11) 特許出願公開番号

特開2005-277375 (P2005-277375A)

(43) 公開日 平成17年10月6日 (2005.10.6)

(51) Int.C1. ⁷	F I		テーマコード (参考)
HO1L 21/3065	HO1L 21/302	105A	5 F O O 4
HO1L 21/768	HO1L 21/90	А	5 F O 3 3
	HO1L 21/302	104H	

審査請求 未請求 請求項の数 12 OL (全 18 頁)

 (21)出願番号 (22)出願日 (31)優先権主張番号 (32)優先日 (33)優先権主張国 	特願2004-301494 (P2004-301494) 平成16年10月15日 (2004.10.15) 特願2004-53614 (P2004-53614) 平成16年2月27日 (2004.2.27) 日本国 (JP)	(71) 出願人 (74) 代理人 (72) 発明者 F ターム(参	302062931 NECエレクトロニクス株式会社 神奈川県川崎市中原区下沼部1753番地 100110928 弁理士 速水 進治 曽田 栄一 茨城県つくば市小野川16番地1 株式会 社半導体先端テクノロジーズ内 き考)5F004 AA06 CA02 DA00 DA01 DA02 DA22 DA23 DA24 DA25 DB03 DB24 EA28 EB03
			最終頁に続く

(54) 【発明の名称】半導体装置の製造方法

(57)【要約】

(19) 日本国特許庁(JP)

【課題】 フッ素含有ガスを用いてドライエッチングを 行うとともに、配線溝側壁部でのダメージ層の形成およ びLow-k膜中でのボイドの形成を抑制することので きる半導体装置の製造方法を提供する。

【解決手段】 下層配線1の上に第1の絶縁膜2、第2 の絶縁膜3、第3の絶縁膜4、反射防止膜5およびレジ スト膜6を順に形成する。レジスト膜6をマスクとして 、第3の絶縁膜4および第2の絶縁膜3に第1のドライ エッチングを行った後、レジスト膜6および反射防止膜 5をアッシングにより除去する。その後、第3の絶縁膜 4をマスクとして第1の絶縁膜2に第2のドライエッチ ングを行い、下層配線1に至る配線溝を形成する。第1 のドライエッチングは、0.1Pa~4Paの圧力でフ ッ素を含むガスを用いて行う。また、アッシングは、水 素ガスおよび不活性ガスの少なくとも一方を用いて行う ことが好ましい。



1	下層	配線

2 第1の絶縁膜
 3 第2の絶縁膜

- 4 第3の絶縁膜
- 5 反射防止膜
- 6 レジスト膜

【選択図】 図1

【特許請求の範囲】

【請求項1】

多層配線構造を有する半導体装置の製造方法において、

半導体基板上に形成された下層配線の上に第1の絶縁膜を形成する工程と、

前記第1の絶縁膜の上に、前記第1の絶縁膜とのエッチング選択比が大きく且つ比誘電率が3.0以下である第2の絶縁膜を形成する工程と、

前 記 第 2 の 絶 縁 膜 の 上 に キ ャ ッ プ 膜 と し て の 第 3 の 絶 縁 膜 を 形 成 す る 工 程 と 、 前 記 第 3 の 絶 縁 膜 の 上 に 、 所 定 の パ タ ー ン を 有 す る 第 1 の レ ジ ス ト 膜 を 形 成 す る 工 程 と

前記第1のレジスト膜をマスクとして、前記第3の絶縁膜および前記第2の絶縁膜に第 10 1のドライエッチングを行い、前記第1の絶縁膜に至る開口部を形成する工程と、

前記第1のレジスト膜を第1のアッシングにより除去する工程と、

前記第3の絶縁膜をマスクとして前記第1の絶縁膜に第2のドライエッチングを行い、 前記下層配線に至る配線溝を形成する工程と、

前記配線溝を埋設するように銅層を形成する工程と、 前記配線溝内にのみ前記銅層を残すようにCMP法を用いて表面を平坦化し、前記下層 配線に電気的に接続する溝配線を形成する工程とを有し、

前記第1のドライエッチングは、0.1 Pa~4 Paの圧力でフッ素を含むガスを用い て行うことを特徴とする半導体装置の製造方法。

【請求項2】

前記第1のアッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行う請求項1に記載の半導体装置の製造方法。

【請求項3】

前記溝配線の上に第4の絶縁膜を形成する工程と、

前 記 第 4 の 絶 縁 膜 の 上 に 、 前 記 第 4 の 絶 縁 膜 と の エ ッ チ ン グ 選 択 比 が 大 き く 且 つ 比 誘 電 率 が 3 . 0 以 下 で あ る 第 5 の 絶 縁 膜 を 形 成 す る 工 程 と 、

前記第5の絶縁膜の上にキャップ膜としての第6の絶縁膜を形成する工程と、 前記第6の絶縁膜の上に、所定のパターンを有する第2のレジスト膜を形成する工程と .

前記第2のレジスト膜をマスクとして、前記第6の絶縁膜および前記第5の絶縁膜に第 303のドライエッチングを行い、前記第4の絶縁膜に至る開口部を形成する工程と、

前記第2のレジスト膜を第2のアッシングにより除去する工程と、 前記第6の絶縁膜をマスクとして前記第4の絶縁膜に第4のドライエッチングを行い、

前記溝配線に至るビアホールを形成する工程と、

前記ビアホールを埋設するように銅層を形成する工程と、

前記ビアホール内にのみ前記銅層を残すようにCMP法を用いて表面を平坦化し、前記 溝配線に電気的に接続するビアプラグを形成する工程とをさらに有し、

前記第3のドライエッチングは、0.1 P a ~ 4 P a の圧力でフッ素を含むガスを用い て行う請求項1または2 に記載の半導体装置の製造方法。

【請求項4】

40

20

前記第2のアッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行う請 求項3に記載の半導体装置の製造方法。

【請求項5】

多層配線構造を有する半導体装置の製造方法において、

半導体基板上に形成された下層配線の上に第1の絶縁膜を形成する工程と、

前記第1の絶縁膜の上に、前記第1の絶縁膜とのエッチング選択比が大きく且つ比誘電率が3.0以下である第2の絶縁膜を形成する工程と、

前記第2の絶縁膜の上にキャップ膜としての第3の絶縁膜を形成する工程と、

前記第3の絶縁膜の上に第1の反射防止膜を形成する工程と、

前記第1の反射防止膜の上に、所定のパターンを有する第1のレジスト膜を形成するエ 50

(2)

程と、

前記第1のレジスト膜をマスクとして、前記反射防止膜、前記第3の絶縁膜および前記 第2の絶縁膜に第1のドライエッチングを行い、前記第1の絶縁膜に至る開口部を形成す る工程と、

(3)

- 前 記 第 1 の レジスト 膜 お よ び 前 記 第 1 の 反 射 防 止 膜 を 第 1 の ア ッ シン グ に よ り 除 去 す る 工 程 と 、
- 前記第3の絶縁膜をマスクとして前記第1の絶縁膜に第2のドライエッチングを行い、 前記下層配線に至る配線溝を形成する工程と、

前記配線溝を埋設するように銅層を形成する工程と、

前記配線溝内にのみ前記銅層を残すようにСМР法を用いて表面を平坦化し、前記下層 10 配線に電気的に接続する溝配線を形成する工程とを有し、

前記第1のドライエッチングは、0.1 Pa~4 Paの圧力でフッ素を含むガスを用い て行うことを特徴とする半導体装置の製造方法。

【請求項6】

前記第1のアッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行う請 求項5に記載の半導体装置の製造方法。

【請求項7】

前記溝配線の上に第4の絶縁膜を形成する工程と、

前記第4の絶縁膜の上に、前記第4の絶縁膜とのエッチング選択比が大きく且つ比誘電率が3.0以下である第5の絶縁膜を形成する工程と、

前記第5の絶縁膜の上にキャップ膜としての第6の絶縁膜を形成する工程と、

前記第6の絶縁膜の上に第2の反射防止膜を形成する工程と、

前 記 第 2 の 反 射 防 止 膜 の 上 に 、 所 定 の パ タ ー ン を 有 す る 第 2 の レ ジ ス ト 膜 を 形 成 す る 工 程 と 、

- 前記第2のレジスト膜をマスクとして、前記第6の絶縁膜および前記第5の絶縁膜に第 3のドライエッチングを行い、前記第4の絶縁膜に至る開口部を形成する工程と、
- 前 記 第 2 の レジスト 膜 お よび 前 記 第 2 の 反 射 防 止 膜 を 第 2 の ア ッ シン グ に よ り 除 去 す る 工 程 と 、

前記第6の絶縁膜をマスクとして前記第4の絶縁膜に第4のドライエッチングを行い、前記溝配線に至るビアホールを形成する工程と、

前記ビアホールを埋設するように銅層を形成する工程と、

前記ビアホール内にのみ前記銅層を残すようにCMP法を用いて表面を平坦化し、前記 溝配線に電気的に接続するビアプラグを形成する工程とをさらに有し、

前記第3のドライエッチングは、0.1 Pa~4 Paの圧力でフッ素を含むガスを用い て行う請求項5または6に記載の半導体装置の製造方法。

【請求項8】

前記第3のアッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行う請 求項7に記載の半導体装置の製造方法。

【請求項9】

前記第2の絶縁膜は、メチル基を有するシロキサン結合を主骨格とする材料から構成さ 40 れている請求項1~8のいずれか1に記載の半導体装置の製造方法。

【請求項10】

前 記 第 2 の 絶 縁 膜 は 、 M S Q 膜 お よ び ポ ー ラ ス M S Q 膜 の い ず れ か 一 方 で あ る 請 求 項 9 に 記 載 の 半 導 体 装 置 の 製 造 方 法 。

【請求項11】

前記第5の絶縁膜は、メチル基を有するシロキサン結合を主骨格とする材料から構成されている請求項1~10のいずれか1に記載の半導体装置の製造方法。

【請求項12】

前記第5の絶縁膜は、MSQ膜およびポーラスMSQ膜のいずれか一方である請求項1 1に記載の半導体装置の製造方法。 30

【発明の詳細な説明】

【技術分野】

 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$

本発明は半導体装置の製造方法に関し、より詳しくは、層間絶縁膜として低誘電率の絶 縁膜を用いた半導体装置の製造方法に関する。

(4)

【背景技術】

[0002]

近年、半導体デバイスの高速化は著しく、多層配線部における配線抵抗と配線間の寄生 容量に起因する信号伝搬速度の低下による伝送遅延が問題となってきている。こうした問 題 は 、 半 導 体 デ バ イ ス の 高 集 積 化 に 伴 う 配 線 幅 お よ び 配 線 間 隔 の 微 細 化 に つ れ て 配 線 抵 抗 が上昇し且つ寄生容量が増大するので、益々顕著となる傾向にある。

[0003]

配 線 抵 抗 お よ び 寄 生 容 量 の 増 大 に 基 づ く 信 号 遅 延 を 防 止 す る た め に 、 従 来 よ り 、 ア ル ミ ニウム 配 線 に 代 わ る 銅 配 線 の 導 入 が 行 わ れ る と と も に 、 層 間 絶 縁 膜 と し て 低 誘 電 率 の 絶 縁 膜(以下、Low-k膜という。)を用いることが試みられてきた。

[0004]

Low-k膜を用いた銅配線の形成方法としては、ダマシン法によるものがある(例え ば、特許文献1参照。)。これは、銅がアルミニウムに比較してエッチングレートの制御 が困難であることに鑑み、銅をエッチングせずに配線を形成する技術として知られている

[0005]

ダマシン法は、具体的には、下層配線の上にエッチングストッパー膜、Low-k膜お よびキャップ膜を順に形成した後、レジスト膜をマスクとしたドライエッチングによって 配線溝を形成し、アッシングによりレジスト膜を除去してから配線溝内に銅層を埋込むこ とによって銅配線層を形成する方法である。銅層の埋込みは、メッキ法により配線溝を埋 設するようにして銅層を形成した後、配線溝の内部にのみ銅層を残すようにCMP(Ch emichal Mechanicai Polishing,化学的機械研磨)法を用 いて表面を平坦化することによって実現することができる。

[0006]

上記の配線溝形成工程では、エッチングガスとしてフッ素を含むガスが用いられる。こ 30 こで、配線溝の断面形状を理想的な矩形状とするためには、エッチングの際の圧力を30 m T o r r ~ 3 0 0 m T o r r (約 4 P a ~ 約 4 0 P a)程度の高圧にして等方性を高め ることが好ましい。しかしながら、等方性のエッチングでは、プラズマにより発生した活 性種の衝突によってLow-k膜に与えられる衝撃は大きなものとなる。このため、例え ば、Low-k膜としてポーラスMSQ(メチルシルセスキオキサン)膜を用いた場合に は、 衝 突 に よ り 側 壁 部 近 傍 の メ チ ル 基 (‐ C H ₃) が 脱 落 し て ダ メ ー ジ 層 が 形 成 さ れ 、 膜 の比誘電率が上昇するという問題があった。

[0007]

また、高圧領域でのエッチングの場合、エッチングガス由来のフッ素がLow-k膜中 に取り込まれ易い。そして、メッキエ程でLow-k膜中に取り込まれた水分が、加熱処 理によってフッ素と反応すると、Low-k膜中にフッ化水素酸(HF)が生成する。こ のフッ化水素酸はLow-k膜を侵すので、Low-k膜中にボイド(空洞)が形成され て、半導体装置の電気的特性および信頼性の低下を招くという問題があった。具体的には 、ボイドの発生によってLow-k膜の機械的強度の低下や、上層および下層の膜との間 の 接 着 面 積 の 低 下 が 起 こ る た め に 、 C M P 法 に よ る 研 磨 の 際 に 膜 剥 が れ が 発 生 し 易 く な る

 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$

図16は、従来法により形成された半導体装置の断面図である。図において、下層配線 2 5 上のエッチングストッパー膜 2 6 、Low-k膜 2 7 およびキャップ膜 2 8 には銅配 線層29が設けられている。尚、30はバリアメタル膜、31はシード銅膜、32は銅層

10

20

である。Low-k膜27の側壁部には、ドライエッチング工程によってダメージ層33 が形成されている。また、Low-k膜27中に取り込まれたフッ素に起因してLowk膜27が腐食し、多数のボイド34が形成されている。 【0009】

一方、フルオロカーボン系のガスを用いてLow-k膜をエッチングする際に、開口部の断面がボーイング形状となる問題に対しては、従来より、低圧下でN₂(窒素)および H₂(水素)を含有する混合ガスを用いてエッチングを行う方法が提案されている(例え ば、特許文献1参照。)。

[0010]

【特許文献1】特開2000-36484号公報

【発明の開示】

【発明が解決しようとする課題】

[0011]

しかしながら、上記従来法では、エッチングガスとしてフッ素を含むガスを用いていない。また、ドライエッチングによってLow-k膜に加わるダメージや、Low-k膜中 に形成されるボイドの問題についても触れられていない。

【0012】

本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、フッ 素含有ガスを用いてドライエッチングを行うとともに、配線溝側壁部でのダメージ層の形 成およびLow-k膜中でのボイドの形成を抑制することのできる半導体装置の製造方法 20 を提供することにある。

【0013】

本発明の他の目的および利点は、以下の記載から明らかとなるであろう。

【課題を解決するための手段】

【0014】

本発明は、多層配線構造を有する半導体装置の製造方法において、半導体基板上に形成 された下層配線の上に第1の絶縁膜を形成する工程と、この第1の絶縁膜の上に、第1の 絶縁膜とのエッチング選択比が大きく且つ比誘電率が3.0以下である第2の絶縁膜を形 成する工程と、この第2の絶縁膜の上にキャップ膜としての第3の絶縁膜を形成する工程 と、この第3の絶縁膜の上に、所定のパターンを有する第1のレジスト膜を形成する工程 と、この第1のレジスト膜をマスクとして、第3の絶縁膜および第2の絶縁膜に第1のド ライエッチングを行い、第1の絶縁膜に至る開口部を形成する工程と、第1のレジスト膜 を第1のアッシングにより除去する工程と、第3の絶縁膜をマスクとして第1の絶縁膜に 第2のドライエッチングを行い、下層配線に至る配線溝を形成する工程と、この配線溝を 埋設するように銅層を形成する工程と、配線溝内にのみ銅層を残すようにCMP法を用い て表面を平坦化し、下層配線に電気的に接続する溝配線を形成する工程とを有し、第1の ドライエッチングを0.1Pa~4Paの圧力でフッ素を含むガスを用いて行うことを特 徴とするものである。第1のアッシングは、水素ガスおよび不活性ガスの少なくとも一方 を用いて行うことが好ましい。

[0015]

また、本発明は、溝配線の上に第4の絶縁膜を形成する工程と、この第4の絶縁膜の上 に、第4の絶縁膜とのエッチング選択比が大きく且つ比誘電率が3.0以下である第5の 絶縁膜を形成する工程と、この第5の絶縁膜の上にキャップ膜としての第6の絶縁膜を形 成する工程と、この第6の絶縁膜の上に、所定のパターンを有する第2のレジスト膜を形 成する工程と、この第2のレジスト膜をマスクとして、第6の絶縁膜および第5の絶縁膜 に第3のドライエッチングを行い、第4の絶縁膜に至る開口部を形成する工程と、第2の レジスト膜を第2のアッシングにより除去する工程と、第6の絶縁膜をマスクとして第4 の絶縁膜に第4のドライエッチングを行い、溝配線に至るビアホールを形成する工程と、 このビアホールを埋設するように銅層を形成する工程と、ビアホール内にのみ銅層を残す ようにСМР法を用いて表面を平坦化し、溝配線に電気的に接続するビアプラグを形成す

る工程とをさらに有することができる。ここで、第3のドライエッチングは、0.1 Pa ~4 Paの圧力でフッ素を含むガスを用いて行う。また、第2のアッシングは、水素ガス および不活性ガスの少なくとも一方を用いて行うことが好ましい。 【0016】

また、本発明は、多層配線構造を有する半導体装置の製造方法において、半導体基板上 に形成された下層配線の上に第1の絶縁膜を形成する工程と、この第1の絶縁膜の上に、 第 1 の 絶 縁 膜 との エ ッ チ ン グ 選 択 比 が 大 き く 且 つ 比 誘 電 率 が 3 . 0 以 下 で あ る 第 2 の 絶 縁 膜を形成する工程と、この第2の絶縁膜の上にキャップ膜としての第3の絶縁膜を形成す る工程と、この第3の絶縁膜の上に第1の反射防止膜を形成する工程と、この第1の反射 防止膜の上に、所定のパターンを有する第1のレジスト膜を形成する工程と、この第1の レジスト膜をマスクとして、反射防止膜、第3の絶縁膜および第2の絶縁膜に第1のドラ イエッチングを行い、第1の絶縁膜に至る開口部を形成する工程と、第1のレジスト膜お よび第1の反射防止膜を第1のアッシングにより除去する工程と、第3の絶縁膜をマスク として第1の絶縁膜に第2のドライエッチングを行い、下層配線に至る配線溝を形成する 工程と、この配線溝を埋設するように銅層を形成する工程と、配線溝内にのみ銅層を残す ようにCMP法を用いて表面を平坦化し、下層配線に電気的に接続する溝配線を形成する 工程とを有し、第1のドライエッチングを0.1Pa~4Paの圧力でフッ素を含むガス を用いて行うことを特徴とするものである。第1のアッシングは、水素ガスおよび不活性 ガスの少なくとも一方を用いて行うことが好ましい。 [0017]

また、本発明は、溝配線の上に第4の絶縁膜を形成する工程と、この第4の絶縁膜の上に、第4の絶縁膜とのエッチング選択比が大きく且つ比誘電率が3.0以下である第5の 絶縁膜を形成する工程と、この第5の絶縁膜の上にキャップ膜としての第6の絶縁膜を形 成する工程と、この第6の絶縁膜の上に第2の反射防止膜を形成する工程と、この第2の 反射防止膜の上に、所定のパターンを有する第2のレジスト膜を形成する工程と、この第2の 反射防止膜をマスクとして、第6の絶縁膜および第5の絶縁膜に第3のドライエッチ ングを行い、第4の絶縁膜に至る開口部を形成する工程と、第2のレジスト膜および第2 の反射防止膜を第2のアッシングにより除去する工程と、第6の絶縁膜をマスクとして第 4の絶縁膜に第4のドライエッチングを行い、溝配線に至るピアホールを形成する工程と 、このビアホールを埋設するように銅層を形成する工程と、ビアホール内にのみ銅層を残 すように CMP法を用いて表面を平坦化し、溝配線に電気的に接続するビアプラグを形成 する工程とをさらに有することができる。ここで、第3のドライエッチングは、0.1 P a ~ 4 P a の 圧力でフッ素を含むガスを用いて行う。また、第3のアッシングは、水素ガ スおよび不活性ガスの少なくとも一方を用いて行うことが好ましい。 【0018】

上記のいずれの発明においても第2の絶縁膜は、メチル基を有するシロキサン結合を主 骨格とする材料から構成されているものとすることができる。この場合、第2の絶縁膜は 、MSQ膜およびポーラスMSQ膜のいずれか一方とすることができる。また、第5の絶 縁膜は、メチル基を有するシロキサン結合を主骨格とする材料から構成されているものと することができる。この場合、第5の絶縁膜は、MSQ膜およびポーラスMSQ膜のいず れか一方とすることができる。

40

50

10

20

30

【0019】

【発明の効果】

本発明によれば、Low- k 膜である第2の絶縁膜のドライエッチングを0.1 P a ~ 4 P a の圧力下で行うので、第2の絶縁膜へのダメージを低減して、配線溝側壁部でのダ メージ層の形成を抑制することができる。また、第2の絶縁膜中にフッ素が取り込まれる のを抑制することもできるので、第2の絶縁膜中にボイドが形成されるのを防ぐことが可 能となる。 【発明を実施するための最良の形態】

[0020]

図1~図12は、本実施の形態における半導体装置の製造方法を示す断面図である。尚 、これらの図において、同じ符号を付した部分は同じものであることを示している。 [0022]

まず、下層配線1が形成された半導体基板を準備する(図1)。半導体基板としては、 例えばシリコン基板を用いることができる。尚、簡便のために、図では下層配線1の構造 を省略している。

[0023]

次に、下層配線1の上に、第1の絶縁膜2および第2の絶縁膜3をこの順に形成する(10 図 1)。ここで、第 1 の絶縁膜 2 および第 2 の絶縁膜 3 は、プラズマ C V D 法またはスピ ンコート法などによって形成することができる。

 $\begin{bmatrix} 0 & 0 & 2 & 4 \end{bmatrix}$

第1の絶縁膜2はエッチングストッパー膜であり、第2の絶縁膜3とのエッチング選択 比の大きい材料を用いる。例えば、窒化シリコン(SiN)膜、炭化シリコン(SiC) 膜または炭窒化シリコン(SiCN)膜などを用いることができる。尚、これらの材料は 銅拡散性が低いので、これらを第1の絶縁膜2として用いることにより、第1の絶縁膜2 を拡散防止膜としても作用させることができる。

[0025]

第 2 の絶縁 膜 3 は層間絶縁膜であり、二酸化シリコン(5 і 0 。) 膜よりも低い比誘電 20 率の膜を用いる。具体的には、比誘電率が3.0以下、好ましくは比誘電率が2.5以下 の低誘電率絶縁膜(Low-k膜)を用いる。例えば、有機官能基を有するポリシロキサ ン で あ る オ ル ガ ノ ポ リ シ ロ キ サ ン ま た は 芳 香 族 含 有 有 機 樹 脂 を ポ ー ラ ス 化 し た 材 料 な ど を 用いることができる。特に、誘電特性および加工性に優れることから、アルキルシルセス キオキサンおよびヒドリドアルキルシロキサンなどのオルガノポリシロキサンを用いるこ とが好ましい。例えば、メチルシルセスキオキサン(MSQ)およびメチル化ハイドロジ ェンシルセスキオキサン(MHSQ)などのメチル基を有するシロキサン結合を主骨格と する材料を挙げることができる。このうち、誘電特性および加工性に優れた、式(1)の MSQを用いることが好ましく、より低誘電率であるポーラスMSQを用いることが特に 好ましい。 30

[0026]

【化1】 0 0 CH3 0-Si - 0-Si - 0-Si - 0CH3 (1)Ó Ò CH3 0-Si-0-Si-0-Si-0 n Ó Ó 0

40

[0027]

例えば、アルキルシランガスおよび酸化性ガスを混合したガスを原料ガスとして用い、 プラズマCVD法によって第2の絶縁膜3を形成することができる。ここで、アルキルシ ランガスとしては、例えば、モノメチルシラン、ジメチルシラン、トリメチルシランまた はテトラメチルシランなどを挙げることができ、このうち、特にトリメチルシランを用い ることが好ましい。尚、1種類のアルキルシランを用いてもよいし、2種類以上のアルキ ルシランを混合して用いてもよい。一方、酸化性ガスとしては、アルキルシランに対して 酸化作用を持つガスであって、分子中に酸素原子を含むものが用いられる。例えば、一酸 化窒素(NO)ガス、二酸化窒素(NO₂)ガス、一酸化炭素(CO)ガス、二酸化炭素 (CO2)ガスおよび酸素(O2)ガスよりなる群から選ばれる1または2以上のガスを

用いることができる。このうち、適度な酸化力を有することから、NOガスまたはNO, ガスが好ましく用いられる。

[0028]

また、第2の絶縁膜3は、スピンコート法によって形成することもできる。例えば、所 定の回転数で回転するウェハ上に第2の絶縁膜の組成物を滴下塗布した後、多段階の加熱 処理を行うことによって乾燥・固化させて形成することができる。この場合、加熱処理の 条件を変え、形成される膜のポーラス度を大きくすることによって、比誘電率の低い絶縁 膜を得ることが可能である。

[0029]

第2の絶縁膜3を形成した後は、この上にさらに第3の絶縁膜4を形成する(図1)。 10 第3の絶縁膜4はキャップ膜であり、フォトリソグラフィ法によるレジスト膜のパターニ ング工程をリワークする際に、レジスト膜のアッシングで第2の絶縁膜3がプラズマダメ ージを受けるのを防ぐ他、吸湿により第2の絶縁膜3の比誘電率が上昇するのも防ぐ役割 を 有 し て い る 。 さ ら に 、 第 3 の 絶 縁 膜 4 と し て 第 2 の 絶 縁 膜 3 と の 研 磨 選 択 比 が 大 き い も のを用いた場合には、第3の絶縁膜4は、銅配線層成形成工程でのCMPストッパーとし て働く。

[0030]

第3の絶縁膜4としては、二酸化シリコン(SiO。)膜、炭化シリコン(SiC)膜 、炭窒化シリコン(SiCN)膜または窒化シリコン(SiN)膜などを用いることがで きる。また、これらのうち、2以上の膜を積層させた積層膜を第3の絶縁膜4として用い 20 てもよい。

 $\begin{bmatrix} 0 & 0 & 3 & 1 \end{bmatrix}$

次に、第3の絶縁膜4の上に、第1の反射防止膜としての反射防止膜5を形成する。そ の後、反射防止膜5の上に、所定のパターンを有する第1のレジスト膜としてのレジスト 膜 6 を形成する(図 1)。具体的には、反射防止膜 5 の全面にフォトレジスト(図示せず)を塗布し、所定のパターンを有するマスクを介して露光した後に現像する。これにより 、フォトレジストをパターニングしてレジスト膜6を形成することができる。

[0032]

反射防止膜5は、フォトレジストをパターニングする際に、フォトレジストを透過した 露 光 光 を 吸 収 す る こ と に よ っ て 、 フ ォ ト レ ジ ス ト と 反 射 防 止 膜 5 と の 界 面 に お け る 露 光 光 30 の反射をなくす役割を果たす。反射防止膜5としては有機物を主成分とする膜を用いるこ とができ、例えば、スピンコート法などによって形成することができる。尚、本発明にお いては、反射防止膜5はなくてもよい。

レジスト膜6の種類は、形成するパターン寸法に応じて適宜選択される。例えば、パタ ーン寸法が250nm~180nmでは、フッ化クリプトン(KrF)エキシマレーザ(波長:248nm)を光源とする露光機に対応するレジスト(KrFレジスト)を用いる ことができる。また、パターン寸法が130nm~100nmでは、フッ化アルゴン(A r F) エキシマレーザ (波長: 1 9 3 n m) を光 源とする露光機に対応するレジスト (A r F レジスト)を用いることができる。さらに、パターン寸法が70nm~50nmでは 、フッ素(F2)レーザ(波長:157nm)を光源とする露光機に対応するレジスト(F ₂ レジスト)を用いることができる。 [0034]

次に、レジスト膜6をマスクとし、フッ素を含むガスを用いて、反射防止膜5、第3の 絶縁膜4および第2の絶縁膜3をドライエッチングする(第1のドライエッチング)。こ のエッチングは、第1の絶縁膜2に達した時点で自動的に終了し、第1の絶縁膜2に至る 開口部22が形成される(図2)。

[0035]

第1のドライエッチングは、フルオロカーボン系のガスに水素(H2)ガスを添加して 行うことができる。また、フルオロカーボン系のガスに、窒素(N2)、ヘリウム(He

(8)

)、ネオン(Ne)およびアルゴン(Ar)などの不活性ガスを1種または2種以上添加して第1のドライエッチングを行ってもよい。さらに、フルオロカーボン系のガスに、H2ガスおよび1種または2種以上の不活性ガスを添加して第1のドライエッチングを行ってもよい。フルオロカーボン系のガスとしては、例えば、テトラフルオロメタン(CF4)、オクタフルオロシクロブタン(C4F8)、オクタフルオロシクロペンテン(C5F8)、ヘキサフルオロエタン(C2F6)、ヘキサフルオロブタジエン(C4F6)またはヘキサフルオロベンゼン(C6F6)などを用いることができる。 【0036】

(9)

本発明においては、第1のドライエッチングにおける圧力を従来より低圧とすることを 特徴としている。ここで、圧力は低い方が好ましいが、あまり低すぎるとプラズマを安定 して発生させることが困難となる。そこで、本発明においては、エッチングガスの圧力を 0.1 Pa~4 Paとすることが好ましく、0.8 Pa~3.3 Paとすることがより好 ましい。このように圧力を低くすることによって、第2の絶縁膜3中にフッ素が取り込ま れるのを抑制することができる。また、第2の絶縁膜3の側壁部へのダメージを低減して 、第2の絶縁膜3の比誘電率が上昇するのを抑制することもできる。さらに、開口部22 の断面形状がボーイング状になるのを抑えて良好な矩形状にすることが可能となる。 【0037】

図13は、第1のドライエッチングを行った後にフッ酸(HF)溶液で処理した半導体 装置のSEM(走査型電子顕微鏡)写真である。この例では、シリコン基板41の上に、 第1の絶縁膜としてのSiC膜42、第2の絶縁膜としてのポーラスMSQ膜(比誘電率 2.3)43および第3の絶縁膜としてのSiO₂膜44がこの順に積層されている。ま た、第1のドライエッチングは、CF₄ガスの流量を140sccm、Arガスの流量を 1,000sccm、N₂ガスの流量を50sccmとし、圧力を3.3Pa(25mT)、ソース・パワー(source power)を1,200W、バイアス・パワー(bias power)を700Wとして行っている。 【0038】

尚、図13では、パターンの線幅およびパターン間の距離が異なる3つの例((a)~ (c))を示している。図13(a)と図13(b)は、パターン間の距離は略同じであ るが、パターンの線幅が(b)>(a)である。また、図13(a)と図13(c)は、 パターン間の距離およびパターンの線幅がともに(c)>(a)である。 【0039】

また、図14は図13の比較例であり、図13の例より高圧で第1のドライエッチング を行った後にHF溶液で処理した半導体装置のSEM写真である。図13と同様に、シリ コン基板51の上に、第1の絶縁膜としてのSiC膜52、第2の絶縁膜としてのポーラ スMSQ膜(比誘電率2.3)53および第3の絶縁膜としてのSiO₂膜54がこの順 に積層されている。また、第1のドライエッチングは、C₄F₈ガスの流量を10scc m、Arガスの流量を1,000sccm、N₂ガスの流量を140sccmとし、圧力 を10Pa(75mT)、ソース・パワーを2,400W、バイアス・パワーを3,30 0Wとして行っている。

[0040]

尚、図13と同様に、図14でも、パターンの線幅およびパターン間の距離が異なる3つの例((a)~(c))を示している。図14(a)と図14(b)は、パターン間の距離は略同じであるが、パターンの線幅が(b)>(a)である。また、図14(a)と図14(c)は、パターン間の距離およびパターンの線幅がともに(c)>(a)である

【0041】

図14(a)~(c)から分かるように、第1のドライエッチングを高圧下で行った場合には、ポーラスMSQ膜53およびSiO2膜54の側壁部に形成されたダメージ層が HF溶液によって溶解した結果、空洞部55が形成されている。一方、図13(a)~(c)の例では、空洞部45が形成される領域は、図14(a)~(c)に比較して大幅に 10

30

小さくなっている。すなわち、第1のドライエッチングを低圧下で行うことによって、ポーラスMSQ膜へのダメージを低減して、側壁部でのダメージ層の形成を抑制することが 可能となる。

【0042】

次に、不要となったレジスト膜6および反射防止膜5をアッシング(第1のアッシング)により除去する(図3)。アッシングは、第2の絶縁膜3へのダメージを低減するために、O2(酸素)を含まないガスを用いて行うことが好ましい。具体的には、H2ガスを用いたアッシングや、N2、He、NeおよびArなどの不活性ガスを1種または2種以上用いたアッシング、さらには、H2ガスと、1種または2種以上の不活性ガスとを混合したガスを用いたアッシングなどが挙げられる。

【0043】

次に、第3の絶縁膜4をマスクとして第1の絶縁膜2をドライエッチングする(第2の ドライエッチング)(図4)。この際、第1の絶縁膜2が残存することのないようにオー バーエッチングを行い、下層配線1が完全に表面に露出するようにする。

[0044]

第2のドライエッチングも第1のドライエッチングと同様のガスを用いて行うことがで きる。また、第1のドライエッチング工程と同様に、第2の絶縁膜3へのダメージを低減 するとともに、第2の絶縁膜3へフッ素が取り込まれるのを抑制する条件で行うことが好 ましい。具体的には、第2のドライエッチング工程も、圧力を従来より低圧とすることが 好ましい。

[0045]

尚、第2のドライエッチングに使用するガス(第2のエッチングガス)は、第1のドラ イエッチングに使用するガス(第1のエッチングガス)と同じ組成であってもよいし、異 なる組成であってもよい。但し、同じ組成のガスとした場合には、第2の絶縁膜3へのダ メージおよびフッ素の拡散を小さくできる範囲内で、温度、圧力およびガス流量などのエ ッチング条件を第1のドライエッチング工程とは変えることが必要となる。 【0046】

例えば、第1の絶縁膜2としてSiC膜を用い、第2の絶縁膜3としてポーラスMSQ 膜を用い、第3の絶縁膜4としてSiO2 膜を用いた場合には、C4F。(オクタフルオ ロシクロブタン)、N2(窒素)およびAr(アルゴン)からなる混合ガスや、CF4(テトラフルオロメタン)、N2およびArからなる混合ガスなどを用いて第1のドライエ ッチングを行うことができる。また、CHF3(トリフルオロメタン)、N2(窒素)お よびAr(アルゴン)からなる混合ガスや、CF4(テトラフルオロメタン)、N2 (窒素)お よびArからなる混合ガスなどを用いて、SiC膜に対して第2のドライエッチングを行う ことができる。一方、このとき、レジスト膜6としてArFレジストを用いた場合には、 H2(水素)およびHe(ヘリウム)の混合ガスを用いた高温プラズマによるアッシング や、H2およびN2(窒素)を用いた低温プラズマによるアッシングなどを行うことがで きる。

【0047】

第2のドライエッチングを終えた後は、半導体基板の表面に洗浄処理を施してレジスト 40 残渣などを除去する。以上の工程によって、図4に示すように、下層配線1に至る配線溝 7が形成される。

【0048】

次に、 配線溝 7 を含む全面にバリアメタル膜 8 を形成した後、シード銅(Cu)膜 9 を 形成する(図 5)。これらの膜は、スパッタリング法によって形成することができる。 【 0 0 4 9 】

バリアメタル膜 8 としては、例えば、タンタル(Ta)膜、窒化タンタル(TaN)膜 、タングステン(W)膜、窒化タングステン(WN)膜、チタン(Ti)膜または窒化チ タン(TiN)膜などを用いることができる。

【 0 0 5 0 】

20

10

シード銅膜9を形成した後は、メッキ法によって銅層10を形成する(図6)。ここで、銅層10は銅のみからなる層であってもよいが、銅と他の金属との合金からなる層であってもよい。具体的には、銅を80重量%以上、好ましくは90重量%以上含み、他の金属としてマグネシウム(Mg)、アルミニウム(A1)、スカンジウム(Sc)、ジルコニウム(Zr)、ハフニウム(Hf)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)またはモリブデン(Mo)などを含むものを用いることができる。このように銅の合金を配線層に用いることによって、半導体装置の電気的な信頼性を向上させることが可能になる。

(11)

[0051]

銅層10を形成した後は、350 程度の温度で加熱処理を行うことによって、銅を粒 10 成長させるとともに配線溝7の内部に銅を均一に充填させる。ここで、上記の洗浄工程や メッキ工程を経ることによって、第2の絶縁膜3中には水分が侵入している。しかしなが ら、本発明によれば、ドライエッチング工程で第2の絶縁膜3中に取り込まれるフッ素の 量を低減することができるので、加熱処理を行っても第2の絶縁膜3中にフッ化水素酸(HF)が生成することは殆どない。

【0052】

加熱処理を終えた後は、CMP法によって表面を平坦化し、配線溝7の内部を除いて銅層10、シード銅膜9およびバリアメタル膜8を除去する。この際、第3の絶縁膜4がCMPストッパーとして働く場合には、第3の絶縁膜4が露出した時点で研磨が自動的に停止する。本発明によれば、第2の絶縁膜3中でのボイドの形成を抑制することができるので、CMP法による研磨工程で、第2の絶縁膜3と第1の絶縁膜2との界面および/または第2の絶縁膜3と第3の絶縁膜4との界面に剥離などが発生することはない。

20

30

40

【 0 0 5 3 】 以上の工程によって、下層配線 1 に電気的に接続する溝配線 1 1 を形成することができ

る(図7)。

図15は、銅層を形成してから350 で熱処理を行った後の半導体装置のSEM(走査型電子顕微鏡)写真である。この例では、CF4 ガスの流量を140sccm、Arガスの流量を1,000sccm、N2 ガスの流量を50sccmとし、圧力を3.3Pa (25mT)、ソース・パワーを1,200W、バイアス・パワーを700Wとして第1 のドライエッチングを行った後に、H2ガスとHeガスとの混合ガスを用いてアッシング を行っている。尚、第1の絶縁膜、第2の絶縁膜および第3の絶縁膜は図13と同様であ る。また、図15において、符号46は銅層である。

[0055]

図15から分かるように、本実施の形態によれば、ポーラスMSQ膜43にボイドは形成されていない。これは、ドライエッチング工程でポーラスMSQ膜43中に取り込まれるフッ素の量が低減されているので、加熱処理を行ってもポーラスMSQ膜43中でフッ化水素酸(HF)が生成することが殆どないためである。すなわち、フッ化水素酸によってポーラスMSQ膜43が侵されることがないので、ポーラスMSQ膜43中にボイドが形成されるのを防ぐことができる。

【0056】

続いて、本発明により、溝配線11に電気的に接続するビアプラグを形成する工程について説明する。

【 0 0 5 7 】

まず、溝配線11の上に第4の絶縁膜12を形成する(図8)。第4の絶縁膜12は、 第1の絶縁膜2と同様にエッチングストッパー膜であるとともに拡散防止膜でもあり、銅 が次工程で形成する第5の絶縁膜13中に拡散して行くのを防ぐ役割を有している。第4 の絶縁膜12としては、例えば、炭化シリコン(SiC)膜、炭窒化シリコン(SiCN)膜または窒化シリコン(SiN)膜などを用いることができ、これらはプラズマCVD 法などによって形成することができる。 【0058】

次に、第4の絶縁膜12の上に、第5の絶縁膜13および第6の絶縁膜14を形成する 。そして、第6の絶縁膜14の上に、第2の反射防止膜としての反射防止膜15を形成し た後、反射防止膜15の上に、第2のレジスト膜としてのレジスト膜16を形成する(図 8)。ここで、反射防止膜15およびレジスト膜16は、配線溝11を形成する際に使用 した反射防止膜5およびレジスト膜6と同様のものを用いることができる。 【0059】

(12)

第5の絶縁膜13は層間絶縁膜であり、第2の絶縁膜3と同様のものを用いることがで きる。すなわち、第5の絶縁膜13として、第4の絶縁膜12とのエッチング選択比が大 きくて、比誘電率が3.0以下、好ましくは比誘電率が2.5以下である低誘電率絶縁膜 (Low- k 膜)を用いる。具体的には、有機官能基を有するポリシロキサンであるオル ガノポリシロキサンまたは芳香族含有有機樹脂をポーラス化した材料などを用いることが できる。特に、誘電特性および加工性に優れることから、アルキルシルセスキオキサンお よびヒドリドアルキルシロキサンなどのオルガノポリシロキサンを用いることが好ましい 。例えば、メチルシルセスキオキサン(MSQ)およびメチル化ハイドロジェンシルセス キオキサン(MHSQ)などのメチル基を有するシロキサン結合を主骨格とする材料を挙 げることができる。このうち、誘電特性および加工性に優れた、式(1)のMSQを用い ることが好ましく、より低誘電率であるポーラスMSQを用いることが特に好ましい。 【0060】

第6の絶縁膜14はキャップ膜であり、第3の絶縁膜4と同様のものを用いることがで 20 きる。

[0061]

次に、レジスト膜16をマスクとして、反射防止膜15、第6の絶縁膜14および第5 の絶縁膜13をドライエッチングする(第3のドライエッチング)。これにより、第4の 絶縁膜12に至る開口部23が形成される(図9)。その後、不要となったレジスト膜1 6および反射防止膜15をアッシングにより除去してから(第2のアッシング)、第6の 絶縁膜14をマスクとして第4の絶縁膜12をドライエッチングする(第4のドライエッ チング)。これにより、溝配線11に至るビアホール17を形成することができる(図1 0)。

[0062]

本発明においては、配線溝11の形成時と同様に、第3のドライエッチングにおける圧 力を従来より低圧とすることを特徴としている。ここで、圧力は低い方が好ましいが、あ まり低すぎるとプラズマを安定して発生させることが困難となる。そこで、本発明におい ては、エッチングガスの圧力を0.1Pa~4Paとすることが好ましく、0.8Pa~ 3.3Paとすることがより好ましい。このように圧力を低くすることによって、第5の 絶縁膜13中にフッ素が取り込まれるのを抑制することができる。また、第5の絶縁膜1 3の側壁部へのダメージを低減して、第5の絶縁膜13の比誘電率が上昇するのを抑制す ることもできる。さらに、開口部17の断面形状がボーイング状になるのを抑えて良好な 矩形状にすることが可能となる。

[0063]

また、第4のドライエッチング工程も第3のドライエッチング工程と同様に、第5の絶 縁膜13へのダメージを低減するとともに、第5の絶縁膜13へフッ素が取り込まれるの を抑制する条件で行うことが好ましい。

[0064]

第3のドライエッチングは、フルオロカーボン系のガスに水素(H₂)ガス、または、 窒素(N₂)、ヘリウム(He)、ネオン(Ne)およびアルゴン(Ar)などの不活性 ガスを1種若しくは2種以上添加して行う。また、第3のドライエッチングは、フルオロ カーボン系のガスに、H₂ガスおよび1種または2種以上の不活性ガスを添加して行って もよい。尚、フルオロカーボン系のガスとしては、例えば、テトラフルオロメタン(CF 4)、オクタフルオロシクロブタン(C4F8)、オクタフルオロシクロペンテン(C5 10

F₈)、ヘキサフルオロエタン(C₂F₆)、ヘキサフルオロブタジエン(C₄F₆)ま たはヘキサフルオロベンゼン(C₆F₆)などを用いることができる。 【0065】

(13)

また、第4のドライエッチングに使用するガス(第4のエッチングガス)は、第3のド ライエッチングに使用するガス(第3のエッチングガス)と同じ組成であってもよいし、 異なる組成であってもよい。但し、同じ組成のガスとした場合には、第5の絶縁膜13へ のダメージおよびフッ素の拡散を小さくできる範囲内で、温度、圧力およびガス流量など のエッチング条件を第3のドライエッチング工程とは変えることが必要となる。 【0066】

第2のアッシングは、第5の絶縁膜13へのダメージを低減するために、O2(酸素) 1 を含まないガスを用いて行うことが好ましい。例えば、H2(水素)ガスを用いて行って もよいし、N2(窒素)、He(ヘリウム)、Ne(ネオン)およびAr(アルゴン)な どの不活性ガスを1種または2種以上用いて行ってもよい。さらに、第2のアッシングは 、H2ガスと、1種または2種以上の不活性ガスとを混合したガスを用いて行ってもよい

[0067]

例えば、第4の絶縁膜12としてSiC膜を用い、第5の絶縁膜13としてポーラスM SQ膜を用い、第6の絶縁膜14としてSiO2膜を用いた場合には、C4F8(オクタ フルオロシクロブタン)、N2(窒素)およびAr(アルゴン)からなる混合ガスや、C F4(テトラフルオロメタン)、N2およびArからなる混合ガスなどを用いて第3のド ライエッチングを行うことができる。また、CHF3(トリフルオロメタン)、N2(窒 素)およびAr(アルゴン)からなる混合ガスや、CF4(テトラフルオロメタン)、N2(窒 素)およびArからなる混合ガスなどを用いて、SiC膜に対して第4のドライエッチング を行うことができる。一方、このとき、レジスト膜16としてArFレジストを用いた場 合には、H2(水素)およびHe(ヘリウム)の混合ガスを用いた高温プラズマによるア ッシングや、H2およびN2(窒素)を用いた低温プラズマによるアッシングなどを行う ことができる。

[0068]

ビアホール17の形成を終えた後は、半導体基板の表面に洗浄処理を施してレジスト残 渣などを除去する。

【 0 0 6 9 】

次に、溝配線11形成の場合と同様にして、ビアホール17を含む全面にバリアメタル 膜18およびシード銅(Cu)膜19を形成した後、メッキ法によって銅層20を形成す る(図11)。その後、加熱処理を行うことによって、銅を粒成長させるとともにビアホ ール17の内部に銅を均一に充填させる。ここで、上記の洗浄工程やメッキ工程を経るこ とによって、第5の絶縁膜13中には水分が侵入している。しかしながら、本発明によれ ば、ドライエッチング工程で第5の絶縁膜13中に取り込まれるフッ素の量を低減するこ とができるので、加熱処理を行っても第5の絶縁膜13中にフッ化水素酸(HF)が生成 することは殆どない。

[0070]

加熱処理を終えた後は、CMP法によって表面を平坦化し、ビアホール17の内部を除いて銅層20、シード銅膜19およびバリアメタル膜18を除去する。この際、第6の絶縁膜14がCMPストッパーとして働く場合には、第6の絶縁膜14が露出した時点で研磨が自動的に停止する。本発明によれば、第5の絶縁膜13中でのボイドの形成を抑制することができるので、CMP法による研磨工程で、第5の絶縁膜13と第4の絶縁膜12との界面および/または第5の絶縁膜13と第6の絶縁膜14との界面に剥離などが発生することはない。

【0071】

以上の工程によって、溝配線11と電気的に接続するビアプラグ21を形成することが できる(図12)。 10

40

50

(14)

[0072]

上記の溝配線およびビアプラグの形成工程を繰り返して行うことによって、銅層の剥離 のない多層の銅配線構造を得ることができる。したがって、本発明によれば、信頼性の高 い半導体装置を製造することができる。

【0073】

本実施の形態において使用されるエッチング装置は、2周波RIE(Reactive Ion Etching)型およびICP(Inductively Coupled Plasma)型のいずれの装置であってもよい。また、アッシング装置は、ダウンフ ロー型表面波プラズマアッシャーおよびICP型プラズマアッシャーのいずれの装置であ ってもよい。さらに、上記のエッチング装置をアッシング装置として用いてもよい。 【0074】

尚、本実施の形態においては、シングルダマシンプロセスの例について説明したが、本 発明はこれに限られるものではない。本発明は、デュアルダマシンプロセスにおけるドラ イエッチング工程およびアッシング工程においても同様に適用することが可能である。 【図面の簡単な説明】

[0075]

【図1】本実施の形態における半導体装置の製造工程を示す断面図である。 【図2】本実施の形態における半導体装置の製造工程を示す断面図である。 【図3】本実施の形態における半導体装置の製造工程を示す断面図である。 【図5】本実施の形態における半導体装置の製造工程を示す断面図である。 【図5】本実施の形態における半導体装置の製造工程を示す断面図である。 【図7】本実施の形態における半導体装置の製造工程を示す断面図である。 【図7】本実施の形態における半導体装置の製造工程を示す断面図である。 【図9】本実施の形態における半導体装置の製造工程を示す断面図である。 【図9】本実施の形態における半導体装置の製造工程を示す断面図である。 【図10】本実施の形態における半導体装置の製造工程を示す断面図である。 【図11】本実施の形態における半導体装置の製造工程を示す断面図である。 【図12】本実施の形態における半導体装置の製造工程を示す断面図である。 【図12】本実施の形態における半導体装置の製造工程を示す断面図である。

- 【図14】比較例による半導体装置のSEM写真である。
- 【図15】本実施の形態において、銅熱処理後の半導体装置のSEM写真である。
- 【図16】従来の半導体装置の断面図である。
- 【符号の説明】
- [0076]
 - 1 下層配線
 - 2 第1の絶縁膜
 - 3 第2の絶縁膜
 - 4 第3の絶縁膜
 - 5,15 反射防止膜
 - 6,16 レジスト膜
 - 7 配線溝
 - 8,18 バリアメタル膜
 - 9,19 シード銅膜
 - 10,20,46 銅層
 - 1 1 溝配線
 - 12 第4の絶縁膜
 - 13 第5の絶縁膜

 - 1 4 第 6 の 絶 縁 膜
 - 17 ビアホール

40

30

10

2 1 ビアプラグ
2 2 , 2 3 開口部
4 1 , 5 1 シリコン基板
4 2 , 5 2 S i C 膜
4 3 , 5 3 ポーラスMSQ膜
4 4 , 5 4 S i O 2 膜
4 5 , 5 5 空洞部







【図2】



22 開口部

【図3】







7 配線溝





8 バリアメタル膜 9 シード銅膜



10 銅層



11 溝配線





12 第4の絶縁膜 13 第5の絶縁膜 14 第6の絶縁膜 15 反射防止膜 16 レジスト膜

【図9】



23 開口部



17 ビアホール

【図11】



18 バリアメタル膜 19 シード銅膜 20 銅層



21 ビアプラグ

55

55

- 55



43

51 シリコン基板 52 SiC膜 53 ポーラスMSQ膜 54 SiO₂膜 55 空洞部





46 銅層



25	下層配線
26	エッチングストッパー膜
27	Low-k膜
28	キャップ膜
29	銅配線層
30	バリアメタル膜
31	シード銅膜
32	銅層
33	ダメージ層
34	ボイド

フロントページの続き
Fターム(参考) 5F033 JJ11 JJ12 JJ18 JJ19 JJ21 JJ32 JJ33 JJ34 KK11 KK12 KK18 KK19 KK21 KK32 KK33 KK34 MM01 MM12 MM13 NN06 NN07 PP15 PP26 QQ02 QQ09 QQ10 QQ11 QQ13 QQ15 QQ21 QQ28 QQ37 QQ48 QQ73 RR01 RR06 RR21 RR29 SS15 SS21 WW05 WW09 XX02