

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局(43) 国際公開日
2013年9月26日(26.09.2013)

(10) 国際公開番号


WO 2013/140572 A1

- (51) 国際特許分類:
H01L 29/06 (2006.01) *H01L 29/78* (2006.01)
- (21) 国際出願番号: PCT/JP2012/057328
- (22) 国際出願日: 2012年3月22日(22.03.2012)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人(米国を除く全ての指定国について): トヨタ自動車株式会社 (TOYOTA JIDOSHA KABUSHIKI KAISHA) [JP/JP]; 〒4718571 愛知県豊田市トヨタ町1番地 Aichi (JP).
- (72) 発明者; および
- (75) 発明者/出願人(米国についてのみ): 妹尾 賢 (SENOO Masaru) [JP/JP]; 〒4718571 愛知県豊田市トヨタ町1番地 トヨタ自動車株式会社内 Aichi (JP).
- (74) 代理人: 特許業務法人 快友国際特許事務所 (KAI-U PATENT LAW FIRM); 〒4516009 愛知県名古屋市西区牛島町6番1号 名古屋ルーセントタワー9階 Aichi (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), エーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC,

[続葉有]

(54) Title: SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置



(57) **Abstract:** This semiconductor device is provided with a semiconductor substrate, and a field plate section formed on the front surface of the non-cell region of the semiconductor substrate. The non-cell region is provided with a plurality of field limiting ring (FLR) layers. The field plate section is provided with: an insulating film formed on the front surface of the semiconductor substrate; a plurality of first conductive films, which are formed by each FLR layer in the insulating film, and which are disposed along the corresponding FLR layers in planar view of the semiconductor substrate; and a plurality of second conductive films, each of which includes a front surface section, which is formed corresponding to each of at least two adjacent FLR layers, which is discontinuously disposed along each of the corresponding FLR layers on a part of each of the FLR layers in planar view of the semiconductor substrate, and which is formed on the front surface of the insulating film, a first contact section, which is electrically connected to the first conductive film by extending from the front surface section, and penetrating the insulating film, and a second contact section, which is electrically connected to each of the FLR layers by extending from the front surface section, and penetrating the insulating film. At positions adjacent to, in the second direction, the first contact section and the second contact section of one second conductive film, the first contact section and the second contact section of another second conductive film are not provided.

(57) 要約:

[続葉有]



MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, 添付公開書類:
TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, — 国際調査報告 (条約第 21 条(3))
ML, MR, NE, SN, TD, TG).

本明細書が開示する半導体装置は、半導体基板と、半導体基板の非セル領域の表面に形成されたフィールドプレート部とを備えている。非セル領域は、複数の F L R 層を備えている。フィールドプレート部は、半導体基板の表面に形成された絶縁膜と、絶縁膜の内部に F L R 層毎に形成されており、半導体基板を平面視したときに、対応する F L R 層に沿って配置されている複数の第 1 導電膜と、隣接する少なくとも 2 つの F L R 層のそれぞれに対応して形成されており、半導体基板を平面視したときに、対応する F L R 層に沿ってその一部に断続的に配置されており、絶縁膜の表面に形成されている表面部と、表面部から伸びるとともに絶縁膜を貫通して第 1 導電膜に電気的に接続する第 1 コンタクト部と、表面部から伸びるとともに絶縁膜を貫通して F L R 層に電気的に接続している第 2 コンタクト部とを含む複数の第 2 導電膜とを備えている。1 つの第 2 導電膜の第 1 コンタクト部、第 2 コンタクト部の第 2 方向に隣接する位置には、他の第 2 導電膜の第 1 コンタクト部、第 2 コンタクト部が設けられていない。

明細書

発明の名称：半導体装置

技術分野

[0001] 本明細書に記載の技術は、半導体装置に関する。

背景技術

[0002] 半導体装置の耐圧を確保するために、半導体基板の周辺側の非セル領域にフィールドリミッティングリング（F L R）層等の耐圧保持構造が形成される。さらに、半導体装置の信頼性を確保するために、F L R層の表面側にフィールドプレートが形成される。日本国特許公開公報2009-38356号（特許文献1）に記載の半導体装置では、複数のF L R層の表面側に、複数の金属層と、複数のポリシリコン層とを有するフィールドプレートが形成されている。複数のF L R層は、セル領域の周囲を周回し、その長手方向と直交する方向に間隔を空けて配置されている。金属層とポリシリコン層は、複数のF L R層のそれぞれに対応して形成され、それぞれ対応するF L R層に沿うように配置されている。ポリシリコン層は、半導体基板の表面に形成された絶縁膜内に形成されている。金属層は、絶縁膜の表面に形成されるとともに、その一部が絶縁膜を貫通して半導体基板のF L R層に達している。また、金属層とポリシリコン層は、互いに接しており、電気的に接続されている。

先行技術文献

特許文献

[0003] 特許文献1：特開2009-38356号公報

発明の概要

発明が解決しようとする課題

[0004] 半導体装置を高耐圧化するために、隣接するF L R層の間隔を小さくすることが求められている。しかしながら、一般に、フィールドプレートはF L R層に対応して設けられるため、F L R層の間隔は、フィールドプレートを

設置可能な間隔に設定する必要がある。例えば、日本国特許公開公報2009-38356号に記載されているような厚い金属層を用いる場合には、金属層の微細化が困難であるために、内周側（セル領域に近い側）のFLR層の間隔を十分に広くする必要がある。

課題を解決するための手段

[0005] 本明細書が開示する半導体装置は、半導体素子が形成されたセル領域と、セル領域の周囲に設けられた非セル領域とを有する半導体基板と、非セル領域の表面に形成されたフィールドプレート部とを備えている。非セル領域は、第1導電型の基板層と、基板層の表面に形成されており、セル領域の周囲に沿った第1方向に伸びてセル領域を囲むとともに、第1方向に直交する第2方向に間隔を空けて配置されている複数の第2導電型のFLR層とを備えている。フィールドプレート部は、半導体基板の表面に形成された絶縁膜と、絶縁膜の内部にFLR層毎に形成されており、半導体基板を平面視したときに、対応するFLR層に沿って配置されている複数の第1導電膜と、隣接する少なくとも2つのFLR層のそれぞれに対応して形成されており、半導体基板を平面視したときに、対応するFLR層に沿ってその一部に断続的に配置されており、絶縁膜の表面に形成されている表面部と、表面部から伸びるとともに絶縁膜を貫通して第1導電膜に電気的に接続する第1コンタクト部と、表面部から伸びるとともに絶縁膜を貫通してFLR層に電気的に接続している第2コンタクト部とを含む複数の第2導電膜とを備えている。1つの第2導電膜の第1コンタクト部の第2方向に隣接する位置には、他の第2導電膜の第1コンタクト部が設けられていない。1つの第2導電膜の第2コンタクト部の第2方向に隣接する位置には、他の第2導電膜の第2コンタクト部が設けられていない。

[0006] 上記の半導体装置では、第2導電膜がFLR層に沿って断続的に配置されており、1つの第2導電膜の第1コンタクト部の第2方向に隣接する位置と第2コンタクト部の第2方向に隣接する位置には、他の第2導電膜の第1コンタクト部と第2コンタクト部のいずれもが設けられていない。第1コンタ

クト部と第2コンタクト部が第2方向に重ならないため、F L R層の間隔を狭くしても、第2導電膜の第2方向の幅を確保することができる。第2導電膜として微細化が困難な厚い金属膜等を用いた場合にも、内周側のF L R層の間隔を狭くして半導体装置を高耐圧化することができる。

- [0007] フィールドプレート部は、半導体基板を平面視したときに、対応する第2導電膜が形成されていないF L R層に沿って配置されており、絶縁膜の表面に形成されている表面部と、表面部から伸びるとともに絶縁膜を貫通してF L R層に電気的に接続している第3コンタクト部とを含む第3導電膜をさらに備えており、第3導電膜は、複数の第2導電膜よりも半導体基板の周辺側に設けられていてもよい。
- [0008] 第2導電膜の第1方向の端部は、半導体基板を平面視したときの角部を除く部分に設けられていることが好ましい。

図面の簡単な説明

- [0009] [図1]実施例1に係る半導体装置を概念的に示す平面図である。
- [図2]図1のⅠ-Ⅰ線断面図である。
- [図3]実施例1の第2導電膜の周辺を拡大して概念的に示す平面図である。
- [図4]図3のⅣ-Ⅳ線断面図である。
- [図5]図3のV-V線断面図である。
- [図6]図3のV-I-V線断面図である。
- [図7]変形例に係る半導体装置の第2導電膜の周辺の断面図である。
- [図8]変形例に係る半導体装置の第2導電膜の周辺の平面図である。
- [図9]図8のIX-IX線断面図である。
- [図10]変形例に係る半導体装置の第2導電膜の周辺の断面図である。
- [図11]変形例に係る半導体装置の第2導電膜の周辺の断面図である。
- [図12]変形例に係る半導体装置の第2導電膜の周辺の平面図である。
- [図13]変形例に係る半導体装置の第2導電膜の周辺の平面図である。
- [図14]変形例に係る半導体装置の平面図である。
- [図15]変形例に係る半導体装置の平面図である。

[図16]変形例に係る半導体装置の平面図である。

[図17]変形例に係る半導体装置の平面図である。

[図18]変形例に係る半導体装置の平面図である。

[図19]変形例に係る半導体装置の平面図である。

発明を実施するための形態

[0010] 本明細書が開示する半導体装置は、半導体素子が形成されたセル領域と、セル領域の周囲に設けられた非セル領域とを有する半導体基板と、非セル領域の表面に形成されたフィールドプレート部とを備えている。半導体装置は、さらに、セル領域の表面に形成された表面電極およびセル領域の裏面に形成された裏面電極を備えていてもよい。表面電極の材料としては、限定されないが、例えば、アルミニウム（Al）またはアルミニウムとシリコンの合金（AlSi）等を主成分とする金属膜を好適に用いることができる。裏面電極の材料としては、限定されないが、例えば、半導体基板側から順に、AlまたはAlSiと、チタン（Ti）と、ニッケル（Ni）と、金（Au）等のニッケル保護膜が積層された積層電極を好適に用いることができる。

[0011] 非セル領域は、第1導電型の基板層と、基板層の表面に形成されている複数の第2導電型のFLR層とを備えている。複数のFLR層は、セル領域の周囲に沿った第1方向に伸びてセル領域を囲むとともに、第1方向に直交する第2方向に間隔を空けて配置されている。非セル領域のうち、FLR層が形成されている領域は、いわゆる耐圧保持領域である。FLR層の第2導電型の不純物濃度は、 $1 \times 10^{12} \text{ cm}^{-2}$ 以上であることが好ましく、 $1 \times 10^4 \text{ cm}^{-2}$ 以上であることが特に好ましい。

[0012] フィールドプレート部は、絶縁膜と、複数の第1導電膜と、複数の第2導電膜とを備えている。フィールドプレート部は、非セル領域内に設けられた耐圧保持領域の表面に形成されていることが好ましい。絶縁膜は、半導体基板の表面に形成されている。

[0013] 第1導電膜は、絶縁膜の内部にFLR層毎に形成されており、半導体基板を平面視したときに、対応するFLR層に沿って配置されている。第1導電

膜の材料は、限定されないが、ポリシリコン、アモルファスシリコン、シリコン窒化物等のシリコン系の膜の他、アルミニウム、銀（A g）等の金属膜を好適に用いることができる。第1導電膜としてシリコン系の膜を用いる場合、一般に、厚い金属膜を用いるよりも微細化が可能である点において、好ましい。また、セル領域にIGBT等の絶縁ゲートを有する半導体素子が形成されている場合には、ゲート電極の材料（例えば、ポリシリコン）を第1導電膜の材料として用いれば、ゲートを形成する工程において第1導電膜を同時に形成できる点において、好ましい。第1導電膜の膜厚は、1 μm以下であることが好ましい。第1導電膜の膜厚が薄いほど、隣接する第1導電膜の間隔を狭くすることができ、可動イオンに対するシールド性が向上する。

[0014] 第2導電膜は、隣接する少なくとも2つのFLR層のそれぞれに対応して形成されており、半導体基板を平面視したときに、対応するFLR層に沿ってその一部に断続的に配置されている。それぞれの第2導電膜は、絶縁膜の表面に形成されている表面部と、表面部から伸びるとともに絶縁膜を貫通して第1導電膜に電気的に接続する第1コンタクト部と、表面部から伸びるとともに絶縁膜を貫通してFLR層に電気的に接続している第2コンタクト部とを含んでいる。第2導電膜によって、FLR層と第1導電膜は電気的に接続されている。第2導電膜の材料は、限定されないが、ポリシリコン、アモルファスシリコン、シリコン窒化物等のシリコン系の膜の他、アルミニウム、銀（A g）等の金属膜を好適に用いることができる。第2導電膜として表面電極に含まれる材料と同じ膜（例えばAlまたはAlSi）を用いる場合、表面電極を形成する工程において第2導電膜を同時に形成できる点において、好ましい。

[0015] さらに、1つの第2導電膜の第1コンタクト部の第2方向に隣接する位置には、他の第2導電膜の第1コンタクト部が設けられていない。1つの第2導電膜の第2コンタクト部の第2方向に隣接する位置には、他の第2導電膜の第2コンタクト部が設けられていない。なお、ここで、「1つの第2導電膜」の「隣接する位置」とは、1つのFLR層に沿って、その表面側に1つ

の第2導電膜が設けられている場合に、そのF L R層の第2方向の片側に位置する1つのF L R層または両側に位置する2つのF L R層の表面側の位置を意味する。第2方向に隣接するF L R層の表面側に形成されている第2導電膜は、それぞれの第1コンタクト部および第2コンタクト部が互いに第2方向に重なり合わないように配置されている。このため、1つの第2導電膜の第1コンタクト部および第2コンタクト部を第2方向に広くしても、他の第2導電膜の第1コンタクト部および第2コンタクト部と干渉しあうことがない。第1コンタクト部および第2コンタクト部の第2方向の幅を広くでき、ひいては第2導電膜の第2方向の幅を広くすることができる。特に、第2導電膜として微細化が比較的困難な厚い金属膜等を用いた場合にも、第2導電膜の第2方向の幅を狭くすることなくF L R層の間隔を狭くして半導体装置を高耐圧化することができる。第2導電膜として金属膜を用い、第1導電膜として微細加工が比較的容易なシリコン系の材料（例えばポリシリコン）を用いれば、半導体装置の製造工程を簡略化することと、可動イオンに対するシールド性を向上させることを両立できる。

[0016] 1つの第2導電膜の第2方向に隣接する位置には、他の第2導電膜が設けられていないようにしてもよい。また、第2導電膜の第1方向の端部が、第2方向に一部重複するようにしてもよい。この場合、第2導電膜は、第1方向の端部に向かうほど、第2方向の幅が狭くなっていることが好ましい。

[0017] 複数のF L R層の全ての表面に第2導電膜が形成されていなくてもよい。フィールドプレート部は、F L R層の表面に、半導体基板を平面視したときに、対応する第2導電膜が形成されていないF L R層に沿って配置されている第3導電膜を含んでいてもよい。第3導電膜は、絶縁膜の表面に形成されている表面部と、表面部から伸びるとともに絶縁膜を貫通してF L R層に電気的に接続している第3コンタクト部とを含んでいる。第3導電膜は、さらに、表面部から伸びるとともに絶縁膜を貫通して第1導電膜に電気的に接続している第4コンタクト部を含んでいてもよい。なお、第3コンタクト部が第4コンタクト部の機能を兼ねて、第1導電膜にも電気的に接続していても

よい。第3導電膜は、複数の第2導電膜よりも半導体基板の周辺側に設けられていることが好ましい。半導体装置の高耐圧化を図るには、半導体基板の中央に近いF L R層ほど、間隔を狭くする必要があり、半導体基板の周辺側のF L R層の間隔は、比較的広くすることができる。F L R層の間隔を広くしても半導体装置の耐圧に影響が小さい、半導体基板の周辺側の領域に、第3導電膜を配置することによって、より確実に半導体装置を高耐圧化することができる。第3導電膜の材料としては、第2導電膜の材料として上記に説明した材料を好適に用いることができる。

[0018] 第2導電膜の第1方向の端部は、半導体基板を平面視したときの角部を除く部分に設けられていることが好ましい。言い換えると、半導体基板の角部ではF L R層に沿って第2導電膜が形成されており、半導体基板の直線部に第2導電膜の端部が位置して、隣接する第2導電膜と互い違いに配置されていることが好ましい。半導体装置は、その角部に電界がより集中し易いため、第2導電膜が存在していることが好ましい。なお、半導体基板を平面視した場合の角部においては、F L R層は略円弧状に湾曲しており、直線部においては、F L R層は直線状になっている。同様に、F L R層に沿って形成される第1導電膜、第2導電膜および第3導電膜も、半導体基板を平面視した場合の角部においては略円弧状に湾曲しており、直線部においては、直線状になっている。

[0019] 本願に係る半導体装置のセル領域に形成される半導体素子は、特に限定されないが、例えば、IGBT、MOSFET、ダイオード等を挙げることができる。これらの半導体素子は、縦型であってもよく、横型であってもよい。さらに、半導体基板およびフィールドプレートの表面に、保護膜（例えば、ポリイミド膜、シリコン窒化物膜等）を備えていてもよい。

実施例 1

[0020] 図1、2に示すように、半導体装置10は、半導体基板100と、フィールドプレート部11と、表面電極110と、裏面電極112とを備えている。半導体基板100は、セル領域101と、非セル領域102とを備えてい

る。セル領域101は、半導体基板100の中央に位置し、2つの領域に分割されている。表面電極110は、半導体基板100のセル領域101の表面に形成されている。裏面電極112は、半導体基板100のセル領域101および非セル領域102の裏面に形成されている。表面電極110はAlSi電極であり、裏面電極112は、半導体基板100側から順にAlSi、Ti、Ni、Auが積層された積層電極である。

[0021] セル領域101には、詳細は図示していないが、IGBTが形成されている。セル領域101は、p型のコレクタ層131と、n型のドリフト層である基板層132と、p型のボディ層133と、エミッタ層（図示しない）とを備えている。基板層132は、不純物としてリン（P）を含むn型の半導体基板である。コレクタ層131および基板層132は、非セル領域102まで伸びている。半導体基板100の非セル領域102の表面側には、セル領域101を取り囲むように、ゲート配線103が形成されている。フィールドプレート部11は、ゲート配線103よりさらに半導体基板100の周辺側に形成されている。

[0022] 非セル領域102は、基板層132と、基板層132の表面に形成されているp型のp層134と、p型のFLR層135a～135dと、n型のn層136と、基板層132の裏面に形成されているコレクタ層131とを備えている。FLR層135a～135dは、基板層132の表面にボロン（B）をイオン注入することによって形成されたp型の半導体層であり、不純物であるボロンの濃度は、 $1 \times 10^{14} \text{ cm}^{-2}$ 以上である。p層134、FLR層135a～135dおよびn層136は、セル領域101に近い側からこの順に配置されており、それぞれセル領域101の周囲に沿った方向に伸びてセル領域を囲む一連の略四角形の層として形成されている。p層134は、セル領域101のボディ層133と接している。図1に示すように、FLR層135a～135dは、半導体基板100を平面視したときに、セル領域101の周囲を取り囲んでおり、半導体基板100の直線部において直線状であり、角部において円弧状である、一連の略四角形状を有している。

図1では図示を省略しているが、p層134とn層136もFLR層135a～135dと同様に、セル領域101の周囲を取り囲んでおり、半導体基板100の直線部において直線状であり、角部において円弧状である、略四角形状を有している。FLR層135a～135dの長手方向（図1に示す略四角形状のFLR層135a～135dの周方向であり、図2に示すx軸方向）を第1方向とし、第1方向に直交する方向（図1に示す一連の略四角形状のFLR層135a～135dの法線ベクトルの方向であり、図2に示すy軸の正方向または負方向）を第2方向とするとき、p層134、FLR層135a～135dおよびn層136は、第2方向に間隔を空けて配置されている。

[0023] フィールドプレート部11は、シリコン酸化物を材料とする絶縁膜142と、ポリシリコンを材料とする複数の第1導電膜140a～140dと、アルミニウムを材料とする、第2導電膜120a, 120bおよび第3導電膜120c, 120dとを備えている。絶縁膜142は、非セル領域102の表面に形成されている。

[0024] 第1導電膜140a～140dは、絶縁膜142の内部に形成されている。第1導電膜140a～140dは、第2方向に間隔を空けて配置されており、その間に存在する絶縁膜142によって互いに絶縁されている。第1導電膜140a～140dは、それぞれ対応するFLR層135a～135dに沿って配置されており、FLR層135a～135dと同様に、一連の略四角形状に形成されている。第1導電膜140a～140dの厚さは、1μm以下である。なお、絶縁膜142は、p層134の表面にも形成されており、その内部には、ポリシリコンを材料とする導電膜141aおよび141bが形成されている。導電膜141aおよび141bは、p層134に沿って、その表面側に配置されており、一連の略四角形状に形成されている。導電膜141aと、導電膜141bと、第1導電膜140aは、第2方向に間隔を空けて配置されており、その間に存在する第1絶縁膜142によって互いに絶縁されている。ゲート配線103は、p層134の表面側に位置して

おり、絶縁膜142の表面から導電膜141aに達する位置まで絶縁膜142を貫通して伸びている。導電膜104は、p層134の表面側に位置しており、p層134の周方向に沿って断続的に配置されている。導電膜104の裏面側において、導電膜141bには孔部（図示していない）が設けられている。導電膜104は、絶縁膜142の表面から絶縁膜142を貫通するとともに導電膜141bの孔部を通過してp層134に達する位置まで伸びているコンタクト部（図示していない）を有しており、これによってp層134と電気的に接続している。さらに、導電膜104は、絶縁膜142の表面から絶縁膜142を貫通して導電膜141bに達するコンタクト部（図示していない）を有しており、これによって、導電膜141bと電気的に接続している。なお、導電膜104は、図1に示すように断続的に形成してもよいし、一連の略四角形状に形成してもよい。また、フィールドプレート部11よりも半導体基板100の周辺側（図2に示すy軸の正方向）には、n層136に電気的に接続する電極114が形成されている。なお、絶縁膜142、第1導電膜140a～140d、n層136および電極114は、図1においては、図示を省略している。

[0025] 図3～6に示すように、FLR層135aに沿って形成された第1導電膜140aには、孔部143aが形成されており、孔部143aの表面側に第2導電膜120aが形成されている。平面視すると、第2導電膜120aの面積は孔部143aよりも大きい。第2導電膜120aの第2方向（図3に示すy軸方向）の幅は、第1導電膜140aの第2方向の幅よりも小さい方が好ましいが、大きくてもよい。

[0026] 第2導電膜120aは、表面部121aと、第1コンタクト部123aと、第2コンタクト部122aとを含んでいる。表面部121aは、絶縁膜142の表面に形成されている。第1コンタクト部123aは、表面部121aから伸びるとともに導電膜140aに達する位置まで絶縁膜142を貫通して、導電膜140aに電気的に接続している。第2コンタクト部122aは、表面部121aから伸びるとともに絶縁膜142を貫通してFLR層1

35aに電気的に接続している。図4、5に示すように、第2コンタクト部122aと第1導電膜140aは、絶縁膜142によって隔離されており、第1コンタクト部123aと第2コンタクト部122aは、絶縁膜142によって隔離されている。表面部121aと、第1コンタクト部123aと、第2コンタクト部122aは、同一材料によって一体に形成されており、第1コンタクト部123aと第2コンタクト部122aは、表面部121aを介して電気的に接続されている。なお、図示していないが、第1導電膜140bと、第2導電膜120bと、FLR層135bも、第1導電膜140aと、第2導電膜120aと、FLR層135aと同様に互いに接続している。

[0027] 第2導電膜120aの第2方向（この場合、図2等に示すy軸の正方向）に隣接する位置には、第2導電膜120bが形成されていない。言い換えると、第2導電膜120bの第2方向（この場合、図2等に示すy軸の負方向）に隣接する位置には、第2導電膜120aが形成されていない。従って、第2導電膜120aの第1コンタクト部123a、第2コンタクト部122aの第2方向に隣接する位置には、第2導電膜120bの第1コンタクト部123b、第2コンタクト部122bが設けられていない。また、第2導電膜120bの第1コンタクト部123b、第2コンタクト部122bの第2方向に隣接する位置には、第2導電膜120aの第1コンタクト部123a、第2コンタクト部122aが設けられていない。なお、導電膜104およびそのコンタクト部と、第2導電膜120aおよびそのコンタクト部（第1コンタクト部123aおよび第2コンタクト部122a）も、第2導電膜120a、120bおよびそのコンタクト部と同様の位置関係を有している。すなわち、導電膜104の第2方向に隣接する位置には、第2導電膜120aが形成されていない。また、導電膜104のコンタクト部の第2方向に隣接する位置には、第1コンタクト部123a、第2コンタクト部122aが設けられていない。

[0028] 図1、2に示すように、第3導電膜120c、120dは、半導体基板1

00を平面視したときに、それぞれFLR層135c, 135dに沿って配置されており、FLR層135a～135dと同様に、一連の略四角形状に形成されている。第2導電膜120a, 120bおよび第3導電膜120c, 120dは、それぞれy方向に間隔を空けて配置されている。第1導電膜140c, 140dには、第1導電膜140a, 140bと同様の孔部が設けられている。第3導電膜120c, 120dは、表面部121c, 121dと、それぞれFLR層135c, 135dに達する位置まで絶縁膜142を貫通するとともに第1導電膜140cの孔部、第1導電膜140dの孔部を通過して伸びる第3コンタクト部122c, 122dとを有している。第3導電膜120c, 120dは、第3コンタクト部122c, 122dを介して、それぞれFLR層135c, 135dと電気的に接続している。また、第3導電膜120c, 120dは、それぞれ表面部121c, 121dから伸びるとともに第1導電膜140c, 140dに達する位置まで絶縁膜142を貫通する第4コンタクト部（図示していない）を有しており、第4コンタクト部において、それぞれ第1導電膜140c, 140dと電気的に接続している。

[0029] 第1導電膜140a～140dおよび導電膜141a, 141bは、セル領域101に形成されているIGBTの絶縁ゲートのゲート電極（図示しない）と同じポリシリコンを材料としており、 $1 \times 10^{13} \text{ cm}^{-2}$ 以上の不純物イオンを含んでいる。第1導電膜140a～140dは、半導体装置10の製造工程において、IGBTのゲート電極を形成する工程で同時に形成される。第2導電膜120a, 120b、第3導電膜120c, 120dおよび電極114は、表面電極110と同じアルミニウムを材料としており、半導体装置10の製造工程において、表面電極110を形成する工程で同時に形成される。

[0030] 上記のとおり、半導体装置10では、第2導電膜120a, 120bは、それぞれ対応するFLR層135a, 135bに沿ってその表面の一部に断続的に配置されている。さらに、第2導電膜120aの第1コンタクト部1

23a、第2コンタクト部122aの第2方向に隣接する位置には、第2導電膜120bの第1コンタクト部123b、第2コンタクト部122bが設けられていない。また、第2導電膜120bの第1コンタクト部123b、第2コンタクト部122bの第2方向に隣接する位置には、第2導電膜120aの第1コンタクト部123a、第2コンタクト部122aが設けられていない。第2方向に隣接する第2導電膜120a、120bの第1コンタクト部123a、123bと第2コンタクト部122a、122bが第2方向に重ならないため、FLR層135a、135bの間隔を狭くしても、第2導電膜120a、120bとして、微細化が比較的困難な厚い金属膜等を用いた場合にも、FLR層135a、135bの間隔を狭くして半導体装置10を高耐圧化することができる。すなわち、表面電極110に含まれる材料を用いて第2導電膜120a、120bを形成することと、FLR層135a、135bの間隔を狭くすることを両立できるため、簡便な製造工程で、高耐圧の半導体装置を製造することができる。なお、実施例1では、導電膜104およびそのコンタクト部と、第2導電膜120aおよびそのコンタクト部も、第2導電膜120a、120bと同様の位置関係を有している。このため、同様に、p層134とFLR層135aとの間隔を狭くしても、導電膜104、第2導電膜120aの第2方向の幅を確保することができ、上記と同様の作用効果を得ることができる。

[0031] (変形例)

第1導電膜、第2導電膜等の形態は、実施例1で説明した形態に限定されない。例えば、図7に示すような、表面部221a、第1コンタクト部223aおよび第2コンタクト部222aを有する第2導電膜220aであってもよい。第2導電膜220aでは、第1コンタクト部223aと第2コンタクト部222aとの間には、絶縁膜242が存在しておらず、第1コンタクト部223aと第2コンタクト部222aが互いに接している。また、図8、9に示すように、第1導電膜340aは、第2導電膜120aの下方にお

いて、矩形状の切欠き部分343aを有しており、切欠き部分343aに第2導電膜120aの第2コンタクト部122aが位置していてもよい。

[0032] また、図10に示すような、表面部421、第1コンタクト部423および第2コンタクト部422を有する第2導電膜420であってもよい。第2導電膜420では、第1コンタクト部423と第2コンタクト部422が第2方向に配置されており、第1コンタクト部423と第2コンタクト部422は、絶縁膜142によって隔離されている。さらに、図11に示すような、表面部521、第1コンタクト部523および第2コンタクト部522を有する第2導電膜520であってもよい。第2導電膜520では、第1コンタクト部523と第2コンタクト部522が第2方向に配置されるとともに、第2方向に互いに接している。また、複数の第2導電膜において、表面部、第1コンタクト部および第2コンタクト部の形態がそれぞれ相違していてもよい。

[0033] また、第2方向に隣接する複数の第2導電膜の第1コンタクト部と第2コンタクト部が第2方向に重ならないようにすれば、図12、13に示すように、1つの第2導電膜の第2方向に隣接する位置に、他の第2導電膜が形成されてもよい。例えば、図12に示すような第2導電膜420a、420bであってもよい。第2導電膜420aの表面部421aのx方向の端部と、第2導電膜420bの表面部421bのx方向の端部は、第2方向に重なっている。すなわち、第2導電膜420aの第2方向に隣接する位置に第2導電膜420bの一部が位置している。表面部421a、421bの第1方向の端部は、半円形状になっており、端部側ほど第2方向の幅が狭くなっている。第1コンタクト部423aと第2コンタクト部422a、第1コンタクト部423bと第2コンタクト部422bは、図10と同様に、それぞれ互いに第2方向に配置されており、第2導電膜420aと第2導電膜420bの重なっていない領域にそれぞれ形成されている。従って、第1コンタクト部423aの第2方向に隣接する位置には第1コンタクト部423bは形成されておらず、第2コンタクト部422aの第2方向に隣接する位置に

は第2コンタクト部422bは形成されていない。

[0034] 同様に、図13に示すような第2導電膜420f, 420gであってよい。第2導電膜420fの表面部421fのx方向の端部と第2導電膜420gの表面部421gのx方向の端部が第2方向に重なっており、第2導電膜420fの第2方向に隣接する位置に第2導電膜420gの一部が位置している。表面部421f, 421gの第1方向の端部は、中央部よりも第2方向の幅が狭くなっている。第1コンタクト部423fと第2コンタクト部422f、第1コンタクト部423gと第2コンタクト部422gは、図10と同様に、それぞれ互いに第2方向に配置されており、第2導電膜420fと第2導電膜420gの重なっていない領域にそれぞれ形成されている。従って、第1コンタクト部423fの第2方向に隣接する位置には第1コンタクト部423gは形成されておらず、第2コンタクト部422fの第2方向に隣接する位置には第2コンタクト部422gは形成されていない。

[0035] また、第2導電膜の配置は、図1等に示すものに限定されない。例えば、図14, 15に示すように、第3導電膜を有しておらず、第2導電膜620a～620dを有するフローティング部11a備えている半導体装置10aであってもよく、または、第2導電膜621a～621dを有するフローティング部11bを備えている半導体装置10bであってもよい。また、第2導電膜620b, 620d, 621b, 621dのように、少なくともその一部が半導体基板100を平面視したときの角部に配置されていてもよい。同様に、図1に示す導電膜104についても、これに替えて、少なくともその一部が半導体基板100を平面視したときの角部に配置されている導電膜104a, 104bを用いてもよい。また、第2導電膜の第2方向の長さは特に限定されず、例えば、図15に示すように、FLR層の周の1/4程度以上の長さの第2導電膜621a～621dであってもよい。なお、図1に示す導電膜104についても、これに替えて、p層134の周の1/4程度以上の長さの導電膜104bを用いてもよい。このような構成にすると、第2導電膜の第1方向の端部の数が減るため、可動イオンが第2導電膜を避け

て直線的に第2方向に移動する確率を減らすことができる。なお、第2導電膜の第1方向の長さは、表面電極の周辺側の端部（図2に示す端部110a）とフローティング層よりも半導体基板の周辺側に設けられたn層の表面の電極（図2に示す端部114a）との距離D1以上であることが好ましく、表面電極の周辺側の端部からフローティング層が形成されている側に位置する最も近い半導体基板の端部までの距離D2以上であることがより好ましい。第2導電膜の第1方向の長さが長いほど、可動イオンが隣接する第2導電膜に到達するために多くの距離を移動することとなる。第2導電膜の第1方向の長さが距離D1以上であれば、可動イオンが1つの第2導電膜から移動して、その隣接する第2導電膜に到達する確率を50%以下にすることができる。半導体装置10a, 10bに示すように、第2導電膜の第1方向の端部が半導体基板10の角部に位置しないように、第2導電膜を配置することが好ましい。

[0036] また、図16に示すように、FLR層の周の1/4程度以上の長さの第2導電膜622a, 622bと、第3導電膜622c, 622dとを有するフローティング部11cを備えた半導体装置10cであってもよい。第3導電膜622c, 622dは、それぞれ、図1に示す第3導電膜120c, 120dと同様であり、第2導電膜622a, 622bおよび導電膜104cは、それぞれ、図15に示す第2導電膜621a, 621bおよび導電膜104bと同様であるため、説明を省略する。また、図17に示すように、半導体基板100の最も周辺側のFLR層の上部にのみ第3導電膜623dが形成されており、中央側には第2導電膜623a～623cが形成されているフローティング部11dを備えている半導体装置10dであってもよい。また、第2導電膜623a～623cのように、第2導電膜の間隔が一定でなくともよく、第2方向に隣接する複数のFLR層135a～135dの表面側に、第2導電膜623a～623cのいずれも形成されていない領域があるてもよい。同様に、図1に示す導電膜104についても、これに替えて、一定ではない間隔で配置された導電膜104dを用いてもよい。また、半導

体装置 10, 10c, 10d のように、第 3 導電膜を設ける場合には、第 2 導電膜よりも半導体基板 10 の周辺側に設けることが好ましい。

[0037] さらに、表面電極およびゲート配線の形態は、実施例 1 で説明した形態に限定されない。例えば、図 18 に示すように、半導体基板 100 の表面において一部接続された 1 つの表面電極 610 と、この周囲を取り囲むゲート配線 603 を備えた半導体装置 10e であってもよい。さらに、図 19 に示す半導体装置 10f のように、図 1 に示す導電膜 104 に替えて、導電膜 104f を備えており、表面電極 710 が導電膜 104f に接するまで伸びており、表面電極 710 と導電膜 104f が電気的に接続されていてもよい。なお、導電膜 104f は、配線によって表面電極 710 と接続し易いように、表面電極 710 との接続部の近傍において導電膜 104 の配置を一部変更したものである。また、第 2 導電膜 720a, 720b は、導電膜 104f の配置に応じて、表面電極 710 と導電膜 104f との接続部の近傍において、第 2 導電膜 120a, 120b の配置を一部変更したものである。ゲート配線 703 は、表面電極 710 の周囲を取り囲むように形成されている。なお、図 7～図 19 の説明においては、実施例 1 に示す半導体装置 10 と同様の形態については説明を省略している。また、図示していないが、導電膜 104a 等および第 2 導電膜 620a 等の位置の変更に合わせて、これらのコンタクト部の位置、および、その裏面側の第 1 導電膜等の孔部の位置も変更されている。

[0038] 以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。

[0039] 本明細書または図面に説明した技術要素は、単独あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

請求の範囲


[請求項1] 半導体素子が形成されたセル領域と、セル領域の周囲に設けられた非セル領域とを有する半導体基板と、
非セル領域の表面に形成されたフィールドプレート部とを備えた半導体装置であって、
非セル領域は、
第1導電型の基板層と、
基板層の表面に形成されており、セル領域の周囲に沿った第1方向に伸びてセル領域を囲むとともに、第1方向に直交する第2方向に間隔を空けて配置されている複数の第2導電型のF L R層とを備えており、
フィールドプレート部は、
半導体基板の表面に形成された絶縁膜と、
絶縁膜の内部にF L R層毎に形成されており、半導体基板を平面視したときに、対応するF L R層に沿って配置されている複数の第1導電膜と、
隣接する少なくとも2つのF L R層のそれぞれに対応して形成されており、半導体基板を平面視したときに、対応するF L R層に沿ってその一部に断続的に配置されており、絶縁膜の表面に形成されている表面部と、表面部から伸びるとともに絶縁膜を貫通して第1導電膜に電気的に接続する第1コンタクト部と、表面部から伸びるとともに絶縁膜を貫通してF L R層に電気的に接続している第2コンタクト部とを含む複数の第2導電膜とを備えており、
1つの第2導電膜の第1コンタクト部の第2方向に隣接する位置には、他の第2導電膜の第1コンタクト部が設けられておらず、
1つの第2導電膜の第2コンタクト部の第2方向に隣接する位置には、他の第2導電膜の第2コンタクト部が設けられていない、半導体装置。

[請求項2] フィールドプレート部は、半導体基板を平面視したときに、対応する第2導電膜が形成されていないFLR層に沿って配置されており、絶縁膜の表面に形成されている表面部と、表面部から伸びるとともに絶縁膜を貫通してFLR層に電気的に接続している第3コンタクト部とを含む第3導電膜をさらに備えており、


第3導電膜は、複数の第2導電膜よりも半導体基板の周辺側に設けられている、請求項1に記載の半導体装置。

[請求項3] 第2導電膜の第1方向の端部は、半導体基板を平面視したときの角部を除く部分に設けられている、請求項1または2に記載の半導体装置。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]




[図12]




[図13]




[図14]




[図15]

10b


[図16]



[図17]




[図18]



[図19]

10f



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2012/057328

A. CLASSIFICATION OF SUBJECT MATTER

H01L29/06(2006.01)i, H01L29/78(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L29/06, H01L29/78

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2012
Kokai Jitsuyo Shinan Koho	1971-2012	Toroku Jitsuyo Shinan Koho	1994-2012

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2011-171552 A (Fuji Electric Co., Ltd.), 01 September 2011 (01.09.2011), entire text; all drawings & CN 102163621 A	1-3
A	JP 2010-219224 A (Toshiba Corp.), 30 September 2010 (30.09.2010), entire text; all drawings & US 2010/0230745 A1	1-3
A	JP 2010-267655 A (Mitsubishi Electric Corp.), 25 November 2010 (25.11.2010), entire text; all drawings & US 2010/0289110 A1 & DE 102010011112 A & CN 101887884 A & KR 10-2010-0122437 A	1-3

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
24 April, 2012 (24.04.12)

Date of mailing of the international search report
15 May, 2012 (15.05.12)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2012/057328

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2008-193043 A (Fuji Electric Device Technology Co., Ltd.), 21 August 2008 (21.08.2008), entire text; all drawings & US 2008/0169526 A1 & CN 101221980 A	1-3
A	JP 2011-129622 A (Mitsubishi Electric Corp.), 30 June 2011 (30.06.2011), entire text; all drawings & US 2011/0140165 A1 & DE 102010043567 A & CN 102104039 A	1-3

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H01L29/06 (2006.01)i, H01L29/78 (2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H01L29/06, H01L29/78

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2012年
日本国実用新案登録公報	1996-2012年
日本国登録実用新案公報	1994-2012年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2011-171552 A (富士電機株式会社) 2011.09.01, 全文, 全図 & CN 102163621 A	1-3
A	JP 2010-219224 A (株式会社東芝) 2010.09.30, 全文, 全図 & US 2010/0230745 A1	1-3
A	JP 2010-267655 A (三菱電機株式会社) 2010.11.25, 全文, 全図 & US 2010/0289110 A1 & DE 102010011112 A & CN 101887884 A & KR 10-2010-0122437 A	1-3

 C欄の続きにも文献が列挙されている。 パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示すもの
- 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日 24. 04. 2012	国際調査報告の発送日 15. 05. 2012
国際調査機関の名称及びあて先 日本国特許庁（ISA/JP） 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許序審査官（権限のある職員） 柴山 将隆 電話番号 03-3581-1101 内線 3516

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2008-193043 A (富士電機デバイステクノロジー株式会社) 2008.08.21, 全文, 全図 & US 2008/0169526 A1 & CN 101221980 A	1-3
A	JP 2011-129622 A (三菱電機株式会社) 2011.06.30, 全文, 全図 & US 2011/0140165 A1 & DE 102010043567 A & CN 102104039 A	1-3