



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I401663B1

(45)公告日：中華民國 102 (2013) 年 07 月 11 日

(21)申請案號：098108241

(22)申請日：中華民國 98 (2009) 年 03 月 13 日

(51)Int. Cl. : G09G3/36 (2006.01)

(71)申請人：友達光電股份有限公司 (中華民國) AU OPTRONICS CORP. (TW)

新竹市新竹科學工業園區力行二路 1 號

(72)發明人：廖一遂 LIAO, YI SUEI (TW)；陳建良 CHEN, CHIEN LIANG (TW)；蔡明諺 TSAI, MING YEN (TW)

(74)代理人：戴俊彥；吳豐任

(56)參考文獻：

TW 514926

TW 516012

CN 101201518A

JP 7-175083A

JP 2007-241027A

JP 2008-262071A

審查人員：蔡耀萱

申請專利範圍項數：20 項 圖式數：9 共 0 頁

(54)名稱


具雙向穩壓功能之液晶顯示裝置

DISPLAY DEVICE WITH BI-DIRECTIONAL VOLTAGE STABILIZERS

(57)摘要

液晶顯示裝置包含複數條閘極線，以及複數級移位暫存單元以分別驅動相對應之閘極線。每一移位暫存單元包含一第一和一第二電路。第一電路設於相對應閘極線之第一側，包含一脈波產生電路和一具有第一通道寬長比之第一電晶體。脈波產生電路可依據一節點之電位來產生一驅動訊號，而第一電晶體可維持節點之電位。第二電路設於相對應閘極線之第二側，包含一具有第二通道寬長比之第二電晶體，可從相對應閘極線之第二側來維持驅動訊號之電位。第一通道寬長比之值小於該第二通道寬長比之值，且第一電路之面積大於該第二電路之面積。

An LCD device includes a plurality of gate lines and a plurality of shift register units for driving corresponding gate lines. Each shift register unit includes a first circuit and a second circuit. The first circuit, disposed at a first side of a corresponding gate line, includes a pulse generator and a first transistor having a first W/L ratio. The pulse generator provides a driving signal based on the voltage obtained at a node, while the first transistor can maintain the voltage level of the node. The second circuit, disposed at a second side of the corresponding gate line, includes a second transistor having a second W/L ratio. The second transistor can maintain the voltage level of the driving signal from the second side of the corresponding gate line. The first W/L ratio is smaller than the second W/L ratio, and the first circuit occupies larger space than the second circuit.



第5圖

- 200 . . . 液晶顯示裝置
- 210、220 . . . 驅動電路
- 240 . . . 時脈產生器
- 250 . . . 電源產生器
- 280 . . . 顯示區
- 290 . . . 非顯示區
- VSS、VDD1、VDD2 . . . 電壓
- GL(n)、GL(1)~GL(N) . . . 閘極線
- VST、CLKn、CLK1~CLKm . . . 訊號
- PG(n)、PG(1)~PG(N) . . . 脈波產生電路
- GS(n)、GS(1)~GS(N) . . . 閘極驅動訊號
- LLSL(n)、LLSL(1)~LLSL(N)、LLSR(n)、LLSR(1)~LLSR(N) . . . 低階穩定電路
- SR(n)、SR(1)~SR(N) . . . 移位暫存單元
- L(1)~L(N)、R(1)~R(N) . . . 端點

公告本

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號：98108241

※申請日：98.03.13 ※IPC分類：G09G 3/36 (2006.01)

一、發明名稱：(中文/英文)

具雙向穩壓功能之液晶顯示裝置/DISPLAY DEVICE WITH
BI-DIRECTIONAL VOLTAGE STABILIZERS

二、中文發明摘要：

液晶顯示裝置包含複數條閘極線，以及複數級移位暫存單元以分別驅動相對應之閘極線。每一移位暫存單元包含一第一和一第二電路。第一電路設於相對應閘極線之第一側，包含一脈波產生電路和一具有第一通道寬長比之第一電晶體。脈波產生電路可依據一節點之電位來產生一驅動訊號，而第一電晶體可維持節點之電位。第二電路設於相對應閘極線之第二側，包含一具有第二通道寬長比之第二電晶體，可從相對應閘極線之第二側來維持驅動訊號之電位。第一通道寬長比之值小於該第二通道寬長比之值，且第一電路之面積大於該第二電路之面積。

三、英文發明摘要：

An LCD device includes a plurality of gate lines and a plurality of shift register units for driving corresponding gate lines. Each shift register unit includes a first circuit and a second circuit. The first circuit, disposed at a first side of a corresponding gate line, includes a pulse generator and a first transistor having a first W/L ratio. The pulse

generator provides a driving signal based on the voltage obtained at a node, while the first transistor can maintain the voltage level of the node. The second circuit, disposed at a second side of the corresponding gate line, includes a second transistor having a second W/L ratio. The second transistor can maintain the voltage level of the driving signal from the second side of the corresponding gate line. The first W/L ratio is smaller than the second W/L ratio, and the first circuit occupies larger space than the second circuit.

四、指定代表圖：

(一)本案指定代表圖為：第 (5) 圖。

(二)本代表圖之元件符號簡單說明：

200	液晶顯示裝置	210、220	驅動電路
240	時脈產生器	250	電源產生器
280	顯示區	290	非顯示區
VSS、VDD1、VDD2			電壓
GL(n)、GL(1)~GL(N)			閘極線
VST、CLKn、CLK1~CLKm			訊號
PG(n)、PG(1)~PG(N)			脈波產生電路
GS(n)、GS(1)~GS(N)			閘極驅動訊號
LLSL(n)、LLSL(1)~LLSL(N)、			
LLSR(n)、LLSR(1)~LLSR(N)			低階穩定電路
SR(n)、SR(1)~SR(N)			移位暫存單元
L(1)~L(N)、R(1)~R(N)			端點

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無

六、發明說明：

【發明所屬之技術領域】

本發明相關於一種液晶顯示裝置，尤指一種具雙向穩壓功能之液晶顯示裝置。

【先前技術】

液晶顯示器(liquid crystal display, LCD)具有低輻射、體積小及低耗能等優點，已逐漸取代傳統的陰極射線管顯示器(cathode ray tube display, CRT)，被廣泛地應用在筆記型電腦、個人數位助理(personal digital assistant, PDA)、平面電視，或行動電話等資訊產品上。傳統液晶顯示器之運作方式是利用外部驅動晶片來驅動面板上的畫素以顯示影像，但為了減少元件數目並降低製造成本，近年來逐漸發展成將驅動電路結構直接製作於顯示面板上，例如將閘極驅動電路(gate driver)整合於液晶面板(gate on array, GOA)之技術。

請參考第 1 圖，第 1 圖為先前技術中一液晶顯示裝置 100 之上視圖。液晶顯示裝置 100 使用 GOA 技術來製作，包含一顯示區 180 和一非顯示區 190。非顯示區 190 內設有一移位暫存器(shift register) 110、一源極驅動器(source driver) 130、一時脈產生器 140 和一電源產生器 150，可驅動顯示區 180 內之畫素(未顯示)以顯示影像。

請參考第 2 圖，第 2 圖為液晶顯示裝置 100 之簡化方塊示意圖。第 2 圖僅顯示了液晶顯示裝置 100 之部分結構，包含設置於顯示區 180 內之複數條閘極線 $GL(1) \sim GL(N)$ ，以及設置於非顯示區 190 內之移位暫存器 110、時脈產生器 140 和電源產生器 150。時脈產生器 140 可提供移位暫存器 110 運作所需之起始脈衝訊號 VST 和時脈訊號 $CLK1 \sim CLKm$ ，而電源產生器 150 可提供移位暫存器 110 運作所需之操作電壓 VSS。移位暫存器 110 包含有複數級串接之移位暫存單元 $SR(1) \sim SR(N)$ ，其輸出端分別耦接於相對應閘極線 $GL(1) \sim GL(N)$ 之第一端 $L(1) \sim L(N)$ ，且分別包含脈波產生電路 $PG(1) \sim PG(N)$ 和低階穩定器 (low level stabilizer) $LLS(1) \sim LLS(N)$ 。因此，依據時脈訊號 $CLK1 \sim CLKN$ 和起始脈衝訊號 VST，移位暫存器 110 可分別透過移位暫存單元 $SR(1) \sim SR(N)$ 依序輸出閘極驅動訊號 $GS(1) \sim GS(N)$ 至相對應之閘極線 $GL(1) \sim GL(N)$ 。

請參考第 3 圖，第 3 圖為先前技術之複數級移位暫存單元 $SR(1) \sim SR(N)$ 中一第 n 級移位暫存單元 $SR(n)$ 之示意圖 (n 為介於 1 和 N 之間的整數)。移位暫存單元 $SR(n)$ 包含一脈波產生電路 $PG(n)$ 和一低階穩定電路 $LLS(n)$ 。移位暫存單元 $SR(n)$ 之輸入端耦接於前一級移位暫存單元 $SR(n-1)$ 之輸出端，而移位暫存單元 $SR(n)$ 之輸出端耦

接於閘極線 $GL(n)$ 之第一端 $L(n)$ 。

脈波產生電路 $PG(n)$ 包含電晶體開關 $T1$ 、 $T2$ 、 $T9$ 和 $T10$ ，可依據前一級移位暫存單元 $SR(n-1)$ 傳來之閘極驅動訊號 $GS(n-1)$ 和時脈訊號 $CLKn$ 來產生閘極驅動訊號 $GS(n)$ 。低階穩定電路 $LLS(n)$ 包含電晶體開關 $T3$ 、 $T4$ 和 $T11\sim T14$ 。電晶體開關 $T11\sim T14$ 形成一下拉控制電路 11，可依據時脈訊號 $CLKn$ 和端點 $Q(n)$ 的電位來輸出控制訊號至電晶體開關 $T3$ 和 $T4$ 之閘極，使得電晶體開關 $T3$ 能依據其閘極之電位來控制端點 $Q(n)$ 和電壓源 VSS 之間的訊號導通路徑，而電晶體開關 $T4$ 能依據其閘極之電位來控制閘極線 $GL(n)$ 第一端 $L(n)$ 和低電壓 VSS 之間的訊號導通路徑。

如第 1 圖所示，先前技術移位暫存單元 $SR(n)$ 之脈波產生電路 $PG(n)$ 和低階穩定電路 $LLS(n)$ 在非顯示區 190 內之設置位置係在顯示區 180 之同一側。在移位暫存單元 $SR(n)$ 之輸出週期內，先前技術之液晶顯示裝置 100 透過脈波產生電路 $PG(n)$ 由閘極線 $GL(n)$ 之第一端 $L(n)$ 輸入閘極驅動訊號 $GS(n)$ ；在移位暫存單元 $SR(n)$ 之輸出週期外的其它時間內，先前技術之液晶顯示裝置 100 透過低階穩定電路 $LLS(n)$ 之電晶體開關 $T3$ 和 $T4$ 在閘極線 $GL(n)$ 之第一端 $L(n)$ 提供單向穩壓。閘極線 $GL(n)$ 第一端 $L(n)$ 之穩壓係透

過導通電晶體開關 T3 以將端點 Q (n) 拉至低電位 VSS，進而關閉電晶體開關 T2，確保在非輸出週期時閘極線 GL(n) 第一端 L(n) 之電位不會被時脈訊號 CLK_n 所影響；同時，透過導通電晶體開關 T4 以將閘極線 GL(n) 第一端之 L(n) 拉至低電位 VSS，亦即從訊號輸入側來將閘極驅動訊號 GS(n) 維持在低電位。

在液晶顯示器的驅動電路中，一般會依據對驅動能力的要求來決定電晶體開關之通道寬長比 (channel width/length ratio)。電晶體開關之通道寬長比越大，其驅動能力越強，但體積也會隨之增加。由於下拉控制電路 11 是用來提供電晶體開關 T3 之控制訊號，不需要很大的驅動能力，因此一般會使用小通道寬長比之電晶體開關 T11~T14，並不會佔據太大電路空間。因此，若要進行液晶顯示器之微型化或縮減邊框，一般僅會考量電晶體開關 T1~T4 之通道寬長比 $W/L_1 \sim W/L_4$ 對面板面積的主要影響。

在先前技術之液晶顯示裝置 100 中，脈波產生電路 PG (n) 透過電晶體開關 T1 來接收輸入訊號，而透過電晶體開關 T2 來輸出閘極驅動訊號 GS (n) 以驅動閘極線 GL (n)，因此電晶體開關 T2 對驅動能力的要求遠高於電晶體開關 T1。低階穩定電路 LLS (n) 透過電晶體開關 T3 來維持端點 Q (n) 之電位，而透過電晶體開關 T4 來維持整體輸出的電

位，因此電晶體開關 T4 對驅動能力的要求遠高於電晶體開關 T3。在一般設計中， W/L_1 之值約為 300， W/L_2 之值約為 2000， W/L_3 之值約為 40，而 W/L_4 之值約為 300。

如第 1 圖所示，無論是否設置驅動電路，在液晶顯示裝置位於顯示區周圍之非顯示區內皆需包含閒置空間。先前技術之液晶顯示裝置 100 採用單向驅動和單向穩壓的架構，將移位暫存單元 SR (n) 之脈波產生電路 PG (n) 和低階穩定電路 LLS (n) 皆設置於非顯示區 190 內位於顯示區 180 同一側之閒置空間內。由於電晶體開關 T1~T4 需要足夠的電路佈局空間，因此無法有效地縮減液晶顯示裝置 100 之邊框。

【發明內容】

本發明提供一種具雙向穩壓功能之液晶顯示裝置，包含一顯示區域，其上設有複數條互相平行之閘極線；一非顯示區域，包含一第一區域和一第二區域，其中該第一和第二區域分別位於該顯示區域之兩對向側；一移位暫存器，包含複數級串接之移位暫存單元，其中該複數級移位暫存單元中之一移位暫存單元係用來驅動該複數條閘極線中一相對應之閘極線。該移位暫存單元包含一第一電路，設於該第一區域內且包含一脈波產生電路，用來依據一輸入訊號產生一驅動訊號，該脈波產生電路包含一輸入端，用來接收該輸入訊號；一輸出端，耦接於該相對應閘極線之第一端，用來輸出該驅動訊號；

及一節點；一具有第一通道寬長比之第一電晶體，包含一第一端，耦接於該節點；一第二端，用來接收一第一電壓；及一控制端，用來接收一第一控制訊號；及一第二電路，設於該第二區域內且包含一具有第二通道寬長比之第二電晶體，包含一第一端，耦接於該相對應閘極線之第二端；一第二端，用來接收一第二電壓；及一控制端，用來接收一第二控制訊號；其中該第一通道寬長比之值小於該第二通道寬長比之值，且該第一電路之面積大於該第二電路之面積。

本發明另提供一種具雙向穩壓功能之移位暫存器，包含複數級串接之移位暫存單元以分別驅動複數個負載，其中該複數級移位暫存單元中之一移位暫存單元包含一第一電路，包含一脈波產生電路，用來依據一輸入訊號產生一驅動訊號，該脈波產生電路包含一輸入端，用來接收該輸入訊號；一輸出端，耦接於該複數個負載中一相對應負載之第一端，用來輸出該驅動訊號；及一節點；一具有第一通道寬長比之第一電晶體，用來依據一第一控制訊號來維持該節點之電位，該第一電晶體包含：一第一端，耦接於該節點；一第二端，用來接收一第一電壓；及一控制端，用來接收該第一控制訊號；及一第二電路，包含一具有第二通道寬長比之第二電晶體，用來依據一第二控制訊號來維持該相對應負載第二端之電位，該第二電晶體包含一第一端，耦接於該相對應負載之第二端；一第二端，用來接收一第二電壓；及一控制端，用來接收該第二控制訊號；其中該第一通道寬長比之

值小於該第二通道寬長比之值，且該第一電路之面積大於該第二電路之面積。

【實施方式】

請參考第 4 圖，第 4 圖為本發明中一液晶顯示裝置 200 之上視圖。液晶顯示裝置 200 的驅動電路係使用 GOA 技術來製作，包含一顯示區 280 和一非顯示區 290。非顯示區 290 內設有一第一驅動電路 210、一第二驅動電路 220、一源極驅動器 230、一時脈產生器 240 和一電源產生器 250。第一驅動電路 210 和 220 之設置位置分別位於顯示區 280 之兩對向側，可驅動顯示區 280 內之畫素（未顯示）以顯示影像。

請參考第 5 圖，第 5 圖為本發明液晶顯示裝置 200 之簡化方塊示意圖。第 5 圖僅顯示了液晶顯示裝置 200 之部分結構，包含設置於顯示區 280 內之複數條閘極線 $GL(1) \sim GL(N)$ ，以及設置於非顯示區 290 內之第一驅動電路 210、第二驅動電路 220、時脈產生器 240 和電源產生器 250。時脈產生器 240 可提供第一驅動電路 210 和第二驅動電路 220 運作所需之起始脈衝訊號 VST 及時脈訊號 $CLK1 \sim CLKm$ (m 為不大於 N 之整數)，而電源產生器 250 可提供第一驅動電路 210 和第二驅動電路 220 運作所需之操作電壓例如 VSS、VDD1 或 VDD2。第一驅動電路 210 包含複數級串接之移位暫存單元 $SR(1) \sim SR(N)$ ，其輸出端分別耦接於相對應

閘極線 $GL(1) \sim GL(N)$ 之第一端 $L(1) \sim L(N)$ ，且分別包含脈波產生電路 $PG(1) \sim PG(N)$ 和低階穩定器電路 $LLSL(1) \sim LLSL(N)$ 。第二驅動電路 220 包含有複數級低階穩定器電路 $LLSR(1) \sim LLSR(N)$ ，分別耦接於相對應閘極線 $GL(1) \sim GL(N)$ 之第二端 $R(1) \sim R(N)$ 。

請參考第 6 圖，第 6 圖為本發明第一實施例中對應於液晶顯示裝置 200 之第 n 級閘極輸出之示意圖，顯示了第一驅動電路 210 之移位暫存單元 $SR(1) \sim SR(N)$ 中一第 n 級移位暫存單元 $SR(n)$ 、第二驅動電路 220 之低階穩定器電路中一第 n 級低階穩定器電路 $LLSR(n)$ ，以及閘極線 $GL(n)$ ，其中 n 為介於 1 和 N 之間的整數。本發明第一實施例之移位暫存單元 $SR(n)$ 包含一脈波產生電路 $PG(n)$ 和一低階穩定電路 $LLSL(n)$ 。移位暫存單元 $SR(n)$ 之輸入端耦接於前一級移位暫存單元 $SR(n-1)$ 之輸出端，而移位暫存單元 $SR(n)$ 之輸出端耦接於閘極線 $GL(n)$ 之第一端 $L(n)$ 。

脈波產生電路 $PG(n)$ 包含電晶體開關 $T1$ 、 $T2$ 、 $T9$ 和 $T10$ ，可依據前一級移位暫存單元 $SR(n-1)$ 傳來之閘極驅動訊號 $GS(n-1)$ 和時脈訊號 $CLKn$ 來產生閘極驅動訊號 $GS(n)$ 。低階穩定電路 $LLSL(n)$ 包含電晶體開關 $T3$ 和 $T11 \sim T14$ 。電晶體開關 $T11 \sim T14$ 形成一下拉控制電路 11，可依據時脈訊號 $CLKn$ 和端點 $Q(n)$ 的電位來輸出控制訊號

至電晶體開關 T3 之閘極，使得電晶體開關 T3 能依據其閘極之電位來控制端點 Q (n) 和低電位 VSS 之間的訊號導通路徑。低階穩定電路 LLSR (n) 包含電晶體開關 T4 和 T21~T24。電晶體開關 T21~T24 形成一下拉控制電路 21，可依據時脈訊號 CLK_n 和閘極線 GL(n) 第二端 R(n) 之電位來輸出控制訊號至電晶體開關 T4 之閘極，使得電晶體開關 T4 能依據其閘極之電位來控制閘極線 GL(n) 第二端 R(n) 和低電位 VSS 之間的訊號導通路徑。

如第 4 圖和第 6 圖所示，本發明之第一驅動電路 210 和第二驅動電路 220 在非顯示區 290 內之設置位置係位於顯示區 280 之兩對向側。在移位暫存單元 SR(n) 之輸出週期內，本發明第一實施例透過脈波產生電路 PG(n) 由閘極線 GL(n) 之第一端 L(n) 輸入閘極驅動訊號 GS(n)；在移位暫存單元 SR(n) 之輸出週期外的其它時間內，本發明第一實施例透過第一驅動電路 210 之電晶體開關 T3 和第二驅動電路 220 之電晶體開關 T4 從閘極線兩側提供雙向穩壓。閘極線 GL(n) 第一端 L(n) 之穩壓係透過導通電晶體開關 T3 以將端點 Q(n) 拉至低電位 VSS，進而關閉電晶體開關 T2，以確保在非輸出週期時閘極線 GL(n) 第一端 L(n) 之電位不會被時脈訊號 CLK_n 所影響。閘極線 GL(n) 第二端 R(n) 之穩壓係透過導通電晶體開關 T4 以將閘極線 GL(n) 之第二端 R(n) 拉至低電壓 VSS，亦即從訊號輸入側之對向側來將閘極驅動訊號 GS(n)

維持在低電位。

如前所述，脈波產生電路 PG (n) 透過電晶體開關 T1 來接收輸入訊號，而透過電晶體開關 T2 來輸出閘極驅動訊號以驅動閘極線 GL (n)，因此電晶體開關 T2 對驅動能力的要求遠高於電晶體開關 T1。低階穩定電路 LLSL (n) 透過電晶體開關 T3 來維持端點 Q (n) 之電位，而低階穩定電路 LLSR (n) 透過電晶體開關 T4 來維持整體輸出的電位，因此電晶體開關 T4 對驅動能力的要求遠高於電晶體開關 T3。下拉控制電路 11 和 21 是用來提供電晶體開關 T3 或 T4 之控制訊號，不需要很大的驅動能力。在本發明第一實施例中，電晶體開關 T1 之通道寬長比 W/L_1 可約為 300，電晶體開關 T2 之通道寬長比 W/L_2 可約為 2000，電晶體開關 T3 之通道寬長比 W/L_3 可約為 40，而電晶體開關 T4 之通道寬長比 W/L_4 可約為 300。然而，前述數值僅說明電晶體開關 T1~T4 之通道寬長比 $W/L_1 \sim W/L_4$ 之間的大小關係，並不限定本發明之範疇。

如第 4 圖所示，無論是否設置驅動電路，在液晶顯示裝置位於顯示區周圍之非顯示區內皆需包含閒置空間。本發明第一實施例將具維持端點 Q (n) 低電位功能之第一驅動電路 210 設置於非顯示區 290 內位於顯示區 280 一側之閒置空間內，而將具穩定閘極輸出功能之第二驅動電路 220 設置於

非顯示區 290 內位於顯示區 280 另一側之閒置空間內。由於第一驅動電路 210 之脈波產生電路 PG (n) 負責產生閘極輸出訊號 GS (n)，包含具高驅動能力之輸出電晶體開關 T2，因此第一驅動電路 210 之面積大於第二驅動電路 220 之面積。然而，針對執行穩壓功能之電晶體開關 T3 和 T4，本發明第一實施例將具較大通道寬長比之電晶體開關 T4 設置於對向側之閒置空間內，因此能大幅減少第一驅動電路 210 所需之電路佈局空間，進而有效地縮減液晶顯示裝置 200 之邊框以達到微型化的目的。

請參考第 7 圖，第 7 圖為本發明第二實施例中對應於液晶顯示裝置 200 之第 n 級閘極輸出之示意圖，顯示了第一驅動電路 210 之移位暫存單元 SR (1) ~ SR (N) 中一第 n 級移位暫存單元 SR (n)、第二驅動電路 220 之低階穩定器電路中一第 n 級低階穩定器電路 LLSR (n)，以及閘極線 GL (n)，其中 n 為介於 1 和 N 之間的整數。本發明第一和第二實施例結構類似，不同之處在於第一驅動電路 210 之移位暫存單元 SR (n) 中低階穩定電路 LLSL (n) 之結構。本發明第二實施例之低階穩定電路 LLSL (n) 另包含一電晶體開關 T5，可依據下拉控制電路 11 所傳來之控制訊號來控制閘極線 GL(n) 第一端 L(n) 和低電位 VSS 之間的訊號導通路徑。在移位暫存單元 SR (n) 之輸出週期外的其它時間內，本發明第二實施例透過第一驅動電路 210 之電晶體開關 T3、T5 和

第二驅動電路 220 之電晶體開關 T4 從閘極線兩側提供雙向穩壓。閘極線 GL(n) 第一端 L(n) 之穩壓係透過導通電晶體開關 T3 以將端點 Q (n) 拉至低電位 VSS，進而關閉電晶體開關 T2，以確保在非輸出週期時閘極線 GL(n) 第一端 L(n) 之電位不會被時脈訊號 CLK_n 所影響；同時亦透過導通電晶體開關 T5 以將閘極線 GL(n) 第一端 L(n) 拉至低電位 VSS，亦即從訊號輸入側來將閘極驅動訊號 GS(n) 維持在低電位。閘極線 GL(n) 第二端 R(n) 之穩壓係透過導通電晶體開關 T4 以將閘極線 GL(n) 第二端 R(n) 拉至低電位 VSS，亦即從訊號輸入側之對向側來將閘極驅動訊號 GS(n) 維持在低電位。

如第 4 圖所示，無論是否設置驅動電路，在液晶顯示裝置位於顯示區周圍之非顯示區內皆需包含閒置空間。本發明第二實施例將具維持端點 Q (n) 低電位功能和具部分穩定閘極輸出功能之第一驅動電路 210 設置於非顯示區 290 內位於顯示區 280 一側之閒置空間內，而將具部分穩定閘極輸出功能之第二驅動電路 220 設置於非顯示區 290 內位於顯示區 280 另一側之閒置空間內。由於第二驅動電路 220 之電晶體開關 T4 可從訊號輸入側之對向側來分攤一部分穩定閘極輸出的工作，第一驅動電路 210 之電晶體開關 T5 不需要太大的驅動能力，因此可使用較小通道寬長比之元件。如此亦能減少第一驅動電路 210 所需之電路佈局空間，進而縮減液晶顯示裝置 200 之邊框以達到微型化的目的。在本發明第二實

施例中，電晶體開關 T1 之通道寬長比 W/L_1 可約為 300，電晶體開關 T2 之通道寬長比 W/L_2 可約為 2000，電晶體開關 T3 之通道寬長比 W/L_3 可約為 40，電晶體開關 T4 之通道寬長比 W/L_4 之值可約為 x ，而電晶體開關 T5 之通道寬長比 W/L_5 可約為 $(300-x)$ 。 x 之值決定電晶體開關 T4 和 T5 負責穩定閘極輸出工作的比例，本發明較佳實施例中 x 之值會大於 $(300-x)$ 之值，以有效地縮小第一驅動電路 210 所需之電路佈局空間。然而，前述數值僅說明電晶體開關 T1~T5 之通道寬長比 $W/L_1 \sim W/L_5$ 之間的大小關係，並不限定本發明之範疇。

請參考第 8 圖，第 8 圖為本發明第三實施例中對應於液晶顯示裝置 200 之第 n 級閘極輸出之示意圖，顯示了第一驅動電路 210 之移位暫存單元 $SR(1) \sim SR(N)$ 中一第 n 級移位暫存單元 $SR(n)$ 、第二驅動電路 220 之低階穩定器電路中一第 n 級低階穩定器電路 $LLSR(n)$ ，以及閘極線 $GL(n)$ ，其中 n 為介於 1 和 N 之間的整數。本發明第三和第一實施例結構類似，不同之處在於第一驅動電路 210 之移位暫存單元 $SR(n)$ 中低階穩定電路 $LLSL(n)$ 和第二驅動電路 220 之移位暫存單元 $SR(n)$ 中低階穩定電路 $LLSR(n)$ 之結構。本發明第三實施例之低階穩定電路 $LLSL(n)$ 包含電晶體開關 T31、T32 和 T11~T14。電晶體開關 T11 和 T12 形成一下拉控制電路 11，可依據電壓 $VDD1$ 和端點 $Q(n)$

的電位來輸出控制訊號至電晶體開關 T31 之閘極，使得電晶體開關 T31 能依據其閘極之電位來控制端點 Q (n) 和低電壓 VSS 之間的訊號導通路徑。電晶體開關 T13 和 T14 形成一下拉控制電路 12，可依據電壓 VDD2 和端點 Q (n) 的電位來輸出控制訊號至電晶體開關 T32 之閘極，使得電晶體開關 T32 能依據其閘極之電位來控制端點 Q(n)和電壓源 VSS 之間的訊號導通路徑。本發明第三實施例之低階穩定電路 LLSR (n) 包含電晶體開關 T41、T41 和 T21~T24。電晶體開關 T21 和 T22 形成一下拉控制電路 21，可依據電壓 VDD1 和閘極線 GL(n) 第二端 R(n) 之電位來輸出控制訊號至電晶體開關 T22 之閘極，使得電晶體開關 T22 能依據其閘極之電位來控制閘極線 GL(n) 第二端 R(n) 和低電壓 VSS 之間的訊號導通路徑。電晶體開關 T23 和 T24 形成一下拉控制電路 22，可依據電壓 VDD2 和閘極線 GL(n) 第二端 R(n) 之電位來輸出控制訊號至電晶體開關 T24 之閘極，使得電晶體開關 T24 能依據其閘極之電位來控制閘極線 GL(n) 第二端 R(n) 和低電壓 VSS 之間的訊號導通路徑。

在移位暫存單元 SR (n) 之輸出週期外的其它時間內，本發明第三實施例透過第一驅動電路 210 之電晶體開關 T31、T32 和第二驅動電路 220 之電晶體開關 T41、T42 從閘極線兩側提供雙向穩壓。閘極線 GL(n) 第一端 L(n) 之穩壓係透過導通電晶體開關 T31 或 T32 以將端點 Q (n) 拉至低電

壓 VSS，進而關閉電晶體開關 T2，以確保在非輸出週期時閘極線 GL(n) 第一端 L(n) 之電位不會被時脈訊號 CLK_n 所影響。閘極線 GL(n) 第二端 R(n) 之穩壓係透過導通電晶體開關 T41 或 T42 以將閘極線 GL(n) 第二端 R(n) 拉至低電壓 VSS，亦即從訊號輸入側之對向側來將閘極驅動訊號 GS(n) 維持在低電位。

在本發明第三實施例中，脈波產生電路 PG(n) 透過電晶體開關 T1 來接收輸入訊號，而透過電晶體開關 T2 來輸出閘極驅動訊號以驅動閘極線 GL(n)，因此電晶體開關 T2 對驅動能力的要求遠高於電晶體開關 T1。低階穩定電路 LLSL(n) 透過電晶體開關 T31 或 T32 來維持端點 Q(n) 之電位，而低階穩定電路 LLSR(n) 透過電晶體開關 T41 或 T42 來維持整體輸出的電位，因此電晶體開關 T41 和 T42 對驅動能力的要求遠高於電晶體開關 T31 和 T32。下拉控制電路 11、12、21 和 22 是分別用來提供電晶體開關 T31、T32、T41 和 T42 之控制訊號，不需要很大的驅動能力。在本發明第三實施例中，電晶體開關 T1 之通道寬長比 W/L_1 可約為 300，電晶體開關 T2 之通道寬長比 W/L_2 之值可約為 2000，電晶體開關 T31 和 T32 之通道寬長比 W/L_3 之值可約為 40，而電晶體開關 T41 和 T42 之通道寬長比 W/L_4 之值可約為 300。然而，前述數值僅說明電晶體開關 T1、T2、T31、T32、T41 和 T42 之通道寬長比 $W/L_1 \sim W/L_4$ 之間的大小關係，並不限

定本發明之範疇。

如第 4 圖所示，無論是否設置驅動電路，在液晶顯示裝置位於顯示區周圍之非顯示區內皆需包含閒置空間。本發明第三實施例將具維持端點 $Q(n)$ 低電位功能之第一驅動電路 210 設置於非顯示區 290 內位於顯示區 280 一側之閒置空間內，而將具穩定閘極輸出功能之第二驅動電路 220 設置於非顯示區 290 內位於顯示區 280 另一側之閒置空間內。由於第一驅動電路 210 之脈波產生電路 $PG(n)$ 負責產生閘極輸出訊號 $GS(n)$ ，包含具高驅動能力之輸出電晶體開關 T2，因此第一驅動電路 210 之面積大於第二驅動電路 220 之面積。然而，針對執行穩壓功能之電晶體開關 T31、T32、T41 和 T42，本發明第三實施例將通道寬長比較大之電晶體開關 T41 和 T42 設置於對向側之閒置空間內，因此能大幅減少第一驅動電路 210 所需之電路佈局空間，進而有效地縮減液晶顯示裝置 200 之邊框以達到微型化的目的。

請參考第 9 圖，第 9 圖為本發明第四實施例中對應於液晶顯示裝置 200 之第 n 級閘極輸出之示意圖，顯示了第一驅動電路 210 之移位暫存單元 $SR(1) \sim SR(N)$ 中一第 n 級移位暫存單元 $SR(n)$ 、第二驅動電路 220 之低階穩定器電路中一第 n 級低階穩定器電路 $LLSR(n)$ ，以及閘極線 $GL(n)$ ，其中 n 為介於 1 和 N 之間的整數。本發明第四和第三

實施例結構類似，不同之處在於第一驅動電路 210 之移位暫存單元 SR (n) 中低階穩定電路 LLSL (n) 之結構。本發明第四實施例之低階穩定電路 LLSL (n) 另包含一電晶體開關 T51 和 T52，可分別依據下拉控制電路 11 和 12 所產生之控制訊號來控制閘極線 GL(n) 第一端 L(n) 和低電壓 VSS 之間的訊號導通路徑。在移位暫存單元 SR (n) 之輸出週期外的其它時間內，本發明第四實施例透過第一驅動電路 210 之電晶體開關 T31、T32、T51 或 T52 和第二驅動電路 220 之電晶體開關 T41 或 T42 從閘極線兩側提供雙向穩壓。閘極線 GL(n) 第一端 L(n) 之穩壓係透過導通電晶體開關 T31 或 T32 以將端點 Q (n) 拉至低電壓 VSS，進而關閉電晶體開關 T2，以確保在非輸出週期時閘極線 GL(n) 第一端 L(n) 之電位不會被時脈訊號 CLK_n 影響；同時亦透過導通電晶體開關 T51 或 T52 以將閘極線 GL(n) 第一端 L(n) 拉至低電壓 VSS，亦即從訊號輸入側來將閘極驅動訊號 GS(n) 維持在低電位。閘極線 GL(n) 第二端 R(n) 之穩壓係透過導通電晶體開關 T41 或 T42 以將閘極線 GL(n) 之第二端 R(n) 拉至低電壓 VSS，亦即從訊號輸入側之對向側來將閘極驅動訊號 GS(n) 維持在低電位。

如第 4 圖所示，無論是否設置驅動電路，在液晶顯示裝置位於顯示區周圍之非顯示區內皆需包含閒置空間。本發明第四實施例將具維持端點 Q (n) 低電位功能和具部分穩定閘極輸出功能之第一驅動電路 210 設置於非顯示區 290 內位

於顯示區 280 一側之閒置空間內，而將具部分穩定閘極輸出功能之第二驅動電路 220 設置於非顯示區 290 內位於顯示區 280 另一側之閒置空間內。由於第二驅動電路 220 之電晶體開關 T41 和 T42 可從訊號輸入側之對向側來分攤一部分穩定閘極輸出的工作，第一驅動電路 210 之電晶體開關 T51 和 T52 不需要太大的驅動能力，因此可使用較小通道寬長比之元件。如此亦能減少第一驅動電路 210 所需之電路佈局空間，進而縮減液晶顯示裝置 200 之邊框以達到微型化的目的。在本發明第四實施例中，電晶體開關 T1 之通道寬長比 W/L_1 之值可約為 300，電晶體開關 T2 之通道寬長比 W/L_2 之值可約為 2000，電晶體開關 T31 和 T32 之通道寬長比 W/L_3 之值可約為 40，電晶體開關 T41 和 T42 之通道寬長比 W/L_4 之值可約為 x ，而電晶體開關 T51 和 T52 之通道寬長比 W/L_5 之值可約為 $(300-x)$ 。 x 之值決定電晶體開關 T41、T42、T51 和 T52 負責穩定閘極輸出工作的比例，本發明較佳實施例中 x 之值會大於 $(300-x)$ 之值，以有效地縮小第一驅動電路 210 所需之電路佈局空間。然而，前述數值僅說明電晶體開關 T1、T2、T31、T32、T41、T42、T51 和 T52 之通道寬長比 $W/L_1 \sim W/L_5$ 之間的大小關係，並不限定本發明之範疇。

本發明前述實施例之電晶體開關可為薄膜電晶體 (thin film transistor, TFT) 開關，或其它具類似功能之元件。

本發明提供具雙向穩壓功能之液晶顯示裝置，同時利用非顯示區內位於顯示區兩對向側之間置空間來設置驅動電路，因此能大幅減少訊號輸入側所需之電路佈局空間，進而有效地縮減液晶顯示裝置之邊框以達到微型化的目的。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

【圖式簡單說明】

第 1 圖為先前技術中一液晶顯示裝置之上視圖。

第 2 圖為先前技術液晶顯示裝置之簡化方塊示意圖。

第 3 圖為先前技術中一第 n 級移位暫存單元之示意圖。

第 4 圖為本發明中一液晶顯示裝置之上視圖。

第 5 圖為本發明液晶顯示裝置之簡化方塊示意圖。

第 6 圖為本發明第一實施例中對應於液晶顯示裝置之第 n 級閘極輸出之示意圖。

第 7 圖為本發明第二實施例中對應於液晶顯示裝置之第 n 級閘極輸出之示意圖。

第 8 圖為本發明第三實施例中對應於液晶顯示裝置之第 n 級閘極輸出之示意圖。

第 9 圖為本發明第四實施例中對應於液晶顯示裝置之第 n 級閘極輸出之示意圖。

【主要元件符號說明】

100、200	液晶顯示裝置	110	移位暫存器
130、230	源極驅動器	140、240	時脈產生器
150、250	電源產生器	180、280	顯示區
190、290	非顯示區	210、220	驅動電路
W/L ₁ ~W/L ₅ 通道寬長比			
VSS、VDD1、VDD2		電壓	
11、12、21、22		下拉控制電路	
GL(n)、GL(1)~GL(N)		閘極線	
VST、CLK _n 、CLK1~CLK _m		訊號	
PG(n)、PG(1)~PG(N)		脈波產生電路	
GS(n)、GS(1)~GS(N)		閘極驅動訊號	
T1~T4、T9~T14、T21~T24、 T31、T32、T41、T42、T51、T52		電晶體開關	
LLS(n)、LLS(1)~LLS(N)、 LLSL(n)、LLSL(1)~LLSL(N)、 LLSR(n)、LLSR(1)~LLSR(N)		低階穩定電路	
SR(n-1)、SR(n)、 SR(1)~SR(N)		移位暫存單元	
Q(n)、L(1)~L(N)、 R(1)~R(N)		端點	

七、申請專利範圍：

1. 一種具雙向穩壓功能之液晶顯示裝置，包含：

一顯示區域，其上設有複數條互相平行之閘極線；

一非顯示區域，包含一第一區域和一第二區域，其中該第一和第二區域分別位於該顯示區域之兩對向側；

一移位暫存器，包含複數級串接之移位暫存單元，其中該複數級移位暫存單元中之一移位暫存單元係用來驅動該複數條閘極線中一相對應之閘極線，且包含：

一第一電路，設於該第一區域內且包含：

一脈波產生電路，用來依據一輸入訊號產生一驅動訊號，該脈波產生電路包含：

一輸入端，用來接收該輸入訊號；

一輸出端，耦接於該相對應閘極線之第一端，用來輸出該驅動訊號；及

一節點；

一具有第一通道寬長比(channel width/length ratio)

之第一電晶體，用來依據一第一控制訊號維持該節點的電位，該第一電晶體包含：

一第一端，耦接於該節點；

一第二端，用來接收一第一電壓；及

一控制端，用來接收該第一控制訊號；及

一第二電路，設於該第二區域內且包含：

一具有第二通道寬長比之第二電晶體，用來依據一第二

控制訊號維持該相對應閘極線第二端之電位，該第二電晶體包含：

- 一第一端，耦接於該相對應閘極線之第二端；
- 一第二端，用來接收一第二電壓；及
- 一控制端，用來接收該第二控制訊號；

其中該第一通道寬長比之值小於該第二通道寬長比之值，且該第一電路之面積大於該第二電路之面積。

2. 如請求項 1 所述之液晶顯示裝置，其中：

該第一電路另包含一第一控制電路，耦接於該第一電晶體之控制端，用來產生該第一控制訊號；而

該第二電路另包含一第二控制電路，耦接於該第二電晶體之控制端，用來產生該第二控制訊號。

3. 如請求項 2 所述之液晶顯示裝置，其中該第一控制電路包含一具有第三通道寬長比之第三電晶體，該第二控制電路包含一具有第四通道寬長比之第四電晶體，且該第三和第四通道寬長比之值皆小於該第二通道寬長比之值。

4. 如請求項 1 所述之液晶顯示裝置，其中該第一電路另包含：
一具有第五通道寬長比之第五電晶體，包含：

- 一第一端，耦接於該相對應閘極線之第一端；
- 一第二端，用來接收一第三電壓；及

一控制端，用來接收一第三控制訊號；

其中該第五通道寬長比之值小於該第二通道寬長比之值。

5. 如請求項 4 所述之液晶顯示裝置，其中該移位暫存單元另包含：

一第一控制電路，耦接於該第一和第五電晶體之控制端，用來產生該第一和第三控制訊號；及

一第二控制電路，耦接於該第二電晶體之控制端，用來產生該第二控制訊號。

6. 如請求項 4 所述之液晶顯示裝置，其中該第一和第三電壓具相同電位。

7. 如請求項 1 所述之液晶顯示裝置，其中該脈波產生電路另包含：

一第六電晶體，其包含：

一第一端，耦接於該脈波產生電路之輸入端；

一第二端，耦接於該節點；及

一控制端；

一第七電晶體，其包含：

一第一端，用來接收一時脈訊號；

一第二端，耦接於該脈波產生電路之輸出端；及

一控制端，耦接於該節點；

- 一第八電晶體，其包含：
 - 一第一端，耦接於該脈波產生電路之輸出端；
 - 一第二端，用來接收該第一電壓；及
 - 一控制端，用來接收一下級移位暫存單元所產生之驅動訊號；及
 - 一電容，耦接於該節點和該脈波產生電路之輸出端之間。
8. 如請求項 7 所述之液晶顯示裝置，其中該第六電晶體之控制端係耦接於該第六電晶體之第一端。
9. 如請求項 1 所述之液晶顯示裝置，其中該第一和第二電壓具相同電位。
10. 如請求項 1 所述之液晶顯示裝置，其中該脈波產生電路之輸入端係耦接於一前級移位暫存單元以接收該輸入訊號。
11. 一種具雙向穩壓功能之移位暫存器，包含複數級串接之移位暫存單元以分別驅動複數個負載，其中該複數級移位暫存單元中之一移位暫存單元包含：
- 一第一電路，包含：
 - 一脈波產生電路，用來依據一輸入訊號產生一驅動訊號，該脈波產生電路包含：
 - 一輸入端，用來接收該輸入訊號；

- 一輸出端，耦接於該複數個負載中一相對應負載之第一端，用來輸出該驅動訊號；及
- 一節點；
- 一具有第一通道寬長比之第一電晶體，用來依據一第一控制訊號來維持該節點之電位，該第一電晶體包含：
 - 一第一端，耦接於該節點；
 - 一第二端，用來接收一第一電壓；及
 - 一控制端，用來接收該第一控制訊號；及
- 一第二電路，包含：
 - 一具有第二通道寬長比之第二電晶體，用來依據一第二控制訊號來維持該相對應負載第二端之電位，該第二電晶體包含：
 - 一第一端，耦接於該相對應負載之第二端；
 - 一第二端，用來接收一第二電壓；及
 - 一控制端，用來接收該第二控制訊號；
 - 其中該第一通道寬長比之值小於該第二通道寬長比之值，且該第一電路之面積大於該第二電路之面積。

12. 如請求項 11 所述之移位暫存器，其中：

- 該第一電路另包含一第一控制電路，耦接於該第一電晶體之控制端，用來產生該第一控制訊號；而
- 該第二電路另包含一第二控制電路，耦接於該第二電晶體之

控制端，用來產生該第二控制訊號。


13. 如請求項 12 所述之移位暫存器，其中該第一控制電路包含一具有第三通道寬長比之第三電晶體，該第二控制電路包含一具有第四通道寬長比之第四電晶體，且該第三和第四通道寬長比之值皆小於該第二通道寬長比之值。
14. 如請求項 11 所述之移位暫存器，其中該第一電路另包含：
 - 一具有第五通道寬長比之第五電晶體，用來依據一第三控制訊號來維持該相對應負載第一端之電位，該第五電晶體包含：
 - 一第一端，耦接於該相對應負載之第一端；
 - 一第二端，用來接收一第三電壓；及
 - 一控制端，用來接收該第三控制訊號；
 - 其中該第五通道寬長比之值小於該第二通道寬長比之值。
15. 如請求項 14 所述之移位暫存器，其中該移位暫存單元另包含：
 - 一第一控制電路，耦接於該第一和第五電晶體之控制端，用來產生該第一和第三控制訊號；及
 - 一第二控制電路，耦接於該第二電晶體之控制端，用來產生該第二控制訊號。

16. 如請求項 14 所述之移位暫存器，其中該第一和第三電壓具相同電位。
17. 如請求項 11 所述之移位暫存器，其中該脈波產生電路另包含：
- 一第六電晶體，其包含：
 - 一第一端，用來接收該輸入訊號；
 - 一第二端，耦接於該節點；及
 - 一控制端；
 - 一第七電晶體，其包含：
 - 一第一端，用來接收一時脈訊號；
 - 一第二端，耦接於該脈波產生電路之輸出端；及
 - 一控制端，用來接收一下級移位暫存單元所產生之驅動訊號；
 - 一第八電晶體，其包含：
 - 一第一端，耦接於該脈波產生電路之輸出端；
 - 一第二端，用來接收該第一電壓；及
 - 一控制端，用來接收一下級移位暫存單元所產生之驅動訊號；及
 - 一電容，耦接於該節點和該脈波產生電路之輸出端之間。
18. 如請求項 17 所述之移位暫存器，其中該第六電晶體之控制端係耦接於該第六電晶體之第一端。


19. 如請求項 11 所述之移位暫存器，其中該第一和第二電壓具相同電位。
20. 如請求項 11 所述之移位暫存器，其中該輸入訊號係為一前級移位暫存單元所產生之驅動訊號。

八、圖式：

100




第1圖




第2圖


200




第4圖



第5圖



第8圖



第9圖