(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2009-152629

(P2009-152629A)

(43) 公開日 平成21年7月9日(2009.7.9)

(51) Int.Cl. HO1L 21/824. HO1L 29/788 HO1L 29/792 HO1L 27/115 HO1L 27/10	FI 7 (2006.01) HO1L (2006.01) HO1L (2006.01) HO1L (2006.01) (2006.01)	29/78 3 27/10 4 27/10 4	71 34 81	テーマコード (参考) 5F083 5F101 め 21 01 (会 22 百)
 (21)出願番号 (22)出願日 (62)分割の表示 原出願日 (31)優先権主張番号 (32)優先日 (33)優先権主張国 (特許庁注:以下の 1. EEPROM 	特願2009-48947 (P2009-48947) 平成21年3月3日 (2009.3.3) 特願2003-531536 (P2003-531536) の分割 平成14年4月24日 (2002.4.24) 特願2001-287917 (P2001-287917) 平成13年9月20日 (2001.9.20) 日本国 (JP)	(71) 出願人 (74) 代理人 (72) 発明者	 ステレンジャングランジョン・ション・ション・ション・ション・ション・ション・ション・ション・ション・シ	 (10) (10) (10) (10) (10) (10) (10) (10)

Ū.

最終頁に続く

(54) 【発明の名称】半導体集積回路装置及びその製造方法

(57)【要約】

【課題】 非導電性の電荷トラップ膜を電荷蓄積領域と して用いる不揮発性メモリの読み出し電流を大幅に向上 させることができ、また、読み出しディスターブによる データ反転の読み出し不良を撲滅できる半導体集積回路 装置を提供する。

【解決手段】 半導体集積回路装置は、半導体柱と絶縁 体柱が一方向に交互に敷き詰めた状態で複数配置された 柱列と、前記複数の半導体柱に夫々設けられた複数の不 揮発性記憶素子であって、前記半導体柱の前記一方向に 沿う側面にゲート絶縁膜を介在して制御ゲート電極が設 けられ、前記半導体柱の上面部にドレイン領域が設けら れ、かつ前記半導体柱の底面部にソース領域が設けられ た複数の不揮発性記憶素子と、前記複数の不揮発性記憶 素子の夫々の制御ゲート電極を含み、かつ前記柱列の前 記一方向に沿う側面に前記一方向に沿って設けられた配 線とを有する。 【選択図】図1

【特許請求の範囲】

【請求項1】

ゲート絶縁膜とゲート電極とを有する半導体集積回路装置の製造方法であって、

(a)半導体基板上に半導体柱を形成する工程、

(b) 前記 (a) 工程後に、前記半導体柱を覆うように、前記半導体基板上に前記ゲート 絶縁膜を形成する工程、

(c)前記(b)工程後に、前記ゲート絶縁膜を介して前記半導体柱を覆うように、前記 半導体基板上に導体膜を堆積する工程、

(d)前記(c)工程後に、前記半導体柱の側壁の導体膜の一部および前記半導体基板上の導体膜の一部を覆うマスクを形成する工程、

- (e)前記(d)工程後に、前記マスクを用いてエッチングすることで、前記マスクで覆われていない前記導体膜を、前記ゲート絶縁膜を介して前記半導体柱の側壁および前記半 導体基板上に残すように、自己整合的に加工して前記ゲート電極を形成すると共に、前記 マスクで覆われた領域の前記導体膜を前記ゲート電極と一体化されたコンタクト領域とし て残す工程、
- (f)前記(e)工程後に、前記半導体柱、前記ゲート電極および前記コンタクト領域を 覆うように、前記半導体基板上に層間絶縁膜を形成する工程、
- (g)前記(f)工程後に、前記層間絶縁膜中に、前記コンタクト領域に接続し、且つ、 前記ゲート電極へ電位を供給するためのプラグを形成する工程、
- を有することを特徴とする半導体集積回路装置の製造方法。

【請求項2】

- 請求項1に記載の半導体集積回路装置の製造方法において、
- 前 記 ゲート 絶 縁 膜 及 び 前 記 ゲート 電 極 は 、 不 揮 発 性 記 憶 素 子 の ゲート 絶 縁 膜 及 び ゲート 電 極 を 構 成 し 、
- 前記ゲート絶縁膜は、電荷を離散的に蓄積する膜を含むことを特徴とする半導体集積回路装置の製造方法。

【請求項3】

請求項2に記載の半導体集積回路装置の製造方法において、

- 前記電荷を離散的に蓄積する膜は、窒化シリコン膜であることを特徴とする半導体集積回路装置の製造方法。
- 【請求項4】

請求項2に記載の半導体集積回路装置の製造方法において、

前記電荷を離散的に蓄積する膜は、シリコン膜および窒化膜からなることを特徴とする 半導体集積回路装置の製造方法。

【請求項5】

請求項2に記載の半導体集積回路装置の製造方法において、

前 記 電 荷 を 離 散 的 に 蓄 積 す る 膜 は 、 シリコン 球 お よ び 窒 化 膜 か ら な る こ と を 特 徴 と す る 半 導 体 集 積 回 路 装 置 の 製 造 方 法 。

【請求項6】

請求項2に記載の半導体集積回路装置の製造方法において、

10

20

30

前記電荷を離散的に蓄積する膜は、シリコン球からなることを特徴とする半導体集積回路装置の製造方法。

【請求項7】

請求項2に記載の半導体集積回路装置の製造方法において、

前記電荷を離散的に蓄積する膜は、金属酸化物膜であることを特徴とする半導体集積回路装置の製造方法。

【請求項8】

請求項7に記載の半導体集積回路装置の製造方法において、

前記金属酸化物膜は、酸化タンタル、アルミナ、酸化チタン、酸化ジルコニウムまたは 酸化ハフニウムの何れかであることを特徴とする半導体集積回路装置の製造方法。

(2)

(3)

【請求項9】

請求項1~8の何れか1項に記載の半導体集積回路装置の製造方法において、 前記半導体柱の形状は、四角柱状であることを特徴とする半導体集積回路装置の製造方法。

【請求項10】

請求項1~9の何れか1項に記載の半導体集積回路装置の製造方法において、

前記ゲート電極が前記半導体柱の側壁に沿って延在する方向と直交する方向において、前記コンタクト領域の長さは、前記ゲート電極の長さよりも長いことを特徴とする半導体 集積回路装置の製造方法。

【請求項11】

10

ゲート絶縁膜とゲート電極とを有する半導体集積回路装置であって、

半導体基板上に形成された半導体柱と、

前記半導体柱の側壁および前記半導体基板上に形成された前記ゲート絶縁膜と、

前記ゲート絶縁膜を介して前記半導体柱の側壁および前記半導体基板上に形成され、且つ、サイドスペーサ状に形成された前記ゲート電極と、

前記ゲート電極と同じ導電膜で形成され、且つ、前記ゲート電極と一体化されたコンタクト領域と、

前記半導体柱、前記ゲート電極および前記コンタクト領域を覆うように、前記半導体基板上に形成された層間絶縁膜と、

前記コンタクト領域に接続するように前記層間絶縁膜中に形成され、且つ、前記ゲート ²⁰ 電極へ電位を供給するためのプラグと、

- を有することを特徴とする半導体集積回路装置。
- 【請求項12】
 - 請求項11に記載の半導体集積回路装置において、

前 記 ゲート 絶 縁 膜 及 び 前 記 ゲート 電 極 は 、 不 揮 発 性 記 憶 素 子 の ゲート 絶 縁 膜 及 び ゲート 電 極 を 構 成 し 、

前記ゲート絶縁膜は、電荷を離散的に蓄積する膜を含むことを特徴とする半導体集積回路装置。

【請求項13】

請求項12に記載の半導体集積回路装置において、

- 前記電荷を離散的に蓄積する膜は、窒化シリコン膜であることを特徴とする半導体集積回路装置。
- 【請求項14】
- 請求項12に記載の半導体集積回路装置において、

前記電荷を離散的に蓄積する膜は、シリコン膜および窒化膜からなることを特徴とする半導体集積回路装置。

【請求項15】

請求項12に記載の半導体集積回路装置において、

前記電荷を離散的に蓄積する膜は、シリコン球および窒化膜からなることを特徴とする 半導体集積回路装置。

【請求項16】

請求項12に記載の半導体集積回路装置において、

前記電荷を離散的に蓄積する膜は、シリコン球からなることを特徴とする半導体集積回 路装置。

【請求項17】

請求項12に記載の半導体集積回路装置において、

前記電荷を離散的に蓄積する膜は、金属酸化物膜であることを特徴とする半導体集積回路装置。

【請求項18】

請求項17に記載の半導体集積回路装置において、

30

前記金属酸化物膜は、酸化タンタル、アルミナ、酸化チタン、酸化ジルコニウムまたは酸化ハフニウムの何れかであることを特徴とする半導体集積回路装置。

【請求項19】

請求項11~18の何れか1項に記載の半導体集積回路装置において、

前記半導体柱の形状は、四角柱状であることを特徴とする半導体集積回路装置。

【請求項20】

請求項11~19の何れか1項に記載の半導体集積回路装置において、

前記ゲート電極が前記半導体柱の側壁に沿って延在する方向と直交する方向において、

前記コンタクト領域の長さは、前記ゲート電極の長さよりも長いことを特徴とする半導体 集積回路装置。

【請求項21】

請求項11~20の何れか1項に記載の半導体集積回路装置において、

前記コンタクト領域は、マスクを用いたパターニングによって形成された領域であることを特徴とする半導体集積回路装置。

【発明の詳細な説明】

【技術分野】

[0001]

【背景技術】 【0002】

本発明は、半導体集積回路装置及びその製造技術に関し、特に、電気的にデータの消去 及び書き込みが可能な不揮発性記憶素子を有する半導体集積回路装置に適用して有効な技 術に関するものである。

20

30

10

近年、データやプログラム構成するデータを記憶させるメモリ装置として、記憶するデ ータを所定の単位で一括して電気的に消去可能であり、かつ、データを電気的に書き込み 可能なフラッシュEEPROM(Electrically Erasable Programmable Read Only Memor y)と呼ばれる不揮発性記憶装置が注目を集めている。フラッシュEEPROM(以下、 フラッシュメモリと呼ぶ)は、電気的に消去及び書き込み可能な不揮発性記憶素子によっ てメモリセルが構成されており、一旦メモリセルに書き込まれたデータやプログラム構成 するデータを消去し、新たなデータやプログラム構成するデータをメモリセルへ再度書き 込み(プログラミング)する事が可能である。

【 0 0 0 3 】

従来、フラッシュメモリの電荷蓄積は、ポリシリコン膜からなり、電気的に周囲とは絶 縁されたフローティングゲート電極(浮遊ゲート電極)内に電子を蓄積することにより行 われていた。この電子蓄積動作、いわゆる書き込み動作は、ホットエレクトロン注入が一 般的であり、蓄積された電子をフローティングゲート電極外へ放出する消去動作は、ゲー ト酸化膜を通過するトンネル電流により行われている。書き込みと消去を繰り返すと、ゲ ート酸化膜の内部に電荷トラップが形成され、基板とゲート酸化膜の界面には表面準位密 度が増加する。特に、前者は電荷の保持特性、すなわち書換え後のリテンション特性を劣 化させるという本質的な問題点があった。

[0004]

この問題点を解消する方法として、近年、EEPROMの電荷蓄積に非導電性の電荷ト ラップ膜を使用する方式が提案されている。例えば、米国特許公報第5,768,192 号、米国特許公報第5,966,603号、米国特許公報第6,011,725号、米国 特許公報第6,180,538号、及び、B.Eitanらによる"Can NROM, a 2-bit, Trappi ng Storage NVM Cell, Give a Real Challenge to Floating Gate Cell", Internationa I Conference on Solid State Devices and Materials, Tokyo, 1999、に開示されている

[0005]

例えば、米国特許公報第5,768,192号には、図39(セルの模式的断面図)に 示すように、シリコン酸化膜等の絶縁膜112、114で挟まれたシリコン窒化膜113

、いわゆるONO (Oxide/Nitride/Oxide)構造の積層膜をゲート絶縁膜とし、ソース11 7 に 0 V、ドレイン116とコントロールゲート115 に適当な正電圧を印加してトラン ジスタをオンさせ、ドレイン116の近傍で発生するホットエレクトロンを注入し、前記 シリコン窒化膜113中へ電子をトラップさせることにより書き込みを行う方式である。 この電荷蓄積方式は、連続した導電膜であるポリシリコン膜に電荷蓄積を行う方式と比較 して、シリコン窒化膜113中の電子トラップが非連続で離散的であるため、酸化膜11 2の一部にピンホール等の電荷漏洩パスが発生した場合においても、蓄積された電荷のす べてが消失されることがなく、リテンション特性が本質的に強固であるという特徴をもっ ている。

[0006]

また、米国特許公報第6,011,725号には、図40(セルの模式的断面図)に示 すように、ホットエレクトロン注入の局在性を利用して、ドレイン116近傍とソース1 17の近傍との2個所の電荷蓄積を独立して制御することにより、2ビットの情報を1セ ル内で実現する、いわゆる多値セル技術を開示している。

[0007]

さらに、米国特許公報第5,966,603号には、ONO膜の形成方法、例えば、基 板上にON積層膜を形成した後、シリコン窒化膜上部を酸化することによりONO構造を 形成すること、また、基板上にONO積層膜を形成した後に酸化工程を追加することによ リシリコン窒化膜中に酸素を導入して、メモリセルのリテンション特性を向上すること、 が開示されている。

[0008]

また、米国特許公報第6,180,538号には、短時間気相成長法(Rapid Thermal C hemical Vapor Deposition)により、ONO膜を形成する方法、酸化膜の堆積温度が70 0~800 であること、酸化膜の膜厚が5~15nmであること、がクレームされてい る。

【先行技術文献】

【特許文献】

 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$

【特許文献1】米国特許公報第5,768,192号 【特許文献2】米国特許公報第5,966,603号 【特許文献3】米国特許公報第6,011,725号 【特許文献4】米国特許公報第6,180,538号 【非特許文献】

【非特許文献1】B.Eitanらによる"Can NROM, a 2-bit, Trapping Storage NVM Cell, G ive a Real Challenge to Floating Gate Cell", International Conference on Solid State Devices and Materials, Tokyo, 1999

【発明の概要】

【発明が解決しようとする課題】

[0011]

前記公知例では、例えば米国特許公報第5,966,603号、あるいは、B.Eitanら による "Can NROM, a 2-bit, Trapping Storage NVM Cell, Give a Real Challenge to F loating Gate Cell ", International Conference on Solid State Devices and Materia ls, Tokyo, 1999、にはバーチャルグランド型のセル方式開示がされている。このセル配 置は、図41(メモリセルアレイ部の模式的平面図)、図42(セルのゲート長方向に沿 う模式的断面図)、及び図43(セルのゲート幅方向に沿う模式的断面図)に示すように 、ドレイン116とソース117を構成する拡散層領域がストライプ状に配置され、その 上部にはコントロールゲート電極115と絶縁を維持するための酸化膜118が設けられ 、前記ソース・ドレイン方向と直行するようにコントロールゲート電極115が配置され ている。半導体基板1110ドレイン116とソース117に挟まれたチャネル領域とコ

ントロールゲート電極115 との間には、酸化膜112、窒化膜113、酸化膜114が 配置されている。図41に示したように、書き込み、及び読み出し動作での電流経路は、 隣り合う拡散層をソース117、ドレイン116として動作させ、セルのチャネル電流は コントロールゲート電極115 に平行な方向に流れる。このセルの面積は、ソース・ドレ インのピッチを最小寸法Fの2倍、コントロールゲートのピッチも最小寸法Fの2倍、す なわち、2F×2F=4F² に設計されている。例えば、0.2µm技術では、4F² = 0.16µm²と非常に小さなセル面積を実現できる。

【0012】

しかしながら、前述のメモリセルにおいては、いくつかの問題点がある。

第1の問題点は、従来のセルでは、読み出し電流が大きく設計できない点である。図4 1に示したように、セルのチャネル幅Wはコントロールゲート電極115の幅で定義され 、チャネル長Lはソース117とドレイン116の間隔で定義されるため、チャネル電流 を決める構造定数W/Lは、W/L=F/F=1となり、セルを微細化しても読み出し電 流は増加しない。したがって、他の構造定数、酸化膜112、窒化膜113、及び酸化膜 114の積層膜の実効膜厚を薄くしなければ、読み出し電流は増加できず、アクセス速度 の劣化やセンスアンプの誤動作マージンが低下する問題を引き起こす。

【0013】

第2の問題点は、前記第1の問題点を解消するために、読み出し動作時のコントロール ゲート電圧を増加して、読み出し電流を増大させようとする場合に発生する、いわゆる、 読み出しディスターブの問題である。この現象は、図42及び図43中に示したように、 窒化膜中に電子がトラップされた書き込み状態のセルを読み出す際に、コントロールゲー ト電圧によってトラップ電子がコントロールゲート側へ引抜かれることによって発生する 。その結果、データ反転不良を引き起こす。トラップ電子の引抜きディスターブの時間は 、最大10年連続読み出しを想定せねばならない。窒化膜113上部の酸化膜114の膜 厚を厚くすることにより、前記ディスターブの耐性は向上することができるが、第1の問 題点である読み出し電流は、さらに低下してしまう結果となる。

[0014]

第3の問題点は、エッチングマスクを用いた導電膜のパターンニングによってコントロ ールゲート電極を形成しているため、セル面積を4 F²以下にすることが困難な点である 。この問題に関して公知例調査を行った結果、セル面積の微細化に関する技術が記載され た 特 開 平 6 - 1 3 6 2 8 号 公 報 が 見 つ か っ た 。 こ の 公 報 に 記 載 さ れ た 技 術 は 、 同 公 報 の 段 落番号[0020]に記載されているように、「従来は平面的に配置されていたソースと ドレイン間のチャネル形成領域を垂直に立てることによって、その部分の面積を削減する 。本発明の基本は、半導体基板上に凸状の部分を形成し、その側面をチャネル形成領域と し、その頂上部を不純物領域(ソースもしくはドレイン)の一方とし、底部に他の不純物 領域を設け、このチャネル形成領域の側面にゲイト電極を形成することにある。」という ものである。更に、同公報の段落番号[0067]には、「この後、ゲイト配線(コント ロールゲイト)を形成するための被膜309を形成する。…中略…その後、再び、異方性 エッチングによって凸部の側面以外の被膜309を除去して、ゲイト配線310を形成す る。このゲイト配線は、凸部の側面に沿って走っていることに注目すべきである。また、 このゲイト配線の形成はマスクプロセスによらないことが本発明の特徴とすることである 」という内容が記載されている。従って、この公報に記載された技術を用いることによ って、セル面積を4 F²以下にすることが可能となる。 【 0 0 1 5 】

しかしながら、この公報に記載された技術では、凸部における素子分離領域の形成が熱酸化法による酸化膜によって行われているため、凸部の素子分離領域に半導体が存在し、しかもゲイト配線が凸部の側面に沿って走っている。即ち、凸の素子分離領域は、凸部の素子分離領域における半導体をチャネル形成領域とし、凸部の素子分離領域に形成された酸化膜をゲート絶縁膜とし、凸部の側面に沿って走っているゲイト配線をゲート電極とするMOS構造になっている。このため、ゲイト配線に電圧が印加されると、凸部の素子分

20

離領域における半導体の側面に寄生チャネルが形成され、この寄生チャネルによって隣り 合う不揮発性記憶素子のチャネル形成領域が電気的に繋がってしまうといった不具合が発 生する。このような不具合は、データの消去不良、書き込み不良及び読み出し不良の要因 となるため、フラッシュメモリの電気的信頼性が低下する。

[0016]

本発明の目的は、非導電性の電荷トラップ膜を電荷蓄積領域として用いる不揮発性メモリの読み出し電流を大幅に向上させることができ、また、読み出しディスタープによるデータ反転の読み出し不良を撲滅できる半導体集積回路装置を提供することにある。

【0017】

本発明の他の目的は、非導電性の電荷トラップ膜を電荷蓄積領域として用いる不揮発性 10 メモリのセル面積の縮小化が容易なデバイス構造を提供することにある。

【0018】

本発明の他の目的は、電気的にデータの書き込み及び消去が可能な不揮発性記憶素子を 有する半導体集積回路装置の電気的信頼性の向上を図ることが可能な技術を提供すること にある。

本 発 明 の 前 記 並 び に そ の 他 の 目 的 と 新 規 な 特 徴 は 本 明 細 書 の 記 述 及 び 添 付 図 面 か ら 明 ら か に な る で あ ろ う 。

【課題を解決するための手段】

【0019】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の ²⁰ とおりである。

(1)半導体柱と絶縁体柱が一方向に交互に敷き詰めた状態で複数配置された柱列と、

前記複数の半導体柱に夫々設けられた複数の不揮発性記憶素子であって、前記半導体柱 の前記一方向に沿う側面にゲート絶縁膜を介在して制御ゲート電極が設けられ、前記半導 体柱の上面部にドレイン領域が設けられ、かつ前記半導体柱の底面部にソース領域が設け られた複数の不揮発性記憶素子と、

前記複数の不揮発性記憶素子の夫々の制御ゲート電極を含み、かつ前記柱列の前記一方向に沿う側面に前記一方向に沿って設けられた配線とを有することを特徴とする半導体集積回路装置である。

【 0 0 2 0 】

(2)半導体領域内にソース領域、ドレイン領域、前記ソース領域と前記ドレイン領域に 挟まれたチャネル形成領域、及び制御ゲート電極を持つ電気的に書き込み可能な不揮発性 記憶素子において、四角柱状の半導体柱の向かい合う側面に独立した2つの前記チャネル 領域が配置され、前記2つのチャネル領域に接続された前記ドレイン領域は前記四角柱状 の半導体柱の上部に形成され、前記チャネル領域と隣り合う側面部には素子分離領域が配 置され、前記チャネル領域と前記制御ゲート電極との間に第1絶縁膜、前記第1絶縁膜上 に非導電性の電荷トラップ膜、前記非導電性の電荷トラップ膜上に第2絶縁膜を有するこ とを特徴とする半導体集積回路装置である。

 $\begin{bmatrix} 0 & 0 & 2 & 1 \end{bmatrix}$

(3)前記手段(2)に記載の半導体集積回路装置において、

前記ソース領域を接地電位とし、前記ドレイン領域および前記制御ゲート電極へ適当な 正電位を与えて、前記チャネル領域をオンさせ、前記ドレイン領域の近傍で発生するホッ トエレクトロンを注入して、前記非導電膜性の電荷トラップ膜へトラップさせることによ り書き込みを行い、

前記制御ゲート電極へ適当な負電位を与え、前記ドレイン領域へ適当な正電位を与えて、前記非導電性の電荷トラップ膜へトラップされた電子を、前記第1絶縁膜中を流れるトンネル電流によって前記半導体領域へ引抜くことにより消去を行うことを特徴とする半導体集積回路装置である。

【 0 0 2 2 】

(4)前記手段(2)に記載の半導体集積回路装置において、

30

前記第1絶縁膜はシリコン酸化膜、前記非導電性の電荷トラップ膜はシリコン窒化膜、 前記第2絶縁膜はシリコン酸化膜である。

(8)

【0023】

(5)前記手段(2)に記載の半導体集積回路装置において、

前記第1絶縁膜はシリコン酸化膜、前記非導電性の電荷トラップ膜は金属酸化膜、前記 第2絶縁膜はシリコン酸化膜である。

【0024】

(6)半導体領域内にソース領域、ドレイン領域、前記ソース領域と前記ドレイン領域に 挟まれたチャネル形成領域、及び制御ゲート電極を持つ電気的に書き込み可能な不揮発性 記憶素子において、四角柱状の半導体柱の向かい合う側面に独立した2つの前記チャネル 形成領域が配置され、前記2つのチャネル形成領域に接続された前記ドレイン領域は前記 四角柱状の半導体柱の上部に形成され、前記チャネル形成領域と隣り合う側面部には素子 分離領域が配置され、前記チャンネル領域と前記制御ゲート電極との間に第1絶縁膜、前 記第1絶縁膜上に半導体膜、前記半導体膜上に非導電性の電荷トラップ膜、前記非導電性 の電荷トラップ膜上に第2絶縁膜を有し、前記半導体膜と非導電性の電荷トラップ膜との 界面電荷トラップ準位に主として電子トラップを行うことを特徴とする半導体集積回路装 置である。

【 0 0 2 5 】

(7)前記手段(6)に記載の半導体集積回路装置において、

前記ソース領域を接地電位とし、前記ドレイン領域および前記制御ゲート電極へ適当な 20 正電位を与えて、前記チャネル形成領域をオンさせ、前記ドレイン領域の近傍で発生する ホットエレクトロンを注入して、前記半導体膜と前記非導電性の電荷トラップ膜との電荷 トラップ準位に主として電子トラップを行うことにより書き込みを行い、

前記制御ゲート電極へ適当な負電位を与え、前記ドレイン領域へ適当な正電位を与えて、トラップされた電子を、前記半導体膜及び第1絶縁膜中を流れるトンネル電流によって前記半導体領域へ引抜くことにより消去を行うことを特徴とする半導体集積回路装置である。

【0026】

(8)前記手段(6)に記載の半導体集積回路装置において、

前記第1絶縁膜はシリコン酸化膜、前記半導体膜がポリシリコン膜、前記非導電性の電 ³⁰ 荷トラップ膜はシリコン窒化膜、前記第2絶縁膜はシリコン酸化膜である。

【 0 0 2 7 】

(9)前記手段(6)に記載の半導体集積回路装置において、

前記第1絶縁膜はシリコン酸化膜、前記半導体膜がポリシリコン膜、前記非導電性の電荷トラップ膜は金属酸化膜、前記第2絶縁膜はシリコン酸化膜である。

【 0 0 2 8 】

(10)半導体基板上にストライプ状に溝型素子分離領域と半導体活性領域を交互に形成し、前記ストライプ状の溝型素子分離領域と半導体活性領域とは直行する方向にストライプ状に形成したレジスト膜パターンをマスクとして、前記半導体活性領域のエッチングに引き続いて前記溝型素子分離領域をエッチングして四角柱状の半導体柱、及び四角柱状の素子分離領域を形成する工程と、

前記四角柱状の半導体柱の側面部にチャネル形成領域を形成し、前記チャネル形成領域の上部に第1酸化膜、窒化膜、及び第2酸化膜の積層膜を堆積した後、導電膜のサイドスペーサからなるワード線を形成する工程と、

前記四角柱状の半導体柱の上部にドレイン領域を形成する工程とを、少なくとも含むことを特徴とする半導体集積回路装置の製造方法である。

【 0 0 2 9 】

(11)半導体基板上にストライプ状に溝型素子分離領域と半導体活性領域を交互に形成し、前記ストライプ状の溝型素子分離領域と半導体活性領域とは直行する方向にストライ プ状に形成したレジスト膜パターンをマスクとして、前記半導体活性領域のエッチングに

10

引き続いて前記溝型素子分離領域をエッチングして四角柱状の半導体柱、及び四角柱状の 素子分離領域を形成する工程と、 前記四角柱状の半導体柱の側面部にチャネル形成領域を形成し、前記チャネル形成領域 の上部に第1酸化膜、ポリシリコン膜、窒化膜、及び第2酸化膜の積層膜を堆積した後、 導電膜のサイドスペーサからなるワード線を形成する工程と、 前記四角柱状の半導体柱の上部にドレイン領域を形成する工程とを、少なくとも含むこ とを特徴とする半導体集積回路装置の製造方法である。 【発明の効果】 [0030]10 本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明す れば、下記のとおりである。 [0031]本発明によれば、非導電性の電荷トラップ膜を電荷蓄積領域として用いる不揮発性メモ リの読み出し電流を大幅に向上させることができ、また、読み出しディスターブによるデ ータ反転の読み出し不良を撲滅できる半導体集積回路装置を提供することができる。 本発明によれば、非導電性の電荷トラップ膜を電荷蓄積領域として用いる不揮発性メモ リのセル面積の縮小化が容易なデバイス構造を提供することができる。 [0033]20 本発明によれば、電気的にデータの書き込み及び消去が可能な不揮発性記憶素子を有す る半導体集積回路装置の電気的信頼性の向上を図ることができる。 【図面の簡単な説明】 [0034]【図1】本発明の実施形態1であるフラッシュメモリのメモリセルアレイ部の概略構成を 示す模式的平面図である。 【図2】図1のメモリセルアレイ部の等価回路図である。 【図3】図1のA - A線に沿う模式的断面図である。 【図 4 】図 1 の 一 部 を 拡 大 し た 模 式 的 断 面 図 で あ る 。 【図5】図1のB-B線に沿う模式的断面図である。 30 【図6】図1のC-C線に沿う模式的断面図である。 【図7】本発明の実施形態1であるフラッシュメモリの製造工程中における模式的平面図 である。 【図8】図7のB-B線に沿う模式的断面図ある。 【図9】図7に続くフラッシュメモリの製造工程中における模式的平面図である。 【図10】(a)は図9のA-A線に沿う模式的断面図であり、(b)は図9のC-C線 に沿う模式的断面図である。 【図11】図9に続くフラッシュメモリの製造工程中における模式的平面図である。 【図12】(a)は図11のA-A線に沿う模式的断面図であり、(b)は図11のC-C線に沿う模式的断面図である。 40 【図13】図11に続くフラッシュメモリの製造工程中における模式的平面図である。 【図14】(a)は図13のA-A線に沿う模式的断面図であり、(b)は図13のC-C 線 に 沿 う 模 式 的 断 面 図 で あ る。 【図15】図13に続くフラッシュメモリの製造工程中における模式的断面図である。 【図16】図15に続くフラッシュメモリの製造工程中における模式的断面図である。 【図17】図16に続くフラッシュメモリの製造工程中における模式的平面図である。 【図18】(a)は図17のA-A線に沿う模式的断面図であり、(b)は図17のC‐ C線に沿う模式的断面図である。 【図19】図17に続くフラッシュメモリの製造工程中における模式的断面図である。 【図20】図19に続くフラッシュメモリの製造工程中における模式的断面図である。 50 【図21】図20に続くフラッシュメモリの製造工程中における模式的断面図である。

(9)

【図22】図21に続くフラッシュメモリの製造工程中における模式的断面図である。 【図23】本発明の実施形態2であるフラッシュメモリにおいて、メモリセルアレイ部の 周辺領域の概略構成を示す模式的平面図である。 【図24】図23の一部を除去した状態を示す模式的平面図である。 【図25】本発明の実施形態3であるフラッシュメモリの製造工程中における模式的断面 図である。 【図26】図25に続くフラッシュメモリの製造工程中における模式的断面図である。 【図27】図26に続くフラッシュメモリの製造工程中における模式的断面図である。 【図28】図27に続くフラッシュメモリの製造工程中における模式的断面図である。 10 【図29】図28に続くフラッシュメモリの製造工程中における模式的断面図である。 【図30】図29に続くフラッシュメモリの製造工程中における模式的断面図である。 【図31】図30に続くフラッシュメモリの製造工程中における模式的断面図である。 【図32】図31に続くフラッシュメモリの製造工程中における模式的断面図である。 【図33】図32に続くフラッシュメモリの製造工程中における模式的断面図である。 【図34】図33に続くフラッシュメモリの製造工程中における模式的断面図である。 【図35】本発明の実施形態4であるフラッシュメモリのメモリセルアレイ部の概略構成 を示す模式的平面図である。 【図36】(a)は図35のC-C'線方向に沿う模式的断面図であり、(b)は図35 の D - D 線 方 向 に 沿 う 模 式 的 断 面 図 で あ る。 20 【 図 3 7 】本発明の実施形態 5 であるフラッシュメモリの概略構成を示す模式的平面図で ある。 【 図 3 8 】 本 発 明 の 実 施 形 態 6 で あ る フ ラ ッ シ ュ メ モ リ の 概 略 構 成 を 示 す 模 式 的 平 面 図 で ある。 【図39】従来技術において、第1のセルの概略構成を示す模式的断面図である。 【図40】従来技術において、第2のセルの概略構成を示す模式的断面図である。 【図41】従来技術において、第3のセルの概略構成を示す模式的平面図である。 【図42】図41に示す第3のセルのゲート長方向に沿う模式的断面図である。 【図 4 3 】図 4 1 に示す第 3 のセルのゲート幅方向に沿う模式的断面図である。 【図44】図23及び図24に示すフラッシュメモリのメモリセルアレイ部の周辺領域に おける製造工程中の模式的平面図である。 30 【図45】図44に続く製造工程中の模式的平面図である。 【図46】図45に続く製造工程中の模式的平面図である。 【図47】図46に続く製造工程中の模式的平面図である。 【図48】図47に続く製造工程中の模式的平面図である。 【図49】図48に続く製造工程中の模式的平面図である。 【図50】図49に続く製造工程中の模式的平面図である。 【発明を実施するための形態】 [0035]以下、図面を参照して本発明の実施例を詳細に説明する。なお、発明の実施例を説明す 40 るための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は 省略する。 [0036](実施形態1) 図1は本発明の実施形態1であるフラッシュメモリのメモリセルアレイ部の概略構成を 示す模式的平面図であり、 図2は図1のメモリセルアレイ部の等価回路図であり、 図 3 は図 2 の A - A 線 に 沿 う 模 式 的 断 面 図 で あ り 、 図 4 は図 3 の一部を拡大した模式的断面図であり、 図 5 は図 2 の B - B 線 に 沿 う 模 式 的 断 面 図 で あ り 、 50 図 6 は図 2 の C - C 線に沿う模式的断面図である。

[0037]

本実施形態のフラッシュメモリのメモリセルアレイ部MSAには、図1及び図2に示す ように、複数本のワード線WL及び複数本のデータ線BLが延在している。複数本のワー ド線WLは、Y方向に向かって延在し、Y方向と直行するX方向に所定の間隔をおいて配 置されている。複数本のデータ線BLは、X方向に向かって延在し、Y方向に所定の間隔 をおいて配置されている。また、メモリセルアレイ部には、図1及び図2に示すメモリセ ルMSが行列状(X方向及びY方向)に複数個配置されている。また、メモリセルアレイ 部MSAには、Y方向に向かって延在する柱列20がX方向に所定の間隔をおいて複数本 配置されている。

【 0 0 3 8 】

柱列20は、図1乃至図6に示すように、半導体柱5と絶縁体柱4をY方向に向かって 交互に敷き詰めて複数個配置した構成となっている。半導体柱5及び絶縁体柱4は、例え ば単結晶シリコンからなるp型半導体基板1の一主面に設けられている。この半導体柱5 及び絶縁体柱4は、後で詳細に説明するが、主として半導体基板1に溝加工を施すことに よって形成される。本実施形態において、半導体柱5及び絶縁体柱4は、例えば四角柱状 で形成されている。絶縁体柱4は例えば酸化シリコン膜(絶縁膜)3で形成されている。 【0039】

メモリセルMSは、半導体柱5に形成された不揮発性記憶素子Qによって構成されている。不揮発性記憶素子Qは、図3及び図4に示すように、主に、チャネル形成領域CN、 ゲート絶縁膜GI、コントロールゲート電極11、ソース領域及びドレイン領域を有する 構成となっている。チャネル形成領域CNは半導体柱5のY方向に沿う側面に設けられ、 ゲート絶縁膜GIはチャネル形成領域CN上(半導体柱5の側面上)に設けられ、コント ロールゲート電極11はゲート絶縁膜GI上に設けられ、ドレイン領域は半導体柱5の上 面部に設けられ、ソース領域は半導体柱5の底面部に設けられている。 【0040】

ゲート絶縁膜GIは、これに限定されないが、例えば図1及び図4に示すように、半導体柱5の側面から、酸化シリコン膜9a、窒化シリコン膜9b及び酸化シリコン膜9cを 順次積層した積層膜9で形成されている。窒化シリコン膜9bは電荷を離散的に蓄積する 膜である。すなわち、窒化シリコン膜9b中には、電子トランプが非連続で離散的に形成 されている。このように、ゲート絶縁膜GIは、電荷を離散的に蓄積する膜を含む積層膜 で形成されている。

【0041】

コントロールゲート電極11は、柱列20のY方向に沿う側面に沿って延在するワード 線WLの一部分で構成されている。ワード線WLは、柱列20に対して自己整合で形成さ れ、サイドスペーサ状に加工されている。このワード線WLは、例えば抵抗値を低減する 不純物(例えばAs)が導入された多結晶シリコン膜で形成されている。 【0042】

ドレイン領域は半導体柱5の上面部に設けられたn型半導体領域12で構成され、ソース領域は半導体柱5の底面部に設けられたn型半導体領域8で構成されている。n型半導体領域8は主として柱列20のX方向の幅を規定する溝の底面部に設けられ、Y方向に沿って連続的に延在するソース配線を構成している。すなわち、ソース領域は柱列20に沿って連続的に延在するソース配線の一部分で構成されている。

一つの半導体柱5には、図3及び図4に示すように、2つの不揮発性記憶素子Qが設けられている。2つの不揮発性記憶素子Qのうち、一方の不揮発性記憶素子Qは、そのチャネル形成領域CNが半導体柱5の互いに向かい合う2つの側面のうちの一方の側面に設けられ、他方の不揮発性記憶素子Qは、そのチャネル形成領域CNが2つの側面のうちの他方の側面に設けられている。不揮発性記憶素子Qのチャネル長Lは半導体柱5の高さ(突出量)で規定され、チャネル幅Wは半導体柱5のY方向に沿う幅で規定されている。 【0044】 10

20

30

図5及び図6に示すように、半導体柱5及び絶縁体柱4はほぼ同一の加工寸法で形成されている。柱列20において、複数の半導体柱5の夫々は絶縁体柱4によって互いに絶縁 分離されている。絶縁体柱4はn型半導体領域8に到達し、複数の半導体柱5の夫々の上 面部に設けられた複数のn型半導体領域12は、半導体柱5の間に設けられた絶縁体柱4 によって互いに絶縁分離されている。

【0045】

図1乃至図6に示すように、各柱列20の半導体柱5及び絶縁体柱4は、半導体基板1 の主面上に設けられた絶縁膜13によって覆われている。絶縁膜13には半導体柱5の上 面部と向かい合う部分に開口14が設けられ、この開口14の内部には開口14の内壁面 に沿って窒化シリコン膜から成るサイドスペーサ状の絶縁膜16が設けられ、この絶縁膜 16で規定された開口17の内部にはドレイン領域であるn型半導体領域12と電気的に 接続されたコンタクトプラグ18が埋め込まれている。このコンタクトプラグ18には、 ビット線BLが接続されている。即ち、半導体柱5の上面部に設けられたドレイン領域で あるn型半導体領域12は、コンタクトプラグ18を介してビット線BLと電気的に接続 されている。

[0046]

本実施形態において、メモリセルMS(不揮発性記憶素子Q)は、図1乃至図6に示す ように、四角柱状の絶縁体柱4で絶縁分離された四角柱状の半導体柱5の上部表面領域に ド レ イ ン 領 域 を 配 置 し 、 半 導 体 柱 5 の 側 面 部 に チ ャ ネ ル 形 成 領 域 C N 、 酸 化 シ リ コ ン 膜 (第 1 酸化 膜) 9 a 、シリコン 窒化 膜 (非 導 電 膜 性 の 電 荷 ト ラ ッ プ 膜) 9 b 、 及 び 酸 化 シ リ コン 膜 (第 2 酸化 膜) 9 c の 積 層 膜 9 が 配 置 され 、 酸化 シリコン 膜 (第 2 酸化 膜) 9 c の 外 側 に ポ リ シ リ コ ン 膜 か ら な る サ イ ド ス ペ ー サ 状 に 配 置 さ れ た 制 御 ゲ ー ト 電 極 (コ ン ト ロ ールゲート電極)11を配置し、四角柱状の半導体柱5の上部表面領域にドレイン領域へ の開口(コンタクト穴)17とビット線BLを配置しており、ドレイン領域及びコントロ ールゲート電極11へ適当な正電位を与えて、チャネル形成領域CNをオンさせ、ドレイ ン領域の近傍で発生するホットエレクトロンを注入して、前記非導電膜性の窒化シリコン 膜(電荷トラップ膜)9bヘトラップさせることにより書き込みを行い、また、前記コン トロールゲート電極11へ適当な負電位を与え、前記ドレイン領域へ適当な正電位を与え て、前記非導電性の窒化シリコン膜(電荷トラップ膜)9bヘトラップされた電子を、酸 化シリコン膜(第1酸化膜) 9 a 中を流れるトンネル電流によって前記ドレイン領域へ引 抜くことにより消去を行う不揮発性メモリ素子として構成されている。 [0047]

A - A 線方向(X方向)においては、四角柱状の半導体柱5の側面部に、酸化シリコン 膜(第1酸化膜)9a、非導電性の電荷トラップ膜9b、酸化シリコン膜(第2酸化膜) 9c、サイドスペーサ状のコントロールゲート電極11が順次外周を覆うように配置され 、四角柱状の半導体柱5の下部にn型半導体領域8からなるソース領域が配置され、上部 にn型半導体領域12からなるドレイン領域が配置されている。B - B線方向(Y方向) 方向では、四角柱状の半導体柱5は絶縁膜3で分離されており、ドレイン領域へはコンタ クトプラグ18を介してビット線BLへ接続されている。

【0048】

本願のメモリセルMSは、図1に示したように、四角柱状の半導体柱5は最小寸法F× Fで配置されており、隣り合う四角柱状の半導体柱5の分離幅も最小寸法Fで配置されて いる。したがって、ひとつの四角柱状の半導体柱5の平面面積は2F×2F=4F²であ り、ひとつの半導体柱5の内部には2セルが配置できることから、本願のメモリセルMS の単位セル面積は2F²と小さく設計できる。本願のメモリセルMSのチャンネル幅Wは 、四角柱状の半導体柱5の幅Fに等しく、チャンネル長Lは四角柱状の半導体柱5の高さ で決まる。四角柱状の半導体柱5の高さをFとした場合、チャンネル電流を決める構造定 数W/LはF/F=1となる。これは、本願のメモリセルMSのセル面積は従来セルのセ ル面積4F²の半分であるにも拘わらず、読出し電流は同一に維持できることを示してお り、本願の有効性を意味している。 10

20

【0049】

本実施形態において、柱列20の複数の半導体柱5は、これらの間に設けられた絶縁体 柱4によって互いに絶縁分離されている。従って柱列20の素子分離領域には半導体が存 在しないため、柱列20のY方向における側面にこの側面に沿って連続的に延在するワー ド線WLを形成しても素子分離領域に寄生チャネルが形成されることはない。従って、寄 生チャネルの形成に起因する、データの消去不良、書き込み不良及び読み出し不良を抑制 できるため、フラッシュメモリの電気的信頼性の向上を図ることができる。すなわち、微 細化してメモリセルサイズを縮小化しても、寄生チャネル形成に起因する不良は生じるこ とがなく、信頼性を向上することができる。

[0050]

10

次に、フラッシュメモリの製造について、図7乃至図22図を用いて説明する。

図 7 は本発明の実施形態 1 であるフラッシュメモリの製造工程中における模式的平面図 であり、

図 8 は図 7 の B - B 線 に 沿 う 模 式 的 断 面 図 あ り、

図9は図7に続くフラッシュメモリの製造工程中における模式的平面図であり、

図 1 0 において、(a)は図 9 の A - A 線に沿う模式的断面図、(b)は図 9 の C - C 線に沿う模式的断面図であり、

図 1 1 は図 9 に続くフラッシュメモリの製造工程中における模式的平面図であり、 図 1 2 において、(a)は図 1 1 の A - A線に沿う模式的断面図、(b)は図 1 1 の C - C線に沿う模式的断面図であり、

図13は図11に続くフラッシュメモリの製造工程中における模式的平面図であり、 図14において、(a)は図13のA - A線に沿う模式的断面図、(b)は図13のC - C線に沿う模式的断面図であり、

図15は図13に続くフラッシュメモリの製造工程中における模式的断面図であり、 図16は図15に続くフラッシュメモリの製造工程中における模式的断面図であり、 図17は図16に続くフラッシュメモリの製造工程中における模式的平面図である。 図18において、(a)は図17のA - A線に沿う模式的断面図、(b)は図17のC - C線に沿う模式的断面図であり、

図19は図17に続くフラッシュメモリの製造工程中における模式的断面図であり、 図20は図19に続くフラッシュメモリの製造工程中における模式的断面図であり、 図21は図20に続くフラッシュメモリの製造工程中における模式的断面図であり、 図22は図21に続くフラッシュメモリの製造工程中における模式的断面図である。 【0051】

まず、図7及び図8に示すように、半導体基板1上に活性領域5aと溝型素子分離領域4aをストライプ状に形成する。この時、活性領域5aは溝型素子分離領域4aで分離されており、活性領域5aの上部には表面酸化膜6が成長されている。溝型素子分離領域4aは半導体基板1に溝2を形成し、その後、この溝2の内部を埋め込むようにして絶縁膜3を形成し、その後、この絶縁膜3の表面をCMP法によって平坦化することによって形成する。

【0052】

すなわち、半導体基板1に、例えばY方向に最小寸法Fの幅及び最小寸法Fの間隔を有し、X方向に延在するストライプ状の溝パターン4aを形成する。次に、溝パターン4aの内部を含む半導体基板1の主面上に、例えば酸化シリコン膜からなる絶縁膜をCVD法で堆積する。次に、絶縁膜を例えばCMP法などの研磨により平坦化することにより、溝パターン4aに絶縁膜を埋め込んでストライプ状の溝型素子分離領域4aを形成する。これにより、Y方向の活性領域5aの幅及び間隔を例えば最小加工寸法Fで構成される。 【0053】

次に、図9及び図10に示すように、活性領域5aの配置方向とは直交する方向に、ストライプ状のレジストパターンRMを形成し、このレジストパターンRMをマスクとして、活性領域5aを選択的にエッチングして四角柱状の半導体柱5を形成し、その後、図1

20



1 及び図12に示すように、レジストパターンRMをマスクとして、溝型素子分離領域4 aをエッチングして四角柱状の絶縁体柱4を形成する。レジストパターンRMは、例えば X方向に最小寸法Fの幅及び間隔を有する。すなわち、半導体柱5及び絶縁体柱4のそれ ぞれは、X方向及びY方向に最小寸法Fの幅及び間隔を有する。 【0054】

(14)

次に、レジストパターンRMをマスクとしたヒ素As又はリンP等の不純物のイオン打ち込みにより、図13及び図14に示すように、n型半導体領域8から成るソース領域を 形成する。

【0055】

次に、図15に示すように、半導体柱5の側面部に酸化シリコン膜(第1酸化膜)9a 10 、窒化膜9b、及び酸化シリコン膜(第2酸化膜)9cからなる積層膜9を堆積し、その 後、図16に示すように、多結晶シリコン膜10を形成し、その後、多結晶シリコン膜1 0にRIE等の異方性エッチングを施して、図17及び図18に示すように、サイドスペ ーサ状のポリシリコン膜からなるコントロールゲート電極11(ワード線WL)を形成す る。

[0056]

次に、 半導体柱 5 の上部に不純物をイオン打ち込み法で導入して、 図 1 8 に示すように 、 n 型 半 導体 領域 1 2 からなるドレイン領域を形成する。

[0057]

次に、図19に示すように、絶縁膜13を形成し、その後、図20に示すように、絶縁 20 膜13に半導体柱5の上部を露出する開口14を形成する。

【 0 0 5 8 】

次に、図21に示すように、開口14の内部を含む基板上に絶縁膜15を形成し、その 後、絶縁膜15にRIE等の異方性エッチングを施して、図22に示すように、開口14 の内壁にサイドスペーサ状の絶縁膜(サイドウォールスペーサ)16を形成する。 【0059】

次に、サイドウォールスペーサ16で規定された開口(接続孔)17の内部、即ち、半 導体柱5の上面上にドレイン領域と接続されるコンタクトプラグ18を形成し、その後、 コントロールゲート電極11の方向に直交する方向にビット線BL形成する。これにより 、図1乃至図6に示す状態となる。

[0060]

本願メモリセルの概略的な製造工程においては、従来から使用可能な製造技術を適用しており、本願メモリセルが従来技術で製造できることを示している。

【0061】

(実施形態2)

本実施形態は、本願メモリセルにおけるサイドスペーサ状のコントロールゲート電極への電極接続に関するものである。図23及び図24には本発明に係る不揮発性メモリセルの平面図が概略的に示されている。同図においては、メモリアレー端部でのコントロールゲートへの電極接続構造を示しており、四角柱状の半導体柱41が配置され、溝型素子分離領域(絶縁体柱)42はメモリアレー端部では2本毎に長さが異なるように形成されており、サイドスペーサ状にコントロールゲート電極45を加工する際に、周辺回路のゲート電極を定義するマスクパターン44を用いて、コントロールゲート電極45の取り出し領域を形成し、コンタクト穴47を介して第1金属配線48へ接続されている。サイドスペーサ状のコントロールゲート電極45の配置ピッチは最小寸法Fであり、第1金属配線48のみでは接続不可能であるため、第1接続穴49を介して第2金属配線50をも用いている。溝型素子分離領域42の周辺部に形成されるサイドスペーサ状のコントロールゲート電極45は、マスクパターン46により切断されている。

[0062]

本実施形態により、配置ピッチが最小寸法 Fのサイドスペーサ状のコントロールゲート 電極 4 5 へ、配置ピッチが最小寸法 2 Fの金属配線を接続することが可能であることが示

30

された。

【 0 0 6 3 】

更に、本実施形態2について、図44乃至図50を用いて詳細に説明する。図44乃至 図50は、図23及び図24に示すフラッシュメモリのメモリセルアレイ部の周辺領域に おける製造工程中の模式的平面図である。

[0064]

図44は、柱列20上を含む半導体基板上に、不揮発性記憶素子のゲート絶縁膜として 使用する絶縁膜43(積層膜9)を形成した後の状態を示している。絶縁膜43は、柱列 20の側面を覆うようにして半導体基板上に形成されており、図44では図を見やすくす るため、柱列20の側面に形成された部分及びメモリセルアレイ部の周囲を囲む溝型素子 分離領域42の側面に形成された部分を図示している。また、図23、図24、図44乃 至図50では、柱列20の延在方向を図1に対して90度ずらした状態で図示している。 【0065】

図44に示すように、各柱列20は、メモリセルアレイ端部において、柱列20の延在 方向に沿う長さが中間部分の絶縁体柱4よりも長い溝型素子分離領域42を有する構成に なっており、この各柱列20における溝型素子分離領域42は、2本の柱列20毎に長さ が異なるように形成されている。

【0066】

図44に示す絶縁膜43を形成した後、図45に示すように、柱列20上を含む半導体 基板上の全面に導電膜として多結晶シリコン膜10を形成し、その後、図45に示すよう に、多結晶シリコン膜10上にマスクパターン44を形成する。このマスクパターン44 は、周辺回路用トランジスタのゲート電極を形成するためのゲートパターンと、不揮発性 記憶素子のコントロールゲート電極45を含むワード線WLの引き出し領域(コンタクト 領域)を形成するための引き出しパターン(コンタクトパターン)を有する。即ち、不揮 発性記憶素子のコントロールゲート電極45を含むワード線WL及び引き出し領域45a は、周辺回路を構成するMISFETのゲート電極と同一工程で形成される。

【0067】

次に、マスクパターン44をエッチングマスクとして使用し、多結晶シリコン膜10に RIE等の異方性エッチングを施して、図46及び図47(マスクパターンを除去した状態の図)に示すように、柱列20の側面にコントロールゲート電極45を含むサイドスペーサ状のワード線WLを形成すると共に、ワード線WL(コントロールゲート電極45) と一体化された引き出し領域45aを形成する。この工程において、周辺回路を構成する MISFETのゲート電極も形成される。なお、不揮発性記憶素子のコントロールゲート 電極45を含むワード線WL、引き出し領域45a、周辺回路を構成するMISFETの ゲート電極の形成については、後述する実施形態3の図29及び図30に示す工程で説明 している。

[0068]

次に、図47に示すように、マスクパターン44を除去した後、図48に示すように、 開口部46aを有するマスクパターン46を用いて、柱列20の周囲を囲むようにして柱 列20の側面に連続して形成されたワード線WLの一部を除去する。このワード線WLの 一部の除去は、ワード線WLを選択的に除去するエッチング条件で行う。 【0069】

次に、マスクパターン44を除去した後、図示していないが、柱列20上を含む半導体 基板上の全面に層間絶縁膜を形成し、その後、図49に示すように、前記層間絶縁膜上に ビット線BL及び配線(48a,48b)等を含む第1金属配線48を形成する。ビット 線BLは、層間絶縁膜に形成されたコンタクト穴(接続孔)47を通して、半導体柱5の 表面に設けられた半導体領域(ドレイン領域)と電気的に接続され、配線(48a,48 b)は、層間絶縁膜に形成されたコンタクト穴(接続孔)47を通して、ワード線WLと 一体に形成された引き出し領域45aと電気的に接続される。 【0070】 10

20

次に、図示していないが、第1金属配線48上を含む半導体基板上の全面に層間絶縁膜 を形成し、その後、図50に示すように、前記層間絶縁膜上に第2金属配線50を形成す る。第2金属配線50は、層間絶縁膜に形成された第1接続穴(接続孔)49を通して、 配線48bと電気的に接続される。

【0071】

本実施形態では、多結晶シリコン膜10の一部をマスクした状態で多結晶シリコン膜1 0に異方性エッチングを施して、柱列20の側面に不揮発性記憶素子のコントロールゲー ト電極45を含むワード線WLを形成すると共に、このワード線WLと一体化された引き 出し領域45aを形成している。このようにしてワード線WL及び引き出し領域45aを 形成することにより、製造工程数を増加することなく、微細なワード線WL及びこの微細 なワード線WLと一体化された引き出し領域45aを形成することができる。また、微細 なワード線WLと一体化された引き出し領域45aを形成することにより、微細なワード 線WLと上層の配線との電気的な接続を容易に行うことができる。

本実施形態では、多結晶シリコン膜10に異方性エッチングを施して、ストライプ状の 突起状島領域である柱列20の側面に、不揮発性記憶素子のコントロールゲート電極を含 むサイドスペーサ状のワード線WLを形成している。このようにして形成されたワード線 WLは、柱列20の周囲を囲むようにして連続的に形成される。即ち、柱列20の互いに 反対側に位置する2つの側面(半導体柱5の配列方向に沿う側面,柱列の長手方向に沿う 側面)のうちの一方の側面側に形成されたワード線WLと他方の側面側に形成されたワー ド線WLとが電気的に接続された状態となる。柱列20の一方の側面側に形成されたワー ド線WLは、この柱列20一方の側面側をチャネル形成領域とする不揮発性記憶素子のコ ントロールゲート電極45を含み、柱列20の他方の側面側に形成されたワード線WLは 、この柱列20の他方の側面側をチャネル形成領域とする不揮発性記憶素子のコントロー ルゲート電極を含んでいる。

【0073】

したがって、導電膜である多結晶シリコン膜10に異方性エッチングを施して、四方が 側面で囲まれたストライプ状の突起状島領域からなる柱列20の側面に、不揮発性記憶素 子のコントロールゲート電極45を含むサイドスペーサ状のワード線WLを形成する場合 は、本実施形態のように、ワード線WLを形成した後、ワード線WLの一部を除去して、 柱列20の一方の側面側をチャネル形成領域とする不揮発性記憶素子のコントロールゲー ト電極と柱列20他方の側面側をチャネル形成領域とする不揮発性記憶素子のコントロー ルゲート電極とを電気的に分離する必要がある。本実施形態では、図48に示すように、 柱列20の端部における溝型素子分離領域42においてワード線WLの一部を除去してい る。

[0074]

(実施形態3)

本実施形態では、本願のメモリセルと周辺回路用トランジスタを同一製造工程で製造す る方法に関するものであり、図25から図33に示した各製造工程毎の断面図を用いて説 明する。夫々の断面図には周辺回路部とメモリセル部の断面図を示している。 【0075】

まず、図25は、抵抗率10 cmのp型半導体シリコン基板(以下、単にシリコン基 板と言う)51の表面領域に、深さ250nmの溝内に酸化膜を埋め込み、CMP(Chemi cal Mechanical Polishing)法により平坦化した溝型素子分離領域52を形成した後、膜 厚10nmの表面酸化膜53を形成した状態を示している。図示されてはいないが、前記 表面酸化膜53通して加速エネルギ1MeVのリンイオンを注入量1×10¹³/cm² 、加速エネルギ500keVのリンイオンを注入量3×10¹²/cm²、及び加速エネ ルギ150keVのリンイオンを注入量1×10¹²/cm²注入してn型ウエル領域を 形成し、加速エネルギ500keVのボロンイオンを注入量1×10¹³/cm²、加速 エネルギ150keVのボロンイオンを注入量5×10¹²/cm²、及び加速エネルギ 10

50 k e Vのボロンイオンを注入量 1 × 10¹² / c m² 注入して p 型ウエル領域が形成 されている。

[0076]

次に、図26及び図27に示すように、レジストパターン54をマスクとして、メモリ セル領域のシリコン基板51を深さ250nmまでエッチングして四角状のシリコン柱(半導体柱)55を形成し、引き続いて溝型素子分離領域52の酸化膜をエッチングする。 なお、例えば、酸化膜のエッチングはシリコンがエッチングされにくい条件で行う。 [0077]

このように、シリコンのエッチングでシリコン柱55を形成した後に、溝型素子分離領 域 5 2 の酸化膜をエッチングしているので、溝型素子分離領域 5 2 下のシリコン基板 5 1 の削れを防止することができる。また、レジストパターン54をマスクとして、加速エネ ルギ 5 0 k e V のリンイオンを注入量 2 × 1 0 ^{1 5} / c m ² 注入してソース領域 5 6 を形 成する。

[0078]

さらに、図28は、上記レジストパターン54を除去した後、CVD法により膜厚5n mの酸化膜 5 7、 膜厚 1 0 n mの窒化膜 5 8 を堆積した後、メモリセル領域を覆ったレジ ストパターン59をマスクとして、周辺回路領域の窒化膜58と酸化膜57をエッチング した状態である。

[0079]

20 続いて、図29に示すように、上記レジストパターン59を除去し、表面酸化膜53を ウエットエッチングで除去した後、周辺回路用トランジスタのゲート酸化を行い膜厚14 n m の ゲート 酸化 膜 6 0 を 成 長 す る 。 こ の 後 、 C V D 法 に よ り 膜 厚 4 n m の 酸 化 膜 6 1 を 堆積し、引き続いて濃度1×10^{2 0} /cm³のリンがドープされた膜厚80nmのポリ シリコン膜62を堆積する。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

次に、図30は、周辺回路用トランジスタのゲート電極を定義するためのレジストパタ ーン63をマスクとして、前記ポリシリコン膜62をエッチングして、サイドスペーサ状 のコントロールゲート 6 5 、コントロールゲート 接続 用 領 域 6 6 、 及び 周 辺 ゲート 6 4 を 加工した状態を示している。

 $\begin{bmatrix} 0 & 0 & 8 & 1 \end{bmatrix}$

さらに、図31に示すように、加速エネルギ30keVの砒素イオンを注入量2×10 ^{1 5} / c m ² 注入して、周辺トランジスタのソース領域 6 7 、ドレイン領域 6 8 、及びメ モリセルのドレイン領域69を形成した後、CVD法により膜厚40nmの酸化膜70と 膜厚60nmの窒化膜71を堆積し、さらにCVD法により堆積し、CMP法で平坦化し た膜厚700nmの酸化膜72を形成し、コンタクト穴を開口するためのレジストパター ン73をマスクとし、窒化膜に対して選択比のあるエッチング条件で前記酸化膜72をエ ッチングして、周辺回路のコンタクト穴74、メモリセル領域のコンタクト穴75を開口 する。

[0082]

40 続いて、 図 3 2 は、 コンタクト穴 7 4、 及び 7 5の底 部の窒化 膜 7 1と酸化 膜 7 0をエ ッチングした後、前記レジストパターン73を除去し、スパッタ法とCVD法により埋め 込み、CMP法により平坦化したタングステンプラグ76を形成し、膜厚300nmのタ ングステン膜からなる第1金属配線77を形成した状態を示している。 【0083】

最後に、図33に示したように、CVD法により膜厚500nmの第1層間酸化膜78 を堆積した後、第1接続プラグ79を形成し、膜厚500nmのアルミニウム膜からなる 第2金属配線80を形成する。さらに、図示されていないが、第2層間絶縁膜の堆積、第 2 接続 プラグの形成、 第 3 金属配線の形成、 及びパッシベーション膜の堆積とボンディン グパッド部の開口を行って、本実施例のフラッシュメモリの製造工程が完了する。 [0084]

10

本実施例の不揮発性メモリセルは最小寸法 F 0 . 2 5 µ m で設計されており、セル面積 は 2 F² = 0 . 1 2 5 µ m² であった。

(18)

【 0 0 8 5 】

また、本実施例の不揮発性メモリセルへの書き込み動作は、ビット線へ5 Vを、コント ロールゲートへ8 Vのパルス電圧をパルス幅1 µ s 印加して行い、しきい電圧は2 Vから 4 Vへ上昇した。また、消去動作は、ソース領域の電位をオープンとした状態で、ビット 線へ6 Vを、コントロールゲートへ - 8 Vのパルス電圧をパルス幅5 0 m s 印加して行い 、しきい電圧は4 Vから2 Vへ低下することができた。上述の書き込み・消去の電圧条件 で10万回の書換え動作を行った結果、書き込み及び消去後のしきい電圧の変動は0.4 V以内であった。書換えによるメモリセルの特性変動は、書き込み時間は1.2 倍の増加 、消去時間は3 倍の増加、読出し電流は0.8 倍の低下に抑制することができた。また、 ビット線へ1 Vを、コントロールゲートへ3 Vを印加する読出し動作にて、読出し電流は 2 5 µ A と十分に大きな電流値を得ることができ、本発明の有効性が確認された。 【0086】

(実施形態4)

本実施形態では、前記実施形態3でのメモリセルのゲート絶縁膜構成であった膜厚5 n mの酸化膜57、膜厚10 n mの窒化膜58、及び膜厚5 n mの酸化膜61の積層膜を、 図34の断面図に示したように、膜厚4 n mの酸化膜57、膜厚3 n mのノンドープポリ シリコン膜81、膜厚5 n mの窒化膜58、及び膜厚5 n mの酸化膜61へ変更した。第 1実施例での電子トラップ領域が、前記膜厚10 n mの窒化膜58 中であったのに対して 、本実施例では膜厚3 n mのノンドープポリシリコン膜81と膜厚5 n mの窒化膜58と の界面トラップを主に電荷蓄積領域として用いる。

【0087】

本実施形態でのメモリセルの平面図を図35に示しており、四角柱状の溝型素子分離領 域(絶縁体柱)82で絶縁分離された四角柱状の半導体柱55の側面部にチャンネル領域 、膜厚4nmの酸化膜83(57)、膜厚3nmのノンドープポリシリコン膜81、膜厚 5nmの窒化膜84(58)、及び膜厚5nmの酸化膜85(61)が積層され、膜厚7 0nmのポリシリコン膜からなるサイドスペーサ状に配置されたコントロールゲート86 配置し、前記四角柱状の半導体柱55の上部表面領域にドレイン領域へのコンタクト穴8 7とビット線88を配置している。

【 0 0 8 8 】

図35中に示したC-C'、D-D'方向断面を図36に示している。C-C'方向断面においては、抵抗率10 cmのp型半導体基板91(51)の表面領域に、0.25 µm四角柱状の半導体柱101(55)の側面部に、膜厚4nmの酸化膜94(83)、 膜厚3nmのノンドープポリシリコン膜102(81)、膜厚5nmの窒化膜95(84)、 及び膜厚5nmの酸化膜96(85)が積層され、膜厚70nmのポリシリコン膜からなるサイドスペーサ状のコントロールゲート97(86)が順次外周を覆うように配置 され、該四角柱状の半導体柱101(55)の下部にソース領域92(56)が、上部に ドレイン領域93(69)が配置されている。D-D'方向断面では、四角柱状の半導体 柱101は絶縁膜98で分離されており、該ドレイン領域93へはコンタクトプラグ99 を介して線幅と線間隔が0.25µmのビット線100へ接続されている。

本実施例の不揮発性メモリセルは最小寸法 F 0 . 2 5 µ m で設計されており、セル面積 は 2 F² = 0 . 1 2 5 µ m² であった。

[0090]

本実施形態の不揮発性メモリセルへの書き込み動作は、前記ビット線へ5 Vを、コント ロールゲートへ8 Vのパルス電圧をパルス幅1 µ s 印加してホットエレクロトンを注入し 、前記ノンドープポリシリコン膜102と窒化膜95との界面へ電子をトラップさせるこ とにより、しきい電圧は2 Vから4 Vへ上昇した。また、消去動作は、ソース領域の電位 をオープンとした状態で、半導体基板91へ5 Vを、コントロールゲートへ-8 Vのパル 10

30

ス電圧をパルス幅10ms印加して、トラップ電子を、前記ノンドープポリシリコン膜1 02 中ヘデトラップさせた後、酸化膜94 中を流れるトンネル電流によって前記半導体基 板91へ引抜くことにより行った。

(19)

[0091]

また、本実施形態の不揮発性メモリセルは、上述の書き込み・消去の電圧条件で10万 回の書換え動作を行った結果、書き込み及び消去後のしきい電圧の変動は0.2V以下と 良好であった。書換えによるメモリセルの特性変動は、書き込み時間は1.2倍の増加、 消去時間は3倍の増加、読出し電流は0.9倍の低下に抑制することができた。また、ビ ット線へ1Vを、コントロールゲートへ3Vを印加する読出し動作にて、読出し電流は2 5μΑと十分に大きな電流値を得ることができ、本発明の有効性が確認された。 [0092]

(実施形態5)

本実施形態では、上記実施形態3でのメモリセルのゲート絶縁膜構成であった膜厚4n mの酸化膜 5 7、膜厚 3 n mのノンドープポリシリコン膜 8 1、膜厚 5 n mの窒化膜 5 8 、及び膜厚5nmの酸化膜61の内、図37に示すように、膜厚3nmのノンドープポリ シリコン 膜 1 0 2 を粒 径 4 n m の ノンド ー プポリシリコン球 1 0 3 へ変 更 した。 ノンドー プポリシリコン球103の平均粒径は4nm、平均間隔は5nmであり、実効面密度は1 . 2 × 1 0 ^{1 2} c m ^{- 2} であった。

[0093]

20 本実施形態の不揮発性メモリセルへの書き込み動作は、実施例3の場合と同様に、ドレ イン領域69へ5Vを、コントロールゲート65へ8Vのパルス電圧をパルス幅1µs印 加してホットエレクロトンを注入し、前記ノンドープポリシリコン球103と窒化膜58 との界面へ電子をトラップさせることにより、しきい電圧は2Vから5Vへ上昇した。ま た、消去動作は、ソース領域56の電位をオープンとした状態で、半導体シリコン基板(半導体基板)51へ5Vを、コントロールゲート65へ8Vのパルス電圧をパルス幅50 ms印加して、トラップ電子を、前記ノンドープポリシリコン球103中へデトラップさ せた後、酸化膜57中を流れるトンネル電流によって前記半導体基板51へ引抜くことに より行った。

[0094]

(実施形態6)

図38に示すように、本実施形態では、実施形態5でのメモリセルのゲート絶縁膜構成 であった窒化膜58を設けない構成としたものである。

[0095]

(実施形態7)

本実形態では、前記実施形態3でのメモリセルのゲート絶縁膜構成であった膜厚5mm の酸化膜57、膜厚10nmの窒化膜58、及び膜厚5nmの酸化膜61の積層膜内、窒 化 膜 5 8 を 金 属 酸 化 物 膜 へ 置 き 換 え た 。 金 属 酸 化 物 膜 と し て は 、 5 酸 化 タン タル (T a , O $_{5}$)、アルミナ(Al $_{2}$ O $_{3}$)、酸化チタン(T i $_{2}$)、酸化ジルコニウム(Z r O $_{2}$)、酸化ハフニウム(HfO 。)等が、夫々の誘電率にしたがって膜厚を適正化するなら ば適用可能である。

[0096]

以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、 本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において 種々変更可能であることは勿論である。

【産業上の利用可能性】

[0097]

以上のように、本発明に係わる半導体集積回路装置は、電子機器に組み込まれる半導体 製品として有用であり、特に、メモリカード、携帯電話等の携帯型電子機器に組み込まれ る半導体メモリとして有用である。

【符号の説明】

50

10

30

【 0 0 9 8 】

1… p型半導体基板、2…溝、3…絶縁膜、4…絶縁体柱、4 a…溝型素子分離領域(溝パターン)、5…半導体柱、5 a…活性領域、6…表面酸化膜、8… n型半導体領域、
9…積層膜、9 a…酸化シリコン膜、9 b…窒化シリコン膜、9 c…酸化シリコン膜、
1 0…多結晶シリコン膜、11…コントロールゲート電極、12… n型半導体領域、1
3…絶縁膜、14…開口、16…絶縁膜(サイドウォールスペーサ)、17…開口、18 …コンタクトプラグ、20…柱列、

4 1 … 半導体柱、 4 2 … 溝型素子分離領域(絶縁体柱)、 4 3 … 絶縁膜、 4 4 … マスク パターン、 4 5 … コントロールゲート電極、 4 5 a … 引き出し領域、 4 6 … マスクパター ン、 4 6 a … 開口部、 4 7 … コンタクト穴、 4 8 … 第 1 金属配線、 4 8 a , 4 8 b … 配線 、 4 9 … 第 1 接続穴、

50…第2金属配線、51…シリコン基板、52…溝型素子分離領域、53…表面酸化 膜、54…レジストパターン、55…シリコン柱(半導体柱)、56…ソース領域、57 …酸化膜、58…窒化膜、59…レジストパターン、

60…ゲート酸化膜、61…酸化膜、62…ポリシリコン膜、63…レジストパターン 、64…周辺ゲート、65…コントロールゲート、66…コントロールゲート接続用領域 、67…ソース領域、68,69…ドレイン領域、

70…酸化膜、71…窒化膜、72…酸化膜、73…レジストパターン、74,75… コンタクト穴、76…タングステンプラグ、77…第1金属配線、78…第1層間酸化膜 、79…第1接続プラグ、

80…第2金属配線、81…ノンドープポリシリコン膜、82…溝型素子分離領域(絶縁体柱)、83…酸化膜、84…窒化膜、85…酸化膜、86…コントロールゲート、87…コンタクト穴、88…ビット線、

91… p型半導体基板、92…ソース領域、93…ドレイン領域、94…酸化膜、95 …窒化膜、96…酸化膜、97…コントロールゲート、98…絶縁膜、99…コンタクト プラグ、

MS…メモリセル、MSA…メモリセルアレイ部、Q…不揮発性記憶素子、BL…ビット線、WL…ワード線、CN…チャネル、L…チャネル長、W…チャネル幅。





【図3】

FIG.3



【図4】





-X-















【図8】



【図9】



FIG.9











FIG.12









【図17】





【図16】









FIG.18



Ā

(25)

【図 1 9】 FIG.19



【図20】

(a) 5

11, WL

ഹ



【図21】

FIG.21



【図22】















 $_{20}$



FIG.28













【図32】

周辺回路

メモリセル

FIG.32



【図33】



(28)







【図36】



【図37】



(29)



【図39】 FIG.39

































【図50】



フロントページの続きFターム(参考) 5F083EP17EP18EP22EP48EP49ER02ER14ER15ER27ER30GA02GA09GA12GA15GA16GA21GA28JA03JA04JA36JA39KA13LA21MA06MA16MA19MA20NA01PR06PR10PR29PR36PR40PR43PR44PR45PR46PR53PR54PR55PR56ZA05ZA06ZA07ZA21ZA21ZA21ZA21ZA21ZA215F101BA45BA53BA54BB02BC11BD16BD35BE02BE05BE07BF05BH09BH19BH21H21H11H11H11H11H11