

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2021-108129

(P2021-108129A)

(43) 公開日 令和3年7月29日(2021.7.29)

(51) Int.Cl. F I テーマコード(参考)
G06F 11/34 (2006.01) G06F 11/34 176 5B042

審査請求 有 請求項の数 21 O L 外国語出願 (全 34 頁)

<p>(21) 出願番号 特願2021-28781 (P2021-28781) (22) 出願日 令和3年2月25日(2021.2.25) (62) 分割の表示 特願2019-539979 (P2019-539979)の分割 原出願日 平成29年10月20日(2017.10.20) (31) 優先権主張番号 15/473,101 (32) 優先日 平成29年3月29日(2017.3.29) (33) 優先権主張国・地域又は機関 米国(US)</p>	<p>(71) 出願人 502208397 グーグル エルエルシー Google LLC アメリカ合衆国 カリフォルニア州 94043 マウンテン ビュー アンフィシアター パークウェイ 1600 1600 Amphitheatre Parkway 94043 Mountain View, CA U. S. A. (74) 代理人 110001195 特許業務法人深見特許事務所 (72) 発明者 ノリー, トーマス アメリカ合衆国、94043 カルフォルニア州、マウンテン・ビュー、アンフィシアター・パークウェイ、1600 最終頁に続く</p>
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------	---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

(54) 【発明の名称】 分散ハードウェアトレーシング

(57) 【要約】 (修正有)

【課題】プログラムコードの実行を分析する方法を提供する。

【解決手段】方法は、第1のプロセッサコンポーネントによって実行されるプログラムコードの実行を監視するステップと、第2のプロセッサコンポーネントによって実行されるプログラムコードの実行を監視するステップと、を含む。コンピューティングシステム100は、ハードウェアイベントを識別するデータをSPC106のメモリバッファに格納する。ハードウェアイベントは各々、イベントを特徴付けるメタデータ及びイベントタイムスタンプを含む。システムは、ハードウェアイベントを識別するデータ構造を生成し、ホストシステム126に関連付けられたホストデバイスのメモリバンクに格納し、第1のプロセッサコンポーネント又は第2のプロセッサコンポーネントによって実行されるプログラムコードの性能を分析するために、データ構造をホストシステムによって使用する。

【選択図】 図1




FIG. 1

【特許請求の範囲】**【請求項 1】**

1つ以上のプロセッサを有するコンピューティングシステムによって実行される、コンピュータにより実現される方法であって、前記方法は、

第1のプロセッサコンポーネントによるプログラムコードの実行を監視するステップを含み、前記第1のプロセッサコンポーネントは、前記プログラムコードの少なくとも第1の部分を実行するように構成され、前記方法はさらに、

第2のプロセッサコンポーネントによる前記プログラムコードの実行を監視するステップを含み、前記第2のプロセッサコンポーネントは、前記プログラムコードの少なくとも第2の部分を実行するように構成され、前記方法はさらに、

前記コンピューティングシステムが、前記第1のプロセッサコンポーネントおよび前記第2のプロセッサコンポーネントを含むプロセッサユニット間にわたって生じる1つ以上のハードウェアイベントを識別するデータを格納するステップを含み、各ハードウェアイベントは、前記プログラムコードのメモリアクセス動作、前記プログラムコードの発行済命令、または前記プログラムコードの実行済命令に関連付けられたデータ通信のうちの少なくとも1つを表わしており、前記1つ以上のハードウェアイベントの各々を識別する前記データは、前記ハードウェアイベントを特徴付けるメタデータおよびハードウェアイベントタイムスタンプを含み、前記方法はさらに、

前記コンピューティングシステムが、前記1つ以上のハードウェアイベントを識別するデータ構造を生成するステップを含み、前記データ構造は、前記1つ以上のハードウェアイベントを、少なくとも前記第1のプロセッサコンポーネントおよび前記第2のプロセッサコンポーネントに関連付けられたイベントの時系列の順序で配置するように構成され、前記方法はさらに、

前記コンピューティングシステムが、生成された前記データ構造を、ホストデバイスのメモリバンクに格納するステップを含む、方法。

【請求項 2】

前記コンピューティングシステムが、前記第1のプロセッサコンポーネントまたは前記第2のプロセッサコンポーネントのうちの少なくとも1つによって実行されるプログラムコードの一部に関連付けられたトリガー機能を検出するステップと、

前記トリガー機能を検出するステップに応答して、前記コンピューティングシステムが、前記1つ以上のハードウェアイベントに関連付けられたデータを少なくとも1つのメモリバッファに格納させる少なくとも1つのトレースイベントを始動するステップとをさらに含む、請求項1に記載の方法。

【請求項 3】

前記トリガー機能は、前記プログラムコードにおける特定のシーケンスステップ、または、前記プロセッサユニットによって使用されるグローバルタイムクロックによって示される特定の時間パラメータ、のうちの少なくとも1つに対応し、

前記少なくとも1つのトレースイベントを始動するステップは、トレースビットが特定の値に設定されていると判定するステップを含み、前記少なくとも1つのトレースイベントは、前記プロセッサユニット間にわたって生じる複数の中間動作を含むメモリアクセス動作に関連付けられており、前記トレースビットが前記特定の値に設定されていると判定するステップに応答して、前記複数の中間動作に関連付けられたデータが1つ以上のメモリバッファに格納される、請求項2に記載の方法。

【請求項 4】

前記1つ以上のハードウェアイベントを識別するデータを格納するステップはさらに、前記第1のプロセッサコンポーネントの第1のメモリバッファに、前記1つ以上のハードウェアイベントのハードウェアイベントを識別するデータの第1の部分集合を格納するステップを含み、格納するステップは、前記第1のプロセッサコンポーネントが、前記プログラムコードの少なくとも前記第1の部分に関連付けられたハードウェアアトレース命令を実行することに応答して生じる、請求項1に記載の方法。

10

20

30

40

50

【請求項 5】

前記 1 つ以上のハードウェアイベントを識別するデータを格納するステップはさらに、前記第 2 のプロセッサコンポーネントの第 2 のメモリバッファに、前記 1 つ以上のハードウェアイベントのハードウェアイベントを識別するデータの第 2 の部分集合を格納するステップを含み、格納するステップは、前記第 2 のプロセッサコンポーネントが、前記プログラムコードの少なくとも前記第 2 の部分に関連付けられたハードウェアトレース命令を実行することに対応して生じる、請求項 4 に記載の方法。

【請求項 6】

前記データ構造を生成するステップはさらに、

前記コンピューティングシステムが、ハードウェアイベントを識別するデータの前記第 1 の部分集合におけるそれぞれのイベントの少なくともハードウェアイベントタイムスタンプを、ハードウェアイベントを識別するデータの前記第 2 の部分集合におけるそれぞれのイベントの少なくともハードウェアイベントタイムスタンプと比較するステップと、

前記コンピューティングシステムが、前記第 1 の部分集合における前記それぞれのイベントと前記第 2 の部分集合における前記それぞれのイベントとの比較に部分的に基づいて、関連された一組のハードウェアイベントを、前記データ構造における提示のために提供するステップとを含む、請求項 5 に記載の方法。

10

【請求項 7】

生成された前記データ構造は、特定のハードウェアイベントの待ち時間属性を示す少なくとも 1 つのパラメータを識別し、前記待ち時間属性は少なくとも、前記特定のハードウェアイベントの持続時間を示す、請求項 1 に記載の方法。

20

【請求項 8】

前記コンピューティングシステムの少なくとも 1 つのプロセッサは、1 つ以上のプロセッサコンポーネントを有するマルチコアマルチノードプロセッサであり、前記 1 つ以上のハードウェアイベントは、少なくとも第 1 のノードの前記第 1 のプロセッサコンポーネントと第 2 のノードの前記第 2 のプロセッサコンポーネントとの間で生じるデータ転送に部分的に対応する、請求項 1 に記載の方法。

【請求項 9】

前記第 1 のプロセッサコンポーネントおよび前記第 2 のプロセッサコンポーネントは、前記コンピューティングシステムのプロセッサ、プロセッサコア、メモリアクセスエンジン、またはハードウェア機能のうちの一つであり、前記 1 つ以上のハードウェアイベントは、ソースと宛先との間のデータパケットの移動に部分的に対応し、

30

前記ハードウェアイベントを特徴付けるメタデータは、ソースメモリアドレス、宛先メモリアドレス、一意的なトレース識別番号、または、直接メモリアクセス(DMA)トレースに関連付けられたサイズパラメータ、のうちの少なくとも一つに対応する、請求項 1 に記載の方法。

【請求項 10】

分散ハードウェアトレーシングシステムであって、

1 つ以上のプロセッサコアを含む 1 つ以上のプロセッサと、

命令を格納するための 1 つ以上の機械読取可能記憶ユニットとを含み、前記命令は、動作を行なうために前記 1 つ以上のプロセッサによって実行可能であり、前記動作は、

40

第 1 のプロセッサコンポーネントによるプログラムコードの実行を監視することを含み、前記第 1 のプロセッサコンポーネントは、前記プログラムコードの少なくとも第 1 の部分を実行するように構成され、前記動作はさらに、

第 2 のプロセッサコンポーネントによる前記プログラムコードの実行を監視することを含み、前記第 2 のプロセッサコンポーネントは、前記プログラムコードの少なくとも第 2 の部分を実行するように構成され、前記動作はさらに、

コンピューティングシステムが、前記第 1 のプロセッサコンポーネントおよび前記第 2 のプロセッサコンポーネントを含むプロセッサユニット間にわたって生じる 1 つ以上のハードウェアイベントを識別するデータを格納することを含み、各ハードウェアイベントは

50

、前記プログラムコードのメモリアクセス動作、前記プログラムコードの発行済命令、または前記プログラムコードの実行済命令に関連付けられたデータ通信のうちの少なくとも1つを表わしており、前記1つ以上のハードウェアイベントの各々を識別する前記データは、前記ハードウェアイベントを特徴付けるメタデータおよびハードウェアイベントタイムスタンプを含み、前記動作はさらに、

前記コンピューティングシステムが、前記1つ以上のハードウェアイベントを識別するデータ構造を生成することを含み、前記データ構造は、前記1つ以上のハードウェアイベントを、少なくとも前記第1のプロセッサコンポーネントおよび前記第2のプロセッサコンポーネントに関連付けられたイベントの時系列の順序で配置するように構成され、前記動作はさらに、

前記コンピューティングシステムが、生成された前記データ構造を、ホストデバイスのメモリバンクに格納することを含む、分散ハードウェアトレーシングシステム。

【請求項11】

前記動作はさらに、

前記コンピューティングシステムが、前記第1のプロセッサコンポーネントまたは前記第2のプロセッサコンポーネントのうちの少なくとも1つによって実行されるプログラムコードの一部に関連付けられたトリガー機能を検出することと、

前記トリガー機能を検出することに応答して、前記コンピューティングシステムが、前記1つ以上のハードウェアイベントに関連付けられたデータを少なくとも1つのメモリバッファに格納させる少なくとも1つのトレースイベントを始動することを含む、請求項10に記載の分散ハードウェアトレーシングシステム。

【請求項12】

前記トリガー機能は、前記プログラムコードにおける特定のシーケンスステップ、または、前記プロセッサユニットによって使用されるグローバルタイムクロックによって示される特定の時間パラメータ、のうちの少なくとも1つに対応し、

前記少なくとも1つのトレースイベントを始動することは、トレースビットが特定の値に設定されていると判定することを含み、前記少なくとも1つのトレースイベントは、前記プロセッサユニット間にわたって生じる複数の中間動作を含むメモリアクセス動作に関連付けられており、前記トレースビットが前記特定の値に設定されていると判定することに応答して、前記複数の中間動作に関連付けられたデータが1つ以上のメモリバッファに格納される、請求項11に記載の分散ハードウェアトレーシングシステム。

【請求項13】

前記1つ以上のハードウェアイベントを識別するデータを格納することはさらに、前記第1のプロセッサコンポーネントの第1のメモリバッファに、前記1つ以上のハードウェアイベントのハードウェアイベントを識別するデータの第1の部分集合を格納することを含み、格納することは、前記第1のプロセッサコンポーネントが、前記プログラムコードの少なくとも前記第1の部分に関連付けられたハードウェアトレース命令を実行することに応答して生じる、請求項10に記載の分散ハードウェアトレーシングシステム。

【請求項14】

前記1つ以上のハードウェアイベントを識別するデータを格納することはさらに、前記第2のプロセッサコンポーネントの第2のメモリバッファに、前記1つ以上のハードウェアイベントのハードウェアイベントを識別するデータの第2の部分集合を格納することを含み、格納することは、前記第2のプロセッサコンポーネントが、前記プログラムコードの少なくとも前記第2の部分に関連付けられたハードウェアトレース命令を実行することに応答して生じる、請求項13に記載の分散ハードウェアトレーシングシステム。

【請求項15】

前記データ構造を生成することはさらに、

前記コンピューティングシステムが、ハードウェアイベントを識別するデータの前記第1の部分集合におけるそれぞれのイベントの少なくともハードウェアイベントタイムスタンプを、ハードウェアイベントを識別するデータの前記第2の部分集合におけるそれぞれ

10

20

30

40

50

ムスタンプを含み、前記動作はさらに、

前記コンピューティングシステムが、前記1つ以上のハードウェアイベントを識別するデータ構造を生成することを含み、前記データ構造は、前記1つ以上のハードウェアイベントを、少なくとも前記第1のプロセッサコンポーネントおよび前記第2のプロセッサコンポーネントに関連付けられたイベントの時系列の順序で配置するように構成され、前記動作はさらに、

前記コンピューティングシステムが、生成された前記データ構造を、ホストデバイスのメモリバンクに格納することを含む、非一時的コンピュータ記憶ユニット。

【発明の詳細な説明】

【技術分野】

10

【0001】

関連出願との相互参照

本願は、2017年3月29日に出願された、「同期するハードウェアイベント収集」(Synchronous Hardware Event Collection)と題された米国特許出願第15/472,932号、および代理人ドケット番号16113-8129001に関する。米国特許出願第15/472,932号の全開示は、その全体がここに引用により明白に援用される。

【背景技術】

【0002】

背景

20

この明細書は、プログラムコードの実行を分析することに関する。

【0003】

分散ハードウェアコンポーネント内で実行される分散ソフトウェアの効果的な性能分析は、複雑な作業である場合がある。分散ハードウェアコンポーネントは、より大きいソフトウェアプログラムまたはプログラムコードの一部を実行するために協働し対話する2つ以上の中央処理装置(Central Processing Unit: CPU)(またはグラフィックス処理装置(Graphics Processing Unit: GPU))のそれぞれのプロセッサコアである場合がある。

【0004】

(たとえばCPUまたはGPU内の)ハードウェアの観点から見ると、性能分析に利用可能である情報または機能としては概して、1)ハードウェア性能カウンタと、2)ハードウェアイベントトレースという2種類がある。

30

【発明の概要】

【課題を解決するための手段】

【0005】

概要

概して、この明細書で説明される主題の一局面は、1つ以上のプロセッサによって実行される、コンピュータにより実現される方法において具現化され得る。方法は、第1のプロセッサコンポーネントによるプログラムコードの実行を監視するステップを含み、第1のプロセッサコンポーネントは、プログラムコードの少なくとも第1の部分を実行するように構成され、方法はさらに、第2のプロセッサコンポーネントによるプログラムコードの実行を監視するステップを含み、第2のプロセッサコンポーネントは、プログラムコードの少なくとも第2の部分を実行するように構成される。

40

【0006】

方法はさらに、コンピューティングシステムが、第1のプロセッサコンポーネントおよび第2のプロセッサコンポーネントを含むプロセッサユニット間にわたって生じる1つ以上のハードウェアイベントを識別するデータを、少なくとも1つのメモリバッファに格納するステップを含む。各ハードウェアイベントは、プログラムコードのメモリアクセス動作、プログラムコードの発行済命令、またはプログラムコードの実行済命令に関連付けられたデータ通信のうちの少なくとも1つを表わす。1つ以上のハードウェアイベントの各

50

々を識別するデータは、ハードウェアイベントを特徴付けるメタデータおよびハードウェアイベントタイムスタンプを含む。方法は、コンピューティングシステムが、1つ以上のハードウェアイベントを識別するデータ構造を生成するステップを含み、データ構造は、1つ以上のハードウェアイベントを、少なくとも第1のプロセッサコンポーネントおよび第2のプロセッサコンポーネントに関連付けられたイベントの時系列の順序で配置するように構成される。

【0007】

方法はさらに、コンピューティングシステムが、生成されたデータ構造を、少なくとも第1のプロセッサコンポーネントまたは第2のプロセッサコンポーネントによって実行されるプログラムコードの性能を分析するために、ホストデバイスのメモリバンクに格納するステップを含む。

10

【0008】

これらのおよび他の実現化例は各々オプションで、以下の特徴のうちの1つ以上を含み得る。たとえば、いくつかの実現化例では、方法はさらに、コンピューティングシステムが、第1のプロセッサコンポーネントまたは第2のプロセッサコンポーネントのうちの少なくとも1つによって実行されるプログラムコードの一部に関連付けられたトリガー機能を検出するステップと、トリガー機能を検出するステップに応答して、コンピューティングシステムが、1つ以上のハードウェアイベントに関連付けられたデータを少なくとも1つのメモリバッファに格納させる少なくとも1つのトレースイベントを始動するステップとを含む。

20

【0009】

いくつかの実現化例では、トリガー機能は、プログラムコードにおける特定のシーケンスステップ、または、プロセッサユニットによって使用されるグローバルタイムクロックによって示される特定の時間パラメータ、のうちの少なくとも1つに対応し、少なくとも1つのトレースイベントを始動するステップは、トレースビットが特定の値に設定されていると判定するステップを含み、少なくとも1つのトレースイベントは、プロセッサユニット間にわたって生じる複数の中間動作を含むメモリアクセス動作に関連付けられており、トレースビットが特定の値に設定されていると判定するステップに応答して、複数の中間動作に関連付けられたデータが1つ以上のメモリバッファに格納される。

30

【0010】

いくつかの実現化例では、1つ以上のハードウェアイベントを識別するデータを格納するステップは、第1のプロセッサコンポーネントの第1のメモリバッファに、1つ以上のハードウェアイベントのハードウェアイベントを識別するデータの第1の部分集合を格納するステップを含む。格納するステップは、第1のプロセッサコンポーネントが、プログラムコードの少なくとも第1の部分に関連付けられたハードウェアトレース命令を実行することに応答して生じる。

【0011】

いくつかの実現化例では、1つ以上のハードウェアイベントを識別するデータを格納するステップはさらに、第2のプロセッサコンポーネントの第2のメモリバッファに、1つ以上のハードウェアイベントのハードウェアイベントを識別するデータの第2の部分集合を格納するステップを含む。格納するステップは、第2のプロセッサコンポーネントが、プログラムコードの少なくとも第2の部分に関連付けられたハードウェアトレース命令を実行することに応答して生じる。

40

【0012】

いくつかの実現化例では、データ構造を生成するステップはさらに、コンピューティングシステムが、ハードウェアイベントを識別するデータの第1の部分集合におけるそれぞれのイベントの少なくともハードウェアイベントタイムスタンプを、ハードウェアイベントを識別するデータの第2の部分集合におけるそれぞれのイベントの少なくともハードウェアイベントタイムスタンプと比較するステップと、コンピューティングシステムが、第1の部分集合におけるそれぞれのイベントと第2の部分集合におけるそれぞれのイベント

50

との比較に部分的に基づいて、相関された一組のハードウェアイベントを、データ構造における提示のために提供するステップとを含む。

【0013】

いくつかの実現化例では、生成されたデータ構造は、特定のハードウェアイベントの待ち時間属性を示す少なくとも1つのパラメータを識別し、待ち時間属性は少なくとも、特定のハードウェアイベントの持続時間を示す。いくつかの実現化例では、コンピューティングシステムの少なくとも1つのプロセッサは、1つ以上のプロセッサコンポーネントを有するマルチコアマルチノードプロセッサであり、1つ以上のハードウェアイベントは、少なくとも第1のノードの第1のプロセッサコンポーネントと第2のノードの第2のプロセッサコンポーネントとの間で生じるデータ転送に部分的に対応する。

10

【0014】

いくつかの実現化例では、第1のプロセッサコンポーネントおよび第2のプロセッサコンポーネントは、コンピューティングシステムのプロセッサ、プロセッサコア、メモリアクセスエンジン、またはハードウェア機能のうちの一つであり、1つ以上のハードウェアイベントは、ソースと宛先との間のデータパケットの移動に部分的に対応しており、ハードウェアイベントを特徴付けるメタデータは、ソースメモリアドレス、宛先メモリアドレス、一意的なトレース識別番号、または、直接メモリアクセス (direct memory access : DMA) トレースに関連付けられたサイズパラメータ、のうちの少なくとも一つに対応する。

【0015】

20

いくつかの実現化例では、特定のトレースID番号が、プロセッサユニット間にわたって生じる複数のハードウェアイベントに関連付けられ、複数のハードウェアイベントは、特定のメモリアクセス動作に対応しており、特定のトレースID番号は、複数のハードウェアイベントのうちの一つ以上のハードウェアイベントを相関させるために使用され、相関に基づいてメモリアクセス動作の待ち時間属性を判定するために使用される。

【0016】

この明細書で説明される主題の他の局面は、1つ以上のプロセッサコアを含む一つ以上のプロセッサと、命令を格納するための一つ以上の機械読取可能記憶ユニットとを含む、分散ハードウェアトレーシングシステムにおいて具現化され得る。命令は、動作を行なうために一つ以上のプロセッサによって実行可能であり、動作は、第1のプロセッサコンポーネントによるプログラムコードの実行を監視することを含み、第1のプロセッサコンポーネントは、プログラムコードの少なくとも第1の部分を実行するように構成され、動作はさらに、第2のプロセッサコンポーネントによるプログラムコードの実行を監視することを含み、第2のプロセッサコンポーネントは、プログラムコードの少なくとも第2の部分を実行するように構成される。

30

【0017】

方法はさらに、コンピューティングシステムが、第1のプロセッサコンポーネントおよび第2のプロセッサコンポーネントを含むプロセッサユニット間にわたって生じる一つ以上のハードウェアイベントを識別するデータを、少なくとも一つメモリバッファに格納することを含む。各ハードウェアイベントは、プログラムコードのメモリアクセス動作、プログラムコードの発行済命令、またはプログラムコードの実行済命令に関連付けられたデータ通信のうちの一つを表わす。一つ以上のハードウェアイベントの各々を識別するデータは、ハードウェアイベントを特徴付けるメタデータおよびハードウェアイベントタイムスタンプを含む。方法は、コンピューティングシステムが、一つ以上のハードウェアイベントを識別するデータ構造を生成することを含み、データ構造は、一つ以上のハードウェアイベントを、少なくとも第1のプロセッサコンポーネントおよび第2のプロセッサコンポーネントに関連付けられたイベントの時系列の順序で配置するように構成される。

40

【0018】

方法はさらに、コンピューティングシステムが、生成されたデータ構造を、少なくとも

50

第1のプロセッサコンポーネントまたは第2のプロセッサコンポーネントによって実行されるプログラムコードの性能を分析するために、ホストデバイスのメモリバンクに格納することを含む。

【0019】

このおよび他の局面の他の実現化例は、コンピュータ記憶デバイス上で符号化された方法のアクションを行なうように構成された、対応するシステム、装置、およびコンピュータプログラムを含む。1つ以上のコンピュータのシステムは、動作時にシステムにアクションを行なわせる、システムにインストールされたソフトウェア、ファームウェア、ハードウェア、またはそれらの組合せによって、そのように構成され得る。1つ以上のコンピュータプログラムは、データ処理装置によって実行されると当該装置にアクションを行な

10

【0020】

この明細書で説明される主題は、以下の長所のうちの1つ以上を実現するように、特定の実施形態で実現され得る。説明されるハードウェアトレーシングシステムは、マルチノードマルチコアプロセッサを含む分散処理ユニットによる分散ソフトウェアプログラムの実行中に生じるハードウェアイベントの効率的な相関を可能にする。説明されるハードウェアトレーシングシステムはさらに、複数のクロスノード構成でのハードウェアイベントノードデータの収集および相関を可能にするメカニズムを含む。

【0021】

ハードウェアトレーシングシステムは、ハードウェアノブ/機能を通して実行される動的トリガーを使用することによって計算効率を高める。さらに、ハードウェアイベントは、一意的なトレース識別子、イベントタイムスタンプ、イベントソースアドレス、およびイベント宛先アドレスといったイベント記述子を用いて、順序立てて時系列化され得る。そのような記述子は、ソフトウェアプログラマーおよびプロセッサ設計エンジニアが、ソースコード実行中に生じ得るソフトウェアおよびハードウェア性能問題を効果的にデバッグし分析するのを助ける。

20

【0022】

この明細書で説明される主題の1つ以上の実現化例の詳細を、添付図面および以下の説明で述べる。主題の他の潜在的な特徴、局面、および長所は、説明、図面、および請求項から明らかになるであろう。

30

【図面の簡単な説明】

【0023】

【図1】分散ハードウェアトレーシングのための例示的なコンピューティングシステムのブロック図である。

【図2】分散ハードウェアトレーシングのための例示的なコンピューティングシステムのトレースチェーンおよびそれぞれのノードのブロック図である。

【図3】例示的なトレース多重化設計アーキテクチャおよび例示的なデータ構造のブロック図である。

【図4】分散ハードウェアトレーシングのための例示的なコンピューティングシステムによって実行される直接メモリアクセスイベントのためのトレース活動を示すブロック図である。

40

【図5】分散ハードウェアトレーシングのための例示的なプロセスのプロセスフロー図である。

【0024】

さまざまな図面における同様の参照番号および名称は、同様の要素を示す。

【発明を実施するための形態】

【0025】

詳細な説明

この明細書で説明される主題は概して、分散ハードウェアトレーシングに関する。特に、コンピューティングシステムが、1つ以上のプロセッサコアによって実行されるプログ

50

ラムコードの実行を監視する。たとえば、コンピューティングシステムは、第1のプロセッサコアによって実行されるプログラムコードの実行と、少なくとも第2のプロセッサコアによって実行されるプログラムコードの実行とを監視することができる。コンピューティングシステムは、1つ以上のハードウェアイベントを識別するデータをメモリバッファに格納する。イベントを識別する格納されたデータは、少なくとも第1および第2のプロセッサコアを含む分散プロセッサユニット間にわたって生じるイベントに対応する。

【0026】

各ハードウェアイベントについて、格納されたデータは、そのハードウェアイベントを特徴付けるメタデータおよびイベントタイムスタンプを含む。システムは、ハードウェアイベントを識別するデータ構造を生成する。データ構造は、イベントを時系列の順序で配置し、イベントを少なくとも第1または第2のプロセッサコアに関連付ける。システムは、データ構造をホストデバイスのメモリバンクに格納し、第1または第2のプロセッサコアによって実行されるプログラムコードの性能を分析するためにデータ構造を使用する。

10

【0027】

図1は、分散ハードウェアトレーシングのための例示的なコンピューティングシステム100のブロック図を示す。この明細書で使用されるように、分散ハードウェアシステムトレーシングは、例示的なプロセッサマイクロチップのコンポーネントおよびサブコンポーネント内に生じるイベントを識別するデータの格納に対応する。さらに、ここで使用されるように、分散ハードウェアシステム（またはトレーシングシステム）は、プロセッサマイクロチップまたは分散処理ユニットの集合のうち、分散実行のために構成されたソフトウェア/プログラムコードのそれぞれの一部を実行するよう協働するプロセッサマイクロチップまたは処理ユニットの集合に対応する。

20

【0028】

システム100は、ソフトウェアプログラムを分散的に実行する、すなわち、プログラムコードの異なる部分をシステム100の異なる処理ユニットに対して実行することによって実行する1つ以上のプロセッサまたは処理ユニットを有する、分散処理システムであってもよい。処理ユニットは、2つ以上のプロセッサ、プロセッサマイクロチップ、または処理ユニット、たとえば、少なくとも第1の処理ユニットおよび第2の処理ユニットを含み得る。

【0029】

いくつかの実現化例では、第1の処理ユニットが分散ソフトウェアプログラムのプログラムコードの第1の部分を受信して実行する場合、および、第2の処理ユニットが同じ分散ソフトウェアプログラムのプログラムコードの第2の部分を受信して実行する場合、2つ以上の処理ユニットが分散処理ユニットであり得る。

30

【0030】

いくつかの実現化例では、システム100の異なるプロセッサチップが、分散ハードウェアシステムのそれぞれのノードを形成することができる。代替的な実現化例では、単一のプロセッサチップが、そのプロセッサチップのそれぞれのノードを各々形成することができる1つ以上のプロセッサコアおよびハードウェア機能を含み得る。

【0031】

たとえば、中央処理装置（CPU）の状況では、プロセッサチップは少なくとも2つのノードを含んでいてもよく、各ノードはCPUのそれぞれのコアであってもよい。それに代えて、グラフィカル処理装置（GPU）の状況では、プロセッサチップは少なくとも2つのノードを含んでいてもよく、各ノードはGPUのそれぞれのストリーミングマルチプロセッサであってもよい。コンピューティングシステム100は、複数のプロセッサコンポーネントを含み得る。いくつかの実現化例では、プロセッサコンポーネントは、コンピューティングシステム100全体のプロセッサチップ、プロセッサコア、メモリアクセスエンジン、または少なくとも1つのハードウェアコンポーネントのうち少なくとも1つであってもよい。

40

【0032】

50

いくつかの例では、プロセッサコアなどのプロセッサコンポーネントは、実行中のプログラムコードの少なくとも1つの発行済命令に基づいて少なくとも1つの特定の動作を実行するように構成された固定機能コンポーネントであってもよい。他の例では、メモリアクセスエンジン (memory access engine : M A E) などのプロセッサコンポーネントは、システム 1 0 0 の他のプロセッサコンポーネントによって実行されるプログラムコードよりも低い詳細度または粒度でプログラムコードを実行するように構成され得る。

【 0 0 3 3 】

たとえば、プロセッサコアによって実行されるプログラムコードは、M A E 記述子が生成されて M A E に送信されるようにすることができる。記述子の受信後、M A E は、M A E 記述子に基づいてデータ転送動作を実行することができる。いくつかの実現化例では、M A E によって実行されるデータ転送は、たとえば、システムのあるデータ経路またはインターフェイスコンポーネントを介してシステム 1 0 0 のあるコンポーネント間でデータを動かすこと、または、システム 1 0 0 の例示的な構成パスにデータ要求を発行することを含み得る。

10

【 0 0 3 4 】

いくつかの実現化例では、システム 1 0 0 の例示的なプロセッサチップの各テンソルノードは、プログラム命令を処理するハードウェアブロック / 機能であり得る少なくとも2つの「フロントエンド」を有し得る。以下により詳細に説明されるように、第1のフロントエンドは第1のプロセッサコア 1 0 4 に対応することができ、一方、第2のフロントエンドは第2のプロセッサコア 1 0 6 に対応することができる。よって、第1および第2のプロセッサコアはまた、ここに第1のフロントエンド 1 0 4 および第2のフロントエンド 1 0 6 と記載されてもよい。

20

【 0 0 3 5 】

この明細書で使用されるように、トレースチェーンとは、トレースエントリがシステム 1 0 0 内の例示的なチップマネージャへの送信のために置かれ得る、特定の物理データ通信バスであってもよい。受信されたトレースエントリは、複数のバイトと複数の2進値または2進数とを含むデータワード / 構造であってもよい。このため、「ワード」という記述子は、例示的なプロセッサコアのハードウェアデバイスによって1単位として扱われ得る、固定サイズの2進データ片を示す。

【 0 0 3 6 】

いくつかの実現化例では、分散ハードウェアトレーシングシステムのプロセッサチップは、チップのそれぞれのコアでプログラムコードの一部を各々実行する、マルチコア (すなわち複数のコアを有する) プロセッサである。いくつかの実現化例では、プログラムコードの一部は、例示的な多層ニューラルネットワークの推論作業負荷のためのベクトル化計算に対応することができる。一方、代替的な実現化例では、プログラムコードの一部は概して、従来のプログラミング言語に関連付けられたソフトウェアモジュールに対応することができる。

30

【 0 0 3 7 】

コンピューティングシステム 1 0 0 は概して、ノードマネージャ 1 0 2 と、第1のプロセッサコア (first processor core : F P C) 1 0 4 と、第2のプロセッサコア (second processor core : S P C) 1 0 6 と、ノードファブリック (node fabric : N F) 1 1 0 と、データルータ 1 1 2 と、ホストインターフェイスブロック (host interface block : H I B) 1 1 4 とを含む。いくつかの実現化例では、システム 1 0 0 は、信号切替、多重化、および逆多重化機能を行なうように構成されたメモリ m u x 1 0 8 を含み得る。システム 1 0 0 はさらに、F P C 1 0 4 が内部に配置されたテンソルコア 1 1 6 を含む。テンソルコア 1 1 6 は、ベクトル化計算を多次元データアレイに行なうように構成された例示的な計算デバイスであってもよい。テンソルコア 1 1 6 はベクトル処理ユニット (vector processing unit : V P U) 1 1 8 を含んでいてもよく、それは、行列ユニット (matrix unit : M X U) 1 2 0、転置ユニット (transpose unit : X U) 1 2 2、簡約および置換ユニット (reduction and permutation unit : R P U) 1 2 4 と対話する。いくつかの

40

50

実現化例では、コンピューティングシステム 100 は、ロード/格納ユニット、算術論理演算ユニット (arithmetic logic unit: ALU)、およびベクトルユニットといった、従来の CPU または GPU の 1 つ以上の実行ユニットを含み得る。

【0038】

システム 100 のコンポーネントは、大きい一組のハードウェア性能カウンタと、コンポーネント内のトレース活動の完了を促進するサポートハードウェアとを一括して含む。以下により詳細に説明されるように、システム 100 のそれぞれのプロセッサコアによって実行されるプログラムコードは、コード実行中に複数の性能カウンタを同時にイネーブルにするために使用される埋込みトリガーを含み得る。一般に、検出されたトリガーは、トレースデータが 1 つ以上のトレースイベントのために生成されるようにする。トレースデータは、カウンタに格納され、プログラムコードの性能特性を識別するために分析され得るインクリメンタルパラメータカウンタに対応することができる。それぞれのトレースイベントについてのデータは、例示的な記憶媒体 (たとえばハードウェアバッファ) に格納可能であり、トリガーの検出に応答して生成されるタイムスタンプを含み得る。

10

【0039】

さらに、トレースデータは、システム 100 のハードウェアコンポーネント内に生じるさまざまなイベントについて生成され得る。例示的なイベントは、直接メモリアクセス (DMA) 動作および同期フラグ更新 (各々、以下により詳細に説明される) といった、ノード間およびクロスノード通信動作を含み得る。いくつかの実現化例では、システム 100 は、一般にグローバル時間カウンタ (Global Time Counter: GTC) と呼ばれる、グローバルに同期するタイムスタンプカウンタを含み得る。他の実現化例では、システム 100 は、ランポート (Lamport) クロックといった他のタイプのグローバルクロックを含み得る。

20

【0040】

GTC は、プログラムコード実行と、分散処理環境で実行されるソフトウェア/プログラムコードの性能との正確な相関のために使用され得る。加えて、および GTC に一部関連して、いくつかの実現化例では、システム 100 は、分散システムでデータトレーシングを非常に協調的な態様で起動および停止するために分散ソフトウェアプログラムによって使用される 1 つ以上のトリガーマカニズムを含み得る。

30

【0041】

いくつかの実現化例では、ホストシステム 126 が、埋込まれたオペランドを含み得るプログラムコードをコンパイルする。オペランドは、検出されると、ハードウェアイベントに関連付けられたトレースデータの取込みおよび格納を引き起こすことをトリガーする。いくつかの実現化例では、ホストシステム 126 は、コンパイルされたプログラムコードを、システム 100 の 1 つ以上のプロセッサチップに提供する。代替的な実現化例では、プログラムコードは例示的な外部コンパイラによって (埋込まれたトリガーを用いて) コンパイルされ、システム 100 の 1 つ以上のプロセッサチップにロードされ得る。いくつかの例では、コンパイラは、ソフトウェア命令の一部に埋込まれたあるトリガーに関連付けられた (以下に説明される) 1 つ以上のトレースビットを設定することができる。コンパイルされたプログラムコードは、システム 100 の 1 つ以上のコンポーネントによって実行される分散ソフトウェアプログラムであってもよい。

40

【0042】

ホストシステム 126 は、システム 100 の 1 つ以上のコンポーネントによるプログラムコードの実行を監視するように構成された監視エンジン 128 を含み得る。いくつかの実現化例では、監視エンジン 128 は、ホストシステム 126 が、少なくとも FPC 104 および SPC 106 によって実行されるプログラムコードの実行を監視することを可能にする。たとえば、コード実行中、ホストシステム 126 は、少なくとも、生成されたトレースデータに基づいてハードウェアイベントの周期的なタイムラインを受信することによって、監視エンジン 128 を介して実行コードの性能を監視することができる。ホストシステム 126 のために単一のブロックが示されているが、いくつかの実現化例では、シ

50

システム 126 は、システム 100 の複数のプロセッサチップまたはチップコアに関連付けられる複数のホスト（またはホストサブシステム）を含み得る。

【0043】

他の実現化例では、データトラフィックが FPC104 と例示的な第 3 のプロセッサコア/ノードとの間の通信経路を横断する際、少なくとも 3 つのプロセッサコアを伴うクロスノード通信が、ホストシステム 126 に、1 つ以上の中間「ホップ」でデータトラフィックを監視させてもよい。たとえば、FPC104 と第 3 のプロセッサコアとは、所与の期間にプログラムコードを実行する唯一のコアであってもよい。よって、FPC104 から第 3 のプロセッサコアへのデータ転送は、データが FPC104 から第 3 のプロセッサコアへ転送される際、SPC106 で中間ホップについてのトレースデータを生成することができる。別の言い方をすると、システム 100 でのデータルーティング中、第 1 のプロセッサチップから第 3 のプロセッサチップに向かうデータは、第 2 のプロセッサチップを横断する必要があるかもしれない、そのため、データルーティング動作の実行は、トレースエントリが第 2 のチップでのルーティング活動のために生成されるようにするかもしれない。

10

【0044】

コンパイルされたプログラムコードが実行されると、システム 100 のコンポーネントは、分散コンピュータシステムで生じるハードウェアイベントのタイムラインを生成するために対話することができる。ハードウェアイベントは、ノード内およびクロスノード通信イベントを含み得る。分散ハードウェアシステムの例示的なノードおよびそれらの関連付けられた通信は、図 2 を参照して以下により詳細に説明される。いくつかの実現化例では、少なくとも 1 つのハードウェアイベントタイムラインのためのハードウェアイベントの集合を識別するデータ構造が生成される。タイムラインは、分散システムで生じるイベントの再構築を可能にする。いくつかの実現化例では、イベント再構築は、特定のイベントの発生中に生成されたタイムスタンプの分析に基づく正しいイベント順序付けを含み得る。

20

【0045】

一般に、例示的な分散ハードウェアトレーシングシステムは、システム 100 の上述のコンポーネントと、ホストシステム 126 に関連付けられた少なくとも 1 つのホストコントローラとを含み得る。分散トレーシングシステムから得られたデータの性能またはデバッグは、イベントデータがたとえば時系列でまたは順序立てて相関される場合に有用であり得る。いくつかの実現化例では、接続されたソフトウェアモジュールに対応する複数の格納されるハードウェアイベントが格納され、次に、ホストシステム 126 による構造化分析のために順序立てられた場合に、データ相関が生じ得る。複数のホストシステムを含む実現化例については、異なるホストを介して得られたデータの相関は、たとえばホストコントローラによって行なわれてもよい。

30

【0046】

いくつかの実現化例では、FPC104 および SPC106 は各々、1 つのマルチコアプロセッサチップの別個のコアである。一方、他の実現化例では、FPC104 および SPC106 は、別個のマルチコアプロセッサチップのそれぞれのコアである。上述のように、システム 100 は、少なくとも FPC104 および SPC106 を有する分散プロセッサユニットを含み得る。いくつかの実現化例では、システム 100 の分散プロセッサユニットは、より大きい分散ソフトウェアプログラムまたはプログラムコードの少なくとも一部を実行するように構成された 1 つ以上のハードウェアまたはソフトウェアコンポーネントを含み得る。

40

【0047】

データルータ 112 は、システム 100 のコンポーネント間にデータ通信経路を提供するチップ間相互接続 (inter-chip interconnect: ICI) である。特に、ルータ 112 は、FPC104 と SPC106 との間に、およびコア 104、106 に関連付けられたそれぞれのコンポーネント間に、通信結合または接続を提供することができる。ノードフ

50

アプリケーション 110 は、システム 100 の分散ハードウェアコンポーネントおよびサブコンポーネント内でデータパケットを動かすために、データルータ 112 と対話する。

【0048】

ノードマネージャ 102 は、マルチノードプロセッサチップにおける低レベルのノード機能を管理する高レベルのデバイスである。以下により詳細に説明されるように、プロセッサチップの1つ以上のノードは、ハードウェアイベントデータを管理してローカルエントリログに格納するためにノードマネージャ 102 によって制御されるチップマネージャを含み得る。メモリ $\mu x 108$ は、例示的な外部高帯域メモリ (high bandwidth memory: HBM) に提供されたデータ信号、または外部 HBM から受信されたデータ信号に対してスイッチング、多重化、および逆多重化動作を行なうことができる多重化デバイスである。

10

【0049】

いくつかの実現化例では、 $\mu x 108$ が FPC 104 と SPC 106 とを切り替える際、(以下に説明される) 例示的なトレースエントリが $\mu x 108$ によって生成される。メモリ $\mu x 108$ は、 $\mu x 108$ にアクセスできない特定のプロセッサコア 104、106 の性能に影響を与える可能性がある。このため、 $\mu x 108$ によって生成されたトレースエントリデータは、それぞれのコア 104、106 に関連付けられたあるシステム活動の待ち時間において結果として生じるスパイクを理解することの助けとなり得る。いくつかの実現化例では、 $\mu x 108$ 内で発生するハードウェアイベントデータ(たとえば、以下に説明されるトレースポイント)は、例示的なハードウェアイベントタイムラインで、ノードアプリケーション 110 についてのイベントデータとともにグループ化され得る。あるトレース活動が、複数のハードウェアコンポーネントについてのイベントデータを、例示的なハードウェアバッファ(たとえば、以下に説明されるトレースエントリログ 218)に格納させる場合、イベントグループ化が生じ得る。

20

【0050】

システム 100 では、性能分析ハードウェアは、FPC 104、SPC 106、 $\mu x 108$ 、ノードアプリケーション 110、データルータ 112、および HIB 114 を包含する。これらのハードウェアコンポーネントまたはユニットの各々は、ハードウェア性能カウンタと、ハードウェアイベントトレース機構および機能とを含む。いくつかの実現化例では、VPU 118、MXU 120、XU 122、および RPU 124 は、それら自体の専用性能ハードウェアを含んでいない。むしろ、そのような実現化例では、FPC 104 は、VPU 118、MXU 120、XU 122、および RPU 124 のための必要なカウンタを提供するように構成され得る。

30

【0051】

VPU 118 は、例示的な行列 - ベクトルプロセッサのベクトル要素に関連付けられたローカル化高帯域データ処理および算術演算をサポートする内部設計アーキテクチャを含み得る。MXU 120 は、たとえば最大 128×128 の行列乗算を被乗数のベクトルデータセットに対して行なうように構成された行列乗算ユニットである。

【0052】

XU 122 は、たとえば最大 128×128 の行列転置演算を、行列乗算演算に関連付けられたベクトルデータに対して行なうように構成された転置ユニットである。RPU 124 は、シグマユニットと置換ユニットとを含み得る。シグマユニットは、行列乗算演算に関連付けられたベクトルデータに対して順次簡約を実行する。簡約は、和およびさまざまなタイプの比較演算を含み得る。置換ユニットは、行列乗算演算に関連付けられたベクトルデータのすべての要素を完全に置換し、または複製することができる。

40

【0053】

いくつかの実現化例では、システム 100 のコンポーネントによって実行されるプログラムコードは、機械学習、ニューラルネットワーク推論計算、および/または1つ以上の直接メモリアクセス機能を代表し得る。システム 100 のコンポーネントは、システムの処理ユニットまたはデバイスに1つ以上の機能を実行させる命令を含む1つ以上のソフト

50

ウェアプログラムを実行するように構成され得る。「コンポーネント」という用語は、あらゆるデータ処理デバイス、または制御ステータスレジスタなどの記憶デバイス、またはデータを処理し格納することができる任意の他のデバイスを含むよう意図される。

【0054】

システム100は概して、1つ以上のプロセッサ（たとえばマイクロプロセッサまたは中央処理装置（CPU））、グラフィックス処理装置（GPU）、特定用途向け集積回路（application specific integrated circuit：ASIC）、または異なるプロセッサの組合せを含み得る、複数の処理ユニットまたはデバイスを含み得る。代替的な実施形態では、システム100は各々、この明細書で説明されるハードウェアトレース機能に関連する計算を行なうための追加の処理オプションを提供する、他のコンピューティングリソース/デバイス（たとえばクラウドベースのサーバ）を含み得る。

10

【0055】

処理ユニットまたはデバイスはさらに、1つ以上のメモリユニットまたはメモリバンク（たとえばレジスタ/カウンタ）を含み得る。いくつかの実現化例では、処理ユニットは、この明細書で説明される1つ以上の機能を行なうために、メモリに格納された、システム100のデバイスへのプログラミングされた命令を実行する。メモリユニット/バンクは、1つ以上の非一時的機械読取可能記憶媒体を含み得る。非一時的機械読取可能記憶媒体は、ソリッドステートメモリ、磁気ディスク、および光学ディスク、ランダムアクセスメモリ（random access memory：RAM）、読取専用メモリ（read-only memory：ROM）、消去可能プログラマブル読取専用メモリ（たとえばEPROM、EEPROM、またはフラッシュメモリ）、もしくは、情報を格納可能な任意の他の有形媒体を含み得る。

20

【0056】

図2は、システム100によって実行される分散ハードウェアトレーシングに使用されるトレースチェーンおよびそれぞれの例示的なノード200、201のブロック図を示す。いくつかの実現化例では、システム100のノード200、201は、単一のマルチコアプロセッサ内の異なるノードであってもよい。他の実現化例では、ノード200は第1のマルチコアプロセッサチップにおける第1のノードであってもよく、ノード201は第2のマルチコアプロセッサチップにおける第2のノードであってもよい。

【0057】

図2の実現化例では2つのノードが図示されているが、代替的な実現化例では、システム100は複数のノードを含み得る。複数のノードを伴う実現化例については、クロスノードデータ転送が、複数のノードを横断する例示的なデータ経路に沿った中間ホップでトレースデータを生成することができる。たとえば、中間ホップは、特定のデータ転送経路における別個のノードを通過するデータ転送に対応することができる。いくつかの例では、1つ以上のノードを通過するクロスノードデータ転送中に生じる1つ以上の中間ホップのために、ICIトレース/ハードウェアイベントに関連付けられたトレースデータを生成することができる。

30

【0058】

いくつかの実現化例では、ノード0およびノード1は、推論作業負荷のためのプログラムコードの一部に関連付けられたベクトル化計算に使用されるテンソルノードである。この明細書で使用されるように、テンソルは多次元の幾何学的オブジェクトであり、例示的な多次元の幾何学的オブジェクトは行列とデータアレイとを含む。

40

【0059】

図2の実現化例に示すように、ノード200は、システム100のコンポーネントの少なくとも部分集合と対話するトレースチェーン203を含む。同様に、ノード201は、システム100のコンポーネントの少なくとも部分集合と対話するトレースチェーン205を含む。いくつかの実現化例では、ノード200、201はコンポーネントの同じ部分集合の例示的なノードであり、一方、他の実現化例では、ノード200、201は別個のコンポーネント部分集合のそれぞれのノードである。データルータ/ICI112は、トレースデータをチップマネージャ216に提供するためにトレースチェーン203および

50

205と概して収束するトレースチェーン207を含む。

【0060】

図2の実現化例では、ノード200、201は各々、少なくともFPC104、SPC106、ノードファブリック110、およびHIB114を有するそれぞれのコンポーネント部分集合を含み得る。ノード200、201の各コンポーネントは、ノードの特定のコンポーネントによって生成される(以下に説明される)トレースポイントをグループ化するように構成された1つ以上のトレースmuxを含む。FPC104はトレースmux204を含み、ノードファブリック110はトレースmux210a/bを含み、SPC106はトレースmux206a/b/c/dを含み、HIB214はトレースmux214を含み、ICI212はトレースmux212を含む。いくつかの実現化例では、各トレースmuxのためのトレース制御レジスタは、個々のトレースポイントがイネーブルおよびディスエーブルにされることを可能にする。いくつかの例では、1つ以上のトレースmuxのために、それらの対応するトレース制御レジスタは、個々のイネーブルビットと、より広範なトレースmux制御とを含み得る。

10

【0061】

一般に、トレース制御レジスタは、トレース命令データを受信して格納する従来の制御ステータスレジスタ(control status register:CSR)であってもよい。より広範なトレースmux制御に関し、いくつかの実現化例では、システム100によって実行されるCSR書込に基づいて、トレーシングがイネーブルおよびディスエーブルにされ得る。いくつかの実現化例では、トレーシングは、グローバル時間カウンタ(GTC)の値、FPC104(またはコア116)における例示的なトレースマークレジスタの値に基づいて、もしくは、SPC106におけるステップマークの値に基づいて、システム100によって動的に起動および停止され得る。

20

【0062】

トレース活動を動的に起動および停止するための、ならびに、同期されたハードウェアイベント収集のための、コンピューティングシステムおよびコンピュータにより実現される方法に関連する詳細および説明は、2017年3月29日に出願された、「同期するハードウェアイベント収集」と題された関連する米国特許出願第15/472,932号、および代理人ドケット番号16113-8129001に記載されている。米国特許出願第15/472,932号の全開示は、その全体がここに引用により明白に援用される。

30

【0063】

いくつかの実現化例では、コア116のために、FPC104は、コア116内に生じるイベント活動に関連付けられたトレースウィンドウを定義するためにトレース制御パラメータを使用することができる。トレース制御パラメータは、トレースウィンドウが、GTCについての下限および上限、ならびに、トレースマークレジスタについての下限および上限によって定義されることを可能にする。

【0064】

いくつかの実現化例では、システム100は、トレースイベントフィルタリング機能といった、生成されるトレースエントリの数の減少を可能にする機能を含み得る。たとえば、FPC104およびSPC106は各々、各コアが(以下に説明される)例示的な生成されたトレース記述子においてトレースビットを設定するレートを制限するフィルタリング機能を含み得る。HIB114は、あるDMAトレースイベントの取込みに関連付けられたトレースビットを制限する例示的なDMAレートリミッタといった、同様のフィルタリング機能を含み得る。加えて、HIB114は、ソースDMAトレースエントリをキューに入れる制限のための(たとえばイネーブルビットを介した)制御を含み得る。

40

【0065】

いくつかの実現化例では、DMA動作の記述子は、ホストシステム126の例示的なコンパイラによって設定されるトレースビットを有し得る。トレースビットが設定されると、トレースデータを判定して生成するハードウェア機能/ノブが、例示的なトレースイベントを完了するために使用される。いくつかの例では、DMAにおける最後のトレース

50

ビットは、コンパイラによって静的に挿入されるトレースビットと、特定のハードウェアコンポーネントによって動的に判定されるトレースビットとの論理和演算であり得る。よって、いくつかの例では、コンパイラが生成したトレースビットは、フィルタリングとは別に、生成されるトレースデータの全体量を減少させるためのメカニズムを提供することができる。

【 0 0 6 6 】

たとえば、ホストシステム 1 2 6 のコンパイラは、1 つ以上のリモート DMA 動作（たとえば、少なくとも 2 つのノード間にわたる DMA）のためのトレースビットだけを設定し、1 つ以上のローカル DMA 動作（たとえば、ノード 2 0 0 といった特定のテンソルノード内の DMA）のためのトレースビットをクリアするよう、決定してもよい。このように、生成されるトレースデータの量は、クロスノード（すなわちリモート）およびローカル DMA 動作の双方を含むトレース活動ではなく、クロスノード DMA 動作に制限されたトレース活動に基づいて減少され得る。

10

【 0 0 6 7 】

いくつかの実現化例では、システム 1 0 0 によって始動された少なくとも 1 つのトレースイベントが、システム 1 0 0 全体にわたって生じる複数の中間動作を含むメモリアクセス動作に関連付けられ得る。メモリアクセス動作の記述子（たとえば MAE 記述子）は、複数の中間動作に関連付けられたデータを 1 つ以上のメモリバッファに格納させるトレースビットを含み得る。このため、トレースビットは、データバケットがシステム 1 0 0 を横断する際、DMA 動作の中間ホップで中間メモリ動作に「タグ付け」し、複数のトレースイベントを生成するために使用され得る。

20

【 0 0 6 8 】

いくつかの実現化例では、ICI 1 1 2 は、ノード 2 0 0、2 0 1 の特定のコンポーネントの各入口および出口ポートのための制御機能性を提供する、1 組のイネーブルビットおよび 1 組のパケットフィルタを含み得る。これらのイネーブルビットおよびパケットフィルタは、ICI 1 1 2 が、ノード 2 0 0、2 0 1 の特定のコンポーネントに関連付けられたトレースポイントをイネーブルおよびディスエーブルにすることを可能にする。トレースポイントをイネーブルおよびディスエーブルにすることに加えて、ICI 1 1 2 は、イベントソース、イベント宛先、およびトレースイベントパケットタイプに基づいてトレースデータをフィルタリングするように構成され得る。

30

【 0 0 6 9 】

いくつかの実現化例では、ステップマーカー、GTC、またはトレースマーカーを使用することに加えて、プロセッサコア 1 0 4、1 0 6、および HIB 1 1 4 のための各トレース制御レジスタはまた、「各自」（everyone）トレースモードを含み得る。この「各自」トレースモードは、プロセッサチップ全体にわたるトレーシングがトレース mux 2 0 4 またはトレース mux 2 0 6 a のいずれかによって制御されることを可能にし得る。各自トレースモード時、トレース mux 2 0 4 および 2 0 6 a は、その特定のトレース mux、すなわち、mux 2 0 4 または mux 2 0 6 a のいずれかがトレースウィンドウ内にあるか否かを特定する、「ウィンドウ内」トレース制御信号を送信することができる。

40

【 0 0 7 0 】

ウィンドウ内トレース制御信号は、たとえば、1 つのプロセッサチップ内の、または複数のプロセッサチップ間にわたる他のすべてのトレース mux に一斉送信され、または一般的に送信され得る。mux 2 0 4 または mux 2 0 6 a のいずれかがトレース活動を実行している場合、他のトレース mux への一斉送信によって、すべてのトレーシングがイネーブルにされ得る。いくつかの実現化例では、プロセッサコア 1 0 4、1 0 6、および HIB 1 1 4 に関連付けられたトレース mux は各々、「各自トレース」制御信号がいつ、および/またはどのように生成されるかを特定するトレースウィンドウ制御レジスタを含む。

【 0 0 7 1 】

いくつかの実現化例では、トレース mux 2 1 0 a / b およびトレース mux 2 1 2 に

50

おけるトレース活動は一般に、トレースビットが、IC Iノデータルータ112を横断するDMA動作または制御メッセージのためにデータワードにおいて設定されるかどうかに基づいて、イネーブルにされる。DMA動作または制御メッセージは、ある状況またはソフトウェア状態に基づいて設定された2進データパケット内にトレースビットを有し得る、固定サイズの2進データ構造であってもよい。

【0072】

たとえば、DMA動作がトレースタイプDMA命令によってFPC104（またはSPC106）で始動され、イニシエータ（プロセッサコア104または106）がトレースウィンドウ内にある場合、トレースビットはその特定のDMAにおいて設定されるであろう。別の例では、FPC104について、FPC104がトレースウィンドウ内にあり、
10

【0073】

いくつかの実現化例では、ゼロリングスDMA動作が、システム100内のより広範なDMA実現化例の一例を提供する。たとえば、いくつかのDMA動作は、システム100内に非DMA活動を生成することができる。非DMA活動の実行も、非DMA活動がまるでDMA動作（たとえば、非ゼロリングス動作を含むDMA活動）であるかのようにトレースされ得る（たとえば、トレースデータを生成する）。たとえば、ソース位置で始動されたものの、送信または転送されるべきデータがない（たとえばゼロリングスである）DMA動作は、代わりに、制御メッセージを宛先位置へ送信してもよい。制御メッセージは、宛先に受信または作業されるべきデータがないことを示すであろう。そして、制御メッセージ自体は、非ゼロリングスDMA動作がトレースされるように、システム100によってトレースされるであろう。
20

【0074】

いくつかの例では、SPC106について、ゼロリングスDMA動作は制御メッセージを生成することができ、DMAがトレースビットを設定させた場合のみ、すなわち、制御メッセージがゼロリングスを有していなかった場合のみ、そのメッセージに関連付けられたトレースビットが設定される。一般に、HIB114がトレースウィンドウ内にある場合、ホストシステム126から始動されたDMA動作がトレースビットを設定させるであろう。
30

【0075】

図2の実現化例では、トレースチェーン203は、ノード0と整列するコンポーネント部分集合についてのトレースエントリデータを受信し、一方、トレースチェーン205は、ノード1と整列するコンポーネント部分集合についてのトレースエントリデータを受信する。各トレースチェーン203、205、207は、チップマネージャ216の例示的なトレースエントリデータログ218にトレースエントリデータを提供するためにそれぞれのノード200、201、およびIC I112によって使用される別個のデータ通信経路である。このため、トレースチェーン203、205、207のエンドポイントは、トレースイベントが例示的なメモリユニットに格納され得るチップマネージャ216である。
40

【0076】

いくつかの実現化例では、チップマネージャ216の少なくとも1つのメモリユニットは128ビット幅であり、少なくとも20,000個のトレースエントリというメモリ深度を有し得る。代替的な実現化例では、少なくとも1つのメモリユニットは、より大きい、またはより小さいビット幅を有していてもよく、より多い、またはより少ないエントリを格納できるメモリ深度を有していてもよい。

【0077】

いくつかの実現化例では、チップマネージャ216は、受信されたトレースエントリデータを管理するための命令を実行する少なくとも1つの処理デバイスを含み得る。たとえ
50

ば、チップマネージャ 216 は、トレースチェーン 203、205、207 を介して受信されたトレースデータのそれぞれのハードウェアイベントについてのタイムスタンプデータを走査 / 分析するための命令を実行することができる。分析に基づいて、チップマネージャ 216 は、ハードウェアトレースイベントの時系列の順序を識別（または生成）するために使用され得るデータを含むように、トレースエントリログ 218 をポピュレートすることができる。ハードウェアトレースイベントは、システム 100 の処理ユニットが例示的な分散ソフトウェアプログラムを実行する際にコンポーネントおよびサブコンポーネントレベルで生じるデータパケットの移動に対応することができる。

【0078】

いくつかの実現化例では、システム 100 のハードウェアユニットは、例示的なハードウェアトレースバッファを非時系列的に（すなわち順不同に）ポピュレートするトレースエントリ（および対応するタイムスタンプ）を生成してもよい。たとえば、チップマネージャ 216 は、生成されたタイムスタンプを有する複数のトレースエントリをエントリログ 218 に挿入させることができる。挿入された複数のトレースエントリのうち、それぞれのトレースエントリは、互いに対して時系列化されていなくてもよい。この実現化例では、非時系列のトレースエントリは、ホストシステム 126 の例示的なホストバッファによって受信され得る。ホストバッファによって受信されると、ホストシステム 126 は、それぞれのトレースエントリについてのタイムスタンプデータを走査 / 分析するために、性能分析 / 監視用ソフトウェアに関連する命令を実行することができる。実行された命令は、トレースエントリをソートするために、および、ハードウェアトレースイベントのタイムラインを構築 / 生成するために使用され得る。

【0079】

いくつかの実現化例では、トレーシングセッション中、ホスト DMA 動作を介して、トレースエントリをエントリログ 218 から除去することができる。いくつかの例では、ホストシステム 126 は、DMA エントリを、それらがログに追加されるのと同じくらい速く、トレースエントリログ 218 から除去しないかもしれない。他の実現化例では、エントリログ 218 は、予め定義されたメモリ深度を含み得る。エントリログ 218 のメモリ深度制限に達すると、追加のトレースエントリが失われるかもしれない。どのトレースエントリが失われるかを制御するために、エントリログ 218 は、先入れ先出し（first-in-first-out : F I F O）モードで、またはそれに代えて、上書き記録モードで動作することができる。

【0080】

いくつかの実現化例では、上書き記録モードは、事後デバッグに関連付けられた性能分析をサポートするために、システム 100 によって使用され得る。たとえば、プログラムコードは、トレース活動がイネーブルにされ、上書き記録モードがイネーブルにされた状態で、ある期間実行され得る。システム 100 内の事後ソフトウェアイベント（たとえばプログラム破損）に反応して、ホストシステム 126 によって実行される監視用ソフトウェアは、プログラム破損前に生じたハードウェアイベントを把握するために、例示的なハードウェアトレースバッファのデータ内容を分析することができる。この明細書で 사용되는ように、事後デバッグは、コードが破損した後の、または、意図されたように実行される / 動作することがおおむねできなくなった後のプログラムコードの分析またはデバッグに関する。

【0081】

F I F O モードでは、エントリログ 218 がいっぱいである場合、および、ホストシステム 126 がある時間枠内の保存されたログエントリを除去する場合、メモリリソースを節約するために、新しいトレースエントリはチップマネージャ 216 のメモリユニットに保存されないかもしれない。一方、上書き記録モードでは、ホストシステム 126 がある時間枠内の保存されたログエントリを除去するためにエントリログ 218 がいっぱいである場合、メモリリソースを節約するために、新しいトレースエントリを、エントリログ 218 内に格納された最も古いトレースエントリに上書きすることができる。いくつかの実

10

20

30

40

50

現化例では、トレースエントリは、DMA動作がHIB114の処理機能を使用することに対応して、ホストシステム126のメモリへ動かされる。

【0082】

この明細書で使用されるように、トレースポイントは、トレースエントリと、チップマネージャ216によって受信され、トレースエントリログ218に格納された当該トレースエントリに関連付けられたデータとの生成元である。いくつかの実現化例では、マルチコアマルチノードプロセッサマイクロチップは、チップ内に3つのトレースチェーンを含んでいてもよく、第1のトレースチェーンはチップノード0からトレースエントリを受信し、第2のトレースチェーンはチップノード1からトレースエントリを受信し、第3のトレースチェーンはチップのICILルータからトレースエントリを受信している。

10

【0083】

各トレースポイントは、そのトレースチェーン内に、それがトレースエントリのヘッダに挿入する一意的なトレース識別番号を有する。いくつかの実現化例では、各トレースエントリは、それが発生したトレースチェーンを、1つ以上のバイト/ビットのデータワードによって示されたヘッダにおいて識別する。たとえば、各トレースエントリは、特定のトレースイベントに関する情報を伝える定義されたフィールドフォーマット（たとえばヘッダ、ペイロードなど）を有するデータ構造を含み得る。トレースエントリにおける各フィールドは、トレースエントリを生成したトレースポイントに適用可能な有用なデータに対応する。

20

【0084】

上述のように、各トレースエントリは、トレースエントリログ218に関連付けられたチップマネージャ216のメモリユニットに書込まれ、または格納され得る。いくつかの実現化例では、トレースポイントが個々にイネーブルまたはディスエーブルにされてもよく、複数のトレースポイントが、同じタイプであるものの異なるトレースポイント識別子を有するトレースエントリを生成してもよい。

【0085】

いくつかの実現化例では、各トレースエントリタイプは、トレース名と、トレース記述と、トレースエントリ内の特定のフィールドおよび/またはフィールドの集合のための符号化を識別するヘッダとを含み得る。これらの名前、記述、およびヘッダは、トレースエントリが表わすことの記述を一括して提供する。チップマネージャ216の観点から見ると、この記述は、特定のトレースエントリが特定のプロセッサチップ内に加わった特定のトレースチェーン203、205、207を識別することもできる。このため、トレースエントリ内のフィールドは、記述に関する（たとえばバイト/ビット単位の）データ片を表わしており、どのトレースポイントが特定のトレースエントリを生成したかを判定するために使用されるトレースエントリ識別子であってもよい。

30

【0086】

いくつかの実現化例では、格納されたハードウェアイベントのうちの一つ以上に関連付けられたトレースエントリデータは、a)少なくともノード0とノード1との間、b)少なくともノード0内のコンポーネント間、および、c)少なくともノード1内のコンポーネント間に生じるデータ通信に部分的に対応することができる。たとえば、格納されたハードウェアイベントは、1)ノード0のFPC104とノード1のFPC104との間、ノード0のFPC104とノード0のSPC106との間、2)ノード0のSPC106とノード1のSPC106との間、のうちの少なくとも一つで生じるデータ通信に部分的に対応することができる。

40

【0087】

図3は、例示的なトレース多重化設計アーキテクチャ300および例示的なデータ構造320のブロック図を示す。トレース多重化設計300は概して、トレースバス入力302、バスアービタ304、およびローカルトレースポイントアービタ306、バスFIFF0308、少なくとも一つのローカルトレースイベントキュー310、共有トレースイベ

50

ントFIFO312、およびトレースバスアウト314を含む。

【0088】

多重化設計300は、システム100のコンポーネント内に配置された例示的なトレースmuxに対応する。多重化設計300は、以下の機能性を含み得る。バスイン302は、時間アービトレーション論理（たとえばアービタ304）によってトレースデータが例示的なトレースチェーンに置かれるようになるまでバスFIFO308内に一時的に格納されるローカルトレースポイントデータに関連し得る。コンポーネントのための1つ以上のトレースポイントが、トレースイベントデータを、少なくとも1つのローカルトレースイベントキュー310に挿入することができる。アービタ306は第1のレベルのアービトレーションを提供し、キュー310内に格納されたローカルトレースイベントからのイベントの選択を可能にする。選択されたイベントは、格納キューとしても機能する共有トレースイベントFIFO312に置かれる。

10

【0089】

アービタ304は、FIFOキュー312からローカルトレースイベントを受信し、ローカルトレースイベントをトレースバスアウト314を介して特定のトレースチェーン203、205、207上に併合する第2のレベルのアービトレーションを提供する。いくつかの実現化例では、トレースエントリは、それらが共有FIFO312に併合され得るよりも速く、ローカルキュー310に押込まれてもよい。または、それに代えて、トレースエントリは、それらがトレースバス314上に併合され得るよりも速く、共有FIFO312に押込まれてもよい。これらのシナリオが生じる場合、それぞれのキュー310および312はトレースデータでいっぱいになるであろう。

20

【0090】

いくつかの実現化例では、いずれかのキュー310または312がトレースデータでいっぱいになると、システム100は、最新のトレースエントリがドロップされて特定のキューに格納または併合されないように構成され得る。他の実現化例では、あるキュー（たとえばキュー310、312）がいっぱいになった場合にトレースエントリをドロップするのではなく、システム100は、もう一度いっぱいになったキューがエントリを受信するための利用可能キュー空間を有するまで、例示的な処理パイプラインをストールさせるように構成され得る。

30

【0091】

たとえば、キュー310、312を使用する処理パイプラインは、十分なまたはしきい値の数のトレースエントリがトレースバス314上に併合されるまでストールされ得る。十分なまたはしきい値の数は、1つ以上のトレースエントリがキュー310、312によって受信されるための利用可能なキュー空間をもたらす、特定の数の併合されたトレースエントリに対応することができる。下流のキュー空間が利用可能になるまで処理パイプラインがストールされる実現化例は、トレースエントリがドロップされるのではなく保たれることに基づいた、より高い忠実度のトレースデータを提供することができる。

【0092】

いくつかの実現化例では、ローカルトレースキューは、各トレースエントリがローカルキュー310において1ヶ所のみを占めるように、トレースエントリによって要求されるのと同じくらい幅が広い。しかしながら、共有トレースFIFOキュー312は、いくつかのトレースエントリが共有キュー312において2つの位置を占め得るように、一意的なトレースエントリライン符号化を使用することができる。いくつかの実現化例では、トレースパケットのいずれかのデータがドロップされた場合、部分パケットがトレースエントリログ218に現われないように、パケット全体がドロップされる。

40

【0093】

一般に、トレースは、システム100の特定のコンポーネントに関連付けられた活動またはハードウェアイベントのタイムラインである。集合体データである（以下に説明される）性能カウンタとは異なり、トレースは、特定されたトレースウィンドウ中に生じるハードウェア活動についての洞察力を提供する詳細なイベントデータを含む。説明されるハ

50

ードウェアシステムは、トレースエントリの生成、ハードウェア管理バッファでのトレースエントリの一時的格納、1つ以上のトレースタイプの静的および動的イネープリング、ならびに、ホストシステム126へのトレースエントリデータのストリーミングを含む、分散ハードウェアトレーシングのための大規模なサポートを可能にする。

【0094】

いくつかの実現化例では、トレースは、DMA動作の生成、DMA動作の実行、ある命令の発行/実行、または同期フラグの更新といった、システム100のコンポーネントによって実行されるハードウェアイベントのために生成され得る。いくつかの例では、トレース活動は、システムを通してDMAを追跡するために、または、特定のプロセッサコア上で実行される命令を追跡するために使用され得る。

10

【0095】

システム100は、ハードウェアイベントのタイムラインから1つ以上のハードウェアイベント322、324を識別する少なくとも1つのデータ構造320を生成するように構成され得る。いくつかの実現化例では、データ構造320は、1つ以上のハードウェアイベント322、324を、少なくともFPC104およびSPC106に関連付けられたイベントの時系列の順序で配置する。いくつかの例では、システム100は、データ構造320を、ホストシステム126のホスト制御デバイスのメモリバンクに格納することができる。データ構造320は、少なくともプロセッサコア104および106によって実行されるプログラムコードの性能を評価するために使用され得る。

【0096】

ハードウェアイベント324によって示されるように、いくつかの実現化例では、特定のトレース識別(ID)番号(たとえばトレースID'003)が、分散プロセッサユニット間にわたって生じる複数のハードウェアイベントに関連付けられ得る。複数のハードウェアイベントは、特定のメモリアクセス動作(たとえばDMA)に対応することができ、特定のトレースID番号は、1つ以上のハードウェアイベントを関連させるために使用される。

20

【0097】

たとえば、イベント324によって示されるように、DMA動作の単一のトレースIDは、DMAにおける複数の異なるポイントに対応する複数のタイムスタンプを含み得る。いくつかの例では、トレースID'003は、互いに対して何らかの時間離れているとして識別される、「発行済」イベント、「実行済」イベント、および「完了済」イベントを有することができる。よって、この点に関し、トレースIDはさらに、相関に基づいて、およびタイムスタンプを参照して、メモリアクセス動作の待ち時間属性を判定するために使用され得る。

30

【0098】

いくつかの実現化例では、データ構造320を生成することは、たとえば、システム100が、ハードウェアイベントの第1の部分集合におけるそれぞれのイベントのイベントタイムスタンプを、ハードウェアイベントの第2の部分集合におけるそれぞれのイベントのイベントタイムスタンプと比較することを含み得る。データ構造320を生成することはさらに、システム100が、イベントの第1の部分集合とイベントの第2の部分集合との比較に部分的に基づいて、相関された一組のハードウェアイベントを、データ構造における提示のために提供することを含み得る。

40

【0099】

図3に示すように、データ構造320は、特定のハードウェアイベント322、324の待ち時間属性を示す少なくとも1つのパラメータを識別することができる。待ち時間属性は少なくとも、特定のハードウェアイベントの持続時間を示し得る。いくつかの実現化例では、データ構造320は、ホストシステム126の制御デバイスによって実行されるソフトウェア命令によって生成される。いくつかの例では、構造320は、制御デバイスがトレースエントリデータをホストシステム126のメモリディスク/ユニットに格納することに応答して生成され得る。

50

【 0 1 0 0 】

図 4 は、システム 1 0 0 によって実行される直接メモリアクセス (D M A) トレースイベントのための例示的なトレース活動を示すブロック図 4 0 0 である。 D M A トレーシングのために、第 1 のプロセッサノードから第 2 のプロセッサノードへと発生する例示的な D M A 動作についてのデータが、 I C I 1 1 2 を介して進むことができ、データ経路に沿って中間 I C I / ルータホップを生成することができる。 D M A 動作が I C I 1 1 2 を横断する際、 D M A 動作は、プロセッサチップ内の各ノードで、および各ホップに沿ってトレースエントリを生成するであろう。ノードおよびホップに沿った D M A 動作の時間的推移を再構築するために、これらの生成されたトレースエントリの各々によって情報が取込まれる。

10

【 0 1 0 1 】

例示的な D M A 動作は、図 4 の実現化例に示すプロセスステップに関連付けられ得る。この動作のために、ローカル D M A が、プロセッサコア 1 0 4、1 0 6 の少なくとも 1 つに関連付けられた仮想メモリ 4 0 2 (v m e m 4 0 2) から H B M 1 0 8 へデータを転送する。ブロック図 4 0 0 に示された番号付けは、表 4 0 4 のステップに対応しており、概して、ノードファブリック 1 1 0 における活動、またはノードファブリック 1 1 0 によって始動される活動を表わす。

【 0 1 0 2 】

表 4 0 4 のステップは概して、関連付けられたトレースポイントを説明する。例示的な動作は、この D M A のために 6 つのトレースエントリを生成するであろう。ステップ 1 は、プロセッサコアからノードファブリック 1 1 0 への最初の D M A 要求を含み、それはノードファブリックにおいてトレースポイントを生成する。ステップ 2 は、ノードファブリック 1 1 0 がプロセッサコアにデータを転送するよう求める読出コマンドを含み、それはノードファブリック 1 1 0 において別のトレースポイントを生成する。 v m e m 4 0 2 がノードファブリック 1 1 0 の読出を完了すると、例示的な動作は、ステップ 3 のためのトレースエントリを有していない。

20

【 0 1 0 3 】

ステップ 4 は、ノードファブリック 1 1 0 が、プロセッサコアにおいて同期フラグ更新を引き起こすために読出リソース更新を行なうことを含み、それはプロセッサコアにおいてトレースポイントを生成する。ステップ 5 は、次のデータが H B M に書込まれることをノードファブリック 1 1 0 がメモリ m u x 1 0 8 に通知する書込コマンドを含む。書込コマンドを介した通知は、ノードファブリック 1 1 0 においてトレースポイントを生成し、一方、ステップ 6 で、 H B M への書込の完了も、ノードファブリック 1 1 0 においてトレースポイントを生成する。ステップ 7 で、ノードファブリック 1 1 0 は、プロセッサコアにおいて同期フラグ更新を引き起こすために書込リソース更新を行ない、それはプロセッサコアにおいて (たとえば F P C 1 0 4 において) トレースポイントを生成する。書込リソース更新に加えて、ノードファブリック 1 1 0 は、 D M A 動作のためのデータ完了がプロセッサコアに信号で送り返される受信確認更新 (a c k 更新) を行なうことができる。 a c k 更新は、書込リソース更新によって生成されたトレースエントリと同様のトレースエントリを生成することができる。

30

40

【 0 1 0 4 】

別の例示的な D M A 動作では、 D M A 命令が発生元ノードのノードファブリック 1 1 0 において発行されると、第 1 のトレースエントリが生成される。 D M A についてのデータを読出し、そのデータを送信用キューに書込むために使用される時間を取込むために、追加のトレースエントリがノードファブリック 1 1 0 において生成され得る。いくつかの実現化例では、ノードファブリック 1 1 0 は、 D M A データを、より小さいチャンクのデータへとパケット化することができる。より小さいチャンクへとパケット化されたデータのために、読出および書込トレースエントリが、最初のデータチャンクおよび最後のデータチャンクについて生成され得る。オプションで、最初と最後のデータチャンクに加えて、すべてのデータチャンクが、トレースエントリを生成するために設定され得る。

50

【0105】

ICIホップを要求し得るリモート/非ローカルDMA動作のために、最初のデータおよび最後のデータチャンクは、ICIノルータ112に沿った各中間ホップにおける入口および出口ポイントで、追加のトレースエントリを生成することができる。DMAデータが宛先ノードに到着すると、以前のノードファブリック110エントリと同様のトレースエントリが、宛先ノードで生成される（たとえば、最初と最後のデータチャンクの読出/書込）。いくつかの実現化例では、DMA動作の最後のステップは、DMAに関連付けられた実行された命令が宛先ノードで同期フラグの更新を引き起こすことを含み得る。同期フラグが更新されると、DMA動作の完了を示すトレースエントリが生成され得る。

【0106】

いくつかの実現化例では、トレースポイントが実行され得るように、DMAトレーシングが、FPC104、SPC106、またはHIB114によって、各コンポーネントがトレースモードである場合に始動される。システム100のコンポーネントは、トリガメカニズムを介したFPC104またはSPC106におけるグローバル制御に基づいて、トレースモードに入ることができる。システム100のコンポーネントによるプログラムコードの実行に関連付けられた特定のアクションまたは状態の発生にตอบสนองして、トレースポイントはトリガーする。たとえば、プログラムコードの一部は、システム100の少なくとも1つのハードウェアコンポーネントによって検出可能である、埋込まれたトリガー機能を含み得る。

【0107】

システム100のコンポーネントは、FPC104またはSPC106の少なくとも1つによって実行されるプログラムコードの一部に関連付けられたトリガー機能を検出するように構成され得る。いくつかの例では、トリガー機能は、1)実行されたプログラムコードの一部またはモジュールにおける特定のシーケンスステップ、または、2)システム100の分散プロセッサユニットによって使用されるGTCによって示される特定の時間パラメータ、のうちの少なくとも1つに対応することができる。

【0108】

トリガー機能の検出にตอบสนองして、システム100の特定のコンポーネントは、1つ以上のハードウェアイベントに関連付けられたトレースエントリデータをハードウェアコンポーネントの少なくとも1つのメモリバッファに格納させる少なくとも1つのトレースポイント（たとえばトレースイベント）を、始動、トリガー、または実行することができる。上述のように、格納されたトレースデータは次に、少なくとも1つのトレースチェーン203、205、207を経由して、チップマネージャ216に提供され得る。

【0109】

図5は、システム100のコンポーネント機能とシステム100の1つ以上のノード200、201とを使用する分散ハードウェアトレーシングのための例示的なプロセス500のプロセスフロー図である。このため、プロセス500は、ノード200、201を含むシステム100の上述のコンピューティングリソースのうちの1つ以上を使用して実現され得る。

【0110】

プロセス500はブロック502で始まり、コンピューティングシステム100が、（少なくともFPC104およびSPC106を含む）1つ以上のプロセッサコンポーネントによって実行されるプログラムコードの実行を監視するステップを含む。いくつかの実現化例では、トレース活動を生成するプログラムコードの実行は、複数のホストシステム、または単一のホストシステムのサブシステムによって、少なくとも部分的に監視され得る。よって、これらの実現化例では、システム100は、分散処理ユニット間にわたって生じるハードウェアイベントのためのトレース活動の分析に関連する複数のプロセス500を行なうことができる。

【0111】

いくつかの実現化例では、第1のプロセッサコンポーネントは、監視されるプログラム

10

20

30

40

50

コードの少なくとも第1の部分を実行するように構成される。ブロック504で、プロセス500は、コンピューティングシステム100が、第2のプロセッサコンポーネントによって実行されるプログラムコードの実行を監視するステップを含む。いくつかの実現化例では、第2のプロセッサコンポーネントは、監視されるプログラムコードの少なくとも第2の部分を実行するように構成される。

【0112】

コンピューティングシステム100のコンポーネントは各々、少なくとも1つのメモリバッファを含み得る。プロセス500のブロック506は、システム100が、1つ以上のハードウェアイベントを識別するデータを、特定のコンポーネントの少なくとも1つのメモリバッファに格納するステップを含む。いくつかの実現化例では、ハードウェアイベントは、少なくとも第1のプロセッサコンポーネントおよび第2のプロセッサコンポーネントを含む分散プロセッサユニット間にわたって生じる。ハードウェアイベントを識別する格納されたデータは各々、ハードウェアイベントを特徴付けるメタデータおよびハードウェアイベントタイムスタンプを含み得る。いくつかの実現化例では、ハードウェアイベントの集合はタイムラインイベントに対応する。

10

【0113】

たとえば、システム100は、システム100内のソースハードウェアコンポーネントとシステム100内の宛先ハードウェアコンポーネントとの間のデータパケットの移動に部分的に対応する1つ以上のハードウェアイベントを識別するデータを格納することができる。いくつかの実現化例では、ハードウェアイベントを特徴付ける格納されたメタデータは、1) ソースメモリアドレス、2) 宛先メモリアドレス、3) ハードウェアイベントを格納させるトレースエントリに関連する一意的なトレース識別番号、または、4) 直接メモリアクセス(DMA)トレースエントリに関連付けられたサイズパラメータ、のうちの少なくとも1つに対応することができる。

20

【0114】

いくつかの実現化例では、ハードウェアイベントの集合を識別するデータを格納するステップは、たとえば、少なくとも1つのローカルトレースイベントキュー310に対応するFPC104および/またはSPC106のメモリバッファにイベントデータを格納するステップを含む。格納されたイベントデータは、ハードウェアイベントのより大きいタイムラインを生成するために使用され得るハードウェアイベントデータの部分集合を示し得る。いくつかの実現化例では、イベントデータの格納は、FPC104またはSPC106の少なくとも1つが、システム100のコンポーネントによって実行されるプログラムコードの一部に関連付けられたハードウェアトレース命令を実行することに応答して生じる。

30

【0115】

プロセス500のブロック508で、システム100は、ハードウェアイベントの集合から1つ以上のハードウェアイベントを識別する、構造320などのデータ構造を生成する。データ構造は、1つ以上のハードウェアイベントを、少なくとも第1のプロセッサコンポーネントおよび第2のプロセッサコンポーネントに関連付けられたイベントの時系列の順序で配置する。いくつかの実現化例では、データ構造は、特定のトレースイベントについてのハードウェアイベントタイムスタンプ、そのトレースイベントに関連付けられたソースアドレス、または、そのトレースイベントに関連付けられたメモリアドレスを識別する。

40

【0116】

プロセス500のブロック510で、システム100は、生成されたデータ構造を、ホストシステム126に関連付けられたホストデバイスのメモリバンクに格納する。いくつかの実現化例では、格納されたデータ構造は、少なくとも第1のプロセッサコンポーネントまたは第2のプロセッサコンポーネントによって実行されるプログラムコードの性能を分析するために、ホストシステム126によって使用され得る。同様に、格納されたデータ構造は、システム100の少なくとも1つのコンポーネントの性能を分析するために、

50

ホストシステム 1 2 6 によって使用され得る。

【 0 1 1 7 】

たとえば、ユーザまたはホストシステム 1 2 6 は、プログラムコード内の特定のソフトウェアモジュールの実行に関連付けられた性能問題があるかどうかを検出または判定するために、データ構造を分析することができる。例示的な問題は、ソフトウェアモジュールが割り当てられた実行時間ウィンドウ内で実行を完了しないことを含み得る。

【 0 1 1 8 】

さらに、ユーザまたはホストデバイス 1 2 6 は、システム 1 0 0 の特定のコンポーネントがしきい値性能レベルを上回って動作しているか、または下回って動作しているかを検出または判定することができる。コンポーネント性能に関連する例示的な問題は、特定のハードウェアコンポーネントがあるイベントを実行するものの、結果データについての許容可能パラメータ範囲外にある結果データを生成することを含み得る。いくつかの実現化例では、この結果データは、実質的に同様の動作を実行するシステム 1 0 0 の他の関連するコンポーネントによって生成された結果データと一致していないかもしれない。

【 0 1 1 9 】

たとえば、プログラムコードの実行中、システム 1 0 0 の第 1 のコンポーネントが、動作を完了するために、および結果を生成するために必要とされ得る。同様に、システム 1 0 0 の第 2 のコンポーネントが、実質的に同様の動作を完了するために、および実質的に同様の結果を生成するために必要とされ得る。生成されたデータ構造の分析は、第 2 のコンポーネントが、第 1 のコンポーネントによって生成された結果とは大幅に異なる結果を生成したことを示し得る。同様に、データ構造は、許容可能結果パラメータの範囲外にあることが顕著である第 2 のコンポーネントの結果パラメータ値を示すかもしれない。これらの結果はおそらく、システム 1 0 0 の第 2 のコンポーネントの潜在的な性能問題を示し得る。

【 0 1 2 0 】

この明細書で説明される主題および機能的動作の実施形態は、デジタル電子回路で、有形に具体化されたコンピュータソフトウェアまたはファームウェアで、この明細書に開示された構造およびそれらの構造的同等物を含むコンピュータハードウェアで、もしくは、それらのうちの 1 つ以上の組合せで実現され得る。この明細書で説明される主題の実施形態は、1 つ以上のコンピュータプログラムとして、すなわち、データ処理装置による実行のために、またはデータ処理装置の動作を制御するために、有形の非一時的プログラム担体上で符号化されたコンピュータプログラム命令の 1 つ以上のモジュールとして実現され得る。それに代えて、またはそれに加えて、プログラム命令は、データ処理装置による実行のために好適なレシーバ装置へ送信される情報を符号化するために生成される、人工的に生成された伝搬信号、たとえば、機械によって生成された電気信号、光学信号、または電磁信号上で符号化され得る。コンピュータ記憶媒体は、機械読取可能記憶デバイス、機械読取可能記憶基板、ランダムまたはシリアルアクセスメモリデバイス、もしくは、それらのうちの 1 つ以上の組合せであってもよい。

【 0 1 2 1 】

この明細書で説明されるプロセスおよび論理フローは、1 つ以上のプログラマブルコンピュータが、1 つ以上のコンピュータプログラムを、入力データ上で動作して出力を生成することによって機能を行なうように実行することによって、行なわれ得る。プロセスおよび論理フローはまた、特殊用途論理回路、たとえば F P G A (field programmable gate array : フィールドプログラマブルゲートアレイ)、A S I C (特定用途向け集積回路)、または G P G P U (General purpose graphics processing unit : 汎用グラフィック処理ユニット) によって行なわれてもよく、装置はまた、当該特殊用途論理回路として実現されてもよい。

【 0 1 2 2 】

コンピュータプログラムの実行に好適なコンピュータは、汎用または専用マイクロプロセッサまたはそれら双方、もしくは任意の他の種類の中央処理装置を例として含み、それ

10

20

30

40

50

に基づき得る。一般に、中央処理装置は、読取専用メモリまたはランダムアクセスメモリまたはそれら双方から、命令およびデータを受信するであろう。コンピュータの本質的要素は、命令を行なうか実行するための中央処理装置と、命令およびデータを格納するための1つ以上のメモリデバイスとである。一般に、コンピュータはまた、データを格納するための1つ以上の大容量記憶デバイス、たとえば磁気ディスク、光磁気ディスク、または光学ディスクを含み、もしくは、当該大容量記憶デバイスからデータを受信し、または当該大容量記憶デバイスへデータを転送し、またはそれら双方を行なうために動作可能に結合されるであろう。しかしながら、コンピュータはそのようなデバイスを有していなくてもよい。

【0123】

コンピュータプログラム命令およびデータを格納するのに好適なコンピュータ読取可能媒体は、半導体メモリデバイス、たとえばEPROM、EEPROM、およびフラッシュメモリデバイス；磁気ディスク、たとえば内部ハードディスクまたはリムーバブルディスクを例として含む、あらゆる形態の不揮発性メモリ、媒体、およびメモリデバイスを含む。プロセッサおよびメモリは、特殊用途論理回路によって補足され、またはそれに組み込まれ得る。

【0124】

この明細書は多くの特定の實現詳細を含むものの、これらは、発明の範囲または特許請求の範囲に対する限定として解釈されるべきでなく、むしろ、特定の発明の特定の實施形態に特有であり得る特徴の説明として解釈されるべきである。この明細書において別々の實施形態の状況で説明されるある特徴を、単一の實施形態において組合せて實現することもできる。逆に、単一の實施形態の状況で説明されるさまざまな特徴を、複数の實施形態で別々に、または任意の好適な部分的組合せで實現することもできる。さらに、特徴はある組合せで作用するとして上述され、そういうものとして当初特許請求され得るが、場合によっては、特許請求された組合せからの1つ以上の特徴がその組合せから削除されてもよく、特許請求された組合せは、部分的組合せまたは部分的組合せの変形に向けられてもよい。

【0125】

同様に、動作は特定の順序で図面に示されているが、これは、望ましい結果を達成するために、そのような動作が図示された特定の順序または連続する順序で行なわれること、もしくは、図示された動作がすべて行なわれることを要求するものとして理解されるべきではない。ある状況では、マルチタスクおよび並行処理が有利であるかもしれない。さらに、上述の實施形態におけるさまざまなシステムモジュールおよびコンポーネントの分離は、すべての實施形態においてそのような分離を要求するものとして理解されるべきではなく、説明されたプログラムコンポーネントおよびシステムは一般に、単一のソフトウェア製品にともに一体化されるか、または複数のソフトウェア製品にパッケージ化され得るということが理解されるべきである。

【0126】

主題の特定の實施形態が説明されてきた。他の實施形態は、特許請求の範囲内にある。たとえば、請求項に記載されたアクションは、異なる順序で行なわれ、依然として望ましい結果を達成することができる。一例として、添付図面に示されたプロセスは、望ましい結果を達成するために、図示された特定の順序または連続する順序を必ずしも必要とはしない。ある實現化例では、マルチタスクおよび並行処理が有利であるかもしれない。

10

20

30

40

【 図 1 】




FIG. 1

【 図 2 】





FIG. 2


【 図 3 】



時間	トレースID	ソース	宛先	コンポーネント	トレースイベント	サイズ	待ち時間
09:01:13	000001	0x00F100	0x00F200	FPC → FPC	DMA	128 バイト	9 μs
09:05:27	000002	0x00F300	0x00F400	FPC → SPC	DMA	256 バイト	0.02ms
09:12:35	000003	0x00F500	0x00F600	SPC → NF	DMA (銀行簿)	512 バイト	xxx 秒
09:12:49	000003	0x00F600	0x00F700	NF → HBM	DMA (銀行簿)	512 バイト	xxx 秒
09:12:56	000003	0x00F700	0x00F800	NF → FPC	DMA (銀行簿)	512 バイト	xxx 秒

FIG. 3

【 図 4 】



ステップ	動作
1	最初のDMA要求: ノードファブリックにおけるトレースポイント
2	読出コマンド: NFはコアにデータを転送するよう求める; NFにおけるトレースポイント
3	読出完了: ここではNFにトレースポイントはない!
4	読出リソース更新: コアにおける同期フラグ更新; FPCにおけるトレースポイント
5	書込コマンド: NFはHBMに通知する; NFにおけるトレースポイント
6	書込完了: NFにおけるトレースポイント
7	書込リソース更新: FPCにおける同期フラグ更新; FPCにおけるトレースポイント

FIG. 4

【 図 5 】




FIG. 5

【 手続補正書 】

【 提出日 】 令和3年3月26日 (2021.3.26)

【 手続補正 1 】

【 補正対象書類名 】 特許請求の範囲

【 補正対象項目名 】 全文

【 補正方法 】 変更

【 補正の内容 】

【 特許請求の範囲 】

【 請求項 1 】

トレーシングシステムを使用して行なわれる方法であって、前記方法は、複数のノードを含むプロセッサにコードを提供するステップと、前記プロセッサの前記複数のノードの各々を使用して前記コードを実行するステップと

、前記プロセッサに含まれる前記複数のノードのうち特定のノードについて、トレースビットが第1の値に設定されていることを検出するステップとを含み、前記第1の値は、トレースデータが前記トレーシングシステムのカウンタを使用して前記プロセッサで生成されるようにし、前記方法はさらに、

前記トレースビットが前記第1の値に設定されていることを検出するステップにตอบสนองして、前記トレースデータを生成するステップを含み、前記トレースデータは前記カウンタに格納され、前記方法はさらに、

前記カウンタに格納された前記トレースデータを、ホストでの分析のために前記ホストに提供するステップを含む、方法。

【 請求項 2 】

前記複数のノードのうち少なくとも1つのノードは、前記プロセッサによって実行された前記コードによって発行された命令に基づいて特定の動作を実行するように動作可能

である固定機能コンポーネントノードであり、前記特定の動作は、前記トレースビットが前記第1の値に設定されていることを検出するステップにตอบสนองして、前記トレースデータを生成するために使用される、請求項1に記載の方法。

【請求項3】

前記固定機能コンポーネントノードはメモリアクセスエンジンであり、

前記トレースデータを生成するステップは、前記コードによって発行された前記命令に基づいて、前記メモリアクセスエンジンを使用して行なわれるべきメモリアクセス動作の記述子を生成するステップを含み、前記記述子は、前記トレースデータが前記カウンタを使用して前記プロセッサで生成されるようにするための前記第1の値に設定される前記トレースビットを含む、請求項2に記載の方法。

【請求項4】

前記特定の動作は、前記メモリアクセスエンジンを使用して前記メモリアクセス動作を行なうことを含み、

前記メモリアクセス動作は、前記複数のノードのうちの前記特定のノードおよび少なくとも1つの他のノードを伴う複数の中間動作を含み、

前記メモリアクセス動作を行なうことは、中間動作に関連付けられたトレースデータが、前記特定のノードのメモリバッファに格納されるようにする、請求項3に記載の方法。

【請求項5】

前記トレースデータを生成するステップは、前記複数のノードのうち2つ以上のノードを結合するデータ通信バスに対応するトレースチェーンに提供されるべきトレースエントリを表わすデータを生成するステップを含む、請求項1から4のいずれか1項に記載の方法。

【請求項6】

前記トレースチェーンを使用して、前記トレーシングシステムのチップマネージャに格納されるべき前記トレースエントリを表わす前記データを提供するステップと、

前記トレースエントリを表わす前記データを前記チップマネージャに格納するステップとをさらに含み、前記チップマネージャは、前記コードが実行されている場合に前記プロセッサで生じる複数のハードウェアイベントのために複数のトレースエントリを格納するように動作可能である、請求項5に記載の方法。

【請求項7】

前記プロセッサのノードに、ハードウェアイベントを記述するトレースデータを格納させるように、前記ホストが、前記プロセッサに提供された前記コードにオペランドを埋込むステップをさらに含み、前記ハードウェアイベントは、前記コードの実行中に前記プロセッサで生じる、請求項1から6のいずれか1項に記載の方法。

【請求項8】

前記コードを提供するステップは、前記ホストによって前記コードをコンパイルすることに対応して前記コードを提供するステップを含み、前記ホストは、前記トレーシングシステムのホストインターフェイスおよびノードファブリックによって前記プロセッサに結合され、前記ホストは、コンパイルされた前記コードを前記プロセッサに提供するために、前記ホストインターフェイスおよび前記ノードファブリックの各々を使用する、請求項7に記載の方法。

【請求項9】

前記コードをコンパイルすることは、前記トレーシングシステムの前記ホストインターフェイスおよび前記ノードファブリックと通信する前記ホストの監視エンジンを使用して、コンパイルされた前記コードの性能分析を可能にするために、前記プロセッサに提供された前記コードに前記オペランドを埋込むことを含む、請求項8に記載の方法。

【請求項10】

トレーシングシステムであって、

1つ以上の処理デバイスと、

命令を格納する1つ以上の非一時的機械読取可能記憶デバイスとを含み、前記命令は、

動作の実行を引き起こすために前記 1 つ以上の処理デバイスによって実行可能であり、前記動作は、

複数のノードを含むプロセッサにコードを提供することと、

前記プロセッサの前記複数のノードの各々を使用して前記コードを実行することと、

前記プロセッサに含まれる前記複数のノードのうち特定のノードについて、トレースビットが第 1 の値に設定されていることを検出することとを含み、前記第 1 の値は、トレースデータが前記トレーシングシステムのカウンタを使用して前記プロセッサで生成されるようにし、前記動作はさらに、

前記トレースビットが前記第 1 の値に設定されていることを検出することに応答して、前記トレースデータを生成することを含み、前記トレースデータは前記カウンタに格納され、前記動作はさらに、

前記カウンタに格納された前記トレースデータを、ホストでの分析のために前記ホストに提供することを含む、トレーシングシステム。

【請求項 11】

前記複数のノードのうち少なくとも 1 つのノードは、前記プロセッサによって実行された前記コードによって発行された命令に基づいて特定の動作を実行するように動作可能である固定機能コンポーネントノードであり、前記特定の動作は、前記トレースビットが前記第 1 の値に設定されていることを検出することに応答して、前記トレースデータを生成するために使用される、請求項 10 に記載のトレーシングシステム。

【請求項 12】

前記固定機能コンポーネントノードはメモリアクセスエンジンであり、

前記トレースデータを生成することは、前記コードによって発行された前記命令に基づいて、前記メモリアクセスエンジンを使用して行なわれるべきメモリアクセス動作の記述子を生成することを含み、前記記述子は、前記トレースデータが前記カウンタを使用して前記プロセッサで生成されるようにするための前記第 1 の値に設定される前記トレースビットを含む、請求項 11 に記載のトレーシングシステム。

【請求項 13】

前記特定の動作は、前記メモリアクセスエンジンを使用して前記メモリアクセス動作を行なうことを含み、

前記メモリアクセス動作は、前記複数のノードのうち前記特定のノードおよび少なくとも 1 つの他のノードを伴う複数の中間動作を含み、

前記メモリアクセス動作を行なうことは、中間動作に関連付けられたトレースデータが、前記特定のノードのメモリバッファに格納されるようにする、請求項 12 に記載のトレーシングシステム。

【請求項 14】

前記トレースデータを生成することは、前記複数のノードのうち 2 つ以上のノードを結合するデータ通信バスに対応するトレースチェーンに提供されるべきトレースエントリを表わすデータを生成することを含む、請求項 10 から 13 のいずれか 1 項に記載のトレーシングシステム。

【請求項 15】

前記動作は、

前記トレースチェーンを使用して、前記トレーシングシステムのチップマネージャに格納されるべき前記トレースエントリを表わす前記データを提供することと、

前記トレースエントリを表わす前記データを前記チップマネージャに格納することとを含み、前記チップマネージャは、前記コードが実行されている場合に前記プロセッサで生じる複数のハードウェアイベントのために複数のトレースエントリを格納するように動作可能である、請求項 14 に記載のトレーシングシステム。

【請求項 16】

前記動作は、前記プロセッサのノードに、ハードウェアイベントを記述するトレースデータを格納させるように、前記ホストが、前記プロセッサに提供された前記コードにオペ

ランドを埋込むことを含み、前記ハードウェアイベントは、前記コードの実行中に前記プロセッサで生じる、請求項 10 から 15 のいずれか 1 項に記載のトレーシングシステム。

【請求項 17】

前記コードを提供することは、前記ホストによって前記コードをコンパイルすることに対応して前記コードを提供することを含み、前記ホストは、前記トレーシングシステムのホストインターフェイスおよびノードファブリックによって前記プロセッサに結合され、前記ホストは、コンパイルされた前記コードを前記プロセッサに提供するために、前記ホストインターフェイスおよび前記ノードファブリックの各々を使用する、請求項 16 に記載のトレーシングシステム。

【請求項 18】

前記コードをコンパイルすることは、前記トレーシングシステムの前記ホストインターフェイスおよび前記ノードファブリックと通信する前記ホストの監視エンジンを使用して、コンパイルされた前記コードの性能分析を可能にするために、前記プロセッサに提供された前記コードに前記オペランドを埋込むことを含む、請求項 17 に記載のトレーシングシステム。

【請求項 19】

命令を有するコンピュータプログラムであって、前記命令は、動作の実行を引き起こすためにトレーシングシステムの 1 つ以上のプロセッサによって実行可能であり、前記動作は、

複数のノードを含むプロセッサにコードを提供することと、

前記プロセッサの前記複数のノードの各々を使用して前記コードを実行することと、

前記プロセッサに含まれる前記複数のノードのうち特定のノードについて、トレースビットが第 1 の値に設定されていることを検出することを含み、前記第 1 の値は、トレースデータが前記トレーシングシステムのカウンタを使用して前記プロセッサで生成されるようにし、前記動作はさらに、

前記トレースビットが前記第 1 の値に設定されていることを検出することに対応して、前記トレースデータを生成することを含み、前記トレースデータは前記カウンタに格納され、前記動作はさらに、

前記カウンタに格納された前記トレースデータを、ホストでの分析のために前記ホストに提供することを含む、コンピュータプログラム。

【請求項 20】

前記トレースデータを生成することは、

前記複数のノードのうち 2 つ以上のノードを結合するデータ通信バスに対応するトレースチェーンに提供されるべきトレースエントリを表わすデータを生成することと、

前記トレーシングシステムのチップマネージャが、前記トレースエントリを表わす前記データを、前記チップマネージャでの格納のために受信することと、

受信することに対応して、前記トレースエントリを表わす前記データを前記トレーシングシステムの前記チップマネージャに格納することを含み、前記チップマネージャは、前記コードが実行されている場合に前記プロセッサで生じる複数のハードウェアイベントのために複数のトレースエントリを格納するように動作可能である、請求項 19 に記載のコンピュータプログラム。

【請求項 21】

請求項 1 から 9 のいずれか 1 項に記載の方法をコンピュータに実行させるためのプログラム。

フロントページの続き

(72)発明者 クマー, ナビーン

アメリカ合衆国、9 4 0 4 3 カルフォルニア州、マウンテン・ビュー、アンフィシアター・パークウェイ、1 6 0 0

Fターム(参考) 5B042 HH30 MA08 MC35 MC40

【外国語明細書】

2021108129000001.pdf