

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4393968号  
(P4393968)

(45) 発行日 平成22年1月6日(2010.1.6)

(24) 登録日 平成21年10月23日(2009.10.23)

(51) Int.Cl.	F I
HO 1 L 21/288 (2006.01)	HO 1 L 21/288 Z
HO 1 L 21/28 (2006.01)	HO 1 L 21/28 3 O 1 R
HO 1 L 21/3205 (2006.01)	HO 1 L 21/28 A
HO 1 L 21/336 (2006.01)	HO 1 L 21/88 B
HO 1 L 29/786 (2006.01)	HO 1 L 29/78 6 2 7 C
請求項の数 13 (全 41 頁) 最終頁に続く	

(21) 出願番号 特願2004-311240 (P2004-311240)  
 (22) 出願日 平成16年10月26日(2004.10.26)  
 (65) 公開番号 特開2005-159328 (P2005-159328A)  
 (43) 公開日 平成17年6月16日(2005.6.16)  
 審査請求日 平成18年3月20日(2006.3.20)  
 (31) 優先権主張番号 特願2003-368030 (P2003-368030)  
 (32) 優先日 平成15年10月28日(2003.10.28)  
 (33) 優先権主張国 日本国(JP)

(73) 特許権者 000153878  
 株式会社半導体エネルギー研究所  
 神奈川県厚木市長谷398番地  
 (72) 発明者 前川 慎志  
 神奈川県厚木市長谷398番地 株式会社  
 半導体エネルギー研究所内  
 (72) 発明者 村中 孝司  
 神奈川県厚木市長谷398番地 株式会社  
 半導体エネルギー研究所内

審査官 長谷山 健

(56) 参考文献 特開2003-133691 (JP, A)

最終頁に続く

(54) 【発明の名称】配線の作製方法及び半導体装置の作製方法

(57) 【特許請求の範囲】

【請求項1】

被形成面に、空気、酸素又は窒素を用いたプラズマ処理を行って撥液性を付与し、導電体材料が混入された組成物を滴下し、前記プラズマ処理において、前記プラズマ処理を行うプラズマ処理装置の電極と、前記被形成面との間にテフロン(登録商標)からなる誘電体を有し、前記誘電体が発生するプラズマに曝されることを特徴とする配線の作製方法。

【請求項2】

請求項1において、前記滴下は減圧下で行うことを特徴とする配線の作製方法。

【請求項3】

請求項1又は請求項2において、前記滴下後、加熱処理を施すことを特徴とする配線の作製方法。

【請求項4】

請求項1乃至請求項3のいずれか一項において、前記プラズマ処理により、前記被形成面にCF<sub>2</sub>結合を形成することを特徴とする配線の作製方法。

【請求項5】

薄膜トランジスタを形成し、前記薄膜トランジスタ上に層間絶縁膜を形成し、前記層間絶縁膜の上面に、空気、酸素又は窒素を用いたプラズマ処理を行って撥液性を付与し、

エッチャントを含むドットを滴下して前記層間絶縁膜に開口部を形成し、  
前記層間絶縁膜の上面の一部及び前記開口部に導電体材料が混入された組成物を滴下して前記薄膜トランジスタと電氣的に接続する配線を形成し、  
前記プラズマ処理において、前記プラズマ処理を行うプラズマ処理装置の電極と、前記層間絶縁膜の上面との間にテフロン（登録商標）からなる誘電体を有し、前記誘電体が発生するプラズマに曝されることを特徴とする半導体装置の作製方法。

【請求項 6】

請求項 5 において、前記配線を形成するための滴下は減圧下で行うことを特徴とする半導体装置の作製方法。

【請求項 7】

請求項 5 又は請求項 6 において、前記配線を形成するための滴下後、加熱処理を施すことを特徴とする半導体装置の作製方法。

【請求項 8】

請求項 5 乃至請求項 7 のいずれか一項において、前記プラズマ処理により、前記層間絶縁膜の上面に  $CF_2$  結合を形成することを特徴とする半導体装置の作製方法。

【請求項 9】

薄膜トランジスタを形成し、  
前記薄膜トランジスタ上に保護膜を形成し、  
前記保護膜の上面に、空気、酸素又は窒素を用いたプラズマ処理を行って撥液性を付与し、

層間絶縁膜の材料と配線の材料とをそれぞれ滴下し、層間絶縁膜と、前記薄膜トランジスタと電氣的に接続する配線とを同時に形成し、

前記プラズマ処理において、前記プラズマ処理を行うプラズマ処理装置の電極と、前記保護膜との間にテフロン（登録商標）からなる誘電体を有し、前記誘電体が発生するプラズマに曝されることを特徴とする半導体装置の作製方法。

【請求項 10】

請求項 9 において、前記滴下は減圧下で行うことを特徴とする半導体装置の作製方法。

【請求項 11】

請求項 9 又は請求項 10 において、前記滴下後、加熱処理を施すことを特徴とする半導体装置の作製方法。

【請求項 12】

請求項 9 乃至請求項 11 のいずれか一項において、前記プラズマ処理により、前記保護膜の上面に  $CF_2$  結合を形成することを特徴とする半導体装置の作製方法。

【請求項 13】

請求項 9 乃至請求項 12 のいずれか一項において、前記層間絶縁膜及び前記配線の表面を平坦化することを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、形成対象の材料が混入された組成物を滴下することによる配線の作製方法及び薄膜トランジスタ、またはそれを有する半導体装置の作製方法に関する。具体的には、液滴吐出（インクジェット）法による配線の作製方法及び薄膜トランジスタの作製方法に関する。

また、それらの液滴吐出方法に関する。

【背景技術】

【0002】

ピエゾ方式やサーマルジェット方式に代表される液滴吐出技術、あるいは連続式の液滴吐出技術が注目を集めている。この液滴吐出技術は活字、画像の描画に使われてきたが、近年微細パターン形成などの半導体分野へ応用する試みが始まっている。

【0003】

10

20

30

40

50

インクジェット法による膜パターンの形成方法を改善し、厚膜化を達成し、細線化の要請も満たし、導電膜とした場合に断線や短絡等の問題を生じない膜パターンの形成方法が提案されている（特許文献1参照）。

【特許文献1】特開2003-133691号公報

【0004】

特許文献1によると、予め液滴との接触角が60degとなるように基板に処理を行い、第1の吐出工程では液滴を配線形成領域全体に、基板上に着弾した後の液滴の直径よりも大きいピッチで吐出する。第2の吐出工程では液滴を配線形成領域全体の第1吐出工程における吐出一と異なる位置に第1の吐出工程と同じピッチで吐出する。第3の吐出工程では、液滴を配線形成領域全体に第1の吐出工程におけるピッチよりも小さいピッチで吐出することが記載されている。

10

【0005】

また接触角を制御するための表面処理の方法として、常圧又は真空中でプラズマ照射する方法が挙げられている。プラズマ処理に用いるガス種は、導電性配線を形成すべき基板の表面材料を考慮して選択することができ、例えば、4フッ化メタン、パーフルオロヘキサン、パーフルオロデカン等を処理ガスとして使用できることが記載されている。

【発明の開示】

【発明が解決しようとする課題】

【0006】

上記のようなインクジェット法を代表とする方法により配線等を形成する場合、その線幅が太くなることを防ぎ、微細化することが要求されている。そこで、上記特許文献と異なる方法により、線幅を微細化する方法を提供することを課題とする。

20

【0007】

さらに本発明は、配線以外のもの、例えば半導体膜、絶縁膜、マスク等を、インクジェット法を代表とする方法により形成し、これらの線幅を微細化する方法を提供することを課題とする。

【課題を解決するための手段】

【0008】

上記課題を鑑み、本発明は、所望のパターンを形成する前に、パターンが形成される面（被形成面）に撥液性となる領域（撥液性領域）を形成することを特徴とする。すなわち、配線等を形成する前に、被形成面に対して撥液処理を行うことを特徴とする。その後、配線等の導電体材料が混入された組成物（溶媒に導電体が溶解又は分散させた組成物を含む）を滴下する方法（滴下法）により配線等のパターンを形成する。

30

【0009】

導電体材料が混入された組成物を滴下する手段として、液滴吐出（インクジェット）法がある。インクジェット法としてピエゾ方式を用いることができる。ピエゾ方式は、液滴の制御性に優れインク選択の自由度の高いことからインクジェットプリンターでも利用されている。なお、ピエゾ方式には、MLP（Multi Layer Piezo）タイプとMLChip（Multi Layer Ceramic Hyper Integrated Piezo Segments）タイプがある。また溶媒の材料によっては、発熱体を発熱させ気泡を生じさせ溶液を押し出す、所謂サーマル方式を用いたインクジェット法でもよい。

40

【0010】

撥液処理を行う手段として、被形成面に対してプラズマ処理を行う方法がある。プラズマ処理の条件は、空気、酸素又は窒素を処理ガスとして用い、圧力を数十Torr~1000Torr（133000Pa）、好ましくは100（13300Pa）~1000Torr（133000Pa）、より好ましくは700Torr（93100Pa）~800Torr（106400Pa）、つまり大気圧又は大気圧近傍の圧力となる状態で、パルス状の電圧（パルス電圧）を印加する。このとき、プラズマ密度は、 $1 \times 10^{10} \sim 1 \times 10^{14} \text{ m}^{-3}$ 、所謂コロナ放電やグロー放電の状態となるようにする。

50

## 【0011】

また、特許文献1に記載のように、処理ガスにフッ素系ガスを用いる場合、半導体膜の表面に対して表面改質を行うことが難しい。これは、フッ素系のガスを用いると、珪素を有する半導体膜が除去されてしまうからである。またフッ素系のガスを用いると、アクリル等の有機材料の表面に対して表面改質を行うことも難しい。フッ素系のガスでは、有機材料の表面を傷つけたり、除去してしまうからである。

## 【0012】

それに対して本発明は、空気、酸素又は窒素を用いてプラズマ処理を行っている。従って、形成面の材質を選ばず半導体膜や有機材料に対しても表面改質を行うことができ好ましい。さらに処理ガスが空気、酸素又は窒素であるため、コストが安く、排ガス処理も簡便である。

10

## 【0013】

また特に、処理ガスに酸素を用いて行うプラズマ処理は、半導体膜等をパターニングするためのマスク除去にも使うことができ好ましい。

## 【0014】

本発明のプラズマ処理に使われるプラズマ処理装置において、電極とプラズマ処理が行われる対象物（被処理物）との間には、誘電体が設けられており、誘電体は発生するプラズマに曝されることを特徴とする。誘電体として、テフロン（登録商標）を用いることができる。例えば、プラズマが生じる一面に、少なくとも誘電体が設けられた電極を用意し、誘電体がプラズマに曝されるように、被処理物と電極との間にプラズマを発生させればよい。そのため、誘電体は電極表面全体を覆う必要はない。

20

## 【0015】

本発明において、具体的なパルス電圧は、減衰振動波が間欠的に繰り返し生ずる減衰振動波形周期波として各減衰振動波のように共振された状態となるように印加する。例えば、正負一對のパルスを繰り返し周波数で高圧トランスの一次側に供給し、高圧トランスの二次側から各減衰振動波に共振した減衰振動波形周期波を出力して一對の電極に印加する。このとき共振した各減衰振動波の電圧立ち上がり時間は5  $\mu$ s以下であると好ましい。また減衰振動波の繰り返し周期が10～100kHzであると好ましい。またパルスは100～10000pps（1秒当たり10000回）であると好ましい。

## 【0016】

以上のようなプラズマ処理を行う結果、導電膜が形成される面（被形成面）の表面が改質される。例えば、電極の一表面にテフロン（登録商標）が設けられている場合、導電膜の被形成面に $CF_2$ が形成され、水、アルコールや油等その他の液体に対して濡れ性の低い撥液性を示すようになる。

30

## 【0017】

その後、導電体材料を有する組成物を滴下し、配線を形成する。その結果、線幅が小さくなり、微細化を達成することができる。

## 【0018】

すなわち本発明は、導電膜等のパターンの被形成面に対して撥液性領域を形成することを特徴とする。そのため、本発明は少なくとも、撥液処理を行った後、導電膜を形成し、微細な配線を形成する。例えば、撥液処理としてテフロン（登録商標）等のフッ素を有する膜を形成した後、導電体材料を有する組成物を滴下することにより微細な配線を形成してもよい。

40

## 【0019】

また本発明は、溶媒に導電体（配線を構成する材料）が混入された組成物を吐出して配線を形成している。このような組成物を吐出する工程は、減圧下で行うと好ましい。組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が蒸発し、組成物の乾燥と焼成の工程を省略することができるからである。またさらに、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。また組成物を滴下する工程は、窒素雰囲気中や有機ガス雰囲気中で行ってもよい。

50

## 【0020】

このとき、組成物はドット（液滴）状に吐出されたり、ドットが連なった柱状に吐出されたりする。すなわち、複数のドットが連続して吐出されるため、ドットとして認識されず線状に吐出されることもある。これのように組成物がドット状又は柱状に吐出されることを単にドット（液滴）を滴下と表記する。

## 【0021】

特に、導電体材料を有するドットを滴下する法により配線を形成する場合、該配線をパターンニングするためのマスクの露光、現像といったフォトリソグラフィ工程、配線パターンニングするエッチング工程を省略することができる。

## 【0022】

導電体としては、金（Au）、銀（Ag）、銅（Cu）、白金（Pt）、パラジウム（Pd）、タングステン（W）、ニッケル（Ni）、タンタル（Ta）、ビスマス（Bi）、鉛（Pb）、インジウム（In）、錫（Sn）、亜鉛（Zn）、チタン（Ti）、若しくはアルミニウム（Al）、これらからなる合金、これらの分散性ナノ粒子、又はハロゲン化銀の微粒子を用いることができる。特に低抵抗な銀、銅を用いるとよい。但し銅を用いる場合、半導体膜中等に銅が拡散することを防止するため、窒素を有する絶縁膜をバリア膜として形成する必要がある。

## 【0023】

また透明な導電体として、インジウム錫酸化物（ITO、Indium Tin Oxide）、酸化インジウムに2～20%の酸化亜鉛（ZnO）を混合したIZO（indium zinc oxide）、酸化インジウムに2～20%の酸化珪素（SiO<sub>2</sub>）を混合したITSO（便宜上ITSO又はNITOと表記する）、有機インジウム、有機スズ、窒化チタン（TiN）等を用いることもできる。

## 【0024】

このように本発明は、インクジェット法を代表とする滴下法により微細な配線を形成することを特徴としており、配線を形成する薄膜トランジスタの構造等は限定されない。すなわち、結晶性半導体膜及び非晶質半導体膜のいずれを有する薄膜トランジスタであってもよく、半導体膜より下方にゲート電極が設けられる所謂ボトムゲート型、及び半導体膜より上方にゲート電極が設けられる所謂トップゲート型のいずれの構造を有する薄膜トランジスタであってもよい。

## 【0025】

また薄膜トランジスタが有する、ゲート電極、ソース電極、ドレイン電極、及びそれら電極に接続される配線のいずれにおいても、インクジェット法を代表とする滴下法により形成する場合、プラズマ処理を行って、微細化を達成することができる。すなわち薄膜トランジスタが有する導電膜を、インクジェット法を代表とする滴下法により形成する場合、導電膜の被形成面にプラズマ処理を行うことができる。

## 【0026】

以上、導電膜について説明したが、本発明は、例えばマスク等の被形成面に対してプラズマ処理を行ってもよい。すなわち本発明は、微細化したい対象の被形成面に対してプラズマ処理を行うことを特徴とする。

## 【発明の効果】

## 【0027】

このように本発明は、空気、酸素又は窒素の処理ガスを用いプラズマ処理を用いることにより、材質依存性なく、表面改質を行うことができる。その結果、あらゆる材料に対して表面改質を行うことができる。そのため、基板上に形成する配線であっても、絶縁膜上に形成する配線であっても微細化することができる。またさらに材料依存性がないため、有機材料上に形成するマスク等の微細化を達成することができる。

## 【0028】

また本発明は、配線やマスク等の所望のパターンを、インクジェット法を代表とする滴下法により形成する一工程において、被形成面に対してプラズマ処理を行うことを特徴とす

10

20

30

40

50

る。すなわち、上記一工程においてプラズマ処理を行った後にインクジェット法を代表とする滴下法により形成される配線やマスク等が微細化するという本発明の効果を得ることができる。そのため本発明の薄膜トランジスタ作製工程において、必ずしもプラズマ処理後にインクジェット法を代表とする滴下法により配線を形成する必要はなく、インクジェット法を代表とする滴下法により微細化したパターンを形成する必要がある場合、プラズマ処理を行えばよい。

【0029】

またインクジェット法を代表とする滴下法を用いることにより、マザーガラス基板が1000mm×1300mm、1000mm×1500mm、1800mm×2200mm以上とメータを超える第5世代以降のガラス基板のライン検討が進んでいる。この場合、マザーガラスから多数のパネルを作製することができ、パネルの価格が下がることが期待できる。この場合でも、インクジェット法を代表とする滴下法を用いることにより、採算を維持できる製造ラインを構築することができる。それは、インクジェット法を代表とする滴下法により配線等を形成すると、フォトリソグラフィの簡略化を行うことができるからである。その結果、フォトマスクが不要となり、設備投資コストの削減、コストの削減を達成することができる。さらにフォトリソグラフィ工程が不要となるため、製造時間を短縮することができる。またインクジェット法を代表とする滴下法により形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。このようにインクジェット法を代表とする滴下法を、大面積基板への適用すると好適である。

【発明を実施するための最良の形態】

【0030】

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

【0031】

以下の実施の形態において、滴下法にはインクジェット法を用いる。また断りのない限り、撥液処理にはプラズマ処理を用いる。

【0032】

またTFTはゲート、ソース、ドレインの3端子を有するが、ソース端子(ソース電極)、ドレイン端子(ドレイン電極)に関しては、トランジスタの構造上、明確に区別が出来ない。よって、素子間の接続について説明する際は、ソース電極、ドレイン電極のうち一方を第1の電極、他方を第2の電極と表記する。

【0033】

(実施の形態1)

本実施の形態では、薄膜トランジスタの作製方法の一例について説明する。

【0034】

まず図1(A)に示すように、絶縁表面を有する基板100上に下地膜101を形成する。基板100には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、ポリエチレン-テレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。特に、半導体膜を結晶化するための加熱工程を要しない非晶質半導体膜を有する薄膜トランジスタを形成する場合、可撓性を有する合成樹脂からなる基板を用いやすい。

【0035】

下地膜101は基板100中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、

10

20

30

40

50

半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素、窒化珪素、窒化酸化珪素、酸化チタン、窒化チタンなどの絶縁膜を用いて下地膜を形成することができる。またチタン等の導電膜を用いて下地膜を形成することもできる。この場合、導電膜は、作製工程における加熱処理等により、酸化されることがある。特に、下地膜の材料は、ゲート電極材料と密着性の高いものを選択するとよい。例えば、ゲート電極にAgを用いる場合、酸化チタン(TiO<sub>x</sub>)からなる下地膜を形成すると好ましい。なお下地膜101は単層構造又は積層構造を有してもよい。本実施の形態において、下地膜は第1の下地膜と第2の下地膜との積層構造とする。第1の下地膜として、プラズマCVD法を用い、原料ガスにSiH<sub>4</sub>、N<sub>2</sub>O、NH<sub>3</sub>、H<sub>2</sub>、圧力が0.3 Torr (39.9 Pa)、RFパワーが50W、RF周波数が60MHz、基板温度が400として形成する酸化窒化珪素膜を10~200nm(好ましくは50~200nm)形成する。第2の下地膜として、プラズマCVD法を用い、原料ガスにSiH<sub>4</sub>、N<sub>2</sub>O、圧力が0.3 Torr (39.9 Pa)、RFパワーが150W、RF周波数が60MHz、基板温度が400として形成する酸化窒化珪素膜を50~200nm(好ましくは200~150nm)形成する。

10

#### 【0036】

ガラス基板、ステンレス基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効である。一方、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも下地膜を設ける必要はない。すなわち不純物が半導体膜へ拡散することが防止できれば、下地膜は必ずしも設ける必要はない。例えば、ゲート電極上にゲート絶縁膜を介して半導体膜を形成する場合、ゲート絶縁膜が半導体膜へ不純物の拡散を防止する機能を果たすことができるため、下地膜を設ける必要はない。

20

#### 【0037】

その後、ゲート電極の被形成面に対してプラズマ処理を行う。本実施の形態では、ゲート電極の被形成面が下地膜であるため、下地膜に対してプラズマ処理を行う。プラズマ処理は、ゲート電極の被形成面に対して非接触で行うとよい。

#### 【0038】

プラズマ処理は、空気、酸素又は窒素を処理ガスとして用い、圧力が数十Torr~800Torr(106400Pa)、好ましくは700Torr(93100Pa)~800Torr(大気圧又は大気圧近傍の圧力)の状態で行う。またプラズマ処理の電源にはRF電源やAC電源を用いることができる。例えば、AC電源を用い、交流電圧100V、周波数13.56MHz等の条件で印加し、パワーを変化させてプラズマを発生させる。このとき安定なプラズマを放電するため、電圧幅2~4μsec間隔でパルスを印加する。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。

30

#### 【0039】

図1(B)に示すように、インクジェット法を用いて、溶媒中に導電体が混入したドットを滴下して、ゲート電極103として機能する導電膜を形成する。本実施の形態では、テトラデカンの溶媒中に銀(Ag)の導電体が分散しているドットを滴下する。テトラデカンは、プラズマ処理が行われた面に対して撥液性を示す溶媒である。そのためプラズマ処理を行った結果、インクジェット法により形成されたゲート電極を微細化することができる。

40

#### 【0040】

その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。具体的には、所定の温度、例えば200~300で加熱すればよく、好ましくは酸素を有する雰囲気中で加熱処理を行う。このときゲート電極表面に凹凸が生じないように加熱温度を設定する。本実施の形態のように銀(Ag)を有するドットを用いる場合、酸素及び窒素を有する雰囲気中で加熱処理を行うと、溶媒中に含まれる接着剤等の熱硬化

50

性樹脂などの有機物が分解されるため、有機物を含まない銀 (Ag) を得ることができる。その結果、ゲート電極表面の平坦性を高め、比抵抗値を低くすることができる。

【0041】

またゲート電極は、銀 (Ag) 以外にタンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成することもできる。また導電膜は、インクジェット法以外に、スパッタリング法、プラズマCVD法により形成することができる。スパッタリング法、プラズマCVD法により形成する導電膜として、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いることができる。

【0042】

図1(C)に示すように、ゲート電極を覆ってゲート絶縁膜104として機能する絶縁膜を形成する。絶縁膜は積層構造又は単層構造を有することができる。絶縁膜として、プラズマCVD法により酸化珪素、窒化珪素又は窒化酸化珪素等の絶縁体を形成することができる。なおインクジェット法により絶縁膜の材料が混入されたドットを吐出してゲート絶縁膜を形成してもよい。本実施の形態のように、銀 (Ag) をゲート電極として用いる場合、ゲート電極を覆う絶縁膜には窒化珪素膜を用いると好ましい。酸素を有する絶縁膜を用いると、銀 (Ag) と反応し、酸化銀が形成されゲート電極表面が荒れる恐れがあるからである。

【0043】

ゲート絶縁膜上に、半導体膜105を形成する。半導体膜は、プラズマCVD法、スパッタリング法、インクジェット法等により形成することができる。半導体膜の膜厚は25~200nm(好ましくは30~60nm)とする。また半導体膜の材料は珪素だけでなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01~4.5atomic%程度であることが好ましい。また半導体膜は、非晶質半導体、非晶質半導体の中に結晶粒が分散するように存在しているセミアモルファス半導体、及び非晶質半導体中に0.5nm~20nmの結晶粒を観察することができる微結晶半導体、から選ばれたいずれの状態を有してもよい。特に、0.5nm~20nmの結晶を粒観察することができる微結晶状態は所謂マイクロクリスタル(μc)と呼ばれている。

【0044】

セミアモルファス半導体の材料としてシリコンを用いたセミアモルファスシリコン(SASとも表記する)は、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、SiH<sub>4</sub>であり、その他にもSi<sub>2</sub>H<sub>6</sub>、SiH<sub>2</sub>Cl<sub>2</sub>、SiHCl<sub>3</sub>、SiCl<sub>4</sub>、SiF<sub>4</sub>などを用いることができる。珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることによりSASの形成を容易なものとするすることができる。このとき希釈率が10倍~1000倍の範囲となるように、珪化物気体を希釈すると好ましい。またSi<sub>2</sub>H<sub>6</sub>及びGeF<sub>4</sub>を用い、ヘリウムガスで希釈する方法を用いてSASを形成することができる。グロー放電分解による被膜の反応生成は減圧下で行うと好ましく、圧力は概略0.1Pa~133Paの範囲で行えばよい。グロー放電を形成するための電力は1MHz~120MHz、好ましくは13MHz~60MHzの高周波電力を供給すればよい。基板加熱温度は300度以下が好ましく、100~250度の基板加熱温度が推奨される。

【0045】

本実施の形態では、プラズマCVD法を用いて、珪素を主成分とする非晶質半導体膜(非晶質珪素膜、アモルファスシリコンとも表記する)を形成する。

【0046】

次いで、一導電型を有する半導体膜を形成する。一導電型を有する半導体膜は、プラズマCVD法、スパッタリング法、インクジェット法等を用いて形成することができる。なお一導電型を有する半導体膜を設ける場合、半導体膜と電極とのコンタクト抵抗が低くなり好ましいが、必要に応じて設ければよい。本実施の形態では、プラズマCVD法を用いて

10

20

30

40

50

N型を有する半導体膜106を形成する。このように半導体とN型を有する半導体膜をプラズマCVD法により形成する場合、半導体膜105と、N型を有する半導体膜106、更にはゲート絶縁膜を連続形成すると好ましく、原料ガスの供給を変化させることにより大気開放せず、連続形成することができる。

【0047】

図1(D)に示すように、半導体膜105及びN型を有する半導体膜106を所望の形状にパターンニングする。図示しないが所望箇所にマスクを形成し、マスクを用いてエッチングすればよい。マスクは、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となるためインクジェット法を用いて形成すると好ましいが、フォトリソグラフィ法により形成してもよい。更にインクジェット法によりマスクを形成すると、フォトリソグラフィ工程の簡略化を行うことができる。すなわち、フォトマスク形成、露光等が不要となり、設備投資コストの削減を達成でき、製造時間を短縮することができる。インクジェット法によりマスクを形成する場合、マスクの被形成面に対してプラズマ処理を行ってもよい。その結果、インクジェット法により形成されたマスクを微細化することができる。

10

【0048】

マスク材料として、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ポリビニルアルコール、レジストまたはベンゾシクロブテン)を用いることができる。例えばポリイミドを用いてインクジェット法によりマスクを形成する場合、所望箇所にインクジェット法によりポリイミドを吐出した後、焼成するため150~300で加熱処理を行うとよい。その後、マスクを用いて半導体膜105及びN型を有する半導体膜106エッチングする。エッチング後、マスクを除去するため、プラズマ処理を行う。なお、インクジェット法を用いて形成されるマスクは除去せずに絶縁膜として機能させてもよい。

20

【0049】

そして、図1(A)と同様にソース電極及びドレイン電極の被形成面に対してプラズマ処理を行う。本実施の形態では、ソース電極及びドレイン電極の被形成面であるN型を有する半導体膜、及びゲート絶縁膜に対してプラズマ処理を行う。プラズマ処理は、ソース電極及びドレイン電極の被形成面に対して非接触で行うとよい。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。

30

【0050】

図1(E)に示すように、ソース電極及びドレイン電極108として機能する導電膜を形成する。導電膜は、単層構造及び積層構造のいずれを有してもよい。導電膜として、金、銀、銅、アルミニウム、チタン、モリブデン、タングステンもしくはシリコンの元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。また導電膜はインクジェット法、CVD法及びスパッタリング法のいずれかを用いて形成することができる。本実施の形態では、インクジェット法により銀(Ag)が混入されたドットを用いて形成する。具体的には、図1(B)に示したゲート電極と同様に行えばよい。プラズマ処理を行う結果、インクジェット法により形成されたソース電極及びドレイン電極を微細化することができる。

40

【0051】

その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。

【0052】

その後、ソース電極及びドレイン電極をマスクとして、N型を有する半導体膜106をエッチングする。N型を有する半導体膜が、ソース電極及びドレイン電極を短絡することを防止するためである。このとき、半導体膜105が多少エッチングされることがある。

【0053】

50

以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタが完成する。本実施の形態の薄膜トランジスタは、半導体膜より下方にゲート電極が設けられる、所謂ボトムゲート型の薄膜トランジスタである。より詳細には、半導体膜が多少エッチングされている、所謂チャネルエッチ型である。このような薄膜トランジスタが複数設けられた基板をTFT基板と表記する。

【0054】

また本実施の形態で示した薄膜トランジスタは、インクジェット法により導電膜を形成する前に、プラズマ処理を行うことを特徴とする。インクジェット法によりゲート電極、ソース電極及びドレイン電極を形成する前にプラズマ処理を行っているが、少なくとも1つのインクジェット工程の前にプラズマ処理を行えばよい。そのため、本実施の形態で示した以外のインクジェット工程の前であればいつプラズマ処理を行ってもよい。

10

【0055】

以上のように、インクジェット工程前のプラズマ処理により、微細化されたゲート電極や、ソース電極及びドレイン電極を有する薄膜トランジスタを得ることができる。

【0056】

またインクジェット法により配線やマスク等を形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィ工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。

【0057】

20

(実施の形態2)

本実施の形態では、実施の形態1と異なる構造の薄膜トランジスタの作製方法を説明する。実施の形態1と異なる構造は、半導体膜上に保護膜を形成する点である。そのため、その他の作製方法については実施の形態1を参照すればよく、詳細な説明を省略する。

【0058】

図2(A)に示すように、絶縁表面を有する基板100上に下地膜101を形成する。そして下地膜101に対してプラズマ処理を行う。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。

【0059】

図2(B)に示すように、下地膜上にゲート電極103を形成し、ゲート電極を覆ってゲート絶縁膜104を形成し、ゲート絶縁膜上に半導体膜105を形成する。プラズマ処理を行う結果、インクジェット法により形成されたゲート電極を微細化することができる。その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。その後、半導体膜上に保護膜を形成する。保護膜は、酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜をインクジェット法、プラズマCVD法、スパッタリング法等により形成する。また半導体膜、及び保護膜、さらにゲート絶縁膜を連続形成するとよい。同一チャンバー内で、原料ガスの供給を変化させることにより、大気開放せずに連続形成することができる。

30

【0060】

またインクジェット法により保護膜を形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となるからである。そしてインクジェット法により保護膜を形成すると、フォトリソグラフィ工程の簡略化を行うことができる。その結果、フォトマスクが不要となり、設備投資コストの削減、コストの削減を達成することができる。さらにフォトリソグラフィ工程が不要となるため、製造時間を短縮することができるからである。このとき、保護膜の被形成面に対してプラズマ処理を行ってもよい。その結果、インクジェット法により形成された保護膜を微細化することができる。本実施の形態では、インクジェット法を用いてポリイミド又はポリビニルアルコール等を滴下して保護膜110を形成する。

40

【0061】

また保護膜を所望の形状にパターンニングする必要があるとき、マスクを用いてパターン

50

グする。このとき、ゲート電極をマスクとして基板裏面から露光すれば自己整合的に保護膜をエッチングすることができる。もちろんフォトリソグラフィ法やインクジェット法によりマスクを形成してもよい。インクジェット法によりマスクを形成する場合、マスクの被形成面に対してプラズマ処理を行ってもよい。その結果、インクジェット法により形成されたマスクを微細化することができる。

【0062】

図2(C)に示すように、一導電性を有する半導体膜を形成する。本実施の形態では、プラズマCVD法を用いてN型を有する半導体膜106を形成する。

【0063】

図2(D)に示すように、N型を有する半導体膜、及び半導体膜を所望の形状にパターニングする。この場合、図示しないが所望箇所にマスクを形成し、マスクを用いてエッチングすればよい。マスクは、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となるためインクジェット法を用いて形成すると好ましいが、フォトリソグラフィ法により形成してもよい。特にインクジェット法によりマスクを形成すると、フォトリソグラフィ工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。本実施の形態では、マスクとしてインクジェット法を用いてポリイミド又はポリビニルアルコール等を滴下する。このとき、マスクの被形成面に対してプラズマ処理を行ってもよい。その結果、インクジェット法により形成されたマスクを微細化することができる。

【0064】

エッチング後、マスクを除去するため、プラズマ処理を行う。なお、インクジェット法を用いて形成されるマスクは除去せずに絶縁膜として機能させてもよい。

【0065】

そして図2(A)と同様にソース電極及びドレイン電極の被形成面に対してプラズマ処理を行う。本実施の形態では、ソース電極及びドレイン電極の被形成面であるN型を有する半導体膜、及びゲート絶縁膜に対してプラズマ処理を行う。プラズマ処理は、ソース電極及びドレイン電極の被形成面に対して非接触で行うとよい。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。

【0066】

図2(E)に示すように、ソース電極及びドレイン電極108として機能する導電膜を形成する。本実施の形態では、インクジェット法により銀(Ag)が混入されたドットを用いて形成する。プラズマ処理を行う結果、インクジェット法により形成されたソース電極及びドレイン電極を微細化することができる。その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。

【0067】

以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタが完成する。本実施の形態の薄膜トランジスタは、半導体膜より下方にゲート電極が設けられる、所謂ボトムゲート型の薄膜トランジスタである。より詳細には、半導体膜がエッチングされない、所謂チャネル保護型である。このような薄膜トランジスタが複数設けられた基板をTFT基板と表記する。

【0068】

またこのようにして形成される薄膜トランジスタは、インクジェット法により導電膜を形成する前に、プラズマ処理を行うことを特徴とする。本実施の形態では、インクジェット法によりゲート電極、及びソース電極及びドレイン電極を形成する前にプラズマ処理を行っているが、少なくとも1つのインクジェット工程前においてプラズマ処理を行えばよい。そのため、本実施の形態で示した以外であっても、インクジェット工程の前であればいつにプラズマ処理を行ってもよい。

【0069】

以上のように、インクジェット工程前のプラズマ処理により、微細化されたゲート電極や

10

20

30

40

50

、ソース電極及びドレイン電極を有する薄膜トランジスタを得ることができる。

【0070】

またインクジェット法により配線やマスク等を形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィ工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。

【0071】

(実施の形態3)

本実施の形態では、実施の形態1及び2に示す構造と異なり、半導体膜より上方にゲート電極が設けられる、所謂トップゲート型の薄膜トランジスタである。そのため、その他の作製方法については実施の形態1及び2を参照すればよく、詳細な説明は省略する。

10

【0072】

図3(A)に示すように、絶縁表面を有する基板100上に下地膜101を形成する。その後、ソース電極及びドレイン電極108となる導電膜、一導電型を有する半導体膜を順に形成する。本実施の形態では、一導電型を有する半導体膜にN型を有する半導体膜106を用いる。ソース電極及びドレイン電極となる導電膜、N型を有する半導体膜を形成後、マスクを用いて所望の形状にパターニングする。図示しないが、マスクはインクジェット法又はフォトリソグラフィ法により形成することができる。インクジェット法によりマスクを形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となるからである。特にインクジェット法によりマスクを形成すると、フォトリソグラフィ工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。インクジェット法によりマスクを形成する場合、マスクの被形成面に対してプラズマ処理を行ってもよい。その結果、インクジェット法により形成されたマスクを微細化することができるからである。本実施の形態ではマスクとしてインクジェット法を用いてポリイミド又はポリビニルアルコール等を滴下する。その後、必要に応じて加熱を行い焼成し、ドライエッチング法を用いてパターニングする。

20

【0073】

パターニング後、マスクを除去するため、プラズマ処理を行う。なお、インクジェット法を用いて形成されるマスクは除去せずに絶縁膜として機能させてもよい。

30

【0074】

図3(B)に示すように、半導体膜105を、N型を有する半導体膜を覆うように形成する。半導体膜105上にマスク112を形成する。マスク112は、インクジェット法又はフォトリソグラフィ法により形成することができる。本実施の形態ではマスクとしてインクジェット法を用いてポリイミド又はポリビニルアルコール等を滴下する。必要に応じて、インクジェット法により形成されたマスクに対して加熱を行い、焼成する。なおこのとき、半導体膜105に対してプラズマ処理を行ってもよい。その結果、インクジェット法により形成されたマスクを微細化することができる。

【0075】

その後、マスクを用いて半導体膜105を所望の形状にパターニングする。このとき同時に、N型を有する半導体膜をパターニングすることもできる。すなわち、半導体膜105とN型を有する半導体膜106とが同一ガスに対して同様のエッチレートを有する場合、同時にパターニングされてしまう。

40

【0076】

パターニング後、マスク112を除去するため、プラズマ処理を行う。なお、インクジェット法を用いて形成されるマスクは除去せずに絶縁膜として機能させてもよい。

【0077】

図3(C)に示すように、半導体膜105を覆うようにゲート絶縁膜104として機能する絶縁膜を形成する。ゲート絶縁膜は少なくとも半導体膜と、後に形成されるゲート電極との間に形成されていけばよい。そしてゲート絶縁膜104に対してプラズマ処理を行う

50

。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。

【0078】

図3(D)に示すように、ゲート絶縁膜を介して半導体膜上にゲート電極103として機能する導電膜を形成する。本実施の形態では、テトラデカンの溶媒中に銀(Ag)の導電体が分散しているドットを滴下する。プラズマ処理を行う結果、インクジェット法により形成されたゲート電極を微細化することができる。その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。

【0079】

このようにゲート電極まで形成され、半導体素子として機能する薄膜トランジスタが完成する。このような薄膜トランジスタが複数設けられた基板をTFT基板と表記する。

10

【0080】

図3(E)に示すように、少なくともゲート電極を覆って保護膜113を形成すると好ましい。保護膜は積層構造又は単層構造を有することができる。保護膜として、プラズマCVD法により酸化珪素、窒化珪素又は窒化酸化珪素等の絶縁体を形成することができる。なおインクジェット法により絶縁膜の材料が混入されたドットを吐出して保護膜を形成してもよい。本実施の形態のように、銀(Ag)をゲート電極として用いる場合、ゲート電極を覆う保護膜には窒化珪素膜を用いると好ましい。酸素を有する保護膜を用いると、銀(Ag)と反応し、酸化銀が形成されゲート電極表面が荒れる恐れがあるからである。

【0081】

20

本実施の形態の薄膜トランジスタは、半導体膜より上方にゲート電極が設けられる、所謂トップゲート型の薄膜トランジスタである。

【0082】

本実施の形態のように形成される薄膜トランジスタは、インクジェット法により導電膜を形成する前に、プラズマ処理を行うことを特徴とする。本実施の形態では、インクジェット法によりゲート電極を形成する前にプラズマ処理を行っているが、少なくとも1つのインクジェット工程前においてプラズマ処理を行えばよい。そのため、本実施の形態で示した以外であっても、インクジェット工程の前であればいつにプラズマ処理を行ってもよい。

【0083】

30

以上のように、インクジェット工程前のプラズマ処理により、微細化されたゲート電極を有する薄膜トランジスタを得ることができる。

【0084】

またインクジェット法により配線やマスク等を形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィ工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。

【0085】

(実施の形態4)

本実施の形態では、実施の形態3と異なる構造の薄膜トランジスタの作製方法を説明する。実施の形態3と異なる構造は、ソース電極及びドレイン電極をインクジェット法により形成する点である。そのため、その他の作製方法については実施の形態3等を参照すればよく、詳細な説明は省略する。

40

【0086】

図4(A)に示すように、絶縁表面を有する基板100上に下地膜101を形成する。そして下地膜101に対してプラズマ処理を行う。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。

【0087】

図4(B)に示すように、インクジェット法によりソース電極及びドレイン電極を形成する。本実施の形態では、テトラデカンの溶媒中に銀(Ag)の導電体が分散しているドット

50

トを滴下する。プラズマ処理を行う結果、インクジェット法により形成されたソース電極及びドレイン電極を微細化することができる。その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。

【0088】

図4(C)に示すように、ソース電極及びドレイン電極を覆うように一導電型を有する半導体膜を形成する。本実施の形態では、一導電型を有する半導体膜としてN型を有する半導体膜106を用いる。またソース電極及びドレイン電極を覆うN型を有する半導体膜を短絡防止のためエッチングする。例えば、マスクを用いてドライエッチング法によりソース電極及びドレイン電極間のN型を有する半導体膜をエッチングする。

【0089】

図4(D)に示すように、N型を有する半導体膜を覆って半導体膜105を形成する。次いで、マスクを用いて半導体膜105をパターニングする。このとき同時に、N型を有する半導体膜をパターニングされることがある。すなわち、半導体膜105とN型を有する半導体膜106とが同一ガスに対して同様のエッチレートを有する場合、同時にパターニングされてしまう。マスクは、インクジェット法又はフォトリソグラフィ法により形成することができる。図示しないが、本実施の形態ではマスクとしてインクジェット法を用いてポリイミド又はポリビニルアルコール等を滴下する。必要に応じて加熱を行い焼成し、ドライエッチング法を用いてパターニングすればよい。なおこのとき、半導体膜105に対してプラズマ処理を行ってもよい。その結果、インクジェット法により形成されたマスクを微細化することができる。

【0090】

パターニング後、マスクを除去するため、プラズマ処理を行う。なお、インクジェット法を用いて形成されるマスクは除去せずに絶縁膜として機能させてもよい。

【0091】

その後半導体膜を覆うようにゲート絶縁膜104として機能する絶縁膜を形成する。そしてゲート絶縁膜104に対してプラズマ処理を行う。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。

【0092】

図4(E)に示すように、ゲート絶縁膜を介して半導体膜上にゲート電極103として機能する導電膜を形成する。本実施の形態では、テトラデカンの溶媒中に銀(Ag)の導電体が分散しているドットを滴下する。プラズマ処理を行う結果、インクジェット法により形成されたゲート電極を微細化することができる。その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。

【0093】

このようにゲート電極まで形成された半導体素子として機能する薄膜トランジスタが完成する。このような薄膜トランジスタが複数設けられた基板をTFT基板と表記する。

【0094】

次いで、少なくともゲート電極を覆って保護膜113を形成すると好ましい。保護膜は積層構造又は単層構造を有することができる。保護膜として、プラズマCVD法により酸化珪素、窒化珪素又は窒化酸化珪素等の絶縁体を形成することができる。なおインクジェット法により絶縁膜の材料が混入されたドットを吐出して保護膜を形成してもよい。本実施の形態のように、銀(Ag)をゲート電極として用いる場合、ゲート電極を覆う保護膜には窒化珪素膜を用いると好ましい。酸素を有する保護膜を用いると、銀(Ag)と反応し、酸化銀が形成されゲート電極表面が荒れる恐れがあるからである。

【0095】

本実施の形態の薄膜トランジスタは、半導体膜より上方にゲート電極が設けられる、所謂トップゲート型の薄膜トランジスタである。

【0096】

またこのようにして形成される薄膜トランジスタは、インクジェット法により導電膜を形成する前に、プラズマ処理を行うことを特徴とする。本実施の形態では、インクジェット

10

20

30

40

50

法によりソース電極、ドレイン電極、及びゲート電極を形成する前にプラズマ処理を行っているが、少なくとも1つのインクジェット工程前においてプラズマ処理を行えばよい。そのため、本実施の形態で示した以外であってもインクジェット工程の前であれば必ずプラズマ処理を行ってもよい。

【0097】

以上のように、インクジェット工程前のプラズマ処理により、微細化されたソース電極、ドレイン電極、及びゲート電極を有する薄膜トランジスタを得ることができる。

【0098】

またインクジェット法により配線やマスク等を形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィ工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。

【0099】

(実施の形態5)

本実施の形態では、結晶性半導体膜を用いた薄膜トランジスタを形成する場合について説明する。

【0100】

図18(A)に示すように、絶縁表面を有する基板100上に下地膜101を形成する。下地膜101は積層構造を有してもよく、本実施の形態ではプラズマCVD法を用いて、第1の下地膜101aとして、プラズマCVD法を用い、原料ガスにSiH<sub>4</sub>、N<sub>2</sub>O、NH<sub>3</sub>、H<sub>2</sub>、圧力が0.3 Torr (39.9 Pa)、RFパワーが50 W、RF周波数が60 MHz、基板温度が400 として形成する酸化窒化珪素膜を10~200 nm (好ましくは50~200 nm)、第2の下地膜101bとして、プラズマCVD法を用い、原料ガスにSiH<sub>4</sub>、N<sub>2</sub>O、圧力が0.3 Torr (39.9 Pa)、RFパワーが150 W、RF周波数が60 MHz、基板温度が400 として形成する酸化窒化珪素膜を50~200 nm (好ましくは200~150 nm)の順に積層する。

【0101】

下地膜101上に非晶質半導体膜を形成する。非晶質半導体膜の膜厚は25~100 nm (好ましくは30~60 nm)とする。また非晶質半導体は珪素だけではなくシリコンゲルマニウムも用いることができ、シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01~4.5 atomic%程度であることが好ましい。本実施の形態では66 nmの珪素を主成分とする半導体膜(非晶質珪素膜、アモルファスシリコンとも表記する)を用いる。

【0102】

次いで非晶質半導体膜を結晶化し、結晶性半導体膜を形成する。結晶化する手段は、非晶質半導体膜の結晶化を促進する金属元素を添加し、加熱する方法を用いることができる。金属元素としてはNi、Fe、Co、Pd、Pt、Cu、Au、Ag、In、Snから選ばれた一種又は複数種を用いることができる。金属元素を形成することにより、低温で結晶化できるため好ましい。但し、金属元素を除去する工程、所謂ゲッターリング工程が必要となる。

【0103】

また非晶質半導体膜に、レーザー光を照射すればよい。連続発振型のレーザー(CWレーザー)やパルス発振型のレーザー(パルスレーザー)を用いることができる。レーザーとして、Arレーザー、Krレーザー、エキシマレーザー、YAGレーザー、Y<sub>2</sub>O<sub>3</sub>レーザー、YVO<sub>4</sub>レーザー、YLFレーザー、YAlO<sub>3</sub>レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ti:サファイヤレーザー、銅蒸気レーザー又は金蒸気レーザーのうち一種又は複数種を用いることができる。

【0104】

例えば、非晶質半導体膜上にスピンコーティング法やディップ法といった塗布法、又はインクジェット法によりNi溶液(水溶液や酢酸溶液を含む)を塗布する。このとき非晶質半導体膜の表面の濡れ性を改善し、非晶質半導体膜の表面全体に溶液を行き渡らせるため

10

20

30

40

50

、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を1～5nmに成膜することが望ましい。また、イオン注入法によりNiイオンを非晶質半導体膜中に注入したり、Niを含有する水蒸気雰囲気中で加熱したり、ターゲットをNi材料としてArプラズマでスパッタリングしてもよい。本実施の形態では、Ni酢酸塩10ppmを含有した水溶液をスピンコーティング法により塗布する。

#### 【0105】

その後、非晶質半導体を500～550で2～20時間かけて熱処理を行い、非晶質半導体膜を結晶化し結晶性半導体膜を形成する。このとき加熱温度を徐々に変化させると好ましい。最初の低温加熱工程により、非晶質半導体膜の水素等が出てくるため、結晶化の際の膜荒れを低減する、いわゆる水素出しを行うことができるからである。また磁場をかけて、その磁気エネルギーと合わせて結晶化させてもよいし、高出力マイクロ波を使用しても構わない。本実施の形態では、縦型炉を用いて500で1時間熱処理後、5504時間で熱処理を行う。

10

#### 【0106】

そして結晶性半導体膜をパターンニングして、島状の半導体膜502を形成する。

#### 【0107】

島状の半導体膜502を覆うようにゲート絶縁膜104として機能する絶縁膜を形成する。ゲート絶縁膜には、上述した絶縁膜を用いることができる。実施の形態では、ゲート絶縁膜にTiO<sub>2</sub>を用いる。

20

#### 【0108】

図18(B)に示すように、ゲート電極の被形成面に対してプラズマ処理を行う。本実施の形態では、ゲート電極の被形成面であるゲート絶縁膜に対してプラズマ処理を行う。プラズマ処理は、ゲート電極の被形成面に対して非接触で行うとよい。このプラズマ処理を行う結果、水、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。すなわち、プラズマ処理により撥液性領域が形成される。

#### 【0109】

図18(C)に示すように、インクジェット法を用いて、溶媒中に導電体が混入したドットを滴下して、ゲート電極103として機能する導電膜を形成する。本実施の形態では、テトラデカンの溶媒中に銀(Ag)の導電体が分散しているドットを滴下する。プラズマ照射領域にドットを滴下するため、インクジェット法により形成されたゲート電極を微細化することができる。

30

#### 【0110】

その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。具体的には、所定の温度、例えば、200～300で加熱すればよく、好ましくは酸素を有する雰囲気中で加熱処理を行う。このときゲート電極表面に凹凸が生じないように加熱温度を設定する。本実施の形態のように銀(Ag)を有するドットを用いる場合、酸素及び窒素を有する雰囲気中で加熱処理を行うと、溶媒中に含まれる接着剤等の熱硬化性樹脂などの有機物が分解されるため、有機物を含まない銀(Ag)を得ることができる。その結果、ゲート電極表面の平坦性を高め、比抵抗値を低くすることができる。

40

#### 【0111】

またゲート電極は、銀(Ag)以外にタンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料から形成することもできる。また導電膜は、インクジェット法以外に、スパッタリング法、プラズマCVD法により形成することができる。スパッタリング法、プラズマCVD法により形成する導電膜として、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いることができる。

#### 【0112】

その後、ゲート電極103を用いて、自己整合的に不純物元素を添加する。例えば、Nチャネル型の薄膜トランジスタとなる半導体膜にはリン(P)を添加し、pチャネル型の薄

50

膜トランジスタとなる半導体膜にはボロン（B）を添加する。

【0113】

以上のように、不純物領域まで形成された薄膜トランジスタが完成する。本実施の形態の薄膜トランジスタは、結晶性半導体膜を有する結晶性薄膜トランジスタであり、半導体膜より上方にゲート電極が設けられる、所謂トップゲート型の薄膜トランジスタである。このような薄膜トランジスタが複数設けられた基板をTFT基板と表記する。

【0114】

その後、図18（D）に示すように、ゲート電極103を覆って、窒素を有する絶縁膜507を形成する。本実施の形態において、絶縁膜507はインクジェット法により形成することもできる。その後、絶縁膜507を設けた状態で加熱することにより、半導体膜のダングリングボンドを低減することができる。

10

【0115】

またこのようにして形成される薄膜トランジスタは、インクジェット法により導電膜を形成する前に、プラズマ処理を行うことを特徴とする。本実施の形態では、インクジェット法によりソース電極、ドレイン電極、及びゲート電極を形成する前にプラズマ処理を行っているが、少なくとも1つのインクジェット工程前においてプラズマ処理を行えばよい。そのため、本実施の形態で示した以外であってもインクジェット工程の前であればいづらプラズマ処理を行ってもよい。

【0116】

以上のように、インクジェット工程前のプラズマ処理により、微細化されたソース電極、ドレイン電極、及びゲート電極を有する薄膜トランジスタを得ることができる。更に、ドットが多少ずれて吐出された場合であっても、親液性領域に配線を形成することができ、配線形成の正確な位置制御が可能となる。

20

【0117】

またインクジェット法により配線やマスク等を形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィ工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。

【0118】

（実施の形態6）

本実施の形態では、プラズマ処理を行う装置について説明する。

30

【0119】

図15（A）に示すように、処理室401内に、電極403、電極表面を覆うようにに形成された誘電体404、電極に接続される電源402、プラズマ処理を行う面（被処理面）を有する基板406、基板を固定するためのステージ407、が設けられている。本実施の形態では誘電体としてテフロン（登録商標）を用いる。

【0120】

なお本実施の形態において、誘電体は電極表面を覆うように形成されているが、誘電体は、少なくとも被処理物と電極との間に発生するプラズマに曝されるように設ければよい。例えば、誘電体を被処理物と電極との間に設ければよい。

40

【0121】

プラズマ処理を行う被処理面を有する基板をステージ配置し、電源からパルス電圧を印加する。すると、電極及び基板間にプラズマが生成される。そのプラズマのプラズマ密度は $1 \times 10^{10} \sim 1 \times 10^{14} \text{ m}^{-3}$ である。このとき処理室内の圧力は数十 Torr  $\sim$  800 Torr（106400 Pa）、好ましくは700 Torr（93100 Pa） $\sim$  800 Torr（大気圧又は大気圧近傍の圧力）で、パルス電圧を使って放電させる。本実施の形態では大気圧又は大気圧近傍の圧力で安定なプラズマを生成するため、パルス電圧を印加している。このプラズマ処理における、処理ガスは空気、酸素又は窒素を用いる。

【0122】

具体的には、印加する電圧を減衰振動波が間欠的に繰り返し生ずる減衰振動波形周期波と

50

して各減衰振動波のように共振させる。正負一対のパルスを繰り返し周波数で高圧トランスの一次側に供給し、高圧トランスの二次側から各減衰振動波に共振した減衰振動波周期波を出力して一対の電極に印加する。このとき共振した各減衰振動波の電圧立ち上がり時間は5  $\mu$ s以下であると好ましい。また減衰振動波の繰り返し周期が10~100kHzであると好ましい。またパルスは100~10000pps(1秒当たり10000回)であると好ましい。

【0123】

プラズマ処理を行う結果、導電膜の被形成面の表面が改質される。具体的には、電極表面にテフロン(登録商標)が付着している場合、導電膜の被形成面にCF<sub>2</sub>結合が形成される。具体的なプラズマ処理前後におけるCF<sub>2</sub>結合状態の変化は実施例で示す。その結果、被処理面は撥液性を示す。その後、配線等を形成すると、線幅が小さくなり微細化を達成することができる。

10

【0124】

このように好ましくは大気圧又は大気圧近傍でプラズマ処理を行う場合、真空引きを行うことなく、簡便にプラズマ処理を行うことができる。その結果、薄膜トランジスタの作製時間を大幅に短縮することができる。もちろんプラズマ処理は真空中で行ってもよい。

【0125】

またプラズマ処理を行う処理室と、インクジェット工程を行う処理室とを、密接して設け、所謂マルチチャンバーを形成してもよい。特に、プラズマ処理とインクジェット工程とを真空中で行う場合、大気開放せずに被処理面を有する基板を搬送することができるため、マルチチャンバーとすると好適である。

20

【0126】

また大気圧又は大気圧近傍でプラズマ処理を行うことができるため、図15(B)に示すように処理室内で行わなくともよい。

【0127】

図15(B)には、X軸用の一軸ロボット410、Y軸用の一軸ロボット411が設けられ、いずれか一方のロボット上にステージ407が設けられている。ステージ上には被処理面を有する基板406が配置されている。電極403は円柱状を有し、周りを誘電体404が覆っている。本実施の形態では誘電体としてテフロン(登録商標)を用いる。その他のプラズマ条件等は上述したとおりであるため説明を省略する。

30

【0128】

そしてプラズマ処理を行う場合、相対的に電極と基板とを移動させる。また基板が電極に対して大きい場合、矩形状に移動しながら相対的に電極と基板とを移動させればよい。また基板を回転させ、相対的に電極と基板とを移動させてもよい。このように移動させる場合、アライメントマーカ等を目印とし、CCDカメラ等を用いて位置制御するとよい。

【0129】

このように大気中でプラズマ処理を行うため、真空引きを行うことなく、簡便にプラズマ処理を行うことができる。その結果、薄膜トランジスタの作製時間を大幅に短縮することができる。もちろんプラズマ処理は真空中で行うことができる。

【0130】

(実施の形態7)

本実施の形態では、撥液処理として、プラズマ処理ではなくフッ素を有する膜を形成する場合について説明する。そのため、その他の作製方法については上記実施の形態を参照すればよい。

40

【0131】

図14(A)に示すように、絶縁表面を有する基板100上に下地膜101を形成する。その後、フッ素を有する膜、例えばテフロン(登録商標)膜128を形成する。テフロン(登録商標)膜は、単分子層レベルの厚さ、つまり膜厚が5nm以下で形成すればよい。テフロン(登録商標)膜はスパッタリング法、CVD法等により形成することができる。本実施の形態では、フッ素を有する膜としてテフロン(登録商標)膜を用いて説明するが

50

、シランカップリング剤等をスピンコーティング法により形成してもよい。

【0132】

シランカップリング剤は上記以外に、気相法や浸漬法により形成することができる。気相法の場合、アルミニウム等からなるトレイ上に基板をのせ、基板周辺にFAS材料を滴下する。その後、加熱する。例えばホットプレートを用いて100～150で10分加熱する。このとき、ホットプレートにフタをしておくもよい。次いで基板を取り出し、アセトン洗浄、水洗を行い、乾燥させる。

また浸漬法の場合、FAS材料が入った容器に基板を5～10分間漬ける。このとき、60程度に加熱を施してもよい。次いでアセトン洗浄、水洗を行う。その後基板を乾燥させる。乾燥により、単分子が配向する傾向にある。

このような方法により、シランカップリング剤を有する膜を形成すると、スピンコーティング法よりも均一な膜を形成することができる。

【0133】

図14(B)に示すように、テフロン(登録商標)膜上にゲート電極103として機能する導電膜を形成する。ゲート電極は、インクジェット法を用いて、溶媒中に導電体が混入したドットを滴下して形成することができる。本実施の形態では、テトラデカンの溶媒中に銀(Ag)の導電体が分散しているドットを滴下する。テフロン(登録商標)膜を形成する結果、インクジェット法により形成されたゲート電極を微細化することができる。

【0134】

その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。この加熱処理により、単分子層レベルの厚さに形成されるテフロン(登録商標)膜は、消去される。

【0135】

図14(C)に示すように、ゲート絶縁膜104、半導体膜105、N型を有する半導体膜106を順に形成し、所望の形状にパターンニングする。その後、ソース電極及びドレイン電極108として機能する導電膜を形成する。ソース電極及びドレイン電極を形成する前にテフロン(登録商標)膜を形成してもよい。

【0136】

本実施の形態では、実施の形態1に示すチャネルエッチ型の薄膜トランジスタを用いて説明したが、薄膜トランジスタの構成には限定されない。すなわち上記実施の形態のいずれに記載の薄膜トランジスタの作製方法において、撥液性を有するためにテフロン(登録商標)膜を形成してもよい。

【0137】

以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタが完成する。このような薄膜トランジスタが複数設けられた基板をTFI基板と表記する。

【0138】

またこのようにして形成される薄膜トランジスタは、インクジェット法により導電膜を形成する前に、テフロン(登録商標)膜を形成することを特徴とする。本実施の形態では、インクジェット法によりゲート電極を形成する前にテフロン(登録商標)膜を形成しているが、少なくとも1つのインクジェット工程前においてテフロン(登録商標)膜を形成すればよい。そのため、本実施の形態で示した以外であっても、インクジェット工程の前であればいつテフロン(登録商標)膜形成を施してもよい。また、インクジェット法を用いる前に、テフロン(登録商標)膜を形成する工程以外に、上述したプラズマ処理を行ってもよい。

【0139】

以上のように、インクジェット工程前のテフロン(登録商標)膜形成により、微細化されたゲート電極や、ソース電極及びドレイン電極を有する薄膜トランジスタを得ることができる。

【0140】

またインクジェット法により配線やマスク等を形成すると、材料の利用効率が向上し、コ

10

20

30

40

50

ストの削減、廃液処理量の削減が可能となる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィ工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。

【 0 1 4 1 】

(実施の形態 8)

本実施の形態では、薄膜トランジスタを覆うように設けられる層間絶縁膜と、層間絶縁膜に設けられる開口部に形成される配線について説明する。

【 0 1 4 2 】

図 5 ( A ) に示すように、上記実施の形態に基づき絶縁表面を有する基板 1 0 0 上に保護膜 1 1 3 を有する薄膜トランジスタ ( T F T ) 1 2 0 を形成する。本実施の形態は、実施の形態 1 に記載の T F T を用いて説明するが、上記実施の形態に記載のいずれの T F T を用いても構わない。

10

【 0 1 4 3 】

そして T F T 1 2 0 を覆うように層間絶縁膜 1 2 1 を形成する。その結果、平坦性を高めることができる。層間絶縁膜には、無機材料 ( 酸化シリコン、窒化シリコン、酸化窒化シリコンなど ) 、感光性又は非感光性の有機材料 ( ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン ) 、シロキサン、ポリシラザン、及びそれらの積層構造を用いることができる。シロキサンとは、珪素 ( S i ) と酸素 ( O ) との結合で骨格構造が構成され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも 1 種を有するポリマー材料、を出発原料として形成される。またポリシラザンとは、珪素 ( S i ) と窒素 ( N ) の結合を有するポリマー材料を含む液体材料を出発原料として形成される。また有機材料として、ポジ型感光性有機樹脂及びネガ型感光性有機樹脂のいずれを用いてもよい。

20

【 0 1 4 4 】

更に平坦性を高める場合、層間絶縁膜に対して、C M P 等の研磨を行ってもよい。

【 0 1 4 5 】

図 5 ( B ) に示すように、層間絶縁膜 1 2 1 の所望の位置に所望の形状の開口部 1 2 2 を形成する。本実施の形態では、ソース電極又はドレイン電極上の層間絶縁膜に、側面がテーパを有する開口部を形成する場合を説明する。

【 0 1 4 6 】

まず、層間絶縁膜 1 2 1 上にマスクを形成し、マスクを用いてエッチングにより開口部を形成する。マスクはインクジェット法又はフォトリソグラフィ法により形成することができる。特にインクジェット法によりマスクを形成すると、フォトリソグラフィ工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。このとき、層間絶縁膜 1 2 1 に対してプラズマ処理を行ってもよい。その結果、インクジェット法により形成されたマスクを微細化することができる。

30

【 0 1 4 7 】

または、インクジェット法により、エッチャントを含むドットを滴下して、層間絶縁膜に開口部を形成してもよい。インクジェット法により開口部を形成すると、エッチャンの利用効率が向上し、コストの削減、廃液処理量の削減が可能となるからである。そしてインクジェット法により開口部を形成すると、フォトリソグラフィ工程の簡略化を行うことができる。

40

【 0 1 4 8 】

そして開口部が形成された層間絶縁膜 1 2 1 に対して、プラズマ処理を行う。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように、層間絶縁膜及び開口部内 ( 開口部側面を含む ) の表面改質が行われる。

【 0 1 4 9 】

図 5 ( C ) に示すように、開口部に配線 1 2 3 を形成する。配線 1 2 3 は、スパッタリング法やインクジェット法により形成することができる。本実施の形態では、テトラデカン

50

の溶媒中に銀（Ag）の導電体が分散しているドットを滴下して配線を形成する。このとき、層間絶縁膜の表面及び開口部内（開口部側面を含む）は撥液性となっている。その結果、インクジェット法により形成された配線を微細化することができる。その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。

【0150】

次いで図6を用いて、プラズマ処理を行うタイミングが異なり、プラズマ処理を行った後、開口部を形成する場合を説明する。その他の構成は図5と同様であるため、詳細な説明は省略する。

【0151】

図6（A）に示すように、上記実施の形態に基づき絶縁表面を有する基板100上に保護膜113を有する薄膜トランジスタ120を形成する。

10

【0152】

そして図5と同様に、TFT120を覆うように層間絶縁膜121を形成する。その結果、平坦性を高めることができる。

【0153】

そして、最初に層間絶縁膜121に対して、プラズマ処理を行う。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように、層間絶縁膜の表面改質が行われる。

【0154】

図6（B）に示すように、層間絶縁膜121に所望の形状及び位置に開口部122を形成する。

20

【0155】

まず、層間絶縁膜121上にマスクを形成し、マスクを用いてエッチングにより開口部を形成する。マスクはインクジェット法又はフォトリソグラフィ法により形成することができる。そしてインクジェット法により開口部を形成すると、フォトリソグラフィ工程の簡略化を行うことができる。このとき、層間絶縁膜121に対してプラズマ処理を行っているため、インクジェット法により形成されたマスクを微細化することができる。

【0156】

また図20（A）に示すように、インクジェット法により、エッチャントを含むドットを滴下して、層間絶縁膜に開口部を形成してもよい。インクジェット法により開口部を形成すると、エッチャンの利用効率が向上し、コストの削減、廃液処理量の削減が可能となるからである。そしてインクジェット法により開口部を形成すると、フォトリソグラフィ工程の簡略化を行うことができる。

30

【0157】

図6（C）に示すように、開口部に配線123を形成する。配線123は、スパッタリング法やインクジェット法により形成することができる。本実施の形態では、テトラデカンの溶媒中に銀（Ag）の導電体が分散しているドットを滴下する。

【0158】

このとき、層間絶縁膜121の表面は撥液性となっており、開口部内（開口部側面を含む）はプラズマ処理が施されていないため、表面よりも撥液性が低くなっている。すなわち、配線材料を有するドットは層間絶縁膜の表面において撥液性を示し、開口部内（開口部側面を含む）では層間絶縁膜の表面より親液性を示す。その結果、図5で示した状態よりも、配線材料を有するドットは開口部内に侵入しやすい状況になっている。更に、インクジェット法により層間絶縁膜の表面に形成された配線を微細化することができる。このように撥液性と親液性を制御することは、インクジェット法により配線を形成する場合に好適である。

40

【0159】

その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。

【0160】

50

また図21(A)に示すように、インクジェット法により、層間絶縁膜の材料と、配線の材料とを滴下することにより配線123を形成してもよい。この場合図21(B)に示すように、平坦性を向上させるため、CMP等により層間絶縁膜や配線の表面を研磨するとよい。

【0161】

このようにして形成される薄膜トランジスタは、インクジェット法により層間絶縁膜上に配線を形成する前に、プラズマ処理を行うことを特徴とする。本実施の形態では、開口部形成後又は前に、プラズマ処理を行っているが、開口部形成前後にプラズマ処理を行ってもよい。

【0162】

また層間絶縁膜に対してプラズマ処理を行うことにより、開口部に形成される配線及びその他の配線(例えば、信号線)をインクジェット法により形成する場合、微細化することができる。

【0163】

以上のように、インクジェット工程前のプラズマ処理により、微細化された層間絶縁膜上に形成された配線を有する薄膜トランジスタを得ることができる。

【0164】

(実施の形態9)

本実施の形態では、画素電極の形成方法について説明する。

【0165】

図7(A)に示すように、上記実施の形態に基づき絶縁表面を有する基板100上に保護膜113を有する薄膜トランジスタ120を形成する。本実施の形態は、実施の形態1に記載のTFTを用いて説明するが、上記実施の形態に記載のいずれのTFTを用いても構わない。また、ソース電極及びドレイン電極と接続するように、該電極の下方に画素電極125を形成する場合を説明する。

【0166】

まず、ゲート絶縁膜形成後、半導体膜及びN型を有する半導体膜をパターニングし、ソース電極又はドレイン電極を形成する領域に画素電極を形成する。画素電極は、スパッタリング法やインクジェット法により形成することができる。画素電極は透光性又は非透光性を有する材料から形成する。例えば、透光性を有する場合、ITO等を用いることができ、非透光性を有する場合、金属膜を用いることができる。具体的な画素電極の材料として、ITO、酸化インジウムに2~20%の酸化亜鉛(ZnO)を混合したIZO、酸化インジウムに2~20%の酸化珪素(SiO<sub>2</sub>)を混合したITSO、有機インジウム、有機スズ、窒化チタン(TiN)等を用いることもできる。

【0167】

特に、インクジェット法により画素電極を形成する場合、画素電極の被形成面である、ゲート絶縁膜に対してプラズマ処理を行ってもよい。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。

【0168】

図7(A)では、画素電極としてインクジェット法を用いてITOの導電体が分散しているドットを滴下する。プラズマ処理を行う結果、インクジェット法により形成された画素電極を微細化することができる。その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。

【0169】

図7(B)には、図7(A)と異なり、ソース電極又はドレイン電極の上に画素電極を形成する場合を説明する。画素電極は、上記と同様にスパッタリング法やインクジェット法により形成することができる。特に、インクジェット法により画素電極を形成する場合、画素電極の被形成面である、ソース電極、ドレイン電極、及びにゲート絶縁膜に対してプラズマ処理を行ってもよい。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。

## 【 0 1 7 0 】

図 7 ( B ) では、画素電極としてインクジェット法を用いて I T O の導電体が分散しているドットを滴下する。プラズマ処理を行う結果、インクジェット法により形成された画素電極を微細化することができる。その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。

## 【 0 1 7 1 】

図 7 ( C ) には、図 7 ( A ) ( B ) と異なり、層間絶縁膜 1 2 1 を形成して平坦化した後に、配線 1 2 3 を形成し、配線 1 2 3 と画素電極とを接続する。画素電極は、上記と同様にスパッタリング法やインクジェット法により形成することができる。特に、インクジェット法により画素電極を形成する場合、配線 1 2 3 を形成後、画素電極の被形成面である、層間絶縁膜に対してプラズマ処理を行ってもよい。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。

10

## 【 0 1 7 2 】

図 7 ( C ) では、画素電極として I T S O を用いる。I T S O は、インクジェット法を用いて I T O の導電体と珪素が分散しているドットを滴下して形成することができる。または、珪素を有する I T O のターゲットを用いたスパッタリング法により形成することができる。このとき、層間絶縁膜 1 2 1 としてシロキサンを用いるとよい。さらにシロキサンの層間絶縁膜上に窒素を有する絶縁膜 1 2 6、例えば窒化珪素、又は酸化窒化珪素を形成するとよい。このような構成を有する発光素子を形成すると、発光輝度や寿命を向上することができる。また層間絶縁膜 1 2 1 にアクリルやポリイミドを用いる場合、窒素を有する絶縁膜 1 2 6 は省略することができる。このような構成を有する場合、液晶素子を形成するとよい。

20

## 【 0 1 7 3 】

インクジェット法により画素電極を形成する場合、プラズマ処理を行う結果、画素電極を微細化することができる。その後、ドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。

## 【 0 1 7 4 】

このように、インクジェット法により画素電極を形成する場合、好ましくは画素電極の被形成面に対してプラズマ処理を行うことを特徴とする。

## 【 0 1 7 5 】

以上のように、インクジェット工程前のプラズマ処理により、微細化された画素電極を有する薄膜トランジスタを得ることができる。

30

## 【 0 1 7 6 】

画素電極まで設けられた状態の T F T 基板をモジュール用 T F T 基板と表記する。

## 【 0 1 7 7 】

( 実施の形態 1 0 )

本実施の形態では、上記実施の形態で示した薄膜トランジスタを有する液晶モジュールを有する表示装置 ( 液晶表示装置 ) について説明する。

## 【 0 1 7 8 】

図 8 には、上記実施で示したような T F T 基板に形成された薄膜トランジスタ 1 2 0 と、画素電極 1 2 5 とを有する液晶表示装置の断面を示す。画素電極 1 2 5 に透光性を有する導電膜 ( 例えば、I T O や I T S O ) を用いると透過型液晶表示装置となり、非透光性、つまり反射性の高い導電膜 ( 例えアルミニウム ) を用いると反射型液晶表示装置を形成することができる。本実施の形態のように液晶表示装置に用いられるモジュール用 T F T 基板を、液晶モジュール用 T F T 基板と表記する。

40

## 【 0 1 7 9 】

薄膜トランジスタ 1 2 0、保護膜 1 1 3、画素電極 1 2 5 を覆うように、配向膜 1 3 1 を形成する。

## 【 0 1 8 0 】

対向基板 1 3 5 には、カラーフィルター 1 3 4、対向電極 1 3 3、配向膜 1 3 1 を順に形

50

成する。カラーフィルター、対向電極、又は配向膜はインクジェット法により形成することができる。図示していないが、ブラックマトリクスを形成してもよく、ブラックマトリクスもインクジェット法により形成することができる。

【0181】

その後、基板100と対向基板135とを、シール材を用いて張り合わせ、その間に液晶を注入して液晶層136を形成し、液晶モジュールを形成する。液晶の注入を行う場合、真空状態となる処理室が必要となる。

【0182】

なお液晶は、滴下して形成してもよく、液晶を滴下する手段にインクジェット法を用いてもよい。特に大型基板の場合、滴下して液晶を形成すると好ましい。液晶注入法を用いると、大型基板になるにつれ処理室が拡大し、基板の重量が重くなり、困難をきたすためである。

【0183】

液晶を滴下する場合、まず一方の基板の周囲へシール材を形成する。一方の基板と記載するのは、基板100及び対向基板135のいずれにシール材を形成してもよいからである。このとき、シール材の始点と終点が一致した、閉じられた領域にシール材を形成する。その後、一滴又は複数滴の液晶を滴下する。大型基板の場合、複数箇所に、複数滴の液晶を滴下する。そして真空状態とし、他方の基板と張り合わせる。真空状態とすると、不要な空気を取り除くことができ、空気に起因するシール材の破損や膨張を防止することができるからである。

【0184】

次いで、仮止めを行うためにシール材が形成された領域の2点以上を固化し、接着させる。シール材に紫外線硬化樹脂を用いる場合、シール材が形成された領域の2点以上に紫外線を照射すればよい。その後、処理室から基板を取り出し、本止めを行うため、シール材全体を固化し、接着させる。このとき、薄膜トランジスタや液晶に紫外線が照射されないように遮光材を配置するとよい。

【0185】

また、基板間のギャップを保持するため、シール材以外に、柱状又は球状のスペーサを用いるとよい。

【0186】

このようにして液晶モジュールが完成する。

【0187】

その後、異方性導電膜を用いてFPC(フレキシブルプリントサーキット:Flexible Printed Circuit)を接着して外部端子と、信号線駆動回路又は走査線駆動回路とを接続すればよい。また信号線駆動回路又は走査線駆動回路を外部回路として形成してもよい。

【0188】

このように、微細な配線を有する薄膜トランジスタを具備し、外部端子が接続された液晶表示装置を形成することができる。

【0189】

本実施の形態において、薄膜トランジスタは層間絶縁膜を形成しないため非常に薄い液晶表示装置を形成することができる。

【0190】

また本実施の形態において、上記実施の形態に示すように、層間絶縁膜を形成して平坦性を高めてもよい。平坦性を高めると、配向膜を均一に形成することができ、液晶層へ均一に電圧を印加することができるため好ましい。

【0191】

層間絶縁膜には、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、感光性又は非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン)、シロキサン、ポリシラザン、及びそれらの積層構造

10

20

30

40

50

を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。

【0192】

(実施の形態11)

本実施の形態では、上記実施の形態で示した薄膜トランジスタを有する発光モジュールを有する表示装置(発光装置)について説明する。

【0193】

図10には、上記実施で示したようなTFT基板に形成された薄膜トランジスタ120と、画素電極125とを有する発光装置の断面を示す。

【0194】

上記実施の形態に示したように画素電極125を有する薄膜トランジスタ120を形成する。なお画素電極125は、発光素子の第1の電極として機能する。

【0195】

その後、土手又は隔壁として機能する絶縁膜143を第1の電極上に形成する。絶縁膜には、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、感光性又は非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン)、シロキサン、ポリシラザン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。例えば、有機材料としてポジ型の感光性アクリルを用いた場合、露光処理により感光性有機樹脂をエッチングすると上端部に曲率を有する開口部を形成することができる。そのため、後に形成する電界発光層等の段切れを防止することができる。この状態のTFT基板を発光モジュール用TFT基板と表記する。

【0196】

第1の電極上に設けられた絶縁膜143の開口部に、電界発光層141を形成する。電界発光層を形成する前にプラズマ処理を施し、表面改質を行ってもよい。本実施の形態では、絶縁膜143の開口部に対してプラズマ処理を行い、インクジェット法により高分子材料を有する電界発光層を形成する。

【0197】

その後、電界発光層141及び絶縁膜143を覆うように発光素子の第2の電極142を形成する。

【0198】

なお電界発光層が形成する分子励起子の種類としては一重項励起状態と三重項励起状態が可能である。基底状態は通常一重項状態であり、一重項励起状態からの発光は蛍光と呼ばれる。また、三重項励起状態からの発光は燐光と呼ばれる。電界発光層からの発光とは、どちらの励起状態が寄与する場合も含まれる。更には、蛍光と燐光を組み合わせて用いてもよく、各RGBの発光特性(発光輝度や寿命等)により蛍光及び燐光のいずれかを選択することができる。

【0199】

電界発光層141は、画素電極125に相当する第1の電極側から順に、HIL(ホール注入層)、HTL(ホール輸送層)、EML(発光層)、ETL(電子輸送層)、EIL(電子注入層)の順に積層されている。なお電界発光層は、積層構造以外に単層構造、又は混合構造をとることができる。

【0200】

また、電界発光層141として、赤色(R)、緑色(G)、青色(B)の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成する。赤色(R)、緑色(G)、青色(B)の発光を示す材料はインクジェット法により形成することもでき、この場合マスクを用いずとも、RGBの塗り分けを行うことができるため好ましい。

【0201】

具体的には、HILとしてCuPcやPEDOT、HTLとして-NPD、ETLとしてBCPやAlq<sub>3</sub>、EILとしてBCP:LiやCaF<sub>2</sub>をそれぞれ用いる。また例えば

10

20

30

40

50

EMLは、R、G、Bのそれぞれの発光色に対応したドーパント（Rの場合DCM等、Gの場合DMQD等）をドーブしたAlq<sub>3</sub>を用いればよい。

【0202】

なお、電界発光層は上記材料に限定されない。例えば、CuPcやPEDOTの代わりに酸化モリブデン（MoO<sub>x</sub>：x = 2 ~ 3）等の酸化物と -NPDやルブレンを共蒸着して形成し、ホール注入性を向上させることもできる。また電界発光層の材料は、有機材料（低分子又は高分子を含む）、又は有機材料と無機材料の複合材料として用いることができる。

【0203】

さらに各RGBの電界発光層を形成する場合、カラーフィルターを用いて、高精細な表示を行うこともできる。カラーフィルターにより、各RGBの発光スペクトルにおいてブロードなピークを鋭くなるように補正できるからである。

【0204】

以上、各RGBの発光を示す材料を形成する場合を説明したが、単色の発光を示す材料を形成し、カラーフィルターや色変換層を組み合わせることによりフルカラー表示を行うことができる。例えば、白色又は橙色の発光を示す電界発光層を形成する場合、カラーフィルター、又はカラーフィルターと色変換層とを組み合わせたものを別途設けることによってフルカラー表示ができる。カラーフィルターや色変換層は、例えば第2の基板（封止基板）に形成し、基板へ張り合わせればよい。単色の発光を示す材料、カラーフィルター、及び色変換層のいずれもインクジェット法により形成することができる。

【0205】

もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。

【0206】

また第1の電極125及び第2の電極142は仕事関数を考慮して材料を選択する必要がある。そして第1の電極及び第2の電極は、画素構成によりいずれも陽極、又は陰極となりうる。本実施の形態では、駆動用TFEの極性がNチャンネル型であるため、第1の電極を陰極、第2の電極を陽極とすると好ましい。また駆動用TFEの極性がpチャンネル型である場合、第1の電極を陽極、第2の電極を陰極とするとよい。

【0207】

以下に、陽極及び陰極に用いる電極材料について説明する。

【0208】

陽極として用いる電極材料としては、仕事関数の大きい（仕事関数4.0 eV以上）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体例な材料としては、ITO、酸化インジウムに2~20%の酸化亜鉛（ZnO）を混合したIZO、酸化インジウムに2~20%の酸化珪素（SiO<sub>2</sub>）を混合したITSO、金、白金、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、又は金属材料の窒化物（例えば、窒化チタン等）を用いることができる。

【0209】

一方、陰極として用いる電極材料としては、仕事関数の小さい（仕事関数3.8 eV以下）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体的な材料としては、元素周期律の1族又は2族に属する元素、すなわちリチウムやセシウム等のアルカリ金属、及びマグネシウム、カルシウム、ストロンチウム等のアルカリ土類金属、及びこれらを含む合金（Mg：Ag、Al：Li）や化合物（LiF、CsF、CaF<sub>2</sub>）の他、希土類金属を含む遷移金属を用いて形成することができる。

【0210】

また、本実施の形態において第2の電極を透光性とする必要がある場合、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ITO、IZO、ITSO又はその他の金属（合金を含む）との積層により形成することができる。

10

20

30

40

50

## 【0211】

これら第1の電極及び第2の電極は蒸着法、スパッタリング法、又はインクジェット法等により形成することができる。

## 【0212】

特に第2の電極としてスパッタリング法による導電膜、ITO若しくはITO、又はそれらの積層体を形成する場合、スパッタリング時、電界発光層にダメージが入る恐れがある。スパッタリングによるダメージを低減するため、酸化モリブデン( $\text{MoO}_x$ :  $x = 2 \sim 3$ )等の酸化物が電界発光層の最上面に形成されると好ましい。そのため、HIL等として機能する酸化モリブデン( $\text{MoO}_x$ :  $x = 2 \sim 3$ )等の酸化物を電界発光層の最上面に形成し、第1の電極側から順に、EIL(電子注入層)、ETL(電子輸送層)、EML(発光層)、HTL(ホール輸送層)、HIL(ホール注入層)、第2の電極の順に積層するとよい。このとき第1の電極は陰極として機能し、第2の電極は陽極として機能する。

10

## 【0213】

特に本実施の形態では、駆動用TFTの極性がNチャネル型であるため、電子の移動方向を考慮すると、第1の電極を陰極、EIL(電子注入層)、ETL(電子輸送層)、EML(発光層)、HTL(ホール輸送層)、HIL(ホール注入層)、第2の電極を陽極とすると好ましい。

## 【0214】

その後、窒素を含むパッシベーション膜又はDLC(Diamond Like Carbon)等をスパッタリング法やCVD法により形成するとよい。その結果、水分や酸素の侵入を防止することができる。また第1の電極、第2の電極、その他の電極により、表示手段の側面を覆って酸素や水分の侵入を防ぐこともできる。次いで、封止基板を張り合わせる。封止基板により形成される空間には、窒素を封入したり、乾燥剤を配置してもよい。また透光性を有し、吸水性の高い樹脂を充填してもよい。封止構造は、下記実施の形態で詳細に説明する。

20

## 【0215】

このようにして発光モジュールが完成する。

## 【0216】

発光モジュールにおいて、第1の電極及び第2の電極が透光性を有するように形成すると、信号線から入力されるビデオ信号に応じた輝度で電界発光層から光が両矢印方向145、146に射出する。また第1の電極が透光性を有し、第2の電極が非透光性を有するように形成すると、矢印方向146のみに射出する。また第1の電極が非透光性を有し、第2の電極が透光性を有するように形成すると、矢印方向145のみに射出する。このとき、光の射出方向とならない側に設けられた非透光性の電極に、反射性の高い導電膜を用いることにより光を有効利用することができる。

30

## 【0217】

本実施の形態において、透光性を有する導電膜を得るためには、非透光性を有する導電膜を、透光性を有するように薄く形成し、その上に透光性を有する導電膜を積層してもよい。

40

## 【0218】

その後、異方性導電膜を用いてFPCを接着して外部端子と、信号線駆動回路又は走査線駆動回路とを接続すればよい。また信号線駆動回路又は走査線駆動回路を外部回路として形成してもよい。

## 【0219】

このように、微細な配線を有する薄膜トランジスタを具備し、外部端子が接続された発光装置を形成することができる。

## 【0220】

本実施の形態において、薄膜トランジスタは層間絶縁膜を形成しないため非常に薄い発光装置を形成することができる。

50

## 【0221】

また本実施の形態において、上記実施の形態に示すように層間絶縁膜を形成して平坦性を高めてもよい。平坦性を高めると、電界発光層へ均一に電圧を印加することができるため好ましい。

## 【0222】

層間絶縁膜には、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性又は非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン）、シロキサン、ポリシラザン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。

10

## 【0223】

図9(A)には、発光装置の画素部の等価回路図を例示する。一画素は、スイッチング用のTF T（スイッチ用TF T）800、駆動用のTF T（駆動用TF T）801、電流制御用のTF T（電流制御用TF T）802を有し、これらTF TはNチャネル型を有する。スイッチング用TF T 800の一方の電極及びゲート電極は、それぞれ信号線803及び走査線805に接続されている。電流制御用TF T 802の一方の電極は第1の電源線804に接続され、ゲート電極はスイッチング用TF Tの他方の電極に接続されている。

## 【0224】

容量素子808は、電流制御用TF Tのゲート・ソース間の電圧を保持するように設ければよい。本実施の形態において、例えば第1の電源線の電位を低電位とし、発光素子を高電位とすると、電流制御用TF TはNチャネル型を有するため、ソース電極と第1の電源線とが接続する。そのため、容量素子は電流制御用TF Tのゲート電極と、ソース電極、つまり第1の電源線との間に設けることができる。なお、スイッチング用TF T、駆動用TF T、又は電流制御用TF Tのゲート容量が大きく、各TF Tからのリーク電流が許容範囲である場合、容量素子808は設ける必要はない。

20

## 【0225】

駆動用TF T 801の一方の電極は、電流制御用TF Tの他方の電極に接続され、ゲート電極は第2の電源線806に接続されている。第2の電源線806は、固定電位を有する。そのため、駆動用TF Tのゲート電位を固定電位とすることができ、寄生容量や配線容量によってゲート・ソース間の電圧 $V_{gs}$ が変化しないように動作させることができる。

30

## 【0226】

そして駆動用TF Tの他方の電極に発光素子807が接続されている。本実施の形態において、例えば第1の電源線の電位を低電位とし、発光素子を高電位とすると、駆動用TF Tのドレイン電極に発光素子の陰極が接続される。そのため、陰極、電界発光層、陽極の順に積層すると好ましい。このとき、第2の電極形成時のスパッタリングによるダメージを低減するため、酸化モリブデン( $MoO_x$ :  $x = 2 \sim 3$ )等の酸化物が電界発光層の最上面に形成されるとよい。そのため、HIL等として機能する酸化モリブデン( $MoO_x$ :  $x = 2 \sim 3$ )等の酸化物を電界発光層の最上面に形成するとさらに好ましい。このように、非晶質半導体膜を有するTF Tであって、Nチャネル型を有する場合、TF Tのドレイン電極と陰極とを接続し、EIL、ETL、EML、HTL、HIL、陽極の順に積層すると好適である。

40

## 【0227】

以下に、このような画素回路の動作について説明する。

## 【0228】

走査線805が選択されるとき、スイッチング用TF Tがオンとなると、容量素子808に電荷が蓄積されはじめる。容量素子808の電荷は、電流制御用TF Tのゲート・ソース間電圧と等しくなるまで蓄積される。等しくなると、電流制御用TF Tがオンとなり、直列に接続された駆動用TF Tがオンとなる。このとき、駆動用TF Tのゲート電位が固定電位となっているため、発光素子へ寄生容量や配線容量によらない一定のゲート・ソース間電圧 $V_{gs}$ を印加する、つまり一定のゲート・ソース間電圧 $V_{gs}$ 分の電流を供給す

50

ることができる。

【0229】

このように、発光素子は電流駆動型の素子であるため、画素内のTFTの特性バラツキ、特に $V_{th}$ バラツキが少ない場合アナログ駆動を用いることが好適である。本実施の形態のように、非晶質半導体膜を有するTFTは、特性バラツキが低いため、アナログ駆動を用いることができる。一方デジタル駆動でも、駆動用TFTを飽和領域( $|V_{gs} - V_{th}| < |V_{ds}|$ を満たす領域)で動作させることで、一定の電流を発光素子に供給することができる。

【0230】

図9(B)には、上記等価回路を有する画素部の上面図の一例を示す。

10

【0231】

まず、下地膜上にインクジェット法又はスパッタリング法により、各TFTのゲート電極、走査線、及び第2の電源線を同一導電膜から形成する。インクジェット法によりゲート電極等を形成する場合、ゲート電極等の被形成面である下地膜に対してプラズマ処理を行う。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。その結果、インクジェット法により形成されたゲート電極、走査線及び第2の電源線を微細化することができる。

【0232】

図示しないが、その後ゲート絶縁膜を形成する。

【0233】

20

ゲート絶縁膜上に発光素子807の第1の電極810を形成する。第1の電極810は、インクジェット法又はスパッタリング法等により形成することができる。インクジェット法により第1の電極を形成する場合、第1の電極の被形成面であるゲート絶縁膜に対してプラズマ処理を行う。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。その結果、インクジェット法により形成された第1の電極を微細化することができる。

【0234】

次いで、半導体膜を形成する。本実施の形態ではプラズマCVD法により全面に半導体膜を形成し、マスクを用いて所望の形状の半導体膜となるようにパターニングする。半導体膜上に、N型を有する半導体膜を形成してもよく、半導体膜及びN型を有する半導体膜を連続形成することができる。

30

【0235】

その後、スパッタリング法又はCVD法により形成された導電膜をパターニングして、ソース配線及、ドレイン配線、信号線、及び第1の電源線を形成する。パターニングするためのマスクは、インクジェット法又はフォトリソグラフィ法により形成することができる。

【0236】

またソース電極、ドレイン電極、信号線及び第1の電源線は、インクジェット法、により形成することができる。インクジェット法によりソース電極、ドレイン電極、信号線及び第1の電源線を形成する場合、ソース電極、ドレイン電極、信号線及び第1の電源線の被形成面に対してプラズマ処理を行う。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。その結果、インクジェット法により形成されたソース電極、ドレイン電極、信号線及び第1の電源線を微細化することができる。

40

【0237】

本実施の形態において、容量素子808は、ゲート絶縁膜を介して設けられたゲート配線、及びソース・ドレイン配線により形成されている。

【0238】

本実施の形態において、駆動用TFTは非晶質半導体膜を有するため、駆動用TFTのチャネル幅(W)が広くなるように設計するとよい。

50

## 【 0 2 3 9 】

このようにして、発光装置の画素部を形成することができる。

## 【 0 2 4 0 】

なお図 9 ( B ) の C - C ' の断面図は、図 1 0 に記載の断面図に相当する。

## 【 0 2 4 1 】

このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素に T F T が設けられているため低電圧駆動でき、有利であると考えられている。

## 【 0 2 4 2 】

本実施の形態では、一画素に各 T F T が設けられるアクティブマトリクス型の発光装置について説明したが、一列毎に T F T が設けられるパッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素に T F T が設けられていないため、高開口率となる。発光が電界発光層の両側へ射出する発光装置の場合、パッシブマトリクス型の表示装置を用いると透過率を高めることができる。

10

## 【 0 2 4 3 】

( 実施の形態 1 2 )

本実施の形態では、外部端子が接続された発光装置や液晶表示装置等の表示装置の形態を説明する。

## 【 0 2 4 4 】

図 1 1 には、コントロール回路 6 0 1 a 及び電源回路 6 0 2 が実装された表示装置の外観図を示す。基板 6 0 0 上には、発光素子又は液晶素子が各画素に設けられた画素部 6 0 3 が設けられている。画素部 6 0 3 が有する薄膜トランジスタは、上記実施の形態のように微細化された配線等を有するように形成することができる。画素部 6 0 3 が有する画素を選択する走査線駆動回路 6 0 4 a と、選択された画素にビデオ信号を供給する信号線駆動回路 6 0 5 a とは I C チップにより実装されている。実装する I C の長辺、短辺の長さやその個数は、本実施の形態に限定されない。また、走査線駆動回路や信号線駆動回路は、画素部と一体形成してもよい。

20

## 【 0 2 4 5 】

プリント基板 6 0 7 にはコントロール回路 6 0 1 a 、電源回路 6 0 2 、映像信号処理回路 6 0 9 a 、ビデオ R A M 6 1 0 a 、オーディオ用回路 6 1 1 a が設けられている。電源回路 6 0 2 、から出力された電源電圧、また、コントロール回路 6 0 1 a 、映像信号処理回路 6 0 9 a 、ビデオ R A M 6 1 0 a 、オーディオ用回路 6 1 1 a からの各種信号は F P C 6 0 6 を介して走査線駆動回路 6 0 4 a 、信号線駆動回路 6 0 5 a に供給され、さらに画素部 6 0 3 へ供給される。

30

## 【 0 2 4 6 】

またプリント基板 6 0 7 の電源電圧及び各種信号は、複数の入力端子が配置されたインターフェース ( I / F ) 部 6 0 8 を介して供給される。映像信号処理回路 6 0 9 a は、インターフェース ( I / F ) 部 6 0 8 から信号が入力される。さらに映像信号処理回路 6 0 9 a はビデオ R A M 6 1 0 a と相互に信号のやりとりを行う。

## 【 0 2 4 7 】

本実施の形態ではプリント基板 6 0 7 が F P C 6 0 6 を用いて実装されているが、必ずしもこの構成に限定されない。C O G ( Chip on Glass ) 方式を用い、コントロール回路 6 0 1 a 、電源回路 6 0 2 を直接基板上に実装させるようにしてもよい。また信号線駆動回路や走査線駆動回路等の I C チップの実装方法は、本実施の形態に限定されず、基板上に形成された I C チップをワイヤボンディング法により、画素部の配線と接続してもよい。

40

## 【 0 2 4 8 】

また、プリント基板 6 0 7 において、引きまわしの配線間に形成される容量や配線自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がり鈍ったりすることがある。そこで、プリント基板 6 0 7 にコンデンサ、バッファ等の各種素子を設けて、電源電圧や信号にノイズがのったり、信号の立ち上がり鈍ったりするのを防ぐようにしてもよい。

50

## 【0249】

以上のように、微細化された配線等を有する薄膜トランジスタを具備する表示装置を形成することができる。

## 【0250】

図19には図11と異なる表示装置の形態を示す。図19は、実施の形態5で示すような結晶性半導体膜を有する薄膜トランジスタを用いてモジュールを形成する。そのため、駆動回路部や周辺回路部に形成される素子を基板上に一体形成することができる。

## 【0251】

図19(A)に示すように、基板600上に、画素部603、走査線駆動回路604b、信号線駆動回路605b、コントロール回路601b、オーディオ用回路611b、映像信号処理回路609b、ビデオRAM610bが設けられている。その結果、プリント基板に形成される素子を少なくすることができる。

10

## 【0252】

図19(B)には、基板600上に形成された各回路のブロック図を示す。なお、画素部603に液晶素子が形成される場合の回路について説明する。パネル上には、画素部603が設けられ、階調表示を行うための階調電源617を有する。また画素部603の周囲には、走査線駆動回路604aと、信号線駆動回路605aとが設けられている。

## 【0253】

コントロール回路601bは、CPU616、CPU用インターフェース(I/F)623、CPUが使用するスタック・変数用SRAMとして機能するWRAM624、プログラムと画像データが格納されているマスクROMとして機能するPROM615、PROMとWRAMのアドレス・データバスのインターフェース及びWRAM用アドレスの一部をデコードしてオーディオ用回路を制御する信号を作製する機能を有するメモリーコントローラ625、を有している。

20

## 【0254】

オーディオ用回路611bは、音声データが格納されているマスクROMとして機能するオーディオROM619、オーディオ用回路のクロック信号を作製したり、カウンタを使ってオーディオROMのアドレスを作製する機能を有するオーディオコントローラ621、デジタル音声データからアナログ波形を作製したり、アナログ波形を増幅する機能を有するアンプ618を有する。

30

## 【0255】

映像信号処理回路609bは、画像データの色情報を格納するSRAMとして機能するCRAM622を有する。

## 【0256】

さらに、画像キャラクタの座標情報や画像一行分のキャラクタ情報を格納するSRAM626が設けられている。

## 【0257】

これら機能を有する各回路は、プリント基板607に設けられた電源回路602からの電源が、FPC606を介して供給される。

## 【0258】

このように結晶性半導体膜を用いて薄膜トランジスタを作製する場合、ガラス基板に一体形成でき、表示装置の小型化、及び軽量化を達成することができる。また、FPCとの接続点を削減することができるため、表示装置の生産性を高めることができる。

40

## 【0259】

以上のように、微細化された配線等を有する薄膜トランジスタを具備する表示装置を形成することができる。

## 【0260】

(実施の形態13)

本実施の形態では、上記実施の形態で示した発光装置を封止した状態を説明する。

## 【0261】

50

図12(A)は、封止された発光装置の断面図であって、図11のD-D'に相当する断面図を示す。画素部903は、基板(便宜上第1の基板と表記する)911上に、下地膜912を介して、Nチャンネル型を有する駆動用TFT914が設けられている。駆動用TFTは、上記実施の形態のように微細化された配線等を有するように形成することができる。駆動用TFTが有するソース電極又はドレイン電極として機能する配線に陽極915が接続されている。陽極上には電界発光層916、陰極917の順に形成されている。

#### 【0262】

さらに陰極を覆って保護膜918が設けられている。保護膜は、スパッタ法(DC方式やRF方式)により得られる窒化珪素または窒化酸化珪素を主成分とする絶縁膜、水素を含むDLC膜、または窒化炭素膜を有するように形成されている。また保護膜は、上記膜の単層構造又は積層構造を有することができる。例えば保護膜として、水分や酸素の侵入を防ぐための硬度の高い膜を形成する場合、応力を緩和するための膜、例えば窒化炭素膜を設けた後に硬度の高い膜を設けることができる。保護膜により、水分や酸素等による電界発光層の劣化を防止することができる。

10

#### 【0263】

陰極及び保護膜は、第1の接続領域920まで設けられている。接続領域920において陰極は、接続配線919と接続している。

#### 【0264】

封止領域923では、シール材921を介して、第1の基板911と対向基板(便宜上第2の基板と表記する)922とが張り合わせられている。対向基板には、乾燥剤を設けてもよい。乾燥剤により、水分や酸素の侵入を防止することができる。また更に、対向基板にカラーフィルターを形成してもよい。カラーフィルターにより、各RGBの発光スペクトルにおいてブロードなピークを鋭くなるように補正できるからである。シール材は、熱硬化樹脂又は紫外線硬化樹脂からなり、圧力を加えながら加熱したり、紫外線を照射して第1の基板と第2の基板とを接着、固定させる。例えば、シール材としてエポキシ系樹脂を用いることができる。シール材には、スペーサが混入されており、第1の基板と第2の基板の間隔、いわゆるギャップを保持している。スペーサとしては、球状又は柱状の形状を有しているものが使用され、本実施の形態では、円柱状のスペーサを使用し、円の直径がギャップとなる。

20

#### 【0265】

第2の接続領域926では、接続配線919がICチップ927により形成される信号線駆動回路と異方性導電膜924を介して接続している。なおICチップは、FPC906上に設けられている。また加圧や加熱により異方性導電膜を接着するとき、フィルム基板のフレキシブル性や加熱による軟化のため、クラックが生じないように注意する。例えば、接着領域に硬度の高い基板を補助として配置したりすればよい。このようにして接続されたICチップから、ビデオ信号やクロック信号を受け取る。

30

#### 【0266】

第2の基板922で封止すると、保護膜918との間に空間が形成される。空間には、不活性ガス、例えば窒素ガスを充填したり、吸水性の高い材料を形成して、さらに水分や酸素の侵入の防止を高めることができる。また透光性を有し、吸水性の高い樹脂を形成してもよい。透光性を有する樹脂により、発光素子からの光が第2の基板側へ出射される場合であっても、透過率を低減することなく形成することができる。

40

#### 【0267】

図12(B)には、図12(A)と異なり、第2の基板を用いず封止する場合を示す。その他の構成は同様であるため、説明を省略する。

#### 【0268】

図12(B)には、保護膜918を覆って、第2の保護膜930が設けられている。第2の保護膜として、エポキシ樹脂、ウレタン樹脂、又はシリコン樹脂等の有機材料を用いることができる。また第2の保護膜は、インクジェット法によりポリマー材料を滴下して形成してもよい。本実施の形態では、ディスペンサを用いてエポキシ樹脂を吐出し、乾燥

50

させる。

【0269】

水分や酸素等による電界発光層の劣化が問題とならない場合は、保護膜918を設けなくともよい。さらに第2の保護膜上に、第2の基板を設けて封止してもよい。

【0270】

このように第2の基板を用いず封止すると、表示装置の軽量化、小型化、薄膜化を向上させることができる。

【0271】

また本実施の形態においてコントラストを高めるため、偏光板又は円偏光板を設けてもよい。例えば、表示面の一面又は両面に偏光板、若しくは円偏光板を設けることができる。

10

【0272】

(実施の形態14)

上記実施の形態で示した表示装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、大型画面を有する大型テレビ等に上記実施の形態で示したインクジェット法を用いることが望ましい。それら電子機器の具体例を図13に示す。

20

【0273】

図13(A)は大型の表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。表示部2003は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子又は液晶素子を有し、上記実施の形態で示したインクジェット法より形成されたTFTを有する。なお、表示装置は、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

【0274】

図13(B)は携帯端末のうちの携帯電話機であり、本体2101、筐体2102、表示部2103、音声入力部2104、音声出力部2105、操作キー2106、アンテナ2107等を含む。表示部2103は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子又は液晶素子を有し、上記実施の形態で示したインクジェット法より形成されたTFTを有する。またさらに表示部2103を多面取りにより形成することにより、携帯電話機のコストを低減することができる。

30

【0275】

図13(C)はシート型の携帯電話機であり、本体2301、表示部2303、音声入力部2304、音声出力部2305、スイッチ2306、外部接続ポート2307等を含む。外部接続ポート2307を介して、別途用意したイヤホン2308を接続することができる。表示部2303には、センサを備えたタッチパネル式の表示画面が用いられており、表示部2303に表示されたタッチパネル式操作キー2309に触れることで、一連の操作を行うことができる。表示部2303は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子又は液晶素子を有し、上記実施の形態で示したインクジェット法より形成されたTFTを有する。またさらに表示部2303を多面取りにより形成することにより、シート型の携帯電話機のコストを低減することができる。

40

【0276】

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施例の電子機器は、上記実施の形態に示したいずれの構成を用いることができる。

【0277】

50

## (実施の形態15)

本発明において、プラズマ処理の処理ガスに不活性ガスを用いることができる。不活性ガスは、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)等の希ガスを用いることができる。またその他の条件、例えば圧力等は、上記実施の形態と同様である。

## 【実施例】

## 【0278】

## (実施例1)

本実施例では、非晶質珪素膜、ガラス、及びアクリルに対してプラズマ処理を30sec間行った表面の結合状態を、XPS(X線光電子分光法)を用いて調べた結果を示す。

10

## 【0279】

図16(A)はガラスに対するプラズマ処理前、(B)はガラスに対するプラズマ処理後の結果を示す。CF<sub>2</sub>結合のエネルギーバンドは290eV付近にピークを有するC5で示しており、図16(A)ではCF<sub>2</sub>結合ピークの面積比率は、3.18%である。また図16(B)をみると、CF<sub>2</sub>結合ピークの面積比率は、14.6%となり、プラズマ処理を30sec間行くとCF<sub>2</sub>結合ピークの面積比率は増加している。CF<sub>2</sub>結合の強度を比べると、図16(A)では4.89%であり、図16(B)では32.86%であった。

## 【0280】

図17(A)はアクリルに対するプラズマ処理前、(B)はアクリルに対するプラズマ処理後の結果を示す。図17(A)ではCF<sub>2</sub>結合ピークの面積比率は、0.92%である。また図17(B)をみると、CF<sub>2</sub>結合ピークの面積比率は、65.83%となり、プラズマ処理を30sec間行っただけで、急激にCF<sub>2</sub>結合の強度は増加している。CF<sub>2</sub>結合の強度を比べると、図17(A)では1.88%であり、図17(B)では100%であった。

20

## 【0281】

以上のように、CF<sub>2</sub>結合に起因するピークは、プラズマ処理を行うにつれて増加する傾向にある。従って、プラズマ処理によりCF<sub>2</sub>結合が増加し、撥液性を示すようになったと考えられる。また、フッ素(F)はプラズマ処理装置の電極を覆うテフロン(登録商標)に起因すると考えられる。以上より、微細化したい導電膜等の被形成面に、CF<sub>2</sub>結合

30

## 【図面の簡単な説明】

## 【0282】

【図1】本発明の薄膜トランジスタを示した断面図。

【図2】本発明の薄膜トランジスタを示した断面図。

【図3】本発明の薄膜トランジスタを示した断面図。

【図4】本発明の薄膜トランジスタを示した断面図。

【図5】本発明の薄膜トランジスタを示した断面図。

【図6】本発明の薄膜トランジスタを示した断面図。

【図7】本発明の薄膜トランジスタを示した断面図。

40

【図8】本発明の液晶表示装置を示した断面図。

【図9】本発明の発光装置の画素を示した等価回路図及び上面図。

【図10】本発明の発光装置を示した断面図。

【図11】本発明の表示装置を示した上面図。

【図12】本発明の表示装置を示した断面図。

【図13】本発明の電子機器を示した図。

【図14】本発明の薄膜トランジスタを示した断面図。

【図15】本発明のプラズマ処理装置を示した図。


【図16】ガラス試料に対するXPSの結果を示したグラフ。

【図17】アクリル試料に対するXPSの結果を示したグラフ。


50

- 【図18】本発明の薄膜トランジスタを示した断面図。
- 【図19】本発明の表示装置を示した上面図。
- 【図20】本発明の薄膜トランジスタを示した断面図。
- 【図21】本発明の薄膜トランジスタを示した断面図。


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【 図 16 】




【 図 17 】




【 図 18 】




【 図 19 】



【 20 】



【 21 】



---

フロントページの続き

(51)Int.Cl.

**G 0 2 F 1/136 (2006.01)**

F I

H 0 1 L 29/78 6 1 7 J

H 0 1 L 29/78 6 1 6 K

G 0 2 F 1/136

(58)調査した分野(Int.Cl. , D B名)

H 0 1 L 2 1 / 2 8 8

H 0 1 L 2 1 / 2 8

H 0 1 L 2 1 / 3 2 0 5

H 0 1 L 2 1 / 3 3 6

H 0 1 L 2 9 / 7 8 6

G 0 2 F 1 / 1 3 6