(11) 特許出願公開番号

(12) 公 開 特 許 公 報(A)

(19) 日本国特許庁(JP)

特開2017-92368

(P2017-92368A)

(51) Int.Cl.	.Cl. F I				テーマコード (参考)		
HO1L	29/78	(2006.01)	HO1L	29/78	652J		
HO1L	29/12	(2006.01)	HO1L	29/78	652T		
HO1L	29/06	(2006.01)	HO1L	29/78	653A		
HO1L	21/336	(2006.01)	HO1L	29/06	301D		
			HO1L	29/06	301V		
			審査請求 未	請求 請求項 -	の数 10 O L	(全 18 頁)	最終頁に続く
(21) 出願番号		特願2015-223774 (F	2015-223774)	(71) 出願人	000005234		
(22) 出願日		平成27年11月16日((2015.11.16)		富士電機株式会	≷社	
					神奈川県川崎市	可川崎区田辺新	田1番1号
				(74)代理人	100104190		
					弁理士 酒井	昭徳	
				(72)発明者	星保幸		
					神奈川県川崎市	训崎区田辺新	田1番1号
					富士電機株式会	≹社内	

(54) 【発明の名称】半導体装置および半導体装置の製造方法

(57)【要約】

【課題】簡易に形成することができ、活性部の耐電圧を 抑えることにより耐圧構造部の耐電圧設計を容易にし、 かつオン抵抗を下げる。

【解決手段】炭化珪素半導体基体の第1主面側には、ト レンチ16、n⁺型高濃度領域5が設けられ、n⁺型高濃 度領域5の内部に、p型ベース層6に接する第1p⁺型 ベース領域3を囲む、n⁺型高濃度領域5より高不純物 濃度の第3n型領域20と、トレンチ16の底部に設け られた第2p⁺型ベース領域4を囲む、n⁺型高濃度領域 5より高不純物濃度の第4n型領域21とが設けられる



【選択図】図1

【特許請求の範囲】

【請求項1】

シリコンよりもバンドギャップが広い半導体からなる第1導電型のワイドバンドギャップ半導体基板と、

- 前記ワイドバンドギャップ半導体基板のおもて面に形成された、シリコンよりもバンド ギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度 の第1導電型ワイドバンドギャップ半導体層と、
- 前 記 第 1 導 電 型 ワ イ ド バ ン ド ギ ャ ッ プ 半 導 体 層 の 前 記 ワ イ ド バ ン ド ギ ャ ッ プ 半 導 体 基 板 側 に 対 し て 反 対 側 の 表 面 層 に 選 択 的 に 形 成 さ れ た 第 2 導 電 型 の 第 1 ベ ー ス 領 域 と 、
- 前記第1導電型ワイドバンドギャップ半導体層の内部に選択的に形成された第2導電型 10 の第2ベース領域と、

前記第1導電型ワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板 側に対して反対側の表面層に選択的に形成された、前記第1導電型ワイドバンドギャップ 半導体層より高不純物濃度の第1導電型の第1領域と、

前記第1導電型ワイドバンドギャップ半導体層の内部に選択的に形成された、前記第1 領域より高不純物濃度の第1導電型の第2領域および第1導電型の第3領域と、

前記第1導電型ワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板 に対して反対側の表面に形成された、シリコンよりもバンドギャップが広い半導体からな る第2導電型ワイドバンドギャップ半導体層と、

- 前記第2導電型ワイドバンドギャップ半導体層の内部に選択的に形成された第1導電型 20 のソース領域と、
- 前記第2導電型ワイドバンドギャップ半導体層および前記ソース領域を貫通して前記第 1領域に達するトレンチと、
- 前記トレンチ内部にゲート絶縁膜を介して形成されたゲート電極と、
- 前記第2導電型ワイドバンドギャップ半導体層および前記ソース領域に接触するソース 電極と、
 - 前記ワイドバンドギャップ半導体基板の裏面に設けられたドレイン電極と、

を備え、

- 前記第2ベース領域は、前記トレンチと深さ方向に対向する位置に配置され、
- 前記第1ベース領域の一部は、前記トレンチ側に延在し、前記第2ベース領域に接続さ 30 れ、
 - 前記第2領域は、前記第2ベース領域を部分的に囲み、
- 前記第3領域は、前記第1ベース領域を部分的に囲むことを特徴とする半導体装置。
- 【請求項2】
- 前 記 第 2 ベース 領 域 の 幅 は 、 前 記 トレンチ の 幅 よ り も 広 い こ と を 特 徴 と す る 請 求 項 1 に 記 載 の 半 導 体 装 置 。

【請求項3】

前記第2ベース領域および前記第2領域は、前記トレンチと接触していないことを特徴とする請求項1または2に記載の半導体装置。

【請求項4】

40

前記第1ベース領域の一部と前記第2ベース領域との接続部分と、前記第2導電型ワイドバンドギャップ半導体層との間に、前記第1領域が延在していることを特徴とする請求項1~3のいずれか一つに記載の半導体装置。

【請求項5】

前記第1領域を挟んで、前記第1ベース領域の一部と前記第2ベース領域との接続部分 を、前記第1ベース領域と前記第2ベース領域とが並ぶ方向と直交する方向に周期的に配 置した平面レイアウトを有することを特徴とする請求項1~4のいずれか一つに記載の半 導体装置。

【請求項6】

前記第1ベース領域の前記ドレイン電極側の端部の少なくとも一部は、前記第2ベース 50

領域の前記ドレイン電極側の端部よりも前記ドレイン電極側に位置することを特徴とする 請求項1~5のいずれか一つに記載の半導体装置。

【 請 求 項 7 】

前記第1ベース領域の前記ドレイン電極側の端部の、前記第2ベース領域の前記ドレイン電極側の端部よりも深い部分を、前記第1ベース領域と前記第2ベース領域とが並ぶ方向と直交する方向に周期的に配置した平面レイアウトを有することを特徴とする請求項1 ~6のいずれか一つに記載の半導体装置。

【請求項8】

シリコンよりもバンドギャップが広い半導体は、炭化珪素であることを特徴とする請求 項1~7のいずれか一つに記載の半導体装置。

【請求項9】

シリコンよりもバンドギャップが広い半導体からなる第1導電型のワイドバンドギャッ プ半導体基板のおもて面に、前記ワイドバンドギャップ半導体基板より低不純物濃度の第 1導電型の第1ワイドバンドギャップ半導体層を形成する工程と、

前記第1導電型ワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板 側に対して反対側の表面層に、前記第1導電型ワイドバンドギャップ半導体層より高不純 物濃度の第1導電型の第1領域を選択的に形成する工程と、

前記第1導電型の第1ワイドバンドギャップ半導体層の表面層に、第2導電型の第1ベ ース領域、第2導電型の第2ベース領域、前記第1ベース領域を部分的に囲む第1導電型 の第3領域および前記第2ベース領域を部分的に囲む第1導電型の第2領域を選択的に形 成する工程と、

20

10

前記第1導電型ワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板 に対して反対側の表面に、シリコンよりもバンドギャップが広い半導体からなる第2導電 型ワイドバンドギャップ半導体層を形成する工程と、

前記第2導電型ワイドバンドギャップ半導体層の内部に第1導電型のソース領域を選択 的に形成する工程と、

前記第1導電型のソース領域および前記第2導電型ワイドバンドギャップ半導体層を貫通して前記第1領域に達するトレンチを、前記第2導電型の第2ベース領域と深さ方向に 対向する位置に形成する工程と、

前記トレンチの内部にゲート絶縁膜を介してゲート電極を形成する工程と、 前記第2導電型ワイドバンドギャップ半導体層および前記第1導電型のソース領域に接 するソース電極を形成する工程と、

前記ワイドバンドギャップ半導体基板の裏面にドレイン電極を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。

【請求項10】

前記第1領域の、前記ワイドバンドギャップ半導体基板に対して反対側の表面部分は、 エピタキシャル成長によって形成することを特徴とする請求項9に記載の半導体装置の製 造方法。

【発明の詳細な説明】

【技術分野】

【 0 0 0 1 】

この発明は、半導体装置および半導体装置の製造方法に関する。

【背景技術】

[0002]

従来、パワー半導体素子においては、素子のオン抵抗の低減を図るため、トレンチ構造 を有する縦型MOSFET(Metal Oxied Semiconductor F ield Effect Transistor:絶縁ゲート型電解効果トランジスタ) が作製されている。縦型MOSFETでは、チャネルが基板表面に対して平行に形成され るプレーナー構造よりも基板表面に対して垂直に形成されるトレンチ構造の方が単位面積 当たりのセル密度を増やすことができるため、単位面積当たりの電流密度を増やすことが

50

40

でき、コスト面から有利である。

【 0 0 0 3 】

しかしながら、縦型MOSFETにトレンチ構造を形成するとチャネルを垂直方向に形 成するためにトレンチ内壁全域をゲート絶縁膜で覆う構造となり、ゲート絶縁膜のトレン チ底部の部分がドレイン電極に近づくため、ゲート絶縁膜のトレンチ底部の部分に高電界 が印加されやすい。特に、ワイドバンドギャップ半導体(シリコンよりもバンドギャップ が広い半導体、例えば、炭化珪素(SiC))では超高耐圧素子を作製するため、トレン チ底部のゲート絶縁膜への悪影響は、縦型MOSFETの信頼性を大きく低下させる。 【0004】

このような問題を解消する方法として、トレンチ底部の電界強度を緩和させるために、 p型ベース領域に接し、かつトレンチ底部より深い位置に達するp型領域を形成し、トレ ンチ底部よりも深い位置にpn接合を形成する構造が提案されている(例えば、下記特許 文献1参照。)。また、トレンチ底部にp型領域を形成する構造が提案されている(例え ば、下記特許文献2参照。)。また、p型ベース領域に接し、かつトレンチ底部より深い 位置に達するp型領域を形成し、トレンチ底部よりも深い位置にpn接合を形成する構造 とトレンチ底部にp型領域を形成する構造を組み合わせた構造が提案されている(例えば 、下記特許文献3参照。)。

【先行技術文献】

【特許文献】

【 0 0 0 5 】

【特許文献1】特許第5539931号公報

【 特 許 文 献 2 】 米 国 特 許 第 6 1 8 0 9 5 8 号 公 報

【特許文献3】特開2009-260253号公報

【発明の概要】

【発明が解決しようとする課題】

[0006]

しかしながら、特許文献1の技術を用いてpn接合を形成した場合、pn接合をトレン チ底部より深い位置、もしくは、トレンチに近い位置に形成しなければ耐電圧が確保でき ないため、製造が非常に困難である。また、特許文献2の技術を用いてp型領域を形成し た場合、トレンチ側壁のゲート絶縁膜に高電界が印加されやすくなり、オン状態では電流 経路が狭くなるため、オン抵抗が高くなる。また、特許文献3の技術を用いてトレンチか ら離れた位置に深いp構造とトレンチ底部のp型領域の両方を形成した場合、オン抵抗を 下げるためにトレンチ下部のp領域の幅をトレンチ幅より狭くしているため、トレンチ底 部のコーナー部へ高電界が緩和されない。さらに、特許文献3では、pn接合がトレンチ 直下(ドレイン側)の領域に広く形成されるため、半導体装置がオン状態のときに電流が 流れる活性部の耐電圧がワイドバンドギャップ半導体の性能限界近くまで上がる。これに より、活性部の耐電圧が、活性部の周囲を囲むように設けられドリフト層の基板おもて面 側の電界を緩和し耐圧を保持する耐圧構造部の耐電圧以上になりやすく素子の耐量を低下 させる虞がある。また、オン抵抗が上昇するといった課題がある。

[0007]

この発明は、上述した従来技術による問題点を解消するため、簡易に形成することができ、活性部の耐電圧を抑えることにより耐圧構造部の耐電圧設計を容易にし、かつオン抵抗を下げる半導体装置および半導体装置の製造方法を提供することを目的とする。 【課題を解決するための手段】

[0008]

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。シリコンよりもバンドギャップが広い半導体からなる第1導電型の ワイドバンドギャップ半導体基板と、前記ワイドバンドギャップ半導体基板のおもて面に 形成された、シリコンよりもバンドギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度の第1導電型ワイドバンドギャップ半導体層と、前記 20

第 1 導 電 型 ワ イ ド バ ン ド ギ ャ ッ プ 半 導 体 層 の 前 記 ワ イ ド バ ン ド ギ ャ ッ プ 半 導 体 基 板 側 に 対 して反対側の表面層に選択的に形成された第2導電型の第1ベース領域と、前記第1導電 型 ワ イ ド バ ン ド ギ ャ ッ プ 半 導 体 層 の 内 部 に 選 択 的 に 形 成 さ れ た 第 2 導 電 型 の 第 2 ベ ー ス 領 域と、前記第1導電型ワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体 基板側に対して反対側の表面層に選択的に形成された、前記第1導電型ワイドバンドギャ ップ半導体層より高不純物濃度の第1導電型の第1領域と、前記第1導電型ワイドバンド ギャップ半導体層の内部に選択的に形成された、前記第1領域より高不純物濃度の第1導 電型の第 2 領域および第 1 導電型の第 3 領域と、前記第 1 導電型ワイドバンドギャップ半 導体層の前記ワイドバンドギャップ半導体基板に対して反対側の表面に形成された、シリ コンよりもバンドギャップが広い半導体からなる第2導電型ワイドバンドギャップ半導体 層と、前記第2導電型ワイドバンドギャップ半導体層の内部に選択的に形成された第1導 電型のソース領域と、前記第2導電型ワイドバンドギャップ半導体層および前記ソース領 域を貫通して前記第1領域に達するトレンチと、前記トレンチ内部にゲート絶縁膜を介し て形成されたゲート電極と、前記第2導電型ワイドバンドギャップ半導体層および前記ソ ース領域に接触するソース電極と、前記ワイドバンドギャップ半導体基板の裏面に設けら れたドレイン電極と、を備え、前記第2ベース領域は、前記トレンチと深さ方向に対向す る位置に配置され、前記第1ベース領域の一部は、前記トレンチ側に延在し、前記第2ベ ース領域に接続され、前記第2領域は、前記第2ベース領域を部分的に囲み、前記第3領 域は、前記第1ベース領域を部分的に囲む。

(5)

【0009】

また、この発明にかかる半導体装置は、上述した発明において、前記第2導電型の第2 ベース領域の幅は、前記トレンチの幅よりも広いことを特徴とする。

[0010]

また、この発明にかかる半導体装置は、上述した発明において、前記第2ベース領域および前記第2領域は、前記トレンチと接触していないことを特徴とする。

【 0 0 1 1 】

また、この発明にかかる半導体装置は、上述した発明において、前記第1ベース領域の 一部と前記第2ベース領域との接続部分と、前記第2導電型ワイドバンドギャップ半導体 層との間に、前記第1領域が延在していることを特徴とする。

【0012】

また、この発明にかかる半導体装置は、上述した発明において、前記第1領域を挟んで、前記第1ベース領域の一部と前記第2ベース領域との接続部分を、前記第1ベース領域と前記第2ベース領域とが並ぶ方向と直交する方向に周期的に配置した平面レイアウトを 有することを特徴とする。

【0013】

また、この発明にかかる半導体装置は、上述した発明において、前記第1ベース領域の 前記ドレイン電極側の端部の少なくとも一部は、前記第2ベース領域の前記ドレイン電極 側の端部よりも前記ドレイン電極側に位置することを特徴とする。

【0014】

また、この発明にかかる半導体装置は、上述した発明において、前記第1ベース領域の 前記ドレイン電極側の端部の、前記第2ベース領域の前記ドレイン電極側の端部よりも深 い部分を、前記第1ベース領域と前記第2ベース領域とが並ぶ方向と直交する方向に周期 的に配置した平面レイアウトを有することを特徴とする。

【 0 0 1 5 】

また、この発明にかかる半導体装置は、上述した発明において、シリコンよりもバンド ギャップが広い半導体は、炭化珪素であることを特徴とする。

【0016】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の 製造方法は、次の特徴を有する。シリコンよりもバンドギャップが広い半導体からなる第 1導電型のワイドバンドギャップ半導体基板のおもて面に、前記ワイドバンドギャップ半

20

10

導体基板より低不純物濃度の第1導電型の第1ワイドバンドギャップ半導体層を形成する 工程と、前記第1導電型ワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導 体 基 板 側 に 対 し て 反 対 側 の 表 面 層 に 、 前 記 第 1 導 電 型 ワ イ ド バ ン ド ギ ャ ッ プ 半 導 体 層 よ り 高不純物濃度の第1導電型の第1領域を選択的に形成する工程と、前記第1導電型の第1 ワイドバンドギャップ半導体層の表面層に、第2導電型の第1ベース領域、第2導電型の 第 2 ベース 領域、 前 記 第 1 ベース 領域を 部 分 的 に 囲 む 第 1 導 電 型 の 第 3 領 域 お よ び 前 記 第 2ベース領域を部分的に囲む第1導電型の第2領域を選択的に形成する工程と、前記第1 導電型ワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板に対して反 対側の表面に、シリコンよりもバンドギャップが広い半導体からなる第2導電型ワイドバ ンドギャップ半導体層を形成する工程と、前記第2導電型ワイドバンドギャップ半導体層 の内部に第1導電型のソース領域を選択的に形成する工程と、前記第1導電型のソース領 域および前記第2導電型ワイドバンドギャップ半導体層を貫通して前記第1領域に達する トレンチを、前記第2導電型の第2ベース領域と深さ方向に対向する位置に形成する工程 と、前記トレンチの内部にゲート絶縁膜を介してゲート電極を形成する工程と、前記第2 導 電 型 ワ イ ド バ ン ド ギ ャ ッ プ 半 導 体 層 お よ び 前 記 第 1 導 電 型 の ソ ー ス 領 域 に 接 す る ソ ー ス 電極を形成する工程と、前記ワイドバンドギャップ半導体基板の裏面にドレイン電極を形 成する工程と、を含む。

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第1領 20 域の、前記ワイドバンドギャップ半導体基板に対して反対側の表面部分は、エピタキシャ ル成長によって形成する。

上述した発明によれば、第2領域が、第2ベース領域を部分的に囲み、第3領域が、第 1 ベース領域を部分的に囲むことにより、高濃度 n 型ドリフト層内の、第 1 ベース領域と 第2ベース領域に挟まれた部分(以下、JFET領域とする)のn型不純物濃度を、高濃 度n型ドリフト層の他の部分に比べて相対的に高くすることができる。このため、JFE T領域の抵抗成分が削減でき、オン抵抗を低下させることができる。

【発明の効果】

[0019]

30 本 発 明 に か か る 半 導 体 装 置 お よ び 半 導 体 装 置 の 製 造 方 法 に よ れ ば 、 簡 易 に 形 成 す る こ と ができ、活性部の耐電圧を抑えることにより耐圧構造部の耐電圧設計を容易にし、かつオ ン抵抗を下げることができるという効果を奏する。

【図面の簡単な説明】

 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$

【図1】実施の形態1にかかる炭化珪素半導体装置の構成を示す断面図である。

【図2】実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面 図である(その1)。

【図3】実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面 図である(その2)。

40 【図4】実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面 図である(その3)。

【図5】実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面 図である(その4)。

【図6】実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面 図である(その5)。

【 図 7 】 実 施 の 形 態 1 に か か る 炭 化 珪 素 半 導 体 装 置 の 製 造 途 中 の 状 態 を 模 式 的 に 示 す 断 面 図である(その6)。

【図8】実施の形態1にかかる炭化珪素半導体装置の電流電圧特性と従来の炭化珪素半導 体装置の電流電圧特性の比較図である。

【図9】従来の炭化珪素半導体装置の構成を示す断面図である。

10

【発明を実施するための形態】

[0021**]**

以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法 の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはp を冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する 。また、nやpに付す+および-は、それぞれそれが付されていない層や領域よりも高不 純物濃度および低不純物濃度であることを意味する。+および-を含めたnやpの表記が 同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態 の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略 する。また、本明細書では、ミラー指数の表記において、"-"はその直後の指数につく バーを意味しており、指数の前に"-"を付けることで負の指数をあらわしている。 【0022】

(実施の形態1)

本発明にかかる半導体装置は、ワイドバンドギャップ半導体を用いて構成される。実施の形態においては、ワイドバンドギャップ半導体として例えば炭化珪素(SiC)を用いて作製された炭化珪素半導体装置について、MOSFETを例に説明する。図1は、実施の形態1にかかる炭化珪素半導体装置の構成を示す断面図である。

[0023]

図1に示すように、実施の形態にかかる炭化珪素半導体装置は、n⁺型炭化珪素基板(第1導電型ワイドバンドギャップ半導体基板)1の第1主面(おもて面)、例えば(00 01)面(Si面)、にn型炭化珪素エピタキシャル層(第1導電型の第1ワイドバンド ギャップ半導体層)2が堆積されている。

[0024]

n⁺型炭化珪素基板1は、例えば窒素(N)がドーピングされた炭化珪素単結晶基板で ある。n型炭化珪素エピタキシャル層2は、n⁺型炭化珪素基板1よりも低い不純物濃度 で、例えば窒素がドーピングされている低濃度n型ドリフト層である。n型炭化珪素エピ タキシャル層2の、n⁺型炭化珪素基板1側に対して反対側の表面側は、n⁺型高濃度領域 (第1導電型の第1領域)5が形成されている。n⁺型高濃度領域5は、n⁺型炭化珪素基 板1よりも低くn型炭化珪素エピタキシャル層2よりも高い不純物濃度で、例えば窒素が ドーピングされている高濃度n型ドリフト層である。以下、n⁺型炭化珪素基板1とn型 炭化珪素エピタキシャル層2と後述するp型ベース層(第2導電型ワイドバンドギャップ 半導体層)6とを併せて炭化珪素半導体基体とする。

n⁺型炭化珪素基板1の第2主面(裏面、すなわち炭化珪素半導体基体の裏面)には、 裏面電極(ドレイン電極)13が設けられている。裏面電極13は、ドレイン電極を構成 する。裏面電極13の表面には、ドレイン電極パッド15が設けられている。 【0026】

炭化珪素半導体基体の第1主面側(p型ベース層6側)には、トレンチゲート構造が形 成されている。具体的には、トレンチ16は、p型ベース層6のn⁺型炭化珪素基板1側 に対して反対側(炭化珪素半導体基体の第1主面側)の表面からp型ベース層6を貫通し てn⁺型高濃度領域5に達する。トレンチ16の内壁に沿って、トレンチ16の底部およ び側壁にゲート絶縁膜9が形成されており、トレンチ16内のゲート絶縁膜9の内側にゲ ート電極10が形成されている。ゲート絶縁膜9によりゲート電極10が、n型炭化珪素 エピタキシャル層2およびp型ベース層6と絶縁されている。ゲート電極10の一部は、 トレンチ16の上方(ソース電極パッド14側)からソース電極パッド14側に突出して いてもよい。

【0027】

10

n型炭化珪素エピタキシャル層2のn⁺型炭化珪素基板1側に対して反対側(炭化珪素 半導体基体の第1主面側)の表面層には、第1p⁺型ベース領域(第2導電型の第1ベー ス領域)3と第2p⁺型ベース領域(第2導電型の第2ベース領域)4と第3n型領域(第1導電型の第2領域)20と第4n型領域(第1導電型の第3領域)21が選択的に設 けられている。第1p⁺型ベース領域3は、トレンチ16の底部よりもドレイン側に深い 位置にまで達している。第1p⁺型ベース領域3の下端部(ドレイン側端部)は、トレン チ16の底部よりもドレイン側に位置する。第2p⁺型ベース領域4の下端部は、トレン チ16の底部よりもドレイン側に位置する。第2p⁺型ベース領域40下端部は、トレン チ16の底部よりもドレイン側に位置する。第2p⁺型ベース領域40下端部は、トレン チ16の幅よりもドレチン側に位置する。第2p⁺型ベース領域4に達してもよい し、p型ベース層6と第2p⁺型ベース領域4に挟まれたn⁺型高濃度領域5内に位置し、 第2p⁺型ベース領域4と接触していなくてもよい。第1p⁺型ベース領域3と第2p⁺型 ベース領域4は、例えばアルミニウム(A1)がドーピングされている。

(8)

第3n型領域20および第4n型領域21は、n⁺型高濃度領域5よりも高い不純物濃 度で、例えば窒素がドーピングされている高濃度n型ドリフト層である。第3n型領域2 0は、第2p⁺型ベース領域4を部分的に囲む。具体的には、第3n型領域20は、n型 炭化珪素エピタキシャル層2と対向する、第2p⁺型ベース領域4の表面上、および、n⁺ 型高濃度領域5と対向する、第2p⁺型ベース領域4の表面上に設けられる。また、第4 n型領域21は、n型炭化珪素エピタキシャル層2と対向する、第1p⁺型ベース領域3 の表面上、および、n⁺型高濃度領域5と対向する、第1p⁺型ベース領域3の表面上に設 けられる。なお、第4n型領域21は、n⁺型高濃度領域5と対向する第1p⁺型ベース領 域3の表面上で、後述するp型ベース層6に近い部分に設けなくてもよい。 【0029】

第1 p⁺型ベース領域3の一部をトレンチ16側に延在させることで第2 p⁺型ベース領 域4に接続した構造となっている。この場合、第1 p⁺型ベース領域3の一部は、第1 p⁺ 型ベース領域3と第2 p⁺型ベース領域4とが並ぶ方向(以下、第1方向とする) x と直 交する方向(以下、第2方向とする) y に、n⁺型高濃度領域5 と交互に繰り返し配置さ れた平面レイアウトを有していてもよい。つまり、直交する方向 y で、第1 p⁺型ベース 領域3の一部と第2 p⁺型ベース領域4の一部が少なくとも1か所以上接続されていれば よい。これにより、第2 p⁺型ベース領域4とn型炭化珪素エピタキシャル層2の接合部 分でアバランシェ降伏が起こったときに発生するホールを効率よくソース電極12 に退避 させることができ、ゲート絶縁膜9への負担が軽減されるため、信頼性が向上する。 【0030】

n型炭化珪素エピタキシャル層2の基体第1主面側には、p型ベース層(第2導電型ワイドバンドギャップ半導体層)6が設けられている。p型ベース層6は、第1p⁺型ベース領域3に接する。p型ベース層6の不純物濃度は、例えば第1p⁺型ベース領域3の不純物濃度よりも低くてもよい。これにより、閾値電圧を下げるためにp型ベース層6の濃度を下げても、p型ベース層6の空乏層の広がりを抑えることでパンチスルーによる耐圧低下を回避することができる。p型ベース層6の内部には、基体第1主面側にn⁺ソース領域(第1導電型のソース領域)7およびp⁺⁺コンタクト領域(第2導電型のコンタクト領域)8が選択的に設けられている。また、n⁺ソース領域7およびp⁺⁺コンタクト領域 8は互いに接する。また、n型炭化珪素エピタキシャル層2の基体第1主面側の表面層の 第1p⁺型ベース領域3と第2p⁺型ベース領域4に挟まれた領域と、p型ベース層6と第 2p⁺型ベース領域4に挟まれた領域にn⁺型高濃度領域5が設けられている。

図 1 では、 2 つのトレンチMOS構造のみを図示しているが、さらに多くのトレンチ構 造のMOSゲート(金属 - 酸化膜 - 半導体からなる絶縁ゲート)構造が並列に配置されて いてもよい。

【0032】

40

20

層間絶縁膜11は、炭化珪素半導体基体の第1主面側の全面に、トレンチ16に埋め込まれたゲート電極10を覆うように設けられている。ソース電極12は、層間絶縁膜11 に開口されたコンタクトホールを介して、n⁺ソース領域7およびp⁺⁺コンタクト領域8 に接する。ソース電極12は、層間絶縁膜11によって、ゲート電極10と電気的に絶縁 されている。ソース電極12上には、ソース電極パッド14が設けられている。 【0033】

(実施の形態1にかかる炭化珪素半導体装置の製造方法)

次に、実施の形態1にかかる炭化珪素半導体装置の製造方法について説明する。図2~ 図7は、実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面 図である。

【0034】

まず、 n 型の炭化珪素でできた n⁺型炭化珪素基板 1 を用意する。そして、この n⁺型炭 化珪素基板 1 の第 1 主面上に、 n 型の不純物、例えば窒素原子をドーピングしながら炭化 珪素でできた第 1 n 型炭化珪素エピタキシャル層(第 1 の第 1 導電型ワイドバンドギャッ プ半導体層) 2 a を、例えば 3 0 μ m 程度の厚さまでエピタキシャル成長させる。この第 1 n 型炭化珪素エピタキシャル層 2 a は、 n 型炭化珪素エピタキシャル層 2 となる。ここ までの状態が図 2 に示されている。

【0035】

次に、第1n型炭化珪素エピタキシャル層2aの表面上に、フォトリソグラフィ技術に よって所望の開口部を有する図示しないマスクを、例えば酸化膜で形成する。そして、こ の酸化膜をマスクとしてイオン注入法によってn型の不純物、例えばリン原子(P)をイ オン注入する。それによって、第1n型炭化珪素エピタキシャル層2aの表面領域の一部 に、第1の第3n型領域20aと第1の第4n型領域21aが形成される。

【 0 0 3 6 】

次に、第1の第3n型領域20aと第1の第4n型領域21aを形成するためのイオン 注入時に用いたマスクを除去する。そして、第1n型炭化珪素エピタキシャル層2aの表 面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを、例 えば酸化膜で形成する。そして、この酸化膜をマスクとしてイオン注入法によってp型の 不純物、例えばアルミニウム原子をイオン注入する。それによって、第1の第3n型領域 20aと第1の第4n型領域21aを選択的にp型に反転させて、第1p型領域(第2導 電型の第1ベース領域)3aと第2p⁺型ベース領域(第2導電型の第2ベース領域)4 が形成される。第1p型領域3aと第2p⁺型ベース領域4は、それぞれ、例えば深さ0 .5µm程度である。また、隣り合う第1p型領域3aと第2p⁺型ベース領域4との間 の距離は、例えば、1.5µm程度である。

【0037】

次に、第1 p型領域3 a と第2 p⁺型ベース領域4 を形成するためのイオン注入時に用 いたマスクを除去する。そして、第1 n 型炭化珪素エピタキシャル層2 a の表面上に、フ ォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを、例えば酸化膜 で形成する。そして、この酸化膜をマスクとしてイオン注入法によって n 型の不純物、例 えばリン原子をイオン注入する。それによって、第2 p⁺型ベース領域4 の表面領域に、 第1 の第3 n 型領域2 0 a と接する第2 の第3 n 型領域2 0 b が形成される。この第2 の 第3 n 型領域2 0 b と第1 の第3 n 型領域2 0 a を合わせて第3 n 型領域(第1 導電型の 第2領域)2 0 となる。

【 0 0 3 8 】

第1 p型領域3 a と第2 p⁺型ベース領域4 を形成するためのイオン注入時のドーズ量 を、例えば不純物濃度が5 × 1 0¹⁸ / c m³程度となるように設定してもよい。第1、第 2 の第3 n 型領域2 0 a、 b と第1 の第4 n 型領域2 1 a を形成するためのイオン注入時 のドーズ量を、例えば不純物濃度が5 × 1 0¹⁸ / c m³程度となるように設定してもよい

10

次に、第1の第3n型領域20bを形成するためのイオン注入時に用いたマスクを除去 する。そして、イオン注入法によってn型の不純物、例えば窒素原子をイオン注入する。 それによって、第1n型炭化珪素エピタキシャル層2aの表面層の、第1p型領域3aと 第2p⁺型ベース領域4との間に、例えば深さ0.5µm以下程度の第1n型領域5aが 形成される。第1n型領域5aを形成するためのイオン注入時のドーズ量を、例えば不純 物濃度が1×10¹⁷/cm³程度となるように設定してもよい。ここまでの状態が図3に 示されている。

(10)

[0040]

次に、第1n型炭化珪素エピタキシャル層2aの表面上に、n型の不純物、例えば窒素 原子をドーピングしながら第2n型炭化珪素エピタキシャル層(第2の第1導電型ワイド バンドギャップ半導体層)2bを、例えば0.5µm程度の厚さまでエピタキシャル成長 させる。この第2n型炭化珪素エピタキシャル層2bと第1n型炭化珪素エピタキシャル 層2aを合わせてn型炭化珪素エピタキシャル層2bと第1n型炭化珪素エピタキシャル 層2bを形成するためのエピタキシャル成長の条件を、例えば第2n型炭化珪素エピ タキシャル層2bの不純物濃度が3×10¹⁵/cm³程度となるように設定してもよい。 【0041】

次に、n型炭化珪素エピタキシャル層2の表面上に、フォトリソグラフィ技術によって 所望の開口部を有する図示しないマスクを、例えば酸化膜で形成する。そして、この酸化 膜をマスクとしてイオン注入法によってn型の不純物、例えばリン原子をイオン注入する 。それによって、n型炭化珪素エピタキシャル層2の表面領域の一部に、例えば深さ0. 5µm程度の第2の第4n型領域21bが、例えば第1p型領域3aの上部に重なるよう に形成される。第2の第4n型領域21bを形成するためのイオン注入時のドーズ量を、 例えば不純物濃度が5×10¹⁸/cm³程度となるように設定してもよい。この第2の第 4n型領域21bと第1の第4n型領域21aを合わせて第4n型領域(第1導電型の第 3領域)21となる。

[0042]

次に、第2の第4n型領域21bを形成するためのイオン注入時に用いたマスクを除去 する。そして、n型炭化珪素エピタキシャル層2の表面上に、フォトリソグラフィ技術に よって所望の開口部を有する図示しないマスクを、例えば酸化膜で形成する。そして、こ の酸化膜をマスクとしてイオン注入法によってp型の不純物、例えばアルミニウム原子を イオン注入する。それによって、第2の第4n型領域21bを選択的にp型に反転させて 、例えば深さ0.5μm程度の第2p型領域(第2導電型の第3半導体領域)3bが、例 えば第1 p 型領域 3 a の上部に重なるように形成される。この第 2 p 型領域 3 b と第 1 p 型領域 3 a を合わせて第 1 p ⁺型ベース領域 3 となる。第 2 p 型領域 3 b を形成するため のイオン注入時のドーズ量を、例えば不純物濃度が5×10¹⁸/cm³程度となるように 設定してもよい。次に、第2p型領域3bを形成するためのイオン注入時に用いたマスク を除去する。そして、イオン注入法によってn型の不純物、例えば窒素原子をイオン注入 する。それによって、第2n型炭化珪素エピタキシャル層2bの表面層の一部に、第1p 型領域 3 a 、第 2 p ⁺ 型ベース領域 4 、第 1 n 型領域 5 aに接するように、例えば深さ 0 .5μm程度の第2n型領域(第1導電型の第2領域)5bが形成される。第2n型領域 5 bを設けるためのイオン注入時のドーズ量を、例えば不純物濃度が1 × 1 0¹⁷ / c m³ 程度となるように設定してもよい。この第2n型領域5bと第1n型領域5aを合わせて n ⁺型高濃度領域5となる。ここまでの状態が図4に示されている。 【0043】

次に、 n 型炭化珪素エピタキシャル層 2 の表面(すなわち第 1 p⁺型ベース領域 3 およ び第 2 n 型領域 5 b の表面)上に、 p 型の不純物、例えばアルミニウム原子をドーピング しながら p 型ベース層(第 2 導電型ワイドバンドギャップ半導体層) 6 を、例えば 1 . 3 µ m 程度の厚さまでエピタキシャル成長させる。 p 型ベース層 6 を形成するためのエピタ キシャル成長の条件を、例えば不純物濃度が第 1 p⁺型ベース領域 3 の不純物濃度よりも 低い 4 × 1 0¹⁷ / c m³程度となるように設定してもよい。ここまでの工程により、 n⁺型 10

30

炭化珪素基板 1 上に n 型炭化珪素エピタキシャル層 2 および p 型ベース層 6 を積層してな る炭化珪素半導体基体が形成される。

(11)

[0044]

次に、p型ベース層6の表面上に、フォトリソグラフィ技術によって所望の開口部を有 する図示しないマスクを例えば酸化膜で形成する。そして、この酸化膜をマスクとしてイ オン注入法によってn型の不純物、例えばリンをイオン注入する。それによって、p型ベ ース層6の表面層の一部にn⁺ソース領域(第1導電型のソース領域)7が形成される。 n⁺ソース領域7を形成するためのイオン注入時のドーズ量を、例えば第1p⁺型ベース領 域 3 よりも不純物濃度が高くなるように設定してもよい。次に、 n ⁺ソース領域 7 を形成 するためのイオン注入時に用いたマスクを除去する。そして、p型ベース層6の表面上に 、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを例えば酸化 膜で形成し、この酸化膜をマスクとしてp型ベース層6の表面上にp型の不純物、例えば アルミニウムをイオン注入する。それによって、p型ベース層6の表面領域の一部にp** コンタクト領域(第2導電型のコンタクト領域)8が形成される。p⁺⁺コンタクト領域8 を形成するためのイオン注入時のドーズ量を、例えば第2p⁺型ベース領域4よりも不純 物濃度が高くなるように設定してもよい。続いて、p++コンタクト領域8を形成するため のイオン注入時に用いたマスクを除去する。 n ⁺ソース領域 7 を形成するためのイオン注 入と、 p ⁺⁺コンタクト領域 8 を形成するためのイオン注入と、の順序を入れ替えてもよい 。ここまでの状態が図5に示されている。

【0045】

次に、熱処理(アニール)を行って、例えば第1p型領域3a、第2p型領域3b、n *ソース領域7、p**コンタクト領域8を活性化させる。熱処理の温度は、例えば170 0 程度であってもよい。熱処理の時間は、例えば2分程度であってもよい。なお、上述 したように1回の熱処理によって各イオン注入領域をまとめて活性化させてもよいし、イ オン注入を行うたびに熱処理を行って活性化させてもよい。

【0046】

次に、 p型ベース層 6 の表面(すなわち n ⁺ソース領域 7 および p ⁺⁺ コンタクト領域 8 の表面)上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスク を例えば酸化膜で形成する。そして、この酸化膜をマスクとしてドライエッチング等によ って n ⁺ソース領域 7 および p 型ベース層 6 を貫通して n ⁺型高濃度領域 5 に達するトレン チ 1 6 を形成する。トレンチ 1 6 の底部は、第 2 p ⁺型ベース領域 4 に達してもよいし、 p 型ベース層 6 と第 2 p ⁺型ベース領域 4 に挟まれた n ⁺型高濃度領域 5 内に位置していて もよい。続いて、トレンチ 1 6 を形成するために用いたマスクを除去する。ここまでの状 態が図 6 に示されている。

【0047】

次に、 n⁺ソース領域 7 および p⁺⁺コンタクト領域 8 の表面と、トレンチ 1 6 の底部お よび側壁と、に沿ってゲート絶縁膜 9 を形成する。このゲート絶縁膜 9 は、酸素雰囲気中 において 1 0 0 0 程度の温度の熱処理によって熱酸化によって形成してもよい。また、 このゲート絶縁膜 9 は高温酸化(High Temperature Oxide:HT O)等のような化学反応によって堆積する方法で形成してもよい。

【0048】

次に、ゲート絶縁膜9上に、例えばリン原子がドーピングされた多結晶シリコン層を形成する。この多結晶シリコン層はトレンチ16内を埋めるように形成する。この多結晶シ リコン層をパターニングして、トレンチ16内部に残すことによって、ゲート電極10が 形成される。ゲート電極10の一部は、トレンチ16の上方(ソース電極パッド14側) からソース電極パッド14側に突出していてもよい。

【0049】

次に、ゲート絶縁膜9およびゲート電極10を覆うように、例えばリンガラス(PSG)を1µm程度の厚さで成膜し、層間絶縁膜11を形成する。層間絶縁膜11およびゲート絶縁膜9をパターニングして選択的に除去することによって、コンタクトホールを形成

10

50

10

20

30

40

し、 n ⁺ソース領域 7 および p ⁺⁺コンタクト領域 8 を露出させる。その後、熱処理(リフ ロー)を行って層間絶縁膜 1 1 を平坦化する。ここまでの状態が図 7 に示されている。 【 0 0 5 0 】

次いで、コンタクトホール内および層間絶縁膜11の上にソース電極12となる導電性の膜を形成する。この導電性の膜を選択的に除去して、例えばコンタクトホール内にのみ ソース電極12を残す。

【0051】

次いで、 n⁺型炭化珪素基板 1 の第 2 主面上に、例えばニッケル(N i)膜でできたドレイン電極 1 3 を形成する。その後、例えば 9 7 0 程度の温度で熱処理を行って、 n⁺型炭化珪素基板 1 とドレイン電極 1 3 とをオーミック接合する。

【 0 0 5 2 】

次に、例えばスパッタ法によって、ソース電極12および層間絶縁膜11を覆うように、例えばアルミニウム膜を、厚さが例えば5µm程度になるように、設ける。その後、アルミニウム膜を選択的に除去して、素子全体の活性部を覆うように残すことによって、ソース電極パッド14を形成する。

[0053]

次に、ドレイン電極13の表面に、例えばチタン(Ti)、ニッケルおよび金(Au) を順に積層することによって、ドレイン電極パッド15を形成する。以上のようにして、 図1に示す半導体装置が完成する。

【0054】

(実施例)

図 8 は、実施の形態 1 にかかる炭化珪素半導体装置の電流電圧特性と従来の炭化珪素半 導体装置の電流電圧特性の比較図である。図 9 は、従来の炭化珪素半導体装置の構成を示 す断面図である。従来の炭化珪素半導体装置は、実施の形態 1 にかかる炭化珪素半導体装 置から第 1 n 型領域 2 0 と第 2 n 型領域 2 1 を除いたトレンチゲート構造の縦型MOSF E T である。

[0055]

図8は、ドレイン電極13とソース電極12間の電圧と、オン状態のときにドレイン電 極13からソース電極12に流れる電流をプロットしたグラフである。図8において、横 軸は電圧値であり、縦軸は電流値である。実施例が、実施の形態1にかかる炭化珪素半導 体装置の電流電圧特性であり、従来例が、従来の炭化珪素半導体装置の電流電圧特性であ る。

【 0 0 5 6 】

実施例は、従来例に比べると電流電圧特性の直線の傾きが大きく、電圧の増加が同じ場合、電流が従来例より多く増加し、抵抗値が小さい。このように、実施例のオン抵抗は、 従来例のオン抵抗より減少している。

【 0 0 5 7 】

なお、本実施の形態1においては、第2n型領域5bの形成をイオン注入で行う形態を 示したが、第2n型領域5bとして第2n型炭化珪素エピタキシャル層2bを形成しても よい。すなわち、第2n型炭化珪素エピタキシャル層2bのエピタキシャル成長時に窒素 の不純物濃度が第2n型領域5bの不純物濃度となるように設定し、イオン注入を省略す る製造方法としても良い。また、n⁺型炭化珪素基板1およびn型炭化珪素エピタキシャ ル層2を合わせて炭化珪素半導体基体とし、n型炭化珪素エピタキシャル層2の基体第1 主面側の表面層にp型ベース層6をイオン注入により形成してもよい。また、n⁺型炭化 珪素基板1単体を炭化珪素半導体基体とし、n⁺型炭化珪素基板1の第1主面側の表面層 にMOSゲート構造を構成するすべての領域(n⁺型高濃度領域5、第1,2p型ベース 領域3,4および第3、4n型領域20、21を含む)をイオン注入により形成してもよい。

[0058]

以上、説明したように、実施の形態1によれば、n型ドリフト層の内部に、p型ベース ⁵⁰

(12)

層に接する第1 p⁺型ベース領域を囲む、 n 型ドリフト層より高濃度の第3 n 型領域と、 トレンチ底部に設けられた第2 p⁺型ベース領域を囲む、 n 型ドリフト層より高濃度の第 4 n 型領域とが設けられる。これにより、高濃度 n 型ドリフト層内の、第1 p⁺型ベース 領域と第2 p⁺型ベース領域に挟まれた部分の n 型不純物濃度を、高濃度 n 型ドリフト層 の他の部分に比べて相対的に高くすることができる。このため、JFET領域の抵抗成分 が削減でき、オン抵抗を低下させることができる。

(13)

【0059】

また、実施の形態1によれば、 p 型ベース層に接する第1 p⁺型ベース領域を設けるこ とで、隣り合うトレンチ間に、トレンチの底部よりもドレイン側に近い位置に、第1 p⁺ 型ベース領域とn 型ドリフト層との p n 接合を形成することができる。また、 n 型ドリフ ト層の内部に、トレンチ底部を囲むように、またはトレンチ底部よりも深くかつトレンチ と深さ方向に対向するように、第2 p⁺型ベース領域を設けることで、トレンチの底部に 近い位置に、第2 p⁺型ベース領域と n 型ドリフト層との p n 接合を形成することができ る。このように、第1,2 p 型ベース領域と n 型ドリフト層との p n 接合を形成すること で、トレンチ底部のゲート絶縁膜に高電界が印加されることを防止することができる。こ のため、ワイドバンドギャップ半導体を半導体材料として用いた場合においても高耐電圧 化が可能となる。また、トレンチ幅よりも幅の広い第2 p⁺型ベース領域を設けることで 、トレンチの底部のコーナー部の電界を緩和させることができるため、さらに耐電圧を高 くすることができる。

[0060]

また、実施の形態1によれば、第1 p⁺型ベース領域の一部が前記トレンチ側に延在し 、第2 p⁺型ベース領域に接続されていることで、第2 p⁺型ベース領域とn型炭化珪素エ ピタキシャル層の接合部分でアバランシェ降伏が起こったときに発生するホールを効率よ くソース電極に退避させることができる。このため、耐電圧が高い状態で、オン抵抗を下 げることができる。また、実施の形態1によれば、第2 p⁺型ベース領域の幅がトレンチ の幅よりも広いことで、トレンチと第2 p⁺型ベース領域との横方向位置に合わせズレが 生じたとしても、トレンチ底部の少なくとも一方のコーナー部を囲むように第2 p⁺型ベ ース領域が配置される。これにより、従来よりもゲート絶縁膜への最大電界強度が高く、 かつオン抵抗を従来と同程度に維持した半導体装置を提供することができる。このため、 エピタキシャル成長およびイオン注入、またはイオン注入のみで、耐電圧が高くかつオン 抵抗の低い半導体装置を従来よりも簡易な製造方法で製造することができる。

【0061】

(実施の形態2)

図10は、実施の形態2にかかる炭化珪素半導体装置の構成を示す断面図である。図1 0に示すように、実施の形態2にかかる炭化珪素半導体装置は、n型炭化珪素エピタキシャル層2の内部に、第1p⁺型ベース領域3の下端部(ドレイン側端部)に接するように、第3p型領域3cを設け、第4n型領域21が第3p型領域3cを囲む構造である。第 3p型領域3cは、p型ベース層6および第1p⁺型ベース領域3とともにベース領域として機能する。

【0062】

第3 p型領域3 c の厚さは、例えば0 .1 µm~0.5 µm程度であってもよい。第3 p型領域3 c の幅は、第1 p⁺型ベース領域3 の幅より狭く、例えば第1 p⁺型ベース領域 3 よりも0.1 µm以上狭くてもよい。また、第3 p型領域3 c は、第1 p⁺型ベース領 域3 の側壁方向と n⁺炭化珪素基板1の表面に平行な方向に沿って連続して同じ厚さで設 けられていてもよく、 n⁺炭化珪素基板1 側から俯瞰してみると周期的な点状の形状で設 けられていてもよい。

【 0 0 6 3 】

実施の形態2にかかる炭化珪素半導体装置のその他の構成については、実施の形態1に かかる炭化珪素半導体装置の構成と同様であるため、重複する説明を省略する。 【0064】 10

20

30

(実施の形態2にかかる炭化珪素半導体装置の製造方法)

図11は、実施の形態2にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す 断面図である。図11に示すように、第1p型領域3a、第2p⁺型ベース領域4、第1 n型領域5a、第3n型領域20、第4n型領域21を形成した後、イオン注入時に用い たマスクを除去する。その後、第1n型炭化珪素エピタキシャル層2aの表面上に、フォ トリソグラフィ技術によって所望の開口部を有する図示しないマスクを、例えばレジスト で形成する。そして、このレジストをマスクとしてイオン注入法によって、n型の不純物 、 例 え ば リ ン 原 子 を イ オ ン 注 入 し 、 第 1 p 型 領 域 3 a お よ び 第 1 n 型 炭 化 珪 素 エ ピ タ キ シ ャル層2aを選択的にn型に反転させ、第4n型領域21と接するn型領域(不図示)を 形成する。次に、第4n型領域21と接するn型領域を形成するために用いたマスクを除 去し、別のマスクを、例えばレジストで形成する。そして、このレジストをマスクとして イオン注入法によって、 p 型の不純物、例えばアルミニウム原子をイオン注入し、 n 型領 域を選択的に p 型に反転させる。選択的に p 型に反転された領域が、第1 p 型領域 3 a お よび第3 p型領域3 cとなり、 p型に反転されない領域が第4 n型領域21となる。これ によって、図11に示すように、第1p型領域3aの下部(ドレイン側端部)に、第1p 型領域 3 a に接するように、例えば厚さ 0 . 2 5 μ m 程度の、第 4 n 型領域 2 1 で囲まれ た 第 3 p 型 領 域 3 c が 、 例 え ば 幅 1 μ m 程 度 と な る よ う に 、 形 成 さ れ る 。 第 3 p 型 領 域 3 cを形成する際のイオンのエネルギーを、例えば700keV、ドーズ量を、例えば1× 10¹⁴ / cm²程度となるように設定してもよい。

[0065]

実施の形態2にかかる炭化珪素半導体装置のその他の製造方法については、実施の形態 1にかかる炭化珪素半導体装置の製造方法と同様であるため、重複する説明を省略する。 【0066】

以上、説明したように、実施の形態2によれば、実施の形態1と同様の効果を奏する。 また、実施の形態2によれば、第1p⁺型ベース領域の下端部の少なくとも一部(第3p 型領域)を第2p⁺型ベース領域の下端部よりも深くすることで、アバランシェ降伏が起 こったときに、ソース領域から第3p型領域を通過しドレイン側へ電流が流れる。このた め、トレンチの底部のゲート絶縁膜の電界強度をさらに緩和させることができる。 【0067】

以上において本発明では、炭化珪素でできた炭化珪素基板の第1主面を(0001)面 30 とし当該(0001)面上にMOSゲート構造を構成した場合を例に説明したが、これに 限らず、ワイドバンドギャップ半導体の種類(例えば窒化ガリウム(GaN)など)、基 板主面の面方位などを種々変更可能である。また、本発明では、各実施の形態では第1導 電型をn型とし、第2導電型をp型としたが、本発明は第1導電型をp型とし、第2導電 型をn型としても同様に成り立つ。

【 産 業 上 の 利 用 可 能 性 】

【 0 0 6 8 】

以上のように、本発明にかかる半導体装置は、電力変換装置や種々の産業用機械などの 電源装置などに使用される高耐圧半導体装置に有用である。

【符号の説明】

【0069】

- 1 n⁺型炭化珪素基板
- 2 n型炭化珪素エピタキシャル層
- 2 a 第 1 n 型炭化珪素エピタキシャル層
- 2 b 第 2 n 型炭化珪素エピタキシャル層
- 3 第1 p⁺型ベース領域
- 3 a 第 1 p 型 領 域
- 3 b 第 2 p 型 領 域
- 3 c 第 3 p 型 領 域
- 4 第 2 p⁺型ベース領域

50

40

10

5 n⁺型高濃度領域 5 a 第 1 n 型 領 域 5 b 第 2 n 型 領 域 p型ベース層 6 7 n⁺ソース領域 p⁺⁺コンタクト領域 8 ゲート絶縁膜 9 1 0 ゲート電極 層間絶縁膜 1 1 ソース電極 12 13 裏面電極(ドレイン電極) ソース電極パッド 14 ドレイン電極パッド 15 16 トレンチ 20 第3n型領域 20a 第1の第3n型領域 20b 第2の第3n型領域 2 1 第 4 n 型 領 域 2 1 a 第 1 の 第 4 n 型 領 域 21b 第2の第4n型領域

20

【図1】







【図3】









【図7】





【図6】







【図9】



【図11】





フロントページの続き				
(51) Int.CI.	FI			テーマコード(参考)
	H 0 1 L	29/78	658A	
	H 0 1 L	29/78	658E	
	H 0 1 L	29/78	652D	