(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4562835号

(P4562835)

(45) 発行日 平成22年10月13日(2010.10.13)

- (24) 登録日 平成22年8月6日 (2010.8.6)
- (51) Int.Cl.
 F I

 HO1L
 29/786
 (2006.01)
 HO1L
 29/78
 617U

 HO1L
 21/336
 (2006.01)
 HO1L
 29/78
 617V

請求項の数 5 (全 46 頁)

(21) 出願番号	特願平11-316129	(73)特許権者	≨ 000153878	
(22) 出願日	平成11年11月5日 (1999.11.5)		株式会社半導体エネルギー研究所	
(65) 公開番号	特開2001-135824 (P2001-135824A)		神奈川県厚木市長谷398番地	
(43) 公開日	平成13年5月18日 (2001.5.18)	(72)発明者	坂間 光範	
審査請求日	平成18年11月3日 (2006.11.3)		神奈川県厚木市長谷398番地 株式会社	
			半導体エネルギー研究所内	
		(72)発明者	石丸 典子	
			神奈川県厚木市長谷398番地 株式会社	
			半導体エネルギー研究所内	
		(72)発明者	浅見 勇臣	
			神奈川県厚木市長谷398番地 株式会社	
			半導体エネルギー研究所内	
		(72)発明者	山崎 舜平	
			神奈川県厚木市長谷398番地 株式会社	
			半導体エネルギー研究所内	
		最終頁に続く		

(54) 【発明の名称】半導体装置の作製方法

(57)【特許請求の範囲】

【請求項1】

半導体層を形成する工程と、ゲート電極を形成する工程と、前記半導体層と前記ゲート 電極との間のゲート絶縁膜を形成する工程とを有し、

前記ゲート絶縁膜は、少なくとも前記半導体層と接する第1の層となる酸化窒化シリコン膜と前記ゲート電極と接する第2の層となる酸化窒化シリコン膜とを有し、

前記第1の層は、SiH₄、N₂O、H₂から形成し、

前記第2の層は、SiH₄、N₂Oから形成することを特徴とする半導体装置の作製方 法。

【請求項2】

10

半導体層を形成する工程と、ゲート電極を形成する工程と、前記半導体層と前記ゲート 電極との間のゲート絶縁膜を形成する工程とを有し、

前記ゲート絶縁膜は酸化窒化シリコン膜であり、前記半導体層と接する領域から前記ゲート電極と接する領域にかけて、H₂流量を減少させ、N₂O流量を増加させて形成する ことを特徴とする半導体装置の作製方法。

【請求項3】

半導体層を形成する工程と、ゲート電極を形成する工程と、前記半導体層と前記ゲート 電極との間のゲート絶縁膜を形成する工程とを有し、

前記ゲート絶縁膜は、少なくとも前記半導体層と接する第1の層となる酸化窒化シリコン膜と前記ゲート電極と接する第2の層となる酸化窒化シリコン膜とを有し、

前記第1の層は、SiH₄、N₂O、H₂の流量比がXh=0.5~5(Xh=H2/ $(SiH_4 + N_2O))$, Xg = 0. 94 ~ 0. 97 $(Xg = N_2O / (SiH_4 + N_2))$ O))の範囲で形成し、

前記第2の層は、SiH₄、N,O、H,の流量比がXh=0(Xh=H,/(SiH $_{4}$ + N $_{2}$ O)) \times X g = 0 . 9 7 ~ 0 . 9 9 (X g = N $_{2}$ O / (S i H $_{4}$ + N $_{2}$ O)) σ 範囲で形成することを特徴とする半導体装置の作製方法。

【請求項4】

半導体層を形成する工程と、ゲート電極を形成する工程と、前記半導体層と前記ゲート 電極との間のゲート絶縁膜を形成する工程とを有し、

前記ゲート絶縁膜は酸化窒化シリコン膜であり、前記半導体層と接する領域から前記ゲ ート電極と接する領域にかけて、SiH₄、N₂O、H₂のガス流量比がXh=0.5~ 5 (Xh = H₂ / (SiH₄ + N₂O))、 Xg = 0.94 ~ 0.97 (Xg = N₂O/ (SiH₄ + N₂O))の範囲から、Xh = 0 (Xh = H₂ / (SiH₄ + N₂O))、 Xg=0.97~0.99(Xg=N₂O/(SiH₄+N₂O))の範囲に変化させて 形成することを特徴とする半導体装置の作製方法。

【請求項5】

請求項1または請求項4において、前記ゲート絶縁膜の第1の層と第2の層とを形成す る工程は、プラズマCVD装置の同一の反応室で行われることを特徴とする半導体装置の 作製方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は薄膜トランジスタを形成するのに必要な絶縁膜材料およびその作製方法に関する 。本発明の好適な利用分野として、画素部と駆動回路を同一の基板に設けたアクティブマ トリクス型の液晶表示装置やエレクトロルミネッセンス(EL:Electro Luminescence) 表示装置に代表される電気光学装置、及びそのような電気光学装置を搭載した電子機器が ある。尚、本明細書において半導体装置とは半導体特性を利用することで機能しうる装置 全般を指し、薄膜トランジスタを用いて形成されるアクティブマトリクス型の液晶表示装 置に代表される電気光学装置、およびそのような電気光学装置を部品として搭載した電子 機器を範疇とする。

[0002]

【従来の技術】

ガラスなどの透光性を有する絶縁基板上に非晶質半導体膜を形成し、レーザーアニール法 や熱アニール法などで結晶化させた結晶質半導体膜を活性層とする薄膜トランジスタ(以 下、TFTと記す)が開発されている。TFTを作製するために使用される基板は、代表 的にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板である。 このようなガラス基板は石英基板と比べ耐熱性は劣るものの市販価格が低く、また大面積 基板を容易に製造できる利点を有している。

[0003]

ゲート電極の配置から見るとTFTの構造はトップゲート型とボトムゲート型に分類でき る。トップゲート型はガラスなどの基板上に活性層を形成し、その上にゲート絶縁膜、ゲ -ト電極の順に形成している。基板と活性層の間には下地膜を設ける場合が多い。一方、 ボトムゲート型は同様な基板上にまずゲート電極を設け、その上にゲート絶縁膜、活性層 の順に形成している。さらに活性層上には保護絶縁膜或いは層間絶縁膜を形成している。 [0004]

いずれにしてもTFTのゲート絶縁膜は酸化シリコン膜、窒化シリコン膜、または酸化窒 化シリコン膜などで形成している。このような材料が用いられる理由は、活性層を形成す る非晶質シリコン膜または結晶質シリコン膜に対して良好な界面を形成するためであり、 そのためにシリコンを主成分の一つとする絶縁膜で形成することが適していると理解され ているためである。

10

20

[0005]

上記ゲート絶縁膜は通常プラズマCVD法や減圧CVD法で形成している。プラズマCV D法は原料ガスをグロー放電分解し、プラズマ化することによりラジカル(ここでは化学 的活性種を意味する)を形成し、基板上に堆積させて膜を形成する技術であり、通常40 0 以下の低温で膜の堆積を可能としている。しかし、プラズマ中にはイオン種も存在す るのでシース領域における電界によって加速されたイオン種による下地へのダメージを上 手く抑制する必要がある。一方、減圧CVD法は原料ガスを熱分解して基板上に膜を堆積 する方法であり、プラズマCVD法のようにイオン種による基板へのダメージはないもの の、堆積速度が原料ガスの供給量と反応温度で律速されてしまい、都合上TFTの製造工 程に適用できない場合もある。

(3)

[0006]

【発明が解決しようとする課題】

ゲート絶縁膜は界面準位密度と膜中の欠陥準位密度(バルク欠陥密度)を十分低減する必要がある。さらに内部応力やその熱処理による変化量も考慮する必要がある。良質なゲート絶縁膜を形成するためには、膜の堆積過程で界面および膜中に欠陥を導入しないことや、形成した膜の欠陥準位密度が小さくなる組成とすることが重要である。そのために分解効率が高い原料ガスを用いる手段が考えられている。例えば、TEOS(オルトケイ酸テトラエチル:Tetraethyl Orthosilicate、化学式:Si(OC₂H₅)₄)と酸素(O₂)の混合ガスによりプラズマCVD法で作製された酸化シリコン膜は良質な絶縁膜を形成できる方法の一つである。この酸化シリコン膜を用いてMOS構造を作製し、BT(バイアス・熱)試験を行うとフラットバンド電圧(以下、Vfbと略して記す)の変動を実用に耐え得る程度に低減できることが知られている。

[0007]

しかし、TEOSをグロー放電分解する過程で水分(H₂O)が生成されやすくこれが容易に膜中に取り込まれるため、上記のような良質な膜とするためには成膜後に400~6 00 で熱アニールを施す必要がある。TFTの製造工程において、このような高温のア ニール工程を組み込むことは、製造コストの増加要因となり好ましくない。

ー方、プラズマCVD法でSiH₄、NH₃、N₂などから作製される窒化シリコン膜は緻密で硬い膜を得ることができるが、欠陥準位密度や内部応力が大きいので活性層と界面を 形成すると歪みを与え、TFTの特性に対してしきい値電圧(以下、Vthと記す)のシフ トやサブスレッショルド定数(以下、S値と略して記す)を大きくする悪影響がある。 【0009】

S i H₄とN₂Oとの混合ガスを用いたプラズマCVD法による酸化窒化シリコン膜は、膜中に数~数十atomic%の窒素が含有させることにより密度の高い膜を形成することができる。しかし、作製条件によってはSi-N結合による欠陥準位が形成され、BT試験でVfbの値が大きく変動してしまう。或いはBT試験で安定であっても熱安定性に欠け、300~550 の熱処理でVfbが変動してしまう。このような特性の変動は酸化窒化シリコン膜の組成の変化に起因するものであると推測することができる。

【0010】

ー方、プラズマCVD法でSiH₄、N₂O、H₂の混合ガスから酸化窒化シリコン膜を作 製する技術が知られている。例えば、「"Structural and optical properties of amorph ous silicon oxynitride", Jiun-lin Yeh and Si-ChenLee, Journal of Applied Physics vol.79, No.2, pp656-663,1996」において開示されている文献では、プラズマCVD法 で分解温度を250 とし、水素(H₂)対SiH₄+N₂Oの混合比を0.9対1.0で 一定として、SiH₄とN₂Oの混合比をXg = [N₂O]/([SiH₄] + [N₂O]) で表し、そのXgの値を0.05~0.975まで変化させて作製された酸化窒化水素化 シリコン膜について述べられている。しかしながら、ここで作製された酸化窒化水素化シ リコン膜には、HSi-O₃結合やH₂Si-O₂結合の存在がフーリエ変換赤外分光法(FT-IR)により明瞭にその存在が観測されている。このような結合は熱的安定性に劣

20

10

るばかりか、配位数の変動によりその結合が存在する周辺に欠陥準位密度を形成してしま うことが推測される。そのような場合、酸化窒化シリコン膜であっても、その組成或いは 不純物元素までを含めた成分まで詳細に吟味しないと、容易にはTFTの特性に重大な影 響を与えるゲート絶縁膜に使用することはできない。

[0011]

本発明は上記問題点を解決するための技術であり、TFTに代表される絶縁ゲート型トランジスタに適したゲート絶縁膜、及びその作製方法を提供することを目的とする。また、本発明はそのようなゲート絶縁膜を用いTFTのVthやS値などの特性の安定性及び信頼性を確保することを目的とする。

[0012]

【課題を解決するための手段】

上記問題点を解決するために本発明は、プラズマCVD法でSiH₄、N₂O、H₂を用い て酸化窒化シリコン膜を作製し、この膜をTFTのゲート絶縁膜に適用する。作製される 酸化窒化シリコン膜の特性は、主にN₂OとH₂の流量を変化させて制御する。H₂の流量 の増加により膜中の水素濃度と窒素濃度を上記範囲内において増加させることができる。 また、N₂Oの流量の増加により膜中の水素濃度と窒素濃度が減少し酸素濃度を高くする ことができる。一方、H₂とN₂Oのガス流量比のみを変化させてもシリコンの濃度は殆ど 変化しない。

[0013]

具体的には、SiH₄、N₂O、H₂の流量比がXh=0.5~5(Xh=H₂/SiH₄+N₂ 20
 O)、Xg=0.94~0.97(Xg=N₂O/SiH₄+N₂O)の範囲で形成する酸化
 窒化シリコン膜と、Xh=0(Xh=H₂/SiH₄+N₂O)、Xg=0.97~0.99(Xg=N₂O/SiH₄+N₂O)の範囲で形成する酸化窒化シリコン膜とを形成し、それらの酸化窒化シリコン膜を使い分ける。

[0014]

プラズマCVD法で酸化窒化シリコン膜を作製する時に、SiH₄とN₂Oの混合ガスにH ₂を添加することで、SiH₄から分解して生成されたラジカルが気相中(反応空間中)で ポリマー化をするのを防ぎ、パーティクルの生成を無くすことができる。また、膜の成長 表面において、水素ラジカルによる表面吸着水素の引き抜き反応により過剰な水素が膜中 へ取り込まれるのを防止することができる。このような作用は膜堆積時の基板温度と密接 な相関があり、基板温度を300~450 、好ましくは400 にすることによりその 作用を得ることができる。その結果、欠陥密度の少ない緻密な膜を形成することを可能と し、膜中に含まれる微量の水素は格子歪みを緩和する作用として有効に働く。水素を分解 して水素ラジカルの発生密度を高めるには、グロー放電を発生させるための高周波電源周 波数13.56~120MHz、好ましくは27~60MHzの範囲とし、放電電力密度0.1 ~ 1 W/cm²とする。

[0015]

上記の作製条件を採用することにより、本発明に適用される酸化窒化シリコン膜の組成は 、窒素濃度が0.5atomic%以上10atomic%未満、水素濃度が0.5atomic%以上5at omic%未満、酸素濃度が50atomic%以上70atomic%未満となるようにする。

【0016】

本発明の特徴は、酸化窒化シリコン膜でTFTのゲート絶縁膜を形成する場合において、 少なくとも、ゲート絶縁膜の活性層側とゲート電極側とでその組成を異ならせ、相対的に 前者の方が膜中窒素濃度及び水素濃度が高く酸素濃度が低くなるようにする。

【0017】

例えば、ゲート絶縁膜の活性層と接する第1層目を窒素濃度7~10atomic%、水素濃度 が2~3atomic%、酸素濃度が52~55atomic%の酸化窒化シリコン膜で形成し、ゲー ト電極に接する第2層目を窒素濃度1~2atomic%、水素濃度0.5~2atomic%、酸素 濃度が62~65atomic%の酸化窒化シリコン膜で形成し、階段状の濃度勾配を設ける。 或いは、上記のように第1層目と第2層目との明確な区別を無くし、組成を連続的に変化さ 10

せても良い。

【0018】

このような構成のゲート絶縁膜は、トップゲート型のTFTであってもボトムゲート型(或いは逆スタガ型)のTFTであっても適用することができる。

【0019】

本発明の酸化窒化シリコン膜はプラズマCVD法でSiH₄、N₂O、H₂を原料ガスとし て作製されるものである。ここでは、その酸化窒化シリコン膜を用いてMOS構造の試料 を作製したときに得られる容量 電圧特性(以下、C-V特性と略して記す)を示す。 【0020】

酸化窒化シリコン膜の作製にはプラズマ装置の構成は容量結合型の平行平板方式のものを 10
 用いる。その他にも誘導結合型の方式や電子サイクロトロン共鳴など磁場のエネルギーを
 援用したプラズマCVD装置を用いても良い。酸化窒化シリコン膜はSiH₄、N₂Oガス
 を用い、さらにH₂を添加して組成を変化させることができる。プラズマ形成時の圧力は
 10~133Pa(好ましくは20~40Pa)、高周波電力密度0.2~1W/cm²(好ましくは0.3~0.5W/cm²)、基板温度200~450 (好ましくは300~400)、高周波電源の発振周波数は10~120MHz(好ましくは27~60MHz)で形成する

[0021]

表1には3種類の作製条件が記載されている。条件#210はSiH₄とN₂Oから作製する酸化窒化シリコン膜の作製条件である。一方、#211と#212はSiH₄とN₂Oに
P₂を添加したときの作製条件であり、添加するH₂流量を変化させたものである。本明細書ではSiH₄とN₂Oから作製する酸化窒化シリコン膜を酸化窒化シリコン膜(A)と表記し、SiH₄とN₂OにH₂から作製する酸化窒化シリコン膜を酸化窒化シリコン膜(B)と表記する。酸化窒化シリコン膜(A)はSiH₄、N₂O、H₂の流量比がXh=0(Xh=H₂/SiH₄+N₂O)、Xg=0.97~0.99(Xg=N₂O/SiH₄+N₂O)の範囲で形成し、酸化窒化シリコン膜(B)はSiH₄、N₂O、H₂の流量比がXh=0.5~5(Xh=H₂/SiH₄+N₂O)、Xg=0.94~0.97(Xg=N₂O/SiH₄+N₂O)の範囲で形成する。

【 0 0 2 2 】

また、表1には酸化窒化シリコン膜の成膜前に実施する前処理条件について記載されてい ³⁰ る。この前処理は必須なものではないが、酸化窒化シリコン膜特性の再現性やTFTに応 用した場合におけるその特性の再現性を高めるために有用である。

[0023]

【表1】

条件 \ サンプルNo.			#210	#211	#212
プ ラズ マクリーニンング	ガス(sccm) H ₂		100	200	200
		O 2	100	0	0
	圧力 (Pa)		20	20	20
	高周波電力(W/cm ²)		0. 2	0. 2	0. 2
	処理時間(分)		2	2	2
成膜	ガス(sccm) SiH ₄		4	5	5
		N 2 O	400	120	120
		H ₂	0	500	125
	圧力 (Pa)		20	20	20
	高周波電力(W/cm ²)		0. 4	0.4	0. 4
	基板温度(℃)		400	400	400

表1を参照すると前処理条件は水素を200SCCM導入し、圧力20Pa、高周波電力0.2W/cm²でプラズマを生成して2分間処理する。また、水素を100SCCMと酸素を100SCCM 導入して同様にプラズマを生成して処理しても良い。また、表には記載しないがN₂Oと 水素を導入して圧力10~70Pa、高周波電力密度0.1~0.5W/cm²で数分間処理し ても良い。このような前処理のとき基板温度は300~450 、好ましくは400 と すれば良い。前処理の効果は基板上の被堆積表面をクリーニングする作用や、被堆積表面 に水素を吸着させ一時的に不活性化させることで、その後堆積される酸化窒化水素化シリ コン膜の界面特性を安定化させる作用がある。また、酸素やN₂Oを同時に導入すること により被堆積表面の最表面およびその近傍を酸化させ、界面準位密度を低減させるなどの 好ましい作用がある。

【 0 0 2 5 】

具体的には、酸化窒化水素化シリコン膜(B)の成膜条件は、#211の条件でSiH₄ を5SCCM、N₂Oを120SCCM、水素を500SCCM、反応圧力20Pa、高周波電力密度0 .4W/cm²とし、基板温度400 で作製した。高周波電源周波数は10~120MHz、好 ましくは27~60MHzが適用され得るが、ここでは60MHzとした。また、#212の条 件では、#211の条件に対して水素の流量を125SCCMとして作製した。それぞれのガ スの流量は、その絶対値を限定するものではなく流量比に意味を持っている。Xh = [H 2]/([SiH₄] + [N₂O])とすると、Xhは0.1~7の範囲とすれば良い。ま た、前述のように、Xg = [N₂O]/([SiH₄] + [N₂O])とすると、Xgは0 .90~0.996の範囲とすれば良い。また、酸化窒化シリコン膜(A)の成膜条件は #210の条件である。

【 0 0 2 6 】

このような条件で作製した酸化窒化シリコン膜の代表的な特性を表2に示す。表2には、 ラザフォード・バックスキャッタリング・スペクトロメトリー(Rutherford Backscatter ing Spectrometry:以下、RBSと省略して記す。使用装置システム;3S-R10、加 速器;NEC3SDH pelletron エンドステーション;CE&A RBS-400) から求めた水素(H)、窒素(N)、酸素(O)、シリコン(Si)の組成と密度、及び 内部応力(測定器:lonic System社製のModel-30114)の初期値と熱アニールによる内部 応力の値を示す。内部応力の表記で(+)の記号は引張り応力(膜を内側にして変形する 応力)を表し、()の記号は圧縮応力(膜を外側にして変形する応力)を表す。 【0027】

【表2】

サンプルNo.		#210	#211	#212	
組成	Н	1.6 ± 0.5	3.0 ± 0.5	2.0 \pm 0.5	
(atomic%)	N	1.5 ± 4	9. 6 ± 4	7.9 ± 4	
	0	63. 5 ± 2	53. 8 ± 2	56. 4 ± 2	
	S i	33. 4 ± 2	33. 6 ± 2	33. 7 ± 2	
組成比	O∕Si	1. 9	1.6	1.67	
	N∕Si	0. 04	0.18	0.14	
密度(atoms/cm ³)		6. 53×10 ²²	7. 16×10 ²²	7. 11 \times 10 ²²	

40

10

20

30

【0028】

表2の結果では、成膜時にH₂を添加することで膜中に含まれる水素の濃度が増加している。これに伴い酸素や窒素の含有量も変化している。酸化窒化シリコン膜(A)ではSi に対するOの比が1.9(許容範囲として1.7~2)であり、Siに対するNの比が0 .04(許容範囲として0.02~0.06)である。これに対し酸化窒化シリコン膜(B)の組成は、成膜時に添加するH₂の流量で変化するものの、Siに対するOの比が1 .6(許容範囲として1.4~1.8)程度であり、Siに対するNの比が0.14~0

.18(許容範囲として0.05~0.5)であり、Siに対してOの割合が低下し、窒 素の割合が増加している。

[0029]

窒素含有量の増加は膜の密度の増加と対応しており、酸化窒化シリコン膜(A)の6.5 atoms/cm³から、酸化窒化シリコン膜(B)では7.1atoms/cm³に増加し緻密化している 。このような密度の変化はフッ化水素アンモニウム(NH₄HF₂)を7.13%とフッ化 アンモニウム(NH₄F)を15.4%含む混合溶液(ステラケミファ社製、商品名LA L500)の20 におけるエッチング速度で比較すると、表1に記載したように酸化窒 化シリコン膜(A)で120nm/minであるのに対し、酸化窒化シリコン膜(B)では63 ~105nm/minとなっており、膜が緻密化していることと対応している。

[0030]

さらに、内部応力で比較すると、酸化窒化シリコン膜(A)は-4.26×10⁸Paの圧 縮応力であるものが熱処理(500、1時間+550、4時間:結晶化の工程におけ る処理条件と同等なもの)でが-7.29×10⁶Paに大きく変化する。一方、酸化窒化 シリコン膜 (B) は 2.31 × 1 0⁸Paの引張り応力であり熱処理を施しても殆ど変化し ない。熱処理により内部応力が変化する現象は膜の構造変化や組成変化と関連付けて考慮 することができ、酸化窒化シリコン膜(A)の熱的安定性が劣ることを示している。 [0031]

表1の条件を基にして作製した酸化窒化シリコン膜の特性を、MOS構造の試料を作製し 20 てC-V(容量対電圧)特性とそのBT(バイアス・熱)試験によるVfbの変動について 調べた。C-V特性においてはVfbが0VとなりBT試験においてもその変動がないこと が最も望ましく、この値が0Vからずれることは界面や絶縁膜中に欠陥準位密度が多いこ とを意味する。試料は単結晶シリコン基板(CZ-N型、<100>、抵抗率3~7 cm)の上に表1に示す条件で酸化窒化シリコン膜を100~150nmの厚さに形成した。電 極はアルミニウム(A1)をスパッタ法で400nmの厚さに形成し、電極面積は78.5 mm²とした。また、単結晶シリコン基板の裏面にも同じ厚さでA1電極を形成し、水素 雰囲気中において350 で30分熱処理を施しシンタリングを行った。BT試験は酸化 窒化シリコン膜上の電極に±1.7MVの電圧を印加して、150 で1時間放置した。 本明細書では便宜上、負の電圧を印加する場合を一BT試験、正の電圧を印加した場合を + B T 試験と表す。

[0032]

最初に酸化窒化シリコン膜(A)と(B)のそれぞれの C - V 特性を評価した。試料は、 上記単結晶シリコン基板上に130nmの酸化窒化シリコン膜(A)または(B)を表1の 作製条件で成膜したものである。測定は試料作製後の初期値と、 BT試験及び+BT試 験後と、その後さらに熱処理(500 1時間+550 4時間)を加えた後のC-V特 性を測定した。表3はその結果であり、Vfbの値について示す。尚、表3に記載した試料 の作製条件は表1に対応したものである。 C-V特性の測定には横川ヒューレット・パッ カード社製の Y H P - 4 1 9 2 A を 用いた。

[0033]【表3】

10

試料No.		①Vfb(V) initial	②Vfb(V) -BT	③Vfb(V) +BT	∆Vfb ①∕②	∆Vfb ②∕③
#210	熱処理前	-1.6	-3.3	-2.6	-1.7	0. 7
	熱処理後	-1.8	-3.4	-2.6	-1.6	0. 8
#212	熱処理前	-0.4	-0. 7	-0. 7	-0.3	0. 0
	熱処理後	-1.9	-3. 7	-3.1	-1.8	0. 6
#211	熱処理前	-3. 2	-	-3.9	3. 2	-3.9
	熱処理後	-1.0	0.6	-1.6	1.6	-2.2

熱処理:500℃、1時間+550℃、4時間

10

【0034】

試料#210は酸化窒化シリコン膜(A)であり、Vfbの初期値は-1.6Vであるのに 対しBT試験により-3.3Vまで変動している。しかし上記条件の熱処理では殆ど変化 していない。試料#211、#212のVfbはBT試験では殆ど変化しないのに対し、熱 処理でプラス方向に変動している。また、Vfbの初期値を比較すると酸化窒化シリコン膜 (B)である試料#212が一番0Vに近く適している。

【0035】

表3の結果より、Vfbの初期値から半導体との界面の形成には酸化窒化シリコン膜(B) の#212が適していると判断できる。この試料の熱処理によるVfbの変化は膜中からの 20 水素放出などが原因と考えられ、熱的安定性を考慮すると酸化窒化シリコン膜(A)が適 していると見ることができる。

[0036]

次に、酸化窒化シリコン膜(A)と酸化窒化シリコン膜(B)の2層構造とし、半導体表 面側から積層順を変えた試料を作製して評価した。具体的には、単結晶シリコン基板\酸 化窒化シリコン膜(A)\酸化窒化シリコン膜(B)の構造を有するものをサンプルAと 分類し、単結晶シリコン基板\酸化窒化シリコン膜(B)\酸化窒化シリコン膜(A)と したものをサンプルBと分類して、それぞれ膜厚を異ならせたサンプルを作製した。尚、 酸化窒化シリコン膜(B)は#212の条件を採用した。表4に評価した試料構造とその 結果を示し、図27は同試料のVfbの値を示すグラフである。尚、サンプルAに付した末 番は積層した膜厚の違いを区別するためであり、サンプルBも同様である。 【0037】

30

【表4】

試料No.	膜厚(nm)	①Vfb(V) initial	(2)Vfb(V) −BT	③Vfb(V) +BT	∆Vfb ①∕②	∆Vfb ②∕3
A-1	(A):30nm\(B)90nm	-0.4	-0. 8	-0.5	-0.4	0. 3
A-2	(A) : 90nm 📉 (B) 30nm	-0. 9	-1.6	-1.0	-0. 7	0.6
B-1	(A):60nm \ (B)60nm	0. 3	0. 1	0.4	-0. 2	0. 3
B-2	(A) : 30nm 📉 (B) 90nm	0. 0	-0.3	0. 0	-0. 3	0. 3
B-3	(A):90nm \ (B)30nm	0. 2	0. 1	0.5	-0.1	0.4

40

50

(A):酸化窒化シリコン膜(A)

(B):酸化窒化シリコン膜(B)

【 0 0 3 8 】

表4と図27の結果から、Vfbの値はサンプルAで一0.4~0.9Vであるのに対し、サンプルBでは0~0.3Vとなり良好な値を示している。また、BT試験後(酸化窒化シリコン膜上の電極に一1.7MVの電圧を印加した後)では、前者が-0.8~1 .6Vであるのに対し、後者は一0.1~0.3Vであり変動幅が小さく安定性が高い

(8)

ことが示された。

[0039]

このように、表4に示す構造の試料のC-V特性には明確な差が認められ、Vfbの初期値 およびBT試験後の変動値の両者を小さくできる構造があることを示している。即ち、単 結晶シリコン基板上に酸化窒化シリコン膜(B)を最初に体積し、その後酸化窒化シリコ ン膜(A)を積層させる構造が良いことを示している。

[0040]

以上のように、酸化窒化シリコン膜の特性について代表的な例を示した。勿論、本発明に 適用し得る絶縁膜としての酸化窒化シリコン膜は表1~4及び図24で示したものに限定 されるものではない。酸化窒化シリコン膜(A)の組成は、TFTに代表される半導体装 置に適したゲート絶縁膜として適した絶縁膜の組成は、窒素濃度1~2atomic%、水素濃 度0.5~2 atomic%、酸素濃度62~65 atomic%とする。酸化窒化シリコン膜(A) の組成は、窒素濃度7~10atomic%、水素濃度2~3atomic%、酸素濃度52~55at omic%とする。さらに、酸化窒化シリコン膜(A)の密度は6×10²²以上7×10²²at oms/cm³未満とし、酸化窒化シリコン膜(B)の密度は7×10²²以上8×10²²atoms/c m³未満とする。上述のフッ化水素アンモニウム(NH₄HF。)をとフッ化アンモニウム(NH₄F)を含む混合溶液によるエッチング速度は、酸化窒化シリコン膜(A)で110 ~130nm/minとし、酸化窒化シリコン膜(B)で60~110nm/minとする。

[0041]

【発明の実施の形態】

酸化窒化シリコン膜(A)と酸化窒化シリコン膜(B)をTFTのゲート絶縁膜に適用す る例を示す。図1(A)はトップゲート型のTFTの構成について示したものである。基 板1001上に下地膜(または、ブロッキング層ともいう)1002が形成され、その上 に島状半導体層1003が形成されている。島状半導体層は非晶質半導体、結晶質半導体 いずれの材料であっても良い。ゲート絶縁膜1004は島状半導体層1003の上面及び 端面に接して形成されている。

[0042]

ゲート絶縁膜1004は、膜厚方向に対して酸化窒化シリコン膜(A)から酸化窒化シリ コン膜(A)から酸化窒化シリコン膜(B)に連続的または階段状に組成が変化する構成 とする。図1(B)、(C)は酸化窒化シリコン膜の水素と窒素の組成を示すグラフであ る。上記構成の一例として、図1(B)に示すように酸化窒化シリコン膜(B)を島状半 導体層に接して形成し、その上に酸化窒化シリコン膜(A)を形成する。または、図1(C)に示すように島状半導体層側から酸化窒化シリコン膜(B)から酸化窒化シリコン膜 (A)に連続的に組成を変化させても良い。

[0043]

酸化窒化シリコン膜(A)と酸化窒化シリコン膜(B)を積層または連続的に組成を変化 させることで、TFTの特性を安定化させることができる。具体的にはVthのシフトを防 ぎ、熱的安定性及びバイアスストレスによる変動を防ぐことができる。

[0044]

40 図2は酸化窒化シリコン膜(A)と(B)を形成して、本発明の構成を得るのに適した装 置の一例を示している。図1(A)に示すプラズマCVD装置は、ロード/アンロード室 901、搬送室902、成膜室903を備えた装置である。各部屋は仕切弁904、90 5 で分離されている。各部屋には真空ポンプなどを備えた減圧手段909a~909cが それぞれ接続している。ロード / アンロード室901には基板907と該基板を保持する カセット906があり、搬送室902に設けた搬送手段908により反応室903へ移送 される。反応室903にはプラズマ発生手段909、基板加熱手段910、ガス供給手段 911が備えられ、この部屋でグロー放電プラズマを利用した膜の形成が行われる。ガス 供給手段911はSiH₄、N₂O、H₂、O₂などのガスが流量を制御して供給できるよう になっている。

[0045]

10

20

反応室は1室のみの構成であるが、酸化窒化シリコン膜(A)と(B)はSiH₄、N₂O 、H₂の供給量や、高周波電力、反応圧力の制御できるので同じ反応室で連続して形成す ることができる。むしろ、基板のサイズが大型化した場合には設置する床面積を小さくす ることが可能となり省スペース化に寄与する。 【0046】

図2(B)に示す装置の構成は、ロード室920、アンロード室921、共通室922が あり、共通室922の中に反応室923~925が設けられた構成である。ロード室92 0、アンロード室921はそれぞれ基板936、938とそれを保持するカセット935 、937が備えられ、仕切弁926、927で共通室と分離されている。ロード室920 から搬送手段933により搬出された基板は反応室923~925のいずれの部屋にもセットすることが可能である。

【0047】

反応室923~925にはプラズマ発生手段940、基板加熱手段941、ガス供給手段 939が備えられ、この部屋でグロー放電プラズマを利用した膜の形成が行われる。それ ぞれの反応室には仕切弁930a~932a、930b~932bが設けられ、真空ポン プなどを備えた減圧手段942により個別に圧力が制御できる。従って、成膜条件をそれ ぞれ個別に制御して膜の堆積をすることが可能である。または、それぞれの反応室で同時 に、或いは並列して膜を形成することも可能であり生産性の向上を図ることもできる。

【0048】

酸化窒化シリコン膜(A)と(B)はSiH₄、N₂O、H₂の供給量や、高周波電力、反 ²⁰ 応圧力の制御できるので同じ反応室で連続して形成することができ、上記膜の2層構造と しても良いし、ガスの供給量を成膜時間と共に変化させて組成を連続的に変化させても良 い。いずれにしても、図2(B)の装置の構成は生産性の向上に寄与する。

【0049】

[実施例1]

本実施例では、 С М О S 回路を形成するのに必要な n チャネル型 T F T と p チャネル型 T F T を 同一基板上に作製する方法を図 1 と図 2 を用いて説明する。

【 0 0 5 0 】

図3(A)において、基板101にはコーニング社の#7059ガラスや#1737ガラス 基などに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどを用いる 。これらのガラス基板には微量ではあるがナトリウムなどのアルカリ金属元素が含まれて いる。また、上記ガラス基板は熱処理時の温度により数ppm~数十ppm程度収縮する ので、ガラス歪み点よりも10~20 程度低い温度であらかじめ熱処理しておくと良い 。基板101のTFTを形成する表面には、基板101から前記アルカリ金属元素やその 他の不純物の汚染を防ぐために下地膜102を形成する。下地膜102は、SiH₄、N H₃、N₂Oから作製する酸化窒化シリコン膜(C)102aと、SiH₄、N₂Oから作製 する酸化窒化シリコン膜(A)102bで形成する。酸化窒化シリコン膜(C)102a は10~100nm(好ましくは20~60nm)の厚さで形成し、酸化窒化シリコン膜(A)

【0051】

 これらの膜は平行平板型のプラズマCVD法を用いて形成する。102aはSiH₄、N₂ O、NH₃から作製される絶縁膜であり、この膜を酸化窒化シリコン膜(C)とする。例 えば、SiH₄を10SCCM、NH₃を100SCCM、N₂Oを20SCCMとして反応室に導入し 、基板温度325 、反応圧力40Pa、放電電力密度0.41W/cm²、放電周波数60MHz として形成する。一方、酸化窒化シリコン膜(A)102bは、SiH₄を5SCCM、N₂O を120SCCM、H₂を125SCCMとして反応室に導入し、基板温度400 、反応圧力2 0Pa、放電電力密度0.41W/cm²、放電周波数60MHzとして形成する。これらの膜は、 基板温度を変化させることで、反応ガスの切り替えのみで連続して形成することもできる

【0052】

10

ここで作製した酸化窒化シリコン膜(C)102aは、密度が9.28×10²²/cm³であ り、フッ化水素アンモニウム(NH₄HF₂)を7.13%とフッ化アンモニウム(NH₄ F)を15.4%含む混合溶液(ステラケミファ社製、商品名LAL500)の20 に おけるエッチング速度が63nm/minと遅く、緻密で硬い膜である。このような膜を下地膜 に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散する のを防ぐのに有効である。

【 0 0 5 3 】

次に、25~80nm(好ましくは30~60nm)の厚さで非晶質構造を有する半導体 層103aを、プラズマCVD法やスパッタ法などの公知の方法で形成する。本実施形態 では、プラズマCVD法で非晶質シリコン膜を55nmの厚さに形成する。非晶質構造を 有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲル マニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜1 02と非晶質半導体層103aとは両者を連続形成しても良い。例えば、前述のように酸 化窒化シリコン膜(C)102aと酸化窒化シリコン膜(A)102bをプラズマCVD 法で連続して成膜後、反応ガスをSiH₄、N₂O、H₂からSiH₄とH₂或いはSiH₄の みに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化 シリコン膜(A)102bの表面の汚染を防ぐことが可能となり、作製するTFTの特性 バラツキやしきい値電圧の変動を低減させることができる。

【 0 0 5 4 】

そして、図3(B)に示すように非晶質半導体層103aの結晶化の工程を行う。その方 ²⁰ 法として、レーザーアニール法や熱アニール法(固相成長法)、またはラピットサーマル アニール法(RTA法)などを適用すれば良い。RTA法では、赤外線ランプ、ハロゲン ランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平7-130652号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導 体層103bを形成することもできる。結晶化の工程ではまず、非晶質半導体層が含有す る水素を放出させておくことが肝要であり、400~500 で1時間程度の熱処理を行 い含有する水素量を5atom%以下にしてから結晶化させることが望ましい。

【 0 0 5 5 】

結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシ マレーザーやYAGレーザー、またはアルゴンレーザーをその光源とする。レーザー光は 光学系により集光して利用するが、例えば線状に加工してレーザーアニールを行う。レー ザーアニール条件は実施者が適宣選択するものであるが、その一例としてレーザーパルス 発振周波数30Hzとし、レーザーエネルギー密度を100~500mJ/cm²(代表的には 300~400mJ/cm²)とする。そして線状ビームを基板全面に渡って照射し、この時の 線状ビームの重ね合わせ率(オーバーラップ率)を80~98%として行う。このように して結晶質半導体層を形成することができる。

【0056】

熱アニール法による場合にはファーネスアニール炉を用い、窒素雰囲気中で600~66 0 程度の温度でアニールを行う。いずれにしても非晶質半導体層を結晶化させると原子 の再配列が起こり緻密化するので、作製される結晶質半導体層の厚さは当初の非晶質半導 体層の厚さ(本実施例では55nm)よりも1~15%程度減少する。

【 0 0 5 7 】

こうして、結晶質半導体層103bを形成したら、所定のレジストマスクを形成し、ライ エッチングによって結晶質半導体層を島状に分割して島状半導体層104、105を形成 する。半導体層のドライエッチングにはCF₄と〇₂の混合ガスを用いる。

【0058】

その後、プラズマCVD法や減圧CVD法、またはスパッタ法により50~100nmの 厚さの酸化シリコン膜によるマスク層106を形成する。例えば、プラズマCVD法によ る場合TEOSとO2とを混合し、反応圧力40Pa、基板温度300~400 とし、高 周波(13.56MHz)電力密度0.5~0.8W/cm²で放電させ、100~150nm代表 10

30

的には130nmの厚さに形成する。

【0059】

そして、図3(D)に示すように、nチャネル型TFTのLDD領域を形成するために、 n型を付与する不純物元素を島状半導体層105に選択的にドーピングする工程を行う。 半導体に対してn型を付与する不純物元素には、リン(P)、砒素(As)、アンチモン (Sb)など周期律表第15族の元素が知られている。フォトレジストマスク108を形 成し、ここではリン(P)を添加すべく、フォスフィン(PH₃)を用いたイオンドープ 法を適用する。形成される不純物領域109におけるリン(P)濃度は2×10¹⁶~5× 10¹⁹atoms/cm³の範囲とする。本明細書中では、不純物領域109に含まれるn型を付 与する不純物元素の濃度を(n⁻)と表す。

(12)

【0060】

次に、マスク層106を純水で希釈したフッ酸などのエッチング液により除去する。そして、島状半導体層105にドーピングした不純物元素を活性化させる工程を行う。活性化 は窒素雰囲気中で500~600 で1~4時間の熱アニールや、レーザーアニールなど の方法により行うことができる。また、両方の方法を併用して行っても良い。本実施例で は、レーザー活性化の方法を用い、KrFエキシマレーザー光(波長248nm)を用い 、線状ビームを形成して、発振周波数5~50Hz、エネルギー密度100~500mJ /cm²として線状ビームのオーバーラップ割合を80~98%として走査して、島状半 導体層が形成された基板全面を処理する。尚、レーザー光の照射条件には何ら限定される 事項はなく、実施者が適宣決定すれば良い。

[0061]

そして、図3(E)に示すようにゲート絶縁膜110を形成する。TFTのVth変動を防 ぎ、バイアスストレスおよび熱に対する安定性を高めるために、表4または図27の結果 を参酌して、表1に記載された作製条件を基に、島状半導体層側との界面を酸化窒化シリ コン膜(B)で形成し、その組成から酸化窒化シリコン膜(A)の組成へ連続的に組成が 変化するようにSiH₄、N₂O、H₂のガス流量をマスフローコントローラーで制御する 。図3(E)では組成が丁度中間の値を示すところを点線で示す。その部分は膜厚の中央 部であっても良いし、半導体層寄り或いはゲート電極寄りであっても良い。具体的には、 最初SiH₄を5SCCM、N₂Oを120SCCM、H₂を125SCCM流し、Xh=1でXg=0 .96とし、20Paに圧力を制御して27MHzで0.4mW/cm²の高周波電力を投入して成 膜を開始し、その後成膜速度を考慮して随時N。O流量を成膜終了時に500SCCMとなる ように増加させ、H₂流量を0SCCMとして、Xh=0でXg=0.99となるように減少 させる制御を行う。SiH4の流量は5SCCMから4SCCMへの制御なので、図3(E)で示 す点線のところで切り替えた。このようにして120nmの厚さでゲート絶縁膜を形成した 。勿論、ゲート絶縁膜の厚さはこれに限定されるものではなく、50~200nm(好まし くは、80~150nm)の厚さで形成し、前述のように酸化窒化シリコン膜(A)と(B)を積層する構造としても良い。尚、ここで示す成膜条件は一例であり、表2で示した組 成が得られるならば成膜条件に何ら限定される事項はない。

[0062]

ゲート絶縁膜の成膜前に行うプラズマクリーニング処理は効果的である。また、プラズマ 40 クリーニング処理は、水素を200SCCM導入し、圧力20Pa、高周波電力0.2W/cm²で プラズマを生成して2分間処理する。或いは、H₂を100SCCMと酸素を100SCCM導入し て、圧力40Paで同様にプラズマ処理しても良い。

基板温度は300~450 、好ましくは400 とする。この段階で、島状半導体層1 04、105bの表面をプラズマクリーニング処理することで、吸着しているボロンやリ ン、その他の有機物などの汚染物質を取り除くことができる。

【0063】

次に、ゲート絶縁膜110上にゲート電極を形成するために導電層を成膜する。この導電 層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造とするこ ともできる。本実施例では、導電性の窒化物金属膜から成る導電層(A)111と金属膜 10

30

から成る導電層(B)112とを積層させる構造とする。導電層(B)112はタンタル (Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素 、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜(代表的にはM o-W合金膜、Mo-Ta合金膜)で形成すれば良く、導電層(A)111は窒化タンタ ル(TaN)、窒化タングステン(WN)、窒化チタン(TiN)膜、窒化モリブデン(MoN)などで形成する。また、導電層(A)111はタングステンシリサイド、チタン シリサイド、モリブデンシリサイドを適用しても良い。導電層(B)112は低抵抗化を 図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては30ppm 以下とすると良かった。例えば、タングステン(W)は酸素濃度を30ppm以下とする ことで20µ cm以下の比抵抗値を実現することができる。

【0064】

- 導電層(A)111は10~50nm(好ましくは20~30nm)とし、導電層(B) 1 1 2 は 2 0 0 ~ 4 0 0 n m (好ましくは 2 5 0 ~ 3 5 0 n m)とすれば良い。本実施例 では、 導電層(A)111に30nmの厚さのTaN膜を、 導電層(B)112には35 0 n m の T a 膜を用い、いずれもスパッタ法で形成する。 T a N 膜は T a をターゲットと してスパッタガスにArと窒素との混合ガスを用いて成膜する。TaはスパッタガスにA rを用いる。また、これらのスパッタガス中に適量の X e や K r を加えておくと、膜の内 部応力を緩和して膜の剥離を防止することができる。 相のTa膜の抵抗率は20u cm 程度でありゲート電極に使用するのに適しているが、 相のTa膜の抵抗率は180p cm程度でありゲート電極とすすには不向きである。TaN膜は 相に近い結晶構造を持つ ので、この上にTa膜を形成すれば 相のTa膜が容易に得ることができる。尚、図示し ないが、導電層(A)111の下に2~20nm程度の厚さでリン(P)をドープしたシ リコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密 着性向上と酸化防止を図ると同時に、導電層(A)または導電層(B)が微量に含有する アルカリ金属元素がゲート絶縁膜110に拡散するのを防ぐことができる。いずれにして も、導電層(B)は抵抗率を10~500µ cmの範囲ですることが好ましい。 [0065]
- 次に、図3(F)に示すようにフォトレジストマスク113を形成し、導電層(A)11 1と導電層(B)112とを一括でエッチングしてゲート電極114、115を形成する 。TaやWなどの耐熱性導電性材料を高速でかつ精度良くエッチングして、さらに端部を テーパー形状とするためには、高密度プラズマを用いたドライエッチング法が適している 。高密度プラズマを得る手法にはマイクロ波や誘導結合プラズマ(Inductively Coupled Plasma:ICP)を用いたエッチング装置がある。特に、ICPエッチング装置はプラズ マの制御が容易であり、処理基板の大面積化にも対応できる。ドライエッチング法により CF₄とO₂の混合ガス、またはCF₄とC1₂を用いて1~20Paの反応圧力で行う。 【0066】
- ゲート電極114、115は、導電層(A)から成る114a、115aと、導電層(B)から成る114b、115bとが一体として形成されている。この時、nチャネル型TFTのゲート電極115は不純物領域109の一部と、ゲート絶縁膜110を介して重なるように形成する。また、ゲート電極は導電層(B)のみで形成することも可能である。 【0067】
- 次に、図4(A)に示すように、レジストマスク116を形成し、n型を付与する不純物 元素を島状半導体層104、105にドーピングする。n型を付与する不純物元素は同様 にリン(P)を用い、イオンドープ法などイオン化した不純物元素を電界で加速して注入 する方法で1×10²⁰~1×10²¹atoms/cm³の濃度に添加する。このようにして、不純 物領域117、118を形成する。

【0068】

次いで、図4(B)に示すように、レジストマスク119を形成し、 p チャネル型 T F T のソース領域およびドレイン領域とする不純物領域120を形成する。ここでは、ゲート 電極114をマスクとして p 型を付与する不純物元素を添加し、自己整合的に不純物領域 10

20

30

40

を形成する。不純物領域120はジボラン(B₂H₆)を用い、前述のリン(P)のドーピングと同じ方法で行う。そして不純物領域120のボロン(B)濃度は3×10²⁰~3× 10²¹atoms/cm³となるようにする。本明細書中では、ここで形成された不純物領域12 0に含まれるp型を付与する不純物元素の濃度を(p⁺)と表す。不純物領域120の一 部には既にリン(P)が添加さているが、この濃度と比較して不純物領域120に添加さ れるボロン(B)濃度はその1.5~3倍程度なのでp型の導電性が確保され、TFTの 特性に何ら影響を与えることはない。

(14)

【0069】

その後、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化する 工程を熱アニール法で行う。この工程はファーネスアニール炉を用いれば良い。その他に 、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)で行うことがで きる。アニール処理は酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲 気中で400~700 、代表的には500~600 で行うものであり、本実施例では 550 で4時間の熱処理を行った。また、アニール処理の前に、50~200nmの厚さ の保護絶縁層121を酸化窒化シリコン膜や酸化シリコン膜などで形成することで、ゲー ト電極形成材料の酸化を防止することができる。

【0070】

活性化の工程の後、さらに、3~100%の水素を含む雰囲気中で、300~500 で 1~12時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に 励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他 の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。

[0071]

その後、保護絶縁層上に酸化窒化シリコン膜(B)を成膜して層間絶縁層122を形成す る。本実施例では酸化窒化シリコン膜(B)をSiH₄を5SCCM、N₂Oを120SCCM、H ₂を500SCCM導入して反応圧力40Pa、基板温度400 とし、放電電力密度を0.4W /cm²として、500~1500nm(好ましくは600~800nm)の厚さで形成する。 【0072】

そして、層間絶縁層122および保護絶縁層121にソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース線123、126と、ドレイン線124、125を形成する。図示していないが、本実施例ではこの配線を、Ti膜を100nm、Tiを含むアルミニウム膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜として形成する。

【0073】

次に、パッシベーション膜127として、窒化シリコン膜または酸化窒化シリコン膜を5 0~500nm(代表的には100~300nm)の厚さで形成する。この状態で水素化 処理を行うとTFTの特性向上に対して好ましい結果が得られる。例えば、3~100% の水素を含む雰囲気中で、300~500 で1~12時間の熱処理を行うと良い。パッ シベーション膜175を緻密な窒化シリコン膜で形成し、このような温度で熱処理を行う と、層間絶縁層122を形成する酸化窒化水素化シリコン膜の含有水素が放出され、上層 側は緻密な窒化シリコン膜でキャップされることになり水素の拡散が阻止されるので、放 出される水素は下層側に優先的に拡散し、島状半導体層104、105の水素化を酸化窒 化水素化シリコン膜から放出される水素で行うことができる。同様に、下地膜に用いた酸 化窒化水素化シリコン膜からも水素が放出されるので、島状半導体層104、105は上 層側および下層側の両側より水素化される。また、この水素化処理はプラズマ水素化法を 用いても同様の効果が得ることができる。

【0074】

こうして基板101上に、 n チャネル型TFT134と p チャネル型TFT133とを完成させることができる。 p チャネル型TFT133には、島状半導体層104にチャネル 形成領域128、ソース領域129、ドレイン領域130を有している。 n チャネル型T 10

20

FT134には、島状半導体層105にチャネル形成領域131、ゲート電極115とオ ーバーラップするLDD領域132(以降、このようなLDD領域をLovと記す)、ソー ス領域133、ドレイン領域134を有している。ゲート電極115とオーバーラップす るLDD領域はドレイン側のみに設けホットキャリア効果によるTFTの劣化を防ぐ構造 とする。このLov領域のチャネル長方向の長さは、チャネル長3~8µmに対して、0. 5~3.0µm(好ましくは1.0~1.5µm)とした。図4ではそれぞれのTFTをシ ングルゲート構造としたが、ダブルゲート構造でも良いし、複数のゲート電極を設けたマ ルチゲート構造としても差し支えない。このようにして作製されたTFTにおいて、nチ ャネル型TFTでS値を0.10~0.30V/dec、Vthを0.5~2.5Vの範囲に 、pチャネル型TFTでS値を0.10~0.30V/dec、Vthを-0.5~-2.5 Vにすることができる。

【0075】

[実施例2]

図5~図7を用いて本実施例を説明する。基板601としてガラス基板(例えばコーニン グ社の#1737基板)を用いる。最初に、基板601上にゲート電極602を形成する 。ここでは、スパッタ法を用いて、タンタル(Ta)膜を200nmの厚さに形成した。 また、ゲート電極602を、窒化タンタル(TaN)膜(膜厚50nm)とTa膜(膜厚 250nm)の2層構造としても良い。Ta膜はスパッタ法でArガスを用い、Taをタ ーゲットとして形成するが、ArガスにXeガスを加えた混合ガスでスパッタすると内部 応力の絶対値を2×10⁸Pa以下にすることができる(図5(A))。

[0076]

そして、ゲート絶縁膜603を形成する。ゲート絶縁膜603は、ゲート電極側から酸化 窒化シリコン膜(A)と酸化窒化シリコン膜(B)の積層構造とする。成膜条件は表1に 記載の条件に従うものとし、酸化窒化シリコン膜(A)を#210の条件で、酸化窒化シ リコン膜(B)を#212の条件で成膜する。図5(B)ではゲート絶縁膜603aが酸 化窒化シリコン膜(A)であり25nmの厚さに形成し、ゲート絶縁膜603bが酸化窒化 シリコン膜(B)であり125nmの厚さに形成する。これらの膜はSiH₄、N₂O、H₂ のガス流量の切り替えのみで容易に積層することが可能であり、図2で示したプラズマC VD装置で形成することができる。

[0077]

さらに、酸化窒化シリコン膜を形成した同じ反応室で非晶質半導体層604を連続形成す ることもできる。非晶質半導体層604もプラズマCVD法でSiH₄やH₂などを用いて 形成される膜であり、反応ガスの切り替えのみで良い。非晶質半導体層604の厚さを2 0~100nm、好ましくは40~75nmの厚さに形成する。このように連続的にゲー ト絶縁膜から非晶質半導体層を形成することで、空気中に晒すことにより発生する界面の 汚染(有機物汚染やB、Pなどの汚染)を防ぐことができ、作製するTFTの特性バラツ キを低減させることができる。(図5(B))。

[0078]

そして、ファーネスアニール炉を用い、450~550 で1時間の熱処理を行って非晶 質半導体層604から水素を放出させ、残存する水素量を5atomic%以下とする。その後 、レーザーアニール法や熱アニール法を用いれば良い。レーザーアニール法では、例えば KrFエキシマレーザー光(波長248nm)を用い、線状ビームを形成して、発振パルス 周波数30Hz、レーザーエネルギー密度100~500mJ/cm²、線状ビームのオーバー ラップ率を96%として非晶質半導体層の結晶化を行う(図5(C))。

[0079]

こうして形成された結晶質半導体層605に密接してチャネル保護膜とする酸化窒化シリ コン膜606を形成する。この酸化窒化シリコン膜は表1に記載した#211、#212 のいずれの条件でも良く、膜厚を200nmとして形成する。この酸化窒化シリコン膜6 06の成膜の前にプラズマCVD装置の反応室内で表1に記載したプラズマクリーニング 処理を行い、結晶質半導体層605の表面を処理するとTFT特性のVthのバラツキを減 30

10

20

らすことができる。その後、裏面からの露光を用いたパターニング法により、ゲート電極 をマスクとして自己整合的に酸化窒化シリコン膜606上にレジストマスク607を形成 する。レジストマスク607は図示したように光の回り込みによって、わずかにゲート電 極の幅より小さくなった(図5(D))。

[0080]

このレジストマスク607を用いて酸化窒化シリコン膜606をエッチングして、チャネ ル保護膜608を形成した後、レジストマスク607を除去する。この工程により、チャ ネル保護膜608と接する領域以外の結晶質半導体層605の表面を露呈させる。このチ ャネル保護膜608は、後の不純物添加の工程でチャネル領域に不純物が添加されること を防ぐ役目を果すと共に、結晶質半導体層の界面準位密度を低減する効果がある(図5(E))。

[0081]

次いで、フォトマスクを用いたパターニングによって、n チャネル型TFTの一部とpチャネル型TFTの領域を覆うレジストマスク609を形成し、結晶質半導体層605の表面が露呈している領域にn型を付与する不純物元素をドーピングする工程を行いn⁺領域610aを形成する。ここではイオンドープ法でフォスフィン(PH₃)を用い、ドーズ量5×10¹⁴atoms/cm²、加速電圧10kVとしてリン(P)を添加した。また、上記レジストマスク609のパターンは実施者が適宣設定することによりn⁺領域の幅が決定され、所望の幅を有するn⁻型領域、およびチャネル形成領域を形成することを可能としている(図6(A))。

[0082]

レジストマスク609を除去した後、保護絶縁膜611aを形成する。この膜も表1に記載した#211または#212の条件による酸化窒化シリコン膜で50nmの厚さに形成する(図6(B))。

【0083】

次いで、保護絶縁膜611aが表面に設けられた結晶質半導体層にn型を付与する不純物 元素をドーピングする工程を行い、n⁻型領域612を形成する。但し、保護絶縁膜61 1aを介してその下の結晶質半導体層に不純物を添加するため保護絶縁膜611aの厚さ を考慮に入れ適宣条件を設定する必要がある。ここでは、ドーズ量3×10¹³atoms/cm ²、加速電圧60kVとして行うと良い。このn⁻領域612はLDD領域として機能する (図6(C))。

【0084】

次いで、 n チャネル型 T F T を覆うレジストマスク 6 1 4 を形成し、 p チャネル型 T F T が形成される領域に p 型を付与する不純物元素をドーピングする工程を行う。ここでは、 イオンドープ法でジボラン(B₂H₆)を用い、ボロン(B)を添加する。ドーズ量は 4 × 1 0¹⁵atoms/cm²、加速電圧 3 0 k V として p ⁺領域を形成する(図 6 (D))。そして 、レーザーアニールまたは熱アニールによる不純物元素の活性化の工程を行う(図 6 (E))。その後、チャネル保護膜 6 0 8 と保護絶縁膜 6 1 1 a をそのまま残し、公知のパタ ーニング技術により結晶性半導体層を所望の形状にエッチングする(図 7 (A))。

[0085]

以上の工程を経て、nチャネル型TFTのソース領域615、ドレイン領域616、LD D領域617、618、チャネル形成領域619が形成され、pチャネル型TFTのソー ス領域621、ドレイン領域622、チャネル形成領域620が形成される。次いで、n チャネル型TFTおよびpチャネル型TFTを覆って第1の層間絶縁膜623を形成する 。第1の層間絶縁膜623は表1に記載した#211または#212の条件で作製される 酸化窒化シリコン膜を用い、100~500nmの厚さに形成する(図7(B))。そし て、第2の層間絶縁膜624を表1に記載した#210の条件で作製される酸化窒化シリ コン膜で同様に100~500nmの厚さに形成する(図7(C))。 【0086】

この状態で1回目の水素化の工程を行なう。この工程は、例えば3~100%の水素雰囲 50

30

40

20

気中で300~550 、好ましくは350~500 の熱処理を1~12時間行なえば 良い。または、プラズマ化された水素を含む雰囲気中で同様の温度で10~60分の処理 を行なっても良い。この熱処理により第1の層間絶縁膜に含まれる水素や、上記熱処理雰 囲気によって気相中から第2の層間絶縁膜に供給された水素は拡散し、その一部は半導体 層にも達するので、結晶質半導体層の水素化を効果的に行うことができる。

[0087]

第1の層間絶縁膜623と第2の層間絶縁膜624はその後、所定のレジストマスクを形 成して、エッチング処理によりそれぞれのTFTのソース領域と、ドレイン領域に達する コンタクトホールが形成する。そして、ソース線625、627とドレイン線626を形 成する。図示していないが、本実施例ではこの配線をTi膜を100nm、Tiを含むA 1 膜 3 0 0 n m、 T i 膜 1 5 0 n mをスパッタ法で連続して形成した 3 層構造の電極とし て用いている(図7(D))。

[0088]

さらに、パッシベーション膜628をプラズマCVD法でSiH₄、N₂O、NH₃から形 成される窒酸化シリコン膜、またはSiH₄、N₀、NHから作製される窒化シリコン膜 で形成する。この時、膜の形成に先立ってN2O、N2、NH3等を導入してプラズマ水素 化処理を実施すると、プラズマ化されることにより気相中で生成された水素が第2の層間 絶縁膜中に供給され、基板を200~500 に加熱しておけば、水素を第1の層間絶縁 膜やさらにその下層側にも拡散させることが可能であり、2回目の水素化の工程とするこ とができる。パッシベーション膜の作製条件は特に限定されるものではないが、緻密な膜 とすることが望ましい。最後に3回目の水素化の工程を水素または窒素を含む雰囲気中で 300~550 の加熱処理を1~12時間の加熱処理により行うことにより行なう。こ のとき水素は、パッシベーション膜628から第2の層間絶縁膜624へ、第2の層間絶 縁膜624から第1の層間絶縁膜623へ、そして第1の層間絶縁膜623から結晶質半 導体層へと水素が拡散して結晶質半導体層の水素化を効果的に実現させることができる。 水素は膜中から気相中へも放出されるが、パッシベーション膜を緻密な膜で形成しておけ ばある程度それを防止できたし、雰囲気中に水素を供給しておけばそれを補うこともでき る。

[0089]

以上の工程により、pチャネル型TFTとnチャネル型TFTを同一基板上に逆スタガ型 の構造で形成することができる。そして、逆スタガ型のTFTにおいても、ゲート絶縁膜 603bに本発明の酸化窒化シリコン膜を適用することによりVthシフトの少ないTFT を得ることができる。例えば、nチャネル型TFTでは、S値を0.10~0.30V/de c、Vthを0.5~2.5Vの範囲内にすることができる。また、pチャネル型TFT では、S値を0.10~0.30V/dec、Vthを-0.5V~-2.5Vの範囲内とす ることができる。

[0090]

このような特性は、本発明の酸化窒化シリコン膜(A)と(B)を積層または連続的に組 成を変化させたゲート絶縁膜と、本実施例で示した水素化処理の工程の相乗効果によるも のとみることもでき、実施形態1で検討したように半導体層と積層して熱的に安定な酸化 窒化シリコン膜(A)と(B)を組み合わせることにより得られるものである。

[0091]

[実施例3]

本実施例は画素部の画素TFTおよび保持容量と、画素部の周辺に設けられる駆動回路の TFTを同時に作製する方法について工程に従って詳細に説明する。

[0092]

図 8 (A) において、基板 8 0 1 にはコーニング社の # 7 0 5 9 ガラスや # 1 7 3 7 ガラ スなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス 基板の他に、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PE N)、ポリエーテルサルフォン(PES)など光学的異方性を有しないプラスチック基板 10

20

を用いることができる。ガラス基板を用いる場合には、ガラス歪み点よりも10~20 程度低い温度であらかじめ熱処理しておいても良い。そして、基板801のTFTを形成 する表面に、基板801からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン 膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜802を形成する。例えば、プ ラズマCVD法でSiH₄、NH₃、N₀Oから作製される酸化窒化シリコン膜(C)80 2 a を 1 0 ~ 2 0 0 nm (好ましくは 5 0 ~ 1 0 0 nm)、同様に S i H₄、 N₂Oから作製さ れる酸化窒化シリコン膜(A)802bを50~200nm(好ましくは100~150 nm)の厚さに積層形成する。ここでは下地膜802を2層構造として示したが、前記絶縁 膜の単層膜または2層以上積層させて形成しても良い。

(18)

[0093]

次に、25~80nm(好ましくは30~60nm)の厚さで非晶質構造を有する半導体 層803aを、プラズマCVD法やスパッタ法などの公知の方法で形成する。例えば、プ ラズマCVD法で非晶質シリコン膜を55nmの厚さに形成する。非晶質構造を有する半 導体膜には、非晶質半導体層や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜な どの非晶質構造を有する化合物半導体膜を適用しても良い。また、図2に示すような装置 を用いて、同一の反応室で下地膜802と非晶質半導体層803aとは両者を連続形成す ることも可能である。例えば、前述のように酸化窒化シリコン膜(C)802aと酸化窒 化シリコン膜802bをプラズマCVD法で連続して成膜後、反応ガスをSiH₄、N₂O 、H。からSiH₄とH。或いはSiH₄のみに切り替えれば、一旦大気雰囲気に晒すことな く連続形成できる。その結果、酸化窒化水素化シリコン膜102bの表面の汚染を防ぐこ とが可能となり、作製するTFTの特性バラツキやしきい値電圧の変動を低減させること ができる。

[0094]

そして、結晶化の工程を行い非晶質半導体層803aから結晶質半導体層803bを作製 する。その方法としてレーザーアニール法や熱アニール法(固相成長法)、またはラピッ トサーマルアニール法(RTA法)を適用することができる。前述のようなガラス基板や 耐熱性の劣るプラスチック基板を用いる場合には、特にレーザーアニール法を適用するこ とが好ましい。RTA法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、 キセノンランプなどを光源に用いる。或いは特開平7-130652号公報で開示された 技術に従って、触媒元素を用いる結晶化法で結晶質半導体層103bを形成することもで きる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好 ましく、400~500 で1時間程度の熱処理を行い含有する水素量を5atom%以下に してから結晶化させると膜表面の荒れを防ぐことができるので良い。

[0095]

また、プラズマCVD法で非晶質シリコン膜の形成工程において、反応ガスにSiH₄と アルゴン(Ar)を用い、成膜時の基板温度を400~450 として形成すると、非晶 質シリコン膜の含有水素濃度を5atomic%以下にすることもできる。このような場合にお いて水素を放出させるための熱処理は不要となる。

[0096]

40 結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシ マレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用 いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール 条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数30Hz とし、レーザーエネルギー密度を100~500mJ/cm²(代表的には300~400mJ/cm ²)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わ せ率(オーバーラップ率)を80~98%として行う。このようにして図8(B)に示す ように結晶質半導体層803bを得ることができる。

[0097]

そして、結晶質半導体層803b上に第1のフォトマスク(PM1)を用い、フォトリソ グラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質 50

10

20

半導体層を島状に分割し、図8(C)に示すように島状半導体層804~808を形成する。結晶質シリコン膜のドライエッチングにはCF₄とO₂の混合ガスを用いる。 【0098】

このような島状半導体層に対し、TFTのVthを制御する目的でp型を付与する不純物元 素を1×10¹⁶~5×10¹⁷atoms/cm³程度の濃度で島状半導体層の全面に添加しても良 い。半導体に対してp型を付与する不純物元素には、ホウ素(B)、アルミニウム(A1)、ガリウム(Ga)など周期律表第13族の元素が知られている。その方法として、イ オン注入法やイオンドープ法(或いはイオンシャワードーピング法)を用いることができ るが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボ ラン(B₂H₆)をソースガスとして用いホウ素(B)を添加する。このような不純物元素 の注入は必ずしも必要でなく省略しても差し支えないが、特にnチャネル型TFTのしき い値電圧を所定の範囲内に収めるために好適に用いる手法である。また、この場合にもゲ ート絶縁膜の成膜前に行うプラズマクリーニング処理は効果的であり表1に記載した条件 に従い行うと良い。

【0099】

そして、図8(C)に示すようにゲート絶縁膜809を形成する。TFTのVthシフトを防ぎ、バイアスストレスおよび熱に対する安定性を高めるために、表1に記載された作製条件を基に、島状半導体層側から酸化窒化シリコン膜(B)の組成から酸化窒化シリコン膜(A)の組成へ連続的に組成が変化するようにSiH₄、N₂O、H₂のガス流量をマスフローコントローラーで制御して形成する。図8(C)において、組成が丁度中間の値を示すところを点線で示す。その部分は膜厚の中央部であっても良いし、半導体層側寄り或いはゲート電極側寄りであっても良い。このゲート絶縁膜の作製条件は実施例1と同様なものとする。

【 0 1 0 0 】

そして、図8(D)に示すように、ゲート絶縁膜809上にゲート電極を形成するための 耐熱性導電層を形成する。耐熱性導電層は単層で形成しても良いが、必要に応じて二層あ るいは三層といった複数の層から成る積層構造としても良い。本実施例では、導電層(A) 810をW膜で形成し、その上に導電層(B)811をWN膜を積層させる構造とする 。導電層(B)は、或いはタングステンシリサイドで形成しても良い。W膜は耐熱性が高 いのでゲート電極として好適に用いることができるが、表面が酸化して高抵抗化するとそ の上層に形成する配線とのコンタクト抵抗が高くなってしまう。その為に導電層(B)8 11を積層させ、比較的安定なWN膜やタングステンシリサイドで形成して防止する。 【0101】

導電層(A)110は200~400nm(好ましくは250~350nm)とし、導電層(B)111は10~50nm(好ましくは20~30nm)とする。Wをゲート電極として形成する場合には、Wをターゲットとしたスパッタ法で、Arを導入して導電層(A)810をW膜で例えば250nmの厚さに形成する。WN膜はArと窒素を導入して50nmの厚さに形成する。その他の方法として、W膜は6フッ化タングステン(WF₆)を用いて熱CVD法で形成することもできる。いずれにしても低抵抗化を図る必要があり、W膜の抵抗率は20μ cm以下にすることが望ましい。W膜は結晶粒を大きくすることで抵抗率を下げることができるが、W膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度99.999%のWターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9~20μ cmを実現することができる。

次に、第2のフォトマスク(PM2)を用い、フォトリソグラフィーの技術を使用してレジストマスク812~817を形成し、導電層(A)810と導電層(B)811とを一括でエッチングしてゲート電極818~822と容量配線823を形成する。ゲート電極818~822と容量配線823は、導電層(A)から成る818a~822aと、導電層(B)から成る818b~822bとが一体として形成されている(図9(A))。

10

20



[0103]

このとき少なくともゲート電極 8 1 8 ~ 8 2 2 の端部にテーパー部が形成されるようにエッチングする。このエッチング加工はICPエッチング装置により行う。具体的なエッチング条件として、エッチングガスにCF₄とC1₂の混合ガスを用いその流量をそれぞれ 3 0 SCCMとして、放電電力 3 . 2 W/cm² (13.56MHz)、バイアス電力 2 2 4 mW/cm² (13.56MHz)、 圧力 1 . 0 P a でエッチングを行った。このようなエッチング条件によって、ゲート電極 8 1 8 ~ 8 2 2 の端部において、該端部から内側にむかって徐々に厚さが増加するテーパー部が形成され、その角度は 5 ~ 3 5 °、好ましくは 1 0 ~ 2 5 °とする。テーパー部の角度は、図 1 1 で として示す部分の角度である。この角度は、後にLDD領域を形成する低濃度 n 型不純物領域の濃度勾配に大きく影響する。尚、テーパー部の角度 は、テーパー部の長さ(WG)とテーパー部の厚さ(HG)を用いてTan()=HG/WG で表される。

(20)

【0104】

また、残渣を残すことなくエッチングするためには、10~20%程度の割合でエッチン グ時間を増しするオーバーエッチングを施すものとする。しかし、この時に下地とのエッ チングの選択比に注意する必要がある。例えば、W膜に対する酸化窒化シリコン膜(ゲー ト絶縁膜809)の選択比は2~4(代表的には3)であるので、このようなオーバーエ ッチング処理により、酸化窒化シリコン膜が露出した面は20~50nm程度エッチングさ れて実質的に薄くなり、新たな形状のゲート絶縁膜830が形成される。

【0105】

そして、画素TFTおよび駆動回路のnチャネル型TFTのLDD領域を形成するために、n型を付与する不純物元素をドーピングする。ゲート電極の形成に用いたレジストマスク812~817をそのまま残し、端部にテーパー部を有するゲート電極818~822をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加する。ここでは、n型を付与する不純物元素をゲート電極の端部におけるテーパー部の端部側とゲート絶縁膜とを通して、その下に位置する半導体層に達するようにドーピングする。そのためにドーズ量を1×10¹³~5×10¹⁴ atoms / cm²とし、加速電圧を80~160 keVとして行う。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いた。このようなイオンドープ法により半導体層のリン(P)濃度は1×10¹⁶~1×10¹⁹ atoms / cm³の濃度範囲で添加する。このようにして、図9(B)に示すように島状半導体層に低濃度n型不純物領域824~829を形成する。

[0106]

低濃度 n 型不純物領域 8 2 4 ~ 8 2 8 において、少なくともゲート電極 8 1 8 ~ 8 2 2 に 重なった部分に含まれるリン(P)の濃度勾配は、ゲート電極 8 1 8 ~ 8 2 2 のテーパー 部の膜厚変化を反映する。即ち、低濃度 n 型不純物領域 8 2 4 ~ 8 2 8 へ添加されるリン (P)の濃度は、ゲート電極に重なる領域において、ゲート電極の端部に向かって徐々に 濃度が高くなる。これはテーパー部の膜厚の差によって、半導体層に達するリン(P)の 濃度が変化するためである。尚、図9(B)では低濃度 n 型不純物領域 8 2 4 ~ 8 2 9 の 端部を斜めに図示しているが、これはリン(P)が添加された領域を直接的に示している のではなく、上述のようにリンの濃度変化がゲート電極 8 1 8 ~ 8 2 2 のテーパー部の形 状に沿って変化していることを表している。

【0107】

次に、 n チャネル型 T F T において、ソース領域またはドレイン領域として機能する高濃 度 n 型不純物領域の形成を行う。レジストのマスク 8 1 2 ~ 8 1 7 を残し、今度はゲート 電極 8 1 8 ~ 8 2 2 がリン(P)を遮蔽するマスクとなるように、イオンドープ法におい て 1 0 ~ 3 0 k e V の低加速電圧の条件で添加する。このようにして高濃度 n 型不純物領 域 8 3 1 ~ 8 3 6 を形成する。この領域におけるゲート絶縁膜 8 3 0 は、前述のようにゲ ート電極の加工のおいてオーバーエッチングが施されたため、当初の膜厚である 1 2 0 nm から薄くなり、 7 0 ~ 1 0 0 nmとなっている。そのためこのような低加速電圧の条件でも

10

20

良好にリン(P)を添加することができる。そして、この領域のリン(P)の濃度は 1 × 1 0²⁰~1 × 1 0²¹atoms / cm³の濃度範囲となるようにする(図 9 (C))。 【 0 1 0 8 】

(21)

そして、 p チャネル型 T F T を形成する島状半導体層 8 0 4 、 8 0 6 にソース領域および ドレイン領域とする高濃度p型不純物領域840、841を形成する。ここでは、ゲート 電極818、820をマスクとしてp型を付与する不純物元素を添加し、自己整合的に高 濃度 p 型不純物領域を形成する。このとき、 n チャネル型 T F T を形成する島状半導体層 805、807、808は、第3のフォトマスク(РМ3)を用いてレジストマスク83 7~839を形成し全面を被覆しておく。ここで形成される不純物領域840、841は ジボラン(B₂H₆)を用いたイオンドープ法で形成する。そして、ゲート電極と重ならな い高濃度 p 型不純物領域 8 4 0 a 、 8 4 1 a のボロン (B)濃度は、 3 × 1 0²⁰~ 3 × 1 0²¹atoms / cm³となるようにする。また、ゲート電極と重なる不純物領域840b、84 1bは、ゲート絶縁膜とゲート電極のテーパー部を介して不純物元素が添加されるので、 実質的に低濃度 p 型不純物領域として形成され、少なくとも1.5 × 1 0¹⁹atoms / cm³以 上の濃度とする。この高濃度p型不純物領域840a、841aおよび低濃度p型不純物 領域840b、841bには、前工程においてリン(P)が添加されていて、高濃度p型 不純物領域840a、841aには1×10²⁰~1×10²¹atoms/cm³の濃度で、低濃度 p型不純物領域840b、841bには1×10¹⁶~1×10¹⁹atoms/cm³の濃度で含有 しているが、この工程で添加するボロン(B)の濃度をリン(P)濃度の1.5から3倍 となるようにすることにより、pチャネル型TFTのソース領域およびドレイン領域とし て機能するために何ら問題はな生じない(図9(D))。

【0109】

その後、図10(A)に示すように、ゲート電極およびゲート絶縁膜上から第1の層間絶 縁膜842を形成する。第1の層間絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化 シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第1 の層間絶縁膜842は無機絶縁物材料から形成する。第1の層間絶縁膜842の膜厚は1 00~200nmとする。ここで、酸化シリコン膜を用いる場合には、プラズマCVD法 でTEOSとО₂とを混合し、反応圧力40Ра、基板温度300~400 とし、高周波 (13.56MHz)電力密度0.5~0.8W/cm²で放電させて形成することができる。ま た、酸化窒化シリコン膜を用いる場合には、プラズマCVD法でSiH₄、N₂O、NH₃ から作製される酸化窒化シリコン膜、またはSiH₄、N₂Oから作製される酸化窒化シリ コン膜で形成すれば良い。この場合の作製条件は反応圧力20~200Pa、基板温度30 0~400 とし、高周波(60MHz)電力密度0.1~1.0W/cm²で形成することがで きる。また、SiH₄、N₂O、H₂から作製される酸化窒化水素化シリコン膜を適用して も良い。窒化シリコン膜も同様にプラズマCVD法でSiH₄、NH₃から作製することが 可能である。

[0110]

その後、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化する 工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、 レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することが できる。熱アニール法では酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素 雰囲気中で400~700、代表的には500~600 で行うものであり、本実施例 では550 で4時間の熱処理を行った。また、基板801に耐熱温度が低いプラスチッ ク基板を用いる場合にはレーザーアニール法を適用することが好ましい(図10(B))

【0111】

活性化の工程に続いて、雰囲気ガスを変化させ、3~100%の水素を含む雰囲気中で、 300~450 で1~12時間の熱処理を行い、島状半導体層を水素化する工程を行う 。この工程は熱的に励起された水素により島状半導体層にある10¹⁶~10¹⁸/cm³のダン グリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラ 10

20



ズマにより励起された水素を用いる)を行っても良い。いずれにしても、島状半導体層804~808中の欠陥密度を10¹⁶/cm³以下とすることが望ましく、そのために水素を0.01~0.1atomic%程度付与すれば良い。

(22)

[0112]

活性化および水素化の工程が終了したら、有機絶縁物材料からなる第2の層間絶縁膜84 3を1.0~2.0µmの平均厚を有して形成する。有機樹脂材料としては、ポリイミド 、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用す ることができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合に は、クリーンオーブンで300 で焼成して形成する。また、アクリルを用いる場合には 、2液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布し た後、ホットプレートで80 で60秒の予備加熱を行い、さらにクリーンオーブンで2 50 で60分焼成して形成することができる。

10

このように、第2の層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平 坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低 減するできる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、 第1の層間絶縁膜842として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリ

コン膜などと組み合わせて用いると良い。

[0114**]**

[0113]

その後、第4のフォトマスク(PM4)を用い、所定のパターンのレジストマスクを形成 20 し、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタ クトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この 場合、エッチングガスにCF₄、O₂、Heの混合ガスを用い有機樹脂材料から成る第2の 層間絶縁膜843をまずエッチングし、その後、続いてエッチングガスをCF₄、O₂とし て第1の層間絶縁膜842をエッチングする。さらに、島状半導体層との選択比を高める ために、エッチングガスをCHF₃に切り替えてゲート絶縁膜830をエッチングするこ とにより、良好にコンタクトホールを形成することができる。

【0115】

そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、第5のフォトマスク(PM 5)によりレジストマスクパターンを形成し、エッチングによってソース線844~84 8とドレイン線849~852を形成する。ここで、853は画素電極として機能するも のである。854は隣の画素に帰属する画素電極を表している。図示していないが、本実 施例ではこの配線を、Ti膜を50~150nmの厚さで形成し、島状半導体層のソースま たはドレイン領域を形成する半導体膜とコンタクトを形成し、そのTi膜上に重ねてアル ミニウム(A1)を300~400nmの厚さで形成(図10(C)において844a~8 54aで示す)し、さらにその上に透明導電膜を80~120nmの厚さで形成(図10(C)において844b~854bで示す)した。透明導電膜には酸化インジウム酸化亜鉛 合金(In₂O₃ ZnO)、酸化亜鉛(ZnO)も適した材料であり、さらに可視光の透 過率や導電率を高めるためにガリウム(Ga)を添加した酸化亜鉛(ZnO:Ga)など を好適に用いることができる。

[0116]

こうして 5 枚のフォトマスク(PM 5)により、同一の基板上に、駆動回路のTFTと画 素部の画素TFTとを有した基板を完成させることができる。駆動回路には第1のpチャ ネル型TFT(A)200a、第1のnチャネル型TFT(A)201a、第2のpチャ ネル型TFT(A)202a、第2のnチャネル型TFT(A)203a、画素部には画 素TFT204、保持容量205が形成されている。本明細書では便宜上このような基板 をアクティブマトリクス基板と呼ぶ。

[0117]

駆動回路の第1のpチャネル型TFT(A)200aには、島状半導体層804にチャネ ル形成領域206、ゲート電極と重なるLDD領域207、高濃度p型不純物領域から成 50

10

20

30

るソース領域208、ドレイン領域209を有した構造となっている。第1のnチャネル 型TFT(A)201aには、島状半導体層805にチャネル形成領域210、低濃度n 型不純物領域で形成されゲート電極819と重なるLDD領域211、高濃度n型不純物 領域で形成するソース領域212、ドレイン領域213を有している。チャネル長3~7 μmに対して、ゲート電極119と重なるLDD領域をLovとしてそのチャネル長方向の 長さは0.1~1.5μm、好ましくは0.3~0.8μmとする。このLovの長さはゲ ート電極819の厚さとテーパー部の角度 (図11で定義する角度)から制御する。 【0118】

このLDD領域について図11を用いて説明する。図11に示すのは、図10(C)の第 1のnチャネル型TFT(A)201aの部分拡大図である。LDD領域211はテーパ ー部261の下に形成される。このとき、LDD領域におけるリン(P)の濃度分布は2 32の曲線で示されるようにチャネル形成領域211から遠ざかるにつれて増加する。こ の増加の割合は、イオンドープにおける加速電圧やドーズ量などの条件、テーパー部26 1の角度 やゲート電極819の厚さによって異なってくる。このように、ゲート電極の 端部をテーパー形状として、そのテーパー部を通して不純物元素を添加することにより、 テーパー部の下に存在する半導体層中に、徐々に前記不純物元素の濃度が変化するような 不純物領域を形成することができる。本発明はこのような不純物領域を積極的に活用する 。 n チャネル型TFTにおいてこのようなLDD領域を形成することにより、ドレイン領 域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、TFTの劣化を防止 することができる。

【0119】

駆動回路の第2のpチャネル型TFT(A)202aは同様に、島状半導体層806にチ ャネル形成領域214、ゲート電極820と重なるLDD領域215、高濃度p型不純物 領域で形成されるソース領域216、ドレイン領域217を有した構造となっている。第 2のnチャネル型TFT(A)203aには、島状半導体層807にチャネル形成領域2 18、ゲート電極821と重なるLDD領域219、高濃度n型不純物領域で形成するソ ース領域220、ドレイン領域221を有している。LDD領域219は、LDD領域2 11と同じ構成とする。画素TFT204には、島状半導体層808にチャネル形成領域 222a、222b、低濃度n型不純物領域で形成するLDD領域223a、223b、 高濃度n型不純物領域で形成するソースまたはドレイン領域225~227を有している 。

LDD領域223a、223bは、

LDD領域211と同じ構成とする。

さらに、容量 配線823と、ゲート絶縁膜と、画素TFT204のドレイン領域227に接続する半導 体層228、229とから保持容量205が形成されている。図10(C)では、駆動回 路のnチャネル型TFTおよびpチャネル型TFTを一対のソース・ドレイン間に一つの ゲート電極を設けたシングルゲートの構造とし、画素TFTをダブルゲート構造としたが 、これらのTFTはいずれもシングルゲート構造としても良いし、複数のゲート電極を一 対のソース・ドレイン間に設けたマルチゲート構造としても差し支えない。

【0120】

図12は画素部のほぼー画素分を示す上面図である。図中に示すA-A'断面が図10(C)に示す画素部の断面図に対応している。画素TFT204は、ゲート電極822は図 示されていないゲート絶縁膜を介してその下の島状半導体層808と交差し、さらに複数 の島状半導体層に跨って延在してゲート配線を兼ねるている。図示はしていないが、島状 半導体層には、図10(C)で説明したソース領域、ドレイン領域、LDD領域が形成さ れている。また、230はソース配線848とソース領域225とのコンタクト部、23 1はドレイン配線853とドレイン領域227とのコンタクト部である。保持容量205 は、画素TFT204のドレイン領域227から延在する半導体層228、229とゲー ト絶縁膜を介して容量配線823が重なる領域で形成されている。この構成におて半導体 層228には、価電子制御を目的とした不純物元素は添加されていない。 【0121】

以上の様な構成は、画素TFTおよび駆動回路が要求する仕様に応じて各回路を構成する 50

(23)

30

50

TFTの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能として いる。さらにゲート電極を耐熱性を有する導電性材料で形成することによりLDD領域や ソース領域およびドレイン領域の活性化を容易としている。

【0122】

さらに、ゲート電極にゲート絶縁膜を介して重なるLDD領域を形成する際に、導電型を 制御する目的で添加した不純物元素に濃度勾配を持たせてLDD領域を形成することで、 特にドレイン領域近傍における電界緩和効果が高まることが期待できる。

【0123】

アクティブマトリクス型の液晶表示装置の場合、第1のpチャネル型TFT(A)200 10 aと第1のnチャネル型TFT(A)201aは高速動作を重視するシフトレジスタ回路 、バッファ回路、レベルシフタ回路などを形成するのに用いる。図10(C)ではこれら の回路をロジック回路部として表している。第1のnチャネル型TFT(A)201aの LDD領域211はホットキャリア対策を重視した構造となっている。さらに、耐圧を高 め動作を安定化させるために一対のソース・ドレイン間に2つのゲート電極を設けたダブ ルゲート構造としても良い。第1のpチャネル型TFT(B)200bには、島状半導体 層にチャネル形成領域236a、236b、低濃度p型不純物領域から成りゲート電極8 18と重なるLDD領域237a、237b、高濃度p型不純物領域から成るソース領域 238とドレイン領域239、240を有した構造となっている。第1のnチャネル型T FT(B)201bには、島状半導体層にチャネル形成領域241a、241b、低濃度 n 型不純物領域で形成されゲート電極 8 1 9 と重なる L D D 領域 2 4 2 a 、 2 4 2 b 、高 20 濃度n型不純物領域で形成するソース領域243とドレイン領域244、245を有して いる。チャネル長はいづれも3~7µmとして、ゲート電極と重なるLDD領域をLovと してそのチャネル長方向の長さは0.1~1.5μm、好ましくは0.3~0.8μmと する。

【0124】

また、アナログスイッチで構成するサンプリング回路には、同様な構成とした第2のpチャネル型TFT(A)202aと第2のnチャネル型TFT(A)203aを適用することができる。サンプリング回路はホットキャリア対策と低オフ電流動作が重視されるので、一対のソース・ドレイン間に3つのゲート電極を設けたトリプルゲート構造としてオフ電流が低減されるようにすると良い。第2のpチャネル型TFT(B)202bには、島状半導体層にチャネル形成領域246a、246b、246c、低濃度p型不純物領域から成りゲート電極820と重なるLDD領域247a、247b、247c、高濃度p型不純物領域から成るソース領域249とドレイン領域250~252を有した構造となっている。第2のnチャネル型TFT(B)203bには、島状半導体層にチャネル形成領域253a、253b、低濃度n型不純物領域で形成されゲート電極821と重なるLDD領域254a、254b、高濃度n型不純物領域で形成するソース領域255とドレイン領域256、257を有している。

[0125]

このように、TFTのゲート電極の構成をシングルゲート構造とするか、複数のゲート電 極を一対のソース・ドレイン間に設けたマルチゲート構造とするかは、回路の特性に応じ ⁴⁰ て実施者が適宣選択すれば良い。そして、本実施例で完成したアクティブマトリクス基板 を用いることで反射型の液晶表示装置を作製することができる。

【0126】

[実施例4]

本実施例では、実施例3と異なる工程でアクティブマトリクス基板を作製する例について 図28と図29を用いて説明する。まず、実施例3と同様にして図8(D)で説明する工 程までを行う。ゲート電極を形成するための導電層は耐熱性導電性材料から成る一層で形 成しても良く、例えば、導電層(A)810をW膜で300nmの厚さに形成する。 【0127】

そして、図28(A)に示すようにレジストマスク860a~860fを形成し、上記の

(24)

導電層(A) 810に対して第1のエッチング処理を行う。エッチング処理はICPエッ チング装置により行う。具体的なエッチング条件として、エッチングガスにCF₄とC1₂ の混合ガスを用いその流量をそれぞれ30SCCMとして、放電電力3.2W/cm²(13.56MHz) 、バイアス電力224mW/cm²(13.56MHz)、圧力1.0Paでエッチングを行う。こうして 形成されたゲート電極861~865と容量配線866の端部にはテーパー部が形成され る。該端部から内側にむかって徐々に厚さが増加するテーパー部が形成され、その角度は 5~35°、好ましくは15~30°とする。この角度は、後にLDD領域を形成する低 濃度n型不純物領域の濃度勾配に大きく影響する。

【0128】

その後、n チャネル型TFTにおいて、ソース領域またはドレイン領域として機能する高¹⁰ 濃度n型不純物領域の形成を行う。レジストマスクはそのまま残し、イオンドープ法で高 濃度n型不純物領域867、869、871、873、875を形成する。この領域の不 純物濃度は、1×10¹⁹~1×10²¹atoms/cm³となるようにする。この時テーパー部が 形成されたゲート電極の端部と重なる領域にも前記高濃度n型不純物領域よりも低い濃度 で不純物領域868、870、872、874、876が形成される。この不純物領域の リン濃度はゲート電極の厚さとテーパー角に依存する。

【0129】

次に、第2のエッチング処理を行う。エッチング処理は同様にICPエッチング装置によ り行い、エッチングガスにCF₄とCl₂の混合ガスを用いその流量をそれぞれ30SCCMと して、放電電力3.2W/cm²(13.56MHz)、バイアス電力45mW/cm²(13.56MHz)、圧力1. 0Paでエッチングを行う。この条件で形成されたゲート電極877~881と容量配線 882の端部にはテーパー部が形成される。該端部から内側にむかって徐々に厚さが増加 するテーパー部が形成され、その角度は40~75°、好ましくは45~60°とする。 【0130】

そして、前の工程よりドーズ量を下げ高加速電圧の条件でn型を付与する不純物元素をド ーピングする工程を行う。例えば、加速電圧を70~120keVとし、1×10¹³/cm² のドーズ量で行い、ゲート電極877~881と重なる領域の不純物濃度を1×10¹⁶~ 1×10¹⁸atoms/cm³となるようにする。このようにして、不純物領域883~884を 各島状半導体層に形成する(図28(B))。

【0131】

そして、n チャネル型TFTを形成する島状半導体層を覆うレジストマスク887、~8 89を形成し、p チャネル型TFTを形成する島状半導体層にソース領域およびドレイン 領域とする高濃度 p 型不純物領域890、891を形成する。ここで形成する不純物領域 890、891はジボラン(B₂H₆)を用いたイオンドープ法で形成する。ゲート電極と 重ならない p 型不純物領域のボロン(B)濃度は、3×10²⁰~3×10²¹ atoms / cm³と なるようにし、ゲート電極と重なる不純物領域は、ゲート絶縁膜とゲート電極のテーパー 部を介して不純物元素が添加され、少なくとも1.5×10¹⁹ atoms / cm³以上の濃度とな るようにする(図28(C))。

[0132]

その後、図29(A)に示すように、ゲート電極およびゲート絶縁膜上から第1の層間絶 40 縁膜892を実施例3と同様に形成する。そして、それぞれの濃度で添加されたn型また はp型を付与する不純物元素を活性化する工程を行う。また、活性化の工程に続いて、雰 囲気ガスを変化させ水素化の工程を行い島状半導体層にある10¹⁶~10¹⁸/cm³のダング リングボンドを終端させる工程を付加すると良い。

【0133】

活性化および水素化の工程が終了したら、有機絶縁物材料からなる第2の層間絶縁膜34 3を1.0~2.0µmの平均厚を有して形成する。例えば、基板に塗布後、熱重合する タイプのポリイミドを用いる場合には、クリーンオーブンで300 で焼成して形成する 。その後、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成さ れたソース領域またはドレイン領域に達するコンタクトホールを形成し、エッチングによ 30

ってソース線344~348とドレイン線349~352を形成する。ここで、353は 画素電極として機能するものである。354は隣の画素に帰属する画素電極を表している 。図示していないが、本実施例ではこの配線を、Ti膜を50~150nmの厚さで形成し 、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、 そのTi膜上に重ねてアルミニウム(A1)を300~400nmの厚さで形成し、さらに その上に透明導電膜を80~120nmの厚さで形成した。

【0134】

こうして実施例3と同様に、同一の基板上に、駆動回路のTFTと画素部の画素TFTと を有した基板を完成させることができる。駆動回路には第1のpチャネル型TFT(A) 300、第1のnチャネル型TFT(A)301、第2のpチャネル型TFT(A)30 2、第2のnチャネル型TFT(A)303、画素部には画素TFT304、保持容量3 05が形成されている。

【0135】

駆動回路の第1のpチャネル型TFT(A)300には、島状半導体層にチャネル形成領 域306、ゲート電極と重なるLDD領域307、高濃度p型不純物領域から成るソース 領域308、ドレイン領域309を有した構造となっている。第1のnチャネル型TFT (A)301には、島状半導体層にチャネル形成領域310、低濃度n型不純物領域で形成する 成されゲート電極319と重なるLDD領域311、高濃度n型不純物領域で形成するソ ース領域312、ドレイン領域313を有している。チャネル長3~7µmに対して、ゲ ート電極と重なるLDD領域をLovとしてそのチャネル長方向の長さは0.1~1.5µ m、好ましくは0.3~0.8µmとする。このLovの長さはゲート電極319の厚さと テーパー部の角度から制御する。

【0136】

駆動回路の第2のpチャネル型TFT(A)302は同様に、島状半導体層にチャネル形 成領域314、ゲート電極重なるLDD領域315、高濃度p型不純物領域で形成される ソース領域316、ドレイン領域317を有した構造となっている。第2のnチャネル型 TFT(A)303aには、島状半導体層にチャネル形成領域318、ゲート電極と重な るLDD領域319、高濃度n型不純物領域で形成するソース領域320、ドレイン領域 321を有している。LDD領域319は、LDD領域311と同じ構成とする。画素T FT304には、島状半導体層にチャネル形成領域322a、322b、低濃度n型不純 物領域で形成するLDD領域323a、323b、高濃度n型不純物領域で形成するソー スまたはドレイン領域325~327を有している。LDD領域323a、323bは、 LDD領域311と同じ構成とする。さらに、容量配線882と、ゲート絶縁膜と、画素 TFT304のドレイン領域327に接続する半導体層328、329とから保持容量3 05が形成されている。

【0137】

このようにして作製された n チャネル型 T F T の L D D 領域は、チャネル形成領域からソ ース領域またはドレイン領域にかけて n 型を付与する不純物濃度が次第に高くなるものと なり、ドレイン近傍に発生する高電界領域を効果的に緩和して、ホットキャリア効果によ る T F T の劣化を防止することができる。

【0138】

[実施例5]

実施例3で作製したアクティブマトリクス基板はそのまま反射型の液晶表示装置に適用す ることができる。一方、透過型の液晶表示装置とする場合には画素部の各画素に設ける画 素電極を透明電極で形成すれば良い。本実施例では透過型の液晶表示装置に対応するアク ティブマトリクス基板の作製方法について図13を用いて説明する。

【 0 1 3 9 】

アクティブマトリクス基板は実施例1と同様に作製する。図13(A)では、ソース配線 とドレイン配線は導電性の金属膜をスパッタ法や真空蒸着法で形成する。ドレイン配線2 56を例としてこの構成を図13(B)で詳細に説明すると、Ti膜256aを50~1 10

20

30

50nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜と コンタクトを形成する。そのTi膜256a上に重ねてアルミニウム(A1)膜256b を300~400mの厚さで形成し、さらにTi膜256cまたは窒化チタン(TiN) 膜を100~200nmの厚さで形成して3層構造とする。その後、透明導電膜を全面に形 成し、フォトマスクを用いたパターニング処理およびエッチング処理により画素電極25 7を形成する。画素電極257は、有機樹脂材料から成る第2の層間絶縁膜上に形成され 、画素TFT204のドレイン配線256と重なる部分を設け電気的な接続を形成してい る。

[0140]

10 図13(C)では最初に第2の層間絶縁膜143上に透明導電膜を形成し、パターニング 処理およびエッチング処理をして画素電極258を形成した後、ドレイン配線259を画 素電極258と重なる部分を設けて形成した例である。ドレイン配線259は、図13(D)で示すようにTi膜259aを50~150nmの厚さで形成し、島状半導体層のソー スまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのTi膜259a上 に重ねてA1膜259bを300~400nmの厚さで形成して設ける。この構成にすると 、画素電極258はドレイン配線259を形成するTi膜259aのみと接触することに なる。その結果、透明導電膜材料とA1とが直接接し反応するのを確実に防止できる。 [0141]

透明導電膜の材料は、酸化インジウム(In。O。)や酸化インジウム酸化スズ合金(In 。O3 SnO; ITO)などをスパッタ法や真空蒸着法などを用いて形成して用いるこ とができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特に ITOのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化 インジウム酸化亜鉛合金(In₂О₃ ZnO)を用いても良い。酸化インジウム酸化亜鉛 合金は表面平滑性に優れ、ITOに対して熱安定性にも優れているので、図9(A)、(B)の構成においてドレイン配線256の端面で、A1膜256bが画素電極257と接 触して腐蝕反応をすることを防止できる。同様に、酸化亜鉛(ZnO)も適した材料であ り、さらに可視光の透過率や導電率を高めるためにガリウム(Ga)を添加した酸化亜鉛 (ZnO:Ga)などを用いることができる。

[0142]

30 実施例3では反射型の液晶表示装置を作製できるアクティブマトリクス基板を5枚のフォ トマスクにより作製したが、さらに1枚のフォトマスクの追加(合計6枚)で、透過型の 液晶表示装置に対応したアクティブマトリクス基板を完成させることができる。本実施例 では、実施例1と同様な工程として説明したが、このような構成は実施例2で示すアクテ ィブマトリクス基板に適用することができる。

【0143】

[実施例6]

本実施例では、実施例3で示したアクティブマトリクス基板のTFTの活性層を形成する 結晶質半導体層の他の作製方法について示す。結晶質半導体層は非晶質半導体層を熱アニ ール法やレーザーアニール法、またはRTA法などで結晶化させて形成するが、その他に 特開平7-130652号公報で開示されている触媒元素を用いる結晶化法を適用するこ ともできる。その場合の例を図14を用いて説明する。

[0144]

図14(A)で示すように、実施例1と同様にして、ガラス基板1101上に下地膜11 02a、1102b、非晶質構造を有する半導体層1103を25~80nmの厚さで形成 する。非晶質半導体層は非晶質シリコン(a-Si)膜、非晶質シリコン・ゲルマニウム (a - S i G e) 膜、非晶質炭化シリコン(a - S i C) 膜,非晶質シリコン・スズ(a - SiSn)膜などが適用できる。これらの非晶質半導体層は水素を0.1~40atomic %程度含有するようにして形成すると良い。例えば、非晶質シリコン膜を55nmの厚さで 形成する。そして、重量換算で10ppmの触媒元素を含む水溶液をスピナーで基板を回 転させて塗布するスピンコート法で触媒元素を含有する層1104を形成する。触媒元素 20

にはニッケル(Ni)、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ (Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)など である。この触媒元素を含有する層1104は、スピンコート法の他に印刷法やスプレー 法、バーコーター法、或いはスパッタ法や真空蒸着法によって上記触媒元素の層を1~5 nmの厚さに形成しても良い。

[0145]

そして、図14(B)に示す結晶化の工程では、まず400~500 で1時間程度の熱 処理を行い、非晶質シリコン膜の含有水素量を5atom%以下にする。非晶質シリコン膜の 含有水素量が成膜後において最初からこの値である場合にはこの熱処理は必ずしも必要で ない。そして、ファーネスアニール炉を用い、窒素雰囲気中で550~600 で1~8 時間の熱アニールを行う。以上の工程により結晶質シリコン膜から成る結晶質半導体層 1 105を得ることができる(図14(C))。しかし、この熱アニールによって作製され た結晶質半導体層1105は、光学顕微鏡観察により巨視的に観察すると局所的に非晶質 領域が残存していることが観察されることがあり、このような場合、同様にラマン分光法 では480cm⁻¹にブロードなピークを持つ非晶質成分が観測される。そのため、熱アニ ールの後に実施例1で説明したレーザーアニール法で結晶質半導体層1105を処理して その結晶性を高めることは有効な手段として適用できる。

[0146]

図11で作製された結晶質半導体層1105から島状半導体層を作製すれば、実施例3と 20 同様にしてアクティブマトリクス基板を完成させることができる。また、実施例1で示し たCMOS構造を形成することもできる。しかし、結晶化の工程においてシリコンの結晶 化を助長する触媒元素を使用した場合、島状半導体層中には微量(1×10¹⁷~1×10 ¹⁹atoms/cm³程度)の触媒元素が残留する。勿論、そのような状態でもTFTを完成させ ることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方 がより好ましい。この触媒元素を除去する手段の一つにリン(P)によるゲッタリング作 用を利用する手段がある。

[0147]

この目的におけるリン(P)によるゲッタリング処理は、図10(B)で説明した活性化 工程で同時に行うことができる。この様子を図15で説明する。ゲッタリングに必要なリ ン(P)の濃度は高濃度n型不純物領域の不純物濃度と同程度でよく、活性化工程の熱ア ニールにより、nチャネル型TFTおよびpチャネル型TFTのチャネル形成領域から触 媒元素をその濃度でリン(P)を含有する不純物領域へ偏析させることができる(図15 で示す矢印の方向)。その結果その不純物領域には1×10¹⁷~1×10¹⁹atoms/cm³程 度の触媒元素が偏析する。このようにして作製したTFTはオフ電流値が下がり、結晶性 が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。

[0148]

[実施例7]

本実施例では実施例3で作製したアクティブマトリクス基板から、アクティブマトリクス 型液晶表示装置を作製する工程を説明する。まず、図16(A)に示すように、図10(C)の状態のアクティブマトリクス基板に柱状スペーサから成るスペーサを形成する。ス ペーサは数µmの粒子を散布して設ける方法でも良いが、ここでは基板全面に樹脂膜を形 成した後これをパターニングして形成する方法を採用した。このようなスペーサの材料に 限定はないが、例えば、JSR社製のNN700を用い、スピナーで塗布した後、露光と 現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで150~2 0 0 で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条 件によって形状を異ならせることができるが、好ましくは、図16で示すように、スペー サの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに 液晶表示パネルとしての機械的な強度を確保することができる。形状は円錐状、角錐状な ど特別の限定はないが、例えば円錐状としたときに具体的には、高さΗを1.2~5μm とし、平均半径L1を5~7µm、平均半径L1と底部の半径L2との比を1対1.5と



する。このとき側面のテーパー角は±15°以下とする。

【0149】

スペーサの配置は任意に決定すれば良いが、好ましくは、図16(A)で示すように、画 素部においてはドレイン配線853(画素電極)のコンタクト部231と重ねてその部分 を覆うように柱状スペーサ406を形成すると良い。コンタクト部231は平坦性が損な われこの部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部231 にスペーサ用の樹脂を充填する形で柱状スペーサ406を形成することでディスクリネー ションなどを防止することができる。また、駆動回路のTFT上にもスペーサ405a~ 405eを形成しておく。このスペーサは駆動回路部の全面に渡って形成しても良いし、 図16で示すようにソース線およびドレイン線を覆うようにして設けて配向膜形成後のラ ビング処理における静電破壊を防ぐ構造としても良い。

(29)

【0150】

その後、配向膜407を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂を用る。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。画素部に設けた柱状スペーサ406の端部からラビング方向に対してラビングされない領域が2µm以下となるようにした。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のTFT上に形成したスペーサ405a~405eにより静電気からTFTを保護する効果を得ることができる。また図では説明しないが、配向膜407を先に形成してから、スペーサ406、405a~405eを形成した構成としても良い。

[0151**]**

対向側の対向基板401には、遮光膜402、透明導電膜403および配向膜404を形 成する。遮光膜402はTi膜、Cr膜、A1膜などを150~300nmの厚さで形成す る。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシ ール剤408で貼り合わせる。シール剤408にはフィラー(図示せず)が混入されてい て、このフィラーとスペーサ406、405a~405eによって均一な間隔を持って2 枚の基板が貼り合わせられる。その後、両基板の間に液晶材料409を注入する。液晶材 料には公知の液晶材料を用いれば良い。例えば、TN液晶の他に、電場に対して透過率が 連続的に変化する電気光学応答性を示す、無しきい値反強誘電性混合液晶を用いることも できる。この無しきい値反強誘電性混合液晶には、V字型の電気光学応答特性を示すもの もある。このようにして図16(B)に示すアクティブマトリクス型液晶表示装置が完成 する。

【0152】

図17はこのようなアクティブマトリクス基板の上面図を示し、画素部および駆動回路部 とスペーサおよびシール剤の位置関係を示す上面図である。実施例3で述べたガラス基板 801上に画素部504の周辺に駆動回路として走査信号駆動回路505と画像信号駆動 回路506が設けられている。さらに、その他CPUやメモリなどの信号処理回路507 も付加されていても良い。そして、これらの駆動回路は接続配線503によって外部入出 力端子502と接続されている。画素部504では走査信号駆動回路505から延在する ゲート線群508と画像信号駆動回路506から延在するソース線群509がマトリクス 状に交差して画素を形成し、各画素にはそれぞれ画素TFT204と保持容量205が設 けられている。

【0153】

図16において画素部において設けた柱状スペーサ406は、すべての画素に対して設け ても良いが、図17で示すようにマトリクス状に配列した画素の数個から数十個おきに設 けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は20~1 00%とすることが可能である。また、駆動回路部に設けるスペーサ405a~405e はその全面を覆うように設けても良いし各TFTのソースおよびドレイン配線の位置にあ わせて設けても良い。図17では駆動回路部に設けるスペーサの配置を510~512で 示す。そして、図17で示すシール剤519は、基板801上の画素部504および走査 10

20

30

信号駆動回路505、画像信号駆動回路506、その他の信号処理回路507の外側であって、外部入出力端子502よりも内側に形成する。

【0154】

このようなアクティブマトリクス型液晶表示装置の構成を図18の斜視図を用いて説明す る。図18においてアクティブマトリクス基板は、ガラス基板801上に形成された、画 素部504と、走査信号駆動回路505と、画像信号駆動回路506とその他の信号処理 回路507とで構成される。画素部504には画素TFT204と保持容量205が設け られ、画素部の周辺に設けられる駆動回路はCMOS回路を基本として構成されている。 走査信号駆動回路505と画像信号駆動回路506からは、それぞれゲート線822とソ ース線848が画素部504に延在し、画素TFT204に接続している。また、フレキ シブルプリント配線板(Flexible Printed Circuit: FPC)513が外部入力端子50 2に接続していて画像信号などを入力するのに用いる。FPC513は補強樹脂514に よって強固に接着されている。そして接続配線503でそれぞれの駆動回路に接続してい る。また、対向基板401には図示していない、遮光膜や透明電極が設けられている。

このような構成の液晶表示装置は、実施例3~5で示すアクティブマトリクス基板の構成 を用いて形成することができる。実施例3または実施例4で示すアクティブマトリクス基 板を用いれば反射型の液晶表示装置が得られ、実施例5で示すアクティブマトリクス基板 を用いると透過型の液晶表示装置を得ることができる。

【0156】

「実施例8]

本実施例では、実施例3または実施例4のアクティブマトリクス基板を用いてエレクトロ ルミネッセンス(EL:Electro Luminescence)材料を用いた自発光型の表示パネル(以 下、EL表示装置と記す)を作製する例について説明する。図19(A)は本発明を用い たEL表示パネルの上面図である。図19(A)において、10は基板、11は画素部、 12はソース側駆動回路、13はゲート側駆動回路であり、それぞれの駆動回路は配線1 4~16を経てFPC17に至り、外部機器へと接続される。

[0157**]**

図19(B)は図19(A)のA - A '断面を表す図であり、このとき少なくとも画素部 上、好ましくは駆動回路及び画素部上に対向板80を設ける。対向板80はシール材19 でTFTとEL層が形成されているアクティブマトリクス基板と貼り合わされている。シ ール剤19にはフィラー(図示せず)が混入されていて、このフィラーによりほぼ均一な 間隔を持って2枚の基板が貼り合わせられている。さらに、シール材19の外側とFPC 17の上面及び周辺は封止剤81で密封する構造とする。封止剤81はシリコーン樹脂、 エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。

【0158】

このように、シール剤19によりアクティブマトリクス基板10と対向基板80とが貼り 合わされると、その間には空間が形成される。その空間には充填剤83が充填される。こ の充填剤83は対向板80を接着する効果も合わせ持つ。充填剤83はPVC(ポリビニ ルクロライド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)または EVA(エチレンビニルアセテート)などを用いることができる。また、EL層は水分を はじめ湿気に弱く劣化しやすいので、この充填剤83の内部に酸化バリウムなどの乾燥剤 を混入させておくと吸湿効果を保持できるので望ましい。

【0159】

また、 EL層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション 膜 82を形成し、充填剤 83に含まれるアルカリ元素などによる腐蝕を防ぐ構造としてい ある。

[0160]

対向板80にはガラス板、アルミニウム板、ステンレス板、FRP(Fiberglass-Reinfor ced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム(デ

10

20

30

40

ュポン社の商品名)、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを 用いることができる。また、数十µmのアルミニウム箔をPVFフィルムやマイラーフィ ルムで挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、EL 素子は密閉された状態となり外気から遮断されている。

(31)

【0161】

また、図20(B)において基板10、下地膜21の上に駆動回路用TFT(但し、ここではnチャネル型TFTとpチャネル型TFTを組み合わせたCMOS回路を図示している。)22及び画素部用TFT23(但し、ここではEL素子への電流を制御するTFTだけ図示している。)が形成されている。これらのTFTはVthシフトやバイアスストレスによる特性低下を防ぎ、動作特性を安定化させるために実施例3で示すTFTと同じものを用いる。即ち、酸化窒化シリコン膜(A)と(B)をゲート電極に用いた構造とする。また、TFTは実施例1で記載したTFTでも良く、或いは実施例2で記載した逆スタガ型のTFTを適用することもできる。

【0162】

例えば、駆動回路用TFT22とし、図10(C)に示すpチャネル型TFT200a、 202aとnチャネル型TFT201a、203aを用いれば良い。また、画素部用TF T23には図10(C)に示すnチャネル型TFT204またはそれと同様な構造を有す るpチャネル型TFTを用いれば良い。

[0163]

図10(C)の状態のアクティブマトリクス基板からEL表示装置を作製するには、ソース線、ドレイン線上に樹脂材料でなる層間絶縁膜(平坦化膜)26を形成し、その上に画素部用TFT23のドレインと電気的に接続する透明導電膜でなる画素電極27を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物(ITOと呼ばれる)または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極27 を形成したら、絶縁膜28を形成し、画素電極27上に開口部を形成する。

【0164】

次に、 E L 層 2 9 を形成する。 E L 層 2 9 は公知の E L 材料(正孔注入層、正孔輸送層、 発光層、電子輸送層または電子注入層)を自由に組み合わせて積層構造または単層構造と すれば良い。どのような構造とするかは公知の技術を用いれば良い。また、 E L 材料には 低分子系材料と高分子系(ポリマー系)材料がある。低分子系材料を用いる場合は蒸着法 を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェ ット法等の簡易な方法を用いることが可能である。

[0165]

EL層はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法な どで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層(赤色発光層 、緑色発光層及び青色発光層)を形成することで、カラー表示が可能となる。その他にも 、色変換層(CCM)とカラーフィルターを組み合わせた方式、白色発光層とカラーフィ ルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のEL 表示装置とすることもできる。

[0166]

EL層29を形成したら、その上に陰極30を形成する。陰極30とEL層29の界面に 存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でEL層29と 陰極30を連続して形成するか、EL層29を不活性雰囲気で形成し、大気解放しないで 真空中で陰極30を形成するといった工夫が必要である。本実施例ではマルチチャンバー 方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする

【0167】

なお、本実施例では陰極30として、LiF(フッ化リチウム)膜とAl(アルミニウム)膜の積層構造を用いる。具体的にはEL層29上に蒸着法で1nm厚のLiF(フッ化 リチウム)膜を形成し、その上に300nm厚のアルミニウム膜を形成する。勿論、公知

10

20

30

の陰極材料であるMgAg電極を用いても良い。そして陰極30は31で示される領域に おいて配線16に接続される。配線16は陰極30に所定の電圧を与えるための電源供給 線であり、異方性導電性ペースト材料32を介してFPC17に接続される。FPC17 上にはさらに樹脂層80が形成され、この部分の接着強度を高めている。 【0168】

31に示された領域において陰極30と配線16とを電気的に接続するために、層間絶縁 膜26及び絶縁膜28にコンタクトホールを形成する必要がある。これらは層間絶縁膜2 6のエッチング時(画素電極用コンタクトホールの形成時)や絶縁膜28のエッチング時 (EL層形成前の開口部の形成時)に形成しておけば良い。また、絶縁膜28をエッチン グする際に、層間絶縁膜26まで一括でエッチングしても良い。この場合、層間絶縁膜2 6と絶縁膜28が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとするこ とができる。

10

【0169】

また、配線16はシーリル19と基板10との間を隙間(但し封止剤81で塞がれている。)を通ってFPC17に電気的に接続される。なお、ここでは配線16について説明したが、他の配線14、15も同様にしてシーリング材18の下を通ってFPC17に電気的に接続される。

【0170】

ここで画素部のさらに詳細な断面構造を図20に、上面構造を図21(A)に、回路図を 図21(B)に示す。図20及び図21(A)は共通の符号を用いるので互いに参照すれ ²⁰ ば良い。

【0171】

図20(A)において、基板2401上に設けられたスイッチング用TFT2402は本 発明(例えば、実施例1の図10で示したTFT)の画素TFT204と同じ構造で形成 される。ダブルゲート構造とすることで実質的に二つのTFTが直列された構造となり、 オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート 構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上 のゲート本数を持つマルチゲート構造でも良い。

【0172】

また、電流制御用TFT2403は本願発明の図10で示すnチャネル型TFT201a 30 を用いて形成する。このとき、スイッチング用TFT2402のドレイン線35は配線3 6によって電流制御用TFTのゲート電極37に電気的に接続されている。また、38で 示される配線は、スイッチング用TFT2402のゲート電極39a、39bを電気的に接 続するゲート配線である。

【0173】

このとき、電流制御用TFT2403が本願発明の構造であることは非常に重要な意味を 持つ。電流制御用TFTはEL素子を流れる電流量を制御するための素子であるため、多 くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある 。そのため、電流制御用TFTのドレイン側に、ゲート絶縁膜を介してゲート電極(厳密 にはゲート電極として機能するサイドウォール)に重なるようにLDD領域を設ける本願 発明の構造は極めて有効である。

【0174】

また、本実施例では電流制御用TFT2403をシングルゲート構造で図示しているが、 複数のTFTを直列につなげたマルチゲート構造としても良い。さらに、複数のTFTを 並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行える ようにした構造としても良い。このような構造は熱による劣化対策として有効である。 【0175】

また、図21(A)に示すように、電流制御用TFT2403のゲート電極37となる配線は2404で示される領域で、電流制御用TFT2403のドレイン配線40と絶縁膜を介して重なる。このとき、2404で示される領域ではコンデンサが形成される。この

50

コンデンサ2404は電流制御用TFT2403のゲートにかかる電圧を保持するための コンデンサとして機能する。なお、ドレイン配線40は電流供給線(電源線)2501に 接続され、常に一定の電圧が加えられている。

[0176]

スイッチング用TFT2402及び電流制御用TFT2403の上には第1パッシベーシ ョン膜41が設けられ、その上に樹脂絶縁膜でなる平坦化膜42が形成される。平坦化膜 42を用いてTFTによる段差を平坦化することは非常に重要である。後に形成されるE L層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従っ て、EL層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化してお くことが望ましい。

[0177]

また、43は反射性の高い導電膜でなる画素電極(EL素子の陰極)であり、電流制御用 TFT2403のドレインに電気的に接続される。画素電極43としてはアルミニウム合 金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが 好ましい。勿論、他の導電膜との積層構造としても良い。

[0178**]**

また、絶縁膜(好ましくは樹脂)で形成されたバンク44a、44bにより形成された溝(画素に相当する)の中に発光層44が形成される。なお、ここでは一画素しか図示してい ないが、R(赤)、G(緑)、B(青)の各色に対応した発光層を作り分けても良い。発 光層とする有機EL材料としては 共役ポリマー系材料を用いる。代表的なポリマー系材 料としては、ポリパラフェニレンビニレン(PPV)系、ポリビニルカルバゾール(PV K)系、ポリフルオレン系などが挙げられる。 なお、PPV系有機EL材料としては様 々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H .Spreitzer, "Polymers for Light Emitting Diodes", Euro Display, Proceedings, 1999, p.33-37」や特開平10-92576号公報に記載されたような材料を用いれば良い。

[0179]

具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑 色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニ レンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は30~150nm (好ましくは40~100 nm)とすれば良い。

[0180]

但し、以上の例は発光層として用いることのできる有機EL材料の一例であって、これに 限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせ てEL層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。 例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機 EL材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を 用いることも可能である。これらの有機EL材料や無機材料は公知の材料を用いることが できる。

[0181]

本実施例では発光層45の上にPEDOT(ポリチオフェン)またはPAni(ポリアニ リン)でなる正孔注入層46を設けた積層構造のEL層としている。そして、正孔注入層 46の上には透明導電膜でなる陽極47が設けられる。本実施例の場合、発光層45で生 成された光は上面側に向かって(TFTの上方に向かって)放射されるため、陽極は透光 性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化 インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注 入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。 **[**0 1 8 2 **]**

陽極47まで形成された時点でEL素子2405が完成する。なお、ここでいうEL素子 2405は、画素電極(陰極)43、発光層45、正孔注入層46及び陽極47で形成さ れたコンデンサを指す。図22(A)に示すように画素電極43は画素の面積にほぼ一致 10



するため、画素全体がEL素子として機能する。従って、発光の利用効率が非常に高く、 明るい画像表示が可能となる。

【0183】

ところで、本実施例では、陽極47の上にさらに第2パッシベーション膜48を設けてい る。第2パッシベーション膜48としては窒化珪素膜または窒化酸化珪素膜が好ましい。 この目的は、外部とEL素子とを遮断することであり、有機EL材料の酸化による劣化を 防ぐ意味と、有機EL材料からの脱ガスを抑える意味との両方を併せ持つ。これによりE L表示装置の信頼性が高められる。

[0184]

以上のように本願発明のEL表示パネルは図21のような構造の画素からなる画素部を有 ¹⁰ し、オフ電流値の十分に低いスイッチング用TFTと、ホットキャリア注入に強い電流制 御用TFTとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なEL 表示パネルが得られる。

【0185】

図20(B)はEL層の構造を反転させた例を示す。電流制御用TFT2601は図10 (C)のpチャネル型TFT200aを用いて形成される。作製プロセスは実施例3を参 照すれば良い。本実施例では、画素電極(陽極)50として透明導電膜を用いる。具体的 には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウム と酸化スズとの化合物でなる導電膜を用いても良い。

[0186]

そして、絶縁膜でなるバンク51a、51bが形成された後、溶液塗布によりポリビニルカ ルバゾールでなる発光層52が形成される。その上にはカリウムアセチルアセトネート(acacKと表記される)でなる電子注入層53、アルミニウム合金でなる陰極54が形 成される。この場合、陰極54がパッシベーション膜としても機能する。こうしてEL素 子2602が形成される。本実施例の場合、発光層53で発生した光は、矢印で示される ようにTFTが形成された基板の方に向かって放射される。本実施例のような構造とする 場合、電流制御用TFT2601はpチャネル型TFTで形成することが好ましい。

【0187】

尚、本実施例の構成は、実施例1~4のTFTの構成を自由に組み合わせて実施すること が可能である。また、実施例11の電子機器の表示部として本実施例のEL表示パネルを 用いることは有効である。

【0188】

「実施例91

本実施例では、図21(B)に示した回路図とは異なる構造の画素とした場合の例について図22に示す。なお、本実施例において、2701はスイッチング用TFT2702の ソース配線、2703はスイッチング用TFT2702のゲート配線、2704は電流制 御用TFT、2705はコンデンサ、2706、2708は電流供給線、2707はEL 素子とする。

【0189】

図22(A)は、二つの画素間で電流供給線2706を共通とした場合の例である。即ち 40 、二つの画素が電流供給線2706を中心に線対称となるように形成されている点に特徴 がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細 化することができる。

【0190】

また、図22(B)は、電流供給線2708をゲート配線2703と平行に設けた場合の 例である。なお、図22(B)では電流供給線2708とゲート配線2703とが重なら ないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁 膜を介して重なるように設けることもできる。この場合、電源供給線2708とゲート配 線2703とで専有面積を共有させることができるため、画素部をさらに高精細化するこ とができる。 20

[0191]

また、図22(C)は、図22(B)の構造と同様に電流供給線2708をゲート配線2 703と平行に設け、さらに、二つの画素を電流供給線2708を中心に線対称となるよ うに形成する点に特徴がある。また、電流供給線2708をゲート配線2703のいずれ か一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすこ とができるため、画素部をさらに高精細化することができる。図22(A)、図22(B)では電流制御用TFT2403のゲートにかかる電圧を保持するためにコンデンサ24 04を設ける構造としているが、コンデンサ2404を省略することも可能である。 [0192]

(35)

電流制御用TFT2403として図20(A)に示すような本願発明のnチャネル型TF 10 Tを用いているため、ゲート絶縁膜を介してゲート電極(と重なるように設けられた LD D領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量 が形成されるが、本実施例ではこの寄生容量をコンデンサ2404の代わりとして積極的 に用いる点に特徴がある。この寄生容量のキャパシタンスは上記ゲート電極とLDD領域 とが重なり合った面積で変化するため、その重なり合った領域に含まれるLDD領域の長 さによって決まる。また、図22(A)、(B)、(C)の構造においても同様にコンデ ンサ2705を省略することは可能である。

[0193]

尚、本実施例の構成は、実施例1~4のTFTの構成を自由に組み合わせて実施すること 20 が可能である。また、実施例11の電子機器の表示部として本実施例のEL表示パネルを 用いることは有効である。

[0194] [実施例10]

実施例7で示したの液晶表示装置にはネマチック液晶以外にも様々な液晶を用いることが 可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-St abilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio w ith Gray-Scale Capability" by H. Furue et al. や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fas t Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "T hresholdless antiferroelectricity in liquid crystals and its application to disp lays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可 能である。

[0195]

等方相-コレステリック相-カイラルスメクティックC相転移系列を示す強誘電性液晶(FLC)を用い、DC電圧を印加しながらコレステリック相 - カイラルスメクティックC 相転移をさせ、かつコーンエッジをほぼラビング方向に一致させた単安定FLCの電気光 学特性を図25に示す。図25に示すような強誘電性液晶による表示モードは「Ha1f - V字スイッチングモード」と呼ばれている。図25に示すグラフの縦軸は透過率(任意 単位)、横軸は印加電圧である。「Half-V字スイッチングモード」については、寺 田らの" Half - V字スイッチングモードFLCD"、第46回応用物理学関係連合講 演会講演予稿集、1999年3月、第1316頁、および吉原らの"強誘電性液晶による 時分割フルカラーLCD"、液晶第3巻第3号第190頁に詳しい。 [0196]

図23に示されるように、このような強誘電性混合液晶を用いると、低電圧駆動かつ階調 表示が可能となることがわかる。本発明の液晶表示装置には、このような電気光学特性を 示す強誘電性液晶も用いることができる。

[0197]

また、ある温度域において反強誘電相を示す液晶を反強誘電性液晶(AFLC)という。 反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学 応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値

30

反強誘電性混合液晶は、いわゆる>字型の電気光学応答特性を示すものがあり、その駆動 電圧が約±2.5V程度(セル厚約1µm~2µm)のものも見出されている。 [0198]また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が 高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素 に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強 誘電性混合液晶を用いるのが好ましい。 [0199]なお、このような無しきい値反強誘電性混合液晶を本発明の液晶表示装置に用いることに 10 よって低電圧駆動が実現されるので、低消費電力化が実現される。 [0200]「実施例111 本実施例では、本発明のTFT回路によるアクティブマトリクス型液晶表示装置を組み込 んだ半導体装置について図24、図25、図26で説明する。 $\begin{bmatrix} 0 & 2 & 0 & 1 \end{bmatrix}$ このような半導体装置には、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話 等)、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。 それらの一例を図24と図25に示す。 20 図24(A)は携帯電話であり、本体9001、音声出力部9002、音声入力部900 3、表示装置9004、操作スイッチ9005、アンテナ9006から構成されている。 本願発明は音声出力部9002、音声入力部9003、及びアクティブマトリクス基板を 備えた表示装置9004に適用することができる。 [0203]図 2 4 (B) はビデオカメラであり、本体 9 1 0 1 、表示装置 9 1 0 2 、音声入力部 9 1 03、操作スイッチ9104、バッテリー9105、受像部9106から成っている。本 願発明は音声入力部9103、及びアクティブマトリクス基板を備えた表示装置9102 、受像部9106に適用することができる。 [0204]30 図24(C)はモバイルコンピュータ或いは携帯型情報端末であり、本体9201、カメ ラ部9202、受像部9203、操作スイッチ9204、表示装置9205で構成されて いる。本願発明は受像部9203、及びアクティブマトリクス基板を備えた表示装置92 05に適用することができる。 [0205]図24(D)はヘッドマウントディスプレイであり、本体9301、表示装置9302、 アーム部9303で構成される。本願発明は表示装置9302に適用することができる。 また、表示されていないが、その他の信号制御用回路に使用することもできる。 [0206]図 2 4 (E)はリア型プロジェクターであり、本体 9 4 0 1、光源 9 4 0 2、表示装置 9 40 403、 偏光ビームスプリッタ9404、 リフレクター9405、 9406、 スクリーン 9407で構成される。本発明は表示装置9403に適用することができる。 図24(F)は携帯書籍であり、本体9501、表示装置9502、9503、記憶媒体 9504、操作スイッチ9505、アンテナ9506から構成されており、ミニディスク (MD)やDVDに記憶されたデータや、アンテナで受信したデータを表示するものであ る。表示装置9502、9503は直視型の表示装置であり、本発明はこの適用すること ができる。 [0208]図25(A)はパーソナルコンピュータであり、本体9601、画像入力部9602、表 示装置9603、キーボード9604で構成される。 50

(36)

【 0 2 0 9 】

図25(B)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレー ヤーであり、本体9701、表示装置9702、スピーカ部9703、記録媒体9704 、操作スイッチ9705で構成される。なお、この装置は記録媒体としてDVD(Dig tial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲー ムやインターネットを行うことができる。

[0210]

図 2 5 (C)はデジタルカメラであり、本体 9 8 0 1、表示装置 9 8 0 2、接眼部 9 8 0 3、操作スイッチ 9 8 0 4、受像部 (図示しない)で構成される。

10

図 2 6 (A)はフロント型プロジェクターであり、表示装置 3 6 0 1、スクリーン 3 6 0 2 で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。 【 0 2 1 2】

図 2 6 (B) はリア型プロジェクターであり、本体 3 7 0 1、表示装置 3 7 0 2、ミラー 3 7 0 3、スクリーン 3 7 0 4 で構成される。本発明は表示装置やその他の信号制御回路 に適用することができる。

【0213】

なお、図26(C)は、図26(A)及び図26(B)中における表示装置3601、3 702の構造の一例を示した図である。表示装置3601、3702は、光源光学系38 01、ミラー3802、3804~3806、ダイクロイックミラー3803、プリズム 3807、液晶表示装置3808、位相差板3809、投射光学系3810で構成される 。投射光学系3810は、投射レンズを含む光学系で構成される。本実施例は三板式の例 を示したが、特に限定されず、例えば単板式であってもよい。また、図26(C)中にお いて矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位 相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。

【0214】

また、図26(D)は、図26(C)中における光源光学系3801の構造の一例を示した図である。本実施例では、光源光学系3801は、リフレクター3811、光源381 2、レンズアレイ3813、3814、偏光変換素子3815、集光レンズ3816で構成される。なお、図26(D)に示した光源光学系は一例であって特に限定されない。例 えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差 を調節するフィルム、IRフィルム等の光学系を設けてもよい。

30

20

また、本発明はその他にも、イメージセンサやEL型表示素子に適用することも可能であ る。このように、本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用す ることが可能である。

[0216]

[0215]

【発明の効果】

作製条件および組成の異なる酸化窒化シリコン膜(A)と酸化窒化シリコン膜(B)とを 積層させる、または酸化窒化シリコン膜(A)の組成から酸化窒化シリコン膜(B)の組 40 成に連続的に変化させる絶縁膜でTFTのゲート絶縁膜を形成することにより熱的安定性 を高め、バイアスストレスによる劣化を防ぐことができる。

【図面の簡単な説明】

- 【図1】 本発明のゲート絶縁膜の構成を説明する図。
- 【図2】 本発明に適用するプラズマCVD装置の構成の一例を説明する図。
- 【図3】 トップゲート型のTFTの作製工程を説明する図。
- 【図4】 トップゲート型のTFTの作製工程を説明する図。
- 【図5】 逆スタガ型のTFTの作製工程を説明する図。
- 【図6】 逆スタガ型のTFTの作製工程を説明する図。
- 【図7】 逆スタガ型のTFTの作製工程を説明する図。

【図8】 画素TFT、駆動回路のTFTの作製工程を示す断面図。

- 【図9】 画素TFT、駆動回路のTFTの作製工程を示す断面図。
- 【図10】 画素TFT、駆動回路のTFTの作製工程を示す断面図。
- 【図11】 nチャネル型TFTのLDD領域の構造を説明する図。
- 【図12】 画素TFTの構成を説明する断面図。
- 【図13】 画素部の構造を説明する上面図。
- 【図14】 結晶質半導体層の作製工程を示す断面図。
- 【図15】 画素TFT、駆動回路のTFTの作製工程を示す断面図。
- 【図16】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
- 【図17】 液晶表示装置の入出力端子、配線、回路配置、スペーサ、シール剤の配置を ¹⁰ 説明する上面図。

(38)

- 【図18】 液晶表示装置の構造を示す斜視図。
- 【図19】 EL表示装置の構造を示す上面図及び断面図。
- 【図20】 EL表示装置の画素部の断面図。
- 【図21】 EL表示装置の画素部の上面図と回路図。
- 【図22】 EL表示装置の画素部の回路図の例。
- 【図23】 反強誘電性混合液晶の光透過率特性の一例を示す図。
- 【図24】 半導体装置の一例を示す図。
- 【図25】 半導体装置の一例を示す図。
- 【図26】 投影型液晶表示装置の構成を示す図。
- 【図27】 酸化窒化シリコン膜(A)と(B)の積層条件の違いによるVfbの変動を示すグラフ。
- 【図28】 画素TFT、駆動回路のTFTの作製工程を示す断面図。
- 【図29】 画素TFT、駆動回路のTFTの作製工程を示す断面図。

【図1】

【図2】













【図5】



 (A) ドーピング工程 (n+領域の形成工程)
 ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ŧ ł 610a 611 (C) ドーピング工程(n-領域の形成工程) ŧ ŧ ŧ ł

【図6】















【図10】





205:保持容量

204: 画素TFT

203a:第2の nft対型TFT(A)

202a

201a:第1の nf+ネル型TFT(A)

200a:第1の pft初型TFT(A)

#27.129.回路部 第2の -訓型TFT (A)

感動回路

15' 沙回路部







【図13】

(D)











【図17】

活性化工程



【図18】



【図19】













【図23】







【図26】









【図27】







- 画来部

サップ リッグ 回路部

医秋回路

17. 沙回路部

フロントページの続き

審査官 綿引 隆

(56)参考文献 特開平08-008439(JP,A) 特開平07-162001(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 21/336

H01L 29/786