



(12) 发明专利

(10) 授权公告号 CN 109997223 B

(45) 授权公告日 2023. 06. 30

(21) 申请号 201780073003.X

(22) 申请日 2017.11.27

(65) 同一申请的已公布的文献号
申请公布号 CN 109997223 A

(43) 申请公布日 2019.07.09

(30) 优先权数据
16200714.0 2016.11.25 EP

(85) PCT国际申请进入国家阶段日
2019.05.24

(86) PCT国际申请的申请数据
PCT/EP2017/080529 2017.11.27

(87) PCT国际申请的公布数据
W02018/096147 EN 2018.05.31

(73) 专利权人 日立能源瑞士股份公司
地址 瑞士巴登

(72) 发明人 S.哈特曼 D.特吕塞尔

(74) 专利代理机构 北京市汉坤律师事务所
11602

专利代理师 王菲 张涛

(51) Int.Cl.

H01L 25/07 (2006.01)

H01L 23/047 (2006.01)

H01L 25/11 (2006.01)

H01L 23/00 (2006.01)

(56) 对比文件

CN 102110680 A, 2011.06.29

US 2013039103 A1, 2013.02.14

US 2014218871 A1, 2014.08.07

US 2014120774 A1, 2014.05.01

审查员 武建刚

权利要求书2页 说明书7页 附图2页


(54) 发明名称

功率半导体模块

(57) 摘要

一种功率半导体模块,其包括基板(12),基板(12)具有定位在所述基板(12)上的至少一个衬底(11,13,15,17),其中电子电路设在所述至少一个衬底(11,13,15,17)上,其中电连接器定位在至少一个衬底(11,13,15,17)上,电连接器包括DC+功率端子(14)、DC-功率端子(16)和AC功率端子(18),且进一步包括控制连接器,其中功率半导体模块(10)设计为半桥式模块,其包括第一数量(24)的开关式功率半导体器件(26,28)和第二数量(30)的开关式功率半导体器件(32,34),其特征在于,基板(12)包括接触区域(36)、第一器件区域(38)和第二器件区域(40),其中接触区域(36)定位在基板(12)的中心,使得第一器件区域(38)定位在接触区域(36)的第一侧处,且第二器件区域(40)定位在接触区域(36)的第二侧处,第二侧布置成与第一侧相反,其中DC+功率端子(14)、DC-功率端子(16)、AC功率端子(18)和控制连接器定位在接触区域(36)中,其中第一数

量(24)的开关式功率半导体器件(26,28)定位在第一器件区域(38)中,且其中第二数量(30)的开关式功率半导体器件(32,34)定位在第二器件区域(40)中,其中第一器件区域(38)中的所有功率半导体器件(28,30)均定位在平行于基板(12)的宽度而对齐的两条平行线(42,44)上,且其中第二器件区域(40)中的所有功率半导体器件(32,34)均定位在平行于基板(12)的宽度而对齐的两条平行线(46,48)上。



1. 一种功率半导体模块,包括:

基板(12),所述基板(12)具有定位在所述基板(12)上的至少一个衬底(11,13,15,17),
电子电路,所述电子电路定位在所述至少一个衬底(11,13,15,17)上,
DC+功率端子(14),所述DC+功率端子定位成直接在所述至少一个衬底上,
DC-功率端子(16),所述DC-功率端子定位成直接在所述至少一个衬底上,
AC功率端子(18),所述AC功率端子定位成直接在所述至少一个衬底上,
控制连接器,所述控制连接器定位成直接在所述至少一个衬底上,
第一数量(24)的开关式功率半导体器件(26,28),
第二数量(30)的开关式功率半导体器件(32,34),

其中,所述基板(12)包括接触区域(36)、第一器件区域(38)和第二器件区域(40),所述接触区域(36)定位在所述基板(12)的中心,使得所述第一器件区域(38)定位在所述接触区域(36)的第一侧处,且所述第二器件区域(40)定位在所述接触区域(36)的第二侧处,所述第二侧布置成与所述第一侧相反,

其中,所述DC+功率端子(14)、所述DC-功率端子(16)、所述AC功率端子(18)和所述控制连接器在所述接触区域(36)中与所述至少一个衬底物理接触,所述第一数量(24)的开关式功率半导体器件(26,28)定位在所述第一器件区域(38)中,且所述第二数量(30)的开关式功率半导体器件(32,34)定位在所述第二器件区域(40)中,

其中,所述第一器件区域(38)中的所有所述功率半导体器件(26,28)均定位在平行于所述基板(12)的宽度而对齐的两条平行线(42,44)上,且所述第二器件区域(40)中的所有所述功率半导体器件(32,34)均定位在平行于所述基板(12)的宽度而对齐的两条平行线(46,48)上,

其中,任何功率半导体器件(26,28,32,34)与所述DC+功率端子(14)、所述DC-功率端子(16)和所述AC功率端子(18)的固定位置(14',16',18')中的任何之间的距离在 $\geq 6\text{mm}$ 的范围中,其中,连接区域(36)具有在 $\geq 15\text{mm}$ 至 $\leq 40\text{mm}$ 的范围中的长度,其中,所述第一器件区域(38)和所述第二器件区域(40)中的至少一个具有在 $\geq 20\text{mm}$ 至 $\leq 40\text{mm}$ 的范围中的长度。

2. 根据权利要求1所述的功率半导体模块,其特征在于,所述第一数量(24)的开关式功率半导体器件(26,28)包括IGBT器件和二极管,并且所述第二数量(30)的开关式功率半导体器件(32,34)包括IGBT器件和二极管。

3. 根据权利要求2所述的功率半导体模块,其特征在于,所述IGBT器件和所述二极管布置成使得所有IGBT器件均定位在各器件区域(38,40)的平行于所述基板(12)的宽度而对齐的第一线(44,46)上,并且所有二极管均设在各器件区域(38,40)的平行于所述基板(12)的宽度而对齐的第二线(42,48)上。

4. 根据权利要求1-3中的任一项所述的功率半导体模块,其特征在于,所述DC+功率端子(14)和所述DC-功率端子(16)被导向至所述功率半导体模块(10)的所述第一侧,并且所述AC功率端子(18)被导向至所述功率半导体模块(10)的所述第二侧。

5. 根据权利要求1-3中的任一项所述的功率半导体模块,其特征在于,所述控制连接器通过接合引线连接到所述衬底(11,13,15,17)。

6. 根据权利要求1-3中的任一项所述的功率半导体模块,其特征在于,所述连接区域(36)形成为矩形。

7. 根据权利要求1-3中的任一项所述的功率半导体模块,其特征在于,四个衬底(11, 13,15,17)定位在所述基板(12)上,其中各衬底(11,13,15,17)承载所述电路的部分。

8. 根据权利要求1-3中的任一项所述的功率半导体模块,其特征在于,至少两个衬底(11,13,15,17)相同地布置。

功率半导体模块

技术领域

[0001] 本发明涉及一种功率半导体模块。本发明涉及一种呈现改进的高性能同时仅需要非常有限的空间的功率半导体模块。

背景技术

[0002] 包括功率半导体器件(诸如开关式功率半导体器件)的功率半导体模块在本领域中是普遍已知的。例如,已知提供以所谓的半桥式构造布置的功率半导体模块,其中功率半导体器件布置在低侧开关区域和高侧开关区域中。

[0003] 在芯片之间具有良好电流共用的半桥式模块的典型布局可设计成使得DC+和DC-端子被朝向模块的中心导向,且向下连接到基板的衬底。AC端子在模块的侧部上向下连接到衬底。同样,控制电路典型地在模块的侧部上连接到衬底。

[0004] 现有技术水平的功率模块的设计引起若干挑战。第一挑战是使具有有限尺寸的模块具有高电流额定值。第二挑战是使并联芯片在切换事件期间均匀地共用电流。

[0005] 然而,现有技术的解决方案仍然给出了用于关于提供良好性能由此仅使用有限尺寸的改进的空间。

[0006] EP2317551A1描述了一种包括第一导电衬底和第二导电衬底的器件。具有第一厚度的第一功率半导体构件可电联接到第一导电衬底。具有第二厚度的第二功率半导体构件可电联接到第二导电衬底。正端子也可电联接到第一导电衬底,而负端子可电联接到第二功率半导体构件,且输出端子可电联接到第一功率半导体构件和第二导电衬底。正功率端子和负功率端子(DC+和DC-)形成为彼此平行且通过绝缘层彼此分开的板。DC+端子和DC-端子沿垂直于半导体构件布置在其中的平面的方向远离半导体模块而引导。各衬底包括模块的外侧上的IGBT和朝向功率端子的二极管。

[0007] W02015/175820A1描述了一种功率模块,其包括具有内部室的壳体和安装在壳体的内部室内的多个开关模块。开关模块互相连接,且构造成有助于将功率切换到负载。开关模块中的各个包括至少一个晶体管和至少一个二极管。至少一个晶体管和至少一个二极管可由宽带隙材料系统(诸如碳化硅(SiC))形成,由此允许功率模块在高频率下以与常规功率模块相比而更低的开关损耗运行。

发明内容

[0008] 本发明的目标是提供一种功率半导体模块,其克服现有技术的至少一个缺陷。本发明的目标是提供一种功率半导体模块,其呈现高电流额定值,且因此呈现良好的性能,以及在切换事件期间均匀地共用电流,由此仅需要有限的空间。

[0009] 这些目标通过根据独立权利要求1的功率半导体模块而至少部分地得到解决。在从属的权利要求书中、进一步的描述中以及附图中给出了本发明的有利实施例,其中,不同实施例可单独地或以任何组合提供本发明的特征,除非没有明确地排除。

[0010] 本发明提供了一种功率半导体模块,其包括基板,基板具有定位在所述基板上的

至少一个衬底,其中电子电路设在所述至少一个衬底上,其中电连接器定位在至少一个衬底上,这些电连接器包括DC+功率端子、DC-功率端子和AC功率端子,且进一步包括控制连接器,其中功率半导体模块设计为半桥式模块,其包括第一数量的开关式功率半导体器件和第二数量的开关式功率半导体器件,其中基板包括接触区域、第一器件区域和第二器件区域,其中接触区域定位在基板的中心,使得第一器件区域定位在接触区域的第一侧处,且第二器件区域定位在接触区域的第二侧处,第二侧布置成与第一侧相反,其中DC+功率端子、DC-功率端子、AC功率端子和控制连接器定位在接触区域中,其中第一数量的开关式功率半导体器件定位在第一器件区域中,且其中第二数量的开关式功率半导体器件定位在第二器件区域中,其中第一器件区域中的所有功率半导体器件均定位在平行于基板的宽度而对齐的两条平行线上,且其中第二器件区域中的所有功率半导体器件均定位在平行于基板的宽度而对齐的两条平行线上。

[0011] 这样的功率半导体模块提供了增加的电流额定值以及良好的开关行为,由此仅需要有限的空间。

[0012] 本发明因此涉及一种功率半导体模块。这样的功率半导体模块分别包括设在基板上的电子电路或定位在基板上的至少一个衬底,这本身是普遍已知的。电子电路包括多个电导体(诸如金属化件)以及端子或连接器,端子或连接器用于在外部和内部连接功率半导体模块的不同部件。因此端子或连接器示例性地定位在导体上(诸如金属化件上)的相应的位置上。

[0013] 例如,电连接器定位在至少一个衬底上,这些电连接器包括DC+、DC-和AC功率端子,且进一步提供一个或多个控制连接器。换言之,电连接器连接到至少一个衬底,其中连接器电接触设在至少一个衬底上的导电结构(诸如金属化件)。

[0014] 详细而言,可有利的是,四个衬底定位在基板上,其中各衬底承载电路的部分。这可允许容易地且可适应地生产功率模块。

[0015] 在这方面,可为示例性的是,至少两个衬底相同地布置。这将示例性地意味着相同数量和类型的器件布置在相同的位置处。参照半桥式构造,高侧开关和低侧开关可相同地形成。这样的构造允许有容易的生产过程。

[0016] 此外,如本领域中普遍已知的那样,功率半导体模块包括多个功率半导体器件。示例性地,提供多个开关器件,诸如IGBT器件、MOSFET等。示例性地,功率半导体模块设计为半桥式模块。因此,其包括第一数量的开关式功率半导体器件和第二数量的开关式功率半导体器件。例如,开关器件可能设为IGBT芯片和二极管。像半桥式模块的领域中普遍已知的那样,关于第一数量的开关式功率半导体器件和第二数量的开关式功率半导体器件,相应的数量可分别被称为低开关侧和高开关侧。

[0017] 如上文描述的功率半导体模块的基板被进一步分成具体的区域。相应的区域以具体的方式布置,或换言之,不同的区域用于将功率半导体模块的不同特征定位在基板的的不同位置处。

[0018] 在这方面,基板包括接触区域、第一器件区域和第二器件区域。这些区域以具体的方式定位在基板上。详细而言,提供的是,接触区域定位在基板的中心,使得第一器件区域定位在接触区域的第一侧处,且第二器件区域定位在接触区域的第二侧处,第二侧布置成示例性地关于基板的长度而与第一侧相反。换言之,接触区域示例性地在基板的长度上分

别由第一器件区域和第二器件区域框住或侧接。

[0019] 进一步提供的是,DC+、DC-和AC功率端子以及控制连接器定位在接触区域中,并且第一数量的开关式功率半导体器件定位在第一器件区域中,且第二数量的开关式功率半导体器件定位在第二器件区域中。因此,在如之前描述的功率半导体模块处,DC+、DC-和AC功率端子以及控制连接器且因此示例性地存在于电路板上的所有功率和控制连接器均定位在一个不同的中心区域(即,接触区域)中。功率半导体器件且因此开关器件进一步分别定位在第一器件区域和第二器件区域中,其中提供的是,第一数量的开关器件定位在第一器件区域中,且第二数量的开关器件定位在第二器件区域中。例如,各数量的开关器件均定位在两个衬底上。这样的布置相对于根据现有技术的解决方案提供了显著的优点。

[0020] 详细而言,由于功率和控制连接器(诸如端子)仅设在接触区域中且因此仅设在中心区域中的事实,故可实现以下优点:根据该优点,可显著地节省安装空间,由此可实现功率半导体模块的节省空间的设计,且示例性地可实现基板的节省空间的设计。换言之,通过将所有功率和控制端子分别定位至功率半导体模块或其基板的中心,在基板的侧部上没有空间被浪费。这继而允许在基板上保留更多安装空间,以用于分别定位芯片或功率半导体器件。

[0021] 因此,给定限定的电流额定值,模块的尺寸可减小,或备选地,给定功率半导体模块的限定的尺寸,电流额定值可增加。

[0022] 功率半导体模块因此解决了以下挑战:根据该挑战,通常需要使具有有限尺寸的模块具有高电流额定值。由此,例如在多个功率半导体器件(示例性地,若干IGBT芯片和二极管芯片)并联连接的情况下,可实现高电流额定值。由于如上文描述的布置,故可使功率半导体器件的有源区域最大,这继而改进功率半导体模块的性能。

[0023] 可在以下事实中看到常规功率半导体模块的典型缺点:根据该事实,仅保留有限的空间以用于硅芯片,这继而显著地限制模块的可实现的电流额定值。然而,当提供具有如描述的布置的功率半导体模块时,可有效地避免这样的负面效应。

[0024] 与现有技术的解决方案中已知的缺点对比,如本文描述的功率半导体模块的布置允许功率半导体模块相对于已知解决方案更有竞争性,这是由于以下事实:更多的安装空间可用于模块的有源区域,且因此可用于功率半导体模块的主要有源部件,即功率半导体器件。这允许在给定的尺寸下显著地提高功率半导体模块的电流额定值。

[0025] 作为上文的补充,如上文描述的功率半导体模块可允许实现在一侧上的端子和连接器与在另一侧上的功率半导体器件之间的保护(save)绝缘距离。这继而允许功率半导体模块有非常安全的工作行为。此外,可显著地降低在生产过程期间损坏功率半导体器件的风险。因此,如本文描述的功率半导体模块提供用于减少维修工作且提高功率半导体模块的工作行为的可靠性的措施。

[0026] 与功率半导体模块的常规设计相比,例如,根据本发明的功率半导体模块的AC功率端子脚可具有较大的距功率半导体器件(诸如硅芯片)的距离。在生产过程中,且详细而言,当分别将端子或连接器连接到衬底时,这样的增加的距离实际上是巨大的优点。这可能主要由于以下事实:可自由地选择连接技术,而不会对功率半导体器件造成负面影响。换言之,甚至当分别使用比较苛刻的连接方法或状况时,端子可关于存在的功率半导体器件而以非常和缓的方式固定,且因此没有损坏器件的显著的危险。作为此的补充,存在充足的空间,

其对于将端子分别固定到基板或衬底可能需要的外围而言可为足够的。

[0027] 此外,且像上文指示的那样,开关行为是功率半导体模块的非常重要的特征。在这方面,像本文描述的功率半导体模块(其示例性地具有包括连接区域以及第一器件区域和第二器件区域的设计)可提供芯片的非常一致的开关行为,这是因为可非常自由地且根据期望的需要选择芯片的布置。

[0028] 示例性地,提供的是,器件区域中的所有功率半导体器件均定位在平行于基板的宽度而对齐的两条平行线上。换言之,第一器件区域中的所有功率半导体器件均仅定位在平行于基板的宽度且因此基本上垂直于电流流而对齐的两条平行线上,并且第二器件区域中的所有功率半导体器件均仅定位在平行于基板的宽度且因此基本上垂直于电流流而对齐的两条平行线上。这样的布置可呈现改进的且详细而言非常一致的开关行为。此外,因为在如本文描述的功率模块中存在充足的空间,故可能在没有任何问题的情况下实现该布置。

[0029] 为了实现这样的开关行为,可有利的是,第一数量的开关式功率半导体器件包括IGBT器件和二极管,并且第二数量的开关式功率半导体器件包括IGBT器件和二极管。在这方面,IGBT器件和二极管可布置成使得所有IGBT器件均定位在各器件区域的平行于基板的宽度而对齐的第一线上,并且所有二极管均设在各器件区域的平行于基板的宽度而对齐的第二线上。这样的实施例可允许结合仅需要非常有限的空间的功率半导体模块的突出性能,以及非常一致的开关行为。

[0030] 根据另外的实施例,DC+和DC-功率端子被导向至第一侧,且AC-端子被导向至第二侧。这样的功率半导体模块。在这方面,相应的外部功率端子可被导向至相应的侧部且分别将其定位。该实施例允许功率半导体模块有改进的开关行为,这是因为示例性地DC+端子和DC-端子可布置成彼此接近。

[0031] 在另外的优选实施例中,可进一步提供的是,DC+、DC-和AC功率端子中的至少一个通过超声波焊接固定到衬底。可优选的是,DC+、DC-和AC功率端子中的所有均通过超声波焊接固定到衬底。详细而言,可提供的是,至少一个端子或优选地端子中的所有借助于超声波焊接分别连接到衬底或衬底金属化件。

[0032] 该实施例允许有非常高效的电连接,其仅具有低的欧姆损耗,使得模块的工作行为不会变差或者至少不会显著变差。作为此的补充,示例性地,当提供如描述的功率半导体模块时,可实现焊接技术的上文指出的优点,然而不会呈现其缺点。在这方面,在超声波焊接步骤期间,可生成颗粒,其可使焊接位置的直接环境变差。详细而言,在某些情况下,不可完全避免这样的颗粒粘附于芯片的终端。这可导致以下缺点:在功率半导体模块的工作期间,这样的粘附颗粒可使功率半导体器件的阻断能力变差。

[0033] 然而,通过使用像描述的功率模块的设计,提供的是,接触区域且因此应固定到基板的所有端子定位在其处的位置分别定位在距功率半导体器件比较大的距离处。这可首先减少到达功率半导体器件的颗粒的数量,这继而可直接地减少这样的焊接颗粒对器件的污染。此外,在颗粒无论如何都会出现的情况下,有可能更容易地取出这些颗粒,这可进一步减少基于焊接步骤的损坏。

[0034] 另外,超声波焊接一般伴随有振动,振动有时呈现损坏功率半导体器件的危险(诸如通过在芯片的硅中引起裂纹)。然而,由于像上文描述的具有接触区域和器件区域的功率

半导体模块的设计,故可避免或至少显著地减小该负面效应。

[0035] 可进一步提供的是,控制连接器借助于接合引线连接到衬底。换言之,控制电路通过引线接合从栅极印(print)连接到基板的衬底。该实施例提供低欧姆连接,且进一步可利用小空间实现。因此,这样的连接技术甚至可进一步减小需要的空间,且因此可改进功率半导体模块的性能。

[0036] 关于端子或连接器分别与功率半导体器件之间的距离,可提供的是,任何功率半导体器件与DC+、DC-和AC功率端子以及控制连接器的任何连接位置之间的距离在 $\geq 6\text{mm}$ 的范围中。换言之,在如本文描述的功率模块处提供的在功率半导体器件与电连接器在其处固定到衬底的位置之间的最小距离,且因此示例性地,连接器中的各个与功率半导体器件中的各个之间的最小距离,均在之前限定的范围中。如本领域技术人员普遍已知的那样,上边界可由基板或相应的衬底的尺寸给出。当提供这样的距离时,示例性地关于使用的焊接技术的之前指出的优点可为有效的。因此,根据该实施例,可降低在生产过程期间损坏模块的部件的危险,这允许如描述的功率半导体模块有可靠的工作行为。作为此的补充,这样的距离允许形成具有高电流额定值且仅需要比较有限的空间的模块。

[0037] 可进一步提供的是,连接区域具有在 $\geq 15\text{mm}$ 至 $\leq 40\text{mm}$ 的范围中的长度。宽度可具有分别对应于相应的衬底或多个衬底的尺寸。该实施例可允许所有DC+、DC-和AC功率端子以及控制连接器均定位在接触区域中,而不会使功率半导体模块的性能变差,由此无论如何均允许形成具有极小的空间和高电流额定值的模块。

[0038] 根据另外的实施例,可提供的是,第一器件区域和第二器件区域中的至少一个具有在 $\geq 20\text{mm}$ 至 $\leq 40\text{mm}$ 的范围中的长度。而且,宽度可具有分别对应于相应的衬底或多个衬底的尺寸。对应于上文,该实施例可允许所有功率器件(示例性地,所有IGBT器件和所有二极管)均定位在相应的器件区域中,而不会使功率半导体模块的性能变差,由此无论如何均允许形成具有极小的空间、高电流额定值和一致的开关行为的模块。

[0039] 关于连接区域或相应的器件区域的长度,可提供的是,该值可如下所述的那样确定。器件区域与连接区域之间的边界可为平行于基板的宽度的线,其定位在根据基板的长度而在最靠近于连接区域的功率半导体器件与最靠近于器件区域的用于固定DC+、DC-、AC或控制连接器的连接位置之间的距离的一半处的位置中。器件区域的另外的边界可在平行于基板的宽度的线处,该线对应定位成沿着基板的长度距连接区域最远的功率半导体器件的部分。

[0040] 可进一步有利的是,连接区域形成为矩形。这样的布置可允许以节省空间的方式定位相应的连接器,且进一步允许以自由的方式定位连接器。示例性地,可如上文描述的那样确定参照平行于基板的宽度的线的边界,且因此确定连接区域的长度。在至少两个连接位置定位在平行于宽度且为用于连接区域的边界的基础的一条线处的情况下,可实现矩形的布置。

[0041] 关于功率半导体模块的另外的优点或特征,参照附图以及附图的描述。

附图说明

[0042] 本发明的这些和其它方面将从下文中描述的实施例中显而易见,且参照这些实施例来阐明。

[0043] 在附图中：

[0044] 图1呈现了功率半导体模块的部分的示意图；以及

[0045] 图2呈现了根据图1的功率半导体模块的示意图。

具体实施方式

[0046] 在附图的以下描述内，相同的参考标号指代相同的构件。一般地，仅描述关于单独实施例的差异。当若干相同的物件或部件出现在附图中时，并非部件中的所有均具有参考标号，以便简化外观。

[0047] 图1和图2呈现了功率半导体模块10的视图。图1呈现了不具有功率端子和辅助端子以及栅极印的功率半导体模块10的俯视图。

[0048] 功率半导体模块10包括设在基板12上的电子电路，其中电连接器定位在基板12上，这些电连接器包括DC+功率端子14、DC-功率端子16和AC功率端子18。在这方面，图1仅呈现相应的功率端子14、16、18将固定在其处的位置14'、16'、18'，且因此呈现固定位置14'、16'、18'。此外，呈现了控制电路应定位在其处的位置。在这方面，呈现了设计成用于接纳栅极导体的连接位置20'，并且呈现了设计成用于接纳发射极导体的连接位置22'。

[0049] 详细而言，基板12承载四个衬底11、13、15、17，这些衬底承载相应的位置14'、16'、18'、20'、22'。

[0050] 进一步呈现的是，功率半导体模块10设计为半桥式模块，且因此包括第一数量24的开关式功率半导体器件26、28和第二数量30的开关式功率半导体器件32、34。第一数量24可被称为低侧开关，且第二数量30可被称为高侧开关。

[0051] 进一步提供的是，基板12包括接触区域36、第一器件区域38和第二器件区域40，其中接触区域36定位在基板10的中心，使得第一器件区域38定位在接触区域36的第一侧处，并且第二器件区域40定位在接触区域36的第二侧处，第二侧布置成与第一侧相反。像可看到的那样，DC+、DC-和AC功率端子以及控制连接器定位在接触区域36中，其中第一数量24的开关式功率半导体器件26、28定位在第一器件区域38中，且其中第二数量30的开关式功率半导体器件32、34定位在第二器件区域40中。关于功率半导体器件26、28、32、34，可提供的是，器件26、34是二极管，且器件28、32是IGBT。

[0052] 此外，呈现的是，所有芯片或功率半导体器件26、28、32、34分别布置成使得它们定位在线42、44、46、48上，线42、44、46、48平行于基板(12)的宽度且因此基本上垂直于电流流而对齐。各器件区域38、40可包括平行于基板(12)的宽度而对齐的一条几何线44、46(作为功率半导体器件26、34的二极管设在其上)和平行于线44、46且因此也平行于基板(12)的宽度而对齐的另外的几何线42、48(作为功率半导体器件28、32的IGBT器件设在其上)。几何线42、48限定作为功率半导体器件42、48的二极管的位置。这些线42、44、46、48进一步平行于几何中心线50，几何中心线50延伸通过接触区域36的中心，且平行于基板(12)的宽度，并且可将基板12对称地分成承载第一器件区域38的部分和承载第二器件区域40的部分。

[0053] 图2进一步呈现，DC+功率端子14和DC-功率端子16被导向至第一侧，并且AC-端子18被导向至第二侧。因此，外部DC+功率端子14和DC-功率端子16的接触部在左侧上。外部AC功率端子18的接触部在右侧上。DC+功率端子14和DC-功率端子16以低电感被导向至功率半导体模块10的中心，且示例性地被导向至接触区域36。同样，AC功率端子18被朝向功率半导

体模块10的中心导向,且示例性地被导向至接触区域36。所有控制信号经由栅极印也被导向至功率半导体模块10的中心,且示例性地被导向至接触区域36。

- [0054] 参考标记列表
- [0055] 10 功率半导体模块
- [0056] 11 衬底
- [0057] 12 基板
- [0058] 13 衬底
- [0059] 14 DC+功率端子
- [0060] 14' 位置
- [0061] 15 衬底
- [0062] 16 DC-功率端子
- [0063] 16' 位置
- [0064] 17 衬底
- [0065] 18 AC功率端子
- [0066] 18' 位置
- [0067] 20' 位置
- [0068] 22' 位置
- [0069] 24 第一数量
- [0070] 26 功率半导体器件
- [0071] 28 功率半导体器件
- [0072] 30 第二数量
- [0073] 32 功率半导体器件
- [0074] 34 功率半导体器件
- [0075] 36 接触区域
- [0076] 38 第一器件区域
- [0077] 40 第二器件区域
- [0078] 42 线
- [0079] 44 线
- [0080] 46 线
- [0081] 48 线
- [0082] 50 中心线。




图 1




图 2