(12) 公 開 特 許 公 報(A)

(19) 日本国特許庁(JP)

(11)特許出願公開番号 特開2005-175262 (P2005-175262A)

(43) 公開日 平成17年6月30日 (2005.6.30)

(51) Int.Cl. ⁷ HO1L 21/822 HO1L 21/28 HO1L 21/321 HO1L 21/331 HO1L 21/822	FI HO1L HO1L 3 HO1L HO1L 2 HO1L 審査請求 未	27/04 21/28 3 27/04 29/80 27/04 請求 請求項の	C O1B P E F の数 17 0	ΟL	テー ⁻ 4M 5F(5F(5F(5F((全 26	マコー 104 003 033 038 038 082 6 頁)	、(参 ³ 最終]	^{皆)} 頁に続く
(21) 出願番号 (22) 出願日	特願2003-414714 (P2003-414714) 平成15年12月12日 (2003.12.12)	 (71) 出願人 (74) 代理人 (72) 発明者 F ターム (参考) 	50312110 株京記会社 10008000 弁黒原京会社 考) 4M104 5F003	3 ル代 1 筒 代ネAA04 BB14 GG12 BA23 BH99	ステク内 大和	ノロジ 二丁目 ロジ AA07 FF13 BF06 BJ20 最	4番1 4番1 BB06 FF17 BH07 BH07 8M03 終頁に	号 号 BB11 GC06 BH08 BP31 続く

(54) 【発明の名称】半導体装置およびその製造方法

(57)【要約】

【課題】 容量素子の耐圧を確保しつつ、容量密度を向 上できる技術を提供する。

【解決手段】 酸化シリコン膜10上に金属膜を成膜し 、その金属膜上にSiN膜を成膜し、そのSiN膜上に 金属膜を堆積し、最上層の金属膜をフォトレジスト膜を マスクとしてエッチングして上部電極17を形成した後 、上部電極17を覆う酸化シリコン膜18を堆積し、酸 化シリコン膜18およびSiN膜をフォトレジスト膜を マスクとしたエッチングによりパターニングして容量絶 縁膜16Aを形成し、パターニングされた酸化シリコン 膜18をマスクとして最下層の金属膜をスパッタエッチ ングすることによって下部電極15Dを形成する。

【選択図】 図8

⊠ 8



【特許請求の範囲】

【請求項1】 半導体基板もしくは絶縁体基板からなる基板上に形成された容量素子を有する半導体装 置であって、 前記容量素子は、前記基板上に形成された下部電極と、前記下部電極上に形成された容 量絶縁膜と、前記容量絶縁膜上に形成された上部電極とから形成され、 前記下部電極、前記容量絶縁膜および前記上部電極は前記基板上にて平坦に形成され、 平面において、前記上部電極の外周は、前記下部電極の外周より内側に配置されている ことを特徴とする半導体装置。 【請求項2】 10 請求項1記載の半導体装置において、 前記半導体基板は、GaAsまたはInPを主成分とし、 前記絶縁体基板は、酸化シリコンまたは酸化アルミニウムを主成分とすることを特徴と する半導体装置。 【請求項3】 請求項2記載の半導体装置において、 前記基板上に複数の受動素子が形成された第1モジュールを含み、 前記容量素子は、前記第1モジュールに含まれることを特徴とする半導体装置。 【請求項4】 請求項3記載の半導体装置において、 20 前記第1モジュールは、集積受動デバイスであることを特徴とする半導体装置。 【請求項5】 請求項2記載の半導体装置において、 800MHz以上の周波数で動作する第2モジュールを含み、 前記容量素子は、前記第2モジュールに含まれることを特徴とする半導体装置。 【請求項6】 請求項5記載の半導体装置において、 前 記 第 2 モ ジ ュ ー ル は 、 8 0 0 M Η z 以 上 の 周 波 数 で 動 作 す る 回 路 を 複 数 段 有 す る 電 力 増幅器であり、 前記容量素子は、前記回路間の段間整合回路を形成することを特徴とする半導体装置。 30 【請求項7】 請求項1記載の半導体装置において、 平面において、前記容量絶縁膜の前記外周は、前記下部電極の外周と同じ位置または前 記下部電極の前記外周より内側に配置されていることを特徴とする半導体装置。 【請求項8】 (a) 半 導 体 基 板 も し く は 絶 縁 体 基 板 か ら な る 基 板 上 に 第 1 導 電 性 膜 、 第 1 絶 縁 膜 お よ び 第2導電性膜を順次堆積する工程、 (b)前記第2導電性膜をパターニングして上部電極を形成する工程、 (c)前記(b)工程後、前記第1導電性膜をパターニングして下部電極を形成し、前記 上部電極と前記容量絶縁膜と前記下部電極とから容量素子を形成する工程、 40 を含むことを特徴とする半導体装置の製造方法。 【請求項9】 請求項8記載の半導体装置の製造方法において、 (b 1) 前記 (b) 工程後かつ前記 (c) 工程の前に、前記第1 絶縁膜をパターニング して容量絶縁膜を形成する工程、 を含み、 前記第1導電性膜および前記第2導電性膜は金属を主成分とすることを特徴とする半導 体装置の製造方法。 【請求項10】

請求項9記載の半導体装置の製造方法において、

前記第1導電性膜は、 (a1)前記基板上に第1金属膜を形成する工程、 (a2)前記第1金属膜上に第2金属膜を形成する工程、 (a3)前記第2金属膜上に第3金属膜を形成する工程、 を含む工程によって形成し、 前記第2金属膜は金を主成分とし、 前記第1金属膜および第3金属膜はモリブデン、チタン、タングステン、チタンタング ステンまたはタングステンシリサイドのうちの選択された1種類以上を主成分とすること を特徴とする半導体装置の製造方法。 【請求項11】 請求項9記載の半導体装置の製造方法において、 前記半導体基板は、GaAsまたはInPを主成分とし、 前記絶縁体基板は、酸化シリコンまたは酸化アルミニウムを主成分とすることを特徴と する半導体装置の製造方法。 【請求項12】 請求項8記載の半導体装置の製造方法において、 前記(c)工程は、 (c 1)前記基板上に第2 絶縁膜を形成する工程、 (c2)前記第2絶縁膜をパターニングする工程、 を含むことを特徴とする半導体装置の製造方法。 【請求項13】 請求項12記載の半導体装置の製造方法において、 前記(c)工程は、 (c1)前記第2絶縁膜をマスクとして前記第1導電性膜をエッチングすることによって 前記第1導電性膜をパターニングする工程、 を含み、 前記第1導電性膜は金を含み、 前記第2絶縁膜は酸化シリコンまたは窒化シリコンを主成分とすることを特徴とする半 導体装置の製造方法。 【請求項14】 請求項8記載の半導体装置の製造方法において、 前記第2導電性膜および前記第1絶縁膜は、平面において前記上部電極の外周が前記下 部電極の外周より内側に配置されるようにパターニングし、 前記(c)工程後、 (d)前記基板上に第3絶縁膜を形成する工程、 (e)前記上部電極上の前記第3絶縁膜に前記上部電極に達する第1開口部を形成する工 程、 (f)前記第1開口部内に前記上部電極と電気的に接続する第1配線を形成する工程、 を含むことを特徴とする半導体装置の製造方法。 【請求項15】 請求項8記載の半導体装置の製造方法において、 前 記 第 2 導 電 性 膜 は 、 平 面 に お い て 前 記 上 部 電 極 の 外 周 が 前 記 下 部 電 極 の 外 周 よ り 内 側 に配置されるようにパターニングし、 前記(c)工程後、 (d)前記基板上に第3絶縁膜を形成する工程、 (e)前記上部電極上の前記第3絶縁膜に前記上部電極に達する第1開口部を形成し、平 面で前記上部電極が位置しない領域において、前記下部電極上の前記第3絶縁膜および前 記容量絶縁膜に前記下部電極に達する第2開口部を形成する工程、 (f)前記第1開口部内に前記上部電極と電気的に接続する第1配線を形成し、前記第2 開口部内に前記下部電極と電気的に接続する第2配線を形成する工程、

50

10

20

30

を含むことを特徴とする半導体装置の製造方法。 【請求項16】 請求項8記載の半導体装置の製造方法において、 前記上部電極、前記容量絶縁膜および前記下部電極は、前記基板上にて平坦となるよう に形成することを特徴とする半導体装置の製造方法。 【請求項17】 請求項8記載の半導体装置の製造方法において、 前記基板上には前記容量素子およびバイポーラトランジスタを形成し、 前記バイポーラトランジスタを形成する工程は、 (g1)前記基板上に第1導電型のコレクタ層を形成する工程、 10 (g2)前記コレクタ層上に第2導電型のベース層を形成する工程、 (g3)前記ベース層上に第1導電型のエミッタ層を形成する工程、 (g4)前記エミッタ層上に前記エミッタ層と電気的に接続するエミッタ電極を形成する 工程、 (g5)前記エミッタ層をエッチングする工程、 (g6)前記(g5)工程後、前記ベース層上に前記ベース層と電気的に接続するベース 電極を形成する工程、 (g7)前記(g5)工程後、前記ベース層をパターニングし、前記コレクタ層の第1領 域を露出する工程、 (g 8)前記第1領域上に前記コレクタ層と電気的に接続するコレクタ電極を形成する工 20 程、 を含むことを特徴とする半導体装置の製造方法。 【発明の詳細な説明】 【技術分野】 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 本発明は、半導体装置およびその製造技術に関し、特に、基板上においてトランジスタ および抵抗素子などと集積して形成する容量素子の形成工程に適用して有効な技術に関す るものである。 【背景技術】 [0002]30 たとえば、特許文献1、特許文献2、特許文献3および特許文献4には、同一の基板上 に H B T (Hetero-junction Bipolar Transistor: ヘテロ接合バイポーラトランジスタ) 、抵抗素子および容量素子を形成する技術が開示されている。 【 特 許 文 献 1 】 特 開 2 0 0 1 - 7 7 2 0 4 号 公 報 【特許文献 2 】特開 2 0 0 1 - 3 2 6 2 8 4 号公報 【特許文献3】特開2001-156179号公報 【 特 許 文 献 4 】 特 開 2 0 0 2 - 2 5 2 3 4 4 号 公 報 【発明の開示】 【発明が解決しようとする課題】 [0003]40 H B T は、単一電源動作が可能な高出力デバイスとして、高出力増幅器に用いることが 検討されている。また、HBTは、高効率で動作する等の特徴を有していることから、た とえば携帯電話などの移動体通信機器向けに応用する技術が検討されている。HBTを移 動 体 通 信 機 器 向 け に 応 用 す る 場 合 に は 、 H B T 素 子 の 高 性 能 化 ば か り で な く 、 H B T が 形 成された半導体チップ(以下、単にチップと記す)の小型化、および同一チップ内に抵抗 素子や容量素子などの受動素子とHBTとを形成することが求められる。 [0004]本発明者は、移動体通信機器に含まれる高周波モジュールに用いられるHBTについて 検討しており、このHBTを抵抗素子や容量素子などの受動素子と併せて1つのチップ内

に形成する技術について検討している。その中で、本発明者は以下のような課題を見出し

た。その課題について図39および図40を用いて説明する。

【 0 0 0 5 】

図39は、本発明者が検討したチップの一例の要部断面図である。このチップ内には、 H B T と抵抗素子や容量素子などの受動素子とが形成されているが、図39中では容量素 子の断面を図示している。本発明者が検討したそのチップ内の容量素子を形成する工程は 、以下の通りである。たとえばGaAs(ガリウムヒ素)を主成分とする半絶縁性基板(以下、単に基板と記す)101上に成膜された絶縁膜102上において、金属膜103を 成膜し、その金属膜103をパターニングする。続いて、基板101上にその金属膜10 3 を覆う層間絶縁膜104を堆積した後、その層間絶縁膜104に金属膜103に達する 開口部105を形成する。続いて、その開口部105内を含む層間絶縁膜104上に絶縁 膜106堆積した後、その絶縁膜106をパターニングする。続いて、基板101上に金 属膜107を堆積した後、その金属膜107をパターニングすることによって、金属膜1 03を下部電極とし、絶縁膜106を容量絶縁膜とし、金属膜107を上部電極とする容 量素子C11形成するものである。本発明者は、このような工程で容量素子C11を形成 すると、開口部105の側壁の下部領域105Aにおいて絶縁膜106が折れ曲がり、膜 厚が他の領域より薄くなる、もしくは膜質の低下が起きていることを見出した。絶縁膜1 0 6 の 膜 厚 が 薄 く な る こ と に よ り 、 容 量 素 子 C 1 1 の 耐 圧 は 下 部 領 域 1 0 5 A に お い て 低 下してしまうことから、絶縁膜106の膜厚を薄くすることによって容量素子C11の容 量密度を向上させる手段を用いることができない課題が存在している。また絶縁膜の成膜 条件によっては、下部領域105Aにおいて絶縁膜を薄くならないようにすることもでき るが、この場合でも膜質の低下が起きていることが多い。すなわち、膜質の低下により、 平 坦 部 で の 絶 縁 耐 圧 に 比 べ 領 域 1 0 5 A で の 絶 縁 耐 圧 が 半 分 以 下 に 低 下 す る 現 象 が 起 き や すい。これは、絶縁膜の形成にはプラズマCVD(Chemical Vapor Deposition)装置等 を用いるが、段差部での膜質および膜厚の制御は平坦部での制御に比べて困難であるため である。また、容量素子C11を形成するに当たり、開口部105を形成する工程および 絶 縁 膜 1 0 6 を パ タ ー ニ ン グ す る 工 程 が 必 要 と な る こ と か ら 、 チ ッ プ の 製 造 工 程 数 が 増 加 してしまう課題も存在する。

[0006]

図40は、本発明者が検討したチップの他の一例の要部断面図である。図40に示した チップも図39に示したチップと同様に、チップ内にHBTと抵抗素子や容量素子などの 30 受動素子とが形成されているが、図40中では容量素子の断面を図示している。本発明者 が検討したそのチップ内の容量素子を形成する工程は、金属膜103をパターニングする 工程までは図39を用いて説明したチップと同様である。その後、基板101上に絶縁膜 106を堆積する。続いて、絶縁膜1061上に金属膜107を堆積した後、その金属膜 107をパターニングすることによって、金属膜103を下部電極とし、絶縁膜106を 容量絶縁膜とし、金属膜107を上部電極とする容量素子C11形成するものである。な お、図40に示した例では、絶縁膜106は層間絶縁膜も兼ねる。本発明者は、このよう な工程で容量素子C11を形成した場合には、金属膜103の側壁下部の領域103A、 側 壁 部 お よ び 側 壁 上 部 の 領 域 1 0 3 B に 至 る 領 域 お い て 絶 縁 膜 1 0 6 の 膜 厚 が 他 の 領 域 よ り薄くなる、または膜質の低下が起きやすいことを見出した。このように、絶縁膜106 40 を成膜するに当たって、絶縁膜106が部分的に薄くなる、もしくは膜質の低下が起きて しまうと、図37に示した例と同様に、絶縁膜106の膜厚を薄くすることによって容量 素子C11の容量密度を向上させる手段を用いることが困難になる課題が存在する。

本発明の目的は、容量素子の耐圧を確保しつつ、容量密度を向上できる技術を提供することにある。

[0008]

本 発 明 の 前 記 な ら び に そ の 他 の 目 的 と 新 規 な 特 徴 は 、 本 明 細 書 の 記 述 お よ び 添 付 図 面 か ら 明 ら か に な る で あ ろ う 。

【課題を解決するための手段】

10

 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

(6)

[0010]

本発明による半導体装置は、

半導体基板もしくは絶縁体基板からなる基板上に形成された容量素子を有し、

前記容量素子は、前記基板上に形成された下部電極と、前記下部電極上に形成された容量絶縁膜と、前記容量絶縁膜上に形成された上部電極とから形成され、

前記下部電極、前記容量絶縁膜および前記上部電極は前記基板上にて平坦に形成され、 平面において、前記上部電極の外周は、前記下部電極の外周より内側に配置されている 10

ものである。

【 0 0 1 1 】

また、本発明による半導体装置の製造方法は、

(a)半導体基板もしくは絶縁体基板からなる基板上に第1導電性膜、第1絶縁膜および 第2導電性膜を順次堆積する工程、

(b)前記第2導電性膜をパターニングして上部電極を形成する工程、

(c)前記(b)工程後、前記第1導電性膜をパターニングして下部電極を形成し、前記 上部電極と前記容量絶縁膜と前記下部電極とから容量素子を形成する工程、

を含むものである。

【発明の効果】

[0012]

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明 すれば以下のとおりである。

[0013]

すなわち、容量素子の耐圧を確保しつつ、容量密度を向上することができる。

【発明を実施するための最良の形態】

[0014]

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明 するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの 説明は省略する。

【0015】

(実施の形態1)

本実施の形態1の半導体装置は、たとえば基板上にFET(Field Effect Transistor)、抵抗素子および容量素子が集積化されて形成されたものである。この本実施の形態1 の半導体装置について、図1~図13を用いてその製造工程に沿って説明する。

[0016**]**

まず、図1に示すように、抵抗率が1×10⁻⁷・cm程度の半絶縁性のGaAs基板 1を用意する。続いて、たとえば有機金属気相成長(MOCVD;Metal Organic Chemic al Vapor Deposition)法によって、GaAs基板1上にn型の導電型を有する不純物(たとえばSi(シリコン))がドープされたn型GaAs層2を成長させる。続いて、メ サエッチング法によってFETが形成される領域以外のn型GaAs層2をエッチングし、 素子分離部3を形成する。続いて、フォトリソグラフィ技術によってパターニングされ たフォトレジスト膜をマスクとして、FETが形成される領域のn型GaAs層2上にA uGe(金ゲルマニウム)膜、Ni(ニッケル)膜およびAu(金)膜を順次蒸着するこ とにより、n型GaAs層2とオーミック接触するソース電極4およびドレイン電極5を 形成する。続いて、ソース電極4およびドレイン電極5の形成に用いたフォトレジスト膜 を除去した後、新たにフォトリソグラフィ技術によってパターニングされたフォトレジスト膜 を除去した後、新たにフォトリソグラフィ技術によってパターニングされたフォトレジスト ト膜をマスクとして、FETが形成される領域のn型GaAs層2上にPt(白金)とA uとを含む積層膜を蒸着することにより、n型GaAs層2とショットキー接続するゲー ト電極6を形成する。ここまでの工程によりMESFET(Metal Semiconductor Field

30

20

40

Effect Transistor)を形成することができる。ゲート電極6の形成後、前記フォトレジ スト膜は除去する。

(7)

【0017】

次に、図2に示すように、たとえばCVD法によってGaAs基板1上に膜厚500n m程度の酸化シリコン膜7を堆積する。続いて、その酸化シリコン膜7上にWSiN(窒 化タングステンシリサイド)膜を堆積した後、フォトリソグラフィ技術によってパターニ ングされたフォトレジスト膜をマスクとしてそのWSiN膜をエッチングすることにより 、抵抗素子9を形成する。この抵抗素子9の形成後、そのフォトレジスト膜は除去する。 本実施の形態1では、抵抗素子9はWSiN膜から形成する場合について例示したが、W SiN膜の代わりにNiCr(ニッケルクロム)膜から形成してもよい。

【0018】

次に、図3に示すように、たとえばGaAs基板1上に酸化シリコン膜10を堆積する。続いて、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとして酸化シリコン膜7、10をエッチングし、ソース電極4に達する開口部11、ゲート電極6に達する開口部12、ドレイン電極5に達する開口部13、および抵抗素子9 に達する開口部14を形成する。

【0019】

次に、図4に示すように、酸化シリコン膜10上に開口部11~14を埋め込む金属膜 (第1導電性膜)15を成膜する。図5に示すように、この金属膜15は、たとえば膜厚 0.1 µ m 程度の M o (モリブデン)膜(第1金属膜)15 A 、膜厚0.8 µ m 程度の A u (金) 膜 (第2金属膜) 1 5 B および膜厚 0 . 1 μ m 程度の M o 膜 (第3金属膜) 1 5 Cを順次堆積することによって成膜することができる。また、金属膜15の最上層となる M o 膜 1 5 C の上部に、さらに T i W (チタンタングステン)膜を積層してもよい。もし くは、Mo膜15AおよびMo膜15Cを用いる代わりに、Ti(チタン)膜、W(タン グステン)膜、TiW膜またはWSi(タングステンシリサイド)膜を用いてもよい。続 いて、たとえばその金属膜15上にプラズマCVD法によって膜厚100nm程度のSi N (窒化シリコン)膜(第1絶縁膜) 1 6 を堆積する。続いて、その S i N 膜 1 6 上に 2 00nm程度の金属膜(第2導電性膜)を堆積する。本実施の形態1においては、その金 属膜としてTiW膜またはWSi膜を例示することができる。続いて、フォトリソグラフ ィ技術によってパターニングされたフォトレジスト膜をマスクとしてその金属膜をエッチ ングすることにより、後の工程で形成される容量素子の上部電極17を形成する。上部電 極17を形成するエッチングには、たとえばドライエッチング法を用いる。通常、ドライ エッチングでは、上部電極17を加工するエッチングだけで止めることは困難で、下地の S i N 膜 1 6 の一部を削ることになる。これは、上部電極 1 7 以外の金属膜を完全にエッ チングするために、ドライエッチング装置の加工のばらつきを考慮して、いわゆるオーバ ーエッチングを行うためである。また場合により、図6に示すように、下地のSiN膜1 6 (第1絶縁膜)を完全に削ったり、もしくはさらにその下の、Mo膜15Cの一部を削 ったりしてもよい。この場合では、後述する図7に示す形状と異って容量素子の容量絶縁 膜は平面で上部電極とほぼ同一形状で形成される。またドライエッチング法以外に、フォ トレジストマスクによるリフトオフ法で、Moなとの上部電極17をパターニングしても よい。この場合は、SiN膜16が削られることなく、図4に示す断面と同じ断面となる

[0020]

次に、図7に示すように、GaAs基板1上に膜厚0.8µm程度の酸化シリコン膜1 8を堆積し、その酸化シリコン膜(第2絶縁膜)18で上部電極17を覆う。酸化シリコ ン膜18の代わりにSiN膜を用いてもよい。続いて、フォトリソグラフィ技術によって パターニングされたフォトレジスト膜をマスクとしたエッチングにより、酸化シリコン膜 18およびSiN膜16をパターニングする。この時、金属膜15の最上層のMo膜15 Cについてもパターニングしてしまってもよい。それにより、SiN膜16から後の工程 で形成される容量素子の容量絶縁膜16Aを形成することができる。容量絶縁膜16Aを

50

40

10

形成した後、容量絶縁膜16Aを形成に用いたフォトレジスト膜は除去する。 【0021】

次に、図8に示すように、酸化シリコン膜18をマスクとしてArイオンによるスパッ タエッチングを行い、金属膜15をパターニングする。それにより、金属膜15から容量 素子の下部電極15D、ソース電極4と電気的に接続する配線15E、ゲート電極6と電 気的に 接続 する配 線 1 5 F 、 ドレイン 電 極 5 と 電 気 的 に 接 続 す る 配 線 1 5 G 、 お よ び 抵 抗 素子9と電気的に接続する配線15日を形成することができる。ここまでの工程により、 下部電極15D、容量絶縁膜16Aおよび上部電極17からなる容量素子Cを形成するこ とができる。ここで、図9は、その容量素子Cの平面図であり、図9中のA-A線に沿っ た断面は図8中における容量素子Cの断面に相当する。本実施の形態1においては、図9 に示すように、下部電極15D(容量絶縁膜16A)は、上部電極17を取り囲むように パターニングされる。この時、金属膜15をスパッタエッチングによってパターニングし たのは、金属膜15を形成するAuが化学反応によってエッチングすることが困難な材質 だからである。また、金属膜15は物理的にエッチング(スパッタエッチング)すること でパターニングされることから、スパッタエッチングによって削られた金属膜15を形成 するAuおよびMoが飛散するが、金属膜15のパターニング時には上部電極17は酸化 シリコン膜18によって覆われているこので、そのAuおよびMoが上部電極17に付着 してしまう不具合を防ぐことができる。それにより、上部電極17と下部電極15Dとが 電気的に短絡してしまう不具合を防ぐことができる。 [0022]

(8)

ところで、容量素子を形成するに当たって、たとえば下部電極および配線のパターニン グを先に行い、その下部電極上に層間絶縁膜を成膜し、その層間絶縁膜に下部電極に達す る開口部を形成した後、その開口部内に容量絶縁膜および上部電極を形成する場合には、 特 に そ の 開 口 部 の 側 壁 の 最 下 部 に お い て 容 量 絶 縁 膜 が 折 れ 曲 が り 、 容 量 絶 縁 膜 の 膜 厚 が 薄 くなったり、膜質が低下したりするために、容量素子の耐圧が低下してしまうことが懸念 される。本発明者が行った実験によれば、容量絶縁膜の膜厚を100nm程度として成膜 した場合において、80V~100V程度の破壊耐圧となるべきところが、50V程度以 下の低い破壊耐圧となってしまう場合が多発した。そのため、容量絶縁膜の膜厚を薄くす ることによって容量素子の容量密度を向上させることが困難になってしまうことが懸念さ れる。一方、上記の本実施の形態1の容量素子Cの形成方法によれば、そのような開口部 を形成することなく下部電極15Dとなる金属膜15(図4参照)、容量絶縁膜16Aと なる S i N 膜 1 6 および上部 電極 1 7 となる金属 膜を連続して成 膜するので、 容量絶縁 膜 が局部的に薄くなってしまう不具合を防ぐことができる。また、図9を用いて説明したよ うに、下部電極15D(容量絶縁膜16A)は、平面で上部電極17を取り囲むようにパ ターニングされていることから、上部電極17下においては、容量絶縁膜16Aが下部電 極15Dの側壁上部および側壁下部に配置されてしまうことを防ぐことができる。すなわ ち、 容 量 絶 縁 膜 1 6 A が 折 れ 曲 が り 、 容 量 絶 縁 膜 1 6 A の 膜 厚 が 局 所 的 に 薄 く な っ た り 、 膜質が低下したりすることによって、容量素子Cの耐圧が低下してしまうことを防ぐこと ができる。それにより、容量素子Cの破壊耐圧を向上することができる。その結果、本実 施の形態1によれば、容量絶縁膜の膜厚を薄くすることによって容量素子の容量密度を向 上させることが可能となる。本発明者が行った実験によれば、上記開口部を設けて容量素 子を形成する場合には容量絶縁膜の膜厚を150nm程度としていたものを、本実施の形 態1の容量素子Cの場合には容量絶縁膜100nm程度とすることができ、容量密度は約 1.5倍にできることがわかった。すなわち、本実施の形態1によれば、開口部を設けて 形成した容量素子と同じ容量値の容量素子Cを形成した場合には、容量素子Cが占める面 積を約1.5分の1に縮小することが可能となる。

【0023】

また、本実施の形態1の容量素子Cの形成方法によれば、下部電極15Dとなる金属膜 15、容量絶縁膜16AとなるSiN膜16および上部電極17となる金属膜を連続して 成膜するので、下部電極15Dと上部電極17との間に入り込んでしまう異物の密度を低 10

20

30

減することができる。それにより、その異物による欠陥に起因する容量耐圧の低下を防ぐ ことが可能となる。

【0024】

次に、 図 1 0 に示すように、 G a A s 基板 1 上に 膜厚 0 . 5 μ m 程度の S i N 膜および 膜厚 0 . 5 µ m 程 度 の 酸 化 シリ コ ン 膜 を 順 次 堆 積 す る こ と に よ り 、 絶 縁 膜 (第 3 絶 縁 膜) 19を成膜する。続いて、フォトリソグラフィ技術によりパターニングされたフォトレジ スト膜をマスクとしてその絶縁膜19をエッチングすることにより、配線15E~配線1 5日のそれぞれに達する開口部20、平面で上部電極17の配置されていない領域におい て下部電極15Dに達する開口部(第2開口部)21、および上部電極17に達する開口 部(第1開口部)22を同時に形成する。この時、開口部22の開口面積は、開口部21 の開口面積より大きくなるように形成される。続いて、開口部20~22内を含む絶縁膜 19上に膜厚0.2µm程度のMo膜および膜厚3µm程度のAu膜を順次堆積する。続 いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとし たエッチングにより、そのAu膜およびMo膜をパターニングし、配線15E~配線15 Hのそれぞれと電気的に接続する配線23、下部電極15Dと電気的に接続する配線(第 2 配線) 2 4 、および上部電極と電気的に接続する配線(第 1 配線) 2 5 を形成する。こ こで、図11は、配線23、24、25の形成時における容量素子Cの平面図であり、図 1 1 中の A - A 線に沿った断面は図 1 0 中における容量素子 C の断面に相当する。図 1 1 に示すように、開口部22は、平面で上部電極17に取り囲まれるように形成される。開 口部22が平面で上部電極17から外れた位置に形成されると、開口部22内に配置され る 配 線 2 5 に よ っ て 上 部 電 極 1 7 と 下 部 電 極 1 5 D と が 短 絡 さ れ て し ま う 不 具 合 が 懸 念 さ れるが、開口部22を平面で上部電極17に取り囲まれるように形成することにより、そ のような不具合を防ぐことが可能となる。

【0025】

ところで、前記図39の説明で述べたような下部電極および配線のパターニングを先に 行い、その下部電極上に層間絶縁膜を成膜し、その層間絶縁膜に下部電極に達する開口部 105を形成した後、その開口部内に容量絶縁膜および上部電極を形成する工程で容量素 子を形成する場合には、その容量絶縁膜が形成される開口部と、他の領域で下部電極もし くは下部電極と同層の配線とを電気的に接続するための開口部Fとを同じ工程で形成する ことが困難になる。ここで、開口部Fは、上記例では開口部20に相当するものである。 仮に開口部Fと同時に容量部の開口部105(図39参照)を同時に形成したとすると、 この後に容量絶縁膜を成膜することになるため、開口部F内にも容量絶縁膜は成膜されて しまうことになる。そのため、その開口部内に成膜された容量絶縁膜によって下部電極も しくは下部電極と同層の配線とその上層の配線とが電気的に接続できなくなってしまうこ とになる。このような不具合を防ぐために、上記2つの開口部は別工程で形成することが 求められる。また、別案として、開口部105のみを先に形成し、次に容量絶縁膜を全面 に形成し、容量絶縁膜のパターニングを行わずに、下部電極もしくは下部電極と同層の配 線とを電気的に接続するための開口部Fを形成する方法も考えられる。この方法では、そ の 開 口 部 F を 形 成 す る 際 に 容 量 絶 縁 膜 お よ び 層 間 絶 縁 膜 の 異 な っ た 2 層 を エ ッ チ ン グ す る ことになる。容量絶縁膜および層間絶縁膜の異なった2層を一括してエッチングして開口 部を形成する場合には、形成される開口部の形状を制御することが困難になることから、 この方法の実施も困難である。結局、容量絶縁膜および層間絶縁膜はそれぞれ別工程でエ ッチングすることが求められる。すなわち、下部電極と電気的に接続する配線を形成する ための開口部は、2工程で形成することが求められる。一方、本実施の形態1によれば、 下部電極15Dと電気的に接続する配線24を形成するための開口部21および配線15 E ~ 配線15Hのそれぞれに達する開口部20は、上部電極17に達する開口部22を形 成する工程と同じ工程で形成できるので、半導体装置の製造工程を簡略化できる。なお、 下部電極15Dと電気的に接続するための開口部21と配線24とは、場合により省略し てもよい。たとえば、図12に示すように、下部電極15Dを直接抵抗素子9と接続する 配線15もしくはドレイン部の配線15Gに結線してもよい。

10



[0026]

また、図示は省略するが、配線23、24、25を形成したAu膜およびMo膜の一部 を平面渦巻状にパターニングし、インダクタを形成してもよい。

【0027】

次に、図13に示すように、GaAs基板1上に、たとえばポリイミド樹脂膜を塗布す ることによって保護膜26を形成する。その後、GaAs基板1をダイシング法などによ って切断することによって個々のチップへ切り出し、本実施の形態1の半導体装置を製造 する。

[0028]

(実施の形態2)

10

20

30

本実施の形態2の半導体装置は、前記実施の形態1と同様に基板上にFET、抵抗素子 および容量素子が集積化されて形成されたものである。この本実施の形態2の半導体装置 について、図14~図18を用いてその製造工程に沿って説明する。

【0029】

本実施の形態2の半導体装置の製造工程は、前記実施の形態1における素子分離部3(図1参照)を形成した工程までは同様である。その後、たとえばWSi(タングステンシ リサイド)膜からなる金属膜15I、前記実施の形態1におけるSiN膜16と同様のS iN膜16、および前記実施の形態1においてSiN膜16上に積層した金属膜と同様の 金属膜を順次GaAs基板1上に堆積する。続いて、フォトリソグラフィ技術によってパ ターニングされたフォトレジスト膜をマスクとしてその金属膜をエッチングすることによ り、後の工程で形成される容量素子の上部電極17を形成する。この上部電極17の形成 後、そのフォトレジスト膜は除去する。上部電極17の平面パターンについては、前記実 施の形態1において図9を用いて説明したパターンと同様である。

【 0 0 3 0 】

次に、図15に示すように、フォトリソグラフィ技術によってパターニングされたフォ トレジスト膜をマスクとしたドライエッチングにより、SiN膜16および金属膜15I をパターニングする。それにより、SiN膜16から容量素子の容量絶縁膜16Aを形成 し、 金 属 膜 1 5 から ゲート 電 極 6 A と容 量 素 子 の 下 部 電 極 1 5 J を 形 成 す る こ と が で き る 。

金属膜15Iのドライエッチング時には、エッチングガスとして、たとえばSF。ガス を用いることができる。また、容量絶縁膜16Aおよび下部電極15Jの平面パターンに ついては、前記実施の形態1において図9を用いて説明したパターンと同様である。ここ までの工程により、下部電極15J、容量絶縁膜16Aおよび上部電極17からなる容量 素子C1を形成することができる。このような本実施の形態2によれば、ゲート電極6A と容量素子C1の下部電極15Jを同じ工程で形成することができるので、前記実施の形 態1に比べて半導体装置の製造工程を簡略化することが可能となる。また、前記実施の形 態1においては、容量素子Cの下部電極15D(図8参照)となった金属膜15が化学的 に安定な A u 膜 1 5 B (図 7 参照)を含んでいたことから、金属膜 1 5 のパターニングに は物理的なエッチング方法(スパッタエッチング法)を用いたが、本実施の形態2におい ては、金属膜15IはWSi膜から形成されているので、金属膜15Iはドライエッチン グ法によるパターニングが可能となる。なお、上記の本実施の形態1にでは、下部電極1 5 Jとゲート電極 6 A とを同じ工程で形成する場合について説明したが、別の工程で形成 してもよい。

[0031]

次に、図16に示すように、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとして、FETが形成される領域のn型GaAs層2上にAuGe (金ゲルマニウム)膜、Ni(ニッケル)膜およびAu膜を順次蒸着することにより、前 記実施の形態1と同様のn型GaAs層2とオーミック接触するソース電極4およびドレ イン電極5を形成する。ここまでの工程によりMESFETを形成することができる。ソ ース電極4およびドレイン電極5の形成後、前記フォトレジスト膜は除去する。 【0032】

40

(10)

10

20

次に、図17に示すように、GaAs基板1上に前記実施の形態1における酸化シリコン膜7と同様の酸化シリコン膜7を堆積する。続いて、その酸化シリコン膜7上にWSiNを堆積した後、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとしてそのWSiN膜をエッチングすることにより、前記実施の形態1における抵抗素子9と同様の抵抗素子9を形成する。

【 0 0 3 3 】

次に、図18に示すように、GaAs基板1上に前記実施の形態1における絶縁膜19 と同様の絶縁膜19を成膜する。続いて、フォトリソグラフィ技術によりパターニングさ れたフォトレジスト膜をマスクとしてその絶縁膜19をエッチングすることにより、ソー ス電極4、ゲート電極6Aおよびドレイン電極5のそれぞれに達する開口部20Aと、抵 抗素子9に達する開口部20Bと、前記実施の形態1における開口部21、22と同様の 開口部21、22とを形成する。続いて、開口部20A、20B、21、22と同様の 開口部21、22とを形成する。続いて、開口部20A、20B、21、22と同様の 。続いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスク としたエッチングにより、そのAu膜およびMo膜をパターニングし、ソース電極4、ゲ ート電極6Aおよびドレイン電極5のそれぞれと電気的に接続する配線23A、抵抗素子 9と電気的に接続する配線23B、下部電極15Jと電気的に接続する配線24、および 上部電極と電気的に接続する配線25を形成する。その後、GaAs基板1上に、前記実 施の形態1の保護膜26と同様の保護膜26を形成し、本実施の形態2の半導体装置を製 造する。

【0034】

なお、下部電極15」と電気的に接続するための開口部21と配線24とは、場合により省略してもよい。たとえば、ゲート電極6Aを延長し、直接下部電極15」に結線して もよい。この場合、開口部21が無くて済むので、レイアウト面積を縮小できる。 【0035】

上記のような本実施の形態2によっても、前記実施の形態1と同様の効果を得ることが できる。

[0036]

(実施の形態3)

本実施の形態3の半導体装置は、基板上にHBT、抵抗素子および容量素子が集積化さ 30 れて形成されたものである。この本実施の形態3の半導体装置について、その製造工程に 沿って説明する。

まず、図19に示すように、抵抗率が1×10⁻⁷・cm程度の半絶縁性のGaAs基 板1を用意する。続いて、MOCVD法により、サブコレクタ層となるn⁺型(第1導電 型)GaAs層32を700nm程度成長させる。続いて、n⁺型GaAs層32の上部 にコレクタ層となるn⁻型GaAs層33およびベース層となるp⁺型(第2導電型)Ga As層34を順次MOCVD法で形成する。

【0038】

次いで、エミッタ層となる n 型 I n G a P 層 3 5 を M O C V D 法で堆積し、さらにその 40 上部にエミッタコンタクト層となる n ⁺型 I n G a A s 層 3 6 を 4 0 0 n m 程度形成する 。この n ⁺型 I n G a A s 層 3 6 は、後の工程で形成するエミッタ電極とのオーミックコ ンタクトを図るために用いられる。このように、ベース層(p ⁺型 G a A s 層 3 4)とエ ミッタ層(n 型 I n G a P 層 3 5)とに異種の半導体(ヘテロ接合)を用いる。

【0039】

次いで、 導電性膜として、たとえばWS i 膜をスパッタリング法によって 3 0 0 n m 程度堆積する。続いて、フォトリソグラフィ技術およびドライエッチング技術を用いてそのWS i 膜を加工し、エミッタ電極 3 7 を形成する。

[0040]

次に、図20に示すように、エミッタ電極37をマスクに、エミッタコンタクト層(n 50

^{*}型 I n G a A s 層 3 6)をウエットエッチングし、エミッタ層(n型 I n G a 層 3 5) を露出させる。なお、この際、エミッタ層(n型 I n G a P 層 3 5)をエッチングし、ベ ース層(p⁺型 G a A s 層 3 4)を露出させてもよい。 【 0 0 4 1】

続いて、下層からPt、Ti(チタン)、Mo、TiおよびAuの積層膜よりなるベース電極38を形成する。ベース電極38は、たとえばリフトオフ法により形成され、その厚さは300mm程度である。その後、熱処理(アロイ処理)を施すことにより、ベース電極38の最下層のPtとエミッタ層(n型InGaP層35)およびベース層(p⁺型GaAs層34)を反応させる。この反応部によりベース電極38とベース層(p⁺型G aAs層34)とをオーミック接続することができる。

【0042】

続いて、フォトリソグラフィ技術およびウエットエッチング技術を用いて、エミッタ層 (n型InGaP層35)およびベース層(p⁺型GaAs層34)をエッチングし、ベ ースメサ34Aを形成する。エッチング液として、たとえばリン酸と過酸化水素との混合 水溶液を用いる。このエッチングによりエミッタ層(n型InGaP層35)およびベー スメサ34Aがトランジスタ毎に分離する。

【0043】

次に、図21に示すように、GaAs基板1上に絶縁膜(たとえば酸化シリコン膜)3 9を100nm程度堆積する。この絶縁膜39は、ベース電極38を保護するために形成 するが、省略することも可能である。続いて、選択的に絶縁膜39およびコレクタ層(n ⁻型GaAs層33)をエッチングすることにより、サブコレクタ層(n⁺型GaAs層3 2)に達する開口部(第1領域)40を形成する。

[0044]

次に、図22に示すように、フォトリソグラフィ技術によってパターニングされたフォ トレジスト膜(図示は省略)をマスクとして、GaAs基板1の全面に下層からAuGe 、NiおよびAuを順次形成し、そのフォトレジスト膜の上部および露出したサブコレク 夕層(n⁺型GaAs層32)上に積層膜を形成する。続いて、剥離液(エッチング液) によってそのフォトレジスト膜を除去する。このようにフォトレジスト膜が除去されると 、その上部の積層膜も剥離され、サブコレクタ層(n⁺型GaAs層32)上の一部にの み積層膜が残存し、コレクタ電極41となる。ここまでの工程により、本実施の形態3の npn型HBTを形成することができる。

30

次に、図23に示すように、絶縁膜39を除去し、コレクタ電極41の外側のコレクタ 層(n⁻型GaAs層33)およびサプコレクタ層(n⁻型GaAs層32)をエッチング し、素子分離部42を形成することによって各HBTを電気的に分離する。

【0046】

次に、図24に示すように、GaAs基板1上に絶縁膜(たとえば酸化シリコン膜)4 3をCVD法で堆積する。なお、前述の絶縁膜39(図22参照)を残存させたまま、各 HBTを電気的に分離するためのコレクタ層(n⁻型GaAs層33)およびサプコレク 夕層(n⁺型GaAs層32)のエッチングを行い、絶縁膜39上に絶縁膜43を形成し てもよい。

【0047】

続いて、たとえばその絶縁膜43上にWSiNを堆積した後、フォトリソグラフィ技術 によってパターニングされたフォトレジスト膜をマスクとしてそのWSiN膜をエッチン グすることにより、抵抗素子44を形成する。本実施の形態3では、抵抗素子44はWS iN膜から形成する場合について例示したが、WSiN膜の代わりにNiCr膜から形成 してもよい。

[0048]

次に、 図 2 5 に示すように、 G a A s 基板 1 上に絶縁 膜 4 5 (たとえば酸化シリコン膜)を堆積する。続いて、フォトリソグラフィ技術によってパターニングされたフォトレジ

20

10

スト膜をマスクとして絶縁膜45、43をエッチングし、エミッタ電極37に達する開口 部(図示は省略)、ベース電極38に達する開口部46、コレクタ電極41に達する開口 部47、および抵抗素子44に達する開口部48を形成する。 [0049]

次に、図26に示すように、絶縁膜45上に開口部46~48(図25参照)を埋め込 む 膜 厚 1 μ m 程 度 の 金 属 膜 4 9 、 膜 厚 1 0 0 n m 程 度 の 絶 縁 膜 5 0 、 膜 厚 1 μ m 程 度 の 金 属 膜 5 1 、 膜 厚 1 0 0 n m 程 度 の 絶 縁 膜 5 2 お よ び 膜 厚 2 0 0 n m 程 度 の 金 属 膜 5 3 を 順 次成膜する。金属膜49、51は、たとえば膜厚0.1µm程度のMo膜、膜厚0.8µ m程度のAu膜および膜厚0.1µm程度のMo膜を順次堆積することによって成膜する ことができる。絶縁膜50、52は、下層より酸化シリコン膜、SiN膜および酸化シリ コン膜を順次堆積することによって成膜することができる。金属膜53は、たとえば膜厚 200nm程度のWSi膜を堆積することによって成膜することができる。本実施の形態 3 では、後の工程において、これら金属膜 4 9 、絶縁膜 5 0 、金属膜 5 1 、絶縁膜 5 2 お よび 金 属 膜 5 3 から 第 1 ~ 第 3 の 3 段の 容 量 電 極 を 有 し 、 各 容 量 電 極 間 に 絶 縁 膜 5 0 ま た は絶縁膜52からなる容量絶縁膜を有する容量素子を形成する。 [0050]

次に、図27に示すように、フォトリソグラフィ技術によってパターニングされたフォ トレジスト膜をマスクとして金属膜53をエッチングすることにより、後の工程で形成さ れる容量素子の第3容量電極54を形成する。

 $\begin{bmatrix} 0 & 0 & 5 & 1 \end{bmatrix}$

次に、図28に示すように、GaAs基板1上に膜厚0.8µm程度の酸化シリコン膜 55を堆積し、その酸化シリコン膜55で第3容量電極54を覆う。酸化シリコン膜55 の代わりにSiN膜を用いてもよい。続いて、フォトリソグラフィ技術によってパターニ ングされたフォトレジスト膜をマスクとしたエッチングにより、酸化シリコン膜55およ び 絶 縁 膜 5 2 を パ タ ー ニ ン グ す る 。 そ れ に よ り 、 絶 縁 膜 5 2 か ら 容 量 素 子 の 第 2 容 量 絶 縁 膜56を形成することができる。

[0052]

続いて、酸化シリコン膜55をマスクとしてArイオンによるスパッタエッチングを行 い、金属膜51をパターニングする。それにより、金属膜51から容量素子の第2容量電 極 5 7 を形成することができる。ここで、図 2 9 は、第 2 容量電極 5 7 が形成された時点 30 における、 第 3 容量電極 5 4 、 第 2 容量 絶縁 膜 5 6 および第 2 容量電極 5 7 の位置関係を 示す平面図であり、図29中のA-A線に沿った断面は図28中における第3容量電極5 4、第2容量絶縁膜56および第2容量電極57の断面に相当する。本実施の形態3にお いては、 図 2 9 に示すように、 第 2 容量 電極 5 7 (容量 絶縁 膜 5 6)は、 平面で 第 3 容量 電極54を取り囲むようにパターニングされる。この時、金属膜51をスパッタエッチン グによってパターニングしたのは、金属膜51を形成するAuが化学反応によってエッチ ングすることが困難な材質だからである。また、金属膜51は物理的にエッチング(スパ ッタエッチング)することでパターニングされることから、スパッタエッチングによって 削られた金属膜 5 1を形成するAuおよびMoが飛散するが、金属膜 5 1のパターニング 時には、第3容量電極54は酸化シリコン膜55によって覆われているこので、そのAu およびMoが第3容量電極54に付着してしまう不具合を防ぐことができる。それにより 、 第 3 容量 電 極 5 4 と 第 2 容 量 電 極 5 7 とが 電 気 的 に 短 絡 して しま う 不 具 合 を 防 ぐこ とが できる。

[0053]

次に、 図 3 0 に示すように、 G a A s 基板 1 上に 膜厚 0 . 8 μ m 程度の酸化シリコン 膜 5 8 を堆積し、その酸化シリコン膜 5 8 で酸化シリコン膜 5 5 、第 3 容量電極 5 4 、第 2 容 量 絶 縁 膜 5 6 お よ び 第 2 容 量 電 極 5 7 を 覆 う 。 酸 化 シ リ コ ン 膜 5 8 の 代 わ り に S i N 膜 を用いてもよい。続いて、フォトリソグラフィ技術によってパターニングされたフォトレ ジスト 膜をマスクとしたエッチングにより、 酸化シリコン 膜 5 5 および絶縁 膜 5 0 をパタ ーニングする。それにより、絶縁膜50から容量素子の第1容量絶縁膜59を形成するこ

とができる。

【0054】

続いて、酸化シリコン膜58をマスクとしてArイオンによるスパッタエッチングを行 い、金属膜49をパターニングする。それにより、金属膜49から容量素子の第1容量電 極60、エミッタ電極37と電気的に接続する配線(図示は省略)、ベース電極38と電 気的に接続する配線62、コレクタ電極41と電気的に接続する配線63、および抵抗素 子44と電気的に接続する配線64を形成することができる。ここまでの工程により、第 1 容量電極60、第1容量絶縁膜59、第2容量電極57、第2容量絶縁膜56および第 3 容量電極 5 4 からなる容量素子 C 2 を形成することができる。ここで、図 3 1 は、第 1 容 量 電 極 6 0 が 形 成 さ れ た 時 点 に お け る 、 第 1 容 量 電 極 6 0 、 第 1 容 量 絶 縁 膜 5 9 、 第 2 容 量 電 極 5 7 、 第 2 容 量 絶 縁 膜 5 6 お よ び 第 3 容 量 電 極 5 4 の 位 置 関 係 を 示 す 平 面 図 で あ り、図31中のA-A線に沿った断面は図30中における容量素子C2の断面に相当する 。本実施の形態3においては、図31に示すように、第1容量電極60(容量絶縁膜59)は、平面で第2容量電極57を取り囲むようにパターニングされる。この時、金属膜4 9 をスパッタエッチングによってパターニングしたのは、金属膜 5 1 と同様に金属膜 4 9 を形成するAuが化学反応によってエッチングすることが困難な材質だからである。また 、 金 属 膜 5 1 と 同 様 に 金 属 膜 4 9 は 物 理 的 に エ ッ チ ン グ (ス パ ッ タ エ ッ チ ン グ) す る こ と でパターニングされることから、スパッタエッチングによって削られた金属膜49を形成 するAuおよびMoが飛散するが、金属膜49のパターニング時には、第3容量電極54 は酸化シリコン膜 5 5 および酸化シリコン膜 5 8 によって覆われ、第 2 容量電極 5 7 は酸 化シリコン 膜 5 8 によって覆われているこので、 その A u および M o が 第 3 容量 電 極 5 4 および第2容量電極57に付着してしまう不具合を防ぐことができる。それにより、第1 容量電極 6 0 が 第 2 容量 電 極 5 7 お よ び 第 3 容量 電 極 5 4 と 電 気 的 に 短 絡 し て し ま う 不 具 合を防ぐことができる。

(14)

【 0 0 5 5 】

本実施の形態3では、3段の容量電極(第1容量電極60、第2容量電極57および第 3容量電極54)を有する容量素子C2を形成する場合について説明したが、同様の工程 によって4段以上の容量電極を有する容量素子を形成してもよい。このように、n+1段 (nは2以上)の容量電極を有する容量素子を形成する場合には、まず、すべての容量電 極および容量絶縁膜となる金属膜および絶縁膜を成膜し、それら薄膜の成膜後において、 上記酸化シリコン膜55、58をマスクとして用いたパターニング方法と同様のパターニ ング方法によって上層の薄膜から順次パターニングしていく。それにより、n+1段の容 量電極を有する容量素子を形成する場合にも、各容量電極間が電気的に短絡してしまう不 具合を防ぐことができる。

【0056】

また、図29および図31を用いて説明したように、第1容量電極60(第1容量絶縁 膜59)は平面で第2容量電極57(第2容量絶縁膜56)を取り囲むようにパターニン グされ、第2容量電極57(第2容量絶縁膜56)は平面で第3容量電極54を取り囲む ようにパターニングされていることから、第3容量電極54下においては第2容量絶縁膜 57が第2容量電極57の側壁上部および側壁下部に配置されてしまうことを防ぎ、第2 容量電極57下においては第1容量絶縁膜59が第1容量電極60の側壁上部および側壁 下部に配置されてしまうことを防ぐことができる。それにより、第1容量絶縁膜59およ び第2容量絶縁膜56が折れ曲がり、第1容量絶縁膜59および第2容量絶縁膜566 が新れ曲がり、第1容量絶縁膜59 および第2容量絶縁膜56 が近ちしてしまうことを防ぐことができる。それにより、第1容量絶縁膜56 度 が局所的に薄くなる、あるいは膜質が低下するために、容量素子C2の耐圧が低下してし まうことを防ぐことができる。その結果、容量素子C2の破壊耐圧を向上することができ るようになるので、容量絶縁膜の膜厚を薄くすることによって容量素子の容量密度を向上 させることが可能となる。すなわち、本実施の形態3によれば、n+1段の容量電極を有 する容量素子を形成する場合にも、容量絶縁膜が局所的に薄くなる、あるいは膜質が低下 してしまうことを防ぐことができるので、容量素子の破壊耐圧を向上することができるよ うになる。 10



[0057]

また、本実施の形態3の容量素子の形成方法によれば、n + 1段の容量電極となる金属 膜および各金属膜間に配置される容量絶縁膜を連続して成膜するので、その金属膜および 容量絶縁膜間に入り込んでしまう異物の密度を低減することができる。それにより、その 異物による欠陥に起因する容量耐圧の低下を防ぐことが可能となる。 【0058】

次に、図32に示すように、GaAs基板1上に膜厚0.5µm程度のSiN膜および 膜厚0.5µm程度の酸化シリコン膜を順次堆積することにより、絶縁膜65を成膜する 。続いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスク として絶縁膜65、45、43をエッチングすることにより、エミッタ電極37に達する 開口部66、配線62~配線64のそれぞれに達する開口部67、平面で第2容量電極5 7および第3容量電極54の配置されていない領域において第1容量電極60に達する開 口部68、平面で第3容量電極54の配置されていない領域において第2容量電極57に 達する開口部69、および第3容量電極54に達する開口部70を形成する。この時、開 口部70の開口面積は、開口部68、69の開口面積より大きくなるように形成される。 【0059】

続いて、開口部 6 6 ~ 7 0 内を含む絶縁膜 6 5 上に膜厚 0 . 2 μ m 程度の M o 膜および 膜厚 3 μ m 程度の A u 膜を順次堆積する。続いて、フォトリソグラフィ技術によりパター ニングされたフォトレジスト膜をマスクとしたエッチングにより、 そのAu 膜およびMo 膜をパターニングし、エミッタ電極 3 7 と電気的に接続する配線 7 1 、配線 6 2 ~ 配線 6 4のそれぞれと電気的に接続する配線72、第1容量電極60と電気的に接続する配線7 3、第2容量電極57と電気的に接続する配線74、および第3容量電極54と電気的に 接続する配線75を形成する。ここで、図33は、配線71~75の形成時における容量 素子C2の平面図であり、図33中のA-A線に沿った断面は図32中における容量素子 C 2 の断面に相当する。図33に示すように、開口部70は平面で第3容量電極54に取 り囲まれるように形成され、開口部69は平面で第2容量電極57に取り囲まれるように 形成される。開口部70が平面で第3容量電極54から外れた位置に形成されると、開口 部 7 0 内 に 配 置 さ れ る 配 線 7 5 に よ っ て 第 3 容 量 電 極 5 4 と 第 2 容 量 電 極 5 7 お よ び 第 1 容量電極60とが短絡されてしまう不具合が懸念され、開口部69が平面で第2容量電極 57から外れた位置に形成されると、開口部69内に配置される配線74によって第2容 量 電 極 5 7 と 第 1 容 量 電 極 6 0 と が 短 絡 さ れ て し ま う 不 具 合 が 懸 念 さ れ る が 、 開 口 部 7 0 を平面で第3容量電極54に取り囲まれるように形成し、開口部69を平面で第2容量電 極57に取り囲まれるように形成することにより、そのような不具合を防ぐことが可能と なる。

【0060】

本発明者は、容量素子C2を形成するに当たって、たとえば第1容量電極60および配線61、62、63のパターニングを先に行い、第1容量電極60および配線61、62、63上に層間絶縁膜を成膜し、その層間絶縁膜に第1容量電極60に達する開口部を形成した後、その開口部内に第1容量絶縁膜59および第2容量電極57を形成(パターニングを含む)し、さらに第1容量絶縁膜59および第2容量電極57上に層間絶縁膜を成膜し、その層間絶縁膜に第2容量電極57に達する開口部を形成した後、その開口部内に第2容量電極54を形成(パターニングを含む)する工程で容量素子C2を形成する手段について検討した。このような手段を用いた場合には、本実施の形態3の容量素子C2の形成方法に比べて、第1容量絶縁膜59および第2容量電極5 7を形成するための開口部を形成する工程と、第1容量絶縁膜59および第2容量電極5 7を形成するための開口部を形成する工程と、第1容量絶縁膜59をパターニングする工程と、第2容量絶縁膜56をパターニングする工程と、第1容量絶縁膜56をパターニングする工程とが増加してしまうことになる。なお、この場合、3層配線の構成となり、第2容量電極57と同時に形成した金属層は第2の配線としても使用し、第3容量電極54と同時に形成した金属層は第3の配線としても使用する。従って、通常、最上層の第3の配線上に保護絶縁膜を形成し、この保護絶縁膜に

10



ボンディングパッド等を形成するための開口部を形成することになる。一方、本実施の形態3の容量素子C2の形成方法によれば、配線層は2層でよく、これらの工程を省略できるので、半導体装置の製造工程を簡略化することができる。また、n段の積層容量絶縁膜とn+1段の容量電極を有する容量素子を形成するに当たり、nが3以上の場合においても、従来技術ではn+1層の配線層が必要となるのに対し、本実施の形態3では配線層を2層で済ませることができ、工程を簡略化できる。

(16)

[0061]

次に、図34に示すように、GaAs基板1上に絶縁膜76を堆積した後、配線71~ 75に達する開口部77を形成する。本実施の形態3において、絶縁膜76としては、S iN膜または酸化シリコン膜およびSiN膜を順次堆積した積層膜を例示することができ る。その後、GaAs基板1をダイシング法などによって切断することによって個々のチ ップへ切り出し、本実施の形態3の半導体装置を製造する。 【0062】

なお本実施の形態3の図32および図34では、第1容量電極60に達する開口部68 を設けて第2の配線73で上部に引き出しているが、この配線73は必ずしも必要ではない。第1容量電極60と同時形成した第1の配線で抵抗素子44と接続する配線64もしくはベース電極38と接続する配線62などに接続してもよい。これに対し、第2容量電 極57に達する開口部69と配線74は、第2容量電極57と配線74とが電気的に結線 するために省略できない。この手法を繰り返すことで、n段の積層容量絶縁膜を有する容 量素子を形成するに当たり、nが3以上の場合においても、本実施の形態3によれば配線 層は2層で済ませることができる。

[0063]

図35は、上記チップの平面図である。図35に示すように、チップCHPには、上記 の本実施の形態のHBT、抵抗素子44および容量素子C2の他に、容量素子CM1、C M3、CM4、およびインダクタLM1、LM3などが形成されている。図示は省略する が、容量素子CM1、CM3、CM4は、容量素子C2と同様の工程および形状で形成さ れている。図36は図35に示したチップCHPが配線基板に搭載されて形成された高周 波電力増幅装置の要部平面図であり、図37はその高周波電力増幅装置の要部回路図であ る。この高周波電力増幅装置は、たとえば使用周波数が約800MHz~900MHzの G S M (Global System for Mobile Communication)方式、使用周波数が約1.8GHz ~ 1 . 9 G H z の D C S (Digital Cellular System)方式、またはそれら 2 方式の両方 に対応する送信用パワーアンプモジュール(第2モジュール) PAMである。この送信用 パ ワ ー ア ン プ モ ジ ュ ー ル P A M を 形 成 す る 配 線 基 板 P L S 上 に は 、 チ ッ プ C H P 以 外 に も コンデンサCB1、CB2、CC1、CC2、CH1、CH2、およびインダクタLC1 、LC2、LH1、WBなどが搭載されている。コンデンサCB1、CB2、CC1、C C 2、C H 1、C H 2、C H 3、C H 4、およびインダクタLC 1、L C 2、L H 1、W B は、 た と え ば フ ェ イ ス ダ ウ ン ボ ン デ ィ ン グ に よ り 直 接 配 線 基 板 PLS ヘ 実 装 さ れ た 個 々 のチップである。

[0064]

上記送信用パワーアンプモジュールPAMにおける外部電極端子は、入力端子としての 40 RF-in、出力端子としてのRF-out、基準電位(電源電位)としてのVcc1、 Vcc2、およびバイアス端子としてのVbb1、Vbb2である。 【0065】

RF-inとRF-outとの間には、2段の増幅段が従属接続されている。第1段増幅段および第2段増幅段は、それぞれ第1回路ブロックCCB1および第2回路ブロック CCB2で形成されている。

【 0 0 6 6 】

R F - i n は所定の段間整合回路を介して第1回路ブロックCCBに含まれるHBTQ 1のベース電極に電気的に接続されている。このHBTQ1によって高周波電力の増幅を 行うものである。また、その段間整合回路は、容量素子CM1およびインダクタLM1に 10

20

よって形成されている。増幅系は2弾構成であることから、第2段増幅段である第2回路 ブロックCCB2に含まれるHBTQ2のベース電極は、前段のHBTQ1のコレクタ電 極に所定の段間整合回路を介して接続されている。HBTQ1とHBTQ2との間に配置 された段間整合回路は、容量素子CM3、CM4およびインダクタLM3によって形成さ れている。

[0067]

(実施の形態4)

前記実施の形態3では、コンデンサCB1、CB2、CC1、CC2、CH1、CH2 、CH3、CH4(図36参照)は、配線基板PLSへ直接実装されるチップとして形成 する場合について例示したが、本実施の形態4では、これらコンデンサ(受動素子)CB 1、CB2、CC1、CC2、CH1、CH2、CH3、CH4を集積受動デバイス(In tegrated Passive Device; IPD(第1モジュール))として1つのチップ内に形成す る場合について説明する。

【 0 0 6 8 】

図38は、上記集積受動デバイスの要部断面図であり、特にコンデンサCH2、CH3 、CH4が示されている。これらコンデンサCH2、CH3、CH4は、GaAs基板1 上において、前記実施の形態1にて図4~図13を用いて説明した容量素子Cを形成する 工程と同様の工程で形成されている。このように、コンデンサCB1、CB2、CC1、 CC2、CH1、CH2、CH3、CH4を集積受動デバイスとして1つのチップ内に形 成することにより、コンデンサCB1、CB2、CC1、CC2、CH1、CH2、CH 3、CH4をそれぞれ個々のチップとして送信用パワーアンプモジュールPAM(図36 参照)に組み込む場合に比べて小型に組み込むことが可能となる。それにより、送信用パ ワーアンプモジュールPAM自体を小型化することも可能となる。 【0069】

上記のような本実施の形態3によっても、前記実施の形態1と同様の効果を得ることが できる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発 明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可 能であることはいうまでもない。

【0071】

たとえば、前記実施の形態1では、GaAs基板上にFETを形成する場合について説 明したが、GaAs基板を用いる代わりにInPなどの半絶縁性の化合物半導体基板を用 いてもよい。また前記実施の形態4では石英基板、アルミナ基板などの酸化シリコンある いは酸化アルミニウムを主成分とする絶縁体基板を用いてもよい。石英基板、アルミナ基 板はGaAsなどに比べ低価格であり、IPDの製造原価を下げることができる。MIM (Metal Insulator Metal)容量の高周波特性の観点からは、シリコンなどの比較的導電 性の高い半導体基板を用いるより半絶縁性の化合物基板を用いる方が好ましく、さらに石 英などの絶縁性基板を用いる方が一層好ましい。

【産業上の利用可能性】

[0072]

本発明の半導体装置は、たとえば送信用パワーアンプモジュールなどの高周波電力増幅 装置に適用することができる。

【図面の簡単な説明】

[0073]

【 図 1 】本 発 明 の 実 施 の 形 態 1 で あ る 半 導 体 装 置 の 製 造 方 法 を 説 明 す る 要 部 断 面 図 で あ る 。

【図2】図1に続く半導体装置の製造工程中の要部断面図である。

【図3】図2に続く半導体装置の製造工程中の要部断面図である。

【図4】図3に続く半導体装置の製造工程中の要部断面図である。

10

30

20

(18)

【図5】本発明の実施の形態1である半導体装置の製造工程中の要部断面図である。 【図6】本発明の実施の形態1である半導体装置の製造工程中の要部断面図である。 【図7】図4に続く半導体装置の製造工程中の要部断面図である。 【図8】図7に続く半導体装置の製造工程中の要部断面図である。 【図9】本発明の実施の形態1である半導体装置の製造工程中の要部平面図である。 【図10】図8に続く半導体装置の製造工程中の要部断面図である。 【図11】図9に続く半導体装置の製造工程中の要部平面図である。 【図12】本発明の実施の形態1である半導体装置の製造工程中の要部断面図である。 【図13】図10に続く半導体装置の製造工程中の要部断面図である。 【 図 1 4 】 本 発 明 の 実 施 の 形 態 2 で あ る 半 導 体 装 置 の 製 造 方 法 を 説 明 す る 要 部 断 面 図 で あ 10 る。 【図15】図14に続く半導体装置の製造工程中の要部断面図である。 【図16】図15に続く半導体装置の製造工程中の要部断面図である。 【図17】図16に続く半導体装置の製造工程中の要部断面図である。 【図18】図17に続く半導体装置の製造工程中の要部断面図である。 【 図 1 9 】 本 発 明 の 実 施 の 形 態 3 で あ る 半 導 体 装 置 の 製 造 方 法 を 説 明 す る 要 部 断 面 図 で あ る。 【図20】図19に続く半導体装置の製造工程中の要部断面図である。 【図21】図20に続く半導体装置の製造工程中の要部断面図である。 【図22】図21に続く半導体装置の製造工程中の要部断面図である。 20 【図23】図22に続く半導体装置の製造工程中の要部断面図である。 【図24】図23に続く半導体装置の製造工程中の要部断面図である。 【図25】図24に続く半導体装置の製造工程中の要部断面図である。 【図26】図25に続く半導体装置の製造工程中の要部断面図である。 【図27】図26に続く半導体装置の製造工程中の要部断面図である。 【図28】図27に続く半導体装置の製造工程中の要部断面図である。 【図29】本発明の実施の形態3である半導体装置の製造工程中の要部平面図である。 【図30】図28に続く半導体装置の製造工程中の要部断面図である。 【図31】図29に続く半導体装置の製造工程中の要部平面図である。 【図32】図30に続く半導体装置の製造工程中の要部断面図である。 30 【図33】図31に続く半導体装置の製造工程中の要部平面図である。 【図34】図32に続く半導体装置の製造工程中の要部断面図である。 【図35】本発明の実施の形態3である半導体装置を形成するチップの平面図である。 【図36】図35に示したチップを含む高周波電力増幅装置の要部平面図である。 【図37】図36に示した高周波電力増幅装置の要部回路図である。 【図38】本発明の実施の形態3である半導体装置を説明する要部断面図である。 【図39】本発明者が検討した半導体装置の要部断面図である。 【図40】本発明者が検討した半導体装置の要部断面図である。 【符号の説明】 [0074]40 1 GaAs基板 2 n 型 G a A s 層 素子分離部 3 4 ソース電極 5 ドレイン電極 ゲート電極 6 酸化シリコン膜 7 9 抵抗素子 酸化シリコン膜 1 0

11~14 開口部

15 金属膜(第1導電性膜) 15A M o 膜(第1金属膜) 15B A u 膜(第2金属膜) 15C M o 膜(第3金属膜) 15D 下部電極 15 E~15 H 配線 15I 金属膜 15J 下 部 電 極 16 S i N 膜 (第 1 絶 縁 膜) 1 6 A 容量絶縁膜 17 上部電極 18 酸 化 シ リ コ ン 膜 (第 2 絶 縁 膜) 19 絶縁膜(第3絶縁膜) 20、20A、20B 開口部 2 1 開口部(第2開口部) 2 2 開口部(第1開口部) 23、23A、23B 配線 24 配線(第2配線) 25 配線(第1配線) 26 保護膜 32 n⁺型GaAs層 33 n⁻型GaAs層 34 p⁺型GaAs層 34 A ベースメサ n型InGaP層 35 36 n⁺型InGaAs層 37 エミッタ電極 ベース電極 38 39 絶 縁 膜 4 0 開口部(第1領域) 4 1 コレクタ電極 素子分離部 42 4 3 絶縁膜 4 4 抵抗素子 45 絶 縁 膜 46~48 開口部 4 9 、 5 1 、 5 3 金属膜 50、52 絶縁膜 54 第3容量電極 55 酸化シリコン膜 56 第 2 容 量 絶 縁 膜 57 第2容量電極 58 酸化シリコン膜 59 第1容量絶縁膜 60 第1容量電極 6 1 絶 縁 膜 6 2 ~ 6 4 配 線 65 絶 縁 膜 66~70 開口部 71~75 配 線

10

20

30

10

20

76 絶 縁 膜 77 開口部 101 基板 102 絶縁膜 103 金属膜 103A、103B 領域 104 層間絶縁膜 105 開口部 105A 領域 106 絶縁膜 107 金属膜 C、C1、C2、C11 容量素子 CHP チップ C M 1 、 C M 3 、 C M 4 容量素子 CB1、CB2、CC1、CC2、CH1、CH2、CH3、CH4 コンデンサ(受動 素子) CCB1 第1回路ブロック CCB2 第2回路ブロック LC1、LC2、LH1、M1、LM3、WBL インダクタ PAM 送信用パワーアンプモジュール(第2モジュール) PLS 配線基板 Q1、Q2 HBT

【図1】

【図4】



図 1



【図2】













図 5





【図8】



【図7】







図 8



図 9



【図10】















【図13】

図 13



Cl 17 16A 15J

【図14】

【図17】

【図18】





【図15】











図 17











Z 21





















【図27】





【図28】





















(24)









【図35】





LM3

Vccl



【図37】

CHP

RF OUT



【図39】



図 39



【図40】





フロントページの続き (51) Int.CI.⁷ FΙ テーマコード(参考) H01L 27/04 5 F 1 0 2 H01L 29/72 Н H01L 27/06 H01L 27/06 101D H01L 27/095 H01L 21/88 D H01L 29/737 F ターム(参考) 5F033 GG02 HH13 HH18 HH19 HH20 HH23 HH28 JJ01 JJ13 JJ18 JJ19 JJ20 JJ23 JJ28 KK07 KK13 KK22 KK28 KK32 MM08 NN06 PP19 QQ08 QQ09 QQ10 QQ14 QQ19 QQ28 QQ37 QQ41 QQ73 RR04 RR06 RR22 SS11 VV06 VV08 VV09 VV10 WW00 XX31 5F038 AC05 AC15 AC17 AR07 AR08 AV01 AV05 AZ04 DF02 EZ02 EZ14 EZ15 EZ20 5F082 AA08 BA35 BA47 BC01 BC08 BC13 BC14 BC18 CA02 CA03 DA03 EA12 EA23 FA20 GA04 5F102 GA16 GA17 GB01 GC01 GD01 GJ05 GJ06 GS01 GT03 GV05 HC01