# (12)公開特許公報(A)

(11)特許出願公開番号

## 特開2009-206356

(P2009-206356A)

(43) 公開日 平成21年9月10日(2009.9.10)

(51) Int.Cl.			FΙ			テーマコード(参考)
HO1L	27/146	(2006.01)	HO1L	27/14	А	4M118
HO1L	31/10	(2006.01)	HO1L	31/10	А	5FO49

審査請求 未請求 請求項の数 5 OL (全 22 頁)

(21) 出願番号 (22) 出願日	特願2008-48412(P2008-48412) 平成20年2月28日(2008.2.28)	(71) 出願人	000003078 株式会社東芝
	T #220 - 2) 1 20 - (2000: 2: 20)		東京都港区芝浦一丁目1番1号
		(74)代理人	100058479
			弁理士 鈴江 武彦
		(74)代理人	100108855
			弁理士 蔵田 昌俊
		(74)代理人	100091351
			弁理士 河野 哲
		(74)代理人	100088683
			弁理士 中村 誠
		(74)代理人	100109830
			弁理士 福原 淑弘
		(74)代理人	100075672
			弁理士 峰 隆司
			最終頁に続く

(54) 【発明の名称】固体撮像装置およびその製造方法

(57)【要約】

(19) 日本国特許庁(JP)

隣接画素間でのクロストークを防止して、混 【課題】 色の発生を防止でき、再生画面上での色再現性の向上に 対して有利な固体撮像装置およびその製造方法を提供す る。

【解決手段】 固体撮像装置は、半導体基板404に、光 電変換部及び信号走査回路部を含み単位画素行列を配置 して成る撮像領域と、前記信号走査回路部を駆動するた めの素子駆動回路を配置して成る駆動回路領域とを具備 し、前記光電変換部は、前記信号走査回路部が形成され る前記半導体基板表面と反対側の半導体基板の裏面側に 設けられ、前記単位画素1は、隣接する前記単位画素と の境界部分を囲むように設けられ素子分離領域を区画す る絶縁膜408を備える。

【選択図】 図6



【特許請求の範囲】

【請求項1】

半導体基板に、光電変換部及び信号走査回路部を含み単位画素行列を配置して成る撮像 領域と、前記信号走査回路部を駆動するための素子駆動回路を配置して成る駆動回路領域 とを具備し、

前記光電変換部は、前記信号走査回路部が形成される前記半導体基板表面と反対側の半導体基板の裏面側に設けられ、

前記単位画素は、隣接する前記単位画素との境界部分を囲むように設けられ素子分離領域を区画する絶縁膜を備えること

を特徴とする固体撮像装置。

【請求項2】

- 信号走査回路部は、前記半導体基板中に設けられ信号電荷蓄積領域を成す第1導電型の 拡散層を有するフォトダイオードを備え、
- 前記単位画素は、前記絶縁膜の側壁上に沿って前記半導体基板中に設けられる第2導電型の拡散層を更に備えること
- を特徴とする請求項1に記載の固体撮像装置。

【請求項3】

前記絶縁膜は、前記信号走査回路部が形成される半導体基板の表面上から前記半導体基板中にオフセットされて設けられること

を特徴とする請求項1に記載の固体撮像装置。

【請求項4】

前記絶縁膜の平面形状は、前記単位画素を囲むように格子状に配置されることを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像装置。

【請求項5】

信号走査回路が形成される側の半導体基板の表面上に第1支持基板を接着する工程と、 前記信号走査回路が形成される側とは反対側の前記半導体基板の裏面上を薄膜化する工 程と、

前記裏面側の半導体基板中に単位画素を囲むように素子分離領域を区画する溝を形成する工程と、

前記溝中に絶縁材を埋め込み、絶縁膜を形成する工程と、

前記半導体基板の裏面側に第2支持基板を接着する工程と、

前記第1支持基板を剥離する工程と、

前記表面側の半導体基板表面上に信号走査回路部を形成する工程と、

前記第2支持基板を剥離する工程と、

前記裏面側の半導体基板表面上に受光面を形成する工程とを具備すること

- を特徴とする固体撮像装置の製造方法。
- 【発明の詳細な説明】
- 【技術分野】
- 【0001】

この発明は、固体撮像装置およびその製造方法に関し、例えば、MOS型固体撮像装置 <sup>40</sup> 等に適用されるものである。

- 【背景技術】
- [0002]

CMOSセンサを始めとする固体撮像装置は、例えば、現在では、デジタルスチルカメ ラやビデオムービー、また監視カメラ等の多様な用途で使われている。中でも単一の画素 アレイで複数の色情報を取得する単版式撮像素子がその主流となっている。

【 0 0 0 3 】

ところが、近年の多画素化や光学サイズ縮小の要請により、画素サイズが縮小される傾向にある。例えば、近年デジタルカメラ等で多く使われているCMOSセンサの画素サイズは1.75umから2.8um程度である。そのような微細画素では以下のような問題点がある。

10

[0004]

第一に、単位画素の面積が縮小されると、単位画素で受光できるフォトン(photon)の 数が単位画素面積に比例して減少してしまう結果、光ショットノイズに対するS(Signal )/N(Noise)比が低下することである。S/N比が維持できないと、再生画面におけ る画質が劣化してしまい再生画像の品質が落ちてしまうという問題がおこる。 【0005】

(3)

第二に、単位画素の面積が縮小されると、隣接画素間でのクロストークが増大するため に、本来各画素はそれぞれ固有の波長領域のみに感度があるべきところを、本来感度を持 つべきではない波長領域で感度を持つようになるため、混色が発生し、再生画面上での色 再現性が著しく劣化するという問題が起こる。

【 0 0 0 6 】

従って、画素を縮小してもS/N比を維持するために、できるだけ感度が落ちないよう にしてS/N比の低下を防ぎ、また画素を縮小しても色再現性が劣化しないようにするた めにできるだけ混色が発生しないようにする必要がある。

【 0 0 0 7 】

以上のような問題に対する構成として、例えば、裏面照射型の固体撮像装置がある(例 えば、特許文献 1 参照)。裏面照射型の固体撮像装置では、入射光は信号走査回路及びそ の配線層が形成されるシリコン(S i )表面(表面)とは反対側のシリコン(S i )表面 (裏面)から入射光が照射される。このように、信号走査回路及びその配線層が形成され るシリコン(S i )表面側とは反対側のシリコン(S i )表面から入射させる裏面照射型 の構成では、画素に入射する光が配線層に阻害されることなくシリコン(S i )基板内に 形成された受光領域に到達することができる。そのため、微細な画素においても高い量子 効率を実現することができる。その結果、上記第一の問題点に対して、即ち、画素の縮小 が進行した場合であっても、再生画像の品質劣化の抑制に対してメリットがある。 【0008】

ところが、従来の裏面照射型の固体撮像装置では、上記第二の問題点に関して有効な解 を与えることができない。すなわち、裏面照射型の固体撮像装置では、入射光が信号走査 回路及びその配線層に阻害されることなく受光領域となるシリコン(Si)基板内に入射 される一方で、配線層に阻害されることが無い故に入射光が隣接画素に漏れこんでしまい 混色となってしまうという問題である。

【 0 0 0 9 】

特に、画素が微細化されるとマイクロレンズ、色フィルタの開口ピッチが小さくなるため、特に波長の長いR画素に入射した入射光が色フィルタを通過した時点で回折が生じる。その場合、シリコン(Si)基板内の受光領域に対して、斜めに入射した光は隣接画素方向に進行し、画素間の境界を越えて隣接画素に入射すると隣接画素の中で光電子を発生させるためそれがクロストークとなり混色が発生してしまう。そして、隣接するG画素、B画素の受光領域に漏れこんでしまいそれが混色を発生させることになる。そのため、再生画面上で色再現性が劣化してしまい画質が低下するという問題が生ずるのである。

【 0 0 1 0 】

上記のように、従来の固体撮像装置およびその製造方法は、隣接画素間でのクロストー <sup>40</sup> クが増大するために、混色が発生し、再生画面上での色再現性が劣化するという問題があ った。

【特許文献1】特開2006-128392号公報

【発明の開示】

【発明が解決しようとする課題】

[0011]

この発明は、隣接画素間でのクロストークを防止して、混色の発生を防止でき、再生画 面上での色再現性の向上に対して有利な固体撮像装置およびその製造方法を提供する。 【課題を解決するための手段】

**[**0012**]** 

30

50

10

20

30

40

この発明の一態様によれば、半導体基板に、光電変換部及び信号走査回路部を含み単位 画素行列を配置して成る撮像領域と、前記信号走査回路部を駆動するための素子駆動回路 を配置して成る駆動回路領域とを具備し、前記光電変換部は、前記信号走査回路部が形成 される前記半導体基板表面と反対側の半導体基板の裏面側に設けられ、前記単位画素は、 隣接する前記単位画素との境界部分を囲むように設けられ素子分離領域を区画する絶縁膜 を備える固体撮像装置を提供できる。

この発明の一態様によれば、信号走査回路が形成される側の半導体基板の表面上に第1 支持基板を接着する工程と、前記信号走査回路が形成される側とは反対側の前記半導体基 板の裏面上を薄膜化する工程と、前記裏面側の半導体基板中に単位画素を囲むように素子 分離領域を区画する溝を形成する工程と、前記溝中に絶縁材を埋め込み、絶縁膜を形成す る工程と、前記半導体基板の裏面側に第2支持基板を接着する工程と、前記第1支持基板 を剥離する工程と、前記表面側の半導体基板表面上に信号走査回路部を形成する工程と、 前記第2支持基板を剥離する工程と、前記裏面側の半導体基板表面上に受光面を形成する 工程とを具備する固体撮像装置の製造方法を提供できる。

【発明の効果】

[0014]

この発明によれば、隣接画素間でのクロストークを防止して、混色の発生を防止でき、 再生画面上での色再現性の向上に対して有利な固体撮像装置およびその製造方法が得られ る。

【発明を実施するための最良の形態】

【 0 0 1 5 】

以下、この発明の実施形態について図面を参照して説明する。尚、この説明においては 、全図にわたり共通の部分には共通の参照符号を付す。

[0016]

[第1の実施形態]

< 1 . 構成例 >

まず、図1乃至図7を用いて、第1の実施形態に係る固体撮像装置の構成例について説明する。本例では、受光面が信号走査回路部の形成される半導体基板表面と反対側の半導体基板の裏面側に設けられる裏面照射型の固体撮像装置を一例に挙げて、以下説明する。 【0017】

1 - 1 . 全体構成例

図1を用いて、本例に係る固体撮像装置の全体構成例について説明する。図1は、本例 に係る固体撮像装置の全体構成例を示すシステムブロック図である。図1では、画素アレ イのカラム位置にAD変換回路が配置された場合の一構成について示した。

【0018】

図示するように、本例に係る固体撮像装置10は、撮像領域12と駆動回路領域14に より構成されている。

撮像領域12は、半導体基板に、光電変換部及び信号走査回路部を含み単位画素行列を 配置して成るものである。

光電変換部は、光電変換し蓄積するフォトダイオードを含む単位画素1を備え、撮像部 として機能する。信号走査回路部は、後述する増幅トランジスタ3等を備え、光電変換部 からの信号を読み出し増幅しAD変換回路15に送信する。本例の場合、受光面(光電変 換部)は、信号走査回路部が形成される半導体基板表面と反対側の半導体基板の裏面側に 設けられる。

[0019]

駆動回路領域14は、上記信号走査回路部を駆動するための垂直シフトレジスタ13およびAD変換回路等の素子駆動回路を配置して成るものである。

【 0 0 2 0 】

尚、ここでは、CMOSセンサの全体構成の一部として説明したが、これに限られるもので <sup>50</sup>

はない。即ち、例えば、カラム並列にADC回路が配置されずチップレベルにADC回路が配置 される構成、或いはセンサーチップ上にADCが配置されない構成等であっても良い。 【0021】

垂直シフトレジスタ(Vertical Shift register)13は、信号LS1~SLkを画素 アレイ12に出力し、単位画素1を行毎に選択する選択部として機能する。選択された行 の単位画素1からはそれぞれ、入射された光の量に応じたアナログ信号Vsigが垂直信号 線VSLを介して出力される。

[0022]

AD変換回路(ADC)15は、垂直信号線VSLを介して入力されたアナログ信号V sigを、デジタル信号に変換する。

【0023】

1 - 2 . 画素アレイ (撮像領域)の構成例

次に、図2を用いて、図1中の画素アレイ(撮像領域)12の構成例について説明する 。図2は、本例に係る画素アレイの構成例を示す等価回路図である。本例では、単一の画 素アレイ12で複数の色情報を取得する単版式撮像素子を一例に挙げて説明する。 【0024】

図示するように、画素アレイ12は、垂直シフトレジスタ13からの読み出し信号線と 垂直信号線VSLとの交差位置にマトリクス状に配置された複数の単位画素1を備えるものである。

【0025】

単位画素(PIXEL)1は、フォトダイオード2、増幅トランジスタ3、読み出しトランジスタ4、リセットトランジスタ9、アドレストランジスタ41を備えている。

[0026]

上記において、フォトダイオード2は光電変換部を構成する。増幅トランジスタ3、読み出しトランジスタ4、リセットトランジスタ9、およびアドレストランジスタ41は、 信号走査回路部を構成する。

[0027]

フォトダイオード2のカソードは接地されている。

増幅トランジスタ3は、浮遊拡散層(フローティングディフュージョン)42からの信号を増幅して出力するように構成されている。増幅トランジスタ3のゲートは浮遊拡散層42に接続され、ソースは垂直信号線VSLに接続され、ドレインはアドレストランジスタ41のソースに接続されている。垂直信号線VSLにより送信される単位画素1の出力信号は、CDS雑音除去回路8により雑音が除去された後、出力端子81から出力される

[0028]

読み出しトランジスタ4は、フォトダイオード2での信号電荷の蓄積を制御するように 構成されている。読み出しトランジスタ4のゲートは読み出し信号線TRFに接続され、 ソースはフォトダイオード2のアノードに接続され、ドレインは浮遊拡散層42に接続さ れている。

【0029】

リセットトランジスタ9は、増幅トランジスタ3のゲート電位をリセットするように構成されている。リセットトランジスタ9のゲートはリセット信号線RSTに接続され、ソースは浮遊拡散層42に接続され、ドレインはドレイン電源に接続される電源端子5に接続されている。

[0030]

アドレストランジスタ(トランスファゲート)41のゲートは、アドレス信号線ADR に接続されている。

【0031】

また、負荷トランジスタ6のゲートは選択信号線SFに接続され、ドレインは増幅トランジスタ3のソースに接続され、ソースは制御信号線DCに接続されている。

20

30

10

[0032]

読み出し駆動動作

この画素アレイ構造による読み出し駆動動作は、次のようになっている。まず、読み出 し行の行選択トランジスタ41が、垂直シフトレジスタ13から送られる行選択パルスに よりオン(ON)状態になる。

続いて、同様に垂直シフトレジスタ13から送られたリセットパルスによりリセットト ランジスタ9が、オン(ON)状態になり、浮遊拡散層42の電位に近い電圧にリセット される。その後、リセットトランジスタ9は、オフ(OFF)状態になる。

【0034】

10

30

40

続いて、トランスファゲート4が、オン(ON)状態になり、フォトダイオード2に蓄積された信号電荷が浮遊拡散層41に読み出され、浮遊拡散層42の電位が読み出された信号電荷数に応じて変調される。

【0035】

続いて、変調された信号が、ソースフォロワを構成するMOSトランジスタにより垂直 信号線VSLに読み出され、読み出し動作を完了する。

【0036】

1 - 3 . 色フィルタの平面構成例

次に、図3を用いて、本例に係る固体撮像装置が有する色フィルタ406の平面構成例 について説明する。図3は、単版式固体撮像素子構造において色信号を取得するために、 <sup>20</sup> どのように色フィルタが配置されているかを示したレイアウト図である。

【0037】

図中において、 R と示した画素は主に赤の波長領域の光を透過させる色フィルタが配置 された画素、 G と示した画素は主に緑の波長領域の光を透過させる色フィルタが配置され た画素、 B と示した画素は主に青の波長領域の光を透過させる色フィルタが配置された画 素である。

[0038]

本例では、ベイヤー(Bayer)配置として最もよく使用される色フィルタ配置を示した。図示するように、隣接する色フィルタ(R,G,B)は、ロウ方向およびカラム方向において、互いに異なる色信号を取得するように配置されている。

【 0 0 3 9 】

1 - 4 . 平面構成例

次に、図4および図5を用いて、本例に係る固体撮像装置が有する画素アレイ12の平 面構成例について説明する。ここでは、上記増幅トランジスタ3等により構成される信号 走査回路部15の回路が形成される半導体基板の表面(表面側)とは反対側の基板表面( 裏面側)に受光面が形成される裏面照射型の固体撮像装置を一例に挙げて説明する。 【0040】

平面構成例(1)

図4に示すように、シリコン(Si)基板404の裏面上に、ロウ方向およびカラム方向においてマトリクス状に単位画素(PXCEL)1が配置されている。

【0041】

さらに、シリコン(Si)基板404の裏面上に、隣接する単位画素1との境界部分を 囲むように素子分離領域を区画する素子分離絶縁膜(絶縁膜)408が設けられている。 そのため、素子分離絶縁膜408は、単位画素1を、ロウ方向およびカラム方向において 囲むように格子状に配置されている。

【0042】

ここで、素子分離絶縁膜408は、シリコン(Si)の屈折率より低い屈折率を持つ絶縁膜から形成されている。例えば、素子分離絶縁膜408は、入射される波長400nm-700nm程度の光に対する屈折率が、3.9程度以下である絶縁材料により形成されることが望ましい。より具体的には、例えば、素子分離絶縁膜408は、シリコン酸化膜(SiO2

(7)

膜 )、 シリコン 窒化 膜 ( S i 3 N 4 膜 )、 チタンオキサイド ( T i O )膜 等 の 絶 縁 材 料 に よ り 形 成 さ れ る 。

【 0 0 4 3 】

また、図示するように、本例に係る単位画素1のロウ方向およびカラム方向における画 素ピッチPは、いずれも共通となるように配置されている。

[0044]

平面構成例(2)

図5に示す平面構成では、素子分離絶縁膜408が、シリコン基板404の裏面上に隣接する単位画素1との境界部分を囲むように非連続的に平面形状が穴状に配置されている点で、図4に示した上記平面構造(1)と相違する。同様に、素子分離絶縁膜408は、単位画素1を、ロウ方向およびカラム方向において囲むように格子状に配置されている。 【0045】

尚、本実施例では、非連続的に穴状に配置されている平面構成例を示したが、素子分離 絶縁膜408は連続的に形成される箇所があっても良い。

【0046】

1 - 5 . 断面構成例

次に、図6および図7を用いて、本例に係る固体撮像装置が有する画素アレイ12の断 面構成例について説明する。ここでは、図4、図5中のVI-VI線に沿った断面を一例 に挙げて説明する。

[0047]

図 6 に示すように、シリコン基板 4 0 4 の表面上において、単位画素 1 は、層間絶縁膜 4 0 9 中に設けられ上記増幅トランジスタ 3 等により構成される信号走査回路部 1 5 の回 路を成す配線層 4 0 2 を備えている。

[0048]

一方、シリコン基板404の裏面上において、単位画素1は、信号電子を蓄積するn型 拡散層403、反射防止膜405、色フィルタ406、マイクロレンズ407、および素 子分離絶縁膜408を備えている。素子分離絶縁膜408は、上記のように、Si基板4 04中の画素間の境界部分に設けられている。上記のように、素子分離絶縁膜408は、 シリコン基板404の屈折率より低い屈折率を持つ絶縁膜から形成されている。n+型拡 散層403は、後述するように、信号電荷蓄積領域を成すフォトダイオードを構成する拡 散層である。

[0049]

続いて、図7を用いて、表面側の半導体基板404近傍の単位画素1の断面構成例についてより詳しく説明する。

[0050]

図示する断面において、単位画素1は、シリコン基板404の表面上に設けられたリセットトランジスタ4、およびシリコン基板404中に設けられたフォトダイオード2を備えている。本実施例ではシリコン基板がn型拡散層である場合について例示したが、p型拡散層であっても良い。

[0051]

読み出しトランジスタ4は、基板404上の層間絶縁膜409中に設けられたゲート絶 縁膜22、ゲート絶縁膜22上の層間絶縁膜409中に設けられたゲート電極24、およ びゲート電極24を挟むようにシリコン基板404中に隔離して設けられたソース26( n+拡散層403)、ドレイン25(n+拡散層403)により構成される。

【0052】

フォトダイオード2は、ソース26であるn+拡散層と、このソース26と接するよう にシリコン基板404中に設けられソース26とPN接合を形成するPウェル層28によ り構成される。

【0053】

ドレイン 2 5 は、ドレイン 2 5 上の層間絶縁膜 4 0 9 中に設けられたコンタクト配線層 50

10

20

30を介して配線層402に電気的に接続される。そして、この配線層402から出力された電気信号に従い、単位画素1の画素がそれぞれ表示される。その他の単位画素の構成 も同様であるため、詳細な説明を省略する。

【0054】

< 2 . 光学的作用 · 効果 >

次に、上記図6を用いて、本例に係る固体撮像装置の光学的作用・効果について、説明 する。上記1-4.1-5.において説明したように、本例に係る固体撮像装置は、シリ コン(Si)基板404の裏面上に、隣接する単位画素1との境界部分を囲むように素子 分離領域を区画する素子分離絶縁膜(絶縁膜)408が設けられている。このような構成 とすることで、次のような光学的作用・効果が得られる。

【 0 0 5 5 】

即ち、後述する比較例に係る構成においては、本例のような素子分離絶縁膜(絶縁膜) 408が設けられていない。そのため、シリコン(Si)の受光領域に対して斜めに入射 した光は、隣接する単位画素方向に進行し、画素間の境界を越えて隣接する単位画素に入 射する。その結果、隣接する単位画素の中で光電子を発生させ、それによりクロストーク および混色が発生し、再生画面上での色再現性が劣化する。

[0056]

一方、図6に示すように、本例に係る構造によれば、斜め方向に入射した光L2は素子 分離絶縁膜408で反射されるため、隣接する単位画素に入射することを防止することが できる。従って、クロストークおよび混色を発生させることは無い。

【0057】

特に、画素が微細化されるとマイクロレンズ、色フィルタの開口ピッチが小さくなるた め、波長の長いR画素に入射した入射光が色フィルタを通過した時点で回折が生じる。そ の場合、シリコン(Si)基板404内の受光領域に対して、斜めに入射した光は隣接画 素方向に進行し、画素間の境界を越えて隣接画素に入射すると隣接画素の中で光電子を発 生させるためそれがクロストークとなり混色が発生してしまう。そして、隣接するG画素 、B画素の受光領域に漏れこんでしまいそれが混色を発生させることになる。そのため、 再生画面上で色再現性が劣化してしまい画質が低下する。従って、本例では、R,G,B 画素のうち、特に波長の長いR画素に入射した入射光であっても、クロストークを防止し て、混色の発生を防止でき、再生画像上での色再現性を向上できる点で有効であるといえ る。

【 0 0 5 8 】

ここで、素子分離領域において、入射された光がどの程度反射されるかは、シリコン( Si)の屈折率と素子分離領域に形成された素子分離絶縁膜408の屈折率との関係で決 定される。以下において、 inをSi中を進行する光の進行方向と素子分離絶縁膜408 の表面との成す角度、nsiをSiの屈折率、ninを絶縁膜408の屈折率した時に、 inは 、以下の式(1)で表される。即ち

in = ARCTAN (nin / nsi ) ... 式(1)

上記式(1)に示すように、素子分離絶縁膜408の屈折率ninが、Siの屈折率nsiよ りも低ければそれだけ光が反射されることになり、その分クロストークが低減することが 分かる。ここで、素子分離絶縁膜408の平面形状は、上記1-4.において、図4に示 したように画素境界に沿って隙間無く連続的に格子状に形成すると、光は素子分離絶縁膜 408で漏れなく反射される。

【 0 0 5 9 】

さらに、素子分離絶縁膜408の平面形状は、これに限らず、図5に示したように、一 定距離以内で隙間を持って単位画素を囲むように穴状に形成しても良い。これは、入射光 の波長に対して素子分離絶縁膜408の間隔が一定距離以下であると、素子分離絶縁膜4 08の間に隙間があったとしても入射光は隣接画素に進行していかないからである。その 間隔dは、入射光の波長を として、概略以下の式(2)で示される。 【0060】

(8)

20

10

d = 1/2 \* … 式(2)

図6に示した構造において、入射光の波長領域は可視光である。その中でもG画素、R 画素へ入射する光は、シリコン(Si)基板404中の深くまで進行するため、クロスト ークの原因となりうる。従って、式(2)によれば、G画素のピーク波長540nmに対して 、画素間境界にある素子分離絶縁膜408の隙間が270nm程度以下であれば、隙間dがあ ったとしても隙間を通して隣接する単位画素1に進行していく光のエネルギーは十分に小 さく、従ってクロストークを生じさせることは無いことが分かる。

[0061]

< 3 . 製造方法 >

次に、図8乃至図16を用いて、第1の実施形態に係る固体撮像装置の製造方法につい <sup>10</sup> て説明する。この説明では、図6に示した構成を一例に挙げて、説明する。

(ステップ1)

まず、図8には、加工前のシリコン(Si)基板404を示している。

【 0 0 6 2 】

(ステップ2)

続いて、図9に示すように、シリコン(Si)基板404に対して信号走査回路等が形成される側(表面側)の基板404の表面上に、例えば、シリコン(Si)等からなる第 1支持基板31を接着する。

[0063]

(ステップ3)

続いて、図10に示すように、信号走査回路等が形成される半導体基板の反対側(裏面側)であって、受光領域となる側のシリコン基板404の表面上を、例えば、RIE(Re active Ion Etching)法等のエッチングにより薄膜化する。本例の場合、この工程の際、シリコン基板404の厚さを、例えば、3~7um程度となるまで薄くする。

[0064]

(ステップ4(Si etg))

続いて、図11に示すように、受光領域が形成されるシリコン基板404の表面上(裏面側)の単位画素の素子分離境界となるシリコン基板404に、例えば、フォトリソグラフィ等により選択的にエッチングを第1支持基板31の表面上まで行い、溝33を形成する。

[0065]

この工程の際、例えば、RIE等の異方性エッチングやフォトリソグラフィの際のマス クパターンを変更することにより、図5で示したような穴状の開口を形成することも可能 である。

【0066】

(ステップ5(絶縁膜埋め込み、反射防止膜形成))

続いて、図12に示すように、上記ステップ4で形成した溝33(あるいは穴状の開口)中に、例えば、CVD(Chemical Vapor Deposition)法又はスピンコート等により、 シリコン(Si)の屈折率より低い屈折率を持つシリコン酸化膜(SiO2膜)やチタン

オキサイド(TiO)膜等の絶縁材料を埋め込み、素子分離絶縁膜408を形成する。例 えば、素子分離絶縁膜408は、入射される波長400nm-700nm程度の光に対する屈折率が 、3.9程度以下である絶縁材料により形成されることが望ましい。

【0067】

続いて、素子分離絶縁膜408上に、例えば、CVD法等を用いて絶縁材料を堆積し、 基板底面全域に反射防止膜405を形成する。

【0068】

(ステップ6)

続いて、図13に示すように、受光側となるシリコン基板404の裏面側の反射防止膜405上に、例えば、シリコン(Si)等からなる第2支持基板32を接着する。 【0069】 20

30

50

(ステップ7)

続いて、図14に示すように、上記ステップ2の工程でシリコン基板404の表面側に 接着させた信号操作回路側の第1支持基板を、取り外す。

【 0 0 7 0 】

(ステップ8)

続いて、図15に示すように、第2支持基板32およびシリコン基板404を反転させ、シリコン基板404の表面上に、例えば、通常のLSI製造プロセスを用いて、p型、 n型拡散層403等を形成し、フォトダイオード2や読み出しトランジスタ4(図示せず)等の能動素子を形成する。

【0071】

続いて、シリコン基板404の表面側の上記形成した構成上に、例えば、CVD法等を 用いてシリコン酸化膜等を堆積し、層間絶縁間409を形成する。その後、層間絶縁膜4 09中に、上記MOD-FET等を接続する配線層402を形成し、信号操作回路を形成する。 【0072】

(ステップ9)

続いて、上記ステップ8にて形成した信号操作回路側(表面側)に、第3支持基板(図 示せず)をさらに接着する。

【0073】

続いて、図16に示すように、反対側(表面側)の第2支持基板32を取り外す。

【0074】

最後に、第3支持基板(図示せず)およびシリコン基板404を反転させ、シリコン基 板404の裏面上に、順次、色フィルタ406、マイクロレンズ407を形成する。 以上の製造工程により、図6に示す固体撮像装置を製造する。

[0075]

< 4 . 効果 >

この実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも下記(1) 乃至(2)の効果が得られる。

【0076】

(1)隣接画素間でのクロストークを防止して、混色の発生を防止できるため、再生画 面上での色再現性の向上に対して有利である。

【0077】

図6等に示すように、この実施形態に係る固体撮像装置の構成では、受光面は、隣接す る単位画素(PIXEL)1との境界部分を囲むように設けられ素子分離領域を区画する素子 分離絶縁膜408を備えている。ここで、素子分離絶縁膜408は、シリコン(Si)の 屈折率より低い屈折率を持つ絶縁膜から形成されている。例えば、素子分離絶縁膜408 は、入射される波長400nm-700nm程度の光に対する屈折率が、3.9程度以下である絶縁 材料により形成されることが望ましい。より具体的には、例えば、素子分離絶縁膜408 は、シリコン酸化膜(SiO2膜)、チタンオキサイド(TiO)膜等の絶縁材料により 形成される。また、図4に示すように、例えば、素子分離絶縁膜408の平面形状は、単 位画素1を、ロウ方向およびカラム方向において囲むように格子状に配置されるものであ る。

【0078】

上記構成によれば、図6に示すように、斜め方向に入射した光L2は素子分離絶縁膜4 08で反射されるため、隣接する単位画素に入射することを防止することができる。従っ て、クロストークおよび混色を発生させることは無く、再生画面上での色再現性の向上に 対して有利である。

【 0 0 7 9 】

(2)画素の縮小が進行した場合であっても、再生画像の品質劣化を抑制できる点で有 利である。

[0080]

10

20

30

単位画素の面積が縮小されると、単位画素で受光できるフォトン(photon)の数が単位 画素面積に比例して減少してしまう結果、光ショットノイズに対するS/N比が低下する 。S/N比が維持できないと、再生画面における画質が劣化してしまい再生画像の品質が 落ちてしまう(上記第一の問題点)。

(11)

**[**0081**]** 

本例に係る固体撮像装置は、裏面照射型である。そのため、入射光は信号走査回路及び その配線層が形成されるシリコン(Si)表面(表面)とは反対側のシリコン(Si)表 面(裏面)から入射光を照射することができる。そのため、画素に入射する光が配線層に 阻害されることなくシリコン(Si)基板内に形成された受光領域に到達することができ 、微細な画素においても高い量子効率を実現することができる。その結果、上記第一の問 題点に対して、即ち、画素の縮小が進行した場合であっても、再生画像の品質劣化の抑制 できる点で有利である。

【0082】

また、上記(1)(2)の点から、本例は、裏面型固体撮像装置に適用した場合に、より有効である。

【0083】

[第2の実施形態(拡散層を更に備える一例)]

次に、第2の実施形態に係る固体撮像装置およびその製造方法について、図17乃至図 22を用いて説明する。この実施形態は、素子分離絶縁膜48の側壁上に沿って半導体基 板404中に設けられるp型の拡散層55を更に備える一例に関するものである。この説 <sup>20</sup> 明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。

【0084】

< 平面構成例 >

まず、図17および図18を用いて、この実施形態に係る画素アレイ12の平面構成例 について説明する。

[0085]

図17に示す平面構成例(1)では、素子分離絶縁膜48の側壁上に沿って半導体基板 404中に単位画素1を囲むように四角状の平面形状に設けられるp型の拡散層55を更 に備える点で、上記第1の実施形態と相違している。

[0086]

図18(a)、(b)に示す平面構成例(2)では、素子分離絶縁膜48の側壁の側壁 上に沿って半導体基板404中に単位画素1を囲むように丸状の平面形状に設けられるp 型の拡散層55を更に備える点で、上記第1の実施形態と相違している。図18の実施例 では素子分離の平面形状が丸になっている場合について図示しているが、この平面形状が 四角であってもかまわない。

【0087】

また、図18(b)に示すように、ロウ方向およびカラム方向に隣接するp型拡散層5 5の膜厚(素子分離絶縁膜408の間隔)は、例えば、270nm程度以下であることが 望ましい。P型拡散層55はそれぞれ分離されず連続して形成されることが望ましい。これ は、そのように隣接する単位画素1の間で隙間無くp型拡散層55が形成されることによ り、p型拡散層55は、前記のような暗電流防止の効果があるだけでなく、受光領域とな るn型拡散層403と、これに隣接する単位画素1中のn型拡散層403との間の拡散防 止の効果をも有することができるからである。

[0088]

<断面構造例および光学的作用・効果>

次に、図19を用いて、本例に係る断面構造例およびその光学的作用・効果について説 明する。ここでは、図17、図18中のXIX-XIX線に沿った断面構造を一例に挙げ る。

[0089]

図 1 9 ( a ) に示すように、本例に係る構成では、素子分離絶縁膜 4 8 の側壁上に沿っ 50

10

て半導体基板 4 0 4 中に p 型の拡散層 5 5 が設けられている点で、上記第 1 の実施形態と 相違している。

本例のような構成にすることにより、以下のような光学的作用・効果が得られる。 まず、図19(b)に示すように、斜め方向に入射した光L2は素子分離絶縁膜408 で反射されるため、隣接する単位画素に入射することを防止することができる。上記第1 の実施形態と同様に、クロストークおよび混色を発生させることは無く、再生画面上での 色再現性の向上に対して有利である。

[0090]

加えて、図19(c)に示すように、シリコン(Si)基板404と素子分離絶縁膜4 08との界面の空乏化を防止できるため、境界面に存在する結晶欠陥等が原因で発生する <sup>10</sup> 暗電流を低減できる点で有利である。

【0091】

また、この際、図示するように、 p 型拡散層 5 5 は、隣接する単位画素 1 の間で、互い に連続的に形成されていることが望ましい。これは、そのように隣接する単位画素 1 の間 で隙間無く p 型拡散層 5 5 が形成されることにより、 p 型拡散層 5 5 は、前記のような暗 電流防止の効果があるだけでなく、受光領域となる n 型拡散層 4 0 3 と、これに隣接する 単位画素 1 中の n 型拡散層 4 0 3 との間の拡散防止の効果をも有することができるからで ある。

- [0092]
  - < 製造方法 >

20

30

40

次に、図20乃至図22を用いて、第2の実施形態に係る固体撮像装置の製造方法について説明する。この説明では、上記第1の実施形態と重複する部分の詳細な説明を省略する。

図20に示すように、受光領域が形成されるシリコン基板404の裏面側の単位画素の 素子分離境界となるシリコン基板404に、例えば、フォトリソグラフィ等により選択的 にエッチングを第1支持基板31の表面上まで行い、溝33を形成する。

【0093】

この工程の際、例えば、RIE等の異方性エッチングやフォトリソグラフィの際のマス クパターンを変更することにより、図18で示したような穴状の開口を形成することも可 能である。

【0094】

続いて、図21に示すように、例えば、固層拡散等の方法を用いて、シリコン基板40 4の溝33(あるいは穴)中の側壁のSi表面中に、ホウ素(B)やインジウム(In) 等のp型のドーパントを導入し、p型拡散層55を形成する。

【0095】

続いて、図22に示すように、上記ステップで形成した構成の溝33(あるいは穴状の 開口)中に、例えば、CVD法又はスピンコート等により、シリコン(Si)の屈折率よ り低い屈折率を持つシリコン酸化膜(SiO2膜)やシリコン窒化膜(Si3N4膜)、 チタンオキサイド(TiO)膜等の絶縁材料を埋め込み、素子分離絶縁膜408を形成す る。続いて、素子分離絶縁膜408上に、例えば、CVD法等を用いて絶縁材料を堆積し 、基板底面全域に反射防止膜405を形成する。

以下、上記第1の実施形態と同様の製造工程を用いて、本例に係る固体撮像装置を製造 する。

- 【0096】
  - < 効果 >

上記のように、この実施形態に係る固体撮像装置およびその製造方法によれば、少なく とも上記(1)乃至(2)と同様の効果が得られる。さらに、本例によれば、少なくとも 下記(3)の効果が得られる。

【0097】

(3)暗電流を低減できる点で有利である。

[0098]

本例に係る固体撮像装置は、素子分離絶縁膜48の側壁上に沿って半導体基板404中 に設けられるp型の拡散層55を更に備えている。

(13)

【0099】

そのため、図19(c)に示すように、シリコン(Si)基板404と素子分離絶縁膜408との界面の空乏化を防止できるため、境界面に存在する結晶欠陥等が原因で発生する暗電流を低減できる点で有利である。

[0100]

さらに、この際、図示するように、 p型拡散層55は、隣接する単位画素1の間で、互いに連続的に形成されていることが望ましい。この構成により、隣接する単位画素1の間で隙間無く p型拡散層55が形成され、 p型拡散層55は、前記のような暗電流防止の効果があるだけでなく、受光領域となる n型拡散層403と、これに隣接する単位画素1中の n型拡散層403との間の拡散防止の効果をも有することができるからである。 【0101】

[第3の実施形態(絶縁膜、 p型拡散層がオフセットされて設けられる一例)] 次に、図23乃至図31を用いて、第3の実施形態に係る固体撮像装置およびその製造 方法について説明する。この実施形態は、素子分離絶縁膜408、 p型拡散層55が、信 号走査回路部が形成される半導体基板の表面上(表面側)から所定の距離(d1またはd 2)を持ってオフセットされて設けられる一例に関するものである。この説明において、 上記第1の実施形態と重複する部分の詳細な説明を省略する。

[0102]

< 断 面 構 成 例 ( 1 ) >

図23に示す断面構成は、素子分離絶縁膜408が、信号走査回路部が形成される半導体基板404の表面上(表面側)から所定の距離(d1)を持って半導体基板404中に オフセットされて設けられる点で、上記第1の実施形態と相違している。 【0103】

換言すると、図示する構成は、隣接する単位画素1の間の素子分離絶縁膜408が、信号走査回路の形成される表面側のシリコン(Si)基板404上には形成されていない点で、上記第1の実施形態と相違している。

【0104】

さらに、図示すように、素子分離絶縁膜408は、単位画素1の素子分離境界領域に設けられるところ、信号走査回路の形成される表面側のシリコン(Si)基板404の表面上にまで及んで素子分離絶縁膜408を設けると、シリコン基板404の表面側に設けられたMOS-FET等の能動素子が占めることのできる面積が著しく小さくなってしまう。従って、微細画素において、多数のMOS-FET等の能動素子を形成させることができなくなってしまう。

[0105]

ここで、図24に拡大して示すように、破線で囲って示す能動素子(MOS-FET)は、層 間絶縁膜中409中に設けられるゲート電極gate、ゲート絶縁膜、ゲート電極gateを挟む ようにシリコン基板404中に隔離して設けられるソースまたはドレインS/D(n型拡 散層)により構成される。また、能動素子(MOS-FET)の間には素子分離絶縁膜STIが 設けられる。さらに、素子分離絶縁膜408の下方における半導体基板404中に、ドレ インS/D(n型拡散層)および素子分離絶縁膜STIを囲むように、Pウェル(PWell )442が設けられる。

**[**0106**]** 

しかし、図示するように、本例では、素子分離絶縁膜408が、信号走査回路部が形成 される半導体基板404の表面上(表面側)から所定の距離(d1)を持って半導体基板 404中にオフセットされて設けられている。

【 0 1 0 7 】

そのため、単位画素1に形成するMOS-FET等の能動素子のレイアウトには何の制約も無 50

20

10

(14)

く、従って微細画素を制約無く形成することができる。本例の場合、オフセットさせる距離d1は、例えば、150nn程度から1μm程度であることが望ましい。 【0108】

< 製造方法(1) >

次に、図25および図26を用いて、上記断面構成例(1)を製造するための製造方法 について説明する。

【0109】

まず、図25に示すように、受光領域が形成されるシリコン基板404の裏面側の単位 画素の素子分離境界となるシリコン基板404に、例えば、フォトリソグラフィ等により エッチングを選択的に行い、第1支持基板31の表面上(シリコン基板404の表面側) から所定の距離(d1)を持ってシリコン基板404中にオフセットするように、溝33 を形成する点で、上記第1の実施形態と相違する。

**[**0 1 1 0 **]** 

この工程の際には、例えば、エッチングを行う際の印加電圧を上記第1の実施形態より も低く選択したり、所定の反応物を選択すること等によって、所定の距離d1を持ってオ フセットする溝33を形成する。

**[**0 1 1 1 **]** 

続いて、図26に示すように、所定の距離d1を持ってオフセットした溝33(あるい は穴状の開口)中に、例えば、CVD法又はスピンコート等により、シリコン(Si)の 屈折率より低い屈折率を持つシリコン酸化膜(SiO2膜)やチタンオキサイド(TiO) )膜等の絶縁材料を埋め込み、素子分離絶縁膜408を形成する。続いて、素子分離絶縁 膜408上に、例えば、CVD法等を用いて絶縁材料を堆積し、基板底面全域に反射防止 膜405を形成する。

以後、上記第1の実施形態と同様の製造工程を用いて、図23に示す固体撮像装置を製 造する。

[0112]

< 断面構成例(2)>

次に、図27に示す断面構成は、素子分離絶縁膜408に加えてp型拡散層55が、信号走査回路部が形成される半導体基板404の表面上(表面側)から所定の距離(d2)を持って半導体基板404中にオフセットされて設けられる点で、上記第1の実施形態と相違している。換言すると、図示する構成は、隣接する単位画素1の間の素子分離絶縁膜408およびp型拡散層55が、信号走査回路の形成される表面側のシリコン(Si)基板404上には形成されていない点で、上記第1の実施形態と相違している。

[0113]

ここで、図28中に拡大して示すように、能動素子(MOS-FET)が、素子分離絶縁膜408のオフセットさせた領域に設けられている。また、能動素子(MOS-FET)の間には素子分離絶縁膜STIが設けられる。

[0114]

さらに、本例では、図28中に示すように、p型拡散層55とpウェル(PWell)44 2とが、境界445において接続するように設けられている。

【0115】

そのため、光電変換する際において、ホールを半導体基板404側へ逃すことができる点で有利である。

【0116】

オフセットさせる距離 d 2 は、例えば、 1 5 0 n n 程度から 1 μ m 程度であることが望ましい。

【0117】

< 製造方法(2) >

次に、図29乃至図31を用いて、上記断面構成例(2)を製造するための製造方法について説明する。

10

20

10

20

30

40

**(**0 1 1 8 **)** 

まず、図29に示すように、上記と同様に、受光領域が形成されるシリコン基板404 の裏面側の単位画素の素子分離境界となるシリコン基板404に、例えば、フォトリソグ ラフィ等によりエッチングを選択的に行い、第1支持基板31の表面上(シリコン基板4 04の表面側)から所定の距離(d2)を持ってシリコン基板404中にオフセットする ように溝33を形成する。

【0119】

続いて、図30に示すように、例えば、固層拡散等の方法を用いて、所定の距離d2を 持ってオフセットされた溝33(あるいは穴)中の側壁のSi表面中に、ホウ素(B)や インジウム(In)等のp型のドーパントを導入し、p型拡散層55を形成する。 【0120】

続いて、図31に示すように、上記ステップで形成した構成の溝33(あるいは穴状の 開口)中に、例えば、CVD法又はスピンコート等により、シリコン(Si)の屈折率よ り低い屈折率を持つシリコン酸化膜(SiO2膜)やチタンオキサイド(TiO)膜等の 絶縁材料を埋め込み、素子分離絶縁膜408を形成する。続いて、素子分離絶縁膜408 上に、例えば、CVD法等を用いて絶縁材料を堆積し、基板底面全域に反射防止膜405 を形成する。

以後、上記第1の実施形態と同様の製造工程を用いて、図27に示す固体撮像装置を製造する。

**[**0121**]** 

<効果>

上記のように、この実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも上記(1)乃至(3)と同様の効果が得られる。さらに、本例によれば、少なくとも下記(4)の効果が得られる。

(4)単位画素1に形成するMOS-FET等の能動素子のレイアウトに何の制約も無いため 、微細画素を制約無く形成することができる。

ここで、素子分離絶縁膜408、p型拡散層55は、単位画素1の素子分離境界領域に 設けられる必要があるところ、信号走査回路の形成される表面側のシリコン(Si)基板 404の表面上にまで及んで素子分離絶縁膜408、p型拡散層55を設けると、シリコ ン基板404の表面側に設けられたMOS-FET等の能動素子が占めることのできる面積が著 しく小さくなってしまう。従って、微細画素において、多数のMOS-FETを形成させること ができなくなってしまう。

[0124]

しかし、図23、図27に示すように、本例に係る構成では、素子分離絶縁膜408、 p型拡散層55が、信号走査回路部が形成される半導体基板404の表面上(表面側)か ら所定の距離(d1,d2)を持って半導体基板404中にオフセットされて設けられて いる。換言すると、本例に係る構成は、隣接する単位画素1の間の素子分離絶縁膜408 、p型拡散層55が、信号走査回路の形成される表面側のシリコン(Si)基板404上 には形成されていない。

【0125】

その結果、単位画素1に形成するMOS-FET等の能動素子のレイアウトには何の制約も無いため、微細画素を制約無く形成することができる点で有利である。

**[**0 1 2 6 **]** 

尚、オフセットさせる距離d1,d2は、例えば、150nn程度から1μm程度であ ることが望ましい。

【 0 1 2 7 】

[比較例(素子分離絶縁膜を備えていない一例)] 次に、図32を用いて、上記第1乃至第3の実施形態に係る固体撮像装置と比較するた <sup>50</sup> めに、比較例に係る固体撮像装置について説明する。この比較例は、素子分離領域におい て素子分離絶縁膜を備えていないー例に関するものである。

【0128】

図示するように、この比較例に係る構成では、素子分離領域において、上記実施形態に 示す素子分離絶縁膜を備えていない。

【0129】

そのため、この比較例に係る固体撮像装置では、基板の裏面側より入射された入射光L 11,L12は、単位画素100中においてML/CFの通過後に回折し、隣接する単位 画素に漏れこみ、クロストークとなる。その結果、混色を発生させ、再生画面上で色再現 性が劣化してしまい画質が低下する点で不利である。

【0130】

このように、比較例に係る構成では、素子分離領域において上記実施形態に示す素子分離絶縁膜を備えていないため、シリコン(Si)基板中を伝播する光L11,L12の進行を止めることができない。

**[**0131**]** 

以上、第1乃至第3の実施形態および比較例を用いて本発明の説明を行ったが、この発 明は上記各実施形態および比較例に限定されるものではなく、実施段階ではその要旨を逸 脱しない範囲で種々に変形することが可能である。また、上記各実施形態および比較例に は種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせによ り種々の発明が抽出され得る。例えば各実施形態および比較例に示される全構成要件から いくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少 なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得ら れる場合には、この構成要件が削除された構成が発明として抽出され得る。

【図面の簡単な説明】

【0132】

- 【図1】この発明の第1の実施形態に係る固体撮像装置の全体構成例を示すブロック図。 【図2】第1の実施形態に係る固体撮像装置の画素アレイの等価回路図。
- 【図3】第1の実施形態に係る固体撮像装置の色フィルタを示す平面図。
- 【図4】第1の実施形態に係る固体撮像装置の画素アレイの平面構成例(1)を示す平面

図。

【図5】第1の実施形態に係る固体撮像装置の画素アレイの平面構成例(2)を示す平面 図。

- 【図6】図4,図5中のVI-VI線に沿った断面図。
- 【図7】第1の実施形態に係る固体撮像装置の単位画素を示す断面図。
- 【図8】第1の実施形態に係る固体撮像装置の一製造工程を示す断面図。
- 【図9】第1の実施形態に係る固体撮像装置の一製造工程を示す断面図。
- 【図10】第1の実施形態に係る固体撮像装置の一製造工程を示す断面図。
- 【図11】第1の実施形態に係る固体撮像装置の一製造工程を示す断面図。
- 【図12】第1の実施形態に係る固体撮像装置の一製造工程を示す断面図。
- 【図13】第1の実施形態に係る固体撮像装置の一製造工程を示す断面図。
- 【図14】第1の実施形態に係る固体撮像装置の一製造工程を示す断面図。

【図15】第1の実施形態に係る固体撮像装置の一製造工程を示す断面図。

【図16】第1の実施形態に係る固体撮像装置の一製造工程を示す断面図。

【図17】第2の実施形態に係る固体撮像装置の画素アレイの平面構成例(1)を示す平 面図。

【図18】(a)は第2の実施形態に係る固体撮像装置の画素アレイの平面構成例(2) を示す平面図、(b)は図中の破線で囲んだ部分を示す平面図。

【図19】(a)は図17,図18中のXIX-XIX線に沿った断面図、(b)は図中 の破線57で囲った部分を示す断面図、(c)は図中の破線58で囲った部分を示す断面 図。 10

【図20】第2の実施形態に係る固体撮像装置の一製造工程を示す断面図。 【図21】第2の実施形態に係る固体撮像装置の一製造工程を示す断面図。 【図22】第2の実施形態に係る固体撮像装置の一製造工程を示す断面図。 【図23】第3の実施形態に係る固体撮像装置の単位画素の断面構成例(1)を示す断面 図。 【図24】図23中の単位画素を拡大して示す断面図。 【図25】第3の実施形態に係る固体撮像装置の一製造工程を示す断面図。 【図26】第3の実施形態に係る固体撮像装置の一製造工程を示す断面図。 【図27】第3の実施形態に係る固体撮像装置の単位画素の断面構成例(2)を示す断面 叉。 【図28】図27中の単位画素を拡大して示す断面図。 【図29】第3の実施形態に係る固体撮像装置の一製造工程を示す断面図。 【図30】第3の実施形態に係る固体撮像装置の一製造工程を示す断面図。 【図31】第3の実施形態に係る固体撮像装置の一製造工程を示す断面図。 【図32】比較例に係る固体撮像装置の断面構成例を示す断面図。 【符号の説明】 [0133] 1 … 単位 画 素 (PIXEL)、402… 配線 層、403… n 型 拡散 層、404… 半 導体 (シリ

(17)

コン)基板、405…反射防止膜、406…色フィルタ、407…マイクロレンズ、40 8...素子分離絶縁膜、409...層間絶縁膜。

20

10

## 【図1】

図 1 全体構成例



【図2】





# 【図7】



【図8】

図 8



【図9】

図 9



【図10】

図 10

裏面側	↓ · Si薄朋	莫化
	Si基板	~ 404
↓ 表面側	第1支持基板	~31

/



図 11



## 【図12】

図 12



【図14】 図14



【図15】

図 15





【図13】



# 【図16】

図 16



## 【図17】



【図18】







図 19

絶縁膜 (n<4)



G

R

(a)

【図21】



【図22】





【図20】

р



404

n

p

(c)

【図23】



【図24】

図 24



【図25】

図 25

製造方法(第3の実施形態)



409

G





### 【図27】

図 27

#### 断面構成(2)(第3の実施形態)



# 【図28】

図 28



#### 【図32】





【図30】

【図29】

図 30



【図31】

図 31







フロントページの続き

(74)代理人	100095441									
	弁理士 白根	俊郎								
(74)代理人	100084618									
	弁理士 村松	貞男								
(74)代理人	100103034									
	弁理士 野河	信久								
(74)代理人	100119976									
	弁理士 幸長	保次郎								
(74)代理人	100153051									
	弁理士 河野	直樹								
(74)代理人	100140176									
	弁理士 砂川	克								
(74)代理人	100101812									
	弁理士 勝村	紘								
(74)代理人	100092196									
	弁理士 橋本	良郎								
(74)代理人	100100952									
	弁理士 風間	鉄也								
(74)代理人	100070437									
	弁理士 河井	将次								
(74)代埋人	100124394									
	弁理士 佐滕	立志								
(/4)代埋人	100112807	<b>+</b>								
	升埋士 问田	頁心								
(74)17理人	100111073	ギロマ								
(74) (平田 1	开理工 础内	美休士								
(74)10理入	100134290	小夕≐Ⅲ								
(74) (や11日)	开理工 们内	竹訓								
(74)10连入	100127144	占二								
(74) (平理 人	开理工 印原 1001/1033	푸_								
(14)10427	2001年1955 会理十一山下	ㅠ								
(72)	开理工 田下 山下 浩史	76								
(12))0411	東京都港区芝派		1番1	号 株	式会社	東芝内				
Fターム(参	考) 4M118 AA10	AB01	BA14	CA03	DD04	DD12	EA01	EA16	FA06	FA27
	FA28	FA33	GA02	GA09	GC08	GC14	GD04	GD15		
	5F049 MA02	NA20	NB05	QA20	SS03	SZ01	TA12	TA13	UA13	