(19) **日本国特許庁(JP)**

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2020-140325 (P2020-140325A)

(43) 公開日 令和2年9月3日(2020.9.3)

(51) Int.Cl.		FI				テーマコード		
G06F	3/06	(2006.01)	GO6F	3/06	302A	5B2O5		
G06F	13/10	(2006.01)	GO6F	3/06	302Z			
G06F	12/0866	(2016.01)	GO6F	13/10	340A			
G06F	12/0868	(2016.01)	G06F	12/0866	100			
			G06F	12/0868	105			
				審査部	青求 有 請求	項の数 11 〇L	(全 33 頁)	
(21) 出願番号 特願2019-33920 (P2019-33920)				(71) 出願人	000005108			
(22) 出願日	出願日 平成31年2月27日 (2019.2.27)				株式会社日	立製作所		
				東京都千代日	田区丸の内一丁目の	3番6号		
				(74)代理人	110001678			
					特許業務法。	人藤央特許事務所		
				(72) 発明者	鶴谷 昌弘			
					東京都千代日	田区丸の内一丁目(3番6号 株	
					式会社日立	製作所内		
				(72)発明者	吉原 朋宏			
					東京都千代日	田区丸の内一丁目も	6番6号 株	
					式会社日立	製作所内		
				(72)発明者	達見 良介			
						田区丸の内一丁目の	3番6号 株	
					式会社日立	製作所内		
						最終	8頁に続く	


(54) 【発明の名称】複数のストレージノードを含むストレージシステム

(57)【要約】

【課題】ストレージシステムの性能を向上する。

【解決手段】ストレージシステムは、ネットワークを介して通信する複数のストレージノードを含む。複数のストレージノードのそれぞれは、1以上のコントローラを含む。コントローラにおける少なくとも1つのコントローラは、ホストからライトデータを受信するコントローラと、ライトデータを処理するコントローラとに基づいて、ライトデータを格納するキャッシュサブ領域を確保する少なくとも二つのコントローラを指定し、指定したコントローラにおいて、キャッシュサブ領域を確保する

【選択図】図10



【特許請求の範囲】

【請求項1】

ネットワークを介して通信する複数のストレージノードを含むストレージシステムであ って、

前記複数のストレージノードのそれぞれは、1以上のコントローラを含み、

前記コントローラにおける少なくとも1つのコントローラは、

ホストからライトデータを受信するコントローラと、前記ライトデータを処理するコン トローラとに基づいて、前記ライトデータを格納するキャッシュサブ領域を確保する少な くとも二つのコントローラを指定し、

指定したコントローラにおいて、キャッシュサブ領域を確保する ストレージシステム。

【請求項2】

請求項1に記載のストレージシステムであって、

前記少なくとも1つのコントローラは、さらに、各コントローラが属するストレージノ ードの、前記ライトデータを格納する記憶デバイスへの接続の有無に基づいて、前記二つ のコントローラを指定する

ストレージシステム。

【請求項3】

請求項1に記載のストレージシステムであって、

前記ホストから前記ライトデータを受信するコントローラと、前記ライトデータを処理 するコントローラとは、別のコントローラであり、

前記少なくとも1つのコントローラは、前記ホストから前記ライトデータを受信するコ ントローラと、前記ライトデータを処理するコントローラとを、前記キャッシュサブ領域 を確保するコントローラに指定する

ストレージシステム。

【請求項4】

請求項3に記載のストレージシステムであって、

前記指定した二つのコントローラのうち、前記ライトデータを格納する記憶デバイスに 接続されたコントローラは、その前記キャッシュサブ領域に記憶された前記ライトデータ を前記記憶デバイスに格納する

ストレージシステム。

【請求項5】

請求項4に記載のストレージシステムであって、

前記指定した二つのコントローラのいずれもが、前記記憶デバイスに接続されていない 場合、二つのコントローラのうちいずれかが、前記記憶デバイスに接続された他のコント ローラのバッファ領域に前記ライトデータを転送し、

前記他のコントローラが、前記バッファ領域に格納された前記ライトデータを、前記記 憶デバイスに格納する

ストレージシステム。

【請求項6】

請求項2に記載のストレージシステムであって、

前記ホストから前記ライトデータを受信するコントローラと、前記ライトデータを処理 するコントローラとは、同じコントローラであり、

前記少なくとも1つのコントローラは、前記同じコントローラと、他の1つのコントロ ーラとを、前記キャッシュサブ領域を確保するコントローラに指定し、

前記指定する二つのコントローラのうち少なくとも1つは、前記記憶デバイスに接続さ れている

ストレージシステム。

【請求項7】

請求項2に記載のストレージシステムにおいて、

10

20

30

40

前記ホストから前記ライトデータを受信するコントローラと、前記ライトデータを格納する記憶デバイスへの接続された他のコントローラとを、前記キャッシュサブ領域を確保するコントローラに指定する

ストレージシステム。

【請求項8】

請求項2に記載のストレージシステムであって、

前記少なくとも1つのコントローラは、前記ホストから前記ライトデータを受信するコントローラと、前記ホストから前記ライトデータを受信するコントローラと、前記ライトデータを格納する記憶デバイスへの接続された他のコントローラとを、前記キャッシュサブ領域を確保するコントローラに指定する

ストレージシステム。

【請求項9】

請求項2に記載のストレージシステムであって、

前記記憶デバイスは、前記ストレージノードの内に設けられた記憶媒体、またはリモートストレージシステムである

ストレージシステム。

【請求項10】

請求項1に記載のストレージシステムであって、

前記少なくとも1つのコントローラは、

前記ホストからのライト要求のアクセスパタンがシーケンシャルで場合に、前記ホストから前記ライトデータを受信するコントローラと、前記ライトデータを処理する前記コントローラとに基づいて、前記コントローラの指定を行い、

前記ホストからのライト要求のアクセスパタンがランダムで場合に、キャッシュ利用効率に基づいて、前記コントローラの指定を行う

ストレージシステム。

【請求項11】

ネットワークを介して通信する複数のストレージノードを含むストレージシステムの制 御方法であって、

前記複数のストレージノードのそれぞれは、1以上のコントローラを含み、

前記制御方法は、

ホストからライトデータを受信するコントローラと、前記ライトデータを処理するコントローラとに基づいて、前記ライトデータを格納するキャッシュサブ領域を確保する少なくとも二つのコントローラを指定し、

指定したコントローラにおいて、キャッシュサブ領域を確保する 制御方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、複数のストレージノードを含むストレージシステムに関する。

【背景技術】

[0 0 0 2]

近年、IoT(Internet of Things)やAI(Artifical Inteligence)に代表されるような膨大なデータを蓄積、及び分析することにより、新たな価値を生み出す技術の重要性が増している。これらの技術では、膨大なデータを蓄積可能な容量だけでなく、蓄積したデータを分析するために高性能なI/O(Input/Output)性能を有するストレージシステムが必要となる。

[0003]

一方、ストレージシステムの導入にあたっては、導入コストを抑えるため、導入初期は 小規模な構成のシステムを導入し、事業規模の拡大に合わせてシステムを拡張していくこ とが望ましい。これを実現する方式の一つとして、スケールアウト型ストレージシステム 10

20

30

40

がある。スケールアウト型ストレージシステムでは、事業規模が拡大し、必要となる I / O 性能が増加してきたら、ストレージ装置(Node)の台数を増やすことで、ストレージシステムの I / O 性能を向上することが可能である。

[0004]

スケールアウト型ストレージシステムのI/O性能を向上させる1つの手段として、スケールアウト型ストレージシステムのキャッシュ制御が考えられる。キャッシュ制御に関して、例えば特許文献1の技術が知られている。特許文献1では、キャッシュ制御として、キャッシュを割り当てるNodeを制御することで、リード性能を向上させる方式が述べられている。

【先行技術文献】

10

【特許文献】

[00005]

【特許文献1】特願2017-524248号公報

【発明の概要】

【発明が解決しようとする課題】

[0006]

一般に、スケールアウト型ストレージシステムにおけるNode間接続は、「疎結合」である。本明細書において、「疎結合」とは、一方のNodeから他方のNodeのキャッシュメモリ領域(以下単に、キャッシュ領域)にデータを入出力できないNode間接続を意味する。疎結合のストレージシステムでは、一方のNodeは、自分のキャッシュ領域を管理するが、他方のNodeのキャッシュ領域を管理しない。

20

[0007]

このため、一方のNodeは、自分のキャッシュ領域からデータの格納先キャッシュセグメント(キャッシュサブ領域)を確保できるが、他のNodeのキャッシュ領域からキャッシュセグメントを確保できない。結果として、疎結合のNode間でI/Oデータ(I/O要求に従い入出力される対象のデータ)が転送された場合、そのI/Oデータは、転送元のNodeのキャッシュ領域にも転送先のNodeのキャッシュ領域にも格納されることになる。

[0008]

30

そこで、スケールアウト型ストレージシステムにおけるNode間接続を、「密結合」にすることを検討する。本明細書において、「密結合」とは、一方のNodeから他方のNodeのキャッシュ領域にI/Oデータを入出力できるNode間接続を意味する。密結合のストレージシステムでは、一方のNodeは、自分のキャッシュ領域だけでなく、他方のNodeのキャッシュ領域を管理する。このため、一方のNodeは、自分のキャッシュ領域と他のNodeのキャッシュ領域のいずれからもキャッシュセグメントを確保できる。結果として、密結合のNode間でI/Oデータが転送された場合、そのI/Oデータは、転送元のNodeのキャッシュ領域と転送先のNodeのキャッシュ領域とのいずれか一方にのみ格納されることになる。

[0009]

40

このように、密結合では、1つのI/Oデータについて、キャッシュセグメントが確保されるキャッシュ領域は1つでよい。なお、ライトにおいて、キャッシュセグメントの二重化(冗長化)が行われることがある。その場合、メインのキャッシュセグメント(正面)が確保されるキャッシュ領域は1つでよく、サブのキャッシュセグメント(副面)が確保されるキャッシュ領域は1つ以上でよい。以降、明細書においては、「密結合」のスケールアウト型ストレージシステムを前提とする。

[0010]

スケールアウト型ストレージシステムは、前述のとおり、性能を拡張性可能な点で、従来の非スケールアウト型ストレージに対する利点がある一方、Node間でI/Oデータを複写する回数が多くなり、Node間を接続する経路の帯域がボトルネックとなり、ストレージシステムのI/O性能が下がる場合がある。そこで、特許文献1では、Node

間でのI/Oデータ複写回数が小さくなるよう、I/Oパタンと接続形態の一方又は両方を用いて、キャッシュを確保するNode(Nodeに複数のストレージコントローラ(CTL)が含まれる場合、CTL)を決定する方式が述べられており、これによりストレージシステムのリード性能を向上させることができる。

[0011]

一方、ライト性能については、特許文献1では改善方式が述べられていない。一般的にライトバック方式を採用するストレージシステムでは、キャッシュメモリにI/Oデータを格納した時点でI/O要求元のホストにライト完了を通知する。このため、単一のNode障害でI/Oデータを消失しないよう、I/Oデータを最終記憶媒体に格納するまでの間、2つ以上のNodeでI/Oデータを複製してキャッシュする方式が用いられる。このため、リードと比較し、ライトの場合はNode間のデータ複写回数が多くなり、Node間のデータパス帯域がボトルネックとなった場合、従来の非スケールアウト型ストレージよりも性能が低下する。

[0012]

一方、ストレージシステムでは、I/Oのレスポンス性能を改善するため、高頻度でアクセスされるデータを可能な限りキャッシュに保持しておくことが望ましい。このため、単純にCTL間のデータ複写が少なくなるようにキャッシュを確保しても、ホストからのアクセスパタンによっては、特定のNodeでキャッシュヒット率の高いデータがキャッシュに保持できず、キャッシュヒット率が低下することで、レスポンス性能の悪化を招いてしまう。よって、レスポンス性能の低下を招くことなく、ライトスループット性能を向上させることが課題である。

【課題を解決するための手段】

[0 0 1 3]

本発明の一態様は、ネットワークを介して通信する複数のストレージノードを含むストレージシステムであって、前記複数のストレージノードのそれぞれは、1以上のコントローラを含み、前記コントローラにおける少なくとも1つのコントローラは、ホストからライトデータを受信するコントローラと、前記ライトデータを処理するコントローラとに基づいて、前記ライトデータを格納するキャッシュサブ領域を確保するのコントローラを指定し、指定したコントローラにおいて、キャッシュサブ領域を確保する。

【発明の効果】

[0014]

本発明の一態様により、ストレージシステムの性能を向上させる。

【図面の簡単な説明】

[0015]

- 【図1】メインストレージシステムを含む情報システムの構成例を示す図である。
- 【図2】主記憶の構成例を示す図である。
- 【図3】プログラム領域の構成例を示す図である。
- 【図4】管理情報領域の構成例を示す図である。
- 【図5】 PDEV管理テーブルの構成例を示す図である。
- 【図6】LDEV管理テーブルの構成例を示す図である。
- 【図7】バッファセグメント管理テーブルの構成例を示す図である。
- 【図8】キャッシュセグメント管理テーブルの構成例を示す図である。
- 【図9】メインストレージシステムにおいて、従来方式におけるシーケンシャルライト時のデータ転送の一例を示す図である。
- 【図10】メインストレージシステムにおいて、本発明に基づく方式におけるシーケンシャルライト時のデータ転送の一例を示す図である。
- 【 図 1 1 】メインストレージシステムにおけるホストらの I / O 要求に基づく処理流れの 一例を示すシーケンス図である。
- 【図 1 2 】メインストレージシステムにおけるライト要求を処理する過程でセグメントを確保するストレージコントローラを決定する処理の一例を示すシーケンス図である。

10

20

30

40

10

20

30

40

50

【図13】メインストレージシステムにおける特定のストレージコントローラを指定してセグメントを確保するストレージコントローラを決定する処理の一例を示すシーケンス図である。

【図14】メインストレージシステムにおけるストレージコントローラ間のデータ複写回数を最小化するようにセグメントを確保するストレージコントローラを決定する処理の一例を示すシーケンス図である。

【図 1 5 】メインストレージシステムにおけるセグメントを確保する処理の一例を示すシーケンス図である。

【図16】メインストレージシステムにおけるライト処理の一例を示すシーケンス図である。

【図 1 7 】メインストレージシステムにおけるセグメントを解放する処理の一例を示すシーケンス図である。

【発明を実施するための形態】

[0016]

以下、図面を用いて実施例を説明する。なお、実施例は本発明を実現するための一例に過ぎず、本発明の技術的範囲を限定するものではない。以下の説明では、「×××テーブル」の表現にて各種情報を説明することがあるが、各種情報は、テーブル以外のデータ構造で表現されていてもよい。データ構造に依存しないことを示すために「×××テーブル」を「×××情報」と呼ぶことができる。

[0017]

以下の説明では、要素の識別情報として番号が使用されるが、他種の識別情報(例えば名前、識別子)が使用されて良い。また、以下の説明では、同種の要素を区別しないで説明する場合には、参照符号における共通符号(又は参照符号)を使用し、同種の要素を区別して説明する場合は、参照符号(又は要素のID)を使用することがある。

[0018]

以下の説明では、「主記憶」は、メモリを含んだ1以上の記憶デバイスでよい。例えば、主記憶は、主記憶デバイス(典型的に揮発性の記憶デバイス)及び補助記憶デバイス(典型的には不揮発性の記憶デバイス)のうちの少なくとも主記憶デバイスでよい。また、記憶部は、キャッシュ領域(例えばキャッシュメモリ又はその一部領域)とバッファ領域(例えばバッファメモリ又はその一部領域)とのうちの少なくとも1つを含んでもよい。

以下の説明では、「PDEV」は、物理的な記憶デバイスを意味し、典型的には、不揮発性の記憶デバイス(例えば補助記憶デバイス)でよい。PDEVは、例えば、HDD(Hard Disk Drive)又はSSD(Dolid State Drive)でよい。以下の説明では、「RAID」は、Redundant Array of Independent (or Inexpensive) Disksの略である。

[0020]

[0019]

RAIDグループは、複数のPDEVで構成され、そのRAIDグループに関連付けられたRAIDレベルに従いデータを記憶する。RAIDグループは、パリティグループと呼ばれてもよい。パリティグループは、例えば、パリティを格納するRAIDグループのことでよい。以下の説明では、「LDEV」は、論理的な記憶デバイスを意味し、RAIDグループ、またはPDEVから構成され、ホストは「LDEV」に対してI/O要求を実行する。

[0021]

以下、「プログラム」を主語として処理を説明することがある場合、プログラムは、ストレージコントローラに含まれるプロセサ(例えばCPU(Central Processing Unit))によって実行されることで、定められた処理を、適宜に記憶資源(例えば主記憶)及び/又は通信インタフェース装置(例えばHCA)を用いながら行うため、処理の主語がストレージコントローラ或いはプロセサとされてもよい。また、ストレージコントローラは、処理の一部又は全部を行うハードウェア回路を含んでもよい。

コンピュータプログラムは、プログラムソースからインストールされてもよい。プログラムソースは、例えば、プログラム配布サーバ、又は、コンピュータ読取可能な記憶メディアであってもよい。

[0022]

以下の説明では、「ホスト」は、ストレージシステムにI/O要求を送信するシステムであり、インターフェースデバイスと、記憶部(例えばメモリ)と、それらに接続されたプロセッサとを有してよい。ホストシステムは、1以上のホスト計算機で構成されてよい。少なくとも1つのホスト計算機は、物理的な計算機でよく、ホストシステムは、物理的なホスト計算機に加えて仮想的なホスト計算機を含んでよい。

[0023]

以下、I/Oパタン及び接続形態に応じてキャッシュ先ストレージ装置を決定するストレージシステムの例を説明する。一般的に、ストレージシステムにおいて、ランダムアクセス時のI/O処理は、プロセサ処理がボトルネックとなり、シーケンシャルアクセス時のI/O処理は、データパス帯域(Node間を含む)がボトルネックとなる。また、シーケンシャルアクセスされるデータは、再度アクセスされる可能性が低い。

[0024]

そこで、以下に説明する例において、ストレージシステムは、Node間のデータパスがボトルネックとなるシーケンシャルライト時、Node間のデータ複写回数が少なくなるようにキャッシュ領域を確保するNodeを決定する。さらに、一例において、ストレージシステムは、最終記憶媒体にI/Oデータを格納した後、すぐにキャッシュ領域を解放する。以下に説明する例において、ストレージシステムは、ランダムライト時、Node間でキャッシュ利用効率が高くなるようにキャッシュ領域を確保するNodeを決定する。

[0025]

なお、以下に説明する実施例は、請求の範囲にかかる発明を限定するものではなく、また実施例の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。たとえば、ストレージシステムは、ライト要求のアクセスパタン(シーケンシャルライト / ラインダムライト)と独立に、以下に説明するようにNode間のデータ複写回数が少なくなるようにキャッシュ領域を確保するNodeを決定してもよい。

[0026]

図 1 は、情報システム 0 1 0 1 の構成例を示す図である。情報システム 0 1 0 1 は、 1 つ以上のメインストレージシステム 0 1 0 2、 1 つ以上のリモートストレージシステム 0 1 0 3、 1 つ以上のホスト 0 1 0 4 から構成されている。リモートストレージシステム 0 1 0 3 は、含んでいなくてもよい。また、図 1 では、メインストレージシステム 0 1 0 2 とリモートストレージシステム 0 1 0 3、及びメインストレージシステム 0 1 0 2 とホスト 0 1 0 4 は直接接続されているが、 S A N (S A N : S t o r a g e A r e a N e t w o r k)、 L A N (L A N : L o a c a l A r e a N e t w o r k)、 及びWA N (W A N : W o r l d A r e a N e t w o r k) などのネットワークを介して接続されていてもよい。

[0027]

メインストレージシステム 0 1 0 2 は、1 つ以上の N o d e 0 1 0 5 (ストレージノードとも呼ぶ)、及び1 つ以上の外部 S W (S W : S W i t c h) 0 1 0 6 から構成されている。図 1 では、N o d e 0 1 0 5 は、外部 S W 0 1 0 6 を介して接続されているが、N o d e 0 1 0 5 間で直接接続されていてもよい。

[0 0 2 8]

複数のNode0105の各々を、1つのNode0105を例に取り説明する。Node0105は、1つ以上のストレージコントローラ(CTL)0107、及び1つ以上のPDEV BOX0108は、1つ以上のPDEV0113を有し、CTL0107とPDEV0113の接続を仲介している。

[0029]

10

20

30

図 1 では、C T L 0 1 0 7 は、直接 P D E V B O X 0 1 0 8 に接続されているが、S w i t c h などを介して接続されていてもよい。また、P D E V B O X 0 1 0 8 を介さず、C T L 0 1 0 7 と P D E V 0 1 1 3 は直接接続されていてもよい。さらに、同一N o d e 0 1 0 5 内の C T L 0 1 0 7 間は、外部 S W 0 1 0 6 を介して接続されているが、直接接続されていてもよい。

[0030]

複数のCTL0107の各々を、1つのCTL0107を例に取り説明する。CTL0107は、プロセサ0106、主記憶0109、FE I/F(FrontEnd Interface)011、及びHCA(Host Channel Adapter)0112を含む。CTL0107を構成する各種要素の数は、1以上でよい。

[0031]

プロセサ 0 1 0 6 は、 C T L 0 1 0 7 全体を制御し、主記憶 0 1 0 9 に格納されたマイクロプログラムに基づき動作する。 F E I / F 0 1 1 0 は、プロセサ 0 1 0 6 により制御され、ホスト 0 1 0 4、及びリモートストレージシステム 0 1 0 3 と I / O 要求や I / O データの送受信などを実施する。 B E I / F 0 1 1 1 は、プロセサ 0 1 0 6 により制御され、 P D E V B O X 0 1 0 6 を介し、 P D E V 0 1 1 3 と I / O データの送受信などを実施する。 H C A 0 1 1 1 は、プロセサ 0 1 0 6 により制御され、外部 S W 0 1 0 6 を介して他の C T L 0 1 0 7 と制御情報や I / O データの送受信などを実施する。

[0032]

本実施例では、Node 0 1 0 5 間接続は、密結合である。密結合のストレージシステムでは、Node 0 1 0 5 間の通信で使用される通信プロトコルと、CTL 0 1 0 7 内のデバイス(要素)間の通信で使用される通信プロトコルは、同じである。どちらの通信プロトコルも、例えば、PCIe(PCI-express)である。

[0 0 3 3]

一方、疎結合のストレージ装置では、Node間の通信で使用される通信プロトコルと、ストレージ装置内のデバイス間の通信で使用される通信プロトコルは、異なる。前者の通信プロトコルは、例えば、FC(Fibre Channel)又はIP(Internet Protocol)であり、後者の通信プロトコルは、例えば、PCIeである。なお、密結合及び疎結合の定義は、既に説明した通りである。

[0034]

図 2 は、主記憶 0 1 0 9 の構成例を示す図である。主記憶 0 1 0 9 には、プログラム領域 0 2 0 1、管理情報領域 0 2 0 2、バッファ領域 0 2 0 3、及びキャッシュ領域 0 2 0 4 が確保されている。プログラム領域 0 2 0 1 は、同一 C T L 0 1 0 7 のプロセサ 0 1 0 6 が処理を実施するための各プログラムが格納されている領域である。管理情報領域 0 2 0 2 は、メインストレージシステム 0 1 0 2 内の全てのプロセサからアクセスされる領域で、各種管理テーブルが格納される領域である。

[0035]

バッファ領域0203、及びキャッシュ領域0204は、同一CTL0107のFEI/F0110、BE I/F0111、及びHCA0112等によるデータ転送の再に、一時的にデータが格納される領域である。なお、バッファ領域0203とキャッシュ領域0204は、複数のセグメント(キャッシュ領域を区切った単位であり、キャッシュサブ領域とも呼ぶ)で構成され、セグメント単位で領域が確保される。また、バッファ領域0203から読みだされたデータは、バッファ領域0203には残らない。一方、キャッシュ領域0204から読み出されたデータは、キャッシュ領域0204に残る。

[0036]

図 3 は、プログラム領域 0 2 0 1 に格納されるプログラムの一例を示す図である。プログラム領域 0 2 0 1 には、例えば、I / O要求の C T L 間振り分けプログラム 0 3 0 1、I / Oプログラム 0 3 0 2、I / Oパタン判定プログラム 0 3 0 3、セグメント確保プログラム 0 3 0 4、セグメント解放プログラム 0 3 0 5、フリーセグメント確保プログラム

10

20

30

40

10

20

30

40

50

0 3 0 6 、及びストレージコントローラ間データ転送プログラム 0 3 0 7 が格納される。 【 0 0 3 7 】

[0038]

I/Oパタン判定プログラム 0 3 0 3 は、例えば I/Oプログラム 0 3 0 2 が I/O要求を処理する過程で呼び出され、 I/O要求のアクセスパタン(アクセスパタン又は I/Oパタン)が、シーケンシャルであるか、ランダムであるかを判定する。セグメント確保プログラム 0 3 0 4 は、例えば I/Oプログラム 0 3 0 2 が I/O要求を処理する過程で呼び出され、バッファセグメント、及びキャッシュセグメントを確保する。セグメント解放プログラム 0 3 0 5 は、例えば I/Oプログラム 0 3 0 2 が I/O要求を処理する過程で呼び出され、バッファセグメント、及びキャッシュセグメントを解放する。

[0039]

フリーセグメント確保プログラム 0 3 0 6 は、 I / O 要求とは非同期的に実行され、バッファセグメント、及びキャッシュセグメントのうち、確保可能な状態のセグメント(フリーセグメント)の量を一定以上に保つ。ストレージコントローラ間データ転送プログラム 0 3 0 7 は、例えば I / O プログラム 0 3 0 2 が I / O 要求を処理する過程などで呼び出され、 C T L 0 1 0 7 間でのデータ転送を実行する。

[0040]

図 4 は、管理情報領域 0 2 0 2 に格納される情報の一例を示す図である。管理情報領域 0 2 0 2 には、P D E V 管理テーブル 0 4 0 1、L D E V 管理テーブル 0 4 0 2、バッファセグメント管理テーブル 0 4 0 3、及びキャッシュセグメント管理テーブル 0 4 0 4 が格納される。

[0041]

PDEV管理テーブル 0 4 0 1 は、メインストレージシステム 1 0 2 内の全ての PDEV 0 1 1 4 の状態や、 CTL 0 1 0 7 との対応関係を示す。 LDEV管理テーブル 0 4 0 2 は、メインストレージシステム 1 0 2 内の全ての PDEV 0 1 1 4 と LDEV の対応関係を示す。 バッファセグメント管理テーブル 0 4 0 3 は、メインストレージシステム 1 0 2 内の全てのバッファ領域 0 2 0 3 を管理するのに用いられる。 キャッシュセグメント管理テーブル 0 4 0 4 は、メインストレージシステム 1 0 2 内の全てのキャッシュ領域 0 2 0 4 を管理するのに用いられる。

[0042]

図5は、PDEV管理テーブル0401の構成例を示す図である。PDEV管理テーブル0401は、PDEV#0501、容量0502、状態0503、及び接続CTL#0504のエントリを有する。PDEV#0501は、PDEV0114の識別子である。容量0502は、PDEV0114のデータを格納可能な容量を示す。状態0503は、PDEV0114が正常に動作中か否か(故障していないか)の状態を示す。接続CTL#0504は、PDEV0114に接続され、アクセスするCTL0107を示す。

[0043]

図 6 は、L D E V 管理テーブル 0 4 0 2 の構成例を示す図である。L D E V 管理テーブル 0 4 0 2 は、L D E V # 0 6 0 1、容量 0 6 0 2、状態 0 6 0 3、冗長構成 0 6 0 4、及び構成情報 0 6 0 5 のエントリを有する。

[0044]

L D E V # 0 6 0 1 は、 L D E V の識別子である。容量 0 6 0 2 は、 L D E V にデータを格納可能な容量を示す。状態 0 5 0 3 は、 L D E V へ正常に I / O 可能か否かを示す。 冗長構成 0 6 0 4 は、 R A I D による冗長化、またはリモートストレージシステム 0 1 0

10

20

30

40

50

3 とのストレージシステム冗長化の状態を示す。構成情報 0 6 0 5 は、 L D E V に属する P D E V 0 1 1 4 、及びストレージシステム冗長化の対応リモートストレージシステム 0 1 0 3 を示す。

[0045]

図 7 は、バッファセグメント管理テーブル 0 4 0 3 の構成例を示す図である。バッファセグメント管理テーブル 0 4 0 3 は、セグメント# 0 7 0 1、 C T L # 0 7 0 2、 状態 0 7 0 3 を有する。セグメント# 0 7 0 1は、バッファセグメントの識別子である。 C T L # 0 7 0 2 は、 C T L 0 1 0 7 の識別子であり、当該バッファセグメントの利用権利を有した C T L 0 1 0 7 を示している。状態 0 7 0 3 は、バッファセグメントが確保されているか否か(ロック、フリー)を示す。

[0046]

図 8 は、キャッシュセグメント管理テーブル 0 4 0 4 の構成例を示す図である。キャッシュセグメント管理テーブル (0 4 0 4) は、セグメント # 0 8 0 1、 L D E V # 0 8 0 2、 L D E V 内セグメント # 0 8 0 3、 C T L # 0 8 0 4、 状態 0 8 0 5、 及び属性 0 8 0 6 を有する。

[0047]

セグメント#0801は、キャッシュセグメントの識別子である。LDEV#は、LDEVの識別子である。LDEV内セグメント#0803は、当該キャッシュセグメントがLDEVの論理アドレス空間上のどこに割り当てられているかを一意に確定する識別子である。CTL#0804は、CTL0107の識別子であり、当該バッファセグメントの利用権利を有したCTL0107を示している。

[0 0 4 8]

状態 0 8 0 5 は、キャッシュセグメントの状態を表し、「フリー」は未使用、「ロック」は確保済みだが未使用、「クリーン」確保済みでPDEVにデータ格納済み、及び「ダーティー」は確保済みでPDEVにデータ未格納であることを示す。属性 0 8 0 6 は、当該キャッシュセグメントが正面、または副面のどちらで確保されているかを示す。

[0049]

図9は、メインストレージシステム0102において、従来方式を用いた、シーケンシャルライトにおけるライトシーケンスの一例を示したものである。本図は、ライトシーケンスを説明するため、情報システム0101の構成要素を一部省略して記載している。また、メインストレージシステム0102を構成する要素のうち、複数存在し、かつ説明上識別する必要のあるものについて、4桁の通番に加え、アルファベット一文字を付加し、区別している。

[0 0 5 0]

ライト処理で必要となる、キャッシュセグメントの正面 0 9 0 2 、及び副面 0 9 0 3 は、それぞれ C T L 0 1 0 7 D のキャッシュ領域 0 2 0 4 D 、及び C T L 0 1 0 7 B のキャッシュ領域 0 2 0 4 D 、及び C T L 0 1 0 7 B のキャッシュ領域 0 2 0 4 B に確保されている。データ 0 9 0 1 の流れを示す矢印 0 9 0 4 、 0 9 0 5 、 0 9 0 6 、 0 9 0 7 、 0 9 0 8 、 0 9 0 9 、 0 9 1 0 、及び 0 9 1 1 より、データ 0 9 0 1 の C T L 間データ 複写の 回数 は、 3 回である。

[0051]

図10は、メインストレージシステム0102において、本実施例の方式を用いた、シーケンシャルライトにおけるライトシーケンスの一例を示したものである。本図は、ライトシーケンスを説明するため、情報システム0101の構成要素を一部省略して記載している。

[0052]

図9との差分は、正面1001と副面1002を確保するCTL0107である。データ0901の流れを示す矢印1003、1004、1005、及び1006に示すとおり、データ0901のCTL間複写回数は、図9の3回から1回に減少している。

[0053]

図 1 1 は、ストレージシステム(メイン) 0 1 0 2 がホスト 0 1 0 4 から受領した I /

要求を処理する流れの一例を示したフロー図である。 C T L 0 1 0 7 は、ホスト 0 1 0 4 からの I / O 要求を受領する(1 1 0 1)。ホスト 0 1 0 4 から I / O 要求を受領した C T L 0 1 0 7 は、当該 I / O を担当する C T L 0 1 0 7 を決定し、その担当 C T L 0 1 0 7 が、処理を継続する(1 1 0 2)。

[0054]

担当CTL0107は、I/O要求を解析し、アクセス先のLDEV、I/O要求種別(リード要求、ライト要求、他)、及びアクセスパタン(ランダムアクセスまたはシーケンシャルアクセス)を判定する。例えば、アクセス先の連続アドレスが所定値より大きい場合に、シーケンシャルと判定される。アクセスパタンは、LDEVごとに直近のI/O履歴を取得して判定することにより、ストレージシステム(メイン)が判定してもよいし、ホスト0104からアクセスパタンに関するヒント情報を取得して判定してもよい(1103)。

10

[0055]

担当CTL0107は、ホスト0104からのI/O要求の解析1103で明らかにしたI/O要求種別を用いて、I/O要求種別がライト要求であるか否かを判定する(1104)。I/O要求種別がライト要求の場合(1104:Yes)、担当CTL0107は、ステップ1105へ進む(A)。一方、I/O要求種別がライト要求でない場合(1104:No)、担当CTL0107は、ステップ1110へ進む(B)。

[0056]

(A)

20

I/O要求種別がライト要求の場合(1104:Yes)、担当CTL0107は、PDEV管理テーブル0401とLDEV管理テーブル0402を参照し、当該I/OのLDEVに関する情報、及び当該LDEVを構成するPDEVの情報を取得する(1105)。担当CTL0107は、セグメント確保CTL決定処理を呼び出し、ライト処理に必要なキャッシュセグメントを確保するCTL0105を決定する(1106)。なお、セグメント確保CTL決定処理1106の詳細は、後述する。

[0057]

担当CTL0107は、セグメント確保CTL決定処理1106での決定に基づき、キャッシュセグメント、及びバッファセグメントを確保する(1107)。なお、セグメント確保処理1107の詳細は、後述する。担当CTL0107は、ライト処理を呼び出し、セグメント確保処理1107で確保したセグメントを使用し、ライト処理を実行する(1108)。なお、ライト処理1108の詳細は、後述する。

30

[0058]

担当CTL0107は、セグメント解放処理を呼びだし、セグメント確保処理1107で確保したセグメントの一部、または全てを解放し、処理を終了する(1109)。なお、セグメント解放処理1109の詳細は、後述する。

[0059]

(B)

I/O要求種別がライト要求でない場合(1104:No)、担当CTL0107は、I/O要求に基づき処理を実行した(1110)後、処理を終了する。当該処理は、本実施例の影響を受けないため、詳細な説明を省略する。

40

[0060]

図12は、図11で説明したフローから呼び出される、セグメント確保CTL決定処理1106の流れの一例を示したフロー図である。担当CTL0107は、ホスト0104からのI/〇要求の解析1103で明らかにしたアクセスパタンを参照し、アクセスパタンはシーケンシャルであるか否かを判定する(1201)。アクセスパタンがシーケンシャルである場合(1201:Yes)、担当CTL0107は、ステップ1102に進む(A)。一方、アクセスパタンがシーケンシャルでない場合(1201:No)、担当CTL0107は、ステップ1208に進む(G)。

[0061]

(A)

アクセスパタンがシーケンシャルである場合(1201: Yes)、担当CTL0107は、ステップ1105で取得したLDEV情報を用いて、ストレージ間冗長化のLDEVに対するライトであるか否かを判定する(1202)。ストレージ間冗長化のLDEVに対するライトデータは、リモートストレージシステム0103に接続されているCTL0107によって、リモートストレージシステム0103に転送される。ストレージ間冗長化のLDEVに対するライトの場合(1202: Yes)、担当CTL0107は、ステップ1203に進む(B)。一方、ストレージ間冗長化のLDEVに対するライトでない場合(1202: No)、担当CTL0107は、ステップ1205に進む(C)。

[0062]

(B)

ストレージ間冗長化のLDEVに対するライトの場合(1202:Yes)、担当CTL0107は、当該LDEVがストレージ間冗長化をしているストレージコントローラ(リモート)0103が接続されているCTLのCTL#を取得し(1203)、ステップ1204に進む(E)。なお、取得方法は、あらかじめストレージシステム同士の接続状態を管理するテーブルを作成しておき、これを参照してもよいし、ストレージシステム(メイン)0102を構成する全てのCTL0107に問い合わせてもよい。

[0063]

(C)

ストレージ間冗長化のLDEVに対するライトでない場合(1202:No)、担当CTL0107は、当該LDEVEへのライトについて、担当CTL0107でホスト0104からライトされたデータを参照する処理(例えば、スナップショットなどライトに起因する処理)が存在するか否かを判定する(1205)。担当CTL0107でデータを参照する処理が存在する場合(1205:Yes)、担当CTL0107は、ステップ1206へ進む(D)。一方、担当CTL0107でデータを参照する処理が存在しない場合(1205:No)、担当CTL0107は、ステップ1207へ進む(F)。

[0064]

(D)

担当 C T L 0 1 0 7 でデータを参照する処理が存在する場合(1 2 0 5 : Y e s)、担当 C T L 0 1 0 7 は、担当 C T L 自身の C T L # を取得し(1 2 0 6)、ステップ 1 2 0 4 へ進む (E)。

[0065]

(E)

担当 C T L 0 1 0 7 は、ステップ 1 2 0 3、またはステップ 1 2 0 6 で取得した C T L # を引数とし、 C T L # 指定のセグメント確保 C T L 決定処理 1 1 0 6 を呼び出し、指定した C T L # でセグメントを確保したうえで、 C T L 間のデータ複写回数が最小となるように、ライト処理に必要なセグメントを確保し(1 2 0 4)、処理を終了する。なお、 C T L # 指定のセグメント確保処理 1 2 0 4 の詳細は、後述する。

[0066]

(F)

担当 C T L 0 1 0 7 でデータを参照する処理が存在しない場合(1 2 0 5 : N o)、担当 C T L 0 1 0 7 は、 C T L 間データ複写回数最小セグメント確保 C T L 決定処理を呼び出し、 C T L 間のデータ複写回数が最小となるように、ライト処理に必要なセグメントを確保し(1 2 0 7)、処理を終了する。なお、 C T L 間データ複写回数最小セグメント確保 C T L 決定処理 1 2 0 7 の詳細は、後述する。

[0067]

(G)

アクセスパタンがシーケンシャルでない場合(1201:No)、担当CTL0107 は、キャッシュセグメントを「CTLの指定なしで確保」することに決定し、結果を返却 する(1208)。 10

20

30

40

[0068]

図 1 3 は、図 1 2 で説明したフローから呼び出される、CTL#指定のセグメント確保 CTL決定処理 1 2 0 4 の流れの一例を示したフロー図である。担当CTL 0 1 0 7 は、 キャッシュセグメントの正面を「担当CTLで確保」することに決定する(1 3 0 1)。

[0069]

担当 C T L 0 1 0 7 は、引数として渡された指定の C T L # を用いて、指定の C T L と担当 C T L 0 1 0 7 が一致するか否かを判定する(1 3 0 2)。指定の C T L と担当 C T L 0 1 0 7 が一致する場合(1 3 0 2 : Y e s)、担当 C T L 0 1 0 7 は、ステップ 1 3 0 3 に進む (A)。一方、指定の C T L と担当 C T L 0 1 0 7 が一致しない場合(1 3 0 2 : N o)、担当 C T L 0 1 0 7 は、ステップ 1 3 0 9 に進む (G)。

[0070]

(A)

指定のCTLと担当CTLが一致する場合(1302:Yes)、担当CTL0107は、担当CTL0107にライト先のPDEVが接続されているか否かを判定する(1303)。担当CTL0107にライト先のPDEVが接続されている場合(1303:Yes)、担当CTL0107は、ステップ1304に進む(B)。一方、担当CTLにライト先のPDEVが接続されていない場合(1303:No)、担当CTL0107は、ステップ1306に進む(D)。

[0071]

(B)

担当 C T L O 1 O 7 にライト先の P D E V が接続されている場合(1303: Y e s)、担当 C T L O 1 O 7 は、担当 C T L O 1 O 7 にホスト O 1 O 4 が接続されているか否かを判定する(1304)。担当 C T L にホスト O 1 O 4 が接続されている場合(1304: Y e s)、担当 C T L O 1 O 7 は、ステップ 1 3 O 5 に進む(C)。一方、担当 C T L O 1 O 7 にホスト O 1 O 4 が接続されていない場合(1304: No)、担当 C T L O 1 O 7 は、ステップ 1 3 O 7 に進む(E)。

[0072]

(C)

担当CTLにホスト0104が接続されている場合(1304:Yes)、担当CTL 0107は、キャッシュセグメントの副面を「担当CTL以外で確保」することに決定し (1305)、結果を返却し、処理を終了する。

[0073]

(D)

担当 C T L にライト先の P D E V が接続されていない場合(1303: N o)、担当 C T L 0 1 0 7 は、担当 C T L 0 1 0 7 にホスト 0 1 0 4 が非接続であるか否かを判定する(1306)。担当 C T L にホスト 0 1 0 4 が非接続である場合(1306: Y e s)、担当 C T L 0 1 0 7 は、ステップ 1307に進む(E)。一方、担当 C T L 0 1 0 7 にホスト 0 1 0 4 が非接続でない(接続されている)場合(1306: N o)、担当 C T L 0 1 0 7 は、ステップ 1 3 0 8 に進む (F)。

(E)

[0074]

担当 C T L にホスト 0 1 0 4 が非接続である場合(1 3 0 6 : Y e s)、担当 C T L 0 1 0 7 は、キャッシュセグメントの副面を「ホスト接続 C T L で確保」することに決定し(1 3 0 7)、結果を返却し、処理を終了する。

[0075]

(F)

担当 C T L にホスト 0 1 0 4 が接続されている場合(1 3 0 6 : N o)、担当 C T L 0 1 0 7 は、キャッシュセグメントの副面を「P D E V 接続 C T L で確保」することに決定し(1 3 0 8)、結果を返却し、処理を終了する。

[0076]

10

20

30

(G)

指定のCTLと担当CTL0107が一致しない場合(1302:No)、担当CTL 0107は、キャッシュセグメントの副面を「指定CTLで確保」することに決定し(1 309)、結果を返却し、処理を終了する。

[0077]

上述のように、CTL#指定のセグメント確保CTL決定処理1204の開始時、リモートストレージシステムに接続されたCTLまたは担当CTLが、キャッシュセグメントを確保するCTLとして指定されている。リモートストレージシステムに接続されたCTLが指定されている場合(1302:No)、当該CTLのキャッシュセグメントが確保される(1309)。

[0078]

担当CTLがライトデータを参照する処理が存在する場合(1205:Yes)、担当CTLのキャッシュセグメントが確保される(1301)。上記処理のために担当CTLはライトデータの複製を必要とする。また、担当CTLの自キャッシュセグメントの確保の負荷は、他のCTLのキャッシュセグメントの確保よりも小さい。したがって、CTL間のデータ複製の回数を低減しつつ、レスポンスを改善できる。

[0079]

ストレージ間冗長化のライトのため、リモートストレージシステムに接続されているCTLはライトデータの複製を必要とする。ストレージ間冗長化のライトは長い時間を必要とし、さらに、当該ライトが完了した後にホストに対してライト完了の応答が送信される。したがって、リモートストレージシステムに接続されているCTLのキャッシュセグメントを確保することで、CTL間のデータ複製の回数を低減しつつ、レスポンスを改善できる。

[0080]

てTL#指定のセグメント確保CTL決定処理1204の開始時、担当CTLが指定され(1302:Yes)、担当CTLがPDEVに接続されておらず(1303:No)、担当CTLがホストに接続されている場合(1306:No)、PDEVに接続されているCTLのキャッシュセグメントが確保される(1308)。PDEVはライトデータの最終格納媒体であり、PDEVに接続されているCTLは、ホスト又は他のCTLからライトデータを受信する。そのため、CTL間でのライトデータの複製回数を低減できる

[0081]

CTL#指定のセグメント確保CTL決定処理1204の開始時、担当CTLが指定され(1302:Yes)、担当CTLがホストに接続されていない場合(1304:Noまたは1306:Yes)、ホストに接続されているCTLのキャッシュセグメントが確保される(1307)。ホストに接続されているCTLがライトデータをホストから受信するため、CTL間でのライトデータの複製回数を低減できる。

[0082]

CTL#指定のセグメント確保CTL決定処理1204の開始時、担当CTLが指定され(1302:Yes)、担当CTLがPDEVに接続されており(1303:Yes)、担当CTLがホストに接続されている場合(1304:Yes)、担当CTL以外のCTLのキャッシュセグメントが確保される(1305)。担当CTL以外のCTLは、ライトデータの複製を必要としておらず、キャッシュデータの二重化のために、任意のCTLを選択可能である。

[0083]

なお、CTL#指定のセグメント確保CTL決定処理1204の開始時リモートストレージシステムに接続されたCTLが指定されている場合、ステップ1301は、担当CTLと異なるCTLを指定してもよい。上記フローにおいて、担当CTLのキャッシュセグメントが副面で、もう一方のCTLのキャッシュセグメントが正面であってもよい。

[0084]

50

10

20

30

図 1 4 は、図 1 2 で説明したフローから呼び出される、CTL間データ複写回数最小セ グメント確保CTL決定処理1207の流れの一例を示したフロー図である。

[0085]

担当CTL0107は、担当CTL0107にライト先のPDEVが接続されているか 否かを判定する(1401)。担当CTL0107にライト先のPDEVが接続されてい る場合(1401:Yes)、担当CTL0107は、ステップ1402に進む(A)。 一方、担当CTL0107にライト先のPDEVが接続されていない場合(1401:N o)、担当CTL0107は、ステップ1406に進む(D)。

[0086]

(A)

担当CTL0107にライト先のPDEVが接続されている場合(1401:Yes) 、担当CTL0107は、ホスト接続CTLにライト先のPDEVが接続されているか否 かを判定する(1402)。ホスト接続CTLにライト先のPDEVが接続されている場 合(1402:Yes)、担当CTL0107は、ステップ1403に進む(B)。一方 、ホスト接続CTLにライト先のPDEVが接続されていない場合(1402:No)、 担当CTL0107は、ステップ1407に進む(E)。

[0087]

(B)

ホスト接続CTLにライト先のPDEVが接続されている場合(1402:Yes)、 担当CTLは、担当CTL0107にホスト0104が接続されているか否かを判定する (1403)。担当CTL0107にホスト0104が接続されている場合(1403: Yes)、担当CTL0107は、ステップ1404に進む(C)。一方、担当CTL0 1 0 7 にホスト 0 1 0 4 が接続されていない場合 (1 3 0 4 : N o) 、担当 C T L 0 1 0 7 は、ステップ 1 4 0 7 に進む (E)。

[0 0 8 8]

(C)

担当CTL0107にホスト0104が接続されている場合(1403:Yes)、担 当CTL0107は、キャッシュセグメントの正面を「担当CTLで確保」することに決 定する(1404)。担当CTL0107は、キャッシュセグメントの副面を「担当CT L以外で確保」することに決定し(1405)、結果を返却し、処理を終了する。

[0089]

(D)

担当CTL0107にライト先のPDEVが接続されていない場合(1401:No) . 担当CTL0107は、ホスト接続CTLにライト先のPDEVが接続されているか否 かを判定する(1406)。ホスト接続CTLにライト先のPDEVが接続されている場 合(1 4 0 6 : Y e s) 、担当 C T L 0 1 0 7 は、ステップ 1 4 0 7 に進む (E) 。一方 、ホスト接続CTLにライト先のPDEVが接続されていない場合(1406:No)、 担当 C T L 0 1 0 7 は、ステップ 1 4 0 9 に進む (F)。

[0090]

(E)

ホスト接続CTLにライト先のPDEVが接続されている場合(1406:Yes)、 担当CTL0107は、キャッシュセグメントの正面を「担当CTLで確保」することに 決定する(1407)。担当CTL0107は、キャッシュセグメントの副面を「ホスト 接続CTLで確保」することに決定し(1408)、結果を返却し、処理を終了する。

[0091]

(F)

ホスト接続CTLにライト先のPDEVが接続されていない場合(1406:No)、 担当CTL0107は、キャッシュセグメントの正面を「ホスト接続CTLで確保」する ことに決定する(1409)。担当CTL0107は、キャッシュセグメントの副面を「 PDEV接続CTLで確保」することに決定し(1410)、結果を返却し、処理を終了 10

20

30

40

する。

[0092]

図14を参照した上記フローは、シーケンシャルアクセス時のライトに限定して、ホストが接続されたCTLにキャッシュの正面及び副面の一方の面を配置し、PDEVが接続されているCTLに他方の面を配置する。一つのCTLがホスト及びPDEVに接続されている場合、当該CTL及び他のCTLが選択される。ホストに接続されたCTLはホストからライトデータを受信する。PDEVに接続されたCTLは、ライトデータをPDEVに格納する。したがって、キャッシュデータの二重化のためのCTL間の複製回数を低減することができる。

[0093]

図12、13及び14を参照して説明したように、リモートストレージシステムに接続されたCTL、ライトデータの処理を行う担当CTL、ホストからライトデータを受信するCTL、及びPDEVにデータを格納するCTLは、それぞれ、ライトデータのキャッシュと独立して、異なる目的のために、ライトデータをホストまたは他のCTLから受信することが決まっている。したがって、これらがキャッシュをグメントを確保するCTLとして指定可能であることで、ライトデータのキャッシュ多重化のためのデータ転送回数を低減できる。

[0094]

図15は、図11で説明したフローから呼び出される、セグメント確保処理1107の流れの一例を示したフロー図である。担当CTL0107は、キャッシュセグメント確保CTL決定処理1106での決定に基づき、キャッシュセグメントがCTL指定されているか否かを判定する(1501)。キャッシュセグメントがCTL指定されている場合(1501:Yes)、担当CTL0107は、ステップ1502に進む(A)。一方、キャッシュセグメントがCTL指定されていない場合(1501:No)、担当CTL0107は、ステップ1503に進む(B)。

[0095]

(A)

キャッシュセグメントがCTL指定されている場合(1501:Yes)、担当CTL 0107は、指定されたCTLにてキャッシュセグメントの正面と副面を確保し、担当CTL0107は、ステップ1504に進む(C)。

[0096]

(B)

キャッシュセグメントがCTL指定されていない場合(1501:No)、担当CTL 0107は、CTLごとのキャッシュセグメント使用量を算出し、CTL間で使用量が偏 らないように正面と副面を選択した異なるCTLにそれぞれ確保(例えば、最も使用量の 少ないCTLから順に正面と副面を確保)し、処理1504に進む(C)。これにより、 キャッシュヒット率を上げることができる。なお、キャッシュセグメントを確保するCT Lは、必ずしもCTLごとのキャッシュセグメント使用量に基づいて決定する必要はなく 、例えば、前回に確保したCTLを記憶しておき、ラウンドロビンで正面と副面を確保す るCTLを決定してもよい。

[0 0 9 7]

(C)

担当CTL0107は、ホスト0104が接続されたCTLにおいて正面又は副面が確保されているか否かを判定する(1504)。ホスト0104が接続されたCTLにおいて正面又は副面が確保されている場合(1504:Yes)、担当CTL0107は、ステップ1506に進む(E)。一方、ホスト0104が接続されたCTLにおいて正面又は副面が確保されていない場合(1504:No)、担当CTL0107は、ステップ1505に進む(D)。

[0098]

(D)

20

10

30

ホスト 0 1 0 4 が接続された C T L において正面又は副面が確保されていない場合(15 0 4 : N o)、担当 C T L 0 1 0 7 は、ホスト 0 1 0 4 が接続された C T L においてバッファセグメントを確保し(15 0 5)、担当 C T L 0 1 0 7 は、ステップ 1 5 0 6 に進む (E)。

[0099]

(E)

ホスト0104が接続されたCTLにおいて正面又は副面が確保されている場合(1504:Yes)、担当CTL0107は、ライト先のPDEVが接続されたCTLにおいて正面又は副面が確保されているか否かを判定する(1506)。ライト先のPDEVが接続されたCTLにおいて正面又は副面が確保されている場合(1506:Yes)、処理を終了する。

[0100]

一方、ライト先のPDEVが接続されたCTLにおいて正面又は副面が確保されていない場合(1506:No)、担当CTL0107は、ステップ1507に進む。担当CTL0107は、ライト先のPDEVが接続されたCTLにおいてバッファセグメントを確保し(1507)、処理を終了する。

[0101]

図16は、図11で説明したシーケンスから呼び出される、ライト処理1108の流れの一例を示したシーケンス図である。以下において、担当CTL0107は、他のCTL0107に必要な指示を行うことで、各ステップを実行する。担当CTL0107は、ホスト0104にデータ転送を要求する(1601)。

[0102]

担当 C T L 0 1 0 7 は、ホスト 0 1 0 4 に接続されている C T L 0 1 0 7 に確保したセグメントがキャッシュであるか否かを判定する(1 6 0 2)。ホスト 0 1 0 4 に接続されている C T L 0 1 0 7 に確保したセグメントがキャッシュである場合(1 6 0 2 : Y e s)、担当 C T L 0 1 0 7 は、ステップ 1 6 0 3 に進む(A)。一方、ホスト 0 1 0 4 に接続されている C T L に確保したセグメントがキャッシュでない(バッファセグメントである)場合(1 6 0 2 : N o)、担当 C T L 0 1 0 7 は、ステップ 1 6 0 5 に進む(B)。

[0 1 0 3] (A)

ホスト 0 1 0 4 に接続されている C T L 0 1 0 7 に確保したセグメントがキャッシュである場合(1 6 0 2 : Y e s)、担当 C T L 0 1 0 7 は、ホスト 0 1 0 4 から転送された I / O データを当該キャッシュセグメントに格納する(1 6 0 3)。担当 C T L 0 1 0 7 は、ステップ 1 6 0 3 でデータを格納したキャッシュセグメントでない方のキャッシュセグメントへ、当該 I / O データを複写し(1 6 0 4)、担当 C T L 0 1 0 7 は、ステップ 1 6 0 7 に進む(C)。

[0104]

(B)

ホスト 0 1 0 4 に接続されている C T L に確保したセグメントがバッファセグメントである場合(1602:No)、担当 C T L 0 1 0 7 は、ホスト 0 1 0 4 から転送された I / O データを当該バッファセグメントに格納する(1605)。担当 C T L 0 1 0 7 は、キャッシュセグメントの正面と副面の両方に、当該 I / O データを複写し(1606)、担当 C T L 0 1 0 7 は、ステップ 1607に進む(C)。

[0105]

(C)

担当 C T L 0 1 0 7 は、ストレージ冗長化の L D E V に対するライトである否かを判定する(1607)。ストレージ冗長化の L D E V に対するライトである場合(1607: Y e s)、担当 C T L 0 1 0 7 は、ステップ 1 6 0 8 に進む(D)。一方、ストレージ冗長化の L D E V に対するライトでない場合(1607:No)、担当 C T L 0 1 0 7 は、 10

20

30

40

ステップ1609に進む(E)。

[0106]

(D)

ストレージ冗長化のLDEVに対するライトである場合(1607:Yes)、担当CTL0107は、リモートストレージシステム0103に接続されているCTL0107より、当該I/Oデータを転送する(1608)。

[0 1 0 7]

(E)

ストレージ冗長化のLDEVに対するライトでない場合(1607:No)、該当CTLは0107、ホスト0104にライトの完了を応答する(1609)。担当CTL0107は、担当CTL0107で固有の処理を実行する(1610)。例えば、スナップショットに関する処理であり、RAIDグループを構成している場合、担当CTL0107は、パリティの生成を実施する。

[0108]

担当CTL0107は、前述の処理でデータを複写したバッファセグメントのほかに、確保したバッファセグメントが存在するか否かを判定する(1611)。他に確保したバッファセグメントが存在する場合(1611:Yes)、担当CTL0107は、ステップ1612に進む(F)。一方、他に確保したバッファセグメントが存在しない場合(1611:No)、担当CTL0107は、ステップ1613に進む(G)。

[0109]

(F)

他に確保したバッファセグメントが存在する場合(1611:Yes)、担当CTL0 107は、ホスト0104から転送されたI/Oデータを当該バッファセグメントに格納 し(1612)し、担当CTL0107は、ステップ1613に進む(E)。

[0110]

(G)

担当 C T L 0 1 0 7 は、ライト先の P D E V にホスト 0 1 0 4 から転送された I / O データを転送し(1 6 1 3)、処理を終了する。

[0111]

図17は、図11で説明したフローから呼び出される、セグメント解放処理1109の流れの一例を示したフロー図である。担当CTL0107は、当該I/Oのアクセスパタンがシーケンシャルであるか否かを判定する(1701)。当該I/Oのアクセスパタンがシーケンシャルであった場合(1701:Yes)、担当CTL0107は、確保した全てのキャッシュセグメント、及びバッファセグメントを解放し(1702)、処理を終了する。

[0112]

このように、アクセスパタンがシーケンシャルである場合、ライト処理1108の終了 (最終記憶媒体へのライトデータの格納)に応答して、確保した全てのキャッシュセグメ ントが解放される。シーケンシャルアクセスされるデータは、再度アクセスされる可能性 が低く、効率的にキャッシュ領域を利用できる。

[0113]

一方、当該 I / Oのアクセスパタンがシーケンシャルでなかった場合(1702:No)、担当 C T L 0 1 0 7 は、正面を除く確保した副面のキャッシュセグメント、及び確保した全てのバッファセグメントを解放し(1703)、処理を終了する。これにより、キャッシュヒット率を高めることができる。

[0114]

上述のように、ストレージシステムは、ホストからライトデータを受信するコントロー ラと、ライトデータを処理するコントローラとに基づいて、ライトデータを格納するキャッシュサブ領域を確保する少なくとも二つのコントローラを指定する。ストレージシステムは、さらに、各コントローラが属するストレージノードの、前記ライトデータを格納す 10

20

30

40

10

20

30

40

50

る記憶デバイスへの接続の有無に基づいて、前記二つのコントローラを指定する。

[0115]

具体的には、上記例において、キャッシュセグメントを確保するCTLとして指定されるCTLの候補は、リモートストレージシステムにライトデータを転送するCTL(存在する場合)、ライトデータを加理する担当CTL(存在する場合)、ライトデータをホストから受信するCTL及びPDEVにライトデータを格納するCTLで構成されている。 【 0 1 1 6 】

これらのCTLの候補の一部、例えば、リモートストレージシステムにライトデータを転送するCTL(存在する場合)及びライトデータを処理する担当CTL(存在する場合)の双方または一方は、省略されてもよく、ライトデータをホストから受信するCTL及びPDEVにライトデータを格納するCTLの双方または一方が省略されてもよい。CTLの候補が一つであり、キャッシュセグメントの確保のために常に指定されてもよい。上記例は最大二つのCTLを指定するが、他の例は、最大3以上のCTLを指定してもよい

[0117]

指定されるCTLの候補の優先度は、設計により決定してもよい。上記例は、リモートストレージシステムにライトデータを転送するCTL(存在する場合)及びライトデータを処理する担当CTL(存在する場合)を、ライトデータをホストから受信するCTL及びPDEVにライトデータを格納するCTLよりも優先して選択している。他の例は、これと異なる優先度が候補に与えられていてもよい。

[0118]

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明したすべての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

[0119]

また、上記の各構成・機能・処理部等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、SSD(Solid State Drive)等の記録装置、または、ICカード、SDカード等の記録媒体に置くことができる。また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしもすべての制御線や情報線を示しているとは限らない。実際には殆どすべての構成が相互に接続されていると考えてもよい。

【符号の説明】


[0120]

0 1 0 1 情報システム、0 1 0 2 メインストレージシステム、0 1 0 3 リモートストレージシステム、0 1 0 4 ホスト、0 1 0 5 Node、0 1 0 6 外部スイッチ(SW)、0 1 0 6 プロセサ、0 1 0 7 コントローラ(C T L)、0 1 0 8 P D E V B O X、0 1 0 9 主記憶、0 1 1 0 F E I / F (Front End Interface)、0 1 1 2 H C A (Host Channel Adapter)、0 1 1 3 P D E V、0 2 0 1 プログラム領、0 2 0 2 管理情報領域、0 2 0 3 バッファ領域、0 2 0 4 キャッシュ領域、0 3 0 1 C T L 間振り分けプログラム、0 3 0 2 I / Oプログラム、0 3 0 5 セグメント解放プログラム、0 3 0 6 フリーセグメント確保プログラム、0 3 0 7 ストレージコントローラ間データ転送プログラム


0202 <u></u>

0403


0404



【図2】



【図4】



0307


プログラム領域

CTL間データ転送プログラム


【図5】

0504	接続CTL#	1,2	1,2	:	Z'A		PDEV管理テーブル
0503 \V	状態	正常	正常		異常		
0502 V	松	1000 GB	1000 GB	:	xxx GB	::	
0501	PDEV#		5	Ē	×	1	
	0502 0503	0502 0503 0504 05	DDEV# 容量	PDEV# 容量	PDEV# 容量	PDEV# 容量	PDEV# 容量

【図6】




【図7】




【図8】


0404								7
0 V	0806	属性	更正	回ا	121	,	#	キャッシュセグメント管理テーブル
	0805	状態	ケリーン	ダーティー		—∫ı,⊂		エンジャキ
	0804	CTL#	+	1	1		:	
	0803	LDEV内 セグメント#	101	84	ï	-	:	
	0802	LDEV#	-	2	ŧ	,	1	
	0801	セグメント#	-	2	÷	×	:	
					-			

【図9】 【図10】






【図11】




【図12】




【図13】

CTL#指定のセグメント確保CTL 決定処理1204を開始 キャッシュセグメントの正面を 「担当CTLで確保」に決定 1302 指定のCTLは 担当CTLと一致? Yes 1303 担当CTLに ライト先PDEVが接続 1306 Yes 担当CTLに ホストが非接続? Yes Nο 担当CTLに ホストが接続? 1305 Yes キャッシュセグメントの副面を 1307 「担当CTL以外で確保」に決定 キャッシュセグメントの副面を 1308 「ホスト接続CTLで確保」に決定 キャッシュセグメントの副面を 「PDEV接続CTLで確保」に決定 キャッシュセグメントの副面を 「指定CTLで確保」に決定 終了


【図14】




【図15】



【図16】



【図17】



【手続補正書】

【提出日】令和2年1月24日(2020.1.24)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0019

【補正方法】変更

【補正の内容】

[0019]

以下の説明では、「PDEV」は、物理的な記憶デバイスを意味し、典型的には、不揮発性の記憶デバイス(例えば補助記憶デバイス)でよい。PDEVは、例えば、HDD(Hard Disk Drive)又はSSD(<u>S</u>olid State Drive)でよい。以下の説明では、「RAID」は、Redundant Array of Independent (or Inexpensive) Disksの略である。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0027

【補正方法】変更

【補正の内容】

[0027]

メインストレージシステム 0 1 0 2 は、1 つ以上の N o d e 0 1 0 5 (ストレージノードとも呼ぶ)、及び1 つ以上の外部 S W (S W : S W i t c h) 0 1 1 6 から構成されている。図 1 では、N o d e 0 1 0 5 は、外部 S W 0 1 0 6 を介して接続されているが、N o d e 0 1 0 5 間で直接接続されていてもよい。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0029

【補正方法】変更

【補正の内容】

[0029]

図1では、CTL0107は、直接PDEV BOX0108に接続されているが、Switchなどを介して接続されていてもよい。また、PDEV BOX0108を介さず、CTL0107とPDEV0113は直接接続されていてもよい。さらに、同一Node0105内のCTL0107間は、外部SW<u>0116</u>を介して接続されているが、直接接続されていてもよい。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0031

【補正方法】変更

【補正の内容】

[0031]

プロセサ 0 1 0 6 は、 C T L 0 1 0 7 全体を制御し、主記憶 0 1 0 9 に格納されたマイクロプログラムに基づき動作する。 F E I / F 0 1 1 0 は、プロセサ 0 1 0 6 により制御され、ホスト 0 1 0 4、及びリモートストレージシステム 0 1 0 3 と I / O 要求や I / O データの送受信などを実施する。 B E I / F 0 1 1 1 は、プロセサ 0 1 0 6 により制御され、 P D E V B O X 0 1 0 8 を介し、 P D E V 0 1 1 3 と I / O データの送受信などを実施する。 H C A 0 1 1 2 は、プロセサ 0 1 0 6 により制御され、外部 S W 0 1 1 6 を介して他の C T L 0 1 0 7 と制御情報や I / O データの送受信などを実施する。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0041

【補正方法】変更

【補正の内容】

[0 0 4 1]

PDEV管理テーブル 0 4 0 1 は、メインストレージシステム 1 0 2 内の全ての PDE V <u>0 1 1 3</u> の状態や、 CTL 0 1 0 7 との対応関係を示す。 LDE V 管理テーブル 0 4 0 2 は、メインストレージシステム 1 0 2 内の全ての PDE V <u>0 1 1 3</u> と LDE V の対応関係を示す。 バッファセグメント管理テーブル 0 4 0 3 は、メインストレージシステム 1 0 2 内の全てのバッファ領域 0 2 0 3 を管理するのに用いられる。 キャッシュセグメント管理テーブル 0 4 0 4 は、メインストレージシステム 1 0 2 内の全てのキャッシュ領域 0 2 0 4 を管理するのに用いられる。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0042

【補正方法】変更

【補正の内容】

[0042]

図 5 は、 P D E V 管理テーブル 0 4 0 1 の構成例を示す図である。 P D E V 管理テーブル 0 4 0 1 は、 P D E V # 0 5 0 1、容量 0 5 0 2、状態 0 5 0 3、及び接続 C T L # 0 5 0 4 のエントリを有する。 P D E V # 0 5 0 1 は、 P D E V <u>0 1 1 3</u> の識別子である。容量 0 5 0 2 は、 P D E V <u>0 1 1 3</u> のデータを格納可能な容量を示す。 状態 0 5 0 3 は、 P D E V <u>0 1 1 3</u>が正常に動作中か否か(故障していないか)の状態を示す。 接続 C T L # 0 5 0 4 は、 P D E V 0 1 1 3 に接続され、アクセスする C T L 0 1 0 7 を示す。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0044

【補正方法】変更

【補正の内容】

[0044]

LDEV#0601は、LDEVの識別子である。容量0602は、LDEVにデータを格納可能な容量を示す。状態0503は、LDEVへ正常にI/O可能か否かを示す。 冗長構成0604は、RAIDによる冗長化、またはリモートストレージシステム0103とのストレージシステム冗長化の状態を示す。構成情報0605は、LDEVに属するPDEV<u>0113</u>、及びストレージシステム冗長化の対応リモートストレージシステム0103を示す。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0053

【補正方法】変更

【補正の内容】

[0053]

図11は、ストレージシステム(メイン) 0 1 0 2 がホスト 0 1 0 4 から受領した I / O要求を処理する流れの一例を示したフロー図である。CTL 0 1 0 7 は、ホスト 0 1 0 4 からの I / O要求を受領する(1 1 0 1)。ホスト 0 1 0 4 から I / O要求を受領したCTL 0 1 0 7 は、当該 I / Oを担当するCTL 0 1 0 7 を決定し、その担当CTL 0 1 0 7 が、処理を継続する(1 1 0 2)。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0056

【補正方法】変更

【補正の内容】

[0056]

(A)

I/O要求種別がライト要求の場合(1104:Yes)、担当CTL0107は、PDEV管理テーブル0401とLDEV管理テーブル0402を参照し、当該I/OのLDEVに関する情報、及び当該LDEVを構成するPDEVの情報を取得する(1105)。担当CTL0107は、セグメント確保CTL決定処理を呼び出し、ライト処理に必要なキャッシュセグメントを確保するCTL<u>0107</u>を決定する(1106)。なお、セグメント確保CTL決定処理1106の詳細は、後述する。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0060

【補正方法】変更

【補正の内容】

[0060]

図12は、図11で説明したフローから呼び出される、セグメント確保CTL決定処理1106の流れの一例を示したフロー図である。担当CTL0107は、ホスト0104からのI/〇要求の解析1103で明らかにしたアクセスパタンを参照し、アクセスパタンはシーケンシャルであるか否かを判定する(1201)。アクセスパタンがシーケンシャルである場合(1201:Yes)、担当CTL0107は、ステップ<u>1202</u>に進む(A)。一方、アクセスパタンがシーケンシャルでない場合(1201:No)、担当CTL0107は、ステップ1208に進む(G)。

【 手 続 補 正 1 1 】

【補正対象書類名】明細書

【補正対象項目名】0063

【補正方法】変更

【補正の内容】

[0063]

(C)

ストレージ間冗長化のLDEVに対するライトでない場合(1202:No)、担当CTL0107は、当該<u>LDEV</u>へのライトについて、担当CTL0107でホスト0104からライトされたデータを参照する処理(例えば、スナップショットなどライトに起因する処理)が存在するか否かを判定する(1205)。担当CTL0107でデータを参照する処理が存在する場合(1205:Yes)、担当CTL0107は、ステップ1206へ進む(D)。一方、担当CTL0107でデータを参照する処理が存在しない場合(1205:No)、担当CTL0107は、ステップ1207へ進む(F)。

【手続補正12】

【補正対象書類名】明細書

【補正対象項目名】0087

【補正方法】変更

【補正の内容】

[0087]

(B)

ホスト接続CTLにライト先のPDEVが接続されている場合(1402:Yes)、担当CTLは、担当CTL0107にホスト0104が接続されているか否かを判定する(1403)。担当CTL0107にホスト0104が接続されている場合(1403:Yes)、担当CTL0107は、ステップ1404に進む(C)。一方、担当CTL0107にホスト0104が接続されていない場合(<u>1403</u>:No)、担当CTL0107は、ステップ1407に進む(E)。

【手続補正13】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

ネットワークを介して通信する複数のストレージノードを含むストレージシステムであって、

前記複数のストレージノードのそれぞれは、1以上のコントローラを含み、

前記コントローラにおける少なくとも1つのコントローラは、

ホストからライトデータを受信するコントローラと、前記ライトデータを処理するコントローラとに基づいて、前記ライトデータを格納するキャッシュサブ領域を確保する少なくとも二つのコントローラを指定し、

指定したコントローラにおいて、キャッシュサブ領域を確保する ストレージシステム。

【請求項2】

請求項1に記載のストレージシステムであって、

前記少なくとも 1 つのコントローラは、さらに、各コントローラが属するストレージノードの、前記ライトデータを格納する記憶デバイスへの接続の有無に基づいて、前記二つのコントローラを指定する

ストレージシステム。

【請求項3】

請求項1に記載のストレージシステムであって、

前記ホストから前記ライトデータを受信するコントローラと、前記ライトデータを処理 するコントローラとは、別のコントローラであり、

前記少なくとも1つのコントローラは、前記ホストから前記ライトデータを受信するコ

ントローラと、前記ライトデータを処理するコントローラとを、前記キャッシュサブ領域 を確保するコントローラに指定する

ストレージシステム。

【請求項4】

請求項3に記載のストレージシステムであって、

前記指定した二つのコントローラのうち、前記ライトデータを格納する記憶デバイスに接続されたコントローラは、<u>前記ライトデータを格納する記憶デバイスに接続されたコントローラ</u>の前記キャッシュサブ領域に記憶された前記ライトデータを<u>、</u>前記記憶デバイスに格納する

ストレージシステム。

【請求項5】

請求項4に記載のストレージシステムであって、

前記指定した二つのコントローラのいずれもが、前記記憶デバイスに接続されていない場合、<u>前記指定した</u>二つのコントローラのうちいずれかが、前記記憶デバイスに接続された他のコントローラのバッファ領域に前記ライトデータを転送し、

前記他のコントローラが、前記バッファ領域に格納された前記ライトデータを、前記記 憶デバイスに格納する

ストレージシステム。

【請求項6】

請求項2に記載のストレージシステムであって、

前記ホストから前記ライトデータを受信するコントローラと、前記ライトデータを処理 するコントローラとは、同じコントローラであり、

前記少なくとも1つのコントローラは、前記同じコントローラと、他の1つのコントローラとを、前記キャッシュサブ領域を確保するコントローラに指定し、

前記指定<u>した</u>二つのコントローラのうち少なくとも 1 つは、前記記憶デバイスに接続されている

ストレージシステム。

【請求項7】

請求項2に記載のストレージシステムであって、

前記ホストから前記ライトデータを受信するコントローラと、前記ライトデータを格納する記憶デバイス<u>に</u>接続された他のコントローラとを、前記キャッシュサブ領域を確保するコントローラに指定する

ストレージシステム。

【請求項8】

請求項2に記載のストレージシステムであって、

前記少なくとも 1 つのコントローラは、前記ホストから前記ライトデータを受信するコントローラと、前記ライトデータを格納する記憶デバイス<u>に</u>接続された他のコントローラと、前記キャッシュサブ領域を確保するコントローラに指定する

ストレージシステム。

【請求項9】

請求項2に記載のストレージシステムであって、

前記記憶デバイスは、前記ストレージノードの内に設けられた記憶媒体、またはリモートストレージシステムである

ストレージシステム。

【請求項10】

請求項1に記載のストレージシステムであって、

前記少なくとも1つのコントローラは、

前記ホストからのライト要求のアクセスパタンがシーケンシャルで<u>ある</u>場合に、前記ホストから前記ライトデータを受信するコントローラと、前記ライトデータを処理す<u>るコ</u>ントローラとに基づいて、前記コントローラの指定を行い、

前記ホストからのライト要求のアクセスパタンがランダムで<u>ある</u>場合に、キャッシュ利用効率に基づいて、前記コントローラの指定を行う

ストレージシステム。

【請求項11】

ネットワークを介して通信する複数のストレージノードを含むストレージシステムの制御方法であって、

前記複数のストレージノードのそれぞれは、1以上のコントローラを含み、

前記制御方法は、

ホストからライトデータを受信するコントローラと、前記ライトデータを処理するコントローラとに基づいて、前記ライトデータを格納するキャッシュサブ領域を確保する少なくとも二つのコントローラを指定し、

指定したコントローラにおいて、キャッシュサブ領域を確保する 制御方法。

【手続補正14】


【補正対象書類名】図面

【補正対象項目名】図1

【補正方法】変更

【補正の内容】

【図1】



【手続補正15】


【補正対象書類名】図面

【補正対象項目名】図14

【補正方法】変更

【補正の内容】

【図14】



フロントページの続き

(72)発明者 井澤 信介

東京都千代田区丸の内一丁目6番6号 株式会社日立製作所内

F ターム(参考) 5B205 MM12