(19) **日本国特許庁(JP)**

(12) 特許公報(B2)

(11)特許番号

特許第5321657号

(45) 発行日 平成25年10月23日(2013.10.23)

(P5321657) (24) 登録日 平成25年7月26日 (2013.7.26)

(51) Int.Cl.			FΙ		
H01L	21/8234	(2006 .01)	HO1L	27/08	1 O 2 B
HO1L	27/088	(2006.01)	HO1L	29/78 :	301X
H01L	21/336	(2006.01)	HO1L	29/78 :	301V
HO1L	29/78	(2006.01)	HO1L	29/78 :	301W
		• •	HO1L	29/78	301D
				·	請求項の数 4 (全 42 頁) 最終頁に続く
(21) 出願番号		特願2011-173584	(P2011-173584)	(73)特許権	
(22) 出願日		平成23年8月9日(2011.8.9)		富士電機株式会社
(62)分割の表:	示	特願2004-38698(P2004-38698)		神奈川県川崎市川崎区田辺新田1番1号
		の分割		(74)代理人	100150441
原出願日		平成16年2月16日	(2004.2.16)		弁理士 松本 洋一
(65) 公開番号		特開2011-258970	(P2011-258970A)	(72)発明者	北村 睦美
(43) 公開日		平成23年12月22E	(2011.12.22)		神奈川県川崎市川崎区田辺新田1番1号
審査請求日		平成23年8月9日()	2011.8.9)		富士電機株式会社内
(31) 優先権主義	張番号	特願2003-38602(P2003-38602)	(72)発明者	藤島 直人
(32)優先日		平成15年2月17日	(2003. 2. 17)		神奈川県川崎市川崎区田辺新田1番1号
(33)優先権主張国		日本国(JP)	`		富士電機株式会社内
()					
				審査官	岩本 勉
					最終頁に続く

(54) 【発明の名称】 双方向素子および半導体装置

(57)【特許請求の範囲】

【請求項1】

第1導電型のウェル領域内に該ウェル領域の表面から形成されたトレンチにより、前記 ウェル領域の表面層を分割して形成された第1、第2の分割半導体領域を備え、

前記トレンチから前記ウェル領域の表面に平行な一方向に前記第1の分割半導体領域お よび前記トレンチを備え、前記一方向と逆の方向に前記第2の分割半導体領域および前記 トレンチを備えた、前記トレンチと前記第1、第2の分割半導体領域の繰り返し領域と、 この繰り返し領域において、

前記第1の分割半導体領域の表面層に、前記第1の分割半導体領域の両側の前記トレン チの側壁および前記ウェル領域に接し、前記トレンチより浅く形成された第2導電型の第 10 1オフセット領域と、

前記第1オフセット領域の表面層に、前記第1の分割半導体領域の両側の前記トレンチ の側壁と接し、前記第1オフセット領域に接して形成された第1導電型の第1ソース領域 と、

前記第1オフセット領域の表面層に、前記第1オフセット領域に接して形成された第2 導電型の第1コンタクト領域と、

前記第1の分割半導体領域の該第1の分割半導体領域の両側の前記トレンチの側壁に、 前記ウェル領域から前記第1ソース領域に渡って第1絶縁膜を介して形成された第1ゲー ト電極と、

前記第1ソース領域および前記第1コンタクト領域に接する第1ソース電極と、

前記第2の分割半導体領域の表面層に、前記第2の分割半導体領域の両側の前記トレン チの側壁および前記ウェル領域に接し、前記トレンチより浅く形成された第2導電型の第 2オフセット領域と、

前記第2オフセット領域の表面層に、前記第2の分割半導体領域の両側の前記トレンチ の側壁と接し、前記第2オフセット領域に接して形成された第1導電型の第2ソース領域 と、

前記第2オフセット領域の表面層に、前記第2オフセット領域に接して形成された第2 導電型の第2コンタクト領域と、

前記第2の分割半導体領域の該第2の分割半導体領域の両側の前記トレンチの側壁に、 10 前記ウェル領域から前記第2ソース領域に渡って第2絶縁膜を介して形成された第2ゲー ト電極と、

前記第2ソース領域および前記第2コンタクト領域に接する第2ソース電極と、を備え

前記第1ゲート電極は前記第1ゲート電極に制御信号を与えるための第1ゲート配線と 、前記第2ゲート電極に接続され前記第2ゲート電極に制御信号を与えるための第2ゲー ト配線と、を備え、

前記第1ゲート電極と前記第2ゲート電極とが電気的に絶縁されており、

前記ウェル領域をドレイン、前記第1オフセット領域をチャネル、前記第1ソース領域 をソースとする第1MOSFETと、前記ウェル領域をドレイン、前記第2オフセット領 域をチャネル、前記第2ソース領域をソースとする第2MOSFETと、が直列接続され た双方向素子であり、

20

30

40

50

前記第1ソース電極と前記第2ソース電極との間で電流を流すための素子であることを 特徴とする双方向素子。

【請求項2】

前記ウェル領域は、第2導電型半導体基板の表面層に選択的に形成された領域であるこ とを特徴とする請求項1に記載の双方向素子。

【請求項3】

前記第1、第2の分割半導体領域を、それぞれ複数個備え、隣接する分割半導体領域の 間の前記トレンチ幅が、同じ領域間よりも広いことを特徴とする請求項1または2に記載 の双方向素子。

【請求項4】

前記双方向素子と、該双方向素子を制御する制御用回路とを同一の半導体基板に形成し た請求項1~3のいずれかに記載の双方向素子を含む半導体装置。

【発明の詳細な説明】

【技術分野】

[0001]

この発明、双方向素子および双方向素子を有するパワー集積回路(パワーIC)などの半 導体装置に関する。

【背景技術】

[0002]

バッテリーなどの電源装置では、バッテリーを充電する場合と、バッテリーを放電する 場合(負荷へ電流を供給する場合)の双方を制御して、バッテリーの過充電や過放電を防 止している。そのため、交流信号や交流電力のオン・オフできる双方向の半導体スイッチ が必要となり、この双方向の半導体スイッチとして、単方向半導体素子を逆並列に接続し た複合型の双方向素子が用いられている。

また、この複合型の双方向素子とこれを制御する制御用ICを同一の半導体基板に集積 したパワーICを用いて電源装置を小型化することが行われている。

また、単一の双方向素子も開発されており、その一例として、双方向横型絶縁ゲートト ランジスタ(LIGBT)が提案されている(例えば、非特許文献1参照)。つぎにこの 双方向LIGBTについてその構造と動作を説明する。

(2)

30

[0003]

図30は、双方向LIGBTの要部断面図である。双方向LIGBTでは、n半導体層 503の表面側に2つのp⁺ウェル領域504、505が形成され、p⁺ウェル領域50 4、505の中にn⁺エミッタ領域506、507が形成される。p⁺ウェル領域504 、505はn半導体層503の表面に露出するように形成され且つ所定の耐圧を維持でき るように所定距離(ドリフト距離)だけ離間して形成される。また、n⁺エミッタ領域5 06、507もn半導体層503の表面(p⁺ウェル領域504、505の表面)に露出 するように形成される。

p⁺ ウェル領域504、505のうちで2つのn⁺ エミッタ領域506、507の間に 位置する部位の上には、ゲート絶縁膜508、509を介してポリシリコン等からなる絶
10縁ゲート型のゲート電極510、511が形成される。また、p⁺ウェル領域504、5 05とn⁺ エミッタ領域506、507とに跨がる形でエミッタ電極512、513が形 成されている。この構造では、ゲート電極510、511への印加電圧を制御すれば、エ ミッタ電極512、513間を双方向に流れる主電流のオン・オフを制御できる。

図31は、図30の双方向LIGBTの出力特性を示す図である。pn接合の内蔵電位 に起因する立ち上がり電圧(0.6V)以上にならないと主電流は流れ始めないため、小 さな電流領域ではオン電圧が高く、オン損失が大きくなる。

これを改善するために、立ち上がりで電圧が零VとなるMOSFETで双方向素子を形成した単一の双方向MOSFETがある(例えば、特許文献1参照)。その内容について ²⁰ 説明する。

図32は、従来の双方向MOSFETの要部断面図である。ここでは双方向LDMOS FET (Lateral Double - Diffused MOSFET)を例示する 。前記の例と同様に、SOI構造を有しており、半導体基板101の上に絶縁層102を 介してn半導体層103が形成される。n半導体層103の表面側には2つのn⁺⁺ドレイ ン領域104、105が形成されるとともに、両 n **ドレイン領域104、105の間で p⁺ウェル領域106が形成される。p⁺ウェル領域106は絶縁層102に達する深さ に形成され、n半導体基板103を2つの領域に分割している。さらに、p⁺ウェル領域 106の中には2つの n ⁺⁺ ソース領域107、108 が形成されるとともに、両 n ⁺⁺ ソー ス領域107、108の間でp⁺⁺ベースコンタクト109領域が形成される。 n⁺⁺ドレイ ン領域104、105とp⁺ウェル領域106とはn半導体基板103の表面に露出し、 n⁺⁺ソース領域107、108、p⁺⁺ベースコンタクト領域109はp⁺ウェル領域10 6の表面に露出する。p⁺ウェル領域106上には、ゲート絶縁膜110、111を介し て絶縁ゲート型のゲート電極112、113が形成され、両ゲート電極112、113は 共通に接続される。 n⁺⁺ドレイン領域104、105にはそれぞれドレイン電極114、 115が接続される。さらに、 n⁺⁺ソース領域107、108とp⁺⁺ベースコンタクト領 域109とに跨がる形でソース電極117が接続される。

【0005】

上述した双方向LDMOSFETをオン状態にするには、ゲート電極112、113と
ソース電極117の間にゲート電極112、113が正電位になるように電圧を印加する
このとき、p⁺ウェル領域106におけるゲート絶縁膜110、111の直下にチャネ
ルが形成される。ここで、ドレイン電極114、115間にドレイン電極114側が高電
位になるように電圧が印加されているとすれば、ドレイン電極114 n⁺⁺ドレイン領域
104 n半導体層103 ゲート電極112に対応するチャネル n⁺⁺ソース領域10
ソース電極117 n⁺⁺ソース領域108 ゲート電極113に対応するチャネル
n半導体層103 n⁺⁺ドレイン領域105 ドレイン電極115の経路で電子電流が流
れる。このとき、電流は電子電流が支配しており(つまりモノポーラであり)、電流通路
に接合がないから低電位においてもオフセット成分が生じない。つまり、微小電流領域に
おいても直線性がよい。ドレイン電極114、115に印加される電圧極性が逆になった
場合には電流の向きが逆になるが同様に動作する。その結果、図33に示すように、交流

電流を流すことができるとともに、微小電流領域においても直線性のよい動作が期待でき る。

【 0 0 0 6 】

一方、上述した双方向LDMOSFETをオフ状態にするには、ゲート電極112、1 13とソース電極117を短絡させる。これによってp⁺ウェル領域106においてゲー ト絶縁膜110、111の直下に形成されていたチャネルが消滅し電子電流が流れなくな り、オフ状態となるのである。オフ状態ではドレイン電極114、115間に正負いずれ の電圧を印加しても電流は流れない。つまり交流電圧に対してオフ状態になる。ここに、 耐圧は双方向LDMOSFETの片側部分の耐圧に等しい。

上述した双方向LDMOSFETをもちいる1チップで交流電力をオン・オフさせるこ 10 とができ、しかも、導通時には微小電流領域においても電圧・電流特性の直線性がよく、 信号電流のオン・オフに用いることが可能となる。また、ゲート電極112、113は共 通接続されソース電極117は1つであるから、ゲートに制御信号を与える駆動回路も1 つでよく制御が容易である。

[0007]

前記のように、主電流はpn接合を通らずにチャネルを通って流れるために、基本的に 抵抗体を流れる電流と同じであり、電流は零電圧以上で流れ、小さな電流領域でのオン電 圧は小さくなり、オン損失を小さくすることができる。

【特許文献1】特開平11-224950号公報

【非特許文献1】ISPSD(International Symposium on ²⁰ Power Semiconducter Devices and ICs)199 7、pp37-40)

【発明の開示】

【発明が解決しようとする課題】

【0008】

しかし、図32の双方向LDMOSFETは、耐圧は双方向LDMOSFETの一方の MOSFETの耐圧で維持するために、順逆耐圧を維持するためには両方のMOSFET でそれぞれ耐圧が必要で、占有面積が2倍必要になり、ドレイン領域間での占有面積は大 きくなる。また、プレーナ構造であるため双方向LDMOSFETを構成するセルの微細 化が困難であり、従って、オン電圧を改善することが難しい。

30

この発明の目的は、前記の課題を解決して、双方向素子のセル密度を上げてオン電圧を 小さくできる高耐圧の双方向素子および双方向素子を有する半導体装置を提供することに ある。

【課題を解決するための手段】

【0009】

前記の目的を達成するために、第1導電型のウェル領域内に該ウェル領域の表面から形 成されたトレンチにより、前記ウェル領域の表面層を分割して形成された第1、第2の分 割半導体領域を備え、

前記トレンチから前記ウェル領域の表面に平行な一方向に前記第1の分割半導体領域および前記トレンチを備え、前記一方向と逆の方向に前記第2の分割半導体領域および前記 40 トレンチを備えた、前記トレンチと前記第1、第2の分割半導体領域の繰り返し領域と、 この繰り返し領域において、

前記第1の分割半導体領域の表面層に、前記第1の分割半導体領域の両側の前記トレン チの側壁および前記ウェル領域に接し、前記トレンチより浅く形成された第2導電型の第 1オフセット領域と、

前記第1オフセット領域の表面層に、前記第1の分割半導体領域の両側の前記トレンチの側壁と接し、前記第1オフセット領域に接して形成された第1導電型の第1ソース領域 と、

前記第1オフセット領域の表面層に、前記第1オフセット領域に接して形成された第2 導電型の第1コンタクト領域と、 前記第1の分割半導体領域の該第1の分割半導体領域の両側の前記トレンチの側壁に、 前記ウェル領域から前記第1ソース領域に渡って第1絶縁膜を介して形成された第1ゲー ト電極と、

前記第1ソース領域および前記第1コンタクト領域に接する第1ソース電極と、

前記第2の分割半導体領域の表面層に、前記第2の分割半導体領域の両側の前記トレン チの側壁および前記ウェル領域に接し、前記トレンチより浅く形成された第2導電型の第 2オフセット領域と、

前記第2オフセット領域の表面層に、前記第2の分割半導体領域の両側の前記トレンチの側壁と接し、前記第2オフセット領域に接して形成された第1導電型の第2ソース領域と、

前記第2オフセット領域の表面層に、前記第2オフセット領域に接して形成された第2 導電型の第2コンタクト領域と、

前記第2の分割半導体領域の該第2の分割半導体領域の両側の前記トレンチの側壁に、 前記ウェル領域から前記第2ソース領域に渡って第2絶縁膜を介して形成された第2ゲー ト電極と、

前記第2ソース領域および前記第2コンタクト領域に接する第2ソース電極と、を備え .

前記第1ゲート電極は前記第1ゲート電極に制御信号を与えるための第1ゲート配線と、前記第2ゲート電極に接続され前記第2ゲート電極に制御信号を与えるための第2ゲート配線と、を備え、

前記第1ゲート電極と前記第2ゲート電極とが電気的に絶縁されており、

前記ウェル領域をドレイン、前記第1オフセット領域をチャネル、前記第1ソース領域 をソースとする第1MOSFETと、前記ウェル領域をドレイン、前記第2オフセット領 域をチャネル、前記第2ソース領域をソースとする第2MOSFETと、が直列接続され た双方向素子であり、

前記第1ソース電極と前記第2ソース電極との間で電流を流すための素子である構成と する。

[0010]

また、前記ウェル領域は、第2導電型半導体基板の表面層に選択的に形成された領域で あるとよい。

30

50

10

20

また、前記第1、第2の分割半導体領域を、それぞれ複数個備え、隣接する分割半導体 領域の間の前記トレンチ幅が、同じ領域間よりも広いとよい。

また、前記双方向素子と、該双方向素子を制御する制御用回路とを同一の半導体基板に 形成するとよい。

- [0011]
- [0012]
- [0013]
- 【発明の効果】
- [0014]

この発明によれば、半導体基板にトレンチを形成し、このトレンチの側壁にゲート電極 40 を形成し、トレンチ底面下にドレイン領域を形成し、そのドレイン領域上に絶縁膜を形成 し、トレンチで囲まれた半導体領域に第1、第2ソース領域を形成を形成することで、双 方向素子の高耐圧化と低オン電圧化を図ることができる。

また、トレンチで囲まれた半導体領域に第1、第2ソース領域とコンタクト領域を形成 し、これらの上に第1、第2ソース電極を形成することで、双方向素子の安全動作領域を 広くすることができる。

また、半導体基板にトレンチを形成し、このトレンチの側壁にゲート電極を形成し、トレンチ底面下に浮遊したソース領域を形成し、そのソース領域上に絶縁膜を形成し、トレンチで囲まれた半導体領域に第1、第2ドレイン領域を形成することで、双方向素子の高耐圧化と低オン電圧化を図ることができる。

(5)

[0015]

【発明を実施するための最良の形態】

【0016】

以下の説明では第1導電形をn形とし、第2導電形をp形として説明したがこれを逆に しても構わない。

(6)

【実施例1】

【0017】

図1、この発明の第1実施例の半導体装置の構成図であり、同図(a)は要部平面図、 同図(b)は同図(a)のA部拡大図、同図(c)は同図(b)のX-X線で切断した要 部断面図である。ここでは双方向LMOSFET(双方向横型MOSFET)を例に挙げ て説明する。この双方向LMOSFETの構造はTLPM(トレンチ・ラテラル・パワー・MOSFET)構造と類似している。

p半導体基板1にnウェル領域2を形成し、このnウェル領域2にトレンチ3を形成し 、このトレンチ底面3a下にnドレイン領域4を形成し、nウェル領域2の表面層にpオ フセット領域5を形成する。

トレンチ3内壁にゲート絶縁膜6を形成し、トレンチ側壁3bにゲート絶縁膜を介して ゲート電極7を形成する。トレンチ3に囲まれたpオフセット領域5の表面にトレンチ3 と接するように選択的に第1nソース領域9と第2nソース領域10を形成する。この第 1nソース領域9と第2nソース領域10はトレンチ3を挟んで交互に形成される。ゲー ト電極7上とトレンチ3内部を層間絶縁膜8で充填し平坦化する。全面に層間絶縁膜8a を形成した後、この層間絶縁膜にコンタクトホールを開口して、第1nソース領域9上と 第2nソース領域10上に第1ソース電極11と第2ソース電極12をそれぞれ形成する 。第1ソース電極11同士、第2ソース電極12同士は第1ソース配線13、第2ソース 配線14でそれぞれ接続する。またゲート電極7は図示しないゲートパッドとゲート配線 を介して接続する。

【0018】

前記したように、 n ドレイン領域 4 をトレンチ底部に形成されていることで、電界が緩 和され 3 0 V 程度の高耐圧を確保することができる。

また、前記のように、ゲート電極7とnドレイン領域4をトレンチ3底部に形成することで、耐圧がトレンチ3に沿って維持されるようになり、そのため、第1nソース領域9と第2nソース領域10の表面での間隔を狭くでき、セルの微細化ができる。その結果、オン電圧を低下させることができる。

尚、前記したようにp半導体基板1を用いることで、この基板1をグランド電位にする ことができて、図示しないCMOS回路などをこの基板1に形成することが容易になる。 また、前記のトレンチ底部に形成されるn拡張nドレイン領域4は、離れて形成されてい るが、それぞれのnドレイン領域4が接するように形成しても構わない。 【0019】

また、図2に記載のような構成としても構わない。図2(a)は、nウェル領域2が図 1(c)におけるnドレイン領域4を兼ねている構成である。図2(a)(b)は半導体 基板がn型の場合の構成であり、同図(b)では、半導体基板1が図1(c)におけるn ドレイン領域4を兼ねている構成である。同図(c)では、同図(b)においてnドレイ ン領域4をさらに形成したものである。

また、図1(c)では、ゲート電極7がトレンチ3内に左右に分かれて形成されているが、図2のように1つとなっていても構わない。

図3は、図1の双方向LMOSFETの等価回路図である。この双方向LDMOSFE T50の動作について説明する。第1ソース端子S1に対して第2ソース端子S2に高電 圧を印加し、第2ソース端子S2より高い電圧をゲート端子Gに印加することで、図1の 第1、第2nソース領域9、10とnドレイン領域4に挟まれたpオフセット領域5側面 にチャネルが形成されて第2ソース端子S2から第1ソース端子S1に電流が流れる。第 2ソース端子S2に対して第1ソース端子S1に高電圧を印加し、第1ソース端子S1よ 10

20

30

り高い電圧をゲート端子Gに印加することで、第1、第2nソース領域9、10とnドレイン領域4に挟まれたpオフセット領域5側面にチャネルが形成されて第1ソース端子S 1から第2ソース端子S2に電流が流れる。このように、双方向に電流を流すことができる双方向LMOSFETとなる。

(7)

【 0 0 2 0 】

一方、ゲート端子Gを第1、第2ソース端子S1、S2の内の低電位側の端子の電位に するか、グランド電位にすることで、pオフセット領域5に形成されたチャネルを消滅さ せて双方向LMOSFETを阻止状態とすることができる。

【実施例2】

[0021]

10

図4は、この発明の第2実施例の半導体装置の構成図であり、同図(a)は図1(b) に相当する要部平面図、同図(b)は同図(a)のX-X線で切断した要部断面図である 。図1との違いは、pオフセット領域5の表面層に第1および第2nソース領域9、10 に囲まれたpコンタクト領域15、16を形成し、第1nソース領域9上と第2nソース 領域10上とそれぞれのpコンタクト15、16を形成している点である。動作は図3の 説明と同じである。

前記のように、 p コンタクト領域 1 5、 1 6 を形成することで、 p オフセット領域 5 の 電位が安定し、双方向 L M O S F E T の安全動作領域が広くなる。その他は第 1 実施例と 同じである。

尚、この双方向LMOSFETはpコンタクト領域15、16が形成されることで寄生 ダイオードが内蔵され、双方向IGBTとしての動作モードもある。そのため、ゲート電 圧(ゲート電極7の電圧)が高電位側のソース電極の電圧より低い場合でも第1ソース電 極11と第2ソース電極12の間に主電流を流すことができる。

【実施例3】

【0022】

図5は、この発明の第3実施例の半導体装置の構成図であり、同図(a)は要部平面図、同図(b)は同図(a)のB部拡大図、同図(c)は同図(b)のX-X線で切断した要部断面図である。ここでは双方向LMOSFETを例に挙げて説明する。

p半導体基板1にnウェル領域2を形成し、このnウェル領域2にトレンチ33を形成し、このトレンチ底面33a下にnソース領域34を形成し、nウェル領域2の表面層に pオフセット領域35を形成する。

トレンチ33内壁にゲート絶縁膜36を形成し、トレンチ側壁33bにゲート絶縁膜36を介してゲート電極37を形成する。トレンチ33に囲まれたpオフセット領域35の表面にトレンチ33と接するように第1nドレイン領域39と第2nドレイン領域40なたがする。この第1nドレイン領域39と第2nドレイン領域40はトレンチ33を挟んで交互に形成される。ゲート電極37上とトレンチ33内部を層間絶縁膜38で充填し平坦化する。この層間絶縁膜38にコンタクトホールを開口して、第1nドレイン領域39上と第2nドレイン領域40上に第1ドレイン電極41と第2ドレイン電極42をそれぞれ形成し、またnソース領域34の表面を露出させ、ピックアップ電極45を充填する。このピックアップ電極45はnソース領域が複数に分割されて形成されている場合等電位にする効果があり、また、制御電圧を印加して所定の電位とすることが可能である。例えば、装置のオフ時にグランド電位を印加しD1、D2間に電流が流れないようにすることができる。また、第1ドレイン電極41同士、第2ドレイン電極42同士は第1ドレイン配線43、第2ドレイン配線44でそれぞれ接続する。またゲート電極37は図示しないゲートパッドとゲート配線を介して接続する。

【0023】

n ソース領域34をトレンチ底部に形成し、その上に層間絶縁膜38が被覆されている ことで、電界が緩和され30V程度の高耐圧を確保することができる。

また、前記のように、ゲート電極37とpオフセット領域35をトレンチ内に形成する ことで、耐圧がトレンチ側壁33bに沿って維持されるようになり、そのため、第1nド 30

20

レイン領域39と第2nドレイン領域40の表面での間隔を狭くでき、セルの微細化がで きる。その結果、オン電圧を低下させることができる。

尚、前記したようにp半導体基板1を用いることで、この基板1をグランド電位にする ことができて、図示しないCMOS回路などをこの基板1に形成することが容易になる。 また、前記のトレンチ底部に形成されるnソース領域34は、離れて形成されているが、 それぞれのnドレイン領域34が接するように形成しても構わない。 [0024]

図6は、図5の双方向LMOSFETの等価回路図である。この双方向LMOSFET 60の動作について説明する。第1ドレイン端子D1に対して第2ドレイン端子D2に高 電圧を印加し、第1ドレイン端子D1より高い電圧をゲート端子Gに印加することで、図 5 に示す第1、第2 n ドレイン領域39、40とn ソース領域34に挟まれた p オフセッ ト領域35側面にチャネルが形成されて第2ドレイン端子D2から第1ドレイン端子D1 に電流が流れる。第2ドレイン端子D2に対して第1ドレイン端子D1に高電圧を印加し 第2ドレイン端子D2より高い電圧をゲート電極Gに印加することで、第1、第2nド レイン領域39、40とnソース領域34に挟まれたpオフセット領域35側面にチャネ ルが形成されて第1ドレイン端子D1から第2ドレイン端子D2に電流が流れる。このよ うに、双方向のLMOSFETとなる。

[0025]

一方、ゲート端子Gを第1、第2ドレイン端子D1、D2の内低い電位と同じ電位にす 20 ることで、pオフセット領域35に形成されたチャネルを消滅させ、双方向LMOSFE Tを阻止状態とすることができる。

30

10

【実施例4】 [0026]

図7は、この発明の第4実施例の半導体装置の構成図であり、同図(a)は図5(b) に相当する要部平面図、同図(b)は同図(a)のX1-X1で切断した要部断面図、同 図(c)は同図(a)のX2-X2で切断した要部断面図である。ここでは双方向LMO SFETを例に挙げて説明する。

図5との違いは、トレンチ底面33a下のnソース領域34の隣にpベースピックアッ プ領域46を形成し、このnソース領域34とpベースピックアップ領域36に接するよ うにピックアップ電極45を形成した点である。動作は図5で説明した内容と同じである

このように、pベースピックアップ領域46を形成し、このpベースピックアップ領域 4 6 と n ソース領域 3 4 をピックアップ電極 4 5 で短絡することで、 p オフセット領域 3 5の電位が安定し、双方向LMOSFETの安全動作領域が広くなる。その他は第3実施 例と同じである。

【実施例5】

図8は、この発明の第5実施例の半導体装置の要部配置図である。ここでは、バッテリ ー装置に搭載されるパワーICを例として示した。

40 このパワーICは、同一半導体基板91に双方向LMOSFET50と駆動・保護回路 部51と残量回路部52を形成する。駆動・保護回路部51と残量回路部52は電池セル 92の電圧と、電池セル92に図示しないチャジャーから流入する充電電流と、電池セ9 2.ルから負荷(携帯機器など)へ流出する放電電流を抵抗9.3で検出して、双方向LMO SFET50を正常に制御し、過充電や過放電のような異常時の場合には双方向LMOS FET50をオフする信号を双方向LMOSFET50へ伝送する働きをする。尚、駆動 ・保護回路部51にはチャージポンプ回路53が入っており、双方向LMOSFET50 の第1、第2ソース端子S1、S2の電圧より高い電圧をゲート端子Gへ与えることがで きるようになっている。また、制御端子は電池セル92の電荷残量を外部から指定する端 子である。 【実施例6】

【0028】

図9は、この発明の第6実施例の半導体装置の製造方法であり、同図(a)から同図(c)は工程順に示した要部製造工程断面図である。これは図1の双方向LMOSFETの 製造方法である。

(9)

p半導体基板1上に、nウェル領域2を形成し、続いて、表面濃度1×10¹⁷ cm⁻³、 拡散深さ1μmのpオフセット領域5を形成し、酸化膜をマスクとしてnウェル領域2に 幅1.5μmのトレンチ3を形成し、トレンチ3の窓からトレンチ3の底面3aに表面濃 度1×10¹⁸ cm⁻³、拡散深さ1μmのnドレイン領域4をイオン注入と熱処理(ドライ ブ)で形成する(同図(a))。ここでは、ウェル領域2、pオフセット領域5を形成し た後にトレンチ3を形成したが、トレンチ3を形成した後で形成してもよい。

つぎに、トレンチ側壁3bのチャネル形成箇所に図示しないしきい値調整用のイオン注入をチルド角45度で行い、表面濃度7×10¹⁶ cm⁻³、拡散深さ0.3µmの拡散層を 形成する。続いて、チャネル形成箇所を清浄化しトレンチ内壁にゲート絶縁膜6(例えば 、ゲート酸化膜)を形成し、このゲート絶縁膜6上にゲート電極7となるドープドポリシ リコンを0.3µmの厚さで堆積させ、異方性エッチングによりゲート電極7を形成する (同図(b))。

【0029】

つぎに、pオフセット領域5の表面層に第1、第2nソース領域9、10を形成し、層 間絶縁膜8として酸化膜を堆積する。この工程でトレンチ内部は層間絶縁膜8が充填され 、エッチバックにより層間絶縁膜8の表面を平坦化する。続いて、第1、第2nソース領 域9、10にコンタクト抵抗低減のためのイオン注入を行い、この第1、第2nソース領 域9、10上にアルミニウムなどで第1、第2ソース電極11、12を形成する。続いて 、図示しない第1ソース配線、第2ソース配線を形成する(同図(c))。

【実施例7】

【0030】

図10は、この発明の第7実施例の半導体装置の製造方法であり、同図(a)から同図 (c)は工程順に示した要部製造工程断面図である。これは図3の双方向LMOSFET の製造方法である。

図9と違うのは、図10(c)で、pコンタクト領域15、16を形成し、第1、第2 ソース電極11、12とこのpコンタクト領域15、16が接している点である。 【実施例8】

【0031】

図11は、この発明の第8実施例の半導体装置の製造方法であり、同図(a)から同図 (c)は工程順に示した要部製造工程断面図である。これは図5の双方向LMOSFET の製造方法である。

p半導体基板1上に、nウェル領域2を形成し、図示しない酸化膜をマスクとしてnウ ェル領域2に幅3μmのトレンチ33を形成し、トレンチ33の窓からトレンチの底面3 3aに表面濃度1×10¹⁸ cm⁻³、拡散深さ1μmのnソース領域34をイオン注入と熱 処理(ドライブ)で形成する。続いて、マスク酸化膜を除去し、表面濃度1×10¹⁷ cm ⁻³、拡散深さ1μmのpオフセット領域35をnドレイン領域34と接するように、トレ ンチ33で分割された分離半導体領域61に形成する(同図(a))。

つぎに、トレンチの側壁33bのチャネル形成箇所に、図示しないしきい値調整用のイオン注入をチルド角45度で行い、表面濃度7×10¹⁶cm⁻³、拡散深さ0.3µmの拡 散層を形成する。続いて、チャネル形成箇所を清浄化しトレンチ内壁にゲート絶縁膜36 を形成し、このゲート絶縁膜36上にゲート電極37となるドープドポリシリコンを0. 3µmの厚さで堆積させ、異方性エッチングによりゲート電極37を形成する(同図(b))。

[0032]

つぎに、 p オフセット領域 3 5 の表面層に第 1 、第 2 n ドレイン領域 3 9 、 4 0 を形成し、層間絶縁膜 3 8 として酸化膜を堆積する。この工程では幅の広いトレンチ内部は層間 50

10

絶縁膜38で充填されず、エッチバックによりトレンチ底部の層間絶縁膜38がエッチン グで除去されnソース領域34の表面が露出する。続いて、トレンチの底面33に図示し ないバリアメタルを形成し、タングステンなどのピックアップ電極45を埋め込み平坦化 する。続いて、第1、第2ドレイン領域39、40にコンタクト抵抗低減のためのイオン 注入を行い、この第1、第2nドレイン領域39、40上にアルミニウムなどで第1、第 2ドレイン電極41、42を形成する。このとき、同時にピックアップ電極45上にもア ルミニウム膜を形成する。続いて、図示しない第1ドレイン配線、第2ドレイン配線を形 成する(同図(c))。

(10)

【実施例9】

[0033]

10

図12は、この発明の第9実施例の半導体装置の製造方法であり、同図(a)、(b) は図11(a)に相当しする要部製造工程断面図、同図(c)、(d)は図11(c)に 相当する要部製造工程断面図である。尚、同図(a)、(c)は図7(a)のX1-X1 に相当する要部製造工程断面図、同図(b)、(d)は図7(a)のX2-X2に相当す る要部製造工程断面図である。これは図7の双方向LMOSFETの製造方法である。 図11と違うのは、図12(a)で、トレンチ底部にpベースピックアップ領域46を 形成し、図12(c)で、ピックアップ電極45とこのpベースピックアップ領域46が 接している点である。

【実施例10】

【0034】

図13は、この発明の第10実施例の半導体装置の製造方法であり、同図(a)から同 図(c)は工程順に示した要部製造工程断面図である。これは図1の双方向LMOSFE TとCMOSを同一半導体基板に形成した製造方法である。CMOSは図7の駆動・保護 回路や残量回路を形成するための基本素子である。

p半導体基板71上に、nウェル領域72を形成し、図示しない酸化膜をマスクとして nウェル領域72に幅1.5μmのトレンチ73を形成し、pウェル領域76も形成し、 トレンチ73の窓からトレンチの底面73aに表面濃度1×10¹⁷cm⁻³、拡散深さ1μ mのnドレイン領域74をイオン注入と熱処理(ドライブ)で形成する。続いて、マスク 酸化膜を除去し、表面濃度1×10¹⁷cm⁻³、拡散深さ1μmのpオフセット領域75を 形成する(同図(a))。

【 0 0 3 5 】

つぎに、LOCOS工程により表面の素子分離を行い、CMOS部のチャネル形成箇所 およびトレンチ側壁73bのチャネル形成箇所に図示しないしきい値調整用のイオン注入 をチルド角45度で行い、表面濃度7×10¹⁶cm⁻³、拡散深さ0.3µmの拡散層を形 成する。続いて、チャネル形成箇所を清浄化し、トレンチ内壁にゲート絶縁膜79を形成 し、このゲート絶縁膜79上にゲート電極80となるドープドポリシリコンを0.3µm の厚さで堆積させ、異方性エッチングによりСMOS部とトレンチ内部のゲート電極80 を形成する(同図(b))。

つぎに、pオフセット領域75の表面層に第1、第2nソース領域81、82を形成し、CMOS部にソース/ドレイン領域83、84を形成し、層間絶縁膜87として酸化膜 を堆積する。この工程でトレンチ内部は層間絶縁膜87が充填され、エッチバックにより 層間絶縁膜87の表面を平坦化する。続いて、層間絶縁膜87にコンタクトホールを形成 し、開口部にコンタクト抵抗低減のためのプラグイオン注入を行い、第1、第2nソース 領域81、82上にアルミニウムでなどで第1、第2ソース電極85、86を形成し、C MOS部のソース/ドレイン領域83、84上にソース/ドレイン電極88、89を形成 する(同図(c))。

【0036】

前記した本発明の半導体装置とは別の半導体装置であってゲート配線構造まで含めた実施例について説明する。ゲート配線とソース電極は同時に金属膜で形成される。ここでは、コンタクトホールで接続されソース領域の真上に配置されたものをソース電極とし、そ

30

20

れ以外の箇所をゲート配線とする。

【実施例11】

[0037]

図14から図17は、この発明の第11実施例の半導体装置であって、ゲート配線構造 まで含めた要部構成図であり、図14は平面図、図15は図14のX-X線で切断した断 面図、図16は図14のY-Y線で切断した断面図、図17は図14のZ-Z線で切断し た断面図である。図14は、表面から見た平面図であり、影に隠れた部分は点線で示す。 また、層間絶縁膜208aは図示していない。

図1と異なる点のみ説明すると、図1では一個の第1nソース領域9と一個の第2nソ ース領域10が交互に配置されていたが、この実施例では、第1nソース領域209が隣 接して複数個形成され、また第2nソース領域210も隣接して複数個形成されている。 また、 p オフセット領域 2 0 5 が n ドレイン領域 2 0 4 と接していない。さらに、各ソー ス領域には図4と同様にpコンタクト領域215、216が形成されている。図1では図 示しなかったゲート配線構造が図示されている。

[0038]

前記の、pオフセット領域205がnドレイン領域204と接しない場合は、接する場 合に比べ耐圧を高くすることができ、オン抵抗を下げることができる。しかしながらpオ フセットの幅(nウェル領域202とソース領域209との間の幅)が狭いため製造時に 高精度が要求される。

20 図14から図17に示すように、第1nソース領域209と層間絶縁膜208aに形成 されたコンタクトホール217を介して接続した第1ソース電極211と、第1ソース電 極211と接続する第1ソース配線213とは同時に金属膜で形成される。また、第2n ソース領域210と層間絶縁膜208aに形成されたコンタクトホール217を介して接 続した第2ソース電極212と、第2ソース電極212と接続する第2ソース配線214 とは同時に金属膜で形成される。隣接した第1nソース領域209同士および第2nソー ス領域210同士の間はゲート絶縁膜206を介して形成されたゲート電極207で埋め 込まれている。また第1nソース領域209群と第2nソース領域210群は互いに層間 絶縁膜208を挟んで対峙している。トレンチ外周203aを大きくして、この第1nソ ース領域209群と第2nソース領域210群を交互に多数配置することで電流容量を増 加させることができる。

[0039]

ゲート電極207を形成するポリシリコンは、nソース領域209、210が形成され ているトレンチ外周203aから岬のように突き出した細長いトレンチ203bを形成し そのトレンチ203bの内壁に形成されたゲート絶縁膜206を介してポリシリコン配 線 2 1 8 が形成され、このポリシリコン配線 2 1 8 は p 半導体基板 2 0 1 上に形成された ゲート絶縁膜206上にも形成される。このポリシリコン配線218と金属膜のゲート配 線219とが層間絶縁膜208aに開けたコンタクトホール217を介して接続する。

このように、前記した本発明の半導体装置では、トレンチ外周203aの側壁全域に形 成されるポリシリコン(ゲート電極207)で繋がっているため、ゲート電極207は1 個となる。

このようにゲート電極が1個の半導体装置を使った適用装置例を前記の図8に示した。

[0040]

図18は、図8の双方向LMOSFETと駆動・保護回路部を抜き書きした図であり、 同図(a)~同図(c)は電池セルが過充電されるときの時間的な経過を示した図である

同図(a)において、図8の電池セル92に図示しない負荷である携帯機器を接続した 状態で充電している場合は、ゲート端子Gにオン信号を与え、左右のnチャネルMOSF ETをオン状態として、電池セル92に双方向LMOSFET50を介して右から左方向 に充電電流I1が流れる。このとき、電池セル92から負荷へ放電電流I2が供給されて 10

30

いる。つまり、電池セル92は充電されなが放電も行っている。

同図(b)において、電池セル92が過充電したとき、ゲート端子Gにオフ信号を与え、 左右のnチャネルMOSFETをオフ状態にする。左右のnチャネルMOSFETがオ フ状態になると、負荷と電池セル92は回路的に切り離され、電池セル92へ充電電流 I 1が流れなくなり、過充電は停止する。またそれと同時に電池セル92から負荷へ放電電 流I2が供給されなくなる。この過充電期間に図8のバッテリーチャージャーのプラグが 抜かれた場合は、負荷へ電流が全く供給されなくなり、負荷は動作不能に陥る。

【0041】

これを避けるために、同図(c)で示すように、ゲート端子Gに再度オン信号を与え双 方向LMOSFET50をオン状態にして、電池セル92から負荷へ放電電流I2を供給 する。しかし、電池セル92の電圧が正常電圧になったことを検出してオン信号を駆動・ 保護回路51から出力するために、時間遅れが生じて、その間は電池セル92から負荷へ 電流が供給されない状態、つまり、瞬断が生じる。

これを解決する方法として、左右のnチャネルMOSFETにそれぞれゲート電極を設けた双方向LMOSFETを用いる方法がある。

図19は、2つのゲート電極を有する双方向LMOSFETの等価回路図である。これ は前記の図6に相当する図である。

図 6 と異なる点は、ゲート電極が 2 つあるため、図 6 のゲート端子 G が第 1 ゲート端子 G 1 と第 2 ゲート端子 G 2 の 2 つの端子になっており、それぞれの n チャネル M O S F E T 3 3 1、3 3 2 が個別に動作させることができるようにした点と、 n チャネル M O S F E T の寄生ダイオード 3 3 3、3 3 4 を動作に利用している点である。

[0042]

この2つのゲート電極を有する双方向LMOSFET300を用いた動作モードをつぎ に説明する。

図20は、図18に相当する図であり、同図(a)~同図(c)は電池セルが過充電されるときの時間的な経過を示した図である。

同図(a)において、第1、第2ゲート端子G1、G2に駆動・保護回路51からオン 信号を与え、左右のnチャネルMOSFET331、332がオン状態となり、電池セル 92へ充電電流I1が流れる。このとき、電池セル92から負荷へ放電電流I2が供給さ れている。つまり、電池セル92は充電されなが放電も行っている。

同図(b)において、電池セル92が過充電したとき、第1ゲート端子G1にオフ信号 を与え、充電電流I1を停止させる。このとき、第2ゲート端子G2にはオン信号を与え たままにしておく。そうすると、充電電流I1が停止しても、放電電流I2が寄生ダイオ ード333とnチャネルMOSFET332を通って負荷へ流れるため、前記の瞬断は起 こらない。

【0043】

同図(c)において、電池セル92が正常電圧に戻った時点で、第1ゲート端子G1に オン信号が再び与えられて、左のnチャネルMOSFET331をオン状態とする。この 状態で左右のnチャネルMOSFET331、332を介して、放電電流I2が負荷へ供 給され、正常動作に戻る。

このように、2つのゲート電極を有する双方向LMOSFET300を用いることで、 負荷への電流が途切れることなく供給されるようになる。

つぎに、2つのゲート電極を有する半導体装置の構成について説明する。

【実施例12】

[0044]

図21から図25は、この発明の第12実施例の半導体装置であって、ゲート配線まで 含めた要部構成図であり、図21は平面図、図22は図21のA-A線で切断した断面図 、図23は図21のB-B線で切断した断面図、図24は図21のC-C線で切断した断 面図、図25は図21のD-D線で切断した断面図である。図21は、表面から見た平面 図であり、影に隠れた部分は点線で示し、層間絶縁膜308aは図示していない。トレン 30

10

20

チ内には柱状のトレンチ残し部分である島341、342が複数個あり、この図ではMO SFETとして動作する島341(デバイスセル)が6個(図の309と310が形成さ れている島)と、ゲート配線を形成する島342が2個ある。島341にはpオフセット 領域305とnソース領域309、310およびソース電極311、312が形成される 図14から図17との違いは、ゲート電極が層間絶縁膜308でそれぞれ囲まれた第 1 ゲート電極307 a と第2 ゲート電極307 b が独立してあり、これらのゲート電極3 07a、307bは、トレンチ外周303a側壁のポリシリコン307とは切り離されて いる点と、それぞれのゲート電極307a、307bがポリシリコン配線318を介して 金属の第1ゲート配線319と第2ゲート配線320に接続している点である。 [0045]

このように、トレンチ外周303aに形成されたポリシリコン307と、第1ゲート電 極307aおよび第2ゲート電極307bは層間絶縁膜308で分離されているため、第 1 n ソース領域 3 0 9 を形成した島 3 4 1 と第 2 n ソース領域 3 1 0 を形成した島 3 4 1 の間隔W1は、ゲート電極を形成するためのポリシリコンで埋まらない広さとする。一方 、第1、第2nソース領域309、310を形成する島341同士の間隔Wg1は、ゲー ト電極を形成するポリシリコンで完全に埋まる広さにする。ゲート電極307a、307 bを金属のゲート配線319、320と接続するためのポリシリコン配線318を形成す る島342とnソース領域309、310を形成する島341の間隔Wg2もポリシリコ ンで埋まるようにするためにWg1と同じ間隔にする。

具体的な例で説明すると、例えば、ゲート電極を形成するポリシリコンの厚さを0.3 μ m とした場合はW 1 は 1 μ m 程度とし、W g 1 、W g 2 は 0 . 5 μ m 程度とする。また 、表面を平坦化するためにはW1はソース領域を形成する島341の幅以下とするのが好 ましい。

[0046]

このようにして、独立した第1ゲート電極307aと第2ゲート電極307bを形成す ることで、図20で説明した効果が得られる。

- 【実施例13】
- [0047]

図26~図29は、この発明の第13実施例の半導体装置の製造方法を示す図であり、 工程順に示した要部工程断面図である。各図において(a)は図22に相当する箇所の断 面図、(b)は図23に相当する箇所の断面図、(c)は図24に相当する箇所の断面図 である。

図26において、p半導体基板301の表面層に、例えば、表面濃度5×10¹⁶ cm⁻² 深さ4µm程度nウェル領域302を形成し、表面からnウェル領域302に達するト レンチ303をメッシュ状に深さ2μm程度に形成し、柱状にトレンチ残し部分、所謂島 3 4 1、3 4 2 を形成する。この島 3 4 1、3 4 2 は、後工程で第 1、第 2 p オフセット 領域、第1、第2nソース領域を形成する島341と、第1、第2ゲート電極、第1、第 2ゲート配線と接続するポリシリコン配線318を形成する島342となる。 [0048]

島 3 4 1 同士の間隔 W g 1 と、島 3 4 1 と島 3 4 2 の間隔 W g 2 は等しく、 0 . 5 μ m 程度とすることで、ポリシリコンのエッチバック(ポリシリコンのパターニング)でもポ リシリコンが切り離されず、間隔はポリシリコンで埋まる状態にできる。また、これらの 島 3 4 1 、 3 4 2 とトレンチ外周 3 0 3 a の側壁の間隔W 1 および第 1 ソース領域 3 0 9 および第 2 ソース領域 3 1 0 を形成する島 3 4 1 同士の間隔W 1 を 1 µ m 以上とすること で、ポリシリコンのエッチバックで、ポリシリコンを完全に切り離すことができる。

図27において、ゲート絶縁膜306を形成し、30Vから50V程度の耐圧を持たせ るために、トレンチ底面のnウェル領域302に1×10¹⁷ cm⁻³以上の高濃度でnドレ イン領域304を形成し、このnドレイン領域304と離してpオフセット領域305を 形成する(接続する場合もある)。その後、0.3µm程度の厚さで第1、第2ゲート電 極307a、307b、ポリシリコン配線318となるポリシリコンを全面に形成し、島

10

20

3 4 1 同士の間、島 3 4 1 と島 3 4 2 の間をポリシリコンで完全に埋めた後、パターニン グする。

【0049】

図28において、第1、第2ゲート電極307a、307bをマスクに1×10²⁰ cm ⁻³以上の高濃度で第1、第2nソース領域309、310を形成し、この第1、第2ソー ス領域309、310を貫通してpオフセット領域305に達する高濃度のpコンタクト 領域316を形成し、表面に層間絶縁膜308aを形成する。

図29において、層間絶縁膜308aにコンタクトホール317を形成し、このコンタクトホール317で第1、第2nソース領域309、310、pコンタクト領域315、 316と接続する金属の第1、第2ソース電極311、312と、この第1、第2ソース 電極311、312と同時に形成された第1、第2ソース配線313、314および第1 、第2ゲート電極307a、307bと同時に形成されたポリシリコン配線318と接続 する金属の第1、第2ゲート配線319、320を形成する。

【0050】

ゲート電極などのポリシリコンの厚さを0.3µm程度としたとき、W1は1µm以上とし、表面を平坦化するために島の幅以下とするとよい。また、Wg1=Wg2は0.5 µm以下とするとよい。

【図面の簡単な説明】

[0051]

【図1】この発明の第1実施例の半導体装置の構成図であり、(a)は要部平面図、(b ²⁰)は(a)のA部拡大図、(c)は(b)のX-X線で切断した要部断面図

【図2】図1と異なる構成の図であり、(a)は、nウェル領域が図1(c)におけるn ドレイン領域4を兼ねている図、(b)は、半導体基板1が図1(c)におけるnドレイ ン領域を兼ねている図、(c)は、(b)においてnドレイン領域4をさらに形成した図 【図3】図1の双方向LMOSFETの等価回路図

【図4】この発明の第2実施例の半導体装置の構成図であり、(a)は図1(b)に相当 する要部平面図、(b)は(a)のX-X線で切断した要部断面図

【図5】この発明の第3実施例の半導体装置の構成図であり、(a)は要部平面図、(b)は(a)のB部拡大図、(c)は(b)のX-X線で切断した要部断面図

【図6】図5の双方向LMOSFETの等価回路図

30

10

【図7】この発明の第4実施例の半導体装置の構成図であり、(a)は図5(b)に相当 する要部平面図、(b)は(a)のX1-X1で切断した要部断面図、(c)は(a)の X2-X2で切断した要部断面図

【図8】この発明の第5実施例の半導体装置の要部配置図

【図9】この発明の第6実施例の半導体装置の製造方法であり、(a)から(c)は工程 順に示した要部製造工程断面図

【図10】この発明の第7実施例の半導体装置の製造方法であり、(a)から(c)は工 程順に示した要部製造工程断面図

【図11】この発明の第8実施例の半導体装置の製造方法であり、(a)から(c)は工 程順に示した要部製造工程断面図

40

【図12】この発明の第9実施例の半導体装置の製造方法であり、(a)、(b)は図1 1(a)に相当する要部製造工程断面図、(c)、(d)は図11(c)に相当する要部 製造工程断面図

【図13】この発明の第10実施例の半導体装置の製造方法であり、(a)から(c)は 工程順に示した要部製造工程断面図

【図14】この発明の第11実施例の半導体装置の要部平面図

【図15】図14のX - X線で切断した断面図

【図16】図14のY-Y線で切断した断面図

【図17】図14のZ-Z線で切断した断面図

【図18】図8の双方向LMOSFETと駆動・保護回路部を抜き書きした図であり、 (50

a)~(c)は電池セルが過充電されるときの時間的な経過を示した図 【図19】2つのゲート電極を有する双方向LMOSFETの等価回路図 【図20】2つのゲート電極を有する双方向LMOSFETを用いた場合の図18に相当 する図であり、(a)~(c)は電池セルが過充電されるときの時間的な経過を示した図 【図21】この発明の第12実施例の半導体装置の要部平面図 【図22】図21のA - A線で切断した断面図 【図23】図21のB-B線で切断した断面図 【図24】図21のC-C線で切断した断面図 【図25】図21のD-D線で切断した断面図 10 【図26】この発明の第13実施例の半導体装置の製造方法の要部工程断面図であり、(a)は図22に相当する箇所の断面図、(b)は図23に相当する箇所の断面図、(c) は図24に相当する箇所の断面図 【図27】図26に続く、この発明の第13実施例の半導体装置の製造方法の要部工程断 面図であり、(a)は図22に相当する箇所の断面図、(b)は図23に相当する箇所の 断面図、(c)は図24に相当する箇所の断面図 【図28】図27に続く、この発明の第13実施例の半導体装置の製造方法の要部工程断 面図であり、(a)は図22に相当する箇所の断面図、(b)は図23に相当する箇所の 断面図、(c)は図24に相当する箇所の断面図 【図29】図28に続く、この発明の第13実施例の半導体装置の製造方法の要部工程断 20 面図であり、(a)は図22に相当する箇所の断面図、(b)は図23に相当する箇所の 断面図、(c)は図24に相当する箇所の断面図 【図30】従来の双方向LIGBTの要部断面図 【図31】図29の双方向LIGBTの出力特性を示す図 【図32】従来の別の双方向MOSFETの要部断面図 【図33】図32の双方向LIGBTの出力特性を示す図 【符号の説明】 [0052]1、71 201、301 p半導体基板 2、72 202、302 nウェル領域 30 3、33、73、203、303 トレンチ 3 a、3 3 a、7 3 a 底面 3 b、3 3 b、7 3 b 側面 4、74、204、304 nドレイン領域 5、35、75、205、305 pオフセット領域 6、36、79、206、306 ゲート絶縁膜 7、37、80、207 ゲート電極 8、38、87、208、208a、308、308a 層間絶縁膜 9、81、209、309 第1nソース領域 10、82、210、310
 第2nソース領域 40 11、85、211、311 第1ソース電極 12、86、212、312 第2ソース電極 13、213、313
 第1ソース配線 14、214、314 第2ソース配線 15、16、215、216、315、316 pコンタクト領域 34 nソース領域 第1nドレイン領域 39 第2nドレイン領域 4 0 4 1 第1ドレイン電極

- 42 第2ドレイン電極
- 4.3 第1ドレイン配線

44 第2ドレイン配線 45 ピックアップ電極 pベースピックアップ領域 46 50、60 双方向LMOSFET 51 駆動・保護回路部 52 残量回路部 53 チャージポンプ回路 6 1 分割半導体領域 70、90、91 半導体基板 83、84 ソース/ドレイン領域 88、89 ソース/ドレイン電極 92 バッテリー装置 203a、303a トレンチ外周 203b 突き出したトレンチ 307 ポリシリコン 217、317 コンタクトホール 218、318 ポリシリコン配線 219 ゲート配線 300 双方向LMOSFET 307a 第1ゲート電極 307b 第2ゲート電極 3 1 9 第 1 ゲート配線 320 第2ゲート配線 331、332 n チャネルMOSFET 333、334 寄生ダイオード 341、342 島 S1 第1ソース端子 S2 第2ソース端子 G ゲート端子 G 1 第 1 ゲート端子 G 2 第 2 ゲート端子 D1 第1ドレイン端子 D2 第2ドレイン端子

10

20

【図1】



1 •		・p半導体基板	6・・・ゲート絶縁膜
2 •	٠	・nウェル領域	7・・・ゲート電極
3 •	٠	・トレンチ	8・・・層間絶縁膜
3a ·		・底面	9・・・第1 n ソース領域
3b •	÷	・側壁	10・・・第2nソース領域
4 •	٠	・n拡張ドレイン領域	11・・・第1ソース電極
5 ·	٠	・pオフセット領域	12・・・第2ソース電極









(b)













【図5】





$33 \cdot$	٠	・トレンチ	38・・・層間絶縁膜	
33a •		・底面	39・・・第1nドレイン領地	或
33b •	•	・側壁	40・・・第2 n ドレイン領域	或
$34 \cdot$	٠	・nソース領域	41・・・第1ドレイン電極	
$35 \cdot$	•	・pオフセット領域	42・・・第2ドレイン電極	
$36 \cdot$	•	・ゲート絶縁膜	45・・・ピックアップ電極	
$37 \cdot$	٠	・ゲート電極		







46・・・pベースピックアップ領域

【図8】



【図9】









【図10】







(c)

























205・・・pオフセット領域 215,216・・・pコンタクト領域

【図16】



【図17】











【図20】



【図21】



303a	٠	・トレンチ外周
$306 \cdot$	٠	・ゲート絶縁膜
$307 \cdot$	٠	・ポリシリコン
307a	٠	・第1ゲート電極
307b	٠	・第2ゲート電極
308 •	•	・層間絶縁膜
$309 \cdot$	٠	・第1nソース領域
$310 \cdot$	٠	・第2nソース領域

- 用し ソース 電極
第2ソース電極
第1ソース配線
第2ソース配線
コンタクトホール
ポリシリコン配線
第1ゲート配線
第2ゲート配線
島
島



【図23】



【図24】











(36)

【図27】







【図29】



(c)

【図30】



【図31】



【図32】





フロントページの続き

(51)Int.CI.	FI			
		H 0 1 L	27/08	102C
		H 0 1 L	27/08	102E
(56)参考文献	特開昭62-031167(.	JP,A)		
	特開昭62-029171(、	J P , A)		
	特開昭62-032649(.	JP,A)		

特開昭 6 2 - 0 2 9 1 7 3 (J P, A) 特開 2 0 0 2 - 3 5 3 4 4 7 (J P, A) 特開平 0 6 - 1 9 6 6 9 5 (J P, A) 特表 2 0 0 2 - 5 2 6 9 3 0 (J P, A)

(58)調査した分野(Int.CI., DB名)

H 0 1 L	21/8234
H 0 1 L	21/336
H 0 1 L	27/088
H 0 1 L	29/78