請求項の数 11 (全 32 頁)

## (12) 特許公報(B2)

(11) 特許番号

特許第5933188号

(P5933188)

## (45) 発行日 平成28年6月8日(2016.6.8)

(19) **日本国特許庁(JP)** 

(24) 登録日 平成28年5月13日 (2016.5.13)

(51) Int.Cl.			FΙ		
HO1L	21/205	(2006.01)	HO1L	21/205	
HO1L	21/336	(2006.01)	HO1L	29/78	618A
HO1L	<b>29/78</b> 6	(2006.01)	HO1L	29/78	618E
C23C	16/24	(2006.01)	HO1L	29/78	618Z
			C23C	16/24	

		1
<ul> <li>(21) 出願番号</li> <li>(22) 出願日</li> <li>(65) 公開番号</li> <li>(43) 公開日</li> <li>審査請求日</li> <li>(31) 優先権主張番号</li> <li>(32) 優先日</li> <li>(33) 優先権主張国</li> </ul>	特願2011-103505 (P2011-103505) 平成23年5月6日 (2011.5.6) 特開2011-258937 (P2011-258937A) 平成23年12月22日 (2011.12.22) 平成26年4月16日 (2014.4.16) 特願2010-112164 (P2010-112164) 平成22年5月14日 (2010.5.14) 日本国 (JP)	<ul> <li>(73)特許権者 000153878</li> <li>株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地</li> <li>(73)特許権者 000005049</li> <li>シャープ株式会社 大阪府大阪市阿倍野区長池町22番22号</li> <li>(74)代理人 100110858</li> <li>弁理士 柳瀬 睦肇</li> <li>(74)代理人 100100413</li> <li>弁理士 渡部 温</li> </ul>
		<ul> <li>(14) 代理大 100100413</li> <li>弁理士 渡部 温</li> <li>(72) 発明者 手塚 祐朗</li> <li>神奈川県厚木市長谷398番地 株式会社</li> <li>半導体エネルギー研究所内</li> </ul>
		■ 最終頁に続く

(54) 【発明の名称】 微結晶シリコン膜及びその作製方法、並びに半導体装置

(57)【特許請求の範囲】

【請求項1】

絶縁膜上に、第1の条件によりシリコン結晶子及びアモルファスシリコンを含む混相粒 を有する第1の微結晶シリコン膜をプラズマCVD法で形成し、

前記第1の微結晶シリコン膜上に、第2の条件により第2の微結晶シリコン膜をプラズ マCVD法で形成する作製方法であって、

前記第1の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水 素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を50倍以上100 0倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を67Pa以上1333P a 以下とする条件であり、

10

前記第2の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体 と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を100倍以上 2000倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を1333Pa以上 13332 Pa以下とする条件であることを特徴とする微結晶シリコン膜の作製方法。 【請求項2】

請求項1において、

前記第2の条件により前記第2の微結晶シリコン膜を形成した後に、前記第2の微結晶 シリコン膜上に第3の条件により第3の微結晶シリコン膜をプラズマCVD法により形成 するものであり、

20 前記第3の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体

10

30

と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量の比を前記第2 の条件より高くして堆積性気体を希釈し、且つ前記処理室内の圧力を1333Pa以上1 3332Pa以下とする条件であることを特徴とする微結晶シリコン膜の作製方法。 【請求項3】

請求項1または2において、

前記第1の条件は、核となる混相粒を形成し、且つ混相粒の粒密度が100個 / µm<sup>2</sup> 以上10000個 / µm<sup>2</sup> 以下となるような条件であり、

前記第2の条件は、前記微結晶シリコン膜の密度が1.9g/cm<sup>3</sup>より大であり2. 3g/cm<sup>3</sup>以下となるような条件であることを特徴とする微結晶シリコン膜の作製方法

【請求項4】

請求項1乃至3のいずれか一項において、

前記第1の条件、前記第2の条件及び前記第3の条件の少なくとも一つに用いられる前 記原料ガスには希ガスが含まれていることを特徴とする微結晶シリコン膜の作製方法。

【請求項5】

請求項1乃至4のいずれか一項において、

前記第1の条件は、前記第2の条件に比べて、混相粒の結晶性が高くなり、且つ混相粒の成長速度が低くなる条件であることを特徴とする微結晶シリコン膜の作製方法。

【請求項6】

ゲート電極、ソース領域、ドレイン領域及びチャネル領域を有する薄膜トランジスタを <sup>20</sup> 備えた半導体装置の作製方法であって、

前記チャネル領域は、微結晶シリコン膜を用いて形成され、

前記微結晶シリコン膜は、

絶縁膜上に、第1の条件によりシリコン結晶子及びアモルファスシリコンを含む混相粒 を有する第1の微結晶シリコン膜をプラズマCVD法により形成し、

前記第1の微結晶シリコン膜上に、第2の条件により第2の微結晶シリコン膜をプラズ マCVD法により形成することにより作製され、

前記第1の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水 素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を50倍以上100 0倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を67Pa以上1333P a以下とする条件であり、

前記第2の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体 と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を100倍以上 2000倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を1333Pa以上 13332Pa以下とする条件であることを特徴とする半導体装置の作製方法。

【請求項7】

請求項6において、

前記微結晶シリコン膜は、

前記第2の条件により前記第2の微結晶シリコン膜を形成した後に、前記第2の微結晶 シリコン膜上に第3の条件により第3の微結晶シリコン膜をプラズマCVD法により形成 <sup>40</sup> することにより作製され、

前記第3の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体 と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量の比を前記第2 の条件より高くして堆積性気体を希釈し、且つ前記処理室内の圧力を1333Pa以上1 3332Pa以下とする条件であることを特徴とする半導体装置の作製方法。

【請求項8】

絶縁膜上に形成された、シリコン結晶子及びアモルファスシリコンを含む混相粒を有す る微結晶シリコン膜であって、

前記混相粒の粒径が、 2 nm以上 2 0 0 nm以下であり、 前記微結晶シリコン膜の密度が 1 . 9 g / cm<sup>3</sup>より大であり 2 . 3 g / cm<sup>3</sup>以下で 50 (3)

あり、 前記微結晶シリコン膜の抵抗率が1.0×10<sup>5</sup> ・cm以上1.0×10<sup>8</sup> ・cm 以下であり、 前記微結晶シリコン膜は、第1の微結晶シリコン膜上に第2の微結晶シリコン膜が積層 された膜であり、 前記第1の微結晶シリコン膜は、核となる混相粒を有し、且つ混相粒の粒密度が100 個 / μ m<sup>2</sup> 以上10000個 / μ m<sup>2</sup> 以下となるものであり、 前記第2の微結晶シリコン膜は、前記第1の微結晶シリコン膜の混相粒の隙間を埋める ものであることを特徴とする微結晶シリコン膜。 10 【請求項9】 請求項8において、 前記微結晶シリコン膜の活性化エネルギーは、0.5~0.6eVであることを特徴と する微結晶シリコン膜。 【請求項10】 ゲート電極、ソース領域、ドレイン領域及びチャネル領域を有する薄膜トランジスタを 備えた半導体装置であって、 前記チャネル領域は、シリコン結晶子及びアモルファスシリコンを含む混相粒を有する 微結晶シリコン膜を用いて形成され、 前記混相粒の粒径が、2nm以上200nm以下であり、 20 前記微結晶シリコン膜の密度が1.9g/cm<sup>3</sup>より大であり2.3g/cm<sup>3</sup>以下で あり、 前記微結晶シリコン膜の抵抗率が1.0×10<sup>5</sup> ・cm以上1.0×10<sup>8</sup> ・cm 以下であり、 前記微結晶シリコン膜は、第1の微結晶シリコン膜上に第2の微結晶シリコン膜が積層 された膜であり、 前記第1の微結晶シリコン膜は、核となる混相粒を有し、且つ混相粒の粒密度が100 個 / µ m<sup>2</sup> 以上 1 0 0 0 0 個 / µ m<sup>2</sup> 以下となるものであり、 前記第2の微結晶シリコン膜は、前記第1の微結晶シリコン膜の混相粒の隙間を埋める ものであることを特徴とする半導体装置。 30 【請求項11】 請求項10において、 前記微結晶シリコン膜の活性化エネルギーは、0.5~0.6eVであることを特徴と する半導体装置。 【発明の詳細な説明】 【技術分野】 [0001]本発明は、微結晶シリコン膜及びその作製方法、その微結晶シリコン膜を用いた半導体 装置及びその作製方法に関する。 【背景技術】 [0002]40 電界効果トランジスタの一種として、絶縁表面を有する基板上に形成されたシリコン膜 を用いてチャネル領域が形成される薄膜トランジスタが知られている。薄膜トランジスタ のチャネル領域に用いられるシリコン膜に、非晶質シリコン、微結晶シリコン及び多結晶 シリコンを用いる技術が開示されている(特許文献1乃至5参照)。薄膜トランジスタの 代表的な応用例は、液晶テレビジョン装置であり、表示画面を構成する各画素のスイッチ ングトランジスタとして実用化されている。 

非晶質シリコン膜を用いてチャネル領域が形成される薄膜トランジスタは、電界効果移 動度及びオン電流が低いといった問題がある。一方、微結晶シリコン膜を用いてチャネル 領域が形成される薄膜トランジスタは、非晶質シリコン膜でチャネル領域が形成される薄

膜トランジスタと比較して、電界効果移動度は向上するもののオフ電流が高くなってしま い、十分なスイッチング特性が得られないといった問題がある。

[0004]

多結晶シリコン膜がチャネル領域となる薄膜トランジスタは、上記二種類の薄膜トラン ジスタよりも電界効果移動度が格段に高く、高いオン電流が得られるといった特性がある 。この薄膜トランジスタは、その特性により、画素に設けられるスイッチング用のトラン ジスタとして使用できることに加えて、高速動作が要求されるドライバ回路をも構成する ことができる。

[0005]

10 しかし、多結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタの作製 工程は、非晶質シリコン膜を用いてチャネル領域が形成される薄膜トランジスタを作製す る場合に比べ、シリコン膜の結晶化工程が必要となり、製造コストが増大することが問題 となっている。例えば、多結晶シリコン膜の製造のために必要なレーザアニール技術は、 レーザビームの照射面積が小さく、大画面の液晶パネルを効率良く生産することができな いといった問題がある。

[0006]

ところで、表示パネルの製造に用いられているガラス基板は、第3世代(550mm× 650mm)、第3.5世代(600mm×720mm、または620mm×750mm )、第4世代(680mm×880mm、または730mm×920mm)、第5世代( 1 1 0 0 m m × 1 3 0 0 m m )、第 6 世代(1 5 0 0 m m × 1 8 5 0 m m)、第 7 世代( 1870mm×2200mm)、第8世代(2200mm×2400mm)、第9世代( 2400mm×2800mm、または2450mm×3050mm)、第10世代(29) 50mm×3400mm)へと大面積化が進んでいる。ガラス基板の大型化はコストミニ マム設計の思想に基づいている。

[0007]

これに対して、第10世代(2950mm×3400mm)におけるような大面積のマ ザーガラス基板に、高速動作が可能な薄膜トランジスタを、生産性良く製造することがで きる技術は依然として確立されておらず、そのことが産業界の問題となっている。

【先行技術文献】

【特許文献】

30

20

【特許文献1】特開2001-053283号公報 【特許文献2】特開平5-129608号公報 【特許文献 3 】特開 2 0 0 5 - 0 4 9 8 3 2 号公報 【特許文献4】特開平7-131030号公報 【特許文献 5 】特開 2 0 0 5 - 1 9 1 5 4 6 号公報 【発明の概要】

【発明が解決しようとする課題】

 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ 

本発明の一態様は、結晶性の高い微結晶シリコン膜を作製する方法を提供することを課 40 題とする。また、本発明の一態様は、電気特性が良好な半導体装置を、生産性高く作製す る方法を提供することを課題とする。

【課題を解決するための手段】

[0010]

本発明の一態様は、混相粒の粒密度が低く、且つ混相粒の結晶性が高くなるような第1 の条件により第1の微結晶シリコン膜を形成した後、前記第1の微結晶シリコン膜上に、 第1の微結晶シリコン膜の混相粒の隙間を埋めつつ、且つ結晶成長を促す第2の条件で、 第2の微結晶シリコン膜を積層形成する微結晶シリコン膜の作製方法である。 [0011]

混相粒の粒密度が低く、且つ混相粒の結晶性が高くなるような第1の条件は、シリコン 50 を含む堆積性気体の流量に対する水素の流量を50倍以上1000倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を67Pa以上1333Pa以下とする条件であり、第 1の微結晶シリコン膜の混相粒の隙間を埋めつつ、且つ結晶成長を促す第2の条件は、シ リコンを含む堆積性気体の流量に対する水素の流量を100倍以上2000倍以下にして 堆積性気体を希釈し、且つ処理室内の圧力を1333Pa以上1332Pa以下とする 条件である。

【0012】

また、本発明の一態様は、上記積層された第1の微結晶シリコン膜及び第2の微結晶シ リコン膜を用いてチャネル領域を形成する薄膜トランジスタを有する半導体装置の作製方 法である。

【0013】

本発明の一態様は、絶縁膜上に、第1の条件によりシリコン結晶子及びアモルファスシ リコンを含む混相粒を有する第1の微結晶シリコン膜をプラズマCVD法で形成し、前記 第1の微結晶シリコン膜上に、第2の条件により第2の微結晶シリコン膜をプラズマCV D法で形成する作製方法であって、前記第1の条件は、処理室内に供給する原料ガスとし てシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対す る水素の流量を50倍以上1000倍以下にして堆積性気体を希釈し、且つ前記処理室内 の圧力を67Pa以上1333Pa以下とする条件であり、前記第2の条件は、前記処理 室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、 前記堆積性気体の流量に対する水素の流量を100倍以上2000倍以下にして堆積性気 体を希釈し、且つ前記処理室内の圧力を1333Pa以上13332Pa以下とする条件 であることを特徴とする微結晶シリコン膜の作製方法である。なお、プラズマを生成させ るパワーは、シリコンを含む堆積性気体の流量に対する水素の流量の比に合わせて適宜選 択することが好ましい。

【0014】

また、本発明の一態様において、前記第2の条件により前記第2の微結晶シリコン膜を 形成した後に、前記第2の微結晶シリコン膜上に第3の条件により第3の微結晶シリコン 膜をプラズマCVD法により形成するものであり、前記第3の条件は、前記処理室内に供 給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積 性気体の流量に対する水素の流量の比を前記第2の条件より高くして堆積性気体を希釈し 、且つ前記処理室内の圧力を1333Pa以上13332Pa以下とする条件であること も可能である。

30

10

20

【0015】

また、本発明の一態様において、前記第1の条件は、核となる混相粒を形成し、且つ混 相粒の粒密度が低くなるような条件であり、前記第2の条件は、第2の微結晶シリコン膜 の密度が高くなるような条件であることが好ましい。

【0016】

また、本発明の一態様において、前記第1の条件、前記第2の条件及び前記第3の条件 の少なくとも一つに用いられる前記原料ガスには希ガスが含まれていることも可能である

40

【0017】

本発明の一態様は、核となる混相粒を形成し、且つ混相粒の粒密度が低くなるような第 1の条件により、複数の混相粒を有する第1の微結晶シリコン膜を絶縁膜上にプラズマC VD法により形成し、前記第1の微結晶シリコン膜上に、前記第1の微結晶シリコン膜の 混相粒の隙間を埋めつつ、且つ第2の微結晶シリコン膜の密度が高くなるような第2の条 件により、第2の微結晶シリコン膜をプラズマCVD法により形成するものであり、前記 混相粒はシリコン結晶子及びアモルファスシリコンを含むことを特徴とする微結晶シリコ ン膜の作製方法である。

【0018】

また、本発明の一態様において、前記第1の条件は、前記第2の条件に比べて、混相粒 50

の結晶性が高くなり、且つ混相粒の成長速度が低くなる条件であることが好ましい。 【0019】

(6)

本発明の一態様は、ゲート電極、ソース領域、ドレイン領域及びチャネル領域を有する 薄膜トランジスタを備えた半導体装置の作製方法であって、前記チャネル領域は、微結晶 シリコン膜を用いて形成され、前記微結晶シリコン膜は、絶縁膜上に、第1の条件により シリコン結晶子及びアモルファスシリコンを含む混相粒を有する第1の微結晶シリコン膜 をプラズマCVD法により形成し、前記第1の微結晶シリコン膜上に、第2の条件により 第2の微結晶シリコン膜をプラズマCVD法により形成することにより作製され、前記第 1の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含ま れたガスを用い、前記堆積性気体の流量に対する水素の流量を50倍以上1000倍以下 にして堆積性気体を希釈し、且つ前記処理室内の圧力を67Pa以上1333Pa以下と する条件であり、前記第2の条件は、前記処理室内に供給する原料ガスとしてシリコンを 含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量 を100倍以上2000倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を1 333Pa以上13332Pa以下とする条件であることを特徴とする半導体装置の作製 方法である。

[0020]

また、本発明の一態様において、前記微結晶シリコン膜は、前記第2の条件により前記 第2の微結晶シリコン膜を形成した後に、前記第2の微結晶シリコン膜上に第3の条件に より第3の微結晶シリコン膜をプラズマCVD法により形成することにより作製され、前 記第3の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水 素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量の比を前記第2の条 件より高くして堆積性気体を希釈し、且つ前記処理室内の圧力を1333Pa以上133 32Pa以下とする条件であることも可能である。

【 0 0 2 1 】

本発明の一態様は、ゲート電極、ソース領域、ドレイン領域及びチャネル領域を有する 薄膜トランジスタを備えた半導体装置の作製方法であって、前記チャネル領域は、微結晶 シリコン膜を用いて形成され、前記微結晶シリコン膜は、核となる混相粒を形成し、且つ 混相粒の粒密度が低くなるような第1の条件により、複数の混相粒を有する第1の微結晶 シリコン膜を絶縁膜上にプラズマCVD法により形成し、前記第1の微結晶シリコン膜上 に、前記第1の微結晶シリコン膜の混相粒の隙間を埋めつつ、且つ第2の微結晶シリコン 膜の密度が高くなるような第2の条件により、第2の微結晶シリコン膜をプラズマCVD 法により形成することにより作製されることを特徴とする半導体装置の作製方法である。 【0022】

本発明の一態様は、絶縁膜上に形成された、シリコン結晶子及びアモルファスシリコン を含む混相粒を有する微結晶シリコン膜であって、前記混相粒の粒径が、2 n m 以上2 0 0 n m 以下(好ましくは1 0 n m 以上8 0 n m 以下、より好ましくは、2 0 n m 以上5 0 n m 以下、さらに好ましくは2 5 n m 以上3 3 n m 以下)であり、前記微結晶シリコン膜 の密度が1 . 9 g / c m <sup>3</sup> より大であり2 . 3 g / c m <sup>3</sup> 以下であり、前記微結晶シリコン膜 の抵抗率が1 . 0 × 1 0 <sup>5</sup> ・ c m 以上1 . 0 × 1 0 <sup>8</sup> ・ c m 以下、好ましくは5 × 1 0 <sup>6</sup> ・ c m 以上5 . 0 × 1 0 <sup>7</sup> ・ c m 以下であることを特徴とする微結晶シリコ ン膜である。また、前記微結晶シリコン膜の導電率の活性化エネルギーは、0 . 5 ~ 0 . 6 e V である。

【0023】

また、本発明の一態様において、前記微結晶シリコン膜は、第1の微結晶シリコン膜上 に第2の微結晶シリコン膜が積層された膜であり、前記第1の微結晶シリコン膜は、核と なる混相粒を形成し、且つ混相粒の粒密度が低くなるよう第1の条件によりプラズマCV D法で形成されており、前記第2の微結晶シリコン膜は、前記第1の微結晶シリコン膜の 混相粒の隙間を埋めつつ、且つ第2の微結晶シリコン膜の密度が高くなるような第2の条 件によりプラズマCVD法で形成されていることが好ましい。 10

20

【0024】

本発明の一態様は、ゲート電極、ソース領域、ドレイン領域及びチャネル領域を有する 薄膜トランジスタを備えた半導体装置であって、前記チャネル領域は、シリコン結晶子及 びアモルファスシリコンを含む混相粒を有する微結晶シリコン膜を用いて形成され、前記 混相粒の粒径が、2 n m以上200 n m以下(好ましくは10 n m以上80 n m以下、よ り好ましくは20 n m以上50 n m以下、さらに好ましくは25 n m以上33 n m以下) であり、前記微結晶シリコン膜の密度が1.9g/cm<sup>3</sup>より大であり2.3g/cm<sup>3</sup> 以下であり、前記微結晶シリコン膜の抵抗率が1.0×10<sup>5</sup>・cm以上1.0×10 <sup>8</sup>・cm以下、好ましくは5×10<sup>6</sup>・cm以上5.0×10<sup>7</sup>・cm以下である ことを特徴とする半導体装置である。また、前記微結晶シリコン膜の活性化エネルギーは 、0.5~0.6eVである。

【発明の効果】

【0025】

本発明の一態様を適用することで、結晶性の高い微結晶シリコン膜を作製することがで きる。また、本発明の一態様を適用することで、電気特性が良好な半導体装置を、生産性 高く作製することができる。

【図面の簡単な説明】

【0026】

【図1】(A),(B)は本発明の一態様の結晶性の高い微結晶シリコン膜の作製方法を 説明する断面図。

20

10

【図2】本発明の一態様の結晶性の高い微結晶シリコン膜の作製方法を説明する断面図。

【図3】(A)~(D)は本発明の一態様の半導体装置の作製方法を説明する断面図。 【図4】(A),(B)は本発明の一態様の半導体装置の作製方法を説明する断面図。

【図5】(A)~(C)は本発明の一態様の半導体装置の作製方法を説明する断面図。

【図 6】本発明の一態様である半導体装置に形成される薄膜トランジスタの作製方法を説 明する断面図。

【図7】試料3の薄膜トランジスタの電気特性の測定結果を示す図。

【図8】微結晶シリコン膜の混相粒密度と、当該微結晶シリコン膜を用いて形成した薄膜 トランジスタの電界効果移動度を示す図。

【図9】(A)は試料15のSEM写真、(B)は試料16のSEM写真、(C)は試料 30
 17のSEM写真。

【図10】(A)は試料16のTEM像(倍率50万倍)、(B)は試料16のTEM像(倍率200万倍)。

【図11】(A)は試料17のTEM像(倍率50万倍)、(B)は試料17のTEM像 (倍率200万倍)。

【図12】試料18乃至試料26それぞれの微結晶シリコン膜を用いて形成した薄膜トランジスタの電界効果移動度(µFE)を測定し、その結果と成膜圧力の関係を示す図。 【発明を実施するための形態】

[0027]

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明 40 は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及 び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は 以下に示す実施の形態の記載内容に限定して解釈されるものではない。

【0028】

(実施の形態1)

本実施の形態では、結晶性の高い微結晶シリコン膜の作製方法について、図1を用いて 説明する。

【0029】

図1(A)に示すように、基板51上に絶縁膜55を形成し、絶縁膜55上にシリコン 結晶子及びアモルファスシリコンを含む混相粒57aを有する第1の微結晶シリコン膜5 <sup>50</sup> 7をプラズマCVD法により形成する。

[0030]

基板51としては、ガラス基板、セラミック基板等を用いることができる。なお、基板 5 1 のサイズに限定はなく、例えば上述のフラットパネルディスプレイの分野でよく使わ れる第3世代乃至第10世代のガラス基板を用いることができる。

(8)

[0031]

絶縁膜55は、CVD法またはスパッタリング法等を用いて、窒化シリコン膜、窒化酸 化シリコン膜を、単層でまたは積層して形成することができる。

[0032]

10 第1の微結晶シリコン膜57は、混相粒57aの粒密度(面内における混相粒の存在割 合)が低く、且つ混相粒57aの結晶性が高いことを特徴とする。このため、第1の微結 晶シリコン膜 5 7 は、 混相粒 5 7 a が 隣接せず、 隣り合う混相粒 5 7 a の間に 隙間 5 7 b を有するものも含まれる。第1の微結晶シリコン膜57の厚さは、1nm以上10nm以 下であることが好ましく、混相粒57aが隣接せず、隣り合う混相粒57aの間に隙間5 7 b を有する部分は、隣接しない混相粒 5 7 a の最も低い高さが 1 n m 以上であり且つ最 も高い高さが10nm以下であることが好ましい。なお、混相粒57aは、アモルファス シリコン領域と、単結晶とみなせる微小結晶である結晶子を複数有する。また、混相粒5 7 a は双晶を有する場合もある。

[0033]

20 第1の微結晶シリコン膜57は、プラズマCVD装置の処理室内において、核となる混 相粒を形成し、且つ混相粒の粒密度が低く、且つ混相粒の結晶性が高くなるような第1の 条件を用いて、原料ガスとしてシリコンを含む堆積性気体と、水素とを混合し、グロー放 電プラズマにより形成する。または、シリコンを含む堆積性気体と、水素と、ヘリウム、 ネオン、アルゴン、クリプトン、キセノン等の希ガスとを混合し、グロー放電プラズマに より形成する。ここでは、シリコンを含む堆積性気体の流量に対する水素の流量を50倍 以上1000倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を67Pa以上13 33Pa以下(0.5Torr以上10Torr以下)とする第1の条件により、微結晶 シリコンを形成する。このときの堆積温度は、室温~300 とすることが好ましく、よ り好ましくは150~280 とする。なお、プラズマCVD装置の上部電極及び下部電 極の間隔は、プラズマが発生しうる間隔とすればよい。第1の条件を用いて形成すること 30 で、結晶成長が促進され、混相粒57aの結晶性が高まる。即ち、混相粒57aに含まれ る結晶子の大きさが増大する。また、隣り合う混相粒57aの間に隙間57bができ、混 相粒57aの粒密度が低下する。

[0034]

シリコンを含む堆積性気体の代表例としては、SiH<sub>4</sub>、SiっH。等がある。 [0035]

第1の微結晶シリコン膜57の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン 、キセノン等の希ガスを混合することで、第1の微結晶シリコン膜57の成膜速度が高ま る。また、成膜速度が高まることで、第1の微結晶シリコン膜57に混入される不純物量 が低減するため、第1の微結晶シリコン膜57の結晶性を高めることができる。 [0036]

第1の微結晶シリコン膜57を形成する際のグロー放電プラズマの生成は、3MHzか ら 3 0 M H z 、 代表的には 1 3 . 5 6 M H z 、 2 7 . 1 2 M H z の H F 帯の高周波電力、 または30MHzより大きく300MHz程度までのVHF帯の高周波電力、代表的には 、60MHzを印加することで行われる。なお、プラズマを生成させるパワーは、シリコ ンを含む堆積性気体の流量に対する水素の流量の比に合わせて適宜選択することが好まし い。

[0037]

次に、図1(B)に示すように、第1の微結晶シリコン膜57上に第2の微結晶シリコ ン膜 5 9 を形成する。第 2 の微結晶シリコン膜 5 9 は、第 1 の微結晶シリコン膜 5 7 の混 50

相粒 5 7 a の隙間 5 7 b を埋めつつ、且つ結晶成長を促す条件で形成することを特徴とす る。なお、第 2 の微結晶シリコン膜 5 9 の厚さは、 3 0 n m 以上 1 0 0 n m 以下が好まし い。

【 0 0 3 8 】

第2の微結晶シリコン膜59は、プラズマCVD装置の処理室内において、第2の条件 により、原料ガスとしてシリコンを含む堆積性気体と、水素とを混合し、グロー放電プラ ズマにより形成する。または、第2の条件により、シリコンを含む堆積性気体と、水素と 、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスとを混合し、グロー放 電プラズマにより形成する。ここでは、シリコンを含む堆積性気体の流量に対する水素の 流量を100倍以上2000倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を1 333Pa以上13332Pa以下(10Torr以上100Torr以下)とする第2 の条件により、微結晶シリコンを形成する。この結果、第2の微結晶シリコン膜59は、 非晶質半導体に対する結晶領域の割合が増加し、結晶性が高まる。このときの堆積温度は 、室温~300 とすることが好ましく、より好ましくは150~280 とする。なお 、プラズマCVD装置の上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とす ればよい。また、第1の微結晶シリコン膜の混相粒の隙間に、新たに第2の微結晶シリコ ン膜の混相粒が発生することで、混相粒の大きさが小さくなってしまうため、第1の微結 晶シリコン膜の混相粒の発生頻度に対して、第2の微結晶シリコン膜の混相粒の発生頻度に対して、第2の微結晶シリコン膜の混相粒の発生頻度

【0039】

第2の微結晶シリコン膜59の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン 、キセノン等の希ガスを混合することで、第1の微結晶シリコン膜57と同様に、第2の 微結晶シリコン膜59の結晶性を高めることができる。

【0040】

第2の微結晶シリコン膜59を形成する際の、グロー放電プラズマの生成は、第1の微結晶シリコン膜57の条件を適宜用いることができる。なお、第1の微結晶シリコン膜5 7及び第2の微結晶シリコン膜59のグロー放電プラズマの生成は、同じ条件であることでスループットを向上させることができるが、異なっていてもよい。

【0041】

微結晶シリコン膜の混相粒の粒密度は第1の微結晶シリコン膜57の混相粒57aの粒 密度に依存するため、第1の微結晶シリコン膜57の混相粒57aの粒密度は、100個 /µm<sup>2</sup>以上10000個/µm<sup>2</sup>以下が好ましく、更には500個/µm<sup>2</sup>以上250 0個/µm<sup>2</sup>以下がより好ましい。第1の微結晶シリコン膜57の混相粒57aの粒密度 が上記範囲内であると、混相粒57aの粒密度が低く、混相粒57aが分散するため、微 結晶シリコン膜の混相粒の大粒径化が可能である。

【0042】

本実施の形態において、第1の微結晶シリコン膜57及び第2の微結晶シリコン膜59 を積層することで、混相粒の間に隙間が無く、結晶性の高い微結晶シリコン膜を形成する ことができる。なお、第2の微結晶シリコン膜59は、第1の微結晶シリコン膜57に比 べて、絶縁膜55との密着性が低く、電界効果移動度が高い膜である。また、微結晶シリ コン膜の密度は1.9g/cm<sup>3</sup>より大であり2.3g/cm<sup>3</sup>以下であり、通常の単結 晶シリコンの密度(2.35g/cm<sup>3</sup>)に近づいていることから、微結晶シリコン膜は 混相粒が密に詰まっていることが分かる。微結晶シリコン膜の抵抗率は1.0×10<sup>5</sup> ・cm以上1.0×10<sup>8</sup> ・cm以下、好ましくは5×10<sup>6</sup> ・cm以上5.0×1 0<sup>7</sup> ・cm以下である。また、電圧が印加されない状態での微結晶シリコン膜の導電率 の活性化エネルギーは、0.5~0.6 e Vであり、i型である。

【0043】

第1の微結晶シリコン膜57及び第2の微結晶シリコン膜59は、微結晶シリコンで形成される。微結晶シリコンとは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造の半導体である。微結晶シリコンは、自由エネルギー的に安定な第3の状態を有する

10

20

半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、混相粒径が 2 nm以上200nm以下、好ましくは10nm以上80nm以下、より好ましくは20 nm以上50nm以下、さらに好ましくは25nm以上33nm以下の柱状または針状の 混相粒が基板表面に対して法線方向に成長している。このため、柱状または針状の混相粒 界面には、粒界が形成される場合もある。なお、ここでの混相粒径は、基板表面に対して 平行な面における混相粒の最大直径をいう。

[0044]

微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す520cm<sup>-1</sup>より も低波数側に、シフトしている。即ち、単結晶シリコンを示す520cm<sup>-1</sup>とアモルフ ァスシリコンを示す480cm<sup>-1</sup>の間に微結晶シリコンのラマンスペクトルのピークが ある。また、未結合手(ダングリングボンド)を終端するため水素またはハロゲンを少な くとも1原子%またはそれ以上含んでいる。さらに、ヘリウム、アルゴン、クリプトン、 またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が 増し良好な微結晶シリコンが得られる。このような微結晶シリコンに関する記述は、例え ば、米国特許4,409,134号で開示されている。

【0045】

本実施の形態により、混相粒の隙間を低減することで結晶性を高めた微結晶シリコン膜 を作製することができる。

【0046】

(実施の形態2)

本実施の形態では、実施の形態1より結晶性の高い微結晶シリコン膜の作製方法について、図1及び図2を用いて説明する。

[0047]

実施の形態1と同様に、図1の工程を経て、第1の微結晶シリコン膜57及び第2の微 結晶シリコン膜59を形成する。

[0048]

次に、図2に示すように、第2の微結晶シリコン膜59上に、第3の微結晶シリコン膜61を形成する。

【0049】

第3の微結晶シリコン膜61は、プラズマCVD装置の処理室内において、第3の条件 により、原料ガスとしてシリコンを含む堆積性気体と、水素とを混合し、グロー放電プラ ズマにより形成する。または、第3の条件により、原料ガスとしてシリコンを含む堆積性 気体と、水素と、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスとを混 合し、グロー放電プラズマにより形成する。シリコンを含む堆積性気体の流量に対する水 素の流量の比を、第2の条件より高くして堆積性気体を希釈し、且つ処理室内の圧力を第 2の条件と同様である1333Pa以上13332Pa以下(10Torr以上100T orr以下)とする第3の条件により、第3の微結晶シリコン膜を形成する。このときの 堆積温度は、室温~300 とすることが好ましく、より好ましくは150~280 と する。

[0050]

40

10

20

シリコンを含む堆積性気体の流量に対する水素の流量の比を第2の条件より高くすることで、第3の微結晶シリコン膜61の結晶性を更に高めることが可能であり、実施の形態 1より表面において結晶性の高い微結晶シリコン膜を形成することができる。 【0051】

(実施の形態3)

本実施の形態では、本発明の一態様である半導体装置に形成される薄膜トランジスタの 作製方法について、図3乃至図5を参照して説明する。なお、薄膜トランジスタは、p型 よりもn型の方が、キャリアの移動度が高い。本実施の形態では、n型の薄膜トランジス タの作製方法について説明する。

[0052]

図3(A)に示すように、基板101上にゲート電極103を形成する。次に、ゲート 電極103(以下、「第1のゲート電極」ともいう。)を覆うゲート絶縁膜105を形成 し、ゲート絶縁膜105上に第1の微結晶シリコン膜107を形成する。 【0053】 基板101としては、実施の形態1に示す基板51を適宜用いることができる。

ゲート電極103は、基板101上に、スパッタリング法または真空蒸着法を用いて、 Mo、Ti、Cr、Ta、W、A1、Cu、Nd、Sc及びNiのいずれかの金属材料に より導電膜を形成し、該導電膜上にフォトリソグラフィ法によりマスクを形成し、該マス クを用いて導電膜をエッチングして形成することができる。なお、ゲート電極103と、 基板101との密着性向上を目的として、上記の金属材料の窒化物膜を、基板101と、 ゲート電極103との間に設けてもよい。ここでは、基板101上に導電膜を形成し、フ ォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて、当該導電膜 をエッチングする。

【0055】

[0054]

なお、ゲート電極103の側面は、テーパー形状とすることが好ましい。これは、後の 工程で、ゲート電極103上に形成される絶縁膜、シリコン膜及び配線が、ゲート電極1 03の段差箇所において切断しないためである。ゲート電極103の側面をテーパー形状 にするためには、レジストで形成されるマスクを後退させつつエッチングを行えばよい。 【0056】

20

10

ゲート絶縁膜105は、実施の形態1に示す絶縁膜55を適宜用いて形成することができる。

[0057]

ゲート絶縁膜105は、CVD法またはスパッタリング法等を用いて形成することができる。

[0058]

なお、ゲート絶縁膜105を窒化シリコン膜または窒化酸化シリコン膜で形成する場合、薄膜トランジスタのしきい値電圧がマイナスシフトするため、ゲート絶縁膜105の表面を酸化ガス雰囲気のプラズマに曝す酸素プラズマ処理を行ってもよい。酸化ガス雰囲気は、酸素、オゾン、一酸化二窒素などのいずれか一以上を含む雰囲気である。当該酸素プ ラズマ処理により、ノーマリーオフの薄膜トランジスタを作製することができる。 【0059】

30

40

第1の微結晶シリコン膜107は、実施の形態1に示す第1の微結晶シリコン膜57と 同様に、混相粒の粒密度が低く、且つ混相粒の結晶性が高くなるような第1の条件で形成 することができる。

【0060】

第1の微結晶シリコン膜107の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、第1の微結晶シリコン膜107の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、スループットを高めることができる。

【0061】

次に、図3(B)に示すように、第1の微結晶シリコン膜107上に第2の微結晶シリ コン膜109を形成する。第2の微結晶シリコン膜109は、実施の形態1に示す第2の 微結晶シリコン膜59と同様に、第1の微結晶シリコン膜107の混相粒の隙間を埋めつ つ、且つ結晶成長を促す第2の条件を用いて形成することができる。

【0062】

第2の微結晶シリコン膜109の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、第1の微結晶シリコン膜107と同様に、第2の微結晶シリコン膜109の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、スループットを高めることができる。

[0063]

次に、図3(C)に示すように、第2の微結晶シリコン膜109上にシリコン膜111 を形成する。シリコン膜111は、微結晶シリコン領域111a及びアモルファスシリコ ン領域111bで構成される。次に、シリコン膜111上に、不純物シリコン膜113を 形成する。次に、不純物シリコン膜113上にレジストで形成されるマスク115を形成 する。

[0064]

第2の微結晶シリコン膜109を種結晶として、部分的に結晶成長させる条件(結晶成 長を低減させる条件)で、微結晶シリコン領域111a及びアモルファスシリコン領域1 11bを有するシリコン膜111を形成することができる。

【0065】

シリコン膜111は、プラズマCVD装置の処理室内において、シリコンを含む堆積性 気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素 を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素等がある。グロー放電プ ラズマの生成は、第1の微結晶シリコン膜107と同様にすることができる。 【0066】

このとき、シリコンを含む堆積性気体と、水素との流量比は、第1の微結晶シリコン膜 107または第2の微結晶シリコン膜109と同様に微結晶シリコン膜を形成する流量比 を用い、さらに原料ガスに窒素を含む気体を用いる条件とすることで、第1の微結晶シリ コン膜107及び第2の微結晶シリコン膜109の堆積条件よりも、結晶成長を低減する ことができる。具体的には、シリコン膜1110堆積初期においては、原料ガスに窒素を 含む気体が含まれるため、部分的に結晶成長が抑制され、錐形状の微結晶シリコン領域が 成長すると共に、アモルファスシリコン領域が形成される。さらに、堆積中期または後期 では、錐形状の微結晶シリコン領域の結晶成長が停止し、アモルファスシリコン領域のみ が堆積される。この結果、シリコン膜111において、微結晶シリコン領域1111a、及 び欠陥が少なく、価電子帯のバンド端における準位のテール(裾)の傾きが急峻である秩 序性の高いシリコン膜で形成されるアモルファスシリコン領域1111bを形成することが できる。

【0067】

ここでは、シリコン膜111を形成する条件の代表例は、シリコンを含む堆積性気体の <sup>30</sup> 流量に対する水素の流量が10~2000倍、好ましくは10~200倍である。なお、 通常のアモルファスシリコン膜を形成する条件の代表例は、シリコンを含む堆積性気体の 流量に対する水素の流量は0~5倍である。

[0068]

また、シリコン膜111の原料ガスに、ヘリウム、ネオン、アルゴン、キセノン、また はクリプトン等の希ガスを導入することで、成膜速度を高めることができる。 【0069】

シリコン膜111の厚さは、50~350nmとすることが好ましく、さらに好ましく は120~250nmとする。

[0070]

40

10

20

ここで、図3(C)に示すゲート絶縁膜105と、不純物シリコン膜113との間の拡 大図を、図4に示す。

【 0 0 7 1 】

図4(A)に示すように、シリコン膜111の微結晶シリコン領域1111aは凹凸状で あり、凸部はゲート絶縁膜105からアモルファスシリコン領域111bに向かって、先 端が狭まる(凸部の先端が鋭角である)凸状(錐形状)である。なお、微結晶シリコン領 域111aの形状は、ゲート絶縁膜105からアモルファスシリコン領域111bに向か って幅が広がる凸状(逆錐形状)であってもよい。

【0072】

第1の微結晶シリコン膜107、第2の微結晶シリコン膜109、及び微結晶シリコン <sup>50</sup>

(12)

領域111aの厚さ、即ち、ゲート絶縁膜105との界面から、微結晶シリコン領域11 1aの突起(凸部)の先端までの距離を、5nm以上310nm以下とすることで、薄膜 トランジスタのオフ電流を低減することができる。

【 0 0 7 3 】

また、シリコン膜111に含まれる酸素の二次イオン質量分析法によって計測される濃度を、1×10<sup>18</sup> a t o m s / c m <sup>3</sup> 未満とすることで、 微結晶シリコン領域111 a の結晶性を高めることができるため好ましい。また、二次イオン質量分析法によって計測される半導体膜111の窒素濃度プロファイルのピーク濃度は、1×10<sup>20</sup> a t o m s / c m <sup>3</sup> 以上1×10<sup>21</sup> a t o m s / c m <sup>3</sup> 以下、好ましくは2×10<sup>20</sup> a t o m s / c m <sup>3</sup> 以上1×10<sup>21</sup> a t o m s / c m <sup>3</sup> 以下である。

【0074】

アモルファスシリコン領域111bは、窒素を有する非晶質半導体で形成される。窒素 を有する非晶質半導体に含まれる窒素は、例えばNH基またはNH<sub>2</sub>基として存在してい てもよい。非晶質半導体としては、アモルファスシリコンを用いることができる。 【0075】

窒素を含むアモルファスシリコンは、従来の非晶質半導体と比較して、CPM(Con stant photocurrent method)やフォトルミネッセンス分光測 定で測定されるUrbach端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半 導体である。即ち、窒素を含むアモルファスシリコンは、従来の非晶質半導体と比較して 、欠陥が少なく、価電子帯のバンド端における準位のテール(裾)の傾きが急峻である秩 序性の高い半導体である。窒素を含むアモルファスシリコンは、価電子帯のバンド端にお ける準位のテール(裾)の傾きが急峻であるため、バンドギャップが広くなり、トンネル 電流が流れにくい。このため、窒素を含むアモルファスシリコンを微結晶シリコン領域1 11a及び不純物シリコン膜113の間に設けることで、薄膜トランジスタのオフ電流を 低減することができる。また、窒素を含むアモルファスシリコンを設けることで、オン電

【 0 0 7 6 】

さらに、窒素を含むアモルファスシリコンは、低温フォトルミネッセンス分光によるスペクトルのピーク領域が、1.31eV以上1.39eV以下である。なお、微結晶シリコンを低温フォトルミネッセンス分光により測定したスペクトルのピーク領域は、0.98eV以上1.02eV以下であり、窒素を含むアモルファスシリコンは、微結晶シリコンとは異なるものである。

[0077]

また、アモルファスシリコン領域111bの他に、微結晶シリコン領域111aにも、 NH基またはNH っ基を有してもよい。

【0078】

また、図4(B)に示すように、アモルファスシリコン領域111bに、粒径が1nm 以上10nm以下、好ましくは1nm以上5nm以下のシリコン結晶粒111cを含ませ ることで、更にオン電流と電界効果移動度を高めることが可能である。

【0079】

ゲート絶縁膜105からアモルファスシリコン領域111bに向かって、先端が狭まる 凸状(錐形状)の微結晶シリコンは、微結晶シリコンが堆積する条件で第2の微結晶シリ コン膜を形成した後、結晶成長を低減する条件で結晶成長させると共に、アモルファスシ リコンを堆積することで、このような構造となる。

【0080】

シリコン膜111の微結晶シリコン領域111aは、錐形状または逆錐形状であるため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向(膜厚方向)における抵抗、即ち、シリコン膜111の抵抗を下げることが可能である。また、微結晶シリコン領域111aと不純物シリコン膜113との間に、欠陥が少なく、価電子帯のバンド端における準位のテール(裾)の傾きが急峻である秩序性の高い、窒素を含むア

10



モルファスシリコンを有するため、トンネル電流が流れにくくなる。以上のことから、本 実施の形態に示す薄膜トランジスタは、オン電流及び電界効果移動度を高めるとともに、 オフ電流を低減することができる。

【0081】

不純物シリコン膜113は、リンが添加されたアモルファスシリコン、リンが添加され た微結晶シリコン等で形成する。また、リンが添加されたアモルファスシリコン及びリン が添加された微結晶シリコンの積層構造とすることもできる。なお、薄膜トランジスタと して、 p チャネル型薄膜トランジスタを形成する場合は、不純物シリコン膜113は、ボ ロンが添加された微結晶シリコン、ボロンが添加されたアモルファスシリコン等で形成す る。

【0082】

不純物シリコン膜113は、プラズマCVD装置の処理室内において、原料ガスとして シリコンを含む堆積性気体と、水素と、ホスフィン(水素希釈またはシラン希釈)とを混 合し、グロー放電プラズマにより形成する。シリコンを含む堆積性気体を水素で希釈して 、リンが添加されたアモルファスシリコン、またはリンが添加された微結晶シリコンを形 成する。なお、p型の薄膜トランジスタを作製する場合は、不純物シリコン膜113とし て、ホスフィンの代わりに、ジボランを用いて、グロー放電プラズマにより形成すればよ い。

【 0 0 8 3 】

レジストで形成されるマスク115はフォトリソグラフィエ程により形成することがで <sup>20</sup> きる。

【0084】

次に、図3(D)に示すように、レジストで形成されるマスク115を用いて、第1の 微結晶シリコン膜107、第2の微結晶シリコン膜109、シリコン膜111、及び不純 物シリコン膜113をエッチングする。この工程により、第1の微結晶シリコン膜107 、第2の微結晶シリコン膜109、シリコン膜111、及び不純物シリコン膜113を素 子毎に分離し、シリコン積層体117、及び不純物シリコン膜121を形成する。なお、 シリコン積層体117は、第1の微結晶シリコン膜107、第2の微結晶シリコン膜10 9、及びシリコン膜111それぞれの一部であり、第1の微結晶シリコン膜107、第2 の微結晶シリコン膜109、及びシリコン膜1110の微結晶シリコン膜107、第2 の微結晶シリコン膜109、及びシリコン膜1110の微結晶シリコン領域それぞれ一部を 含む微結晶シリコン領域117aと、シリコン膜1110アモルファスシリコン領域の一 部を含むアモルファスシリコン領域117bとを有する。この後、レジストで形成される マスク115を除去する。

【0085】

次に、図5(A)に示すように、不純物シリコン膜121上に導電膜127を形成する 。導電膜127は、CVD法、スパッタリング法または真空蒸着法を用いて形成する。 【0086】

次に、図5(B)に示すように、フォトリソグラフィ工程によりレジストで形成される マスク(図示せず)を形成し、当該レジストで形成されるマスクを用いて導電膜127を エッチングして、ソース電極及びドレイン電極として機能する配線129a、129bを 形成する。導電膜127のエッチングはドライエッチングまたはウェットエッチングを用 いることができる。なお、配線129a、129bの一方は、ソース電極またはドレイン 電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電 極及びドレイン電極とは別に設けてもよい。

【0087】

次に、不純物シリコン膜121及びシリコン積層体117の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物シリコン膜131a、131bを 形成する。また、微結晶シリコン領域133a及び一対のアモルファスシリコン領域13 3bを有するシリコン積層体133を形成する。このとき、微結晶シリコン領域133a が露出されるようにシリコン積層体117をエッチングすることで、配線129a、12 10

30

40

9 b で覆われる領域では微結晶シリコン領域133 a 及びアモルファスシリコン領域13 3 b が積層され、配線129 a、129 b で覆われず、かつゲート電極と重なる領域にお いては、微結晶シリコン領域133 a が露出するシリコン積層体133となる。 【0088】

(15)

次に、ドライエッチングを行ってもよい。ドライエッチングの条件は、露出している微結晶シリコン領域133a及びアモルファスシリコン領域133bにダメージが入らず、 且つ微結晶シリコン領域133a及びアモルファスシリコン領域133bに対するエッチ ングレートが低い条件を用いる。つまり、露出している微結晶シリコン領域133a及び アモルファスシリコン領域133b表面にほとんどダメージを与えず、且つ露出している 微結晶シリコン領域133a及びアモルファスシリコン領域133bの厚さがほとんど減 少しない条件を用いる。エッチングガスとしては、代表的にはC1<sub>2</sub>、CF<sub>4</sub>、またはN 。等を用いる。

【 0 0 8 9 】

次に、微結晶シリコン領域133a及びアモルファスシリコン領域133bの表面にプ ラズマ処理を行ってもよい。プラズマ処理により、露出した微結晶シリコン領域133a 及びアモルファスシリコン領域133b上に存在する残渣などの不純物を除去すると共に 、微結晶シリコン領域133aの欠陥を低減することができる。また、プラズマ処理を行 うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成 する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができ る。

[0090]

以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。また 、オフ電流が低く、オン電流及び電界効果移動度が高いシングルゲート型の薄膜トランジ スタを生産性高く作製することができる。なお、本実施の形態では、本発明の一態様に係 る半導体装置としてゲート電極がチャネル領域の下方に位置する薄膜トランジスタについ て説明しているが、本発明の他の一態様に係る半導体装置としてチャネル領域の上方に後 述するバックゲート電極が位置するデュアルゲート型の薄膜トランジスタに適用しても良い。

[0091]

次に、シリコン積層体133及び配線129a,129bの上に絶縁膜137を形成す <sup>30</sup> る。絶縁膜137は、ゲート絶縁膜105と同様に形成することができる。 【0092】

次に、フォトリソグラフィエ程により形成したレジストで形成されるマスクを用いて絶 縁膜137に開口部(図示せず)を形成する。次に、絶縁膜137上にバックゲート電極 139を形成する(図5(C)参照)。以上の工程により、デュアルゲート型の薄膜トラ ンジスタを作製することができる。

【0093】

バックゲート電極139は、配線129a、129bと同様に形成することができる。 また、バックゲート電極139は、透光性を有する導電性材料を用いて形成することがで きる。

【0094】

バックゲート電極139は、ゲート電極103と平行に形成することができる。この場 合、バックゲート電極139に印加する電位と、ゲート電極103に印加する電位とを、 それぞれ任意に制御することが可能である。このため、薄膜トランジスタのしきい値電圧 を制御することができる。また、キャリアが流れる領域、即ちチャネル領域が、微結晶シ リコン領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トラン ジスタのオン電流を高めることができる。

[0095]

また、バックゲート電極139は、ゲート電極103に接続させることができる。即ち 、ゲート絶縁膜105及び絶縁膜137に形成した開口部(図示せず)において、ゲート

10

20

電極103及びバックゲート電極139が接続する構造とすることができる。この場合、 バックゲート電極139に印加する電位と、ゲート電極103に印加する電位とは、等し い。この結果、シリコン膜において、キャリアが流れる領域、即ちチャネル領域が、微結 晶シリコン領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜ト ランジスタのオン電流を高めることができる。

【0096】

また、バックゲート電極139は、ゲート電極103と接続せず、フローティングでも よい。バックゲート電極139に電位を印加せずとも、チャネル領域が、微結晶シリコン 領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタ のオン電流を高めることができる。

[0097]

さらには、バックゲート電極139は、絶縁膜137を介して配線129a、129b と重畳してもよい。

【0098】

以上の工程により、オン電流及び電界効果移動度が高く、オフ電流を低減したシングル ゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタを作製することが できる。また、ゲート絶縁膜を酸素プラズマに曝した後、実施の形態1に示すように、活 性化エネルギーが0.5~0.6 e Vのi型である微結晶シリコン膜をチャネル領域に形 成することで、上記効果を有し、更にノーマリーオフの薄膜トランジスタを作製すること ができる。

20

10

【 0 0 9 9 】

(実施の形態4)

本実施の形態では、本発明の一態様である半導体装置に形成される薄膜トランジスタの 作製方法について、図6を参照して説明する。図6は、図5(B)に示す工程に対応する 工程である。

[0100]

実施の形態3と同様に、図3(A)~(D)及び図5(A)の工程を経て、導電膜12 7を形成する。

[0101]

次に、図6に示すように、実施の形態3と同様に、配線129a、129bを形成し、30 不純物シリコン膜121及びシリコン積層体117の一部をエッチングして、ソース領域 及びドレイン領域として機能する一対の不純物シリコン膜131a、131bを形成する。また、微結晶シリコン領域143a及びアモルファスシリコン領域143bを有するシ リコン積層体143を形成する。このとき、アモルファスシリコン領域143bが露出されるようにシリコン積層体117をエッチングすることで、配線129a、129bで覆 われる領域では微結晶シリコン領域143a及びアモルファスシリコン領域143bが積 層され、配線129a、129bで覆われず、かつゲート電極と重なる領域においては、 微結晶シリコン領域143aが露出せず、アモルファスシリコン領域143bが露出する シリコン積層体143となる。なお、ここでのシリコン積層体117のエッチング量は図 5(B)より少ないものとする。40

【0102】

この後の工程は、実施の形態3と同様である。以上の工程によりシングルゲート型の薄 膜トランジスタを作製することができる。この薄膜トランジスタは、バックチャネル側が 非晶質であるため、図5(B)に示す薄膜トランジスタに比べてオフ電流を低減すること ができる。

【0103】

また、本実施の形態では、図6に示す工程の後に、図5(C)に示す工程と同様に、絶 縁膜137を介してバックゲート電極139を形成しても良い。 【実施例】

[0104]

(実施例1)

本実施例では、実施の形態1で説明した第1の条件のみで微結晶シリコン膜を形成した 薄膜トランジスタ(試料1)と、実施の形態1で説明した第2の条件のみで微結晶シリコ ン膜を形成した薄膜トランジスタ(試料2)と、第1の条件で第1の微結晶シリコン膜を 形成した後、第2の条件で第2の微結晶シリコン膜を積層形成した薄膜トランジスタ(試 料3)の電気特性について説明する。

【 0 1 0 5 】

本実施例の薄膜トランジスタの作製方法について、図3及び図5を参照して説明する。 【0106】

まず、基板101上に下地絶縁膜(ここでは図示しない。)を形成し、下地絶縁膜上に <sup>10</sup> ゲート電極103を形成した。

**[**0107**]** 

ここでは、基板101として、ガラス基板(コーニング製EAGLE XG)を用いた

【0108】

ゲート電極103は、アルミニウム層をチタン層により挟持した構造とした。具体的に は、まず、チタンターゲットをアルゴンイオンでスパッタリングして、厚さ50nmの第 1のチタン膜を下地絶縁膜上に形成した。このとき、導入するアルゴンの流量は20sc cmとし、処理室内の圧力は0.1Paとした。そして、その上にアルミニウムターゲッ トをアルゴンイオンでスパッタリングして、厚さ100nmのアルミニウム膜を形成した 。このとき、導入するアルゴンの流量は50sccmとし、処理室内の圧力は0.4Pa とした。そして、その上にチタンターゲットをアルゴンイオンでスパッタリングして、厚 さ120nmの第2のチタン膜を形成した。このとき、導入するアルゴンの流量は20s ccmとし、処理室内の圧力は0.1Paとした。 【0109】

次に、第2のチタン膜上にレジストを塗布し、第1のフォトマスクを用いて露光した後 、現像してレジストで形成されたマスクを形成した。

[0110]

次に、当該レジストで形成されるマスクを用いてエッチング処理を行って、ゲート電極 103を形成した。ここでは、ICP(Inductively Coupled Pl asma:誘導結合型プラズマ)装置を用いて2段階のエッチングを行った。すなわち、 ICPパワー600W、バイアスパワー250W、エッチングガスとして塩化ボロンを流 量60sccmで導入し、塩素を流量20sccmで導入して処理室内の圧力を1.2P aとし、第1のエッチングを行った後、ICPパワー500W、バイアスパワー50W、 圧力2.0Pa、エッチングガスとしてフッ化炭素を流量80sccmで導入して処理室 内の圧力を2.0Paとし、第2のエッチングを行った。その後、該レジストで形成され たマスクを除去した。

[0111]

次に、ゲート電極103及び下地絶縁膜上に、ゲート絶縁膜105を形成した。 【0112】

40

20

30

ゲート絶縁膜105は、窒化シリコン膜により形成した。厚さ300nmの窒化シリコン膜を形成した。窒化シリコン膜は、プラズマCVD法によって堆積させて形成した。 【0113】

窒化シリコン膜の堆積は、シランの流量を15sccm、水素の流量を200sccm 、窒素の流量を180sccm、アンモニアの流量を500sccmとして原料ガスを導 入して安定させ、処理室内の圧力を100Pa、基板の温度を250 とし、RF電源周 波数を13.56MHz、RF電源の電力を200Wとしてプラズマ放電を行った。 【0114】

次に、ゲート絶縁膜105に対してプラズマ処理を行った。ここで、試料1のプラズマ 処理は、水素の流量を400sccmとして導入して処理室内の圧力を60Paとして安 <sup>50</sup>

(17)

定させ、300Wでプラズマ処理を行った。その後、一酸化二窒素(N,O)の流量を4 00sccmとして導入して処理室内の圧力を60Paとして安定させ、300Wでプラ ズマ放電を行った。試料2及び試料3のプラズマ処理は、一酸化二窒素の流量を400s c c m として導入して処理室内の圧力を60Paとして安定させ、300Wでプラズマ放 電を行った。なお、上記プラズマ処理は、平行平板型のプラズマ処理装置を用いて行い、 上部電極温度を250、下部電極温度を290とした。

[0115]

次に、ゲート絶縁膜105上に微結晶シリコン膜を形成した。

[0116]

10 ここで、微結晶シリコン膜として、試料1では第1の条件のみで、厚さ30nmの微結 晶シリコン膜を成膜した。また、試料2では第2の条件のみで、厚さ30nmの微結晶シ リコン膜を成膜した。試料3では、第1の条件で厚さ5 nmの第1の微結晶シリコン膜を 成膜の後に、第2の条件を用いて、厚さ85nmの第2の微結晶シリコン膜を成膜した。 **[**0 1 1 7 **]** 

微結晶シリコン膜の堆積の第1の条件としては、シランの流量を4sccm、水素の流 量を750sccm、アルゴンの流量を750sccmとして原料ガスを導入して安定さ せ、処理室内の圧力を532Pa、RF電源周波数を13.56MHz、RF電源の電力 を150Wとしてプラズマ放電を行う、プラズマCVD法を用いた。なお、ここで、微結 晶シリコン膜の堆積は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を 2 50 、下部電極温度を290 とした。

[0118]

微結晶シリコン膜の堆積の第2の条件としては、シランの流量を1.8sccm、水素 の流量を750sccm、アルゴンの流量を750sccmとして原料ガスを導入して安 定させ、処理室内の圧力を5000Paとし、RF電源周波数を13.56MHzとして プラズマ放電を行う、プラズマCVD法を用いた。

[0119]

次に、微結晶シリコン膜上にシリコン膜111を形成し、シリコン膜111上に不純物 シリコン膜113を形成した。シリコン膜111及び不純物シリコン膜113は、プラズ マCVD法によって堆積させて形成した。

[0120]

シリコン膜111の堆積条件としては、試料1及び試料2では、厚さ175nmのシリ コン膜を形成した。また、試料3では、厚さ80nmのシリコン膜を形成した。このとき の堆積条件は、シランの流量を20sccm、1000ppmアンモニア(水素希釈)の 流量を50sccm、水素の流量を700sccm、アルゴンの流量を750sccmと して原料ガスを導入して安定させ、処理室内の圧力を350Paとし、RF電源周波数を 13.56MHz、RF電源の電力を60Wとしてプラズマ放電を行った。なお、ここで 、シリコン膜111の堆積は、平行平板型のプラズマ処理装置を用いて行い、上部電極温 度を250、下部電極温度を290とした。

 $\begin{bmatrix} 0 & 1 & 2 & 1 \end{bmatrix}$ 

40 不純物シリコン膜113としては、厚さ50nmのリンが添加されたアモルファスシリ コン膜を形成した。このときの堆積条件は、シランの流量を20sccm、0.5%ホス フィン(水素希釈)の流量を170sccm、水素の流量を100sccmとして原料ガ スを導入して安定させ、処理室内の圧力を170Pa、RF電源周波数を13.56MH z、 R F 電源の電力を60Wとしてプラズマ放電を行った。なお、ここで、不純物シリコ ン膜の堆積は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を250、、 下部電極温度を290 とした。

 $\begin{bmatrix} 0 & 1 & 2 & 2 \end{bmatrix}$ 

次に、不純物シリコン膜113上にレジストを塗布した後、第2のフォトマスクを用い て露光し、現像してレジストで形成されたマスク115を形成した。ここまでの工程を図 3 (C) に示す。

20

[0123]

次に、レジストで形成されたマスク115を用いて、微結晶シリコン膜、シリコン膜1 11、不純物シリコン膜113をエッチングして、微結晶シリコン領域117a及びアモ ルファスシリコン領域117bを有するシリコン積層体117及び不純物シリコン膜12 1を形成した。

[0124]

ここでは、ICP装置を用いて、ICPパワー1000W、バイアスパワー80W、エ ッチングガスとして塩素を流量100sccmで導入し、処理室内の圧力を1.51Pa としてエッチングを行った。その後、レジストで形成されたマスク115を除去した。( 図3(D)参照。)

【0125】

次に、図5(A)に示すように、ゲート絶縁膜105上に、シリコン積層体117、不 純物シリコン膜121を覆って導電膜127を形成した。

【0126】

ここでは、導電膜127は、アルミニウム層をチタン層により挟持した構造とし、ゲート電極103と同様に形成した。ただし、第1のチタン膜の厚さを50nmとし、アルミニウム膜の厚さを200nmとし、第2のチタン膜の厚さを50nmとした。

【0127】

次に、導電膜127上にレジストを塗布した後、第3のフォトマスクを用いて露光し、 現像してレジストで形成されたマスク(図示せず)を形成した。当該レジストで形成され たマスクを用いて導電膜127をドライエッチングして、配線129a及び配線129b を形成した。次に、不純物シリコン膜121をドライエッチングしてソース領域及びドレ イン領域として機能する一対の不純物シリコン膜131a、131bを形成し、更には、 シリコン積層体117を一部エッチングし、微結晶シリコン領域133a及び一対のアモ ルファスシリコン領域133bを有するシリコン積層体133を形成した。

【 0 1 2 8 】

ここでは、ICP装置を用いて、ICPパワー450W、バイアスパワー100W、エ ッチングガスとして塩化ホウ素を流量60sccmで導入し、塩素を100sccmで導 入し、処理室内の圧力を1.9Paとしてエッチングを行った。

【0129】

なお、試料1及び試料2においては、シリコン積層体117の表面から20~40 nm をエッチングした。また、試料3においては、シリコン積層体117の表面から100~ 120 nmをエッチングした。なお、本実施例では、ソース電極及びドレイン電極として 機能する配線129a、129bの平面形状は、直線型である。

【0130】

次に、シリコン積層体133の表面をフッ化炭素プラズマ処理し、シリコン積層体13 3表面に残留する不純物を除去した。ここでは、ICP装置を用いて、ICPパワー10 00W、バイアスパワー0Wとしてフッ化炭素を流量100sccmで導入し、処理室内 の圧力を0.67Paとしてプラズマ処理を行った。

[0131]

次に、試料3において、シリコン積層体133表面に水プラズマを照射し、シリコン積 層体133表面の欠陥を低減すると共に、ソース領域及びドレイン領域の絶縁性を高めた 。ここでは、ICPパワー1800W、圧力66.5Pa、流量300sccmの水蒸気 の導入により発生したプラズマをシリコン積層体133に照射した。

[0132]

その後、レジストで形成されたマスクを除去した。試料1及び試料2におけるここまでの工程を図6に示し、試料3におけるここまでの工程を、図5(B)に示す。

【0133】

次に、絶縁膜137として、厚さ300nmの窒化シリコン膜を形成した。このときの 堆積条件は、シランの流量を20sccm、アンモニアの流量を220sccm、窒素の

20

10

40

 流量を450sccm、水素の流量を450sccmとして原料ガスを導入し、処理室内の圧力を160Pa、基板の温度を250とし、RF電源周波数を13.56MHz、 RF電源の電力を200Wとしてプラズマ放電を行った。

【0134】

次に、絶縁膜137上にレジストを塗布した後、第4のフォトマスクを用いて露光し、 現像してレジストで形成されたマスク(図示せず)を形成した。当該レジストで形成され たマスクを用いて絶縁膜の一部をドライエッチングして、ソース電極及びドレイン電極と して機能する配線129a、129bを露出させた。また、絶縁膜137及びゲート絶縁 膜105の一部をドライエッチングして、ゲート電極103を露出した。その後、レジス トで形成されたマスクを除去した。

10

【0135】

以上の工程により、 試料1及び 試料2を作製した。

【0136】

次に、絶縁膜137上に導電膜を形成した後、該導電膜上にレジストを塗布し、第5の フォトマスクを用いて露光し、現像してレジストで形成されたマスク(図示せず)を形成 した。当該レジストで形成されたマスクを用いて導電膜の一部をウェットエッチングして 、バックゲート電極139を形成した。

【0137】

ここでは、導電膜として、スパッタリング法により厚さ50nmのインジウム錫酸化物 を形成した後、ウェットエッチング処理によりバックゲート電極139を形成した。なお <sup>20</sup> 、ここでは図示しないが、バックゲート電極139は、ゲート電極103と接続されてい る。その後、レジストで形成されたマスクを除去した。

【0138】

以上の工程により、試料3のデュアルゲート型薄膜トランジスタを作製した(図5(C))参照)。

【0139】

図7に試料3の薄膜トランジスタの電気特性の測定結果を示す。なお、図7においてV gは、ゲート電極103に印加した電圧を示す。図7より、本実施例により、オン電流及 び電界効果移動度が高く、オフ電流の低い薄膜トランジスタを作製した。

【0140】

次に、 試料 1 乃至 試料 3 それぞれにおいて、 1 6 点の薄膜トランジスタの電界効果移動 度の平均値(µFE\_ave)及び標準偏差を表 1 に示す。

**(**0 1 4 1 **)** 

【表1】

	μFE_ave (cm²/Vs)	標準偏差
試料1	0.22	0.01
試料2	0.30	0.15
試料3	0.88	0.02

40

30

【0142】

表1より、試料2と比較して、試料3は電界効果移動度のばらつきが小さいことがわか る。以上のことから、第1の条件で第1の微結晶シリコン膜を形成した後、第2の条件で 第2の微結晶シリコン膜を積層形成することで、薄膜トランジスタの電気特性のばらつき を低減することが可能である。

【0143】

(実施例2)

本実施例では、実施の形態1により形成した微結晶シリコン膜の混相粒密度と、当該微 結晶シリコン膜と同様の条件により形成した微結晶シリコン膜を用いて形成した薄膜トラ ンジスタの電界効果移動度に関して、図8を用いて説明する。

【0144】

はじめに、混相粒密度を測定するための試料4~試料8それぞれの作製方法について説 明する。

【0145】

基板上に、実施例1のゲート絶縁膜105と同様の条件を用いて、窒化シリコン膜を形成した。次に、実施の形態1に示す第1の条件により、厚さ5nmの第1の微結晶シリコン膜を形成した後、実施の形態1に示す第2の条件により第2の微結晶シリコン膜を25 10 nm積層して、合計30nmの微結晶シリコン膜を形成した。

【0146】

試料4乃至試料8の第1の微結晶シリコン膜を形成する第1の条件としては、シランを 下記の流量、水素の流量を750sccm、アルゴンの流量を750sccmとして原料 ガスを導入して安定させ、処理室内の圧力を532Pa、上部電極の温度250、下部 電極の温度を290 とし、RF電源周波数を13.56MHz、電極間隔距離15mm として、RF電源の電力を適宜設定し、プラズマ放電を行う、プラズマCVD法を用いた 。また、各試料におけるシランの流量及びRF電源の電力を以下に示す。

・試料4・・・シランの流量4sccm(シランの流量に対する水素の流量は186倍)
 、RF電源の電力を150W。

20

・試料5
 ・・シランの流量5sccm(シランの流量に対する水素の流量は150倍)
 、RF電源の電力を150W。

・試料6・・・シランの流量6sccm(シランの流量に対する水素の流量は125倍)
 、RF電源の電力を200W。

・試料7
 ・・シランの流量6sccm(シランの流量に対する水素の流量は125倍)
 、RF電源の電力を250W。

・試料8
 ・シランの流量6sccm(シランの流量に対する水素の流量は125倍)
 、RF電源の電力を300W。

【0147】

第2の微結晶シリコン膜を形成する第2の条件としては、実施例1で説明した試料3の <sup>30</sup> 第2の条件と同様とした(2ステップ)。

【0148】

また、電界効果移動度を測定するための試料4乃至試料8それぞれの微結晶シリコン膜 を用いた薄膜トランジスタの作製方法は、第1の微結晶シリコン膜の作製工程以外の作製 方法が実施例1に示す試料3と同様である。第1の微結晶シリコン膜の成膜条件は上記の 試料4乃至試料8それぞれの条件を用いた。

【0149】

次に、比較例としての試料9乃至試料14それぞれの薄膜トランジスタの作製方法について図3及び図5を参照しつつ説明する。

【0150】

40

図3(A)に示すゲート電極103を形成する工程までは実施例1で説明した試料1乃 至3と同様である。

[0151]

次に、ゲート電極103及び下地絶縁膜上に、ゲート絶縁膜105を形成した。

[0152]

ゲート絶縁膜105は、厚さ110nmの窒化シリコン膜上に厚さ110nmの酸化窒 化シリコン膜を積層した絶縁膜により形成した。窒化シリコン膜及び酸化窒化シリコン膜 は、プラズマCVD法によって堆積させて形成した。

【0153】

窒化シリコン膜の成膜条件は、シランの流量を40sccm、水素の流量を500sc <sup>50</sup>

 cm、窒素の流量を550sccm、アンモニアの流量を140sccmとして原料ガスを導入して安定させ、処理室内の圧力を100Pa、RF電源周波数13.56MHz、 RF電源の電力を370Wとしてプラズマ放電を行った。上部電極及び下部電極の温度を 280 とした。酸化窒化シリコン膜の成膜条件は、シランの流量を5sccm、N<sub>2</sub>0の流量を600sccmとして原料ガスを導入して安定させ、処理室内の圧力を25Pa、RF電源周波数13.56MHz、RF電源の電力を30Wとしてプラズマ放電を行った。上部電極及び下部電極の温度を280 とした。

【0154】

次に、ゲート絶縁膜105上に、下記の条件により厚さ30nmの微結晶シリコン膜を 形成した。

試料9乃至試料14の微結晶シリコン膜を形成する条件としては、シランを下記の流量、 水素の流量を1500sccm、アルゴンの流量を1500sccmとして原料ガスを導入して安定させ、処理室内の圧力を280Pa、RF電源周波数を13.56MHz、R F電力を50W、処理室温度を280として、プラズマ放電を行う、プラズマCVD法 を用いた(1ステップ)。

・試料9・・・シランの流量5sccm(シランの流量に対する水素の流量は300倍)
 ・試料10・・・シランの流量6sccm(シランの流量に対する水素の流量は250倍)

・試料11・・・シランの流量7sccm(シランの流量に対する水素の流量は214倍)

20

30

10

・試料12・・・シランの流量8sccm(シランの流量に対する水素の流量は187倍)
 ・試料13・・・シランの流量9sccm(シランの流量に対する水素の流量は166倍

) ・試料14・・・シランの流量10sccm(シランの流量に対する水素の流量は150

倍)

【0155】

次に、微結晶シリコン膜上に厚さ175nmのシリコン膜111を形成し、シリコン膜 111上に不純物シリコン膜113を形成した。シリコン膜111及び不純物シリコン膜 113は、プラズマCVD法によって堆積させて形成した。

【0156】

シリコン膜111の堆積条件としては、シランの流量を40sccm、水素の流量を1 475sccm、アルゴンの流量を1500sccm、1000ppmアンモニア(水素 希釈)の流量を25sccmとして原料ガスを導入して安定させ、処理室内の圧力を28 0Paとし、RF電源周波数13.56MHz、RF電源の電力を50Wとしてプラズマ 放電を行った。上部電極及び下部電極の温度を280 とした。

【0157】 不純物シリコン膜113としては、厚さ50nmのリンが添加されたアモルファスシリ コン膜を形成した。このときの堆積条件は、シランの流量を100sccm、0.5%ホ スフィン(水素希釈)の流量を170sccmとして原料ガスを導入して安定させ、処理 室内の圧力を170Pa、RF電源周波数13.56MHz、RF電源の電力を60Wと してプラズマ放電を行った。上部電極及び下部電極の温度を280 とした。

【0158】

この後の工程は、実施例1と同様とした。詳細には、導電膜127の形成工程は、実施 例1の試料1乃至3と同様とし、シリコン積層体117のエッチング工程は、実施例1の 試料1及び2と同様とし、絶縁膜137の形成工程は、実施例1の試料1乃至3と同様と した。

**[**0159**]** 

次に、試料4乃至試料8の平面を観察したSEM写真を用いて混相粒子数を求めた。このときの、SEM写真の大きさは、縦630µm、横440µmであった。次に、SEM 5

写真の面積及び混相粒子数から、混相粒密度、混相粒の平均面積、混相粒の平均直径を計算した。これらの結果を表2に示す。また、試料4乃至試料8それぞれの薄膜トランジスタの電界効果移動度を表2に示す。また、試料9乃至試料14についても試料4乃至試料 8と同様の方法で混相粒密度を測定し、これらの結果を表3に示す。また、試料9乃至試料14それぞれの薄膜トランジスタの電界効果移動度を表3に示す。

(23)

【0160】 【表2】

		試料4	試料5	試料6	試料7	試料8
混相粒子数	(個)	327	527	579	525	419
混相粒密度	(個/ $\mu$ m <sup>2</sup> )	1180	1901	2089	1894	1512
平均面積	(nm <sup>2</sup> )	848	526	479	528	662
平均直径	(nm)	32.9	25.9	24.7	25.9	29.0
電界効果移動度	(cm²/Vs)	0.88	0.71	0.67	0.72	0.74

測定面積 630μm×440μm

**[**0161**]** 

【表3】

		試料9	試料10	試料11	試料12	試料13	試料14
粒密度	$(個/\mu m^2)$	36	266	680	1503	1837	2258
電界効果移動度	(cm²/Vs)	0.34	0.33	0.49	0.67	0.74	0.72

面積 = 625nm × 445nm

[0162]

図8に、表2及び表3の混相粒密度及び電界効果移動度の関係を示す。

【0163】

図8によれば、比較例の試料9乃至14では混相粒密度が少ないほど電界効果移動度が 下降しているのに対し、実施例の試料4乃至試料8では混相粒密度が少ないほど電界効果 移動度が上昇していることがわかる。このことから、本実施例では、混相粒を大粒径化す ることで、電界効果移動度が上昇することがわかる。

- 【0164】
  - (実施例3)

本実施例では、実施の形態1で説明した第1の条件で第1の微結晶シリコン膜を形成した後、実施の形態1で説明した第2の条件で第2の微結晶シリコン膜を積層することによ 40 り、微結晶シリコン膜を形成した試料を作製し、その試料によって、第1の微結晶シリコン膜の混相粒が分散していること、微結晶シリコン膜の混相粒の粒径が均一であり、且つ凸凹していないこと、微結晶シリコン膜には密に接した混相粒が形成されることを確認した。以下に詳細に説明する。

[0165]

はじめに、試料15乃至試料17の作製方法について説明する。

【0166】

ガラス基板(コーニング製EAGLE XG)上に厚さ300nmの窒化シリコン膜を 形成し、この窒化シリコン膜にN<sub>2</sub> Oプラズマ処理を施した後に、その上に微結晶シリコ ン膜を成膜する。ここでの窒化シリコン膜は、実施例1の試料1乃至試料3と同様の条件 10

50

で形成され、N<sub>2</sub>Oプラズマ処理は実施例1の試料2及び試料3と同様の条件で行われる

(24)

【0167】

比較例としての試料15及び試料16の微結晶シリコン膜は第1の条件のみによって成 膜される(1ステップ)。第1の条件としては、シランの流量を4sccm、水素の流量 を750sccm、アルゴンの流量を750sccmとして原料ガスを導入して安定させ 、処理室内の圧力を532Pa、RF電源周波数を13.56MHz、RF電源の電力を 150W、上部電極の温度を250、下部電極の温度を290として、プラズマ放電 を行う、プラズマCVD法を用いた。各試料における成膜時間を以下に示す。

・試料15・・・成膜時間27秒

・試料16・・・成膜時間60秒

【0168】

実施例としての試料17の微結晶シリコン膜は、第1の条件によって厚さ5nmの第1 の微結晶シリコン膜を成膜した後、その上に第2の条件によって厚さ25nmの第2の微 結晶シリコン膜を成膜したものである(2ステップ)。

【0169】

第1の条件としては、シランの流量を4sccm、水素の流量を750sccm、アル ゴンの流量を750sccmとして原料ガスを導入して安定させ、処理室内の圧力を53 2Pa、RF電源周波数を13.56MHz、RF電源の電力を150W、上部電極の温 度を250、下部電極の温度を290として、プラズマ放電を行う、プラズマCVD 法を用いた。

【0170】

第2の条件としては、シランの流量を1.8 s c c m、水素の流量を750 s c c m、 アルゴンの流量を750 s c c mとして原料ガスを導入して安定させ、処理室内の圧力を 5000 P a、R F 電源周波数を13.56 M H z、R F 電源の電力を125 W、上部電 極の温度を250、下部電極の温度を290として、プラズマ放電を行う、プラズマ C V D 法を用いた。

[0171]

次に、比較例の試料15及び試料16、実施例の試料17それぞれについて走査型電子 顕微鏡によって微結晶シリコン膜を撮影し、そのSEM写真(倍率20万倍)を図9に示 す。図9(A)は試料15のSEM写真であり、図9(B)は試料16のSEM写真であ り、図9(C)は試料17のSEM写真である。

[0172]

図9(A)に示す532Paの圧力で27秒間成膜した微結晶シリコン膜は、その混相 粒が分散していることが分かる。また、図9(B)に示す532Paの圧力で60秒間成 膜した微結晶シリコン膜(比較例)は、その混相粒の粒径が不揃いであり、その表面が凸 凹していることが分かる。これに対し、図9(C)に示す第1の微結晶シリコン膜を53 2Paで成膜し、第2の微結晶シリコン膜を5000Paで成膜する2ステップによって 形成した微結晶シリコン膜(実施例)は、その混相粒の粒径の均一性が高いことが分かり 、図9(B)に比較して混相粒が隣接していることが分かる。

【0173】

次に、比較例の試料16及び実施例の試料17と同様の条件で形成した微結晶シリコン 膜それぞれについて透過型電子顕微鏡によって微結晶シリコン膜を撮像し、そのTEM像 を図10及び図11に示す。図10(A)は試料16のTEM像(倍率50万倍)であり 、図10(B)は試料16のTEM像(倍率200万倍)である。図11(A)は試料1 7のTEM像(倍率50万倍)であり、図11(B)は試料17のTEM像(倍率200 万倍)である。

【0174】

図10(A),(B)に示す532Paの圧力で成膜した厚さ40nmの微結晶シリコン膜(比較例)は、その混相粒の間に隙間があることが分かる。これに対し、図11(A <sup>50</sup>

10

40

),(B)に示す第1の微結晶シリコン膜を532Paで5nm成膜し、第2の微結晶シ リコン膜を5000Paで35nm成膜する2ステップによって形成した微結晶シリコン 膜(実施例)は、図10(A),(B)に比較して混相粒が隣接していることが分かる。 [0175]

次に、試料16及び試料17それぞれの微結晶シリコン膜の混相粒の密度をX線反射率 法(XRR:X-rav Reflectometer)によって測定し、その結果を表 4 に示す。

[0176]

【表4】

	密度(g/cm <sup>3</sup> )
試料16	1.9
試料17	2.2

[0177]

試料17の2ステップを用いて形成した微結晶シリコン膜の密度は、単結晶シリコンの 密度(2.35g/cm<sup>3</sup>)に近づいていることから、混相粒が緻密であることが分かる

[0178]

(実施例4)

本実施例では、実施の形態1で説明した1ステップのみで微結晶シリコン膜を形成した 薄膜トランジスタ(試料18乃至試料20)、及び1ステップで第1の微結晶シリコン膜 を形成した後、2ステップで第2の微結晶シリコン膜を積層形成した薄膜トランジスタ( 試料21乃至試料26)それぞれの電界効果移動度と微結晶シリコン膜を成膜する際の成 膜圧力の関係を確認した。以下に詳細に説明する。

[0179]

はじめに、試料18乃至試料26それぞれの薄膜トランジスタの作製方法について説明 する。

[0180]

試料18乃至試料26それぞれの薄膜トランジスタの作製方法は、微結晶シリコン膜の 作製工程以外の作製方法が実施例1に示す試料3と同様である。微結晶シリコン膜の成膜 条件は下記の試料18乃至試料26それぞれの条件を用いた。

[0181]

比較例としての試料18乃至試料20の微結晶シリコン膜は1ステップのみによって成 膜される。成膜条件としては、シランを下記の流量、水素を下記の流量、アルゴンを下記 の流量として原料ガスを導入して安定させ、処理室内を下記の圧力、 R F 電源周波数を 1 3.56MHz、RF電源を下記の電力、上部電極及び下部電極を下記の温度として、プ ラズマ放電を行う、プラズマCVD法を用いた。

40 ・試料18・・・シランの流量8sccm、水素の流量1500sccm、アルゴンの流 量1500sccm、処理室内の圧力280Pa(試料12と同様の圧力)、RF電源の 電力50W、上部電極の温度280 、下部電極の温度280 、微結晶シリコン膜の厚 さ30nm

・試料19・・・シランの流量2.5sccm、水素の流量750sccm、アルゴンの 流量750sccm、処理室内の圧力1237Pa、RF電源の電力120W、上部電極 の温度200 、下部電極の温度300 、微結晶シリコン膜の厚さ70nm

・試料20・・・シランの流量2.5sccm、水素の流量750sccm、アルゴンの 流量750sccm、処理室内の圧力5000Pa(試料2と同様の圧力)、RF電源の 電力300W、上部電極の温度250 、下部電極の温度290 、微結晶シリコン膜の 厚さ30nm

10

30

20

[0182]

比較例としての試料21及び試料25、並びに実施例としての試料22乃至試料24、 及び試料26の微結晶シリコン膜は、第1の条件によって第1の微結晶シリコン膜を成膜 した後、その上に第2の条件によって第2の微結晶シリコン膜を成膜したものである(2 ステップ)。

(26)

【0183】

試料21乃至試料26の第1の条件としては、シランを下記の流量、水素の流量を75 0sccm、アルゴンの流量を750sccmとして原料ガスを導入して安定させ、RF 電源周波数を13.56MHz、RF電源を下記の電力、上部電極の温度を250 (試料26は200)、下部電極の温度を290 (試料26は300)として、プラズ マ放電を行う、プラズマCVD法を用いた。また、試料21乃至試料25の処理室内の圧 力を532Pa(試料3と同様の圧力)とし、試料26の処理室内の圧力を1250Pa とした。

・試料21・・・シランの流量6sccm、RF電源の電力250W、第1の微結晶シリコン膜の厚さ5nm

・試料22・・・シランの流量4sccm、RF電源の電力200W、第1の微結晶シリコン膜の厚さ5nm

・試料23・・・シランの流量4sccm、RF電源の電力150W、第1の微結晶シリコン膜の厚さ5nm

・試料24・・・シランの流量4sccm、RF電源の電力150W、第1の微結晶シリ 20
 コン膜の厚さ5nm

・試料25・・・シランの流量6sccm、RF電源の電力250W、第1の微結晶シリコン膜の厚さ5nm

・試料26・・・シランの流量2.5sccm、RF電源の電力120W、第1の微結晶
 シリコン膜の厚さ5nm

[0184]

第2の条件としては、シラン、水素、及びアルゴンを下記の流量として原料ガスを導入 して安定させ、処理室内を下記の圧力、RF電源周波数を13.56MHz、RF電源を 下記の電力、上部電極の温度を250 (試料26は200 )、下部電極の温度を29 0 (試料26は300 )として、プラズマ放電を行う、プラズマCVD法を用いた。 ・試料21・・・シランの流量4sccm、水素の流量を750sccm、アルゴンの流 量を750sccm、処理室内の圧力532Pa、RF電源の電力25W、第2の微結晶 シリコン膜の厚さ25nm

・試料22・・・シランの流量1.8sccm、水素の流量を750sccm、アルゴンの流量を750sccm、処理室内の圧力5000Pa(試料3と同様の圧力)、RF電源の電力125W、第2の微結晶シリコン膜の厚さ65nm

 ・試料23・・・シランの流量2sccm、水素の流量を1500sccm、アルゴンの 流量を1500sccm、処理室内の圧力3000Pa、RF電源の電力50W、第2の 微結晶シリコン膜の厚さ80nm

・試料24・・・シランの流量2sccm、水素の流量を1500sccm、アルゴンの 40
 流量を1500sccm、処理室内の圧力10000Pa、RF電源の電力350W、第
 2の微結晶シリコン膜の厚さ80nm

・試料25・・・シランの流量3sccm、水素の流量を750sccm、アルゴンの流量を750sccm、処理室内の圧力1237Pa、RF電源の電力100W、第2の微結晶シリコン膜の厚さ25nm

・試料26・・・シランの流量1.5sccm、水素の流量を750sccm、アルゴンの流量を750sccm、処理室内の圧力10000Pa、RF電源の電力300W、第2の微結晶シリコン膜の厚さ65nm

**[**0 1 8 5 **]** 

次に、試料18乃至試料26それぞれの微結晶シリコン膜の電界効果移動度(μFE) 50

10

を測定し、その結果と成膜圧力(微結晶シリコン膜の成膜条件における1ステップ又は2 ステップの成膜圧力)の関係を図12に示す。

【 0 1 8 6 】

図12に示す1ステップの圧力280Paは試料18のデータであり、1ステップの圧力1237Paは試料19のデータであり、1ステップの圧力5000Paは試料200 データであり、1ステップ目の圧力532Pa、2ステップ目の圧力532Paは試料2 1のデータであり、1ステップ目の圧力532Pa、2ステップ目の圧力5000Paは 試料22のデータであり、1ステップ目の圧力532Pa、2ステップ目の圧力3000 Paは試料23のデータであり、1ステップ目の圧力532Pa、2ステップ目の圧力1 0000Paは試料24のデータであり、1ステップ目の圧力532Pa、2ステップ目の圧力1 0000Paは試料24のデータであり、1ステップ目の圧力532Pa、2ステップ目 の圧力1237Paは試料25のデータであり、1ステップ目の圧力1250Pa、2ス テップ目の圧力10000Paは試料26のデータである。なお、図12は、各試料にお ける複数のサンプルの中の電界効果移動度のトップデータをプロットしている。 【0187】

図12によれば、2ステップを用い、1ステップ目の成膜圧力を1250Pa以下とし、且つ2ステップ目の成膜圧力を1237Paより高くすることで、更には3000Pa 以上とすることで、電界効果移動度が飛躍的に向上することが分かる。

【符号の説明】

- 【0188】 51 基板
- 55 絶縁膜
- 57 微結晶シリコン膜
- 5 9 微結晶シリコン膜
- 6.1 微結晶シリコン膜
- 101 基板
- 103 ゲート電極
- 105 ゲート絶縁膜
- 107 微結晶シリコン膜
- 109 微結晶シリコン膜
- 111 シリコン膜
- 113 不純物シリコン膜
- 115 マスク
- 117 シリコン積層体
- 1 2 1 不純物シリコン膜
- 127 導電膜 133 シリコン積層体
- 137 絶縁膜
- 139 バックゲート電極
- 143 シリコン積層体
- 57a 混相粒
- 5 7 b 隙間
- 1 1 1 a 微結晶シリコン領域
   1 1 1 b アモルファスシリコン領域
- 111c シリコン結晶粒
- 1 1 7 a 微結晶シリコン領域
- 117b アモルファスシリコン領域
- 129a 配線 129b 配線
- 133a 微結晶シリコン領域

10

20

30

- 133b アモルファスシリコン領域
- 143a 微結晶シリコン領域
- 143b アモルファスシリコン領域

【図1】









【図4】







【図5】







(C)









【図12】



【図9】





(B)



【図11】 (A)



(B)



(31)

フロントページの続き

- (72)発明者 神保 安弘神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内
- (72)発明者 佐々木 俊成
   神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内
   (72)発明者 宮入 秀和
- 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内 (72)発明者 神崎 庸輔
- 大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内
- (72)発明者 守口 正生大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内
  - 審査官 正山 旭
- (56)参考文献
   特開 2 0 0 9 0 8 8 5 0 1 ( J P , A )

   特開 2 0 0 9 1 1 1 3 6 4 ( J P , A )

   特開 2 0 0 8 1 3 5 7 1 8 ( J P , A )

   特開 2 0 0 1 0 5 3 2 8 3 ( J P , A )

   特開 2 0 0 5 1 2 9 6 0 8 ( J P , A )

   特開 2 0 0 5 0 4 9 8 3 2 ( J P , A )

   特開 2 0 0 5 1 3 1 0 3 0 ( J P , A )

   特開 2 0 0 5 1 9 1 5 4 6 ( J P , A )

   特開 2 0 0 5 1 9 1 5 4 6 ( J P , A )

   特開 2 0 0 9 1 5 8 9 4 7 ( J P , A )

   特開 2 0 0 7 1 8 9 9 7 7 ( J P , A )

   特開 2 0 0 7 0 6 6 4 1 2 ( J P , A )

   特開 2 0 0 2 0 0 9 3 1 8 ( J P , A )

(58)調査した分野(Int.Cl., DB名)

H 0 1 L	21/205
C 2 3 C	16/24
H 0 1 L	21/336
H 0 1 L	29/786