(12)公開特許公報(A)

(19) 日本国特許庁(JP)

(11) 特許出願公開番号 **特開2006-310625** (P2006-310625A)

(43) 公開日 平成18年11月9日 (2006.11.9)

(51) Int.C1.			FΙ			テーマコード (参考)
HO1L	21/761	(2006.01)	HO1L	21/76	J	5 F O 3 2
HO1L	21/76	(2006.01)	HO1L	21/76	L	5F083
HO1L	27/108	(2006.01)	HO1L	27/10	321	
HO1L	21/8242	(2006.01)				

審査請求 有 請求項の数 5 OL (全 10 頁)

(21) 出願番号 (22) 出願日	特願2005-132481 (P2005-132481) 平成17年4月28日 (2005. 4. 28)	(71) 出願人	000003078 株式会社東芝 東京報港区茶港、工品1番1品
		(74)代理人	東京都港区之浦一丁日1番1亏 100075812 会理士 吉武 整次
		(74)代理人	开理工 古武 貫沃 100088889 会理上 標公 詳例
		(74)代理人	开理士 储谷 央後 100082991
		(74)代理人	弁理士 佐藤 泰和 100096921
		 (74)代理人	弁理士 吉元 弘 100103263
			弁理士 川崎 康
			最終頁に続く

(54) 【発明の名称】半導体記憶装置

(57)【要約】

【選択図】 図1

【課題】 MOSFET内に蓄積した信号電荷が素子分離領域 を介して隣接したMOSFETに漏れ出さないようにする。 【解決手段】 シリコン基板1上に形成されるN型ウェ

レ領域2と、N型ウェル領域2上に万成されるN型ウエ ル領域2と、N型ウェル領域2上に互いに分離して形成 される複数のP型ウェル領域3と、これらP型ウェル領 域3上に形成される複数のMOSFET4と、隣接するP型ウ ェル領域3間に形成される素子分離領域5とを備え、N 型ウェル領域2は、不純物イオンの注入等により意図的 に形成された結晶欠陥6を有する。隣接するMOSFET4の P型ウェル領域3同士を絶縁するためのN型ウェル領域 2に意図的に結晶欠陥6を形成するため、P型ウェル領 域3内の正孔がN型ウェル領域2に流入しても、結晶欠 陥6で正孔と電子が再結合し、一方のMOSFET4のP型ウ ェル領域3内の正孔が隣のMOSFET4のP型ウェル領域3 に流入するおそれはなくなる。



【特許請求の範囲】

【請求項1】

半導体基板の表面に形成される第1導電型半導体領域と、

前 記 第 1 導 電 型 半 導 体 領 域 の 表 面 に 互 い に 分 離 し て 形 成 さ れ る 複 数 の 第 2 導 電 型 半 導 体 領 域 と 、

前記複数の第2導電型半導体領域上にそれぞれ形成される複数のMOSFETと、

隣接する前記第2導電型半導体領域の間に形成され、底面が前記第1導電型半導体領域内に位置する素子分離領域と、を備え、

前記第1導電型半導体領域内の単位体積当たりの結晶欠陥数は、前記第2導電型半導体 領域内の単位体積当たりの結晶欠陥数よりも多いことを特徴とする半導体記憶装置。 【請求項2】

前記第1導電型半導体領域の中で、前記素子分離領域の直下に位置する領域内の単位体 積当たりの結晶欠陥数は、前記MOSFETの直下に位置する領域内の単位体積当たりの結晶欠 陥数よりも多いことを特徴とする請求項1に記載の半導体記憶装置。

【請求項3】

前記第1導電型半導体領域の中で、前記素子分離領域の底面の角部の周囲領域の単位体 積当たりの結晶欠陥数は、それ以外の領域の単位体積当たりの結晶欠陥数よりも多いこと を特徴とする請求項1に記載の半導体記憶装置。

【請求項4】

前記第1導電型半導体領域は、不純物イオンの注入により形成された結晶欠陥を有する 20 ことを特徴とする請求項1または2に記載の半導体記憶装置。

【請求項5】

前記MOSFETは、前記第2導電型半導体領域内の多数キャリアの数の差に応じた閾値電圧 の変動を利用してデータを記憶するメモリセルであることを特徴とする請求項1に記載の 半導体記憶装置。

【発明の詳細な説明】

【技術分野】

[0001]

【背景技術】

本発明は、素子分離領域を挟んでその両側にMOSFETを配置した半導体記憶装置。およびその製造方法に関する。

30

40

10

【0002】 従来のDRAMセルは、信号電荷を蓄えるためのキャパシタとスイッチング用のMOSトラン ジスタとで構成されている。キャパシタの容量は一般的に30fF程度が必要とされる。高額

ジスタとで構成されている。キャパシタの容量は一般的に30fF程度が必要とされる。高集 積化を目的としてデザインルールが縮小されても、DRAMセル動作を安定化させるためには 30fFを保つ必要がある。このため、スタック型キャパシタまたはトレンチ型キャパシタの 絶縁膜の薄膜化などのプロセス的な改良が必要とされてきた。

これに対して、キャパシタを用いずにMOSFETで構成したDRAMセルが提案されている(非 特許文献1参照)。この種のDRAMセルはシリコン基板上に形成されたMOSトランジスタで 構成されており、信号電荷である正孔はP型ウェル領域に蓄えられる。正孔が存在する場 合としない場合でMOSFETの閾値が異なる現象を利用して記憶素子として利用する。 【0004】

この種のDRAMでは、隣り合ったメモリセル間を分離するために、両メモリセル間に素子 分離領域を設けるとともに、各メモリセル内のP型ウェル領域の底部に埋め込みNウェル 領域を形成してシリコン基板との分離を行っている。

【 0 0 0 5 】

上記のようなキャパシタを持たないDRAMセルの応用としては、ロジックデバイスとDRAM の混載デバイスが挙げられる(特許文献 1 参照)。MOSトランジスタをメモリセルとして 用いることにより、工程数を増やすことなく大規模なロジック混載メモリを実現可能とな

50

50

る。 [0006]しかしながら、この従来技術には、寄生バイポーラトランジスタによる信号破壊が起こ るという問題点がある。すなわち、素子分離領域を挟んで両側に配置される2つのメモリ セルの 一 方 の P 型 ウェル 領 域 内 に 蓄 積 さ れ る 正 孔 が N 型 ウェル 領 域 を 通 過 し て 他 方 の メ モ リセルに流れてしまう。これはすなわち、元のP型ウェル領域内の蓄積電荷が消失するこ とを意味し、メモリセルの誤動作の要因になる。この現象はバイポーラ・ディスターブ(bipolar disturb)と呼ばれる。 [0007]この現象の発生を防ぐには、メモリセルに印加するバイアス条件に制約を設ける必要が 10 ある。ところが、その制約によって信号電荷が減少してしまい、メモリセルの本来の特性 を引き出すことが難しくなってしまう。また、メモリセルの動作時に電源電圧がノイズな どで変動すると、その変動がバイポーラ・ディスターブを発生させて誤動作が起きる可能 性もある。 【特許文献1】特開2003-51551号公報 【非特許文献1】R. Ranica, et al., 2004 Symposium on VLSI Technology Digest of T echnical Papers 【発明の開示】 【発明が解決しようとする課題】 [0008]20 本発明の目的は、MOSFET内に蓄積した信号電荷が素子分離領域を介して隣接したMOSFET に漏れ出すことがない半導体記憶装置およびその製造方法を提供することにある。 【課題を解決するための手段】 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ 本発明の一態様によれば、半導体基板の表面に形成される第1導電型半導体領域と、前 記 第 1 導 電 型 半 導 体 領 域 の 表 面 に 互 い に 分 離 し て 形 成 さ れ る 複 数 の 第 2 導 電 型 半 導 体 領 域 と、前記複数の第 2 導電型半導体領域上にそれぞれ形成される複数のMOSFETと、隣接する 前記 第 2 導 電 型 半 導 体 領 域 の 間 に 形 成 さ れ 、 底 面 が 前 記 第 1 導 電 型 半 導 体 領 域 内 に 位 置 す る素子分離領域と、を備え、前記第1導電型半導体領域内の単位体積当たりの結晶欠陥数 は、前記第2導電型半導体領域内の単位体積当たりの結晶欠陥数よりも多いことを特徴と 30 する半導体記憶装置を提供するものである。 【発明の効果】 [0010]本発明によれば、MOSFET内に蓄積した信号電荷は素子分離領域を介して隣接したMOSFET に漏れ出さなくなる。 【発明を実施するための最良の形態】 [0011]以下、図面を参照しながら本発明の一実施形態について説明する。 40 (第1の実施形態) 図1は本発明の第1の実施形態による半導体記憶装置の断面図である。図1の半導体記 憶 装 置 は 、 シ リ コ ン 基 板 1 上 に 形 成 さ れ る N 型 ウ ェ ル 領 域 2 と 、 N 型 ウ ェ ル 領 域 2 上 に 互 いに分離して形成される複数の P 型ウェル領域 3 と、これら P 型ウェル領域 3 上に形成さ れる 複数の MOSFET 4 と、 隣接する P 型ウェル領域 3 間に形成される素子分離 領域(S T I : Shallow Trench Isolation) 5 とを備えている。 S T I 5 は P 型ウェル領域 3 を貫通し

て N 型 ウェル領域 2 の内部まで形成されている。

【0013】

MOSFET4は、 P型ウェル領域 3内に蓄積される正孔の数により閾値が変化する。したがって、本実施形態では、MOSFET4に印加する電圧を記憶データに応じて切り替えて P型ウェル領域 3内に蓄積させる正孔の数を変化させ、その閾値を検出することで、記憶データ

(3)

30

40

の論理を判別する。これにより、MOSFET4を記憶素子として用いることができる。 【 0 0 1 4 】

N型ウェル領域2は、不純物イオンの注入等により意図的に形成された結晶欠陥6を有 する。この結晶欠陥6は、P型ウェル領域3から流入してきた正孔をN型ウェル領域2内 の電子と再結合させる作用を行う。すなわち、N型ウェル領域2内の結晶欠陥6は、再結 合中心となる。このため、一方のMOSFET4のP型ウェル領域3内の正孔がN型ウェル領域 2を介して隣のMOSFET4のP型ウェル領域3に流入するおそれがなくなる。 【0015】

図2は図1の半導体記憶装置のレイアウト図であり、図2の点線部の断面が図1に示されている。図2に示すように、MOSFET4が縦横に配置され、MOSFET4のゲート電極7はワ 10 ード線WLに、ソース電極8とドレイン電極9のうち一方はソース線SL(共通電極)に 、他方はビット線BLに接続されている。

【0016】

図3は図1の半導体記憶装置の製造工程を説明する工程図である。まず、シリコン基板 1上に、MOSFET4を分離するためのSTI(素子分離領域)5を形成する。STI5の幅 は例えば0.15µm、深さは0.3µmである(図3(a))。STI5は、トレンチ12を 形成した後に、トレンチ12内に絶縁材料を充填することにより形成される。 【0017】

次に、不純物イオン(例えばボロン)を例えば60KeV、5×10¹³ cm⁻²でイオン注入し、 STI5の両側に P 型ウェル領域 3 を形成する。次に、不純物イオン(例えばリン)を例 20 えば240KeV、1×10¹⁴ cm⁻²でイオン注入し、 P 型ウェル領域 3 の下面に N 型ウェル領域 2 を形成する(図 3 (b))。

[0018]

次に、不純物イオン(例えばアルゴン)を例えば400KeV、1×10¹⁵ cm⁻²でイオン注入し 、 N 型ウェル領域 2 内に結晶欠陥 6 を形成する(図 3 (c))。

【 0 0 1 9 】

次に、 P 型ウェル領域 3 上に不純物イオンを注入してソース領域 1 0 およびドレイン領 域 1 1 を形成した後、MOSFET 4 のゲート電極 7 を形成した後に、 P 型ウェル領域 3 上に不 純物イオンを注入してソース領域 8 およびドレイン領域 9 を形成する(図 3 (d))。次 に、各電極に接続するための配線層を形成して、キャパシタを持たないDRAMセルが完成す る。

[0020]

図4はN型ウェル領域2内に結晶欠陥6がない場合の半導体記憶装置内の正孔電流のベクトル分布を示す図である。図4は図5に示すようにP型ウェル領域3の深さが異なる4つの半導体記憶装置の特性を示している。図4(a)は図5(a)の構造の半導体記憶装置の特性を示しており、P側ウェル領域3とN型ウェル領域2の境合位置からSTI5の底面までの距離が例えば0.10µmである。図4(c)は図5(c)の構造の半導体記憶装置の特性を示しており、P側ウェル領域3とN型ウェル領域2の接合位置からSTI5の底面までの距離が例えば0.06µmである。図4(d)は図5(d)の構造の半導体記憶装置の特性を示しており、P側ウェル領域3とN型ウェル領域2の接合位置からSTI5の底面までの距離が例えば0.06µmである。図4(d)は図5(d)の構造の半導体記憶装置の特性を示しており、P側ウェル領域3とN型ウェル領域2の接合位置からSTI5の底面までの距離が例えば0.02µmである。

【0021】

図6は図4の特性をより詳しく表したグラフである。 P型ウェル領域3とN型ウェル領域2の接合位置がSTI5の底面位置に近づくほど、正孔電流が増えることがわかる。これに対して、本実施形態では、P型ウェル領域3の深さがかなり厚くても、N型ウェル領域2に流れる正孔電流を抑制できる。

【0022】

このように、第1の実施形態では、隣接するMOSFET4のP型ウェル領域3同士を絶縁す 50

るためのN型ウェル領域2に意図的に結晶欠陥6を形成し、N型ウェル領域2内の結晶欠 陥数をP型ウェル領域3内の結晶欠陥数よりも多くするため、P型ウェル領域3内の正孔 がN型ウェル領域2に流入しても、結晶欠陥6で正孔と電子が再結合し、一方のMOSFET4 のP型ウェル領域3内の正孔が隣のMOSFET4のP型ウェル領域3に流入するおそれがなく なる。

[0023]

(第2の実施形態)

第2の実施形態は、N型ウェル領域2内のSTI5の直下付近のみに結晶欠陥6を形成 したものである。

[0024]

10

図7は本発明の第2の実施形態による半導体記憶装置の断面図である。図7では図1と 共通する構造部分には同一符号を付しており、以下では相違点を中心に説明する。 【0025】

図7の半導体記憶装置は、N型ウェル領域2内で結晶欠陥6が形成される位置が第1の 実施形態と異なっている。本実施形態では、N型ウェル領域2内のSTI5の直下付近の みに結晶欠陥6が形成されており、MOSFET4の形成箇所の直下に位置するN型ウェル領域 2内には結晶欠陥6は存在しない。このため、MOSFET4の形成箇所におけるP型ウェル領 域3とその下方のN型ウェル領域2とで形成されるpn接合の逆方向特性を良好に維持す ることができる。

[0026]

図 8 は図 7 の半導体記憶装置の製造工程を示す工程図である。まず、シリコン基板 1 上 に、 S T I 5 を形成するためのマスク材 2 1 を付着し、 S T I 5 の形成箇所にトレンチ 1 2 を形成する(図 8 (a))。

[0027]

次に、基板上面に不純物イオン(例えばアルゴン)をイオン注入する。イオン注入の条件は、例えば100KeV、1×10¹⁵ cm⁻²である。トレンチ12の周囲はマスク材21で覆われているため、この不純物イオンはトレンチ12の底面のみに注入され、シリコン基板1内に結晶欠陥6が形成される(図8(b))。

[0028]

次に、トレンチ12内部に絶縁材料を充填する。また、不純物イオン(例えばボロン) 30 を例えば60KeV、5×10¹³ cm⁻²でイオン注入し、STI5の両側にP型ウェル領域3を形 成する。また、不純物イオン(例えばリン)を240KeV、1×10¹⁴ cm⁻²でイオン注入して、 N型ウェル領域2を形成する(図8(c))。次に、P型ウェル領域3上にMOSFET4を形 成する(図8(d))。

[0029]

このように、第2の実施形態では、N型ウェル領域2内のSTI5の直下のみに結晶欠陥6を形成するため、この結晶欠陥6がSTI5に隣接するMOSFET4の逆方向特性に影響を与えるおそれがなくなる。また、結晶欠陥6を設けることにより、MOSFET4のP型ウェル領域3からN型ウェル領域2を介して隣接するP型ウェル領域3に正孔電流が流れなくなる。

【 0 0 3 0 】

(第3の実施形態)

第3の実施形態は、STI5の底面の角部に加わるストレスを利用してN型ウェル領域 2内に結晶欠陥6を形成するものである。

[0031]

図9は本発明の第3の実施形態による半導体記憶装置の断面図である。図9では、図1 と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。 【0032】

図9の半導体記憶装置は、第1および第2の実施形態とは、N型ウェル領域2内に形成 される結晶欠陥6の位置と結晶欠陥6の形成方法が異なっている。

(5)

20

50

(6)

[0033]

図9のSTI5は、トレンチ12の側壁に沿って形成される保護膜22を有する。この 保護膜22を形成した後に、トレンチ12内を含めて基板上面全体に絶縁膜23を形成す ると、トレンチ12の底面の角部にかかるストレスが極大になる。このため、N型ウェル 領域2内に結晶欠陥6形成用の不純物イオンを注入しなくても、このストレスにより、N 型ウェル領域2内に結晶欠陥6を形成することができる。

【0034】

図9の場合も、N型ウェル領域2内の結晶欠陥6は、MOSFET4の直下には形成されないため、MOSFET4の逆方向特性に影響を及ぼすおそれがない。

【 0 0 3 5 】

10

図10は図9の半導体記憶装置の製造工程を示す工程図である。まず、シリコン基板1 の上面にマスク材21を付着し、STI5の形成箇所にトレンチ12を形成する。次に、 例えばシリコン窒化膜等の耐酸化性の膜を全面に堆積した後に、基板全面に対してRIE を施すことにより、トレンチ12の側壁に保護材となるシリコン窒化膜22を形成する(図 10(a))。シリコン窒化膜の膜厚は、例えば25nmである。

[0036]

次に、基板全面を熱酸化することにより、トレンチ12の底面の角部にストレスを発生 させてシリコン基板1に結晶欠陥6を形成する(図10(b))。 【0037】

次に、不純物イオン(例えばボロン)を、例えば60KeV、5×10¹³ cm⁻²でイオン注入し 20 て、 P 型ウェル領域 3 を形成する。また、不純物イオン(例えばリンイオン)を、例えば 240KeV、 1×10¹⁴ cm⁻²でイオン注入して、 N 型ウェル領域 2 を形成する(図 1 0 (c))

[0038]

次に、 P 側ウェル領域上にゲート電極 7 、ソース電極 8 およびドレイン電極 9 を形成して、MOSFET 4 を形成する(図 1 0 (d))。

【 0 0 3 9 】

このように、第3の実施形態では、トレンチ12の底面の角部に加わるストレスを利用 してN型ウェル領域2内に結晶欠陥6を形成するため、結晶欠陥6を形成する目的で不純 物イオンを注入する工程が不要となり、製造工程の簡略化を図ることができる。 【図面の簡単な説明】

30

40

[0040]

【図1】本発明の第1の実施形態による半導体記憶装置の断面図。

【図2】図1の半導体記憶装置のレイアウト図。

【図3】図1の半導体記憶装置の製造工程を説明する工程図。

【図 4 】 N 型ウェル領域 2 内に結晶欠陥 6 がない場合の半導体記憶装置内の正孔電流のベ クトル分布を示す図。

【図5】P型ウェル領域3の膜厚が異なる4つの半導体記憶装置の断面図。

【図6】図4の特性をより詳しく表したグラフ。

- 【図7】本発明の第2の実施形態による半導体記憶装置の断面図。
- 【図8】図7の半導体記憶装置の製造工程を示す工程図。
- 【図9】本発明の第3の実施形態による半導体記憶装置の断面図。
- 【図10】図9の半導体記憶装置の製造工程を示す工程図。
- 【符号の説明】
- **(**0 0 4 1 **)**
 - 1 シリコン基板
 - 2 N型ウェル領域
 - 3 P型ウェル領域
 - 4 MOSFET
 - 5 素子分離領域(STI)

結晶欠陥
ゲート電極
ソース領域
ドレイン領域
イスク材
シリコン窒化膜
シリコン酸化膜

























フロントページの続き

(72)発明者 浜 本 毅 司
神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所内
F ターム(参考) 5F032 AA34 AA45 AA46 AB03 CA03 CA17 CA23 DA01 DA23 DA25 DA30 DA43 DA53 DA60
5F083 AD69 GA06 GA28 NA01 PR36