(11)特許出願公開番号

(12)公開特許公報(A)

(19) 日本国特許庁(JP)

特開2010-251344

(P2010-251344A)

(43) 公開日 平成22年11月4日(2010.11.4)

(51) Int.Cl. HO1L HO1L HO1L HO1L HO1L	29/786 21/76 27/08 21/8238 27/092	(2006. 01) (2006. 01) (2006. 01) (2006. 01) (2006. 01)	FI HO1L HO1L HO1L HO1L HO1L 審査請求未請	29/78 29/78 21/76 29/78 29/78 清求 請	621 618 613 626 球項の数	B L A C 19 O L	テーマコー 5F032 5F048 5F110 (全 25 頁)	^ド (参考) 最終頁に続く
(21) 出願番号 (22) 出願日	ች ኳ	亭願2009-95755 (P20 ₽成21年4月10日 (20	(71) 出周 (74) 代理 (72) 発明 (72) 発明 (72) 発明	0000 頭 里 別 別 和 和 和 和 和 和 和 和 和 和 和 月 月 月 月 月 月 月 月 月 月 月 月 月	05108 公会都8000 祐国会龍国会隆国会社1000 祐国会龍国会隆国会社1000 祐国会龍国会隆国会社1000 4000 4000 4000 4000 4000 4000 4000	製作所 区丸の内一丁目 大和 市東変作所中央研 市文製作が中央研 市文製作が中央研 市文製作が中央研	6番6号 目280番地 究所内 目280番地 究所内 目280番地 究所内	
							長	終百に続く

(54) 【発明の名称】半導体装置およびその製造方法

(57)【要約】

【課題】薄膜BOX-SOI基板に形成される電界効果型トランジスタの信頼性および動作特性の劣化を防ぐことのできる技術を提供する。

【解決手段】薄膜BOX-SOI基板の主面上に所定の 間隔で配置されたnウェルnwおよびpウェルpwが形 成されており、pウェルpwに形成されたnMIS1n は、SOI層1iの主面上に所定の距離を隔てて積み上 げられた半導体層に形成された一対のn型ソース・ドレ イン領域2nと、一対のn型ソース・ドレイン領域2n に挟まれたゲート絶縁膜3、ゲート電極4、およびサイ ドウォール5とを有しており、nウェルnwとpウェル pwとの間に素子分離10を形成し、素子分離10の側 端部が、n型ソース・ドレイン領域2nの側端部(BO X層1bの側壁部)よりもゲート電極4側に広がってい る。

【選択図】図1



【特許請求の範囲】

【請求項1】

半導体基板の主面に所定の間隔で配置された第1導電型の第1半導体領域および前記第 1導電型と異なる第2導電型の第2半導体領域と、

(2)

前記第1半導体領域の主面上に所定の距離を隔てて配置された一対の半導体層と、

前記一対の半導体層に形成された前記第2導電型の一対のソース・ドレイン領域と、

前記一対のソース・ドレイン領域に挟まれたゲート電極と、

前記第1半導体領域と前記第2半導体領域との間に形成された素子分離と、

を有し、

前記素子分離の側端部が、前記ソース・ドレイン領域の側端部よりも前記ゲート電極側 ¹⁰ に広がっていることを特徴とする半導体装置。

【請求項2】

請求項1記載の半導体装置において、前記素子分離は、分離溝と、前記分離溝の内部に 埋め込まれた酸化シリコンの比誘電率よりも低い比誘電率を示す絶縁材料とから構成され ることを特徴とする半導体装置。

【請求項3】

請求項2記載の半導体装置において、前記絶縁材料は、SiOC、SiOF、SiOB、または有機ポリマー系の材料であることを特徴とする半導体装置。

【請求項4】

請求項1記載の半導体装置において、前記素子分離は、分離溝と、前記分離溝の内部に ²⁰ 埋め込まれた酸化シリコンの比誘電率よりも低い比誘電率を示す絶縁材料から構成され、 前記素子分離の一部には、前記絶縁材料が埋め込まれていない空洞が形成されていること を特徴とする半導体装置。

【請求項5】

請求項1記載の半導体装置において、前記半導体層は、シリコン、シリコンとゲルマニウムとの混晶、またはシリコンとカーボンとの混晶を含むことを特徴とする半導体装置。 【請求項6】

請求項1記載の半導体装置において、前記半導体層の表面に金属シリサイド層が形成されていることを特徴とする半導体装置。

【請求項7】

請求項1記載の半導体装置において、前記半導体層の厚さは20nm~30nmである ことを特徴とする半導体装置。

【請求項8】

請求項1記載の半導体装置において、前記ゲート電極は、第1ゲート電極と第2ゲート 電極とからなり、前記第2ゲート電極の側面と底面に前記第1ゲート電極が形成されてい ることを特徴とする半導体装置。

【請求項9】

請求項1記載の半導体装置において、前記半導体基板と前記ゲート電極との間に形成されたゲート絶縁膜は、酸化タンタル、酸化チタン、酸化アルミニウム、酸化ハフニウム、 または酸窒化ハフニウムシリコンを主体とする絶縁膜であることを特徴とする半導体装置

【請求項10】

請求項1記載の半導体装置において、前記半導体基板は、シリコン基板と、前記シリコン基板の主面にBOX層を介して形成されたSOI層とからなり、前記ゲート電極が形成 されていない前記SOI層の主面上に前記半導体層が形成されていることを特徴とする半 導体装置。

【請求項11】

請求項10記載の半導体装置において、前記SOI層の厚さは4nm~100nmであることを特徴とする半導体装置。

【請求項12】

30

請求項10記載の半導体装置において、前記BOX層の厚さは3nm~50nmである ことを特徴とする半導体装置。 【請求項13】 (a)シリコン基板、および前記シリコン基板の主面上に BOX層を介して形成された SOI層を有する基板を準備する工程と、 (b)前記基板の主面に所定の間隔で配置された第1導電型の第1半導体領域および前記 第1導電型と異なる第2導電型の第2半導体領域を形成する工程と、 (c)前記第1半導体領域の前記SOI層の主面上にゲート絶縁膜およびゲート電極を形 成し、さらに前記ゲート電極の側壁に絶縁膜からなるサイドウォールを形成する工程と、 (d)前記ゲート電極および前記サイドウォールが形成されていない前記SOI層の主面 上に半導体層を形成する工程と、 (e)前記半導体層に前記第2導電型の一対のソース・ドレイン領域を形成する工程と、 (f)前記基板の主面上に層間絶縁膜を形成する工程と、 (g)前記第1半導体領域と前記第2半導体領域との間の上に位置する前記層間絶縁膜、 前記半導体層、および前記SOI層を順次エッチングして、前記層間絶縁膜、前記半導体 層、および前記SOI層に第1分離溝を形成する工程と、 (h)前記第1分離溝の側壁に露出する前記半導体層および前記SOI層に酸化膜側壁を 形成する工程と、 (i)前記第1分離溝下に位置する前記BOX層を除去して第2分離溝を形成する工程と (i)前記BOX層が除去された領域から前記シリコン基板をエッチングして、前記シリ コン基板に第3分離溝を形成する工程と、 (k)前記第1、第2、および第3分離溝の内部に絶縁材料を埋め込む工程と、 を有し、 前記(j)工程では、前記第3分離溝の側端部が、前記ソース・ドレイン領域の側端部 よりも前記ゲート電極側に広がって形成されることを特徴とする半導体装置の製造方法。 【請求項14】 請求項13記載の半導体装置の製造方法において、前記(j)工程における前記シリコ ン基板のエッチングは、等方性エッチングであることを特徴とする半導体装置の製造方法 【請求項15】 請求項13記載の半導体装置の製造方法において、前記(g)工程における前記層間絶 縁膜、前記半導体層、および前記SOI層のエッチングは、異方性エッチングであること を特徴とする半導体装置の製造方法。 【請求項16】 請求項13記載の半導体装置の製造方法において、前記(e)工程と前記(f)工程と の間に、さらに以下の工程を含むことを特徴とする半導体装置の製造方法; (1)前記半導体層の表面に金属シリサイド層を形成する工程。 【請求項17】 請求項13記載の半導体装置の製造方法において、前記第1、第2、および第3分離溝 の内部に埋め込まれる前記絶縁材料は、SiOC、SiOF、SiOB、または有機ポリ マ – 系の材料であることを特徴とする半導体装置の製造方法。 【請求項18】 請求項13記載の半導体装置の製造方法において、前記SOI層の厚さは4nm~10 0 nmであることを特徴とする半導体装置の製造方法。 【請求項19】 請求項13記載の半導体装置の製造方法において、前記BOX層の厚さは3nm~50 nmであることを特徴とする半導体装置の製造方法。 【発明の詳細な説明】

【技術分野】

50

10

20

30

 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$

本発明は、半導体装置およびその製造技術に関し、特に、第1導電型の第1半導体領域 と第1導電型と異なる第2導電型の第2半導体領域とを電気的に分離するために基板に設 けられる素子分離の製造に適用して有効な技術に関するものである。

(4)

【背景技術】

【 0 0 0 2 】

デジタル家電用マイコンまたはパーソナルコンピュータなどに用いられる大規模集積回路、あるいは移動体通信端末に用いられるアナログ高周波用電子部品(例えば送信用アンプ、受信用集積回路など)には高速化、低消費電力化、多機能化、および低コスト化が求められている。回路を構成する電子素子、例えば電界効果型トランジスタにおいては、これまでリソグラフィ技術を駆使し、主にゲート長を短くすることによって、その高性能化(電流駆動力の向上、消費電力の低減など)が実現されてきた。しかしながら、例えば電界効果型トランジスタを代表するMISFET(Metal Insulator Semiconductor Field Effect Transistor)においては、ゲート長が100 nm以下となると、ゲート長などの素子寸法のばらつきまたは不純物の統計揺らぎに起因したしきい値電圧のばらつきが、MISFETの高性能化の妨げとなってしまう。

[0003]

そこで、上記問題を回避するために、例えばInternational Electron Devices Meeting 2004 Technical Digest、2004年、p.631~634(非特許文献1)に記載され ているように、SOI(Silicon On Insulator)層およびBOX(Buried Oxide)層をそ れぞれ10nm以下と薄くしたSOI基板(以下、薄膜BOX-SOI基板と記す)を用 い、この薄膜BOX-SOI基板に電界効果型トランジスタを形成し、チャネル不純物濃 度を低くし、そしてBOX層下の支持基板の不純物濃度を調整して、電界効果型トランジ スタのしきい値電圧を制御する技術が研究されている。

[0004]

薄膜 B O X - S O I 基板に形成した電界効果型トランジスタでは、チャネル不純物濃度 を低くできるので、不純物の統計揺らぎに起因したしきい値電圧のばらつきを低減するこ とができる。また、 B O X 層が約 1 0 n m と薄いことから、 B O X 層下の支持基板の不純 物濃度を調整することによってしきい値電圧を制御することが可能である。また、 B O X 層を介して支持基板側からバックゲートバイアスを制御することによって、ゲート長や S O I 層の厚さなどの変調に起因したしきい値電圧のばらつき(統計ばらつき)をなくすこ ともできる。

[0005]

しかしながら、薄膜BOX-SOI基板に形成された電界効果型トランジスタはSOI 層が約10nmと薄いため、ソース・ドレイン領域の寄生抵抗が増大する。なお、この寄 生抵抗の増大は、例えば選択エピタキシャル成長(SEG: Selective Epitaxial Growth)を施して、そこにシリサイデーションにより低抵抗のシリサイド層を形成することによ って防ぐことができる。

【先行技術文献】

【非特許文献】

[0006]

【非特許文献1】International Electron Devices Meeting 2004 Technical Digest、2 0 0 4 年、p. 6 3 1 ~ 6 3 4

【発明の概要】

【発明が解決しようとする課題】

【 0 0 0 7 】

多様なアプリケーションに対応するために、SOI素子と高耐圧用のバルク素子とを同 ーの薄膜BOX-SOI基板上に混載することが必要となる場合がある。薄膜BOX-S OI基板上にバルク素子を形成する方法には、SOI層とBOX層とを除去した領域にバ ルク素子を形成するハイブリッド技術がある。この技術を適用すると、薄膜BOX-SO 10

30

20

I 基板上にバルク素子を設けることが可能である。しかし、SOI層(厚さ約10nm) とBOX層(厚さ約10nm)とを除去しているために、バルク素子が形成される領域(バルク素子領域)における素子分離の上面と支持基板の上面との高さの差(段差)が、S OI素子が形成される領域(SOI素子領域)における素子分離の上面と支持基板の上面 との高さの差(段差)よりも、SOI層とBOX層とを足し合わせた厚さ分大きくなる。 【0008】

ところで、薄膜BOX-SOI基板に形成された電界効果型トランジスタの場合、選択 エピタキシャル成長やシリサイデーションを行う際には、ゲート電極上のキャップ酸化膜 (例えばSiO₂膜)、ならびに支持基板の上面およびSOI層の上面に付着した自然酸 化膜を除去するために、直前の工程としてフッ硝酸(HF)溶液を用いた洗浄を必ず行う 。ところが、このHF洗浄により、支持基板の上面およびSOI層の上面に付着した自然 酸化膜だけでなく、素子分離の酸化膜(例えばSiO₂膜)もエッチングされる。 【0009】

素子分離の酸化膜がエッチングされて後退(低くなる)すると、SOI層と素子分離下 の支持基板とが物理的に結合して、ソース・ドレイン領域から支持基板へリーク電流が流 れることがある。この基板リーク電流は、素子分離の酸化膜を高くすることにより防止で きるが、素子分離の酸化膜が高くなると、同時に、SOI素子領域では素子分離の上面お よびSOI層の上面との段差、バルク素子領域では素子分離の上面と支持基板の上面との 段差が大きくなる。これら段差が大きい状態でゲート電極を加工すると、その段差部分に ゲート電極材料の残渣が発生する。残渣を無くすためにはオーバーエッチングが必要であ るが、オーバーエッチ量を増加させると、例えばSOI素子領域においてゲート電極とS OI層とが直行した部分に基板抜けが発生する。

[0010]

ゲート電極を加工する際に、残渣または基板抜けを発生させないための素子分離の上面 とSOI層の上面との段差または素子分離の上面と支持基板の上面との段差の上限は、ゲ ート電極材料やエッチング条件などにより厳密に定義することは困難であるが、約20n mである。また、基板リーク電流を防止するための素子分離の上面とSOI層の上面との 段差の下限は、ゲート電極上のキャップ酸化膜の厚さに依存するので厳密に定義すること は困難であるが、約10nmである。つまり、素子分離の上面とSOI層の上面との段差 および素子分離の上面と支持基板の上面との段差は10~20nmに設計しなければなら ない。

【0011】

しかしながら、前述したように、ハイブリッド構造を形成する場合には、SOI素子領 域におけるSOI層の上面とバルク素子領域における支持基板の上面との間で約20nm の段差が生じる。このため、素子分離の上面とSOI層の上面との段差または素子分離の 上面と支持基板の上面との段差を10~20nmにするには、設計上に矛盾が生じてくる 。従って、ハイブリッド構造を形成するにはプロセス上の工夫が必要である。 【0012】

また、薄膜 B O X - S O I 基板に形成した電界効果型トランジスタには、前述したプロ セス上の課題のみでなく、厚膜 B O X - S O I 基板に形成した電界効果型トランジスタと 比較すると、その特性に劣る箇所もある。それは、ソース・ドレイン領域と支持基板との 間に生じる接合容量の増加の問題である。この接合容量は、 B O X 層が十分厚い場合には 無視できるほど小さいので、回路遅延時間への影響は小さい。しかし、この接合容量は、 B O X 層の厚さが薄くなることに従って大きくなり、 B O X 層の厚さが約10 n m では、 その接合容量の大きさはバルク素子領域に形成される電界効果型トランジスタの接合容量 と同程度となる。接合容量が大きくなると高速回路動作に影響を与えるので、バルク素子 領域に形成される電界効果型トランジスタに対する優位性を示すためには構造上の工夫が 必要である。

[0013]

このように、薄膜 B O X - S O I 基板に電界効果型トランジスタを作製するためのプロ ⁵⁰

20

10

30

セス上の課題として、基板リーク電流の防止およびゲート電極を加工する時の基板抜けま たは残渣の発生の防止がある。また、構造上の課題として、ソース・ドレイン領域と支持 基板との間の接合容量の低減がある。

[0014]

本発明の目的は、薄膜BOX-SOI基板に形成される電界効果型トランジスタの信頼 性および動作特性の劣化を防ぐことのできる技術を提供することにある。 【0015】

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

【0016】

本願において開示される発明のうち、代表的なものの一実施の形態を簡単に説明すれば 、次のとおりである。

【0017】

この実施の形態は、シリコン基板と、シリコン基板の主面上にBOX層を介して形成されたSOI層とからなる薄膜BOX-SOI基板に形成された電界効果型トランジスタを 有する半導体装置である。電界効果型トランジスタは、薄膜BOX-SOI基板の主面に 所定の間隔で配置された第1導電型の第1半導体領域および第1導電型と異なる第2導電 型の第2半導体領域と、第1半導体領域の主面上に所定の距離を隔てて配置された一対の 半導体層と、一対の半導体層に形成された第2導電型の一対のソース・ドレイン領域と、 一対のソース・ドレイン領域に挟まれたゲート電極と、第1半導体領域と第2半導体領域 との間に形成された素子分離とを有しており、素子分離の側端部が、ソース・ドレイン領 域の側端部よりもゲート電極側に広がっている。

【0018】

また、この実施の形態は、シリコン基板と、シリコン基板の主面上にBOX層を介して 形成されたSOI層とからなる薄膜BOX-SOI基板に電界効果型トランジスタを形成 する半導体装置の製造方法である。薄膜BOX-SOI基板の主面に所定の間隔で配置さ れた 第 1 導 電 型 の 第 1 半 導 体 領 域 お よ び 第 1 導 電 型 と 異 な る 第 2 導 電 型 の 第 2 半 導 体 領 域 を形成した後、第1半導体領域のSOI層の主面上にゲート絶縁膜およびゲート電極を形 成し、さらにゲート電極の側壁に絶縁膜からなるサイドウォールを形成する。続いて、ゲ ート電極およびサイドウォールが形成されていないSOI層の主面上に半導体層を形成し 、 そ の 半 導 体 層 に 第 2 導 電 型 の 一 対 の ソ ー ス ・ ド レ イ ン 領 域 を 形 成 す る 。 続 い て 、 薄 膜 B OX-SOI基板の主面上に層間絶縁膜を形成した後、第1半導体領域と第2半導体領域 との間の上に位置する層間絶縁膜、半導体層、およびSOI層を順次エッチングして、層 間絶縁膜、半導体層、およびSOI層に第1分離溝を形成する。続いて、第1分離溝の側 壁に露出する半導体層およびSOI層に酸化膜側壁を形成した後、第1分離溝下に位置す る B O X 層 を 除 去 し て 第 2 分 離 溝 を 形 成 し 、 さ ら に B O X 層 が 除 去 さ れ た 領 域 か ら シ リ コ ン基板を等方エッチングして、シリコン基板に第3分離溝を形成する。その第3分離溝の 側端部は、ソース・ドレイン領域の側端部よりもゲート電極側に広がって形成される。そ の後、第1、第2、および第3分離溝の内部を絶縁材料で埋め込む。

【発明の効果】【0019】

本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効 果を簡単に説明すれば以下のとおりである。

[0020]

基板リーク電流を防止し、ゲート電極を加工する時の基板抜けや残渣の発生を防止し、 ソース・ドレイン領域と支持基板との間の接合容量を低減することにより、薄膜BOX-SOI基板に形成される電界効果型トランジスタの信頼性および動作特性の劣化を防ぐこ とができる。

【図面の簡単な説明】

50

10

20

30

 $\begin{bmatrix} 0 & 0 & 2 & 1 \end{bmatrix}$ 【図1】本発明の実施の形態1による半導体装置の要部断面図である。 【図2】本発明の実施の形態1による半導体装置の要部平面図である。 【図3】本発明の実施の形態1による半導体装置の製造工程中における要部断面図である 【図4】図3に続く半導体装置の製造工程中の図3と同じ箇所の要部断面図である。 【図5】図4に続く半導体装置の製造工程中の図3と同じ箇所の要部断面図である。 【図6】図5に続く半導体装置の製造工程中の図3と同じ箇所の要部断面図である。 【図7】図6に続く半導体装置の製造工程中の図3と同じ箇所の要部断面図である。 【図8】図7に続く半導体装置の製造工程中の図3と同じ箇所の要部断面図である。 【図9】図8に続く半導体装置の製造工程中の図3と同じ箇所の要部断面図である。 【図10】図9に続く半導体装置の製造工程中の図3と同じ箇所の要部断面図である。 【図11】図10に続く半導体装置の製造工程中の図3と同じ箇所の要部断面図である。 【図12】図11に続く半導体装置の製造工程中の図3と同じ箇所の要部断面図である。 【図13】図12に続く半導体装置の製造工程中の図3と同じ箇所の要部断面図である。 【図14】図13に続く半導体装置の製造工程中の図3と同じ箇所の要部断面図である。 【図15】図14に続く半導体装置の製造工程中の図3と同じ箇所の要部断面図である。 【図16】本発明の実施の形態2による半導体装置の要部断面図である。 【図17】本発明の実施の形態2による半導体装置の製造工程中における要部断面図であ る。 【図18】図17に続く半導体装置の製造工程中の図17と同じ箇所の要部断面図である 【図19】図18に続く半導体装置の製造工程中の図17と同じ箇所の要部断面図である 【図20】図19に続く半導体装置の製造工程中の図17と同じ箇所の要部断面図である 【図21】図20に続く半導体装置の製造工程中の図17と同じ箇所の要部断面図である 【図22】図21に続く半導体装置の製造工程中の図17と同じ箇所の要部断面図である 【 図 2 3 】 図 2 2 に 続 く 半 導 体 装 置 の 製 造 工 程 中 の 図 1 7 と 同 じ 箇 所 の 要 部 断 面 図 で あ る 【図24】図23に続く半導体装置の製造工程中の図17と同じ箇所の要部断面図である 【図25】図24に続く半導体装置の製造工程中の図17と同じ箇所の要部断面図である 【発明を実施するための形態】 [0022]以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実 施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なも のではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

10

20



40

50

及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除 き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、 以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場 合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のもので はないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、 位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考 えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとす

また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言

(7)

(8)

る。このことは、上記数値および範囲についても同様である。 【 0 0 2 4 】

また、以下の実施の形態においては、電界効果型トランジスタを代表するMISFET をMISと略し、 p チャネル型のMISFETを p MISと略し、 n チャネル型のMIS FETを n MISと略す。また、以下の実施の形態を説明するための全図において、 同一 機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下 、本発明の実施の形態を図面に基づいて詳細に説明する。

[0025]

(実施の形態1)

本実施の形態1による半導体装置およびその製造方法を、図1~図15を用いて詳しく ¹⁰ 説明する。

[0026]

まず、本実施の形態1による半導体装置の構成に関して図1を用いて説明する。図1に は、本実施の形態1による半導体装置の要部断面図を示している。

【0027】

本実施の形態1による半導体装置は、薄膜BOX-SOI基板1上に形成された、nチャネル型MISトランジスタ1n(以下、単にnMIS1nと記す)およびpチャネル型MISトランジスタ1p(以下、単にpMIS1pと記す)を有している。薄膜BOX-SOI基板1は、シリコン基板1sの主面にBOX層1bを介してSOI層1iが形成された基板である。BOX層1bの厚さは、例えば3nm~50nmであり、代表的な厚さは、例えば10nmである。また、SOI層1iの厚さは、例えば4nm~100nmであり、代表的な厚さは、例えば12nmである。ここで、n型とは、多数キャリアが電子であるような半導体領域の導電型または導電状態を表す。なお、薄膜BOX-SOI基板1を構成するシリコン基板1sおよびSOI層1iの導電型は、p型であってもn型であっても良い。

n M I S 1 n は、薄膜 B O X - S O I 基板 1 の S O I 層 1 i (p ウェル p w) の主面上 に積み上げるように形成された、 n 型の半導体層からなる一対の n 型ソース・ドレイン領 域 2 n を有する。一対の n 型ソース・ドレイン領域 2 n は、薄膜 B O X - S O I 基板 1 の 主面上に所定の距離を隔てて配置されている。 p M I S 1 p は、薄膜 B O X - S O I 基板 1 の S O I 層 1 i (n ウェル n w) の主面上に積み上げるように形成された、 p 型の半導 体層からなる一対の p 型ソース・ドレイン領域 2 p を有する。一対の p 型ソース・ドレイ ン領域 2 p は、薄膜 B O X - S O I 基板 1 の主面上に所定の距離を隔てて配置されている

[0029]

次に、本実施の形態1による半導体装置が有するnMIS1nおよびpMIS1pの構成を前述の図1、ならびに図2を用いて詳しく説明する。図2は、本実施の形態1による 半導体装置の要部平面図を示している。本実施の形態1のnMIS1nおよびpMIS1 pは、以下の構成を有する。

[0030]

図1に示すように、 n M I S 1 n は、薄膜 B O X - S O I 基板1の主面に形成された p 型の半導体領域である p ウェル p w 内に配置されている。 p M I S 1 p は、薄膜 B O X -S O I 基板1の主面に形成された n 型の半導体領域である n ウェル n w 内に配置されてい る。

[0031]

n M I S 1 n は、SO I 層 1 i (p ウェル p w) の主面上に積み上げるようにして形成 された、 n 型の半導体層からなる一対の n 型ソース・ドレイン領域 2 n を有する。一対の n 型ソース・ドレイン領域 2 n は、SO I 層 1 i の主面上に所定の距離を隔てて配置され ている。 20

【0032】

また、 n M I S 1 n は、 S O I 層 1 i の主面上において、ゲート絶縁膜 3 を隔てて配置 されたゲート電極 4 を有する。ゲート電極 4 の両側壁にはサイドウォール 5 を有している 。従って、ゲート電極 4 は、 S O I 層 1 i の主面上のうち、一対の n 型ソース・ドレイン 領域 2 n の間であって、サイドウォール 5 に平面的に挟まれた位置に配置している。 【 0 0 3 3 】

また、 n M I S 1 n は、 S O I 層 1 i の主面に形成された n 型の半導体領域である、 n 型エクステンション領域 6 n を有する。 n 型エクステンション領域 6 n と n 型ソース・ド レイン領域 2 n とは同じ n 型の導電型であり、互いに平面的に重なる位置において電気的 に接続されている。このような n 型エクステンション領域 6 n は、ゲート電極 4 下の S O I 層 1 i にあるチャネル領域と、 n 型ソース・ドレイン領域 2 n との間で、キャリアを円 滑に授受するために形成されている。

【0034】

上記の構成を有する n M I S 1 n は、薄膜 B O X - S O I 基板 1 上において層間絶縁膜 7 で覆われ、層間絶縁膜 7 に形成されたコンタクトプラグ 8 を介して、層間絶縁膜 7 上に 形成された配線層 9 に電気的に接続している。より具体的には、 n M I S 1 n の n 型ソー ス・ドレイン領域 2 n やゲート電極 4 には導電性のコンタクトプラグ 8 が電気的に接続さ れており、配線層 9 を通じて、外部から電気的に導通し得る構造となっている。これらの 層間絶縁膜 7 、コンタクトプラグ 8 、および配線層 9 からなる配線構造は、さらに上層に も同様に形成され、多層配線構造を有していても良い。以上が、本実施の形態 1 による半 導体装置が有する n M I S 1 n および配線構造の基本的な構成である。 【0035】

pMIS1pは、nMIS1nを構成する半導体層(または半導体領域)においては極 性が逆であり、他は同様であるような構成を有する。より具体的には、p型MIS1pは 、nMIS1nと同様の構成ゲート絶縁膜3、ゲート電極4、およびサイドウォール5を 有する。また、pMIS1pは、nMIS1nのn型ソース・ドレイン領域2nおよびn 型エクステンション領域6nとは極性が逆であり、かつ同様の形状のp型ソース・ドレイ ン領域2pおよびp型エクステンション領域6pを有する。そして、pMIS1pは、n MIS1nと同様の配線構造(層間絶縁膜7、コンタクトプラグ8、および配線層9)に よって、外部との電気的な導通が可能となっている。

【0036】

n M I S 1 n および p M I S 1 p は、それぞれ薄膜 B O X - S O I 基板 1 の主面に形成 された素子分離 1 0 によって規定された、活性領域(アクティブ領域)に配置されており 、素子分離 1 0 によって電気的に絶縁されている。

【0037】

ここで、その素子分離10は、浅溝に酸化シリコンよりも比誘電率の低いlow-k絶 縁膜を埋め込んだ、所謂STI(Shallow Trench Isolation)構造である。図1では、n MIS1nとpMIS1pとは、素子分離10を隔てて隣り合って配置されたpウェルp wとnウェルnwとに形成された場合を示しているが、この限りではない。

【0038】

次に、本実施の形態1による半導体装置が有するnMIS1nとpMIS1pとを互い に絶縁するための素子分離10の構成を前述の図1を用いて詳しく説明する。 【0039】

n M I S 1 n の n 型ソース・ドレイン領域 2 n および p M I S 1 p の p 型ソース・ドレ イン領域 2 p のそれぞれの側端部と素子分離 1 0 とが接触する部分には、酸化膜側壁 1 1 を有している。また、上面から見て B O X 層 1 b 下のシリコン基板 1 s では、素子分離 1 0 の側端部が、 n M I S 1 n の n 型ソース・ドレイン領域 2 n の側端部または p M I S 1 p の p 型ソース・ドレイン領域 2 p の側端部よりもゲート電極 4 側に広がっている。この ゲート電極 4 側に広がった素子分離 1 0 の側端部は、サイドウォール 5 の直下付近まで広 げることが可能である。図 1 では、その素子分離 1 0 の側端部の形状は楕円形状となって 10

30

いるが、直線的な形状であっても良い。また、 B O X 層 1 b 下の素子分離 1 0 は 1 o w k 絶縁膜で構成しなくても良く、あるいは空洞であっても良い。以上が、本実施の形態 1 による半導体装置が有する n M I S 1 n、 p M I S 1 p、素子分離 1 0、および配線構造 の基本的な構造である。

(10)

[0040]

ところで、図2に示すように、BOX層1bを介してシリコン基板1s側からバイアス を掛けて、素子特性を制御するためのバックゲートバイアス領域BGを設ける場合、ゲー ト電極4が、ソース・ドレイン領域ACT、素子分離10、およびバックゲートバイアス 領域BGを横切るようなレイアウトになることがある。この場合、ゲート電極4を加工し た後に素子分離10を形成すると、ゲート電極4直下のSOI層1iとバックゲートバイ アス領域BGとが物理的につながり、バックゲートバイアス領域BGとソース・ドレイン 領域ACTとの間にリーク電流が流れる、あるいはバックゲートバイアス領域BGにバイ アスを掛けた時に、BOX層1b下のシリコン基板1s側からではなく、ゲート電極4直 下のSOI層1iを介して直接バイアスが掛かることがある。このような状態では、上記 リーク電流のために良好なオン / オフ特性が得られず、また、バックゲートバイアスによ る素子特性の制御も不能になる。

【0041】

そこで、本実施の形態1では、ゲート電極4が素子分離10をまたぐ部分のみ、ウェル を形成する前に、通常のフォトリソグラフィ法およびドライエッチング法を用いて分離部 分ISOを形成する。分離部分ISOを構成する絶縁材料には、熱プロセスに対する耐性 が必要となるので、酸化シリコン膜を用いる。なお、分離部分ISOを構成する絶縁材料 に酸化シリコンよりも比誘電率の低い1ow - k絶縁膜を用いても良い。1ow - k絶縁 膜を用いても、ソース・ドレイン領域ACT直下ではないこと、また微小領域であること から、回路動作には影響を及ぼさない。

【0042】

次に、本実施の形態1によるnMIS1nおよびpMIS1pが前述した構成であることの効果に関して詳しく説明する。なお、本実施の形態1によるnMIS1nおよびpM IS1pのプロセス上の特徴によってもたらされる効果に関しては、後の製造方法の説明 とともに詳しく説明する。

【0043】

本実施の形態1による半導体装置が有する n M I S 1 n および p M I S 1 p では、前述 した分離構造の適用により、以下のような効果をもたらす。すなわち、シリコン基板1 s に形成された素子分離10の側端部をゲート電極4側に広げ、素子分離10を構成する絶 縁膜を酸化シリコンよりも比誘電率の低い1 o w - k 絶縁膜で構成することにより、 n M I S 1 n の n 型ソース・ドレイン領域2 n と p ウェル p w との間に発生する寄生容量およ び p M I S 1 p の p 型ソース・ドレイン領域2 p と n ウェル n w との間に発生する寄生容 量を低減させることができる。

[0044]

ここで、 n M I S 1 n と p M I S 1 p とにより構成される C M I S デバイスの回路動作 速度は、t p d = R C で表される。t p d は回路遅延時間と呼ばれ、インバータが1 周期動 作するのに掛かる時間を表しており、トランジスタの抵抗 R と容量 C との積である。つま り、抵抗 R および容量 C が小さいほど、回路は高速に動作する。従って、本実施の形態 1 では、分離構造に前述した素子分離 1 0 の形状を採用することにより寄生容量が低減し、 薄膜 B O X - S O I 基板 1 上に作製した n M I S 1 n および p M I S 1 p を有する半導体 装置の性能を向上させることができる。

【0045】

本実施の形態1による半導体装置が有するnMIS1nおよびpMIS1pは、前述した基本的な構成に加え、以下のような構成を有している方が、より好ましい。 【0046】

ゲート絶縁膜3を構成する絶縁材料は、酸化シリコンを主体とする絶縁膜であっても良 50

10

30

いが、酸化シリコンよりも比誘電率の高い、所謂 h i g h - k 絶縁膜である方が、より好ましい。酸化シリコンよりも比誘電率の高いゲート絶縁膜 3 として、例えば、酸窒化シリコン(S i O N N y)、窒化シリコン(S i N y)、酸化タンタル(T a 2 O 5)、酸化チタン(T i O 2)、酸化アルミニウム(A 1 2 O 3)、酸化ハフニウム(H f O 2)、または酸窒化ハフニウムシリコン(H f S i O N)を主体とする絶縁膜を例示することができる。このような h i g h - k 絶縁膜によってゲート絶縁膜 3 を形成することで、等価酸化膜厚(E O T : Equivalent Oxide Thickness)を減少させることができる。すなわち、酸化シリコン膜を用いた場合と比較して、ゲート絶縁膜 3 の物理膜厚を厚くしても同等の電界効果をもたらすことができる。これにより、前述したような効果を有する本実施の形態 1 の n M I S 1 n および p M I S 1 p においてリーク電流を低減することができる。その結果として、 n M I S 1 n および p M I S 1 p を有する半導体装置の信頼性をより向上させることができる。

(11)

【0047】

また、ゲート電極4を構成する導電材料は、不純物を含む多結晶シリコンを主体とする 導体膜であっても良いが、窒化チタン(TiN)、窒化モリブデン(MoN)、またはハ フニウムシリサイド(HfSi)などを主体とする導体膜を用いた、所謂メタルゲート電 極材料である方が、より好ましい。なぜなら、このようなメタルゲート電極材料によって ゲート電極4を形成することにより、多結晶シリコン膜のみを用いた場合よりも、空乏化 し難いゲート電極4が得られるからである。これにより、前述したような効果を有する本 実施の形態1のnMIS1nおよびpMIS1pにおいて、駆動電流を向上させることが できる。その結果として、nMIS1nおよびpMIS1pを有する半導体装置の性能を 向上させることができる。

[0048]

また、 n型ソース・ドレイン領域2 n および p型ソース・ドレイン領域2 p は、シリコン ンを主体とする半導体層であっても良いが、 n型ソース・ドレイン領域2 n は、シリコン とゲルマニウム(Ge)との混晶を主体とする半導体層である方が、より好ましい は、シリコンとカーボン(C)との混晶を主体とする半導体層である方が、より好ましい 。なぜなら、シリコン基板1 s 上に新たに積み上げることで形成される n型ソース・ドレ イン領域2 n をシリコンとゲルマニウムとの混晶とし、 p型ソース・ドレイン領域2 p を シリコンとカーボンの混晶とすることにより、単結晶シリコンからなるチャネル移動度(チャネル領域におけるキャリア移動度)を向上させる効果がある。これにより、前述した ような効果を有する本実施の形態1 の n M I S 1 n および p M I S 1 p において、駆動電 流をより向上させることができる。その結果として、 n M I S 1 n および p M I S 1 p を

【0049】

また、 n 型ソース・ドレイン領域2 n および p 型ソース・ドレイン領域2 p は、前述し たようなシリコン、シリコンとゲルマニウムとの混晶からなる半導体層またはシリコンと カーボンとの混晶からなる半導体層のみであっても良いが、その表面側の一部または全部 が、金属シリサイド層 s c によって形成されている方が、より好ましい。なぜなら、 n 型 ソース・ドレイン領域2 n および p 型ソース・ドレイン領域2 p のそれぞれの表面に半導 体層よりも抵抗値の低い金属シリサイド層 s c を設けることで、コンタクトプラグ 8 との オーミック接続が実現できるからである。これにより、前述したような効果を有する本実 施の形態1 の n M I S 1 n および p M I S 1 p において、駆動電流をより向上させること ができる。その結果として、 n M I S 1 n および p M I S 1 p を有する半導体装置の性能 をより向上させることができる。

[0050]

ここで、 n 型ソース・ドレイン領域 2 n および p 型ソース・ドレイン領域 2 p のそれぞ れの一部が金属シリサイド層 s c によって形成された構造とした場合、 n 型ソース・ドレ イン領域 2 n および p 型ソース・ドレイン領域 2 p においては、金属シリサイド層 s c 以 外の領域が半導体層となる。金属シリサイド層 s c としては、例えば、コバルトシリサイ 10

20

ド(CoSi₂)、ニッケルシリサイド(NiSi)、白金シリサイド(PtSi)、タ ングステンシリサイド(WSi₂)、またはモリブデンシリサイド(MoSi₂)などが ある。なお、前述の図1では、n型ソース・ドレイン領域2nおよびp型ソース・ドレイ ン領域2pのそれぞれの一部、さらにゲート電極4の一部が金属シリサイド層scによっ て形成された場合を示している。以上が、本実施の形態1による半導体装置が有するnM IS1nおよびpMIS1pのより好ましい構成である。

(12)

【0051】

次に、本実施の形態1による半導体装置の製造方法について、図3~図15を用いて詳 しく説明する。なお、以下の工程によって形成される構成において、これまで説明したも のと同様の構成に関しては同様の効果を有するものとし、ここでの重複した説明は省略す る。

[0052]

まず、図3に示すように、シリコン基板1sの主面に埋め込みBOX層1bを形成し、 さらにそのBOX層1bの上に、SOI層1iを形成する。

【0053】

次に、図4に示すように、シリコン基板1 sの主面およびSOI層1 iの主面に、 pウェル p w および n ウェル n w を形成する。さらに SOI層1 iの主面に n 型エクステンション領域6 n および p 型エクステンション領域6 p を形成し、 SOI層1 iの主面上にゲート絶縁膜3 およびゲート電極4 を形成する。

【0054】

pウェルpwおよびnウェルnwは、イオン注入法により互いに異なる領域に不純物を 注入し、これを熱処理により活性化および拡散させることで形成する。互いに異なる領域 に互いに異なる導電型となる不純物を注入するときは、フォトリソグラフィ法などによっ てパターニングしたフォトレジスト膜(図示しない)を形成し、これをイオン注入用のマ スクとして、不純物を打ち分ける。また、不純物の活性化および拡散のための熱処理は、 他の工程で必要となる熱処理と共通して施しても良い。これにより、工程数を削減するこ とができる。以後、種々の導電型を有する半導体領域を形成する方法は同様とする。 【0055】

次に、SOI層1iの主面上において、pウェルpwおよびnウェルnwの両領域の主 面上に、ゲート絶縁膜3を介してゲート電極4を形成する。これらは、以下のような方法 によって形成する。

【0056】

まず、SOI層1iの主面を熱酸化法などによって酸化することで、後にゲート絶縁膜 3となる膜状の酸化シリコン膜を形成する。その後、この酸化シリコン膜を覆うようにし て、化学気相成長(CVD:Chemical Vapor Deposition)法などによって、後にゲート 電極4となる膜状の多結晶シリコン膜(またはシリコンゲルマニウム膜、金属シリサイド 膜、金属膜などでも良い)を形成する。その後、この多結晶シリコン膜を覆うようにして 、CVD法などによって、酸化シリコンを主体とする絶縁膜からなるキャップ絶縁膜12 を形成する。

【0057】

続いて、フォトリソグラフィ法およびドライエッチング法によってキャップ絶縁膜12 を加工する。そして、このキャップ絶縁膜12をエッチングマスクとした異方性エッチン グにより、下層の多結晶シリコン膜および酸化シリコン膜を順に加工して、ゲート電極4 およびゲート絶縁膜3をそれぞれ形成する。

【0058】

ゲート絶縁膜3としては、酸窒化シリコン、窒化シリコン、酸化タンタル、酸化チタン、酸化アルミニウム、酸化ハフニウム、または酸窒化ハフニウムシリコンを主体とする絶縁膜であっても良い。ゲート絶縁膜3には、酸化シリコンを主体とする絶縁膜を用いるよりも、酸化シリコンよりも比誘電率の1 o w - k 絶縁膜を用いた方が、より好ましい。その理由および効果に関しては前述の図1を用いた説明と同様である。

20

10

【 0 0 5 9 】

ゲート電極4としては、窒化チタン、窒化モリブデン、またはハフニウムシリサイドな どを主体とする導体膜を用いた所謂メタルゲート電極材料である方が、より好ましい。そ の理由および効果に関しては前述の図1を用いた説明と同様である。 【0060】

(13)

続いて、ゲート電極4の側壁を覆うようにして、サイドウォール5を形成する。これに は、まず、SOI層1iの主面上にCVD法などによって、20~40nm程度の膜厚の 窒化シリコンを主体とする絶縁膜を形成する。その後、当該窒化シリコン膜に対して、例 えば反応性イオンエッチング(RIE: Reactive Ion Etching)法のようなドライエッチ ングを施す。ここでは、エッチングマスクなどは形成せずに、窒化シリコン膜に対して全 面的に異方性エッチングを施す。

【0061】

ここで、ゲート電極4の段差部では、平坦な部分と比較して厚く窒化シリコン膜が形成 されている。従って、全面的に異方性エッチングを施した場合、平坦部の窒化シリコン膜 を除去しても、ゲート電極4の側壁を覆うようにして窒化シリコン膜を残すことができる 。このようにして、ゲート電極4の側壁を覆う窒化シリコン膜からなるサイドウォール5 を形成する。前述のようにして、所望の膜を段差部の側壁にサイドウォール状に残すため に、当該膜に全面的に異方性エッチングを施す方法を、エッチバックと記す。 【0062】

次に、図5に示すように、SOI層1iの主面が露出した箇所に、20~30nm程度 20 の膜厚の半導体層からなるソース・ドレイン領域2を形成する。すなわち、本工程では、 SOI層1iの主面のうち、ゲート電極4およびサイドウォール5に覆われていない領域 に半導体層を積み上げることで、ソース・ドレイン領域2を形成したことになる。

【0063】

これには、例えば、ジクロールシラン(SiH₂ Cl₂)および塩化水素(HCl)ガ スを用いた減圧CVD法によってシリコン層を堆積する。この方法によれば、前述のSO I層1iが露出した部分に堆積されるシリコン層は、SOI層1iの単結晶に倣ってエピ タキシャル成長する。このような選択エピタキシャル成長法によって、SOI層1iの主 面上に、所定の距離を隔てて配置された、シリコン層からなる一対のソース・ドレイン領 域2を形成する。なお、本工程でソース・ドレイン領域2として結晶成長させたシリコン 層には、所定の不純物を含ませない。

【0064】

また、前述した工程では、シリコン層を選択エピタキシャル成長によって積み上げるこ とで、ソース・ドレイン領域2を形成する方法を示した。しかし、本実施の形態1の製造 方法では、シリコンとゲルマニウムとの混晶またはシリコンとカーボンとの混晶を主体と する半導体層を積み上げることで、ソース・ドレイン領域2を形成する方が、より好まし い。その理由は、ソース・ドレイン領域2としてシリコンとゲルマニウムとの混晶または シリコンとカーボンとの混晶を用いることで、前述の図1を用いて説明した効果を有する からである。

[0065]

o

シリコンとゲルマニウムとの混晶からなる半導体層(以下、シリコンゲルマニウム混晶 層と記す)は、選択エピタキシャル成長法を用いて形成する。より具体的には、例えばジ クロールシラン、モノゲルマン(GeH₄)、および塩化水素ガスを用いた減圧CVD法 によって、シリコンゲルマニウム混晶層をエピタキシャル成長させることができる。 【0066】

シリコンとカーボネイトとの混晶からなる半導体層(以下、シリコンカーボネイト混晶層と記す)は、選択エピタキシャル成長法を用いて形成する。より具体的には、例えばジクロールシラン、アセチレン(C3H8)、および水素ガスを用いた気相エピタキシャル成長法によって、シリコンカーボネイト混晶層をエピタキシャル成長させることができる

10

50

40

【0067】

ここで成長させたソース・ドレイン領域2は、シリコンを結晶成長させた半導体層であ り、イオン注入およびその後の熱処理によって、同様にn型導電化またはp型導電化され る。以後、イオン注入によってn型導電化したソース・ドレイン領域2を、n型ソース・ ドレイン領域2nと記述する。また、イオン注入によってp型導電化したソース・ドレイ ン領域2を、p型ソース・ドレイン領域2pと記述する。前述のように、n型ソース・ド レイン領域2nとn型エクステンション領域6nとは、その端部において平面的に重なっ ており、電気的に接続されている。同様に、p型ソース・ドレイン領域2pとp型エクス テンション領域6pとは、その端部において平面的に重なっており、電気的に接続されている。

(14)

【0068】

次に、図6に示すように、SOI層1iの主面のうち、後にpMIS1p(前述の図1 参照)を形成する n ウェル n wの領域を覆うように、フォトリソグラフィ法などによって フォトレジスト膜13を形成する。その後、フォトレジスト膜13をイオン注入マスクと して、SOI層1iの主面のうち、後に n M I S 1 n (前述の図1参照)を形成するpウ ェルp wの領域にイオン注入DNを施す。イオン注入DNでは、 n 型不純物として、例え ばヒ素(A s)やリン(P)などを、加速電圧5 k e V、ドーズ量1 x 1 0^{1 5} c m ^{- 2} 程度で注入する。イオン注入DNを施した後、フォトレジスト膜13を除去する。 【0069】

次に、図7に示すように、SOI層1iの主面のうち、後にnMIS1n(前述の図1 参照)を形成するpウェルpwの領域を覆うように、フォトリソグラフィ法などによって フォトレジスト膜14を形成する。その後、フォトレジスト膜14をイオン注入マスクと して、SOI層1iの主面のうち、後にpMIS1p(前述の図1参照)を形成するnウ ェルnwの領域にイオン注入DPを施す。イオン注入DPでは、p型不純物として、例え ばホウ素(B)などを、前述の図6のイオン注入DNと同様の加速電圧、ドーズ量で注入 する。その後、フォトレジスト膜14を除去する。

その後、例えばRTA(Rapid Thermal Annealing)法などにより、1000 で1秒 程度の熱処理を施す。この熱処理により、注入した不純物を活性化および拡散させる。以 上の工程により、イオン注入DN,DPによって不純物が注入された領域に、n型ソース ・ドレイン領域2nまたはp型ソース・ドレイン領域2pが形成される。 【0071】

次に、図8に示すように、半導体層からなるn型ソース・ドレイン領域2nおよびp型 ソース・ドレイン領域2pの表面、ならびにゲート電極4の表面にSOI層1iの主面上 の金属シリサイド層scを、所謂サリサイド技術によって形成する。まず、ゲート電極4 上のキャップ絶縁膜12を除去した後、例えばコバルト(Co)、ニッケル(Ni)、白 金(Pt)、タングステン(W)、またはモリブデン(Mo)などの金属材料をSOI層 1iの主面上に堆積する。続いて、熱処理を施すことにより、前述した金属材料と、SO I層1iの主面に露出したシリコンの部分(本実施の形態1では、n型ソース・ドレイン 領域2n、p型ソース・ドレイン領域2p、およびゲート電極4)とが化合(金属シリサ イド化)反応を起こし、金属シリサイド(コバルトシリサイド、ニッケルシリサイド、白 金シリサイド、タングステンシリサイド、またはモリブデンシリサイドなど)が形成され る。その後、シリサイド化されなかった金属膜の部分をエッチングにより除去することで 、金属シリサイド層scを形成する。

[0072]

また、前述のようにして金属シリサイド層 s c を形成する過程で、 n 型ソース・ドレイン領域 2 n または p 型ソース・ドレイン領域 2 p に注入した不純物は、表面からの金属シリサイドの侵入に伴い、下端のシリコン層 / 金属シリサイド層 s c 界面に偏析する (雪かき効果)。従って、シリコン層 / 金属シリサイド層 s c 界面の不純物濃度は高濃度 (例えば、1 × 1 0 ^{2 0} c m ^{- 3}以上)になる。これにより、 n 型ソース・ドレイン領域 2 n お

10

20

よび p 型ソース・ドレイン領域 2 p のそれぞれの内部での、シリコン層と金属シリサイド 層 s c との間のコンタクト抵抗は、 n M I S 1 n および p M I S 1 p の高速動作に影響し ないほど十分に低い値となる。これは、シリコンゲルマニウム混晶層を積み上げることで n 型ソース・ドレイン領域 2 n を形成した場合およびシリコンカーボネイト混晶層を積み 上げることで p 型ソース・ドレイン領域 2 p を形成した場合でも同様である。 【 0 0 7 3 】

なお、上記の雪かき効果によって、 n 型エクステンション領域 6 n の不純物濃度は、 n 型ソース・ドレイン領域 2 n の不純物濃度よりも低くなり、同様に、 p 型エクステンショ ン領域 6 p の不純物濃度は、 p 型ソース・ドレイン領域 2 p の不純物濃度よりも低くなる

[0074]

次に、図9に示すように、SOI層1 iの主面上に層間絶縁膜7を積層させる。この時 積層される層間絶縁膜7は、酸化シリコン(4.2~4.0)よりも比誘電率の低いLo w-k絶縁膜で形成される。例えば、SiO₂にカーボンCを添加したSiOC(2.8 ~2.5)、SiOF(3.7~3.5)、SiOB(3.5)、有機ポリマー系の材料 (2.5~2.0)等を例示することができる。

[0075]

次に、図10に示すように、フォトリソグラフィ法およびドライエッチング法などによって、 n M I S 1 n と p M I S 1 p とを電気的に絶縁するための素子分離10を形成する。この工程では、層間絶縁膜7、金属シリサイド層 s c 、 n 型ソース・ドレイン領域2 n または p 型ソース・ドレイン領域2 p が形成されたシリコン層、および S O I 層 1 i を異方性エッチングすることにより第1分離溝11 a を形成する。この時、 B O X 層 1 b は除去せずに、 B O X 層 1 b 上で異方性エッチングが止まるように、エッチングガス混合比を調整して第1分離溝11 a を形成する。

【0076】

次に、図11に示すように、前述した工程により第1分離溝11aの側壁に露出したS OI層1iおよびシリコン層(n型ソース・ドレイン領域2nおよびp型ソース・ドレイ ン領域2p)を低温プラズマ酸化法により、例えば3nm程度酸化して、酸化膜側壁11 を形成する。

【0077】

次に、図12に示すように、前述した第1分離溝11aを形成した時に除去せずに残したBOX層1bを、異方性エッチングにより除去し、シリコン基板1sを露出させて第2分離溝11bを形成する。この時、前述した低温プラズマ酸化法により形成した酸化膜側壁11が除去されないように、エッチングガス流量比等を調整する。 【0078】

次に、図13に示すように、第2分離溝11b下のBOX層1bが除去された領域から シリコン基板1sを、例えばフッ硝酸などを用いて等方性エッチングして、第3分離溝1 1cを形成する。この時、シリコン基板1s以外の露出した領域である層間絶縁膜7、金 属シリサイド層sc、酸化膜側壁11、およびBOX層1bとは十分に選択比が取れるように濃度を調整(HF:HNO2:CH3COOH=1:3:8など)する。この時、フ ッ硝酸によるエッチングは等方性であるので、形成された第3分離溝11cは楕円形状に なるが、他の方法を用いて楕円形状以外の形状、例えば長方形等の形状としても良い。ま た、この時形成される第3分離溝11cの側端部は、BOX層1bの側端部(n型ソース ・ドレイン領域2nの側壁部またはp型ソース・ドレイン領域2pの側壁部)よりもゲー ト電極4側に広がっており、かつ、サイドウォール5の側端部よりも第1分離溝11aま たは第2分離溝11b側に広がっている。具体的には、図13に示したように、サイドウ ォール5の側端部とBOX層1bの側端部(n型ソース・ドレイン領域2nの側壁部また は第2分離溝11bの側端部(n型ソース・ドレイン領域2nの側壁部また は第2分離溝11b側に広がっている。具体的には、図13に示したように、サイドウ オール5の側端部とBOX層1bの側端部(n型ソース・ドレイン領域2nの側壁部また はp型ソース・ドレイン領域2pの側壁部)との間に、第3分離溝11cの側端部が形成 されることが、nMIS1nおよびpMIS1pのそれぞれの高速動作には好適である。 【0079】 10

30

次に、図14に示すように、エッチングにより掘り込んだ第1分離溝11a、第2分離 溝11b、および第3分離溝11cの内部に酸化シリコンよりも比誘電率の低い絶縁材料 11dを埋め込むことにより、素子分離10を形成する。例えば前述した層間絶縁膜7と 同じ絶縁材料を埋め込んでも良いが、酸化シリコンよりも比誘電率の低い絶縁材料ならば 層間絶縁膜7と異なる絶縁材料であっても良い。絶縁材料11dのカバレージが悪い場合 は、第3分離溝11cの側端部まで絶縁材料11dが埋め込まれず、第3分離溝11cの 内部に空洞が形成される場合がある。しかし、空気の誘電率は約1.0なので、nMIS 1nおよびpMIS1pを高速動作させるためには好適である。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

次に、図15に示すように、フォトリソグラフィ法およびエッチング法などによって層 間絶縁膜7にコンタクトプラグ8を形成し、さらに前述の図1を用いて説明した構成の配 線層9からなる配線構造を形成する。本実施の形態1の製造方法では、以上の工程によっ て、前述の図1に示した構造の半導体装置を形成する。以上が、本実施の形態1によるn MIS1nおよびpMIS1pを有する半導体装置の製造方法である。 【0081】

このように、本実施の形態1の製造方法によれば、ゲート絶縁膜3およびゲート電極4 を形成してから、素子分離10を形成する。すなわち、素子分離10の上面とSOI層1 iの上面との境界の高さの違い(段差)が無い状態で、ゲート絶縁膜3およびゲート電極 4を形成することができる。従って、ゲート絶縁膜3およびゲート電極4を加工する時に 起きる基板抜け(エッチング過剰により、ゲート電極4と直交する部分のSOI層1iが 抉れてしまうこと)または残渣(エッチング不足により、素子分離10の上面とSOI層 1iの上面との段差部分に、ゲート電極4の材料やゲート絶縁膜3の材料が残留してしま うこと)を無くすことができる。これにより、基板抜けによる基板リーク電流の増大を防 ぐことができ、また、残渣により形成される寄生容量に起因した n M I S 1 n および p M I S 1 p のデバイス特性の劣化を防止できる。

【0082】

また、本実施の形態1の製造方法によれば、前述の図8の工程で金属シリサイド層sc を形成した後に、素子分離10を形成する。すなわち、金属シリサイド層scを形成する 直前にHF洗浄を行っても、素子分離10を構成する絶縁材料11dは後退しない。従っ て、BOX層1i下のシリコン基板1sとSOI層1iとが、金属シリサイドの拡散によ り物理的に結合することが無くなる。これにより、SOI層1iからシリコン基板1sへ 流れる基板リーク電流によるデバイス特性の劣化を防止できる。

[0083]

以上のように、ゲート電極4および金属シリサイド層scを形成した後に素子分離10 を形成することにより、ゲート電極4を加工する際の基板抜けおよび残渣の発生を抑制し、金属シリサイド層scを形成する際のSOI層1iとシリコン基板1sとの物理的結合 を防止することができる。これにより、オン / オフ特性などといったトランジスタ特性を 劣化させること無く、薄膜BOX-SOI基板1の主面にnMIS1nおよびpMIS1 pを形成することができる。

[0084]

(実施の形態2)

本実施の形態2による半導体装置に関して、前述した実施の形態1の半導体装置と比較 しながら説明する。

【 0 0 8 5 】

図16に示すように、本実施の形態2による半導体装置が有するnMIS1nおよびp MIS1pは、そのゲート電極4の要部において、前述した実施の形態1の半導体装置(前述の図1参照)と異なる構造を有する。なお、本実施の形態2による半導体装置は、以 下で説明する構成以外においては、前述した実施の形態1の半導体装置と同様の構成を有 し、その効果も同様であるとし、ここでの重複した説明は省略する。 【0086】 10

本実施の形態2による半導体装置が有する n M I S 1 n および p M I S 1 p は、サイド ウォール5 の内側に沿うようにゲート絶縁膜3 と、その内側に第1ゲート電極1 2 a およ び第2ゲート電極1 2 b が埋め込まれている。この構成は、後ほど製造方法に記述するよ うに、ダマシン技術を用いたゲートラストプロセスにより作られている。このプロセスに より、ゲート絶縁膜3に比誘電率の高いh i g h - k 絶縁膜を適用することが可能となる 。比誘電率が高いので、これまでゲート絶縁膜3 に使われてきた酸化シリコン膜と比べて 、等価酸化膜厚を比較的厚い膜厚で実現することができる。ゲート絶縁膜3 が厚くなるの で、第1 および第2ゲート電極1 2 a , 1 2 b から S O I 層 1 i へ流れるゲートリーク電 流が抑制される。さらに、スケール則にそってゲート長をシュリンクすることができるの で、オン電流(I o n)が上昇する。そして、このゲートラストプロセスは、本実施の形 態2で説明するように、S T I ラストプロセスとも併用することが可能である。このよう に、本実施の形態2を適用することで、 n M I S 1 n および p M I S 1 p のゲートリーク 電流が抑制され、I o n 特性が上昇する。従って、本実施の形態2を適用することで、 n M I S 1 n および p M I S 1 p のトランジスタ特性を向上させることができる。 【0087】

次に、前述のような効果を有する半導体装置の製造方法を説明する。本実施の形態2に おいて、その製造方法に関して特筆しない工程は、前述した実施の形態1の製造方法(前 述の図3~図15)と同様である。本実施の形態2による半導体装置の製造方法の各工程 が有する効果に関しても、前述した実施の形態1の製造方法と同様の工程であれば同様の 効果を有することとし、ここでの重複した説明は省略する。

[0088]

まず、本実施の形態 2 による半導体装置の製造方法では、前述の図 2 に示したように、 薄膜 B O X - S O I 基板 1 を準備する。

【 0 0 8 9 】

次に、図17に示すように、 p ウェル p w 、 n ウェル n w 、 ダミーゲート絶縁膜 D I 、 ダミーゲート電極 D G 、およびダミーゲートキャップ膜 D C を形成し、さらに n 型エクス テンション領域 6 n および p 型エクステンション領域 6 p を形成する。 【 0 0 9 0 】

pウェルpwおよびnウェルnwのそれぞれのSOI層1iの主面上に、ダミーゲート 絶縁膜DIを介してダミーゲート電極DGを形成する。これらは、前述した実施の形態1 で説明したものと同様の方法で形成する。まず、SOI層1iの主面を熱酸化法などによ って酸化することで、後にダミーゲート絶縁膜DIとなる膜状の酸化シリコン膜を形成す る。その後、この酸化シリコン膜を覆うようにして、CVD法などによって、後にダミー ゲート電極DGとなる膜状の多結晶シリコン膜(シリコンゲルマニウム膜、金属シリサイ ド膜、または金属膜などでも良い)を形成する。その後、この多結晶シリコン膜を覆うよ うにして、CVD法などによって、酸化シリコンを主体とする絶縁膜からなるダミーゲー トキャップ膜DCを形成する。

[0091]

続いて、フォトリソグラフィ法および異方性エッチング法によってダミーゲートキャッ プ膜DCを加工する。そして、このダミーゲートキャップ膜DCをエッチングマスクとし た異方性エッチングにより、下層の多結晶シリコン膜および酸化シリコン膜を順に加工し て、ダミーゲート電極DGおよびダミーゲート絶縁膜DIを形成する。続いて、ダミーゲ ート電極DGの側壁を覆うようにして、サイドウォール5を形成する。

【 0 0 9 2 】

次に、図18に示すように、SOI層1iの主面上に選択エピタキシャル成長法により 半導体層を積み上げてソース・ドレイン領域2を形成する。

【 0 0 9 3 】

次に、図19~21に示すように、SOI層1iの主面上にダミー膜DMを堆積させ、 そのあとダミーゲート電極DGの表面側が露出するまで、ダミー膜DMおよびダミーゲー トキャップ膜DCをCMP(Chemical Mechanical Polishing)法により研削し、さらに 10

10

20

30

40

その後に、ダミーゲート電極 D G およびダミーゲート絶縁膜 D I をウェットエッチングに より除去する。

【0094】

次に、図22に示すように、SOI層1iの主面上にゲート絶縁膜3、第1導電膜12 ad、および第2導電膜12bdを順次CVD法により堆積させる。この際、堆積させる ゲート絶縁膜3は、酸化シリコンよりも比誘電率の高いhigh-k絶縁膜である 方が、より好ましい。酸化シリコンよりも比誘電率の高いhigh-k絶縁膜として、例 えば酸化タンタル、酸化チタン、酸化アルミニウム、酸化ハフニウム、または酸窒化ハフ ニウムシリコンを主体とする絶縁膜を例示することができる。また、第1導電膜12ad を形成する導電材料は、窒化チタン、窒化モリブデン、またはハフニウムシリサイドなど を主体とする導体膜を用いた所謂メタルゲート電極材料である方が、より好ましい。また 、この第1導電膜12adは、nMIS1nおよびpMIS1pのしきい電圧に影響を与 える仕事関数調整の役割も担うため、nMIS1nおよびpMIS1pのトランジスタ特 性に適した仕事関数を持った金属材料である方が、より好ましい。また、第2導電膜12 bdは、仕事関数調整には関係なく、より電気抵抗率の低い金属材料、例えばアルミニウ ム(A1)、銅(Cu)、タングステン(W)、チタン(Ti)などを主体とする導体膜 を用いた所謂メタルゲート電極材料である方が、より好ましい。

【0095】

次に、図23に示すように、CMP法により、前述の工程で堆積したゲート絶縁膜3、 第1導電膜12ad、および第2導電膜12bdを、ダミー膜DMの高さまで削り、さら に、図24に示すように、ダミー膜DMを除去する。これにより、第1ゲート電極12a および第2ゲート電極12bが形成され、第1ゲート電極12aおよび第2ゲート電極1 2bからなるゲート電極4が形成される。次に、nMIS1nの領域にn型不純物をイオ ン注入し、pMIS1pの領域にp型不純物をイオン注入した後、熱処理を施すことによ り、n型ソース・ドレイン領域2nおよびp型ソース・ドレイン領域2pを形成する。 【0096】

次に、図25に示すように、前述した実施の形態1で説明と同様の方法により、金属シリサイド層scを形成する。その後、コンタクトプラグ8および配線層9は、前述した実施の形態1と同様の工程を施すことで、前述の図16で説明した構造の半導体装置が形成される。以上が、本実施の形態2によるnMIS1nおよびpMIS1pを有する半導体装置の製造方法である。

【0097】

次に、本実施の形態2による半導体装置の製造方法が有する前述の構成がもたらす効果 について、より詳しく説明する。

【0098】

このように、本実施の形態2による半導体装置の製造方法によれば、ダミーゲート電極 DGを除去した後に、ゲート絶縁膜3、第1ゲート電極12a、および第2ゲート電極1 2bのそれぞれを構成する材料を堆積する際に、SOI層1iの上面と素子分離10の上 面との段差部分が無いので、ゲートエッジ部分の材料の埋め込み性が向上し、有効なゲー ト電極の幅の減少を抑制できる。有効なゲート電極の幅の減少を抑制できるので、本実施 の形態2による半導体装置の製造方法を適用して製造されたnMIS1nおよびpMIS 1pは、本実施の形態1による半導体装置の製造方法を適用せずにダマシンゲートプロセ スのみで製造したnMIS1nおよびpMIS1pに比べて、良好なIon特性を示す。 その結果として、半導体装置の性能をより向上させることができる。

[0099]

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発 明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可 能であることはいうまでもない。

【 0 1 0 0 】

例えば前述した実施の形態1,2で説明したエクステンション領域(n型エクステンシ ⁵⁰

ョン 領域 6 n および p 型 エクステンション 領域 6 p)を形成 する 工 程 (例えば前述の図 3 を用いて説明した工程)の後に、ハロー領域を形成しても良い。これには、まず、適宜n 型または p 型となる不純物を、例えば加速電圧 5 keV、ドーズ量 1 × 1 0 ^{1 3} cm⁻² 程度の条件で斜めイオン注入する。その後、例えばRTA法などにより、1000 で 1 秒程度の熱処理を施すことにより形成することができる。 【産業上の利用可能性】 本発明は、例えば、パーソナルコンピュータやモバイル機器等において、情報処理を行 うために必要な半導体産業に適用することができる。 【符号の説明】 [0102]薄膜 B O X - S O I 基板 1 1 b B O X 層 1 i SOI層 1 s シリコン基板 1 n n チャネル型 M I S トランジスタ(n M I S) 1 p p チャネル型 M I S トランジスタ (p M I S) 2 ソース・ドレイン領域 2 n n型ソース・ドレイン領域 2 p p型ソース・ドレイン領域 ゲート絶縁膜 3 4 ゲート電極 5 サイドウォール 6 n n型エクステンション領域 6 p p型エクステンション領域 7 層間絶縁膜 8 コンタクトプラグ 9 配線層 10 素子分離 11 酸化膜侧壁 11a 第1分離溝 1 1 b 第 2 分離溝 11c 第3分離溝 1 1 d 絶縁材料 12 キャップ絶縁膜 12a 第1ゲート電極 1 2 a d 第 1 導電膜 12b
第2ゲート電極 1 2 b d 第 2 導電膜 13,14 フォトレジスト膜 ACT ソース・ドレイン領域 BG バックゲートバイアス領域 ダミーゲートキャップ膜 DC DG ダミーゲート電極 ダミーゲート絶縁膜 DТ DM ダミー膜 DN, DP イオン注入 ISO 分離部分 nウェル n w pウェル рw

(19)

30

20

【図1】



【図2】



(21)

図 5







図 4







【図8】

図 8





図 6



図 9





図 10



【図13】











【図14】

図 14



【図15】



【図16】



図 17



【図18】

🗷 18





⊠ 20



【図21】

Z 21



【図22】





【図23】

図 23





[3] 24



【図25】

⊠ 25



(51)Int.CI.					FΙ							テーマ	コード	(参考)
					ŀ	H 0 1 L	_ 27/	08	331	Е				
					ŀ	4 O 1 L	_ 27/	08	331	А				
					ŀ	H 0 1 L	27/	08	321	Ν				
(72)発明者	吉元 広	行												
	東京都国会	分寺市	東恋ヶ	窪一丁	目28	0 番地	株式	会社日	立製作	所中央	研究所	内		
(72)発明者	杉井 信:	Ż												
	東京都国会	分寺市	東恋ヶ	窪一丁	目28	0 番地	株式	会社日	立製作	所中央	研究所	内		
(72)発明者	木村 紳	一郎												
	東京都国会	分寺市	東恋ヶ	窪一丁	目28	0 番地	株式	会社日	立製作	所中央	研究所	内		
Fターム(参	考) 5F032	AA01	AA34	AA37	AA39	AA44	AA45	AA50	AA54	AA64	CA03			
		CA05	CA17	CA20	DA03	DA12	DA16	DA23	DA24	DA25	DA26			
		DA53												
	5F048	AA04	AA07	AC04	BA14	BA16	BB06	BB07	BB08	BB09	BB11			
		BB12	BC01	BC06	BC15	BC18	BD04	BE03	BE09	BF01	BF06			
		BF16	BF18	BG01	BG14	DA27								
	5F110	AA02	BB04	CC02	DD05	DD12	DD21	DD22	EE01	EE02	EE03			
		EE04	EE05	EE09	EE14	EE30	EE32	EE47	FF01	FF02	FF03			
		FF04	FF23	GG01	GG02	GG12	GG25	GG52	HJ01	HJ04	HJ06			
		HJ13	HJ14	HJ23	HK05	HK08	HK09	HK13	HK32	HK37	HK40			
		HM02	HM15	NN02	NN22	NN27	NN62	NN65	QQ10	QQ11	QQ19			

フロントページの続き