

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4906197号
(P4906197)

(45) 発行日 平成24年3月28日 (2012. 3. 28)

(24) 登録日 平成24年1月20日 (2012. 1. 20)

(51) Int. Cl.			F I		
HO 4 N	5/85	(2006. 01)	HO 4 N	5/85	A
HO 4 N	5/91	(2006. 01)	HO 4 N	5/91	N
HO 4 N	5/92	(2006. 01)	HO 4 N	5/92	H
HO 4 N	7/32	(2006. 01)	HO 4 N	7/137	Z

請求項の数 11 (全 37 頁)

(21) 出願番号	特願2001-147594 (P2001-147594)	(73) 特許権者	000002185
(22) 出願日	平成13年5月17日 (2001. 5. 17)		ソニー株式会社
(65) 公開番号	特開2002-57986 (P2002-57986A)		東京都港区港南1丁目7番1号
(43) 公開日	平成14年2月22日 (2002. 2. 22)	(74) 代理人	100082131
審査請求日	平成20年1月9日 (2008. 1. 9)		弁理士 稲本 義雄
審判番号	不服2010-18949 (P2010-18949/J1)	(72) 発明者	上田 衛
審判請求日	平成22年8月23日 (2010. 8. 23)		東京都品川区北品川6丁目7番35号 ソニー株式会社内
(31) 優先権主張番号	特願2000-158546 (P2000-158546)		合議体
(32) 優先日	平成12年5月29日 (2000. 5. 29)		審判長 藤内 光武
(33) 優先権主張国	日本国 (JP)		審判官 小池 正彦
			審判官 ▲徳▼田 賢二

最終頁に続く

(54) 【発明の名称】 復号装置および方法、並びに記録媒体

(57) 【特許請求の範囲】

【請求項1】

符号化ストリームを入力する入力手段と、
バッファリングされている前記符号化ストリームをスライス単位で読み出して復号する複数の復号手段と、

前記複数の復号手段を並行して動作させるように制御する復号制御手段と、
前記複数の復号手段のそれぞれから復号結果として出力された複数の画像データのうち、前記複数の復号手段からの要求に対応したものを選択する選択手段と、
選択された前記画像データに対して必要に応じて動き補償処理を施す動き補償手段と、
必要に応じて動き補償処理が施された前記画像データを任意の再生速度で出力させる出力制御手段と

を含み、

前記復号制御手段は、前記復号手段がスライス単位で復号対象とする前記符号化ストリームがバッファリングされている位置を示す書き込みポイントを前記複数の復号手段のうちのいずれかに供給し、

前記復号手段は、供給された前記書き込みポイントに従い、バッファリングされている前記符号化ストリームをスライス単位で読み出して復号する

復号装置。

【請求項2】

前記符号化ストリームは、ビットレートが所定数倍に高速化されたMPEG 2 ビデオビット

ストリームである

請求項 1 に記載の復号装置。

【請求項 3】

前記出力制御手段は、ビットレートが前記所定数倍に高速化された前記MPEG 2 ビデオビットストリームの復号結果である画像データを、0 倍乃至前記所定数倍の再生速度で出力させる

請求項 2 に記載の復号装置。

【請求項 4】

前記復号手段は、復号処理が終了したことを示す終了信号を前記復号制御手段に出力し

、
前記復号制御手段は、前記終了信号を出力した前記復号手段に対して、新たな前記符号化ストリームを復号させるように制御する

請求項 1 に記載の復号装置。

【請求項 5】

前記符号化ストリームをバッファリングする第 1 のバッファ手段と、

前記符号化ストリームから、前記符号化ストリームに含まれる所定の情報の単位の始まりを表わすスタートコードを読み出すとともに、前記第 1 のバッファ手段から、前記スタートコードが保持されている位置に関する位置情報を読み出す読み出し手段と、

読み出された前記スタートコードおよび前記位置情報をバッファリングする第 2 のバッファ手段と、

前記第 1 のバッファ手段による前記符号化ストリームのバッファリング、および前記第 2 のバッファ手段による前記スタートコードおよび前記位置情報のバッファリングを制御するバッファリング制御手段と

をさらに含む請求項 1 に記載の復号装置。

【請求項 6】

前記復号手段は、復号処理が終了したことを示す終了信号を前記選択手段に出力し、

前記選択手段は、

複数の前記復号手段それぞれの処理状態に対応する複数の処理状態値を記憶する記憶手段を含み、

記憶している全ての処理状態値が第 1 の値になった場合、前記終了信号を出力している前記復号手段に対応する前記処理状態値を、前記第 1 の値から第 2 の値に変更し、

対応する前記処理状態値が前記第 2 の値である復号手段により復号された前記画像データのうち、いずれかの前記画像データを選択し、

選択された前記画像データを復号した前記復号手段に対応する前記処理状態値を前記第 1 の値に変更する

請求項 1 に記載の復号装置。

【請求項 7】

前記選択手段により選択された前記画像データ、または前記動き補償手段により動き補償が施された前記画像データを保持する保持手段と、

前記選択手段により選択された前記画像データ、または前記動き補償手段により動き補償が施された前記画像データの前記保持手段による保持を制御する保持制御手段と

をさらに含む請求項 1 に記載の復号装置。

【請求項 8】

前記保持手段は、前記画像データの輝度成分と色差成分をそれぞれ分けて保持する

請求項 7 に記載の復号装置。

【請求項 9】

前記復号手段は、スライスデコーダであり、前記符号化ストリームのピクチャ層のデコード結果であるパラメータに従い、前記第 1 のバッファ手段からスライス単位で読み出した前記符号化ストリームを復号する

請求項 1 に記載の復号装置。

10

20

30

40

50

【請求項 10】

復号装置による、
 符号化ストリームを入力する入力ステップと、
 複数の復号手段を並行して動作させるように制御する復号制御ステップと、
 前記複数の復号手段により、バッファリングされている前記符号化ストリームをスライス単位で読み出して復号する復号ステップと、
 前記複数の復号手段のそれぞれから復号結果として出力された複数の画像データのうち、前記複数の復号手段からの要求に対応したものを選択する選択ステップと、
 選択された前記画像データに対して必要に応じて動き補償処理を施す動き補償手段と、
 、
 必要に応じて動き補償処理が施された前記画像データを任意の再生速度で出力させる出力制御ステップと
 を含み、
前記復号制御ステップは、前記復号手段がスライス単位で復号対象とする前記符号化ストリームがバッファリングされている位置を示す書き込みポインタを前記複数の復号手段のうちのいずれかに供給し、
前記復号ステップは、供給された前記書き込みポインタに従い、バッファリングされている前記符号化ストリームをスライス単位で読み出して復号する
 復号方法。

10

【請求項 11】

符号化ストリームを入力する入力ステップと、
 複数の復号手段を並行して動作させるように制御する復号制御ステップと、
 前記複数の復号手段により、バッファリングされている前記符号化ストリームをスライス単位で読み出して復号する復号ステップと、
 前記複数の復号手段のそれぞれから復号結果として出力された複数の画像データのうち、前記複数の復号手段からの要求に対応したものを選択する選択ステップと、
 選択された前記画像データに対して必要に応じて動き補償処理を施す動き補償手段と、
 必要に応じて動き補償処理が施された前記画像データを任意の再生速度で出力させる出力制御ステップと
 を含み、
前記復号制御ステップは、前記復号手段がスライス単位で復号対象とする前記符号化ストリームがバッファリングされている位置を示す書き込みポインタを前記複数の復号手段のうちのいずれかに供給し、
前記復号ステップは、供給された前記書き込みポインタに従い、バッファリングされている前記符号化ストリームをスライス単位で読み出して復号する
 処理をコンピュータに実行させるプログラムが記録されている記録媒体。

20

30

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、復号装置および方法、並びに記録媒体に関し、例えば、MPEG 2 ビデオビットストリームをデコードする場合に用いて好適な復号装置および方法、並びに記録媒体に関する。

40

【0002】

【従来の技術】

MPEG(Moving Picture Experts Group) 2 ビデオは、ISO/IEC(International Standards Organization/International Electrotechnical Commission)13818-2、およびITU-T(International Telecommunication Union-Telecommunication sector)勧告H.262に規定されているビデオ信号の高効率圧縮符号化方式である。

【0003】

MPEG 2 ビデオでは、ビデオ画像の各画像は符号化の効率が異なる 3 つのピクチャタイプ (

50

フレーム内符号化画像 (I (Intra)ピクチャ)、フレーム間順方向予測符号化画像 (P (Predictive)ピクチャ)、および双方向予測符号化画像 (B (Bidirectionally predictive)ピクチャ))のうちのいずれかに分類される。Iピクチャに分類された画像は、当該画像のフレーム内の空間的相関関係に基づいて符号化される。Pピクチャに分類された画像は、当該画像の前に存在するIピクチャまたはPピクチャからの動き補償予測によって符号化される。Bピクチャに分類された画像は、当該画像の前後に存在するIピクチャまたはPピクチャからの動き補償予測によって符号化される。したがって、符号化の効率、Iピクチャ、Pピクチャ、Bピクチャの順に高くなる。

【 0 0 0 4 】

図1を参照して具体的に説明する。ビデオ信号の画像が $I_1, B_2, B_3, P_4, \dots, P_{13}$ に分類された場合(下付の数字は表示順序を示す)、例えば、画像 I_1 はフレーム内の空間的相関関係に基づいて符号化され、画像 P_4 は、画像 I_1 からの動き補償予測によって符号化され、画像 P_7 は、画像 P_4 からの動き補償予測によって符号化される。例えばまた、画像 B_2 は、画像 I_1 および画像 P_4 からの動き補償予測によって符号化され、画像 B_5 は、画像 P_4 および画像 P_7 からの動き補償予測によって符号化される。

【 0 0 0 5 】

MPEG2符号化ストリームは、符号化の手法によって決まるプロファイルと、取り扱う画素数によって決まるレベルによってクラス分けされ、広範囲なアプリケーションに対応できるようになされている。例えば、MPEG2符号化ストリームのクラスのうちの1つであるMP@ML(メイン・プロファイル・メイン・レベル)は、DVB(Digital Video Broadcast)や、DVD(Digital Versatile Disk)に広く実用化されている。プロファイルおよびレベルは、図6を用いて後述するsequence_extensionに記述される。

【 0 0 0 6 】

また、放送局における用途に適用させたMPEG2符号化ストリームのプロファイルとして、ビデオの色差信号を従来のベースバンドと同様に4:2:2方式で取り扱うことができるようにビットレートの上限を高く設定した4:2:2P(4:2:2プロファイル)が規定されている。さらに、MPEG2符号化ストリームのレベルとして、次世代の高解像度ビデオ信号に対応するHL(ハイ・レベル)が規定されている。

【 0 0 0 7 】

図2は、MPEG2で規定されている代表的なクラスである、4:2:2P@HL(4:2:2プロファイル・ハイ・レベル)、4:2:2P@ML(4:2:2プロファイル・メイン・レベル)、MP@HL(メイン・プロファイル・ハイ・レベル)、MP@HL-1440(メイン・プロファイル・ハイ・レベル-1440)、MP@ML(メイン・プロファイル・メイン・レベル)、MP@LL(メイン・プロファイル・ロー・レベル)、および、SP@ML(シンプル・プロファイル・メイン・レベル)に関し、各クラスのパラメータ(ビットレート、1ラインあたりのサンプル数、1フレームあたりのライン数、フレームの処理時間、およびサンプルの処理時間)の上限值を示している。

【 0 0 0 8 】

図2に示すように、4:2:2P@HLのビットレートの上限值は、300(メガビット/秒)であり、処理する画素数の上限値は、62,668,800(画素/秒)である。一方、MP@MLのビットレートの上限值は、15(メガビット/秒)であり、処理する画素数の上限値は、10,368,000(画素/秒)である。すなわち、4:2:2P@HLをデコードするビデオデコーダは、MP@MLをデコードするビデオデコーダに比較して、ビットレートは20倍、処理する画素数は約6倍の処理能力が必要であることがわかる。

【 0 0 0 9 】

ここで、MPEG2ビデオビットストリームのレベル構造について、図3を参照して説明する。最上位層であるピクチャ層の最初には、sequence_headerが記述されている。sequence_headerは、MPEGビットストリームのシーケンスのヘッダデータを定義するものである。シーケンス最初のsequence_headerに、sequence_extensionが続かない場合、当該ビットストリームには、ISO/IEC11172-2の規定が適応される。シーケンスの最初のsequence_header

10

20

30

40

50

rに、sequence_extensionが続く場合、その後が発生する全てのsequence_headerの直後には、sequence_extensionが続く。すなわち、図3に示す場合においては、全てのsequence_headerの直後に、sequence_extensionが続く。

【0010】

sequence_extensionは、MPEGビットストリームのシーケンス層の拡張データを定義するものである。sequence_extensionは、sequence_headerの直後にのみ発生し、かつ、復号後、およびフレームリオーダリング後にフレームの損失がないようにするために、ビットストリームの最後に位置するsequence_end_codeの直前にきてはならない。また、ビットストリーム中に、sequence_extensionが発生した場合、それぞれのpicture_headerの直後にpicture_coding_extentionが続く。

10

【0011】

GOP(Group Of Picture)内には、複数の画像(picture)が含まれる。GOP_headerは、MPEGビットストリームのGOP層のヘッダデータを定義するものであり、さらに、このビットストリーム中には、picture_headerとpicture_coding_extensionによって定義されたデータエレメントが記述されている。1枚の画像は、picture_headerおよびpicture_coding_extensionに続くpicture_dataとして符号化される。また、GOP_headerに続く最初の符号化フレームは、符号化されたIフレームである(すなわち、GOP_headerの最初の画像はIピクチャである)。ITU T勧告H.262には、sequence_extensionおよびpicture_coding_extentionの他、各種の拡張が定義されているが、ここでは図示、および説明は省略する。

【0012】

picture_headerは、MPEGビットストリームのピクチャ層のヘッダデータを定義するものであり、picture_coding_extensionは、MPEGビットストリームのピクチャ層の拡張データを定義するものである。

20

【0013】

picture_dataは、MPEGビットストリームのスライス層およびマクロブロック層に関するデータエレメントを記述するものである。picture_dataは、図3に示されるように、複数のslice(スライス)に分割され、スライスは、複数のmacro_block(マクロブロック)に分割される。

【0014】

マクロブロックは、 16×16 の画素データで構成されている。スライスの最初のマクロブロックおよび最後のマクロブロックは、スキップマクロブロック(情報を含まないマクロブロック)ではない。なお、フレームDCT(Discrete Cosine Transform: 離散コサイン変換)符号化およびフィールドDCT符号化の使用が可能なフレーム画像においては、フレーム符号化が使用されたマクロブロックの内部構成とフィールド符号化が使用されたマクロブロックの内部構成が相違する。

30

【0015】

マクロブロックは、輝度成分および色差成分の1区画を含む。マクロブロックという用語は、情報源および復号データまたは対応する符号化データ成分のいずれかを示す。マクロブロックには、4:2:0、4:2:2および4:4:4の3つの色差フォーマットがある。マクロブロックにおけるブロックの順序は、それぞれの色差フォーマットによって異なる。

40

【0016】

図4(A)に、色差フォーマットが4:2:0方式である場合におけるマクロブロックを示す。4:2:0方式の場合、マクロブロックは、4個の輝度(Y)ブロックと、それぞれ1個の色差(Cb, Cr)ブロックで構成される。図4(B)に、色差フォーマットが4:2:2方式である場合におけるマクロブロックを示す。4:2:2方式の場合、マクロブロックは、4個の輝度(Y)ブロックと、それぞれ2個の色差(Cb, Cr)ブロックで構成される。

【0017】

各マクロブロックは、いくつかの方法により、予測符号化処理が可能である。予測モードは、フィールド予測とフレーム予測の2種類に大別される。フィールド予測においては、先に復号された、1つ、もしくは複数のフィールドのデータを使用し、各フィールドにつ

50

いて、独自に予測を行う。フレーム予測は、先に復号された、1つ、もしくは複数のフレームを使用してフレームの予測を行う。フィールド画像内では、予測は全てフィールド予測である。一方、フレーム画像においては、フィールド予測、またはフレーム予測のいずれかにより予測が可能であり、その予測方法は、マクロブロックごとに選択される。また、マクロブロックの予測符号化処理においては、フィールド予測およびフレーム予測以外に、16×8動き補償およびデュアルプライムの2種類の特別予測モードを使用することができる。

【0018】

動きベクトル情報、および他の周辺情報は、各マクロブロックの予測誤差信号とともに符号化される。動きベクトルの符号化については、可変長符号を使用して符号化された最後の動きベクトルを予測ベクトルとして、予測ベクトルとの差分ベクトルを符号化する。表示可能なベクトルの最大長は、画像毎にプログラムすることができる。また、適切な動きベクトルの計算は符号器により実行される。

10

【0019】

picture_dataの後には、次のsequence_headerとsequence_extensionが配置されている。このsequence_headerとsequence_extensionによって記述されたデータエレメントは、ビデオストリームのシーケンスの先頭に記述されたsequence_headerとsequence_extensionによって記述されたデータエレメントと全く同じである。このように、同じデータをストリーム中に記述することにより、ビットストリーム受信装置側において、データストリームの途中（例えばピクチャ層に対応するビットストリーム部分）から受信が開始された場合、シーケンス層のデータを受信できなくなってストリームをデコードできなくなることが抑止される。

20

【0020】

最後のsequence_headerとsequence_extensionとによって定義されたデータエレメントの次、つまり、データストリームの最後には、シーケンスの終わりを示す32ビットのsequence_end_codeが記述されている。

【0021】

次に、図5乃至12を用いて、それぞれのデータエレメントの詳細について説明する。

【0022】

図5に、sequence_headerのデータ構成を示す。sequence_headerに含められるデータエレメントは、sequence_header_code, horizontal_size_value, vertical_size_value, aspect_ratio_information, frame_rate_code, bit_rate_value, marker_bit, vbv_buffer_size_value, constrained_parameter_flag, load_intra_quantiser_matrix, intra_quantiser_matrix, load_non_intra_quantiser_matrix、およびnon_intra_quantiser_matrix等から構成される。

30

【0023】

sequence_header_codeは、シーケンス層のスタート同期コードを表すデータである。horizontal_size_valueは、画像の水平方向の画素数の下位12ビットからなるデータである。vertical_size_valueは、画像の縦のライン数の下位12ビットからなるデータである。aspect_ratio_informationは、画素のアスペクト比（縦横比）または表示画面アスペクト比を表すデータである。frame_rate_codeは、画像の表示周期を表すデータである。bit_rate_valueは、発生ビット量に対する制限のためのビットレートの下位18ビットのデータである。

40

【0024】

marker_bitは、スタートコードエミュレーションを防止するために挿入されるビットデータである。vbv_buffer_size_valueは、発生符号量制御用の仮想バッファVBV(Video Buffering Verifier)の大きさを決める値の下位10ビットデータである。constrained_parameter_flagは、各パラメータが制限以内であることを示すデータである。load_non_intra_quantiser_matrixは、非イントラマクロブロック用量子化マトリックス・データの存在を示すデータである。load_intra_quantiser_matrixは、イントラマクロブロック用量子化

50

マトリックス・データの存在を示すデータである。intra_quantiser_matrixは、イントラマクロブロック用量子化マトリックスの値を示すデータである。non_intra_quantiser_matrixは、非イントラマクロブロック用量子化マトリックスの値を表すデータである。

【 0 0 2 5 】

図 6 に、sequence_extensionのデータ構成を示す。sequence_extensionは、extension_start_code, extension_start_code_identifier, profile_and_level_indication, progressive_sequence, chroma_format, horizontal_size_extension, vertical_size_extension, bit_rate_extension, marker_bit, vbv_buffer_size_extension, low_delay, frame_rate_extension_n、およびframe_rate_extension_d等のデータエレメントから構成されている。

10

【 0 0 2 6 】

extension_start_codeは、エクステンションデータ（拡張データ）のスタート同期コードを表すデータである。extension_start_code_identifierは、拡張データの種類を示すデータである。profile_and_level_indicationは、ビデオデータのプロファイルとレベルを指定するためのデータである。progressive_sequenceは、ビデオデータが順次走査（プログレッシブ画像）であることを示すデータである。chroma_formatは、ビデオデータの色差フォーマットを指定するためのデータである。horizontal_size_extensionは、シーケンスヘッダのhorizontal_size_valueに加える上位 2 ビットのデータである。vertical_size_extensionは、シーケンスヘッダのvertical_size_valueに加える上位 2 ビットのデータである。

20

【 0 0 2 7 】

bit_rate_extensionは、シーケンスヘッダのbit_rate_valueに加える上位 1 2 ビットのデータである。marker_bitは、スタートコードエミュレーションを防止するために挿入されるビットデータである。vbv_buffer_size_extensionは、シーケンスヘッダのvbv_buffer_size_valueに加える上位 8 ビットのデータである。low_delayは、B ピクチャを含まないことを示すデータである。frame_rate_extension_nは、シーケンスヘッダのframe_rate_codeと組み合わせてフレームレートを求めるためのデータである。frame_rate_extension_dは、シーケンスヘッダのframe_rate_codeと組み合わせてフレームレートを求めるためのデータである。

【 0 0 2 8 】

図 7 に、GOP_headerのデータ構成を示す。GOP_headerを表わすデータエレメントは、group_start_code, time_code, closed_gop、およびbroken_linkから構成される。

30

【 0 0 2 9 】

group_start_codeは、GOP層の開始同期コードを示すデータである。time_codeは、GOPの先頭ピクチャの時間を示すタイムコードである。closed_gopは、GOP内の画像が他のGOPから独立再生可能なことを示すフラグデータである。broken_linkは、編集などのためにGOP内の先頭の B ピクチャが正確に再生できないことを示すフラグデータである。

【 0 0 3 0 】

図 8 に、picture_headerのデータ構成を示す。picture_headerに関するデータエレメントは、picture_start_code, temporal_reference, picture_coding_type、vbv_delay, full_pel_forward_vector, forward_f_code, full_pel_backward_vector、および backward_f_code等から構成される。

40

【 0 0 3 1 】

picture_start_codeは、ピクチャ層の開始同期コードを表すデータである。temporal_referenceは、ピクチャの表示順を示す番号でGOPの先頭でリセットされるデータである。picture_coding_typeは、ピクチャタイプを示すデータである。vbv_delayは、ランダムアクセス時の仮想バッファの初期状態を示すデータである。full_pel_forward_vector, forward_f_code, full_pel_backward_vector、およびbackward_f_codeは、MPEG 2 では使用されない固定データである。

【 0 0 3 2 】

50

図 9 に、picture_coding_extension のデータ構成を示す。picture_coding_extension は、extension_start_code, extension_start_code_identifier, f_code[0][0], f_code[0][1], f_code[1][0], f_code[1][1], intra_dc_precision, picture_structure, top_field_first, frame_pred_frame_dct, concealment_motion_vectors, q_scale_type, intra_vlc_format, alternate_scan, repeat_firt_field, chroma_420_type, progressive_frame, composite_display_flag, v_axis, field_sequence, sub_carrier, burst_amplitude、および sub_carrier_phase 等から構成される。

【 0 0 3 3 】

extension_start_code は、ピクチャ層のエクステンションデータ（拡張データ）のスタートを示す同期コードを表すデータである。extension_start_code_identifier は、拡張データの種類を示すデータである。f_code[0][0] は、フォワード方向の水平動きベクトル探索範囲を表すデータである。f_code[0][1] は、フォワード方向の垂直動きベクトル探索範囲を表すデータである。f_code[1][0] は、バックワード方向の水平動きベクトル探索範囲を表すデータである。f_code[1][1] は、バックワード方向の垂直動きベクトル探索範囲を表すデータである。

10

【 0 0 3 4 】

intra_dc_precision は、D C 係数の精度を表すデータである。ブロック内の各画素の輝度および色差信号を表した行列 f に DCT を施すと、 8×8 の DCT 係数行列 F が得られる。DCT 係数行列 F の左上隅の係数を D C 係数と呼ぶ。D C 係数はブロック内の平均輝度、平均色差を表わす信号である。picture_structure は、フレームストラクチャであるか、フィールドストラクチャであるかを示すデータであり、フィールドストラクチャであることを示している場合はさらに、上位フィールドであるか、下位フィールドであるかを示すデータを含んでいる。top_field_first は、フレームストラクチャである場合において、最初のフィールドが上位であるか、下位であるかを示すデータである。frame_predictive_frame_dct は、フレームストラクチャである場合において、フレーム・モード DCT の予測がフレーム・モードだけであることを示すデータである。concealment_motion_vectors は、イントラマクロブロックに伝送エラーを隠蔽するための動きベクトルがついていることを示すデータである。

20

【 0 0 3 5 】

q_scale_type は、線形量子化スケールを利用するか、非線形量子化スケールを利用するかを示すデータである。intra_vlc_format は、イントラマクロブロックに、別の 2 次元 VLC (Variable Length Coding) を使うか否かを示すデータである。alternate_scan は、ジグザグスキャンを使うか、オルタネート・スキャンを使うかの選択を表すデータである。repeat_firt_field は、2 : 3 プルダウンの際に使われるデータである。chroma_420_type には、色差フォーマットが 4:2:0 方式である場合、次の progressive_frame と同じ値が記述され、色差フォーマットが 4:2:0 方式ではない場合には 0 が記述される。progressive_frame は、このピクチャが順次走査であるか否かを示すデータである。composite_display_flag は、ソース信号がコンポジット信号であったか否かを示すデータである。v_axis, field_sequence, sub_carrier, burst_amplitude、および sub_carrier_phase は、ソース信号がコンポジット信号であった場合に使われるデータである。

30

40

【 0 0 3 6 】

図 10 に、picture_data のデータ構成を示す。picture_data() 関数によって定義されるデータエレメントは、slice() 関数によって定義されるデータエレメントである。この slice() 関数によって定義されるデータエレメントは、ビットストリーム中に少なくとも 1 個記述されている。

【 0 0 3 7 】

slice() 関数は、図 11 に示されるように、slice_start_code, quantiser_scale_code, intra_slice_flag, intra_slice, reserved_bits, extra_bit_slice、および extra_information_slice 等のデータエレメントと、macroblock() 関数によって定義される。

【 0 0 3 8 】

50

slice_start_codeは、slice()関数によって定義されるデータエレメントのスタートを示すスタートコードである。quantiser_scale_codeは、このスライス層に存在するマクロブロックに対して設定された量子化ステップサイズを示すデータであるが、マクロブロック毎に、quantiser_scale_codeが設定されている場合には、各マクロブロックに対して設定されたmacroblock_quantiser_scale_codeのデータが優先して使用される。

【 0 0 3 9 】

intra_slice_flagは、ビットストリーム中にintra_sliceおよびreserved_bitsが存在するか否かを示すフラグである。intra_sliceは、スライス層中にノンイントラマクロブロックが存在するか否かを示すデータである。スライス層におけるマクロブロックのいずれかがノンイントラマクロブロックである場合には、intra_sliceは「0」となり、スライス層におけるマクロブロックの全てがイントラマクロブロックである場合には、intra_sliceは「1」となる。reserved_bitsは、7ビットの予備のデータ領域である。extra_bit_sliceは、追加の情報が存在するか否かを示すフラグであって、次にextra_information_sliceが存在する場合には「1」に設定され、追加の情報が存在しない場合には「0」に設定される。

10

【 0 0 4 0 】

これらのデータエレメントの次には、macroblock()関数によって定義されたデータエレメントが記述されている。macroblock()関数は、図12に示すように、macroblock_escape, macroblock_address_increment, quantiser_scale_code、およびmarker_bit等のデータエレメントと、macroblock_modes()関数、motion_vectors()関数、およびcoded_block_pattern()関数によって定義されたデータエレメントを記述するための関数である。

20

【 0 0 4 1 】

macroblock_escapeは、参照マクロブロックと前のマクロブロックとの水平方向の差が34以上であるか否かを示す固定ビット列である。参照マクロブロックと前のマクロブロックとの水平方向の差が34以上である場合、macroblock_address_incrementの値に33が加えられる。macroblock_address_incrementは、参照マクロブロックと前のマクロブロックとの水平方向の差を示すデータである。もし、macroblock_address_incrementの前にmacroblock_escapeが1つ存在するのであれば、このmacroblock_address_incrementの値に33を加えた値が、実際の参照マクロブロックと前のマクロブロックとの水平方向の差分を示すデータとなる。

30

【 0 0 4 2 】

quantiser_scale_codeは、各マクロブロックに設定された量子化ステップサイズを示すデータであり、macroblock_quantが「1」のときだけ存在する。各スライス層には、スライス層の量子化ステップサイズを示すslice_quantiser_scale_codeが設定されているが、参照マクロブロックに対してscale_codeが設定されている場合には、この量子化ステップサイズを選択する。

【 0 0 4 3 】

macroblock_address_incrementの次には、macroblock_modes()関数によって定義されるデータエレメントが記述されている。macroblock_modes()関数は、図13に示すように、macroblock_type, frame_motion_type, field_motion_type, dct_type等のデータエレメントを記述するための関数である。macroblock_typeは、マクロブロックの符号化タイプを示すデータである。

40

【 0 0 4 4 】

macroblock_motion_forwardまたはmacroblock_motion_backwardが「1」であり、ピクチャ構造がフレームであり、さらにframe_pred_frame_dctが「0」である場合、macroblock_typeを表わすデータエレメントの次にframe_motion_typeを表わすデータエレメントが記述される。なお、このframe_pred_frame_dctは、frame_motion_typeがビットストリーム中に存在するか否かを示すフラグである。

【 0 0 4 5 】

frame_motion_typeは、フレームのマクロブロックの予測タイプを示す2ビットのコード

50

である。予測ベクトルが2個であって、フィールドベースの予測タイプである場合、frame_motion_typeには「00」が記述される。予測ベクトルが1個であって、フィールドベースの予測タイプである場合、frame_motion_typeには「01」が記述される。予測ベクトルが1個であって、フレームベースの予測タイプである場合、frame_motion_typeには「10」が記述される。予測ベクトルが1個であって、デュアルプライムの予測タイプである場合、frame_motion_typeには「11」が記述される。

【0046】

field_motion_typeは、フィールドのマクロブロックの動き予測を示す2ビットのコードである。予測ベクトルが1個であって、フィールドベースの予測タイプである場合、field_motion_typeには「01」が記述される。予測ベクトルが2個であって、18×8マクロブロックベースの予測タイプである場合、field_motion_typeには「10」が記述される。予測ベクトルが1個であって、デュアルプライムの予測タイプである場合、field_motion_typeには「11」が記述される。

10

【0047】

ピクチャ構造がフレームであり、frame_pred_frame_dctが、そのビットストリーム中にframe_motion_typeが存在することを示し、frame_pred_frame_dctが、そのビットストリーム中にdct_typeが存在することを示している場合、macroblock_typeを表わすデータエレメントの次にはdct_typeを表わすデータエレメントが記述される。なお、dct_typeは、DC TがフレームDCTモードであるか、フィールドDCTモードであるかを示すデータである。

【0048】

MPEG2ビデオビットストリーム中の各データエレメントは、start codeと称される、特殊なビットパターンで開始される。これらのスタートコードは、別の状況では、ビデオストリーム中に現れない特定のビットパターンである。各スタートコードは、スタートコードプレフィクスと、それに続くスタートコード値から構成される。スタートコードプレフィクスは、ビット列“0000 0000 0000 0000 0000 0001”である。スタートコード値は、スタートコードのタイプを識別する8ビットのデータである。

20

【0049】

図14に、MPEG2のスタートコード値(Start code value)を示す。多くのスタートコードには、1個のスタートコード値が設定されている。しかしながら、slice_start_codeには、複数のスタートコード値(01乃至AF)が設定されており、このスタートコード値は、スライスに対する垂直位置を表わす。これらのスタートコードは、全てバイト単位であるため、スタートコードプレフィクスの最初のビットがバイトの最初のビットになるように、スタートコードプレフィクスの前に、複数のビット“0”が挿入され、スタートコードがバイト単位になるように調整される。

30

【0050】

次に、MP@MLのMPEG2ビデオビットストリームに対応した従来のMPEGビデオデコーダについて、図15を参照して説明する。図15は、当該MPEGビデオデコーダの構成の一例を示している。

【0051】

当該MPEGビデオデコーダは、ストリーム入力回路11、バッファ制御回路12、クロック発生回路13、スタートコード検出回路14、デコーダ15、動き補償回路16、および表示出力回路17から構成されるIC(Integrated Circuit)1と、ストリームバッファ21およびビデオバッファ22で構成され、例えば、DRAM(Dynamic Random Access Memory)からなるバッファ2により構成される。

40

【0052】

IC1のストリーム入力回路11は、高能率符号化された符号化ストリーム(MP@MLのMPEG2ビデオビットストリーム)の入力を受け付けて、バッファ制御回路12に供給する。バッファ制御回路12は、クロック発生回路13から供給される基本クロックに従って、入力された符号化ストリームをバッファ2のストリームバッファ21に入力する。ストリームバッファ21は、少なくとも、MP@MLのデコードに要求されるVBVバッファサイズであ

50

る1,835,008ビットの容量を有する。ストリームバッファ21に保存されている符号化ストリームは、バッファ制御回路12の制御に従って、先に書き込まれたデータから順に読み出され、スタートコード検出回路14に供給される。スタートコード検出回路14は、入力されたストリームから、図14を用いて説明したスタートコードを検出し、検出したスタートコードおよび入力されたストリームをデコーダ15に出力する。

【0053】

デコーダ15は、入力されたストリームをMPEGシンタックスに基づいて、デコードする。デコーダ15は、入力されたスタートコードに従って、まず、ピクチャ層のヘッダパラメータをデコードし、それを基に、スライス層をマクロブロックに分離してマクロブロックをデコードし、その結果得られる予測ベクトルおよび画素を、動き補償回路16に出力する。

10

【0054】

圧縮符号化方式としてのMPEGでは、隣接した画像間の時間的冗長性を利用して、近接した画像間で動き補償した差分を得ることにより、符号化効率を改善している。当該MPEGビデオデコーダでは、動き補償を用いた画素に対しては、現在デコードしている画素にその動きベクトルが示す参照画像の画素データを加算することにより動き補償を行い、符号化前の画像データに復号する。

【0055】

デコーダ15から出力されるマクロブロックが動き補償を使用していない場合、動き補償回路16は、その画素データを、バッファ制御回路12を介してバッファ2のビデオバッファ22に書き込み、表示出力に備えるとともに、この画素データが、他の画像の参照データとされる場合に備える。

20

【0056】

デコーダ15から出力されるマクロブロックが動き補償を使用している場合、動き補償回路16は、デコーダ15から出力される予測ベクトルに従って、バッファ制御回路12を介して、バッファ2のビデオバッファ22から参照画素データを読み出す。そして、読み出した参照画素データを、デコーダ15から供給された画素データに加算し、動き補償を行う。動き補償回路16は、動き補償を行った画素データを、バッファ制御回路12を介してバッファ2のビデオバッファ22に書き込み、表示出力に備えるとともに、この画素データが、他の画素の参照データとされる場合に備える。

30

【0057】

表示出力回路17は、デコードした画像データを出力するための同期タイミング信号を発生し、このタイミングを基に、バッファ制御回路12を介して、ビデオバッファ22から画素データを読み出し、復号ビデオ信号として出力する。

【0058】

【発明が解決しようとする課題】

以上説明したように、MPEG2ストリームは階層構造を有している。図3を用いて説明したピクチャ層のsequence_header乃至picture_coding_extensionのデータは、図2を用いて説明したプロファイルおよびレベルから成るクラスが異なる場合においても、そのデータ量は、あまり変更されない。一方、スライス層以下のデータ量は、符号化する画素数に依存する。

40

【0059】

図2に示したように、HLにおいて1枚のピクチャで処理しなければならないマクロブロックの数は、MLのそれに対して約6倍になる。さらに、図4に示したように、4:2:2Pにおいて1個のマクロブロックで処理するブロックの数は、MPのそれに対して4/3倍になる。

【0060】

したがって、図15に示したMP@MLに対応する従来のMPEGビデオデコーダを用いて4:2:2P@HLの符号化ストリームを復号しようとした場合、VBVバッファサイズおよび画素数の増加に伴って、ストリームバッファ21のバッファサイズが不足する。また、ビットレートの

50

増加に伴い、入力ストリームのストリームバッファ 2 1 へのアクセスが増加し、画素数の増加に伴って、動き補償回路 1 6 のビデオバッファ 2 2 へのアクセスが増加するため、バッファ制御回路 1 2 の制御が間に合わなくなる。さらに、ビットレートの増加、マクロブロックおよびブロック数の増加に伴って、デコーダ 1 5 の処理が間に合わなくなる。

【 0 0 6 1 】

一般に、信号処理を高速で実行させようとした場合、回路規模が大幅に増加し、部品点数の増加および消費電力の増加を招いてしまう。したがって、MP@MLを復号する従来技術を用いて、4:2:2P@HLを復号する装置を実現しようとした場合、今日の半導体技術の進展によって信号処理回路、メモリ（バッファ）回路ともに、その動作速度は著しく向上し、その回路規模は縮小化されてはいるものの、実現可能な回路規模で実時間動作が可能な4:2:2P@HLに対応したビデオデコーダを実現することは困難である課題があった。

10

【 0 0 6 2 】

ところで、MP@MLの符号化ストリームを、図 1 5 に示したMP@MLに対応する従来のMPEGビデオデコーダを用い、1倍速以上で高速再生させることを考えた場合、入力するMP@MLの符号化ストリームから画像を間引いて当該MPEGビデオデコーダに入力する方法が考えられる。

【 0 0 6 3 】

しかしながら、MPEG方式においては、図 1 を用いて説明したように、近傍の画像を参照する予測符号化方式を採用しているため、任意の画像を間引いた場合、復号することができない画像が生じてしまう。例えば、図 1 6 に示すように、画像 P₁₀を間引いた場合、画像 P₁₀を参照して復号する画像 B₈、B₉、B₁₁、B₁₂、および P₁₃を復号することができなくなってしまう。

20

【 0 0 6 4 】

そこで、図 1 7 に示すように、他の画像に参照される I ピクチャおよび P ピクチャは間引かず、他の画像に参照されることがない B ピクチャだけを間引いたMP@MLの符号化ストリームを入力する方法が考えられる。しかしながら、B ピクチャだけを間引く方法は、B ピクチャだけを検出して間引く機能が必要になる上、B ピクチャだけしか間引かれないので、符号化ストリームの再生速度が I ピクチャ、P ピクチャ、および B ピクチャの配置に依存して特定の速度となってしまう課題があった。

【 0 0 6 5 】

また、復号した I ピクチャ、および P ピクチャを適宜繰り返して表示することにより、見かけ上の再生速度は任意の速度に設定できるものの、そのような表示出力は画像の動きがギクシャクしたものとなってしまう課題があった。

30

【 0 0 6 6 】

さらに、従来のMPEGビデオデコーダでは、複数の符号化ストリームを同時に入力したり、または、DVBで供給される多チャンネル分の複数の符号化ストリーム（エレメンタリストリーム）が多重化されているチャンネル多重ストリーム（トランスポートストリーム）を入力したりして、それらを同時にデコードし、得られる多チャンネル分の複数の復号ビデオ信号を同時に、あるいは、複数の復号ビデオ信号のうちの 1 つを選択して出力することができない課題があった。

40

【 0 0 6 7 】

本発明はこのような状況に鑑みてなされたものであり、実現可能な回路規模であって、4:2:2P@HLの符号化ストリームを実時間再生でき、且つ、MP@MLの符号化ストリームを高速再生できるビデオデコーダを実現することを目的とする。

【 0 0 6 8 】

また、多チャンネル分の複数の符号化ストリームを平行してデコードすることができるビデオデコーダを実現することを目的とする。

【 0 0 6 9 】

【課題を解決するための手段】

本発明の復号装置は、符号化ストリームを入力する入力手段と、バッファリングされて

50

いる符号化ストリームをスライス単位で読み出して復号する複数の復号手段と、複数の復号手段を並行して動作させるように制御する復号制御手段と、複数の復号手段のそれぞれから復号結果として出力された複数の画像データのうち、複数の復号手段からの要求に対応したものを選択する選択手段と、選択された画像データに対して必要に応じて動き補償処理を施す動き補償手段と、必要に応じて動き補償処理が施された画像データを任意の再生速度で出力させる出力制御手段とを含み、復号制御手段は、復号手段がスライス単位で復号対象とする符号化ストリームがバッファリングされている位置を示す書き込みポイントを複数の復号手段のうちのいずれかに供給し、復号手段は、供給された書き込みポイントに従い、バッファリングされている符号化ストリームをスライス単位で読み出して復号する。

10

【0070】

前記高速化された符号化ストリームは、ビットレートが所定数倍に高速化されたMPEG2ビデオビットストリームであるようにすることができる。

【0071】

前記出力制御手段は、ビットレートが所定数倍に高速化されたMPEG2ビデオビットストリームの復号結果である画像データを、0倍乃至所定数倍の再生速度で出力させるようにすることができる。

【0072】

前記復号手段は、復号処理の終了を示す信号を復号制御手段に出力するようにことができ、前記復号制御手段は、復号処理の終了を示す信号を出力した復号手段に、新たな符号化ストリームを復号させるように制御するようにすることができる。

20

【0073】

本発明の第1の復号装置は、符号化ストリームをバッファリングする第1のバッファ手段と、符号化ストリームから、符号化ストリームに含まれる所定の情報の単位の始まりを表わすスタートコードを読み出すとともに、第1のバッファ手段から、スタートコードが保持されている位置に関する位置情報を読み出す読み出し手段と、読み出されたスタートコードおよび位置情報をバッファリングする第2のバッファ手段と、第1のバッファ手段による符号化ストリームのバッファリング、および第2のバッファ手段によるスタートコードおよび位置情報のバッファリングを制御するバッファリング制御手段とをさらに含むことができる。

30

【0074】

前記復号手段は、復号処理が終了したことを示す終了信号を前記選択手段に出力し、前記選択手段は、複数の復号手段それぞれの処理状態に対応する複数の処理状態値を記憶する記憶手段を含むことができ、記憶している全ての処理状態値が第1の値になった場合、終了信号を出力している復号手段に対応する処理状態値を、第1の値から第2の値に変更し、対応する処理状態値が第2の値である復号手段により復号された画像データのうち、いずれかの画像データを選択し、選択された画像データを復号した復号手段に対応する処理状態値を第1の値に変更するようにすることができる。

【0075】

本発明の第1の復号装置は、選択手段により選択された画像データ、または動き補償手段により動き補償が施された画像データを保持する保持手段と、選択手段により選択された画像データ、または動き補償手段により動き補償が施された画像データの保持手段による保持を制御する保持制御手段とをさらに含むことができる。

40

【0076】

前記保持手段は、画像データの輝度成分と色差成分をそれぞれ分けて保持するようにさうることができる。

【0077】

前記復号手段は、スライスデコーダとすることができる。

【0078】

本発明の復号方法は、符号化ストリームを入力する入力ステップと、複数の復号手段を

50

並行して動作させるように制御する復号制御ステップと、複数の復号手段により、バッファリングされている符号化ストリームをスライス単位で読み出して復号する復号ステップと、複数の復号手段のそれぞれから復号結果として出力された複数の画像データのうち、複数の復号手段からの要求に対応したものを選択する選択ステップと、選択された画像データに対して必要に応じて動き補償処理を施す動き補償手段と、必要に応じて動き補償処理が施された画像データを任意の再生速度で出力させる出力制御ステップとを含み、復号制御ステップは、復号手段がスライス単位で復号対象とする符号化ストリームがバッファリングされている位置を示す書き込みポイントを複数の復号手段のうちのいずれかに供給し、復号ステップは、供給された書き込みポイントに従い、バッファリングされている符号化ストリームをスライス単位で読み出して復号する。

10

【0079】

本発明の記録媒体は、符号化ストリームを入力する入力ステップと、複数の復号手段を並行して動作させるように制御する復号制御ステップと、複数の復号手段により、バッファリングされている符号化ストリームをスライス単位で読み出して復号する復号ステップと、複数の復号手段のそれぞれから復号結果として出力された複数の画像データのうち、複数の復号手段からの要求に対応したものを選択する選択ステップと、選択された画像データに対して必要に応じて動き補償処理を施す動き補償手段と、必要に応じて動き補償処理が施された画像データを任意の再生速度で出力させる出力制御ステップとを含み、復号制御ステップは、復号手段がスライス単位で復号対象とする符号化ストリームがバッファリングされている位置を示す書き込みポイントを複数の復号手段のうちのいずれかに供給し、復号ステップは、供給された書き込みポイントに従い、バッファリングされている符号化ストリームをスライス単位で読み出して復号する処理をコンピュータに実行させるプログラムが記録されている。

20

【0080】

本発明の復号装置および方法、並びに記録媒体のプログラムにおいては、符号化ストリームが入力され、複数の復号手段が並行して動作されるように制御されて、バッファリングされている符号化ストリームがスライス単位で読み出されて復号される。さらに、複数の復号手段のそれぞれから復号結果として出力された複数の画像データのうち、複数の復号手段からの要求に対応したものが選択され、選択された画像データに対して必要に応じて動き補償処理が施され、必要に応じて動き補償処理が施された画像データが任意の再生速度で出力される。なお、復号制御の処理では、復号手段がスライス単位で復号対象とする符号化ストリームがバッファリングされている位置を示す書き込みポイントが複数の復号手段のうちのいずれかに供給され、復号の処理は、供給された書き込みポイントに従い、バッファリングされている符号化ストリームがスライス単位で読み出されて復号される。

30

【0082】

前記符号化ストリームは、MPEG2ビデオビットストリームとすることができる。

【0083】

前記復号手段は、復号処理が終了したことを示す終了信号を前記復号制御手段に出力し、前記復号制御手段は、前記終了信号を出力した前記復号手段に対して、他の前記符号化ストリームを復号させるように制御するようすることができる。

40

【0084】

本発明の第2の復号装置は、符号化ストリームをバッファリングする第1のバッファ手段と、符号化ストリームから、符号化ストリームに含まれる所定の情報の単位の始まりを表わすスタートコードを読み出すとともに、第1のバッファ手段から、スタートコードが保持されている位置に関する位置情報を読み出す読み出し手段と、読み出されたスタートコードおよび位置情報をバッファリングする第2のバッファ手段と、第1のバッファ手段による符号化ストリームのバッファリング、および第2のバッファ手段によるスタートコードおよび位置情報のバッファリングを制御するバッファリング制御手段とをさらに含むことができる。

【0085】

50

前記復号手段は、復号処理が終了したことを示す終了信号を前記選択手段に出力し、前記選択手段は、複数の復号手段それぞれの処理状態に対応する複数の処理状態値を記憶する記憶手段を含むことができ、記憶している全ての処理状態値が第1の値になった場合、終了信号を出力している復号手段に対応する処理状態値を、第1の値から第2の値に変更し、対応する処理状態値が第2の値である復号手段により復号された画像データのうち、いずれかの画像データを選択し、選択された画像データを復号した復号手段に対応する処理状態値を第1の値に変更するようにすることができる。

【0086】

本発明の第2の復号装置は、選択手段により選択された画像データ、または動き補償手段により動き補償が施された画像データを保持する保持手段と、選択手段により選択された画像データ、または動き補償手段により動き補償が施された画像データの保持手段による保持を制御する保持制御手段とをさらに含むことができる。

10

【0087】

前記保持手段は、画像データの輝度成分と色差成分をそれぞれ分けて保持することができる。

【0088】

本発明の第2の復号装置は、複数の符号化ストリームが多重化されている多重ストリームの入力を受け付ける受付手段と、多重ストリームを複数の符号化ストリームに分離して、入力手段に供給する供給手段とをさらに含むことができる。

【0089】

前記復号手段は、スライスデコーダとすることができる。

20

【0101】

【発明の実施の形態】

本発明を適用したMPEGビデオデコーダの第1の構成例について、図18を参照して説明する。

【0102】

このMPEGビデオデコーダ40は、ストリーム入力回路41、スタートコード検出回路42、ストリームバッファ制御回路43、クロック発生回路44、ピクチャデコーダ45、スライスデコーダ制御回路46、スライスデコーダ47乃至49、動き補償回路50、輝度バッファ制御回路51、色差バッファ制御回路52、および表示出力回路53から構成されるIC31、ストリームバッファ61およびスタートコードバッファ62で構成され、例えば、DRAMからなるバッファ32、例えば、DRAMからなる輝度バッファ71、例えば、DRAMからなる色差バッファ72、CPU(Central Processing Unit)などよりなるコントローラ34、並びに、ドライブ35で構成される。

30

【0103】

ストリーム入力回路41は、高能率符号化された符号化ストリーム(MPEG2ビデオビットストリーム)の入力を受け、スタートコード検出回路42に供給する。スタートコード検出回路42は、入力された符号化ストリームをストリームバッファ制御回路43に供給するとともに、図14を用いて説明したスタートコードを検出して、それを基に、そのスタートコードの種類と、ストリームバッファ61にそのスタートコードが書き込まれる位置を示す書き込みポイントを含む、スタートコード情報を生成し、ストリームバッファ制御回路43に供給する。

40

【0104】

クロック発生回路44は、図15を用いて説明したクロック発生回路13の2倍の周期の基本クロックを発生し、ストリームバッファ制御回路43に供給する。ストリームバッファ制御回路43は、クロック発生回路44から供給される基本クロックに従って、入力された符号化ストリームを、バッファ32のストリームバッファ61に書き込み、入力されたスタートコード情報を、バッファ32のスタートコードバッファ62に書き込む。ストリームバッファ61は、少なくとも4:2:2P@HLのデコードに要求されるVBVバッファサイズである47,185,920ビットの容量を有している。

50

【0105】

ピクチャデコーダ45は、ストリームバッファ制御回路43を介して、スタートコードバッファ62からスタートコード情報を読み出す。例えば、デコード開始時は、図3を用いて説明したsequence_headerからデコードが開始されるので、ピクチャデコーダ45は、図14を用いて説明したスタートコードであるsequence_header_codeに対応する書き込みポインタをスタートコードバッファ62から読み出し、その書き込みポインタを基に、ストリームバッファ61からsequence_headerを読み出してデコードする。続いて、ピクチャデコーダ45は、sequence_headerの読み出しと同様に、sequence_extension, GOP_header, picture_coding_extension等をストリームバッファ61から読み出してデコードする。

10

【0106】

ピクチャデコーダ45が、スタートコードバッファ62から、最初のslice_start_codeを読み出した時点で、そのピクチャのデコードに必要な全てのパラメータが揃ったことになる。ピクチャデコーダ45は、デコードしたピクチャ層のパラメータを、スライスデコーダ制御回路46に出力する。

【0107】

スライスデコーダ制御回路46は、ピクチャ層のパラメータの入力を受け、符号化ストリームのクラス(4:2:2@ML、MP@ML等)を判別する。スライスデコーダ制御回路46はまた、ピクチャ層のパラメータの入力を受け、ストリームバッファ制御回路43を介して、スタートコードバッファ62から、対応するスライスのスタートコード情報を読み出す。さらに、スライスデコーダ制御回路46は、スライスデコーダ47乃至49のいずれかにデコードさせるスライスが、符号化ストリームに含まれる何番目のスライスであるかを示すレジスタを有し、そのレジスタを参照しながら、ピクチャ層のパラメータと、スタートコード情報に含まれるスライスの書き込みポインタをスライスデコーダ47乃至49のいずれかに供給する。スライスデコーダ制御回路46が、スライスデコーダ47乃至49のうち、デコードを実行させるスライスデコーダを選択する処理については、図19および図20を用いて後述する。

20

【0108】

スライスデコーダ47は、マクロブロック検出回路81、ベクトル復号回路82、逆量子化回路83、および逆DCT回路84で構成され、スライスデコーダ制御回路46から入力されたスライスの書き込みポインタを基に、対応するスライスを、ストリームバッファ制御回路43を介してストリームバッファ61から読み出す。そして、スライスデコーダ制御回路46から入力されたピクチャ層のパラメータに従って、読み出したスライスをデコードして、動き補償回路50に出力する。

30

【0109】

マクロブロック検出回路81は、スライス層のマクロブロックを分離し、各マクロブロックのパラメータをデコードし、可変長符号化された各マクロブロックの予測モードおよび予測ベクトルをベクトル復号回路82に供給し、可変長符号化された係数データを逆量子化回路83に供給する。ベクトル復号回路82は、可変長符号化された、各マクロブロックの予測モードおよび予測ベクトルをデコードして、予測ベクトルを復元する。逆量子化回路83は、可変長符号化された係数データをデコードして逆DCT回路84に供給する。逆DCT回路84は、デコードされた係数データに逆DCTを施し、符号化前の画素データに復元する。

40

【0110】

スライスデコーダ47は、動き補償回路50に、デコードしたマクロブロックに対する動き補償の実行を要求し(すなわち、図中、REQで示される信号を1にする)、動き補償回路50から動き補償の実行要求に対する受付を示す信号(図中ACKで示される信号)を受けて、デコードされた予測ベクトルおよびデコードされた画素を動き補償回路50に供給する。スライスデコーダ47は、ACK信号の入力を受けて、デコードされた予測ベクトルおよびデコードされた画素を動き補償回路50に供給した後に、REQ信号を1から0に変

50

更する。そして、次に入力されたマクロブロックのデコードが終了した時点で、REQ信号を、再び0から1に変更する。

【0111】

また、スライスデコーダ48のマクロブロック検出回路85乃至逆DCT回路88およびスライスデコーダ49のマクロブロック検出回路89乃至逆DCT回路92においても、スライスデコーダ47のマクロブロック検出回路81乃至逆DCT回路84と同様の処理が行われるので、その説明は省略する。

【0112】

動き補償回路50は、スライスデコーダ47乃至49から入力されたデータの動き補償が終了したか否かを示すReg_REQ_A, Reg_REQ_BおよびReg_REQ_Cの3つのレジスタを有し、これらのレジスタの値を参照しながら、適宜、スライスデコーダ47乃至49のうちの一つを選択して、動き補償実行要求を受け付け（すなわち、REQ信号に対して、ACK信号を出力して、予測ベクトルと画素の入力を受ける）、動き補償処理を実行する。このとき、動き補償回路50は、スライスデコーダ47乃至49のうち、所定のタイミングにおいてREQ信号が1であるスライスデコーダ47乃至49に対する動き補償が、それぞれ1回ずつ終了した後、次の動き補償要求を受け付ける。例えば、スライスデコーダ47が連続して動き補償要求を出しても、スライスデコーダ48およびスライスデコーダ49の動き補償が終了するまで、スライスデコーダ47の2つ目の動き補償要求は受け付けられない。動き補償回路50が、スライスデコーダ47乃至49のいずれのデコーダの出力に対して動き補償を実行するかを選択する処理については、図21および図22を用いて後述する。

【0113】

スライスデコーダ47乃至49のいずれかから入力されるマクロブロックが動き補償を使用していない場合、動き補償回路50は、その画素データが輝度データであれば、輝度バッファ制御回路51を介して輝度バッファ71に書き込み、その画素データが色差データであれば、色差バッファ制御回路52を介して色差バッファ72に書き込み、表示出力に備えるとともに、この画素データが、他の画像の参照データとされる場合に備える。

【0114】

また、スライスデコーダ47乃至49のいずれかから出力されるマクロブロックが動き補償を使用している場合、動き補償回路50は、スライスデコーダ47乃至49のうち対応するデコーダから入力される予測ベクトルに従って、その画素データが輝度データであれば、輝度バッファ制御回路51を介して、輝度バッファ71から参照画素を読み込み、その画素データが色差データであれば、色差バッファ制御回路52を介して、色差バッファ72から参照画素データを読み込む。そして、動き補償回路50は、読み込んだ参照画素データを、スライスデコーダ47乃至49のいずれかから供給された画素データに加算し、動き補償を行う。

【0115】

動き補償回路50は、動き補償を行った画素データを、その画素データが輝度データであれば、輝度バッファ制御回路51を介して、輝度バッファ71に書き込み、その画素データが色差データであれば、色差バッファ制御回路52を介して、色差バッファ72に書き込み、表示出力に備えるとともに、この画素データが、他の画素の参照データとされる場合に備える。

【0116】

表示出力回路53は、デコードされた画像データを出力するための同期タイミング信号を発生し、このタイミングに従って、輝度バッファ制御回路51を介して、輝度バッファ71から輝度データを読み出し、色差バッファ制御回路52を介して、色差バッファ72から色差データを読み出して、復号ビデオ信号として出力する。

【0117】

ドライブ35は、コントローラ34に接続されており、必要に応じて装着される磁気ディスク101、光ディスク102、光磁気ディスク103、および半導体メモリ104など

10

20

30

40

50

とデータの授受を行う。また、コントローラ34は、以上説明したIC31、およびドライブ35の動作を制御するものである。コントローラ34は、例えば、ドライブ35に装着されている磁気ディスク101、光ディスク102、光磁気ディスク103、および半導体メモリ104などに記録されているプログラムに従って、IC31に処理を実行させることができる。

【0118】

次に、図19のフローチャートを参照して、スライスデコーダ制御回路46の処理について説明する。

【0119】

ステップS1において、スライスデコーダ制御回路46は、画像の垂直方向のマクロブロック数を設定した後、処理するスライスが画像内の何番目のスライスであるかを表わすレジスタの値Nを1に初期化する。ステップS2において、スライスデコーダ制御回路46は、スライスデコーダ47が処理中であるか否かを判断する。

10

【0120】

ステップS2において、スライスデコーダ47が処理中ではないと判断された場合、ステップS3に進む。ステップS3において、スライスデコーダ制御回路46は、ピクチャ層のパラメータと、スタートコード情報に含まれるスライスNの書き込みポイントをスライスデコーダ47に供給し、スライスデコーダ47にスライスNをデコードさせ、処理はステップS8に進む。

【0121】

20

ステップS2において、スライスデコーダ47が処理中であると判断された場合、ステップS4に進む。ステップS4において、スライスデコーダ制御回路46は、スライスデコーダ48が処理中であるか否かを判断する。ステップS4において、スライスデコーダ48が処理中ではないと判断された場合、ステップS5に進む。ステップS5において、スライスデコーダ制御回路46は、ピクチャ層のパラメータと、スタートコード情報に含まれるスライスNの書き込みポイントをスライスデコーダ48に供給し、スライスデコーダ48にスライスNをデコードさせ、処理はステップS8に進む。

【0122】

ステップS4において、スライスデコーダ48が処理中であると判断された場合、ステップS6に進む。ステップS6において、スライスデコーダ制御回路46は、スライスデコーダ49が処理中であるか否かを判断する。ステップS6において、スライスデコーダ49が処理中であると判断された場合、ステップS2に戻り、それ以降の処理が繰り返される。

30

【0123】

ステップS6において、スライスデコーダ49が処理中ではないと判断された場合、ステップS7に進む。ステップS7において、スライスデコーダ制御回路46は、ピクチャ層のパラメータと、スタートコード情報に含まれるスライスNの書き込みポイントをスライスデコーダ49に供給し、スライスデコーダ49にスライスNをデコードさせ、処理はステップS8に進む。

【0124】

40

ステップS8において、スライスデコーダ制御回路46は、処理するスライスが符号化ストリームの何番目のスライスであることを示すレジスタの値Nを1だけインクリメントする。ステップS9において、スライスデコーダ制御回路46は、全スライスのデコードが終了したか否かを判断する。ステップS9において、全スライスのデコードが終了されていないと判断された場合、ステップS2に戻り、それ以降の処理が繰り返される。ステップS9において、全スライスのデコードが終了されたと判断された場合、スライスデコーダ制御回路46の当該処理は終了される。

【0125】

図19を用いて説明したスライスデコーダ制御回路46の処理の具体例について、図20を参照して説明する。上述したように、ピクチャデコーダ45でピクチャ層のデータがデ

50

コードされ、そのパラメータがスライスデコーダ制御回路46に供給される。ここで、図19を用いて説明したステップS1において、スライスデコーダ制御回路46は、画像の垂直方向のマクロブロック数(レジスタの値Nが取り得る最大値)を設定した後、レジスタの値Nを1に初期化する。ステップS2において、スライスデコーダ47は処理中ではないと判断されるので、ステップS3において、スライスデコーダ制御回路46は、ピクチャ層のパラメータと、スタートコード情報に含まれるスライス1の書き込みポイントをスライスデコーダ47に供給し、スライスデコーダ47にスライスN(N=1)をデコードさせ、ステップS8において、レジスタの値Nを1だけインクリメントする。そして、ステップS9において、全スライスのデコードが終了していないと判断されるため、処理はステップS2に戻る。

10

【0126】

ステップS2において、スライスデコーダ47は処理中であると判断される。そして、ステップS4において、スライスデコーダ48は処理中ではないと判断されるので、ステップS5において、スライスデコーダ制御回路46は、ピクチャ層のパラメータと、スライス2の書き込みポイントを、スライスデコーダ48に供給し、スライスデコーダ48にスライスN(N=2)をデコードさせ、ステップS8において、Nを1だけインクリメントする。そして、ステップS9において、全スライスのデコードが終了していないと判断されるため、処理はステップS2に戻る。

【0127】

ステップS2において、スライスデコーダ47は処理中であると判断され、ステップS4において、スライスデコーダ48は処理中であると判断される。そして、ステップS6において、スライスデコーダ49は処理中ではないと判断されるので、ステップS7において、スライスデコーダ制御回路46は、ピクチャ層のパラメータと、スライス3の書き込みポイントを、スライスデコーダ49に供給し、スライスデコーダ49にスライスN(N=3)をデコードさせ、ステップS8において、Nを1だけインクリメントする。そして、ステップS9において、全スライスのデコードが終了していないと判断されるため、処理はステップS2に戻る。

20

【0128】

スライスデコーダ47乃至49は、入力されたスライスのデコード処理を実施した後、デコード処理の完了を示す信号をスライスデコーダ制御回路46に出力する。すなわち、スライスデコーダ47乃至49のいずれかからスライスのデコードの完了を示す信号が入力されるまで、スライスデコーダ47乃至49は全て処理中であるので、ステップS2、ステップS4、およびステップS6の処理が繰り返される。そして、図20の図中Aで示されるタイミングで、スライスデコーダ48がデコード処理の完了を示す信号を、スライスデコーダ制御回路46に出力した場合、ステップS4において、スライスデコーダ48が処理中ではないと判断されるので、ステップS5において、スライスデコーダ制御回路46は、スライス4の書き込みポイントを、スライスデコーダ48に供給し、スライスデコーダ48に、スライスN(N=4)をデコードさせ、ステップS8において、Nを1だけインクリメントする。そして、ステップS9において、全スライスのデコードが終了していないと判断されるため、処理はステップS2に戻る。

30

40

【0129】

そして、次にスライスデコーダ47乃至49のいずれかからデコード処理の完了を示す信号の入力を受けるまで、スライスデコーダ制御回路46は、ステップS2、ステップS4、およびステップS6の処理を繰り返す。図20においては、スライスデコーダ制御回路46は、図中Bで示されるタイミングで、スライスデコーダ49からスライス3のデコードの終了を示す信号の入力を受けるので、ステップS6において、スライスデコーダ49は処理中ではないと判断される。ステップS7において、スライスデコーダ制御回路46は、スライス5の書き込みポイントをスライスデコーダ49に供給し、スライスデコーダ49に、スライスN(N=5)をデコードさせ、ステップS8において、Nを1だけインクリメントする。そして、ステップS9において、全スライスのデコードが終了していな

50

いと判断されるため、処理はステップS 2に戻る。以下、最後のスライスのデコードが終了されるまで、同様の処理が繰り返される。

【0130】

このように、スライスデコーダ制御回路46は、スライスデコーダ47乃至49の処理状況に対応してスライスのデコード処理を割り当てるので、スライスデコーダ47乃至49に効率よくデコード処理を実行させることが可能となる。

【0131】

次に、動き補償回路50のスライスデコーダ調停処理について、図21のフローチャートを参照して説明する。

【0132】

ステップS 21において、動き補償回路50は、内部のレジスタReg_REQ_A, Reg_REQ_B、およびReg_REQ_Cを初期化する。すなわち、Reg_REQ_A = 0, Reg_REQ_B = 0、およびReg_REQ_C = 0とする。

【0133】

ステップS 22において、動き補償回路50は、レジスタの値が全て0であるか否かを判断する。ステップS 22において、レジスタの値が全て0ではない(すなわち、1つでも1がある)と判断された場合、ステップS 24に進む。

【0134】

ステップS 22において、レジスタの値が全て0であると判断された場合、ステップS 23に進む。ステップS 23において、動き補償回路50は、スライスデコーダ47乃至49から入力されるREQ信号を基に、レジスタの値を更新する。すなわち、スライスデコーダ47からREQ信号が出力されている場合、Reg_REQ_A = 1とし、スライスデコーダ48からREQ信号が出力されている場合、Reg_REQ_B = 1とし、スライスデコーダ49からREQ信号が出力されている場合、Reg_REQ_C = 1とする。そして、処理はステップS 24に進む。

【0135】

ステップS 24において、動き補償回路50は、Reg_REQ_A = 1であるか否かを判断する。ステップS 24において、Reg_REQ_A = 1であると判断された場合、ステップS 25に進む。ステップS 25において、動き補償回路50は、スライスデコーダ47にACK信号を送信し、Reg_REQ_A = 0とする。スライスデコーダ47は、動き補償回路50に、ベクトル復号回路82で復号された予測ベクトルと、逆DCT回路84で逆DCTされた画素を出力する。そして、処理はステップS 30に進む。

【0136】

ステップS 24において、Reg_REQ_A = 1ではないと判断された場合、ステップS 26に進む。ステップS 26において、動き補償回路50は、Reg_REQ_B = 1であるか否かを判断する。ステップS 26において、Reg_REQ_B = 1であると判断された場合、ステップS 27に進む。ステップS 27において、動き補償回路50は、スライスデコーダ48にACK信号を送信し、Reg_REQ_B = 0とする。スライスデコーダ48は、動き補償回路50に、ベクトル復号回路86で復号された予測ベクトルと、逆DCT回路88で逆DCTされた画素を出力する。そして、処理はステップS 30に進む。

【0137】

ステップS 26において、Reg_REQ_B = 1ではないと判断された場合、ステップS 28に進む。ステップS 28において、動き補償回路50は、Reg_REQ_C = 1であるか否かを判断する。ステップS 28において、Reg_REQ_C = 1ではないと判断された場合、ステップS 22に戻り、それ以降の処理が繰り返される。

【0138】

ステップS 28において、Reg_REQ_C = 1であると判断された場合、ステップS 29に進む。ステップS 29において、動き補償回路50は、スライスデコーダ49にACK信号を送信し、Reg_REQ_C = 0とする。スライスデコーダ49は、動き補償回路50に、ベクトル復号回路90で復号された予測ベクトルと、逆DCT回路92で逆DCTされた画素を出力す

10

20

30

40

50

る。そして、処理はステップS 3 0に進む。

【0 1 3 9】

ステップS 3 0において、動き補償回路5 0は、スライスデコーダ4 7乃至4 9のいずれかから入力されたマクロブロックは、動き補償を使用しているか否かを判断する。

【0 1 4 0】

ステップS 3 0において、マクロブロックが動き補償を使用していると判断された場合、ステップS 3 1に進む。ステップS 3 1において、動き補償回路5 0は、入力されたマクロブロックに動き補償処理を行う。すなわち、動き補償回路5 0は、スライスデコーダ4 7乃至4 9のうち対応するデコーダから出力される予測ベクトルに従って、その画素データが輝度データであれば、輝度バッファ制御回路5 1を介して、輝度バッファ7 1から参照画素を読み出し、その画素データが色差データであれば、色差バッファ制御回路5 2を介して、色差バッファ7 2から参照画素データを読み出す。そして、動き補償回路5 0は、読み出した参照画素データを、スライスデコーダ4 7乃至4 9のいずれかから供給された画素データに加算し、動き補償を行う。

10

【0 1 4 1】

動き補償回路5 0は、動き補償を行った画素データを、その画素データが輝度データであれば、輝度バッファ制御回路5 1を介して、輝度バッファ7 1に書き込み、その画素データが色差データであれば、色差バッファ制御回路5 2を介して、色差バッファ7 2に書き込み、表示出力に備えるとともに、この画素データが、他の画素の参照データとされる場合に備える。そして、ステップS 2 2に戻り、それ以降の処理が繰り返される。

20

【0 1 4 2】

ステップS 3 0において、マクロブロックが動き補償を使用していないと判断された場合、ステップS 3 2に進む。ステップS 3 2において、動き補償回路5 0は、その画素データが輝度データであれば、輝度バッファ制御回路5 1を介して輝度バッファ7 1に書き込み、その画素データが色差データであれば、色差バッファ制御回路5 2を介して色差バッファ7 2に書き込み、表示出力に備えるとともに、この画素データが、他の画像の参照データとされる場合に備える。そして、ステップS 2 2に戻り、それ以降の処理が繰り返される。

【0 1 4 3】

図2 1を用いて説明した動き補償回路5 0によるデコーダの調停処理の具体例について、図2 2を参照して説明する。

30

【0 1 4 4】

図2 2に示すタイミングCにおいて、図2 1のステップS 2 2の処理により、動き補償回路5 0のレジスタが全て0であると判断された場合、スライスデコーダ4 7乃至4 9は、全て、REQ信号を出力しているため、ステップS 2 3の処理により、それぞれのレジスタの値は、Reg_REQ_A = 1 , Reg_REQ_B = 1、またはReg_REQ_C = 1に更新される。そして、ステップS 2 4の処理により、Reg_REQ_A = 1であると判断されるため、ステップS 2 5において、動き補償回路5 0は、スライスデコーダ4 7にACK信号を出力して、Reg_REQ_A = 0とし、スライスデコーダ4 7から予測ベクトルと画素の入力を受け、動き補償1を行う。

40

【0 1 4 5】

動き補償1が終了した後、すなわち、図2 2のDで示されるタイミングにおいて、処理は、再びステップS 2 2に戻る。図中Dで示されるタイミングにおいては、スライスデコーダ4 7から、REQ信号が出力されている。しかし、レジスタの値は、Reg_REQ_A = 0 , Reg_REQ_B = 1 , Reg_REQ_C = 1であり、ステップS 2 2において、レジスタの値は、全て0ではないと判断されるため、処理は、ステップS 2 4に進み、レジスタの値は更新されない。

【0 1 4 6】

ステップS 2 4において、Reg_REQ_A = 0であると判断され、ステップS 2 6において、Reg_REQ_B = 1であると判断されるので、動き補償回路5 0は、ステップS 2 7において、

50

スライスデコーダ 4 8 にACK信号を出力して、Reg_REQ_B = 0 とし、スライスデコーダ 4 8 から予測ベクトルと画素の入力を受け、動き補償 2 を行う。

【 0 1 4 7 】

動き補償 2 が終了した後、すなわち、図 2 2 の E で示されるタイミングにおいて、処理は再びステップ S 2 2 に戻る。図中 E で示されるタイミングにおいても、スライスデコーダ 4 7 から、REQ信号が出力されている。しかし、レジスタの値は、Reg_REQ_A = 0 , Reg_REQ_B = 0 , Reg_REQ_C = 1 であるので、ステップ S 2 2 において、レジスタの値は全て 0 ではないと判断されるので、図中 D で示されるタイミングのときと同様、レジスタの値は更新されない。

【 0 1 4 8 】

そして、ステップ S 2 4 において、Reg_REQ_A = 0 であると判断され、ステップ S 2 6 において、Reg_REQ_B = 0 であると判断され、ステップ S 2 8 において、Reg_REQ_C = 1 であると判断されるので、動き補償回路 5 0 は、ステップ S 2 9 において、スライスデコーダ 4 9 にACK信号を出力して、Reg_REQ_C = 0 とし、スライスデコーダ 4 9 から予測ベクトルと画素の入力を受け、動き補償 3 を行う。

【 0 1 4 9 】

動き補償 3 が終了した後、すなわち、図 2 2 の F で示されるタイミングにおいて、処理は再びステップ S 2 2 に戻る。F で示されるタイミングにおいては、レジスタの値は、Reg_REQ_A = 0 , Reg_REQ_B = 0 , Reg_REQ_C = 0 であるので、ステップ S 2 3 において、レジスタの値が更新され、Reg_REQ_A = 1 , Reg_REQ_B = 1 , Reg_REQ_C = 0 となる。

【 0 1 5 0 】

そして、ステップ S 2 4 において、Reg_REQ_A = 1 であると判断され、同様の処理により、動き補償 4 が実行される。

【 0 1 5 1 】

このような処理を繰り返すことにより、動き補償回路 5 0 は、スライスデコーダ 4 7 乃至 4 9 を調停しながら、動き補償を行う。

【 0 1 5 2 】

以上説明したように、本発明を適用したMPEGビデオデコーダ 4 0 においては、スタートコードバッファ 6 2 を設けたことにより、ピクチャデコーダ 4 5 乃至スライスデコーダ 4 9 を、お互いの動作の終了を待つことなしに、ストリームバッファ 6 1 にアクセスさせることができる。また、スライスデコーダ 4 7 乃至 4 9 は、スライスデコーダ制御回路 4 6 の処理により、同時に動作させることができる。さらに、動き補償回路 5 0 は、適宜、スライスデコーダ 4 7 乃至 4 9 のうちの 1 つを選択し、それぞれ分離された輝度バッファ 7 1 および色差バッファ 7 2 にアクセスし、動き補償を行うことができる。このように、MPEGビデオデコーダ 4 0 は、デコード処理性能およびバッファへのアクセス性能が向上されているので、4:2:2P@HLのMPEG 2 ビデオビットストリームを実時間でデコードすることが可能となる。

【 0 1 5 3 】

ところで、MP@MLのMPEG 2 ビデオビットストリームを実時間でデコードするために要する処理能力は、4:2:2P@HLのMPEG 2 ビデオビットストリームを実時間でデコードするために要する処理能力の 1 / 6 である。よって換言すれば、本発明を適用したMPEGビデオデコーダ 4 0 は、MP@MLのMPEG 2 ビデオビットストリームを最大 6 倍速で再生することが可能である。

【 0 1 5 4 】

具体的には、例えば、図 2 3 に示すシステムにMPEGビデオデコーダ 4 0 を用いることにより、MP@MLのMPEG 2 ビデオビットストリームの高速再生が実現される。

【 0 1 5 5 】

当該システムのハードディスクドライブ(HDD) 1 1 1 には、MP@MLのMPEG 2 ビデオビットストリームが記録されている。再生装置 1 1 2 は、MPEGビデオデコーダ 4 0 のコントローラ 3 4 からの制御に基づき、ハードディスクドライブ 1 1 1 に記録されているMP@MLのMPEG

10

20

30

40

50

2 ビデオビットストリームを、通常（1倍速）よりも高速（例えば6倍速）で読み出し、得られた高速再生ストリームをMPEGビデオデコーダ40に供給する。

【0156】

例えば、図24(A)に示すようなMP@MLのMPEG2ビデオビットストリームは、MPEGビデオデコーダ40により、一切の処理が省略されることなく完全にデコードされ、図24(B)に示すように輝度バッファ71および色差バッファ72に書き込まれる。輝度バッファ71および色差バッファ72に書き込まれた画像データを、表示出力回路53が画像のタイプに拘わりなく6枚当たり1枚の割合で読み出し、復号ビデオ出力として後段に出力することにより、6倍速の高速再生が実現される。

【0157】

なお、表示出力回路53が、輝度バッファ71および色差バッファ72に書き込まれた画像データを、例えば、画像のタイプに拘わりなく3枚当たり1枚の割合で読み出し、復号ビデオ出力として後段に出力すれば、3倍速の高速再生が実現される。

【0158】

すなわち、表示出力回路53が、輝度バッファ71および色差バッファ72に書き込まれた画像データを画像のタイプに拘わりなく、X(=0乃至6)枚当たり1枚の割合で読み出し、復号ビデオ出力として後段に出力すれば、X倍速の高速再生が実現される。ここで、X=0の場合、スチル再生となる。

【0159】

以上説明したように、MPEGビデオデコーダ40においては、表示出力回路53が、画像のタイプに拘わりなく一定の割合でデータを読み出すことによって、見た目にもギクシャクしていない自然な動きの画像を出力することが可能となる。

【0160】

このようにMP@MLのMPEG2ビデオビットストリームを高速再生できるMPEGビデオデコーダ40を映像編集等に用いれば、例えば、ビデオ信号の映像素材の内容を容易に理解することができ、さらに、編集点等を快適に検索することができるので、作業効率を向上させることが可能となる。

【0161】

ところでまた、図18に示したMPEGビデオデコーダ40に、さらに表示出力回路53と同様の回路を2個追加して表示出力を3系統とすれば、入力された6倍速のMP@MLのMPEG2ビデオビットストリームを3倍速で再生して、得られる復号ビデオ出力を当該3系統で順次出力するようにすることが可能である。

【0162】

また、本発明は、2:1インタレースであって30フレーム/秒のMP@MLのMPEG2ビデオビットストリームを2倍速で記録媒体から読み出し、ノンインタレースであって60フレーム/秒の画像として出力するような場合にも適用することが可能である。

【0163】

なお、図23に示したシステムにおいては、ハードディスクドライブ111にMP@MLのMPEG2ビデオビットストリームを記録するようにしたが、記録されているMP@MLのMPEG2ビデオビットストリームを6倍速で読み出せるものであれば、ハードディスクドライブ111の代わりに他の記録再生デバイスを用いてもよい。

【0164】

次に、本発明を適用したMPEGビデオデコーダの第2の構成例について、図25を参照して説明する。このMPEGビデオデコーダ130は、入力される多チャンネル分の符号化ストリーム（いまの場合、チャンネルCH1の符号化ストリーム入力、およびチャンネルCH2の符号化ストリーム入力）を平行してデコードし、得られるチャンネルCH1ビデオ出力、およびチャンネルCH2ビデオ出力を後段に供給するものである。また、MPEGビデオデコーダ130は、図18のMPEGビデオデコーダ40と同様に、図15に示した従来のMPEGビデオデコーダの6倍のデコード処理能力を有する。

【0165】

10

20

30

40

50

MPEGビデオデコーダ130とMPEGビデオデコーダ40との構成上の違いについて説明する。MPEGビデオデコーダ130においては、MPEGビデオデコーダ40のストリーム入力回路41、スタートコード検出回路42、および表示出力回路53が、それぞれ、チャンネルCH1用のストリーム入力回路41-1、スタートコード検出回路42-1、および表示出力回路53-1、並びにチャンネルCH2用のストリーム入力回路41-2、スタートコード検出回路42-2、および表示出力回路53-2に置換されている。さらに、MPEGビデオデコーダ130においては、バッファ32のストリームバッファ61およびスタートコードバッファ62、輝度バッファ71、および色差バッファ72に、それぞれチャンネルCH1用の領域とチャンネルCH2用の領域が設けられている。

【0166】

ストリーム入力回路41-1は、高能率符号化されたチャンネルCH1の符号化ストリーム(MPEG2ビデオビットストリーム)の入力を受け、スタートコード検出回路42-1に供給する。スタートコード検出回路42-1は、入力されたチャンネルCH1の符号化ストリームをストリームバッファ制御回路43に供給するとともに、図14を用いて説明したスタートコードを検出して、それを基に、そのスタートコードの種類と、ストリームバッファ61のチャンネルCH1用の領域にそのスタートコードが書き込まれる位置を示す書き込みポイントとを含む、スタートコード情報を生成し、ストリームバッファ制御回路43に供給する。

【0167】

同様に、ストリーム入力回路41-2は、高能率符号化されたチャンネルCH2の符号化ストリーム(MPEG2ビデオビットストリーム)の入力を受け、スタートコード検出回路42-2に供給する。スタートコード検出回路42-2は、入力されたチャンネルCH2の符号化ストリームをストリームバッファ制御回路43に供給するとともに、図14を用いて説明したスタートコードを検出して、それを基に、そのスタートコードの種類と、ストリームバッファ61のチャンネルCH2用の領域にそのスタートコードが書き込まれる位置を示す書き込みポイントとを含む、スタートコード情報を生成し、ストリームバッファ制御回路43に供給する。

【0168】

表示出力回路53-1は、デコードされたチャンネルCH1の画像データを出力するための同期タイミング信号を発生し、このタイミングに従って、輝度バッファ制御回路51を介して、輝度バッファ71から輝度データを読み出し、色差バッファ制御回路52を介して、色差バッファ72から色差データを読み出して、チャンネルCH1のビデオ出力として後段に供給する。

【0169】

同様に、表示出力回路53-2は、デコードされたチャンネルCH2の画像データを出力するための同期タイミング信号を発生し、このタイミングに従って、輝度バッファ制御回路51を介して、輝度バッファ71から輝度データを読み出し、色差バッファ制御回路52を介して、色差バッファ72から色差データを読み出して、チャンネルCH2のビデオ出力として供給する。

【0170】

なお、MPEGビデオデコーダ130を構成する他の回路については、同一の番号が付与されたMPEGビデオデコーダ40を構成する回路と同様であるので、それらの説明については省略する。

【0171】

次に、MPEGビデオデコーダ130がLチャンネル分(いまの場合、L=2)の符号化ストリームを平行してデコードするときのコントローラ34によるパラレルでコード制御処理について、図26のフローチャートを参照して説明する。

【0172】

ステップS51において、コントローラ34は、デコードするチャンネルを示す自己のレジスタCHを1に初期化する。ステップS52において、コントローラ34は、ピクチャ

10

20

30

40

50

デコーダ 4 5 に対して、レジスタ C H の値に対応するチャンネルのピクチャ層のデコードを指示する。ステップ S 5 3 において、コントローラ 3 4 は、ピクチャデコーダ 4 5 がレジスタ C H の値に対応するチャンネル（いまの場合、チャンネル C H 1）のピクチャ層のデコードを完了したか否かを判定し、デコードを完了したと判定するまで待機する。

【 0 1 7 3 】

この待機の間、コントローラ 3 4 からの指示に対応して、ピクチャデコーダ 4 5 は、ストリームバッファ制御回路 4 3 を介してバッファ 3 2 のスタートコードバッファ 6 2 のチャンネル C H 1 の領域からスタートコード情報を読み出し、デコードの開始点を示す sequence_header の書き込みポインタを検出する。また、ピクチャデコーダ 4 5 は、検出したチャンネル C H 1 の sequence_header の書き込みポインタに基づき、ストリームバッファ制御回路 4 3 を介してバッファ 3 2 のストリームバッファ 6 1 のチャンネル C H 1 の領域から sequence_header を読み出してデコードする。以降、同様にして、ストリームバッファ 6 1 のチャンネル C H 1 の領域から sequence_extension, GOP_header, picture_header、および picture_coding_extension を読み出してデコードする。さらに、ピクチャデコーダ 4 5 は、スタートコードバッファ 6 2 のチャンネル C H 1 の領域からスタートコード情報を読み出し、最初のスライスの書き込みポインタを検出する。

10

【 0 1 7 4 】

この段階、すなわち、チャンネル C H 1 のピクチャのデコードに必要な全てのピクチャ層パラメータがそろった段階において、ピクチャデコーダ 4 5 は、ピクチャ層のデコードが完了したことをコントローラ 3 4 に通知する。

20

【 0 1 7 5 】

この通知に基づき、ステップ S 5 3 において、コントローラ 3 4 は、ピクチャ層のデコードが完了したと判定する。処理は、ステップ S 5 4 に進む。ステップ S 5 4 において、コントローラ 3 4 は、ピクチャデコーダ 4 5 からデコードされたチャンネル C H 1 のピクチャ層パラメータを取得して保持する。ステップ S 5 5 において、コントローラ 3 4 は、スライスデコーダ 4 6 が準備完了であるか否か（以前に指示した処理を完了しているか否かなど）を判定し、スライスデコーダ 4 6 が準備完了であると判定するまで待機する。スライスデコーダ 4 6 が準備完了であると判定された場合、処理はステップ S 5 6 に進む。

【 0 1 7 6 】

ステップ S 5 6 において、コントローラ 3 4 は、ピクチャデコーダ 4 5 から取得して保持しているチャンネル C H 1 のピクチャ層パラメータをスライスデコーダ制御回路 4 6 に供給する。ステップ S 5 7 において、コントローラ 3 4 は、スライスデコーダ制御回路 4 6 および動き補償回路 5 0 に対して、チャンネル C H 1 のスライス層のデコードを指示する。

30

【 0 1 7 7 】

この指示に対応して、スライスデコーダ制御回路 4 6 は、チャンネル C H 1 の各スライスのデコードを、スライスデコーダ 4 7 乃至 4 9 に振り分ける。なお、その詳細は、図 1 9 および図 2 0 を参照して上述した処理と同様であるので説明を省略する。また、この指示に対応して、動き補償回路 5 0 は、スライスデコーダ 4 7 乃至 4 9 からの要求を調停する。なお、その詳細は、図 2 1 および図 2 2 を参照して上述した処理と同様であるので説明を省略する。

40

【 0 1 7 8 】

以上のような制御によって、チャンネル C H 1 の 1 ピクチャ分のデコードが終了したとき、スライスデコーダ制御回路 4 6 は、1 ピクチャ分のデコードが終了したことをコントローラ 3 4 に通知する。

【 0 1 7 9 】

この通知に対応して、コントローラ 3 4 は、ステップ S 5 8 において、レジスタ C H の値を 1 だけインクリメントする。いまの場合、レジスタ C H の値が 1 から 2 にインクリメントされる。ステップ S 5 9 において、コントローラ 3 4 は、レジスタ C H の値が L よりも大きいかなどを判定する。レジスタ C H の値が L よりも大きいと判定されない場合、処理

50

はステップS 5 2に戻り、以降の処理が繰り返される。いまの場合、L = 2であってレジスタCHの値は2であるから、処理はステップS 5 2に戻り、チャンネルCH 2が処理対象となって、ステップS 5 2乃至ステップS 5 7の処理が実行される。

【0180】

そして、再びステップS 5 8において、レジスタCHの値が2から3にインクリメントされた場合、ステップS 5 9において、レジスタCHの値がLよりも大きいと判定されて、処理はステップS 6 0に進む。ステップS 6 0において、コントローラ3 4は、レジスタCHを1に初期化する。処理は、5 2に戻り、以降の処理が繰り返される。

【0181】

以上説明したようにして、Lチャンネル分（いまの場合、2チャンネル分）の符号化ストリームが平行してデコードされる。

10

【0182】

なお、ステップS 5 4乃至ステップS 5 6において、コントローラ3 4がピクチャデコーダ4 5からピクチャ層パラメータを取得して保持し、保持したピクチャ層パラメータをスライスデコーダ制御回路4 6に供給する処理に関し、当該処理をコントローラ3 4の代わりに実行する回路をMPEGビデオデコーダ1 3 0に設けるようにしてもよい。

【0183】

MPEGビデオデコーダ1 3 0が1ピクチャ分のデコードに要する時間は、図1 5に示した従来のMPEGビデオデコーダが実時間で1ピクチャ分のデコードに要する時間（すなわち、1倍速による処理時間）の1 / 6で済むことになるので、最大で6チャンネル分の符号化データを平行してデコードすることができる。

20

【0184】

図2 7は、MPEGビデオデコーダ1 3 0を適用したMPEGビデオサーバ編集システムの構成例を示している。このMPEGビデオサーバ編集システムのハードディスクドライブ1 1 1には、多チャンネル分の複数のMPEG 2ビデオビットストリームが記録されている。ただし、ハードディスクドライブ1 1 1の代わりに、光ディスクドライブ、光磁気ディスクドライブ、磁気テープドライブ、半導体メモリドライブなどの他の記録再生デバイスを用いてもよい。

【0185】

再生装置1 1 2は、コントローラ3 4からの制御に基づき、ハードディスクドライブ1 1 1に記録されている複数のMPEG 2ビデオビットストリームのうち、例えば、2チャンネル分のMPEG 2ビデオビットストリーム（図2 7におけるチャンネルCH 1の符号化ストリーム、およびチャンネルCH 2の符号化ストリーム）を読み出してMPEGビデオデコーダ1 3 0に供給する。MPEGビデオデコーダ1 3 0は、入力されたチャンネルCH 1およびCH 2の符号化ストリームを、上述したように平行してデコードし、得られたチャンネルCH 1およびCH 2のビデオ出力を後段に供給する。なお、デコードして得られたチャンネルCH 1およびCH 2のビデオ出力を適宜切り替えて後段に供給するようにしてもよい。

30

【0186】

次に、図2 8は、本発明を適用したMPEGビデオデコーダの第3の構成例を示している。このMPEGビデオデコーダ1 5 0は、多重ストリームを入力として、多重ストリームに含まれる多チャンネル分の符号化ストリーム（いまの場合、チャンネルCH 1およびCH 2の符号化ストリーム（MPEG 2ビデオビットストリーム））を平行してデコードし、得られるチャンネルCH 1ビデオ出力、およびチャンネルCH 2ビデオ出力を後段に供給するものである。

40

【0187】

MPEGビデオデコーダ1 5 0は、図2 3に示したMPEGビデオデコーダ1 3 0のストリーム入力回路4 1 - 1, 4 1 - 2を、チャンネル分離回路1 5 1で置換したものである。チャンネル分離回路1 5 1は、入力される多重ストリーム（すなわち、MPEGビデオストリームが多重化されているトランスポートストリーム）をチャンネルCH 1の符号化ストリームとチャンネルCH 2の符号化ストリームに分離して、チャンネルCH 1の符号化ストリーム

50

をスタートコード検出回路42-1に供給し、チャンネルCH2の符号化ストリームをスタートコード検出回路42-2に供給する。

【0188】

なお、MPEGビデオデコーダ150を構成する他の回路については、同一の番号が付与されたMPEGビデオデコーダ130を構成する回路と同様であるので、それらの説明については省略する。また、MPEGビデオデコーダ150のスタートコード検出回路42-1、42-2以降の動作についても、MPEGビデオデコーダ130の動作と同様であるので、その説明は省略する。

【0189】

MPEGビデオデコーダ150の適用例について、図29を参照して説明する。MPEGビデオデコーダ150は、図25のMPEGビデオデコーダ130と同様に、図15に示した従来のMPEGビデオデコーダの6倍のデコード処理能力を有する。したがって、MPEGビデオデコーダ150は、入力される多重ストリームに多重化されている多チャンネル分の符号化ストリームのうち、最大で6チャンネル分の符号化ストリームを平行してデコードすることができる。

10

【0190】

よって、例えば図29に示すように、多重ストリームに含まれるチャンネルCH1およびCH2の符号化ストリームを選択して分離し、平行してデコードし、得られたチャンネルCH1およびチャンネルCH2ビデオ出力をビデオスイッチ161に供給するようにすれば、チャンネルCH1ビデオ出力の映像が徐々にチャンネルCH2ビデオ出力に切り替

20

【0191】

えられるような、いわゆるワイプと呼ばれる映像合成に適用することが可能となる。上述した一連の処理は、ソフトウェアにより実行することもできる。そのソフトウェアは、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、記録媒体からインストールされる。

【0192】

この記録媒体は、図18に示すように、コンピュータとは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク101（フレキシブルディスクを含む）、光ディスク102（CD-ROM（Compact Disk Read Only Memory）、DVD（Digital Versatile Disk）を含む）、光磁気ディスク103（MD（Mini Disk）を含む）、もしくは半導体メモリ104などよりなるパッケージメディアなどにより構成される。

30

【0193】

また、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

【0194】

また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。

40

【0195】

【発明の効果】

以上のように、本発明の第1の復号装置および方法、並びに記録媒体のプログラムによれば、実現可能な回路規模であって、MP@MLのMPEG2ビデオビットストリームを任意の再生速度で再生できるビデオデコーダを実現することが可能となる。

【0197】

また、本発明の第2の復号装置および方法、並びに記録媒体のプログラムによれば、多チャンネル分の複数の符号化ストリームを平行してデコードすることができるビデオデコーダを実現することが可能となる。

50

【図面の簡単な説明】

【図 1】 MPEG方式におけるピクチャタイプを説明するための図である。

【図 2】 MPEG 2 で規定されたプロファイルおよびレベルにおける、各パラメータの上限値を示す図である。

【図 3】 MPEG 2 ビットストリームの階層構造を説明するための図である。

【図 4】 マクロブロック層を説明するための図である。

【図 5】 sequence_header のデータ構造を説明するための図である。

【図 6】 sequence_extension のデータ構造を説明するための図である。

【図 7】 GOP_header のデータ構造を説明するための図である。

【図 8】 picture_header のデータ構造を説明するための図である。

10

【図 9】 picture_coding_extension のデータ構造を説明するための図である。

【図 10】 picture_data のデータ構造を説明するための図である。

【図 11】 slice のデータ構造を説明するための図である。

【図 12】 macroblock のデータ構造を説明するための図である。

【図 13】 macroblock_modes のデータ構造を説明するための図である。

【図 14】 スタートコードを説明するための図である。

【図 15】 MP@ML の符号化ストリームをデコードする従来の MPEG ビデオデコーダの構成例を示すブロック図である。

【図 16】 符号化ストリームから P ピクチャを間引いた場合の問題点について説明するための図である。

20

【図 17】 符号化ストリームから B ピクチャだけを間引いた場合の問題点について説明するための図である。

【図 18】 本発明を適応した MPEG ビデオデコーダ 4 0 の構成例を示すブロック図である。

【図 19】 スライスデコーダ制御回路 4 6 の処理を説明するフローチャートである。

【図 20】 スライスデコーダ制御回路 4 6 の処理の具体例を説明するための図である。

【図 21】 動き補償回路 5 0 によるスライスデコーダの調停処理を説明するフローチャートである。

【図 22】 動き補償回路 5 0 によるスライスデコーダの調停処理の具体例を説明するための図である。

【図 23】 MPEG ビデオデコーダ 4 0 を用いて MP@ML の符号化ストリームを高速再生するシステムの構成例を示すブロック図である。

30

【図 24】 MPEG ビデオデコーダ 4 0 が MP@ML の符号化ストリームを高速再生する処理を説明するための図である。

【図 25】 本発明を適応した MPEG ビデオデコーダ 1 3 0 の構成例を示すブロック図である。

【図 26】 MPEG ビデオデコーダ 1 3 0 のコントローラ 3 4 による L チャンネル分のパラレルデコード制御処理を説明するフローチャートである。

【図 27】 MPEG ビデオデコーダ 1 3 0 を用いた MPEG ビデオサーバ編集システムの構成例を示すブロック図である。

【図 28】 本発明を適応した MPEG ビデオデコーダ 1 5 0 の構成例を示すブロック図である。

40

【図 29】 MPEG ビデオデコーダ 1 5 0 の適用例を説明するための図である。

【符号の説明】

3 1 IC, 3 2 バッファ, 3 4 コントローラ, 4 2 スタートコード検出回路, 4 3 ストリームバッファ制御回路, 4 5 ピクチャデコーダ, 4 6 スライスデコーダ制御回路, 4 7 乃至 4 9 スライスデコーダ, 5 0 動き補償回路, 5 1 輝度バッファ制御回路, 5 2 色差バッファ制御回路, 6 1 ストリームバッファ, 6 2 スタートコードバッファ, 7 1 輝度バッファ, 7 2 色差バッファ, 1 0 1 磁気ディスク, 1 0 2 光ディスク, 1 0 3 光磁気ディスク, 1 0 4 半導体メモリ, 1 1 1 ハードディスク, 1 1 2 再生装置, 1 3 0 MPEG ビデオ

50

デコーダ, 150 MPEGビデオデコーダ, 151 チャンネル分離回路




図1

【 図 2 】

Profile and Level	上限					
	Bit rates(Mbit/s)	Samples/line	Lines/Frame	Frames/sec	Samples/sec	
4:2:2P@HL	300	1920	1152	60	62,668,800	
4:2:2P@ML	50	720	608	30	11,059,200	
MP@HL	80	1920	1152	60	62,668,800	
MP@HL-1440	60	1440	1152	60	47,001,600	
MP@ML	15	720	576	30	10,368,000	
MP@LL	4	352	288	30	3,041,280	
SP@ML	15	720	576	30	10,368,000	

図2

【 図 3 】




図 3

【 図 4 】




図 4

【 図 5 】

sequence_header () {	ビット数	ニーモニック
sequence_header_code	32	bslbf
horizontal_size_value	12	uimsbf
vertical_size_value	12	uimsbf
aspect_ratio_information	4	uimsbf
frame_rate_code	4	uimsbf
bit_rate_value	18	uimsbf
marker_bit	1	"1"
vbv_buffer_size_value	10	uimsbf
constrained_parameters_flag	1	
load_intra_quantiser_matrix	1	
if(load_intra_quantiser_matrix)		
intra_quantiser_matrix[64]	8*64	uimsbf
load_non_intra_quantiser_matrix	1	
if(load_non_intra_quantiser_matrix)		
non_intra_quantiser_matrix[64]	8*64	uimsbf
next_start_code ()		
}		

sequence_header

図 5

【 図 6 】

sequence_extension () {	ビット数	ニーモニック
extension_start_code	32	bslbf
extension_start_code_identifier	4	uimsbf
profile_and_level_indication	8	uimsbf
progressive_sequence	1	uimsbf
chroma_format	2	uimsbf
horizontal_size_extension	2	uimsbf
vertical_size_extension	2	uimsbf
bit_rate_extension	12	uimsbf
marker_bit	1	bslbf
vbv_buffer_size_extension	8	uimsbf
low_delay	1	uimsbf
frame_rate_extension_n	2	uimsbf
frame_rate_extension_d	5	uimsbf
next_start_code ()		
}		

sequence_extension 図 6

【 図 7 】

group_of_picture_header () {	ビット数	ニーモニック
group_start_code	32	bslbf
time_code	25	bslbf
closed_gop	1	uimsbf
broken_link	1	uimsbf
next_start_code ()		
}		

GOP_header 図 7

【 図 8 】

picture_header () {	ビット数	ニーモニック
picture_start_code	32	bslbf
temporal_reference	10	uimsbf
picture_coding_type	3	uimsbf
vbv_delay	16	uimsbf
if(picture_coding_type==2 picture_coding_type==3){		
full_pel_forward_vector	1	
forward_f_code	3	uimsbf
}		
if(picture_coding_type==3)		
full_pel_forward_vector	1	
backward_f_code	3	uimsbf
}		
while(nextbits()=="1") {		
extra_bit_picture/*with the value "1"*/	1	uimsbf
extra_information_picture	8	
}		
extra_bit_picture/*with the value "0"*/	1	uimsbf
next_start_code ()t		
}		

picture_header

図8

【 図 9 】

picture_coding_extension () {	ビット数	ニーモニック
extension_start_code	32	bslbf
extension_start_code_identifier	4	uimsbf
f_code[0][0]/*forward horizontal*/	4	uimsbf
f_code[0][1]/*forward vertical*/	4	uimsbf
f_code[1][0]/*backward horizontal*/	4	uimsbf
f_code[1][1]/*backward vertical*/	4	uimsbf
intra_dc_precision	2	uimsbf
picture_structure	2	uimsbf
top_field_first	1	uimsbf
frame_pred_frame_dct	1	uimsbf
concealment_motion_vectors	1	uimsbf
q_scale_type	1	uimsbf
intra_vlc_format	1	uimsbf
alternate_scan	1	uimsbf
repeat_first_field	1	uimsbf
chroma_420_type	1	uimsbf
progressive_frame	1	uimsbf
composite_display_flag	1	uimsbf
if(composite_display_flag) {		
v_axis	1	uimsbf
field_sequence	3	uimsbf
sub_carrier	1	uimsbf
burst_amplitude	7	uimsbf
sub_carrier_phase	8	uimsbf
}		
next_start_code ()		
}		

picture_coding_extension

図9

【 図 1 0 】

picture_data () {	ビット数	ニーモニック
do {		
slice ()		
} while(nextbits()==slice_start_code)		
next_start_code()		
}		

picture_data

図10

【 図 1 1 】

slice () {	ビット数	ニーモニック
slice_start_code	32	bslbf
if(vertical_size>2800)		
slice_vertical_position_extention	3	uimsbf
if(<<sequence_scalable_extention() is present in the bitstream>)		
if(<scalable_mode=="data partitioning">)		
priority_breakpoint	7	uimsbf
quantiser_scale_code	5	uimsbf
if(nextbits()=="1") {		
intra_slice_flag	1	uimsbf
intra_slice	1	uimsbf
reserved_bits	7	uimsbf
while(nextbits()=="1") {		
extra_bit_slice/*with the value "1"*/	1	uimsbf
extra_information_slice	8	uimsbf
}		
}		
extra_bit_slice/*with the value "0"*/	1	uimsbf
do {		
macroblock ()		
} while (nextbits()!="000 0000 0000 0000 0000 0000")		
next_start_code ()t		
}		

slice

図11

【 図 1 2 】

macroblock () {	ビット数	ニーモニック
while (nextbits()=="0000 0001 000")		
macroblock_escape	11	bslbf
macroblock_address_increment	1-11	vlclbf
macroblock_modes()		
if(macroblock_quant)		
quantiser_scale_code	5	uimsbf
if(macroblock_motion_forward		
(macroblock_intra && concealment_motion_vectors))		
motion_vectors(0)		
if(macroblock_motion_backward)		
motion_vectors(1)		
if(macroblock_intra && concealment_motion_vectors)		
marker_bit	1	bslbf
if(macroblock_pattern)		
coded_block_pattern()		
for(1=0; i<block_count; i++) {		
block(i)		
}		
}		

macroblock

図12

【 図 1 3 】

macroblock_modes() {	ビット数	ニーモニック
macroblock_type	1-9	vlc1bf
if((spatial_temporal_weight_code_flag==1)&& (spatial_temporal_weight_doce_table_index != "00")) {		
spatial_temporal_weight_code	2	uimsbf
}		
if(macroblock_motion_forward macroblock_motion_backward) {		
if((picture_structure=="frame") {		
if((frame_pred_frame_dct==0)		
frame_motion_type	2	uimsbf
} else {		
field_motion_type	2	uimsbf
}		
}		
if((picture_structure=="frame picture") && (frame_pred_frame_det==0) && (macroblock_intrallmacroblock_pattern)) {		
dct_type	1	uimsbf
}		
}		

macroblock_modes

図13

【 図 1 4 】

名 称	Start code value
Picture_start_code	00
Slice_start_code	01 ~ AF
Reserved	B0
Reserved	B1
User_data_start_code	B2
Sequence_header_code	B3
Sequence_error_code	B4
Extension_start_code	B5
Reserved	B6
Sequence_end_code	B7
Group_start_code	B8
System_start_code	B9 ~ FF

図14

【 図 1 5 】




図15

【 図 1 6 】




図16

【図17】





図17

【図18】



MPEGビデオデコーダ 40 図18

【図19】




図19

【図20】




図20

【図 2 1】




図 21

【図 2 2】




図 22

【図 2 3】




図 23

【図 2 4】




図 24

【図25】




図25

【図26】




図26

【図27】




図27

【図28】




図28




図 29

フロントページの続き

- (56)参考文献 特開平 1 1 - 3 4 1 4 8 9 (J P , A)
特開 2 0 0 0 - 5 0 2 5 5 (J P , A)
特開平 1 1 - 2 5 0 5 8 2 (J P , A)