(12)公開特許公報(A)

(11)特許出願公開番号

特開2004-103827 (P2004-103827A)

(43) 公開日 平成16年4月2日 (2004. 4. 2)

(51) Int.C1. ⁷	FI		テーマコード (参考)
HO1L 21/336	HO1L	29/78 612Z	3 K O O 7
HO1L 21/20	HO1L	21/20	5F052
HO1L 29/786	HO5B	33/14 A	5F110
HO5B 33/14	HO1L	29/78 613B	
	HOIL	29/78 62.7 G	
	審査請求 未	満求 請求項の数 4 OL	(全 51 頁) 最終頁に続く
(21) 出願番号	特願2002-263668 (P2002-263668)	(71) 出願人 000153878	
(22) 出願日	平成14年9月10日 (2002.9.10)	株式会社半導	体エネルギー研究所
(62)分割の表示	特願2002-263583 (P2002-263583)	神奈川県厚木	市長谷398番地
	の分割	(72) 発明者 山崎 舜平	
原出願日	平成14年9月10日 (2002, 9, 10)	神奈川県厚木	市長谷398番地 株式会社
		半導体エネル	ギー研究所内
		(72) 発明者 桑原 秀明	1 10/04/01/14
		油 至 川 直 厚 木	市長公398番地 株式会社
		「ホバリホノー・ハー・	ギー研究所内
			5 AD11 DAGG DDG7 DDG9
			5 ADII DAUG DDU7 DDU3
		FAU	I GAU4
			最終頁に続く

(54) 【発明の名称】半導体装置

(19) 日本国特許庁(JP)

(57)【要約】

【課題】TFTの特性を向上させ、且つ、各TFTの特 性バラツキを低減することを課題としている。特に画素 において、EL素子と電気的に接続され、且つ、EL素 子に電流を供給するTFTのバラツキを低減することを 課題とする。

【解決手段】画素に配置される複数の薄膜トランジスタ の活性層となる半導体層109、110の配置方向を同 一方向に配置し、該チャネル長方向と同一方向に走査す るレーザー光の照射を行い、結晶の成長方向とキャリア の移動方向とを揃えて高い電界効果移動度を得る。また 、駆動回路、CPUに配置される複数の薄膜トランジス タの活性層となる半導体層の配置方向を同一方向に配置 し、該チャネル長方向と同一方向に走査するレーザー光

の照射を行う。 【選択図】 図12 (A)







【特許請求の範囲】

【請求項1】

絶縁表面を有する基板上に複数の薄膜トランジスタを有する半導体装置であって、 前記基板上に制御部と演算部とからなる中央処理部を有し、該中央処理部には、少なくと も第1の薄膜トランジスタと、第2の薄膜トランジスタとが設けられ、前記第1の薄膜ト ランジスタのチャネル長方向と、前記第2の薄膜トランジスタのチャネル長方向が同一方 向であることを特徴とする半導体装置。

【請求項2】

絶 縁 表 面 を 有 す る 基 板 上 に 複 数 の 薄 膜 ト ラ ン ジ ス タ を 有 す る 半 導 体 装 置 で あ っ て 、

前記基板上に制御部と演算部とからなる中央処理部と、記憶部とを有し、該記憶部には、 10 少なくとも第1の薄膜トランジスタと、第2の薄膜トランジスタとが設けられ、前記第1 の薄膜トランジスタのチャネル長方向と、前記第2の薄膜トランジスタのチャネル長方向 が同一方向であることを特徴とする半導体装置。

【請求項3】

請 求 項 1 ま た は 請 求 項 2 に お い て 、 前 記 チ ャ ネ ル 長 方 向 は 、 前 記 薄 膜 ト ラ ン ジ ス タ の 半 導 体 層 に 照 射 さ れ た レ ー ザ ー 光 の 走 査 方 向 と 同 一 方 向 で あ る こ と を 特 徴 と す る 半 導 体 装 置 。 【 請 求 項 4 】

請求項1乃至3のいずれかーにおいて、前記半導体装置は、ビデオカメラ、デジタルカメ ラ、ディスプレイ、カーナビゲーション、パーソナルコンピュータまたは携帯情報端末で あることを特徴とする半導体装置。

20

40

【発明の詳細な説明】

【発明の属する技術分野】

半導体装置の作製方法に関し、特に、プラスチック基板上に形成された有機発光素子を有する発光装置に関する。また、ELパネルにコントローラを含むIC等を実装した、EL モジュールに関する。なお本明細書において、ELパネル及びELモジュールを共に発光 装置と総称する。本発明はさらに、該発光装置を用いた電子機器に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置 全般を指し、発光装置、電気光学装置、半導体回路および電子機器は全て半導体装置であ 30 る。

[0003]

【従来の技術】

近年、基板上にTFT(薄膜トランジスタ)を形成する技術が大幅に進歩し、アクティブ マトリクス型表示装置への応用開発が進められている。特に、ポリシリコン膜を用いたT FTは、従来のアモルファスシリコン膜を用いたTFTよりも電界効果移動度(モビリテ ィともいう)が高いので、高速動作が可能である。そのため、ポリシリコン膜を用いたT FTからなる駆動回路を画素と同一の基板上に設け、各画素の制御を行うための開発が盛 んに行われている。同一基板上に画素と駆動回路とを組み込んだアクティブマトリクス型 表示装置は、製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低 減など、様々な利点が得られると予想される。

また、自発光型素子として有機化合物を含む層を発光層とするEL素子を有したアクティ プマトリクス型発光装置(以下、単に発光装置と呼ぶ)の研究が活発化している。発光装 置は有機発光装置(OELD:Organic EL Display)又は有機ライト エミッティングダイオード(OLED:Organic Light Emitting Diode)とも呼ばれている。

[0005]

EL素子は自ら発光するため視認性が高く、液晶表示装置(LCD)で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、EL素子を用 50

(2)

10

20

30

40

いた発光装置は、CRTやLCDに代わる表示装置として注目されている。

【0006】 【発明が解決しようとする課題】

EL素子を用いた発光装置の一つの形態として、各画素毎に複数のTFTを設け、ビデオ 信号を順次書き込むことにより画像を表示するアクティブマトリクス駆動方式が知られて いる。TFTはアクティブマトリクス駆動方式を実現する上で、必須の素子となっている

[0007]

従来のTFTは非晶質シリコンを用いて作製されるものがほとんどであったが、非晶質シ リコンを用いたTFTは電界効果移動度が低く、ビデオ信号を処理するために必要な周波 数で動作させることが不可能であったので、もっぱら画素毎に設けるスイッチング素子と してのみ使用されていた。データ線にビデオ信号を出力するデータ線側駆動回路や、走査 線に走査信号を出力する走査線側駆動回路はTAB(Tape Automated B onding)やCOG(Chip on Glass)により実装する外付けのIC(ドライバIC)で賄っていた。

しかしながら、画素密度が増加すると画素ピッチが狭くなるので、ドライバICを実装す る方式には限界があると考えられている。例えば、UXGA(画素数1200×1600 個)を想定した場合、RGBカラー方式では単純に見積もっても6000個の接続端子が 必要になる。接続端子数の増加は接点不良の発生確率を増加させる原因となる。また、画 素部の周辺部分の領域(額縁領域)が増大し、これをディスプレイとする半導体装置の小 型化や外観のデザインを損なう要因となる。このような背景から、駆動回路一体型の表示 装置の必要性が明瞭になっている。画素部と走査線側及びデータ線側駆動回路を同一の基 板に一体形成することで接続端子の数は激減し、また額縁領域の面積も縮小させることが できる。

[0009]

同一基板上に画素と駆動回路とを組み込んだアクティブマトリクス型表示装置を実現する 手段として、結晶構造を有する半導体膜、代表的にはポリシリコン膜でTFTを形成する 方法が提案されている。しかし、ポリシリコンを用いてTFTを形成しても、その電気的 特性は所詮単結晶シリコン基板に形成されるMOSトランジスタの特性に匹敵するもので はない。例えば、従来のTFTの電界効果移動度は単結晶シリコンの1/10以下である 。また、ポリシリコンを用いたTFTは、結晶粒界に形成される欠陥に起因して、その特 性にばらつきが生じやすいといった問題点を有している。

 $\begin{bmatrix} 0 & 0 & 1 & 0 \end{bmatrix}$

ー般的に発光装置は、少なくとも、スイッチング素子として機能するTFTと、EL素子 に電流を供給するTFTとが、各画素に設けられている。スイッチング素子として機能す るTFTには低いオフ電流(I。ff)が求められている一方、EL素子に電流を供給す るTFTには、高い駆動能力(オン電流、I。n)及びホットキャリア効果による劣化を 防ぎ信頼性を向上させることが求められている。また、データ線側駆動回路のTFTも、 高い駆動能力(オン電流、I。n)及びホットキャリア効果による劣化を防ぎ信頼性を向 上させることが求められている。

また、駆動方法によらず、EL素子と電気的に接続され、且つ、EL素子に電流を供給するTFTのオン電流(I。^)で画素の輝度が決定されるため、全面白表示とした場合、オン電流が一定でなければ輝度にバラツキが生じてしまうという問題がある。例えば、発光時間によって輝度を調節する場合、64階調の表示を行った場合、EL素子と電気的に接続され、且つ、EL素子に電流を供給するTFTのオン電流がある基準値から1.56%(=1/64)ばらつくと1階調ずれることになってしまう。 【0012】

本発明は、上記問題点を鑑みてなされたものであり、さらにTFTの特性を向上(具体的 50

には、オン電流の増加やオフ電流の低減)させ、且つ、各TFTの特性バラツキを低減す ることを課題としている。少なくとも画素において、EL素子と電気的に接続され、且つ 、EL素子に電流を供給するTFTのオン電流(I。 n)のバラツキを低減することを課 題としている。

【0013】

【課題を解決するための手段】

本発明は、 TFTの特性を向上させるため、 EL素子を用いた発光装置において、画素に 配置される複数の薄膜トランジスタのチャネルとして機能する領域(チャネル形成領域と 呼ばれる)のチャネル長方向を全て同一方向に配置し、該チャネル長方向と同一方向に走 査するレーザー光の照射を行い、結晶の成長方向とキャリアの移動方向とを揃えて高い電 界効果移動度を得ることを特徴としている。

【0014】

レーザー光としては、エキシマレーザ、Arレーザ、Krレーザ等の気体レーザーや、Y AGレーザ、YVO₄レーザ、YLFレーザ、YA1O₃レーザ、ガラスレーザ、ルビー レーザ、アレキサンドライドレーザ、Ti:サファイアレーザなどの固体レーザーや、半 導体レーザーを用いればよい。固体レーザとしては、Cr、Nd、Er、Ho、Ce、C o、Ti又はTmがドーピングされたYAG、YVO₄、YLF、YA1O₃などの結晶 を使ったレーザが適用される。当該レーザの基本波はドーピングする材料によって異なり 、1µm前後の基本波を有するレーザ光が得られる。基本波に対する高調波は、非線形光 学素子を用いることで得ることができる。また、レーザー発振の形態は、連続発振、パル ス発振のいずれでもよく、レーザービームの形状も線状または矩形状でもよい。非晶質構 造を有する半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固 体レーザを用い、基本波の第2高調波~第4高調波を適用するのが好ましい。 【0015】

20

30

10

連続発振するレーザービームを非単結晶半導体膜に照射して結晶化させる場合には、固液 界面が保持され、レーザービームの走査方向に連続的な結晶成長を行わせることが可能で ある。

[0016]

本明細書で開示する発明の構成は、

絶縁表面上に設けられた画素部に複数の薄膜トランジスタを有する発光装置であって、 前記画素部には、有機発光素子が有する画素電極に接続されている第1の薄膜トランジス タと、第2の薄膜トランジスタとが設けられ、チャネル長方向が全て同一方向となるよう に前記第1の薄膜トランジスタ及び前記第2の薄膜トランジスタが配置されたことを特徴 とする発光装置である。

[0017]

また、画素部の一つの画素を駆動するTFTが2つの場合(例えば、スイッチング用TF Tと駆動用TFT)だけでなく、3つの場合(例えば、スイッチング用TFTと駆動用T FTと消去用TFT)にも本発明を適用することができ、本発明の他の発明は、 絶縁表面上に設けられた画素部に複数の薄膜トランジスタを有する発光装置であって、

前記画素部には、有機発光素子が有する画素電極に接続されている第1の薄膜トランジス 40 タと、第2の薄膜トランジスタと、第3の薄膜トランジスタとが設けられ、チャネル長方 向が全て同一方向となるように前記第1の薄膜トランジスタ、前記第2の薄膜トランジス タ、及び前記第3の薄膜トランジスタが配置されたことを特徴とする発光装置である。 【0018】

また、画素部の一つの画素を駆動するTFTが3つ以上のTFTにも適用することができ る。また、上記各構成において、同一基板上に画素部と駆動回路を設けた場合にも適用す ることができ、前記絶縁表面上には、複数の薄膜トランジスタを含む駆動回路が設けられ 、該駆動回路の薄膜トランジスタにおけるチャネル長方向が全て同一方向となるように配 置されたことを特徴としている。

【0019】

また、駆動回路の一つの回路であるバッファ回路に適用することができ、前記絶縁表面上 には、複数の薄膜トランジスタを含むバッファ回路が設けられ、該バッファ回路の薄膜ト ランジスタにおけるチャネル長方向は、同一方向となるように配置されたことを特徴とし ている。

[0020]

また、上記各構成において、前記チャネル長方向は、前記薄膜トランジスタの半導体層に 照射されたレーザー光の走査方向と同一方向であることを特徴としている。

【0021】

また、本発明は、上記各発光装置における画素または駆動回路の薄膜トランジスタとして、活性層として機能する半導体膜と、第1の電極と、前記半導体膜と前記第1の電極の間に挟まれた第1の絶縁膜とを有しており、さらに、ゲート電極として機能する第2の電極と、前記半導体膜と前記第2の電極の間に挟まれた第2の絶縁膜(ゲート絶縁膜)とを有し、前記第1の電極と前記第2の電極が、半導体膜が有するチャネル形成領域を間に挟んで重なっている構成とする。なお、前記半導体膜は2つの不純物領域(ソース領域またはドレイン領域)と、該2つの不純物領域に挟まれたチャネル形成領域とを有している。

また、本発明において、第1の電極は、常に一定の電圧(コモン電圧)を印加するか、第 2の電極と電気的に接続して同電位とする。こうすることで、各TFTのオン電流(I。 。)のバラツキを低減することができる。

[0023]

オン電流の増加よりもオフ電流の低減が重要視されるTFT、例えばスイッチング素子と して用いるTFTの場合、第1の電極に一定の電圧(コモン電圧)を印加することが好ま しい。第1の電極に一定の電圧(コモン電圧)を印加する場合、一定の電圧は、薄膜トラ ンジスタがnチャネル型TFTの場合はその薄膜トランジスタの閾値電圧よりも小さくす ればよく、薄膜トランジスタがpチャネル型TFTの場合はその薄膜トランジスタの閾値 電圧よりも大きくすればよい。第1の電極にコモン電圧を印加することで、電極が1つの 場合に比べて閾値のばらつきを抑えることができ、なおかつオフ電流を抑えることができ る。

[0024]

また、オフ電流の低減よりもオン電流の増加が重要視されるTFT、例えば駆動回路のバ 30 ッファ等が有するTFTの場合、第1の電極と第2の電極とを電気的に接続して同電位と することが好ましい。第1の電極と第2の電極とを電気的に接続して同電位とする場合、 第1の電極と第2の電極に同じ電圧を印加することで、実質的に半導体膜の膜厚を薄くし たのと同じように空乏層が早く広がるので、サブスレッショルド係数(S値)を小さくす ることができ、さらに電界効果移動度を向上させることができる。したがって、電極が1 つの場合に比べてオン電流を大きくすることができる。よって、この構造のTFTを駆動 回路に使用することにより、駆動電圧を低下させることができる。また、オン電流を大き くすることができるので、TFTのサイズ(特にチャネル幅)を小さくすることができる。 。そのため集積密度を向上させることができる。

【0025】

40

10

20

また、上記薄膜トランジスタにおいて、半導体膜が形成される第1の絶縁膜の表面が第1 の電極により凸部が形成された場合、その影響を受けて半導体膜表面にも凹凸が形成され 、半導体膜の結晶化工程で結晶粒径のバラツキが生じる恐れがあるため、前記第1の絶縁 膜は、化学的機械研磨により平坦化されていることが好ましい。

[0026]

また、上記構造を実現するための発明の構成は、

絶縁表面を有する基板上に第1の電極を形成する第1工程と、

前記第1の電極上に第1の絶縁膜を形成する第2工程と、

前記第1の絶縁膜の表面に平坦化処理を行う第3工程と、

前記第1の絶縁膜上に半導体膜を形成する第4工程と、

(5)

前記半導体膜に連続発振のレーザー光を照射する第5工程と、 前記半導体膜上に第2の絶縁膜を形成する第6工程と、 前記 第 1 の 絶 縁 膜 及 び 前 記 第 2 の 絶 縁 膜 に 選 択 的 な エ ッ チ ン グ 処 理 を 行 っ て 、 前 記 第 1 の 電極に達するコンタクトホールを形成する第7工程と、 前記第2の絶縁膜表面上の不純物を低減する第8工程と、 前 記 コ ン タ ク ト ホ ー ル を 通 じ て 前 記 第 1 の 電 極 と 電 気 的 に 接 続 し 、 且 つ 、 前 記 第 2 の 絶 縁 膜上に前記半導体膜の一部と重なる第2の電極を形成する第9工程とを有する半導体装置 の作製方法である。 [0027]また、他の発明の構成は、 絶縁表面を有する基板上に第1の電極を形成する第1工程と、 前記第1の電極上に第1の絶縁膜を形成する第2工程と、 前記第1の絶縁膜の表面に平坦化処理を行う第3工程と、 前記第1の絶縁膜上に第2の絶縁膜を形成する第4工程と、 前記第2の絶縁膜上に半導体膜を形成する第5工程と、 前記半導体膜に連続発振のレーザー光を照射する第6工程と、 前記半導体膜上に第3の絶縁膜を形成する第7工程と、 前 記 第 1 の 絶 縁 膜 、 前 記 第 2 の 絶 縁 膜 、 及 び 前 記 第 3 の 絶 縁 膜 に 選 択 的 な エ ッ チ ン グ 処 理 を行って、前記第1の電極に達するコンタクトホールを形成する第8工程と、 前記第3の絶縁膜表面上の不純物を低減する第9工程と、 前 記 コ ン タ ク ト ホ ー ル を 通 じ て 前 記 第 1 の 電 極 と 電 気 的 に 接 続 し 、 且 つ 、 前 記 第 3 の 絶 縁 膜上に前記半導体膜の一部と重なる第2の電極を形成する第10工程とを有する半導体装 置の作製方法である。 [0028]また、他の発明の構成は、 絶縁表面を有する基板上に第1の電極を形成する第1工程と、 前記第1の電極上に第1の絶縁膜を形成する第2工程と、 前記第1の絶縁膜の表面に平坦化処理を行う第3工程と、 前記第1の絶縁膜上に半導体膜を形成する第4工程と、 前記半導体膜に連続発振のレーザー光を照射する第5工程と、 前記半導体膜上に第2の絶縁膜を形成する第6工程と、 前記第2の絶縁膜上に前記半導体膜の一部と重なる第2の電極を形成する第7工程と、 前記第2の電極上に第3の絶縁膜を形成する第8工程と、 前 記 第 1 の 絶 縁 膜 、 前 記 第 2 の 絶 縁 膜 、 及 び 前 記 第 3 の 絶 縁 膜 に 選 択 的 な エ ッ チ ン グ 処 理 を行って、前記第1の電極に達する第1のコンタクトホールと、前記第2の電極に達する 第2のコンタクトホールとを形成する第9工程と、 前 記 第 1 の コ ン タ ク ト ホ ー ル 及 び 第 2 の コ ン タ ク ト ホ ー ル を 通 じ て 前 記 第 1 の 電 極 及 び 前 記第2の電極と電気的に接続する第3の電極を形成する第10工程とを有する半導体装置 の作製方法である。 [0029] また、他の発明の構成は、 絶縁表面を有する基板上に第1の電極を形成する第1工程と、 前記第1の電極上に第1の絶縁膜を形成する第2工程と、 前記第1の絶縁膜の表面に平坦化処理を行う第3工程と、 前記第1の絶縁膜上に第2の絶縁膜を形成する第4工程と、 前記第2の絶縁膜上に半導体膜を形成する第5工程と、 前記半導体膜に連続発振のレーザー光を照射する第6工程と、 前記半導体膜上に第3の絶縁膜を形成する第7工程と、 前記第3の絶縁膜上に前記半導体膜の一部と重なる第2の電極を形成する第8工程と、 前記第2の電極上に第4の絶縁膜を形成する第9工程と、

(6)

50

40

10

20

前記 第 1 の 絶 縁 膜 、 前 記 第 2 の 絶 縁 膜 、 前 記 第 3 の 絶 縁 膜 、 及 び 第 4 の 絶 縁 膜 に 選 択 的 な エッチング処理を行って、前記第1の電極に達する第1のコンタクトホールと、前記第2 の電極に達する第2のコンタクトホールとを形成する第10工程と、 前 記 第 1 の コ ン タ ク ト ホ ー ル 及 び 第 2 の コ ン タ ク ト ホ ー ル を 通 じ て 前 記 第 1 の 電 極 及 び 前 記第2の電極と電気的に接続する第3の電極を形成する第11工程とを有する半導体装置 の作製方法である。 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$ また、上記半導体装置の作製方法における各構成において、前記平坦化処理は、CMPと 呼ばれる化学的機械研磨であることを特徴としている。 また、本発明はCPUを備えた半導体装置を完成させることができ、本発明の他の構成は 絶 縁 表 面 を 有 す る 基 板 上 に 複 数 の 薄 膜 ト ラ ン ジ ス タ を 有 す る 半 導 体 装 置 で あ っ て 、 前記基板上に制御部と演算部とからなる中央処理部(CPUとも呼ぶ)を有し、該中央処 理部には、少なくとも第1の薄膜トランジスタと、第2の薄膜トランジスタとが設けられ 、前記第1の薄膜トランジスタのチャネル長方向と、前記第2の薄膜トランジスタのチャ ネル長方向が同一方向であることを特徴とする半導体装置である。こうすることにより、 さらなる集積化が可能となって装置全体として小型化、製造コスト削減を実現することが できる。 [0032]また、 同 一 基 板 上 に C P U と メ モ リ ー と を 備 え た 半 導 体 装 置 を 完 成 さ せ る こ と が で き 、 本 発明の他の構成は、 絶縁表面を有する基板上に複数の薄膜トランジスタを有する半導体装置であって、 前記基板上に制御部と演算部とからなる中央処理部と、記憶部(メモリーとも呼ぶ)とを 有し、該記憶部には、少なくとも第1の薄膜トランジスタと、第2の薄膜トランジスタと が設けられ、前記第1の薄膜トランジスタのチャネル長方向と、前記第2の薄膜トランジ スタのチャネル長方向が同一方向であることを特徴とする半導体装置である。 [0033]また、同一基板上にCPUと表示部(画素部を含む)とを形成してもよいし、同一基板上 に C P U と メ モ リ ー と 表 示 部 (画素部を含む)とを 形 成 し て も よ い。 [0034]上記半導体装置の各構成において、前記チャネル長方向は、前記薄膜トランジスタの半導 体層に照射されたレーザー光の走査方向と同一方向であることを特徴としている。 [0035]なお、本明細書では、EL素子の陽極と陰極の間に形成された全ての層を有機発光層と定 義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子 輸 送 層 等 が 含 ま れ る 。 基 本 的 に E L 素 子 は 、 陽 極 / 発 光 層 / 陰 極 が 順 に 積 層 さ れ た 構 造 を 有 し て お り 、 こ の 構 造 に 加 え て 、 陽 極 / 正 孔 注 入 層 / 発 光 層 / 陰 極 や 、 陽 極 / 正 孔 注 入 層 / 発光層 / 電子輸送層 / 陰極等の順に積層した構造を有していることもある。 [0036]EL素子は、電場を加えることで発生するルミネッセンス(Electrolumine s c e n c e)が得られる有機化合物(有機発光材料)を含む層(以下、有機発光層と記 す)と、陽極と、陰極とを有している。有機化合物におけるルミネッセンスには、一重項 励 起 状 態 か ら 基 底 状 態 に 戻 る 際 の 発 光 (蛍 光) と 三 重 項 励 起 状 態 か ら 基 底 状 態 に 戻 る 際 の 発光(リン光)とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方 の発光を用いていても良いし、または両方の発光を用いていても良い。なお、有機発光層 は無機材料を含んでいてもよい。 [0037]【発明の実施の形態】

本発明の実施形態について、以下に説明する。

20

10

30

40

(7)

【 0 0 3 8 】

(実施の形態1)

以下に代表的なTFTの作製手順を簡略に図1を用いて示す。

【 0 0 3 9 】

図 1 (A) 中、 1 0 は、絶縁表面を有する基板、 1 1 は第 1 の電極、 1 2 は第 1 の絶縁膜 である。

[0040]

まず、基板10上に導電膜を形成し、パターニングを施すことにより金属または合金から なる第1の電極11を形成する。代表的には、アルミニウム(A1)、タングステン(W)、モリブデン(Mo)、タンタル(Ta)、チタン(Ti)から選ばれた一種または複 数種からなる合金又はシリコンとの合金で形成することができる。また何層かの導電性の 膜を積層したものを、第1の電極として用いても良い。第1の電極11は、150~40 0nmの厚さを有している。

【0041】

この第1の電極11は後に形成されるゲート電極と接続される走査線である。なお、この 第1の電極11は、後に形成される活性層を光から保護する遮光層として機能させること も可能である。ここでは、基板10として石英基板を用い、第1の電極11としてリンを 含むポリシリコン膜(膜厚50nm)とタングステンシリサイド(W-Si)膜(膜厚1 00nm)の積層構造を用いる。また、ポリシリコン膜はタングステンシリサイドから基 板への汚染を保護するものである。

[0042]

次いで、第1の電極11を覆う第1の絶縁膜12(酸化シリコン膜、窒化シリコン膜また は酸化窒化シリコン膜などの絶縁膜)を膜厚100~1000nm(代表的には300~ 500nm)で形成する。ここではCVD法を用いた膜厚100nmの酸化シリコン膜か らなる第1の絶縁膜A(12a)とLPCVD法を用いた膜厚280nmの酸化シリコン 膜からなる第1の絶縁膜B(12b)を積層させる。(図1(A))

次いで、第1の絶縁膜12の表面には、先に形成した第1の電極11に起因する凹凸を有しているため、第1の絶縁膜12に平坦化処理を行う。(図1(B))第1の絶縁膜を複数の絶縁膜を積層して形成している場合、第1の電極11上において最上層の絶縁膜のみ 30研磨するようにしても良いし、下層の絶縁膜が露出するように研磨しても良い。 【0044】

平坦化処理としては、平坦性を向上させる公知の技術、例えば化学的機械研磨(Chem ical‐Mechanical Polishing:以下、CMPと記す)と呼ばれ る研磨工程を用いればよい。CMPを用いる場合、第1の絶縁膜12に対するCMPの研 磨剤(スラリー)には、例えば、塩化シリコンガスを熱分解して得られるフュームドシリ カ粒子をKOH添加水溶液に分散したものを用いると良い。CMPにより第1の絶縁膜を 0.1~0.5μm程度除去して、表面を平坦化する。なお、第1の絶縁膜の表面は必ず しも研磨する必要はない。前記平坦化された第1の絶縁膜は、表面における凹凸の高低差 が5nm以下であることが好ましく、より望ましくは、1nm以下であるのが良い。平坦 性の向上によって、後に形成されるゲート絶縁膜として用いる第1の絶縁膜を薄くするこ とが可能となり、TFTの移動度を向上させることができる。また、平坦性の向上によっ て、TFTを作製した場合、オフ電流を低減することができる。

40

10

20

次いで、 C M P で用いた K (カリウム) などの不純物を除去するため、フッ酸を含むエッチャントで第 1 の絶縁膜の表面を洗浄した後、結晶構造を有する半導体膜(膜厚 1 0 ~ 1 0 0 n m)を形成する。 【 0 0 4 6】

結晶構造を有する半導体膜は、LPCVD法などにより成膜することも可能であるが、非晶質構造を有する半導体膜を成膜した後、結晶化処理を行って形成することが望ましい。

(8)

非晶質構造を有する半導体膜としては、シリコンを主成分とする半導体材料を用い、代表 的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマ CVD法や減圧CVD法、或いはスパッタ法で形成する。 [0047]ここでは、結晶構造を有する半導体膜を得るため、図5に示したレーザー処理装置を用い て、図6に示す半導体層の配置とし、図7に示す走査方法で結晶化を行う。 [0048]図 示 した レー ザー 処 理 装 置 は 、 連 続 発 振 又 は パ ル ス 発 振 が 可 能 な 固 体 レー ザー 5 1 、 レー ザービームを集光するためのコリメータレンズ又はシリンドリカルレンズなどのレンズ5 2、レーザービームの光路を変える固定ミラー53、レーザービームを2次元方向に放射 状にスキャンするガルバノミラー54、ガルバノミラー54からのレーザービームを受け て載置台56の被照射面にレーザービームを向ける可動ミラー55から成っている。ガル バノミラー54と可動ミラー55の光軸を交差させ、それぞれ図示する 方向にミラーを 回転させることにより、載置台56上に置かれた基板57の全面にわたってレーザービー ムを走査させることができる。可動ミラー55はf ミラーとして、光路差を補正して被 照射面におけるビーム形状を補正することもできる。図5に示したレーザー処理装置は、 ガルバノミラー54と、可動ミラー55により載置台56上に置かれた基板57の一軸方 向にレーザービームを走査することができる。さらに、図5に示したレーザー処理装置に は、ハーフミラー58、固定ミラー59、ガルバノミラー60、可動ミラー61を加えて 二軸方向(XとY方向)同時にレーザービームを走査することができる。このような構成 にすることにより処理時間を短縮することができる。尚、ガルバノミラー54、60はポ リゴンミラーと置き換えても良い。 [0049]

レーザーとして好ましいものは固体レーザーであり、YAG、YVO₄、YLF、YA1 ₅ 〇 ₁ っ などの結晶に N d 、 T m 、 H o を ドープ した 結晶 を 使 っ た レー ザー が 適 用 さ れ る 。発振波長の基本波はドープする材料によっても異なるが、1µmから2µmの波長で発 振する。非晶質構造を有する半導体膜の結晶化には、レーザービームを半導体膜で選択的 に吸収させるために、当該発振波長の第2高調波~第4高調波を適用するのが好ましい。 代表的には、Nd:YVO₄レーザー(基本波1064nm)の第2高調波(532nm)や第 3 高調 波 (3 5 5 n m)を適用する。出力 1 0 W の連続発振の Y V O 』レーザから 射出されたレーザ光を非線形光学素子により変換してこれらの高調波を得る。また、共振 器の中にYVO』結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして 、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処 理体に照射する。このときのエネルギー密度は0.01~100MW/cm²程度(好ま しくは 0 . 1 ~ 1 0 M W / c m²)が必要である。そして、 0 . 5 ~ 2 0 0 0 c m / s 程 度の 速度 で レー ザ 光 に 対 し て 相 対 的 に 半 導 体 膜 を 移 動 さ せ て 照 射 す る 。 な お 、 入 射 光 と 基 板 の 裏 面 に お け る 反 射 光 と が 干 渉 し な い よ う に 半 導 体 膜 表 面 に 対 し て 斜 め に 照 射 す る こ と が好ましく、その場合、レーザ光の入射角度の変化に対して、反射率は著しく変化するた め、レーザ光の反射率の変化が5%以内となる角度以内にするのが望ましい。 その他に、アルゴンレーザー、クリプトンレーザー、エキシマレーザーなどの気体レーザ -を適用することもできる。 $\begin{bmatrix} 0 & 0 & 5 & 1 \end{bmatrix}$ 発 振 は パ ル ス 発 振 、 連 続 発 振 の い ず れ の 形 態 で も 良 い が 、 半 導 体 膜 の 溶 融 状 態 を 保 っ て 連

続的に結晶成長させて大きな粒径の結晶粒を得るためには、連続発振のモードを選択する ことが望ましい。

[0052]

また、基板上にレーザーアニールにより結晶化させて結晶構造を有する半導体膜でTFT を形成する場合、結晶の成長方向とキャリアの移動方向とを揃えると高い電界効果移動度 を得ることができる。即ち、結晶成長方向とチャネル長方向とを一致させることで電界効

50

40

10

20

果移動度を実質的に高くすることができる。連続発振するレーザービームを非晶質構造を 有する半導体膜に照射して結晶化させる場合には、固液界面が保持され、レーザービーム の走査方向に連続的な結晶成長を行わせることが可能である。レーザービームを走査する 方向は一方向に限定されず、往復走査をしても良い。

(10)

【 0 0 5 3 】

図6は、後にTFTが形成される基板62と、レーザービームの照射方向との関係を詳細に示すものである。後にTFTが形成される基板62には、画素部63、駆動回路部64、65が形成される領域を点線で示している。ここでは、結晶化の段階で非晶質構造を有する半導体膜に図6に示したようにパターニングを行いアイランド状にした後、レーザー光の照射で結晶化を行い、その後に再度パターニングを行って点線で示した形状とする。こうして、図1(C)中の半導体膜13を形成する。

【0054】

例えば、駆動回路部64は走査線駆動回路を形成する領域であり、その部分拡大図77(鎖線で囲まれた領域)にはTFTの半導体領域74とレーザービーム71の走査方向を示 している。半導体領域74の形状は任意なものを適用することができるが、いずれにして もチャネル長方向とレーザービームの走査方向(図中矢印方向)とを揃えている。また、 駆動回路部64と交差する方向に延在する駆動回路部65はデータ線駆動回路を形成する 領域であり、半導体領域75の配列と、レーザービーム72の走査方向を一致させる(拡 大図78)。また、画素部63も同様であり、拡大図79に示す如く半導体領域76の配 列を揃えて、チャネル長方向にレーザービーム73を走査させる。また、レーザービーム を照射する前に絶縁膜を形成してもよい。

[0055]

なお、パターニングを行わず、基板全面に非晶質構造を有する半導体膜が形成されている 状態でレーザー光による結晶化を行ってもよい。全面に非晶質構造を有する半導体膜が形 成されている場合には、TFTを形成するための半導体領域は基板端に形成されたアライ メントマーカー等により特定することができる。

【0056】

図7を参照して基板全面に非晶質構造を有する半導体膜を結晶化させ、形成された結晶構 造を有する半導体膜からTFTの活性層を形成する工程の様子を説明する。図7(1 - B)は断面図であり、基板81上に設けられた絶縁膜82上に第1の電極87が形成され、 第1の電極を覆う第1の絶縁膜86a、86b上に非晶質構造を有する半導体膜83が形 成されている。なお、絶縁膜82は、基板81としてガラス基板を用いた場合、基板から アルカリ金属などの不純物が半導体膜中へ拡散しないために設けられた絶縁膜である。レ ーザービーム80の照射によって結晶化が成され、結晶構造を有する半導体膜84を形成 することができる。レーザービームは図5に示したレーザー処理装置を用いて得られる。 レーザービーム80は図7(1 - A)に示すように、想定されるTFTの半導体領域85 の位置に合わせて走査するものである。ビーム形状は矩形、線形、楕円形など任意なもの とすることができる。非晶質構造を有する半導体膜の結晶化に用いる場合、ビーム形状は 楕円形が好ましい。光学系にて集光したレーザービームは、中央部と端部で必ずしもエネ ルギー強度が一定ではないので、半導体領域85がビームの端部にかからないようにする ことが望ましい。

【0057】

レーザービームの走査は一方向のみの走査でなく、往復走査をしても良い。その場合には 1回の走査毎にレーザーエネルギー密度を変え、段階的に結晶成長をさせることも可能で ある。また、アモルファスシリコンを結晶化させる場合にしばしば必要となる水素出しの 処理を兼ねることも可能であり、最初に低エネルギー密度で走査し、水素を放出した後、 エネルギー密度を上げて2回目に走査で結晶化を完遂させても良い。 【0058】

このようなレーザービームの照射方法において、連続発振のレーザービームを照射するこ とにより大粒径の結晶成長を可能とする。勿論、それはレーザービームの走査速度やエネ

.

10

20

30

40

ルギー密度等の詳細なパラメータを適宜設定する必要があるが、 走査速度を10~80 c m / secとすることによりそれを実現することができる。パルスレーザーを用いた溶融 - 固化を経た結晶成長速度は1m/secとも言われているが、それよりも遅い速度でレ ーザービームを走査して、徐冷することにより固液界面における連続的な結晶成長が可能 となり、結晶の大粒径化を実現することができる。 [0059]その後、図7(2-A)及びその断面図である図7(2-B)に示すように、形成された 結晶半導体膜をエッチングして、島状に分割された半導体領域89を形成する。その後、 必要に応じて配線や層間絶縁膜等を形成して素子を形成すれば良い。 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$ 10 なお、ELモジュールを作製する場合において、画素部には、機能の異なるTFTが複数 設けられる。例えば、画素電極と接続し、EL素子に流れる電流を制御する駆動用TFT と、スイッチング用TFTとを設けた場合においても全てのTFTのチャネル長方向を同 一方向とし、レーザービームの走査方向と一致させることが望ましい。 $\begin{bmatrix} 0 & 0 & 6 & 1 \end{bmatrix}$ また、本発明は、上記レーザー光による結晶化方法に限定されず、他のレーザー結晶化法 や、シリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術や、固相成 長法などの結晶化技術を適宜組み合わせて用いてもよい。 [0062]上記 レーザー光の結晶化によって半導体 膜13を得た後、次に半導体 膜の表面をフッ酸を 20 含むエッチャントで洗浄し、酸化膜または不純物を除去した後、ゲート絶縁膜となる珪素 を 主 成 分 と す る 第 2 の 絶 縁 膜 1 4 を 形 成 す る 。 (図 1 (C)) こ の 表 面 洗 浄 と 第 2 の 絶 縁 膜14の形成は、大気にふれさせずに連続的に行うことが望ましい。 [0063]次いで、第1の電極11に達するコンタクトホールを形成する。ここでは、公知のフォト リソグラフィー法を用いてレジストからなるマスクを形成し、選択的にエッチングを行っ てコンタクトホールを形成する。バッファーフッ酸(HF)でレジストからなるマスクを 除去する際、レジストと同時に第2の絶縁膜14表面におけるNa等の不純物を除去する 。(図1(D)) [0064]30 次 い で 、 コ ン タ ク ト ホ ー ル を 通 じ て 第 1 の 電 極 1 1 と 電 気 的 に 接 続 す る 第 2 の 電 極 1 5 を 形成する。第1の電極11と第2の電極15とが電気的に接続されている場合、第1の絶 縁 膜 1 2 と 第 2 の 絶 縁 膜 1 4 の 誘 電 率 が 近 け れ ば 近 い ほ ど 、 電 界 効 果 移 動 度 や サ ブ ス レ ッ ショルド係数を小さくし、オン電流を大きくすることができる。 [0065]次いで、半導体にn型を付与する不純物元素(P、As等)、ここではリンを適宜添加し て、ソース領域またはドレイン領域となる不純物領域13bを形成する。半導体膜は、チ ャネル形成領域13 a と、チャネル形成領域13 a を挟んでいる不純物領域13 b とを有 している。リンを添加した後、不純物元素を活性化するために加熱処理、強光の照射、ま た は レ ー ザ ー 光 の 照 射 を 行 う 。 ま た 、 活 性 化 と 同 時 に 第 2 の 絶 縁 膜 (ゲ ー ト 絶 縁 膜) へ の 40 プラズマダメージや第2の絶縁膜(ゲート絶縁膜)と半導体層との界面へのプラズマダメ ージを回復することができる。特に、室温~300 の雰囲気中において、表面または裏 面 か ら Y A G レ ー ザ ー の 第 2 高 調 波 を 照 射 し て 不 純 物 元 素 を 活 性 化 さ せ る こ と は 非 常 に 有 効である。YAGレーザーはメンテナンスが少ないため好ましい活性化手段である。 [0066]以降の工程は、第3の絶縁膜16を形成し、水素化を行って、不純物領域13bに達する コンタクトホールを形成し、ソース電極またはドレイン電極となる配線17を形成してT F T を完成させる。 (図1(E)) $\begin{bmatrix} 0 & 0 & 6 & 7 \end{bmatrix}$ また、第1の電極11とチャネル形成領域13aとが重なっている部分において、第1の 50 絶縁膜12膜の厚さが均一であるときのその膜厚と、第2の電極15とチャネル形成領域 とが重なっている部分において、第2の絶縁膜14の厚さが均一であるときのその膜厚は 、近ければ近いほど、電界効果移動度やサブスレッショルド係数を小さくし、オン電流を 大きくすることができる。第1の電極11と重なる部分における第1の絶縁膜の膜厚をd 1、第2の電極15と重なる部分における第2の絶縁膜の膜厚をd2とすると、|d1d2|/d1 0.1であり、なおかつ、|d1-d2|/d2 0.1を満たすのが望 ましい。より好ましくは、|d1-d2|/d1 0.05であり、なおかつ、|d1d2|/d2 0.05を満たすのが良い。

【0068】

最も好ましいのは、第1の電極11と第2の電極15とが電気的に接続されていない状態 10 において、第1の電極11にグラウンドの電圧を印加したときの薄膜トランジスタの閾値 と、第2の電極15にグラウンドの電圧を印加したときの薄膜トランジスタの閾値がほぼ 同じになるようにしたうえで、第1の電極11と第2の電極15とを電気的に接続するこ とである。そうすることで、電界効果移動度やサブスレッショルド係数をより小さくし、 オン電流をより大きくすることができる。

[0069]

この様な構成を取ることによって、半導体膜の上下にチャネル(デュアルチャネル)を形成でき、 T F T の特性を向上させることができる。

【 0 0 7 0 】

また、第1の電極11と同時に各種信号又は電力を伝達する配線を形成することができる20。また、CMPによる平坦化処理と組み合わせると、その上層に形成する半導体膜などに何ら影響を与えることはない。また、多層配線により配線の高密度化を実現できる。 【0071】

また、図1(E)における左側の断面図において、A - A 'の断面図を右側の断面図に示 す。ここでは、第1の電極11と第2の電極15とが直接接続されている場合の例を示し たが、どちらか一方の電極にコモン電圧を印加しても良い。第1の電極にコモン電圧を印 加することで、電極が1つの場合に比べて閾値のばらつきを抑えることができ、なおかつ オフ電流を抑えることができる。

【0072】

TFTは半導体膜とゲート絶縁膜とゲート電極との配置により、トップゲート型(プレー 30 ナー型)とボトムゲート型(逆スタガ型)などが知られている。いずれにしても、サブス レッショルド係数を小さくするには半導体膜の膜厚を薄くする必要がある。TFTで用い られるように非晶質半導体膜を結晶化した半導体膜を適用する場合には、その非晶質半導 体膜が薄くなると共に結晶性が悪くなり、純粋に膜厚を薄くした効果を得ることができな い。しかし、第1の電極と第2の電極を電気的に接続し、図1において示すように半導体 膜の上下に該2つの電極を重ねることにより、実質的に半導体膜の厚さを薄くしたのと同 様、電圧の印加と共に早く空乏化し、電界効果移動度やサブスレッショルド係数を小さく し、オン電流を大きくすることができる。

【0073】

また、本発明は図1(E)のTFT構造に限定されず、必要があればチャネル形成領域と 40 ドレイン領域(またはソース領域)との間にLDD領域を有する低濃度ドレイン(LDD :Lightly Doped Drain)構造としてもよい。この構造はチャネル形 成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間 に低濃度に不純物元素を添加した領域を設けたものであり、この領域をLDD領域と呼ん でいる。さらにゲート絶縁膜を介してLDD領域をゲート電極と重ねて配置させた、いわ ゆるGOLD(Gate‐drain Overlapped LDD)構造としてもよ い。

[0074]

また、ここでは n チャネル型 T F T を用いて説明したが、 n 型不純物元素に代えて p 型不 純物元素を用いることによって p チャネル型 T F T を形成することができることは言うま 50

(12)

でもない。

【 0 0 7 5 】

(実施の形態2)

ここでは、上記実施の形態1とは異なる手順でTFTを作製する例を図2に示す。

【0076】

図 2 (A) は、図 1 (A) と同一であり、図 2 (B) は、図 1 (B) と同一であり、図 2 (B) の状態までは実施の形態 1 に従って得ればよい。

【0077】

図 2 (B)の状態を得たら、第 2 の絶縁膜 2 8 を形成する。この第 2 の絶縁膜 2 8 として はシリコンを主成分とする絶縁膜を用いればよい。次いで、この第 2 の絶縁膜 2 8 上に上 10 記実施の形態 1 と同様の手順で半導体膜 2 3 を設ける。

【0078】

次いで、半導体膜の表面をフッ酸を含むエッチャントで洗浄し、酸化膜または不純物を除去した後、ゲート絶縁膜となる珪素を主成分とする第3の絶縁膜24を形成する。(図2 (C))この表面洗浄と第2の絶縁膜24の形成は、大気にふれさせずに連続的に行うこ とが望ましい。

【0079】

次いで、第1の電極21に達するコンタクトホールを形成する。ここでは、公知のフォト リソグラフィー法を用いてレジストからなるマスクを形成し、選択的にエッチングを行っ てコンタクトホールを形成する。バッファーフッ酸(HF)でレジストからなるマスクを 除去する際、レジストと同時に第3の絶縁膜24表面におけるNa等の不純物を除去する 。(図2(D))

20

40

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

次いで、コンタクトホールを通じて第1の電極21と電気的に接続する第2の電極25を 形成する。第1の電極21と第2の電極25とが電気的に接続されている場合、第2の絶 縁膜22と第2の絶縁膜28と第3の絶縁膜24の誘電率が近ければ近いほど、電界効果 移動度やサブスレッショルド係数を小さくし、オン電流を大きくすることができる。 【0081】

次いで、半導体にn型を付与する不純物元素(P、As等)、ここではリンを適宜添加して、ソース領域またはドレイン領域となる不純物領域23bを形成する。半導体膜は、チ 30 ャネル形成領域23aと、チャネル形成領域23aを挟んでいる不純物領域23bとを有 している。リンを添加した後、不純物元素を活性化するために加熱処理、強光の照射、ま たはレーザー光の照射を行う。

[0082]

以降の工程は、第4の絶縁膜26を形成し、水素化を行って、不純物領域23bに達する コンタクトホールを形成し、ソース電極またはドレイン電極となる配線27を形成してT FTを完成させる。(図2(E))

[0083]

なお、図2(E)における左側の断面図において、A - A 'の断面図を右側の断面図に示 している。

【0084】

(実施の形態3)

ここでは、上記実施の形態1とは異なる手順でTFTを作製する例を図3に示す。

【 0 0 8 5 】

図 3 (A) は、図 1 (A) と同一であり、図 3 (B) は、図 1 (B) と同一であり、図 3 (C) は、図 1 (C) と同一であり、図 3 (C) の状態までは実施の形態 1 に従って得れ ばよい。

【 0 0 8 6 】

図 3 (C)の状態を得たら、次いで、第 2 の絶縁膜(ゲート絶縁膜) 3 4 表面を洗浄した 後、ゲート電極となる第 2 の電極 3 5 を形成する。次いで、半導体に n 型を付与する不純 50 物元素(P、As等)、ここではリンを適宜添加して、ソース領域またはドレイン領域と なる不純物領域33bを形成する。添加した後、不純物元素を活性化するために加熱処理 、強光の照射、またはレーザー光の照射を行う。次いで、第2の電極35を覆って第3の 絶縁膜36を形成し、水素化を行う。(図3(D)) [0087]次いで、不純物領域33bに達するコンタクトホールと、第1の電極31に達するコンタ クトホールと、第2の電極に達するコンタクトホールを形成する。これらのコンタクトホ ールは同時に形成してもよいし、別々に形成してもよい。ソース電極またはドレイン電極 となる 配 線 3 7 と、 第 1 の 電 極 3 1 と 第 2 の 電 極 3 5 を 接 続 す る 配 線 3 9 を 形 成 し て TF Tを完成させる。(図3(E))また、配線37と配線39は同一材料で形成してもよい 10 し、別々に形成してもよい。 [0088]なお、 図 3 (E)における左側の断面図において、 A - A 'の断面図を右側の断面図に示 している。 [0089](実施の形態4) ここでは、上記実施の形態2とは異なる手順でTFTを作製する例を図4に示す。 $\begin{bmatrix} 0 & 0 & 9 & 0 \end{bmatrix}$ 図 4 (A) は、図 2 (A) と同一であり、図 4 (B) は、図 2 (B) と同一であり、図 4 (C)は、図2(C)と同一であり、図2(B)の状態までは実施の形態1及び実施の形 20 態2に従って得ればよい。 [0091]図 4 (C)の状態を得たら、次いで、第 3 の絶縁膜(ゲート絶縁膜) 4 4 表面を洗浄した 後、ゲート電極となる第2の電極45を形成する。次いで、半導体に n 型を付与する不純 物元素(P、As等)、ここではリンを適宜添加して、ソース領域またはドレイン領域と なる不純物領域43bを形成する。添加した後、不純物元素を活性化するために加熱処理 強光の照射、またはレーザー光の照射を行う。次いで、第2の電極45を覆って第4の 絶縁膜46を形成し、水素化を行う。(図4(D)) [0092] 次いで、不純物領域43bに達するコンタクトホールと、第1の電極41に達するコンタ 30 クトホールと、第2の電極に達するコンタクトホールを形成する。これらのコンタクトホ ールは同時に形成してもよいし、別々に形成してもよい。ソース電極またはドレイン電極 となる 配 線 4 7 と 、 第 1 の 電 極 4 1 と 第 2 の 電 極 4 5 を 接 続 す る 配 線 4 9 を 形 成 し て TF Tを完成させる。(図4(E))また、配線47と配線49は同一材料で形成してもよい し、別々に形成してもよい。 [0093]なお、図4(E)における左側の断面図において、A-A 'の断面図を右側の断面図に示 している。 [0094](実施の形態5) 40 ここで、ELモジュールにおける具体的な回路構成の一例を図25~図27に示す。 [0095]図 2 5 (A) 中、 6 2 0 は画素部であり、 複数の画素 6 2 1 がマトリクス状に形成されて いる。また622は信号線駆動回路、623は走査線駆動回路である。 [0096]なお 図 2 5 (A) で は 信 号 線 駆 動 回 路 6 2 2 と 走 査 線 駆 動 回 路 6 2 3 が 、 画 素 部 6 2 0 と 同じ基板上に形成されているが、本発明はこの構成に限定されない。信号線駆動回路62 2 と走 査 線 駆 動 回 路 6 2 3 とが 画 素 部 6 2 0 と異 な る 基 板 上 に 一 部 形 成 さ れ 、 F P C 等 の コネクターを介して、画素部620と接続されていても良い。また、図25(A)では信 号線駆動回路622と走査線駆動回路623は1つづつ設けられているが、本発明はこの 50

(14)

構成に限定されない。信号線駆動回路622と走査線駆動回路623の数は設計者が任意 に設定することができる。 [0097]なお本明細書において接続とは、電気的な接続を意味する。 [0098]また、図 2 5 (A)では、画素部 6 2 0 に信号線 S 1 ~ S x と、電源線 V 1 ~ V x と、走 査線 G 1 ~ G y と、コモン電位(V c o m)或いは任意の電圧(V _Y)が印加される配線 とが設けられている。なお信号線と電源線の数は必ずしも同じであるとは限らない。また これらの配線の他に、別の異なる配線が設けられていても良い。 $\begin{bmatrix} 0 & 0 & 9 & 9 \end{bmatrix}$ 10 電源線V1~Vxは所定の電位に保たれている。なお図25(A)ではモノクロの画像を 表 示 す る 発 光 装 置 の 構 成 を 示 し て い る が 、 本 発 明 は カ ラ ー の 画 像 を 表 示 す る 発 光 装 置 で あ っても良い。その場合、電源線V1~V×の電位の高さを全て同じに保たなくても良く、 対応する色毎に変えるようにしても良い。 ま た 、 コ モ ン 電 位 (V c o m) 或 い は 任 意 の 電 圧 (V _Υ) が 印 加 さ れ る 配 線 は 、 信 号 線 駆 動回路622の定電流回路622dにも接続されている。 [0101]図 2 5 (B) に図 2 5 (A) で示した信号線駆動回路 6 2 2 の詳しい構成の一例をブロッ ク図で示す。 6 2 2 a はシフトレジスタ、 6 2 2 b は記憶回路 A 、 6 2 2 c は記憶回路 B 20 、 6 2 2 d は定電流回路である。 シフトレジスタ622aにはクロック信号CLKと、スタートパルス信号SPが入力され ている。また記憶回路A622bにはデジタルビデオ信号(Digital Video Signals)が入力されており、記憶回路B622cにはラッチ信号(Latch S i g n a l s) が入力されている。定電流回路622 d から出力される一定の信号電 流Icは信号線へ入力される。 [0103]シフトレジスタ622aに所定の配線からクロック信号CLKとスタートパルス信号SP とが入力されることによって、タイミング信号が生成される。タイミング信号は記憶回路 30 A 6 2 2 b が有する複数のラッチA (LATA __ 1 ~LATA __ x)にそれぞれ入力され る。なおこのときシフトレジスタ622aにおいて生成されたタイミング信号を、バッフ ァ 等 で 緩 衝 増 幅 し て か ら 、 記 憶 回 路 A 6 2 2 b が 有 す る 複 数 の ラ ッ チ A (L A T A _ 1 ~ LATA_X)にそれぞれ入力するような構成にしても良い。 [0104]記憶回路A622bにタイミング信号が入力されると、該タイミング信号に同期して、ビ デオ信号線に入力される1ビット分のデジタルビデオ信号が、順に複数のラッチA(LA T A __ 1 ~ L A T A __ x)のそれぞれに書き込まれ、保持される。 [0105]なお、ここでは記憶回路A622bにデジタルビデオ信号を取り込む際に、記憶回路A6 40 22bが有する複数のラッチA(LATA_1~LATA_×)に、順にデジタルビデオ 信号を入力しているが、本発明はこの構成に限定されない。記憶回路A622bが有する 複数のステージのラッチをいくつかのグループに分け、各グループごとに並行して同時に デジタルビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグル ープの数を分割数と呼ぶ。例えば4つのステージごとにラッチをグループに分けた場合、 4分割で分割駆動すると言う。 [0106]記 憶 回 路 A 6 2 2 b の 全 て の ス テ ー ジ の ラ ッ チ ヘ の 、 デ ジ タ ル ビ デ オ 信 号 の 書 き 込 み が ー 通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期

間が加えられた期間をライン期間に含むことがある。

[0 1 0 7 **]**

1 ライン期間が終了すると、記憶回路 B 6 2 2 c が有する複数のラッチ B (L A T B _ 1 ~ L A T B _ x)に、ラッチ信号線を介してラッチシグナル(L a t c h S i g n a l)が供給される。この瞬間、記憶回路 A 6 2 2 b が有する複数のラッチ A (L A T A _ 1 ~ L A T A _ x)に保持されているデジタルビデオ信号は、記憶回路 B 6 2 2 c が有する 複数のラッチ B (L A T B _ 1 ~ L A T B _ x)に一斉に書き込まれ、保持される。 【 0 1 0 8】

デジタルビデオ信号を記憶回路 B 6 2 2 c に送出し終えた記憶回路 A 6 2 2 b には、シフ トレジスタ 6 2 2 a からのタイミング信号に基づき、次の 1 ビット分のデジタルビデオ信 号の書き込みが順次行われる。

[0109]

この 2 順目の 1 ライン期間中には、記憶回路 B 6 2 2 c に書き込まれ、保持されているデジタルビデオ信号が定電流回路 6 2 2 d に入力される。

【0110】

また、図27(A)に電流設定回路C1のより詳しい構成を示す。なお、電流設定回路C 2~C×も同じ構成を有する。また、図27(B)に図27(A)中におけるSWとIn bの等価回路を示す。図27(B)では、半導体膜の上下にチャネル(デュアルチャネル)を形成するための配線をゲート電極と直接接続し、V×=V_Yとした例を示したが、一 部または全ての配線をコモン電圧(Vcom)としてもよいし、グラウンドとしてもよい 。こうすることによってゲート電極が1つの場合に比べて閾値のばらつきを抑えることが でき、なおかつオフ電流を抑えることができる。

[0111]

電流設定回路C1は定電流源631と、4つのトランスミッションゲートSW1~SW4 と、2つのインバーターInb1、Inb2とを有している。なお、定電流源631が有 するトランジスタ630の極性は、画素が有するトランジスタTr1及びTr2の極性と 同じである。

 $\begin{bmatrix} 0 & 1 & 1 & 2 \end{bmatrix}$

記憶回路B622cが有するLATB_1から出力されたデジタルビデオ信号によって、 SW1~SW4のスイッチングが制御される。なおSW1及びSW3に入力されるデジタ ルビデオ信号と、SW2及びSW4に入力されるデジタルビデオ信号は、Inb1、In 30 b2によって反転している。そのためSW1及びSW3がオンのときはSW2及びSW4 はオフ、SW1及びSW3がオフのときはSW2及びSW4はオンとなっている。

【0113】

SW1及びSW3がオンのとき、定電流源631から0ではない所定の値の電流IcがSW1及びSW3を介して信号線S1に入力される。

【0114】

逆に S W 2 及び S W 4 がオンのときは、定電流源 6 3 1 からの電流 I c は S W 2 を介して グラウンドに落とされる。また S W 4 を介して電源線 V 1 ~ V x の電源電位が信号線 S 1 に与えられ、 I c 0 となる。

【0115】

40

10

20

再び図25(B)を参照して、前記の動作が、1ライン期間内に、定電流回路622dが 有する全ての電流設定回路(C1~Cx)において同時に行われる。よって、デジタルビ デオ信号により、全ての信号線に入力される信号電流Icの値が選択される。

【0116】

次に、走査線駆動回路の構成について説明する。

[0 1 1 7 **]**

走査線駆動回路は、それぞれシフトレジスタ、バッファを有している。また場合によって はレベルシフタを有していても良い。

【0118】

走査線駆動回路において、シフトレジスタにクロックCLK及びスタートパルス信号SP 50

(16)

が入力されることによって、タイミング信号が生成される。生成されたタイミング信号は バッファにおいて緩衝増幅され、対応する走査線に供給される。 [0119]走査線には、1ライン分の画素のトランジスタのゲートが接続されている。そして、1ラ イン分の画素のトランジスタを一斉にONにしなくてはならないので、バッファは大きな 電流を流すことが可能なものが用いられる。 なお、シフトレジスタの代わりに、例えばデコーダ回路のような走査線の選択ができる別 の回路を用いても良い。 10 なお、 各 走 査 線 の 電 圧 を 、 各 走 査 線 に そ れ ぞ れ 対 応 す る 複 数 の 走 査 線 駆 動 回 路 で 制 御 し て も良いし、いくつかの走査線または全ての走査線の電圧を1つの走査線駆動回路で制御し ても良い。 [0122] なお、 本 発 明 の 発 光 装 置 を 駆 動 す る 信 号 線 駆 動 回 路 及 び 走 査 線 駆 動 回 路 は 、 こ こ で 示 す 構 成に限定されないことは言うまでもない。 図 2 6 に、図 2 5 (A) で示した画素 6 2 1 の詳しい構成の一例を示す。図 2 6 に示す画 素21は、信号線Si(S1~S×のうちの1つ)、走査線Gj(G1~Gyのうちの1 つ)、電源線Vi(V1~Vxのうちの1つ)、及び、コモン電圧(Vcom)または任 20 意の電圧(Ⅴ√)が印加されている配線を有している。 また、画素621は、トランジスタTr1(第1駆動用トランジスタまたは第1のトラン ジスタ)、トランジスタTr2(第2駆動用トランジスタまたは第2のトランジスタ)、 トランジスタTr3(第3駆動用トランジスタまたは第3のトランジスタ)、トランジス タTr4(第1スイッチング用トランジスタまたは第4のトランジスタ)、トランジスタ Tr5(第2スイッチング用トランジスタまたは第5のトランジスタ)、有機化合物を含 む発光素子624及び保持容量625を少なくとも有している。図26に示す画素構成と することでTFTの特性に左右されずに発光素子に流れる電流の大きさを制御できる。加 えて、図26に示す画素構成とすることでTFTの特性の違いに起因する、画素間におけ 30 る発光素子の輝度のばらつきをより抑えることができ、なおかつ残像が視認されにくい、 電流駆動型の発光装置を提供することができる。 [0125]これらのトランジスタ(Tr1、Tr2、Tr3、Tr4、Tr5)は全てコモン電圧(V c o m) または任意の電圧(V _v)が印加される配線により、半導体膜の上下にチャネ ル(デュアルチャネル)を形成している。こうすることによってゲート電極が1つの場合 に比べて閾値のばらつきを抑えることができ、なおかつオフ電流を抑えることができる。 ここでは、全て配線をゲート電極と直接接続し、V×=V_Yとした例を示したが、一部ま たは全ての配線をコモン電圧(Vcom)としてもよいし、グラウンドとしてもよい。 40 また、トランジスタTr4とトランジスタTr5のゲート電極は、共に走査線Gjに接続 されている。 トランジスタTr4のソース領域とドレイン領域は、一方は信号線Siに、もう一方はト ランジスタTr1のドレイン領域に接続されている。またトランジスタTr5のソース領 域とドレイン領域は、一方は信号線 Siに、もう一方はトランジスタTr 3のゲート電極 に接続されている。 トランジスタTr1とトランジスタTr2のゲート電極は互いに接続されている。また、 トランジスタTr1とトランジスタTr2のソース領域は、共に電源線Viに接続されて

いる。

【0129】

トランジスタTr2は、ゲート電極とドレイン領域が接続されており、なおかつドレイン 領域はトランジスタTr3のソース領域に接続されている。

【0130】

トランジスタTr3のドレイン領域は、発光素子624が有する画素電極に接続されている。有機化合物を含む発光素子624は陽極と陰極を有しており、本明細書では、陽極を 画素電極として用いる場合は陰極を対向電極と呼び、陰極を画素電極として用いる場合は 陽極を対向電極と呼ぶ。

[0131]

10

電 源 線 V i の 電 位 (電 源 電 位) は 一 定 の 高 さ に 保 た れ て い る 。 ま た 対 向 電 極 の 電 位 も 、 一 定 の 高 さ に 保 た れ て い る 。

【0132】

なお、 トランジスタTr 4 とトランジスタTr 5 は、 n チャネル型トランジスタと p チャ ネル型トランジスタのどちらでも良い。ただし、 トランジスタTr 4 とトランジスタTr 5 の極性は同じである。

[0 1 3 3 **]**

また、トランジスタTr1、Tr2及びTr3はnチャネル型トランジスタとpチャネル 型トランジスタのどちらでも良い。ただし、トランジスタTr1、Tr2及びTr3の極 性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場合 20 、トランジスタTr1、Tr2及びTr3はpチャネル型トランジスタである。逆に、陽 極を対向電極として用い、陰極を画素電極として用いる場合、トランジスタTr1、Tr 2及びTr3はnチャネル型トランジスタである。

【0134】

保持容量625はトランジスタTr3のゲート電極と電源線Viとの間に形成されている。保持容量625はトランジスタTr3のゲート電極とソース領域の間の電圧(ゲート電圧)をより確実に維持するために設けられている。

[0135]

また、トランジスタTr1及びTr2のゲート電極と電源線の間に保持容量を形成し、ト ランジスタTr1及びTr2のゲート電圧をより確実に維持するようにしても良い。 【0136】

上述した画素部のTFT(Tr1~Tr5)または駆動回路のTFT(SW1~4、In b1、Inb2)のうち、どちらか一方のみのチャネル長方向を同一方向とし、レーザー ビームの走査方向と一致させてもよいが、これらの全てのTFTのチャネル長方向を同一 方向とし、レーザービームの走査方向と一致させることが望ましい。

【0137】

また、本発明は、上記レーザー光による結晶化方法に限定されず、他のレーザー結晶化法 や、シリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術や、固相成 長法などの結晶化技術を適宜組み合わせて用いてもよい。

【0138】

40

30

また、本実施の形態は、実施の形態1乃至4のいずれか一と自由に組み合わせることがで きる。

【0139】

(実施の形態6)

ここでは、絶縁表面を有する基板上に C P U やメモリーを形成する例を図32を用いて説 明する。

【0140】

1001は中央処理部(CPUと呼ばれる)、1002は制御部、1003は演算部、1 004は記憶部(メモリーと呼ばれる)、1005は入力部、1006は出力部(表示部 など)である。

演算部1003と制御部1002とを合わせたものが、中央処理部1001であり、演算 部1003は、加算、減算の算術演算やAND、OR、NOTなどの論理演算を行う算術 論理演算部(arithmettic logic unit,ALU)、演算のデータや 結果を一時格納する種々のレジスタ、入力される1の個数を数え上げるカウンタなどから 成り立っている。演算部1003を構成する回路、例えば、AND回路、OR回路、NO T回路、バッファ回路、またはレジスタ回路などはTFTで構成することができ、高い電 界効果移動度を得るため、連続発振型のレーザー光を用いて結晶化を行った半導体膜をT FTの活性層として作製すればよい。本実施例においても演算部1003を構成するTF Tのチャネル長方向とレーザービームの走査方向とを揃える。

【0142】

また、制御部1002は記憶部1004に格納された命令を実行して、全体の動作を制御 する役割を担っている。制御部1002はプログラムカウンタ、命令レジスタ、制御信号 生成部からなる。また、制御部1002もTFTで構成することができ、連続発振型のレ ーザー光を用いて結晶化を行った半導体膜をTFTの活性層として作製すればよい。本実 施例においても制御部1002を構成するTFTのチャネル長方向とレーザービームの走 査方向とを揃える。

【0143】

また、記憶部1004は、計算を行うためのデータと命令を格納する場所であり、CPU で頻繁に実行されるデータやプログラムが格納されている。記憶部1004は、主メモリ 、アドレスレジスタ、データレジスタからなる。さらに主メモリに加えてキャッシュメモ リを用いてもよい。これらのメモリは、SRAM、DRAM、フラッシュメモリなどで形 成すればよい。また、記憶部1004もTFTで構成する場合には、連続発振型のレーザ ー光を用いて結晶化を行った半導体膜をTFTの活性層として作製することができる。本 実施例においても記憶部1004を構成するTFTのチャネル長方向とレーザービームの 走査方向とを揃える。

 $\begin{bmatrix} 0 & 1 & 4 & 4 \end{bmatrix}$

また、入力部1005は外部からデータやプログラムを取り込む装置である。また、出力部1006は結果を表示するための装置、代表的には表示装置である。

【0145】

TFTのチャネル長方向とレーザービームの走査方向を揃えることによってバラツキの少ないCPUを絶縁基板上に作り込むことができる。また、同一基板上にCPUと表示部と を作り込むことができる。表示部においても各画素に配置される複数のTFTのチャネル 長方向とレーザービームの走査方向を揃えることが好ましい。

[0146]

また、回路設計や作製工程が複雑になるが、同一基板上に C P U と表示部とメモリとを作 り込むこともできる。

[0 1 4 7 **]**

本 発 明 に よ り 、 絶 縁 基 板 上 に 電 気 特 性 バ ラ ツ キ の 少 な い 半 導 体 装 置 を 完 成 す る こ と が で き る 。

【0148】

また、本実施の形態は、実施の形態1乃至5のいずれかーと自由に組み合わせることがで きる。例えば、実施の形態1乃至5に示したTFTや画素構造やEL素子を備えた表示部 とCPUとを同一基板上に作製することができる。

【0149】

- 以上の構成でなる本発明について、以下に示す実施例でもってアクティブマトリクス型の 発光装置で代表される半導体装置に適用する具体例を示し、さらに詳細な説明を行うこと とする。
- 【0150】
- (実施例)

20

10

「実施例1]

本発明の半導体装置の作製工程について説明する。ここでは、画素部のTFTの作製方法 について詳細に説明する。なお、本実施例では、スイッチング素子として用いるTFT(スイッチング用TFT)は、第1電極にコモン電圧(Vcom)または任意の電圧V×が 印加されており、有機発光素子に流れる電流を制御するTFT(駆動用TFT)は第1電 極と第2電極とが接続されている例を示している。なお、本実施例は画素部のTFTの作 製方法についてのみ説明するが、駆動回路のTFTも同時に作製することが可能である。 【0151】

本実施例で説明に用いる図 8 乃至図 1 1 は、その作製工程を説明する断面図であり、図 1 2 乃至図 1 4 はそれに対応する上面図を示し、説明の便宜上、共通する符号を用いて説明 10 する。

[0152]

図8(A)において、基板101は絶縁表面を有し、後の工程の処理温度に耐えうるもの であれば、どのような材料の基板でも用いることが可能である。代表的には、ガラス基板 、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板 またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の 処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。

【0153】

この基板101の絶縁表面上に第1の配線105と第1の電極103、104、106を 形成する。第1の配線及び第1の電極はA1、W、Mo、Ti、Taから選ばれた一種又 20 は複数種からなる導電性の材料で形成する。本実施例ではWを用いたが、TaNの上にW を積層したものを第1の配線及び第1の電極として用いても良い。

【0154】

第1の配線105と第1の電極103、104、106を形成した後、第1の絶縁膜10 2を形成する。本実施例では、第1の絶縁膜102は、2つの絶縁膜(第1の絶縁膜A(102a)、第1の絶縁膜B(102b))を積層することで形成されている。第1の絶 縁膜A(102a)は酸化窒化シリコン膜を用い、10~50nmの厚さで形成する。第 1の絶縁膜B(102b)は酸化シリコン膜又は酸化窒化シリコン膜を用い、0.5~1 µmの厚さで形成する。

[0155**]**

図12(A)は、図8(A)における画素部の上面図を示している。A - A'、B - B'、C - C'、D - D'における断面図が図12(A)に相当する。なお、第1の電極10 3、104は、コモン配線200の一部である。また、第1の電極106は、第1の配線 105の一部である。

【0156】

第1の絶縁膜102の表面は、先に形成した第1の配線及び第1の電極に起因する凹凸を 有している。好ましくは、この凹凸を平坦化することが望ましい。平坦化の手法としては CMPを用いる。第1の絶縁膜102に対するCMPの研磨剤(スラリー)には、例えば 、塩化シリコンガスを熱分解して得られるフュームドシリカ粒子をKOH添加水溶液に分 散したものを用いると良い。CMPにより第1の絶縁膜を0.1~0.5µm程度除去し て、表面を平坦化する。

【0157】

こうして、図8(B)に示すように平坦化された第1の絶縁膜108が形成され、その上に半導体層を形成する。半導体層は結晶構造を有する半導体で形成する。これは、第1の 絶縁膜108上に形成した非晶質半導体層を結晶化して得る。非晶質半導体層は堆積した 後、加熱処理やレーザー光の照射により結晶化させる。非晶質半導体層の材料に限定はな いが、好ましくはシリコン又はシリコンゲルマニウム(Si₁ _ x Ge_x; 0 < x < 1、 代表的には、x = 0.001 ~ 0.05)合金などで形成する。 【0158】 本実施例では、図5に示したレーザー処理装置を用い、実施の形態1に示した方法によっ 40

て結晶構造を有する半導体膜を形成する。実施の形態1に示したように配置し、半導体層 のチャネル長方向とレーザー光の走査方向とを一致させる。 **[**0159**]** その後、半導体層をエッチングにより島状に分割し、図8(C)に示すように半導体膜1 09~111を形成する。 図 1 2 (B) は図 8 (C) における上面図を示している。 A - A '、 B - B '、 C - C ' 、 D - D ' における断面図が図12(B)に相当する。なお、図12(B)にはレーザー ビームと、レーザービームを走査した方向(図中矢印方向)を示した。 10 第 1 の 電 極 1 0 3 、 1 0 4 は 、 平 坦 化 さ れ た 第 1 の 絶 縁 膜 1 0 8 を 間 に 挟 ん で 半 導 体 膜 1 09と重なっている。また、第1の電極106は、第1の絶縁膜108を間に挟んで半導 体 膜 1 1 0 と 重 な っ て い る 。 な お 、 半 導 体 膜 1 1 1 は 容 量 を 形 成 す る た め の 半 導 体 膜 で あ り、第1の絶縁膜108を間に挟んで第1の配線105と重なっている。 次 い で 、 半 導 体 膜 1 0 9 ~ 1 1 1 を 覆 う 第 2 の 絶 縁 膜 1 1 2 を 形 成 す る 。 第 2 の 絶 縁 膜 1 12は、プラズマCVD法やスパッタ法でシリコンを含む絶縁物で形成する。その厚さは 40~150nmとする。 そして、 第 1 の 絶 縁 膜 1 0 8 及 び 第 2 の 絶 縁 膜 1 1 2 に コンタクトホール 1 1 3 を 形 成 し 20 、第1の配線105を一部露出させる(図8(D))。 [0164]次に図9(A)に示すように、第2の絶縁膜112上に、第2のゲート電極や第2の配線 を形成するために導電膜を形成する。本発明において第2のゲート電極は2層又はそれ以 上の導電膜を積層して形成する。第2の絶縁膜112上に形成する第1の導電膜120は モリブデン、タングステンなどの高融点金属の窒化物で形成し、その上に形成する第2の 導電 膜 1 2 1 は 高 融 点 金 属 又 は ア ル ミ ニ ウ ム や 銅 な ど の 低 抵 抗 金 属 、 或 い は ポ リ シ リ コ ン などで形成する。具体的には、第1の導電膜としてW、Mo、Ta、Tiから選ばれ一種 又は複数種の窒化物を選択し、第2の導電膜としてW、Mo、Ta、Ti、Al、Cuか ら選ばれ一種又は複数種の合金、或いはn型多結晶シリコンを用いる。例えば、第1の導 30 電 膜 1 2 0 を T a N で 形 成 し 、 第 2 の 導 電 膜 1 2 1 を W で 形 成 し て も 良 い 。 ま た 第 2 の ゲ ート電極や第2の配線を3層の導電膜で形成する場合、1層目をMo、2層目をAl、3 層目をTiNとしても良い。また1層目をW、2層目をA1、3層目をTiNとしても良 い。配線を多層にすることで、配線自体の厚さが増すので配線抵抗を抑えることができる [0165] 次に図 9 (B)に示すように、この第 1 の導電 膜 1 2 0 及び第 2 の導電膜 1 2 1 を、マス ク122を用いて第1のエッチング処理を行う。第1のエッチング処理により、端部にテ ーパーを有する第1の形状の電極123~129を形成する(第1の導電膜123a~1 2 9 a と 第 2 の 導 電 膜 1 2 3 b ~ 1 2 9 b で 成 る)。 第 2 の 絶 縁 膜 1 1 2 は、 第 1 の 形 状 40 の電極123~129で覆われない部分において、表面が20~50nm程度エッチング され薄くなった状態になっている。 [0166]第1のドーピング処理は、イオン注入法または質量分離をしないでイオンを注入するイオ ンドープ法により行う。ドーピングは第1の形状の電極124、125、126、129 をマスクとして用い、半導体膜109~111に第1濃度の一導電型不純物領域151~ 153を形成する。第1濃度は1×10²⁰~1.5×10²¹/cm³とする。 [0167]次に、レジストからなるマスクを除去せずに図9(C)に示すように第2のエッチング処

理を行う。このエッチング処理では、第2の導電膜を異方性エッチングして第2の形状の 50

電極134~140を形成する(第1の導電膜134a~140aと第2の導電膜134 b~140bで成る)。第2の形状の電極134~140はこのエッチング処理により幅 を縮小させ、その端部が第1濃度の一導電型不純物領域151~153(第2の不純物領 域)の内側に位置するように形成する。次の工程で示すように、この後退幅によりLDD の長さを決める。第2の形状の電極134~140は第2の電極として機能する。 【0168】

(22)

図13(A)に図9(C)の上面図を示す。A - A '、B - B '、C - C '、D - D 'に おける断面図が図13(A)に相当する。第2の形状の電極135、136は、ゲート配 線として機能する電極138、139の一部である。第2の形状の電極135、136と 、第1の電極103、104は、第1の絶縁膜108、半導体膜109、第2の絶縁膜1 12を間に挟んでそれぞれ重なっている。また、第2の形状の電極140と、第1の電極 106は、第1の絶縁膜108、半導体膜110、第2の絶縁膜112を間に挟んでそれ ぞれ重なっている。

【0169】

さらに、第2の形状の電極140は第2の配線として機能する電極137の一部である。 そして、第2の配線137は第2の絶縁膜112、半導体膜111、第1の絶縁膜108 を間に挟んで、第1の配線105と重なっている。第2の配線137は、コンタクトホー ル113を介して第1の配線105と接続されている。また、電極134はソース配線と して機能する。

[0170**]**

そして、この状態で一導電型の不純物を第2のドーピング処理を行い一導電型の不純物を 半導体膜109~111に添加する(図9(C))。このドーピング処理で形成される第 2濃度の一導電型不純物領域(第1の不純物領域)155、156、158、159、1 61、162、164、165、168、169、171、172、175、176が形 成される。第1の不純物領域156、158、162、164、169、171、175 は、第2の形状の電極135、136、157、140を構成する第1の導電膜135a 、136a、137a、140aと重なるように自己整合的に形成される。イオンドープ 法で添加される不純物は、第1の導電膜135a、136a、137a、140aを通過 させて添加するため、半導体膜に達するイオンの数は減少し、必然的に低濃度となる。そ の濃度は1×10¹⁷~1×10¹⁹/cm³となる。また、第1の不純物領域155、 159、161、165、168、172、176は、第2の形状の電極135、136 、137、140を構成する第1の導電膜135a、136a、137a、140aと重 ならないように自己整合的に形成される。

また、この第2のドーピング処理により、チャネル形成領域157、163、170、1 74と、第1濃度の一導電型不純物領域151~153よりも、高い不純物濃度の第2不 純物領域154、160、166、167、173、177とが形成される。 【0172】

【UI/2】 次IVで 図10(Δ

次いで、図10(A)で示すように、レジストからなるマスク143を形成し、第3のド ーピング処理を行う。この第3のドーピング処理により、半導体膜110に第3濃度の一 40 導電型とは反対の導電型の第3の不純物領域144~150を形成する。第3の不純物領 域は第2の形状の電極140と重なる領域146、148と、重ならない領域144、1 45、149、150とに分けられ、1.5×10²⁰~5×10²¹/cm³の濃度範 囲で当該不純物元素が添加される。

以上までの工程でそれぞれの半導体膜に価電子制御を目的とした不純物を添加した領域が 形成される。第1の電極103、104、106と、第2の形状の電極135、136、 140は半導体膜と重なる位置においてゲート電極として機能する。

【 0 1 7 4 】

その後、それぞれの半導体膜に添加された不純物元素を活性化処理する工程を行う。この 50

10



活性化はガス加熱型の瞬間熱アニール法を用いて行う。加熱処理の温度は窒素雰囲気中で 400~700 、代表的には450~500 で行う。この他に、YAGレーザーの第 2 高調波(532 nm)を用いたレーザーアニール法を適用することもできる。レーザー 光の照射により活性化を行うには、YAGレーザーの第2高調波(532nm)を用いこ の光を半導体膜に照射する。勿論、レーザー光に限らずランプ光源を用いるRTA法でも 同様であり、基板の両面又は片面からランプ光源の輻射により半導体膜を加熱する。 その後、図11(B)に示すように、プラズマCVD法で窒化シリコンから成るパッシベ ーション膜180を50~100nmの厚さに形成し、クリーンオーブンを用いて410 の熱処理を行い、窒化シリコン膜から放出される水素で半導体膜の水素化を行う。 10 [0176] 次いで、パッシベーション 膜 1 8 0 上に 有 機 絶 縁 物 材 料 か ら 成 る 第 3 の 絶 縁 膜 1 8 1 を 形 成する。有機絶縁物材料を用いる理由は第3の絶縁膜181の表面を平坦化するためのも のである。より完全な平坦面を得るためには、この表面をCMP法により平坦化処理する ことが望ましい。CMP法を併用する場合には、第3の絶縁膜をプラズマCVD法で形成 される酸化シリコン膜、塗布法で形成されるSOG(Spin on Glass)やP SGなどを用いることもできる。なお、パッシベーション膜180は第3の絶縁膜181 の一部とみなしても良い。 次に、図10(C)に示すように、第2の絶縁膜112、パッシベーション膜180、第 20 3の絶縁膜181にコンタクトホールを形成し、配線182~186を形成する。この配 線はチタン膜とアルミニウム膜を積層して形成する。 [0178] 図 1 3 (B) に、図 1 0 (C) における上面図を示す。 A - A '、 B - B '、 C - C ' D - D ' における断面図が図13(B)に相当する。 [0179] 配線182は、ソース配線134及び第2の不純物領域154に接続されている。配線1 83は、第2の不純物領域154及び第1の配線137に接続されている。配線184は 、 ゲ ー ト 配 線 1 3 8 及 び 1 3 9 に 接 続 さ れ て い る 。 配 線 1 8 5 は 電 源 線 と し て 機 能 し て お り、 第 3 の不 純 物 領 域 1 6 7 及 び 第 2 の 不 純 物 領 域 1 7 7 と 接 続 さ れ て い る 。 配 線 1 8 6 30 は第3の不純物領域173と接続されている。 [0180]以 上 ま で の 工 程 に お い て 、 一 導 電 型 不 純 物 領 域 を n 型 、 一 導 電 型 と は 反 対 の 不 純 物 領 域 を p 型とすると、スイッチング用TFTである n チャネル型TFT202、駆動用TFTで あるpチャネル型TFT203が形成される。なお、本実施例では、スイッチング用TF Tにnチャネル型TFTを用い、駆動用TFTにpチャネル型TFTを用いたが、本発明 はこの構成に限定されない。スイッチング用TFTと駆動用TFTはpチャネル型TFT でもnチャネル型TFTでも良い。ただし、EL素子の陽極を画素電極として用いる場合 、駆動用TFTはpチャネル型TFTであることが望ましく、EL素子の陰極を画素電極 として用いる場合、駆動用TFTはnチャネル型TFTであることが望ましい。 40 次に、図11に示すように、平坦化された第3の絶縁膜181の表面に酸化インジウム・ スズを主成分とする透明導電膜を60~120nmの厚さで形成する。その後、透明導電 膜をエッチング処理して、配線186に接続する画素電極(第3の電極)188を形成す る。図14に、図11の画素電極188を形成した直後における上面図を示す。A-A' 、B-B'、C-C'、D-D'における断面図が図11に相当する。 n チャネル型 T F T 2 0 2 において、第 1 不純物領域 1 5 6 、 1 5 8 、 1 6 2 、 1 6 4 は LDDとして、第2不純物領域164、166はソース又はドレイン領域として機能する 。 こ の n チ ャ ネ ル 型 T F T 2 0 2 は 第 2 不 純 物 領 域 1 6 0 を 挿 ん で 2 つ の T F T が 直 列 接 50

(23)

続した形となっている。LDDのチャネル長方向の長さは0.5~2.5µm、好ましく は1.5µmで形成する。このようなLDDの構成は、主にホットキャリア効果によるT FTの劣化を防ぐことを目的としている。pチャネル型TFT203において、第3不純 物領域167、163はソース又はドレイン領域として機能する。 【0183】 本実施例では、コモン配線200に常に一定の電圧(コモン電圧)を印加することで、第

(24)

1 の電極103、104にコモン電圧を印加する。なお、この一定の電圧は、nチャネル 型TFTの場合は閾値よりも小さく、pチャネル型TFTの場合は閾値よりも大きくする。第1の電極にコモン電圧を印加することで、電極が1つの場合に比べて閾値のばらつきを抑えることができ、なおかつオフ電流を抑えることができる。半導体装置の画素部にスイッチング素子として形成されたTFTは、オン電流の増加よりもオフ電流の低減が重要視されるので、上記構成は有用である

【0184】

また、本実施例では、駆動用TFT203において、半導体膜を挿んで電気的に接続され たー対の電極106、140を形成することにより、実質的に半導体膜の厚さが半分とな り、ゲート電圧の印加に伴って空乏化が早く進んで電界効果移動度を増加させ、サプスレ ッショルド係数を低下させることが可能となる。その結果、この構造のTFTを駆動用T FTに使用することにより、駆動電圧を低下させることができる。また、電流駆動能力が 向上し、TFTのサイズ(特にチャネル幅)を小さくすることができる。そのため集積密 度を向上させることができる。

[0 1 8 5 **]**

また、第1の配線105と、第1の絶縁膜108と、半導体膜111とが重なり合っている部分において容量が形成されている。また、第2の配線137と、第2の絶縁膜112と、半導体膜111とが重なり合っている部分において容量が形成されている。 【0186】

次に、図11に示すように、第3の絶縁膜181上に、nチャネル型TFT202、pチャネル型TFT203を覆う隔壁層190が形成される。有機化合物層や陰極はウエット処理(薬液によるエッチングや水洗などの処理)を行うことが困難であるので、画素電極188の位置に合わせて、第3の絶縁膜上に感光性樹脂材料で形成される隔壁層190を設ける。隔壁層190はポリイミド、ポリアミド、ポリイミドアミド、アクリルなど有機樹脂材料を用いて形成する。この隔壁層190は画素電極の端部を覆うように形成する。 また、隔壁層190の端部は45~60度のテーパー角が付くように形成する。

ここで示す、アクティブマトリクス駆動方式の発光装置は有機発光素子をマトリクス状に 配列させて構成するものである。有機発光素子195は陽極と陰極とその間に形成された 有機化合物層とから成る。画素電極188は透明導電膜で形成した場合陽極となる。有機 化合物層192は、正孔移動度が相対的に高い正孔輸送性材料、その逆の電子輸送性材料 、発光性材料などを組み合わせて形成する。それらは層状に形成しても良いし、混合して 形成しても良い。

【0188】

有機化合物材料は合計しても100nm程度の薄膜層として形成する。そのため、陽極として形成するITOの表面は平坦性を高めておく必要がある。平坦性が悪い場合は、最悪 有機化合物層の上に形成する陰極とショートしてしまう。それを防ぐための他の手段とし て、1~5nmの絶縁膜を形成する方法を採用することもできる。絶縁膜としては、ポリ イミド、ポリイミドアミド、ポリアミド、アクリルなどを用いることができる。対向電極 (第4の電極)193はMgAgやLiFなどのアルカリ金属またはアルカリ土類金属な どの材料を用いて形成することにより陰極とすることができる。

【0189】

対向電極 1 9 3 は、仕事関数の小さいマグネシウム(Mg)、リチウム(Li)若しくは カルシウム(Ca)を含む材料を用いる。好ましくはMgAg(MgとAgをMg:Ag 50

10

30

20

= 10:1で混合した材料)でなる電極を用いれば良い。他にもMgAgA1電極、Li A1電極、また、LiFA1電極が挙げられる。さらにその上層には、窒化シリコン、A 1N×Oyで示される窒化酸化アルミニウム膜、酸化アルミニウム膜、またはDLC膜か ら選ばれた単層またはこれらの積層からなる絶縁膜194を2~30nm、好ましくは5 ~10nmの厚さで形成する。DLC膜はプラズマCVD法で形成可能であり、100 以下の温度で形成しても、被覆性良く隔壁層190の端部を覆って形成することができる 。DLC膜の内部応力は、アルゴンを微量に混入させることで緩和することが可能であり 、保護膜として用いることが可能である。そして、DLC膜は酸素をはじめCO、CO₂ 、H₂ Oなどのガスバリア性が高いので、バリア膜として用いる絶縁膜194として適し ている。

(25)

【0190】

なお本実施例では、ソース配線とゲート配線を同時に形成し、その後に、駆動用 T F T の ドレイン電流を画素電極に供給するための配線と電源線とを同時に形成している。配線の 厚さが厚くなればなるほど、配線によって生じる段差が大きくなる。段差が大きくなると 、後の工程で作製される配線が断線したり、素子の特性が劣化したりする可能性を高めて しまう。よって、先の工程で作成される配線ほど、配線の厚さは薄い方が望ましい。電源 線は有機発光素子に流れる電流を供給するための配線なので、膜厚を厚くして抵抗が低く するのが望ましい。本実施例の発光装置は、ソース配線とゲート配線を形成した後に電源 線を形成しているので、電源線の厚さをより厚くすることができ、抵抗を低くすることが できる。

[0191]

また、本実施例ではソース配線をゲート配線と同時に第3の絶縁膜の下に形成し、画素電 極を第3の絶縁膜の上に形成しているため、新たに絶縁膜を設けなくとも、ソース配線と 画素電極を直接接続させることなく重ねることができる。よって、有機発光素子の発光す る面積をより広げることができる。

[0192]

なお、本実施例では、スイッチング用TFT202において、第1電極にコモン電圧が印加されており、駆動用TFT203は第1電極と第2電極とが接続されている例を示している。しかし本発明はこの構成に限定されない。スイッチング用TFT202において第 1電極と第2電極を接続するようにしても良いし、駆動用TFT203において第1電極 にコモン電圧を印加するようにしても良い。

[0193]

また、本実施例の発光装置は、スイッチング用TFTがダブルゲート構造(直列に接続さ れた2つのチャネル形成領域を有する活性層を含む構造)を有しているが、本実施例はこ の構成に限定されない。スイッチング用TFTがシングルゲート構造であっても良いし、 トリプルゲート構造などのマルチゲート構造(直列に接続された二つ以上のチャネル形成 領域を有する活性層を含む構造)を有していても良い。また、駆動用TFTに関しても、 シングルゲート構造ではなく、ダブルゲート構造、やトリプルゲート構造などのマルチゲ ート構造(直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造)を 有していても良い。

【0194】

また、本実施例では、画素に配置される複数の薄膜トランジスタのチャネルとして機能す る領域(チャネル形成領域と呼ばれる)のチャネル長方向を全て同一方向に配置し、該チ ャネル長方向と同一方向に走査するレーザー光の照射を行うため、結晶の成長方向とキャ リアの移動方向とを揃えて高い電界効果移動度を得ることができる。

【0195】

パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から 引き回された端子と外部信号端子とを接続するためのコネクター(フレキシブルプリント サーキット:FPC)を取り付けて製品として完成する。 20

50

図18を用いて、本実施例の薄膜トランジスタの回路図について説明する。ここでは代表 的に、 p チャネル型 T F T のみ示す。 n チャネル型 T F T の場合は、矢印の方向が、 p チ ャネル型 T F T の場合と逆になる。図18(A)は、電極が1つのみの一般的な薄膜トラ ンジスタの回路図である。図18(B)は、半導体膜を間に挟んだ2つの電極を有し、な おかつ一方の電極に一定の電圧(コモン電圧 V c o mまたは任意の電圧 V x)が印加され ている、本実施例の薄膜トランジスタの回路図である。図18(C)は、半導体膜を間に 挟んだ2つの電極を有し、なおかつ2つの電極が互いに電気的に接続されている、本実施 例の薄膜トランジスタの回路図である。

[0197]

また、本実施例は、実施の形態1乃至実施の形態6と自由に組み合わせることが可能であ 10 る。

【0198】

[実施例2]

本実施例では、本発明の発光装置の、実施例1とは異なる画素の構成について説明する。 【0199】

図15に本実施例の発光装置の画素の上面図を示す。図15のA-A'、B-B'、C-C'における断面図を図16に示す。なお、図15において画素の構成をわかりやすくす るため、画素電極が形成されたの後の工程において作製された、隔壁層、有機発光層、陰 極、保護膜は省略して示した。

[0200]

301はスイッチング用TFTであり、本実施例ではnチャネル型TFTを用いている。 302は駆動用TFTであり、本実施例ではpチャネル型TFTを用いている。なお、ス イッチング用TFTと駆動用TFTはnチャネル型TFTでもpチャネル型TFTでも良い。

[0201]

スイッチング用TFT301は、第1の電極306、307と、第1の電極306、30 7に接している第1の絶縁膜350と、第1の絶縁膜350に接している半導体膜303 と、半導体膜303に接している第2の絶縁膜351と、第2の絶縁膜351に接してい る第2の電極308、309とを有している。

【0202】

半導体膜303が有するソース領域とドレイン領域304、305は、一方は配線310 を介してソース配線311に接続されており、もう一方は配線312を介して第2の配線 313に接続されている。第2の配線313はコンタクトホールを介して第1の配線31 4に接続されている。

[0203]

第1の電極306、307は、第1の絶縁膜350、半導体膜303、第2の絶縁膜35 1とを間に挟んで、第2の電極308、309と重なっている。

【0204】

駆動用TFT302は、第1の電極321と、第1の電極321に接している第1の絶縁 膜350と、第1の絶縁膜350に接している半導体膜322と、半導体膜322に接し 40 ている第2の絶縁膜351と、第2の絶縁膜351に接している第2の電極320とを有 している。

[0205]

第1の電極321は第1の配線314の一部であり、第2の電極320は第2の配線31 3の一部である。

[0206]

半導体膜322が有するソース領域とドレイン領域323、324は、一方は配線325 を介して電源線326に接続されており、もう一方は配線327を介して画素電極328 に接続されている。

【0207】

20

第1の電極321は、第1の絶縁膜350、半導体膜322、第2の絶縁膜351とを間 に挟んで、第2の電極320と重なっている。 【0208】

電 源 線 3 2 6 と 第 1 の 配 線 3 1 4 と が 、 間 に 第 1 の 絶 縁 膜 3 5 0 及 び 第 2 の 絶 縁 膜 3 5 1 を 挟 ん で 重 な っ て い る 部 分 に お い て 、 保 持 容 量 が 形 成 さ れ て い る 。

【0209】

3 3 0 はコモン配線であり、一定の電圧が印加されている。配線 3 3 2 は第 2 の電極 3 0 8、3 0 9 を一部に有しており、第 1 の絶縁膜 3 5 0 及び第 2 の絶縁膜 3 5 1 に形成され たコンタクトホールを介して、ゲート配線 3 3 1 と接続されている。

本実施例では、同じ画素内のTFTでも、スイッチング用TFT301は、第1の電極に コモン電圧を印加している。第1の電極にコモン電圧を印加することで、電極が1つの場 合に比べて閾値のばらつきを抑えることができ、なおかつオフ電流を抑えることができる

[0211]

また、スイッチング用TFTよりも大きな電流を流す駆動用TFT302は、第1の電極 と第2の電極とを電気的に接続している。第1の電極と第2の電極に同じ電圧を印加する ことで、実質的に半導体膜の膜厚を薄くしたのと同じように空乏層が早く広がるので、サ ブスレッショルド係数を小さくすることができ、さらに電界効果移動度を向上させること ができる。したがって、電極が1つの場合に比べてオン電流を大きくすることができる。 よって、この構造のTFTを駆動回路に使用することにより、駆動電圧を低下させること ができる。また、オン電流を大きくすることができるので、TFTのサイズ(特にチャネ ル幅)を小さくすることができる。そのため集積密度を向上させることができる。 【0212】

なお、本発明はこの構成に限定されない。スイッチング用TFTにおいて第1電極と第2 電極を接続するようにしても良いし、駆動用TFTにおいて第1電極にコモン電圧を印加 するようにしても良い。

また、本実施例の発光装置は、スイッチング用TFTがダブルゲート構造(直列に接続さ れた2つのチャネル形成領域を有する活性層を含む構造)を有しているが、本実施例はこ 30 の構成に限定されない。スイッチング用TFTがシングルゲート構造であっても良いし、 トリプルゲート構造などのマルチゲート構造(直列に接続された二つ以上のチャネル形成 領域を有する活性層を含む構造)を有していても良い。また、駆動用TFTに関しても、 シングルゲート構造ではなく、ダブルゲート構造、やトリプルゲート構造などのマルチゲ ート構造(直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造)を 有していても良い。

[0214]

なお本実施例では、ソース配線と電源線を同時に形成し、その後に、駆動用TFTのドレイン電流を画素電極に供給するための配線とゲート配線とを同時に形成している。ソース 配線及び電源線を第3の絶縁膜370の下に形成し、画素電極を第3の絶縁膜の上に形成 しているため、新たに絶縁膜を設けなくとも、ソース配線及び電源線と画素電極を直接接 続させることなく重ねることができる。よって、有機発光素子の発光する面積をより広げ ることができる。

【0215】

また、本実施例では、画素に配置される複数の薄膜トランジスタのチャネルとして機能す る領域(チャネル形成領域と呼ばれる)のチャネル長方向を全て同一方向に配置し、該チ ャネル長方向と同一方向に走査するレーザー光の照射を行うため、結晶の成長方向とキャ リアの移動方向とを揃えて高い電界効果移動度を得ることができる。 【0216】

また、本実施例は、実施の形態1乃至実施の形態6と自由に組み合わせることが可能であ

10

40

る。

[0217]

「実施例3]

本実施例では、実施例1に対応する半導体装置の回路構成について説明する。なお、実施例1のスイッチング用TFTはダブルゲート構造であったが、ここでは簡略化のため、ス イッチング用TFTをシングルゲート構造として等価回路を示す。

【0218】

図17に本発明の発光装置のブロック図を示す。図17ではデジタルのビデオ信号を用い て画像を表示する発光装置の駆動回路を例に説明する。図17に示した発光装置は、デー 夕線駆動回路800、走査線駆動回路801、画素部802を有している。

【0219】

画素部802には、複数のソース配線と、複数のゲート配線と、複数の電源線が形成されており、ソース配線とゲート配線と電源線とで囲まれた領域が画素に相当する。なお、図17では複数の画素のうち、1つのソース配線807と、1つのゲート配線809と、1つの電源線808を有する画素のみを代表的に示した。各画素はスイッチング素子となるスイッチング用TFT803と、駆動用TFT804と、保持容量805と、有機発光素子806を有している。

[0220]

スイッチング用TFT803のゲート電極はゲート配線809に接続されている。そして スイッチング用TFT803のソース領域とドレイン領域は、一方はソース配線807に 20 、もう一方は駆動用TFT804のゲート電極に接続されている。

【0221】

駆動用 T F T 8 0 4 のソース領域とドレイン領域は、一方は電源線 8 0 8 に、もう一方は 有機発光素子 8 0 6 に接続されている。そして、駆動用 T F T 8 0 4 のゲート電極と電源 線 8 0 8 とで保持容量 8 0 5 が形成されている。

【0222】

データ線駆動回路800は、シフトレジスタ810、第1ラッチ811、第2ラッチ81 2を有している。シフトレジスタ810にはデータ線駆動回路用のクロック信号(S-C LK)とスタートパルス信号(S-SP)が与えられている。第1ラッチ811にはラッ チのタイミングを決定するラッチ信号(Latchsignals)とビデオ信号(Vi deo signals)が与えられている。

30

40

10

【0223】

シフトレジスタ810にクロック信号(S-CLK)とスタートパルス信号(S-SP) が入力されると、ビデオ信号のサンプリングのタイミングを決定するサンプリング信号が 生成され、第1ラッチ811に入力される。

【0224】

なお、シフトレジスタ810からのサンプリング信号を、バッファ等によって緩衝増幅してから、第1ラッチ811に入力するようにしても良い。サンプリング信号が入力される 配線には、多くの回路あるいは回路素子が接続されているために負荷容量(寄生容量)が 大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下が りの"鈍り"を防ぐために、このバッファは有効である。

[0225]

第 1 ラッチ 8 1 1 は複数のステージのラッチを有している。第 1 ラッチ 8 1 1 では、入力 されたサンプリング信号に同期して、入力されたビデオ信号をサンプリングし、各ステー ジのラッチに順に記憶していく。

[0226]

第 1 ラッチ 8 1 1 の全てのステージのラッチにビデオ信号の書き込みが一通り終了するま での時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた 期間をライン期間に含むことがある。

【0227】

1 ライン期間が終了すると、第2 ラッチ8 1 2 にラッチ信号が入力される。この瞬間、第 1 ラッチ 8 1 1 に書き込まれ保持されているビデオ信号は、第 2 ラッチ 8 1 2 に一斉に送 出され、第2ラッチ812の全ステージのラッチに書き込まれ、保持される。 ビデオ信号を第2ラッチ812に送出し終えた第1ラッチ811には、シフトレジスタ8 10からのサンプリング信号に基づき、ビデオ信号の書き込みが順次行われる。 $\begin{bmatrix} 0 & 2 & 2 & 9 \end{bmatrix}$ この2順目の1ライン期間中には、第2ラッチ812に書き込まれ、保持されているビデ オ信号がソースソース配線に入力される。 10 一方、走査線駆動回路は、シフトレジスタ821と、バッファ822を有している。シフ トレジスタ821には走査線駆動回路用のクロック信号(G-CLK)とスタートパルス 信号(G-SP)が与えられている。 **[**0231**]** シフトレジスタ821にクロック信号(G-CLK)とスタートパルス信号(G-SP) が入力されると、ゲート配線の選択のタイミングを決定する選択信号が生成され、バッフ ァ822に入力される。バッファ822に入力された選択信号は、緩衝増幅されてゲート 配線809に入力される。 ゲート配線809が選択されると、選択されたゲート配線809にゲート電極が接続され 20 たスイッチング用TFT803がオンになる。そして、ソース配線に入力されたビデオ信 号が、オンになっているスイッチング用TFT803を介して、駆動用TFT804のゲ ート電極に入力される。 [0233]駆動用TFT804は、ゲート電極に入力されたビデオ信号の有する1または0の情報に 基づいて、そのスイッチングが制御される。駆動用TFT804がオンのときに、電源線 の電位が有機発光素子806の画素電極に与えられ、有機発光素子806が発光する。駆 動 用 T F T 8 0 4 が オ フ の と き 、 電 源 線 の 電 位 が 有 機 発 光 素 子 8 0 6 の 画 素 電 極 に 与 え ら ず、有機発光素子806は発光しない。 [0234]30 図 1 7 に示した発光装置の、データ線駆動回路 8 0 0 と、走査線駆動回路 8 0 1 が有する 回路において、TFTの第1の電極と第2の電極とを電気的に接続する。第1の電極と第 2の電極に同じ電圧を印加することで、実質的に半導体膜の膜厚を薄くしたのと同じよう に空乏層が早く広がるので、サブスレッショルド係数を小さくすることができ、さらに電 界効果移動度を向上させることができる。したがって、電極が1つの場合に比べてオン電 流を大きくすることができる。よって、駆動電圧を低下させることができる。また、オン 電流を大きくすることができるので、TFTのサイズ(特にチャネル幅)を小さくするこ とができる。そのため集積密度を向上させることができる。 [0235]また、画素部802において、スイッチング素子として用いられているスイッチング用T 40 F T 8 0 3 の、第 1 の電極と第 2 の電極のいずれか一方にコモン電圧(V c o m)を印加 する。或いは、第1の電極と第2の電極のいずれか一方にある電圧Vxを印加してもよい 。これにより、電極が1つの場合に比べて閾値のばらつきを抑えることができ、なおかつ オフ電流を抑えることができる。 [0236]そして、有機発光素子806に電流を供給するための駆動用TFT804は、第1の電極 と第2の電極を電気的に接続している。これにより、電極が1つの場合に比べてオン電流 を大きくすることができる。なお、駆動用TFTはこの構成に限定されず、第1の電極と 第 2 の電極を電気的に接続せずに、第 1 の電極と第 2 の電極のいずれか一方にコモン電圧

(Vcom)を印加するようにしても良い。また電極を1つしか有さない、一般的な構成 50

(29)

の薄膜トランジスタを有していても良い。 [0237] 「実施例4] 本実施例では実施例1とは異なる画素構造の例を図19、図20を用いて説明する。実施 例1は画素に2つのTFT(駆動用TFT、スイッチング用TFT)を用いた例であった が、本実施例は画素に3つのTFT(駆動用TFT、スイッチング用TFT、消去用TF T)を用いた例である。 [0238]本実施例の発光装置の画素部の詳細な上面構造を図19(A)に、回路図を図19(B) に示す。図19(A)及び図19(B)は共通の符号を用いるので互いに参照すればよい 10 [0239]図19において、基板上に設けられたスイッチング用TFT900は図10のスイッチン グ用 (n チャネル型) T F T 2 0 2 を用いて形成される。従って、構造及び作製方法の説 明はスイッチング用(nチャネル型)TFT202の説明を参照すれば良いのでここでは 省略する。また、902で示される配線は、半導体層の下側に配置される第1のゲート電 極であり、コモン電圧(Vcom)に接続されている。半導体層の上側に配置される第2 のゲート電極901(901a、901b)は、スイッチング用TFT900のゲート配 線である。 [0240]20 なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、 チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプル ゲート構造であっても良い。 [0241] また、スイッチング用TFT900のソースはソース配線903に接続され、ドレインは ドレイン配線904に接続される。また、ドレイン配線904は駆動用TFT905の第 2のゲート電極906に電気的に接続される。また、駆動用TFT905は、半導体層の 下側に配置される第1のゲート電極が、第2のゲート電極906に接続されている。 $\begin{bmatrix} 0 & 2 & 4 & 2 \end{bmatrix}$ なお、 駆動用 T F T 9 0 5 は図 1 0 の 駆動用(p チャネル型) T F T 2 0 3 を用いて形成 30 される。 従って、 構 造 及 び 作 製 方 法 の 説 明 は 駆 動 用 (p チ ャ ネ ル 型) T F T 2 0 3 の 説 明 を参照すれば良いのでここでは説明を省略する。なお、本実施例ではシングルゲート構造 としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。 $\begin{bmatrix} 0 & 2 & 4 & 3 \end{bmatrix}$ また、 電 流 制 御 用 TFT905 の ソース は 電 流 供 給 線 907 に 電 気 的 に 接 続 さ れ 、 ド レイ ンはドレイン配線908に電気的に接続される。また、ドレイン配線908は点線で示さ れる陰極909に電気的に接続される。 $\begin{bmatrix} 0 & 2 & 4 & 4 \end{bmatrix}$ また、 9 1 0 で示される配線(第 1 のゲート電極)は、 消去用 T F T 9 1 1 の第 3 のゲー ト電極912と電気的に接続するゲート配線である。なお、接続部は図示しないが、半導 40 体層の下側に配置される第1のゲート電極910が、第3のゲート電極912に接続され ている。なお、消去用 T F T 9 1 1 のソースは、電流供給線 9 0 7 に電気的に接続され、 ドレインはドレイン配線904に電気的に接続される。 [0245]なお、消去用TFT911は図10のスイッチング用(nチャネル型)TFT202と同 様にして形成される。従って、構造の説明はスイッチング用(nチャネル型)TFT20 2の説明を参照すれば良い。 [0246]なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプ ルゲート構造であっても良い。 50

(30)

【0247】

また、913で示される領域には保持容量(コンデンサ)が形成される。コンデンサ91 3は、電流供給線907と電気的に接続された半導体膜914、ゲート絶縁膜と同一層の 絶縁膜(図示せず)及び第2のゲート電極906との間で形成される。また、ゲート電極 906、第1層間絶縁膜と同一の層(図示せず)及び電流供給線907で形成される容量 も保持容量として用いることが可能である。

【0248】

なお、図19(B)の回路図で示す発光素子915は、陽極909と、陽極909上に形成される有機化合物層(図示せず)と有機化合物層上に形成される陰極(図示せず)からなる。本発明において、陽極909は、駆動用TFT905のソース領域またはドレイン 10 領域と接続している。

【0249】

発光素子915の陰極には対向電位が与えられている。また電流供給線Vは電源電位が与 えられている。そして対向電位と電源電位の電位差は、電源電位が陽極に与えられたとき に発光素子が発光する程度の電位差に常に保たれている。電源電位と対向電位は、本発明 の発光装置に、外付けのIC等により設けられた電源によって与えられる。なお対向電位 を与える電源を、本明細書では特に対向電源916と呼ぶ。

[0250]

また、図19に対応する図20には画素の半導体層の配置と画素にレーザー光を照射する 際のレーザービームと、レーザービームを走査した方向(図中矢印方向)を示した。こう 20 することによって、結晶の成長方向とキャリアの移動方向とを揃えて高い電界効果移動度 を得ることができる。

[0251]

また、本実施例では3つのTFTを用いた画素に本発明を適用した例を示したが、さらに 4つ以上のTFTを用いた画素にも本発明を適用することができることは言うまでもない

。 【 0 2 5 2 】

また、本実施例は、実施の形態1乃至実施の形態6と自由に組み合わせることが可能である。

【0253】

[実施例5]

本実施例では、本発明のTFTにおいて、第1の電極と第2の電極とを電気的に接続した 場合の、TFTの特性について説明する。

【0254】

図21(A)に、本発明の第1の電極と第2の電極とを電気的に接続したTFTの断面図 を示す。また比較のため、電極を1つだけ有するTFTの断面図を図21(B)に示す。 また、図21(A)、図21(B)に示したTFTにおける、シミュレーションによって 求めたゲート電圧とドレイン電流の関係を図22に示す。

[0255]

図21(A)に示したTFTは、第1の電極2801と、第1の電極2801に接する第 40 1の絶縁膜2802と、第1の絶縁膜2802に接する半導体膜2808と、半導体膜2 808に接する第2の絶縁膜2806と、第2の絶縁膜に接する第2の電極2807を有 している。半導体膜2808は、チャネル形成領域2803と、チャネル形成領域280 3に接する第1の不純物領域2804と、第1の不純物領域2804に接する第2の不純 物領域2805を有している。

【0256】

第 1 の電極 2 8 0 1 と第 2 の電極 2 8 0 7 は、チャネル形成領域 2 8 0 3 を間に挟んで重 なり合っている。そして、第 1 の電極 2 8 0 1 と第 2 の電極 2 8 0 7 には同じ電圧が印加 されている。

【0257】

第 1 の 絶 縁 膜 2 8 0 2 及 び 第 2 の 絶 縁 膜 2 8 0 6 は 酸 化 珪 素 で 形 成 さ れ て い る 。 ま た 第 1 の電極、第2の電極はA1で形成されている。チャネル長は7µm、チャネル幅は4µm 、第1のゲート電極とチャネル形成領域が重なっている部分における第1の絶縁膜の厚さ は110µm、第2のゲート電極とチャネル形成領域が重なっている部分における第2の 絶縁膜の厚さは110µmである。またチャネル形成領域の厚さは50nmであり、チャ ネル長方向における第1の不純物領域の長さは1.5µmである。 [0258]そして、チャネル形成領域2803には1×10¹⁷/cm³のp型を付与する不純物が ドープされており、第1の不純物領域には3×10¹⁷/cm³のn型を付与する不純物 がドープされており、第2の不純物領域には5×10¹⁹/cm³のn型を付与する不純 10 物がドープされている。 [0259]図 2 1 (B) に示した T F T は、第 1 の絶縁膜 2 9 0 2 と、第 2 の絶縁膜 2 9 0 6 と、第 2の絶縁膜に接する第2の電極2907とを有している。半導体膜2908は、チャネル 形成領域2903と、チャネル形成領域2903に接する第1の不純物領域2904と、 第1の不純物領域2904に接する第2の不純物領域2905を有している。 第 2 の電 極 2 9 0 7 は、チャネル形成 領域 2 9 0 3 と重なっている。 $\begin{bmatrix} 0 & 2 & 6 & 1 \end{bmatrix}$ 第 1 の 絶 縁 膜 2 9 0 2 及 び 第 2 の 絶 縁 膜 2 9 0 6 は 酸 化 珪 素 で 形 成 さ れ て い る 。 ま た 第 2 20 の電極はA1で形成されている。チャネル長は7um、チャネル幅は4um、第2のゲー ト電極とチャネル形成領域が重なっている部分における第2の絶縁膜の厚さは110μm である。またチャネル形成領域の厚さは50nmであり、チャネル長方向における第1の 不純物領域の長さは1.5µmである。 そして、チャネル形成領域 2 9 0 3 には 1 × 1 0 ^{1 7} / c m ³ の p 型を付与する不純物が ドープされており、第1の不純物領域には3×10¹⁷/cm³のn型を付与する不純物 がドープされており、第2の不純物領域には5×10¹⁹/cm³のn型を付与する不純 物がドープされている。 [0 2 6 3] 30 図22は、横軸がゲート電圧を意味しており、縦軸がドレイン電流を意味している。図2 1 (A)のTFTのゲート電圧に対するドレイン電流の値を実線で示し、図21(B)の T F T の ゲ ー ト 電 圧 に 対 す る ド レ イ ン 電 流 の 値 を 破 線 で 示 し た 。 図 2 2 から、図 2 1 (A)においてTFTの移動度139 cm² / V・s、S値0.11 8 V / d e c が得られた。また、図 2 1 (B) において T F T の移動度 8 6 . 3 c m ² / V ・ s 、 S 値 0 . 1 6 0 V / d e c が得られた。このことから、第 1 の電極と第 2 の電極 を設け、第2つの電極を電気的に接続した場合、電極を1つしか設けない場合に比べて移 動度が高くなり、S値が小さくなる。 [0265]40 [実施例6] 実施例1では、図5に示すレーザー処理装置を用い、実施の形態1に示した方法によって 結晶構造を有する半導体膜を形成した例を示したが、本実施例では、さらに結晶化の際用 いたレーザー光により形成される半導体膜表面の凹凸(リッジとも呼ばれる)を低減させ 、さらに平坦性を向上させる第2のレーザー光照射処理の一例を示す。 [0266]酸素 を 含 む 雰 囲 気 下 で 半 導 体 膜 に 第 1 の レ ー ザ ー 光 の 照 射 を 行 っ て 結 晶 化 さ せ た 後 、 第 1 のレーザー光の照射で形成された酸化膜を除去し、その後に酸素を含まない(或いは酸素 量 が 低 減 さ れ た) 雰 囲 気 下 で 第 2 の レー ザー 光 の 照 射 (第 1 の レー ザー 光 の 照 射 に お け る エネルギー密度より高い)を行うことで半導体膜の平坦性を向上させることができる。第 50

(32)

(33)

2のレーザー光の照射は、不活性雰囲気(例えば窒素、アルゴン)または真空中にて行え ばよい。 $\begin{bmatrix} 0 & 2 & 6 & 7 \end{bmatrix}$ 具体的には、実施例1に示したレーザー照射処理(図5に示した装置での処理)を酸素を 含む雰囲気下で行い、結晶構造を有する半導体膜を形成した後、表面の酸化膜を除去し、 さらに 窒素 雰 囲 気 下 で 2 回 目 の レ ー ザ ー 照 射 処 理 (図 5 に 示 した 装 置 で の 処 理) を 行 っ て 半 導 体 膜 表 面 の 平 坦 化 を 行 え ば よ い 。 2 回 目 の レ ー ザ ー 照 射 処 理 を 行 う 場 合 に お い て も 、 レーザー光をチャネル長方向と同一方向に走査することが望ましい。 [0268]また、第2のレーザー光としては、エキシマレーザ、Arレーザ、Krレーザ等の気体レ ーザーや、 Y A G レーザ、 Y V O ₄ レーザ、 Y L F レーザ、 Y A l O ₃ レーザ、ガラスレ ーザ、ルビーレーザ、アレキサンドライドレーザ、Ti:サファイアレーザなどの固体レ ーザーや、半導体レーザーを用いればよい。固体レーザとしては、Cr、Nd、Er、H o、 C e 、 C o 、 T i 又は T m が ドーピングされた Y A G 、 Y V O 』 、 Y L F 、 Y A l O 。などの結晶を使ったレーザが適用できる。また、レーザー発振の形態は、連続発振、パ ル ス 発 振 の い ず れ で も よ く 、 レ ー ザ ー ビ ー ム の 形 状 も 線 状 、 矩 形 状 、 円 状 、 楕 円 状 の い ず れでもよい。また、使用する波長は、基本波、第2高調波、第3高調波のいずれでもよく 、適宜選択すればよい。また、走査方法は、縦方向、横方向、斜め方向のいずれでもよく 、さらに往復させてもよい。 [0269] また、本実施例では、第1のレーザー光と第2のレーザー光とを図5に示したレーザ照射 処理装置を用いた例を示したが、特に限定されず、第1のレーザー光として図5に示した レーザ照射処理装置から出射される光を用い、第2のレーザー光としてエキシマレーザ照 射処理装置から出射される光を用いてもよい。また、第1のレーザー光としてエキシマレ ー ザ 照 射 処 理 装 置 か ら 出 射 さ れ る 光 を 用 い 、 第 2 の レ ー ザ ー 光 と し て 図 5 に 示 し た レ ー ザ 照射処理装置から出射される光を用いてもよい。 また、上記本実施例の構成においては、特に限定されず、第2のレーザー光による半導体 膜の平坦化に加えて、さらに他の半導体膜の平坦化手段を組み合わせて行ってもよい。例 えば、エッチャント液、反応ガスを用いたエッチング(代表的にはドライエッチング)、 還元雰囲気(代表的には水素)での高温(900~1200)の熱処理、化学的及び機 械的に研磨する処理(代表的にはCMP)等)により平坦化する。 $\begin{bmatrix} 0 & 2 & 7 & 1 \end{bmatrix}$ 本 実 施 例 に 示 し た 複 数 の レ ー ザ ー 光 を 照 射 し て 平 坦 化 さ せ る 技 術 に よ り 、 さ ら に 平 坦 化 が 行われ、後に形成されるゲート絶縁膜として用いる第1の絶縁膜を薄くすることが可能と なり、TFTの移動度を向上させることができる。また、平坦性が向上したことによって 、TFTを作製した場合、オフ電流を低減することができる。 [0272] また、 本 実 施 例 は、 実 施 の 形 態 1 乃 至 実 施 の 形 態 6 、 及 び 実 施 例 1 乃 至 5 の い ず れ か 一 と 自由に組み合わせることが可能である。 【0273】 「実施例71 本発明を実施して形成されたELモジュールは、例えば表示部に用いて様々な電子機器を 完成させることができる。即ち、ELモジュールを組み込んだ電子機器全てを完成させる 。また、本発明を実施して同一基板上にCPUなども表示部と同時に作製することができ 、さらに装置の小型化、製造コストの低減を行うことができる。 [0274] その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレ イ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピ ュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げ

20

30

40

50

(34)

られる。それらの一例を図23、図24に示す。 [0275]図23(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表 示部2003、キーボード2004等を含む。また、コンピュータを構成するCPUを絶 縁基板上に形成することができ、絶縁基板上に形成された表示部2003と同一基板上に 作製することができる。 [0276]図 2 3 (B) はビデオカメラであり、本体 2 1 0 1 、表示部 2 1 0 2 、音声入力部 2 1 0 3、操作スイッチ2104、バッテリー2105、受像部2106等を含む。 10 図23(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、 カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。 また、コンピュータを構成するCPUを絶縁基板上に形成することができ、絶縁基板上に 形成された表示部2205と同一基板上に作製することができる。 図 2 3 (D)はゴーグル型 ディスプレイであり、本体 2 3 0 1 、表示部 2 3 0 2 、アーム 部2303等を含む。 [0279]図23(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレー ヤーであり、本体 2 4 0 1、表示部 2 4 0 2、スピーカ部 2 4 0 3、記録媒体 2 4 0 4、 20 操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Dig ital Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲー ムやインターネットを行うことができる。 図 2 3 (F) はデジタルカメラであり、本体 2 5 0 1 、表示部 2 5 0 2 、接眼部 2 5 0 3 、操作スイッチ2504、受像部(図示しない)等を含む。 図24(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部290 3、表示部2904、操作スイッチ2905、アンテナ2906、画像入力部(ССD、 イメージセンサ等)2907等を含む。また、コンピュータを構成するCPUを絶縁基板 30 上に形成することができ、絶縁基板上に形成された表示部2904と同一基板上に作製し てCPU内蔵の携帯電話を完成させることができる。 $\begin{bmatrix} 0 & 2 & 8 & 2 \end{bmatrix}$ 図 2 4 (B) は携帯書籍(電子書籍)であり、本体 3 0 0 1 、表示部 3 0 0 2 、 3 0 0 3 、 記 憶 媒 体 3 0 0 4 、 操 作 スイ ッ チ 3 0 0 5 、 ア ン テ ナ 3 0 0 6 等 を 含 む 。 [0283]図 2 4 (C) はディスプレイであり、本体 3 1 0 1 、支持台 3 1 0 2 、表示部 3 1 0 3 等 を含む。 $\begin{bmatrix} 0 & 2 & 8 & 4 \end{bmatrix}$ ちなみに図24(C)に示すディスプレイは中小型または大型のもの、例えば5~20イ 40 ンチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、 基板の一辺が1mのものを用い、多面取りを行って量産することが好ましい。 $\begin{bmatrix} 0 & 2 & 8 & 5 \end{bmatrix}$ 以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用 することが可能である。また、本実施例の電子機器は実施の形態1乃至6、実施例1乃至 6のいずれかーと自由に組み合わせることができる。 [0286] 「実施例81 本実施例では、実施例7に記載の表示部として電気泳動表示装置を用いる例を示す。代表 的には図24(B)に示す携帯書籍(電子書籍)の表示部3002、または表示部300 50 3に適用する。

[0287]

電気泳動表示装置(電気泳動ディスプレイ)は、電子ペーパーとも呼ばれており、紙と同 じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という 利点を有している。

[0288]

電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒 子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に 複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す るものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合におい て移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を 含む)とする。

[0289]

このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、 いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶 表 示 装 置 に は 必 要 な 偏 光 板 、 対 向 基 板 も 電 気 泳 動 表 示 装 置 に は 必 要 な く 、 厚 さ や 重 さ が 半 減する。

[0290]

上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ 20 の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また 、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。 $\begin{bmatrix} 0 & 2 & 9 & 1 \end{bmatrix}$

また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ セルに電界を印加すれば表示を行うことができる。

例えば、本発明を適用し、画素の一方の電極と接続する薄膜トランジスタのチャネル長方 向を同一として配置したアクティブマトリクス基板を用いることができる。また、チャネ ル長方向と同一方向に走査するレーザー光の照射を行い、結晶の成長方向とキャリアの移 30 動方向とを揃えて高い電界効果移動度を得てもよい。

[0293]

な お 、 マ イ ク ロ カ プ セ ル 中 の 第 1 の 粒 子 お よ び 第 2 の 粒 子 は 、 導 電 体 材 料 、 絶 縁 体 材 料 、 半 導 体 材 料 、 磁 性 材 料 、 液 晶 材 料 、 強 誘 電 性 材 料 、 エ レ ク ト ロ ル ミ ネ セ ン ト 材 料 、 エ レ ク ト ロ ク ロ ミ ッ ク 材 料 、 磁 気 泳 動 材 料 か ら 選 ば れ た 一 種 の 材 料 、 ま た は こ れ ら の 複 合 材 料 を 用いればよい。

また、本実施例は実施の形態1、実施例1、または実施例7のいずれとも自由に組み合わ せることができる。

[0295]

[実施例9]

ここでは実施の形態 5 に示した回路図(図 2 6)に対応する画素上面図の一例を図 2 8、 図 2 9 を用いて説明する。

[0296]

ーつの画素は、トランジスタTr1(第1駆動用トランジスタまたは第1のトランジスタ)、トランジスタTr2(第2駆動用トランジスタまたは第2のトランジスタ)、トラン ジスタTr3(第3駆動用トランジスタまたは第3のトランジスタ)、トランジスタTr 4 (第1スイッチング用トランジスタまたは第4のトランジスタ)、トランジスタTr5 (第2スイッチング用トランジスタまたは第5のトランジスタ)、発光素子及び保持容量 を少なくとも有している。なお、これらのTFT(Tr1~Tr5)は、実施の形態1ま

たは実施例1に従って得ることができる。 [0297] また、図28の等価回路である図26に示したように、トランジスタTr1~Tr5は全 て、半導体膜の上下にチャネル(デュアルチャネル)を形成するための配線(777を含 む)をゲート電極と直接接続している。即ち、2つのゲート電極で半導体膜を挟む構成と ある。こうすることによってゲート電極が1つの場合に比べて閾値のばらつきを抑えるこ とができ、なおかつオフ電流を抑えることができる。 [0298]トランジスタTr4は、走査線774の一部であるゲート電極775を有しており、ゲー ト電極775はトランジスタTr5のゲート電極720とも接続されている。また、トラ 10 ンジスタTr4の半導体層の不純物領域は、一方は信号線Siとして機能する接続配線7 42に接続され、もう一方は、接続配線771に接続されている。 [0299]トランジスタTr1は、ゲート電極776を有しており、ゲート電極776はトランジス タTr2のゲート電極722とも接続されている。また、トランジスタTr1の半導体層 の不純物領域は、一方は接続配線771に接続され、もう一方は、電源線Viとして機能 する接続配線743に接続されている。 [0300]接続 配 線 7 4 3 は、 トラン ジス タ T r 2 と トラン ジス タ T r 3 の 共 通 の 不 純 物 領 域 と、 ト ランジスタTr2のゲート電極722とに接続されている。 20 $\begin{bmatrix} 0 & 3 & 0 & 1 \end{bmatrix}$ また、 7 7 0 は保持容量であり、半導体層 7 7 2 と、ゲート絶縁膜 7 0 6 と、容量配線 7 73を有している。半導体層772が有する不純物領域は、電源線として機能する接続配 線747に接続されている。 また、画素電極748は、接続配線746と接して重ねて形成することによってトランジ スタTr3のドレイン領域と電気的な接続が形成されている。 $\begin{bmatrix} 0 & 3 & 0 & 3 \end{bmatrix}$ また、図29に各トランジスタの活性層となる半導体層を形成した直後の図を示す。各ト ランジスタの半導体層は一方向に配置されている。この半導体層を同一方向に配置し、チ 30 ャネル長方向とレーザー光の走査方向を同一とすることで結晶の成長方向とキャリアの移 動方向とを揃えて高い電界効果移動度を得る。なお、図29にはレーザービーム778や レーザーの走査方向779も図示している。 また、本実施例は、実施の形態1乃至6、実施例1乃至8のいずれかーと自由に組み合わ せることができる。 [実施例10] 本実施例では、アナログ駆動法で駆動する本発明の発光装置が有する駆動回路(信号線駆 動回路及び走査線駆動回路)の構成について説明する。 40 [0306] 図 3 0 (A) に本実施例の信号線駆動回路 4 0 1 のブロック図を示す。 4 0 2 はシフトレ ジスタ、 4 0 3 はバッファ、 4 0 4 はサンプリング回 路、 4 0 5 は電 流 変 換 回 路を示 して いる。ここでも、半導体膜の上下にチャネル(デュアルチャネル)を形成するための配線 をゲート電極と直接接続し、Vx=Vvとし、図27(B)に示すスイッチ(SW)とイ ンバーター(Inb)を用いる。ここでは図27(B)に示すSWやInbを用いた例を 示したが、一部または全ての配線をコモン電圧(Vcom)としてもよいし、グラウンド としてもよい。 シフトレジスタ402には、クロック信号(CLK)、スタートパルス信号(SP)が入 50

(36)

力されている。シフトレジスタ402にクロック信号(CLK)とスタートパルス信号(SP)が入力されると、タイミング信号が生成される。 $\begin{bmatrix} 0 & 3 & 0 & 8 \end{bmatrix}$ 生成されたタイミング信号は、バッファ403において増幅または緩衝増幅されて、サン プリング回路404に入力される。バッファ403においても、半導体膜の上下にチャネ ル(デュアルチャネル)を形成するための配線を設けてもよい。また、バッファ403に 配置される複数の薄膜トランジスタのチャネルとして機能する領域(チャネル形成領域と 呼ばれる)のチャネル長方向を同一方向に配置し、該チャネル長方向と同一方向に走査す るレーザー光の照射を行い、結晶の成長方向とキャリアの移動方向とを揃えて高い電界効 果移動度を得てもよい。なお、バッファの代わりにレベルシフタを設けて、タイミング信 10 号を増幅しても良い。また、バッファとレベルシフタを両方設けていても良い。 [0309]図 3 0 (B) にサンプリング回路 4 0 4 、電流変換回路 4 0 5 の具体的な構成を示す。な おサンプリング回路404は、端子410においてバッファ403と接続されている。 サンプリング回路404には、複数のスイッチ411が設けられている。そしてサンプリ ング回路404には、ビデオ信号線406からアナログビデオ信号が入力されており、ス イッチ411はタイミング信号に同期して、該アナログビデオ信号をサンプリングし、後 段の電流変換回路405に入力する。なお図30(B)では、電流変換回路405はサン プリング回路404が有するスイッチ411の1つに接続されている電流変換回路だけを 20 示しているが、各スイッチ411の後段に、図30(B)に示したような電流変換回路4 05が接続されているものとする。 $\begin{bmatrix} 0 & 3 & 1 & 1 \end{bmatrix}$ なお本実施例では、スイッチ411にトランジスタを1つだけ用いているが、スイッチ4 11はタイミング信号に同期してアナログビデオ信号をサンプリングできるスイッチであ れば良く、本実施例の構成に限定されない。 サンプリングされたアナログビデオ信号は、 電流変換回路405が有する電流出力回路4 12に入力される。電流出力回路412は、入力されたビデオ信号の電圧に見合った値の 電流(信号電流)を出力する。なお図30ではアンプ及びトランジスタを用いて電流出力 30 回路を形成しているが、本発明はこの構成に限定されず、入力された信号の電圧に見合っ た値の電流を出力することができる回路であれば良い。 $\begin{bmatrix} 0 & 3 & 1 & 3 \end{bmatrix}$ 該信号電流は、同じく電流変換回路405が有するリセット回路417に入力される。リ セット回路417は、2つのアナログスイッチ413、414と、インバーター416と 、電源415を有している。 アナログスイッチ414にはリセット信号(Res)が入力されており、アナログスイッ チ413には、インバーター416によって反転されたリセット信号(Res)が入力さ れている。そしてアナログスイッチ413とアナログスイッチ414は、反転したリセッ 40 ト信号とリセット信号にそれぞれ同期して動作しており、一方がオンのとき片一方がオフ になっている。 $\begin{bmatrix} 0 & 3 & 1 & 5 \end{bmatrix}$ そして、アナログスイッチ413がオンのときに信号電流は対応する信号線に入力される 。逆に、アナログスイッチ414がオンのときに電源415の電圧が信号線に与えられ、 信号線がリセットされる。なお、電源415の電圧は、画素に設けられた電源線の電圧と ほぼ同じ高さであることが望ましく、信号線がリセットされているときに信号線にながれ る電流が0に近ければ近いほど良い。 $\begin{bmatrix} 0 & 3 & 1 & 6 \end{bmatrix}$

なお信号線は、帰線期間中にリセットするのが望ましい。しかし、画像を表示している期 50

(37)

間以外であるならば、必要に応じて帰線期間以外の期間にリセットすることも可能である $\begin{bmatrix} 0 & 3 & 1 & 7 \end{bmatrix}$ なお、シフトレジスタの代わりに、例えばデコーダ回路のような信号線の選択ができる別 の回路を用いても良い。 $\begin{bmatrix} 0 & 3 & 1 & 8 \end{bmatrix}$ 次に、走査線駆動回路の構成について説明する。 [0319]走査線駆動回路は、それぞれシフトレジスタ、バッファを有している。また場合によって はレベルシフタを有していても良い。 10 [0320]走査線駆動回路において、シフトレジスタにクロックCLK及びスタートパルス信号SP が入力されることによって、タイミング信号が生成される。生成されたタイミング信号は バッファにおいて緩衝増幅され、対応する走査線に供給される。 走査線には、1ライン分の画素のトランジスタのゲートが接続されている。そして、1ラ イン分の画素のトランジスタを一斉にONにしなくてはならないので、バッファは大きな 電流を流すことが可能なものが用いられる。 なお、シフトレジスタの代わりに、例えばデコーダ回路のような走査線の選択ができる別 20 の回路を用いても良い。 なお、各走査線の電圧を、各走査線にそれぞれ対応する複数の走査線駆動回路で制御して も 良 い し 、 い く つ か の 走 査 線 ま た は 全 て の 走 査 線 の 電 圧 を 1 つ の 走 査 線 駆 動 回 路 で 制 御 し ても良い。 [0324] 本発明の発光装置を駆動する信号線駆動回路及び走査線駆動回路は、本実施例で示す構成 に限定されない。本実施例の構成は、実施の形態1乃至6、実施例8、または実施例9に 示した構成と自由に組み合わせて実施することが可能である。 $\begin{bmatrix} 0 & 3 & 2 & 5 \end{bmatrix}$ 30 [実施例11] 本実施例は、実施の形態5とは異なる電流入力型の画素の構成を図31に示す。 $\begin{bmatrix} 0 & 3 & 2 & 6 \end{bmatrix}$ 図 3 1 (A) に記載の画素は、第1のゲート電極と第2のゲート電極とで半導体膜の上下 にチャネル(デュアルチャネル)を有するTFT511、512、513、514と、保 持容量515と、発光素子516とを有している。これらのTFT511、512、51 3、514は、実施の形態5または実施例1に従って得ることができる。また、実施の形 態5に示したように、これらのTFT511、512、513、514のチャネルとして 機能する領域のチャネル長方向を同一方向に配置し、該チャネル長方向と同一方向に走査 するレーザー光の照射を行い、結晶の成長方向とキャリアの移動方向とを揃えることで高 40 い電界効果移動度を得ることができる。 TFT511は、ゲートが端子518に接続され、ソースとドレインが一方は電流源51 7に、他方はTFT513のドレインに接続されている。TFT512は、ゲートが端子 5 1 9 に、ソースとドレインが一方はTFT 5 1 3 のドレインに、他方はTFT 5 1 3 の ゲートに接続されている。TFT513とTFT14は、ゲートが互いに接続されており 、 ソースが共に端子 5 2 0 に接続されている。 TFT 5 1 4 のドレインは発光素子 5 1 6 の陽極に接続されており、発光素子516の陰極は端子521に接続されている。保持容 量 5 1 5 は T F T 5 1 3 及び 5 1 4 のゲートとソース間の電圧を保持するように設けられ

ている。端子520、521には、電源からそれぞれ所定の電圧が印加されており、互い

に電圧差を有している。

[0328]

端子518、519に与えられる電圧によりTFT511、512がオンになった後、電 流源517によってTFT513のドレイン電流が制御される。ここで、TFT513は ゲートとドレインが接続されているため飽和領域で動作しており、そのドレイン電流は、 I = μ C₀ W / L (V_{G S} - V_{T H})² / 2 で表される。なお、 V_{G S} はゲート電圧、 μ を移動度、C。を単位面積あたりのゲート容量、W/Lをチャネル形成領域のチャネル幅 Wとチャネル長Lの比、V⊤⊣を閾値、ドレイン電流をIとする。 $\begin{bmatrix} 0 & 3 & 2 & 9 \end{bmatrix}$

上記式においてµ、C。、W/L、V┬µは全て個々のトランジスタによって決まる固定 10 の値である。上記式から、TFT513のドレイン電流はゲート電圧V。、によって変化 することがわかる。よって、上記式に従うと、ドレイン電流に見合った値のゲート電圧V _ら、が、TFT513において発生する。

[0330]

このとき、TFT513とTFT514はそのゲートとソースが互いに接続されているた め、TFT514のゲート電圧がTFT513のゲート電圧と同じ大きさに保たれる。

よって、TFT513とTFT514はドレイン電流が比例関係にある。特に、µ、C。 、W/L、V_{TH}の値が同じであれば、TFT513とTFT514はドレイン電流が同 じになる。TFT514に流れるドレイン電流は発光素子516に供給され、該ドレイン 電流の大きさに見合った輝度で発光素子516は発光する。

20

30

そして、端子518、519に与えられる電圧によりTFT511、512がオフになっ た後も、 T F T 5 1 4 のゲート電圧が保持容量 5 1 5 によって保持されている限り、発光 素子516は発光し続ける。

[0333]

このように、図31(A)に示した画素は、画素に供給された電流を電圧に変換して保持 する手段と、該保持された電圧に応じた大きさの電流を発光素子に流す手段とを有してい る。画素は、画素に供給された電流を電圧に変換して保持する手段である変換部と、該保 持された電圧に応じた大きさの電流を発光素子に流す手段である駆動部と、発光素子とを 有する。画素に供給された電流は変換部において電圧に変換され、該電圧は駆動部に与え られる。駆動部では与えられた電圧に見合った大きさの電流を発光素子に供給する。 $\begin{bmatrix} 0 & 3 & 3 & 4 \end{bmatrix}$

具体的に図31(A)では、TFT512、TFT513及び保持容量515が、供給さ れた電流を電圧に変換して保持する手段に相当する。また、TFT514が保持された電 圧に応じた大きさの電流を発光素子に流す手段に相当する。

また、他の画素構成を図31(B)に示す。

図31(B)に記載の画素は、第1のゲート電極と第2のゲート電極とで半導体膜の上下 40 にチャネル (デュアルチャネル)を有する TFT531、532、533、534と、保 持容量535と、発光素子536とを有している。これらのTFT531、532、53 3、534は、実施の形態1または実施例1に従って得ることができる。また、実施の形 態1に示したように、これらのTFT531、532、533、534のチャネルとして 機能する領域のチャネル長方向を同一方向に配置し、該チャネル長方向と同一方向に走査 するレーザー光の照射を行い、結晶の成長方向とキャリアの移動方向とを揃えることで高 い電界効果移動度を得ることができる。

T F T 5 3 1 はゲートが端子 5 3 8 に接続され、ソースとドレインが一方は電流源 5 3 7 に、他方はTFT533のソースに接続されている。また、TFT534はゲートが端子 50 538に接続され、ソースとドレインが一方はTFT533のゲートに、他方はTFT5 33のドレインに接続されている。TFT532は、ゲートが端子539に、ソースとド レインが、一方は端子540に、他方はTFT533のソースに接続されている。TFT 534のドレインは発光素子536の陽極に接続されており、発光素子536の陰極は端 子541に接続されている。保持容量535はTFT533のゲートとソース間の電圧を 保持するように設けられている。端子540、541には、電源からそれぞれ所定の電圧 が印加されており、互いに電圧差を有している。

【0338】

端子538に与えられる電圧によりTFT531及び534がオンになり、かつ端子53 9に与えられる電圧によりTFT532がオフとなった後、電流源537によってTFT 10 533のドレイン電流が制御される。ここで、TFT533はゲートとドレインが接続さ れているため飽和領域で動作しており、そのドレイン電流は上記式で表される。上記式か ら、TFT533のドレイン電流はゲート電圧V_Gsによって変化することがわかる。よ って、上記に従うと、ドレイン電流に見合った値のゲート電圧V_Gsが、TFT533に おいて発生する。

[0339]

TFT533に流れるドレイン電流は発光素子536に供給され、該ドレイン電流の大き さに見合った輝度で発光素子536は発光する。

[0340]

そして、 端子 5 3 8 に与えられる電圧により T F T 5 3 1 、 5 3 4 がオフになった後、 端 20 子 5 3 9 に与えられる電圧により T F T 5 3 2 がオンになる。このとき、 T F T 5 3 3 の ゲート電圧が保持容量 5 3 5 によって保持されている限り、 T F T 5 3 1 、 5 3 4 がオン であったときと同じ輝度で発光素子 5 3 6 は発光し続ける。

【0341】

このように、図31(B)に示した画素は、画素に供給された電流を電圧に変換して保持 し、該保持された電圧に応じた大きさの電流を発光素子に流す手段を有している。つまり 、図31(B)に示した画素の場合は、図31(A)に備えられた2つの手段が有する機 能を1つの手段で賄っていることになる。図31(B)では、変換部の有する機能と、駆 動部の有する機能とを1つの手段で賄っている。つまり、画素に供給された電流は、変換 部でありなおかつ駆動部である手段によって電圧に変換された後、該電圧に見合った大き さの電流を発光素子に供給している。

[0342]

具体的に図31(B)では、TFT533、TFT534及び保持容量535が、供給された電流を電圧に変換して保持し、該保持された電圧に応じた大きさの電流を発光素子に 流す手段に相当する。

【0343】

上述した図31(A)、(B)に示す画素は、TFTの閾値やオン電流等の特性が画素毎 にばらついていても、電流源により発光素子に流れる電流の大きさを制御するので、画素 間で発光素子の輝度にばらつきが生じるのを防ぐことができる。

【0344】

また一般的に発光素子は、電極間の電圧を一定に保って発光させた場合と、電極間の電流 を一定に保って発光させた場合とでは、後者の方が、有機発光材料の劣化による輝度の低 下を抑えることができる。したがって、図31(A)、(B)に2つ例示した電流入力型 の画素の場合、有機発光材料の劣化の影響を受けずに、発光素子に流れる電流を常に所望 の値に保つことができるので、発光素子の劣化による輝度の低下を抑えることができる。 【0345】

また、発光素子の輝度と、有機発光層に流れる電流の大きさは比例関係にある。有機発光 層の温度が外気温や発光パネル自身が発する熱等に左右されても、電流入力型の発光装置 では発光素子に流れる電流を一定に保つことができるので、発光素子の輝度が変化するの を抑えることができ、また温度の上昇に伴って消費電流が大きくなるのを防ぐことができ 40

50

る。 [0346] また、図31(A)、図31(B)においては、第1のゲート電極と第2のゲート電極と を直接接続し、Vx=V〟とした例を示したが、一部または全ての配線をコモン電圧(V com)としてもよいし、グラウンドとしてもよい。 [0347] また、本実施例の構成は、実施の形態1乃至6、実施例1乃至10に示した構成と自由に 組み合わせて実施することが可能である。 [0348] 【発明の効果】 10 本発明は、画素に配置される複数の薄膜トランジスタのチャネルとして機能する領域(チ ャネル形成領域と呼ばれる)のチャネル長方向を全て同一方向に配置し、該チャネル長方 向と同一方向に走査するレーザー光の照射を行うため、結晶の成長方向とキャリアの移動 方向とを揃えて高い電界効果移動度を得ることができる。 $\begin{bmatrix} 0 & 3 & 4 & 9 \end{bmatrix}$ ま た 、 本 発 明 に よ り T F T の 特 性 を 向 上 (具 体 的 に は 、 オ ン 電 流 の 増 加 や オ フ 電 流 の 低 減)させ、且つ、各TFTの特性バラツキを低減することができる。特に画素において、E L素子と電気的に接続され、且つ、EL素子に電流を供給するTFTのオン電流(I。。)のバラツキを低減することができる。 【図面の簡単な説明】 20 【図1】TFTの作製工程を説明する断面図。(実施の形態1) 【図2】TFTの作製工程を説明する断面図。(実施の形態2) 【図3】TFTの作製工程を説明する断面図。(実施の形態3) 【図4】TFTの作製工程を説明する断面図。(実施の形態4) 【図5】レーザー処理装置を説明する斜視図。(実施の形態1) 【図6】半導体層の配置とレーザー光の走査方向を説明する上面図。(実施の形態1) 【図7】半導体層の配置とレーザー光の走杳方向を説明する断面図。(実施の形態1) 【図8】発光装置の作製工程を説明する断面図。(実施例1) 【図9】発光装置の作製工程を説明する断面図。(実施例1) 【図10】発光装置の作製工程を説明する断面図。(実施例1) 30 【図11】発光装置の作製工程を説明する断面図。(実施例1) 【図12】発光装置の作製工程を説明する上面図。(実施例1) 【図13】発光装置の作製工程を説明する上面図。(実施例1) 【図14】発光装置の画素の上面図。(実施例1) 【図15】発光装置の画素の上面図。(実施例2) 【図16】発光装置の画素の断面図。(実施例2) 【図17】発光装置の等価回路図。(実施例3) 【図18】本発明のTFTの等価回路図。 【図19】発光装置の画素の上面図。(実施例4) 【図20】半導体層の配置とレーザー光の走査方向を説明する上面図及び回路図。(実施 40 例4) 【図21】シミュレーションに用いたTFTの構造を示す図。(実施例5) 【図22】シミュレーションにより得られたTFTの特性を示す図。(実施例5) 【図23】電子機器の一例を示す図。 【図24】電子機器の一例を示す図。 【図25】発光装置の等価回路図。(実施の形態5) 【図26】画素の等価回路図。(実施の形態5) 【図27】電流設定回路の等価回路図。(実施の形態5) 【図28】発光装置の画素の上面図。(実施例9) 【図29】半導体層の配置とレーザー光の走査方向を説明する上面図。(実施例9)

50

JP 2004-103827 A 2004.4.2

(41)

【図30】アナログ駆動法における信号線駆動回路の詳細図(実施例10)

- 【図31】画素の等価回路図。(実施例11)
- 【図32】実施の形態6を示すブロック図。

【図1】 (A)第1の電極、第1の絶縁膜形成





【図2】







【図5】



【図6】









【図10】

 \rightarrow \rightarrow

 \rightarrow

 \rightarrow \rightarrow \rightarrow

 \rightarrow

->

 \rightarrow

 \rightarrow

 \rightarrow \rightarrow





106





10

(B)







-313

325 321

8

326

 \boxtimes



7]















900:スイッチング用TFT 901(901a,901b):第2のゲート電極 902:第1のゲート電極 903:ソース配線 904:ドレイン配線 905:駆動用TFT 906:第2のゲート電極 907:電流供給線 908:ドレイン配線 909:陽極 901:ゲーム配線 911:消去用TFT 912:第3のゲート電極 913:コンデンヲ 914:半導体機 915:発光素子 916:対向電源

【図21】

(A)

(B)



(B)













【図25】



【図26】







【図28】





【図29】



【図30】





(50)

【図31】

(A)



541

538,539,540,541;端子





テーマコード(参考)

フロントページの続き

(51) Int.CI.⁷

H 0 1 L 29/78 6 1 2 B

F ターム(参考) 5F052 AA02 AA11 AA17 BA07 BA13 BB01 BB02 BB04 BB05 BA04 DB02 DB03 DB07 BB07 CA08 DA02 DA03 EA12 EA15 FA06 FA19 HA01 JA01 JA02 JA03 JA04 BB04 5F110 AA01 AA05 BB02 BB03 BB06 BB07 BB08 BB10 DD01 DD02 DD03 DD05 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE05 EE06 EE09 EE14 EE15 EE23 EE28 EE30 EE37 FF02 FF03 FF04 FF09 FF28 FF30 FF35 GG01 GG02 GG13 GG28 GG29 GG34 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 NN23 HL07 HL11 HM15 NN04 NN22 NN24 NN25 NN27 NN35 NN36 NN42 NN44 NN45 NN46 NN47 NN48 NN73 PP01 PP03 PP04 PP05 PP06 PP13 PP24 PP29 PP34 PP35 QQ09 QQ11 QQ19 QQ23

FΙ