

(19) 日本国特許庁(JP)

(12) 公表特許公報(A)

(11) 特許出願公表番号

特表2009-506586  
(P2009-506586A)

(43) 公表日 平成21年2月12日(2009.2.12)

(51) Int. Cl.	F I	テーマコード (参考)
<b>H03F 3/213 (2006.01)</b>	H03F 3/213	5J067
<b>H03F 3/60 (2006.01)</b>	H03F 3/60	5J500

審査請求 有 予備審査請求 未請求 (全 27 頁)

(21) 出願番号 特願2008-512266 (P2008-512266)  
 (86) (22) 出願日 平成18年2月10日 (2006.2.10)  
 (85) 翻訳文提出日 平成20年1月10日 (2008.1.10)  
 (86) 国際出願番号 PCT/US2006/005012  
 (87) 国際公開番号 W02006/124087  
 (87) 国際公開日 平成18年11月23日 (2006.11.23)  
 (31) 優先権主張番号 11/131,534  
 (32) 優先日 平成17年5月18日 (2005.5.18)  
 (33) 優先権主張国 米国 (US)

(71) 出願人 390009531  
 インターナショナル・ビジネス・マシーンズ・コーポレーション  
 INTERNATIONAL BUSINESS MACHINES CORPORATION  
 アメリカ合衆国10504 ニューヨーク州 アーモンク ニュー オーチャードロード  
 (74) 代理人 100108501 弁理士 上野 剛史  
 (74) 代理人 100112690 弁理士 太佐 種一  
 (74) 代理人 100091568 弁理士 市位 嘉宏

最終頁に続く


(54) 【発明の名称】 ミリメートル波用途の電力増幅器の実施のための回路及び方法

(57) 【要約】

【課題】 ミリメートル波用途のための電力増幅器の実装のための回路及び方法を提供すること。

【解決手段】 ミリメートル波周波数において、能動スイッチング・デバイスとしてBJTのベース（バイポーラ接合型トランジスタ）を用いる、高効率なスイッチ・モード電力増幅器を実装するための回路及び方法が提供される。より詳細には、BJTスイッチング・デバイスを備えた電力増幅器を駆動して、ミリメートル波の周波数（例えば、60GHz）で高効率スイッチ・モード（例えば、E級）動作を達成するための回路及び方法が提供される。

【選択図】 図1



## 【特許請求の範囲】

## 【請求項 1】

B J T (バイポーラ接合型トランジスタ)を含む能動スイッチ・デバイスと、  
前記 B J T のベースに結合し、前記能動スイッチをスイッチ・モード動作のために駆動  
する入力ネットワークと、  
を含む、電力増幅器回路であって、

前記入力ネットワークが、非対称ベース電流及び約 4 0 0 m V p p (ミリボルト・ピー  
ク・ツー・ピーク)を越えない振れを有するベース電圧を生じる、B J T のベースから見  
た電源インピーダンス  $Z_s$  を与える、電力増幅器回路。

## 【請求項 2】

前記非対称ベース電流が、正のピーク電圧振幅よりも大きい負のピーク電圧振幅を有す  
る、請求項 1 に記載の電力増幅器回路。

## 【請求項 3】

前記電源インピーダンス  $Z_s$  が約 7 オームから約 1 5 オームまでである、請求項 1 に記  
載の電力増幅器回路。

## 【請求項 4】

前記電力増幅器回路が、シリコン・ゲルマニウム半導体製造プロセスを用いて実装され  
る、請求項 1 に記載の電力増幅器回路。

## 【請求項 5】

前記電力増幅器回路が、E 級電力増幅器である、請求項 1 に記載の電力増幅器回路。

## 【請求項 6】

前記入力ネットワークが、受動インピーダンス変成ネットワークを含む、請求項 1 に記  
載の電力増幅器回路。

## 【請求項 7】

前記受動インピーダンス変成ネットワークが、集積回路伝送線路を含む、請求項 6 に記  
載の電力増幅器回路。

## 【請求項 8】

前記電力増幅器回路が、差動電力増幅器回路である、請求項 6 に記載の電力増幅器回路  
。

## 【請求項 9】

前記入力ネットワークが、能動ドライバ段を含む、請求項 1 に記載の電力増幅器回路。

## 【請求項 10】

前記能動ドライバ段が、共通エミッタ前置増幅器回路を含む、請求項 9 に記載の電力増  
幅器回路。

## 【請求項 11】

前記電力増幅器回路が、差動電力増幅器である、請求項 9 に記載の電力増幅器回路。

## 【請求項 12】

トータムポール回路を含む、請求項 11 に記載の電力増幅器回路

## 【請求項 13】

前記電力増幅器が、約 1 0 G H z 以上の基本周波数で動作する、請求項 1 に記載の電力  
増幅器回路。

## 【請求項 14】

前記電力増幅器回路が、1 5 % 以上の電力付加効率で + 1 0 d B m 以上の出力電力を与  
える、請求項 13 に記載の電力増幅回路。

## 【請求項 15】

増幅器回路の第 1 段に A C 信号を入力するステップと、  
第 1 段から、スイッチ・モードで動作する B J T (バイポーラ接合トランジスタ)を含  
む第 2 段へと A C 信号を出力するステップと、  
前記第 1 段からの A C 信号出力を用いて前記 B J T を駆動するステップであって、非対  
称ベース電流を B J T のベース端子に印加して、約 4 0 0 m V p p (ミリボルト・ピーク

10

20

30

40

50

・ ツー・ピーク) を超えない振れを有するベース電圧を与えることを含むステップと、を含む、信号を増幅するための方法。

【請求項 16】

前記非対称ベース電流が、正のピーク電圧振幅よりも大きい負のピーク電圧振幅を有する、請求項 15 に記載の方法。

【請求項 17】

前記駆動ステップが、非対称駆動電流及びベース電圧を生じる、前記 BJT のベースから見た電源インピーダンス  $Z_s$  を提供することを、請求項 15 に記載の方法。

【請求項 18】

前記電源インピーダンス  $Z_s$  が、約 7 オームから約 15 オームまでである、請求項 17 に記載の方法。

10

【請求項 19】

前記 BJT のベースを E 級モード動作で動作させるステップを含む、請求項 15 に記載の方法。

【請求項 20】

前記第 1 段において入力 AC 信号を増幅するステップと、増幅された AC 信号を第 2 段に出力するステップとを含む、請求項 15 に記載の方法。

【請求項 21】

BJT のコレクタ・ノードにおいて生成された AC 信号をフィルタリングするステップと、前記フィルタリングされた信号を前記第 2 段から出力するステップとをさらに含む、請求項 15 に記載の方法。

20

【請求項 22】

前記 BJT のベースをスイッチ・モードで 10 GHz 以上の基本周波数で動作させるステップをさらに含む、請求項 15 に記載の方法。

【請求項 23】

+10 dBm の出力電力を有する増幅された AC 信号を前記第 2 段から出力するステップをさらに含む、請求項 22 に記載の方法。

【請求項 24】

AC 信号を第 1 段に入力するステップが、AC 信号を差動入力端子に入力することを、請求項 15 に記載の方法。

30

【請求項 25】

共通エミッタ増幅器を含む第 1 段と、

前記第 1 段の出力に結合した第 2 段であって、スイッチ・モードで動作する BJT (バイポーラ接合型トランジスタ) を含む、第 2 段と、を含む、電力増幅器回路であって、

前記第 1 段出力が前記第 2 段への信号を駆動して、正のピーク振幅よりも大きい負のピーク振幅を有する非対称ベース電流及び 400 mV<sub>pp</sub> を超えない電圧の振れを有するベース電圧で前記 BJT を駆動する、電力増幅器回路。

40

【請求項 26】

前記第 2 段が、約 7 - 15 のオーダーの、BJT のベースのベースから見た出力インピーダンス  $Z_s$  を有する、請求項 25 に記載の電力増幅器回路。

【請求項 27】

前記第 1 段が、インピーダンス変換ネットワークを含む、請求項 25 に記載の電力増幅器回路。

【請求項 28】

前記電力増幅器が、10 GHz 以上の基本動作周波数を有する、請求項 25 に記載の電力増幅器回路。

【請求項 29】

前記電力増幅器回路が、15% 以上の PAE で +10 dBm 以上の出力電力を与える、

50

請求項 28 に記載の電力増幅器回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は一般に、ミリメートル波用途の電力増幅器の実施のための回路及び方法に関する。より詳細には、ミリメートル波周波数でバイポーラ接合トランジスタを能動スイッチング・デバイスとして用いる、高効率 RF (ラジオ周波数) スイッチ・モード電力増幅器の実施のための、回路及び方法に関する。

【背景技術】

【0002】

一般に、RF電力増幅器は、A級、B級、C級、D級、及びF級、またはそれらのハイブリッド(例えば、A/B級、E/F級など)と通常呼ばれる種々の級の1つに従って設計される。電力増幅器のこれらの異なる級は、動作方法(線形モード、スイッチ・モード)、効率、出力インピーダンス及び電力出力能に関して異なっている。高効率の電力増幅器設計が必要とされる用途のためには、線形モードのA級、B級又はAB級電力増幅器設計とは対照的に、スイッチ・モードのD級、E級又はF級の電力増幅器が典型的に実装される。実際、スイッチ・モードの電力増幅器設計では、能動デバイスを制御された電流源ではなくスイッチとして動作させることによって高効率を得られ、スイッチング・デバイスを横切る電圧及び電流波形間の重なりを最小化又は排除して、これにより電力散逸を低減する(「ゼロ電圧スイッチング」と呼ばれる)ために、種々の同調方法を実行することができる。高効率電力増幅器は、典型的には、例えば、電力消費を低減するためにゼロ電圧スイッチングが必要とされる電源コンバータ及び電源調整器回路のような用途において用いられる。

10

20

【発明の開示】

【発明が解決しようとする課題】

【0003】

高効率スイッチ・モード電力増幅器について、達成可能な最も高い動作周波数は、例えば、実装されるスイッチング・デバイスの種類といった種々の要因によって制限される。高周波数でE級動作を与える電力増幅器は、典型的には、MESFET、HEMT、又はMOSFETスイッチング・デバイスを使用する。例えば、10GHzで動作するE級増幅器はGaAs MESFETスイッチング・デバイスを用いることが知られているが、10GHzを超えるE級増幅器周波数の存在は知られていない。実際、バイポーラ・トランジスタを用いるE級増幅器は一般に、もっと低い動作周波数に制限されており、ミリメートル波周波数で動作するバイポーラ電力増幅器は、典型的には、A級又はA/B級動作モードを用いて設計されている。

30

【課題を解決するための手段】

【0004】

本発明の例示的な実施形態は一般に、ミリメートル波周波数において能動スイッチング・デバイスとしてBJT(バイポーラ接合型トランジスタ)を用いる高効率スイッチングモード電力増幅器を実施するための回路及び方法を含む。より詳細には、本発明の例示的な実施形態は、BJTスイッチング・デバイスを備えた電力増幅器を駆動して、ミリメートル波周波数(例えば、60GHz)で高効率スイッチ・モード(例えば、E級)動作を達成するための、回路及び方法を含む。

40

【0005】

本発明の1つの例示的な実施形態において、電力増幅器回路は、BJT(バイポーラ接合型トランジスタ)を含む能動スイッチ・デバイスと、BJTのベースに結合し、能動スイッチをスイッチ・モード動作のために駆動する入力ネットワークとを含む。入力ネットワークは、受動又は能動ドライバネットワークを含むことができ、本発明の例示的な実施形態による最適な駆動条件を与えるように設計される。

【0006】

50

例えば、1つの例示的な実施形態において、入力ネットワークは、能動スイッチ・デバイスのベースから見て約7オームから約15オームまでの範囲の有効入力インピーダンスを提示するように設計される。他の例示的な実施形態において、最適駆動条件は、能動スイッチ・デバイスのベースに負のピーク・ベース電流が正のピーク・ベース電流を超える非対称駆動電流を与えるように設計された、入力ネットワークを含む。

【0007】

さらに他の例示的な実施形態において、最適駆動条件は、ベース電圧が約400mV<sub>p</sub> (ミリボルト・ピーク・ツー・ピーク)を超えない振れを有するようにさせる非対称駆動ベース電流を能動スイッチ・デバイスに与えるように設計された、入力ネットワークを含む。この非対称ベース電流は、正のピーク電圧振幅よりも大きい負のピーク電圧振幅を有する。

10

【0008】

本発明による例示的な増幅器設計は、10GHz以上の基本周波数で動作しながら、15%以上の電力付加効率で+10dBm以上の出力電力を与えることができる。

【0009】

本発明のこれら及び他の例示的な実施形態、特徴及び利点は、添付の図面と組み合わせで読むべき以下の例示的な実施形態の詳細な説明に記載され、或いはこれらから明らかとなる。

【発明を実施するための最良の形態】

【0010】

以下、詳細に説明される本発明の例示的な実施形態は、一般に、ミリメートル波周波数においてBJT能動スイッチング・デバイスを用いる高効率なスイッチ・モード電力増幅器を実施するための回路及び方法を含み、より具体的には、BJTスイッチング・デバイスを備えた電力増幅器を駆動して、ミリメートル波周波数(例えば、60GHz)で高効率スイッチ・モード(例えば、E級)動作を達成するための、回路及び方法を含む。例証の目的で、以下の例示的な構造、シミュレーション、及び回路設計の説明は、60GHzのようなミリメートル波周波数において高効率に動作可能なシリコン・ゲルマニウム(SiGe)パイポラ・プロセス技術に基づいたE級電力増幅器に特に関連して成される。しかしながら、本明細書に記載される本発明の原理は、一般に、BJTがスイッチとして用いられ、その最大動作周波数付近で、すなわち $f_T$ 又は $f_{MAX}$ の約10%以上の周波数で動作する、すべての級のスイッチ・モード電力増幅器設計に適用されることが認識されるべきである。これは他のプロセス技術で製造されたBJTを用いて設計される増幅器を含み、GaAs及びInPのようなIII-V族半導体材料に基づくものが挙げられる。

20

30

【0011】

本発明によるスイッチ・モード電力増幅器設計は、例えば、ワイヤレス・ローカル・エリア・ネットワーク(WLAN)用途のためのポータブル装置で使用するための、高集積された低コストのミリメートル波ラジオ・トランシーバ・イン・シリコン(radio transceivers in silicon)を構築するために用いることができることが認識されるべきである。実際、このような用途のためには、ポータブル装置が電池で動作するという厳しい要件が、結果として、高効率電力増幅器に対する強い必要性をもたらし、その一方で、コストの制約から外部コンポーネント又はIII-V族半導体材料の使用は排除されている。SiGeのBJTによるA級又はAB級の動作を用いて設計された既存のミリメートル波電力増幅器は、+10dBmの範囲の出力電力について3-10%の電力付加効率(PAE)を達成している。

40

【0012】

しかしながら、以下に説明する例示的な回路及び方法は、もっと高い効率のスイッチ・モードのSiGe BJT電力増幅器を提供することが認識されるべきである。例えば、本発明の例示的な実施形態による回路及び方法は、+10dBm以上の出力電力及び15%以上のPAEの、2段、シングル・エンド及び/又は差動のE級電力増幅器を提供する

50

。これらの例示的な設計は、IBM（インターナショナル・ビジネス・マシーズ）コーポレーションのBiCMOS 8HP加工技術を用いて製作することができる。

【0013】

ここで図1を参照すると、概略的な回路図は、ミリメートル波周波数で高効率のスイッチ・モード動作を与えるための、本発明の例示的な回路及び方法を用いて設計されることができるE級電力増幅器(10)の一般構造を示す。電力増幅器(10)は、能動スイッチ・デバイスT1を含み、これはBJT(バイポーラ接合型トランジスタ)として実装される。トランジスタT1のベース端子は、RFチョーク(11)を介してベースバイアス電圧 $V_b$ に接続し、トランジスタT1のコレクタ端子はRFチョーク(12)を介してVCC電源に接続する。入力信号 $P_{IN}$ は、インピーダンス $R_s$ (これは、トランジスタT1から電源の方を見たときに見えるインピーダンスを表す)を介してT1のベース端子に印加される。出力整合ネットワーク(13)は、分路コンデンサ $C_s$ 、直列インダクタ $L_1$ 及び直列コンデンサ $C_1$ を含み、トランジスタT1のコレクタ端子と負荷 $R_L$ との間に接続される。直列同調 $L_1C_1$ 回路は、DC信号及び $P_{IN}$ の基本動作周波数の高調波周波数をブロックするように設計されている。

10

【0014】

一般に、E級電力増幅器(10)は、トランジスタT1がスイッチとして機能するように設計され、出力整合ネットワーク(13)は、スイッチT1を横切る電圧及び電流間の重なりを最小化することによって性能を最適化するように設計される。より詳細には、例として、図2(A)及び図2(B)は、コレクタ効率が100%の理想的条件下での図1のトランジスタT1のコレクタ電圧及び電流の波形を示すタイミング図である。具体的には、 $t_1 \sim t_2$ の周期中はトランジスタT1は「オフ」状態であり、トランジスタT1を通る電流(図2(A))は0であり、コレクタ電圧は高い(図2(B))。この周期中は、トランジスタT1は開スイッチとして動作する。次に、 $t_2 \sim t_3$ の間は、T1は「オン」状態であり、コレクタ電圧は低く(ほとんどゼロ)(図2(B))、高電流(図2(A))がスイッチT1を通じて流れる。この周期中、トランジスタは低抵抗閉スイッチとして動作する。これらの理想的条件下で、VI積(スイッチT1による瞬時電力散逸)は、入力電力の全周期を通じて最小化される。

20

【0015】

しかしながら、実際のトランジスタを備えた現実的な電力増幅器回路においては、最適なスイッチング遷移を実現するために考慮に入れなければならない、いくつかの電力損失原因及び他の実際的な考慮点がある。例えば、電力損失の1つの原因は、トランジスタ飽和電圧 $V_{sat}$ であり、これは、コレクタ電圧が下方に振れている間に現実に得られることがある最小コレクタ電圧である。実際、電流がトランジスタT1を通じて流れている間の非ゼロの $V_{sat}$ の結果として、トランジスタT1における電力の散逸がもたらされる。

30

【0016】

さらに、トランジスタの「オン」状態の抵抗及びオン-オフ遷移時間は、電力損失の他の重大な原因である。例えば、非ゼロのオン-オフ転移時間、又は「ターンオフ」時間 $t_f$ は、コレクタ電圧及び電流の波形の重なりを引き起こすことになり、その結果、トランジスタ電力散逸がもたらされる。

40

【0017】

ミリメートル波周波数において、トランジスタT1が $f_T$ (最大動作周波数)の約10%で動作する場合、ターンオフ時間 $t_f$ 及び $t_f$ と $V_{sat}$ との相互作用は、特に重要である。トランジスタT1が、ハードにターンオンされ、飽和へと深く駆動される場合、 $V_{sat}$ は最小化されるが、ターンオフ時間は増加する。スイッチのターンオフ時間の関数としてのコレクタ効率 は以下のように規定され、

【数 1】

$$\eta = \frac{1}{1 + \frac{1}{3} \left( \frac{\pi \cdot t_f}{T} \right)^2} \dots \dots \dots (1)$$

ここで、T は基本周波数の周期である。

【0018】

図3は、コレクタ効率を、周波数(1/T)を60GHzとして、上式(1)に基づいてターンオフ時間(ピコ秒)の関数として示す例示的なグラフである。図3に示されるように、コレクタ効率は、ターンオフ時間が増大するにつれて顕著に低下する。コレクタ効率を最適化するためには、 $V_{sat}$ の最小化とターンオフ時間の最小化との間で幾らかの妥協に至る必要があり、これらの両者がコレクタ回路における電力損失に寄与することになる。

10

【0019】

他の可能性のある電力散逸の原因、それゆえ効率の低下の原因は、スイッチ・デバイスT1を駆動するために実装されている前置増幅器(又はドライバ回路)において消費される電力である。スイッチにおいて散逸する電力( $P_{DC}$ )及び前置増幅器において散逸する電力( $P_{DR}$ )は以下のように表される。

20

【数 2】

$$PAE = \frac{P_{out} - P_{IN}}{P_{DC} + P_{DR}} \dots \dots \dots (2)$$

【0020】

例として、図4は、PAEを、上式(2)に基づいて、増幅器コアにおける3つの異なる効率(70%、60%及び50%)について、出力電圧10dBm及び総電力利得10dB(ドライバ+E級コア)と仮定して、前置増幅器(ドライバ)電力消費の関数として示したグラフである。図4に示されるように、PAE効率は、前置増幅器電力が増大するにつれて顕著に低下する。

30

【0021】

上記の点を考慮して、本発明の例示的な実施形態は、能動スイッチング・デバイスT1を、非ゼロの $V_{sat}$ 及び非ゼロのターンオフ時間に起因する複合的な電力損失を最小化するような時間にわたってT1を「オン」状態に維持するように駆動するための、及びスイッチ電圧をトランジスタT1の電力散逸を最小化するような方式でゼロに駆動する(トランジスタを「オフ」にする)ための、回路及び方法を含む。IBMのBiCMOS8HP SiGe技術を用いて実装され、出力電力+10dBmとして設計された(図1に示されるような)シングル・エンドE級増幅器に対して、ミリメートル波周波数においてバイポーラ電力増幅器の高効率なE級動作を達成するための種々の最適駆動条件が決定されている。

40

【0022】

より詳細には、本発明の1つの例示的な実施形態において、入力ネットワーク(受動インピーダンス変成器又は能動ドライバ回路)は、能動スイッチT1のベースから見て約7オームから約15オームまでの範囲の実数入力インピーダンスを提示するように設計される(これは図1中で $R_s$ として示される)。他の例示的な実施形態において、最適駆動条件は、能動スイッチT1のベースに、負のピーク・ベース電流が正のピーク・ベース電流を超える非対称駆動電流を与えるように設計された入力ネットワークを含む。さらに他の例示的な実施形態において、最適駆動条件は、ベース電圧の振れが約400mVpp(ミ

50

リボルト・ピーク・ツー・ピーク)を超えないようにさせるような非対称駆動ベース電流をトランジスタT1に与えるように設計された入力ネットワークを含む。

【0023】

他の例示的な実施形態において、例示的な電源インピーダンスは、電力設計の増大に伴ってスケールされることになる。具体的には、電力増幅器がより高い電力出力までスケールされる場合、スイッチング・トランジスタT1はサイズが大きくなり、且つ必要とされるベース電流駆動は増大することになる。ベース電圧の振れが400mVppを超えないようにさせながら、より高いベース電流を与えるためには、最適な電源インピーダンスは低減されることになる(すなわち、電源インピーダンスはオームの法則に従って比例的にスケールされることになる)。この方式において、最適電源インピーダンスは、E級増幅器の電力出力に従ってスケールされることになる。

10

【0024】

種々のコンピュータ・シミュレーションを行って、上記のように例示的な最適駆動条件を確認した。例えば、周波数60Hzについて、電源インピーダンス $R_s$ を10オーム及び30オームに設定し、 $C_s$ を既知の理想化された設計等式に従って約50pFの値を有するものとして決定し、出力整合成分 $L_1$ 及び $C_1$ をトランジスタT1から見た出力負荷 $Z_L$ が10オームとなるように調整して、図1のE級増幅器回路に対してコンピュータ・シミュレーションを行った。このようなシミュレーションの結果を、図5～図8及び図9(A)～図9(B)に示す。

【0025】

20

図5～図8は、10オーム及び30オームの異なる電源インピーダンス( $Z_s$ )を有するE級増幅器について、変換器利得及びコレクタ効率のシミュレーション結果を電源電力レベルの関数として示す例示的なグラフを図示する。具体的には、図5は、10オーム及び30オームの $Z_s$ について、シミュレーションされたコレクタ効率及び電力付加効率(PAE)を電源電力レベル設定に対してグラフとして示す。図6は、10オーム及び30オームの $Z_s$ について、電力利得を出力電力レベルに対してグラフとして示す。

図7は、10オーム及び30オームの $Z_s$ について、電力利得を電源電力レベル設定に対してグラフとして示す。図8は、10オーム及び30オームの $Z_s$ について、電力出力を電源電力レベル設定に対してグラフとして示す。図8の直線は、外挿された小信号利得であり、シミュレーションされた利得がこの直線と交差するところが、出力換算1dB圧縮点を表す。

30

【0026】

集合的に、図5～図8は、30オームの高い電源インピーダンス $R_s$ ほど、同じ電力変換器利得及びコレクタ効率を達成するのに高い入力電力レベルが必要とされることを示す。従って、前のドライバ段によって消費される電力を考慮に入れた場合、10オームの低い電源インピーダンスの方が、より優れたPAEを提供する。実際、図5～図8において、電源インピーダンスが10オームの場合に、より低い電源電力レベルでピークの効率及び電力利得が生じることがわかる。

【0027】

図5でプロットされているPAEは電源( $P_{IN}$ )からの電力のみに基づいており、ドライバ回路はシミュレーションされていないため、ドライバ回路における電力消費には基づいていない。より低い入力電力でピークの効率及び電力利得が達成されることは、ドライバ段におけるより低い電力消費をもたらし、従って、より良好な全体としてのPAEをもたらすことになるため、有利である。

40

【0028】

さらに、図9(A)及び図9(B)は、それぞれ30オーム及び10オームの電源インピーダンス $R_S$ について得られた、シミュレーションされたベース電圧波形を示す図である。図9(A)において、30オームの電源インピーダンスについては、得られたベース電圧波形はサイクル毎の振幅の変動を有しており、これはトランジスタT1が各サイクルで完全にターンオフしていないことを示唆している。図9(B)に示されるように、より

50



低い電源インピーダンス $R_S$ の10オームでは、一定の振幅変動のベース電圧波形が得られ、これは、低い電源インピーダンスがT1のベースにおける小数担体の電荷の完全な放電を可能にし、これが安定なスイッチング挙動を保證する、本発明の例示的な駆動条件を確証する。

#### 【0029】

図10は、本発明の例示的な実施形態による、オンチップ伝送線路入力及び出力整合ネットワークを含むE級増幅器(100)の概略的な回路図である。E級増幅器(100)は、図1の直列の出力インダクタ $L_1$ 、RFチョーク(12)及び分路コンデンサ $C_s$ が、それぞれ、オンチップ伝送線路である $TL\_C$ (101)、 $TL\_OUT$ (102)、及び $OS\_OUT$ (103)によって形成された実際的な出力インピーダンス変成成分で置き換えられている以外は図1と同様である。伝送線路 $TL\_C$ (101)は動作周波数(例えば60GHz)において高いインピーダンスを有するように設計されており、RFチョーク(12)の代わりをする。伝送線路 $TL\_OUT$ (102)は電氣的に短い長さの伝送線路であり、 $OS\_OUT$ (103)は開放スタブ伝送線路である。この伝送線路の組み合わせは、負荷インピーダンス(例えば、 $RL = 50$ オーム)を、目的の周波数(例えば60GHz)におけるE級動作のために最適な、コレクタT1から見たインピーダンス(例えば $Z_L$ )に変換する。

10

#### 【0030】

さらに、電力増幅器(100)は、ベースRFチョーク(11)として機能するオンチップ伝送線路 $TL\_B$ (104)と、入力インピーダンス整合として働くオンチップ伝送線路 $TL\_IN$ (105)及び $OS\_IN$ (106)とを含む。50オームの抵抗器(107)は、50オームの特性インピーダンスを有する典型的なオンチップ・マイクロストリップ伝送線路を表す。

20

#### 【0031】

種々のシミュレーションを図10の例示的な回路を用いて行い、いくつかの入力インピーダンス整合方法を比較した。1つの方法において、入力伝送線路 $TL\_IN$ (105)及び開放スタブ $OS\_IN$ (106)は、トランジスタT1のベースから電源 $P_{IN}$ に向かって見て、約7オームから約10オームまでの実数電源インピーダンスを与えるような大きさとされた。

#### 【0032】

図11~図14は、図10の回路についてのシミュレーション結果を示すグラフであり。ここで入力整合ネットワークは、低い実数インピーダンス(約7オームから約10オームまで)がベースから電源に向かって見られる(図10中 $Z_s$ として示される)ように設計されている。入力電力+5dBmにおいて、24%のピークPAE及び5.7dBのピーク電力利得が得られる。詳細には、図11は、7オーム及び10オームに等しい $Z_s$ について、PAEを電源電力レベル設定に対してグラフとして示す。図12は、7オーム及び10オームに等しい $Z_s$ について、コレクタ効率を電源電力レベル設定に対してグラフとして示す。図13は、7オーム及び10オームに等しい $Z_s$ について、電力利得を電源電力レベル設定に対してグラフとして示す。図14は、7オーム及び10オームに等しい $Z_s$ について、出力電力を電源電力レベル設定に対してグラフとして示す。図14の直線は小信号利得の外挿であり、シミュレーションされた利得がこの直線と交差するところが出力換算1dB圧縮点である。

30

40

#### 【0033】

他のインピーダンス整合方法において、図10の入力伝送線路 $TL\_IN$ (105)及び開放スタブ $OS\_IN$ (106)は、電源とトランジスタT1のベースとの間の共役整合(それゆえ最大電力伝達)を与えるような大きさとされた。このインピーダンス整合方法は、マイクロ波E級増幅器の実装及び他の級のミリメートル波電力増幅器のために一般に用いられる。

#### 【0034】

図15~図18は、図10の回路についてのシミュレーション結果の例示的なグラフで

50

あり、ここで入力整合ネットワークは、電源とスイッチ・デバイス（例えば、トランジスタ・ベース）との間の共役整合を与えるように設計されている。入力電力 + 7 dBm において、14% のピーク PAE 及び 2.7 dB のピーク電力利得が得られる。具体的には、図 15 は、PAE を電源電力レベル設定に対してグラフとして示し、図 16 はコレクタ効率を電源電力レベル設定に対してグラフとして示し、図 17 は電力利得を電源電力レベル設定に対してグラフとして示し、図 18 は出力電力を電源電力レベル設定に対してグラフとして示す。

#### 【0035】

図 11 ~ 図 14 と図 15 ~ 図 18 のシミュレーション結果を比較することによって、本発明の例示的な実施形態によれば、入力整合回路が約 7 オームから約 10 オームまでの低い実数インピーダンスを与える場合の方が、共役整合に比べて改善された性能が得られることがわかる。これらのシミュレーション結果は、図 1 及び図 10 の例示的な電力増幅器で、例えば、バイポーラ・スイッチング・トランジスタ T1 のベースが、低い実数インピーダンスを与える受動インピーダンス変成器によって駆動される場合に、より効率の高い E 級動作を得ることができることを例証している。換言すれば、本発明の例示的な実施形態によれば、E 級増幅器回路のための入力ネットワーク（これは入力伝送線路及び開放スタブが実装されている）は、好ましくは、ベースから電源に向かって見て低い実数インピーダンスを与えるように設計され、これは入力ネットワークが最適な電力伝達を与えるように設計されている従来法とは対照的である。本発明の例示的な実施形態において、入力ネットワークは、50 オーム（107）から、約 7 オームから約 10 オームへのインピーダンス変成器として機能する。

10

20

#### 【0036】

図 19 (A) ~ 図 19 (C) 及び図 20 (A) ~ 図 20 (B) は、7 - 10 オームの低い実数インピーダンスを与えるように設計された入力整合回路を用いて、60 GHz で図 10 の例示的な E 級増幅器回路（100）について得られた、他のシミュレーション結果をグラフとして示した図である。より詳細には、図 19 (A)、図 19 (B)、及び図 19 (C) は、図 10 の例示的な E 級電力増幅器回路のコレクタ電流、コレクタ電圧、及び負荷電圧の波形をそれぞれ示す。図 19 (A) 及び図 19 (B) は、コレクタ電圧及び電流についての望ましい重なりのない特性を示す。高い動作周波数（60 GHz）のせいで、 $V_{s_{at}}$  は 500 mV を下回らないが、依然として十分に速いターンオフ時間を維持している。

30

#### 【0037】

さらに、図 20 (A) 及び図 20 (B) は、図 10 の例示的な E 級電力増幅器回路（100）について、スイッチング・トランジスタ T1 のベース電圧及びベース電流の波形をそれぞれ示す。例示的な最適駆動条件のためのベース電流は実際に非対称であり、負の電流ピークが 4.3 mA であり、正の電流ピークが 3.9 mA であることに留意すべきである。この非対称性は、トランジスタ T1 をターンオフするためにベースから過剰の少数担体電荷を除去する必要があることに起因する。ベース電圧の振れは、約 340 mV<sub>pp</sub> であることが示されている。

40

#### 【0038】

本発明の他の例示的な実施形態において、E 級電力増幅器に対する入力ネットワークは、能動ドライバ段又は前置増幅器を用いて実装されることができ、例えば 10 dB の増大された電力利得を与えることができる。図 21 は、E 級電力増幅器（203）を駆動するために能動ドライバ段（201）を実装する従来増幅器（200）の概略的な回路図である。従来増幅器のドライバ回路（201）は、共通エミッタ段（S1）と、それに続いて二重エミッタフォロワ（S2）を含み、これは典型的には、100 GHz まで動作する高速デジタル回路で用いられる。その低出力インピーダンスのために、図 21 の回路（201）は最初は前置増幅器の優れた候補と考えられていた。図 21 の例示的な回路に対して、コンピュータ・シミュレーションを行った。

50

#### 【0039】

シミュレーションの結果は、従来のドライバ(200)回路の使用は所望の結果を生じないことを示した。具体的には、シミュレーション結果は、良好な電圧利得( $> 10$  dB)が達成されることを例証した。しかしながら、このシミュレーションから、電力バイポーラ・トランジスタT1のベースへと電流をプッシュする際及びベースからの電流をプルする際の大きな出力インピーダンスにおける差が、効率の低下をもたらし、不安定な挙動を生じることが例証された。この問題は、電流がベースへとプッシュされる際にはドライバ出力インピーダンスは低い、電流がベースからプルされる際にはドライバ出力インピーダンスがより高いという事実に起因し、これは、例えば図20(A)及び図20(B)に示されるような好ましい非対称ベース電流波形を生じるために必要とされる条件とは正反対である。これらの結果から、電流源又は抵抗器プルダウンのいずれかを有するエミッタ・フォロワ・ドライバ段は、ミリメートル波周波数のためのE級ドライバ段としての実装には次善の策であることが例証された。

10

20

30

40

50

#### 【0040】

図22は、本発明の例示的な実施形態による2段電力増幅器回路(300)を示す概略的な回路図である。一般に、例示的な2段電力増幅器回路(300)は、E級電力増幅器回路(302)に連結した前置増幅器回路(301)を含む。一般に、前置増幅器回路(301)は、共通エミッタ・トランジスタT2、負荷伝送線路TL\_CP(303)、ベース・バイアス・チョーク(304)、及び抵抗器Rbを含む共通エミッタ・ドライバ・フレームワークと、入力伝送線路TL\_IN(305)と、開放スタブOS\_IN(306)とを含み、これらは、50オームの伝送線路(307)を介して電源(P\_IN)に接続している。

#### 【0041】

例示的な前置増幅器回路(301)は、上述のようなE級電力増幅器のための例示的な最適駆動条件に従って設計される。共通エミッタ段のための負荷伝送線路(303)は、最適な電力伝達のための段間整合を達成するようにも、電力増幅器の入力静電容量(C<sub>in</sub>で表す)を有する高インピーダンス共振タンクを形成するようにも選択されない(この後者の選択肢は比較的高い電圧利得をもたらす)。これらの2つのアプローチは、電流源又は抵抗器プルダウンを備えたエミッタフォロワの使用と同様に、E級電力増幅器の不十分な動作(そしてときには、不安定でさえある)を生じることが見いだされた。

#### 【0042】

本発明の例示的な実施形態によれば、E級電力増幅器(302)は、電圧の振れが400 mV<sub>pp</sub>を超えるようにさせることなく、(図20に示されたような)非対称な電流の振れによって駆動される。これは、小さい出力インピーダンス及び十分な電流能力を有するドライバを通じて得ることができる。共通エミッタ増幅器は、並列出力インピーダンスとの相互インダクタンスによって表すことができ、直列出力インピーダンスを有する電圧増幅器のテブナンの等価回路を有する。この実装において、負荷TL\_CP(303)は、Z<sub>s</sub>が低い実数インピーダンスに可能な限り近くなるような大きさとされる。例えば、1つの例示的な実施形態において、達成されたZ<sub>s</sub>は、10オームに直列誘導成分を加えたものに対応する。T2のコレクタにおける寄生容量のために、TL\_CP(303)がより低い誘導成分を有するZ<sub>s</sub>を達成するような大きさとされる場合、より高い抵抗成分が得られる。前置増幅器の出力インピーダンスは動的に変化するため、Sパラメータ解析によって求められる出力インピーダンスが最も優れた近似とみなされることに留意すべきである。

#### 【0043】

抵抗器RbがトランジスタT1及びT2のベース・ノードに接続されて、バイアス・ネットワーク内に抵抗損失を与え、これはそうしなければ、低周波数(約10 GHz)で共振を示す場合がある。この方法で、(Sパラメータ特性評価を通じて)無条件安定が得られる。

#### 【0044】

図22の例示的な2段電力増幅器回路(300)のコンピュータ・シミュレーションを

行った。図 23 (A) 及び図 23 (B) は、図 22 のスイッチング・トランジスタ T1 についてシミュレーションされたベース電圧及びベース電流の波形をグラフとして示す。スイッチング・トランジスタ T1 についてのベース電流波形 (図 23 (B)) は、図 10 の例示的な回路についての受動インピーダンス変成を有する設計において得られたベース電流インピーダンス (図 20 (B)) のシミュレーション結果と同様であることに留意すべきである。能動ドライバ (前置増幅器) が実装された場合の方が、増大した出力インピーダンスのせいで、受動インピーダンス変成器ネットワークが用いられる場合 (図 10) に得られるより小さい出力インピーダンスと比べて、より大きい電圧の振れが得られるが、それでも電圧の振れは依然として望ましい最適条件である 400 mV p p を下回る。

#### 【0045】

図 24 ~ 図 27 は、図 22 の例示的な 2 段増幅器についてのシミュレーション結果の例示的なグラフである。詳細には、図 24 は、P A E を電源電力レベル設定に対してグラフとして示し、図 25 は、コレクタ効率を電源電力レベル設定に対してグラフとして示し、図 26 は、電力利得を電源電力レベル設定に対してグラフとして示し、図 27 は、出力電力を電源電力レベル設定に対してグラフとして示す。図 24 ~ 図 27 の例示的なグラフ図に示されるように、この例示的な設計は、60 GHz において、+2 dBm の入力電力で 16% の P A E を達成し、10 dB の電力利得で +10 dBm の出力電力及び P A E > 15% を達成する。

#### 【0046】

受動及び能動 (前置増幅器) 回路 (それぞれ図 10 及び図 22) の両方に対するシミュレーション結果は、(図 20 (A) ~ 図 20 (B) 及び図 23 (A) ~ 図 23 (B) から各々、収集されるように) 同様の電流及び電圧過渡波形の下で最も高い効率が得られることを示す。

#### 【0047】

本発明の別の例示的な実施形態において、例示的な 2 段増幅器回路 (300) は、差動作及びより高い電力出力のために拡張することができる。図 28 は、本発明の例示的な実施形態による平衡差動スイッチ・モード電力増幅器回路の概略的な回路図である。具体的には、図 28 は、第 1 のドライバ回路 (301) 及び E 級電力増幅器回路 (302) (図 22 に示されているような構造を有する)、並びに、図 28 に示されているように接地線 G に関して各々ドライバ回路 (301) 及び E 級増幅器回路 (302) の鏡像である第 2 のドライバ回路 (301A) 及び E 級電力増幅器回路 (302A) を含む差動増幅器回路 (400) を概略的に図示する。換言すれば、図 22 の例示的な回路が複製され、差動電源 (この場合は、100 の差動) から駆動され、電力を差動負荷に供給する。差動入力電源及び差動負荷に対する接地接続は、随意に省略することができる。この例示的な設計は 3 dB を超える出力電力を与えることが、それ以外の動作は、図 22 の回路と実質的に同一である。

#### 【0048】

図 29 は、本発明のさらに他の例示的な実施形態による平衡差動電力増幅器 (500) の概略的な回路図である。差動増幅器回路 (500) は、ドライバ回路が、駆動電流をバイポーラ・スイッチング・トランジスタに供給してより高い電力出力を可能にするためのトータムポール・ドライバを含むこと以外は、図 28 の例示的な差動電力増幅器回路 (400) と同様である。

#### 【0049】

より詳細には、図 29 に示されるように、駆動回路 (301) 及び (301A) の負荷伝送線路 T L \_ C P がバイポーラ・トランジスタ T3 で置き換えられ、これは各々のトランジスタ T2 と位相をずらして駆動され、能動的なプルアップ及びプルダウンの両方を与える。トランジスタ T3 は、回路 (501) 及び (501A) によって駆動され、これは、Q3 に対するバイアス、随意の DC レベルシフト、及び随意的インピーダンス整合を与える。各トランジスタ・ペア T2 及び T3 は、異なる DC 零入力電流において、随意的バイアス RF チョーク又は定電流源 (図 29 には図示せず) の使用によって、バイアスをか

10

20

30

40

50

けられることができる。従って、スイッチング・トランジスタ T 1 のベースに供給されるプルアップ及びプルダウン電流及びインピーダンスは、独立して設定することができる。さらに、T 2 及び T 3 を通る信号経路における利得は、T 2 ( O S \_ I N 及び T L \_ I N ) 及び T 3 ( S U B C K T 1 ) に対するインピーダンス整合回路において成される調整によって、独立して設定されることができる。

【 0 0 5 0 】

従って、図 2 9 の例示的回路は、トランジスタ T 1 のベースを、例えば、図 2 0 及び図 2 3 に示されるようなトランジスタ T 1 に対する非対称ベース電流、トランジスタ T 1 に対する 4 0 0 m V p p を超えないベース電圧の振れ、及び最適ベース電圧の振れを生じるトランジスタ T 1 のベースから見た低い電源インピーダンス  $Z_s$  といった、最適駆動条件で駆動するように設計することができる。

10

【 0 0 5 1 】

他の例示的な設計は、図 2 9 に対する拡張を含み、これは当業者が容易に想到することができる。例えば、トータムポール・ドライバ・トランジスタ T 2 及び T 3 の前に、基本的な機能を変更することなく T 2 及び T 3 に適切な駆動信号を与える他の差動回路（例えば、トランジスタの差動増幅器ペア又は変圧器）を置くことができる。

【 0 0 5 2 】

例示的な実施形態を添付の図面を参照しながら記載してきたが、本発明はこれらの例示的な実施形態に限定されるものではなく、本発明の範囲及び精神から逸脱することなく、当業者によって種々の他の変更及び改変を達成し得ることを理解すべきである。このような変更及び改変のすべては、添付の特許請求の範囲によって定義される本発明の範囲内に含まれることが意図される。

20

【 図面の簡単な説明 】

【 0 0 5 3 】

【 図 1 】ミリメートル波周波数で高効率のスイッチ・モード動作を与えるための、本発明の例示的な回路及び方法を用いて設計されることができる E 級電力増幅器の一般的構成を示す概略図である。

【 図 2 】 ( A ) は、ゼロ電圧スイッチングを提供するための、図 1 の E 級電力増幅器の最適電流波形を示す、例示的なタイミング図である。( B ) は、ゼロ電圧スイッチングを提供するための、図 1 の E 級電力増幅器の最適電圧波形を示す、例示的なタイミング図である。

30

【 図 3 】 E 級電力増幅器について、コレクタ効率をトランジスタのターンオフ時間の関数として示す例示的なグラフである。

【 図 4 】 E 級電力増幅器の電力付加効率 ( P A E ) を、増幅器コアにおける 3 つの異なる効率 ( 7 0 % から 5 0 % まで ) について、出力電力 + 1 0 d B m 、及び総 ( ドライバ + E 級コア ) 電力利得 1 0 d B と仮定して、前置増幅器 ( ドライバ ) の電力消費の関数として示した例示的なグラフである。

【 図 5 】 1 0 オーム及び 3 0 オームの異なる電源インピーダンス (  $Z_s$  ) を有する E 級増幅器について、変換器利得及びコレクタ効率のシミュレーション結果を電源電力レベルの関数として示す例示的なグラフである。

40

【 図 6 】 1 0 オーム及び 3 0 オームの異なる電源インピーダンス (  $Z_s$  ) を有する E 級増幅器について、変換器利得及びコレクタ効率のシミュレーション結果を電源電力レベルの関数として示す例示的なグラフである。

【 図 7 】 1 0 オーム及び 3 0 オームの異なる電源インピーダンス (  $Z_s$  ) を有する E 級増幅器について、変換器利得及びコレクタ効率のシミュレーション結果を電源電力レベルの関数として示す例示的なグラフである。

【 図 8 】 1 0 オーム及び 3 0 オームの異なる電源インピーダンス (  $Z_s$  ) を有する E 級増幅器について、変換器利得及びコレクタ効率のシミュレーション結果を電源電力レベルの関数として示す例示的なグラフである。

【 図 9 】 ( A ) は、3 0 オームの電源インピーダンスを有する E 級増幅器のシミュレーシ

50

オンされたベース電圧を示す例示的なグラフである。(B)は、10オームの電源インピーダンスを有するE級増幅器のシミュレーションされたベース電圧を示す例示的なグラフである。

【図10】本発明の例示的な実施形態による、オンチップ伝送線路入力及び出力整合ネットワークを含むE級増幅器回路の概略的な回路図である。

【図11】入力整合ネットワークは、低い実数インピーダンス(約7オームから約10オームまで)がベースから電源方向に見られる(図10中Zsとして示される)ように設計された、図10の回路についてのシミュレーション結果の例示的なグラフである。

【図12】入力整合ネットワークは、低い実数インピーダンス(約7オームから約10オームまで)がベースから電源方向に見られる(図10中Zsとして示される)ように設計された、図10の回路についてのシミュレーション結果の例示的なグラフである。

10

【図13】入力整合ネットワークは、低い実数インピーダンス(約7オームから約10オームまで)がベースから電源方向に見られる(図10中Zsとして示される)ように設計された、図10の回路についてのシミュレーション結果の例示的なグラフである。

【図14】入力整合ネットワークは、低い実数インピーダンス(約7オームから約10オームまで)がベースから電源方向に見られる(図10中Zsとして示される)ように設計された、図10の回路についてのシミュレーション結果の例示的なグラフである。

【図15】入力整合ネットワークが電源とスイッチ・デバイス(例えばトランジスタ・ベース)との間の共役整合を与えるように設計された、図10の回路についてのシミュレーション結果の例示的なグラフである。

20

【図16】入力整合ネットワークが電源とスイッチ・デバイス(例えばトランジスタ・ベース)との間の共役整合を与えるように設計された、図10の回路についてのシミュレーション結果の例示的なグラフである。

【図17】入力整合ネットワークが電源とスイッチ・デバイス(例えばトランジスタ・ベース)との間の共役整合を与えるように設計された、図10の回路についてのシミュレーション結果の例示的なグラフである。

【図18】入力整合ネットワークが電源とスイッチ・デバイス(例えばトランジスタベース)との間の共役整合を与えるように設計された、図10の回路についてのシミュレーション結果の例示的なグラフである。

【図19】(A)は、約7オームから約10オームの実数インピーダンスを与えるように設計された入力整合ネットワークでシミュレーションした場合の例示的な図10の回路についての、コレクタ電流を示す例示的なグラフである。(B)は、約7オームから約10オームの実数インピーダンスを与えるように設計された入力整合ネットワークでシミュレーションした場合の例示的な図10の回路についての、コレクタ電圧を示す例示的なグラフである。(C)は、約7オームから約10オームの実数インピーダンスを与えるように設計された入力整合ネットワークでシミュレーションした場合の例示的な図10の回路についての、負荷電圧波形を示す例示的なグラフである。

30

【図20】(A)は、約7オームから約10オームの実数インピーダンスを与えるように設計された入力整合ネットワークでシミュレーションした場合の例示的な図10の回路についての、ベース電圧波形を示す例示的なグラフである。(B)は、約7オームから約10オームの実数インピーダンスを与えるように設計された入力整合ネットワークでシミュレーションした場合の例示的な図10の回路についての、ベース電流波形を示す例示的なグラフである。

40

【図21】E級電力増幅器のための従来のドライバ回路の概略的な回路図である。

【図22】本発明の例示的な実施形態による2段電力増幅器回路の概略的な回路図である。

【図23】(A)は、図22の例示的なE級スイッチング・トランジスタT1についての、ベース電圧波形を示す例示的なグラフである。(B)は、図22の例示的なE級スイッチング・トランジスタT1についての、ベース電流波形を示す例示的なグラフである。

【図24】図22の例示的な2段増幅器についてのシミュレーション結果の例示的なグラ

50

フである。

【図 2 5】図 2 2 の例示的な 2 段増幅器についてのシミュレーション結果の例示的なグラフである。

【図 2 6】図 2 2 の例示的な 2 段増幅器についてのシミュレーション結果の例示的なグラフである。

【図 2 7】図 2 2 の例示的な 2 段増幅器についてのシミュレーション結果の例示的なグラフである。

【図 2 8】本発明の例示的な実施形態による平衡差動スイッチ・モード電力増幅器回路の概略的な回路図である。

【図 2 9】本発明の他の例示的な実施形態による平衡差動スイッチ・モード電力増幅器回路の概略的な回路図である。

10


【符号の説明】

【0054】


- 10、100、200：電力増幅器
- 11、12、304：RFチョーク
- 13：出力整合ネットワーク
- 101、102、104、105、303、305：伝送線路
- 103、106、306：開放スタブ
- 107、307：抵抗器
- 300：2段電力増幅器
- 301、301A：前置増幅器回路（ドライバ回路）
- 302、302A：E級電力増幅器
- 400：差動増幅器回路
- 500：平衡差動増幅器回路
- 501、501A：回路

20


【図 1】




【図 3】




【図 2】




【図 4】




【 図 5 】




【 図 7 】




【 図 6 】




【 図 8 】




【 図 9 】



【 図 10 】




【 図 11 】







【 図 1 2 】




【 図 1 4 】




【 図 1 3 】




【 図 1 5 】




【 図 1 6 】




【 図 1 8 】




【 図 1 7 】




【図 19】




【図 20】




【図 21】




【図 22】




【 図 2 3 】




【 図 2 4 】




【 図 2 5 】




【 図 2 6 】



【 図 2 8 】



【 図 2 7 】



【図 29】





FIG. 5A




FIG. 5B




FIG. 5C




FIG. 5D




FIG. 6A




FIG. 6B




FIG. 7




FIG. 8A




FIG. 8B




FIG. 8C




FIG. 9A




FIG. 8D




FIG. 9B




FIG. 9C




FIG. 9D




FIG. 10A




FIG. 10B




FIG. 10C




FIG. 11A




FIG. 11B




FIG. 12 (Prior Art)










FIG. 13








FIG. 16




FIG. 17

【手続補正書】

【提出日】平成20年12月12日(2008.12.12)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

B J T (バイポーラ接合型トランジスタ)を含む能動スイッチ・デバイスと、  
 前記 B J T のベースに結合し、前記能動スイッチをスイッチ・モード動作のために駆動  
 する入力ネットワークと、  
 を含む、電力増幅器回路であって、

前記入力ネットワークが、非対称ベース電流及び約 4 0 0 m V p p (ミリボルト・ピー  
 ク・ツー・ピーク)を越えない振れを有するベース電圧を生じる、B J T のベースから見  
 た電源インピーダンス  $Z_s$  を与える、電力増幅器回路。

【請求項 2】

前記非対称ベース電流が、正のピーク電圧振幅よりも大きい負のピーク電圧振幅を有す  
 る、請求項 1 に記載の電力増幅器回路。

【請求項 3】

前記入力ネットワークが、受動インピーダンス変成ネットワークを含む、請求項 1 に記  
 載の電力増幅器回路。

【請求項 4】

前記電力増幅器回路が、差動電力増幅器回路である、請求項 3 に記載の電力増幅器回路

。

## 【請求項 5】

前記入力ネットワークが、能動ドライバ段を含む、請求項 1 に記載の電力増幅器回路。

## 【請求項 6】

前記能動ドライバ段が、共通エミッタ前置増幅器回路を含む、請求項 5 に記載の電力増幅器回路。

## 【請求項 7】

前記電力増幅器回路が、差動電力増幅器である、請求項 5 に記載の電力増幅器回路。

## 【請求項 8】

トータムポール回路を含む、請求項 7 に記載の電力増幅器回路

## 【請求項 9】

増幅器回路の第 1 段に A C 信号を入力するステップと、

第 1 段から、スイッチ・モードで動作する B J T (バイポーラ接合トランジスタ) を含む第 2 段へと A C 信号を出力するステップと、

前記第 1 段からの A C 信号出力を用いて前記 B J T を駆動するステップであって、非対称ベース電流を B J T のベース端子に印加して、約 4 0 0 m V p p (ミリボルト・ピーク・ツー・ピーク) を超えない振れを有するベース電圧を与えることを含むステップと、を含む、信号を増幅するための方法。

## 【請求項 10】

前記非対称ベース電流が、正のピーク電圧振幅よりも大きい負のピーク電圧振幅を有する、請求項 9 に記載の方法。

## 【請求項 11】

前記駆動ステップが、非対称駆動電流及びベース電圧を生じる、前記 B J T のベースから見た電源インピーダンス  $Z_s$  を提供することを含む、請求項 9 に記載の方法。

## 【請求項 12】

前記第 1 段において入力 A C 信号を増幅するステップと、増幅された A C 信号を第 2 段に出力するステップとを含む、請求項 9 に記載の方法。

## 【請求項 13】

B J T のコレクタ・ノードにおいて生成された A C 信号をフィルタリングするステップと、前記フィルタリングされた信号を前記第 2 段から出力するステップとをさらに含む、請求項 9 に記載の方法。

## 【請求項 14】

A C 信号を第 1 段に入力するステップが、A C 信号を差動入力端子に入力することを含む、請求項 9 に記載の方法。

## 【請求項 15】

共通エミッタ増幅器を含む第 1 段と、

前記第 1 段の出力に結合した第 2 段であって、スイッチ・モードで動作する B J T (バイポーラ接合型トランジスタ) を含む、第 2 段と、

を含む、電力増幅器回路であって、

前記第 1 段出力が前記第 2 段への信号を駆動して、正のピーク振幅よりも大きい負のピーク振幅を有する非対称ベース電流及び 4 0 0 m V p p を超えない電圧の振れを有するベース電圧で前記 B J T を駆動する、電力増幅器回路。

## 【請求項 16】

前記第 1 段が、インピーダンス変換ネットワークを含む、請求項 15 に記載の電力増幅器回路。

## フロントページの続き

(81)指定国 AP(BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), EA(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), EP(AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR), OA(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG), AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW

(74)代理人 100086243

弁理士 坂口 博

(72)発明者 フロイド、ブライアン、エー

アメリカ合衆国 10567 ニューヨーク州 コートランド・マナー クララ・コート 24

(72)発明者 ガルシア、アルベルト、バルデス

アメリカ合衆国 77840 テキサス州 カレッジ・ステーション サウスウェスト・パークウェイ 1101 ナンバー607

(72)発明者 ファイファー、ウーリッヒ、アール

アメリカ合衆国 10598 ニューヨーク州 ヨークタウン・ハイツ パークウェイ・ドライブ 27

(72)発明者 レイノルズ、スコット・ケビン

アメリカ合衆国 10527 ニューヨーク州 グラニット・スプリングス ボニー・ブレイ・アベニュー 2

Fターム(参考) 5J067 AA04 AA41 AA61 CA36 FA18 HA25 HA29 HA33 HA39 KA29  
 KS11 LS12 SA14 TA02 TA06  
 5J500 AA04 AA42 AA61 AC36 AF18 AH09 AH24 AH25 AH29 AH33  
 AK29 AK68 AS14 AT02 AT06 CK03 WU08