

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2015-64676
(P2015-64676A)

(43) 公開日 平成27年4月9日(2015.4.9)

(51) Int.Cl.		F I				テーマコード (参考)
G06F 1/32	(2006.01)	G06F 1/00	332Z			5B011
G06F 1/04	(2006.01)	G06F 1/04	301C			5B079

審査請求 未請求 請求項の数 32 O L (全 54 頁)

(21) 出願番号 特願2013-197394 (P2013-197394)
(22) 出願日 平成25年9月24日 (2013.9.24)

(特許庁注：以下のものは登録商標)

1. BLUETOOTH
2. WINDOWS
3. ANDROID

(71) 出願人 000003078
株式会社東芝
東京都港区芝浦一丁目1番1号

(74) 代理人 100089118
弁理士 酒井 宏明

(74) 代理人 100112656
弁理士 宮田 英毅

(72) 発明者 瀬川 淳一
東京都港区芝浦一丁目1番1号 株式会社東芝内

(72) 発明者 金井 達徳
東京都港区芝浦一丁目1番1号 株式会社東芝内

最終頁に続く


(54) 【発明の名称】 情報処理装置、半導体装置、情報処理方法およびプログラム

(57) 【要約】

【課題】性能を損なうことなく省電力化を適切に行うことが可能な情報処理装置、半導体装置、情報処理方法およびプログラムを提供する。

【解決手段】実施形態の情報処理装置は、記憶装置と、1以上の周辺機器と、命令を実行する第1の状態、または、割り込みを待つ第2の状態に遷移可能なプロセッサと、を備える情報処理装置であって、状態制御部を有する。状態制御部は、プロセッサが第2の状態に遷移するときに、少なくとも1つの周辺機器と記憶装置との間でデータ転送のための処理が行われている場合は、プロセッサが第1の状態のときよりも消費電力が小さい第3の状態に情報処理装置を遷移させる制御を行う。一方、何れの周辺機器と記憶装置との間でもデータ転送のための処理が行われていない場合は、状態制御部は、第3の状態よりも消費電力が小さい第4の状態に情報処理装置を遷移させる制御を行う。

【選択図】 図1



【特許請求の範囲】**【請求項 1】**

記憶装置と、

1以上の周辺機器と、

命令を実行する第1の状態、または、割込みを待つ第2の状態に遷移可能なプロセッサと、を備える情報処理装置であって、

前記プロセッサが前記第2の状態に遷移するとき、少なくとも1つの前記周辺機器と前記記憶装置との間でデータ転送のための処理が行われている場合は、前記プロセッサが前記第1の状態のときよりも消費電力が小さい第3の状態に前記情報処理装置を遷移させる一方、何れの前記周辺機器と前記記憶装置との間でも前記データ転送のための処理が行われていない場合は、前記第3の状態よりも消費電力が小さい第4の状態に前記情報処理装置を遷移させる制御を行う状態制御部を有する、

10

情報処理装置。

【請求項 2】

前記状態制御部は、前記第4の状態では、前記プロセッサへ供給する電圧を下げる制御を行う、

請求項1に記載の情報処理装置。

【請求項 3】

前記状態制御部は、前記第4の状態では、前記プロセッサが前記第1の状態のときに用いられるクロックを示す高周波クロックを生成する高周波発振器の発振を停止させる制御を行う、

20

請求項1に記載の情報処理装置。

【請求項 4】

前記状態制御部は、前記第4の状態では、前記プロセッサが前記第1の状態のときに用いられるクロックを示す高周波クロックを生成する高周波発振器への電力供給を停止させる制御を行う、

請求項1に記載の情報処理装置。

【請求項 5】

前記高周波発振器は、シリコンオシレータである、

請求項3または請求項4に記載の情報処理装置。

30

【請求項 6】

前記記憶装置は揮発性メモリであり、

前記状態制御部は、前記第4の状態では、前記記憶装置を、前記記憶装置に記憶されたデータを保持可能であって、データの読み出しまたは書き込みを行うことはできないセルフフレッシュ状態に遷移させる制御を行う、

請求項1に記載の情報処理装置。

【請求項 7】

前記記憶装置は不揮発性メモリであり、

前記状態制御部は、前記第4の状態では、前記記憶装置への電力供給を停止させる制御を行う、

40

請求項1に記載の情報処理装置。

【請求項 8】

前記プロセッサはキャッシュメモリを備え、

前記状態制御部は、前記第4の状態に前記情報処理装置を遷移させる場合は、前記記憶装置への書き込みが行われていない前記キャッシュメモリ内のデータを前記記憶装置へ書き出す処理を行った後、前記キャッシュメモリへの電力供給を停止させる制御を行う、

請求項1に記載の情報処理装置。

【請求項 9】

前記プロセッサはキャッシュメモリを備え、

前記状態制御部は、前記第4の状態では、前記キャッシュメモリに供給する電圧を、前

50

記プロセッサが前記第 1 の状態のときよりも下げる制御を行う、
請求項 1 に記載の情報処理装置。

【請求項 1 0】

前記周辺機器は、
ストレージデバイス、コミュニケーションデバイス、ディスプレイデバイス、イメージ
キャプチャデバイスのうちの何れかである、
請求項 1 に記載の情報処理装置。

【請求項 1 1】

前記周辺機器ごとに、前記周辺機器を制御するデバイス制御部をさらに備え、
前記デバイス制御部は、前記プロセッサからの入出力要求を受けると、前記データ転送
のための処理を開始し、前記データ転送のための処理が完了すれば前記プロセッサに対し
て割込みをかけて通知する、
請求項 1 に記載の情報処理装置。

10

【請求項 1 2】

記憶装置と、
1 以上の周辺機器と、
命令を実行する第 1 の状態、または、割込みを待つ第 2 の状態に遷移可能なプロセッサ
と、を備える情報処理装置が実行する情報処理方法であって、
前記プロセッサが前記第 2 の状態に遷移するときに、少なくとも 1 つの前記周辺機器と
前記記憶装置との間でデータ転送のための処理が行われている場合は、前記プロセッサが
前記第 1 の状態のときよりも消費電力が小さい第 3 の状態に前記情報処理装置を遷移させ
る一方、何れの前記周辺機器と前記記憶装置との間でも前記データ転送のための処理が行
われていない場合は、前記第 3 の状態よりも消費電力が小さい第 4 の状態に前記情報処理
装置を遷移させる制御を行う状態制御ステップを含む、
情報処理方法。

20

【請求項 1 3】

記憶装置と、
1 以上の周辺機器と、
命令を実行する第 1 の状態、または、割込みを待つ第 2 の状態に遷移可能なプロセッサ
と、を備える情報処理装置に搭載されたコンピュータに、
前記プロセッサが前記第 2 の状態に遷移するときに、少なくとも 1 つの前記周辺機器と
前記記憶装置との間でデータ転送のための処理が行われている場合は、前記プロセッサが
前記第 1 の状態のときよりも消費電力が小さい第 3 の状態に前記情報処理装置を遷移させ
る一方、何れの前記周辺機器と前記記憶装置との間でも前記データ転送のための処理が行
われていない場合は、前記第 3 の状態よりも消費電力が小さい第 4 の状態に前記情報処理
装置を遷移させる制御を行う状態制御ステップを実行させるためのプログラム。

30

【請求項 1 4】

命令を実行する第 1 の状態、または、割込みを待つ第 2 の状態に遷移可能なプロセッサ
を備え、1 以上の周辺機器が接続された半導体装置であって、
前記プロセッサが前記第 2 の状態に遷移するときに、少なくとも 1 つの前記周辺機器と
前記半導体装置との間でデータ転送のための処理が行われている場合は、前記プロセッサ
が前記第 1 の状態のときよりも消費電力が小さい第 3 の状態に前記半導体装置を遷移させ
る一方、何れの前記周辺機器と前記半導体装置との間でも前記データ転送のための処理が
行われていない場合は、前記第 3 の状態よりも消費電力が小さい第 4 の状態に前記半導体
装置を遷移させる制御を行う状態制御部を有する、
半導体装置。

40

【請求項 1 5】

命令を実行する第 1 の状態、または、割込みを待つ第 2 の状態に遷移可能なプロセッサ
を備え、1 以上の周辺機器が接続された半導体装置が実行する情報処理方法であって、
前記プロセッサが前記第 2 の状態に遷移するときに、少なくとも 1 つの前記周辺機器と

50

前記半導体装置との間でデータ転送のための処理が行われている場合は、前記プロセッサが前記第 1 の状態のときよりも消費電力が小さい第 3 の状態に前記半導体装置を遷移させる一方、何れの前記周辺機器と前記半導体装置との間でも前記データ転送のための処理が行われていない場合は、前記第 3 の状態よりも消費電力が小さい第 4 の状態に前記半導体装置を遷移させる制御を行う状態制御ステップを含む、

情報処理方法。

【請求項 16】

命令を実行する第 1 の状態、または、割込みを待つ第 2 の状態に遷移可能なプロセッサを備え、1 以上の周辺機器が接続された半導体装置に搭載されたコンピュータに、

前記プロセッサが前記第 2 の状態に遷移するときに、少なくとも 1 つの前記周辺機器と前記半導体装置との間でデータ転送のための処理が行われている場合は、前記プロセッサが前記第 1 の状態のときよりも消費電力が小さい第 3 の状態に前記半導体装置を遷移させる一方、何れの前記周辺機器と前記半導体装置との間でも前記データ転送のための処理が行われていない場合は、前記第 3 の状態よりも消費電力が小さい第 4 の状態に前記半導体装置を遷移させる制御を行う状態制御ステップを実行させるためのプログラム。

10

【請求項 17】

記憶装置と、

1 以上の周辺機器と、

命令を実行する第 1 の状態、または、割込みを待つ第 2 の状態に遷移可能なプロセッサと、を備える情報処理装置であって、

20

前記プロセッサが前記第 2 の状態に遷移するときに、何れの前記周辺機器と前記記憶装置との間でもデータ転送のための処理が行われていない場合は、前記情報処理装置の消費電力を下げる制御を行う状態制御部を有する、

情報処理装置。

【請求項 18】

前記状態制御部は、

前記プロセッサが前記第 2 の状態に遷移するときに、何れの前記周辺機器と前記記憶装置との間でもデータ転送のための処理が行われていない場合は、前記プロセッサに供給する電圧を下げる制御を行う、

請求項 17 に記載の情報処理装置。

30

【請求項 19】

前記状態制御部は、

前記プロセッサが前記第 2 の状態に遷移するときに、何れの前記周辺機器と前記記憶装置との間でもデータ転送のための処理が行われていない場合は、前記プロセッサが前記第 1 の状態のときに用いられるクロックを示す高周波クロックを生成する高周波発振器の発振を停止させる制御を行う、

請求項 17 に記載の情報処理装置。

【請求項 20】

前記状態制御部は、

前記プロセッサが前記第 2 の状態に遷移するときに、何れの前記周辺機器と前記記憶装置との間でもデータ転送のための処理が行われていない場合は、前記プロセッサが第 1 の状態のときに用いられるクロックを示す高周波クロックを生成する高周波発振器への電力供給を停止させる制御を行う、

40

請求項 17 に記載の情報処理装置。

【請求項 21】

前記高周波発振器は、シリコンオシレータである、

請求項 19 または請求項 20 に記載の情報処理装置。

【請求項 22】

前記記憶装置は揮発性メモリであり、

前記状態制御部は、

50

前記プロセッサが前記第 2 の状態に遷移するときに、何れの前記周辺機器と前記記憶装置との間でもデータ転送のための処理が行われていない場合は、前記記憶装置を、前記記憶装置に記憶されたデータを保持可能であって、データの読み出しまたは書き込みを行うことはできないセルフリフレッシュ状態に遷移させる制御を行う、

請求項 17 に記載の情報処理装置。

【請求項 23】

前記記憶装置は不揮発性メモリであり、

前記状態制御部は、

前記プロセッサが前記第 2 の状態に遷移するときに、何れの前記周辺機器と前記記憶装置との間でもデータ転送のための処理が行われていない場合は、前記記憶装置に対する電力供給を停止させる制御を行う、

10

請求項 17 に記載の情報処理装置。

【請求項 24】

前記プロセッサはキャッシュメモリを備え、

前記状態制御部は、

前記プロセッサが前記第 2 の状態に遷移するときに、何れの前記周辺機器と前記記憶装置との間でもデータ転送のための処理が行われていない場合は、前記記憶装置への書き込みが行われていない前記キャッシュメモリ内のデータを前記記憶装置へ書き出す処理を行った後、前記キャッシュメモリへの電力供給を停止させる制御を行う、

請求項 17 に記載の情報処理装置。

20

【請求項 25】

前記プロセッサはキャッシュメモリを備え、

前記状態制御部は、

前記プロセッサが前記第 2 の状態に遷移するときに、何れの前記周辺機器と前記記憶装置との間でもデータ転送のための処理が行われていない場合は、前記キャッシュメモリに供給する電圧を、前記プロセッサが前記第 1 の状態のときよりも下げる制御を行う、

請求項 17 に記載の情報処理装置。

【請求項 26】

前記周辺機器は、

ストレージデバイス、コミュニケーションデバイス、ディスプレイデバイス、イメージキャプチャデバイスのうちの何れかである、

30

請求項 17 に記載の情報処理装置。

【請求項 27】

前記周辺機器ごとに、前記周辺機器を制御するデバイス制御部をさらに備え、

前記デバイス制御部は、前記プロセッサからの入出力要求を受けると、前記データ転送のための処理を開始し、前記データ転送のための処理が完了すれば前記プロセッサに対して割り込みをかけて通知する、

請求項 17 に記載の情報処理装置。

【請求項 28】

記憶装置と、

40

1 以上の周辺機器と、

命令を実行する第 1 の状態、または、割り込みを待つ第 2 の状態に遷移可能なプロセッサと、を備える情報処理装置が実行する情報処理方法であって、

前記プロセッサが前記第 2 の状態に遷移するときに、何れの前記周辺機器と前記記憶装置との間でもデータ転送のための処理が行われていない場合は、前記情報処理装置の消費電力を下げる制御を行う状態制御ステップを含む、

情報処理方法。

【請求項 29】

記憶装置と、

1 以上の周辺機器と、

50

命令を実行する第1の状態、または、割込みを待つ第2の状態に遷移可能なプロセッサと、を備える情報処理装置に搭載されたコンピュータに、

前記プロセッサが前記第2の状態に遷移するとき、何れの前記周辺機器と前記記憶装置との間でもデータ転送のための処理が行われていない場合は、前記情報処理装置の消費電力を下げる制御を行う状態制御ステップを実行させるためのプログラム。

【請求項30】

命令を実行する第1の状態、または、割込みを待つ第2の状態に遷移可能なプロセッサを備え、1以上の周辺機器が接続された半導体装置であって、

前記プロセッサが前記第2の状態に遷移するとき、何れの前記周辺機器と前記半導体装置との間でもデータ転送のための処理が行われていない場合は、前記半導体装置の消費電力を下げる制御を行う状態制御部を有する、
半導体装置。

【請求項31】

命令を実行する第1の状態、または、割込みを待つ第2の状態に遷移可能なプロセッサを備え、1以上の周辺機器が接続された半導体装置が実行する情報処理方法であって、

前記プロセッサが前記第2の状態に遷移するとき、何れの前記周辺機器と前記半導体装置との間でもデータ転送のための処理が行われていない場合は、前記半導体装置の消費電力を下げる制御を行う状態制御ステップを含む、
情報処理方法。

【請求項32】

命令を実行する第1の状態、または、割込みを待つ第2の状態に遷移可能なプロセッサを備え、1以上の周辺機器が接続された半導体装置に搭載されたコンピュータに、

前記プロセッサが前記第2の状態に遷移するとき、何れの前記周辺機器と前記半導体装置との間でもデータ転送のための処理が行われていない場合は、前記半導体装置の消費電力を下げる制御を行う状態制御ステップを実行させるためのプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、情報処理装置、半導体装置、情報処理方法およびプログラムに関する。

【背景技術】

【0002】

携帯情報機器（例えばタブレットやスマートフォン、メガネ型や腕時計型のウェアラブル端末など）や車載情報機器やセンサシステムなどの、コンピュータシステムを内蔵する情報処理装置の省電力化は重要な技術課題の一つである。このような情報処理装置の主要な構成要素（部品）はLSIチップ上にコンピュータシステムを集積したSoC(System On Chip)であり、SoC内のプロセッサコア（プロセッサ、CPU、MPUなどと呼ばれる場合がある）がプログラム（ソフトウェア）を実行することで様々な機能を実現する。

【0003】

使用中の情報処理装置のプロセッサコアが取り得る状態（遷移可能な状態）は大きく分けてラン状態（あるいはアクティブ状態とも呼ばれる）とアイドル状態がある。ラン状態では、プロセッサコアはプログラム（命令）の実行を続けている。アイドル状態では、プロセッサコアはプログラムを実行せずに、I/Oデバイス（周辺機器）の処理の完了などのイベント発生を、割込み等の手段によって通知されるのを待っている。

【0004】

従来の情報処理装置では、プロセッサコアがアイドル状態に入るとSoCはWAITモード（あるいはSLEEPモードとも呼ばれる）に遷移する。WAITモードのSoCでは、プロセッサコアはプログラムの実行を停止しているが、必要なI/Oデバイスは動作し続けていて、例えばI/O処理の完了、ユーザ入力、通信データの到着、タイマーなど

10

20

30

40

50

のイベントが発生すると、プロセッサコアはすぐにプログラムの実行を再開できる状態にあり、その状態を維持し続けるために必要な電力を消費し続けている。

【0005】

ここで、多くのSoCは、それが搭載されている情報処理装置をユーザが使用していないときなどに、低消費電力で待機するDEEP SLEEPモード(STOPモードとも呼ばれる)を有する。SoCをDEEP SLEEPモードにすると、プロセッサコアを停止するだけでなく、動作させる必要のないI/Oデバイスも停止させ、可能であればそれらへの電源供給を停止したり、供給する電源電圧を状態保持が可能な範囲で下げたり、クロックを停止したりすることで、消費電力を下げるができる。

【0006】

従来は、ユーザが操作していない状態が長時間にわたって継続していることを検出したときや、バッテリーの残量低下を検出したときや、ユーザから情報処理装置を省電力状態に移行する指示を受け付けたときなどに、情報処理装置はサスペンド処理(スタンバイ処理とも呼ばれる)を行い、SoC(あるいは情報処理装置全体やプロセッサコア)を消費電力の少ないDEEP SLEEPモードに遷移させることで、消費電力を抑えていた。

【0007】

従来のサスペンド処理では、SoC(あるいは情報処理装置全体)を安定な状態にしてから、SoCをDEEP SLEEPモードに遷移させることで、サスペンド状態を終えた後にサスペンド前の状態から処理を継続できるようにしている。すなわち、サスペンド処理は、プロセッサコアで実行中のプログラム(あるいはオペレーティングシステムの管理するプロセスやタスク)を停止してI/Oデバイス(周辺機器)への新たな処理要求の発行を抑制するとともに、DEEP SLEEPモード中は動作を停止するI/Oデバイス(DEEP SLEEPモードのSoCを起床させることができる起床可能デバイスではないI/Oデバイス)で実行中の処理があればその処理の完了を待ち、SoCを安定な状態にした後で、SoCをDEEP SLEEPモードにする。そのため、サスペンド処理の開始直後にSoCをDEEP SLEEPモードに遷移させられるわけではなく、安定な状態にするまでに時間を要する。

【0008】

一般に、WAITモードよりもDEEP SLEEPモードの方が、消費電力が小さいので、プロセッサコアがアイドル状態の時にSoCをWAITモードにする代わりにDEEP SLEEPモードにすることができれば、更に情報処理装置の平均消費電力を抑えることができる。

【0009】

しかしながら、例えばプロセッサコアがアイドル状態に遷移する時に従来のサスペンド処理の方法を用いてSoCをDEEP SLEEPモードに遷移させようとする、サスペンド処理のオーバーヘッドが無視できない長さとなり、情報処理装置の性能を大きく損なってしまうという問題がある。

【先行技術文献】

【特許文献】

【0010】

【特許文献1】特許第3758477号公報

【発明の概要】

【発明が解決しようとする課題】

【0011】

本発明が解決しようとする課題は、性能を損なうことなく省電力化を適切に行うことが可能な情報処理装置、半導体装置、情報処理方法およびプログラムを提供することである。

【課題を解決するための手段】

【0012】

実施形態の情報処理装置は、記憶装置と、1以上の周辺機器と、命令を実行する第1の

10

20

30

40

50

状態、または、割込みを待つ第2の状態に遷移可能なプロセッサと、を備える情報処理装置であって、状態制御部を有する。状態制御部は、プロセッサが第2の状態に遷移するとき、少なくとも1つの周辺機器と記憶装置との間でデータ転送のための処理が行われている場合は、プロセッサが第1の状態のときよりも消費電力が小さい第3の状態に情報処理装置を遷移させる制御を行う。一方、何れの周辺機器と記憶装置との間でもデータ転送のための処理が行われていない場合は、状態制御部は、第3の状態よりも消費電力が小さい第4の状態に情報処理装置を遷移させる制御を行う。

【図面の簡単な説明】

【0013】

【図1】第1実施形態の情報処理装置のハードウェア構成例を示す図。

10

【図2】第1実施形態のPMICの構成例を示す図。

【図3】第1実施形態のS Cの電源ドメインを示す図。

【図4】第1実施形態の高周波発振器の起動/停止を説明するための図。

【図5】変形例の情報処理装置のハードウェア構成例を示す図。

【図6】変形例の情報処理装置のハードウェア構成例を示す図。

【図7】変形例の情報処理装置のハードウェア構成例を示す図。

【図8】第1実施形態のクロック制御モジュールの構成例を示す図。

【図9】変形例のクロック制御モジュールの構成例を示す図。

【図10】実施形態のマイコンの構成例を示す図。

【図11】第1実施形態のオペレーティングシステムの機能構成例を示す図。

20

【図12】第1実施形態のデバイス状態管理情報の一例を示す図。

【図13】第1実施形態のデバイスドライバの動作例を示すフロー図。

【図14】第1実施形態のプロセス切替部の動作例を示すフロー図。

【図15】第1実施形態のS Cの動作例を示すフロー図。

【図16】第1実施形態のS CとPMICとの連携を説明するための図。

【図17】第1実施形態のS Cの動作例を示すフロー図。

【図18】第5実施形態のI/Oデバイスの状態遷移の様子を示す図。

【図19】第7実施形態のプロセス切替部の動作例を示すフロー図。

【図20】第8実施形態の情報処理装置の外観を示す図。

【図21】第8実施形態の情報処理装置のハードウェア構成例を示す図。

30

【図22】第8実施形態の情報処理装置のハードウェア構成例を示す図。

【図23】変形例の情報処理装置のハードウェア構成例を示す図。

【図24】第8実施形態のS Cの状態遷移の一例を示す図。

【図25】第8実施形態のオペレーティングシステムの機能構成例を示す図。

【図26】第8実施形態のデバイスドライバの動作例を示すフロー図。

【図27】第8実施形態のプロセス切替部の動作例を示すフロー図。

【図28】第8実施形態のマイコンとS Cとの接続例を示す図。

【図29】第8実施形態のマイコンによる電源管理を説明するための図。

【図30】第8実施形態のマイコンの動作例を示すフロー図。

【図31】第8実施形態のS Cの動作例を示すフロー図。

40

【図32】第9実施形態のハイパーバイザの機能構成例を示す図。

【図33】第9実施形態のWFI処理部の動作例を示すフロー図。

【図34】第9実施形態のI/Oデバイス制御部の動作例を示すフロー図。

【図35】第9実施形態の割込み処理の動作例を示すフロー図。

【発明を実施するための形態】

【0014】

以下、添付図面を参照しながら、本発明に係る情報処理装置、情報処理方法およびプログラムの実施形態を詳細に説明する。

【0015】

(第1実施形態)

50

図1は、本実施形態の情報処理装置1のハードウェア構成の一例を示す図である。図1に示すように、情報処理装置1は、電源装置10と、PMIC(Power Management IC)20と、メインメモリ30と、SoC(System On Chip)100と、表示デバイス200と、ストレージデバイス210と、ネットワークデバイス220と、HID230とを備える。以下の説明では、表示デバイス200、ストレージデバイス210、ネットワークデバイス220、および、HID230を互いに区別しない場合は、単に「I/Oデバイス」と称する場合がある。このI/Oデバイスは、SoC100に接続されて利用されるデバイス(情報処理装置1に搭載されたコンピュータシステム(プロセッサコア)と組み合わせて利用されるデバイス)であり、請求項の「周辺機器」に対応していると考えることができる。

10

【0016】

電源装置10は、例えばACアダプタなどのAC電源、アルカリマンガン電池などの一次電池やニッケル水素電池などの二次電池、エナジーハーベスト装置などの発電装置と蓄電装置の組合せ等、さまざまな種類のものを用いることができる。エナジーハーベスト装置とは、光エネルギーを利用する太陽電池や、熱エネルギーや振動エネルギーを利用する環境発電装置である。エナジーハーベスト装置の発電する電力のみでは情報処理装置1の動作のピーク時の消費電力を得ることができない場合には、消費電力が少ない間に余剰電力を蓄電装置に蓄電しておき、ピーク時の電力を賄うことができる。このような使い方をピークアシストとも呼ぶ。蓄電装置は、電気2重層キャパシタやリチウムイオンキャパシタなどの大容量キャパシタ、又はリチウムイオン電池などのバッテリーなどを用いることができる。蓄電装置として、大容量キャパシタ及びバッテリーの両方を組み合わせて用いてもよい。

20

【0017】

PMIC20は、電源装置10の供給する電力を、SoC100、メインメモリ30、I/Oデバイスなどの各部に必要な電圧に変換して各部に供給する。図2にPMIC20の構成の一例を示す。PMIC20は、複数のスイッチングレギュレータやリニアレギュレータなどの様々な方式のレギュレータを1つ以上内蔵しており、電源装置10から供給される入力電圧を、それぞれの電源ライン毎の電圧に変換する。PMIC20は、電源ライン毎に設定すべき出力電圧を示す情報を格納する制御レジスタを内蔵しており、それぞれの電源ラインのレギュレータの出力電圧は、対応する制御レジスタに基づいて設定することができる。また、制御レジスタは、後述のSTBY信号を受信した際の各電源ラインのレギュレータの出力電圧および電力供給のON/OFFを示す情報も格納することができる。PMIC20は、後述のSTBY信号を受信した際の各電源ラインのレギュレータの出力電圧および電力供給のON/OFFも、対応する制御レジスタに基づいて設定することができる。以上より、例えばSoC100がDEEP SLEEPモードであることをSTBY信号でPMIC20に伝えると、PMIC20は各電源ラインの出力電圧を指定した電圧に変更し、あるいは電源供給を停止することができる。

30

【0018】

通常、SoC100とPMIC20はI2CやSPIなどのシリアルバス(不図示)で接続されており、SoC100からシリアルバスを介してPMIC20内の制御レジスタに値を設定することができる。なお、PMIC20としてワンチップに集積された部品を用いる代わりに、複数のDC/DCコンバータ(チップまたはモジュール)を組み合わせて用いても良い。また、PMIC20の一部あるいは全部の機能がSoC100に内蔵されている場合もある。すなわち、SoC100内にDC/DCコンバータやレギュレータを内蔵し、内部で電源供給のON/OFFや電圧の変更を行うこともできる。

40

【0019】

図1に戻って説明を続ける。メインメモリ30は、揮発性のメモリで構成されてもよいし、不揮発性のメモリで構成されてもよい。揮発性のメモリとしては、例えばDRAM(Dynamic Random Access Memory)やSRAM(Static Random Access Memory)などを使用することができる。不揮発性のメモリとしては、例えばMRAM(Magnetoresist

50

ive Random Access Memory)やPCM(Phase Change Memory)、ReRAM(Resistance Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、NOR Flashなどを使用することができる。例えばプログラムはNOR Flashに記憶し、データはDRAMに記憶するように、複数の種類のメモリを組み合わせるとメインメモリ30として使ってもよい。メインメモリ30として用いるメモリは、SoC100内に設けられたメモリコントローラ102を介してSoC100内のコンピュータシステムに接続される。メインメモリ30は、請求項の「記憶装置」に対応している。

【0020】

メモリの中には、プロセッサコアやデバイスコントローラなどがアクセスしない間は、電力消費の少ない省電力モードに遷移させることができるものがある。例えば、広く使われているDDR3やLPDDR2などの近年のDRAMの場合はセルフリフレッシュモードに遷移することで消費電力を抑えることができる。セルフリフレッシュモード(セルフリフレッシュ状態)とは、メモリに記憶しているデータを保持可能であって、データの読み出しや書き込みを行うことができない状態を指す。一方、不揮発性メモリの場合は、当該不揮発性メモリへの電力供給が停止しても当該不揮発性メモリが記憶しているデータを消失することはないので、不揮発性メモリへの電力供給を停止させることにより消費電力を抑えることができる。なお、セルフリフレッシュモードに遷移しているDRAM(揮発性メモリの一例)や、電力供給が遮断されている不揮発性メモリに対して、再度メモリアクセスを行うには、セルフリフレッシュモードから通常モードに復帰させる、あるいは、遮断していた電力を復帰させるなど、通常モードに戻す処理を行わなければならない。通常モードとは、メモリに記憶しているデータを保持可能であって、かつ、データの読み出しや書き込みを行うことが可能な状態を指す。

【0021】

次に、SoC100について説明する。SoC100は、請求項の「半導体装置」に対応している。図1に示すように、SoC100は、内部モジュールとして、プロセッサコア101、メインメモリ30を制御するメモリコントローラ102、表示デバイス200を制御する表示デバイスコントローラ103、ストレージデバイス210を制御するストレージコントローラ104、ネットワークデバイス220を制御するネットワークコントローラ105、HID230を制御するHIDコントローラ106、内部モジュール間のデータの送受信を行うバス107、高周波クロックを生成する高周波発振器108、低周波クロックを生成する低周波発振器109、クロックを様々な周波数に変換したりクロック供給の可否(ON/OFF)を制御したりするクロック制御モジュール110、I/Oデバイスなどからの割り込みを受信しプロセッサコア101に割り込みを送る割り込みコントローラ120、SoC100内部の記憶領域である内部メモリ125(ローカルメモリやスクラッチパッドメモリとも呼ばれる)、計時機能を有するRTC(Real Time Clock)130などを有する。プロセッサコア101にはARMプロセッサをはじめとする様々なアーキテクチャのプロセッサを用いることができる。また、図1の例では、プロセッサコア101は、キャッシュメモリ140を有している。なお、以下の説明では、表示デバイスコントローラ103、ストレージコントローラ104、ネットワークコントローラ105、および、HIDコントローラ106を互いに区別しない場合は、単に「デバイスコントローラ」と称する場合がある。このデバイスコントローラは、請求項の「デバイス制御部」に対応している。

【0022】

図3に示すように、SoC100は、複数の電源ドメインに分かれており、各内部モジュールはいずれかの電源ドメインに属している。各電源ドメインに対しては、独立した電源ラインから電力が供給されており、それぞれ電圧値の変更や電力の供給/停止(ON/OFF)が独立に制御できる。図3の例では、プロセッサコア101のうち内部のキャッシュメモリ140以外の部分と、キャッシュメモリ140とが別々の電源ドメインに属し、それぞれ独立に供給電圧の変更や電力供給のON/OFFを制御できる。例えばプロセッサコア101のうちキャッシュメモリ140以外の部分への電力供給を停止しても、キ

10

20

30

40

50

キャッシュメモリ140への電力供給を続けておけば、キャッシュメモリ140上のデータを失うことはない。

【0023】

キャッシュメモリ140が揮発性メモリで構成されている場合は、電力供給を遮断するとデータが失われるため、キャッシュメモリ140への電力供給をOFFする前にキャッシュメモリ140内のダーティなデータ(プロセッサコア101によってキャッシュメモリ140には書き込まれたがメインメモリ30にはまだ書き込まれていないデータ)をメインメモリ30に書き出すクリーン処理が必要である。また、プロセッサコア101がアイドル状態においてキャッシュメモリ140への電力供給をOFFしている場合に、ラン状態に復帰する際は、電力遮断により不定値になったキャッシュメモリ140のデータを無効化するためのインバリデート処理が必要である。一方、キャッシュメモリ140が不揮発性メモリで構成されている場合は、電力供給を遮断しても(OFFになっても)データは消失しないので、クリーン処理やインバリデート処理は不要である。

10

【0024】

ここで、プロセッサコア101は、プログラム(命令)を実行しているラン状態、または、I/Oデバイスやタイマー等からのイベント発生を通知する割込みを待っているアイドル状態に遷移可能であり、ラン状態からアイドル状態に遷移する際には、SoC100の制御レジスタ(スペシャルレジスタあるいはコントロールレジスタとも呼ばれる)の設定に従って、プロセッサコア101に供給されるクロックを止めたり、レジスタの値を保持可能な範囲で電圧を下げたりすることで、プロセッサコア101の消費電力を抑えることができる。アイドル状態のプロセッサコア101は、割込み信号を受信すると、ラン状態に遷移してプログラムの実行を再開する。ラン状態は請求項の「第1の状態」に対応し、アイドル状態は請求項の「第2の状態」に対応していると考えることができる。

20

【0025】

図1および図3に示すSoC100は、SoC100内にプロセッサコア101を1つ内蔵するシングルコアの例である。このほかに、SoC100内に複数のプロセッサコアを内蔵するマルチコアの構成をとることもできる。本発明は、シングルコアのSoCに適用することもできるし、マルチコアのSoCに適用することもできる。マルチコアの場合は、プロセッサコアのキャッシュメモリの構成としては、以下のような様々な構成が存在する。

30

(a) L1キャッシュメモリ、L2キャッシュメモリを各プロセッサコアがそれぞれ持つ場合。

(b) L1キャッシュメモリを各プロセッサコアが持ち、L2キャッシュメモリを複数のプロセッサコアから成るグループで共有する場合。

(c) L1キャッシュメモリを各プロセッサコアが持ち、L2キャッシュメモリをすべてのプロセッサコアで共有する場合。

【0026】

本発明は、いずれの構成のマルチコアを用いても良い。また、上記に限らず、L3キャッシュのような、さらに多段のキャッシュメモリを用いても良い。

【0027】

図1の説明を続ける。高周波発振器108は、SoC100内の各モジュールが必要とするクロックを生成するための基になるメインクロックを生成する発振回路である。すなわち、高周波発振器108は、プロセッサコア101がラン状態のときに用いられるクロックを示すメインクロック(以下の説明では、「高周波クロック」と称する場合がある)を生成する。この高周波クロックは、例えば24MHzの高い周波数のクロックである。高周波発振器108は、低周波発振器109と比較して、発振してクロックを生成している時の消費電力が大きい。そのため、DEEP SLEEP中などのメインクロックが必要ない時には高周波発振器108を停止させることで情報処理装置1全体の消費電力を抑えることができる。高周波発振器108の起動/停止を制御する方法としては、図4に示すように、SoC100から、高周波発振器108へ供給するイネーブル信号(発振状態

40

50

にするかしないかを指示する信号)のON/OFF(active/inactive)を設定する方法や、PMIC20から高周波発振器108への電力供給をON/OFFする方法などを用いることができる。

【0028】

図1に戻って説明を続ける。低周波発振器109は、DEEPSLEEP中でも動作するモジュール(SOC100を起床可能なI/Oデバイス)や割込みコントローラ120やRTC130などが必要とするサブクロック(以下の説明では、「低周波クロック」と称する場合がある)を生成する発振回路である。低周波発振器が生成するサブクロックの周波数はメインクロックの周波数よりも低く、例えば32kHzの周波数のクロックである。低周波発振器109は、生成するクロックの周波数が低く消費電力が低いため、常時発振させてクロックを生成し続けても消費電力は小さい。

10

【0029】

図1の例では、SOC100は、高周波発振器108や低周波発振器109を内蔵している。このようなSOC100に内蔵された高周波発振器108や低周波発振器109は、水晶発振回路、CR発振回路、シリコン発振回路、MEMS発振回路など、さまざまな方式の発振回路によって実現できるが、特に、水晶発振回路を用いられることが多い。水晶発振回路を用いる場合は、例えば図5のように、発振周波数を決定する水晶振動子131をSOC100に外付けすることもできる。また、例えば図6のように、高周波発振器108や低周波発振器109をSOC100に内蔵せず、SOC100の外部に設けた高周波発振器108や低周波発振器109からクロック信号を入れる構成であってもよい。このような構成では、外部に水晶発振器やシリコン発振器などの発振回路が接続され、それらが生成したクロックでSOC100が動作する。また、例えば図7のように、クロック信号をセレクタ132で選択する構成であってもよい。この構成によれば、SOC100内蔵の高周波発振器108や低周波発振器109でクロックを生成して使う方法(図1、図5)と、外付けの高周波発振器108や低周波発振器109で生成したクロックをSOC100に入力して使う方法(図6)の、両方の使い方が可能で、用途に応じて任意の方法を選べることができる。

20

【0030】

また、一般に、発振器が停止した状態(発振器への電源供給が停止されている状態、あるいは電源は供給されているがイネーブル信号がOFF(inactive)で発振を停止している状態)から発振を開始して安定するまでに要する時間は、水晶発振器の場合は数msec要するが、シリコン発振器(シリコンオシレータ)の場合は数百μsecと短い。そのため、プロセッサコア101がラン状態からアイドル状態に入るとSOC100をDEEPSLEEPモードにして高周波発振器108を停止させて省電力化する場合のように、頻繁に高周波発振器108の発振のON/OFFを繰り返すような使い方をするときには、高周波発振器108にシリコン発振器を用いるとアイドル状態からラン状態への切り替え時に高周波発振器108を発振開始させるための時間的なオーバーヘッドを小さくできる。したがって、高周波発振器108としては、シリコンオシレータを用いることが好ましい。

30

【0031】

高周波発振器108や低周波発振器109で生成されたクロック信号はSOC100内のクロック制御モジュール110で複数の異なる周波数のクロック信号に変換してSOC100内の各モジュールへ分配される。図8は、クロック制御モジュール110の構成の一例を示す図である。図8に示すように、クロック制御モジュール110は、PLL(Phase Locked Loop)回路111、周波数調整部112、クロックゲート部113を備える。

40

【0032】

PLL111は、高周波発振器108から入力されたクロック信号(メインクロック)を、安定した高い周波数のクロック信号に変更する。SOC100の内部では、複数の異なる周波数のクロック信号が必要になるので、周波数調整部112は複数個存在し、各周波数調整部112はPLL111から供給されるクロック信号をさらに逡倍や分周するこ

50

とで、所望の周波数のクロック信号に変更することができる。図 8 に示すクロック制御モジュール 110 は P L L 111 を 1 つしか有していないが、これに限らず、例えば図 9 のように、複数の P L L 111 を備える構成であってもよい。クロック制御モジュール 110 が複数の P L L 111 を備える構成の場合、各 P L L 111 で異なる周波数のクロック信号を生成し、その中から都合の良いクロック信号をクロック選択部 114 で選んで各周波数調整部 112 へ入力することができる。クロックゲート部 113 は、周波数調整部 112 から S o C 100 の各内部モジュールへのクロック信号の O N / O F F を制御する。周波数調整部 112 の通倍や分周の値や、クロックゲート部 113 によるクロック信号の出力の O N / O F F、複数の P L L 111 を備える場合の各周波数調整部 112 に対して周波数を入力する P L L 111 (入力 P L L 111) の選択は、クロック制御モジュール 110 の制御レジスタ 115 を設定 (制御レジスタ 115 に各種の制御情報を設定) することで制御できる。また、クロック制御モジュール 110 は、P L L 111 などを経由せず直接クロック信号を内部モジュールに出力することもでき、例えば低周波のクロック生成装置で生成されたクロックを、直接、割込みコントローラ 120 や R T C 130 に送ることもできる。

10

【0033】

図 8 および図 9 の例では、クロック制御モジュール 110 内のクロックゲート部 113 でクロック信号の出力を O F F (停止) することによって、その先に接続されている内部モジュールの動作を止めて消費電力を下げる、いわゆるクロックゲーティングを実現できる。また、クロック制御モジュール 110 からのクロック信号の出力を O N / O F F するのはなく、各内部モジュールがクロック入力の O N / O F F を制御するレジスタを備え、このレジスタの設定によりクロック入力を O F F に設定することでクロックゲーティングを行うこともできる。

20

【0034】

図 1 に戻って説明を続ける。情報処理装置 1 は、I / O デバイスとして、表示デバイス 200、ストレージデバイス 210、ネットワークデバイス 220、ヒューマンインタフェースデバイス (以下、「H I D」と称する場合がある) 230 を備える。ただし、I / O デバイスの種類はこれらに限定されるものではない。本発明が適用される S o C は、例えば I 2 C、S P I、U A R T、U S B、S D I O などの汎用で様々な用途に使えるシリアルインタフェースを備えることもできる。また、カメラなどのイメージキャプチャデバイスから画像データを入力するためのインタフェースを備えることもできる。要するに、I / O デバイスとしては、ストレージデバイス、コミュニケーションデバイス、ディスプレイデバイス、イメージキャプチャデバイスなどの様々なデバイスを使用することができる。

30

【0035】

I / O デバイスは、その I / O デバイスを制御するデバイスコントローラを介して S C 100 内のコンピュータシステム (プロセッサコア 101 等) と接続されている。デバイスコントローラは、I / O デバイスへの処理の開始・停止の指示や、I / O デバイスとメインメモリ 30 との間のデータの転送などの制御を行う。デバイスコントローラは図 1 のように S C 100 の内部モジュールである場合が多いが、これに限らず、例えば S C 100 の外部にデバイスコントローラの回路 (チップあるいは L S I) が接続される構成であってもよい。なお、例えば無線通信のデバイスのように、アンテナなどの最小限の外付け部品を除いて、S C 100 に I / O デバイスを内蔵することも多い。この場合、I / O デバイスとデバイスコントローラは一体に設けられており、その全体を I / O デバイスと呼ぶこともある。また、I 2 C、S P I、U S B、S A T A、S D I O などの S C 100 と外部の I / O デバイスを接続する汎用の通信インタフェースのデバイスコントローラを、インタフェースと呼ぶこともある。

40

【0036】

表示デバイス (ディスプレイデバイス) 200 としては、例えば液晶ディスプレイ、P S R (Panel Self Refresh) 対応液晶ディスプレイ、E P D (Electrophoretic Display

50

、電子ペーパー)などを用いることができるが、これらに限定されない。液晶ディスプレイは、表示内容に変更が無くても、表示を継続するためにメインメモリ30上あるいはディスプレイコントローラ(表示デバイスコントローラ103の一例)内のメモリ上のフレームバッファに記憶している表示データを液晶ディスプレイに送るリフレッシュ処理を、毎秒数十回(例えば30回あるいは60回など)の頻度で繰り返している。リフレッシュ処理中は、フレームバッファから液晶ディスプレイへのデータ転送が発生するため、データ転送が中断されないように表示デバイスコントローラ103やデータ転送用のバス107にクロックを供給し続けなければならない。また、フレームバッファに使っているメモリもアクセス可能な状態にしておかなければならない。

【0037】

PSR対応液晶ディスプレイは、ディスプレイ側に表示データを保存するためのバッファがあり、表示内容に変更が無い場合は、ディスプレイ側のバッファに保存されている表示データを用いてディスプレイ内でリフレッシュ処理を行う。そのため、表示内容に変更が無い場合は、SC100はメインメモリ30上やディスプレイコントローラ内のメモリ上にあるフレームバッファ上の表示データをディスプレイ側に転送する必要はない。そのため、液晶ディスプレイと異なり、表示内容に変更のない間は、表示デバイスコントローラ103やデータ転送用のバス107へのクロックの供給を停止し、フレームバッファのあるメモリをアクセス不可能な省電力状態にして、消費電力を削減することができる。

【0038】

EPDは電力供給が無くても表示内容を保持することができる。そのため、表示内容を変更しない期間は、EPDへの電力供給を停止したり、EPDコントローラ(表示デバイスコントローラ103の一例)へのクロック供給を停止したりすることで消費電力を抑えることができる。表示内容を変更する場合は、表示内容のデータ(メインメモリ30上に設けたフレームバッファのデータ)をEPDコントローラに転送することや、表示内容のデータを元にEPDを書き換えるための信号を生成するために、EPDやEPDコントローラへ電源やクロックを供給することは当然必要であり、また、表示内容のデータを記憶しているメインメモリ30はアクセス可能な状態にしておかなければならない。

【0039】

ストレージデバイス210は、情報処理装置1の2次ストレージとして、データやプログラムを記憶するために使用する。ストレージデバイス210は、例えばNANDフラッシュメモリ(チップ)、NORフラッシュメモリ(チップ)、SDカードなどの各種メモリカード、ハードディスク、SSD、DVD-RAMのような記録可能な光ディスクデバイスなどを用いることができるが、これらのデバイスに限定されるものではなく、ストレージデバイス210の構成は任意である。ストレージデバイス210は、ストレージコントローラ104を介してSC100内のコンピュータシステムに接続される。例えば、ストレージデバイス210がSDカードの場合、SDカードの接続されるストレージコントローラ104はSDコントローラあるいはSDIOコントローラである。ストレージデバイス210がSATAインタフェースのHDDあるいはSSDである場合、それらが接続されるストレージコントローラ104はSATAコントローラである。ストレージデバイス210がNANDフラッシュメモリのチップである場合は、それが接続されるストレージコントローラ104はNANDコントローラである。ストレージデバイス210がSPIインタフェースのNORフラッシュメモリ(チップ)の場合、それが接続されるストレージコントローラ104はSPIコントローラである。

【0040】

ストレージコントローラ104は、アプリケーションプログラムあるいはOSからの指示を受けて、ストレージデバイス210に対するデータの読み書きなどの処理を実行する。ストレージデバイス210からデータを読み込む場合は、ストレージコントローラ104はストレージデバイス210にデータを読み出して送り返すように指示し、送り返されてきたデータは、ストレージコントローラ104が内蔵するDMAコントローラ、もしくは、ストレージコントローラ104とは別にSC100内に設けられたDMAコントロ

10

20

30

40

50

ーラ等により、アプリケーションプログラムがメインメモリ30上に用意したバッファ領域や、OSがメインメモリ30上にページキャッシュ（あるいはバッファキャッシュ、ディスクキャッシュなどとも呼ばれる）として管理している領域などに格納される。アプリケーションプログラムがバッファ領域のデータをストレージデバイス210に書き込む場合や、OSが定期的にページキャッシュ内の変更された（ダーティな）データをストレージデバイス210へ書き戻す場合は、ストレージコントローラ104は、DMAコントローラによって読み出したデータをストレージデバイス210に送って書き込ませる。ストレージコントローラ104は、データの書き込みや読み出し処理の完了を、割込みコントローラ120経由で割込みをかけてプロセッサコア101に通知する。ストレージコントローラ104がデータの読み出し処理や書き込み処理を行なっている間は、ストレージコントローラ104への電力とクロックの供給、およびストレージデバイス210への電力の供給は必要であり、メインメモリ30もアクセス可能な状態にしておかなければならない。

10

【0041】

ネットワークデバイス（コミュニケーションデバイス）220としては、例えばEthernet（登録商標）などの有線LANデバイス、802.11a/802.11b/802.11g/802.11n/802.11acなどの伝送規格の無線LANデバイス、近距離無線通信のBluetooth、ZigBee（登録商標）、TransferJetなど、様々な通信方式のものを用いることができる。

20

【0042】

SC100に外付けのネットワークデバイス220とSC100に内蔵のネットワークコントローラ105の間の機能分担にはさまざまなバリエーションがある。例えばEthernetの場合、通信に必要な多くの機能はSC100内のネットワークコントローラ（Ethernetコントローラ）105に実装され、SC100に外付けのネットワークデバイス220としては物理層（PHY）のドライバIC（チップ）が接続されることが多い。また無線LANやZigBeeなどの場合、SPIあるいはSDIOあるいはUSBあるいはUARTなどのインタフェースを持つ通信モジュールをネットワークデバイス220として利用することも多い。この場合、通信に必要な多くの機能はネットワークデバイス220である通信モジュールに実装されており、ネットワークコントローラ105としてはSPIコントローラあるいはSDIOコントローラあるいはUSBコントローラあるいはUARTコントローラなどを用いる。

30

【0043】

ネットワークコントローラ105は、ネットワークデバイス220を制御してデータの送受信などの処理を行う。ネットワークにデータを送信する際は、メインメモリ30上の送信したいデータはネットワークコントローラ105に内蔵のDMAコントローラ、あるいは、ネットワークコントローラ105の外部のDMAコントローラによって読み出され、ネットワークコントローラ105からネットワークデバイス220に転送され、さらにネットワークデバイス220からネットワークへ送り出される。ネットワークからデータを受信する際は、ネットワークデバイス220で受信したデータはネットワークコントローラ105へ転送され、さらにネットワークコントローラ105に内蔵のDMAコントローラあるいはネットワークコントローラ105の外部のDMAコントローラを使ってメインメモリ30上に格納される。ネットワークコントローラ105は、データの送受信の完了を、割込みコントローラ120経由で割込みをかけることでプロセッサコア101に通知する。

40

【0044】

SDIOインタフェースを持つ無線LAN通信モジュールのようなI/Oデバイスは、通信モジュール内に無線（RF）回路や制御用のプロセッサ、メモリ、SDIOコントローラ、それらをつなぐバス、クロック用のオシレータ等を内蔵している。このような通信モジュールをネットワークデバイス220として用いる場合は、通信モジュールに電源が供給されていれば、それが接続されているネットワークコントローラ（SDIOコントローラ

50

ラ) 105が停止していても、無線LAN通信モジュール内のメモリからネットワークへのデータ送信、ネットワークから無線LAN通信モジュール内のメモリへのデータ受信を実行できる。無線LAN通信モジュールとS C 100の間でデータの送受信を行う時には、ネットワークコントローラ105であるS D I Oコントローラが動作していなくてはならない。

【0045】

H I D 2 3 0は、例えばキーボード、タッチパネル、マウスなどユーザが入力を行うデバイスの総称である。H I D 2 3 0としてU S Bインタフェースのキーボードあるいはマウスを用いる場合は、それが接続されるデバイスコントローラ(H I Dコントローラ106)はU S Bコントローラになる。U S Bインタフェースのキーボードの場合、押されたキーに対応するコード(キーコード)がキーボードからU S Bバスを介してS C 100に送られる。例えばS C 100は、マトリックス上に配線したキースイッチ(キーパッド)を直接接続できるキーパッドコントローラを持っている。キーパッドコントローラは、接続されているいずれかのキースイッチが押されると、割り込みコントローラ120を経由してプロセッサコア101に割り込みを送る。割り込みを受信したプロセッサコア101は、押されたキースイッチを識別する情報をキーパッドコントローラから読み出し、必要に応じてそのキースイッチに対応するキーコードに変換して、O Sやアプリケーションに伝える。

10

【0046】

H I D 2 3 0としてI 2 Cインタフェースのタッチパネルを用いる場合は、H I Dコントローラ106としてI 2 Cコントローラを用いる。タッチパネルがタッチされると、タッチパネルからS C 100に対してI 2 Cインタフェースを介して座標データが送られ、割り込みによってプロセッサコア101に通知される。プロセッサコア101は、必要に応じて座標データを補正(ノイズ除去や座標変換などの処理)した後、O Sやアプリケーションに座標データを伝える。S C 100がA / D (Analog to Digital)コンバータを内蔵する場合、タッチパネルをA / Dコンバータを介して接続する場合もある。この場合は、S C 100内のプロセッサコア101が適切なタイミングでA / Dコンバータを動作させて座標データを検出し、必要に応じて座標データを補正した後、O Sやアプリケーションに座標データを伝える。

20

【0047】

なお、H I D 2 3 0等をS C 100に直接接続するのではなく、例えば図10に示すマイコン300を介して接続することもできる。マイコンとは、一つの半導体チップにコンピュータシステムを集積したL S I製品を指す。マイコン300は、S C 100内のプロセッサコア101よりも処理性能が低い消費電力も小さいので、I / OデバイスのI / O処理の際に頻繁に発生するが短時間で完了するような処理をマイコン300に代行させる(オフロードする)ことで、情報処理装置1全体の消費電力を削減することができる。例えばH I D 2 3 0としてキーパッド(キースイッチのマトリックス)を、マイコン300を介してS C 100に接続する場合、チャタリング防止やリピート処理やキーコード変換などをマイコン300にオフロードできる。タッチパネルの場合は、マイコン300が内蔵するA / Dコンバータによって入力したデータを元に、座標変換やノイズ除去やドラッグ処理などをマイコン300にオフロードできる。タッチパネルやキーボードが押されたらS C 100の電源を投入して処理を再開できるように、H I D 2 3 0の制御と電源管理の機能を併せてマイコンに持たせることも多い。H I D 2 3 0だけでなく、さまざまなセンサーデバイスをマイコン300に接続し、センサーデバイスから入力したデータのノイズ除去などの計算処理をマイコンにオフロードすることも多い。マイコン300とS C 100は、I 2 CやS P IなどのシリアルバスやG P I OあるいはS Cの外部メモリバスなどで接続され、これらの接続を介してデータの送受信を行う。

30

40

【0048】

図10は、マイコン300の構成例を示す図である。図10に示すように、マイコン300は、プロセッサコア301、メモリ302、バス303、オシレータ304、S C

50

100とのデータの送受信にも用いるI2CやSPIやUARTなどのシリアルバスコントローラ305、および、割り込みコントローラ306を内蔵している。図10には図示していないが、GPIOやA/DコンバータやD/AコンバータやPWM回路などのI/Oデバイスを内蔵する場合もある。オシレータを内蔵しているため、SC100が低消費電力状態になっていて高周波発振器108が停止している状態やメインメモリ30が省電力モードに遷移しておりアクセスできない状態であっても、マイコン300の処理は実行することができる。シリアルバスを介してSC100との間でデータの送受信を行う場合には、SC100側のシリアルバスコントローラ305は動作できる状態にしておかなければならない。割り込みコントローラ306は、HID230等から割り込み要求を受信すると、その割り込みの種類を識別する割り込みベクタを、割り込みコントローラ306が有するレジスタ(不図示)に登録し、プロセッサコア301に割り込み信号を送る(割り込みを通知する)。プロセッサコア301は、割り込み信号を受信すると、割り込みコントローラ306が有するレジスタに登録された割り込みベクタを参照して、割り込み要因を特定することができる。

10

20

30

40

50

【0049】

再び図1に戻って説明を続ける。割り込みコントローラ120は、各デバイスコントローラやI/Oデバイスなどからの割り込み要求を受信すると、その割り込みの種類を識別する割り込みベクタを、割り込みコントローラ120内のレジスタに登録し、プロセッサコア101に割り込み信号を送る(割り込みを通知する)。プロセッサコア101は、割り込み信号を受信すると、割り込みコントローラ120内のレジスタに登録された割り込みベクタを参照して割り込み要因を特定し、割り込みコントローラ120内のレジスタに登録された割り込みベクタをクリアし、特定した割り込み要因に対応する割り込みハンドラを実行する。割り込み信号を受信した際のプロセッサコア101の状態は、プログラムを実行しているラン状態の場合と、割り込み待ちを行なっているアイドル状態の場合がある。プロセッサコア101がラン状態の時に割り込み信号を受信した場合は、プロセッサコア101は実行中のプログラムの実行を中断して割り込みハンドラを実行する。プロセッサコア101がアイドル状態の時に割り込み信号を受信した場合は、プロセッサコア101はラン状態に復帰してから割り込みハンドラを実行する。割り込みコントローラ120は、SC100がDEEPSLEEPモードの場合でも低周波発振器109が生成するサブクロックで動作しており、起床可能デバイス(DEEPSLEEPモードのSC100を起床させることができるデバイス)からの割り込みを受信すると、プロセッサコア101をラン状態に遷移させて、割り込み信号をプロセッサコア101に伝えることができる。

【0050】

SC100内の各種コントローラは、バス107を介してプロセッサコア101と接続されている。バス107にはさまざまな種類のものがあるが、例えばプロセッサコア101がARMの場合はAMBA AXIバスなどが広く用いられる。SC100全体のデータ転送能力を向上させるために複数のバスを組み合わせてもよい。メモリコントローラ102や内部メモリ125は、プロセッサコア101が高速でアクセスできるように専用のバスで接続されてもよい。

【0051】

SC100の内部メモリ125として、高速なSRAMを採用することもできる。一般的に内部メモリ125はメインメモリ30よりも高速にアクセスできる。内部メモリ125はスクラッチパッドメモリとも呼ばれる。メモリコントローラ102の初期化が完了しないとアクセスできないメインメモリ30と異なり、内部メモリ125はブート直後からアクセスできるので、ブート処理などにも用いられる。また、RUNモード(プロセッサコア101がラン状態のときの情報処理装置1(SoC100)の状態)からDEEPSLEEPモードへの遷移処理やDEEPSLEEPモードからRUNモードへの復帰処理は、メインメモリ30がセルフリフレッシュモードになった状態で実行されるコードも含まれるため、遷移処理や復帰処理のコードの全部、もしくは一部にも用いられる。

【0052】

以上が情報処理装置1のハードウェア構成の説明である。情報処理装置1を構成する各種I/Oデバイスや、S C 1 0 0内の各モジュールは、情報処理装置1が使用されているときに常に有効な動作をし続けているわけではない。H I D 2 3 0を介したユーザからの入力や通信デバイス(ネットワークデバイス2 2 0)へのデータ到着を待っていたり、タイマーにより設定された時間に到達するのを待っていたりして、プロセッサコア1 0 1がプログラムを実行していないアイドル状態になっている期間が多い。そこで、アイドル状態に使用していないデバイスやモジュールをきめ細かく積極的に停止させることで情報処理装置1全体の消費電力を削減することができる。

【0053】

しかし、プロセッサコア1 0 1がアイドル状態であっても、入出力処理を実行しているI/Oデバイスもあれば、何もしていないI/Oデバイスもあり、I/Oデバイス毎に状態は異なっている。プロセッサコア1 0 1が割り込み待ちのアイドル状態に入る際は、各I/Oデバイス毎に処理を実行中か否かを判別し、それに応じてS C 1 0 0をW A I TモードにするかD E E P S L E E Pモードにするかを判断したり、クロック供給を継続するか停止するか決めたり、メインメモリ3 0を省電力モードにするかどうかを決めたりして、情報処理装置1の正常な動作を妨げない適切な省電力化処理を行わなければならない。これを実現するのが、本発明の消費電力削減方式である。ここでは、W A I Tモードとは、プロセッサコア1 0 1がラン状態のときよりも消費電力が小さい状態(情報処理装置1全体の状態あるいはS C 1 0 0の状態)であると考えることができ、請求項の「第3の状態」に対応している。また、D E E P S L E E Pモードとは、W A I Tモードよりも消費電力が小さい状態であると考えることができ、請求項の「第4の状態」に対応している。

10

20

【0054】

本発明の消費電力削減方式は、情報処理装置1内の各種I/OデバイスおよびS C 1 0 0内の各種モジュールの動作状態を、S C 1 0 0内のプロセッサコア1 0 1が実行するオペレーティングシステム(OS)によって制御することによって実現する。オペレーティングシステムはN A N DフラッシュメモリやS Dカードなどの2次記憶装置に記憶されるプログラムであり、そのカーネル(オペレーティングシステムの中核になる部分)が情報処理装置1の電源が投入された直後にメインメモリ3 0に読み出され、それをプロセッサコア1 0 1が実行する。オペレーティングシステムの一部の機能はメインメモリ3 0ではなくS C 1 0 0の内部メモリ1 2 5に読み込まれて実行されることも多い。例えば、プロセッサコア1 0 1のアイドル状態を解除する割り込みが発生した時にプロセッサコア1 0 1が最初に行うプログラムが、アイドル状態の間は省電力モードになっているメインメモリ3 0上に格納されている場合、プロセッサコア1 0 1はすぐには当該プログラムを実行することはできない。そこで、アイドル状態から復帰後、プロセッサコア1 0 1がすぐにアクセス可能な内部メモリ1 2 5に、メインメモリ3 0を省電力モードから通常モードに変更するプログラムを記憶しておき、プロセッサコア1 0 1はまずそのプログラムを実行した後、メインメモリ3 0上のプログラムを実行する。

30

【0055】

情報処理装置1には、L i n u x (登録商標)、A n d r o i d、W i n d o w s、i O S、i T r a nなどの様々なオペレーティングシステム(OS)を使用することができる。図11は、本実施形態に係る情報処理装置1に搭載されたOSの機能構成の一例を示すブロック図である。情報処理装置1に搭載されたOSは、主要な機能として、プロセス管理部4 1 0、デバイス管理部4 2 0、ファイル管理部4 3 0、メモリ管理部4 4 0を有する。

40

【0056】

プロセス管理部4 1 0は、プロセッサコア1 0 1で実行するアプリケーションプログラムをプロセス(あるいはタスクまたはスレッドなどのプログラムの実行単位)と呼ぶ単位で管理する。情報処理装置1が提供可能な様々な機能を実現するアプリケーションプログラムひとつひとつが、それぞれ1または複数のプロセスによって実行される。プロセス管

50

理部 410 は、プロセッサコア 101 が実行すべき複数のプロセスを適時切り替えて（ディスパッチして）多重処理を行う。このプロセスの切り替え（コンテキストスイッチとも呼ばれる）を行う機能を、プロセス切替部（あるいはディスパッチャ）411 と称する。プロセスの切り替えは、プロセスが OS に対して入出力（I/O）リクエストを発行してその結果を待つときや、プロセッサコア 101 が一定時間そのプロセスの実行を行ったことをタイマーによって検出したときや、I/O デバイスからの割込み処理の結果によって優先度の高いプロセスが実行可能になったときなどに行う。そのため、プロセス管理部 410 は割込み管理も行う。

【0057】

本実施形態では、プロセス切替部 411 は、プロセッサコア 101 がアイドル状態に移するとき、少なくとも 1 つの I/O デバイスとメインメモリ 30 との間でデータ転送のための処理が行われている場合は、WAIT モードに情報処理装置 1（SOC 100）を遷移させる一方、何れの I/O デバイスとメインメモリ 30 との間でもデータ転送のための処理が行われていない場合は、DEEP SLEEP モードに情報処理装置 1（SOC 100）を遷移させる制御を行う。この具体的な内容は後述するが、ここでは、プロセス切替部 411 は、請求項の「状態制御部」に対応していると考えることができる。

【0058】

また、図 11 に示すように、プロセス切替部 411 は、デバイス状態判定部 412 を含む。デバイス状態判定部 412 は、プロセッサコア 101 が現在実行しているプロセスを停止させて他のプロセスに切換え（ディスパッチ）しようとした時点で実行可能なプロセスが無くアイドル状態に入る場合に、SOC 100（情報処理装置 1）を WAIT モードにするか DEEP SLEEP モードにするかを、後述のデバイス状態管理部 421 が管理するデバイス状態管理情報に基づいて判断する。

【0059】

図 11 に示すデバイス管理部 420 は、各種 I/O デバイスやタイマーなど、さまざまなデバイスの管理を行う。デバイス管理部 420 は、デバイスの種類ごとにデバイスドライバと呼ばれるソフトウェアモジュールを備え、アプリケーションプログラムや OS からのデバイスへの入出力処理要求（I/O リクエスト）が来ると、そのデバイスに対応するデバイスドライバに入出力処理を実行させる。デバイス管理部 420 は、ネットワークを介した通信を行うために必要なプロトコル処理も行う。

【0060】

また、デバイス管理部 420 は、デバイス状態管理情報を管理するデバイス状態管理部 421 を含む。デバイス状態管理部 421 は、各デバイスドライバからの通知に基づいて、デバイス状態管理情報を管理する。デバイス状態管理情報は、少なくとも、入出力処理を実行中または入力イベント待機中のデバイスが 1 つ以上存在するため SOC 100 を DEEP SLEEP モードにすべきではないことを判断するのに必要な情報を保持している。図 12 は、デバイス状態管理部 421 が管理するデバイス状態管理情報の一例を示す図である。この実施形態のデバイス状態管理情報は、I/O デバイスの種類を識別するデバイス識別子と、I/O デバイスの状態を示す状態情報（図 12 の「実行中」を示す状態情報は、I/O デバイスが入出力処理を実行していることを表し、「停止中」を示す状態情報は、I/O デバイスが何もしていないことを表す）とを対応付けたテーブル形式の情報である。

【0061】

各デバイスドライバは、対応する I/O デバイスで入出力処理を実行中であることや入力イベントの待機中であること（すなわち、SOC 100 を DEEP SLEEP モードに遷移させるべきではないこと）をデバイス状態管理部 421 に知らせる。これによって、SOC 100 が DEEP SLEEP モードになって実行中の入出力処理や入力イベントの待機を継続できなくなることを防ぐ。本実施形態では、各デバイスドライバは、対応する I/O デバイスを動作させて入出力の処理を実行中である場合や、入力イベントの待機中である場合には、入出力処理や入力イベント待機処理の開始と終了を直接デバイス状

10

20

30

40

50

態管理情報に登録することで、デバイス状態管理部 4 2 1 に知らせる。

【 0 0 6 2 】

図 1 1 に示すファイル管理部 4 3 0 は、デバイス管理部 4 2 0 が管理する 2 次記憶デバイス（例えば N A N D フラッシュメモリ、S D カード、S S D、H D D 等）の記憶領域に記憶するデータを、ファイルと呼ぶ単位で管理する。図 1 1 に示すメモリ管理部 4 4 0 は、情報処理装置 1 が備えるメインメモリ 3 0 を有効に使用するために、メインメモリ 3 0 の空間を小さな領域に分けて管理し、O S や個々のプロセスからの要求に合わせてメインメモリ 3 0 の領域の確保 / 開放を行う。また、メモリ管理部 4 4 0 は、仮想記憶の管理も行う。

【 0 0 6 3 】

以降、本発明の消費電力削減方式を実施した情報処理装置 1 およびオペレーティングシステム（O S）の動作を詳しく説明する。

【 0 0 6 4 】

まず、図 1 3 を用いて、本実施形態のデバイスドライバの動作例を説明する。図 1 3 は、本実施形態のデバイスドライバの動作例を示すフローチャートである。図 1 3 に示すように、デバイスドライバは、O S やアプリケーションプログラムからの入出力要求を受け取ると（ステップ S 1）、デバイス状態管理情報に含まれる状態情報のうち、対応する I / O デバイスを識別するデバイス識別子に対応付けられた状態情報を「実行中」に変更する（ステップ S 2）。次に、デバイスドライバは、要求された入出力処理に必要なハードウェア機能を起動する処理を行う（ステップ S 3）。次に、デバイスドライバは、要求された入出力処理に必要なデバイスドライバ側の処理（たとえば D M A によるデータ転送に用いるメモリ上のバッファ領域の管理など）を行う（ステップ S 4）。次に、デバイスドライバは、起動した入出力処理の完了（割込みで通知される、または、完了を示すフラグをポーリングして検出する）を待ち（ステップ S 5）、必要に応じてハードウェア機能を停止させる処理を行う（ステップ S 6）。そして、デバイスドライバは、デバイス状態管理情報のうち、対応する I / O デバイスを識別するデバイス識別子に対応付けられた状態情報を「停止中」に変更し（ステップ S 7）、入出力処理の結果を入出力要求元にリプライする（ステップ S 8）。

【 0 0 6 5 】

なお、本実施形態では、デバイス状態管理部 4 2 1 の管理するデバイス状態管理情報はテーブルで実現し、各デバイスドライバが、テーブルに状態情報を直接書き込むようにしているが、これに限らず、例えばデバイス状態管理部 4 2 1 が状態情報を登録するための関数を用意して、各デバイスドライバがそれ呼び出すことで間接的にテーブルを更新するように実施しても良い。

【 0 0 6 6 】

N A N D フラッシュメモリや S D カードなどのストレージデバイスや、I 2 C や S P I 等のシリアルインタフェースで通信する I / O デバイスなどの場合は、図 1 3 に例示したような流れでデバイスドライバの処理を行う。無線 L A N などのネットワークデバイスの場合は、図 1 3 のように 1 回の入出力要求毎に I / O デバイスの動作を起動 / 停止するとオーバーヘッドが大きくなるので、短い時間内に何回も入出力要求が発生する場合には、ひとつの入出力要求の処理が終わった後も一定時間は、ハードウェア機能を停止せずに、デバイス状態管理情報の状態情報を「動作中」にしておいて、入出力要求が発生しない状態が継続した場合は、ハードウェア機能を停止して、デバイス状態管理情報の状態情報を「停止中」に変更するように実施しても良い。

【 0 0 6 7 】

また、キーパッド（キーボード）のような起床可能デバイスの場合は、S C 1 0 0 が D E E P S L E E P モードでも入力を監視して、入力が発生すれば S C 1 0 0 を起床させることができる。そのため、起床可能デバイスは、デバイス状態管理部 4 2 1 で管理しなくても構わない。

【 0 0 6 8 】

10

20

30

40

50

ここで、OSは、プロセス切替部411によって複数のプロセスを切り替えながら処理を進めるのが一般的である。OSの管理するプロセスは、大きく分けて実行可能状態とイベント待ち状態の2つの状態をとることができ、優先度に従ってキュー（プロセスキュー）を用いて管理されている。プロセッサコア101は実行可能状態のプロセスの中から優先度に基づいて選んだプロセスを実行する。プロセスがイベント待ちになるのは、I/Oデバイスに入出力要求を出してその完了を待っている時や、他のプロセスからの通信データの到着を待っている時などである。プロセス切替部411によってプロセッサコア101が実行するプロセスの切替えが発生する場合としては、次のような3つの場合が考えられる。第1の場合は、現在実行中のプロセスが入出力要求を出した後、その完了を待つためにイベント待ち状態に入る場合である。第2の場合は、I/Oデバイスからの入出力完了の割り込みを受けて、対応するイベント待ち状態のプロセスが実行可能状態になり、かつその優先度が現在実行中のプロセスよりも高い場合である。第3の場合は、特定のプロセスが長時間プロセッサコア101を占有しないようにOSが一定時間後に割り込みを発生させるように設定したタイマーからの割り込みが発生したときである。いずれの場合も、OSに入出力要求を出してカーネルモードに入っているときや、割り込み信号を受けてカーネルモードで割り込みハンドラが動いているときなど、OSのカーネル内での処理になる。

10

20

30

40

50

【0069】

次に、図14を用いて、本実施形態のプロセス切替部411の動作例を説明する。図14は、プロセス切替部411の動作例を示すフローチャートである。前述したような3つの場合のうちの何れかが発生してプロセス切替を行うとき、まずプロセス切替部411は、現在実行しているプロセスを停止させて（後で実行再開できるように実行状態を保存して）プロセスキューに入れた後、図14の処理を開始する。図14に示すように、まずプロセス切替部411は、プロセスキューを参照して実行可能状態のプロセスが存在するか否かを調べる（ステップS11）。実行可能状態のプロセスがプロセスキューに存在すれば（ステップS11：YES）、プロセス切替部411は、プロセスキューに存在する実行可能状態のプロセスのうち、最も優先度が高いプロセスを選択し、そのプロセスの実行を再開する（ステップS12）。実行可能状態のプロセスがプロセスキューに存在しなければ（ステップS11：NO）、プロセス切替部411のデバイス状態判定部412がデバイス状態管理情報を参照し、プロセッサコア101がアイドル状態になったときにSC100をDEEPSLEEPモードにして良いかどうかを判断する（ステップS13）。本実施形態では、デバイス状態判定部412は、デバイス情報管理情報に含まれるデバイス識別子の中に、対応する状態情報が「実行中」を示すデバイス識別子が1つ以上存在すればDEEPSLEEPモードにすべきではないと判断する。

【0070】

上述のステップS13において、DEEPSLEEPモードにすべきではないと判断した場合（ステップS13：NO）、WFI（Wait for Interrupt）命令を発行してプロセッサコア101が割り込み待ちのアイドル状態に遷移する際にSC100をWAITモードにするかDEEPSLEEPモードにするかを設定するSC100内の制御レジスタに対して、WAITモードにするように設定する（ステップS14）。例えばプロセス切替部411は、上記制御レジスタに対して、WAITモードを指定する情報を書き込む形態であってもよい。要するに、プロセス切替部411は、プロセッサコア101がアイドル状態（割り込み待ち状態）に遷移するときに、少なくとも1つのI/Oデバイスとメインメモリ30との間でデータ転送のための処理（データ転送の前処理も含む）が行われている場合は、プロセッサコア101がラン状態（命令実行状態）のときよりも消費電力が小さいWAITモード（第3の状態）にSOC100を遷移させる制御を行っていると考えることができる。

【0071】

上述のステップS14の後、プロセス切替部411は、WFI命令を発行することでプロセッサコア101を割り込み待ちのアイドル状態に遷移させる（ステップS15）。I/Oデバイスからの割り込み信号によってプロセッサコア101がアイドル状態からラン状態

になると割込みハンドラが割込み処理を実行した後、プロセス切替部 4 1 1 は、上述のステップ S 1 1 以降の処理を繰り返す。

【 0 0 7 2 】

一方、上述のステップ S 1 3 において、DEEP SLEEP モードにして良いと判断した場合（ステップ S 1 3 : YES）、プロセス切替部 4 1 1 は、プロセッサコア 1 0 1 への割込みを禁止にした（ステップ S 1 6）後、WFI 命令を発行してプロセッサコア 1 0 1 がアイドル状態に遷移する際に S C 1 0 0 を WAIT モードにするか DEEP SLEEP モードにするかを設定する S C 1 0 0 内の制御レジスタに対して、DEEP SLEEP モードにするように設定する（ステップ 1 7）。例えばプロセス切替部 4 1 1 は、上記制御レジスタに対して、DEEP SLEEP モードを指定する情報を書き込む形態であってもよい。要するに、プロセス切替部 4 1 1 は、プロセッサコア 1 0 1 がアイドル状態に遷移するときに、少なくとも 1 つの I / O デバイスとメインメモリ 3 0 との間でデータ転送のための処理が行われていない場合は、WAIT モードよりも消費電力が小さい DEEP SLEEP モード（第 4 の状態）に S o C 1 0 0 を遷移させる制御を行っていると考えることができる。

10

【 0 0 7 3 】

上述のステップ S 1 7 の後、プロセス切替部 4 1 1 は、クロック制御モジュール 1 1 0 内の制御レジスタに対して、DEEP SLEEP モードに入っている間は高周波発振器 1 0 8 や PLL 1 1 1 の動作を停止させるように設定する（ステップ S 1 8）。つまり、プロセス切替部 4 1 1 は、DEEP SLEEP モードでは、プロセッサコア 1 0 1 がラン状態のときに用いられるクロックを示す高周波クロック（メインクロック）を生成する高周波発振器 1 0 8 の発振を停止させる制御を行うと考えることができる。また、これに限らず、上述のステップ S 1 7 の後、プロセス切替部 4 1 1 は、DEEP SLEEP モードに入っている間は PMIC 2 0 から高周波発振器 1 0 8 への電力供給を停止させるように、PMIC 2 0 の制御レジスタを設定することもできる。つまり、プロセス切替部 4 1 1 は、DEEP SLEEP モードでは、プロセッサコア 1 0 1 がラン状態のときに用いられるクロックを示す高周波クロック（メインクロック）を生成する高周波発振器 1 0 8 への電力供給を停止させる制御を行うこともできる。

20

【 0 0 7 4 】

なお、ステップ S 1 8 で設定する制御レジスタの設定値は、S C によっては最初に 1 回設定しておけば、それ以降設定を変更するまで有効になるものも多いので、その場合には OS の初期化の際に実行しておけば、ステップ S 1 8 の処理は省略できる。

30

【 0 0 7 5 】

上述のステップ S 1 8 の後、プロセス切替部 4 1 1 は、DEEP SLEEP モード中のキャッシュメモリ 1 4 0 への電力供給の停止に備えて、プロセッサコア 1 0 1 のキャッシュメモリ 1 4 0 の動作を停止させて（ステップ S 1 9）、キャッシュメモリ 1 4 0 中のダーティフラグがアクティブレベルに設定されているデータ（プロセッサコア 1 0 1 によってキャッシュメモリ 1 4 0 には書き込まれたがメインメモリ 3 0 にはまだ書き込まれていないデータ）をメインメモリ 3 0 に退避させた後、DEEP SLEEP モードに入っている間は PMIC 2 0 からキャッシュメモリ 1 4 0 への電力供給を停止させるように、PMIC 2 0 の制御レジスタを設定する。つまり、プロセス切替部 4 1 1 は、DEEP SLEEP モードに遷移させる場合は、メインメモリ 3 0 への書き込みが行われていないキャッシュメモリ 1 4 0 内のデータ（ダーティなデータ）をメインメモリ 3 0 へ書き出す処理を行った後、キャッシュメモリ 1 4 0 への電力供給を停止させる制御を行うと考えることができる。なお、DEEP SLEEP モード中もキャッシュメモリ 1 4 0 に対して電力供給を続けてデータが消えないようにしてもよい。この場合は、上述のステップ S 1 9 は省略できる。代わりに、プロセス切替部 4 1 1 は、DEEP SLEEP モードに入っている間はキャッシュメモリ 1 4 0 に供給する電源電圧の値が、プロセッサコア 1 0 1 がラン状態のときの値（あるいは、DEEP SLEEP モードのときの値よりも高い値であってもよい）になるように、PMIC 2 0 の制御レジスタを設定することもできる。

40

50

つまり、プロセス切替部 4 1 1 は、第 4 の状態では、キャッシュメモリ 1 4 0 に供給する電源電圧を、プロセッサコア 1 0 1 がラン状態のときと同じ値に設定する制御を行うこともできる。

【 0 0 7 6 】

続いて、プロセス切替部 4 1 1 は、メインメモリ 3 0 を省電力モードに遷移させる（ステップ S 2 0）。メインメモリ 3 0 が LPDDR2 等の DRAM の場合は、メモリコントローラ 1 0 2 の制御レジスタを設定してメモリコントローラ 1 0 2 から DRAM に制御コマンドを送ることで、DRAM をセルフリフレッシュモードに遷移させる。つまり、メインメモリ 3 0 が揮発性メモリの場合、プロセス切替部 4 1 1 は、DEEP SLEEP モードでは、メインメモリ 3 0 をセルフリフレッシュ状態に遷移させる制御を行うと考えることができる。また、メインメモリ 3 0 が不揮発性メモリの場合は、プロセス切替部 4 1 1 は、PMIC 2 0 からメインメモリ 3 0 への電力供給を停止させるように、PMIC 2 0 の制御レジスタを設定することもできる。つまり、メインメモリ 3 0 が不揮発性メモリの場合、プロセス切替部 4 1 1 は、DEEP SLEEP モードでは、メインメモリ 3 0 への電力供給を停止させる制御を行うと考えることができる。

10

【 0 0 7 7 】

次に、プロセス切替部 4 1 1 は、WFI 命令を発行することでプロセッサコア 1 0 1 を割り込み待ちのアイドル状態に遷移させる（ステップ S 2 1）。その後、I/O デバイスからの割り込み信号によってプロセッサコア 1 0 1 がアイドル状態からラン状態になると、まずキャッシュメモリ 1 4 0 のすべてのキャッシュラインに対してデータが無効であることを示すインバリデートフラグを立てるインバリデート処理を行ってキャッシュメモリの初期化を行った後、キャッシュメモリ 1 4 0 を動作させる（ステップ S 2 2）。次に、メインメモリ 3 0 を省電力モードから通常の動作モードに遷移させる（ステップ S 2 3）。メインメモリ 3 0 が DRAM の場合は、メモリコントローラ 1 0 2 の制御レジスタを設定してメモリコントローラ 1 0 2 から DRAM に制御コマンドを送ることで、DRAM のセルフリフレッシュモードを解除して通常モードに遷移させる。メインメモリ 3 0 が不揮発性メモリの場合は、PMIC 2 0 からメインメモリへの電力供給を再開するように、PMIC 2 0 の制御レジスタを設定する。その後、プロセッサコア 1 0 1 への割り込みを可能に設定する（ステップ S 2 4）と、割り込みハンドラが割り込み処理を実行した後、プロセス切替部 4 1 1 は、上述のステップ S 1 1 以降の処理を繰り返す。

20

30

【 0 0 7 8 】

なお、プロセス切替部 4 1 1 のプログラムのうち、メインメモリ 3 0 が省電力モードになっている間に実行すべき処理に対応するプログラムは、メインメモリ 3 0 が省電力モードの間もアクセス可能な S C 1 0 0 の内部メモリ 1 2 5 や省電力モードに遷移していない第 2 のメインメモリなどにロードしておかなければならない。なお、図 1 4 のステップ S 1 3 の結果が否定（ステップ S 1 3 : NO）で S C 1 0 0 を WAIT モードにする場合でも、DEEP SLEEP モードにする場合と同様にキャッシュメモリ 1 4 0 を停止させてもよいし、メインメモリ 3 0 にアクセスする I/O デバイスが動作中でないならばメインメモリ 3 0 を省電力モードにするようにしてもよい。

【 0 0 7 9 】

上述したように、WFI 命令の発行によりプロセッサコア 1 0 1 がアイドル状態に遷移するのに伴い、S C 1 0 0 は、図 1 5 に示す手順に従って、WAIT モードあるいは DEEP SLEEP モードに遷移する処理を行う。まず、クロック制御モジュール 1 1 0 は、プロセッサコア 1 0 1 のクロックを停止（クロックゲーティング）する（ステップ S 3 1）。次に、クロック制御モジュール 1 1 0 は、S C 1 0 0 を WAIT モードにするか DEEP SLEEP モードにするかをクロック制御モジュール 1 1 0 内の制御レジスタを参照して判断する（ステップ S 3 2）。この例では、S C 1 0 0 を WAIT モードにするか DEEP SLEEP モードにするかはクロック制御モジュール 1 1 0 内の制御レジスタで設定されている。また、DEEP SLEEP モードの間における高周波発振器 1 0 8 や PLL 1 1 1 の状態も、クロック制御モジュール 1 1 0 内の制御レジスタで設

40

50

定されている。ただし、これに限られるものではない。要するに、S C 1 0 0は、W A I TモードあるいはD E E P S L E E Pモードに遷移する際のクロックを制御するクロック制御部を有する形態であればよく、この例では、クロック制御モジュール110が上記クロック制御部として機能する場合を例に挙げて説明するが、これに限られるものではない。

【0080】

上述のステップS32において、D E E P S L E E Pモードにすると判断した場合（ステップS32：Y E S）、クロック制御モジュール110は、D E E P S L E E Pモードの間は高周波発振器108やP L L 1 1 1を停止するように制御レジスタが設定されているかどうかを調べ（ステップS33）、設定されている場合（ステップS33：Y E S）は、高周波発振器108やP L L 1 1 1を停止する（ステップS34）。その後、クロック制御モジュール110は、S C 1 0 0がD E E P S L E E Pモードに入ったことを外部に伝えるための出力信号（S T B Y信号などと呼ばれる）をH I G H（あるいはE n a b l e）にして（ステップS35）、S C 1 0 0がD E E P S L E E Pモードに入る処理は完了する。一方、ステップS32において、D E E P S L E E Pモードにしないと判断した場合（ステップS32：N O）は、その時点でS C 1 0 0がW A I Tモードに入る処理は完了する。

10

【0081】

図16に示すように、S C 1 0 0は、S C 1 0 0がD E E P S L E E Pモードであるか否かを示すS T B Y信号（例えばD E E P S L E E PモードならばS T B Y信号をハイレベル（H I G H）に設定する）をP M I C 2 0へ供給し、S C 1 0 0とP M I C 2 0が連携して動作することでD E E P S L E E P時の電力供給を制御することができる。例えばP M I C 2 0は、内蔵するD C / D Cコンバータに対して、S T B Y信号がハイレベルのときに出力する電圧と、ローレベル（L O W）のときに出力する電圧とを設定することができる。

20

【0082】

S C 1 0 0がD E E P S L E E Pモードに入ってS T B Y信号がハイレベルのときにP M I C 2 0がプロセッサコア101に供給する電圧を0に設定すると、D E E P S L E E Pモード中の電力供給を停止することができる。S C 1 0 0内の起床可能でないデバイスや不揮発の主メモリに電力を供給するD C / D Cコンバータは、この設定に応じた電圧供給を行うことで、D E E P S L E E Pモード中の消費電力を下げることができる。また、S T B Y信号がハイレベルのときにP M I C 2 0がプロセッサコア101に供給する電圧を回路中のレジスタの値を保持できる最低電圧に設定することで、回路の状態を保持したまま消費電力を下げることもできる。プロセッサコア101へ電力を供給するD C / D Cコンバータは、この設定に応じた電圧供給を行うことで、状態を保持したままD E E P S L E E Pモード中の消費電力を下げることができる。要するに、D E E P S L E E Pモードでは、プロセッサコア101に供給される電源電圧の値は、プロセッサコア101がラン状態のときよりも低い値（例えばW A I Tモードのときよりも低い値であってもよい）に設定される形態であればよい。見方を変えれば、上述したように、プロセス切替部411は、プロセッサコア101がアイドル状態に遷移するときに、少なくとも1つのI / Oデバイスとメインメモリ30との間でデータ転送のための処理が行われていない場合は、S C 1 0 0内の制御レジスタに対して、D E E P S L E E Pモードにする設定を行うことで、プロセッサコア101に供給する電圧を下げる制御を行っているとも考えることもできる。なお、キャッシュメモリ140に電力を供給するD C / D Cコンバータの、S T B Y信号がハイレベルのときの電圧は、D E E P S L E E Pモードに入る前にキャッシュメモリ140中のダーティなデータをメインメモリ30に書き込む場合は0に設定する一方、D E E P S L E E Pモード中でもデータが消えないように保持したい場合は、データを保持するのに必要な最低電圧に設定する。

30

40

【0083】

続いて、アイドル状態のプロセッサコア101が割り込み信号によってラン状態に復帰す

50

る際の S C 1 0 0 の動作例を図 1 7 に示す。この例では、クロック制御モジュール 1 1 0 が、S C 1 0 0 の状態を管理する状態管理部として機能する場合を例に挙げて説明するが、これに限られるものではない。例えばクロック制御モジュール 1 1 0 とは別に状態管理部が設けられる形態であってもよい。

【 0 0 8 4 】

図 1 7 に示すように、まず割り込みイベントを待っている S C 1 0 0 が I / O デバイスやタイマーなどからの割り込み信号を割り込みコントローラ 1 2 0 で検出すると (ステップ S 4 1)、クロック制御モジュール 1 1 0 は、制御レジスタを参照して、S C 1 0 0 が D E E P S L E E P モードであるか W A I T モードであるかを調べる (ステップ S 4 2)。D E E P S L E E P モードである場合 (ステップ S 4 2 : Y E S)、クロック制御モジュール 1 1 0 は、S T B Y 信号をローレベルに設定する (ステップ S 4 3)。これにより、P M I C 2 0 は、通常よりも低い値にしていた D C / D C コンバータの出力電圧を通常の値に戻す。

10

【 0 0 8 5 】

次に、クロック制御モジュール 1 1 0 は、D E E P S L E E P モードで高周波発振器 1 0 8 や P L L 1 1 1 を停止するように制御レジスタが設定されているかどうかを調べ (ステップ S 4 4)、D E E P S L E E P モードで高周波発振器 1 0 8 や P L L 1 1 1 を停止するように制御レジスタが設定されている場合 (ステップ S 4 4 : Y E S)、クロック制御モジュール 1 1 0 は、高周波発振器 1 0 8 や P L L 1 1 1 の動作を再開する (ステップ S 4 5)。その後、S C 1 0 0 が D E E P S L E E P モードであった場合でも W A I T モードであった場合でも、クロック制御モジュール 1 1 0 は、プロセッサコア 1 0 1 へのクロック供給を再開し (ステップ S 4 6)、プロセッサコア 1 0 1 をアイドル状態からラン状態に遷移させる (ステップ S 4 7)。その後、ラン状態に遷移したプロセッサコア 1 0 1 は動作を再開し、プロセッサコア 1 0 1 がアイドル状態であった期間において S C 1 0 0 が W A I T モードであった場合は、すぐに割り込みハンドラが割り込み処理の実行を開始する。一方、プロセッサコア 1 0 1 がアイドル状態であった期間において S C 1 0 0 が D E E P S L E E P モードであった場合は、内部メモリ 1 2 5 上のプログラムによってキャッシュメモリ 1 4 0 の初期化とメインメモリ 3 0 の動作再開が行われた後に割り込み可能状態になって、割り込みハンドラが割り込み処理の実行を開始する。

20

【 0 0 8 6 】

以上に説明したように、本実施形態では、プロセッサコア 1 0 1 がアイドル状態に遷移するときに、少なくとも 1 つの I / O デバイスとメインメモリ 3 0 との間でデータ転送のための処理が行われている場合は、W A I T モードに遷移する一方、何れの I / O デバイスとメインメモリ 3 0 との間でもデータ転送のための処理が行われていない場合は、D E E P S L E E P モードに遷移する。これにより、D E E P S L E E P モードに移行するためのサスペンド処理のオーバーヘッドを防ぐことができるので、情報処理装置 1 の性能を損なうことなく省電力化を適切に行うことができる。

30

【 0 0 8 7 】

(第 2 実施形態)

第 2 実施形態では、デバイス状態管理情報として、クロック制御モジュール 1 1 0 の制御レジスタ 1 1 5 を利用する。図 8 に例示したように、クロック制御モジュール 1 1 0 はクロックゲート部 1 1 3 を制御することで、その先に接続される各デバイスコントローラへのクロック供給を O N / O F F できる。そのため、クロック制御モジュール 1 1 0 の制御レジスタ 1 1 5 を参照すれば、各デバイスコントローラへのクロック供給が行われているか判別できる。つまり、各デバイスコントローラに対応する I / O デバイスが処理を実行中か否かを判定できる。

40

【 0 0 8 8 】

そこで、クロック制御モジュール 1 1 0 の制御レジスタ 1 1 5 に設定されているクロック供給の O N / O F F を決める情報を、デバイス状態管理情報として用いる。この場合、クロック制御モジュール 1 1 0 が上述のデバイス状態管理部 4 2 1 の役割を果たす。図 1

50

3において、各デバイスドライバは、I/Oデバイスが処理を開始する前のステップS2において、クロック制御モジュール110からクロックを供給するように制御レジスタを設定し、I/Oデバイスが処理を終えた後のステップS7において、クロック制御モジュール110からのクロック供給を停止するように制御レジスタを設定する。このように実装することによって、クロック制御モジュール110の制御レジスタ115を参照すれば、I/Oデバイスが処理を実行中か否かを判定できる。デバイス状態判定部412は、クロック制御モジュール110の制御レジスタ115を参照することで、制御レジスタがクロックを供給する設定になっている場合は、I/Oデバイスが「処理中」と判定できる一方、制御レジスタがクロックを停止する設定になっている場合は、I/Oデバイスが「停止中」と判定できる。

10

【0089】**(第3実施形態)**

第3実施形態では、デバイス状態管理情報として、デバイスコントローラやデバイスのステータスレジスタを利用する。デバイスコントローラやデバイスの中には、I/Oデバイスが処理を実行中であるか否かを示すステータスレジスタを持つものがある。こうしたステータスレジスタは、例えばI/Oデバイスが処理を実行中である場合は「1」、処理を実行中ではない場合は「0」に設定される。そのため、デバイス状態判定部412は、デバイスコントローラやデバイスのステータスレジスタを参照することで、I/Oデバイスが処理を実行中であるか否かを判定できる。第3実施形態では、各デバイスコントローラやデバイスが上述のデバイス状態管理部421の役割も兼ねることになる。

20

【0090】**(第4実施形態)**

第4実施形態では、デバイス状態管理情報としてPMIC20の制御レジスタの設定情報を利用する。PMIC20は、各電源ラインのDC/DCコンバータの設定用の制御レジスタを有しており、この制御レジスタを参照すれば、どの電源ラインに接続されたI/Oデバイスに電力を供給しているかを判別できる。そこで、デバイスドライバは、対応するI/Oデバイスが処理を実行する前にPMIC20の制御レジスタを操作して、I/Oデバイスへの電源供給が行われるように、PMIC20の制御レジスタを設定し、デバイスが処理を終了した時点で設定用レジスタを操作して、I/Oデバイスへの電源供給が停止するように、PMIC20の制御レジスタを設定する。デバイス状態判定部412は、PMIC20の設定用の制御レジスタを参照することで、どのI/Oデバイスが処理を実行中であるかを判別することができる。

30

【0091】**(第5実施形態)**

第5実施形態では、オペレーティングシステムとしてLinuxを利用し、デバイスドライバがRuntimePMのフレームワークに基づいて実装されている。RuntimePMのフレームワークに基づいて実装されているデバイスドライバでは、対応するI/Oデバイスが入出力処理を開始する前に必要な処理(ハードウェアの起動や初期化など)、およびI/Oデバイスが入出力処理を終了した後に必要な処理(ハードウェアの停止など)を、それぞれ処理前コールバック関数(runtime_resume())コールバック)、および処理後コールバック関数(runtime_suspend())コールバック)として実装しておく、I/Oデバイスの入出力処理の実行の前後の適切なタイミングで対応するコールバック関数が呼び出される。I/Oデバイスが入出力処理を開始する前に必要な処理とは、例えばI/Oデバイスに対応するデバイスコントローラにクロック供給を開始する処理や、I/Oデバイスへの電力供給を開始するためにPMIC20の制御レジスタの値を設定する処理などである。また、I/Oデバイスが入出力処理を終了した後に必要な処理とは、例えばデバイスコントローラへのクロック供給を停止したり電力供給を停止したりする処理である。

40

【0092】

図18に示すように、RuntimePMでは、I/Oデバイスの状態は、ACTIV

50

E、SUSPENDING、SUSPENDED、RESUMINGの4つの状態のいずれかで表現される。ACTIVEは、I/Oデバイスが処理を実行中であることを示し、SUSPENDINGは、デバイスが処理を実行中から停止中に変化させている過渡期であることを示し、SUSPENDEDは、デバイスが処理を停止中であることを示し、RESUMINGは、I/Oデバイスが処理を停止中から実行中に変化させている過渡期であることを示す。

【0093】

デバイスドライバは初期化処理を終えると、対応するI/Oデバイスの状態をSUSPENDEDにする。そして、処理の実行を開始する前に処理前コールバック関数を呼び出す。処理前コールバック関数が呼び出されると、I/Oデバイスの状態はRESUMINGに遷移し、処理前コールバック関数を実行中はI/Oデバイスの状態はRESUMINGに保持され続ける。そして、処理前コールバック関数の実行が終了するとI/Oデバイスの状態はACTIVEに遷移する。続いて、デバイスドライバは、I/Oデバイスの処理の実行が終了すると、処理後コールバック関数を呼び出す。処理後コールバック関数が呼び出されると、I/Oデバイスの状態はACTIVEからSUSPENDINGに遷移し、処理後コールバック関数を実行中はI/Oデバイスの状態はSUSPENDINGに保持され続ける。そして、処理後コールバック関数の実行が終了するとI/Oデバイスの状態はSUSPENDEDに遷移する。RuntimePMでは、以上のようなI/Oデバイスの状態を、各I/Oデバイスを管理する構造体の中のruntime_statusという変数で管理している。

10

20

【0094】

本実施形態では、上記処理前コールバック関数および上記処理後コールバック関数が呼び出されるタイミングは、図13のステップS2（デバイス状態管理情報への動作開始登録）およびステップS7（デバイス状態管理情報への動作終了登録）と同じである。そこで、例えば上記処理前コールバック関数の中で、図13のステップS2のデバイス状態管理情報への動作開始の登録処理（対応するI/Oデバイスの状態情報を「実行中」に変更する処理）を行い、上記処理後コールバック関数の中で、図13のステップS7のデバイス状態管理情報への動作終了の登録処理（対応するI/Oデバイスの状態情報を「停止中」に変更する処理）を行うようにしておくこともできる。こうすると、図13のステップS2とステップS7を省略した手順で動くデバイスドライバでも、適切なタイミングでデバイス状態管理情報の更新を行うことができる。

30

【0095】

（第6実施形態）

第6実施形態では、オペレーティングシステムとしてLinuxを利用し、デバイスドライバがRuntimePMのフレームワークに基づいて実装されている場合において、RuntimePMが管理しているI/Oデバイスの状態（各I/Oデバイスを管理する構造体中のruntime_status変数に記録している）を、図12に示すデバイス状態管理情報の状態情報として用いる。この場合、「ACTIVE」、「SUSPENDING」、および、「RESUMING」は、I/Oデバイスが入出力処理を実行していることを表し、「SUSPENDED」は、I/Oデバイスが何もしていないことを表す。つまり、「ACTIVE」、「SUSPENDING」、および、「RESUMING」は、図12に示す「実行中」に相当し、「SUSPENDED」は、図12に示す「停止中」に相当する。

40

【0096】

本実施形態では、デバイスドライバは、RuntimePMのフレームワークに基づいて上記処理前コールバック関数でハードウェアの起動や初期化を行い、上記処理後コールバック関数でハードウェアの停止を行うように実装されていればよく、図13のステップS2やステップS7のようなデバイス状態管理情報の更新処理は不要となる。

【0097】

本実施形態では、デバイス状態判定部412は、RuntimePMに対応しているデ

50

バイスドライバの保持しているI/Oデバイスの状態(runtime_status)を参照し、「SUSPENDED」の場合はI/Oデバイスが停止中であると判定し、SUSPENDED以外の場合はI/Oデバイスが処理を実行中であると判定する。デバイス状態判定部412は、カーネルの初期化時にあらかじめ判定対象とするデバイスドライバを登録しておき、図14のステップS13にて判定対象とする全てのI/OデバイスのRuntimePMで管理している状態が「SUSPENDED」ならば、DEEPSLEEPモードにして良いと判定し(ステップS13: YES)、そうでなければ(ステップS13: NO)、DEEPSLEEPモードにしてはいけないと判定する。

【0098】

(第7実施形態)

第7実施形態では、電源装置10内の蓄電装置が十分な電力量を保持している場合は、DEEPSLEEPモードに遷移できる場合でもWAITモードに遷移させることで、応答時間を高めている。第7実施形態では、蓄電装置に蓄積された電力量を検出する電力量検出装置(不図示)をさらに備えている。

【0099】

第7実施形態では、図19に示すように、プロセス切替え(ディスパッチ)の手順において、図14に示すステップS13の前に(S_C100をWAITモードにするかDEEPSLEEPモードにするかを判定する前に)、電力量検出装置によって検出された電力量(蓄電装置に蓄積されている電力量)が予め決めておいた値(閾値)以上であるかを判断する処理(ステップS25)が追加されている。ステップS25において、プロセス切替部411は、電力量検出装置によって検出された電力量が閾値以上であると判断した場合(ステップS25: YES)は、必ずWAITモードに遷移するように設定する。

【0100】

上記電力量検出装置は、電源装置に使われている一次電池や二次電池、およびエネルギーハーベスト装置と組み合わせる蓄電装置が蓄積している電力量を検出する装置である。たとえば、一次電池や二次電池、および、エネルギーハーベスト装置と組み合わせる電力蓄積装置として用いる電気二重層キャパシタやリチウムイオンキャパシタなどのキャパシタは、その出力電圧を計測することで蓄積している電力量を知ることができるので、A/Dコンバータを電力量検出装置として用いることができる。また、蓄電装置としてリチウムイオン電池などのバッテリーを用いる場合は、クーロンカウンタを電力量検出装置として用いることができる。つまり、バッテリーの充放電量をクーロンカウンタで計測することで蓄積している電力量を知ることができる。

【0101】

電力量検出装置は、I2CやSPIやGPIOなどでS_C100と接続してデータを読み出すことができる。また、電力量検出装置を上述のマイコンに接続し、マイコンで読み取った電力量を定期的にS_C100に送信するように実施してもよいし、電力量が閾値を下回る場合のみマイコンからS_C100に送信するように実施してもよい。また、S_C100が、定期的にマイコンが保持している電力量を読み込むように実施してもよい。

【0102】

(第8実施形態)

次に、第8実施形態を説明する。以下の説明では、上述の各実施形態と共通する部分については適宜に説明を省略する。第8実施形態では、本発明が適用される情報処理装置は、太陽電池で発電した電力で動作するタブレット型の情報処理装置である。図20は、第8実施形態の情報処理装置1の外観を示す図である。このタブレット型の情報処理装置1は、端末表面に低消費電力の反射型液晶ディスプレイあるいは電子ペーパーを表示装置500として備え、端末表面の表示装置500以外の部分に太陽電池501を備えている。表示装置500の表面にはポインティングデバイスとして機能するタッチパネル502を供えるとともに、端末表面の表示装置500と重ならない部分にキーボード503を備え

10

20

30

40

50

る。キーボード503は、太陽電池501の表面に透明なタッチパネル502を重ねることで実現することもできるし、また、透明な素材あるいは遮光性の部分の少ない素材を用いた機械式のキーボードとして実現することもできる。

【0103】

図21および図22は第8実施形態の情報処理装置1の構成の一例を示す図である。図21は、情報処理装置1を構成する部品(モジュール)間の電力供給線の接続関係を示す。図22は情報処理装置1を構成する部品(モジュール)間の信号線の接続関係を示す。

【0104】

図21および図22に示すように、情報処理装置1は、太陽電池501と、蓄電制御装置511と、キャパシタ(蓄電装置)512と、PMIC20と、DC/DCコンバータ513および514と、シリコンオシレータ515と、DRAM516と、SC517と、マイコン300と、NANDフラッシュメモリ518と、無線LANモジュール519と、電子ペーパー(EPD)520と、タッチパネル502と、キーボード503とを備える。ここでは、太陽電池501、蓄電制御装置511、キャパシタ512の組み合わせは、前述の電源装置10の一例であると考えることができる。また、シリコンオシレータ515は、前述の高周波発振器108の一例であると考えることができる。また、DRAM516は、前述のメインメモリ30の一例であると考えることができる。また、NANDフラッシュメモリ518は、前述のストレージデバイス210の一例であると考えることができる。また、無線LANモジュール519は、前述のネットワークデバイス220の一例であると考えることができる。また、電子ペーパー520は、前述の表示デバイス200の一例であると考えることができる。さらに、タッチパネル502およびキーボード503は、前述のHID230の一例であると考えることができる。

10

20

【0105】

また、SC517は、内部モジュールとして、プロセッサコア101、DRAMコントローラ530、EPDコントローラ540、NANDコントローラ550、SDIOコントローラ560、I2Cコントローラ570、GPIOコントローラ580、クロック制御モジュール110、割込みコントローラ120、RAM590、バス107などを有する。また、ここでは、図示を省略しているが、第1実施形態と同様に、SC517は、内部モジュールとして、計時機能を有するRTC(Real Time Clock)も有している。この例では、DRAMコントローラ530は、前述のメモリコントローラ102の一例であると考えることができる。EPDコントローラ540は、前述の表示デバイスコントローラ103の一例であると考えることができる。NANDコントローラ550は、前述のストレージコントローラ104の一例であると考えることができる。SDIOコントローラ560は、前述のネットワークコントローラ105の一例であると考えることができる。RAM590は、前述の内部メモリ125の一例であると考えることができる。

30

【0106】

ここでは、詳細な図示を省略しているが、第1実施形態と同様に、割込みコントローラ120は、クロック制御モジュール110、プロセッサコア101、DRAMコントローラ530、EPDコントローラ540、NANDコントローラ550、SDIOコントローラ560、I2Cコントローラ570、GPIOコントローラ580、RAM590、および、不図示のRTCの各々と、バス107とは異なる専用線で接続されている。同様に、クロック制御モジュール110は、割込みコントローラ120、プロセッサコア101、DRAMコントローラ530、EPDコントローラ540、NANDコントローラ550、SDIOコントローラ560、I2Cコントローラ570、GPIOコントローラ580、RAM590、および、不図示のRTCの各々と、バス107とは異なる専用線で接続されている。

40

【0107】

まず、図21を用いて、本実施形態の情報処理装置1の電力供給システムを説明する。本実施形態の情報処理装置1は太陽電池501で発電した電力で動作する。しかし太陽電池501で発電する電力だけでは動作中の情報処理装置1全体のピークの消費電力を賅えない

50

。そこで、蓄電制御装置 5 1 1 がキャパシタ (蓄電装置) 5 1 2 を用いてピークアシスト制御を行う。図 2 1 に示すように、太陽電池 5 0 1 の出力は蓄電制御装置 5 1 1 に接続されている。蓄電制御装置 5 1 1 には、さらにキャパシタ 5 1 2 が接続されている。蓄電制御装置 5 1 1 は、太陽電池 5 0 1 とキャパシタ 5 1 2 を使ってピークアシストを行い、必要に応じてその出力電圧を、P M I C 2 0 や D C / D C コンバータ 5 1 3、5 1 4 の入力電圧に合わせて変換するための電源回路である。S C 5 1 7 が W A I T モードや D E E P S L E E P モードなどの低消費電力で待機するモードになっていて、太陽電池 5 0 1 で発電している電力だけで情報処理装置 1 全体の消費電力を賄っている間は、蓄電制御装置 5 1 1 は余剰電力をキャパシタ 5 1 2 に充電しておく。太陽電池 5 0 1 で発電している電力だけで情報処理装置 1 全体の消費電力を賄えない場合は、蓄電制御装置 5 1 1 はキャ

10

【 0 1 0 8 】

蓄電装置として用いるキャパシタ 5 1 2 としては、電気 2 重層キャパシタやリチウムイオンキャパシタなどの大容量キャパシタを使用できる。また、蓄電装置として、キャパシタではなくリチウムイオン電池などの電池を用いることもできる。また、電池とキャパシタを組み合わせて用いることもできる。

【 0 1 0 9 】

図 2 1 に示すように、蓄電制御装置 5 1 1 の出力は P M I C 2 0、D C / D C コンバータ 5 1 3、および、D C / D C コンバータ 5 1 4 の各々に接続されている。P M I C 2 0 は、内部に複数の D C / D C コンバータや L D O レギュレータなどを備えており、入力した電力を様々な電圧に変換して出力する。P M I C 2 0 は、P M I C 2 0 が有する制御レジスタの設定によって、各 D C / D C コンバータや L D O レギュレータ毎に、通常時の出力電圧の設定変更や、スタンバイ時の出力電圧の設定変更などを行えるようになっている。P M I C 2 0 の出力は、シリコンオシレータ 5 1 5、D R A M 5 1 6、S C 5 1 7、N A N D フラッシュメモリ 5 1 8、無線 L A N モジュール 5 1 9 に接続され、それらの動作に必要な電力を供給している。

20

【 0 1 1 0 】

P M I C 2 0 は、S C 5 1 7 がスタンバイ状態 (D E E P S L E E P モード) に入るとシリコンオシレータ 5 1 5 への電力供給を停止し、S C 5 1 7 がスタンバイ状態 (D E E P S L E E P モード) から抜けるとシリコンオシレータ 5 1 5 への電力供給を再開することで、シリコンオシレータ 5 1 5 の消費電力を削減することができる。D R A M 5 1 6 は、メモリアレイとインタフェース回路で異なる電圧の電力を必要とするので、それに合わせて P M I C 2 0 から 2 種類の電圧の出力を接続する。S C 5 1 7 も内部で複数 (図 2 1 の例では 4 種類) の電圧の電力を必要とするので、それに合わせて P M I C 2 0 から 複数の電圧の出力を接続する。なお、複数の異なる部品 (モジュール) が同じ電圧の電力を必要とするときは、P M I C 2 0 内の 1 つの D C / D C コンバータあるいは L D O レギュレータの出力をそれら複数の部品 (モジュール) に接続しても構わない。

30

【 0 1 1 1 】

蓄電制御装置 5 1 1 の出力が接続されている D C / D C コンバータ 5 1 4 (以下の説明では、「第 2 の D C / D C コンバータ 5 1 4」と称する場合がある) は、マイコン 3 0 0 に電力を供給する。マイコン 3 0 0 は P M I C 2 0 を制御して情報処理装置 1 全体の電源の O N / O F F を行うため、マイコン 3 0 0 の動作に必要な電力は P M I C 2 0 とは独立した D C / D C コンバータ 5 1 4 から供給する。

40

【 0 1 1 2 】

蓄電制御装置 5 1 1 の出力が接続されている D C / D C コンバータ 5 1 3 (以下の説明では、「第 1 の D C / D C コンバータ 5 1 3」と称する場合がある) は、電子ペーパー 5 2 0 に電力を供給する。電子ペーパー 5 2 0 の動作に必要な電圧の電力を P M I C 2 0 から供給できる場合は、第 1 の D C / D C コンバータ 5 1 3 を用いずに、P M I C 2 0 から電子ペーパー 5 2 0 へ電力を供給するように実施しても良い。

【 0 1 1 3 】

50

なお、本実施形態では、電力供給源として太陽電池501を用いているが、太陽電池501以外の振動や熱などのエネルギーハーベストによる発電装置を用いても構わない。また、例えば電力供給源として無線給電を用いることもできる。さらに、例えば電力供給源として乾電池を用い、キャパシタと組み合わせてピークアシストするように実施することもできる。

【0114】

次に、図22を用いて、本実施形態の情報処理装置1を構成する各部品（モジュール）と、それらの間の信号の接続関係を説明する。情報処理装置1の主要構成部品であるSC517は、内部にコンピュータシステムを集積した半導体チップである。SC517を動作させるためのクロック信号として、24MHzのメインクロック（上述の高周波クロック）と32KHzのサブクロック（上述の低周波クロック）をクロック制御モジュール110の入力に接続する。32KHzのサブクロックはPMIC20も必要とするため、図22の構成では、PMIC20が内蔵する32KHzの発振回路で発振したクロック信号を、SC20のクロック制御モジュール110にサブクロックとして接続している。なお、図22には明示していないが、PMIC20が内蔵する発振回路には32KHzの水晶振動子を外付けする。メインクロックはシリコンオシレータ515で生成した24MHzのクロック信号を、SC517のクロック制御モジュール110にメインクロックとして接続する。SC517のクロック制御モジュール110の構成は、上述の第1実施形態と同様であり、内部に備える複数のPLLや逡倍器や分周器によって、メインクロックから複数の周波数のクロック信号を生成して、SC517内の各部に分配する。なお、本実施形態および上述の各実施形態におけるメインクロックとサブクロックの周波数は一例であり、これに限定されるものではない。

10

20

【0115】

SC517の割込みコントローラ120は、SC517内の各デバイス（I2Cコントローラ570、GPIOコントローラ580、EPDコントローラ540、NANDコントローラ550、SDIOコントローラ560、不図示のタイマーなど）からの割込み要求を受信すると、その割込みの種類を識別する割込みベクタを、割込みコントローラ120内のレジスタに登録し、プロセッサコア101に割込み信号を送る（割込みを通知する）。プロセッサコア101は、割込み信号を受信すると、割込みコントローラ120内のレジスタに登録された割込みベクタを参照することで、どのデバイスから割込みがかかっているのかを判断することができる。また、レジスタの設定によって、デバイスごとに割込みを許可するかしないかを設定することもできる。また、割込みコントローラ120は、SC517がDEEP SLEEPモードのときにデバイスからの割込み要求を受信すると、SC517を起床させてDEEP SLEEPモードから抜けさせる機能も持つ。

30

【0116】

SC517のプロセッサコア101は、アプリケーションプログラムやオペレーティングシステム（OS）を実行する。図22は、SC517は1つのプロセッサコア101を内蔵するシングルコアの構成例を示しているが、これに限らず、例えば2個のプロセッサコアを内蔵するデュアルコア構成や、4個のプロセッサコアを内蔵するクワッドコア構成などの、マルチコア構成にすることもできる。

40

【0117】

SC517の内蔵するRAM590は、高速にアクセスが可能なSRAMである。スクラッチパッドメモリとして一時的な作業領域として使用することもできるし、メインメモリ（この例ではDRAM516）が使えない時でも常にアクセスできるのでオペレーティングシステムの起動やスタンバイ状態からの起床時の処理に利用することができる。

【0118】

本実施形態の情報処理装置1は、メインメモリとしてDRAM516を用いている。DRAM516は、SC517内のDRAMコントローラ530に接続される。DRAM516は、SC517内のプロセッサコア101や各種デバイスからアクセスすること

50

ができる。なお、ここでは、メインメモリとして揮発性メモリを用いる場合を例示しているが、これに限らず、例えばメインメモリとして、MRAMやPCMなどの不揮発性メモリを用いることもできる。図23は、メインメモリとしてMRAMを用いた場合の情報処理装置1の構成例を示す。図22の構成との違いは、メインメモリとしてDRAM516の代わりにMRAM600を用いることと、メインメモリが接続されるSC517内のメモリコントローラとして、DRAMコントローラ530の代わりにMRAMコントローラ601を用いることである。メインメモリとして不揮発メモリを用いることで、後述するHIBERNATIONモードでメインメモリへの電力供給を止める際に、メインメモリのデータをNANDフラッシュメモリ等の不揮発性の2次記憶装置に退避する必要がなくなる。

10

【0119】

図22に戻って説明を続ける。SC517内のI2Cコントローラ570は、I2Cインタフェースを持つさまざまなデバイスを接続できる汎用の通信デバイスである。PMIC20もI2CインタフェースによってSC517と接続されており、SC517内のプロセッサコア101がPMIC20の制御レジスタを読み書きすることができる。SC517とPMIC20との間の接続には、I2Cインタフェース以外に、SPIインタフェースなどを用いることもできる。また、SC517とPMIC20の間は、I2Cに加えて、STBY信号が供給される信号線を介して接続されている。STBY信号は、SC517（あるいはプロセッサコア101）がDEEPSLEEPモードであるか否かを示す信号である。例えばPMIC20は、STBY信号がアクティブレベル（例えばハイレベル）になると、各DC/DCコンバータやLDOレギュレータの出力をDEEPSLEEPモード用の設定に変更し、DEEPSLEEPモード時の消費電力を削減する。

20

【0120】

GPIOコントローラ580は、汎用のデジタルI/Oポートであり、本実施形態の情報処理装置1では、SC517とマイコン300との間の通信や、電子ペーパー520に電力を供給するDC/DCコンバータ514の制御に用いられる。電子ペーパー520は、表示内容の書き換え時にしか電力を消費しないので、SC517内のプロセッサコア101からGPIOコントローラ580を介してDC/DCコンバータ514のENABLE信号をON/OFFすることで、書き換え時にのみ電力を供給するように制御する。本実施形態のように、太陽電池で発電した電力で動作する情報処理装置においては、消費電力がより少ないI/Oデバイスを用いることが好ましいため、表示内容の書き換え時にしか電力を消費しない電子ペーパーは、太陽電池で発電した電力で動作する情報処理装置の表示デバイスとして特に好適である。

30

【0121】

また、SC517には、GPIOコントローラ580を介してマイコン300が接続されている。マイコン300には、タッチパネル502とキーボード503が接続されていて、タッチパネル502のタッチされた位置の検出や、キーボード503が押された時のチャタリング除去や押されたキーの判定などをマイコン300側で処理し、マイコン300は、タッチ位置や押されたキーのコードを、GPIOコントローラ580を介してSC517のプロセッサコア101に伝える。マイコン300は蓄電制御装置511にも接続されており、蓄電制御装置511の管理するキャパシタ（蓄電装置）512の蓄積電力量を検出することができるようになっている。より具体的には、キャパシタ512として電気二重層キャパシタを用いる場合はその出力電圧と蓄積電力量には相関関係があるので、電気二重層キャパシタの出力電圧をマイコン300内蔵のA/Dコンバータで読み出すように実施することができる。マイコン300は、さらに、PMIC20と接続されており、マイコン300からPMIC20のON/OFFを指示することで、情報処理装置1全体の電力供給のON/OFFを制御することができる。マイコン300は、後述するように、ユーザからの入力とキャパシタ（蓄電装置）512の蓄積電力量を入力として、PMIC20のON/OFFを制御するシステムコントローラとして機能する。

40

50

【0122】

EPDコントローラ540は、接続されている電子ペーパー520に対する描画処理を行う。EPDコントローラ540は、DRAM(メインメモリ)516やRAM590などに記憶しているイメージデータを読み出して、必要に応じて電子ペーパー520の書き換えのためにデータ変換を行い、電子ペーパー520を書き換える信号を出力する。

【0123】

NANDコントローラ550は、接続されているNANDフラッシュメモリ508のチップに対するデータの読み書きを行う。本実施形態の情報処理装置1はNANDフラッシュメモリ508を2次ストレージとして使用し、その記憶領域は、オペレーティングシステムがファイルシステムによって管理する。

10

【0124】

また、本実施形態の情報処理装置1は、通信手段として無線LANモジュール509を備える。無線LANモジュール509は、SDIOコントローラ560を介してSC517に接続されている。なお、これに限らず、無線LANモジュール509とSC517は、SDIOインタフェースではなく、例えばUSB、PCI-express、SPI、UARTなどのインタフェースで接続するように実施しても構わない。また、無線LAN回路をSC517に内蔵しても構わない。

【0125】

本実施形態の情報処理装置1のSC517としては、例えば freescale・semiconductors社のi.MX508を用いることができるが、これに限られるものではなく、様々な種類のSCを用いることができる。また、本実施形態の情報処理装置1のPMIC20には、例えば freescale・semiconductors社のMC34708を用いることができるが、これに限られるものではなく、様々な種類のPMIC20を用いることができる。また、例えばPMIC20を用いずに、複数のDC/DCコンバータやLDOレギュレータを組み合わせて用いるようにしても構わない。

20

【0126】

図24は、本実施形態の情報処理装置1のSOC517の状態遷移の一例を示す図である。SC517はプロセッサコア101を中心とするコンピュータシステムであるので、SC517が内蔵するプロセッサコア101の状態遷移も、図24と同様であると考えることができる。この例では、プロセッサコア101が命令を実行中(プロセッサコア101がラン状態)のときのSC517の状態をACTIVEモードと呼ぶ。プロセッサコア101が命令を実行せず割り込み待ち(プロセッサコア101がアイドル状態)のときのSC517の状態はWAITモードまたはDEEPSLEEPモード(i.MX508等のSCではSTOPモードとも呼ばれる)のいずれかである。上述の各実施形態と同様に、何れかのI/Oデバイス(またはコントローラ)がI/O処理を進めている場合はWAITモードに、何れのI/Oデバイス(またはコントローラ)もI/O処理をしていない場合はDEEPSLEEPモードになる。WAITモードもDEEPSLEEPモードも、プロセッサコア101の命令実行を停止する待機状態(アイドル状態)であるが、前述したように、DEEPSLEEPモードでは、SC内のメインクロックが停止される等によりWAITモードよりも消費電力が小さくなる。ユーザが情報処理装置1を使用している状態、すなわち稼働状態では、情報処理装置1のSC(もしくはプロセッサコア101)は、ACTIVEモードとWAITモードとDEEPSLEEPモードとの間を遷移している。

30

40

【0127】

また、ユーザが情報処理装置1の電源をOFFした場合や、キャパシタ(蓄電装置)512の蓄電量が小さく太陽電池501の発電量も少ないために稼働状態を続けられない場合には、情報処理装置1は、SC517内部の状態をDRAM(メインメモリ)516に退避してから、さらにDRAM516のデータを2次ストレージであるNANDフラッシュメモリ508に退避した後、情報処理装置1への電力供給を停止させる(電源を切る)。この状態を、HIBERNATIONモードと呼ぶ。HIBERNATIONモード

50

は、ユーザから見て情報処理装置 1 が停止しているように見える停止状態である。なお、メインメモリとして M R A M などの不揮発性メモリを用いる場合は、S C 5 1 7 の内部状態をメインメモリに退避して電源を切ればよく、メインメモリのデータを N A N D フラッシュメモリ 5 0 8 などの 2 次ストレージに退避する必要はない。

【 0 1 2 8 】

図 2 5 は、本実施形態の情報処理装置 1 に搭載されたオペレーティングシステム (O S) の機能構成の一例を示すブロック図である。オペレーティングシステムとしては、例えば L i n u x を用いることができるが、これに限定されるものではなく、さまざまなオペレーティングシステムを用いることができる。オペレーティングシステムは、2 次ストレージである N A N D フラッシュメモリ 5 0 8 のファイルシステム上に記憶され、情報処理装置 1 の稼働状態にプロセッサコア 1 0 1 によってメインメモリ (D R A M 5 1 6) に読み出されて実行される。情報処理装置 1 に搭載されたオペレーティングシステムは、主要な機能として、プロセス管理部 4 1 0 、デバイス管理部 4 2 0 0 、ファイル管理部 4 3 0 、メモリ管理部 4 4 0 を有する。

10

【 0 1 2 9 】

デバイス管理部 4 2 0 0 は、各 I / O デバイスのデバイスドライバ (E P D デバイスドライバ、N A N D デバイスドライバ、I 2 C デバイスドライバ、S D I O / W L A N デバイスドライバ、不図示のキーボードドライバおよびタッチパネルドライバなど) を有することに加え、本実施形態に特有のものとして、キャパシタ (蓄電装置) 5 1 2 に蓄えられた電力量を示す蓄電電力量情報と、動作中デバイスカウンタ (上述のデバイス状態管理情報の一例) とを管理する。本実施形態では、システムコントローラであるマイコン 3 0 0 は、適切なタイミングでキャパシタ (蓄電装置) 5 1 2 の蓄積電力量を検出し、その値を S C 5 1 7 のプロセッサコア 1 0 1 に通知する。プロセッサコア 1 0 1 は、通知された値を蓄積電力量情報として記録する。動作中デバイスカウンタは、現在 I / O 処理を実行中の I / O デバイス (あるいはコントローラ) の数を記録する領域であり、デバイス状態管理部 4 2 1 0 によって管理される。

20

【 0 1 3 0 】

第 1 実施形態と同様に、プロセス切替部 4 1 1 のデバイス状態判定部 4 1 2 は、プロセッサコア 1 0 1 がアイドル状態に入るときに、動作中デバイスカウンタの値を参照し、その値が 0 であれば I / O 処理を実行中の I / O デバイス (あるいはコントローラ) は無いので D E E P S L E E P モードにして良いと判断する一方、動作中デバイスカウンタの値が 0 でなければ D E E P S L E E P モードにすべきではないと判断する。

30

【 0 1 3 1 】

以降、第 8 実施形態の情報処理装置 1 およびオペレーティングシステム (O S) の動作を詳しく説明する。

【 0 1 3 2 】

図 2 6 は、デバイス管理部 4 2 0 0 が管理するデバイスドライバの典型的な動作フローを示している。図 2 6 に示すように、デバイスドライバは、O S やアプリケーションプログラムからの入出力要求を受け取ると (ステップ S 5 1) 、デバイス状態管理部 4 2 1 0 内の動作中デバイスカウンタの値をインクリメントする (ステップ S 5 2) 。例えば N A N D デバイスドライバが受け取る入出力要求であればデータの読み出しや書き込みの要求であり、例えば E P D デバイスドライバが受け取る入出力要求であれば画面への表示の要求であり、S D I O / W L A N デバイスドライバが受け取る入出力要求であればネットワークへのデータ送信や受信の要求などである。

40

【 0 1 3 3 】

次に、デバイスドライバは、要求された入出力処理を実行させるために、該当するデバイスの制御レジスタに所定の値を書き込むなどの方法により、ハードウェア機能を起動する (ステップ S 5 3) 。次に、デバイスドライバは、入出力処理中にデバイスドライバが関与する必要がある処理 (例えばデータ転送に用いる複数のバッファ領域の切り替え指示や、入出力処理途中の例外処理など) があればそれを行い (ステップ S 5 4) 、起動した

50

入出力処理が完了するのを待つ（ステップ S 5 5）。入出力処理が完了すれば、デバイスドライバは、該当するデバイスの制御レジスタに所定の値を書き込むなどの方法により、デバイスのハードウェア機能を停止させ（ステップ S 5 6）、動作中デバイスカウンタの値をデクリメントし（ステップ S 5 7）、入出力処理結果（入出力処理の成否や入力したデータなど）を入出力要求元に返す（ステップ S 5 8）。なお、オペレーティングシステムはマルチプログラミングで動作しているので、デバイスのハードウェアが入出力処理を行っている間（ステップ S 5 3 から S 5 5 の間）、プロセッサコア 1 0 1 は、他の実行可能なプロセス（あるいはスレッドまたはタスク）があればそれを実行する。

【 0 1 3 4 】

図 2 6 のデバイスドライバのフローでは、入出力要求を実行する度に、ハードウェアを起動して入出力処理を行って、ハードウェアを停止する。一方、無線 LAN などハードウェアの起動に時間がかかるデバイスの場合は、入出力処理が終わってもすぐには停止せず、一定時間入出力要求が来なければ停止するように制御することで、ハードウェアの起動 / 停止の頻度を下げて消費電力も削減することができる。このような処理を行うように図 2 6 の動作フローを拡張することもできる。

【 0 1 3 5 】

次に、図 2 7 を用いて、本実施形態のプロセス切替部 4 1 1 の動作例を説明する。図 2 7 は、プロセス切替部 4 1 1 の動作例を示すフローチャートである。プロセスの切り替えは、例えばプロセッサコア 1 0 1 が実行中のプロセスが、入出力要求を出したり、プロセス間通信やメモリ管理等の OS の機能呼び出ししたり、I / O デバイス（コントローラ）やタイマーからの割り込みがかかったりして、OS のカーネルに入ったときなどに実行される。

【 0 1 3 6 】

プロセスを切り替えるとき、まずプロセス切替部 4 1 1 は、現在実行中であるプロセスを停止させてプロセスキューに入れる（ステップ S 6 1）。プロセスキューには、実行可能なプロセスが入る実行可能プロセスキューと、入出力完了などのイベントを待っているプロセスが入るイベント待ちプロセスキューがある。実行可能プロセスキューは、優先度に基づいてプロセスを管理している。ステップ S 6 1 では、プロセス切替部 4 1 1 は、現在実行中であるプロセスがイベント待ちになる場合は、当該プロセスを停止させてイベント待ちキューに入れる一方、現在実行中であるプロセスがイベント待ちになるのではなく他の優先度の高いプロセスに切り替える場合は、現在実行中のプロセスを停止させて実行可能プロセスキューに入れる。

【 0 1 3 7 】

次に、プロセス切替部 4 1 1 は、実行可能プロセスキューにプロセスが存在するかどうかを調べ（ステップ S 6 2）、実行可能プロセスキューにプロセスが存在すれば（ステップ S 6 2 : YES）、プロセス切替部 4 1 1 は、実行可能プロセスキューに存在するプロセスのうち最も優先度が高いプロセスを選択し、プロセッサコア 1 0 1 にそのプロセスの実行を再開させる（ステップ S 6 3）。実行可能プロセスキューにプロセスが存在しなければ（ステップ S 6 2 : NO）、プロセス切替部 4 1 1 のデバイス状態判定部 4 1 2 が、デバイス状態管理部 4 2 1 0 が管理する動作中デバイスカウンタの値を参照し、動作中デバイスカウンタの値が 0 であるかどうかを判断する（ステップ S 6 4）。つまり、プロセッサコア 1 0 1 がアイドル状態になったときに S C 5 1 7 を DEEP SLEEP モードにして良いかどうかを判断する。

【 0 1 3 8 】

上述のステップ S 6 4 において、動作中デバイスカウンタの値が 0 でなければ（ステップ S 6 4 : NO）、I / O 処理を実行中の I / O デバイス（コントローラ）が存在するので、DEEP SLEEP モードにすべきではないと判断することができる。この場合、プロセス切替部 4 1 1 は、WFI 命令が発行されたら S C 5 1 7 は WAIT モードに移るように、S C 5 1 7 の制御レジスタを設定する（ステップ S 6 5）。そして、プロセス切替部 4 1 1 は、WFI 命令を発行することでプロセッサコア 1 0 1 をアイドル状

10
20
30
40
50

態に遷移させ、I/Oデバイス(コントローラ)等からの割り込みを待つ(ステップS66)。I/Oデバイス(コントローラ)等からの割り込みが発生するとWAITモードから抜けるので、その後は、上述のステップS62に制御を移す。

【0139】

一方、上述のステップS64において、動作中デバイスカウンタの値が0であれば(ステップS64: YES)、I/O処理を実行中のI/Oデバイス(コントローラ)は存在しないので、DEEP SLEEPモードにしても良いと判断することができる。この場合、プロセス切替部411は、プロセッサコア101を割り込み禁止にし(ステップS67)、WFI命令が発行されたらSC517はDEEP SLEEPモードに遷移するように、SC517の制御レジスタを設定する(ステップS68)。次に、プロセス切替部411は、DEEP SLEEPモード中は上述のPLL111を停止するようにSC517の制御レジスタ(例えばクロック制御モジュール110の制御レジスタ115)を設定する(ステップS69)。次に、プロセス切替部411は、プロセッサコア101のキャッシュメモリ140の中のダーティなデータをメインメモリであるDRAM516に書き出してキャッシュメモリ140を停止させる(ステップS70)。次に、プロセス切替部411は、DRAM516にコマンドを送ってセルフリフレッシュモードにする(ステップS71)。次に、プロセス切替部411は、WFI命令を発行することでプロセッサコア101を割り込み待ちのアイドル状態に遷移させ(つまり、SC517をDEEP SLEEPモードに遷移させ)、I/Oデバイス(コントローラ)等からの割り込みを待つ(ステップS72)。

10

20

【0140】

その後、I/Oデバイス(コントローラ)等からの起床可能な割り込みが発生するとDEEP SLEEPモードから抜けるので、プロセス切替部411は、DRAM516にコマンドを送ってセルフリフレッシュモードを解除して通常の動作モードにし(ステップS73)、次に、プロセッサコア101のキャッシュメモリ140を初期化して使用可能な状態にする(ステップS74)。その後、プロセス切替部411は、プロセッサコア101を割り込み可能にし(ステップS75)、ステップS62に制御を移す。ステップS67からステップS75までの間を割り込み禁止にする理由は、割り込み処理ルーチンがDRAM516上にあるので、起床してからDRAM516がアクセスできるように設定した後に割り込みがかかるようにするためである。

30

【0141】

なお、DEEP SLEEPモード中にプロセッサコア101のキャッシュメモリ140のデータが保持される場合は、上述のステップS70とステップS74は不要となる。たとえばi.MX508では、STOPモード(DEEP SLEEPモード)に入るときにキャッシュメモリをパワーゲーティングするかどうかを制御レジスタの設定で選べるようになっているので、その設定に合わせて上述のステップS70とステップS74を省略できる。

【0142】

図28は、システムコントローラとして動作するマイコン300とSC517のGPIOコントローラ580との接続例を示す図である。図28の例では、マイコン300とSC517との間は、大きく分けて3種類の信号線で接続される。第1の信号線は、図28ではCTLと示されているハンドシェイク用の2本の信号線である。この2本の信号線は、マイコン300からSC517にデータを送るときにSC517に割り込みをかけるための信号線(割り込み信号を送るための信号線)と、そのAck(応答信号)をSC517からマイコン300に返すための信号線とから構成されるが、この方式に限られるものではない。第2の信号線は、図28ではCMDと示されているデータの種別を識別するための3本の信号線である。この3本の信号線は、マイコン300からSC517にデータを送る際に、送るデータ本体が、キーボード503のキーコードか、タッチパネル502のタッチ開始か、現在のタッチ位置か、タッチ終了か、キャパシタ(蓄電装置)512の電力残量か、HIBERNATIONモードに入る指示か、などを識別するため

40

50

のコードを伝えるための信号線である。第3の信号線は、図28ではDATAと示されているデータ本体を送るための複数本の信号線である。

【0143】

図29は、システムコントローラとしてのマイコン300による電源管理を説明するための図である。図29に示すグラフの縦軸は、キャパシタ(蓄電装置)512の蓄積電力量、横軸は時間の推移(経過)を示している。キャパシタの蓄積電力量が0の状態から始まり、太陽電池501で発電した電力が蓄積されて時刻T1に第3の電力量に達すると、まず情報処理装置1内のマイコン300が動作を開始する。この時点でPMIC20は電力供給を停止しており、SC517はHIBERNATIONモードで停止している。時刻T1よりも後の、キャパシタ512の蓄積電力量が第1の電力量になった時刻T2以降に、マイコン300がキーボード503やタッチパネル502からのユーザ入力を検出すると、マイコン300はPMIC20に電力供給開始を指示し、SC517の動作を再開させる(つまり、HIBERNATIONモードを抜ける)。その後、太陽電池501が発電する電力で情報処理装置1の消費電力が賄えなくなってくると、キャパシタ512の蓄積電力量が低下し、時刻T2よりも後の時刻T3で蓄積電力量が第2の電力量になったことをマイコン300が検出すると、マイコン300は、SC517にHIBERNATIONモードに入ることを指示する。さらに、キャパシタ512の蓄積電力量が0になっても、再び太陽電池501で発電した電力がキャパシタ512に蓄積されて時刻T4で再び第3の電力量に達すると、マイコン300が動作を再開する。そして、蓄積電力量が第1の電力量になった時刻T5以降に、マイコン300がユーザ入力を検出すると、マイコン300は再びPMIC20に電力供給の開始を指示してSC517の動作を再開させる。動作を再開したSC517は、時刻T3の時の状態から処理を継続する。

【0144】

ここで、第1の電力量は、SC517がHIBERNATIONモードから抜け、何らかの処理を行い、再びHIBERNATIONモードに入るまでの処理を行うのに必要な電力量である。第2の電力量は、SC517がHIBERNATIONモードに入るのに必要な電力量である。そのため、第2の電力量は第1の電力量よりも小さい。

【0145】

図30は、図29に示した電源管理とキーボード503およびタッチパネル502の制御を行うマイコン300の動作例を示すフロー図である。マイコン300のプログラムはマイコン300が有する各種のI/Oデバイス(例えばキーボード503やタッチパネル502などの外付けのデバイスの他、コンパレータなどのマイコン300に内蔵されたデバイスなど)やタイマーからの割り込みイベントによって、イベントドリブンで動作するように作られ、図30は、各種のI/Oデバイスやタイマーからの割り込みが発生した時にマイコン300が実行する割り込み処理ルーチンの処理フローになっている。

【0146】

マイコン300に内蔵された割り込みコントローラ306は、各種I/Oデバイスやタイマー等から割り込み要求を受信すると、その要求された割り込みの種類を識別する割り込みベクタを、割り込みコントローラ306が有するレジスタ(不図示)に登録し、マイコン300に内蔵されたプロセッサコア301に割り込み信号を送る(割り込みを通知する)。プロセッサコア301は、割り込み信号を受信すると、割り込みコントローラ306が有するレジスタに登録された割り込みベクタを参照して、割り込み要因を特定することができる。割り込みコントローラ306からの割り込み信号を受信すると、プロセッサコア301は、まず割り込み要因を調べて、キーボード503からの割り込みかどうかを判断する(ステップS81)。キーボード503からの割り込みであれば(ステップS81: YES)、キーボード503からデータを入力する(ステップS82)。このとき、必要に応じてキーボードのチャタリング除去などの処理も併せて行う。

【0147】

キーボード503からの割り込みでなければ(ステップS81: NO)、タッチパネル502からの割り込みかどうかを調べ(ステップS83)、タッチパネル502からの割り込み

であれば(ステップS83: YES)、タッチパネル502からデータを入力する(ステップS84)。なお、タッチパネル502からの割込みは、タッチ開始、タッチ中のタッチ位置の変化、タッチ終了などによって発生する。ステップS82あるいはステップS84でキーボード503あるいはタッチパネル502からデータを入力した後は、まず、SC517が稼働状態(HIBERNATIONモードでない状態)かどうかを調べ(ステップS85)、SC517が稼働状態でなければ(ステップS85: NO)、SC517を稼働状態で動作させるのに必要な電力が蓄電装置にあるか(キャパシタ512の蓄積電力量が上記第1の電力量よりも大きいかどうか)を調べる(ステップS86)。SC517を稼働状態で動作させるのに必要な電力が蓄電装置にあれば(ステップS86: YES)、PMIC20に電力供給の開始を指示してSC517の動作を再開させて(ステップS87)、入力したデータをSC517に送る(ステップS88)。そして、SOC517に送ったデータに対応する割込みの種類を識別する割込みベクタを、割込みコントローラ306のレジスタから削除(クリア)して(ステップS89)、割込み処理を終了する。

10

20

30

40

50

【0148】

上述のステップS85において、SC517が稼働状態であると判断した場合(ステップS85: YES)は、ステップS88に制御を移す。また、上述のステップS86において、SC517を稼働状態にするだけの電力が無い場合(ステップS86: NO)は、入力データを捨てて(ステップS89)、ステップS86に制御を移して割込みをクリアして(ステップS90)、割込み処理を終了する。

【0149】

上述のステップS87でPMIC20に電力供給の開始を指示してSC517の動作を再開させるとき、マイコン300はPMIC20に指示を出した後、SC517が動作を再開したことを知る必要がある。その方法の一例としては、SC517がマイコン300に対して、あらかじめ決めておいたGPIOの信号線を使って動作再開を伝えるように実施できる。また別の方法としては、PMIC20に指示を出してからSC517が動作再開するまでに要する時間をあらかじめ計測しておき、マイコン300は、PMIC20に指示を出してから少なくとも上記時間が経過した場合は、SC517が動作を再開したと解釈して処理を続けるように実施することもできる。さらに別の方法として、SC517とマイコン300との間をI2CやSPIなどの通信線で接続しておき、その通信線を使ってSC517の動作再開をマイコン300に通知するように実施しても良い。また、SC517の状態を示す信号線をマイコン300に接続し、マイコン300は、その信号線を介してSC517の動作再開を知るように実施しても良い。その他、マイコン300は、SC517が動作を再開することによって状態が変化する各種信号線を利用して判断するように実施しても良い。

【0150】

上述のステップS83において、タッチパネル502からの割込みではなかった場合(ステップS83: NO)、マイコン300のプロセッサコア301は、タイマーからの割込みかどうかを調べ(ステップS91)、タイマーからの割込みであれば(ステップS91: YES)、SC517が稼働状態かどうかを調べる(ステップS92)。SC517が稼働状態であれば(ステップS92: YES)、マイコン300のプロセッサコア301は、キャパシタ512の蓄積電力量を入力し(ステップS93)、その入力した蓄積電力量をSC517へ送り(ステップS94)、上述のステップS90に制御を移して割込みをクリアして、割込み処理を終了する。

【0151】

上述のステップS92において、SC517が稼働状態でない場合(ステップS92: NO)、マイコン300のプロセッサコア301は、何もせずに上述のステップS89に制御を移して割込みをクリアして、割込み処理を終了する。なお、タイマーからの割込みは、マイコンからSC517に対してキャパシタ512の蓄積電力量を通知するためのものであり、一定の時間間隔で割り込みがかかるように設定しておく。

【0152】

また、上述のステップS91において、タイマーからの割込みでなかった場合（ステップS91：NO）、マイコン300のプロセッサコア301は、コンパレータからの割込みかどうかを調べる（ステップS95）。コンパレータは、マイコン300に内蔵されたデバイスの一つで、アナログ信号があらかじめ設定した電圧を超えたり下がったりした場合に割込みを発生することができる。この例では、コンパレータを使って、キャパシタ512の蓄積電力量が低下して第2の電力量を下回ったことを検出するようにしておく。上述のステップS95において、コンパレータからの割込みであれば（ステップS95：YES）、キャパシタ512の蓄積電力量が低下しているので、マイコン300のプロセッサコア301は、SC517に対してHIBERNATIONモードに入るように指示し（ステップS96）、上述のステップS90に制御を移して割込みをクリアして、割込み処理を終了する。一方、上述のステップS95でコンパレータからの割込みでなかった場合（ステップS95：NO）、マイコン300のプロセッサコア301は、何もせずに上述のステップS90に制御を移して割込みをクリアして、割込み処理を終了する。

10

【0153】

なお、図30は、マイコン300の割込みコントローラ306が、I/Oデバイス（あるいはコントローラ）からの割込みイベントが発生するたびに（割込み要求を受信するたびに）、マイコン300のプロセッサコア301に割込み信号を通知する場合の処理フローを示している。つまり、I/Oデバイス（コントローラ）の割込みイベント発生の数と、プロセッサコアが受ける割込みの数と同じ場合である。一方、複数のI/Oデバイス（コントローラ）で割込みイベントが発生した時にプロセッサコアにまとめて割込みをかける割込みコントローラもある。この場合、複数の割込み要因によって割込みが発生しても、図30の処理フローでは一つの割込み要因に対する処理しかできない。そのような場合は、マイコン300のプロセッサコア301は、図30のステップS89で処理した割込み要因に対応する割込みクリアを行った後、マイコン300の割込みコントローラ306の制御レジスタを参照して、他に処理していない割込みが残っていないかを調べ、残っていれば上述のステップS81に戻って、それを処理するように実施すればよい。

20

【0154】

図31は、図30の処理フローで動作するマイコン300からの割込みに対するSC517の動作例を示すフロー図である。マイコン300からの割込みを受けたSC517のプロセッサコア101は、上述の第2の信号線（図28でCMDと示されている信号線）を見ることで、マイコン300から送られてきたデータの種類の種類が、キーボード503からのデータか否か（ステップS101）、タッチパネル502からのデータか否か（ステップS103）、キャパシタ（蓄電装置）512の蓄積電力量の通知か否か（ステップS105）、HIBERNATIONモードに入る指示か否か（ステップS107）を判断する。

30

【0155】

上述のステップS101において、マイコン300から送られてきたデータが、キーボード503からのデータであれば（ステップS101：YES）、上述の第3の信号線（図28でDATAと示されている信号線）で送られてきたデータをキーボードドライバに送る（ステップS102）。上述のステップS103において、マイコン300から送られてきたデータが、タッチパネル502からのデータであれば（ステップS103：YES）、上述の第3の信号線（図28でDATAと示されている信号線）で送られてきたデータをタッチパネルドライバに送る（ステップS104）。上述のステップS105において、マイコン300から送られてきたデータが、キャパシタ（蓄電装置）512の蓄積電力量の通知であれば（ステップS105：YES）、上述の第3の信号線（図28でDATAと示されている信号線）で送られてきたデータを、蓄電装置の蓄積電力量情報として記録する（ステップS106）。上述のステップS107において、HIBERNATIONモードに入る指示であれば（ステップS107：YES）、HIBERNATIONモードへ移行する処理を行う（ステップS108）。

40

50

【0156】

システムコントローラは、本実施形態のようにマイコン300で実現してもよいし、専用ハードウェアで実現してもよいし、専用ハードウェアとプロセッサの組み合わせで実現してもよい。また、システムコントローラは、S Cに内蔵しても良いし、P M I Cに内蔵しても良い。また、システムコントローラは、キーボードやタッチパネルの制御だけでなく、無線LANやBluetoothやZigBeeなどの通信デバイスを接続し、それらの制御を行ってもよいし、データの受信に伴ってS Cを起床させるような電源制御を行っても良い。さらに、システムコントローラの機能を複数のマイコンやプロセッサに分散して実装しても良い。例えば、キーボードとタッチパネルはマイコンがシステムコントローラとして管理し、無線LANは無線LANモジュール内のプロセッサがシステムコントローラとして管理し、両者を協調して動作させてもよい。

10

【0157】

(第9実施形態)

上述の各実施形態では、本発明の消費電力削減方式を、情報処理装置1のプロセッサコア101が実行するオペレーティングシステムによって実現する場合を例に挙げて説明したが、第9実施形態では、本発明の消費電力削減方式を、ハイパーバイザによって実現する場合を例に挙げて説明する。ハイパーバイザは、コンピュータを仮想化し、複数のOSを並列に実行できるようにするためのソフトウェアであり、仮想計算機(バーチャルマシン)、仮想計算機モニタ、などと呼ばれることもある。

20

【0158】

図32は、本実施形態のハイパーバイザの機能構成の一例と、ハイパーバイザとオペレーティングシステムとの関係を説明するための図である。良く知られているように、ハイパーバイザはオペレーティングシステムの下層のシステムソフトウェアで、プラットフォームとなるハードウェアを仮想化してオペレーティングシステムに見せる役割を持つ。オペレーティングシステムは、ハイパーバイザによって仮想化されたハードウェア上で実行される。ハイパーバイザによって仮想化されたハードウェア上で動くオペレーティングシステムを、「ゲストOS」と称する場合がある。図32ではハイパーバイザの上で実行しているオペレーティングシステム(ゲストOS)はひとつであるが、これに限らず、複数のオペレーティングシステムを同時にハイパーバイザ上で動かすこともできる。

30

【0159】

図32に示すように、ハイパーバイザは、CPU管理部700によるCPUの仮想化、I/Oデバイス管理部710によるI/Oデバイスの仮想化、メモリ管理部720によるメモリの仮想化、の3つの主要なリソース管理機能を持つ。CPU管理部700は、WF I 処理部701と割り込み処理部702とを有する。I/Oデバイス管理部710は、I/Oデバイス制御部711とデバイス状態管理部712とを有する。

40

【0160】

本実施形態では、現在、入出力処理(I/O処理)を実行しているI/Oデバイスが存在するかどうか判断するための情報(デバイス状態管理情報)を管理する機能(デバイス状態管理部712)を、I/Oデバイス管理部710に持たせる。デバイス状態管理情報の管理方法の一例として、I/Oデバイス管理部710は、例えば入出力処理を実行中のI/Oデバイスの数をカウントするカウンタを管理するように実施することもできるし、I/Oデバイスを識別する情報ごとに、入出力処理を実行中であるかどうかを示す情報(例えば所定の値で表してもよい)を対応付けたテーブル形式の情報を管理するように実施することができる。

40

【0161】

また、本実施形態では、デバイス状態管理部712が管理する情報を適切なタイミングで更新する機能を、ゲストOSからの指示に従って実I/Oデバイスを制御するI/Oデバイス制御部711と、I/Oデバイスからの割り込みイベントを受けて適切なゲストOSにルーティングする割り込み処理部702とに持たせる。さらに、アイドル状態に入るときにデバイス状態管理部712の管理する情報に基づいてWAITモードにするかDEEP

50

SLEEPモードにするかを定める機能をWFI処理部701に持たせる。この例では、WFI処理部701は、上述の各実施形態のプロセス切替部411に対応し、請求項の「状態制御部」に対応していると考えることができる。

【0162】

図33は、CPU管理部700のWFI処理部701の動作例を示すフロー図である。ハイパーバイザはゲストOSによるWFI命令の発行をトラップすると、図33の処理を実行する。ゲストOSがWFI命令をトラップする方法は、プラットフォームのハードウェアが仮想計算機支援機構(Virtual Machine Assist)を備えていれば、そのハードウェアによってWFI命令の発行を検出できる。別の方法としては、ゲストOSの中のWFI命令を発行する部分を書き換えて、ハイパーバイザのWFI処理部701に制御を移すように実施することもできる。

10

【0163】

WFI処理部701は、ゲストOSのWFI命令の発行を検出すると、図33のフローに従って処理を行う。まず、現在実行中であるゲストOSを割り込み待ち状態にする(ステップS111)。続いて、他に実行可能なゲストOSが存在するかどうかを調べ(ステップS112)、存在すれば(ステップS112: YES)、優先度が最も高いゲストOSにスイッチしてその処理を再開する(ステップS113)。一方、他に実行可能なゲストOSが存在しない場合は(ステップS112: NO)、デバイス状態管理部712が管理する情報(デバイス状態管理情報)を参照して、現在入出力処理を実行中のI/Oデバイス(コントローラ)が存在するかどうかを判断する(ステップS114)。入出力処理を実行中のI/Oデバイスが存在する場合(ステップS114: YES)、WFI処理部701は、プロセッサコア101がアイドル状態に遷移するときにDEEPSLEEPモードにすべきではないと判断し、WFI命令が発行されたらWAITモードに入るようにSCの制御レジスタを設定する(ステップS115)。その後、WFI命令を発行することでプロセッサコア101をアイドル状態に遷移させ、I/Oデバイス等からの割り込みを待つ(ステップS116)。I/Oデバイス(コントローラ)等からの割り込みが発生するとWAITモードから抜けるので、その後は、上述のステップS112に制御を移す。

20

【0164】

上述のステップS114において、入出力処理を実行中のI/Oデバイスが存在しない場合(ステップS114: NO)、WFI処理部701は、プロセッサコア101がアイドル状態に遷移するときにDEEPSLEEPモードにしてよいと判断し、まずプロセッサコア101を割り込み禁止にし(ステップS117)、WFI命令が発行されたらDEEPSLEEPモードに入るようにSCの制御レジスタを設定する(ステップS118)。さらに、DEEPSLEEPモード中は上述のPLL111を停止するようにSCの制御レジスタを設定する(ステップS119)。次に、WFI処理部701は、プロセッサコア101のキャッシュメモリ140の中のダーティなデータをメインメモリ(この例ではDRAMであるとする)に書き出してキャッシュメモリ140を停止させる(ステップS120)。次に、WFI処理部701は、DRAMにコマンドを送ってセルフリフレッシュモードにする(ステップS121)。次に、WFI処理部701は、WFI命令を発行することでプロセッサコア101を割り込み待ちのアイドル状態に遷移させ、I/Oデバイス(コントローラ)等からの割り込みを待つ(ステップS122)。

30

40

【0165】

その後、I/Oデバイス(コントローラ)等からの起床可能な割り込みが発生するとDEEPSLEEPモードから抜けるので、WFI処理部701は、DRAMにコマンドを送ってセルフリフレッシュモードを解除して通常の動作モードにし(ステップS123)、次に、プロセッサコア101のキャッシュメモリ140を初期化して使用可能な状態にする(ステップS124)。その後、WFI処理部701は、プロセッサコア101を割り込み可能にし(ステップS125)、上述のステップS112に制御を移す。

【0166】

なお、DEEPSLEEPモード中にプロセッサコア101のキャッシュメモリ14

50

0のデータが保持される場合は、上述のステップS120とステップS124は不要となる。たとえばi.MX508では、STOPモード(DEEP SLEEPモード)に入るときにキャッシュメモリをパワーゲーティングするかどうかを制御レジスタの設定で選べるようになっているので、その設定に合わせて上述のステップS120とステップS124を省略できる。

【0167】

図34は、ハイパーバイザのI/Oデバイス制御部711が、ゲストOSによるI/Oデバイスの制御レジスタのアクセスをトラップして、実ハードウェアのI/Oデバイスの制御レジスタをアクセスする際の動作例を示すフロー図である。ゲストOSによるI/Oデバイスの制御レジスタのアクセスをトラップする方法は、プラットフォームのハードウェアが仮想計算機支援機構(Virtual Machine Assist)を備えていればハードウェアによって検出できる。別の方法としては、ゲストOSの中のI/Oデバイスの制御レジスタのアクセスする部分を書き換えて、ハイパーバイザのI/Oデバイス制御部711に制御を移すように実施することができる。

10

【0168】

I/Oデバイス制御部711がゲストOSによるI/Oデバイスの制御レジスタのアクセスを検出すると、図34に示すように、まずアクセスしようとしている制御レジスタに対応するI/Oデバイスは、入出力処理を実行中のときはSCをDEEP SLEEPモードにすべきでないと判断されるデバイスであって、検出したアクセスは、当該デバイスの入出力動作を開始するアクセスであるかどうかを判断する(ステップS131)。ステップS131の結果が肯定であれば(ステップS131: YES)、I/Oデバイス制御部711は、そのI/Oデバイスが入出力処理を実行中であることをデバイス状態管理部712に登録する(ステップS132)。その後、I/Oデバイス制御部711は、ゲストOSに代わって、実I/Oデバイスの制御レジスタをアクセスする(ステップS133)。

20

【0169】

図35は、ハイパーバイザの割込み処理部702が、実ハードウェアのI/Oデバイスからの割込みを受けて、その割込みを適切なゲストOSにルーティングする際の動作例を示すフロー図である。割込み処理部702は、割込み発生を検出すると、まず、その割込みを発生したI/Oデバイスは、入出力処理を実行中のときはSCをDEEP SLEEPモードにすべきではないと判断されるデバイスであって、検出した割込みは、当該デバイスが実行していた入出力処理の完了を知らせる割込みであるかどうかを判断する(ステップS141)。ステップS141の結果が肯定であれば(ステップS141: YES)、割込み処理部702は、そのI/Oデバイスが入出力処理を完了したことをデバイス状態管理部712に登録する(ステップS142)。その後、割込み処理部702は、その割込みを受け取るべきゲストOSに対して割込みを転送する(ステップS143)。

30

【0170】

以上のように、本発明の消費電力削減方式をハイパーバイザによって実施する場合、ハイパーバイザへの不正なアクセス(リバースエンジニアリングや改ざん)を防止するために、SCの持つセキュアブート機能を使ってハイパーバイザを起動するのに加え、ハイパーバイザのコードの全部あるいは一部(重要な部分)をSCの内蔵RAMにロードして実行するのが好ましい。SOCのセキュアブートは、プログラムをSC固有のカギで暗号化して署名(ハッシュ値)を割り当てておき、ブート時に復号するとともに、署名(ハッシュ値)が正しいかどうかを確認することで、不正なプログラムでブートすることを防ぐ。さらに、復号してメモリにロードしたプログラムをSCの内蔵RAMに記憶することで、SCの外部から観測できる信号線(メインメモリを接続するバスなど)のプロンプなどの手段による不正なアクセスを困難にすることができる。また、上述のHIBERNATIONモードに入ると内蔵RAMへの電力供給も停止して内蔵RAMに記憶されたデータは消失するので、不正なアクセスにさらされる機会を少なくすることができる。

40

【0171】

50

(変形例)

以上、本発明の実施形態を説明したが、上述の各実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【0172】

上述の各実施形態では、情報処理装置1中の各I/Oデバイス(あるいはデバイスコントローラ)が動作中か否かをデバイス状態管理情報で管理しているが、情報処理装置1内の全てのI/Oデバイスの状態をデバイス状態管理情報に管理する必要はない。少なくとも、入出力処理の実行や外部からのデータ到着待ちのような動作中のときにDEEP SLEEPモードにすべきでないとは判断されるデバイスの状態をデバイス状態管理情報で管理していればよい。DEEP SLEEPモードでも入力を検出してSCを起床可能なデバイス(例えばキーパッドなど)は、いつDEEP SLEEPモードに入っても構わないので、このような起床可能デバイスの状態をデバイス状態管理情報で管理する必要はない。

10

【0173】

上述の各実施形態で説明したデバイス状態管理情報は、様々な方式で実施することができる。例えばひとつの情報処理装置1の中で複数の異なる方式のデバイス状態管理情報を混在させて利用しても構わない。例えば、RuntimePMのフレームワークに基づいて実装されているデバイスドライバを持つI/Oデバイスは、デバイス状態管理情報として、RuntimePMで管理する情報(runtime_status)を使用し、RuntimePMのフレームワークに基づいて実装されていない従来型のデバイスドライバを持つデバイスに関しては、図12に示すようなデバイス状態管理情報を、図13に示すような手順で更新するように実施することもできる。この場合、上述のデバイス状態判定部は、それぞれのデバイス状態管理情報を見て、どのデバイス状態管理情報においても動作中のI/OデバイスがなければDEEP SLEEPモードに遷移するように、総合的に判断を行うようにする。

20

【0174】

上述の各実施形態においては、上述のデバイス状態判定部(412)は、デバイス状態管理情報を参照して、SCをWAITモードにするかDEEP SLEEPモードにするかを判断する。このとき、デバイス状態管理情報に加えて、他の情報も加味して判断するように実施することもできる。例えば、デバイス状態管理情報からはDEEP SLEEPモードに遷移して構わない場合でも、タイマーの管理情報からは短い時間内にタイマー割込みが発生することが分かれば、WAITモードに遷移するように実施することができる。WAITモードに遷移するよりもDEEP SLEEPモードに遷移する方が、遷移時の消費電力が大きく遷移時間も長いので、すぐにタイマー割込みが発生することが予測できれば、DEEP SLEEPモードに遷移できる場合でもWAITモードに遷移した方が総合的な消費電力を小さくすることができる。

30

【0175】

上述の各実施形態においては、上述のデバイス状態判定部はSCをWAITモードおよびDEEP SLEEPモードの2つのモードのどちらに遷移させるかを判断しているが、例えばデバイス状態判定部は、2つのモードではなく、3つ以上のモードの中から遷移させるべき一つのモードを判断するように実施することもできる。上述の各実施形態では、DEEP SLEEPモードではメインクロックの生成(および供給)を停止したり、メインメモリをセルフリフレッシュモードにしたりして、消費電力を削減している。一方、WAITモードでは動作しているI/Oデバイスが一つ以上存在するので、動作中のデバイスがバスやメインメモリにアクセスする可能性があるため、バスやメインメモリは動作を継続している。しかし、全てのI/Oデバイスがバスやメインメモリにアクセスするわけではない。そこで、WAITモードと同等だがバスを停止させてメインメモリをセ

40

50

ルフリフレッシュモードにする、W A I TモードとD E E P S L E E Pモードの中間の新たなモード（ここではW A I T 2モードと呼ぶ）を設けることもできる。例えばデバイス状態判定部は、バスやメインメモリをアクセスするI/Oデバイスがひとつ以上動作している場合はW A I Tモードに、バスやメインメモリをアクセスしないI/Oデバイスのみが動作している場合はW A I T 2モードに、全てのI/Oデバイスが動作していない場合はD E E P S L E E Pモードに遷移させると判断する。このように実施することで、W A I T 2モードの消費電力は、W A I Tモードより小さくD E E P S L E E Pモードより大きいので、省電力の効果をより高めることができる。なお、ここでは3つのモードを選択する例を示したが、例えばメインメモリはセルフリフレッシュモードにするがバスは停止しないモードなど、他にも様々なモードを用意して選択するように拡張するのは容易である。

10

【0176】

以上のように、デバイス状態判定部が、複数のモードの中から遷移させるべき一つのモードを判断する場合、デバイス状態判定部は、各I/Oデバイスが動作するときにバスやメインメモリなどの他のデバイスを使用するかどうかを考慮する必要がある。これを実現する方法の一例としては、I/Oデバイスを識別する情報ごとに、当該I/Oデバイスが動作するときに使用する他のデバイスを示す情報を対応付けた対応情報を表などの形式でデバイス状態判定部が記憶しておき、デバイス状態判定部はその対応情報とデバイス状態管理情報を参照して、遷移すべきモードを選択するように実施できる。

20

【0177】

また、別の実施方法としては、上記対応情報を上述のデバイス状態管理部（421、4210、712）が記憶しておき、デバイス状態管理部は、対応情報を参照して、あるI/Oデバイスの動作開始を登録する際に、そのI/Oデバイスの動作に必要な他のデバイスについても動作開始を登録するようにする。I/Oデバイスの動作終了を登録する際にも、そのI/Oデバイスの動作に必要な他のデバイスについても動作終了を登録する。なお、バスやメインメモリのようなデバイスは複数のI/Oデバイスが共有して使用するので、どのI/Oデバイスも使用しない場合に動作終了するように管理する必要がある。

【0178】

以上の各実施形態および各変形例は任意に組み合わせることが可能である。

30

【0179】

また、上述の情報処理装置1で実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するようにしてもよい。また、上述の情報処理装置1で実行されるプログラムを、インターネット等のネットワーク経由で提供または配布するようにしてもよい。また、上述の情報処理装置1で実行されるプログラムを、ROM等の不揮発性の記録媒体に予め組み込んで提供するようにしてもよい。

【符号の説明】

【0180】


- 1 情報処理装置
- 10 電源装置
- 20 P M I C
- 30 メインメモリ
- 100 S C
- 101 プロセッサコア
- 108 高周波発振器
- 109 低周波発振器
- 110 クロック制御モジュール
- 120 割込みコントローラ
- 125 内部メモリ
- 140 キャッシュメモリ

40


50

- 3 0 0 マイコン
- 3 0 6 割込みコントローラ
- 4 1 0 プロセス管理部
- 4 1 1 プロセス切替部
- 4 1 2 デバイス状態判定部
- 4 2 0 デバイス管理部
- 4 2 1 デバイス状態管理部
- 4 3 0 ファイル管理部
- 4 4 0 メモリ管理部


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【図7】




【図8】




【図9】




【図10】



【 図 1 1 】




【 図 1 3 】




【 図 1 2 】

デバイス識別子	状態情報
EPD	実行中
NANDデバイス	停止中
ネットワークデバイス	停止中
キーボード	停止中

【 図 1 4 】




【 図 1 5 】




【 図 1 6 】




【 図 1 7 】




【 図 1 8 】




【 図 1 9 】




【 図 2 0 】




【図 2 1】




【図 2 2】




【図 2 3】




【図 2 4】




【 図 2 5 】




【 図 2 6 】




【 図 2 7 】




【 図 2 8 】




【図 29】




【図 30】




【図 31】




【図 32】




【 図 3 3 】



【 図 3 4 】



【 図 3 5 】



フロントページの続き

- (72)発明者 木村 哲郎
東京都港区芝浦一丁目1番1号 株式会社東芝内
- (72)発明者 藤崎 浩一
東京都港区芝浦一丁目1番1号 株式会社東芝内
- (72)発明者 樽家 昌也
東京都港区芝浦一丁目1番1号 株式会社東芝内
- (72)発明者 白井 智
東京都港区芝浦一丁目1番1号 株式会社東芝内
- (72)発明者 春木 洋美
東京都港区芝浦一丁目1番1号 株式会社東芝内
- (72)発明者 城田 祐介
東京都港区芝浦一丁目1番1号 株式会社東芝内
- (72)発明者 柴田 章博
東京都港区芝浦一丁目1番1号 株式会社東芝内
- (72)発明者 吉村 礎
東京都港区芝浦一丁目1番1号 株式会社東芝内
- (72)発明者 外山 春彦
東京都港区芝浦一丁目1番1号 株式会社東芝内

Fターム(参考) 5B011 EA02 KK11 LL11

5B079 BA11 BC01