

(12) 发明专利申请

(10) 申请公布号 CN 102791054 A

(43) 申请公布日 2012. 11. 21

(21) 申请号 201110103130. 4

(22) 申请日 2011. 04. 22

(71) 申请人 昂宝电子(上海)有限公司

地址 201203 上海市张江高科技园区华佗路
168号商业中心3号楼

(72) 发明人 周俊 李淼 熊忠良 罗强
方烈义

(74) 专利代理机构 北京东方亿思知识产权代理
有限责任公司 11258

代理人 宋鹤

(51) Int. Cl.

H05B 37/02 (2006. 01)


权利要求书 5 页 说明书 9 页 附图 10 页

(54) 发明名称

用于电容性负载下的调光控制的系统和方法

(57) 摘要

本发明公开了用于电容性负载下的调光控制的系统和方法。该系统包括：系统控制器，该系统控制器包括第一控制器端子和第二控制器端子；晶体管，该晶体管包括第一晶体管端子、第二晶体管端子和第三晶体管端子；以及电阻器，该电阻器包括第一电阻器端子和第二电阻器端子。系统控制器被配置为基于输入信号在第一控制器端子处生成第一信号，并且至少第一信号在第二控制器端子处生成第二信号。第一晶体管端子被耦合到第二控制器端子。第一电阻器端子被耦合到第二晶体管端子。第二电阻器端子被耦合到第三晶体管端子。晶体管被配置为在第一晶体管端子处接收第二信号，并且响应于第二信号在两个状态之间改变。



1. 一种用于调光控制的系统,该系统包括:

系统控制器,该系统控制器包括第一控制器端子和第二控制器端子;

晶体管,该晶体管包括第一晶体管端子、第二晶体管端子和第三晶体管端子;以及
电阻器,该电阻器包括第一电阻器端子和第二电阻器端子;

其中:

所述系统控制器被配置为至少基于与输入信号相关联的信息在所述第一控制器端子处生成第一信号,并且至少基于与所述第一信号相关联的信息在所述第二控制器端子处生成第二信号;

所述第一晶体管端子直接地或间接地被耦合到所述第二控制器端子;

所述第二晶体管端子被偏置为第一电压;

所述第一电阻器端子被耦合到所述第二晶体管端子;

所述第二电阻器端子被耦合到所述第三晶体管端子;并且

所述晶体管被配置为在所述第一晶体管端子处接收所述第二信号,并且响应于所述第二信号在第一状态和第二状态之间改变;

其中:

所述第一信号在第一时间段期间为第一逻辑电平并且在第二时间段期间在所述第一逻辑电平与第二逻辑电平之间改变,所述第二时间段包括第三时间段和第四时间段;

所述第二信号在所述第一时间段和所述第三时间段期间保持为所述第二逻辑电平;并且

所述第二信号在所述第三时间段之后从所述第二逻辑电平改变为所述第一逻辑电平,并且在所述第四时间段期间保持为所述第一逻辑电平。

2. 如权利要求1所述的系统,其中,所述第一电压随着时间改变。

3. 如权利要求1所述的系统,其中,所述第三晶体管端子被偏置为第二电压。

4. 如权利要求3所述的系统,其中,所述第一电压与所述第二电压不同。

5. 如权利要求3所述的系统,其中,所述第二电压为预定电压。

6. 如权利要求1所述的系统,其中,所述晶体管被配置为在所述第一状态下导通并且在所述第二状态下截止。

7. 如权利要求1所述的系统,其中,所述第一逻辑电平为逻辑高电平,并且所述第二逻辑电平为逻辑低电平。

8. 如权利要求1所述的系统,其中,所述第一时间段与所述第二时间段相邻。

9. 如权利要求8所述的系统,其中:

所述第一时间段与所述第三时间段相邻;并且

所述第三时间段与所述第四时间段相邻。

10. 如权利要求9所述的系统,其中:

所述第二时间段和所述第三时间段共享同一起始时间;并且

所述第二时间段和所述第四时间段共享同一结束时间。

11. 如权利要求1所述的系统,其中:

在所述第二时间段的结束时间时,所述第一信号在所述第一逻辑电平处的大小变得恒定;并且

在经过延迟的时间时,所述第二信号在所述第二逻辑电平处的大小变得恒定,所述经过延迟的时间在所述结束时间之后。

12. 一种用于调光控制的系统,该系统包括:

系统控制器,该系统控制器包括第一控制器端子、第二控制器端子和第三控制器端子;

第一晶体管,该第一晶体管包括第一晶体管端子、第二晶体管端子和第三晶体管端子;以及

第一电阻器,该第一电阻器包括第一电阻器端子和第二电阻器端子;

其中:

所述系统控制器被配置为至少基于与输入信号相关联的信息在所述第一控制器端子处生成第一信号,并且至少基于与所述第一信号相关联的信息在所述第二控制器端子处生成第二信号;

所述第一晶体管端子直接地或间接地被耦合到所述第二控制器端子;

所述第二晶体管端子直接地或间接地被耦合到所述第三控制器端子,所述第三控制器端子被偏置为第一电压;

所述第一电阻器端子被耦合到所述第二晶体管端子;

所述第二电阻器端子被耦合到所述第三晶体管端子;并且

所述第一晶体管被配置为在所述第一晶体管端子处接收所述第二信号,并且响应于所述第二信号在第一状态和第二状态之间改变。

13. 如权利要求 12 所述的系统,其中:

所述输入信号的每个周期包括第一部分和第二部分;

在所述第一部分期间,所述输入信号的大小随着时间改变;并且

在所述第二部分期间,所述输入信号的大小不随着时间改变。

14. 如权利要求 13 所述的系统,其中,所述输入信号是由交流电流三极管 (TRIAC) 生成的。

15. 如权利要求 12 所述的系统,其中,所述第一晶体管是 N 沟道场效应晶体管。

16. 如权利要求 15 所述的系统,其中,所述第一晶体管端子是门控端子。

17. 如权利要求 12 所述的系统,其中,所述第一电压随着时间改变。

18. 如权利要求 12 所述的系统,其中,所述第三晶体管端子被偏置为第二电压。

19. 如权利要求 18 所述的系统,其中,所述第一电压与所述第二电压不同。

20. 如权利要求 18 所述的系统,其中,所述第二电压是预定电压。

21. 如权利要求 12 所述的系统,其中,所述第一晶体管被配置为在所述第一状态下导通并且在所述第二状态下截止。

22. 如权利要求 12 所述的系统,其中,所述系统控制器还被配置为在第一时间段期间生成处于第一逻辑电平的所述第一信号,并且在第二时间段期间在所述第一逻辑电平与第二逻辑电平之间改变所述第一信号,所述第二时间段包括第三时间段和第四时间段。

23. 如权利要求 22 所述的系统,其中,所述系统控制器还被配置为在所述第一时间段和所述第三时间段期间生成处于所述第二逻辑电平的所述第二信号。

24. 如权利要求 23 所述的系统,其中,所述第二信号在所述第三时间段之后从所述第

二逻辑电平变为所述第一逻辑电平。

25. 如权利要求 24 所述的系统, 其中, 所述第二信号在所述第四时间段期间保持为所述第一逻辑电平。

26. 如权利要求 22 所述的系统, 其中, 所述第一逻辑电平为逻辑高电平, 并且所述第二逻辑电平为逻辑低电平。

27. 如权利要求 12 所述的系统, 其中, 所述第一晶体管端子至少通过第二电阻器被间接地耦合到所述第二控制器端子。

28. 如权利要求 12 所述的系统, 还包括 :

第二晶体管, 该第二晶体管包括第四晶体管端子、第五晶体管端子和第六晶体管端子; 以及

第三晶体管, 该第三晶体管包括第七晶体管端子、第八晶体管端子和第九晶体管端子;

其中 :

所述系统控制器还包括被偏置为第三电压的第四控制器端子;

所述第四晶体管端子直接地或间接地耦合到所述第二控制器端子;

所述第五晶体管端子直接地耦合到所述第七晶体管端子;

所述第六晶体管端子直接地或间接地耦合到所述第四控制器端子;

所述第八晶体管端子直接地耦合到所述第一晶体管端子; 并且

所述第九晶体管端子被偏置为所述第二电压。

29. 如权利要求 28 所述的系统, 其中 :

所述第六晶体管端子至少通过第二电阻器被间接地耦合到所述第四控制器端子;

所述第七晶体管端子至少通过第三电阻器被间接地耦合到所述第九晶体管端子; 并且

所述第四晶体管端子至少通过第四电阻器被间接地耦合到所述第六晶体管端子, 并且至少通过第五电阻器被间接地耦合到所述第一晶体管端子。

30. 如权利要求 28 所述的系统, 其中, 所述第三电压随着时间改变。

31. 如权利要求 12 所述的系统, 其中, 所述系统控制器还包括 :

感测组件, 被配置为接收所述第一信号并且至少基于与所述第一信号相关联的信息生成逻辑信号; 以及

控制和驱动器组件, 被配置为检测所述逻辑信号并且至少基于与所述逻辑信号相关联的信息生成所述第二信号。

32. 一种用于调光控制的方法, 该方法包括 :

接收输入信号;

处理与所述输入信号相关联的信息;

至少基于与所述输入信号相关联的信息生成第一信号;

处理与所述第一信号相关联的信息;

至少基于与所述第一信号相关联的信息生成第二信号;

在晶体管处接收所述第二信号; 以及

至少基于与所述第二信号相关联的信息来在第一状态与第二状态之间改变所述晶体管;

其中：

所述第一信号在第一时间段期间为第一逻辑电平并且在第二时间段期间在所述第一逻辑电平与第二逻辑电平之间改变，所述第二时间段包括第三时间段和第四时间段；

所述第二信号在所述第一时间段和所述第三时间段期间保持为所述第二逻辑电平；并且

所述第二信号在所述第三时间段之后从所述第二逻辑电平改变为所述第一逻辑电平，并且在所述第四时间段期间保持为所述第一逻辑电平。

33. 如权利要求 32 所述的方法，其中，用于在第一状态与第二状态之间改变所述晶体管的处理包括：

在所述第一状态下使所述晶体管导通；以及

在所述第二状态下使所述晶体管截止。

34. 如权利要求 32 所述的方法，其中，所述第一逻辑电平是逻辑高电平，并且所述第二逻辑电平是逻辑低电平。

35. 如权利要求 32 所述的方法，其中，所述第一时间段与所述第二时间段相邻。

36. 如权利要求 35 所述的方法，其中：

所述第一时间段与所述第三时间段相邻；并且

所述第三时间段与所述第四时间段相邻。

37. 如权利要求 36 所述的方法，其中：

所述第二时间段和所述第三时间段共享同一起始时间；并且

所述第二时间段和所述第四时间段共享同一结束时间。

38. 如权利要求 32 所述的方法，其中：

在所述第二时间段的结束时间时，所述第一信号在所述第一逻辑电平处的大小变得恒定；并且

在经过延迟的时间时，所述第二信号在所述第二逻辑电平处的大小变得恒定，所述经过延迟的时间在所述结束时间之后。

39. 一种用于调光控制的系统控制器，该系统控制器包括：

第一控制器端子；

第二控制器端子；以及

第三控制器端子；

其中，所述系统控制器被配置为：

在所述第一控制器端子处接收输入信号；

至少基于与所述输入信号相关联的信息在所述第二控制器端子处生成第一信号；

处理与所述第一信号相关联的信息；

至少基于与所述第一信号相关联的信息生成第二信号；以及

在所述第三控制器端子处输出所述第二信号；

其中：

所述第一信号在第一时间段期间为第一逻辑电平并且在第二时间段期间在所述第一逻辑电平与第二逻辑电平之间改变，所述第二时间段包括第三时间段和第四时间段；

所述第二信号在所述第一时间段和所述第三时间段期间保持为所述第二逻辑电平；并

且

所述第二信号在所述第三时间段之后从所述第二逻辑电平改变为所述第一逻辑电平，并且在所述第四时间段期间保持为所述第一逻辑电平。

40. 如权利要求 39 所述的系统控制器，其中，所述第一时间段与所述第二时间段相邻。

41. 如权利要求 40 所述的系统控制器，其中：

所述第一时间段与所述第三时间段相邻；并且

所述第三时间段与所述第四时间段相邻。

42. 如权利要求 41 所述的系统控制器，其中：

所述第二时间段和所述第三时间段共享同一起始时间；并且

所述第二时间段和所述第四时间段共享同一结束时间。

43. 如权利要求 39 所述的系统控制器，其中：

在所述第二时间段的结束时间时，所述第一信号在所述第一逻辑电平处的大小变得恒定；并且

在经过延迟的时间时，所述第二信号在所述第二逻辑电平处的大小变得恒定，所述经过延迟的时间在所述结束时间之后。

44. 一种用于调光控制的方法，该方法包括：

接收输入信号；

至少基于与所述输入信号相关联的信息生成第一信号，所述第一信号在第一时间段期间为第一逻辑电平并且在第二时间段期间在所述第一逻辑电平与第二逻辑电平之间改变，所述第二时间段包括第三时间段和第四时间段；

处理与所述第一信号相关联的信息；

至少基于与所述第一信号相关联的信息生成第二信号；以及

输出所述第二信号，所述第二信号在所述第一时间段和所述第三时间段期间保持为所述第二逻辑电平，所述第二信号在所述第三时间段之后从所述第二逻辑电平改变为所述第一逻辑电平，并且在所述第四时间段期间保持为所述第一逻辑电平。

45. 如权利要求 44 所述的方法，其中，所述第一时间段与所述第二时间段相邻。

46. 如权利要求 45 所述的方法，其中：

所述第一时间段与所述第三时间段相邻；并且

所述第三时间段与所述第四时间段相邻。

47. 如权利要求 46 所述的方法，其中：

所述第二时间段和所述第三时间段共享同一起始时间；并且

所述第二时间段和所述第四时间段共享同一结束时间。

48. 如权利要求 44 所述的方法，其中：

在所述第二时间段的结束时间时，所述第一信号在所述第一逻辑电平处的大小变得恒定；并且

在经过延迟的时间时，所述第二信号在所述第二逻辑电平处的大小变得恒定，所述经过延迟的时间在所述结束时间之后。

用于电容性负载下的调光控制的系统和方法

技术领域

[0001] 本发明涉及集成电路。更具体地，本发明提供了用于调光控制 (dimming control) 的系统和方法。仅仅作为示例，本发明已被应用于利用具有电容性负载的灯调光器 (light dimmer) 的调光控制。但是，将认识到，本发明具有广泛得多的应用范围。

背景技术

[0002] 发光二极管 (LED) 已被广泛用在各种电子应用中，例如建筑照明、汽车照明以及液晶显示器 (LCD) 的背光照明。LED 已被认识到相比于诸如白炽灯之类的其它光源具有重要的优点，并且这些优点至少包括高效率和长寿命。然而，对于 LED 广泛取代白炽灯仍然具有重大挑战。需要使 LED 灯系统与传统的灯调光器兼容，传统的灯调光器常常利用诸如前沿调光或后沿调光之类的切相 (phase-cut) 调光方法来操作。

[0003] 具体地，传统的灯调光器通常包括三端双向可控硅开关元件 (TRIAC)，并被用来驱动诸如白炽灯之类的纯电阻负载。然而，这样的传统灯调光器在被连接到诸如 LED 和 / 或关联电路之类的电容性负载时可能不能适当地起作用。当灯调光器开始导通时，灯调光器的内部电感和电容性负载可能引起低频振荡。因此，灯调光器的交流电流 (AC) 波形通常变得不稳定，从而导致闪烁和不希望的可听噪声，并且 / 或者甚至会损坏其它系统组件。图 1 示出了连接到电容性负载的传统灯调光器的简化信号波形。波形 120 表示从灯调光器生成的信号，波形 110 表示该信号 (VAC) 经整流的波形。

[0004] 在尝试利用具有诸如 LED 和 / 或关联电路的传统灯调光器来解决以上问题时，功率电阻器 (例如，具有数百欧姆的电阻) 可被串联连接在 AC 环路中以在灯调光器开始导电时抑制初始电流浪涌。

[0005] 图 2 是传统灯调光器电路的简化示图。灯调光器电路 200 包括 AC 输入 210、灯调光器 220、电容性负载 230 以及功率电阻器 240。另外，图 3 示出了灯调光器电路 200 的简化传统信号波形。如图 2 和 3 所示，作为响应，灯调光器 220 生成由波形 320 表示并且由电容性负载 230 接收的输出信号，波形 310 表示该信号 (VAC) 经整流的信号。比较图 3 的波形与图 1 的波形，在灯调光器电路 200 中使用电阻器 240 可以减少低频振荡。但是，对于灯调光器电路 200，即使在正常工作条件下电流也会流经电阻器 240，从而使得电阻器和其它系统组件过热。这样的加热通常带来低效率和高能耗。

[0006] 因此，一些传统技术在灯调光器导电达预定时间段之后 AC 输入被稳定时，通过外围电路来使该功率电阻器短路。图 4 是示出用于调光控制的系统的简化传统示图。作为示例，TRIAC (未在图 4 中示出) 被用作灯调光器。系统 400 包括输入端子 422 和 424、电容器 430、TRIAC 调光控制电路 440 以及输出端子 452、454。TRIAC 调光控制电路 440 包括功率晶体管 460 以及电阻器 472、474、476 和 478。如图 4 所示，TRIAC 向输入端子 422 和 424 发送输入信号 410。当 TRIAC 截止时，则没有输入信号 410。作为响应，晶体管 460 通过包括电阻器 472、474 和 476 的分压器而截止。当 TRIAC 导通时，晶体管 460 保持截止，但电阻器 478 可以抑制初始浪涌电流 (surge current)。在预定时间段之后，晶体管 460 导通，因此

电阻器 478 被短路。因此，上面提到的方法可以提高系统效率。

[0007] 但是系统 400 仍然具有重大缺陷。例如，在 BUCK 技术中，当 TRIAC 截止时，电容器 430 上的电压可能不会变得比输出端子 452 和 454 处的输出电压（例如 VOUT）低。如果输出电压和 / 或晶体管 460 的阈值电压改变，则不能使晶体管 460 适当地截止，因此电阻器 478 可能一直被短路。因此，系统 400 在这些状况下将不能适当地操作。

[0008] 因此，非常希望改进调光控制技术。

发明内容

[0009] 本发明涉及集成电路。更具体地，本发明提供了用于调光控制的系统和方法。仅仅作为示例，本发明已被应用于利用具有电容性负载的灯调光器的调光控制。但是，将认识到，本发明具有广泛得多的应用范围。

[0010] 根据一个实施例，一种用于调光控制的系统包括：系统控制器，该系统控制器包括第一控制器端子和第二控制器端子；晶体管，该晶体管包括第一晶体管端子、第二晶体管端子和第三晶体管端子；以及电阻器，该电阻器包括第一电阻器端子和第二电阻器端子。该系统控制器被配置为至少基于与输入信号相关联的信息在第一控制器端子处生成第一信号，并且至少基于与第一信号相关联的信息在第二控制器端子处生成第二信号。此外，第一晶体管端子直接地或间接地被耦合到第二控制器端子。第二晶体管端子被偏置为第一电压。另外，第一电阻器端子被耦合到第二晶体管端子，并且第二电阻器端子被耦合到第三晶体管端子。此外，晶体管被配置为在第一晶体管端子处接收第二信号，并且响应于第二信号在第一状态和第二状态之间改变。第一信号在第一时间段期间为第一逻辑电平并且在第二时间段期间在第一逻辑电平与第二逻辑电平之间改变，第二时间段包括第三时间段和第四时间段。另外，第二信号在第一时间段和第三时间段期间保持为第二逻辑电平，并且第二信号在第三时间段之后从第二逻辑电平改变为第一逻辑电平，并且在第四时间段期间保持为第一逻辑电平。

[0011] 根据另一实施例，一种用于调光控制的系统包括：系统控制器，该系统控制器包括第一控制器端子、第二控制器端子和第三控制器端子；第一晶体管，该第一晶体管包括第一晶体管端子、第二晶体管端子和第三晶体管端子；以及第一电阻器，该第一电阻器包括第一电阻器端子和第二电阻器端子。该系统控制器被配置为至少基于与输入信号相关联的信息在第一控制器端子处生成第一信号，并且至少基于与第一信号相关联的信息在第二控制器端子处生成第二信号。此外，第一晶体管端子直接地或间接地被耦合到第二控制器端子。第二晶体管端子直接地或间接地被耦合到第三控制器端子，第三控制器端子被偏置为第一电压。另外，第一电阻器端子被耦合到第二晶体管端子，并且第二电阻器端子被耦合到第三晶体管端子。此外，第一晶体管被配置为在第一晶体管端子处接收第二信号，并且响应于第二信号在第一状态和第二状态之间改变。

[0012] 根据又一实施例，一种用于调光控制的方法包括：接收输入信号；处理与输入信号相关联的信息；并且至少基于与输入信号相关联的信息生成第一信号。另外，该方法包括：处理与第一信号相关联的信息；至少基于与第一信号相关联的信息生成第二信号；在晶体管处接收第二信号；以及至少基于与第二信号相关联的信息来在第一状态与第二状态之间改变晶体管。第一信号在第一时间段期间为第一逻辑电平并且在第二时间段期间在第

一逻辑电平与第二逻辑电平之间改变，第二时间段包括第三时间段和第四时间段。第二信号在第一时间段和第三时间段期间保持为第二逻辑电平。另外，第二信号在第三时间段之后从第二逻辑电平改变为第一逻辑电平，并且在第四时间段期间保持为第一逻辑电平。

[0013] 根据又一实施例，一种用于调光控制的系统控制器包括：第一控制器端子、第二控制器端子以及第三控制器端子。该系统控制器被配置为：在第一控制器端子处接收输入信号；至少基于与输入信号相关联的信息在第二控制器端子处生成第一信号；以及处理与第一信号相关联的信息。另外，该系统控制器被配置为至少基于与第一信号相关联的信息生成第二信号；以及在第三控制器端子处输出第二信号。第一信号在第一时间段期间为第一逻辑电平并且在第二时间段期间在第一逻辑电平与第二逻辑电平之间改变，第二时间段包括第三时间段和第四时间段。第二信号在第一时间段和第三时间段期间保持为第二逻辑电平。另外，第二信号在第三时间段之后从第二逻辑电平改变为第一逻辑电平，并且在第四时间段期间保持为第一逻辑电平。

[0014] 根据又一实施例，一种用于调光控制的方法包括：接收输入信号；以及至少基于与输入信号相关联的信息生成第一信号，第一信号在第一时间段期间为第一逻辑电平并且在第二时间段期间在第一逻辑电平与第二逻辑电平之间改变，第二时间段包括第三时间段和第四时间段。另外，该方法包括：处理与第一信号相关联的信息；至少基于与第一信号相关联的信息生成第二信号；以及输出第二信号，第二信号在第一时间段和第三时间段期间保持为第二逻辑电平，第二信号在第三时间段之后从第二逻辑电平改变为第一逻辑电平，并且在第四时间段期间保持为第一逻辑电平。

[0015] 相比于传统技术，通过本发明获得了许多益处。例如，本发明的一些实施例提供了一种输入信号，该输入信号的每个周期包括第一部分和第二部分。作为示例，在第一部分期间，输入信号的大小随着时间改变，并且在第二部分期间，输入信号的大小不随着时间改变。在另一示例中，输入信号由 TRIAC 生成。本发明的某些实施例提供了一种系统控制器，被配置为在第一时间段期间生成处于第一逻辑电平的第一信号，并且在第二时间段期间使得第一信号在第一逻辑电平和第二逻辑电平之间改变。本发明的一些实施例提供了一种系统控制器，该系统控制器包括：感测组件，被配置为接收第一信号并且至少基于与第一信号相关联的信息生成逻辑信号；以及控制和驱动器组件，被配置为检测逻辑信号并且至少基于与逻辑信号相关联的信息生成第二信号。本发明的某些实施例提供了将被用于调光控制的一个或多个晶体管。例如，晶体管被配置为响应于一信号在第一状态下导通，并且响应于该信号在第二状态下截止。在又一示例中，两个第一晶体管被配置为响应于一信号在第一状态下导通，以便使第二晶体管截止。在另一示例中，这两个第一晶体管被配置为响应于该信号在第二状态下截止，以便使第二晶体管导通。

[0016] 取决于实施例，可以获得一个或多个益处。可以参考以下的详细描述和附图来全面地理解本发明的这些益处以及各种另外的目的、特征和优点。

附图说明

[0017] 图 1 示出了连接到电容性负载的传统灯调光器的简化信号波形；

[0018] 图 2 是传统灯调光器电路的简化示图；

[0019] 图 3 示出了灯调光器电路的简化传统信号波形；

- [0020] 图 4 是示出用于调光控制的系统的简化传统示图；
- [0021] 图 5 是示出根据本发明实施例的用于调光控制的系统的简化示图；
- [0022] 图 6 是根据本发明实施例的系统控制器的简化示图；
- [0023] 图 7 是根据本发明实施例的调光控制电路的简化示图；
- [0024] 图 8 示出了根据本发明实施例的作为调光控制系统一部分的调光控制电路的简化时序图；
- [0025] 图 9 示出了根据本发明实施例的作为调光控制系统一部分的调光控制电路的简化时序图；
- [0026] 图 10 是示出根据本发明另一实施例的用于调光控制的系统的简化示图；以及
- [0027] 图 11 是示出根据本发明实施例的系统控制器的某些组件的简化示图。

具体实施方式

[0028] 本发明涉及集成电路。更具体地，本发明提供了用于调光控制的系统和方法。仅仅作为示例，本发明已被应用于利用具有电容性负载的灯调光器的调光控制。但是，将认识到，本发明具有广泛得多的应用范围。

[0029] 图 5 是示出根据本发明实施例的用于调光控制的系统的简化示图。该示图仅仅是示例，其不应不适当当地限制权利要求的范围。本领域技术人员将认识到许多变化、替换和修改。系统 500 至少包括输入端子 512 和 514 以及调光控制电路 520。例如，调光控制电路 520 至少包括系统控制器 530、晶体管 540 和电阻器 550。

[0030] 根据一个实施例，灯调光器（例如，未在图 5 中示出的 TRIAC）向输入端子 512 和 514 发送输入信号 510（例如，信号 VAC）。作为响应，系统控制器 530 生成一个或多个控制信号以影响晶体管 540 和电阻器 550 的操作状态。作为示例，晶体管 540 和电阻器 550 并联连接，如图 5 所示。根据另一实施例，控制信号使晶体管 540 截止，从而允许电阻器 550 抑制去往一个或多个电容性负载的初始电流浪涌。当灯调光器导电达预定时间段之后，例如控制信号然后使晶体管 540 导通，由此使电阻器 550 短路以提高系统效率。在另一示例中，系统 500 在较宽的输入和输出范围下操作，例如 AC 90V ~ 264V 的输入范围，以及 20V ~ 50V/350mA 的输出范围。

[0031] 图 6 是根据本发明实施例的系统控制器的简化示图。该示图仅仅是示例，其不应不适当当地限制权利要求的范围。本领域技术人员将认识到许多变化、替换和修改。在一个实施例中，系统控制器 600 与系统控制器 530 相同。在另一实施例中，系统控制器 600 的不同管脚用于不同目的。作为示例，表 1 示出了系统控制器 600 中的八个管脚的描述。

[0032] 表 1

[0033]

管脚 No.	管脚名称	描述
1	CS	MOSFET 电流检测输入信号
2	VDD	内部电路电源电压

3	GND	片上地
4	LD	线性调光输入信号
5	VIN	输入信号（例如, 20V ~ 500V）
6	TRIAC	调光控制输出（例如用于 TRIAC）
7	TOFF	GATE 关断时间
8	GATE	GATE 输出（例如, 用于 BUCK 电路）

[0034] 图 7 是根据本发明实施例的调光控制电路的简化示图。该示图仅仅是示例，其不应不适当当地限制权利要求的范围。本领域技术人员将认识到许多变化、替换和修改。

[0035] 根据一个实施例，调光控制电路 700 包括系统控制器 720、晶体管 730 和电阻器 740。例如，调光控制电路 700 被用作调光控制电路 520。在另一示例中，系统控制器 720、晶体管 730 和电阻器 740 分别与系统控制器 530、晶体管 540 和电阻器 550 相同。在又一示例中，系统控制器 720 与系统控制器 600 相同。在又一示例中，晶体管 730 是场效应晶体管 (FET)，例如 N 沟道 FET。在又一示例中，系统控制器 720 包括端子 750 (例如, GND 端子)、端子 752 (例如, VDD 端子)、端子 754 (例如, GATE 端子)、端子 756 (例如, TRIAC 端子) 以及端子 758 (例如, VIN 端子)。

[0036] 根据另一实施例，电阻器 740 与晶体管 730 并联耦合。电阻器 740 的端子 742 被偏置到系统控制器 720 的片上地。例如，端子 742 被连接到系统控制器 720 的端子 750 (例如, GND 端子)。在另一示例中，系统控制器 720 的片上地的电压可以随着时间改变。在另一示例中，电阻器 740 的另一端子 744 被偏置到地 (例如, 片外地和 / 或外部地)。

[0037] 尽管上面示出了将所选组的组件用于电路 700，然而还可以存在许多替换、修改和变更。例如，组件中的一些可被扩展和 / 或组合。其它组件可被插入上面提到的那些组件中。例如，调光控制电路 700 还包括两个另外的晶体管 760 和 770。这些晶体管可以是双极晶体管，例如 N-P-N 和 / 或 P-N-P 型双极晶体管。

[0038] 作为示例，晶体管 760 的端子 762 直接地或者通过电阻器 780 间接地耦合到系统控制器 720 的端子 752 (例如, VDD 端子)。例如，端子 752 的内部电路电源电压可以随着时间改变。在另一示例中，晶体管 760 的端子 764 直接地或者经由电阻器 782 间接地耦合到系统控制器 720 的端子 756 (例如, TRIAC 端子)。在又一示例中，晶体管 760 的端子 766 直接耦合到晶体管 770 的端子 774。在又一示例中，晶体管 770 的端子 772 直接耦合到晶体管 730 的端子 732。在又一示例中，端子 776 被偏置到地。在又一示例中，端子 772 通过电阻器 784 间接地耦合到端子 776。在又一示例中，端子 764 通过电阻器 786 间接地耦合到端子 762。在又一示例中，端子 764 通过电阻器 782 和电阻器 788 间接地耦合到端子 732。

[0039] 根据一个实施例，在灯调光器 (例如, 未在图 7 中示出的 TRIAC) 开始导电之前，系统控制器 720 在端子 754 (例如, GATE 端子) 处生成门控信号 790。门控信号 790 处于逻辑高电平或逻辑低电平。另外，系统控制器 720 在端子 756 (例如, TRIAC 端子) 处生成调光控制信号 792。调光控制信号 792 处于逻辑高电平或逻辑低电平。

[0040] 在一个实施例中,响应于端子 758(例如, VIN 端子)处的输入信号,系统控制器 720 将门控信号 790 从逻辑高电平改变为脉冲信号,该脉冲信号在逻辑高电平与逻辑低电平之间改变。同时,调光控制信号 792 保持为逻辑低电平以便使晶体管 760 和 770 导通。因此,根据一个实施例,晶体管 730 保持截止并且电阻器 740 用来抑制去往一个或多个电容性负载的任何初始浪涌电流。根据一个实施例,在预定时间段之后,系统控制器 720 将调光控制信号从逻辑低电平改变为逻辑高电平,从而使得晶体管 760 和 770 截止。作为响应,晶体管 730 导通并且电阻器 740 被短路以提高系统效率。例如,该预定时间段等于门控信号 790 的脉冲信号的一个或多个周期(例如,4、6、8 或 10 个周期)。

[0041] 图 8 示出了根据本发明实施例的作为系统 500 一部分的调光控制电路 700 的简化时序图。这些示图仅仅是示例,其不应不适当当地限制权利要求的范围。本领域技术人员将认识到许多变化、替换和修改。

[0042] 如图 8 所示,曲线 802、804、806 和 808 分别表示输出电流 560(如图 5 所示)、输入信号 510、门控信号 790 和调光控制信号 792 的时序图。

[0043] 根据一个实施例,在 t_0 与 t_1 之间,输入信号 510(对应于曲线 804)的大小是恒定的。在此时间段期间,门控信号 790(对应于曲线 806)保持为逻辑高电平,并且调光控制信号 792(对应于曲线 808)保持为逻辑低电平。

[0044] 根据另一实施例,在 t_1 时,输入信号 510(对应于曲线 804)的大小开始随着时间改变。作为响应,门控信号 790(对应于曲线 806)变为脉冲信号。在 t_1 与 t_2 之间的时间段期间,调光控制信号 792(对应于曲线 808)保持为逻辑低电平。例如,在该时间段期间,晶体管 730 截止并且电阻器 740 用来抑制任何初始浪涌电流。在另一示例中, t_1 与 t_2 之间的时间段等于门控信号 790 的脉冲信号的一个或多个周期(例如,4、6、8 或 10 个周期)。根据一个实施例,在 t_2 之后,调光控制信号 792(对应于曲线 808)从逻辑低电平上升为逻辑高电平,并且然后保持逻辑高电平达一时间段。作为响应,晶体管 730 导通并且因此电阻器 740 被短路。

[0045] 图 9 示出了根据本发明实施例的作为系统 500 一部分的调光控制电路 700 的简化时序图。这些示图仅仅是示例,其不应不适当当地限制权利要求的范围。本领域技术人员将认识到许多变化、替换和修改。例如,图 8 是图 9 的一部分的放大表示。在另一示例中,曲线 802、804、806 和 808 分别表示曲线 902、904、906 和 908 的一部分。

[0046] 如图 9 所示,曲线 902、904、906 和 908 分别表示输出电流 560、输入信号 510、门控信号 790 和调光控制信号 792 的时序图。

[0047] 根据一个实施例,当输入信号 510(对应于曲线 904)的大小恒定时,输出电流 560(对应于曲线 902)随着时间下降。根据另一实施例,当输入信号 510(对应于曲线 904)的大小随着时间改变时,输出电流 560(对应于曲线 902)增大到峰值并且随后下降。

[0048] 如图 9 所示,门控信号 790(对应于曲线 906)随着时间在逻辑高电平与脉冲信号之间改变。作为响应,调光控制信号 792(对应于曲线 908)在一延迟后改变。具体地,根据一个实施例,如图 8 所示,调光控制信号 792(对应于曲线 908 和 808)在门控信号 790(对应于曲线 906 和 806)已变为脉冲信号之后的第一延迟(例如,第一延迟等于从 t_1 到 t_2 的时间段)之后从逻辑低电平改变为逻辑高电平。根据另一实施例,门控信号 790(对应于曲线 906)从脉冲信号变回逻辑高电平之后,调光控制信号 792(对应于曲线 908)在第二延迟

后从逻辑高电平变为逻辑低电平。第一延迟和第二延迟的大小相同或不同。

[0049] 图 10 是示出根据本发明另一实施例的用于调光控制的系统的简化示图。该示图仅仅是示例，其不应不适当当地限制权利要求的范围。本领域技术人员将认识到许多变化、替换和修改。系统 1000 至少包括输入端子 1012 和 1014，以及调光控制电路 1020。例如，调光控制电路 1020 包括系统控制器 1030、晶体管 1040 和电阻器 1050。在另一示例中，系统控制器 530 与系统控制器 1030 相同。在又一示例中，系统 1000 的操作通过图 8 和 / 或图 9 来描述。

[0050] 根据一个实施例，灯调光器（例如，未在图 10 中示出的 TRIAC）向输入端子 1012 和 1014 发送输入信号 1010（例如，信号 VAC）。作为响应，系统控制器 1030 生成一个或多个控制信号以影响晶体管 1040 和电阻器 1050 的操作状态。作为示例，晶体管 1040 和电阻器 1050 并联连接，如图 10 所示。控制信号使晶体管 1040 截止，从而允许电阻器 1050 抑制去往一个或多个电容性负载的初始电流浪涌。当灯调光器导电达预定时间段之后，例如控制信号然后使晶体管 1040 导通，由此使电阻器 1050 短路以提高系统效率。

[0051] 图 11 是示出根据本发明实施例的系统控制器的某些组件的简化示图。该示图仅仅是示例，其不应不适当当地限制权利要求的范围。本领域技术人员将认识到许多变化、替换和修改。系统控制器 1100 至少包括门控感测模块 1110、控制模块 1120 和驱动器模块 1130。例如，系统控制器 1100 与系统控制器 530、系统控制器 600、系统控制器 720 和 / 或系统控制器 1030 相同。

[0052] 在一个实施例中，门控感测模块 1110 接收门控信号 1131（例如，门控信号 790），并且将门控信号 1131 变换为内部逻辑信号 1112（例如，GS 信号）。例如，门控信号 1131 由系统控制器 1100 内的一个或多个组件接收并使用。在另一实施例中，控制模块 1120 检测逻辑信号 1112，并且作为响应生成信号 1122（例如，Tri 信号）。在又一实施例中，驱动器模块 1130 接收信号 1122 并且输出调光控制信号 1132（例如，调光控制信号 792）。

[0053] 根据另一实施例，一种用于调光控制的系统包括：系统控制器，该系统控制器包括第一控制器端子和第二控制器端子；晶体管，该晶体管包括第一晶体管端子、第二晶体管端子和第三晶体管端子；以及电阻器，该电阻器包括第一电阻器端子和第二电阻器端子。该系统控制器被配置为至少基于与输入信号相关联的信息在第一控制器端子处生成第一信号，并且至少基于与第一信号相关联的信息在第二控制器端子处生成第二信号。此外，第一晶体管端子直接地或间接地被耦合到第二控制器端子。第二晶体管端子被偏置为第一电压。另外，第一电阻器端子被耦合到第二晶体管端子，并且第二电阻器端子被耦合到第三晶体管端子。此外，晶体管被配置为在第一晶体管端子处接收第二信号，并且响应于第二信号在第一状态和第二状态之间改变。第一信号在第一时间段期间为第一逻辑电平并且在第二时间段期间在第一逻辑电平与第二逻辑电平之间改变，第二时间段包括第三时间段和第四时间段。另外，第二信号在第一时间段和第三时间段期间保持为第二逻辑电平，并且第二信号在第三时间段之后从第二逻辑电平改变为第一逻辑电平，并且在第四时间段期间保持为第一逻辑电平。例如，该系统至少根据图 5、图 7 和 / 或图 10 来实现。

[0054] 根据另一实施例，一种用于调光控制的系统包括：系统控制器，该系统控制器包括第一控制器端子、第二控制器端子和第三控制器端子；第一晶体管，该第一晶体管包括第一晶体管端子、第二晶体管端子和第三晶体管端子；以及第一电阻器，该第一电阻器包括第一

电阻器端子和第二电阻器端子。该系统控制器被配置为至少基于与输入信号相关联的信息在第一控制器端子处生成第一信号，并且至少基于与第一信号相关联的信息在第二控制器端子处生成第二信号。此外，第一晶体管端子直接地或间接地被耦合到第二控制器端子。第二晶体管端子直接地或间接地被耦合到第三控制器端子，第三控制器端子被偏置为第一电压。另外，第一电阻器端子被耦合到第二晶体管端子，并且第二电阻器端子被耦合到第三晶体管端子。此外，第一晶体管被配置为在第一晶体管端子处接收第二信号，并且响应于第二信号在第一状态和第二状态之间改变。例如，该系统至少根据图 5、图 7 和 / 或图 10 来实现。

[0055] 根据又一实施例，一种用于调光控制的方法包括：接收输入信号；处理与输入信号相关联的信息；并且至少基于与输入信号相关联的信息生成第一信号。另外，该方法包括：处理与第一信号相关联的信息；至少基于与第一信号相关联的信息生成第二信号；在晶体管处接收第二信号；以及至少基于与第二信号相关联的信息来在第一状态与第二状态之间改变晶体管。第一信号在第一时间段期间为第一逻辑电平并且在第二时间段期间在第一逻辑电平与第二逻辑电平之间改变，第二时间段包括第三时间段和第四时间段。第二信号在第一时间段和第三时间段期间保持为第二逻辑电平。另外，第二信号在第三时间段之后从第二逻辑电平改变为第一逻辑电平，并且在第四时间段期间保持为第一逻辑电平。例如，该方法至少根据图 5、图 7、图 8、图 9 和 / 或图 10 来执行。

[0056] 根据又一实施例，一种用于调光控制的系统控制器包括：第一控制器端子、第二控制器端子以及第三控制器端子。该系统控制器被配置为：在第一控制器端子处接收输入信号；至少基于与输入信号相关联的信息在第二控制器端子处生成第一信号；以及处理与第一信号相关联的信息。另外，该系统控制器被配置为至少基于与第一信号相关联的信息生成第二信号；以及在第三控制器端子处输出第二信号。第一信号在第一时间段期间为第一逻辑电平并且在第二时间段期间在第一逻辑电平与第二逻辑电平之间改变，第二时间段包括第三时间段和第四时间段。第二信号在第一时间段和第三时间段期间保持为第二逻辑电平。另外，第二信号在第三时间段之后从第二逻辑电平改变为第一逻辑电平，并且在第四时间段期间保持为第一逻辑电平。例如，该系统控制器至少在图 5、图 6、图 7、图 10 和 / 或图 11 中实现。

[0057] 根据又一实施例，一种用于调光控制的方法包括：接收输入信号；以及至少基于与输入信号相关联的信息生成第一信号，第一信号在第一时间段期间为第一逻辑电平并且在第二时间段期间在第一逻辑电平与第二逻辑电平之间改变，第二时间段包括第三时间段和第四时间段。另外，该方法包括处理与第一信号相关联的信息；至少基于与第一信号相关联的信息生成第二信号；以及输出第二信号，第二信号在第一时间段和第三时间段期间保持为第二逻辑电平，第二信号在第三时间段之后从第二逻辑电平改变为第一逻辑电平，并且在第四时间段期间保持为第一逻辑电平。例如，该方法至少在图 5、图 6、图 7、图 8、图 9、图 10 和 / 或图 11 中执行。

[0058] 相比于传统技术，通过本发明获得了许多益处。例如，本发明的一些实施例提供了一种输入信号，该输入信号的每个周期包括第一部分和第二部分。作为示例，在第一部分期间，输入信号的大小随着时间改变，并且在第二部分期间，输入信号的大小不随着时间改变。在另一示例中，输入信号由 TRIAC 生成。本发明的某些实施例提供了一种系统控制器，

被配置为在第一时间段期间生成处于第一逻辑电平的第一信号，并且在第二时间段期间使得第一信号在第一逻辑电平和第二逻辑电平之间改变。本发明的一些实施例提供了一种系统控制器，该系统控制器包括：感测组件，被配置为接收第一信号并且至少基于与第一信号相关联的信息生成逻辑信号；以及控制和驱动器组件，被配置为检测逻辑信号并且至少基于与逻辑信号相关联的信息生成第二信号。本发明的某些实施例提供了将被用于调光控制的一个或多个晶体管。例如，晶体管被配置为响应于一信号在第一状态下导通，并且响应于该信号在第二状态下截止。在另一示例中，两个第一晶体管被配置为响应于一信号在第一状态下导通，以便使第二晶体管截止。在另一示例中，这两个第一晶体管被配置为响应于该信号在第二状态下截止，以便使第二晶体管导通。

[0059] 例如，本发明的各个实施例中的一些或所有组件单独地和 / 或与至少另一组件相组合地是利用一个或多个软件组件、一个或多个硬件组件和 / 或软件与硬件组件的一种或多种组合来实现的。在另一示例中，本发明的各个实施例中的一些或所有组件单独地和 / 或与至少另一组件相组合地在一个或多个电路中实现，例如在一个或多个模拟电路和 / 或一个或多个数字电路中实现。

[0060] 虽然已描述了本发明的具体实施例，然而，本领域技术人员将明白，存在与所描述的实施例等同的其它实施例。因此，将明白，本发明不局限于具体示出的实施例，而是仅由权利要求的范围来限定。




图 1




图 2




图 3




图 4






图 5






图 8




图 9




图 10

