

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5058255号
(P5058255)

(45) 発行日 平成24年10月24日(2012.10.24)

(24) 登録日 平成24年8月10日(2012.8.10)

(51) Int.Cl. F I
 H O 1 L 31/10 (2006.01) H O 1 L 31/10 A
 G O 2 F 1/1368 (2006.01) G O 2 F 1/1368

請求項の数 5 (全 15 頁)

(21) 出願番号	特願2009-520451 (P2009-520451)	(73) 特許権者	000005049
(86) (22) 出願日	平成20年6月12日 (2008.6.12)		シャープ株式会社
(86) 国際出願番号	PCT/JP2008/060772		大阪府大阪市阿倍野区長池町2番2号
(87) 国際公開番号	W02008/156023	(74) 代理人	100120662
(87) 国際公開日	平成20年12月24日 (2008.12.24)		弁理士 川上 桂子
審査請求日	平成21年6月12日 (2009.6.12)	(74) 代理人	100112715
(31) 優先権主張番号	特願2007-164283 (P2007-164283)		弁理士 松山 隆夫
(32) 優先日	平成19年6月21日 (2007.6.21)	(74) 代理人	100125704
(33) 優先権主張国	日本国(JP)		弁理士 坂根 剛
		(72) 発明者	クリストファー・ブラウン イギリス、オックスフォード、オックフォードサイエンスパーク、エドモンドハリーロード

最終頁に続く

(54) 【発明の名称】 光検出装置、及びそれを備えた表示装置

(57) 【特許請求の範囲】

【請求項1】

光透過性のベース基板と、前記ベース基板の一方の主面に設けられた金属膜と、前記金属膜の上層に配置されたフォトダイオードと、前記金属膜の上層の前記フォトダイオードの周辺に配置された電極とを備え、

前記フォトダイオードは、半導体領域を有するシリコン膜を備え、前記シリコン膜は前記金属膜に対して電氣的に絶縁され、

前記電極は、前記金属膜及び前記シリコン膜に対して電氣的に絶縁され、

前記金属膜は、前記ベース基板の厚み方向において、その一部が前記シリコン膜と重なり、前記一部以外の部分が前記電極に重なるように、形成されていることを特徴とする光検出装置。

10

【請求項2】

前記シリコン膜が、p型の半導体領域と、真性半導体領域と、n型の半導体領域とを備え、

前記p型の半導体領域、前記真性半導体領域、及び前記n型の半導体領域は、前記シリコン膜の面方向において隣接している請求項1に記載の光検出装置。

【請求項3】

アクティブマトリクス基板を有する表示装置であって、

前記アクティブマトリクス基板は、光透過性のベース基板と、前記ベース基板の一方の主面に形成された複数のアクティブ素子と、光検出装置とを備え、

20

前記光検出装置は、前記ベース基板の一方の主面上に設けられた金属膜と、前記金属膜の上層に配置されたフォトダイオードと、前記金属膜の上層の前記フォトダイオードの周辺に配置された電極とを備え、

前記フォトダイオードは、半導体領域を有するシリコン膜を備え、前記シリコン膜は前記金属膜に対して電氣的に絶縁され、

前記電極は、前記金属膜及び前記シリコン膜に対して電氣的に絶縁され、

前記金属膜は、前記ベース基板の厚み方向において、その一部が前記シリコン膜と重なり、前記一部以外の部分が前記電極に重なるように、形成されていることを特徴とする表示装置。

【請求項 4】

前記シリコン膜が、p型の半導体領域と、真性半導体領域と、n型の半導体領域とを備え、

前記p型の半導体領域、前記真性半導体領域、及び前記n型の半導体領域は、前記シリコン膜の面方向において隣接するように形成されている請求項3に記載の表示装置。

【請求項 5】

前記電極が、前記複数のアクティブ素子のいずれかに接続された配線の一部である請求項3に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、光検出装置、及びそれを備えた表示装置に関する。

【0002】

近年、液晶表示装置に代表される表示装置においては、表示装置の周囲の光の強度に応じて表示画面の輝度の調整を自動的に行うために、光センサが搭載されることがある。また、複数の光センサがマトリクス状に配置された表示装置も知られている。この表示装置では、複数の光センサが一つのエリアセンサとして働き、観察者側の画像が取り込まれる。

【0003】

表示装置への光センサの搭載は、表示パネルに、ディスクリート部品の光センサを実装することによって行うことができる。また、光センサは、アクティブ素子(TFT)や周辺回路の形成プロセスを利用して、アクティブマトリクス基板にモノリシックに形成することもできる。

【0004】

このうち、特に、携帯端末装置用の表示装置の分野では、光センサは、部品点数の削減化や表示装置の小型化の観点から、アクティブマトリクス基板にモノリシックに形成することが求められている。モノリシックに形成された光センサとしては、例えば、シリコン膜によって形成されたフォトダイオードが知られている(例えば、特開2006-3857号公報の図2, 図3参照。)

【0005】

ここで、従来からのフォトダイオード(光センサ)について、図12を用いて説明する。図12は、従来からの、フォトダイオードを備えた液晶表示パネルの構成を示す断面図である。図12に示すように、フォトダイオード51は、ラテラル構造を備えたPINダイオードであり、液晶表示パネルを構成するアクティブマトリクス基板52にモノリシックに形成されている。

【0006】

図12に示すように、フォトダイオード51は、シリコン膜60を備えている。シリコン膜60は、アクティブマトリクス基板50のベース基板となるガラス基板52上に、アクティブ素子として機能する薄膜トランジスタ(TFT(Thin Film Transistor))の形成工程を利用して、これと同時に形成されている。また、シリコン膜60には、面方向に沿って順に、n型の半導体領域(n層)51a、真性半導体領域(i層)51b、及びp

10

20

30

40

50

型の半導体領域（p層）51cが設けられている。i層51bは、フォトダイオード51の光検出領域となる。

【0007】

また、フォトダイオード51の下層には、バックライト装置（図示せず）からの照明光を遮光する遮光膜53が設けられている。遮光膜53は、絶縁性のベースコート54によって被覆されている。遮光膜53は、通常、金属材料によって形成されている。また、遮光膜53は、周囲から絶縁されて電氣的に浮遊した状態にある。フォトダイオード51は、更に、層間絶縁膜55及び56によって被覆されている。

【0008】

なお、図12において、57はn層51aに接続された配線を示し、58はp層51cに接続された配線を示している。また、59は平坦化膜を示し、61は保護膜を示している。62は、液晶層である。フィルター基板63は外形のみを図示している。

【発明の開示】

【発明が解決しようとする課題】

【0009】

ところで、図12に示す例では、フォトダイオード51の下層に金属製の遮光膜53が配置されているため、フォトダイオード51の出力特性は、遮光膜53の電位が変動すると変動する。また、遮光膜53の電位は、フォトダイオードのp層51cの電位と連動する。

【0010】

しかしながら、遮光膜53、フォトダイオード51、更にはフォトダイオード51の近傍にあるその他の膜は、形成工程において取り込まれた固定電荷を含んでいる。また、固定電荷の量は、フォトダイオード毎又はアクティブマトリクス基板毎に異なり、固定電荷が異なると、遮光膜53の電位とフォトダイオードの出力特性との関係が異なったものとなる。つまり、複数個の同一仕様のフォトダイオード51が設けられている場合に、それぞれのp層51cに同電圧が印加され、それぞれの遮光膜の電位が同一とされているにも拘わらず、フォトダイオード間で出力特性が異なる事態が発生してしまう。

【0011】

また、遮光膜53の電位とフォトダイオードの出力特性との関係は、固定電荷だけでなく、フォトダイオード51の半導体領域における不純物の拡散濃度のばらつきによっても、異なってしまう。この場合も、上記と同様に、それぞれのp層51cに同電圧が印加されているにも拘わらず、フォトダイオード間で出力特性が異なる事態が発生してしまう。

【0012】

このように、図12に示す例では、フォトダイオード毎の出力特性がばらつくという問題がある。具体的には、同一仕様のフォトダイオードであるのに、製品毎に出力特性が異なってしまう場合や、同一のアクティブマトリクス基板に搭載されている同一仕様のフォトダイオードであるのに、フォトダイオード毎に出力特性が異なってしまう場合が発生する。このような場合、光センサによる表示画面の輝度調整や、高画質での画像の取り込みは困難となる。

【0013】

本発明の目的は、上記問題を解消し、フォトダイオード間の出力特性のばらつきを抑制し得る、光検出装置、及びそれを備えた表示装置を提供することにある。

【課題を解決するための手段】

【0014】

上記目的を達成するために本発明における光検出装置は、光透過性のベース基板と、前記ベース基板の一方の主面に設けられた金属膜と、前記金属膜の上層に配置されたフォトダイオードと、前記金属膜の上層の前記フォトダイオードの周辺に配置された電極とを備え、前記フォトダイオードは、半導体領域を有するシリコン膜を備え、前記シリコン膜は前記金属膜に対して電氣的に絶縁され、前記電極は、前記金属膜及び前記シリコン膜に対して電氣的に絶縁され、前記金属膜は、前記ベース基板の厚み方向において、その一部が

10

20

30

40

50

前記シリコン膜と重なり、前記一部以外の部分が前記電極に重なるように、形成されていることを特徴とする。

【0015】

また、上記目的を達成するため本発明における表示装置は、アクティブマトリクス基板を有する表示装置であって、前記アクティブマトリクス基板は、光透過性のベース基板と、前記ベース基板の一方の主面に形成された複数のアクティブ素子と、光検出装置とを備え、前記光検出装置は、前記ベース基板の一方の主面上に設けられた金属膜と、前記金属膜の上層に配置されたフォトダイオードと、前記金属膜の上層の前記フォトダイオードの周辺に配置された電極とを備え、前記フォトダイオードは、半導体領域を有するシリコン膜を備え、前記シリコン膜は前記金属膜に対して電氣的に絶縁され、前記電極は、前記金属膜及び前記シリコン膜に対して電氣的に絶縁され、前記金属膜は、前記ベース基板の厚み方向において、その一部が前記シリコン膜と重なり、前記一部以外の部分が前記電極に重なるように、形成されていることを特徴とする。

10

【発明の効果】

【0016】

以上のように本発明では、フォトダイオードの遮光膜となる金属膜は、フォトダイオードの周辺に配置された電極の下層にまで広がっており、この電極に電圧を印加することによって、遮光膜（金属膜）の電位を調整できる。また、遮光膜の電位の調整により、遮光膜の電位とフォトダイオードの出力特性との関係の制御が可能となり、各フォトダイオードに印加される電圧が同一であるにも拘わらず、フォトダイオード間で出力特性が異なる事態を回避できる。よって、本発明によれば、フォトダイオード間の出力特性のばらつきが抑制される。

20

【図面の簡単な説明】

【0017】

【図1】図1は、本発明の実施の形態における光検出装置の概略構成を示す断面図である。

【図2】図2は、図1に示した光検出装置を上方から見た状態を示す平面図である。

【図3】図3は、図1に示した光検出装置を備える表示装置の一部分の構成を概略的に示す平面図である。

【図4】図4は、遮光膜の電位とフォトダイオードの状態とを示す図である。図4(a)は、フォトダイオードにおける自由電子及び正孔の流れを示し、図4(b)は、フォトダイオードにおけるエネルギーバンドを示し、図4(c)は、等価回路を示している。

30

【図5】図5は、遮光膜の電位とフォトダイオードの状態とを示す図である。遮光膜の電位の大きさの点で図4と異なっている。図5(a)は、フォトダイオードにおける自由電子及び正孔の流れを示し、図5(b)は、フォトダイオードにおけるエネルギーバンドを示し、図5(c)は、等価回路を示している。

【図6】図6は、遮光膜の電位とフォトダイオードの状態とを示す図である。遮光膜の電位の大きさの点で図4及び図5と異なっている。図6(a)は、フォトダイオードにおける自由電子及び正孔の流れを示し、図6(b)は、フォトダイオードにおけるエネルギーバンドを示し、図6(c)は、等価回路を示している。

40

【図7】図7は、フォトダイオードにおけるフォト電流と遮光膜の電位との関係を示す図である。

【図8】図8は、モードA～モードCそれぞれの範囲を示す図である。

【図9】図9は、モードA～モードCそれぞれの範囲を示す図であり、図8の例とは、遮光膜の電位とフォトダイオードの出力特性との関係が異なる例を示している。

【図10】図10は、モードA～モードCそれぞれの範囲を示す図であり、図8及び図9の例とは、遮光膜の電位とフォトダイオードの出力特性との関係が異なる例を示している。

【図11】図11は、遮光膜、フォトダイオード及び電極の関係を示す説明図である。

【図12】図12は、従来からの、フォトダイオードを備えた液晶表示パネルの構成を示

50

す断面図である。

【発明を実施するための最良の形態】

【0018】

本発明における光検出装置は、光透過性のベース基板と、前記ベース基板の一方の主面に設けられた金属膜と、前記金属膜の上層に配置されたフォトダイオードと、前記金属膜の上層の前記フォトダイオードの周辺に配置された電極とを備え、前記フォトダイオードは、半導体領域を有するシリコン膜を備え、前記シリコン膜は前記金属膜に対して電氣的に絶縁され、前記電極は、前記金属膜及び前記シリコン膜に対して電氣的に絶縁され、前記金属膜は、前記ベース基板の厚み方向において、その一部が前記シリコン膜全部と重なり、前記一部以外の部分が前記電極に重なるように、形成されていることを特徴とする。

10

【0019】

本発明における表示装置は、アクティブマトリクス基板を有する表示装置であって、前記アクティブマトリクス基板は、光透過性のベース基板と、前記ベース基板の一方の主面に形成された複数のアクティブ素子と、光検出装置とを備え、前記光検出装置は、前記ベース基板の一方の主面上に設けられた金属膜と、前記金属膜の上層に配置されたフォトダイオードと、前記金属膜の上層の前記フォトダイオードの周辺に配置された電極とを備え、前記フォトダイオードは、半導体領域を有するシリコン膜を備え、前記シリコン膜は前記金属膜に対して電氣的に絶縁され、前記電極は、前記金属膜及び前記シリコン膜に対して電氣的に絶縁され、前記金属膜は、前記ベース基板の厚み方向において、その一部が前記シリコン膜全部と重なり、前記一部以外の部分が前記電極に重なるように、形成されていることを特徴とする。

20

【0020】

上記本発明における光検出装置及び表示装置においては、前記シリコン膜が、p型の半導体領域と、真性半導体領域と、n型の半導体領域とを備え、前記p型の半導体領域、前記真性半導体領域、及び前記n型の半導体領域は、前記シリコン膜の面方向において隣接しているのが良い。

【0021】

また、上記本発明における表示装置においては、前記電極が、前記複数のアクティブ素子のいずれかに接続された配線の一部であっても良い。具体的には、前記アクティブ素子がトランジスタ素子である場合、前記電極は、前記トランジスタ素子のゲート電極に接続されているゲート配線又はソース配線の一部であっても良い。

30

【0022】

(実施の形態)

以下、本発明の実施の形態における光検出装置及び表示装置について、図1～図11を参照しながら説明する。最初に、本実施の形態における光検出装置及び表示装置の概略構成について説明する。図1は、本発明の実施の形態における光検出装置の概略構成を示す断面図である。図2は、図1に示した光検出装置を上方から見た状態を示す平面図である。図3は、図1に示した光検出装置を備える表示装置の一部分の構成を概略的に示す平面図である。なお、図1においては、後述のアクティブマトリクス基板20を構成する導体及び半導体の部材にのみハッチングを施している。また、図2及び図3においては、主な構成要素のみを図示している。

40

【0023】

図1に示すように、本実施の形態における光検出装置は、アクティブマトリクス基板20に備えられている。アクティブマトリクス基板20は、本実施の形態における表示装置の一部を構成している。本実施の形態における表示装置は、液晶表示装置であって、アクティブマトリクス基板20と、フィルター基板22との間に液晶層21を挟み込んで形成されている。図1においては、フィルター基板22の図示は外形のみである。フィルター基板22には、図示されていないが、対向電極やカラーフィルタが備えられている。

【0024】

本実施の形態では、図3に示すように、アクティブマトリクス基板20には、複数個の

50

薄膜トランジスタ（TFT：Thin Film Transistor）15が形成されている。TFT15は、光透過性の画素電極16と共に、ベース基板2（図1参照）の一方の主面に、マトリクス状に配置されている。TFT15は、画素電極16をオン・オフするアクティブ素子として機能する。一つのTFT15と、一つの画素電極16とによって一つのサブ画素が構成され、更に、三つのサブ画素を一組として一つの画素が構成される。同一の画素を構成している三つのサブ画素は、それぞれ対応するカラーフィルタの色の点で異なっている。

【0025】

更に、TFT15は、ソース領域及びドレイン領域が形成されたシリコン膜15aと、ゲート電極15bとを備えている。ゲート電極15bは、画面の水平方向に沿って配置されたゲート配線13と一体的に形成されている。また、ソース領域にはソース電極17が接続され、ドレイン領域にはドレイン電極18が接続されている。ソース電極17は、画面の垂直方向に沿って配置されたソース配線14と一体的に形成されている。ドレイン電極18は、画素電極16に接続されている。

【0026】

図1及び図2に示すように、光検出装置は、光透過性のベース基板2と、ベース基板2の一方の主面に設けられた金属膜3と、金属膜3の上層に配置されたフォトダイオード1と、同じく金属膜3の上層に配置された電極12とを備えている。本実施の形態では、ベース基板2は、アクティブマトリクス基板1の一部である。金属膜3は、バックライト装置からの照明光が、フォトダイオード1に入射するのを防ぐために設けられた遮光膜である（以下、「遮光膜3」とする。）。遮光膜3は、その全周囲において電氣的に絶縁されており、電氣的には浮遊した状態にある。

【0027】

また、図1及び図2に示すように、フォトダイオード1は、半導体領域を有するシリコン膜11を備えている。シリコン膜11は、遮光膜3を被覆する絶縁膜4の上に形成され、遮光膜3に対して電氣的に絶縁されている。本実施の形態では、フォトダイオード1は、ラテラル構造を備えたPINダイオードである。シリコン膜11には、面方向に沿って順に、n型の半導体領域（n層）11a、真性半導体領域（i層）11b及びp型の半導体領域（p層）11cが設けられている。このうち、i層11bがフォトダイオード1の光検出領域となる。また、n層11a、i層11b、及びp層11cは、シリコン膜11の面方向において隣接するように形成されている。

【0028】

i層11bは、隣接するn層11a及びp層11cに比べて電氣的に中性に近い領域であれば良い。i層11bは、不純物を全く含まない領域や、伝導電子密度と正孔密度とが等しい領域であるのが好ましい。但し、i層11bは、n層11aよりもn型不純物の拡散濃度が低いn⁻領域や、p層11cよりもp型不純物の拡散濃度が低いp⁻領域であっても良い。

【0029】

本実施の形態において、シリコン膜11を構成するシリコンの種類は特に限定されるものではない。但し、電荷の移動速度の点から、シリコン膜11は、連続結晶粒界シリコンや、低温ポリシリコンによって形成されているのが好ましい。また、シリコン膜11は、TFT15（図3参照）の形成工程を利用して形成されるのが好ましい。

【0030】

また、図1及び図2に示すように、電極12は、フォトダイオード1の周辺の領域に、遮光膜3及びシリコン膜11の双方に対して電氣的に絶縁されるように形成されている。本実施の形態では、電極12は、シリコン膜11を被覆する層間絶縁膜5の上に形成されている。電極12は、シリコン膜11に対しては、層間絶縁膜5によって電氣的に絶縁され、遮光膜3に対しては、絶縁膜4と層間絶縁膜5との両方によって電氣的に絶縁されている。また、図2に示すように、上方から見ると、電極12はシリコン膜11に隣接している。電極12の上には、これを被覆するように、層間絶縁膜6も形成されている。

【0031】

更に、図2に示すように、遮光膜3は、ベース基板2の厚み方向において、その一部がシリコン膜11と重なり、この一部以外の部分が電極12に重なるように形成されている。つまり、遮光膜3は、シリコン膜11の直下の領域だけでなく、電極12の直下の領域をも覆うように形成されている。なお、本実施の形態では、シリコン膜11中のi層11bのみが光検出領域である。よって、遮光膜3は、シリコン膜11に対しては、少なくともi層11bを遮光するものであれば良い。

【0032】

このように、本実施の形態では、背景技術において図12に示した例と異なり、遮光膜3は、フォトダイオード1の直下の領域を超えて形成され、更に、その上に、電極12が配置されている。よって、電極12に電圧を印加することによって、遮光膜(金属膜)3の電位を調整でき、この結果、遮光膜3の電位とフォトダイオード1の出力特性との関係の制御も可能となる。

10

【0033】

このため、図3に示すように、例えば、一つのアクティブマトリクス基板20に同一仕様のフォトダイオード1が複数個形成されている場合は、それぞれに対応する電極12の電圧が調整される。そして、逆バイアス電圧が均一の場合は、各フォトダイオード1の出力特性も均一となり、フォトダイオード1間の出力特性のバラツキの発生が抑制される。この点については更に後述する。

【0034】

また、本実施の形態では、図3に示すように、電極12は、ゲート配線13の一部である。電極12への電圧の印加は、対応するゲート配線13が選択されていないときに行われる。そして、この時に電極12に印加される電圧の大きさは、TF T 15(図3参照)が不必要にオンされてしまうのを防ぐため、TF T 15のスレッシュホールド電圧よりも低い値に設定される。

20

【0035】

本実施の形態においては、電極12は、上記の例に限定されるものではなく、いずれかのTF T(アクティブ素子)15に接続された配線の一部であれば良く、例えば、TF T 15に接続されたソース配線の一部であっても良い。この場合は、ソース配線が表示用信号の送信に用いられていないタイミングを見計らって、電極12に電圧信号が印加される。

30

【0036】

なお、図1において、9は、平坦化膜を示し、10は、保護膜を示している。7はn層11aに接続された配線を示し、8はp層11cに接続された配線を示している。配線7及び8は、層間絶縁膜5及び6と、平坦化膜9とを貫通するように形成されている。また、図3においては、配線7及び8の図示は省略している。

【0037】

次に、電極12(図1~図3参照)に印加する電圧 V_{CTRL} の設定について、図4~図11を用いて説明する。まず、電極12に電圧が印加されていない状態(電極12が存在しない状態)において、遮光膜3の電位 V_G がフォトダイオード1に与える影響について、図4~図6を用いて説明する。

40

【0038】

図4~図6は、それぞれ、遮光膜の電位とフォトダイオードの状態とを示す図である。各図(a)は、フォトダイオードにおける自由電子及び正孔の流れを示し、各図(b)は、フォトダイオードにおけるエネルギーバンドを示し、各図(c)は、等価回路を示している。また、遮光膜3の電位 V_G は、図4では下記式(1)を満たし、図5では下記式(2)を満たし、図6では下記式(3)を満たしている。

【0039】

また、図4~図6において、 V_C は、フォトダイオード1のn層11aにおける電位を示し、 V_A は、フォトダイオード1のp層11cにおける電位を示している。 V_{th_n} は、

50

n層11aをソース・ドレイン領域、遮光膜3をゲート電極、絶縁膜4をゲート絶縁膜とするnチャンネルMOSトランジスタを想定した場合のスレッシュホールド電圧を示している。同様に、 V_{th_p} は、p層11cをソース・ドレイン領域、遮光膜3をゲート電極、絶縁膜4をゲート絶縁膜とするpチャンネルMOSトランジスタを想定した場合のスレッシュホールド電圧を示している。また、 E_C は伝導帯におけるエネルギー準位を示し、 E_F は禁制帯におけるエネルギー準位を示し、 E_V は価電子帯におけるエネルギー準位を示している。

【0040】

【数1】

$$(V_A + V_{th_p}) < V_G < (V_C + V_{th_n}) \dots\dots(1)$$

10

【0041】

【数2】

$$V_G < (V_A + V_{th_p}) < (V_C + V_{th_n}) \dots\dots(2)$$

【0042】

【数3】

$$(V_A + V_{th_p}) < (V_C + V_{th_n}) < V_G \dots\dots(3)$$

20

【0043】

図4(a)及び(b)に示すように、遮光膜3の電位 V_G が、上記式(1)を満たす場合(以下、この場合を「モードA」とする。)は、i層11bの両界面付近において、自由電子及び正孔の移動が生じやすい状態となる。図4(c)に示すように、モードAでは、電流はフォトダイオード1内部をスムーズに流れることができる。

30

【0044】

一方、図5(a)及び(b)に示すように、遮光膜3の電位 V_G が、上記式(2)を満たす場合(以下、この場合を「モードB」とする。)は、i層11bのn層11a側の界面付近においてのみ、自由電子及び正孔の移動が生じやすい状態となる。図5(c)に示すように、モードBでは、電流の流れはi層11bによって妨げられる。

【0045】

また、図6(a)及び(b)に示すように、遮光膜3の電位 V_G が、上記式(3)を満たす場合(以下、この場合を「モードC」とする。)は、i層11bのp層11a側の界面付近においてのみ、自由電子及び正孔の移動が生じやすい状態となる。図6(c)に示すように、モードCにおいても、モードBの場合と同様に、電流の流れはi層11bによって妨げられる。

40

【0046】

ここで、図7を用いて、各モードとフォト電流との関係について説明する。図7は、フォトダイオードにおけるフォト電流と遮光膜の電位との関係を示す図である。図7においては、縦軸はフォトダイオード1から出力される電流の電流値[A/μm]を示し、横軸は遮光膜3の電位 V_G [V]を示している。

【0047】

図7に示すように、フォトダイオード1のフォト電流及び暗電流は、遮光膜3の電位 V_G に応じて変動する。そして、図4に示したモードAのときに、フォト電流は最も増加し、暗電流は最も低下する傾向にある。即ち、フォトダイオード1がモードAである場合は

50

、暗電流に対するフォト電流の割合（S/N比）が高まり、フォトダイオード1の出力特性は良好な状態となる。つまり、図4～図7に示すように、フォトダイオード1の出力特性は、遮光膜3の電位が変動すると変動する。そして、モード間の切り替えが生じるときに、フォト電流及び暗電流は大きく変動する。したがって、モード間の切り替えは発生しないのが好ましい。

【0048】

ところで、図7は一例に過ぎず、実際は、モードAの範囲は、フォトダイオード毎に異なっている。つまり、遮光膜3の電位 V_G とフォトダイオード1の出力特性との関係はフォトダイオード1毎に異なっている。これは、同一仕様のフォトダイオード間であっても、n層11aやp層11bの拡散濃度が異なり、スレッシュホールド電圧 V_{th_n} 及び V_{th_p} にばらつきが存在するためである。また、フォトダイオード1や遮光膜3等に含まれる固定電荷の電荷量が、フォトダイオード間で異なるためである。図8～図10を用いて、フォトダイオード毎のモードAの範囲の相違について説明する。

10

【0049】

図8～図10は、モードA～モードCそれぞれの範囲を示す図であり、それぞれにおいて遮光膜の電位とフォトダイオードの出力特性との関係は異なっている。各図において、縦軸は遮光膜の電位 V_G を示し、横軸はp層11cの電位 V_A を示している。

【0050】

ここで、遮光膜3の電位 V_G について検討する。まず、遮光膜3とフォトダイオード1との間には、絶縁膜4により容量が形成される。n層11aと遮光膜3との間の容量を C_{gc} とし、p層11cと遮光膜3との間の容量を C_{ga} とすると（図11参照）、遮光膜3の電位 V_G は、下記式（4）に示すように、p層11cの電位 V_A を用いて近似することができる。

20

【0051】

【数4】

$$V_G \cong V_A \left(\frac{C_{ga}}{C_{gc} + C_{ga}} \right) \dots\dots(4)$$

30

【0052】

上記式（4）において、 $(C_{ga} / C_{gc} + C_{ga}) =$ とすると、遮光膜3の電位 V_G は、更に下記式（5）を用いて近似することができる。図8～図10においては、遮光膜3の電位 V_G は下記式（5）によって表されている。

【0053】

【数5】

$$V_G \cong \alpha V_A \dots\dots(5)$$

40

【0054】

例えば、p層11cの順方向の長さ L_p とn層11aの順方向の長さ L_n とが等しい場合は、 α の値は $(1/2)$ となる。但し、実際は上記式（5）において、 α は常に一定の値となるわけではなく、モード毎に異なった値となる。よって、図9及び図10の例では、上記式（5）を示す直線の傾きはモード毎に変化することとなる。

【0055】

例えば、モードBにおいては、図5に示すように、実質的にp層11cの領域が広がり、モードAのときよりも C_{ga} の値が大きくなる。このため、モードBでは、 α の値は大きくなり、上記式（5）を示す直線の傾きは大きくなる。一方、モードCにおいては、図6

50

に示すように、実質的にn層11aの領域が広がり、モードAのときよりも C_{gc} の値が大きくなる。このため、モードCでは、 θ の値は小さくなり、上記式(5)を示す直線の傾きは小さくなる。但し、実際の θ の変動幅は僅かであるため、図8～図10においては、 θ の変動についての図示は省略している。

【0056】

図8～図10について検討する。図8に示した、スレッシュホールド電圧 V_{th_n} が正、スレッシュホールド電圧 V_{th_p} が負である例では、p層11cの電位 V_A に関係なく、上記式(5)を示す直線は常にモードAの範囲内に存在する。よって、この場合は、フォトダイオード1も、常に、モードAの状態となる。

【0057】

一方、図9に示した、スレッシュホールド電圧 V_{th_n} 及び V_{th_p} が共に正である例では、p層11cの電位 V_A が0(ゼロ)に近づくと、上記式(5)を示す直線はモードAとモードBとの境界線に交わる。このとき、フォトダイオード1のモードはモードAからモードBに変換され、その出力特性は大きく変動する。

【0058】

また、図10に示した、スレッシュホールド電圧 V_{th_n} 及び V_{th_p} が共に負である例では、p層11cの電位 V_A が0(ゼロ)に近づくと、上記式(5)を示す直線はモードAとモードCとの境界線に交わる。このとき、フォトダイオード1のモードはモードAからモードCに変換され、その出力特性は大きく変動する。

【0059】

図8～図10に示すように、各フォトダイオード1のp層11cに印加される電圧 V_A が同一であっても、各フォトダイオード1のモードが異なり、それぞれの出力特性が異なる場合が存在する。

【0060】

次に、図11を用いて遮光膜3の電位 V_G の調整について説明する。図11は、遮光膜、フォトダイオード及び電極の関係を示す説明図である。図11に示すように、本実施の形態では、フォトダイオードの周辺に電極12が配置されている。よって、電極12に電圧 V_{CTRL} が印加されると、電極12から遮光膜3に電界が与えられるため、遮光膜3の電位 V_G は変動する。この場合、遮光膜3の電位 V_G は下記式(6)によって表すことができる。

【0061】

【数6】

$$V_G \doteq V_{g0} + V_A \left(\frac{C_{ga}}{C_{CTRL} + C_{diode}} \right) \dots\dots(6)$$

【0062】

上記式(6)において、容量 C_{CTRL} は電極12と遮光膜3との間に形成された容量を示している。容量 C_{diode} は、フォトダイオード1全体と遮光膜3との間の容量であり、容量 C_{gc} 、容量 C_{gi} 及び容量 C_{ga} の総和である($C_{diode} = C_{gc} + C_{gi} + C_{ga}$)。容量 C_{gi} は、i層11bと遮光膜3との間に形成される容量を示している(図11参照)。

【0063】

また、上記式(6)において、 V_{g0} は、電極12に電圧を印加することによって上昇する電位を示している。 V_{g0} は、下記式(7)によって表すことができる。また、下記式(7)を上記式(6)に代入することにより、遮光膜の電位 V_G は下記式(8)によって表すことができる。

【0064】

10

20

30

40

【数 7】

$$V_{g0} = V_{CTRL} \left(\frac{C_{CTRL}}{C_{CTRL} + C_{diode}} \right) \dots \dots (7)$$

【0065】

【数 8】

$$V_G \doteq V_{CTRL} \left(\frac{C_{CTRL}}{C_{CTRL} + C_{diode}} \right) + V_A \left(\frac{C_{ga}}{C_{CTRL} + C_{diode}} \right) \dots \dots (8)$$

10

【0066】

このように、本実施の形態では、電極 1 2 に印加する電圧 V_{CTRL} を調整することによって、遮光膜 3 の電位 V_G を調整することができる。このため、例えば、図 9 及び図 10 に示した例において、電圧 V_{CTRL} を調整すれば、これらの図中に破線の矢印で示したように、 V_{g0} が直線の切片となり、直線を平行移動させることができる。この場合、p 層 11c の電位 V_A が 0 (ゼロ) に近づいても、フォトダイオード 1 のモードはモード A のままである。

20

【0067】

本実施の形態における光検出装置及び表示装置によれば、各フォトダイオード 1 に対応する遮光膜 3 の電位 V_G を制御することによって、各フォトダイオード 1 間で出力特性が異なる事態が生じるのを抑制できる。つまり、同一仕様の複数のフォトダイオード 1 それぞれに、同電位の逆バイアス電圧を印加している場合に、一部はモード A となり、残りはモード B 又はモード C となるような事態を回避できる。

【0068】

本実施の形態は、表示装置が液晶表示装置である場合を例にとって説明しているが、本実施の形態における表示装置は、これに限定されるものではない。表示装置は、液晶表示装置以外の表示装置、例えば、有機 EL 表示装置や、無機 EL 表示装置であっても良い。


30

【産業上の利用可能性】


【0069】

以上のように、本発明の光検出装置は、液晶表示装置や EL 表示装置といった表示装置に搭載できる。また、本発明の表示装置は、液晶表示装置や EL 表示装置等として利用できる。本発明の光検出装置及び表示装置は、産業上の利用可能性を有するものである。


【図1】




【図2】




【図3】




【図4】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 8 】




【 図 9 】



【 図 10 】



【 図 11 】




$$C_{diode} = C_{gc} + C_{gi} + C_{gp}$$

$$V_{gd} = V_{CTRL} \left(\frac{C_{CTRL}}{C_{CTRL} + C_{diode}} \right)$$

$$V_G \approx V_{gd} + V_A \left(\frac{C_{gp}}{C_{CTRL} + C_{diode}} \right)$$

$$\approx V_{CTRL} \left(\frac{C_{CTRL}}{C_{CTRL} + C_{diode}} \right) + V_A \left(\frac{C_{gp}}{C_{CTRL} + C_{diode}} \right)$$

【 図 12 】



フロントページの続き

(72)発明者 加藤 浩巳
大阪府大阪市阿倍野区長池町2番2号 シャープ株式会社内

審査官 吉野 三寛

(56)参考文献 特開2007-114315(JP,A)
特開2007-94344(JP,A)
特開2003-273361(JP,A)
特開2004-54281(JP,A)
特開平11-326954(JP,A)

(58)調査した分野(Int.Cl., DB名)
H01L 31/10 -31/119
G02F 1/136- 1/1368