(19) **日本国特許庁(JP)** 

## (12) 特許公報(B2)

(11) 特許番号

## 特許第5057613号

(P5057613)

			() = 14.1	1,9421107410	д (2012.0.10)
(51) Int.Cl. GO2F 1/1335 GO2F 1/1368 GO2F 1/1345 GO2F 1/13 GO2F 1/1333	F I (2006.01) GO2 F (2006.01) GO2 F (2006.01) GO2 F (2006.01) GO2 F (2006.01) GO2 F	1/1335 1/1368 1/1345 1/13 1/1333	520 101 505 請求項の数 9	(全 37 頁)	最終頁に続く
(21) 出願番号	<b>导願2001-129202 (P2001-129202) 平成13年4月26日 (2001.4.26) 等開2002-14337 (P2002-14337A) 平成14年1月18日 (2002.1.18) 平成20年4月3日 (2008.4.3) 等願2000-128526 (P2000-128526) 平成12年4月27日 (2000.4.27) 日本国 (JP)</b>	(73)特許相 (72)発明者 (72)発明者 (72)発明者 (72)発明者	<ul> <li>              番 000153878</li></ul>	■体エネルギー研 市長谷398番 ギー研究所内 市長谷398番 ギー研究所内 市長谷398番 ギー研究所内	f究所 地 株式会社 地 株式会社 地 株式会社

(54) 【発明の名称】半導体装置及び電子機器

(57)【特許請求の範囲】

【請求項1】

TFTと、凸部と、第1の絶縁層と、画素電極と、第1の着色層と、第2の着色層とを 有する半導体装置であって、

前記TFTは、非単結晶珪素を有する半導体層と、第2の絶縁層と、ゲート電極とを有 し、

前記凸部は、前記第2の絶縁層と同じ材料を有する層と、前記ゲート電極と同じ材料を 有する層とを有し、

前記第1の絶縁層は、前記TFT上と、前記凸部との上に設けられ、

前記第1の絶縁層は、凸凹の表面を有し、

前記画素電極は、前記第1の絶縁層上に設けられ、

- 前記画素電極は、凸凹の表面を有し、
- 前記第1の着色層は、前記第2の着色層の少なくとも一部と重なる第1の領域を有し、

前記第1の着色層は、<u>赤色であり、</u>

前記第2の着色層は、緑色であり、

## 前記第1の領域は、前記半導体層の少なくとも一部と重なる領域を有することを特徴と する半導体装置。

【請求項2】

**TFTと、凸部と、第1の絶縁層と、画素電極と、第1の着色層と、第2の着色層とを** 有する半導体装置であって、

10

20

30

40

前記TFTは、非単結晶珪素を有する半導体層と、前記半導体層上の第2の絶縁層と、

前記第2の絶縁層上のゲート電極とを有し、

前記凸部は、前記第2の絶縁層と同じ材料を有する層と、前記ゲート電極と同じ材料を 有する層とを有し、 前記第1の絶縁層は、前記TFT上と、前記凸部との上に設けられ、 前記第1の絶縁層は、凸凹の表面を有し、 前記画素電極は、前記第1の絶縁層上に設けられ、 前記画素電極は、凸凹の表面を有し、 前記第1の着色層は、前記第2の着色層の少なくとも一部と重なる第1の領域を有し、 前記第1の着色層は、赤色であり、 前記第2の着色層は、緑色であり、 前記第1の領域は、前記半導体層の少なくとも一部と重なる領域を有することを特徴と する半導体装置。 【請求項3】 **TFTと、凸部と、第1の絶縁層と、画素電極と、第1の着色層と、第2の着色層とを** 有する半導体装置であって、 前記TFTは、ゲート電極と、前記ゲート電極上の第2の絶縁層と、前記第2の絶縁層 上の非単結晶珪素を有する半導体層とを有し、 前記凸部は、前記ゲート電極と同じ材料を有する層と、前記第2の絶縁層と同じ材料を 有する層とを有し、 前記第1の絶縁層は、前記TFT上と、前記凸部との上に設けられ、 前記第1の絶縁層は、凸凹の表面を有し、 前記画素電極は、前記第1の絶縁層上に設けられ、 前記画素電極は、凸凹の表面を有し、 前記第1の着色層は、前記第2の着色層の少なくとも一部と重なる第1の領域を有し、 前記第1の着色層は、赤色であり、 前記第2の着色層は、緑色であり、 前記第1の領域は、前記半導体層の少なくとも一部と重なる領域を有することを特徴と する半導体装置。 【請求項4】 画素部と、駆動回路部とを有する半導体装置であって、 前記画素部は、第1のTFTと、凸部と、第1の絶縁層と、画素電極と、第1の着色層 と、第2の着色層とを有し、 前記駆動回路部は、第2のTFTと、第3の着色層と、第4の着色層とを有し、 前記第1のTFTは、非単結晶珪素を有する第1の半導体層と、第2の絶縁層と、第1 のゲート電極とを有し、 前記凸部は、前記第2の絶縁層と同じ材料を有する層と、前記第1のゲート電極と同じ 材料を有する層とを有し、 前記第1の絶縁層は、前記第1のTFTと、前記凸部との上に設けられ、 前記第1の絶縁層は、凸凹の表面を有し、 前記画素電極は、前記第1の絶縁層上に設けられ、 前記画素電極は、凸凹の表面を有し、 前記第1の着色層は、前記第2の着色層の少なくとも一部と重なる第1の領域を有し、 前記第1の着色層は、赤色であり、 前記第2の着色層は、緑色であり、 前記第1の領域は、前記第1の半導体層の少なくとも一部と重なる領域を有し、 前記第2のTFTは、非単結晶珪素を有する第2の半導体層と、第3の絶縁層と、第2 のゲート電極とを有し、 前記第3の着色層は、前記第4の着色層の少なくとも一部と重なる第2の領域を有し、 前記第3の着色層は、赤色であり、

前記第4の着色層は、青色であり、

<u>前記第2の領域は、前記第2の半導体層の少なくとも一部と重なる領域を有す</u>ることを 特徴とする半導体装置。

(3)

【請求項5】

画素部と、駆動回路部とを有する半導体装置であって、

<u>前記画素部は、第1のTFTと、凸部と、第1の絶縁層と、画素電極と、第1の着色層</u> と、第2の着色層とを有し、

前記駆動回路部は、第2のTFTと、第3の着色層と、第4の着色層とを有し、

前記<u>第1のTFTは、非単結晶珪素を有する第1の</u>半導体層と、前記<u>第1の</u>半導体層上の第2の絶縁層と、前記第2の絶縁層上の第1のゲート電極とを有し、

前記凸部は、<u>前記第2の絶縁層と同じ材料を有する層と、</u>前記<u>第1の</u>ゲート電極と同じ 材料を有する層とを有し、

- 前記第1の絶縁層は、前記第1のTFTと、前記凸部との上に設けられ、
- 前記第1の絶縁層は、凸凹の表面を有し、
- 前記画素電極は、前記第1の絶縁層上に設けられ、
- 前記画素電極は、凸凹の表面を有し、

前記第1の着色層は、前記第2の着色層の少なくとも一部と重なる第1の領域を有し、

前記第1の着色層は、赤色であり、

前記第2の着色層は、緑色であり、

<u>前記第1の領域は、前記第1の半導体層の少なくとも一部と重なる領域を有し、</u>

<u>前記第2のTFTは、非単結晶珪素を有する第2の半導体層と、前記第2の半導体層上</u>の第3の絶縁層と、前記第3の絶縁層上の第2のゲート電極とを有し、

<u>前</u>記第 3 の着色層<u>は</u>、前記第 4 の着色層の少なくとも一部と重なる第<u>2</u>の領域を有<u>し、</u> 前記第 3 の着色層は、赤色であり、

前記第4の着色層は、青色であり、

<u>前記第2の領域は、前記第2の半導体層の少なくとも一部と重なる領域を有す</u>ることを 特徴とする半導体装置。

【請求項6】

画素部と、駆動回路部とを有する半導体装置であって、

<u>前記画素部は、第1のTFTと、凸部と、第1の絶縁層と、画素電極と、第1の着色層</u>30 と、第2の着色層とを有し、

前記駆動回路部は、第2のTFTと、第3の着色層と、第4の着色層とを有し、

前記<u>第1の</u>TFTは<u>、前</u>記第1のゲート電極と、前記<u>第1の</u>ゲート電極上の<u>第2の</u>絶縁 層と、前記第2の絶縁層上の非単結晶珪素を有する第1の半導体層とを有し、

前記凸部は、前記<u>第1の</u>ゲート電極と同じ材料を<u>有する層</u>と、<u>前記第2の絶縁層と同じ</u> 材料を有する層とを有し、

前記<u>第1の</u>絶縁<u>層</u>は、前記<u>第1の</u>TF<u>Tと、</u>前記凸部<u>と</u>の上に設けられ、

前記<u>第1の</u>絶縁<u>層</u>は、凸凹の表面を有し、

前記画素電極は、前記第1の絶縁層上に設けられ、

前記画素電極は、凸凹の表面を有し、

前記第1の着色層は、前記第2の着色層の少なくとも一部と重なる第1の領域を有し、

前記第1の着色層は、赤色であり、

前記第2の着色層は、緑色であり、

前記第1の領域は、前記第1の半導体層の少なくとも一部と重なる領域を有し、

<u>前記第2のTFTは、第2のゲート電極と、前記第2のゲート電極上の第3の絶縁層と</u> 前記第3の絶縁層上の非単結晶珪素を有する第2の半導体層とを有し、

<u>前</u>記第 3 の着色層<u>は</u>、前記第 4 の着色層の少なくとも一部と重なる第<u>2</u>の領域を有<u>し、</u> 前記第 3 の着色層は、赤色であり、

前記第4の着色層は、青色であり、

前記第2の領域は、前記第2の半導体層の少なくとも一部と重なる領域を有することを 50

10

40

特徴とする半導体装置。

【請求項7】

請求項1乃至6のいずれか一項において、

前記画素電極の凸凹の凸部は、0.1µm以上4µm以下の曲率半径を有することを特 徴とする半導体装置。

【請求項8】

請求項1乃至<u>7</u>のいずれか一項に記載の半導体装置を有することを特徴とする電子機器

【請求項9】

アンテナ、操作スイッチ、バッテリまたは記憶媒体と、請求項1乃至<u>7</u>のいずれか一項 <sup>10</sup> に記載の半導体装置と、を有することを特徴とする電子機器。

【発明の詳細な説明】

**[**0001**]** 

【発明の属する技術分野】

本願発明は薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。

[0002]

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置 全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

20

【0003】 【従来の技術】

近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数~数百nm程度)を用い て薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはI Cや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチン グ素子として開発が急がれている。

[0004]

液晶表示装置において、高品位な画像を得るために、画素電極をマトリクス状に配置し、 画素電極の各々に接続するスイッチング素子としてTFTを用いたアクティブマトリクス 型液晶表示装置が注目を集めている。

[0005]

30

40

アクティブマトリクス型液晶表示装置には大きく分けて透過型と反射型の二種類のタイプ が知られている。

【 0 0 0 6 】

特に、反射型の液晶表示装置は、透過型の液晶表示装置と比較して、バックライトを使用 しないため、消費電力が少ないといった長所を有しており、モバイルコンピュータやビデ オカメラ用の直視型表示ディスプレイとしての需要が高まっている。

なお、反射型の液晶表示装置は、液晶の光学変調作用を利用して、入射光が画素電極で反 射して装置外部に出力される状態と、入射光が装置外部に出力されない状態とを選択し、 明と暗の表示を行わせ、さらにそれらを組み合わせることで、画像表示を行うものである 。一般に反射型の液晶表示装置における画素電極は、アルミニウム等の光反射率の高い金 属材料からなり、薄膜トランジスタ(以下、TFTと呼ぶ)等のスイッチング素子に電気 的に接続している。

[0008]

また、液晶表示装置においては、アモルファスシリコンまたはポリシリコンを半導体としたTFTをマトリクス状に配置して、各TFTに接続された画素電極とソース線とゲート線とがそれぞれ形成された素子基板と、これに対向配置された対向電極を有する対向基板との間に液晶材料が挟持されている。また、カラー表示するためのカラーフィルタは対向基板に貼りつけられている。そして、素子基板と対向基板にそれぞれ光シャッタとして偏

光板を配置し、カラー画像を表示している。

【 0 0 0 9 】

【発明が解決しようとする課題】

反射型の液晶表示装置において、従来では、画素電極を形成した後、サンドブラスト法や エッチング法等の工程を追加して表面を凹凸化させて、鏡面反射を防ぎ、反射光を散乱さ せることによって白色度を増加させていた。

[0010]

本発明では、工程を増やすことなく、反射電極の鏡面反射を防ぐ凸凹を形成する。

[0011]

【課題を解決するための手段】

本発明では、反射型の液晶表示装置の作製方法において、画素電極の表面に凹凸を持たせ て光散乱性を図るための凸部の形成をTFTの形成と同じフォトマスクで行うことを特徴 とする。なお、この凸部は配線及びTFT部以外の画素部領域の基板上に適宜設ける。そ して、凸部を覆う絶縁膜の表面に形成された凸凹に沿って画素電極の表面に凸凹が形成される。

【0012】

本明細書で開示する発明の構成は、

絶縁表面上に半導体層と、前記半導体層上の絶縁膜と、前記絶縁膜上のゲート電極とを含むTFTと、

前記絶縁表面上に複数の凸部と、

前記TFT及び前記凸部を覆い、且つ、凸凹の表面を有する層間絶縁膜と、

前記層間絶縁膜上に、前記TFTと電気的に接続され、且つ、凸凹の表面を有する画素電 極と、

を有することを特徴とする半導体装置である。

【0013】

また、少なくともTFTのゲート電極を覆う絶縁膜を形成し、該絶縁膜と覆われていない 凸部と接して画素電極を形成してもよく、他の発明の構成は、

絶縁表面上に半導体層と、前記半導体層上の絶縁膜と、前記絶縁膜上のゲート電極とを含むTFTと、

前記絶縁表面上に複数の凸部と、

30

10

20

前記凸部と接し、且つ、凸凹の表面を有し、且つ、前記TFTと電気的に接続された画素 電極と、

を有することを特徴とする半導体装置である。

[0014]

上記各構成において、前記凸部は、前記TFTの半導体層と同じ材料で形成された材料層 と、前記TFTの絶縁膜と同じ材料で形成された材料層と、前記TFTのゲート電極と同 じ材料で形成された材料層との積層物であることを特徴としている。

[0015]

また、上記各構成において、前記凸部は、前記TFTの絶縁膜と同じ材料で形成された材料層と、前記TFTのゲート電極と同じ材料で形成された材料層との積層物であることを 40 特徴としている。

[0016]

また、半導体層上の絶縁膜上に凸部を形成し、該凸部を覆う層間絶縁膜を形成して、該層 間絶縁膜の表面の凹凸に沿った凸凹の表面を有する画素電極を形成してもよく、他の発明 の構成は、

絶縁表面上に半導体層と、前記半導体層上の絶縁膜と、前記絶縁膜上のゲート電極とを含 むTFTと、

前記絶縁膜上に複数の凸部と、

前記TFT及び前記凸部を覆い、且つ、凸凹の表面を有する層間絶縁膜と、

前記層間絶縁膜上に、前記TFTと電気的に接続され、且つ、凸凹の表面を有する画素電 50

極と、

を有することを特徴とする半導体装置である。

【0017】

また、半導体層上の絶縁膜上に凸部を形成し、該凸部に接して凸凹の表面を有する画素電 極を形成してもよく、他の発明の構成は、

絶縁表面上に半導体層と、前記半導体層上の絶縁膜と、前記絶縁膜上のゲート電極とを含 むTFTと、

前記絶縁膜上に複数の凸部と、

前記凸部と接し、且つ、凸凹の表面を有し、且つ、前記TFTと電気的に接続された画素 電極と、

を有することを特徴とする半導体装置である。

【0018】

また、上記各構成において、前記凸部は、前記TFTのゲート電極と同じ材料で形成された材料層であることを特徴としている。

【0019】

また、上記各構成において、前記複数の凸部のうち、少なくとも高さが異なる凸部を有す ることを特徴としている。

【 0 0 2 0 】

[0021]

また、上記各構成において、前記複数の凸部のうち、少なくとも構造が異なる凸部を有す ることを特徴としている。

20

10

また、上記各構成において、前記半導体装置は、前記画素電極がAlまたはAgを主成分 とする膜、またはそれらの積層膜からなる反射型の液晶表示装置であることを特徴として いる。

[0022]

また、上記各構成において、第1の着色層と第2の着色層の積層からなる第1の遮光部と 、

前記第1の着色層と第3の着色層の積層からなる第2の遮光部とを有し、

前記第1の遮光部及び前記第2の遮光部は、任意の画素電極と、該画素電極と隣り合う画 素電極との間に重なって形成されていることを特徴としている。

【 0 0 2 3 】

また、上記構成において、前記第1の遮光部の反射光量と前記第2の遮光部の反射光量は 、それぞれ異なることを特徴としている。また、前記第1の着色層は赤色であることを特 徴としている。また、前記第2の着色層は青色であることを特徴としている。また、前記 第3の着色層は緑色であることを特徴としている。また、前記第1の遮光部および前記第 2の遮光部は、対向基板に設けられていることを特徴としている。

【0024】

また、上記構造を実現するための発明の構成は、

絶縁表面上に半導体層を形成する工程と、

前記半導体層上に第1の絶縁膜を形成する工程と、

40

30

前記第1の絶縁膜上に前記半導体層と重なる導電層を形成して、前記半導体層と前記第1 の絶縁膜と前記導電層との積層構造からなる凸部を形成する工程と、

前記凸部を覆う第2の絶縁膜を形成する工程と、

前記第2の絶縁膜上に画素電極を形成する工程とを有し、

前記画素電極は前記凸部と重なり、表面に凸凹を有していることを特徴とする半導体装置 の作製方法である。こうして形成された凸部の一例が図20中の凸部900である。

【 0 0 2 5 】

また、上記構造を実現するための他の発明の構成は、

絶縁表面上に第1の絶縁膜を形成する工程と、

前記第1の絶縁膜上に導電層を形成して、前記第1の絶縁膜と前記導電層との積層構造か 50

(6)

らなる凸部を形成する工程と、 前記凸部を覆う第2の絶縁膜を形成する工程と、 前記第2の絶縁膜上に画素電極を形成する工程とを有し、 前記画素電極は前記凸部と重なり、表面に凸凹を有していることを特徴とする半導体装置 の作製方法である。こうして形成された凸部の一例が図20中の凸部901であり、凸部 を形成する第1の絶縁膜は導電層と同じ上面形状を有している。 [0026]また、上記構造を実現するための他の発明の構成は、 絶縁表面上に導電層を形成して、前記導電層からなる凸部を形成する工程と、 前記凸部を覆う絶縁膜を形成する工程と、 前記絶縁膜上に画素電極を形成する工程とを有し、 前記画素電極は前記凸部と重なり、表面に凸凹を有していることを特徴とする半導体装置 の作製方法である。 [0027]また、上記本発明の作製方法において、前記半導体装置は、前記画素電極がA1またはA gを主成分とする膜、またはそれらの積層膜からなる反射型の液晶表示装置であることを 特徴としている。 [0028]また、上記本発明の作製方法において、前記凸部と同じ工程でTFTを形成することを特 徴としている。 [0029]また、上記本発明の作製方法において、前記画素電極は、凸部と同じ工程で形成されたT FTと接続していることを特徴としている。  $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$ 【発明の実施の形態】 本願発明の実施形態について、以下に説明する。 [0031]図4に本発明の構成を示す。ここでは反射型の液晶表示装置を例にとり、以下に説明する [0032]本発明は、画素部407において、画素TFTと同時に凸部701、702を形成し、そ の上に形成される絶縁膜の表面を凹凸化させて、その上に形成する画素電極169の表面 に凹凸部を持たせることを特徴としている。 [0033]この凸部701、702は、図1~図3に示すように、半導体層の形成時のマスクパター ンまたはゲート配線の形成時のマスクパターンを用いて形成する。凸部701、702は 、フォトマスクを用いて作製すると再現性の高いものが得られる。また、ここでは、凸部 701、702として、画素TFTの作製時に成膜された半導体膜、絶縁膜、導電膜とを 積層した例を示したが、特に限定されることなく、これらの膜の単層または組み合わせた 積層を用いることができる。例えば、半導体膜と絶縁膜との積層膜からなる凸部や導電膜 からなる凸部を形成することができる。即ち、工程数を増加させることなく複数種類の高 さを有する凸部を形成することができる。また、相互に近接する凸部は、それぞれ0.1 μ m 以上、好ましくは 1 μ m 以上隔離されている。 [0034] なお、ここでは大きさの異なる凸部を形成した例を示したが、特に限定されない。なお、 凸部の大きさはランダムであるほうが、より反射光を散乱させるため望ましい。例えば、

(7)

凸部の大きさはランタムであるほうが、より反射光を散乱させるため望ましい。例えば、 径方向の断面が多角形であってもよいし、左右対称でない形状であってもよい。例えば、 図6(A)~(G)で示された形状のうち、いずれのものでもよい。また、凸部を規則的 に配置しても不規則に配置してもよい。なお、凸部の配置は、画素部の表示領域となる画 素電極の下方にあたる領域であれば特に限定されず、凸部の大きさ(上面から見た面積) 10

20

30

40

も特に限定されないが1µm<sup>2</sup>~400µm<sup>2</sup>の範囲内、好ましくは25~100µm<sup>2</sup>であればよい。
【0035】
こうして形成された凸部701、702を覆う絶縁膜は、表面に凸凹が形成され、その上に形成される画素電極169の表面も凸凹化される。この画素電極169の凸部の高さは

0.3~3µm、好ましくは0.5~1.5µmである。この画素電極169の表面に形成された凸凹によって、図4に示すように入射光を反射する際に光を散乱させることができた。

【0036】

なお、絶縁膜としては、無機絶縁膜や有機樹脂膜を用いることができる。この絶縁膜の材 <sup>10</sup> 料によって画素電極の凸凹の曲率を調節することも可能である。なお、この画素電極の凸 部における曲率半径は、0.1~4µm、好ましくは0.2~2µmである。また、絶縁 膜として有機樹脂膜を用いる場合は、粘度が10~1000cp、好ましくは40~20 0cpのものを用い、十分に凸部701、702の影響を受けて表面に凸凹が形成される ものを用いる。ただし、蒸発しにくい溶剤を用いれば、有機樹脂膜の粘度が低くても凸凹 を形成することができる。

【0037】

このようにして、本発明は、作製工程数を増やすことなく、表面に凸凹を有する画素電極 169を形成することができる。

【 0 0 3 8 】

また、ここで示した例はトップゲート型のTFTであるが、ボトムゲート型のTFTにも 適用することは可能である。

【0039】

以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行う こととする。

[0040]

【実施例】

「実施例11

ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のTFT(nチャネル 型TFT及びpチャネル型TFT)を同時に作製する方法について詳細に説明する。ここ では、主に図9~11を用いて説明しながら、同時に図1~図3で凸凹を有する反射電極 の作製方法を説明する。なお、図1~図3は画素部(画素TFT、凸部、保持容量)につ いての作製工程図であり、図9~図11は、画素部(画素TFT、保持容量)と駆動回路 のTFTについての作製工程図である。

【0041】

まず、本実施例ではコーニング社の # 7 0 5 9 ガラスや # 1 7 3 7 ガラスなどに代表され るバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基 板 1 0 0 を用いる。なお、基板 1 0 0 としては、石英基板やシリコン基板、金属基板また はステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理 温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。

【0042】

次いで、基板100上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜101を形成する。本実施例では下地膜101として2層構造を用いるが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。下地膜101の一層目としては、プラズマCVD法を用い、SiH<sub>4</sub>、NH<sub>3</sub>、及びN<sub>2</sub>Oを反応ガスとして成膜される酸化窒化シリコン膜102aを10~200nm(好ましくは50~100nm)形成する。本実施例では、膜厚50nmの酸化窒化シリコン膜101a(組成比Si=32%、O=27%、N=24%、H=17%)を形成した。次いで、下地膜101の二層目としては、プラズマCVD法を用い、SiH<sub>4</sub>、及びN<sub>2</sub>Oを反応ガスとして成膜される酸化窒化シリコン膜101bを50~200nm(好ましくは100~150nm

20



10

20

30

)の厚さに積層形成する。本実施例では、膜厚100nmの酸化窒化シリコン膜101b (組成比Si=32%、O=59%、N=7%、H=2%)を形成した。 【0043】

次いで、下地膜上に半導体層102~106を形成する。半導体層102~106は、非 晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマC VD法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結晶化法、また はニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜を所望の 形状にパターニングして形成する。この半導体層102~106の厚さは25~80nm (好ましくは30~60nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが 、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)合金などで形成すると良 い。本実施例では、プラズマCVD法を用い、55nmの非晶質シリコン膜を成膜した後 、ニッケルを含む溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜に脱水 素化(500 、1時間)を行った後、熱結晶化(550 、4時間)を行い、さらに結 晶化を改善するためのレーザーアニ ル処理を行って結晶質シリコン膜を形成した。そし て、この結晶質シリコン膜をフォトリソグラフィ法を用いたパターニング処理によって、 半導体層102~106を形成した。

【0044】

また、半導体層102~106を形成した後、TFTのしきい値を制御するために微量な 不純物元素(ボロンまたはリン)のドーピングを行ってもよい。

【0045】

また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続 発光型のエキシマレーザーやΥΑGレーザー、ΥVO₄レーザーを用いることができる。 これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系 で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選 択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数30Hzとし、 レーザーエネルギー密度を100~400mJ/cm<sup>2</sup>(代表的には200~300mJ/cm<sup>2</sup>)とす る。また、ΥAGレーザーを用いる場合にはその第2高調波を用いパルス発振周波数1~ 10kHzとし、レーザーエネルギー密度を300~600mJ/cm<sup>2</sup>(代表的には350~ 500mJ/cm<sup>2</sup>)とすると良い。そして幅100~1000μm、例えば400μmで線状 に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ 率(オーバーラップ率)を80~98%として行えばよい。

【0046】

次いで、半導体層102~106を覆うゲート絶縁膜107を形成する。ゲート絶縁膜1 07はプラズマCVD法またはスパッタ法を用い、厚さを40~150nmとしてシリコ ンを含む絶縁膜で形成する。本実施例では、プラズマCVD法により110nmの厚さで 酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成し た。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを 含む絶縁膜を単層または積層構造として用いても良い。

【0047】

また、酸化シリコン膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Ort 40 hosilicate)とO<sub>2</sub>とを混合し、反応圧力40Pa、基板温度300~400 とし、高周 波(13.56MHz)電力密度0.5~0.8W/cm<sup>2</sup>で放電させて形成することができる。 このようにして作製される酸化シリコン膜は、その後400~500 の熱アニールによ リゲート絶縁膜として良好な特性を得ることができる。

【0048】

次いで、図9(A)に示すように、ゲート絶縁膜107上に膜厚20~100nmの第1 の導電膜108と、膜厚100~400nmの第2の導電膜109とを積層形成する。本 実施例では、膜厚30nmのTaN膜からなる第1の導電膜108と、膜厚370nmの W膜からなる第2の導電膜109を積層形成した。

TaN膜はスパッタ法で形成し、Taのターゲットを用い、窒素を含む雰囲気内でスパッ <sup>50</sup>

タした。また、W膜は、Wのターゲットを用いたスパッタ法で形成した。その他に6フッ 化タングステン(WF<sub>6</sub>)を用いる熱CVD法で形成することもできる。いずれにしても ゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20µ cm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ること ができるが、W膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化す る。従って、本実施例では、高純度のW(純度99.9999%または純度99.99% )のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がない ように十分配慮してW膜を形成することにより、抵抗率9~20µ cmを実現すること ができた。

[0049]

なお、本実施例では、第1の導電膜108をTaN、第2の導電膜109をWとしたが、 特に限定されず、いずれもTa、W、Ti、Mo、A1、Cuから選ばれた元素、または 前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の 不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。ま た、第1の導電膜をタンタル(Ta)膜で形成し、第2の導電膜をW膜とする組み合わせ 、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をAl膜とする組み 合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をCu膜とす る組み合わせとしてもよい。

[0050]

20 なお、図9(A)と図1(A)は対応しており、同じ符号を用いている。図1(A)に示 すように、画素部407では、半導体層105と同時に半導体層301a~301dを形 成する。

[0051]

次に、フォトリソグラフィ法を用いてレジストからなるマスク110~115を形成し、 電極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では 第1及び第2のエッチング条件で行う。なお、エッチング用ガスとしては、Cl<sub>2</sub>、BC 1 <sub>3</sub>、SiCl₄、CCl₄などを代表とする塩素系ガスまたはCF₄、SF<sub>6</sub>、NF<sub>3</sub>などを 代表とするフッ素系ガス、または〇。を適宜用いることができる。本実施例ではICP(I nductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング用 ガスにCF₄とC1っとOっとを用い、それぞれのガス流量比を25/25/10(scc m)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプ ラズマを生成してエッチングを行った。基板側(試料ステージ)にも150WのRF(13. 56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチン グ条件によりW膜をエッチングして第1の導電層の端部をテーパー形状とする。

[0052]

この後、レジストからなるマスク110~115を除去せずに第2のエッチング条件に変 え、エッチング用ガスにCF₄とC1₀とを用い、それぞれのガス流量比を30/30(s c c m)とし、1Paの圧力でコイル型の電極に500₩のRF(13.56MHz)電力を投入し てプラズマを生成して約30秒程度のエッチングを行った。基板側(試料ステージ)にも 20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。C F<sub>4</sub>とCl<sub>2</sub>を混合した第2のエッチング条件ではW膜及びTaN膜とも同程度にエッチン グされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10~ 20%程度の割合でエッチング時間を増加させると良い。

【0053】

上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすること により、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端 部がテーパー形状となる。このテーパー部の角度は15~45°となる。こうして、第1 のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層117 ~ 1 2 2 (第1の導電層117a~122aと第2の導電層117b~122b)を形成 する。116はゲート絶縁膜であり、第1の形状の導電層117~122で覆われない領 10

30

【 0 0 5 4 】

そして、レジストからなるマスクを除去せずに第1のドーピング処理を行い、半導体層に n型を付与する不純物元素を添加する。(図9(B))ドーピング処理はイオンドープ法 、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を1×10<sup>13</sup>~ 5×10<sup>15</sup>atoms/cm<sup>2</sup>とし、加速電圧を60~100keVとして行う。本実施例ではド ーズ量を1.5×10<sup>15</sup>atoms/cm<sup>2</sup>とし、加速電圧を80keVとして行った。n型を付 与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As) を用いるが、ここではリン(P)を用いた。この場合、導電層117~121がn型を付 与する不純物元素に対するマスクとなり、自己整合的に第1の不純物領域123~127 が形成される。第1の不純物領域123~127には1×10<sup>20</sup>~1×10<sup>21</sup>atoms/cm<sup>3</sup> の濃度範囲でn型を付与する不純物元素を添加する。

10

【 0 0 5 5 】

なお、図9(B)と図1(B)は対応しており、同じ符号を用いている。図1(B)に示 すように、画素部407では、第1の形状の導電層120と同時に、レジストからなるマ スク302a~dを用いて第1の形状の導電層303~306を形成する。 【0056】

次に、レジストからなるマスクを除去せずに図9(C)に示すように第2のエッチング処 理を行う。第2のエッチング処理では第3及び第4のエッチング条件で行う。第3のエッ チング条件として、同様にICPエッチング法を用い、エッチングガスにCF<sub>4</sub>とC1<sub>2</sub>と を用い、それぞれのガス流量比を30/30(sccm)とし、1Paの圧力でコイル型の 電極に500WのRF電力(13.56MHz)を供給し、プラズマを生成して約60秒程度のエッ チングを行った。基板側(試料ステージ)には20WのRF(13.56MHz)電力を投入し、 第1のエッチング処理に比べて低い自己バイアス電圧を印加する。CF<sub>4</sub>とC1<sub>2</sub>を混合し た第3のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。

【0057】

この後、レジストからなるマスクを除去せずに第4のエッチング条件に変え、エッチング 用ガスにCF<sub>4</sub>とCl<sub>2</sub>とO<sub>2</sub>とを用い、それぞれのガス流量比を25/25/10(sc cm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入して プラズマを生成して約20秒程度のエッチングを行った。基板側(試料ステージ)には2 0WのRF(13.56MHz)電力を投入し、第1のエッチング処理に比べ低い自己バイアス電 圧を印加する。この第4のエッチング条件によりW膜をエッチングする。

30

20

こうして、上記第3及び第4のエッチング条件によりW膜を異方性エッチングし、かつ、 W膜より遅いエッチング速度でTaN膜を異方性エッチングして第2の形状の導電層12 9~134(第1の導電層129a~134aと第2の導電層129b~134b)を形 成する。128はゲート絶縁膜であり、第2の形状の導電層129~134で覆われない

領域は、エッチングされて、約10~20nm程度の膜厚にまで薄くなった。

【 0 0 5 9 】

[0058]

W 膜や TaN 膜に対する CF<sub>4</sub>とCl<sub>2</sub>の混合ガスによるエッチング反応は、生成されるラ 40 ジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。WとTaNのフッ化物と塩化物の蒸気圧を比較すると、Wのフッ化物であるWF<sub>6</sub>が極端に高く、その他のWCl<sub>5</sub>、TaF<sub>5</sub>、TaCl<sub>5</sub>は同程度である。従って、CF<sub>4</sub>とCl<sub>2</sub>の混合ガスでは W 膜及び TaN 膜共にエッチングされる。しかし、この混合ガスに適量のO<sub>2</sub>を添加するとCF<sub>4</sub>とO<sub>2</sub>が反応してCOとFになり、FラジカルまたはFイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いW 膜のエッチング速度が増大する。一方、TaNはFが増大しても相対的にエッチング速度の増加は少ない。また、TaNはWに比較して酸化されやすいので、O<sub>2</sub>を添加することでTaNの表面が多少酸化される。TaNの酸化物はフッ素や塩素と反応しないため、さらにTaN膜のエッチング速度は低下する。従って、W 膜とTaN膜とのエッチング速度に差を作ることが可能となりW 膜のエッチング速度 50

をТаN膜よりも大きくすることが可能となる。 [0060]なお、図9(C)と図1(C)は対応しており、同じ符号を用いている。図1(C)に示 すように、画素部407では、第2の形状の導電層132と同時に、第2の形状の導電層 307~310を形成する。 [0061]次いで、レジストからなるマスクを除去した後、図10(A)に示すように第2のドーピ ング処理を行う。この場合、第1のドーピング処理よりもドーズ量を下げて高い加速電圧 の条件としてn型を付与する不純物元素をドーピングする。例えば、加速電圧を70~1 20 k e V、本実施例では 90 k e Vの加速電圧とし、 3 . 5 x 1 0<sup>12</sup>atoms /cm<sup>2</sup>のドー ズ量で行い、図9(B)で形成された第1の不純物領域より内側の半導体層に新たな不純 物領域を形成する。ドーピングは、第2の形状の導電層129b~133bを不純物元素 に対するマスクとして用い、第2の導電層129a~133aのテーパ 部下方における 半導体層にも不純物元素が添加されるようにドーピングする。 [0062]なお、第2のドーピング処理の前に、レジストからなるマスクを除去してもよい。 [0063]こうして、第2の導電層129a~133aと重なる第3の不純物領域140~144と 、第1の不純物領域145~149と第3の不純物領域との間の第2の不純物領域135 ~139とを形成する。n型を付与する不純物元素は、第2の不純物領域で1×10<sup>17</sup>~ 1 × 1 0<sup>19</sup>atoms/cm<sup>3</sup>の濃度となるようにし、第3の不純物領域で1 × 1 0<sup>16</sup>~1 × 1 0<sup>1</sup> <sup>8</sup>atoms/cm<sup>3</sup>の濃度となるようにする。なお、この第3の不純物領域140~144におい て、少なくとも第2の形状の導電層129a~133aと重なった部分に含まれるn型を 付与する不純物元素の濃度変化を有している。即ち、第3の不純物領域140~144へ 添加されるリン(P)の濃度は、第2の形状の導電層と重なる領域において、該導電層の 端部から内側に向かって徐々に濃度が低くなる。これはテーパー部の膜厚の差によって、

半導体層に達するリン(P)の濃度が変化するためである。

【0064】

なお、図10(A)と図2(A)は対応しており、同じ符号を用いている。図2(A)に 示すように、画素部407では、第3の不純物領域311を形成する。 【0065】

そして、新たにレジストからなるマスク150~152を形成して図10(B)に示すように、第3のドーピング処理を行う。この第3のドーピング処理により、pチャネル型TFTの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された第4の不純物領域153~158を形成する。第2の形状の導電層130、133を不純物元素に対するマスクとして用い、p型を付与する不純物元素を添加して自己整合的に第4の不純物領域を形成する。本実施例では、不純物領域153~158はジボラン(B<sub>2</sub>H<sub>6</sub>)を用いたイオンドープ法で形成する。この第3のドーピング処理の際には、n チャネル型TFTを形成する半導体層はレジストからなるマスク150~152で覆われている。第1のドーピング処理及び第2のドーピング処理によって、不純物領域153~ 158にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においても p型を付与する不純物元素の濃度を2×10<sup>20</sup>~2×10<sup>21</sup>atoms/cm<sup>3</sup>となるようにドー ピング処理することにより、pチャネル型TFTのソース領域およびドレイン領域として 機能するために何ら問題は生じない。

[0066]

なお、図10(B)と図2(B)は対応しており、同じ符号を用いている。図2(B)に 示すように、画素部407では、半導体層301a~dの領域もレジストからなるマスク 152で覆われているが、特に限定されず、少なくとも画素TFT(nチャネル型TFT )の半導体層を覆えばよい。

[0067]

50

10

20

30

以上までの工程でそれぞれの半導体層に不純物領域が形成される。半導体層と重なる第2 の形状の導電層129~132がゲート電極として機能する。また、134はソース配線 、133は保持容量を形成するための第2の電極として機能する。

(13)

【0068】

次いで、レジストからなるマスク150~152を除去し、全面を覆う第1の層間絶縁膜 159を形成する。この第1の層間絶縁膜159としては、プラズマCVD法またはスパ ッタ法を用い、厚さを100~200nmとしてシリコンを含む絶縁膜で形成する。本実 施例では、プラズマCVD法により膜厚150nmの酸化窒化シリコン膜を形成した。勿 論、第1の層間絶縁膜159は酸化窒化シリコン膜に限定されるものでなく、他のシリコ ンを含む絶縁膜を単層または積層構造として用いても良い。

【0069】

次いで、図10(C)に示すように、それぞれの半導体層に添加された不純物元素を活性 化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で 行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の 窒素雰囲気中で400~700 、代表的には500~550 で行えばよく、本実施例 では550 、4時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レー ザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができ る。

[0070]

なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケ <sup>20</sup> ルが高濃度のリンを含む不純物領域145~149、153、156にゲッタリングされ 、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして 作製したチャネル形成領域を有するTFTはオフ電流値が下がり、結晶性が良いことから 高い電界効果移動度が得られ、良好な特性を達成することができる。

【0071】

また、第1の層間絶縁膜159を形成する前に活性化処理を行っても良い。ただし、12 9~134に用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜(シリコンを主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で活性 化処理を行うことが好ましい。

【0072】

さらに、3~100%の水素を含む雰囲気中で、300~550 で1~12時間の熱処 理を行い、半導体層を水素化する工程を行う。本実施例では水素を約3%の含む窒素雰囲 気中で410、1時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により 半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズ マ水素化(プラズマにより励起された水素を用いる)を行っても良い。 【0073】

また、窒化シリコン膜からなる層間絶縁膜中に含まれる水素を利用して熱処理(300~ 550 で1~12時間の熱処理)を行い、半導体層を水素化する工程を行ってもよい。 この場合、窒素雰囲気中で410 、1時間の熱処理を行えば層間絶縁膜に含まれる水素 により半導体層のダングリングボンドを終端することができる。

【0074】

また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、 エキシマレーザーやYAGレーザー等のレーザー光を照射することが望ましい。 【0075】

次いで、第1の層間絶縁膜159上に有機絶縁物材料から成る第2の層間絶縁膜160を 形成する。本実施例では膜厚1.6µmのアクリル樹脂膜を形成した。次いで、ソース配 線134に達するコンタクトホールと各不純物領域145、147、148、153、1 56に達するコンタクトホールを形成するためのパターニングを行う。 【0076】

そして、駆動回路406において、第1の不純物領域または第4の不純物領域とそれぞれ 50

40

(14)

電気的に接続する配線161~166を形成する。なお、これらの配線は、膜厚50nmのTi膜と、膜厚500nmの合金膜(A1とTiとの合金膜)との積層膜をパターニングして形成する。

【 0 0 7 7 】

また、画素部407においては、画素電極169、ゲート配線168、接続電極167を 形成する。(図11)この接続電極167によりソース配線134は、画素TFT404 と電気的な接続が形成される。また、ゲート配線168は、第1の電極(第2の形状の導 電層133)と電気的な接続が形成される。また、画素電極169は、画素TFTのドレ イン領域と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能す る半導体層と電気的な接続が形成される。また、画素電極169としては、A1またはA gを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ま しい。

10

【0078】

なお、図11と図3は対応しており、同じ符号を用いている。図3に示すように、画素部407では、凸部701、凸部702により表面に凸凹を有する画素電極169を形成することができた。画素電極169の表面に形成された凸凹の凸部における曲率半径は、0.1~4µm、好ましくは0.2~2µmとする。

【0079】

以上の様にして、nチャネル型TFT401、pチャネル型TFT402、nチャネル型 TFT403を有する駆動回路406と、画素TFT404、保持容量405とを有する 20 画素部407を同一基板上に形成することができる。本明細書中ではこのような基板を便 宜上アクティブマトリクス基板と呼ぶ。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ 

駆動回路406のnチャネル型TFT401はチャネル形成領域170、ゲート電極を形 成する第2の形状の導電層129と重なる第3の不純物領域140(GOLD領域)、ゲ ート電極の外側に形成される第2の不純物領域135(LDD領域)とソース領域または ドレイン領域として機能する第1の不純物領域145を有している。 pチャネル型TFT 402にはチャネル形成領域171、ゲート電極を形成する第2の形状の導電層130と 重なる第4の不純物領域155、ゲート電極の外側に形成される第4の不純物領域154 、ソース領域またはドレイン領域として機能する第4の不純物領域153を有している。 nチャネル型TFT403にはチャネル形成領域172、ゲート電極を形成する第2の形 状の導電層131と重なる第3の不純物領域142(GOLD領域)、ゲート電極の外側 に形成される第2の不純物領域137(LDD領域)とソース領域またはドレイン領域と して機能する第1の不純物領域147を有している。

[0081]

画素部の画素TFT404にはチャネル形成領域173、ゲート電極を形成する第2の形 状の導電層132と重なる第3の不純物領域143(GOLD領域)、ゲート電極の外側 に形成される第2の不純物領域138(LDD領域)とソース領域またはドレイン領域と して機能する第1の不純物領域148を有している。また、保持容量405の一方の電極 として機能する半導体層156~158には第4の不純物領域と同じ濃度で、それぞれp 型を付与する不純物元素が添加されている。保持容量405は、絶縁膜(ゲート絶縁膜と 同一膜)を誘電体として、第2の電極133と、半導体層156~158とで形成してい る。

[0082]

また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間 が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。 【0083】

本実施例で作製するアクティブマトリクス基板の画素部の上面図を図5に示す。なお、図9~図11に対応する部分には同じ符号を用いている。図11中の鎖線A-A'は図5中の鎖線A-A'で切断した断面図に対応している。また、図11中の鎖線B-B'は図5

30

中の鎖線 B B 'で切断した断面図に対応している。

【0084】

また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマ スクの数を5枚(半導体層パターンマスク、第1配線パターンマスク(第1の電極132 、第2の電極133、ソース配線134を含む)、 p型TFTのソース領域及びドレイン 領域形成のパターンマスク、コンタクトホール形成のパターンマスク、第2配線パターン マスク(画素電極169、接続電極167、ゲート配線168を含む))とすることがで きる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することが できる。

【0085】

[実施例2]

10

本実施例では、実施例1で作製したアクティブマトリクス基板から、アクティブマトリク ス型液晶表示装置を作製する工程を以下に説明する。説明には図4を用いる。

【0086】

まず、実施例1に従い、図3の状態のアクティブマトリクス基板を得た後、図4のアクテ ィブマトリクス基板上に配向膜408を形成しラビング処理を行う。なお、本実施例では 配向膜408を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることに よって基板間隔を保持するための柱状のスペーサを所望の位置に形成した。また、柱状の スペーサに代えて、球状のスペーサを基板全面に散布してもよい。

【0087】

次いで、対向基板410を用意する。実施例1に従い、対向基板410上に着色層411 、412、平坦化膜413を形成する。赤色の着色層411と青色の着色層412とを一 部重ねて、第2遮光部を形成する。なお、図4では図示しないが、赤色の着色層と緑色の 着色層とを一部重ねて、第1遮光部を形成する。

次いで、対向電極414を画素部に形成し、対向基板の全面に配向膜415を形成し、ラ ビング処理を施した。

【 0 0 8 9 】

そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール 剤で貼り合わせる。シール剤にはフィラーが混入されていて、このフィラーと柱状スペー サによって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液 晶材料409を注入し、封止剤(図示せず)によって完全に封止する。液晶材料409に は公知の液晶材料を用いれば良い。このようにして図4に示すアクティブマトリクス型液 晶表示装置が完成する。

【0090】

本実施例では、実施例1に示す基板を用いている。従って、実施例1の画素部の上面図を 示す図5では、少なくともゲート配線168と画素電極169、177の間隙と、ゲート 配線168と接続電極167の間隙と、接続電極167と画素電極169の間隙を遮光す る必要がある。本実施例では、それらの遮光すべき位置に第1遮光部と第2遮光部が重な るように対向基板を貼り合わせた。

【0091】

なお、図12に完成した液晶表示装置の画素部の一部を示す簡略図を示す。図12では、 鎖線で示した画素電極169上に着色層(B)12が重なるように形成されている。また 、画素電極169と隣り合う画素電極177との間は、第2遮光部16で遮光されている 。この第2遮光部16は着色層(B)と着色層(R)とを重ねて形成されている。また、 この第2遮光部16は隣りの画素(R)の画素TFTも遮光している。また、点線で示し たソース配線134上には着色層(B)12の端部と着色層(G)11の端部とが形成さ れている。また、第1遮光部15は着色層(G)と着色層(R)とを重ねて形成されてい る。また、図12では、ソース配線と重なる着色層(B)の端部と着色層(G)の端部と が接するようにパターニングを行った。また、同様にソース配線と重なる着色層(R)の 20

40

[0092]このように、ブラックマスクを形成することなく、各画素間の隙間を第1遮光部15もし くは第2遮光部16で遮光することによって工程数の低減を可能とした。 [0093][実施例3] 実施例2を用いて得られたアクティブマトリクス型液晶表示装置(図4)の構成を図7の 上面図を用いて説明する。なお、図4と対応する部分には同じ符号を用いた。 [0094]10 図7で示す上面図は、画素部、駆動回路、FPC(フレキシブルプリント配線板:Flexib le Printed Circuit)を貼り付ける外部入力端子203、外部入力端子と各回路の入力部 までを接続する配線204などが形成されたアクティブマトリクス基板201と、着色層 などが形成された対向基板202とがシール材200を介して貼り合わされている。 [0095]ゲート配線側駆動回路205とソース配線側駆動回路206の上面には対向基板側に赤色 の着色層と青色の着色層を積層させた遮光部207が形成されている。また、画素部40 7上の対向基板側に形成された着色層208は赤色(R)、緑色(G)、青色(B)の各 色の着色層が各画素に対応して設けられている。実際の表示に際しては、赤色(R)の着 色層、緑色(G)の着色層、青色(B)の着色層の3色でカラー表示を形成するが、これ 20 ら各色の着色層の配列は任意なものとする。 [0096]また、図8(A)は、図7で示す外部入力端子203のE-E'線に対する断面図を示し ている。外部入力端子はアクティブマトリクス基板側に形成され、層間容量や配線抵抗を 低減し、断線による不良を防止するために画素電極と同じ層で形成される配線209によ って層間絶縁膜210を介してゲート配線と同じ層で形成される配線211と接続する。 [0097]また、外部入力端子にはベースフィルム212と配線213から成るFPCが異方性導電 性樹脂214で貼り合わされている。さらに補強板215で機械的強度を高めている。 [0098] 30 図8(B)は、その詳細図を示し、図8(A)で示す外部入力端子の断面図を示している 。アクティブマトリクス基板側に設けられる外部入力端子が第1の電極及びソース配線と 同じ層で形成される配線211と、画素電極と同じ層で形成される配線209とから形成 されている。勿論、これは端子部の構成を示す一例であり、どちらか一方の配線のみで形 成しても良い。例えば、第1の電極及びソース配線と同じ層で形成される配線211で形 成する場合にはその上に形成されている層間絶縁膜を除去する必要がある。画素電極と同 じ層で形成される配線209は、Ti膜209a、合金膜(A1とTiとの合金膜)20 9bの2層構造で形成されている。FPCはベースフィルム212と配線213から形成 され、この配線213と画素電極と同じ層で形成される配線209とは、熱硬化型の接着 剤214とその中に分散している導電性粒子216とから成る異方性導電性接着剤で貼り 40 合わされ、電気的な接続構造を形成している。 [0099]以上のようにして作製されるアクティブマトリクス型の液晶表示装置は各種電子機器の表 示部として用いることができる。 [0100][実施例4] 本実施例では、実施例2に示した例、即ち対向基板に設けられた着色層の配置(図12) を詳細に示す。 [0101]

(16)

端部と着色層(G)の端部とが接するようにパターニングを行った。

図 1 3 (A)は、適宜、3 色の着色層 1 1 ~ 1 3 を形成して、第1の遮光部1 5 、第2 の 遮光部16、及び画素開口部17~19を構成した一例を示している。一般に、着色層は <sup>50</sup>

顔料を分散した有機感光材料からなるカラーレジストを用いて形成される。 [0102]第1の遮光部15及び第2の遮光部16は、各画素の間隙を遮光するように形成する。従 って、入射光は第1の遮光部15及び第2の遮光部16により吸収され観察者には、ほぼ 黒色として認識される。また、第1の遮光部15及び第2の遮光部16は、素子基板の画 素TFT(ここでは図示しない)と重なるよう形成され、画素TFTを外部の光から保護 する役目を果たしている。 [0103]第1の遮光部15は、緑色の着色層11と赤色の着色層13とを積層して形成する。赤色 の着色層13は、格子状にパターニングする。なお、緑色の着色層11は、従来と同じ形 10 状(ストライプ状)にパターニングする。 [0104]また、第2の遮光部16は、青色の着色層12と赤色の着色層13とを積層して形成する 。なお、青色の着色層12は、隣り合う赤色の着色層13と一部重なるような形状にパタ ーニングしている。 [0105]なお、図13(B)は、図13(A)中における第1の遮光部及び第2の遮光部を鎖線( A 1 - A 1 ')で切断した断面構造を示している。図 1 3 (B)に示すように、対向基板 10上の着色層11、12を覆って着色層13が積層されており、さらに、平坦化膜14 20 で着色層13を覆っている。 [0106]また、緑色の着色層11と赤色の着色層13との積層膜(第1の遮光部15)、青色の着 色層12と赤色の着色層13とを積層膜(第2の遮光部16)、緑色の着色層と青色の着 色層との積層膜について、それぞれの反射率を図29に示した。 [0107]図 2 9 に示すように R + B + A 1 (第 2 の遮光部 1 6 に相当) は 4 0 0 ~ 4 5 0 n m の 波 長域で約35%の反射率となり、十分に遮光マスクとして機能する。また、R+G+A1 (第1の遮光部15に相当)は570nm付近で約50%の反射率を有しているものの十 分に遮光マスクとして機能する。 30 [0108]また、TFTの活性層を形成する非単結晶珪素膜は、500nmの波長域の光を吸収しや すい傾向が見られる。この500nmの波長域において、上記第1の遮光部15及び第2 の遮光部16は、反射率を10%以下に抑えることができるため、光によるTFTの劣化 を抑えることができる。 [0109] このように本実施例では2層の着色層からなる積層膜(R+BあるいはR+G)で遮光マ スクを形成することを特徴としている。結果として、ブラックマトリクスを形成する工程 を省略することができ、工程数が低減した。 40 なお、画素開口部においては、図30に示した従来例(単層での反射率)と同様に、青色 の着色層は450nm付近で90%を越える反射率を示している。また、緑色の着色層は 530nm付近で90%を越える反射率を示している。また、赤色の着色層は600~8 00nmで90%を越える反射率を示している。 [0111]ただし、図13(B)に示した断面図は一例であって、特に限定されず、例えば、最初に 着色層(R)を形成した後、着色層(B)と着色層(G)を積層しても良いし、最初に着 色層(G)を形成した後、着色層(R)を形成し、次いで着色層(B)を積層しても良い し、最初に着色層(B)を形成した後、着色層(R)を形成し、次いで着色層(G)を積 層しても良い。

(17)

【0112】

また、画素電極間における配線と画素電極と着色層との位置関係を図14に示す。図14 (A)は、画素電極51と画素電極52との間を遮光するように、ソース配線50上方で 着色層(B)58と着色層(R)59との端面が接しており、その接面がソース配線上に 存在している例を示した。なお、図14(A)中において53、55は配向膜、54は液 晶、56は対向電極、57は平坦化膜である。

【0113】

なお、図14(A)に示した例に限定されることなく、着色層のパターニング時のずれを 考慮して図14(B)や図14(C)に示すような構造としてもよい。図14(B)は、 画素電極61と画素電極62との間を遮光するように、ソース配線60上方で着色層(B )68の端部と一部が重なるように着色層(R)69を形成している例である。また、図 14(C)は、画素電極71と画素電極72との間を遮光するように、ソース配線70上 方で着色層(B)78と着色層(R)79とが互いに接しないよう形成している例である

【0114】

[実施例5]

本実施例では実施例1とは異なるアクティブマトリクス基板の作製方法について図15~ 17を用いて説明する。実施例1では自己整合的にn型を付与する不純物元素を添加して 不純物領域を形成したが、本実施例ではマスク数を1枚増やしてnチャネル型TFTのソ ース領域またはドレイン領域を形成することを特徴としている。

**[**0115**]** 

なお、その他の構成については実施例1において既に述べているので、詳しい構成につい ては実施例1を参照し、ここでは説明を省略する。

【0116】

まず、実施例1に従って図9(A)と同じ状態を得る。図9(A)に対応する図面が図1 5(A)であり、同一の符号を用いた。なお、図15(A)と図18(A)は対応してお り、同じ符号を用いている。図18(A)に示すように、画素部803では、半導体層1 05と同時に半導体層600a、600bを形成する。

次いで、フォトリソグラフィ法を用いてレジストからなるマスク601~607を形成し 、電極及び配線を形成するための第1のエッチング処理を行う。なお、エッチング用ガス としては、Cl<sub>2</sub>、BCl<sub>3</sub>、SiCl<sub>4</sub>、CCl<sub>4</sub>などを代表とする塩素系ガスまたはCF 4、SF<sub>6</sub>、NF<sub>3</sub>などを代表とするフッ素系ガス、またはO<sub>2</sub>を適宜用いることができる。 本実施例ではICPエッチング法を用い、エッチング用ガスにCF<sub>4</sub>とCl<sub>2</sub>とを用い、1 Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成 してエッチングを行った。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を 投入し、実質的に負の自己バイアス電圧を印加する。CF<sub>4</sub>とCl<sub>2</sub>を混合したエッチング 条件ではW膜及びTaN膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣 を残すことなくエッチングするためには、10~20%程度の割合でエッチング時間を増 加させると良い。

【0118】

上記第1のエッチング処理により、基板側に印加するバイアス電圧の効果により第1の導 電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15~45 。となる。こうしてW膜及びTaN膜をエッチングして、第1の形状の導電層608~6 13(第1の導電層608a~613aと第2の導電層608b~613b)を形成する 。614はゲート絶縁膜であり、第1の形状の導電層608~613で覆われない領域は 20~50m程度エッチングされ薄くなった領域が形成される。(図15(B)) 【0119】

なお、図15(B)と図18(B)は対応しており、同じ符号を用いている。図18(B )に示すように、画素部803では、第1の形状の導電層611と同時に、レジストから なるマスク902a~dを用いて第1の形状の導電層903~906を形成する。

10

20

[0120]

次いで、レジストからなるマスク601~607を除去せずに第2のエッチング処理を行 う。エッチング用ガスにCF<sub>4</sub>とCl<sub>9</sub>とO<sub>9</sub>とを用い、1Paの圧力でコイル型の電極に5 00WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行った。基板 側(試料ステージ)には20WのRF(13.56MHz)電力を投入し、第1のエッチング処理 に比べ低い自己バイアス電圧を印加する。このエッチング条件によりW膜をエッチングす る。

(19)

[0121]

上記第2のエッチング処理によりW膜を異方性エッチングし、かつ、第1の導電層である T a N 膜がW 膜より遅いエッチング速度でわずかにエッチングされ、第2の形状の導電層 615~620(第1の導電層615a~620aと第2の導電層615b~620b) を形成する。621はゲート絶縁膜であり、第2の形状の導電層615~620で覆われ ない領域は、エッチングされて薄くなった。

[0122]

次いで、第1のドーピング処理を行う。ドーピング処理はイオンドープ法、若しくはイオ ン注入法で行えば良い。この場合、高い加速電圧の条件としてn型を付与する不純物元素 をドーピングする。 n 型を付与する不純物元素として 1 5 族に属する元素、典型的にはリ ン(P)または砒素(As)を用いるが、ここではリン(P)を用いた。例えば、加速電 圧を70~120keVとし、不純物領域(A)622~626を形成する。(図15( C))ドーピングは、第2の形状の導電層615~619を不純物元素に対するマスクと して用い、第2の導電層615a~619aのテーパ 部下方における半導体層にも不純 物元素が添加されるようにドーピングする。こうして、自己整合的に形成された不純物領 域(A) 622~626のうち、導電層615~619と重なる不純物領域が622b、 623b、624b、625b、626bであり、導電層615~619と重ならない不 純物領域が622a、623a、624a、625a、626aである。

[0123]

なお、図15(C)と図18(C)は対応しており、同じ符号を用いている。図18(C )に示すように、画素部803では、第2の形状の導電層618と同時に、第2の形状の 導電層907~910を形成する。また、図18(C)に示すように、画素部803では 、不純物領域(A)911が形成される。

[0124]

次いで、レジストからなるマスクを除去した後、導電層615~619をマスクとして用 い、ゲート絶縁膜621を選択的に除去して絶縁層627a、627b、627cを形成 する。また、絶縁層627a、627b、627cを形成すると同時に第2の形状の導電 層615~619の形成に使用したレジストマスクを除去してもよい。(図15(D)) 

なお、図15(D)と図18(D)は対応しており、同じ符号を用いている。

[0126]

次いで、フォトリソグラフィ法を用いてレジストからなるマスク628、629を形成し た後、第2のドーピング処理を行う。この場合、第1のドーピング処理よりもドーズ量を 上げて低い加速電圧の条件としてn型を付与する不純物元素を半導体層にドーピングする 。不純物領域(B)630~634には1×10<sup>20</sup>~1×10<sup>21</sup>atoms/cm<sup>3</sup>の濃度範囲で n型を付与する不純物元素を添加する。(図16(A))

[0127]

なお、図16(A)と図19(A)は対応しており、同じ符号を用いている。

**[**0128**]** 

こうして、nチャネル型TFTのソース領域またはドレイン領域となる不純物領域(B) 630、632、633を形成することができた。また、画素部において、導電層618 と重なる不純物領域(A)625bと不純物領域633との間には、導電層618と重な らない領域636が形成される。この領域636はnチャネル型TFTのLDD領域とし 10

20

30

て機能する。また、不純物領域(B)631、634に添加された不純物元素は、後のゲッタリング工程で主にチャネル形成領域となる半導体層中のニッケル濃度を低減させるために添加する。

【0129】

そして、実施例1と同様にレジストからなるマスク628、629を除去した後、新たに レジストからなるマスク637~639を形成して、第3のドーピング処理を行う。(図 16(B))

[0130]

なお、図16(B)と図19(B)は対応しており、同じ符号を用いている。

【0131】

10

20

この第3のドーピング処理により、 p チャネル型 T F T の活性層となる半導体層に前記一 導電型とは逆の導電型を付与する不純物元素が添加された不純物領域(C)640~64 4を形成する。第2の導電層616、619を不純物元素に対するマスクとして用い、 p 型を付与する不純物元素を添加して自己整合的に不純物領域(C)を形成する。本実施例 では、不純物領域(C)640~644はジボラン(B<sub>2</sub>H<sub>6</sub>)を用いたイオンドープ法で 形成する。また、実施例1と同様に、不純物領域(C)640~644にはそれぞれ異な る濃度でリンが添加されているが、そのいずれの領域においてもp型を付与する不純物元 素の濃度を2×10<sup>20</sup>~2×10<sup>21</sup>atoms/cm<sup>3</sup>となるようにドーピング処理することによ り、 p チャネル型 T F T のソース領域およびドレイン領域として機能するために何ら問題 は生じない。

【0132】

次いで、実施例1と同様にレジストからなるマスク637~639を除去し、全面を覆う 第1の層間絶縁膜645を形成する。この第1の層間絶縁膜645としては、プラズマC VD法またはスパッタ法を用い、厚さを100~200nmとしてシリコンを含む絶縁膜 で形成する。

【0133】

[0134]

次いで、図16(C)に示すように、それぞれの半導体層に添加された不純物元素を活性 化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で 行う。熱アニール法としては、窒素雰囲気中で400~700 、代表的には500~5 50 で行えばよい。なお、熱アニール法の他に、レーザーアニール法、またはラピッド サーマルアニール法(RTA法)を適用することができる。

30

なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケ ルが高濃度のリンを含む不純物領域(B)630~634にゲッタリングされ、主にチャ ネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチ ャネル形成領域を有するTFTはオフ電流値が下がり、結晶性が良いことから高い電界効 果移動度が得られ、良好な特性を達成することができる。

[0135]

なお、図16(C)と図19(C)は対応しており、同じ符号を用いている。

【0136】

40

また、第1の層間絶縁膜645を形成する前に活性化処理を行っても良い。ただし、第2 の形状の導電層615~619に用いた配線材料が熱に弱い場合には、本実施例のように 配線等を保護するため層間絶縁膜(シリコンを主成分とする絶縁膜、例えば窒化珪素膜) を形成した後で活性化処理を行うことが好ましい。

【0137】

以上までの工程でそれぞれの半導体層に不純物領域が形成される。半導体層と重なる第2 の形状の導電層615~618がゲート電極として機能する。また、620はソース配線 、619は保持容量を形成するための第2の電極として機能する。

【0138】

さらに、3%の水素を含む窒素雰囲気中で、300~550 で1~12時間の熱処理を 50

行い、半導体層を水素化する工程を行う。また、3~100%の水素を含む雰囲気中で熱 処理を行ってもよい。水素化の他の手段として、プラズマ水素化(プラズマにより励起さ れた水素を用いる)を行っても良い。

(21)

【0139】

また、窒化シリコン膜からなる層間絶縁膜中に含まれる水素を利用して熱処理(300~ 550 で1~12時間の熱処理)を行い、半導体層を水素化する工程を行ってもよい。 この場合、窒素雰囲気中で410 、1時間の熱処理を行えば層間絶縁膜に含まれる水素 により半導体層のダングリングボンドを終端することができる。

[0140]

また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、 <sup>10</sup> エキシマレーザーやYAGレーザー等のレーザー光を照射することが望ましい。

【0141】

次いで、第1の層間絶縁膜645上に有機樹脂材料から成る第2の層間絶縁膜646を形 成する。本実施例では有機樹脂材料を用いたが、特に限定されず、シリコンを含む絶縁膜 (酸化窒化珪素膜、酸化珪素膜、窒化珪素膜等)を単層または積層構造として用いてもよ い。次いで、ソース配線134に達するコンタクトホールと各不純物領域(B)及び(C) )630、632、633、640、643に達するコンタクトホールを形成するための パターニングを行う。

【0142】

そして、駆動回路において、不純物領域(B)または不純物領域(C)とそれぞれ電気的 <sup>20</sup>に接続する配線647~652を形成する。なお、これらの配線は、膜厚50nmのTi 膜と、膜厚500nmの合金膜(A1とTiとの合金膜)との積層膜をパターニングして 形成する。

【0143】

また、画素部においては、画素電極656、ゲート配線654、接続電極653を形成す る。(図17)この接続電極653によりソース配線620は、画素TFTと電気的な接 続が形成される。また、ゲート配線654は、第1の電極(第2の形状の導電層618) と電気的な接続が形成される。また、画素電極656は、画素TFTのドレイン領域と電 気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層6 43と電気的な接続が形成される。

[0144]

以上の様にして、 n チャネル型 T F T、 p チャネル型 T F T、 n チャネル型 T F T を有す る駆動回路と、画素 T F T、保持容量とを有する画素部を同一基板上に形成することがで きる。本明細書中ではこのような基板を便宜上、アクティブマトリクス基板と呼ぶ。

【0145】

駆動回路のnチャネル型TFTの半導体層はチャネル形成領域、ゲート電極を形成する第 2の形状の導電層615と重なる不純物領域(A)622b(GOLD領域)とソース領 域またはドレイン領域として機能する不純物領域(B)630を有している。また、pチ ャネル型TFTの半導体層はチャネル形成領域、ゲート電極を形成する第2の形状の導電 層616と重なる不純物領域(C)642、ソース領域またはドレイン領域として機能す る不純物領域(C)640を有している。また、nチャネル型TFTの半導体層はチャネ ル形成領域、ゲート電極を形成する第2の形状の導電層617と重なる不純物領域(A) 624b(GOLD領域)、ソース領域またはドレイン領域として機能する不純物領域( B)632を有している。

[0146]

画素部の画素TFTの半導体層はチャネル形成領域、ゲート電極を形成する第2の形状の 導電層618と重なる不純物領域(A)625b(GOLD領域)、ゲート電極の外側に 形成される不純物領域636(LDD領域)とソース領域またはドレイン領域として機能 する不純物領域(B)633を有している。また、保持容量の一方の電極として機能する 半導体層643、644には不純物領域(C)と同じ濃度で、それぞれp型を付与する不 30

純物元素が添加されている。保持容量は、絶縁層627c(ゲート絶縁膜と同一膜)を誘 電体として、第2の電極619と、半導体層643、644とで形成している。 [0147]また、本実施例で作製したアクティブマトリクス基板を用いて実施例2の工程に従えば、 図20に示す液晶表示装置が得られる。図20に示すように、画素部803に高さの異な る凸部900、901が形成された。凸部900、901は、マスク数を増やすことなく 形成することができる。図20では、半導体層のパターニングの際、凸部901において 半導体層を形成しないマスクを用いたため、凸部901の高さは凸部900よりも半導体 層の膜厚分、低くなっている。 10 [0148]こうすることにより、作製工程数を増やすことなく、画素電極の表面に形成される凹凸の 高低差を大きくすることができ、さらに反射光を散乱させることができる。 [0149]なお、本実施例は実施例1乃至4のいずれとも組み合わせることが可能である。 [0150] [実施例6] 本実施例では実施例1とは異なるアクティブマトリクス基板の作製方法について図21、 図22を用いて説明する。実施例1とは、ゲート電極の作製方法とドーピング順序等が異 なっているが、活性化処理以降の工程は同一である。 20 [0151]まず、実施例1に従って、第1のエッチング処理を行った後、第1のドーピング処理を行 って、図9(B)の状態を得る。図21(A)は、図9(B)と同一であり、同じ符号を 用いている。 [0152]次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う。エッチング ガスにCF₄とC1₂とО₂とを用い、W膜を選択的にエッチングする。この時、第2のエ ッチング処理により第2の導電層701b~706bを形成する。一方、第1の導電層1 17a~122aは、ほとんどエッチングされず、第1の導電層701a~706aを形 成する。次いで、第2のドーピング処理を行って図21(B)の状態を得る。ドーピング は第1の導電層701a~706aを不純物元素に対するマスクとして用い、第2の導電 30 層のテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。こうし て、第2の導電層と重なる不純物領域707~711を形成する。この不純物領域へ添加 されたリン(P)の濃度は、第2の導電層のテーパー部の膜厚に従って緩やかな濃度勾配 を有している。なお、第2の導電層のテーパー部と重なる半導体層において、第2の導電 層のテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほ ぼ同程度の濃度である。また、第1の不純物領域123~127にも不純物元素が添加さ れ、不純物領域712~716を形成する。 [0153] 次いで、レジストからなるマスクを除去せずに第3のエッチング処理を行う。この第3の 40 エッチング処理では第2の導電層のテーパー部を部分的にエッチングして、半導体層と重 なる領域を縮小するために行われる。第3のエッチングは、エッチングガスにCHF₃を 用い、反応性イオンエッチング法(RIE法)を用いて行う。第3のエッチングにより、 第2の導電層717~722が形成される。この時、同時に絶縁膜116もエッチングさ れて、絶縁膜723が形成される。

【0154】

上記第3のエッチングによって、第2の導電層717~722と重ならない不純物領域( LDD領域)707a~711aが形成される。なお、不純物領域(GOLD領域)70 7b~711bは、第2の導電層717~721と重なったままである。 【0155】

このようにすることで、本実施例は、実施例1と比較して、第2の導電層717~721 50

(22)

と重なる不純物領域(GOLD領域)707b~711bにおける不純物濃度と、第2の 導電層717~721と重ならない不純物領域(LDD領域)707a~711aにおけ る不純物濃度との差を小さくすることができ、信頼性を向上させることができる。 [0156]

(23)

次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク724~ 726を形成して第3のドーピング処理を行う。この第3のドーピング処理により、 pチ ャネル型TFTの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物 元素が添加された不純物領域727~732を形成する。第1の導電層701b~705 bを不純物元素に対するマスクとして用い、p型を付与する不純物元素を添加して自己整 合的に不純物領域を形成する。本実施例では、不純物領域727~732はジボラン(B 。H。)を用いたイオンドープ法で形成する。この第3のドーピング処理の際には、nチャ ネル型TFTを形成する半導体層はレジストからなるマスク724~726で覆われてい る。第1のドーピング処理及び第2のドーピング処理によって、不純物領域727~73 2にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもp型 を付与する不純物元素の濃度を2×10<sup>20</sup>~2×10<sup>21</sup>atoms/cm<sup>3</sup>となるようにドーピン グ処理することにより、pチャネル型TFTのソース領域およびドレイン領域として機能 するために何ら問題は生じない。本実施例では、pチャネル型TFTの活性層となる半導 体層の一部が露呈しているため、実施例1とよりも不純物元素(ボロン)を添加しやすい 利点を有している。

**[**0157**]** 

以上までの工程でそれぞれの半導体層に不純物領域が形成される。

次いで、レジストからなるマスク724~726を除去して第1の層間絶縁膜733を形 成する。この第1の層間絶縁膜733としては、プラズマCVD法またはスパッタ法を用 い、厚さを100~200nmとしてシリコンを含む絶縁膜で形成する。本実施例では、 プラズマCVD法により膜厚150nmの酸化窒化シリコン膜を形成した。勿論、第1の 層間絶縁膜733は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶 縁膜を単層または積層構造として用いても良い。

**[**0159**]** 

30 次いで、図22(B)に示すように、それぞれの半導体層に添加された不純物元素を活性 化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で 行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の 窒素雰囲気中で400~700 、代表的には500~550 で行えばよく、本実施例 では550、4時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レー ザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができ る。

[0160]

なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケ ルが高濃度のリンを含む不純物領域712~716、727、730にゲッタリングされ 40 、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして 作製したチャネル形成領域を有するTFTはオフ電流値が下がり、結晶性が良いことから 高い電界効果移動度が得られ、良好な特性を達成することができる。

また、第1の層間絶縁膜を形成する前に活性化処理を行っても良い。ただし、用いた配線 材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜(シリコン を主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で活性化処理を行うことが好ま しい。

**[**0162**]** 

さらに、3~100%の水素を含む雰囲気中で、300~550 で1~12時間の熱処 理を行い、半導体層を水素化する工程を行う。本実施例では水素を約3%の含む窒素雰囲 50

10

半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズ マ水素化(プラズマにより励起された水素を用いる)を行っても良い。 [0163]また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、 エキシマレーザーやYAGレーザー等のレーザー光を照射することが望ましい。 [0164]以降の工程は実施例1とほぼ同一であり、実施例1に従って、第2の層間絶縁膜、各半導 体層に接続される配線等を形成し、図22(C)の状態を得ることができる。 [0165]また、本実施例で作製したアクティブマトリクス基板を用いて実施例2の工程に従えば、 液晶表示装置が得られる。 [0166]なお、図21、図22では駆動回路と画素部のTFT及び保持容量の形成についての作製 工程であるが、マスクを適宜変更すれば、実施例1に示したように画素部に凸部を形成し 、画素電極の表面に凸凹を形成することができる。 [0167] なお、本実施例は実施例1乃至4のいずれとも組み合わせることが可能である。 [0168] [実施例7] 実施例1、実施例5、実施例6ではトップゲート型のTFT作製と同時に形成される凸部 を用いた画素電極の作製例を示したが、本実施例では図23、図24を用いて、逆スタガ 型のTFT作製と同時に形成される凸部を用いた画素電極の作製例について示す。 [0169]まず、第1のマスク(フォトマスク1枚目)でゲート配線1000を形成する。この時、 表示領域となる領域にゲート配線と同じ材料で金属層1001を形成する。 次いで、ゲート配線1000及び金属層1001を覆って、絶縁膜(ゲート絶縁膜)10 02、第1の非晶質半導体膜、n型を付与する不純物元素を含む第2の非晶質半導体膜、 及び第1の導電膜を順次、積層形成する。なお、非晶質半導体膜に代えて微結晶半導体膜 を用いてもよいし、n型を付与する不純物元素を含む非晶質半導体膜に代えてn型を付与 する不純物元素を含む微結晶半導体膜を用いてもよい。さらに、これらの膜はスパッタ法 やプラズマCVD法を用いて複数のチャンバー内または同一チャンバー内で連続的に大気 に曝すことなく形成することができる。大気に曝さないようにすることで不純物の混入を 防止できる。 [0171]次いで、第2のマスク(フォトマスク2枚目)で上記第1の導電膜をパターニングして第 1の導電膜からなる配線(後にソース配線及び電極(ドレイン電極)となる)を形成し、 上記第2の非晶質半導体膜をパターニングしてn型を付与する不純物元素を含む第2の非 晶質半導体膜を形成し、上記第1の非晶質半導体膜をパターニングして第1の非晶質半導 体膜を形成する。また、金属層1001上にも同様にして、第1の非晶質半導体膜とn型 を付与する不純物元素を含む第2の非晶質半導体膜と上記第1の導電膜とを残すようにパ ターニングする。このパターニングでは、後に形成される第2の導電膜のカバレッジを良 好なものとするため、図23に示すように端部が階段状になるようなエッチングとした。 [0172]

また、金属層1001及びその上に形成される積層物(凸部)の形状は特に限定されず、 径方向の断面が多角形であってもよいし、左右対称でない形状であってもよい。例えば、 図6(A)~(G)で示された形状のうち、いずれのものでもよい。また、金属層100 1及びその上に形成される積層物(凸部)を規則的に配置しても不規則に配置してもよい 。また、金属層1001及びその上に形成される積層物(凸部)の高さは0.3~3µm 10

20

30

40

50

気中で410 、1時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により

、好ましくは0.5~1.5µmである。

【0173】

次いで、端子部において、シャドーマスクを用いてレジストマスクを形成し、端子部のパッド部分を覆っている絶縁膜1002を選択的に除去した後、レジストマスクを除去する。また、シャドーマスクに代えてスクリーン印刷法によりレジストマスクを形成してエッチングマスクとしてもよい。

【0174】

その後、全面に第2の導電膜を成膜する。なお、第2の導電膜としては、反射性を有する 導電膜、例えばAlまたはAgからなる材料膜を用いる。

【0175】

10

次いで、第3のマスク(フォトマスク3枚目)で上記第2の導電膜をパターニングして第 2の導電膜からなる画素電極1004を形成し、上記配線をパターニングしてソース配線 1003及び電極(ドレイン電極)1009を形成し、n型を付与する不純物元素を含む 第2の非晶質半導体膜をパターニングしてn型を付与する不純物元素を含む第2の非晶質 半導体膜からなるソース領域1008及びドレイン領域1009を形成し、上記第1の非 晶質半導体膜を一部除去して第1の非晶質半導体膜1006を形成する。

【0176】

次いで、配向膜1005を形成し、ラビング処理を行った。

【0177】

このような構成とすることで、画素 T F T 部を作製する際、フォトリソグラフィー技術で <sup>20</sup> 使用するフォトマスクの数を 3 枚とすることができる。

【0178】

加えて、このような構成とすることで、金属層1001上に形成された絶縁膜、第1の非 晶質半導体膜、n型を付与する不純物元素を含む第2の非晶質半導体膜、及び第1の導電 膜からなる積層物(凸部)により凸凹を有し、この凸凹を覆って画素電極1004が形成 されるので、作製工程数を増やすことなく、画素電極1004の表面に凹凸を持たせて光 散乱性を図ることができる。

【0179】

次いで、実施例2に示した対向基板を用意する。図23において、1010は対向基板で あり、実施例2に従い、対向基板1010上に着色層1011、1012、平坦化膜10 13を形成する。赤色の着色層1011と青色の着色層1012とを一部重ねて、第2遮 光部を形成する。なお、図23では図示しないが、赤色の着色層と緑色の着色層とを一部 重ねて、第1遮光部を形成する。

[0180]

次いで、対向電極1014を画素部に形成し、対向基板の全面に配向膜1015を形成し、 ラビング処理を施した。

【0181】

また、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤 で貼り合わせる。シール剤にはフィラーが混入されていて、このフィラーと柱状スペーサ によって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液晶 材料1016を注入し、封止剤(図示せず)によって完全に封止する。液晶材料1016 には公知の液晶材料を用いれば良い。このようにして図23に示すアクティブマトリクス 型液晶表示装置が完成する。

[0182]

図24はアクティブマトリクス基板の画素部と端子部の配置を説明する図である。基板1 110上には画素部1111が設けられ、画素部にはゲート配線1108とソース配線1 107が交差して形成され、これに接続するnチャネル型TFT1101が各画素に対応 して設けられている。nチャネル型TFT1101のドレイン側には画素電極1004及 び保持容量1102が接続し、保持容量1102のもう一方の端子は容量配線1109に 接続している。nチャネル型TFT1101と保持容量1102の構造は図23で示すn

50

40

チャネル型TFTまたは保持容量と同じものとする。 [0183]基板の一方の端部には、走査信号を入力する入力端子部1105が形成され、接続配線1 106によってゲート配線1108に接続している。また、他の端部には画像信号を入力 する入力端子部1103が形成され、接続配線204によってソース配線1107に接続 している。ゲート配線1108、ソース配線1107、容量配線1109は画素密度に応 じて複数本設けられるものである。また、画像信号を入力する入力端子部1112と接続 配線1113を設け、入力端子部1103と交互にソース配線と接続させても良い。入力 端子部1103、1105、1112はそれぞれ任意な数で設ければ良いものとし、実施 10 者が適宣決定すれば良い。 [0184]なお、本実施例は実施例2または実施例4と組み合わせることができる。 [0185][実施例 8] 本実施例では、作製工程数を増やすことなく、表面に凸凹を有する画素電極を形成する例 を示す。なお、簡略化のため、実施例7と異なる点についてのみ以下に説明する。なお、 図 2 3 に対応する部分には同じ符号を用いた。 [0186]本実施例は、図25に示すように、高さの異なる凸部1201、1202を形成した例で 20 ある。 凸部1201、1202は、マスク数を増やすことなく実施例7のマスクを変更すること により形成することができる。本実施例では、図25に示すように、ゲート電極のパター ニングの際、凸部1202において金属層を形成しないマスクを用いたため、凸部120 2の高さは凸部1201よりも金属層の膜厚分、低くなっている。本実施例では実施例7 で使用した金属層のパターニングで使用するマスクを変更し、高さの異なる2種類の凸部 1201、1202を表示領域となる箇所にランダムに形成した。 [0188]こうすることにより、作製工程数を増やすことなく、画素電極1200の表面に形成され 30 る凹凸の高低差を大きくすることができ、さらに反射光を散乱させることができる。 [0189]なお、本実施例は、実施例2または実施例4と組み合わせることができる。 [実施例9] 本実施例では、作製工程数を増やすことなく、表面に凸凹を有する画素電極を形成する例 を示す。なお、簡略化のため、実施例7と異なる点についてのみ以下に説明する。 [0191]本実施例は、図26に示すように、金属層1301a、1301bを形成し、絶縁膜13 02を形成した後、絶縁膜1302上に金属層1301a、1301bとは異なるピッチ 40 で第1の非晶質半導体膜、n型を付与する不純物元素を含む第2の非晶質半導体膜、及び 第1の導電膜からなる積層物1303を形成した例である。 金属層1301a、1301bは、マスク数を増やすことなく実施例7のマスクを変更す ることにより形成することができる。実施例7のゲート電極1300形成時の第1のマス クを変更して金属層1301a、1301bを形成する。さらに実施例7の第2のマスク を変更して、積層物1303を形成する。 [0193]こうすることにより、作製工程数を増やすことなく、画素電極1304の表面に形成され る凹凸の大きさを異ならせるとともに、配置をランダムにすることができ、さらに反射光 を散乱させることができる。

【0194】

なお、本実施例は、実施例2、実施例4、実施例7、または実施例8と組み合わせること ができる。

(27)

【0195】

[実施例10]

上記各実施例1乃至9のいずれかーを実施して形成されたTFT及びアクティブマトリク ス基板は様々な電気光学装置(アクティブマトリクス型液晶ディスプレイ、アクティブマ トリクス型ECディスプレイ)に用いることができる。即ち、それら電気光学装置を表示 部に組み込んだ電子機器全てに本発明を実施できる。

[0196]

その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図27及び図28 に示す。

【0197】

図 2 7 (A)はパーソナルコンピュータであり、本体 2 0 0 1、画像入力部 2 0 0 2、表示部 2 0 0 3、キーボード 2 0 0 4 等を含む。本発明を表示部 2 0 0 3 に適用することが できる。

【0198】

図 2 7 (B) はビデオカメラであり、本体 2 1 0 1、表示部 2 1 0 2、音声入力部 2 1 0 3、操作スイッチ 2 1 0 4、バッテリー 2 1 0 5、受像部 2 1 0 6 等を含む。本発明を表 示部 2 1 0 2 に適用することができる。

【0199】

図27(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、 カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。 本発明は表示部2205に適用できる。

[0200]

図 2 7 ( D )はゴーグル型ディスプレイであり、本体 2 3 0 1 、表示部 2 3 0 2 、アーム 部 2 3 0 3 等を含む。本発明は表示部 2 3 0 2 に適用することができる。

【0201】

図27(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレー ヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、 操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Dig tial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲー ムやインターネットを行うことができる。本発明は表示部2402に適用することができ る。

[0202]

図 2 7 (F)はデジタルカメラであり、本体 2 5 0 1、表示部 2 5 0 2、接眼部 2 5 0 3 、操作スイッチ 2 5 0 4、受像部(図示しない)等を含む。本発明を表示部 2 5 0 2 に適 <sup>40</sup> 用することができる。

【 0 2 0 3 】

図 2 8 (A)は携帯電話であり、本体 2 9 0 1、音声出力部 2 9 0 2、音声入力部 2 9 0 3、表示部 2 9 0 4、操作スイッチ 2 9 0 5、アンテナ 2 9 0 6 等を含む。本発明を表示 部 2 9 0 4 に適用することができる。

【0204】

図 2 8 (B)は携帯書籍(電子書籍)であり、本体 3 0 0 1、表示部 3 0 0 2、 3 0 0 3 、記憶媒体 3 0 0 4、操作スイッチ 3 0 0 5、アンテナ 3 0 0 6等を含む。本発明は表示 部 3 0 0 2、 3 0 0 3に適用することができる。

[0205]

10

20

図 2 8 ( C ) はディスプレイであり、本体 3 1 0 1 、支持台 3 1 0 2 、表示部 3 1 0 3 等 を含む。本発明は表示部3103に適用することができる。本発明のディスプレイは特に 大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)のデ ィスプレイには有利である。また、このようなサイズの表示部を形成するためには、基板 の一辺が1mのものを用い、多面取りを行って量産することが好ましい。 [0206]以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが 可能である。また、本実施例の電子機器は実施例1~9のどのような組み合わせからなる 構成を用いても実現することができる。 10 [0207]【発明の効果】 本発明により、工程数を増加することなく表面に凸凹を有する画素電極を形成することが できる。 【図面の簡単な説明】 【図1】 AM-LCD(画素部)の作製工程を示す図。 【図2】 AM-LCD(画素部)の作製工程を示す図。 【図3】 AM-LCD(画素部)の作製工程を示す図。 【図4】 アクティブマトリクス型液晶表示装置の断面構造を示す図。 画素上面図を示す図。 【図5】 20 【図6】 凸部の上面形状を示す図。 A M - L C D の 外 観 を 示 す 図。 【図7】 【図8】 AM - L C D の端子部を示す図。 【図9】 A M - L C D の 作製 工程を示す図。 【図10】 AM-LCDの作製工程を示す図。 AM-LCDの作製工程を示す図。 【図11】 【図12】 着色層の配置の上面図を示す図。 【図13】 着色層の配置の上面図及び断面図を示す図。 【図14】 着色層の配置の断面図を示す図。 【図15】 AM-LCDの作製工程を示す図。 30 【図16】 AM-LCDの作製工程を示す図。 【図17】 A M - L C D の作製工程を示す図。 【図18】 AM-LCD(画素部)の作製工程を示す図。 【図19】 AM-LCD(画素部)の作製工程を示す図。 【図20】 アクティブマトリクス型液晶表示装置の断面構造を示す図。 【図21】 AM-LCDの作製工程を示す図。 【図22】 AM-LCDの作製工程を示す図。 【図23】 アクティブマトリクス型液晶表示装置の断面構造図を示す図。 【図24】 アクティブマトリクス基板の画素部と端子部の配置を説明する図。 【図25】 アクティブマトリクス型液晶表示装置の断面構造図を示す図。 40 【図26】 アクティブマトリクス型液晶表示装置の断面構造図を示す図。 【図27】 電子機器の一例を示す図。 【図28】 電子機器の一例を示す図。 【図29】 積層した着色層の反射率を示す図。 【図30】 着色層の単層での反射率を示す図。





【図3】

















(B)







160

【図11】







画素開口部17(G) 18(B) 画素開口部19(R) (C) A2-A2' 断菌図 (画素開口部)



【図15】



【図16】 5 36 633 Ø 1 638  $\triangleleft$ 632 Ø 628 Ø 635 (A)第2のドービング処理 (B) 第3のドーピング処理 Ì. (C) 活性化処理 Ø 337 30 645



【図19】

656 \

654

653

652

649

648

651

650

646

647





627c

Ø

Æ

 $\square$ 

5273

Z

Ø

627b

Ø

803: 画素部





【図23】



【図24】















2層積層の反射率(Ref:Al-Ti)



フロントページの続き

(51)Int.CI.			FΙ	
H 0 1 L	21/336	(2006.01)	H 0 1 L	29/78 612
H 0 1 L	29/786	(2006.01)	H 0 1 L	21/88
H 0 1 L	23/522	(2006.01)		
H 0 1 L	21/768	(2006.01)		
H 0 1 L	21/3205	(2006.01)		
(56)参考文献	特開平 1	1 - 2 5 8	596(JP,A)	
	特開20	00-09	8375 (JP,A)	
	特開平 0	9 - 0 5 4	318(JP,A)	
	特開平 1	1 - 3 3 7	961(JP,A)	
	特開20	00-04	7189(JP,A)	
	特開平 0	9 - 0 0 5	698(JP,A)	
	特開平 0	7 - 2 3 5	680(JP,A)	
	特開平 1	1 - 1 3 3	399(JP,A)	
	おおいち 1	0 2 2 1		

特開平10-221704(JP,A)
特開平05-232465(JP,A)
特開平02-287303(JP,A)
特開昭59-204009(JP,A)
特開昭61-112129(JP,A)

(58)調査した分野(Int.Cl., DB名)

G02F	1/1335	
G02F	1/13	101
G02F	1/1333	
G02F	1/1345	
G02F	1/1368	
H01L	21/3205	
H01L	21/336	
H01L	21/768	
H01L	23/522	
H01L	29/786	

D A