(12)公開特許公報(A)

(11)特許出願公開番号

特開2008-4738 (P2008-4738A)

(43) 公開日 平成20年1月10日(2008.1.10)

(51) Int.Cl.			FΙ			テーマコード (参考)		
HO1L	29/78	(2006.01)	HO1L	29/78	301V	5 F O 4 8		
HO1L	21/8242	(2006.01)	HO1L	27/10	621C	5 F O 8 3		
HO1L	27/108	(2006.01)	HO1L	27/10	671Z	5 F 1 4 O		
HO1L	21/8234	(2006.01)	HO1L	27/08	102C			
HOIL	27/088	(2006.01)		,				
	2.7 000	(2000) 0 //		審査	請求 有	請求項の数 13 OL (全 17 頁)		
(21) 出願番号 (22) 出願日		特願2006-172423 平成18年6月22日	(P2006-172423) (2006.6.22)	(71) 出願人	500174 エルビ 東京都	247 ゲーダメモリ株式会社 「中央区八重洲2-2-1		
				(74)代理人	100077	838		
					弁理士	 池田 憲保		
				(74)代理人	100082	924		
					弁理士	福田修一		
				(74) 代理人	100129	023		
					弁理士	佐々木 敬		
				(72)発明者	田中	義典		
					東京都	中央区八重洲二丁目2番1号 エル		
					ピーダ	メモリ株式会社内		
			最終頁に					

(54) 【発明の名称】半導体装置及びその製造方法

(57)【要約】

(19) **日本国特許庁(JP)**

【課題】 半導体装置の微細化に伴うトランジスタのシ ョートチャネル対策として、トレンチゲートTrが開発 されている。しかしながら、トレンチゲートTrはゲー ト電極と基板間の対向面積が増加するため、ゲート電極 の寄生容量が大きくなるという問題がある。

【解決手段】 本発明のトレンチゲートTrは、溝の内 部に第1のゲート電極と第2のゲート電極とを備えてい る。Trのチャネルとなる溝下部には、基板との間にゲ ート酸化膜を介した第1のゲート電極を備える。Trの 不純物拡散層と対向する溝部上部には、ゲート酸化膜と 溝サイドウォール膜とを介した第2のゲート電極を備え る。溝部上部のゲート電極と基板間をゲート酸化膜と溝 サイドウォールとの複合膜とすることでゲート電極の寄 生容量を小さくできる。

【選択図】 図4



【特許請求の範囲】

【請求項1】

半導体基板に形成された溝と、前記溝の下部にゲート絶縁膜を介して形成された第1の ゲート電極と、前記第1のゲート電極より上側にある溝上部の内壁に設けられたサイドウ ォールと、前記サイドウォールと前記第1のゲート電極の上面の一部とに接するように形 成された第2のゲート電極とを有するトレンチゲートトランジスタを備えたことを特徴と する半導体装置。

【請求項2】

前記第1のゲート電極は、トレンチゲートトランジスタのチャネルとなる溝の下部領域 に形成されたことを特徴とする請求項1に記載の半導体装置。

【請求項3】

前記第1のゲート電極の上面の位置は、基板界面における不純物拡散層の底面よりも低く、前記不純物拡散層から拡張して形成される空乏層の遠端部よりも高い位置にあることを特徴とする請求項2に記載の半導体装置。

【請求項4】

前記サイドウォールは、前記第1のゲート電極の上面と基板表面との間の溝内壁に沿って形成されたことを特徴とする請求項1に記載の半導体装置。

【請求項5】

前記第1のゲート電極は、不純物をドーピングしたシリコン膜により形成されたことを 特徴とする請求項1に記載の半導体装置。

【請求項6】

前記第2のゲート電極は、シリコン膜、シリサイド膜、メタル膜、窒化メタル膜のうちのいずれか1つを少なくとも含む導電膜により形成されたことを特徴とする請求項1に記載の半導体装置。

【請求項7】

前記サイドウォールは、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜のうちの いずれか1つを少なくとも含む絶縁膜により形成されたことを特徴とする請求項1に記載 の半導体装置。

【請求項8】

前記半導体装置は、前記トレンチゲートトランジスタをメモリセルのトランスファゲー 30 トトランジスタとして使用したダイナミックランダムアクセスメモリであることを特徴と する請求項1乃至7のいずれか1項に記載の半導体装置。

【請求項9】

半導体基板に溝を形成する工程と、前記溝の内部及び前記半導体基板上にゲート絶縁膜 を形成する工程と、前記溝の下部に第1のゲート電極を形成する工程と、前記第1のゲー ト電極より上側の溝内壁にサイドウォールを形成する工程と、前記サイドウォールと前記 第1のゲート電極の上面の一部に接するように第2のゲート電極を形成する工程とを備え たことを特徴とする半導体装置の製造方法。

【請求項10】

前記第1のゲート電極を形成する工程においては、電極となる導電膜を所定の厚さだけ 40 溝内に残すようにエッチングすることを特徴とする請求項9に記載の半導体装置の製造方 法。

【請求項11】

前記第1のゲート電極は、不純物をドーピングしたシリコン膜により形成されることを 特徴とする請求項10に記載の半導体装置の製造方法。

【請求項12】

前記第2のゲート電極は、シリコン膜、シリサイド膜、メタル膜、窒化メタル膜のうちのいずれか1つを少なくとも含む導電膜により形成されることを特徴とする請求項9に記載の半導体装置の製造方法。

【請求項13】

20

前記サイドウォールは、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜のうちの いずれか1つを少なくとも含む絶縁膜により形成されることを特徴とする請求項9に記載 の半導体装置の製造方法。

(3)

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、トレンチゲートトランジスタを備えた半導体装置及びその製造方法に関する

【背景技術】

[0002]

10

半導体装置の進歩は目覚しく、DRAM(Dynamic Random Access memory)を例に挙げ ると、ほぼ1~2年毎に2倍のペースで半導体素子の高集積化が為されている。この高集 積化達成のためにMOS(Metal-Oxide-Semiconductor)トランジスタの寸法も縮小化さ れている。これらの寸法縮小によりMOSトランジスタ(以下トランジスタをTrと記す)のショートチャネル効果が顕著となっている。大容量のDRAMでは、メモリセル寸法 とともにトランスファーゲートTrのチャネル長も縮小される。そのためトランスファー ゲートTrのパフォーマンスが低下し、DRAMメモリセルのリテンションや書き込み特 性の悪化が問題となっている。以下の説明においては、メモリセルのトランスファーゲー トTrをメモリセルTrと記載する。

[0003]

Trのショートチャネル対策の1つとして、チャネルを3次元構造としたトレンチゲートTrが開発されている。トレンチゲートTrとは半導体基板に溝を形成し、3次元の溝界面をチャネルとすることでチャネル長を長くしている。このトレンチゲートTr(RCAT=Recess Channel Access Transistorとも呼ばれている)を用いたDRAMについて、図1~3を参照して説明する。図1にはメモリセル平面図、図2には周辺回路Trの平面図、図3には図1のラインA-A'におけるメモリセル断面図を示す。

図1に示すメモリセルは、1つの活性領域1に2ビットのメモリセルが配置され、1ビットのセル領域としては6F²である。活性領域1の中央部にビット線コンタクトを有し、その左右にメモリセルTrと基板コンタクト5に接続されたキャパシタから構成される。横(X)方向に配線されたビット線6、縦(Y)方向に配線されたワード線(ゲート電極を含む)2を共通配線とし、多数のメモリセルが行列状に繰り返し配列される。ソース、ドレインとなる基板表面には選択エピタキシャル層3が形成され、ワード線2の側壁にはLDDサイドウォール4が形成されている。

[0005]

図2に示す周辺回路Trは、活性領域1内にゲート電極となるワード配線2と、ソース 及びドレイン拡散層領域とをそれぞれ備えている。拡散層上には選択エピタキシャル層3 が堆積されている。それぞれの拡散層は選択エピタキシャル層3上の基板コンタクト8に より他の素子と接続される。ワード線2の側壁にはLDDサイドウォール4が形成されて いる。図3に示すメモリセルは、トレンチ分離絶縁膜10、溝11、ゲート酸化膜12、 ゲート電極13、第1の基板コンタクト内導電膜層14、低濃度不純物拡散層 15、高 濃度不純物拡散層 16、ゲート電極上絶縁膜マスク(SiN、Al₂O₃膜)17、第2 の基板コンタクト内導電膜層19、ゲート電極側壁酸化膜20を備えている。 【0006】

トレンチゲートTrは、Trのチャネル部分を溝形状とし、Trのソース、ドレイン間 の実効的な距離を長くすることで、Trのショートチャネル効果を抑制することができる 。しかしながら本構造においては、ゲート電極13と基板間の対向面積が増加する。その ためワード線2の寄生容量が大きくなり、電位をオン状態にしたとき、その立ち上がり特 性が悪化する問題がある。場合によっては、ワード線2の1本に繋がっているメモリセル の数を少なくする(つまりワード線1本の長さを短くする)必要があるため、チップサイ

20

30

10

20

ズが大きくなるデメリットがある。

[0007]

このようなトレンチゲートTrに関する先行文献として下記特許文献がある。特許文献 1 (特開2004-95745)では、トレンチゲート電極として第1導電層と第2導電 層からなる下部ゲート電極を形成する。第1導電層を第2導電層表面より低くなるように エッチングし、溝を形成する。その溝にサイドウォールを形成し、さらに上部ゲート電極 を形成している。これらの構成とすることで上部ゲート電極のシリサイドとゲート絶縁膜 の間隔を確保し、ゲート絶縁耐圧の劣化を抑制している。特許文献2(特開2005-3 54069)では、基板に形成された溝部をチャネルとするRCATが示されている。こ れらの先行文献においては、本願発明の課題、半導体装置の構造、その製造方法に関する 記載はなく、技術的示唆もない。

【 0 0 0 8 】

【 特 許 文 献 1 】 特 開 2 0 0 4 - 9 5 7 4 5 号 公 報

【特許文献 2 】特開 2 0 0 5 - 3 5 4 0 6 9 号公報

【発明の開示】

【発明が解決しようとする課題】

[0009]

上記したように半導体装置の微細化にともない、Trのショートチャネル効果が顕著と なっている。このショートチャネル効果を改善するためにトレンチゲートTrが開発され ている。しかしながら、トレンチゲートTrはゲート電極と基板間の対向面積が増加する ため、ゲート電極の寄生容量が大きくなるという問題がある。トレンチゲートTrを例え ばDRAMのメモリセルTrに採用した場合には、ゲート電極を含むワード線の寄生容量 が大きくなる。そのためワード線の電位をオン状態にしたとき、立ち上がり特性が悪化す る問題がある。さらにワード線に繋がっているメモリセルの数を少なくする必要があるた め、チップサイズが大きくなるデメリットもある。本発明の目的は、これらの問題に鑑み 、ゲート電極の寄生容量が小さいトレンチゲートTrを備えた半導体装置と、その製造方 法を提供することにある。

【課題を解決するための手段】

[0010]

本願は上記した課題を解決するため、基本的には下記に記載される技術を採用するもの 30 である。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれ ることは言うまでもない。

[0011]

本発明の半導体装置は、半導体基板に形成された溝と、前記溝の下部にゲート絶縁膜を 介して形成された第1のゲート電極と、前記第1のゲート電極より上側にある溝上部の内 壁に設けられたサイドウォールと、前記サイドウォールと前記第1のゲート電極の上面の 一部とに接するように形成された第2のゲート電極とを有するトレンチゲートトランジス 夕を備えたことを特徴とする。

本発明の半導体装置の前記第1のゲート電極は、トレンチゲートトランジスタのチャネ 40 ルとなる溝の下部領域に形成されたことを特徴とする。

【0013】

本発明の半導体装置の前記第1のゲート電極の上面の位置は、基板界面における不純物 拡散層の底面よりも低く、前記不純物拡散層から拡張して形成される空乏層の遠端部より も高い位置にあることを特徴とする。

[0014]

本発明の半導体装置の前記サイドウォールは、前記第1のゲート電極の上面と基板表面との間の溝内壁に沿って形成されたことを特徴とする。

【 0 0 1 5 】

本発明の半導体装置の前記第1のゲート電極は、不純物をドーピングしたシリコン膜に 50

より形成されたことを特徴とする。

[0016]

本発明の半導体装置の前記第2のゲート電極は、シリコン膜、シリサイド膜、メタル膜 、窒化メタル膜のうちのいずれか1つを少なくとも含む導電膜により形成されたことを特 徴とする。

[0017]

本発明の半導体装置の前記サイドウォールは、シリコン酸化膜、シリコン窒化膜、シリ コン酸窒化膜のうちのいずれか1つを少なくとも含む絶縁膜により形成されたこと特徴と する。

[0018]

10

本発明の半導体装置は、前記トレンチゲートトランジスタをメモリセルのトランスファ ゲートトランジスタとして使用したダイナミックランダムアクセスメモリであることを特 徴とする。

【0019】

本発明の半導体装置の製造方法は、半導体基板に溝を形成する工程と、前記溝の内部及 び前記半導体基板上にゲート絶縁膜を形成する工程と、前記溝の下部に第1のゲート電極 を形成する工程と、前記第1のゲート電極より上側の溝内壁にサイドウォールを形成する 工程と、前記サイドウォールと前記第1のゲート電極の上面の一部に接するように第2の ゲート電極を形成する工程とを備えたことを特徴とする。

[0020]

本発明の半導体装置の製造方法の前記第1のゲート電極を形成する工程においては、電 極となる導電膜を所定の厚さだけ溝内に残すようにエッチングすることを特徴とする。 【0021】

本発明の半導体装置の製造方法における前記第1のゲート電極は、不純物をドーピング したシリコン膜により形成されることを特徴とする。

[0022]

本発明の半導体装置の製造方法における前記第2のゲート電極は、シリコン膜、シリサ イド膜、メタル膜、窒化メタル膜のうちのいずれか1つを少なくとも含む導電膜により形 成されることを特徴とする。

【0023】

本発明の半導体装置の製造方法における前記サイドウォールは、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜のうちのいずれか1つを少なくとも含む絶縁膜により形成 されることを特徴とする。

【発明の効果】

[0024]

本発明の半導体装置は、第1のゲート電極と第2のゲート電極とを有するトレンチゲートTrを備えている。トレンチゲートTrの溝の下部にはゲート酸化膜と第1のゲート電極が形成されている。第1のゲート電極の上面の位置は、基板界面における不純物拡散層の底面よりも低く、前記不純物拡散層から拡張して形成される空乏層の遠端部よりも高い位置とする。さらに第1のゲート電極の上側にある溝の上部内壁に、第1のゲート電極上部表面の中央部分が露出するように溝サイドウォールを形成する。第1のゲート電極の上部表面の一部と接するように第2のゲート電極を設ける。溝上部のゲート電極と基板間をゲート酸化膜と溝サイドウォールとの複合膜とすることでゲート電極の寄生容量を小さくできる効果がある。さらに本発明のトレンチゲートTrをDRAMのメモリセルTrとすることで、ゲート電極の寄生容量、すなわちワード線の寄生容量を低減することによりメモリセルTrのオン特性の劣化を回避し、且つチップサイズの増加がない良好なデバイス特性をもったDRAMメモリセルを実現できる。

【発明を実施するための最良の形態】

【0025】

本発明の半導体装置とその製造方法について、図を参照して説明する。

20

【実施例1】

[0026]

実施例1の半導体装置とその製造方法について、図1、図2、図4~26を参照して説明する。図1にはメモリセル平面図、図2には周辺回路Tr平面図を示す。図4には、図1のDRAMメモリセルのラインA-A'における断面図を示す。図5~26には工程順に、(a)図1のDRAMメモリセルのラインA-A'の断面図、(b)図2の周辺回路 TrのラインB-B'の断面図を示す。図1,図2の平面図は基本的構成を示すものであることから、本発明にも適用される構成である。

図4に示すトレンチゲートTrは、シリコン基板内に設けられた溝11にゲート酸化膜 10 12を介して第1のゲート電極21を形成する。第1のゲート電極21はシリコン基板表面 より低く落ち込むように形成されている。この第1のゲート電極21の上面の位置は、基 板界面における不純物拡散層の底面よりも低く、不純物拡散層から拡張して形成される空 乏層の遠端部よりも高い位置とすることが好ましい。さらに溝サイドウォール22は、溝 11の上部内壁と第1のゲート電極21に接するようにかつ、第1のゲート電極21の表面 中央部分を露出させるように形成されている。溝サイドウォール22並びに第1のゲート 電極21の上表面の一部に接するように第2のゲート電極23が形成されている。その他 の構成は図3と同様であり、同じ符号としその説明を省略する。

【0028】

本発明のトレンチゲートTrは、第1のゲート電極21と第2のゲート電極23とを有20 することを特徴とする。溝の下部でチャネルとして動作する領域は、薄いゲート酸化膜を 介した第1のゲート電極とする。溝上部においてソース不純物拡散層/ドレイン不純物拡 散層と接する領域は、ゲート酸化膜12と溝サイドウォール22を介した第2のゲート電 極とする。このようにチャネル以外の溝領域はゲート酸化膜12と溝サイドウォール22 との多層絶縁膜とする。この構成により、ゲート電極の寄生容量を低減できる。その結果 、特性の優れたTrが得ることができる。

[0029]

以下に図 5 ~ 図 2 6 の断面図を参照して、工程順に製造方法を説明する。それぞれの図において、左側(a)は図 1 の D R A M メモリセルのライン A ‐ A 'における断面図、右側(b)は図 2 の周辺回路 T r のライン B ‐ B 'における断面図を示す。本発明はメモリ セル T r にトレンチゲート T r 、周辺回路部の T r には通常 T r を用いた実施例である。 【 0 0 3 0 】

図5 に示すようにシリコン基板にSTI(Shallow Trench Isolation)法によりトレン チ分離絶縁膜30を形成し、各々の活性領域を絶縁分離する。シリコン基板全面に熱酸化 法により750~1100 程度の温度で熱酸化膜31を形成する。さらにその上にCV D(Chemical Vapor Deposition)法でシリコン窒化膜(以下、SiN膜と記す)32を 積層する。その後パターニングし、メモリセルの所望の領域に熱酸化膜31とSiN膜3 2の積層パターンを残す。この時、周辺回路部はパターニングしない。 【0031】

熱酸化膜31とSiN膜32の積層パターンを覆うようにCVD法でSiN膜を堆積す 40 る。RIEによる異方性エッチングを行い、積層パターンの側壁にSiN膜サイドウォー ル33を形成する(図6)。メモリセル内の熱酸化膜31とSiN膜32との積層膜と、 SiN膜サイドウォール33で覆われていないシリコン基板部にRIEにより異方性ドラ イエッチングすることでトレンチゲートTrのチャネル領域となる溝34を形成する。そ の際、STIの一部領域にも溝35が形成される(図7)。

[0032]

トレンチゲートTrの溝34を形成するときのマスクに使ったSiN膜32、SiN膜 サイドウォール33を100~200 程度の燐酸溶液で除去する。その後露出した熱酸 化膜31をフッ酸(HF)溶液で除去する。酸及びアルカリ液での前処理を行った後、7 50~1100 で膜厚10nm以下の熱酸化を行い、HF溶液で除去する。再び酸及び

50

アルカリ液での前処理を行った後、750~1100 で熱酸化し、ゲート酸化膜36を 形成する。さらに連続して不純物をドーピングしたシリコン膜からなる第1のゲート導電 膜37を500~600 程度の温度でCVD法にて堆積する(図8)。 [0033]

周辺回路部にレジストパターン38を残し、メモリセル内をプラズマドライエッチする 。 こ の エ ッ チ ン グ に よ り 溝 内 底 部 の み に ゲ ー ト 導 電 膜 3 7 の 一 部 か ら な る 第 1 の ゲ ー ト 電 極37~を形成する。第1のゲート電極37~の上面の位置は、基板界面における不純物 拡散層の底面よりも低く、不純物拡散層から拡張して形成される空乏層の遠端部よりも高 い位置にすることが好ましい。すなわち第1のゲート電極37,の高さを基板側の空乏層 領域内とすることで、基板界面におけるTrのチャネルとして機能する基板領域を効率よ くカバーできる。この高さが低くなるとTrはオフセット状態となり、高すぎると寄生容 量を小さくする効果が少なくなる(図9)。

[0034]

シリコン 基 板 全 面 に シリコン 酸 化 膜 、 S i N 膜 、 シリコン 酸 窒 化 膜 (S i O Ν 膜) 、 あ るいはそれらの積層膜を溝サイドウォール膜39としてCVD法で堆積する(図10)。 堆積された溝サイドウォール膜39の全面を、RIEにより異方性ドライエッチングする 。この異方性ドライエッチングにより、第1のゲート電極37 ′が形成されていない溝の 上部内壁に、溝サイドウォール膜39からなる溝サイドウォール39′を形成する。溝サ イドウォール39'は、第1のゲート電極37'の上面から基板表面までの間の溝内壁に 形 成 さ れ る 。 こ の と き 第 1 の ゲ ー ト 電 極 3 7 'の 上 面 中 央 部 は 露 出 状 態 と す る (図 1 1)

[0035]

溝内部に形成した第1ゲート電極表面に接するように第2のゲート導電膜40としてC VD法によりシリコン膜を堆積する。第2のゲート導電膜40としてはシリコン膜の他に 、シリサイド膜、W、Ti等のメタル膜、窒化メタル膜、あるいはそれらの積層膜が使用 できる。その際周辺回路部は、第1のゲート電極とこれら導電膜が上下に完全に積層され た構造となる。その後さらにSiN膜、酸化膜及びこれらの積層膜、あるいは酸化アルミ (図12)。

[0036]

メモリセル部及び周辺回路部の所望の領域にレジストパターン42、44を形成する。 RIEによる異方性ドライエッチングによりメモリセル部の絶縁膜ハードマスク41^、 第 2 のゲート電極 4 0 ′及び周辺回路部の絶縁膜ハードマスク 4 1 ″、第 2 のゲート電極 4 0 "、第 1 のゲート電極 3 7 "を形成する(図 1 3)。これらのゲート電極をマスクと して、1 e 1 2 ~ 5 e 1 4 c m ² 程度の不純物をイオン注入する。その後900~11 00 の温度でアニールを行い、不純物拡散層を活性化する。メモリセルTr及び周辺回 路 部 T r の ソ ー ス 、 ド レ イ ン と な る 低 濃 度 不 純 物 拡 散 層 4 3 , 4 5 を 形 成 す る (図 1 4)

[0037]

ゲートエッチング時の基板ダメージを除去するためにランプ装置や炉内にて750~1 40 100 程度の温度でゲート電極の側壁を酸化する。メタル膜やメタル窒化膜を第2のゲ ート電極として用いる場合には、メタル膜やメタル窒化膜が酸化されず、シリコン膜のみ が酸化される選択酸化条件を用いる。メモリセルのTr及び周辺回路部Trのゲート電極 に 側 壁 酸 化 膜 5 1 , 5 5 が 形 成 さ れ る 。 続 い て S i N 膜 、 酸 化 膜 及 び こ れ ら の 積 層 膜 、 あ るいはAL, O, 等のメタル酸化膜からなるLDDサイドウォール52、56をゲート電 極横に形成する。さらにその後このLDDサイドウォール52、56とトレンチ分離絶縁 膜 3 0 に 囲 ま れ た シ リ コ ン 基 板 表 面 に 選 択 エ ピ タ キ シ ャ ル 層 5 3 、 5 7 を 成 膜 す る 。 こ の 際、周辺回路部の不純物拡散層領域には再度1 e 1 5 ~ 1 e 1 6 c m ^{- 2} 程度の高濃度の 不純物を注入し、高濃度不純物拡散層54を形成する(図15)。 [0038]

30

10

シリコン酸化膜及びボロン(B)、リン(P)をドーピングしたシリコン酸化膜(BP SG: Boron Phosphorous Silicate Glass)からなる層間絶縁膜58をCVD法により堆 積する。その後、熱処理を行うことによりBPSG膜を流動させて平坦化し、さらにCM P(Chemical Mechanical Polishing)法による研磨処理を追加して表面を平坦化する(図16)。メモリセル内の所望の領域にレジストパターン60をマスクにRIEによる異 方性ドライエッチングをすることで、基板コンタクトホール59を選択エピタキシャル層 上に開口する(図17)。

[0039]

基板コンタクトホール59内の選択エピタキシャル層表面に接触するように不純物をド ーピングしたシリコンからなる導電膜61をシリコン基板全面に堆積する(図18)。R IEによる異方性ドライエッチング、CMPあるいはそれらの組み合わせプロセスによっ てエッチバックし、導電膜61をメモリセル内の基板コンタクト内部にコンタクトプラグ 61、として残す。この時、絶縁膜ハードマスク41、41、の表面が露出するまで、 導電 膜 6 1 と同 時 に 層 間 絶 縁 膜 5 8 も エッチバック す る (図 1 9)。 [0040]

シリコン酸化膜からなる層間絶縁膜63をシリコン基板全面にCVD法により堆積する 。メモリセルTrで挟まれたコンタクトプラグ61~にビット線コンタクトホール64を R I E による異方性ドライエッチングで開口する。同時に周辺回路部のソース、ドレイン 領域の選択エピタキシャル層上にもコンタクトホール65を開口する。メモリセルTrの ソースドレインには、不純物をドーピングしたコンタクトプラグ61^からの不純物拡散 により高濃度不純物拡散層66が形成される(図20)。

 $\begin{bmatrix} 0 & 0 & 4 & 1 \end{bmatrix}$

DRAMメモリセルのビットラインとなるW、Ti、TiN、AL等からなるメタル配 線 6 9 、 7 1 を メ モ リ セ ル 内 及 び 周 辺 回 路 部 内 に 各 々 形 成 す る 。 そ の 際 、 メ タ ル 配 線 と メ モリ セル 部 基 板 コン タク ト プ ラ グ の 界 面 及 び メ タ ル 配 線 と 周 辺 回 路 部 選 択 エ ピ タ キ シ ャ ル 層界面には各々CoSi、TiSi、WSi等のメタルシリサイド膜67、68が形成さ れる場合もある。さらにシリコン基板全面を覆うようにSiN膜やシリコン酸化膜及びそ れらの積層膜からなる層間絶縁膜70をCVD法で堆積し、CMPで平坦化する(図21)。

[0042]

レジストパターン73をマスクとして、メモリセル部のコンタクトプラグの他方に接す るようにコンタクトホール74をRIEによる異方性ドライエッチングで開口する(図2 2)。コンタクトホール74内部に不純物をドーピングしたシリコン膜、あるいはTi、 T i N 、 W 等 の メ タ ル 膜 、 メ タ ル 窒 化 膜 及 び こ れ ら の 複 合 膜 か ら な る 導 電 プ ラ グ 7 5 を 形 成する。その後、この導電プラグ75と同じような材質からなり、且つ、導電プラグ75 の中心に対して、位置がずれるように導電プラグ引出しパッド76を形成する。さらにこ の 導 電 プ ラ グ 引 出 し パ ッ ド 7 6 を 覆 う よ う に S i N 膜 7 7 及 び シ リ コ ン 酸 化 膜 7 8 か ら な る 層 間 絶 縁 膜 を C V D 法 に よ り 堆 積 す る (図 2 3)。

 $\begin{bmatrix} 0 & 0 & 4 & 3 \end{bmatrix}$

キャパシタを形成するためのコンタクトホール79をメモリセルの層間絶縁膜に開口す 40 る。コンタクトホール79は、コンタクトホール79の中心と導電膜パッド76の中心が ほぼ一致する位置に形成する(図24)。コンタクトホール79の内壁面を覆うように、 かつ導電膜パッド76と接するようにキャパシタの下部電極80を形成する。下部電極8 0の材質として、シリコン膜やW、Ti、Pt、Ru等のメタル膜、さらにこれらメタル の窒化膜、あるいはこれらの積層膜をCVD法にて堆積する。その後、RIEによる異方 性ドライエッチングやCMPにてコンタクト内部にキャパシタ下部電極80を形成する(図 2 5)。キャパシタ下部電極 8 0 上に T a 2 O 5 、 A l 2 O 3 、 H f O 、 Z r O やこれ らの積層及び混合膜からなるキャパシタ絶縁膜81を堆積する。さらにW、Ti、Pt、 Ru等のメタル膜、これらメタルの窒化膜、あるいはこれらの積層膜からなるキャパシタ 上部電極82を形成する(図26)。 50

20

[0044]

本実施例のトレンチゲートTrは、溝の内部に第1のゲート電極と第2のゲート電極を 備える。溝の内部基板にゲート酸化膜を形成し、溝の下部に第1のゲート電極を形成する 。第1のゲート電極が存在しない溝部上部内壁には、第1のゲート電極上部表面の中央部分 が露出するように溝サイドウォールを形成する。溝サイドウォールに接し、第1のゲート 電極の上部表面に接続するように第2のゲート電極を形成する。Trのチャネル部分を3 次元の溝形状とすることで、Trのソース、ドレイン間の実効的な距離を長くし、ショー トチャネル効果を抑制することができる。チャネルとして機能する溝下部はゲート酸化膜 を介した第1のゲート電極により所定のTrを形成する。一方チャネルとして機能しない 溝上部には溝サイドウォールを形成し、ゲート酸化膜と溝サイドウォールを介した第2の ゲート電極とする。ゲート酸化膜と溝サイドウォールの多層膜とすることでゲート電極の 寄生容量を小さくすることができる。本発明のトレンチゲートTrをメモリセルTrとし て用いることにより、ワード線の寄生容量の増大を抑制し、オン特性の悪化やそれに伴う チップサイズの増加がない良好なデバイス特性をもったDRAMセルを実現できる。 【実施例2】

(9)

[0045]

実施例2として、キャパシタの下部電極を筒状にした実施例を示す。実施例2の断面図 を図27に示す。図25に示す断面図までは実施例1と同様である。図25に示すように キャパシタ下部電極80を形成した後、層間絶縁膜78を除去し、筒状のキャパシタ下部 電極83を形成する。キャパシタ下部電極83上に、Ta2O5、A12O3、HfO、 ZrOやこれらの積層及び混合膜からなるキャパシタ絶縁膜84を堆積する。さらにW、 Ti、Pt、Ru等のメタル膜、これらメタルの窒化膜、あるいはこれらの積層膜からな るキャパシタ上部電極85を形成する。実施例2は、キャパシタ下部電極83の両壁面を 利用することができることから、大きなキャパシタンスが得られる。 【0046】

本実施例のメモリセルTrは、トレンチゲートTr構造とする。実施例1と同様にワード線の寄生容量の増大を抑制し、オン特性の悪化やそれに伴うチップサイズの増加がない 良好なデバイス特性をもったDRAMセルを実現できる。

【実施例3】

【0047】

実施例3として図28を参照して説明する。図28には、メモリセル内の基板コンタクトプラグ86を形成した断面図を示す。実施例3はメモリセル内の基板コンタクトを直接シリコン基板表面に接するシリコン膜のコンタクトプラグ86により形成する。実施例1における選択エピタキシャル層とコンタクトプラグがらなる取り出し電極の代わりに、不純物をドーピングしたシリコン膜からなるコンタクトプラグ86を取り出し電極とする。 選択エピタキシャル層を成膜しないで層間絶縁膜を堆積し、メモリセル内に基板コンタクトを開口し、コンタクトプラグ86を形成する。またメモリセルTrのソースドレイン不純物拡散層には、シリコン膜からの不純物拡散により高濃度不純物拡散層を形成する。

本実施例のメモリセルTrは、トレンチゲートTr構造とする。実施例1と同様にワー 40 ド線の寄生容量の増大を抑制し、メモリセルTrのオン特性の悪化やそれに伴うチップサ イズの増加がない良好なデバイス特性をもったDRAMセルを実現できる。

【実施例4】

[0049]

実施例4として図29を参照して説明する。図29には、メモリセル内の基板コンタクトプラグを形成した断面図を示す。実施例4はコンタクトプラグをメタルプラグ90により形成する実施例である。メモリセル内の基板コンタクト開口後、W、Ti、TiNやそれらの積層膜からなるメタルプラグ90を形成する。またメタルプラグ90と基板表面の間にCoSi、WSi、TiSiなどのメタルシリサイド膜91を有している。メタルを プラグ材料とすることからシリコン基板とのコンタクト抵抗は小さくできる。ソースドレ 10

イン不純物拡散層とのコンタクト抵抗を小さくできることから、本実施例ではメモリセル Trの高濃度不純物拡散層は形成しない。

【 0 0 5 0 】

本実施例のメモリセルTrは、トレンチゲートTr構造とする。他の実施例と同様にワード線の寄生容量の増大を抑制し、メモリセルTrのオン特性の悪化やそれに伴うチップ サイズの増加がない良好なデバイス特性をもったDRAMセルを実現できる。 【0051】

本発明の半導体装置は、溝の内部に第1のゲート電極と第2のゲート電極とを有するトレンチゲートTrを備えている。Trのチャネルとなる溝下部には、基板との間にゲート酸化膜を介した第1のゲート電極を備える。この第1のゲート電極の上面の位置は、基板界面における不純物拡散層の底面よりも低く、不純物拡散層から拡張して形成される空乏層の遠端部よりも高い位置とする。Trの不純物拡散層と対向する溝部上部には、ゲート酸化膜と溝サイドウォール膜とを介した第2のゲート電極を備える。溝部上部のゲート電極と基板間をゲート酸化膜と溝サイドウォールとの複合膜とすることでゲート電極の寄生容量を小さくできる効果が得られる。さらに本発明のトレンチゲートTrをDRAMのメモリセルTrとして用いることで、ワード線の寄生容量の増大を抑制し、オン特性の悪化やそれに伴うチップサイズの増加がない良好なデバイス特性をもったDRAMメモリセルを実現できる。

[0052]

以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定され 20 るものではなく、その趣旨を逸脱しない範囲で種々変更して実施することが可能であり、 本願に含まれることはいうまでもない。

【図面の簡単な説明】

【0053】

【図1】DRAMメモリセルの平面図である。

【図2】周辺回路トランジスタの平面図である。

【図3】従来例におけるDRAMメモリセルの断面図である。

【図4】本発明におけるDRAMメモリセルの断面図である。

- 【図 5 】実施例 1 の製造方法に係る D R A M メモリセル (a) 、 周辺トランジスタ (b) を工程順に説明する断面図である。
- 【図6】実施例1の製造方法に係るDRAMメモリセル(a)、周辺トランジスタ(b) を工程順に説明する断面図である。 【図7】実施例1の製造方法に係るDRAMメモリセル(a)、周辺トランジスタ(b)

を工程順に説明する断面図である。 【図 8 】実施例 1 の製造方法に係るDRAMメモリセル(a)、周辺トランジスタ(b)

を工程順に説明する断面図である。 【図 9 】実施例 1 の製造方法に係るDRAMメモリセル(a)、周辺トランジスタ(b) を工程順に説明する断面図である。

【図10】実施例1の製造方法に係るDRAMメモリセル(a)、周辺トランジスタ(b)を工程順に説明する断面図である。

【図11】実施例1の製造方法に係るDRAMメモリセル(a)、周辺トランジスタ(b)を工程順に説明する断面図である。

【図12】実施例1の製造方法に係るDRAMメモリセル(a)、周辺トランジスタ(b)を工程順に説明する断面図である。 【図13】実施例1の製造方法に係るDRAMメモリセル(a)、周辺トランジスタ(b

)を工程順に説明する断面図である。 【図14】実施例1の製造方法に係るDRAMメモリセル(a)、周辺トランジスタ(b

)を工程順に説明する断面図である。 【図15】実施例1の製造方法に係るDRAMメモリセル(a)、周辺トランジスタ(b)を工程順に説明する断面図である。

JP 2008-4738 A 2008.1.10

(11)

【図16】実施例1の製造方法に係るDRAMメモリセル(a)、周辺トランジスタ(b)を工程順に説明する断面図である。 【図17】実施例1の製造方法に係るDRAMメモリセル(a)、周辺トランジスタ(b) を 工 程 順 に 説 明 す る 断 面 図 で あ る 。 【図18】実施例1の製造方法に係るDRAMメモリセル(a)、周辺トランジスタ(b)を工程順に説明する断面図である。 【図19】実施例1の製造方法に係るDRAMメモリセル(a)、周辺トランジスタ(b)を工程順に説明する断面図である。 【図20】実施例1の製造方法に係るDRAMメモリセル(a)、周辺トランジスタ(b)を工程順に説明する断面図である。 【図21】実施例1の製造方法に係るDRAMメモリセル(a)、周辺トランジスタ(b) を 工 程 順 に 説 明 す る 断 面 図 で あ る 。 【図22】実施例1の製造方法に係るDRAMメモリセル(a)、周辺トランジスタ(b)を工程順に説明する断面図である。 【図23】実施例1の製造方法に係るDRAMメモリセル(a)、周辺トランジスタ(b) を 工 程 順 に 説 明 す る 断 面 図 で あ る 。 【図24】実施例1の製造方法に係るDRAMメモリセル(a)、周辺トランジスタ(b)を工程順に説明する断面図である。 【 図 2 5 】実施 例 1 の 製造方法に係る D R A M メモリセル(a)、 周辺 トランジスタ(b)を工程順に説明する断面図である。 【図26】実施例1の製造方法に係るDRAMメモリセル(a)、周辺トランジスタ(b) を 工 程 順 に 説 明 す る 断 面 図 で あ る 。 【図 2 7 】実施 例 2 の 製造方法に係る D R A M メモリセル (a) 、 周 辺 トランジスタ (b)を説明する断面図である。 【図28】実施例3の製造方法に係るDRAMメモリセルの断面図である。 【図29】実施例4の製造方法に係るDRAMメモリセルの断面図である。 【符号の説明】 [0054]1 活性領域 2 ワード線(ゲート電極を含む) 3 選択エピタキシャル層 4 LDDサイドウォール 5、8 基板コンタクト 6 ビット線 1 0 トレンチ分離絶縁膜 1 1 溝 1 2 ゲート酸化膜 1 3 ゲート電極 1 4 第1の基板コンタクト内導電膜層 15 低濃度不純物拡散層 1 6 高濃度不純物拡散層 1 7 ゲート 電 極 上 絶 縁 膜 マ ス ク 1 8 LDDサイドウォール 19 第2の基板コンタクト内導電膜層 2 0 ゲート電極側壁酸化膜 2 1 第1のゲート電極 22 溝サイドウォール 23 第2のゲート電極 3 0 トレンチ分離絶縁膜

3 1 熱酸化膜

50

40

10

20

(12)

32 シリコン窒化膜(SiN膜) 33 SiN 膜 サイドウォール 34、35 濭 ゲート酸化膜 36 第1のゲート導電膜 37 37' 第1のゲート電極(メモリセル部) 37" 第 1 の ゲ ー ト 電 極 (周 辺 回 路 部) 38、42、44 レジスト 39 溝サイドウォール膜 39' 溝サイドウォール 4 0 第 2 の ゲ ー ト 導 電 膜 第2のゲート電極(メモリセル部) 40' 40" 第2のゲート電極(周辺回路部) 4 1 絶 縁 膜 41' 絶縁 膜 ハ ー ド マ ス ク (メ モ リ セ ル 部) 4 1 " 絶縁膜ハードマスク(周辺回路部) 43、45 低濃度不純物拡散層 51、55 ゲート電極側壁の酸化膜 52、56 LDDサイドウォール 53、57 選択エピタキシャル層 54 高濃度不純物拡散層 58、58'、58" 層間絶縁膜 59 基板コンタクトホール 6 0 レジストパターン 6 1 コンタクトプラグ導電膜 61' コンタクトプラグ 6 3 層間絶縁膜 ビット線コンタクトホール 6 4 65 コンタクトホール 6 6 高濃度不純物拡散層 67,68 シリサイド膜 69、71 メタル配線 層 間 絶 縁 膜 70 73 レジストパターン 74 コンタクトホール 75 導電プラグ 76 導電プラグ引出しパッド 77 SiN膜 78 シリコン酸化膜 79 コンタクトホール 8 0 キャパシタの下部電極 81、84 キャパシタ絶縁膜 82、85 キャパシタ上部電極 83 筒状のキャパシタ下部電極 コンタクトプラグ 86 90 メタルプラグ 91 メタルシリサイド膜

10

20







【図4】





【図7】







32





37





(b)



37 36











【図 1 6】 (a)



























【図 2 4 】 (a)













【図29】



フロントページの続き

F ターム(参考)	5F048	AA01	AA07	AB01	AC01	AC10	BA19	BB01	BB02	BB06	BB07
		BB08	BB09	BB12	BB20	BC01	BC06	BD01	BD07	BF06	BF07
		BF11	BF15	BF16	BG13	DA25	DA27				
	5F083	AD04	AD10	AD24	AD48	AD49	AD56	GA03	JA02	JA06	JA35
		JA36	JA38	JA39	LA21	MA06	MA17	MA20	NA01	PR25	PR44
		PR45	PR54	PR55	ZA05						
	5F140	AA11	AA21	AA39	AB09	AC32	BA01	BB05	BB06	BC15	BE02
		BE03	BE07	BF04	BF14	BF15	BF18	BF20	BF43	BG09	BG11
		BG12	BG14	BG19	BG20	BG22	BG28	BG31	BG38	BG40	BG44
		BG49	BG52	BG53	BH06	BH15	BJ04	BJ05	BJ07	BJ08	BJ10
		BJ11	BJ15	BJ17	BJ18	BJ20	BJ27	BK02	BK13	BK16	BK18
		BK21	BK27	BK29	CB04	CC07	CC08	CC20	CE07	CE20	