

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(51) Int. Cl. ⁶ H01L 29/786	(11) 공개번호 특 1997-0054502	(43) 공개일자 1997년 07월 31일
(21) 출원번호 특 1995-0054709		
(22) 출원일자 1995년 12월 22일		
(71) 출원인 삼성전자 주식회사 김광호		
(72) 발명자 김남덕		
(74) 대리인 이영필, 권석흥, 노민식		

심사청구 : 있음

(54) 수직형 박막트랜지스터와 그 제조방법, 및 이를 이용한 초박막액정표시소자용 화소 어레이

요약

신규한 수직형 박막트랜지스터와 그 제조방법, 및 이를 이용한 초박막액정표시소자용 화소 어레이가 개시되어 있다. 투명한 기판 상에 화소전극이 형성된다. 상기 화소전극 상에는, 오믹 반도체층과 절연층을 사이에 두고 소오스 및 드레인 전극이 테이퍼 식각방법으로 수직구조로써 형성된다. 상기 소오스 및 드레인 전극 상에는 액티브 반도체층 및 게이트절연층이 차례로 형성된다. 상기 게이트절연층 상에는 게이트전극이 소오스 및 드레인 전극에 셀프-얼라인되어 형성된다.

소오스전극과 게이트전극 간에 오버랩 폭이 형성되지 않아 기생용량을 감소시킬 수 있다.

대표도

도 3

명세서

[발명의 명칭]
수직형 박막트랜지스터와 그 제조방법, 및 이를 이용한 초박막액정표시소자용 화소 어레이

[도면의 간단한 설명]
제3도는 본 발명에 의한 수직형 박막트랜지스터의 단면도.

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

(57) 청구의 범위

청구항 1

투명한 기판; 상기 기판 상에 형성된 화소전극; 상기 화소전극 상에 위치하며, 오믹 반도체층과 절연층을 사이에 두고 테이퍼 식각방법으로 수직구조로써 형성된 소오스 및 드레인 전극; 상기 소오스 및 드레인 전극 상에 차례로 형성된 액티브 반도체층 및 게이트절연층; 및 상기 게이트절연층 상에 위치하며, 상기 소오스 및 드레인 전극에 셀프-얼라인되어 형성된 게이트전극을 구비하는 것을 특징으로 하는 박막트랜지스터.

청구항 2

제1항에 있어서, 상기 테이퍼 식각으로 형성된 소오스 및 드레인 전극으로 인해, 상기 액티브 반도체층의 경사가 낮아진 것을 특징으로 하는 박막트랜지스터.

청구항 3

제1항에 있어서, 상기 오믹 반도체층은 불순물이 도우프된 비정질실리콘으로 형성된 것을 특징으로 하는 박막트랜지스터.

청구항 4

투명한 기판 상에 화소전극을 형성하는 단계; 상기 결과물 상에 제1 금속층, 제1 오믹 반도체층, 제1 절

연층, 제2 오믹 반도체층 및 제2 금속층을 차례로 증착하는 단계; 사진식각 공정으로 상기 적층된 층들을 테이퍼 식각하여 제1 금속층으로 이루어진 드레인전극 및 제2 금속층으로 이루어진 소오스전극을 형성하는 단계; 상기 결과물 상에 액티브 반도체층을 형성하는 단계; 상기 결과물 상에 게이트절연층 및 제2 절연층을 차례로 형성하는 단계; 상기 소오스 및 드레인 전극을 이용하여 백노광을 실시함으로써 상기 결과물 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 하여 상기 제2 절연층을 식각하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 결과물 상에 게이트전극을 형성하는 단계를 구비하는 것을 특징으로 하는 박막트랜지스터의 제조방법.

청구항 5

투명한 기판 상에 형성된 화소전극과, 상기 화소전극 상에 위치하며 오믹 반도체층과 절연층을 사이에 두고 테이퍼 식각방법으로 수직구조로써 형성된 소오스 및 드레인 전극과, 상기 소오스 및 드레인 전극 상에 차례로 형성된 액티브 반도체층 및 게이트절연층, 및 상기 게이트절연층 상에 위치하고, 상기 소오스 및 드레인 전극에 셀프-얼라인되어 형성된 게이트전극을 구비하는 박막트랜지스터; 상기 게이트전극에 접속된 게이트 버스라인; 상기 소오스 및 드레인 전극에 접속된 데이터 버스라인; 및 상기 박막트랜지스터 상에 형성되는 스토리지 커패시터를 구비하는 것을 특징으로 하는 초박막액정표시소자용 화소 어레이.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.

도면

도면3

